JP6902916B2 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP6902916B2 JP6902916B2 JP2017085397A JP2017085397A JP6902916B2 JP 6902916 B2 JP6902916 B2 JP 6902916B2 JP 2017085397 A JP2017085397 A JP 2017085397A JP 2017085397 A JP2017085397 A JP 2017085397A JP 6902916 B2 JP6902916 B2 JP 6902916B2
- Authority
- JP
- Japan
- Prior art keywords
- grooves
- groove
- wafer
- region
- cleavage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 196
- 238000004519 manufacturing process Methods 0.000 title claims description 127
- 238000003776 cleavage reaction Methods 0.000 claims description 192
- 230000007017 scission Effects 0.000 claims description 192
- 238000000034 method Methods 0.000 claims description 101
- 238000005530 etching Methods 0.000 claims description 23
- 235000012431 wafers Nutrition 0.000 description 211
- 239000000853 adhesive Substances 0.000 description 27
- 230000001070 adhesive effect Effects 0.000 description 27
- 230000000694 effects Effects 0.000 description 15
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
本発明は、半導体デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
特開平１１−２７４６５３号公報（特許文献１）は、ウエハの劈開方法を開示している。特許文献１に開示されたウエハの劈開方法は、ウエハの一部をスクライブすることによって、ウエハに、互いに長さの異なる複数の傷を形成することと、相対的に長い傷から相対的に短い傷の順に、ウエハを劈開することとを備えている。 Japanese Patent Application Laid-Open No. 11-274653 (Patent Document 1) discloses a method for cleaving a wafer. The method for opening a wafer disclosed in Patent Document 1 is to form a plurality of scratches having different lengths on the wafer by scribing a part of the wafer, and from relatively long scratches to relatively short scratches. It is provided with cleavage of the wafer in the order of scratches.
スクライブによって形成された複数の傷の深さのばらつきは大きい。ウエハの劈開され易さは、傷の長さだけでなく傷の深さにも依存する。ウエハを所定の順序で劈開するためには、スクライブによって形成された傷の深さのばらつきを考慮して、複数の傷の長さの差と複数の傷の間の間隔とを大きく設定する必要がある。しかし、複数の傷の長さの差が大きく設定されると、半導体デバイスが形成される領域が減少する。複数の傷の間の間隔が大きく設定されると、半導体デバイスのサイズを減少させることができず、ウエハ１枚につき得られる半導体デバイスの数を増加させることができない。そのため、半導体デバイスの収率が低下する。さらに、スクライブによってウエハに複数の傷を形成する際、傷を起点としてウエハに亀裂が発生し得る。この亀裂は不規則な方向に延在する。そのため、ウエハの劈開方向が予定された方向からずれてしまい、半導体デバイスの収率が低下する。 The depth variation of the multiple scratches formed by the scribe is large. The ease of cleavage of a wafer depends not only on the length of the scratch but also on the depth of the scratch. In order to cleave the wafers in a predetermined order, it is necessary to set a large difference in the lengths of multiple scratches and a large distance between the multiple scratches in consideration of the variation in the depth of scratches formed by the scribe. There is. However, when the difference in the lengths of the plurality of scratches is set large, the region where the semiconductor device is formed decreases. If the spacing between the plurality of scratches is set large, the size of the semiconductor device cannot be reduced, and the number of semiconductor devices obtained per wafer cannot be increased. Therefore, the yield of the semiconductor device decreases. Further, when a plurality of scratches are formed on the wafer by scribe, cracks may occur in the wafer starting from the scratches. This crack extends in irregular directions. Therefore, the cleavage direction of the wafer deviates from the planned direction, and the yield of the semiconductor device decreases.
本発明は、上記の課題を鑑みてなされたものであり、その目的は、半導体デバイスの収率を向上させることができる半導体デバイスの製造方法を提供することである。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device capable of improving the yield of the semiconductor device.
本発明の半導体デバイスの製造方法は、ウエハの主面の第１の領域に、複数の半導体デバイスを形成することを備える。複数の半導体デバイスは、第１の方向と第１の方向に交差する第２の方向とに沿って配列されている。本発明の半導体デバイスの製造方法は、第１の領域とは異なる主面の第２の領域に複数の劈開起点部を形成することをさらに備える。複数の劈開起点部は、第２の方向に沿って配置されている。複数の劈開起点部は、互いに異なる劈開され易さを有している。複数の劈開起点部を形成することは、第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含む。複数の第１の溝は、各々、第１の方向に沿って延在している。本発明の半導体デバイスの製造方法は、複数の第１の溝の第１の幅及び複数の第１の溝の第１の深さは、それぞれ第２の方向において徐々に変化するように互いに異なり、第１の幅が相対的に大きいほど第１の深さは相対的に大きく、第１の幅は、第２の方向における複数の第１の溝の幅であり、第１の深さは、主面に垂直な第３の方向における複数の第１の溝の長さであり、さらに、複数の劈開起点部のうち相対的に劈開され易い劈開起点部から順に、複数の劈開起点部を起点としてウエハを劈開することを備え、さらに、ウエハを劈開することは、複数の第１の溝のうち第１の深さが相対的に大きい第１の溝から順に、複数の第１の溝を起点としてウエハを劈開することを含む。 The method for manufacturing a semiconductor device of the present invention includes forming a plurality of semiconductor devices in a first region of a main surface of a wafer. The plurality of semiconductor devices are arranged along a first direction and a second direction intersecting the first direction. The method for manufacturing a semiconductor device of the present invention further comprises forming a plurality of cleavage starting points in a second region of a main surface different from the first region. The plurality of cleavage starting points are arranged along the second direction. The plurality of cleavage starting points have different easiness of cleavage. Forming a plurality of cleavage origins comprises forming a plurality of first grooves by etching a portion of the second region. Each of the plurality of first grooves extends along the first direction. In the method for manufacturing a semiconductor device of the present invention, the first width of the plurality of first grooves and the first depth of the plurality of first grooves are different from each other so as to gradually change in the second direction. , The relatively large the first width, the relatively large the first depth, the first width is the width of the plurality of first grooves in the second direction, and the first depth is. , The length of the plurality of first grooves in the third direction perpendicular to the main surface, and further, the plurality of cleavage starting points are formed in order from the cleavage starting point which is relatively easy to be cleaved among the plurality of cleavage starting points. The wafer is cleaved as a starting point , and further, the wafer is cleaved in order from the first groove having a relatively large first depth among the plurality of first grooves. Includes cleavage of the wafer starting from .
本発明の半導体デバイスの製造方法では、複数の劈開起点部に含まれる複数の第１の溝は、ウエハの第２の領域の一部をエッチングすることによって形成されている。そのため、複数の第１の溝の第１の長さ、第１の深さ及び第１の幅のばらつきは減少する。複数の第１の溝が形成されるウエハの第２の領域の面積が減少され得て、複数の半導体デバイスが形成される第１の領域の面積が増加され得る。また、エッチングによって形成される複数の第１の溝の間の間隔は、スクライブによって形成される複数の第１の溝の間の間隔よりも減少され得る。第１の領域に形成される複数の半導体デバイスの各々のサイズが減少され得て、１枚のウエハ当たりに形成される複数の半導体デバイスの数は増加し得る。さらに、ウエハに不規則な方向に延在する亀裂が発生することも防止され得る。ウエハは、安定的に劈開され得る。本発明の半導体デバイスの製造方法によれば、半導体デバイスの収率は向上され得る。 In the method for manufacturing a semiconductor device of the present invention, a plurality of first grooves included in a plurality of cleavage starting points are formed by etching a part of a second region of a wafer. Therefore, the variation of the first length, the first depth, and the first width of the plurality of first grooves is reduced. The area of the second region of the wafer on which the plurality of first grooves are formed can be reduced, and the area of the first region on which the plurality of semiconductor devices are formed can be increased. Also, the spacing between the plurality of first grooves formed by etching can be smaller than the spacing between the plurality of first grooves formed by scribe. The size of each of the plurality of semiconductor devices formed in the first region can be reduced, and the number of plurality of semiconductor devices formed per wafer can be increased. Further, it is possible to prevent cracks extending in irregular directions from occurring in the wafer. The wafer can be cleaved stably. According to the method for manufacturing a semiconductor device of the present invention, the yield of the semiconductor device can be improved.
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described. The same reference number will be assigned to the same configuration, and the description will not be repeated.
実施の形態１．
図１から図８を参照して、実施の形態１に係る半導体デバイス１２の製造方法を説明する。
Embodiment 1.
A method of manufacturing the
図１及び図２を参照して、本実施の形態に係る半導体デバイス１２の製造方法は、ウエハ１１の主面１１ａの第１の領域１５に、複数の半導体デバイス１２を形成すること（Ｓ１１）を備える。複数の半導体デバイス１２は、第１の方向（例えば、ｘ方向）と、第１の方向に交差する第２の方向（例えば、ｙ方向）とに沿って配列されている。特定的には、第２の方向は、第１の方向に直交してもよい。ウエハ１１の材料は、特に制限はないが、リン化インジウム（ＩｎＰ）、砒化ガリウム（ＧａＡｓ）窒化ガリウム（ＧａＮ）であってもよい。
With reference to FIGS. 1 and 2, the method for manufacturing the
複数の半導体デバイス１２は、各々、半導体層、絶縁層及び電極を含んでもよい。例えば、スパッタ法、真空蒸着法または化学気相成長（ＣＶＤ）法などを用いて、ウエハ１１の主面１１ａ上に半導体層、絶縁層及び電極が堆積されて、複数の半導体デバイス１２が形成されてもよい。本実施の形態では、半導体デバイス１２は、導波路型半導体レーザのような半導体レーザであり、活性領域１３を含んでいる。複数の半導体デバイス１２を分割することによって得られる複数の半導体デバイス１２の各々の活性領域１３から、光が放射される。ウエハ１１を劈開すること（Ｓ１４）によって複数の半導体デバイス１２の各々に形成されるの一対の劈開面は、半導体レーザの共振器として機能してもよい。半導体デバイス１２は、短い共振器長さを有する半導体レーザであってもよい。短い共振器長さは、３００μｍ以下であってもよく、２５０μｍ以下であってもよい。短い共振器長さは、１００μｍ以上であってもよく、１５０μｍ以上であってもよい。半導体デバイス１２は、半導体レーザに限られず、例えば、発光ダイオード、トランジスタまたはダイオードであってもよい。
Each of the plurality of
図１から図６を参照して、本実施の形態に係る半導体デバイス１２の製造方法は、第１の領域１５とは異なる主面１１ａの第２の領域１６に複数の劈開起点部（２０ａ−２０ｇ）を形成すること（Ｓ１２）を備える。特定的には、複数の劈開起点部（２０ａ−２０ｇ）は、複数の第１の溝２０ａ−２０ｇであってもよい。複数の劈開起点部（２０ａ−２０ｇ）は、第２の方向に沿って配置されている。複数の第１の溝２０ａ−２０ｇは、第２の方向に沿って配置されている。複数の劈開起点部（２０ａ−２０ｇ）は、各々、第１の方向に沿って延在している。複数の第１の溝２０ａ−２０ｇは、各々、第１の方向に沿って延在している。第２の方向に沿って配置される複数の第１の溝２０ａ−２０ｇの数は、７対に限られない。
With reference to FIGS. 1 to 6, in the method of manufacturing the
複数の劈開起点部（２０ａ−２０ｇ）は、それぞれ、複数の分割基準線７１−７７上に配置されている。複数の第１の溝２０ａ−２０ｇは、それぞれ、複数の分割基準線７１−７７上に配置されている。本明細書において、複数の分割基準線７１−７７は、ウエハ１１を分割する基準となる線を意味する。具体的には、第１の溝２０ａは、分割基準線７１上に配置されている。第１の溝２０ｂは、分割基準線７２上に配置されている。第１の溝２０ｃは、分割基準線７３上に配置されている。第１の溝２０ｄは、分割基準線７４上に配置されている。第１の溝２０ｅは、分割基準線７５上に配置されている。第１の溝２０ｆは、分割基準線７６上に配置されている。第１の溝２０ｇは、分割基準線７７上に配置されている。複数の分割基準線７１−７７は、第１の方向に平行であってもよい。複数の分割基準線７１−７７及び第１の方向は、ウエハ１１の劈開面に平行であってもよい。
The plurality of cleavage starting points (20a-20g) are respectively arranged on the plurality of dividing reference lines 71-77. The plurality of
複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されてもよい。複数の第１の溝２０ａ−２０ｇは、第１の方向において第１の領域１５の一方側と他方側とに配置されてもよい。第１の領域１５は、第１の方向において、第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと他方側に配置された複数の第１の溝２０ａ−２０ｇとの間に位置している。第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇは、それぞれ、第１の領域１５から第１の等距離間隔離れてもよい。第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇは、それぞれ、第１の領域１５から第２の等距離間隔離れてもよい。第２の等距離間隔は、第１の等距離間隔に等しくてもよい。
The plurality of cleavage starting points (20a-20g) may be arranged on one side and the other side of the
第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇとは、第１の方向に沿って配置されている。第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇの各々と、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇの各々とは、同一の分割基準線７１−７７上に配置されている。具体的には、第１の領域１５の一方側に配置された第１の溝２０ａと、第１の領域１５の他方側に配置された第１の溝２０ａとは、分割基準線７１上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｂと、第１の領域１５の他方側に配置された第１の溝２０ｂとは、分割基準線７２上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｃと、第１の領域１５の他方側に配置された第１の溝２０ｃとは、分割基準線７３上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｄと、第１の領域１５の他方側に配置された第１の溝２０ｄとは、分割基準線７４上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｅと、第１の領域１５の他方側に配置された第１の溝２０ｅとは、分割基準線７５上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｆと、第１の領域１５の他方側に配置された第１の溝２０ｆとは、分割基準線７６上に配置されている。第１の領域１５の一方側に配置された第１の溝２０ｇと、第１の領域１５の他方側に配置された第１の溝２０ｇとは、分割基準線７７上に配置されている。
The plurality of
複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側だけに配置されてもよいし、第１の方向において第１の領域１５の他方側だけに配置されてもよい。複数の第１の溝２０ａ−２０ｇが形成されるウエハ１１の第２の領域１６の面積が減少され得て、複数の半導体デバイス１２が形成される第１の領域１５の面積が増加され得る。そのため、半導体デバイス１２の収率は向上され得る。
The plurality of cleavage starting points (20a-20g) may be arranged only on one side of the
複数の劈開起点部（２０ａ−２０ｇ）は、互いに異なる劈開され易さを有している。特定的には、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは互いに異なる。第１の深さ２２ａ−２２ｇは、主面１１ａに垂直な第３の方向（例えば、ｚ方向）における複数の第１の溝２０ａ−２０ｇの長さである。第１の長さ２３ａ−２３ｇは、第１の方向における複数の第１の溝２０ａ−２０ｇの長さである。相対的に大きな第１の深さ２２ａ−２２ｇを有する第１の溝２０ａ−２０ｇは、相対的に小さな第１の深さ２２ａ−２２ｇを有する第１の溝２０ａ−２０ｇよりも劈開され易い。相対的に大きな第１の長さ２３ａ−２３ｇを有する第１の溝２０ａ−２０ｇは、相対的に小さな第１の長さ２３ａ−２３ｇを有する第１の溝２０ａ−２０ｇよりも劈開され易い。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇは互いに異なる。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇは、例えば、５μｍ以上５０μｍ以下であってもよい。５μｍ以上の第１の深さ２２ａ−２２ｇを有する複数の第１の溝２０ａ−２０ｇは、それぞれ、複数の劈開起点部（２０ａ−２０ｇ）として機能し得る。５０μｍ以下の第１の深さ２２ａ−２２ｇを有する複数の第１の溝２０ａ−２０ｇは、ウエハプロセス中に、ウエハ１１が割れることを防止し得る。
The plurality of cleavage starting points (20a-20g) have different easiness of cleavage. Specifically, at least one of the plurality of
特定的には、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは、第２の方向において、徐々に変化してもよい。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇが、第２の方向において、徐々に変化している。具体的には、第１の溝２０ａの第１の深さ２２ａは、第１の溝２０ｂの第１の深さ２２ｂよりも大きい。第１の溝２０ｂの第１の深さ２２ｂは、第１の溝２０ｃの第１の深さ２２ｃよりも大きい。第１の溝２０ｃの第１の深さ２２ｃは、第１の溝２０ｄの第１の深さ２２ｄよりも大きい。第１の溝２０ｄの第１の深さ２２ｄは、第１の溝２０ｅの第１の深さ２２ｅよりも大きい。第１の溝２０ｅの第１の深さ２２ｅは、第１の溝２０ｆの第１の深さ２２ｆよりも大きい。第１の溝２０ｆの第１の深さ２２ｆは、第１の溝２０ｇの第１の深さ２２ｇよりも大きい。
Specifically, at least one of the plurality of
複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇは、互いに同じであってもよい。複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇは、５００μｍ以上であってもよく、ウエハ１１の直径の１％以上であってもよく、ウエハ１１の直径の２％以上であってもよい。複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇは、ウエハ１１の直径の１０％以下であってもよく、５％以下であってもよい。
The
複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇは、互いに同じであってもよい。複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇは、互いに異なってもよい。特定的には、複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇは、第２の方向において、徐々に変化してもよい。具体的には、第１の溝２０ａの第１の幅２１ａは、第１の溝２０ｂの第１の幅２１ｂより大きくてもよい。第１の溝２０ｂの第１の幅２１ｂは、第１の溝２０ｃの第１の幅２１ｃより大きくてもよい。第１の溝２０ｃの第１の幅２１ｃは、第１の溝２０ｄの第１の幅２１ｄより大きくてもよい。第１の溝２０ｄの第１の幅２１ｄは、第１の溝２０ｅの第１の幅２１ｅより大きくてもよい。第１の溝２０ｅの第１の幅２１ｅは、第１の溝２０ｆの第１の幅２１ｆより大きくてもよい。第１の溝２０ｆの第１の幅２１ｆは、第１の溝２０ｇの第１の幅２１ｇより大きくてもよい。
The
図３に示されるように、本実施の形態では、第１の方向に直交する断面において、複数の第１の溝２０ａ−２０ｇは、各々、Ｖ字形状を有する底部２４を含んでもよい。複数の第１の溝２０ａ−２０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつＶ字形状を有する底部２４とを含んでもよい。図４に示されるように、複数の第１の溝２０ａ−２０ｇは、各々、Ｖ字形状を有する底部２４を含み、かつ、ウエハ１１の主面１１ａから第１の溝２０ａ−２０ｇの各々の底部２４まで傾斜する側面を含んでもよい。図５に示されるように、複数の第１の溝２０ａ−２０ｇは、平坦な底部を有してもよい。複数の第１の溝２０ａ−２０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
As shown in FIG. 3, in the present embodiment, in the cross section orthogonal to the first direction, the plurality of
図１から図６を参照して、複数の劈開起点部（２０ａ−２０ｇ）を形成することは、第２の領域１６の一部をエッチングすることによって複数の第１の溝２０ａ−２０ｇを形成することを含む。例えば、ウエハ１１の第２の領域１６の一部をドライエッチングすることによって、複数の第１の溝２０ａ−２０ｇがウエハ１１の第２の領域１６に形成されてもよい。ウエハ１１は、例えば、反応性イオンエッチング（ＲＩＥ）法または誘導結合プラズマ（ＩＣＰ）エッチング法のようなドライエッチング法によってエッチングされてもよい。ウエハ１１の第２の領域１６の一部をウェットエッチングすることによって、複数の第１の溝２０ａ−２０ｇがウエハ１１の第２の領域１６に形成されてもよい。ウエハ１１は、例えば、フッ酸（ＨＦ）、水酸化カリウム（ＫＯＨ）、塩酸（ＨＣｌ）、臭化水素（ＨＢｒ）、硫酸（Ｈ2ＳＯ4）及び硝酸（ＨＮＯ3）の少なくとも１つを含むエッチング液を用いてエッチングされてもよい。ウエハ１１の第２の領域１６の一部をドライエッチングし、それからウェットエッチングすることによって、複数の第１の溝２０ａ−２０ｇがウエハ１１の第２の領域１６に形成されてもよい。
With reference to FIGS. 1 to 6, forming a plurality of cleavage starting points (20a-20g) forms a plurality of
具体的には、図６に示されるように、ウエハ１１の主面１１ａ上に、複数の開口部１７ａ−１７ｇを有するマスク１７が形成される。マスク１７は、特に限定されないが、ＳｉＯ2膜であってもよい。複数の開口部１７ａ−１７ｇの幅は、互いに同じであってもよい。複数の開口部１７ａ−１７ｇの幅は、第１の方向における複数の開口部１７ａ−１７ｇの長さである。複数の開口部１７ａ−１７ｇの幅は、互いに異なってもよい。特定的には、複数の開口部１７ａ−１７ｇの幅は、第２の方向において、徐々に変化してもよい。具体的には、マスク１７の開口部１７ａの幅は、マスク１７の開口部１７ｂの幅より大きくてもよい。マスク１７の開口部１７ｂの幅は、マスク１７の開口部１７ｃの幅より大きくてもよい。マスク１７の開口部１７ｃの幅は、マスク１７の開口部１７ｄの幅より大きくてもよい。マスク１７の開口部１７ｄの幅は、マスク１７の開口部１７ｅの幅より大きくてもよい。マスク１７の開口部１７ｅの幅は、マスク１７の開口部１７ｆの幅より大きくてもよい。マスク１７の開口部１７ｆの幅は、マスク１７の開口部１７ｇの幅より大きくてもよい。
Specifically, as shown in FIG. 6, a
ドライエッチング法によって、マスク１７の複数の開口部１７ａ−１７ｇから露出したウエハ１１の部分をエッチングして、複数の第１の溝２０ａ−２０ｇは形成される。マスク１７の複数の開口部１７ａ−１７ｇの幅が小さいほど、ウエハ１１のエッチングレートは減少し、より浅い第１の溝２０ａ−２０ｇが形成される。具体的には、マスク１７の開口部１７ｂの幅はマスク１７の開口部１７ａの幅より小さいため、第１の溝２０ｂの第１の深さ２２ｂは第１の溝２０ａの第１の深さ２２ａよりも小さい。マスク１７の開口部１７ｃの幅はマスク１７の開口部１７ｂの幅より小さいため、第１の溝２０ｃの第１の深さ２２ｃは第１の溝２０ｂの第１の深さ２２ｂよりも小さい。マスク１７の開口部１７ｄの幅はマスク１７の開口部１７ｃの幅より小さいため、第１の溝２０ｄの第１の深さ２２ｄは第１の溝２０ｃの第１の深さ２２ｃよりも小さい。マスク１７の開口部１７ｅの幅はマスク１７の開口部１７ｄの幅より小さいため、第１の溝２０ｅの第１の深さ２２ｅは第１の溝２０ｄの第１の深さ２２ｄよりも小さい。マスク１７の開口部１７ｆの幅はマスク１７の開口部１７ｅの幅より小さいため、第１の溝２０ｆの第１の深さ２２ｆは第１の溝２０ｅの第１の深さ２２ｅよりも小さい。マスク１７の開口部１７ｇの幅はマスク１７の開口部１７ｆの幅より小さいため、第１の溝２０ｇの第１の深さ２２ｇは第１の溝２０ｆの第１の深さ２２ｆよりも小さい。こうして、第１の深さ２２ａ−２２ｇが互いに異なる複数の第１の溝２０ａ−２０ｇが一度に形成され得る。
By the dry etching method, the portion of the
それから、ウェットエッチング法によって、ウエハ１１はさらにエッチングされる。エッチングレートが面方位に依存するエッチング液を用いてウエハ１１をエッチングすることによって、Ｖ字形状を有する底部２４を含む複数の第１の溝２０ａ−２０ｇが形成されてもよい。こうして、図３に示される複数の第１の溝２０ａ−２０ｇが形成され得る。
The
本実施の形態の半導体デバイス１２の製造方法は、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され易い劈開起点部（例えば、劈開起点部（２０ａ））から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ１１を劈開すること（Ｓ１４）を備える。特定的には、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが相対的に大きい第１の溝（例えば、第１の溝２０ａ）から順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１は劈開される。複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが最も大きい第１の溝（例えば、第１の溝２０ａ）から、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが最も小さい第１の溝（例えば、第１の溝２０ｇ）まで、第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つの順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１は劈開される。
In the method for manufacturing the
具体的には、図７に示されるように、主面１１ａとは反対側のウエハ１１の裏面１１ｂが粘着シート２６に貼り付けられる。ウエハ１１の主面１１ａがカバーシート２７で覆われる。粘着シート２６の両端とカバーシート２７の両端とは、基台２８に支持される。ホルダー２９は、粘着シート２６の両端とカバーシート２７の両端とを、基台２８に向けて押圧する。こうして、粘着シート２６の両端とカバーシート２７の両端とは、ホルダー２９を用いて、基台２８に固定される。
Specifically, as shown in FIG. 7, the
図７及び図８に示されるように、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ａに対向して配置される。ブレード２５は、第１の領域１５の他方側に配置された第１の溝２０ａの下方に配置されていない。ブレード２５は、分割基準線７１に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。ブレード２５を用いて、第１の領域１５の一方側に配置された第１の溝２０ａにのみ荷重が印加される。第１の領域１５の他方側に配置された第１の溝２０ａには、荷重は印加されない。こうして、第１の領域１５の一方側に配置された第１の溝２０ａを起点として、分割基準線７１に沿って、ウエハ１１は劈開される。
As shown in FIGS. 7 and 8, the
続いて、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ｂに対向して配置される。ブレード２５は、分割基準線７２に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側に配置された第１の溝２０ｂを起点として、分割基準線７２に沿って、ウエハ１１は劈開される。続いて、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ｃに対向して配置される。ブレード２５は、分割基準線７３に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側に配置された第１の溝２０ｃを起点として、分割基準線７３に沿って、ウエハ１１は劈開される。
Subsequently, the
続いて、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ｄに対向して配置される。ブレード２５は、分割基準線７４に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側に配置された第１の溝２０ｄを起点として、分割基準線７４に沿って、ウエハ１１は劈開される。続いて、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ｅに対向して配置される。ブレード２５は、分割基準線７５に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。そのため、第１の領域１５の一方側に配置された第１の溝２０ｅを起点として、分割基準線７５に沿って、ウエハ１１は劈開される。
Subsequently, the
続いて、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ｆに対向して配置される。ブレード２５は、分割基準線７６に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側に配置された第１の溝２０ｆを起点として、分割基準線７６に沿って、ウエハ１１は劈開される。最後に、ブレード２５は、粘着シート２６を介して、第１の領域１５の一方側に配置された第１の溝２０ｇに対向して配置される。ブレード２５は、分割基準線７７に平行に配置されている。ブレード２５を粘着シート２６に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側に配置された第１の溝２０ｇを起点として、分割基準線７７に沿って、ウエハ１１は劈開される。
Subsequently, the
本実施の形態の半導体デバイス１２の製造方法は、分割基準線８１−８７に沿って、バーの形状を有する分割されたウエハ１１を分割すること（Ｓ１５）をさらに備えてもよい。分割基準線８１−８７は、分割基準線７１−７７に交差している。バーの形状を有する分割されたウエハ１１を分割することによって、ウエハ１１が複数の半導体デバイス１２に分割される。複数の半導体デバイス１２が粘着シート２６から剥離される。こうして、複数の半導体デバイス１２が製造され得る。
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法の効果を説明する。
本実施の形態の半導体デバイス１２の製造方法は、ウエハ１１の主面１１ａの第１の領域１５に、複数の半導体デバイス１２を形成すること（Ｓ１１）を備える。複数の半導体デバイス１２は、第１の方向と第１の方向に交差する第２の方向とに沿って配列されている。本実施の形態の半導体デバイス１２の製造方法は、第１の領域１５とは異なる主面１１ａの第２の領域１６に複数の劈開起点部（２０ａ−２０ｇ）を形成すること（Ｓ１２）をさらに備える。複数の劈開起点部（２０ａ−２０ｇ）は、第２の方向に沿って配置されている。複数の劈開起点部（２０ａ−２０ｇ）は、互いに異なる劈開され易さを有している。複数の劈開起点部（２０ａ−２０ｇ）を形成することは、第２の領域１６の一部をエッチングすることによって複数の第１の溝２０ａ−２０ｇを形成することを含む。複数の第１の溝２０ａ−２０ｇは、各々、第１の方向に沿って延在している。本実施の形態の半導体デバイス１２の製造方法は、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され易い劈開起点部（例えば、劈開起点部（２０ａ））から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ１１を劈開すること（Ｓ１４）を備える。
The effect of the manufacturing method of the
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）に含まれる複数の第１の溝２０ａ−２０ｇは、ウエハ１１の第２の領域１６の一部をエッチングすることによって形成されている。ウエハ１１をスクライブすることによって形成された比較例の複数の傷と比べて、ウエハ１１をエッチングすることによって形成された本実施の形態の複数の第１の溝２０ａ−２０ｇは、第１の長さ２３ａ−２３ｇ、第１の深さ２２ａ−２２ｇ及び第１の幅２１ａ−２１ｇにおいてより小さなばらつきを有する。複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇ、第１の深さ２２ａ−２２ｇ及び第１の幅２１ａ−２１ｇを定める際に、複数の第１の溝２０ａ−２０ｇの第１の長さ２３ａ−２３ｇ、第１の深さ２２ａ−２２ｇ及び第１の幅２１ａ−２１ｇのばらつきをほとんど考慮する必要がない。
In the method for manufacturing the
そのため、エッチングによって形成される複数の第１の溝２０ａ−２０ｇの第１の幅２１ａ−２１ｇ及び第１の長さ２３ａ−２３ｇは、それぞれ、スクライブによって形成される複数の傷の幅及び長さよりも減少され得る。複数の第１の溝２０ａ−２０ｇが形成されるウエハ１１の第２の領域１６の面積が減少され得て、複数の半導体デバイス１２が形成される第１の領域１５の面積が増加され得る。また、エッチングによって形成される複数の第１の溝２０ａ−２０ｇの間の間隔は、スクライブによって形成される複数の第１の溝２０ａ−２０ｇの間の間隔よりも減少され得る。第１の領域１５に形成される複数の半導体デバイス１２の各々のサイズが減少され得て、１枚のウエハ１１当たりに形成される複数の半導体デバイス１２の数は増加し得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
Therefore, the
さらに、ウエハ１１をスクライブすることによって複数の傷が形成される比較例ではウエハ１１に不規則な方向に延在する亀裂が発生するが、エッチングによって形成された本実施の形態の複数の第１の溝２０ａ−２０ｇは、ウエハ１１に不規則な方向に延在する亀裂が発生することを防止し得る。ウエハ１１は、複数の分割基準線７１−７７に沿って安定的に劈開され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
Further, in the comparative example in which a plurality of scratches are formed by scribing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、複数の第１の溝２０ａ−２０ｇであってもよい。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは互いに異なる。第１の深さ２２ａ−２２ｇは、主面１１ａに垂直な第３の方向における複数の第１の溝２０ａ−２０ｇの長さである。第１の長さ２３ａ−２３ｇは、第１の方向における複数の第１の溝２０ａ−２０ｇの長さである。ウエハ１１を劈開することは、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが相対的に大きい第１の溝（例えば、第１の溝２０ａ）から順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１を劈開することを含む。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
In the method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは、第２の方向において、徐々に変化してもよい。そのため、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１を劈開する際に、第２の方向におけるブレード２５の移動距離が最も小さくなる。本実施の形態の半導体デバイス１２の製造方法によれば、ウエハ１１を劈開する時間が短縮されて、半導体デバイス１２の製造効率は向上され得る。
In the method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、第１の方向に直交する断面において、複数の第１の溝２０ａ−２０ｇは、各々、Ｖ字形状を有する底部２４を含んでもよい。Ｖ字形状を有する底部２４を含む複数の第１の溝２０ａ−２０ｇが形成されたウエハ１１を劈開するとき、Ｖ字形状を有する底部２４の先端に応力が集中する。第２の方向における複数の第１の溝２０ａ−２０ｇの各々の中心で、ウエハ１１は最も劈開されやすい。Ｖ字形状を有する底部２４を含む複数の第１の溝２０ａ−２０ｇは、より高い精度で複数の分割基準線７１−７７に沿ってウエハ１１が分割されることを可能にする。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
In the method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されてもよい。第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇとは、第１の方向に沿って配置されている。そのため、ウエハ１１は、より高い精度で、分割基準線７１−７７に沿って分割され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
In the method for manufacturing the
実施の形態２．
図９から図１２を参照して、実施の形態２に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えるが、以下の点で主に異なる。
Embodiment 2.
A method of manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されている。複数の第１の溝２０ａ−２０ｇは、第１の領域１５の一方側と他方側とに交互に配置されている。具体的には、図９に示されるように、複数の第１の溝２０ａ，２０ｃ，２０ｅ，２０ｇは、第１の領域１５の一方側だけに配置されている。複数の第１の溝２０ｂ，２０ｄ，２０ｆは、第１の領域１５の他方側だけに配置されている。
In the method for manufacturing the
図９を参照して、複数の劈開起点部（２０ａ−２０ｇ）のうち相対的に劈開され易い劈開起点部（例えば、劈開起点部（２０ａ））から順に、複数の劈開起点部（２０ａ−２０ｇ）を起点としてウエハ１１は劈開される。特定的には、複数の第１の溝２０ａ−２０ｇのうち第１の深さ２２ａ−２２ｇが相対的に大きい第１の溝（例えば、第１の溝２０ａ）から順に、複数の第１の溝２０ａ−２０ｇを起点としてウエハ１１は劈開される。
With reference to FIG. 9, a plurality of cleavage starting points (20a-20g) are arranged in order from the cleavage starting point (for example, the cleavage starting point (20a)) which is relatively easy to open among the plurality of cleavage starting points (20a-20g). ) Is the starting point, and the
図９から図１１を参照して、ブレード２５を用いて、ウエハ１１は劈開されてもよい。ブレード２５を用いて、複数の分割基準線７１−７７の各々において、第１の領域１５の一方側及び他方側のうち、複数の第１の溝２０ａ−２０ｇの各々が形成されている側の第２の領域１６にのみ荷重が印加される。複数の分割基準線７１−７７の各々において、第１の領域１５の一方側及び他方側のうち、複数の２０ａ−２０ｇの各々が形成されていない側の第２の領域１６には、荷重は印加されない。そのため、ブレード２５を用いて複数の劈開起点部（２０ａ−２０ｇ）の一つである第１の劈開起点部（例えば、劈開起点部（２０ａ））に荷重が印加されるときに、第１の劈開起点部が存在する第１の分割基準線（例えば、分割基準線７１）に隣り合う第２の分割基準線（例えば、分割基準線７２）上にある第２の劈開起点部（例えば、劈開起点部（２０ｂ））を起点として、ウエハ１１が劈開されることが防止され得る。
With reference to FIGS. 9 to 11, the
具体的には、図９及び図１０に示されるように、ブレード２５は、粘着シート（図示せず）を介して、第１の溝２０ａに対向して配置される。第１の溝２０ａは、第１の領域１５の一方側にのみ配置されており、ブレード２５は、第１の領域１５の一方側の下方にのみ配置されている。ブレード２５を粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の溝２０ａを起点として、分割基準線７１に沿って、ウエハ１１は劈開される。分割基準線７１に隣り合う分割基準線７２上にかつ第１の領域１５の一方側に、第１の溝２０ｂは存在しない。ブレード２５を用いて第１の溝２０ａに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ａが存在する分割基準線７１に隣り合う分割基準線７２上にある第１の溝２０ｂを起点として、ウエハ１１が劈開されることが防止され得る。
Specifically, as shown in FIGS. 9 and 10, the
続いて、図９及び図１１に示されるように、ブレード２５は、粘着シート（図示せず）を介して、第１の溝２０ｂに対向して配置される。第１の溝２０ｂは、第１の領域１５の他方側にのみ配置されており、ブレード２５は、第１の領域１５の他方側の下方にのみ配置されている。ブレード２５を粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の溝２０ｂを起点として、分割基準線７２に沿って、ウエハ１１は劈開される。分割基準線７２に隣り合う分割基準線７３上にかつ第１の領域１５の他方側に、第１の溝２０ｃは存在しない。ブレード２５を用いて第１の溝２０ｂに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｂが存在する分割基準線７２に隣り合う分割基準線７３上にある第１の溝２０ｃを起点として、ウエハ１１が劈開されることが防止され得る。
Subsequently, as shown in FIGS. 9 and 11, the
同様に、ブレード２５を用いて第１の溝２０ｃに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｃが存在する分割基準線７３に隣り合う分割基準線７４上にある第１の溝２０ｄを起点として、ウエハ１１が劈開されることが防止され得る。ブレード２５を用いて第１の溝２０ｄに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｄが存在する分割基準線７４に隣り合う分割基準線７５上にある第１の溝２０ｅを起点として、ウエハ１１が劈開されることが防止され得る。ブレード２５を用いて第１の溝２０ｅに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｅが存在する分割基準線７５に隣り合う分割基準線７６上にある第１の溝２０ｆを起点として、ウエハ１１が劈開されることが防止され得る。ブレード２５を用いて第１の溝２０ｆに対応するウエハ１１の部分に荷重が印加されるときに、第１の溝２０ｆが存在する分割基準線７６に隣り合う分割基準線７７上にある第１の溝２０ｇを起点として、ウエハ１１が劈開されることが防止され得る。
Similarly, when a load is applied to the portion of the
図９及び図１２を参照して、ブレード２５ｂを用いて、ウエハ１１は劈開されてもよい。ブレード２５ｂは、一対の突出部２５ｓ，２５ｔを有している。ブレード２５ｂを粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。第１の領域１５の一方側と他方側のうち複数の第１の溝２０ａ−２０ｇの各々が形成されている側から、第１の領域１５の一方側と他方側のうち複数の第１の溝２０ａ−２０ｇの各々が形成されていない側に向けて、ウエハ１１は劈開される。
With reference to FIGS. 9 and 12, the
具体的には、図９及び図１２に示されるように、ブレード２５ｂは、粘着シート（図示せず）を介して、第１の溝２０ａに対向して配置される。第１の溝２０ａは、第１の領域１５の一方側にのみ配置されている。ブレード２５ｂは、第１の領域１５の一方側の下方と第１の領域１５の他方側の下方とに配置されている。ブレード２５ｂを粘着シート（図示せず）に押し当てて、ウエハ１１の裏面１１ｂから主面１１ａに向けてウエハ１１に荷重を加える。ブレード２５ｂの突出部２５ｓは、第１の領域１５の一方側に配置された第１の溝２０ａに対応するウエハ１１の部分に荷重を印加する。ブレード２５ｂの突出部２５ｔが荷重を印加するウエハ１１の部分には、第１の溝２０ａは形成されていない。そのため、第１の溝２０ａを起点として、第１の溝２０ａが形成されている第１の領域１５の一方側から第１の溝２０ａが形成されていない第１の領域１５の他方側に向けて、かつ、分割基準線７１に沿って、ウエハ１１は劈開される。
Specifically, as shown in FIGS. 9 and 12, the
同様に、ブレード２５を用いて第１の溝２０ｂを起点として、第１の溝２０ｂが形成されている第１の領域１５の他方側から第１の溝２０ｂが形成されていない第１の領域１５の一方側に向けて、かつ、分割基準線７２に沿って、ウエハ１１は劈開される。ブレード２５を用いて第１の溝２０ｃを起点として、第１の溝２０ｃが形成されている第１の領域１５の一方側から第１の溝２０ｃが形成されていない第１の領域１５の他方側に向けて、かつ、分割基準線７３に沿って、ウエハ１１は劈開される。ブレード２５を用いて第１の溝２０ｄを起点として、第１の溝２０ｄが形成されている第１の領域１５の他方側から第１の溝２０ｄが形成されていない第１の領域１５の一方側に向けて、かつ、分割基準線７４に沿って、ウエハ１１は劈開される。ブレード２５を用いて第１の溝２０ｅを起点として、第１の溝２０ｅが形成されている第１の領域１５の一方側から第１の溝２０ｅが形成されていない第１の領域１５の他方側に向けて、かつ、分割基準線７５に沿って、ウエハ１１は劈開される。ブレード２５を用いて第１の溝２０ｆを起点として、第１の溝２０ｆが形成されている第１の領域１５の他方側から第１の溝２０ｆが形成されていない第１の領域１５の一方側に向けて、かつ、分割基準線７６に沿って、ウエハ１１は劈開される。ブレード２５を用いて第１の溝２０ｇを起点として、第１の溝２０ｇが形成されている第１の領域１５の一方側から第１の溝２０ｇが形成されていない第１の領域１５の他方側に向けて、かつ、分割基準線７７に沿って、ウエハ１１は劈開される。
Similarly, using the
図１０及び図１１に示されるように、本実施の形態のウエハ１１をブレード２５を用いて劈開するためには、ブレード２５を第１の方向（例えば、ｘ方向）と第２の方向（例えば、ｙ方向）とに移動させる必要がある。これに対し、図１２に示されるように、本実施の形態のウエハ１１をブレード２５ｂを用いて劈開するためには、ブレード２５ｂを第２の方向（例えば、ｙ方向）に移動させるだけでよい。そのため、本実施の形態のウエハ１１をブレード２５ｂを用いて劈開することによって、半導体デバイス１２の製造効率は向上され得る。
As shown in FIGS. 10 and 11, in order to cleave the
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（２０ａ−２０ｇ）は、第１の方向において第１の領域１５の一方側と他方側とに配置されている。複数の劈開起点部（２０ａ−２０ｇ）は、一方側と他方側とに交互に配置されている。そのため、ウエハ１１に形成される複数の劈開起点部（２０ａ−２０ｇ）の数が減少され得る。本実施の形態の半導体デバイス１２の製造方法によれば、ウエハプロセス中に、ウエハ１１のハンドリングのような負荷がウエハ１１に作用しても、複数の劈開起点部（２０ａ−２０ｇ）を起点として、ウエハ１１が割れる可能性が低減され得る。
In the method for manufacturing the
さらに、ウエハ１１を劈開するために複数の劈開起点部（２０ａ−２０ｇ）の一つである第１の劈開起点部（例えば、劈開起点部（２０ａ））に荷重が印加されるときに、第１の劈開起点部（２０ａ−２０ｇ）が存在する第１の分割基準線（例えば、分割基準線７１）に隣り合う第２の分割基準線（例えば、分割基準線７２）上にある第２の劈開起点部（例えば、劈開起点部（２０ｂ））を起点として、ウエハ１１が劈開されることが防止され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
Further, when a load is applied to the first cleavage starting point (for example, the cleavage starting point (20a)) which is one of the plurality of cleavage starting points (20a-20g) in order to open the
実施の形態３．
図１３及び図１４を参照して、実施の形態３に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
A method of manufacturing the
本実施の形態では、複数の第１の溝４０ａ−４０ｇの第１の長さ４３ａ−４３ｇは互いに異なる。相対的に大きな第１の長さ４３ａ−４３ｇを有する第１の溝４０ａ−４０ｇは、相対的に小さな第１の長さ４３ａ−４３ｇを有する第１の溝４０ａ−４０ｇよりも劈開され易い。特定的には、複数の第１の溝４０ａ−４０ｇの第１の長さ４３ａ−４３ｇが、第２の方向において、徐々に変化してもよい。
In this embodiment, the
具体的には、第１の溝４０ａの第１の長さ４３ａは、第１の溝４０ｂの第１の長さ４３ｂよりも大きい。第１の溝４０ａは、第１の溝４０ｂよりも劈開され易い。第１の溝４０ｂの第１の長さ４３ｂは、第１の溝４０ｃの第１の長さ４３ｃよりも大きい。第１の溝４０ｂは、第１の溝４０ｃよりも劈開され易い。第１の溝４０ｃの第１の長さ４３ｃは、第１の溝４０ｄの第１の長さ４３ｄよりも大きい。第１の溝４０ｃは、第１の溝４０ｄよりも劈開され易い。第１の溝４０ｄの第１の長さ４３ｄは、第１の溝４０ｅの第１の長さ４３ｅよりも大きい。第１の溝４０ｄは、第１の溝４０ｅよりも劈開され易い。第１の溝４０ｅの第１の長さ４３ｅは、第１の溝４０ｆの第１の長さ４３ｆよりも大きい。第１の溝４０ｅは、第１の溝４０ｆよりも劈開され易い。第１の溝４０ｆの第１の長さ４３ｆは、第１の溝４０ｇの第１の長さ４３ｇよりも大きい。第１の溝４０ｆは、第１の溝４０ｇよりも劈開され易い。
Specifically, the
複数の第１の溝４０ａ−４０ｇの第１の深さ４２ａ−４２ｇは、互いに同じであってもよい。複数の第１の溝の第１の幅４１ａ−４１ｇは、互いに同じであってもよい。
The
第１の領域１５の一方側に配置された複数の第１の溝４０ａ−４０ｇは、それぞれ、第１の領域１５から第１の等距離間隔離れてもよい。そのため、複数の第１の溝４０ａ−４０ｇの第１の長さが互いに異なっていても、半導体デバイス１２の収率は低下しない。第１の領域１５の他方側に配置された複数の第１の溝４０ａ−４０ｇは、それぞれ、第１の領域１５から第２の等距離間隔離れてもよい。そのため、複数の第１の溝４０ａ−４０ｇの第１の長さが互いに異なっていても、半導体デバイス１２の収率は低下しない。第２の等距離間隔は、第１の等距離間隔に等しくてもよい。第１の領域１５の一方側に配置された複数の第１の溝４０ａ−４０ｇと、第１の領域１５の他方側に配置された複数の第１の溝４０ａ−４０ｇとは、第１の方向に沿って配置されている。
The plurality of
複数の第１の溝４０ａ−４０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝４０ａ−４０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝４０ａ−４０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
Each of the plurality of
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果と同様の効果を奏する。
The method for manufacturing the
実施の形態４．
図１５及び図１６を参照して、実施の形態４に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
Embodiment 4.
A method of manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。相対的に大きな第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇを有する第１の溝５０ａ−５０ｇは、相対的に小さな第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇを有する第１の溝５０ａ−５０ｇよりも劈開され易い。特定的には、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、第２の方向において、徐々に変化してもよい。
In the method for manufacturing the
具体的には、第１の溝５０ａの第１の深さ５２ａ及び第１の長さ５３ａは、それぞれ、第１の溝５０ｂの第１の深さ５２ｂ及び第１の長さ５３ｂよりも大きい。第１の溝５０ａは、第１の溝５０ｂよりも劈開され易い。第１の溝５０ｂの第１の深さ５２ｂ及び第１の長さ５３ｂは、それぞれ、第１の溝５０ｃの第１の深さ５２ｃ及び第１の長さ５３ｃよりも大きい。第１の溝５０ｂは、第１の溝５０ｃよりも劈開され易い。第１の溝５０ｃの第１の深さ５２ｃ及び第１の長さ５３ｃは、それぞれ、第１の溝５０ｄの第１の深さ５２ｄ及び第１の長さ５３ｄよりも大きい。第１の溝５０ｃは、第１の溝５０ｄよりも劈開され易い。第１の溝５０ｄの第１の深さ５２ｄ及び第１の長さ５３ｄは、それぞれ、第１の溝５０ｅの第１の深さ５２ｅ及び第１の長さ５３ｅよりも大きい。第１の溝５０ｄは、第１の溝５０ｅよりも劈開され易い。第１の溝５０ｅの第１の深さ５２ｅ及び第１の長さ５３ｅは、それぞれ、第１の溝５０ｆの第１の深さ５２ｆ及び第１の長さ５３ｆよりも大きい。第１の溝５０ｅは、第１の溝５０ｆよりも劈開され易い。第１の溝５０ｆの第１の深さ５２ｆ及び第１の長さ５３ｆは、それぞれ、第１の溝５０ｇの第１の深さ５２ｇ及び第１の長さ５３ｇよりも大きい。第１の溝５０ｆは、第１の溝５０ｇよりも劈開され易い。
Specifically, the
複数の第１の溝５０ａ−５０ｇの第１の幅５１ａ−５１ｇは、互いに同じであってもよい。複数の第１の溝５０ａ−５０ｇの第１の幅５１ａ−５１ｇは、互いに異なってもよい。特定的には、複数の第１の溝５０ａ−５０ｇの第１の幅５１ａ−５１ｇは、第２の方向において、徐々に変化してもよい。具体的には、第１の溝５０ａの第１の幅５１ａは、第１の溝５０ｂの第１の幅５１ｂより大きくてもよい。第１の溝５０ｂの第１の幅５１ｂは、第１の溝５０ｃの第１の幅５１ｃより大きくてもよい。第１の溝５０ｃの第１の幅５１ｃは、第１の溝５０ｄの第１の幅５１ｄより大きくてもよい。第１の溝５０ｄの第１の幅５１ｄは、第１の溝５０ｅの第１の幅５１ｅより大きくてもよい。第１の溝５０ｅの第１の幅５１ｅは、第１の溝５０ｆの第１の幅５１ｆより大きくてもよい。第１の溝５０ｆの第１の幅５１ｆは、第１の溝５０ｇの第１の幅５１ｇより大きくてもよい。
The
複数の第１の溝５０ａ−５０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝５０ａ−５０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝５０ａ−５０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
Each of the plurality of
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。そのため、本実施の形態における複数の劈開起点部（５０ａ−５０ｇ）の間の劈開され易さの差は、実施の形態１における複数の劈開起点部（５０ａ−５０ｇ）の間の劈開され易さの差よりも大きい。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
The method for manufacturing the
実施の形態５．
図１７及び図１８を参照して、実施の形態５に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
Embodiment 5.
A method of manufacturing the
複数の劈開起点部（１８，２０ａ−２０ｇ）を形成することは、複数の第１の溝２０ａ−２０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。充填部材１８は、有機絶縁材料または二酸化珪素若しくは窒化珪素のような無機絶縁材料で構成されてもよい。充填部材１８は、チタン（Ｔｉ）、白金（Ｐｔ）または金（Ａｕ）のような金属材料で構成されてもよい。充填部材１８は、ウエハ１１の主面１１ａ上に形成された膜の一部であってもよい。例えば、充填部材１８は、スピンコート法、インクジェット法または蒸着法などを用いて膜を形成することと、膜をエッチングすることとによって形成されてもよい。
Forming a plurality of cleavage origins (18, 20a-20g) further comprises filling at least a portion of the plurality of
複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。第２の深さは、第３の方向における充填部材１８の長さである。第２の長さは、第１の方向における充填部材１８の長さである。本実施の形態では、複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の長さが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなるにつれて、充填部材１８の第２の深さ及び第２の長さの少なくとも１つは増加する。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇが小さくなるにつれて、充填部材１８の第２の長さは増加する。
At least one of the second depth and the second length of the filling
具体的には、第１の溝２０ａの第１の深さ２２ａは、第１の溝２０ｂの第１の深さ２２ｂよりも大きく、かつ、第１の溝２０ａ内における充填部材１８の第２の長さは、第１の溝２０ｂ内における充填部材１８の第２の長さよりも小さい。第１の溝２０ｂの第１の深さ２２ｂは、第１の溝２０ｃの第１の深さ２２ｃよりも大きく、かつ、第１の溝２０ｂ内における充填部材１８の第２の長さは、第１の溝２０ｃ内における充填部材１８の第２の長さよりも小さい。第１の溝２０ｃの第１の深さ２２ｃは、第１の溝２０ｄの第１の深さ２２ｄよりも大きく、かつ、第１の溝２０ｃ内における充填部材１８の第２の長さは、第１の溝２０ｄ内における充填部材１８の第２の長さよりも小さい。
Specifically, the
第１の溝２０ｄの第１の深さ２２ｄは、第１の溝２０ｅの第１の深さ２２ｅよりも大きく、かつ、第１の溝２０ｄ内における充填部材１８の第２の長さは、第１の溝２０ｅ内における充填部材１８の第２の長さよりも小さい。第１の溝２０ｅの第１の深さ２２ｅは、第１の溝２０ｆの第１の深さ２２ｆよりも大きく、かつ、第１の溝２０ｅ内における充填部材１８の第２の長さは、第１の溝２０ｆ内における充填部材１８の第２の長さよりも小さい。第１の溝２０ｆの第１の深さ２２ｆは、第１の溝２０ｇの第１の深さ２２ｇよりも大きく、かつ、第１の溝２０ｆ内における充填部材１８の第２の長さは、第１の溝２０ｇ内における充填部材１８の第２の長さよりも小さい。
The
複数の第１の溝２０ａ−２０ｇに代えて、実施の形態２の複数の第１の溝２０ａ−２０ｇがウエハ１１に形成されてもよい。複数の第１の溝２０ａ−２０ｇに代えて、実施の形態３の複数の第１の溝４０ａ−４０ｇがウエハ１１に形成されてもよい。
Instead of the plurality of
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（１８，２０ａ−２０ｇ）は、少なくとも一部が充填部材１８で充填された複数の第１の溝２０ａ−２０ｇである。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つは互いに異なる。第１の深さ２２ａ−２２ｇは、主面１１ａに垂直な第３の方向における複数の第１の溝２０ａ−２０ｇの長さである。第１の長さ２３ａ−２３ｇは、第１の方向における複数の第１の溝２０ａ−２０ｇの長さである。複数の劈開起点部（１８，２０ａ−２０ｇ）を形成することは、複数の第１の溝２０ａ−２０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なる。第２の深さは、第３の方向における充填部材１８の長さである。第２の長さは、第１の方向における充填部材１８の長さである。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなるにつれて、充填部材１８の第２の深さ及び第２の長さの少なくとも１つは増加する。
In the method for manufacturing the
複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなると、複数の劈開起点部（１８，２０ａ−２０ｇ）の各々は劈開され難くなる。さらに、複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが増加すると、複数の劈開起点部（１８，２０ａ−２０ｇ）の各々は劈開され難くなる。ウエハ１１を劈開するために複数の劈開起点部（１８，２０ａ−２０ｇ）の一つである第１の劈開起点部（例えば、劈開起点部（１８，２０ａ））に荷重が印加されるときに、第１の劈開起点部が存在する第１の分割基準線（例えば、分割基準線７１）に隣り合う第２の分割基準線（例えば、分割基準線７２）上にある第２の劈開起点部（例えば、劈開起点部（１８，２０ｂ））を起点として、ウエハ１１が劈開されることが防止され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
When at least one of the
実施の形態６．
図１９及び図２０を参照して、実施の形態６に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態５の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
Embodiment 6.
A method of manufacturing the
充填部材１８は、複数の第１の溝２０ａ−２０ｇの内部にのみ形成されてもよく、ウエハ１１の主面１１ａ上に形成されていなくてもよい。例えば、充填部材１８は、インクジェット法を用いて形成されてもよい。例えば、充填部材１８は、スピンコート法または蒸着法などを用いて膜を形成することと、膜をエッチングすることとによって形成されてもよい。
The filling
複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。本実施の形態では、複数の第１の溝２０ａ−２０ｇ内における充填部材１８の第２の深さが、複数の劈開起点部（１８，２０ａ−２０ｇ）の間で異なっている。複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇ及び第１の長さ２３ａ−２３ｇの少なくとも１つが小さくなるにつれて、充填部材１８の第２の深さ及び第２の長さの少なくとも１つは増加する。本実施の形態では、複数の第１の溝２０ａ−２０ｇの第１の深さ２２ａ−２２ｇが小さくなるにつれて、充填部材１８の第２の深さは増加する。
At least one of the second depth and the second length of the filling
具体的には、第１の溝２０ａの第１の深さ２２ａは、第１の溝２０ｂの第１の深さ２２ｂよりも大きく、かつ、第１の溝２０ａ内における充填部材１８の第２の深さは、第１の溝２０ｂ内における充填部材１８の第２の深さよりも小さい。第１の溝２０ｂの第１の深さ２２ｂは、第１の溝２０ｃの第１の深さ２２ｃよりも大きく、かつ、第１の溝２０ｂ内における充填部材１８の第２の深さは、第１の溝２０ｃ内における充填部材１８の第２の深さよりも小さい。第１の溝２０ｃの第１の深さ２２ｃは、第１の溝２０ｄの第１の深さ２２ｄよりも大きく、かつ、第１の溝２０ｃ内における充填部材１８の第２の深さは、第１の溝２０ｄ内における充填部材１８の第２の深さよりも小さい。
Specifically, the
第１の溝２０ｄの第１の深さ２２ｄは、第１の溝２０ｅの第１の深さ２２ｅよりも大きく、かつ、第１の溝２０ｄ内における充填部材１８の第２の深さは、第１の溝２０ｅ内における充填部材１８の第２の深さよりも小さい。第１の溝２０ｅの第１の深さ２２ｅは、第１の溝２０ｆの第１の深さ２２ｆよりも大きく、かつ、第１の溝２０ｅ内における充填部材１８の第２の深さは、第１の溝２０ｆ内における充填部材１８の第２の深さよりも小さい。第１の溝２０ｆの第１の深さ２２ｆは、第１の溝２０ｇの第１の深さ２２ｇよりも大きく、かつ、第１の溝２０ｆ内における充填部材１８の第２の深さは、第１の溝２０ｇ内における充填部材１８の第２の深さよりも小さい。
The
複数の第１の溝２０ａ−２０ｇに代えて、実施の形態２の複数の第１の溝２０ａ−２０ｇがウエハ１１に形成されてもよい。複数の第１の溝２０ａ−２０ｇに代えて、実施の形態３の複数の第１の溝４０ａ−４０ｇがウエハ１１に形成されてもよい。
Instead of the plurality of
本実施の形態の半導体デバイス１２の製造方法は、実施の形態５の半導体デバイス１２の製造方法と同様の効果を奏する。
The method for manufacturing the
実施の形態７．
図２１及び図２２を参照して、実施の形態７に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態５の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
A method of manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。特定的には、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、第２の方向において、徐々に変化してもよい。本実施の形態における複数の第１の溝５０ａ−５０ｇは、実施の形態４における複数の第１の溝５０ａ−５０ｇと同様の構成を有してもよい。充填部材１８は、実施の形態６のように、複数の第１の溝５０ａ−５０ｇの内部にのみ形成されてもよい。
In the method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法は、実施の形態５の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。本実施の形態の半導体デバイス１２の製造方法では、複数の第１の溝５０ａ−５０ｇの第１の深さ５２ａ−５２ｇ及び第１の長さ５３ａ−５３ｇは、それぞれ、互いに異なっている。そのため、本実施の形態における複数の劈開起点部（１８，５０ａ−５０ｇ）の間の劈開され易さの差は、実施の形態５における複数の劈開起点部（１８，５０ａ−５０ｇ）の間の劈開され易さの差よりも大きい。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
The method for manufacturing the
実施の形態８．
図２３から図２６を参照して、実施の形態８に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態５及び実施の形態７の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
Embodiment 8.
A method of manufacturing the
本実施の形態の複数の第１の溝６０ａ−６０ｇは、互いに等しい第１の深さ６２ａ−６２ｇ、第１の長さ２３ａ−２３ｇ及び第１の幅６１ａ−６１ｇを有している。本実施の形態の複数の劈開起点部（１８，６０ａ−６０ｇ）は、実施の形態５及び実施の形態７の複数の劈開起点部（１８，２０ａ−２０ｇ，５０ａ−５０ｇ）と同様に、少なくとも一部が充填部材１８で充填された複数の第１の溝６０ａ−６０ｇである。実施の形態５及び実施の形態７と同様に、本実施の形態において複数の劈開起点部（１８，６０ａ−６０ｇ）を形成することは、複数の第１の溝６０ａ−６０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なる。
The plurality of
図２３及び図２４に示されるように、複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の長さが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なってもよい。具体的には、第１の溝６０ａ内における充填部材１８の第２の長さは、第１の溝６０ｂ内における充填部材１８の第２の長さよりも小さい。第１の溝６０ｂ内における充填部材１８の第２の長さは、第１の溝６０ｃ内における充填部材１８の第２の長さよりも小さい。第１の溝６０ｃ内における充填部材１８の第２の長さは、第１の溝６０ｄ内における充填部材１８の第２の長さよりも小さい。第１の溝６０ｄ内における充填部材１８の第２の長さは、第１の溝６０ｅ内における充填部材１８の第２の長さよりも小さい。第１の溝６０ｅ内における充填部材１８の第２の長さは、第１の溝６０ｆ内における充填部材１８の第２の長さよりも小さい。第１の溝６０ｆ内における充填部材１８の第２の長さは、第１の溝６０ｇ内における充填部材１８の第２の長さよりも小さい。
As shown in FIGS. 23 and 24, the second length of the filling
図２５及び図２６に示されるように、複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なってもよい。具体的には、第１の溝６０ａ内における充填部材１８の第２の深さは、第１の溝６０ｂ内における充填部材１８の第２の深さよりも小さい。第１の溝６０ｂ内における充填部材１８の第２の深さは、第１の溝６０ｃ内における充填部材１８の第２の深さよりも小さい。第１の溝６０ｃ内における充填部材１８の第２の深さは、第１の溝６０ｄ内における充填部材１８の第２の深さよりも小さい。第１の溝６０ｄ内における充填部材１８の第２の深さは、第１の溝６０ｅ内における充填部材１８の第２の深さよりも小さい。第１の溝６０ｅ内における充填部材１８の第２の深さは、第１の溝６０ｆ内における充填部材１８の第２の深さよりも小さい。第１の溝６０ｆ内における充填部材１８の第２の深さは、第１の溝６０ｇ内における充填部材１８の第２の深さよりも小さい。
As shown in FIGS. 25 and 26, the second depth of the filling
ウエハ１１を劈開することは、充填部材１８の第２の深さ及び第２の長さの少なくとも１つが相対的に小さい劈開起点部（例えば、劈開起点部（１８，６０ａ））から順に、複数の劈開起点部（１８，６０ａ−６０ｇ）を起点としてウエハ１１を劈開することを含む。充填部材１８の第２の深さ及び第２の長さの少なくとも１つが最も小さい劈開起点部（例えば、劈開起点部（１８，６０ａ））から、充填部材１８の第２の深さ及び第２の長さの少なくとも１つが最も大きい劈開起点部（例えば、劈開起点部（１８，６０ｇ））まで、充填部材１８の第２の深さ及び第２の長さの少なくとも１つの順に、複数の劈開起点部（１８，６０ａ−６０ｇ）を起点としてウエハ１１は劈開される。
Cleavage of the
具体的には、最初に、劈開起点部（１８，６０ａ）を起点として、分割基準線７１に沿って、ウエハ１１は劈開される。続いて、ウエハ１１が、劈開起点部（１８，６０ｂ）を起点として、分割基準線７２に沿って劈開される。続いて、ウエハ１１が、劈開起点部（１８，６０ｃ）を起点として、分割基準線７３に沿って劈開される。続いて、ウエハ１１が、劈開起点部（１８，６０ｄ）を起点として、分割基準線７４に沿って劈開される。続いて、ウエハ１１が、劈開起点部（１８，６０ｅ）を起点として、分割基準線７５に沿って劈開される。続いて、ウエハ１１が、劈開起点部（１８，６０ｆ）を起点として、分割基準線７６に沿って劈開される。最後に、ウエハ１１が、劈開起点部（１８，６０ｇ）を起点として、分割基準線７７に沿って劈開される。
Specifically, first, the
複数の第１の溝６０ａ−６０ｇは、各々、図４に示されるように、ウエハ１１の主面１１ａから第１の溝６０ａ−６０ｇの各々の底部２４まで傾斜する側面を含んでもよい。複数の第１の溝６０ａ−６０ｇは、各々、図５に示されるように、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。充填部材１８は、実施の形態６のように、複数の第１の溝６０ａ−６０ｇの内部にのみ形成されてもよい。
Each of the plurality of
本実施の形態の半導体デバイス１２の製造方法は、実施の形態５及び実施の形態７の半導体デバイス１２の製造方法と同様の効果を奏するが、以下の点で主に異なる。
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法では、複数の劈開起点部（１８，６０ａ−６０ｇ）は、少なくとも一部が充填部材１８で充填された複数の第１の溝６０ａ−６０ｇである。複数の劈開起点部（１８，６０ａ−６０ｇ）を形成することは、複数の第１の溝６０ａ−６０ｇの少なくとも一部に充填部材１８を充填することをさらに含む。複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが、複数の劈開起点部（１８，６０ａ−６０ｇ）の間で異なる。第２の深さは、主面１１ａに垂直な第３の方向における充填部材１８の長さである。第２の長さは、第１の方向における充填部材１８の長さである。ウエハ１１を劈開することは、充填部材１８の第２の深さ及び第２の長さの少なくとも１つが相対的に小さい劈開起点部（例えば、劈開起点部（１８，６０ａ））から順に、複数の劈開起点部（１８，６０ａ−６０ｇ）を起点としてウエハ１１を劈開することを含む。
In the method for manufacturing the
複数の第１の溝６０ａ−６０ｇ内における充填部材１８の第２の深さ及び第２の長さの少なくとも１つが増加すると、複数の劈開起点部（１８，６０ａ−６０ｇ）の各々は劈開され難くなる。そのため、ウエハ１１を劈開するために複数の劈開起点部（１８，６０ａ−６０ｇ）の一つである第１の劈開起点部（例えば、劈開起点部（１８，６０ａ））に荷重が印加されるときに、第１の劈開起点部が存在する第１の分割基準線（例えば、分割基準線７１）に隣り合う第２の分割基準線（例えば、分割基準線７２）上にある第２の劈開起点部（例えば、劈開起点部（１８，６０ｂ））を起点として、ウエハ１１が劈開されることが防止され得る。本実施の形態の半導体デバイス１２の製造方法によれば、半導体デバイス１２の収率は向上され得る。
When at least one of the second depth and the second length of the filling
実施の形態９．
図２７から図３３を参照して、実施の形態９に係る半導体デバイス１２の製造方法を説明する。本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法と同様の工程を備えているが、以下の点で主に異なる。
Embodiment 9.
A method of manufacturing the
図２８を参照して、本実施の形態では、複数の半導体デバイス１２が、ウエハ１１の主面１１ａにおいて、ウエハ１１の劈開線７８に対して傾いて形成されている。特定的には、活性領域１３が延在する方向は、劈開線７８に対して、ウエハ１１の主面１１ａ内において傾いている。複数の分割基準線７１−７７は、劈開線７８に対して、ウエハ１１の主面１１ａ内において方位角θだけ傾いている。第１の方向は、劈開線７８に対して、ウエハ１１の主面１１ａ内において方位角θだけ傾いている。本明細書において、劈開線７８は、ウエハ１１の劈開面とウエハ１１の主面１１ａとの交線を意味する。ウエハ１１の劈開面は、劈開性を有するウエハ１１の結晶面を意味する。ウエハ１１の主面１１ａ内における、劈開線７８に対する複数の半導体デバイス１２、複数の分割基準線７１−７７及び第１の方向の傾きは、例えば、ウエハ１１のオリフラの角度ずれ、または、フォトリソグラフィ工程における複数の半導体デバイス１２のパターンずれなどに起因して発生する。
With reference to FIG. 28, in the present embodiment, the plurality of
図２７及び図２８を参照して、本実施の形態の半導体デバイス１２の製造方法は、第１の領域１５に複数の第２の溝３０ａ−３０ｇを形成すること（Ｓ１３）を備える。複数の第２の溝３０ａ−３０ｇは、第２の方向に沿って配置されている。複数の第２の溝３０ａ−３０ｇは、各々、第１の方向に沿って延在している。複数の第２の溝３０ａ−３０ｇは、それぞれ、複数の分割基準線７１−７７に沿って延在している。第１の領域１５に複数の第２の溝３０ａ−３０ｇを形成することは、第２の領域１６に複数の第１の溝２０ａ−２０ｇを形成することと同じ工程で行われてもよい。
With reference to FIGS. 27 and 28, the method of manufacturing the
複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとは、第１の方向に沿って配置されている。複数の第１の溝２０ａ−２０ｇの各々と複数の第２の溝３０ａ−３０ｇの各々とは、同一の分割基準線７１−７７の各々に沿って配置されている。具体的には、第１の溝２０ａと第２の溝３０ａとは、第１の方向に沿って配置されており、かつ、分割基準線７１上に配置されている。第１の溝２０ｂと第２の溝３０ｂとは、第１の方向に沿って配置されており、かつ、分割基準線７２上に配置されている。第１の溝２０ｃと第２の溝３０ｃとは、第１の方向に沿って配置されており、かつ、分割基準線７３上に配置されている。第１の溝２０ｄと第２の溝３０ｄとは、第１の方向に沿って配置されており、かつ、分割基準線７４上に配置されている。第１の溝２０ｅと第２の溝３０ｅとは、第１の方向に沿って配置されており、かつ、分割基準線７５上に配置されている。第１の溝２０ｆと第２の溝３０ｆとは、第１の方向に沿って配置されており、かつ、分割基準線７６上に配置されている。第１の溝２０ｇと第２の溝３０ｇとは、第１の方向に沿って配置されており、かつ、分割基準線７７上に配置されている。複数の半導体デバイス１２は、第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間と、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間とに配置されている。
The plurality of
複数の第２の溝３０ａ−３０ｇは、互いに同じ形状を有してもよい。図２８から図３１に示されるように、複数の第２の溝３０ａ−３０ｇは、互いに異なる形状を有してもよい。複数の第２の溝３０ａ−３０ｇは、それぞれ、複数の第１の溝２０ａ−２０ｇと同じ形状を有してもよい。
The plurality of
図２９に示されるように、本実施の形態では、第１の方向に直交する断面において、複数の第２の溝３０ａ−３０ｇは、各々、Ｖ字形状を有する底部３４を含んでもよい。複数の第２の溝３０ａ−３０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつＶ字形状を有する底部３４とを含んでもよい。図３０に示されるように、複数の第２の溝３０ａ−３０ｇは、各々、Ｖ字形状を有する底部３４を含み、ウエハ１１の主面１１ａから第１の溝２０ａ−２０ｇの各々の底部３４まで傾斜する側面を含んでもよい。図３１に示されるように、複数の第２の溝３０ａ−３０ｇは、平坦な底部を有してもよい。複数の第２の溝３０ａ−３０ｇの各々は、ウエハ１１の主面１１ａに実質的に垂直に延在する側面と、この側面に接続されかつウエハ１１の主面１１ａに実質的に平行に延在する底部とを含んでもよい。
As shown in FIG. 29, in the present embodiment, in the cross section orthogonal to the first direction, the plurality of
本実施の形態では、ウエハ１１の主面１１ａ内において、複数の分割基準線７１−７７及び第１の方向は、劈開線７８に対して傾いている。ウエハ１１を劈開する（Ｓ１４）とき、複数の劈開起点部（２０ａ−２０ｇ）の各々から、劈開線７８に沿ってウエハ１１は劈開される。分割線７９は、劈開起点部（２０ａ−２０ｇ）から劈開線７８に平行に進展する。本明細書において、分割線７９は、分割面とウエハ１１の主面１１ａとの交線を意味する。本明細書において、分割面は、ウエハ１１を劈開するときに、実際にウエハ１１が分割される面を意味する。
In the present embodiment, in the
複数の第２の溝３０ａ−３０ｇは、ウエハ１１の第１の領域１５に形成されている。複数の第２の溝３０ａ−３０ｇは、複数の半導体デバイス１２の間に形成されている。複数の第２の溝３０ａ−３０ｇの各々の内部にはウエハ１１の材料が存在しないのに対し、複数の第２の溝３０ａ−３０ｇの周りには、ウエハ１１の材料が存在する。そのため、複数の第２の溝３０ａ−３０ｇの各々の端部に、応力が発生する。この応力の方向は、分割基準線７１−７７に対して直交する。図３２に示されるように、この応力は、分割基準線７１−７７に対して方位角θだけ傾いた分割線７９を、複数の第２の溝３０ａ−３０ｇの端部において、分割基準線７１−７７に近づけるように補正する。
The plurality of
図２９及び図３０に示されるように、Ｖ字形状を有する底部２４を含む複数の第２の溝３０ａ−３０ｇが形成されたウエハ１１を劈開するとき、Ｖ字形状を有する底部２４の先端に応力が集中する。第２の方向における複数の第２の溝３０ａ−３０ｇの各々の中心で、ウエハ１１は最も劈開されやすい。Ｖ字形状を有する底部２４を含む複数の第２の溝３０ａ−３０ｇは、より高い精度で、分割線７９を分割基準線７１−７７に近づけることができる。
As shown in FIGS. 29 and 30, when the
図３３を参照して、複数の第２の溝３０ａ−３０ｇは、第１の方向において、複数列配置されてもよい。複数の半導体デバイス１２は、第１の領域１５の一方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間と、第１の領域１５の他方側に配置された複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとの間と、複数の第２の溝３０ａ−３０ｇの間とに配置されている。第１の方向において複数列配置された複数の第２の溝３０ａ−３０ｇは、第１の方向において一列配置された複数の第２の溝３０ａ−３０ｇよりも、分割線７９を、より多くの回数、分割基準線７１−７７に近づけるように補正し得る。第１の方向において複数列配置された複数の第２の溝３０ａ−３０ｇは、より高い精度で、分割線７９を分割基準線７１−７７に近づけることができる。
With reference to FIG. 33, the plurality of
複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態２の複数の劈開起点部（２０ａ−２０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態３の複数の劈開起点部（４０ａ−４０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態４の複数の劈開起点部（５０ａ−５０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態５及び実施の形態６の複数の劈開起点部（１８，２０ａ−２０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態７の複数の劈開起点部（１８，５０ａ−５０ｇ）がウエハ１１に形成されてもよい。複数の劈開起点部（２０ａ−２０ｇ）に代えて、実施の形態８の複数の劈開起点部（１８，６０ａ−６０ｇ）がウエハ１１に形成されてもよい。
Instead of the plurality of cleavage starting points (20a-20g), the plurality of cleavage starting points (20a-20g) of the second embodiment may be formed on the
本実施の形態の半導体デバイス１２の製造方法は、実施の形態１の半導体デバイス１２の製造方法の効果に加えて、以下の効果を奏する。
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法は、第１の領域１５に複数の第２の溝３０ａ−３０ｇを形成することを備える。複数の第２の溝３０ａ−３０ｇは、第２の方向に沿って配置されている。複数の第２の溝３０ａ−３０ｇは、各々、第１の方向に沿って延在している。複数の第１の溝２０ａ−２０ｇと複数の第２の溝３０ａ−３０ｇとは、第１の方向に沿って配置されている。
The method for manufacturing the
本実施の形態の半導体デバイス１２の製造方法によれば、ウエハ１１の主面１１ａ内において分割基準線７１−７７がウエハ１１の劈開線７８に対して傾いていても、第１の領域１５に形成される複数の第２の溝３０ａ−３０ｇは、分割線７９を分割基準線７１−７７に近づけるように補正することができる。複数の第２の溝３０ａ−３０ｇは、分割基準線７１−７７から大きくずれた位置でウエハ１１が分割されることを防ぐことができる。本実施の形態の半導体デバイス１２の製造方法は、半導体デバイス１２の収率を向上させることができる。
According to the method for manufacturing the
今回開示された実施の形態１−９はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１−９の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。 It should be considered that Embodiments 1-9 disclosed this time are exemplary in all respects and not restrictive. As long as there is no contradiction, at least two of Embodiments 1-9 disclosed this time may be combined. The scope of the present invention is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
１１ ウエハ、１１ａ 主面、１１ｂ 裏面、１２ 半導体デバイス、１３ 活性領域、１５ 第１の領域、１６ 第２の領域、１７ マスク、１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，１７ｇ 開口部、１８ 充填部材、２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｇ，４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ，４０ｆ，４０ｇ，５０ａ，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ，５０ｇ，６０ａ 第１の溝、２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｇ，４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ，５１ｆ，５１ｇ，６１ａ 第１の幅、２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ，２２ｇ，４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｇ，５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅ，５２ｆ，５２ｇ，６２ａ 第１の深さ、２３ａ，４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４３ｇ，５３ａ，５３ｂ，５３ｃ，５３ｄ，５３ｅ，５３ｆ，５３ｇ 第１の長さ、２４ 底部、２５，２５ｂ ブレード、２５ｓ，２５ｔ 突出部、２６ 粘着シート、２７ カバーシート、２８ 基台、２９ ホルダー、３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ，３０ｇ 第２の溝、７１，７２，７３，７４，７５，７６，７７，８１ 分割基準線、７８ 劈開線、７９ 分割線。 11 Wafer, 11a main surface, 11b back surface, 12 semiconductor device, 13 active region, 15 first region, 16 second region, 17 mask, 17a, 17b, 17c, 17d, 17e, 17f, 17g opening, 18 Filling member, 20a, 20b, 20c, 20d, 20e, 20f, 20g, 40a, 40b, 40c, 40d, 40e, 40f, 40g, 50a, 50b, 50c, 50d, 50e, 50f, 50g, 60a First groove , 21a, 21b, 21c, 21d, 21e, 21f, 21g, 41a, 41b, 41c, 41d, 41e, 41f, 41g, 51a, 51b, 51c, 51d, 51e, 51f, 51g, 61a first width, 22a , 22b, 22c, 22d, 22e, 22f, 22g, 42a, 42b, 42c, 42d, 42e, 42f, 42g, 52a, 52b, 52c, 52d, 52e, 52f, 52g, 62a First depth, 23a, 43a, 43b, 43c, 43d, 43e, 43f, 43g, 53a, 53b, 53c, 53d, 53e, 53f, 53g First length, 24 bottom, 25, 25b blade, 25s, 25t protrusion, 26 adhesive sheet , 27 cover sheet, 28 base, 29 holder, 30a, 30b, 30c, 30d, 30e, 30f, 30g second groove, 71,72,73,74,75,76,77,81 division reference line, 78 Cleavage line, 79 dividing line.
Claims (10)
前記第１の領域とは異なる前記主面の第２の領域に複数の劈開起点部を形成することを備え、前記複数の劈開起点部は、前記第２の方向に沿って配置されており、前記複数の劈開起点部は、互いに異なる劈開され易さを有し、前記複数の劈開起点部を形成することは、前記第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含み、前記複数の第１の溝は、各々、前記第１の方向に沿って延在しており、さらに、
前記複数の第１の溝の第１の幅及び前記複数の第１の溝の第１の深さは、それぞれ前記第２の方向において徐々に変化するように互いに異なり、前記第１の幅が相対的に大きいほど前記第１の深さは相対的に大きく、前記第１の幅は、前記第２の方向における前記複数の第１の溝の幅であり、前記第１の深さは、前記主面に垂直な第３の方向における前記複数の第１の溝の長さであり、さらに、
前記複数の劈開起点部のうち相対的に劈開され易い劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを備え、さらに、
前記ウエハを劈開することは、前記複数の第１の溝のうち前記第１の深さが相対的に大きい第１の溝から順に、前記複数の第１の溝を起点として前記ウエハを劈開することを含む、半導体デバイスの製造方法。 A plurality of semiconductor devices are formed in a first region of a main surface of a wafer, and the plurality of semiconductor devices are formed along a first direction and a second direction intersecting the first direction. Arranged, and in addition
A plurality of cleavage starting points are formed in a second region of the main surface different from the first region, and the plurality of cleavage starting points are arranged along the second direction. The plurality of cleavage starting points have different easiness of cleavage, and forming the plurality of cleavage starting points can form a plurality of first grooves by etching a part of the second region. Each of the plurality of first grooves extends along the first direction, including forming, and further.
The first width of the plurality of first grooves and the first depth of the plurality of first grooves are different from each other so as to gradually change in the second direction, and the first width is different. The relatively large the first depth is relatively large, the first width is the width of the plurality of first grooves in the second direction, and the first depth is the width of the plurality of first grooves. The length of the plurality of first grooves in a third direction perpendicular to the main surface, and further.
The wafer is cleaved from the plurality of cleavage starting points in order from the cleavage starting point, which is relatively easy to be cleaved, among the plurality of cleavage starting points .
To cleave the wafer, the wafer is cleaved starting from the plurality of first grooves in order from the first groove having a relatively large first depth among the plurality of first grooves. A method of manufacturing a semiconductor device, including the above.
前記ウエハを劈開することは、前記複数の第１の溝のうち前記第１の長さが相対的に大きい第１の溝から順に、前記複数の第１の溝を起点として前記ウエハを劈開することを含む、請求項１に記載の半導体デバイスの製造方法。 Different from each other a first length before Symbol plurality of first grooves, the prior SL first length, the length of the plurality of first grooves in the first direction,
Cleaving the wafer, cleaving the wafer in order from the first groove is relatively large before Symbol first length of the plurality of first grooves, the plurality of first groove starting The method for manufacturing a semiconductor device according to claim 1, which comprises the above.
前記第１の領域とは異なる前記主面の第２の領域に複数の劈開起点部を形成することを備え、前記複数の劈開起点部は、前記第２の方向に沿って配置されており、前記複数の劈開起点部は、互いに異なる劈開され易さを有し、前記複数の劈開起点部を形成することは、前記第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含み、前記複数の第１の溝は、各々、前記第１の方向に沿って延在しており、さらに、
前記複数の劈開起点部のうち相対的に劈開され易い劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを備え、
前記複数の劈開起点部は、少なくとも一部が充填部材で充填された前記複数の第１の溝であり、
前記複数の第１の溝の第１の深さ及び前記複数の第１の溝の第１の長さの少なくとも１つは互いに異なり、前記第１の深さは、前記主面に垂直な第３の方向における前記複数の第１の溝の長さであり、前記第１の長さは、前記第１の方向における前記複数の第１の溝の長さであり、
前記複数の劈開起点部を形成することは、前記複数の第１の溝の前記少なくとも一部に前記充填部材を充填することをさらに含み、前記複数の第１の溝内における前記充填部材の第２の深さ及び第２の長さの少なくとも１つが前記複数の劈開起点部の間で異なり、前記第２の深さは、前記第３の方向における前記充填部材の長さであり、前記第２の長さは、前記第１の方向における前記充填部材の長さであり、
前記複数の第１の溝の前記第１の深さ及び前記第１の長さの前記少なくとも１つが小さくなるにつれて、前記充填部材の前記第２の深さ及び前記第２の長さの前記少なくとも１つは増加する、半導体デバイスの製造方法。 A plurality of semiconductor devices are formed in a first region of a main surface of a wafer, and the plurality of semiconductor devices are formed along a first direction and a second direction intersecting the first direction. Arranged, and in addition
A plurality of cleavage starting points are formed in a second region of the main surface different from the first region, and the plurality of cleavage starting points are arranged along the second direction. The plurality of cleavage starting points have different easiness of cleavage, and forming the plurality of cleavage starting points can form a plurality of first grooves by etching a part of the second region. Each of the plurality of first grooves extends along the first direction, including forming, and further.
The wafer is cleaved from the plurality of cleavage starting points in order from the cleavage starting point, which is relatively easy to be cleaved, among the plurality of cleavage starting points.
The plurality of cleavage starting points are the plurality of first grooves, which are at least partially filled with a filling member.
At least one of the first depth of the plurality of first grooves and the first length of the plurality of first grooves are different from each other, and the first depth is a first depth perpendicular to the main surface. It is the length of the plurality of first grooves in the three directions, and the first length is the length of the plurality of first grooves in the first direction.
Forming the plurality of cleavage starting points further includes filling the at least a part of the plurality of first grooves with the filling member, and the first portion of the filling member in the plurality of first grooves. At least one of the depth of 2 and the second length differs between the plurality of cleavage starting points, and the second depth is the length of the filling member in the third direction, and the first The length of 2 is the length of the filling member in the first direction.
As at least one of the first depth and the first length of the plurality of first grooves becomes smaller, the at least of the second depth and the second length of the filling member. one is increased, a manufacturing method of a semi-conductor device.
前記第１の領域とは異なる前記主面の第２の領域に複数の劈開起点部を形成することを備え、前記複数の劈開起点部は、前記第２の方向に沿って配置されており、前記複数の劈開起点部は、互いに異なる劈開され易さを有し、前記複数の劈開起点部を形成することは、前記第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含み、前記複数の第１の溝は、各々、前記第１の方向に沿って延在しており、さらに、
前記複数の劈開起点部のうち相対的に劈開され易い劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを備え、
前記複数の劈開起点部は、少なくとも一部が充填部材で充填された前記複数の第１の溝であり、
前記複数の劈開起点部を形成することは、前記複数の第１の溝の前記少なくとも一部に前記充填部材を充填することをさらに含み、前記複数の第１の溝内における前記充填部材の第２の深さ及び第２の長さの少なくとも１つが前記複数の劈開起点部の間で異なり、前記第２の深さは、前記主面に垂直な第３の方向における前記充填部材の長さであり、前記第２の長さは、前記第１の方向における前記充填部材の長さであり、さらに、
前記ウエハを劈開することは、前記充填部材の前記第２の深さ及び前記第２の長さの前記少なくとも１つが相対的に小さい劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを含む、半導体デバイスの製造方法。 A plurality of semiconductor devices are formed in a first region of a main surface of a wafer, and the plurality of semiconductor devices are formed along a first direction and a second direction intersecting the first direction. Arranged, and in addition
A plurality of cleavage starting points are formed in a second region of the main surface different from the first region, and the plurality of cleavage starting points are arranged along the second direction. The plurality of cleavage starting points have different easiness of cleavage, and forming the plurality of cleavage starting points can form a plurality of first grooves by etching a part of the second region. Each of the plurality of first grooves extends along the first direction, including forming, and further.
The wafer is cleaved from the plurality of cleavage starting points in order from the cleavage starting point, which is relatively easy to be cleaved, among the plurality of cleavage starting points.
The plurality of cleavage starting points are the plurality of first grooves, which are at least partially filled with a filling member.
Forming the plurality of cleavage starting points further includes filling the at least a part of the plurality of first grooves with the filling member, and the first portion of the filling member in the plurality of first grooves. At least one of the two depths and the second length differs between the plurality of cleavage points, and the second depth is the length of the filling member in a third direction perpendicular to the main surface. The second length is the length of the filling member in the first direction, and further
The cleavage of the wafer is performed by starting from the plurality of cleavage starting points in order from the cleavage starting point where at least one of the second depth and the second length of the filling member is relatively small. comprising cleaving the wafer, method for manufacturing semi-conductor devices.
前記第１の領域の前記一方側に配置された前記複数の第１の溝と、前記第１の領域の前記他方側に配置された前記複数の第１の溝とは、前記第１の方向に沿って配置されている、請求項１から請求項６のいずれか１項に記載の半導体デバイスの製造方法。 The plurality of cleavage starting points are arranged on one side and the other side of the first region in the first direction.
The plurality of first grooves arranged on the one side of the first region and the plurality of first grooves arranged on the other side of the first region are in the first direction. The method for manufacturing a semiconductor device according to any one of claims 1 to 6 , which is arranged along the above-mentioned.
前記第１の領域とは異なる前記主面の第２の領域に複数の劈開起点部を形成することを備え、前記複数の劈開起点部は、前記第２の方向に沿って配置されており、前記複数の劈開起点部は、互いに異なる劈開され易さを有し、前記複数の劈開起点部を形成することは、前記第２の領域の一部をエッチングすることによって複数の第１の溝を形成することを含み、前記複数の第１の溝は、各々、前記第１の方向に沿って延在しており、さらに、
前記複数の劈開起点部のうち相対的に劈開され易い劈開起点部から順に、前記複数の劈開起点部を起点として前記ウエハを劈開することを備え、
前記複数の劈開起点部は、前記第１の方向において前記第１の領域の一方側と他方側とに配置されており、
前記複数の劈開起点部は、前記一方側と前記他方側とに交互に配置されている、半導体デバイスの製造方法。 A plurality of semiconductor devices are formed in a first region of a main surface of a wafer, and the plurality of semiconductor devices are formed along a first direction and a second direction intersecting the first direction. Arranged, and in addition
A plurality of cleavage starting points are formed in a second region of the main surface different from the first region, and the plurality of cleavage starting points are arranged along the second direction. The plurality of cleavage starting points have different easiness of cleavage, and forming the plurality of cleavage starting points can form a plurality of first grooves by etching a part of the second region. Each of the plurality of first grooves extends along the first direction, including forming, and further.
The wafer is cleaved from the plurality of cleavage starting points in order from the cleavage starting point, which is relatively easy to be cleaved, among the plurality of cleavage starting points.
The plurality of cleavage starting points are arranged on one side and the other side of the first region in the first direction.
It said plurality of cleaved starting portion, the other hand are arranged alternately with said the side other side, the production method of semi-conductor devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017085397A JP6902916B2 (en) | 2017-04-24 | 2017-04-24 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017085397A JP6902916B2 (en) | 2017-04-24 | 2017-04-24 | Semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018186124A JP2018186124A (en) | 2018-11-22 |
| JP6902916B2 true JP6902916B2 (en) | 2021-07-14 |
Family
ID=64356173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017085397A Active JP6902916B2 (en) | 2017-04-24 | 2017-04-24 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6902916B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274653A (en) * | 1998-03-25 | 1999-10-08 | Victor Co Of Japan Ltd | Method for cleaving semiconductor laser substrate |
| JP2003258351A (en) * | 2002-02-28 | 2003-09-12 | Mitsubishi Electric Corp | Semiconductor laser device and manufacturing method therefor |
| JP2006286703A (en) * | 2005-03-31 | 2006-10-19 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride semiconductor device |
| JP6430009B2 (en) * | 2015-07-07 | 2018-11-28 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
-
2017
- 2017-04-24 JP JP2017085397A patent/JP6902916B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018186124A (en) | 2018-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5637332B1 (en) | Semiconductor piece manufacturing method, circuit board and electronic device including semiconductor piece, and substrate dicing method | |
| US7718454B2 (en) | Method for manufacturing a semiconductor laser | |
| CN107611770B (en) | Semiconductor laser element | |
| JP6869335B2 (en) | Semiconductor device manufacturing method | |
| JP2011243857A (en) | Method of manufacturing semiconductor substrate | |
| JP2012243866A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP6902916B2 (en) | Semiconductor device manufacturing method | |
| JP6430009B2 (en) | Manufacturing method of semiconductor device | |
| JP4872753B2 (en) | Manufacturing method of nitride LED element | |
| JP2018117015A (en) | Nitride semiconductor laser element and manufacturing method of the same | |
| JP2008227461A (en) | Method of manufacturing semiconductor laser | |
| US8889445B2 (en) | Method for manufacturing semiconductor optical device and semiconductor optical device | |
| JP4807375B2 (en) | Method for fabricating a gallium nitride based semiconductor laser | |
| JP5545648B2 (en) | Cleaving method of semiconductor wafer | |
| JP6485340B2 (en) | Method for fabricating quantum cascade laser, quantum cascade laser | |
| JP2003086900A (en) | Semiconductor laser device and method for manufacturing semiconductor laser device | |
| JP2006286785A (en) | Semiconductor light emitting device and its manufacturing method | |
| JP2010267795A (en) | Method of manufacturing semiconductor laser element | |
| JP5082593B2 (en) | Semiconductor optical device manufacturing method | |
| US9735548B2 (en) | Semiconductor laser element and semiconductor laser device | |
| TWI469209B (en) | Method for manufacturing semiconductor device | |
| JP4489691B2 (en) | Semiconductor optical device manufacturing method | |
| CN115332944B (en) | Preparation method of semiconductor laser | |
| KR101042189B1 (en) | Manufacturing method of nitride light emitting device | |
| KR20090054421A (en) | Semiconductor light emitting device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6902916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |