JP6892353B2 - Manufacturing method of MEMS detection element and MEMS detection element - Google Patents
Manufacturing method of MEMS detection element and MEMS detection element Download PDFInfo
- Publication number
- JP6892353B2 JP6892353B2 JP2017158525A JP2017158525A JP6892353B2 JP 6892353 B2 JP6892353 B2 JP 6892353B2 JP 2017158525 A JP2017158525 A JP 2017158525A JP 2017158525 A JP2017158525 A JP 2017158525A JP 6892353 B2 JP6892353 B2 JP 6892353B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- forming step
- detection element
- electrode portion
- mems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
本発明は、MEMS検出素子の製造方法およびMEMS検出素子に関する。 The present invention relates to a method for manufacturing a MEMS detection element and a MEMS detection element.
MEMS技術を用いた様々な用途モジュールが種々に提案されている。特許文献1には、従来のMEMS検出素子の一例が開示されている。同文献に開示されたMEMS検出素子A1は、加速度を検出するための素子であり、半導体からなる基板に空洞部が形成されている。当該基板は、固定電極部および可動電極部を有する。固定電極部および可動電極部は、平面視において前記空洞部と重なる位置に設けられており、互いに対面する部分を有する。固定電極部には、固定電極用配線が接続され、可動電極部とには、可動電極用配線が接続されている。加速度の変化によって可動電極部が固定電極部に対して相対的に移動すると、固定電極部と可動電極部との間の静電容量が変化する。この静電容量の変化を検出することにより、加速度を検出することができる。 Various application modules using MEMS technology have been proposed. Patent Document 1 discloses an example of a conventional MEMS detecting element. The MEMS detection element A1 disclosed in the same document is an element for detecting acceleration, and a cavity is formed in a substrate made of a semiconductor. The substrate has a fixed electrode portion and a movable electrode portion. The fixed electrode portion and the movable electrode portion are provided at positions overlapping the hollow portion in a plan view, and have portions facing each other. The fixed electrode wiring is connected to the fixed electrode portion, and the movable electrode wiring is connected to the movable electrode portion. When the movable electrode portion moves relative to the fixed electrode portion due to the change in acceleration, the capacitance between the fixed electrode portion and the movable electrode portion changes. Acceleration can be detected by detecting this change in capacitance.
MEMS検出素子においては、空洞部の構成や、固定電極部および可動電極部の構成によって、検出精度が左右される。このため、空洞部や固定電極部および可動電極部を所望の形状や大きさに形成することが重要である。 In the MEMS detection element, the detection accuracy depends on the configuration of the cavity portion and the configuration of the fixed electrode portion and the movable electrode portion. Therefore, it is important to form the hollow portion, the fixed electrode portion, and the movable electrode portion in a desired shape and size.
本発明は、上記した事情のもとで考え出されたものであって、検出精度を高めることが可能なMEMS検出素子の製造方法およびMEMS検出素子を提供することをその課題とする。 The present invention has been devised under the above circumstances, and an object of the present invention is to provide a method for manufacturing a MEMS detection element and a MEMS detection element capable of improving the detection accuracy.
本発明の第1の側面によって提供されるMEMS検出素子の製造方法は、半導体を含む基板材料に、主面から凹む複数の穴部を形成する穴部形成工程と、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、を備えることを特徴としている。 The method for manufacturing a MEMS detection element provided by the first aspect of the present invention includes a hole forming step of forming a plurality of holes recessed from the main surface in a substrate material containing a semiconductor, and a bottom of the plurality of holes. A cavity forming step of forming a cavity in the substrate material, including a process of connecting the side portions and a process of closing the opening side portions of the plurality of holes, and a process of forming the cavity from the main surface to the cavity. An oxide film forming step of forming a through hole for a partition to reach, and forming an oxide film having a partition filled in the through hole for the partition and a cavity covering portion covering the inner surface of the cavity. A step, a slit forming step of forming a slit reaching the cavity coating portion of the oxide film from the main surface, and the cavity coating interposed between at least the slit and the cavity portion of the oxide film. It is characterized by comprising an oxide film removing step of removing a portion.
本発明の好ましい実施の形態においては、前記スリット形成工程においては、互いの少なくとも一部同士の間に前記区画部が介在する、可動電極部および当該可動電極部を支持する固定電極部を、前記基板材料に形成する。 In a preferred embodiment of the present invention, in the slit forming step, the movable electrode portion and the fixed electrode portion supporting the movable electrode portion, in which the partition portion is interposed between at least a part of each other, are provided. Formed on the substrate material.
本発明の好ましい実施の形態においては、前記酸化膜形成工程の後、前記スリット形成工程の前に、前記酸化膜に前記可動電極部の一部を露出させる配線用貫通孔を形成する配線用貫通孔形成工程をさらに備える。 In a preferred embodiment of the present invention, after the oxide film forming step and before the slit forming step, a wiring through hole is formed in the oxide film to expose a part of the movable electrode portion. A hole forming step is further provided.
本発明の好ましい実施の形態においては、前記配線用貫通孔形成工程の後、前記スリット形成工程の前に、前記配線用貫通孔を通じて前記可動電極部に接続され且つ平面視において前記固定電極部と重なる位置に延びる可動電極用配線を形成する可動電極用配線形成工程をさらに備える。 In a preferred embodiment of the present invention, after the wiring through hole forming step and before the slit forming step, the movable electrode portion is connected to the movable electrode portion through the wiring through hole and is connected to the fixed electrode portion in a plan view. A process of forming wiring for movable electrodes is further provided, which forms wiring for movable electrodes extending at overlapping positions.
本発明の好ましい実施の形態においては、空洞部形成工程は、還元性雰囲気中の熱処理を用いて前記基板材料の前記半導体を部分的に移動させることにより、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を一括して行う。 In a preferred embodiment of the present invention, in the cavity forming step, the semiconductors of the substrate material are partially moved by using heat treatment in a reducing atmosphere, whereby the bottom portions of the plurality of holes are moved to each other. The process of connecting the above and the process of closing the opening side portions of the plurality of holes are collectively performed.
本発明の好ましい実施の形態においては、前記穴部形成工程においては、厚さ方向奥側に向かうほど前記厚さ方向と直角である断面積が大となるような深掘りエッチングにより前記複数の穴部を形成し、前記空洞部形成工程においては、前記深掘りエッチングを継続することで、隣り合う前記穴部どうしを繋げることにより前記複数の穴部の底側部分同士を連結する処理を行った後に、前記複数の穴部の開口側部分を塞ぐ処理を行う。 In a preferred embodiment of the present invention, in the hole forming step, the plurality of holes are subjected to deep etching so that the cross-sectional area perpendicular to the thickness direction becomes larger toward the back side in the thickness direction. In the cavity forming step, the deep etching is continued to connect the adjacent holes to each other to connect the bottom portions of the plurality of holes. Later, a process of closing the opening side portions of the plurality of holes is performed.
本発明の好ましい実施の形態においては、前記空洞部形成工程の後、区画用貫通孔形成工程の前に、前記主面に半導体層を積層させる半導体積層工程をさらに備える。 In a preferred embodiment of the present invention, a semiconductor laminating step of laminating a semiconductor layer on the main surface is further provided after the hollow portion forming step and before the partition through hole forming step.
本発明の好ましい実施の形態においては、前記半導体積層工程においては、前記基板材料と同一材料の半導体をエピタキシャル成長によって積層させる。 In a preferred embodiment of the present invention, in the semiconductor laminating step, semiconductors made of the same material as the substrate material are laminated by epitaxial growth.
本発明の好ましい実施の形態においては、前記基板材料は、導電性を有する半導体材料からなる。 In a preferred embodiment of the present invention, the substrate material is made of a conductive semiconductor material.
本発明の好ましい実施の形態においては、前記半導体材料は、Siである。 In a preferred embodiment of the present invention, the semiconductor material is Si.
本発明の好ましい実施の形態においては、前記酸化膜除去工程においては、前記酸化膜の前記空洞部被覆部のすべてを除去する。 In a preferred embodiment of the present invention, in the oxide film removing step, all of the cavity covering portion of the oxide film is removed.
本発明の第2の側面によって提供されるMEMS検出素子は、厚さ方向視において互いに重なる可動電極部および空洞部と、前記可動電極部を支持する固定電極部と、前記可動電極部と前記固定電極部との少なくとも一部同士の間に介在する絶縁材料からなる区画部と、を有する半導体材料からなる基板を備えるMEMS検出素子であって、前記可動電極部と前記固定電極部とは、互い対面する部分が絶縁材料によって覆われていない前記半導体材料からなることを特徴としている。 The MEMS detection element provided by the second aspect of the present invention includes a movable electrode portion and a cavity portion that overlap each other in the thickness direction, a fixed electrode portion that supports the movable electrode portion, and the movable electrode portion and the fixation. A MEMS detection element including a substrate made of a semiconductor material having a partition portion made of an insulating material interposed between at least a part of the electrode portion, and the movable electrode portion and the fixed electrode portion are mutually formed. It is characterized in that the facing portion is made of the semiconductor material which is not covered with the insulating material.
本発明の好ましい実施の形態においては、前記区画部は、前記基板の主面と前記空洞部とに到達している。 In a preferred embodiment of the present invention, the compartment reaches the main surface of the substrate and the cavity.
本発明の好ましい実施の形態においては、前記半導体は、Siである。 In a preferred embodiment of the present invention, the semiconductor is Si.
本発明の好ましい実施の形態においては、前記可動電極部のうち前記空洞部に面する部分は、絶縁材料によって覆われていない前記半導体材料からなる。 In a preferred embodiment of the present invention, the portion of the movable electrode portion facing the cavity portion is made of the semiconductor material which is not covered with the insulating material.
本発明の好ましい実施の形態においては、前記空洞部の内面は、そのすべてが絶縁材料によって覆われていない前記半導体材料からなる。 In a preferred embodiment of the present invention, the inner surface of the cavity is made of the semiconductor material, all of which is not covered by an insulating material.
本発明の好ましい実施の形態においては、前記区画部は、SiO2からなる。 In a preferred embodiment of the present invention, the compartment is made of SiO 2 .
本発明の好ましい実施の形態においては、前記可動電極部と前記固定電極部とは、前記厚さ方向と直角である方向において互いに対面する部分を有する。 In a preferred embodiment of the present invention, the movable electrode portion and the fixed electrode portion have portions facing each other in a direction perpendicular to the thickness direction.
本発明によれば、検出精度を高めることができる。 According to the present invention, the detection accuracy can be improved.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent with the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
<第1実施形態>
図1〜図14は、本発明の第1実施形態に係るMEMS検出素子の製造方法およびMEMS検出素子を示している。なお、これらの図において、z方向は、基板材料10(基板1)の厚さ方向であり、x方向およびy方向は、z方向に対して直角である方向である。以降の説明においては、y方向の加速度を検出する機能を具備するMEMS検出素子A1およびその製造方法について説明するが、本発明に係るMEMS検出素子の検出方向は特に限定されない。また、本発明に係る1つのMEMS検出素子が、2方向以上の加速度を検出する構成であってもよい。また、以下に述べる加速度の検出原理は一例であり、加速度をはじめとする所定の物理量を適切に検出しうる種々の検出原理を採用することができる。たとえば、本発明に係るMEMS検出素子は、ジャイロセンサーとして用いられるものであってもよい。
<First Embodiment>
1 to 14 show a method for manufacturing a MEMS detection element and a MEMS detection element according to the first embodiment of the present invention. In these figures, the z direction is the thickness direction of the substrate material 10 (substrate 1), and the x direction and the y direction are directions perpendicular to the z direction. In the following description, the MEMS detection element A1 having a function of detecting the acceleration in the y direction and a method for manufacturing the same will be described, but the detection direction of the MEMS detection element according to the present invention is not particularly limited. Further, one MEMS detecting element according to the present invention may be configured to detect accelerations in two or more directions. Further, the acceleration detection principle described below is an example, and various detection principles capable of appropriately detecting a predetermined physical quantity including acceleration can be adopted. For example, the MEMS detection element according to the present invention may be used as a gyro sensor.
まず、図1に示すように基板材料10を用意する。基板材料10は、後述するMEMS検出素子A1の基板1を形成するための材料であり、たとえば複数の基板1を形成可能なウエハである。以降の図においては、基板材料10のうち1つの基板1に対応する領域が示されている。基板材料10は、導電性を有する半導体からなり、本実施形態においては、導電性を有するSiからなる。基板材料10の厚さは、たとえば625μmまたは725μm程度である。基板材料10は、主面101および裏面102を有している。主面101と裏面102とは、z方向において互いに反対側を向く平滑な面である。
First, the
<穴部形成工程>
次に、図2および図3に示すように、穴部形成工程を行う。図2は、基板材料10の要部平面図であり、図3は、図2のIII−III線に沿う要部断面図である。基板材料10の主面101にボッシュ法等の深掘りエッチングを施す。これにより、複数の穴部13を形成する。複数の穴部13の配置は特に限定されず、本実施形態においては、図2に示すように、平面視矩形状の領域にマトリクス状に形成されている。また、本実施形態においては、図3に示すように、穴部13のz方向に直角である断面積が、z方向において略均一となるように深掘りエッチング(ボッシュ法等)を行う。
<Hole forming process>
Next, as shown in FIGS. 2 and 3, a hole forming step is performed. FIG. 2 is a plan view of a main part of the
<空洞部形成工程>
次に、図4に示すように、空洞部形成工程を行う。空洞部形成工程は、複数の穴部13の底側部分同士を連結する処理と、複数の穴部13の開口側部分を塞ぐ処理と、を含む。本実施形態においては、還元性雰囲気中の熱処理を用いる。具体的には、たとえば、水素アニール用いて基板材料10の半導体を部分的に移動させることにより、複数の穴部13の底側部分同士を連結する処理と、複数の穴部13の開口側部分を塞ぐ処理と、を一括して行う。この水素アニールは、たとえば、減圧下の水素雰囲気において基板材料10を1,000℃〜1,200℃に加熱し、この状態を所定時間保持することによって行う。これにより、複数の穴部13の底側部分同士が連結された空洞部14が形成される。また、複数の穴部13の開口側部分が連結されることにより、これらの開口部分を塞ぐ主板部15が形成される。主板部15は、図中上面が主面101の一部を構成し、図中下面が空洞部14の内面の一部を構成する。また、本実施形態においては、空洞部形成工程が完了した状態で、空洞部14は、主板部15によって密閉されている。ただし、たとえば一部の穴部13が残存することにより、空洞部14は、密閉されていない構成であってもよい。空洞部形成工程を経て形成される空洞部14および主板部15のz方向寸法の一例を挙げると、空洞部14のz方向寸法(深さ)が2〜6μm程度であり、主板部15のz方向寸法(厚さ)が1〜5μm程度である。
<Cavity forming process>
Next, as shown in FIG. 4, a cavity forming step is performed. The cavity forming step includes a process of connecting the bottom side portions of the plurality of
<半導体積層工程>
次に、図5に示すように、半導体積層工程を行う。半導体積層工程は、たとえばエピタキシャル成長によって、基板材料10と同一材料の半導体を主面101上に積層する。本実施形態においては、導電性を有するSiが主面101上に積層される。これにより、基板材料10のz方向寸法が増大される。以降の説明においては、半導体積層工程によって基板材料10(主板部15)のz方向寸法が増大し、積層されたSiの外面によって主面101が構成されていると定義する。半導体積層工程を経た主板部15は、z方向寸法(厚さ)が15μm〜30μm程度に増大する。
<Semiconductor lamination process>
Next, as shown in FIG. 5, a semiconductor lamination step is performed. In the semiconductor laminating step, for example, a semiconductor made of the same material as the
<区画用貫通孔形成工程>
次いで、図6に示すように、区画用貫通孔形成工程を行う。区画用貫通孔形成工程においては、主板部15に主面101から空洞部14に至る区画用貫通孔151を形成する。区画用貫通孔151の形成は、たとえば深掘りエッチング(ボッシュ法等)を用いて行う。なお、区画用貫通孔151のz方向視形状は特に限定されず、本実施形態においては、後述の可動電極部12が保持される形態を意図してz方向視矩形状が採用されている。なお、後述の固定電極部11の構成によっては、区画用貫通孔形成工程において、区画用貫通孔151とは別に、固定電極部11の構成に用いられる複数の区画用貫通孔を形成しておいてもよい。
<Through hole forming process for section>
Next, as shown in FIG. 6, a section through hole forming step is performed. In the partitioning through hole forming step, a partitioning through
<酸化膜形成工程>
次いで、図7に示すように酸化膜形成工程を行う。酸化膜形成工程においては、酸化雰囲気において基板材料10を所定温度に加熱し、所定時間保持する。これにより、基板材料10を構成するSiが酸化され、SiO2からなる酸化膜2が形成される。なお、酸化膜2を形成する手法はこれに限定されず、たとえばCVD等の従来公知の成膜手法を適宜採用してもよい。本実施形態においては、酸化膜2は、主面部21、区画部22および空洞部被覆部23を有する。また、後述の固定電極部11の構成によっては、前述の固定電極部11用の区画用貫通孔に区画部24(図7において図示略)を形成しておいてもよい。主面部21は、主面101を構成するSiが酸化することにより形成された部分であり、主面101を覆っている。空洞部被覆部23は、空洞部14の内面を構成するSiが酸化されることにより形成された部分であり、空洞部14の内面のすべてを覆っている。区画部22は、区画用貫通孔151の内面を構成するSiが酸化することによって形成された部分であり、区画用貫通孔151を塞いでいる。
<Oxidation film forming process>
Next, an oxide film forming step is performed as shown in FIG. In the oxide film forming step, the
<配線用貫通孔形成工程>
次いで、図8に示すように、配線用貫通孔形成工程を行う。配線用貫通孔形成工程は、酸化膜2を構成するSiO2を選択的に除去しうるエッチング等を所定部分に施すことにより行う。これにより、酸化膜2の主面部21に配線用貫通孔211が形成される。配線用貫通孔211は、主面部21のうちz方向視において区画部22(区画用貫通孔151)よりも図中x方向右方に位置する部分であって、好ましくは区画部22に隣接する部分に設けられている。また、本実施形態においては、配線用貫通孔形成工程において、酸化膜2に電極用開口212を形成している。電極用開口212は、後述の固定電極部11および可動電極部12のうちコンデンサを構成する部分を酸化膜2から露出させる開口である。
<Process for forming through holes for wiring>
Next, as shown in FIG. 8, a wiring through hole forming step is performed. The wiring through hole forming step is performed by applying etching or the like capable of selectively removing SiO 2 constituting the oxide film 2 to a predetermined portion. As a result, a wiring through
<可動電極用配線形成工程>
次いで、可動電極用配線形成工程を行う。可動電極用配線形成工程は、めっきおよびパターニング等を用いることにより、酸化膜2の主面部21上に配線3を形成する。配線3を構成する金属は特に限定されず、本実施形態においては、たとえばアルミニウムが用いられる。配線3は、可動電極用配線32を有している。可動電極用配線32は、主面部21の配線用貫通孔211を通じて主板部15に接している部分である。また。本実施形態においては、可動電極用配線形成工程におけるめっきやパターニング等によって、後述の固定電極用配線31を形成してもよい。この場合、配線3は、固定電極用配線31および可動電極用配線32を有するものとなる。固定電極用配線31は、後述の可動電極部12に対して絶縁され、後述の固定電極部11に接続される部分である。そして、本実施形態においては、保護膜4を形成する。保護膜4は、配線3を部分的に覆うことにより、配線3を保護するためのものである。保護膜4は、たとえばシリコンの酸化膜や窒化膜等からなる。また、保護膜4は、酸化膜2の電極用開口212を露出させている。
<Wiring formation process for movable electrodes>
Next, a wiring forming step for the movable electrode is performed. In the process of forming the wiring for the movable electrode, the
<スリット形成工程>
次に、図10〜図12に示すように、スリット形成工程を行う。図10は、スリット形成工程によって得られる基板材料10を模式的に示す要部平面図である。図11は、図10のXI−XI線に沿う要部断面図であり、図12は、図10のXII−XII線に沿う要部断面図である。スリット形成工程においては、たとえば、深掘りエッチング(ボッシュ法等)を用いて主面101から主板部15を貫通して酸化膜2の空洞部被覆部23に到達するスリット19を形成する。スリット19の形状等は特に限定されず、MEMS検出素子A1が加速度を適切に検出しうる形状等であればよい。本実施形態においては、図10に模式的に示されたように、基板材料10が固定電極部11および可動電極部12を有するものとなるようにスリット19を形成する。
<Slit formation process>
Next, as shown in FIGS. 10 to 12, a slit forming step is performed. FIG. 10 is a plan view of a main part schematically showing the
固定電極部11は、MEMS検出素子A1が設置される環境において、固定部分であると認識される部分である。可動電極部12は、加速度の変化に応じて固定電極部11に対して相対的に移動する部分である。可動電極部12は、酸化膜2の区画部22のみを介して固定電極部11に支持されている。すなわち、スリット形成工程においては、主板部15のうち区画部22のy方向両側に位置する部分を除去することにより、区画部22のy方向両面がz方向全長にわたって露出している。このような構成により、可動電極部12は、固定電極部11に対して区画部22によって絶縁されている。図示された例においては、可動電極部12は、複数の可動側枝部121を有するものとして形成されている。複数の可動側枝部121は、z方向視において各々がx方向に延びており、y方向に離間配置されている。
The fixed
一方、固定電極部11は、基板材料10のうち区画部22によって可動電極部12と絶縁された部分である。なお、前述の複数の区画部24が形成されている場合、固定電極部11は、複数の固定側枝部111を有するものとして形成される。複数の固定側枝部111は、複数の区画部24のみによって支持されている。すなわち、複数の固定側枝部111は、複数の区画部24によって各々が絶縁されている。複数の固定側枝部111は、各々がx方向に延びており、y方向に離間配置されている。
On the other hand, the fixed
図10〜図12は、加速度を検出しうる構成例を製造する一過程を模式的に示している。図示された模式例においては、固定電極部11が複数の固定側枝部111を有しており、可動電極部12が複数の可動側枝部121を有している。また、可動電極用配線32を形成する可動電極用配線形成工程において、配線3が固定電極用配線31と可動電極用配線32とを有するものとして形成されている。固定電極用配線31は、配線3のうち固定電極部11に接続されるものである。
10 to 12 schematically show a process of manufacturing a configuration example in which acceleration can be detected. In the illustrated schematic example, the fixed
図示された模式例においては、固定電極用配線31は、第1系統311と第2系統312とを有する。第1系統311および第2系統312は、各々が別系統の導通経路をなしている。後述のMEMS検出素子A1において、あるいは外部の制御部によって、固定電極用配線31に接続される電極が、第1系統311および第2系統312のいずれか一方に選択的に適宜接続される。また、複数の固定側枝部111は、複数の第1系統枝部1111と複数の第2系統枝部1112とを有する。複数の第1系統枝部1111は、固定電極用配線31の第1系統311に接続されている。複数の第2系統枝部1112は、固定電極用配線31の第2系統312に接続されている。一方、複数の可動側枝部121は、配線3の可動電極用配線32に接続されている。
In the illustrated schematic example, the fixed electrode wiring 31 has a
図10および図12に示すように、図示された模式例においては、互いに隣り合う1つの第1系統枝部1111と1つの第2系統枝部1112とが、互いに隣り合う2つの可動側枝部121の間に配置されている。また、ある可動側枝部121は、第1系統枝部1111と第2系統枝部1112との間に配置されている。
As shown in FIGS. 10 and 12, in the illustrated schematic example, one
<酸化膜除去工程>
次に、図13および図14に示すように酸化膜除去工程を行う。酸化膜除去工程では、たとえば酸化膜2を構成するSiO2を選択的に除去しうるエッチング等によって、酸化膜2の空洞部被覆部23のうち、少なくとも複数の固定側枝部111および複数の可動側枝部121の図中下面に接する部分を除去する。図示された例においては、すべての空洞部被覆部23が除去されている。
<Oxidation film removal process>
Next, the oxide film removing step is performed as shown in FIGS. 13 and 14. In the oxide film removing step, at least a plurality of fixed
この後は、たとえば、基板材料10の主面101側にたとえば基板材料10と同じ材料および厚さの蓋材料を設ける工程、基板材料10および前記蓋材料を研削することにより薄肉化する工程、および基板材料10および前記蓋材料を複数の個片に分割する切断工程を経ることにより、MEMS検出素子A1が得られる。
After that, for example, a step of providing a lid material having the same material and thickness as the
MEMS検出素子A1は、基板1、酸化膜2、配線3および保護膜4を有する。基板1は、上述した固定電極部11、可動電極部12および空洞部14を有する。固定電極部11は、上述した複数の固定側枝部111を有しており、複数の固定側枝部111は、上述した複数の第1系統枝部1111および複数の第2系統枝部1112を含む。可動電極部12は、上述した複数の可動側枝部121を有する。
The MEMS detection element A1 has a substrate 1, an
本実施形態においては、固定側枝部111および固定電極部112のy方向を向く面が、酸化膜2等の絶縁材料に覆われておらず、半導体であるSiからなる。さらに、固定側枝部111および固定電極部112のx方向を向く面およびz方向下方を向く面が、酸化膜2等の絶縁材料に覆われておらず、半導体であるSiからなる。また、本実施形態においては、空洞部14の内面のすべてが酸化膜2等の絶縁材料に覆われておらず、半導体であるSiからなる。
In the present embodiment, the surfaces of the fixed
複数の第1系統枝部1111および複数の第2系統枝部1112と複数の可動側枝部121との相対的な配置は、図10〜図12を参照して説明した通りである。複数の第1系統枝部1111は、固定電極用配線31の第1系統311に接続されており、複数の第2系統枝部1112は、固定電極用配線31の第2系統312に接続されている。複数の可動側枝部121は、可動電極用配線32に接続されている。複数の第1系統枝部1111と複数の可動側枝部121との間には、各々が静電容量を有するコンデンサ(第1コンデンサ)が形成された格好となっている。また、複数の第2系統枝部1112と複数の可動側枝部121との間には、各々が静電容量を有するコンデンサ(第2コンデンサ)が形成された格好となっている。
The relative arrangement of the plurality of first
図10から理解されるように、MEMS検出素子A1の可動電極部12が固定電極部11に対してy方向図中下方に移動するような加速度が生じると、隣り合う第1系統枝部1111と可動側枝部121との距離が増大し、隣り合う第2系統枝部1112と可動側枝部121との距離が縮小する。このため、第1系統枝部1111および可動側枝部121からなる第1コンデンサの静電容量が小さくなり、第2系統枝部1112および可動側枝部121からなる第2コンデンサの静電容量が大きくなる。たとえば、第1コンデンサと第2コンデンサの静電容量の差分を、固定電極用配線31の第1系統311および第2系統312と可動電極用配線32とを用いて電気的に検出することにより、y方向の加速度を検出することができる。
As can be seen from FIG. 10, when an acceleration is generated such that the
次に、MEMS検出素子A1の作用について説明する。 Next, the operation of the MEMS detection element A1 will be described.
空洞部14を形成する手法として、図3に示した穴部形成工程の後に、複数の穴部13の内側面を酸化膜によって保護し、複数の穴部13の底部に等方エッチングを施すことにより、複数の穴部13の底部同士が連結された空洞部14を得る手法が想定される。しかし、複数の穴部13に等方エッチングを施すことによって得られた空洞部14は、比較的凹凸形状となりやすい。また、空洞部14の形成に伴い、固定電極部11の固定側枝部111や可動電極部12の可動側枝部121の下面が、凹凸形状となりやすい。このため、固定電極部11の固定側枝部111や可動電極部12の可動側枝部121に、空洞部14の凹凸状部分が意図せず接触することが懸念される。また、固定側枝部111や可動側枝部121に空洞部14の凹凸状部分が近接すると、上述した静電容量が不当に変化してしまうおそれがある。さらに、固定電極部11の固定側枝部111や可動電極部12の可動側枝部121の下面が凹凸形状であると、静電容量のバラツキの原因となることが懸念される。本実施形態によれば、等方エッチングを用いることなく水素アニールによって空洞部14および主板部15を形成する。これにより、空洞部14に凹凸状部分が生じることを回避することが可能である。したがって、MEMS検出素子A1の検出精度を高めることができる。
As a method for forming the
本実施形態と異なり、固定側枝部111および固定電極部112のうち互いに対面する部分が酸化膜2を構成するSiO2等によって覆われていると、この表面にOH基が結合し易い。このようなOH基が結合した表面を有する固定側枝部111と固定電極部112とがMEMS検出素子A1の作動中に仮に接触すると、大気中の水分を取り込んで固定側枝部111に固定電極部112が固定されてしまうおそれがある。このようなことでは、MEMS検出素子A1による加速度検出が適切に行えない。本実施形態においては、MEMS検出素子A1の固定側枝部111と固定電極部112とは、互いに対面する部分が、酸化膜2等の絶縁材料によって覆われていない半導体であるSiからなる。このため、表面にOH基が結合することを抑制可能であり、固定側枝部111に固定電極部112が固定されてしまうことを回避することができる。また、固定側枝部111と固定電極部112や空洞部14を覆う絶縁材料を有さないことは、当該部分に意図しない帯電が生じることを防止するのに好ましい。
Unlike the present embodiment, when the portions of the fixed
本実施形態においては、酸化膜除去工程において、図11および図12に示す空洞部被覆部23のすべてが除去される。このため、固定側枝部111および可動側枝部121の作動に、酸化膜2を構成するSiO2が影響を及ぼすことを防止することができる。なお、固定側枝部111および可動側枝部121の作動をより向上させるために、所定領域に撥水処理を施してもよい。
In the present embodiment, in the oxide film removing step, all of the
図5に示す半導体積層工程を行うことにより、固定側枝部111と可動側枝部121とのz方向寸法を増大させることが可能である。これにより、MEMS検出素子A1の検出精度を高めることができる。また、本実施形態と異なり基板材料10に代えてSOI(Silicon on Insulator)基板材料を用いてMEMS検出素子A1を形成する場合と比較して、製造コストを低減可能であるという利点がある。
By performing the semiconductor laminating step shown in FIG. 5, it is possible to increase the dimensions of the fixed
図11および図12に示すように、スリット形成工程においては、空洞部被覆部23のz方向上面を、スリット19を形成するためのエッチングストッパに用いている。これにより、スリット19の深さを均一化することが可能であり、複数の固定側枝部111および複数の可動側枝部121のz方向寸法のバラツキを抑制することが可能である。これは、MEMS検出素子A1の検出精度の向上に好ましい。
As shown in FIGS. 11 and 12, in the slit forming step, the upper surface of the
図15〜図22は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 15 to 22 show other embodiments of the present invention. In these figures, the same or similar elements as those in the above embodiment are designated by the same reference numerals as those in the above embodiment.
<第2実施形態>
図15および図16は、本発明の第2実施形態に係るMEMS検出素子の製造方法を示している。図15は、本実施形態の穴部形成工程を示している。本実施形態の穴部形成工程は、z方向奥側に向かうほどz方向と直角である断面積が大となるような深掘りエッチング(ボッシュ法等)によって、複数の穴部13を形成する。この深掘りエッチングを継続することにより、図16に示すように、複数の穴部13の底側部分同士が連結される。これが、空洞部形成工程における、複数の穴部13の底側部分同士を連結する処理である。そして、図16に示す基板材料10に対して、たとえば水素アニールを施すことにより、複数の穴部13の開口側部分を塞ぐ処理を行い、空洞部14および主板部15を形成する。この後は、上述した実施形態と同様の工程を経ることにより、本実施形態のMEMS検出素子が得られる。
<Second Embodiment>
15 and 16 show a method of manufacturing a MEMS detection element according to a second embodiment of the present invention. FIG. 15 shows a hole forming step of the present embodiment. In the hole forming step of the present embodiment, a plurality of
このような実施形態によってもMEMS検出素子の検出精度を高めることができる。また、本実施形態から理解されるように、本発明のMEMS検出素子の製造方法の各手法は、本発明が意図する構成および効果が実現し得るものであれば、様々な手法を採用することができる。 The detection accuracy of the MEMS detection element can also be improved by such an embodiment. Further, as understood from the present embodiment, each method of the method for manufacturing the MEMS detection element of the present invention shall adopt various methods as long as the configuration and effect intended by the present invention can be realized. Can be done.
<第3実施形態>
図17〜図22は、本発明の第3実施形態に係るMEMS検出素子の製造方法を示している。
<Third Embodiment>
17 to 22 show a method for manufacturing a MEMS detection element according to a third embodiment of the present invention.
本実施形態においては、まず、図17に示すように、基板材料10に深掘りエッチング等によって複数の穴部13を形成する。
In the present embodiment, first, as shown in FIG. 17, a plurality of
次いで、図18に示すように保護膜131を形成する。保護膜131は、たとえばSiO2からなる膜である。保護膜131の形成は、熱酸化処理やCVD等を適宜用いればよい。これにより、基板材料10の主面101および複数の穴部13の内面全体を覆う保護膜131を形成する。
Next, the
次いで、図19に示すように、保護膜131の一部を削除する。より具体的には、保護膜131のうち複数の穴部13の底部を覆う部分のみを、たとえばドライエッチング等によって除去する。これにより、複数の穴部13の底部が保護膜131から露出した状態となる。
Then, as shown in FIG. 19, a part of the
次いで、保護膜131を残存させ且つ基板材料10を選択的に除去する等方エッチングを行う。これにより、複数の穴部13の底部のそれぞれから複数の空間が生じる。そして、これらの空間が互いに繋がることにより、図20に示す連結空洞部140が形成される。連結空洞部140は、複数の穴部13の底部側に繋がっている。
Next, isotropic etching is performed to leave the
次いで、図21に示すように、保護膜131を除去する。そして、水素アニール等の還元性雰囲気中の熱処理を用いて基板材料10の半導体を部分的に移動させることにより、図22に示すように、空洞部14および主板部15が得られる。この後は、たとえば、図5〜図12を参照して説明した工程を適宜実行することにより、本実施形態のMEMS検出素子が得られる。
Then, as shown in FIG. 21, the
このような実施形態によってもMEMS検出素子の検出精度を高めることができる。また、図20に示す等方エッチングにより、連結空洞部140の内面が凹凸形状になった場合であっても、この後に水素アニール等の還元性雰囲気中の熱処理を施すことにより、図22に示すように、空洞部14の内面をより平滑に仕上げることができる。
The detection accuracy of the MEMS detection element can also be improved by such an embodiment. Further, even when the inner surface of the connecting
本発明に係るMEMS検出素子の製造方法およびMEMS検出素子は、上述した実施形態に限定されるものではない。本発明に係るMEMS検出素子の製造方法およびMEMS検出素子の具体的な構成は、種々に設計変更自在である。 The method for manufacturing a MEMS detection element and the MEMS detection element according to the present invention are not limited to the above-described embodiments. The manufacturing method of the MEMS detection element and the specific configuration of the MEMS detection element according to the present invention can be variously redesigned.
A1 :MEMS検出素子
1 :基板
2 :酸化膜
3 :配線
4 :保護膜
10 :基板材料
11 :固定電極部
12 :可動電極部
13 :穴部
14 :空洞部
15 :主板部
19 :スリット
21 :主面部
22 :区画部
23 :空洞部被覆部
24 :区画部
31 :固定電極用配線
32 :可動電極用配線
101 :主面
102 :裏面
111 :固定側枝部
112 :固定電極部
131 :保護膜131
121 :可動側枝部
151 :区画用貫通孔
211 :配線用貫通孔
212 :電極用開口
311 :第1系統
312 :第2系統
1111 :第1系統枝部
1112 :第2系統枝部
A1: MEMS detection element 1: Substrate 2: Oxide film 3: Wiring 4: Protective film 10: Substrate material 11: Fixed electrode part 12: Movable electrode part 13: Hole part 14: Cavity part 15: Main plate part 19: Slit 21: Main surface 22: Partition 23: Cavity covering 24: Partition 31: Fixed electrode wiring 32: Movable electrode wiring 101: Main surface 102: Back surface 111: Fixed side branch 112: Fixed electrode 131:
121: Movable side branch 151: Section through hole 211: Wiring through hole 212: Electrode opening 311: First system 312: Second system 1111: First system branch 1112: Second system branch
Claims (18)
前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、
前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、
前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、
前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、
前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、
を備えることを特徴とする、MEMS検出素子の製造方法。 A hole forming step of forming a plurality of holes recessed from the main surface in a substrate material containing a semiconductor,
A cavity forming step of forming a cavity in the substrate material, which includes a process of connecting the bottom portions of the plurality of holes and a process of closing the opening side portions of the plurality of holes.
A partition through hole forming step of forming a partition through hole reaching the cavity from the main surface, and a partition through hole forming step.
An oxide film forming step of forming an oxide film having a partition portion filled in the partition through hole and a cavity covering portion covering the inner surface of the cavity portion.
A slit forming step of forming a slit from the main surface to reach the cavity covering portion of the oxide film, and
An oxide film removing step of removing at least the cavity coating portion interposed between the slit and the cavity portion of the oxide film.
A method for manufacturing a MEMS detection element.
前記空洞部形成工程においては、前記深掘りエッチングを継続することで、隣り合う前記穴部どうしを繋げることにより前記複数の穴部の底側部分同士を連結する処理を行った後に、前記複数の穴部の開口側部分を塞ぐ処理を行う、請求項1ないし4のいずれかに記載のMEMS検出素子の製造方法。 In the hole forming step, the plurality of holes are formed by deep etching so that the cross-sectional area perpendicular to the thickness direction becomes larger toward the back side in the thickness direction.
In the cavity forming step, the deep etching is continued to connect the adjacent holes to each other to connect the bottom portions of the plurality of holes, and then the plurality of holes are connected to each other. The method for manufacturing a MEMS detecting element according to any one of claims 1 to 4, wherein a process of closing the opening side portion of the hole portion is performed.
前記可動電極部と前記固定電極部とは、互い対面する部分が絶縁材料によって覆われていない前記半導体材料からなることを特徴とする、MEMS検出素子。 From the insulating material interposed between the movable electrode portion and the cavity portion that overlap each other in the thickness direction, the fixed electrode portion that supports the movable electrode portion, and at least a part of the movable electrode portion and the fixed electrode portion. A MEMS detection element including a substrate made of a semiconductor material having a partition portion.
A MEMS detecting element, wherein the movable electrode portion and the fixed electrode portion are made of the semiconductor material whose portions facing each other are not covered with an insulating material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017158525A JP6892353B2 (en) | 2017-08-21 | 2017-08-21 | Manufacturing method of MEMS detection element and MEMS detection element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017158525A JP6892353B2 (en) | 2017-08-21 | 2017-08-21 | Manufacturing method of MEMS detection element and MEMS detection element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019035709A JP2019035709A (en) | 2019-03-07 |
JP6892353B2 true JP6892353B2 (en) | 2021-06-23 |
Family
ID=65637405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017158525A Active JP6892353B2 (en) | 2017-08-21 | 2017-08-21 | Manufacturing method of MEMS detection element and MEMS detection element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6892353B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7541434B2 (en) * | 2019-06-14 | 2024-08-28 | ローム株式会社 | Thermal printhead and method for manufacturing the same |
CN112533119B (en) * | 2019-09-18 | 2022-05-06 | 无锡华润上华科技有限公司 | MEMS microphone and preparation method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4352616B2 (en) * | 2001-02-05 | 2009-10-28 | 株式会社デンソー | Semiconductor dynamic quantity sensor and manufacturing method thereof |
ITTO20040244A1 (en) * | 2004-04-20 | 2004-07-20 | St Microelectronics Srl | PROCEDURE FOR THE MANUFACTURE OF INTEGRATED DEVICES IN LOW THICKNESS SEMICONDUCTIVE PLATES |
EP1881527A1 (en) * | 2006-07-17 | 2008-01-23 | STMicroelectronics S.r.l. | Process for manufacturing a semiconductor wafer having SOI-insulated wells and semiconductor wafer thereby manufactured |
JP2010199133A (en) * | 2009-02-23 | 2010-09-09 | Yamaha Corp | Method of manufacturing mems, and mems |
JP6237440B2 (en) * | 2014-04-23 | 2017-11-29 | 株式会社デンソー | Physical quantity sensor and manufacturing method thereof |
JP6041033B2 (en) * | 2015-10-23 | 2016-12-07 | 富士電機株式会社 | Manufacturing method of semiconductor substrate |
-
2017
- 2017-08-21 JP JP2017158525A patent/JP6892353B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019035709A (en) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5090603B2 (en) | Micromechanical structural element and corresponding manufacturing method | |
JP2015527211A5 (en) | ||
JP6892353B2 (en) | Manufacturing method of MEMS detection element and MEMS detection element | |
US20180024159A1 (en) | Semiconductor device and method for manufacturing same | |
EP3511975A1 (en) | Semiconductor die with buried capacitor, and method of manufacturing the semiconductor die | |
TWI334158B (en) | Method of forming a device by removing a conductive layer of a wafer | |
US8878314B2 (en) | MEMS package or sensor package with intra-cap electrical via and method thereof | |
US9550669B2 (en) | Vertical pressure sensitive structure | |
EP1787946B1 (en) | Thermally isolated membrane structure | |
JP4081868B2 (en) | Manufacturing method of micro device | |
US9570390B2 (en) | Semiconductor device with integrated hot plate and recessed substrate and method of production | |
JP6877397B2 (en) | Manufacturing method of MEMS gas sensor and MEMS gas sensor | |
KR102084133B1 (en) | Mems sensor and method of forming a sensor device | |
TWI632358B (en) | Capacitive pressure sensor and method | |
JP5617801B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5176882B2 (en) | Thermal flow sensor and manufacturing method thereof | |
JP6897703B2 (en) | Manufacturing method of semiconductor devices | |
JP4783914B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor | |
JPH07169736A (en) | Preparation of silicon structure | |
US20230166967A1 (en) | Mems sensor and method of manufacturing mems sensor | |
JP2006220672A (en) | Manufacturing method of semiconductor acceleration sensor | |
JP4175309B2 (en) | Semiconductor dynamic quantity sensor | |
JPH1151966A (en) | Semiconductor acceleration sensor and manufacture thereof | |
JP6142736B2 (en) | Semiconductor pressure sensor | |
JP6237515B2 (en) | Pressure sensor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6892353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |