JP6886517B2 - パッシブ光ネットワーク（ｐｏｎ）におけるより高レベルのクロックおよびデータリカバリ（ｃｄｒ） - Google Patents

Description

ＰＯＮは、電気通信ネットワークの最終部分にネットワークアクセスを提供するシステムである。ＰＯＮは、ＣＯのＯＬＴ、ＯＤＮ、およびユーザ敷地内のＯＮＵからなるＰ２ＭＰネットワークである。またＰＯＮは、例えば、複数の顧客が居住する道路の終端におけるＯＬＴとＯＮＵとの間に位置するＲＮを含んでいてもよい。

近年、ＧＰＯＮやＥＰＯＮなどのＴＤＭ ＰＯＮが、マルチメディアアプリケーション用に世界中で展開されている。ＴＤＭ ＰＯＮでは、全キャパシティがＴＤＭＡ方式を用いて複数のユーザ間で共有され、その結果、各ユーザの平均帯域幅は１００Ｍｂ／ｓ未満になり得る。ＥＰＯＮはＷＤＭを使用し、最大１０Ｇｂ／ｓの速度を提供する。次世代ＥＰＯＮは、顧客需要の増加のため、１００Ｇｂ／ｓの実装が要求される可能性がある。

将来のアプローチには、波長チャネル当たり２５Ｇｂ／ｓビットレートの、４チャネルのＷＤＭネットワークと、単一チャネル当たりさらに高いビットレートの、より少ないチャネルのＷＤＭネットワークが含まれる。ビットレート需要が増加し続けるにつれて、既存のデバイスを効率的に使用することを意図した帯域幅制限は、厳しいＩＳＩをもたらすかもしれない。ＩＳＩは、高速ＰＯＮのＣＤＲに対する重要な課題である。特に、ＰＯＮにおける高速、上流、バーストモード伝送のために、ＣＤＲの収束速度および品質は、データ伝送品質に大きな影響を与える可能性がある。

一実施形態において、本開示は装置を含み、該装置は、第１の変調フォーマットを有する光信号をアナログ電気信号に変換するように構成されたＯＥコンポーネントと、前記ＯＥコンポーネントに結合され、前記アナログ電気信号を第１のデジタル信号に変換するように構成されたＡＤＣと、前記ＯＥコンポーネントに結合され、前記第１のデジタル信号を第２の変調フォーマットを有する第２のデジタル信号に等化し、前記第２の変調フォーマットは前記第１の変調フォーマットよりも多いレベルを有し、前記第２のデジタル信号に対してＣＤＲを実行するように構成されたＣＤＲ要素とを有する。幾つかの実施形態では、前記装置はさらに、前記ＣＤＲサブシステムに結合され、前記第２のデジタル信号を前記第１の変調フォーマットを有する第３の電気信号に等化するように構成されたＰＲ−ＭＬＳＥコンポーネントを有し；前記ＰＲ−ＭＬＳＥコンポーネントは、ＰＲ−ＭＬＳＥを使用して前記第２のデジタル信号をさらに等化するようにさらに構成され；前記ＣＤＲサブシステムは、ＦＦＥと、決定コンポーネントと、減算器と、フィードバックループを形成するタップ重み更新器とを含み、前記ＰＲ−ＭＬＳＥコンポーネントは前記フィードバックループの外側にあり；第１の変調フォーマットはＮＲＺ信号に対して２つのレベルを有し、第２の変調フォーマットは３つのレベルを有し；第１の変調フォーマットはＰＡＭ４信号に対して４つのレベルを有し、第２の変調フォーマットは７つのレベルを有し；ＣＤＲサブシステムはＦＦＥを有し、該ＦＦＥは、位相調整をするＣＤＲを実行し、ＩＳＩ補償のための等化を実行し；前記ＦＦＥは、周波数オフセットおよびジッタを適応的に追跡するようにさらに構成され；前記ＣＤＲサブシステムは、等化された信号のＭＳＥが所定の閾値を下回るまで、等化を行うようにさらに構成され；前記装置はＯＬＴであり、前記アナログ電気信号はバーストモード信号であり；ＯＥコンポーネントはＰＤ、ＴＩＡ、またはＰＤとＴＩＡの組み合わせである。

他の一実施形態において、本開示は装置を含み、該装置は、ＣＤＲサブシステムを含み、該ＣＤＲサブシステムは、ＦＦＥと、前記ＦＦＥに結合された決定コンポーネントと、前記ＦＦＥおよび前記決定コンポーネントに結合された減算器と、前記減算器及び前記ＦＦＥに結合されたタップ重みアップデータとを有し、前記ＣＤＲサブシステムに結合されたＰＲ−ＭＬＳＥコンポーネントとを有する。幾つかの実施形態では、装置は、前記ＣＤＲサブシステムに結合されたＡＤＣを更に含み；前記装置は、前記ＡＤＣに結合されたＶＣＯを更に含み；前記装置は、前記ＡＤＣに結合されたＴＩＡを更に含み；前記装置は、前記ＴＩＡに結合されたＰＤを更に含み；前記装置は、前記ＰＲ−ＭＬＳＥコンポーネントに結合された前記ＰＲ−ＭＬＳＥコンポーネントに結合されたデコーダをさらに有する。

さらに他の一実施形態において、本開示は方法を含み、該方法は、第１の変調フォーマットを有する光信号をアナログ電気信号に変換することと、前記アナログ電気信号を第１のデジタル信号に変換することと、前記第１のデジタル信号を第２の変調フォーマットを有する第２のデジタル信号に等化することであって、前記第２の変調フォーマットは前記第１の変調フォーマットよりも多いレベルを有する、等化することと、前記第２のデジタル信号に対してＣＤＲを実行することとを含む。 幾つかの実施形態では、本方法は、ＰＲ−ＭＬＳＥを使用して、前記第２のデジタル信号を第１の変調フォーマットを有する第３の電気信号に等化することをさらに含み；本方法は、等化された信号のＭＳＥが所定の閾値を下回るまで、等化を実行することをさらに含む。

明確にするために、前述の実施形態のいずれか１つをその他の前述の実施形態のいずれか１つ以上と組み合わせて、本開示の範囲内で新たな実施態様を作成することができる。

これらおよび他の特徴は、添付の図面および特許請求の範囲と併せて以下の詳細な説明から、より明確に理解されるであろう。

この開示をより完全に理解するために、添付の図面および詳細な説明に関連して以下の簡単な説明を参照する。同様の参照番号は同様の部品を表す。
ＰＯＮを示す概略図である。 データ通信システムを示す概略図である。 図２Ａの受信器を示す概略図である。 図２ＢのＦＦＥにおける２レベル等化誤差を示すグラフである。 図２ＢのＦＦＥの異なるクロック位相誤差に対する２レベル収束時間を示す表である。 図２ＢのＦＦＥにおける４レベル等化誤差を示すグラフである。 図２ＢのＦＦＥの異なるクロック位相誤差に対する４レベル収束時間を示す表である。 本開示の一実施形態による高レベルＣＤＲ受信器を示す模式図である。 位相誤差及びＩＳＩを示すグラフである。 本開示の一実施形態によるデバイスを示す模式図である。 ３レベルＣＤＲに先立つ２レベルＮＲＺ信号を示す図である。 本開示の一実施形態による、図７において実行される高レベルＣＤＲ後の３レベルＮＲＺ信号を示すグラフである。 ７レベルＣＤＲに先立つ４レベルＰＡＭ４信号を示す図である。 本開示の一実施形態による、高レベルＣＤＲ後の７レベルＰＡＭ４信号を示すグラフである。 本開示の一実施形態による、３レベル等化を使用して２レベルＮＲＺ信号を等化する図７のＦＦＥの等化誤差を示すグラフである。 本開示の一実施形態による、３レベル等化を使用して２レベルＮＲＺ信号を等化する図７のＦＦＥの収束時間を示す表である。 本開示の一実施形態による、７レベル等化を使用して４レベルＰＡＭ４信号を等化する図７のＦＦＥの等化誤差を示すグラフである。 本開示の一実施形態による、７レベル等化を使用して４レベルＰＡＭ４信号を等化する図７のＦＦＥの収束時間を示す表である。 本開示の一実施形態による高レベルＣＤＲを実行する方法を示すフローチャートである。 本開示の他の一実施形態による高レベルＣＤＲを実行する方法を示すフローチャートである。

言うまでもなく、最初に、１つ以上の実施形態の例示的な実装が以下に示されているが、開示されたシステムおよび／または方法は、現在知られているか存在しているかに関わらず、任意の数の技術を使用して実装できる。本開示は、本明細書に例示され説明される例示的な設計および実装を含む、以下に例示される例示的な実装、図面、および技術に決して限定されるべきではなく、添付された特許請求の範囲内において、その均等の全範囲で修正することができる。

下記の頭字語を使用する：
ＡＤＣ：アナログデジタルコンバータ
ＡＰＤ：アバランシェＰＤ
ＡＳＩＣ：特定用途半導体回路
ＢＥＲ：ビットエラーレート
ＢＭ：バーストモード
ＣＤＲ：クロック及びデータ回復
ＣＯ：セントラルオフィス
ＣＰＵ：中央処理装置
ｄＢ：デシベル
ＤＦＥ：デシジョンフィードバック等化器
ＤＳＰ：デジタル信号プロセス（プロセッシング、プロセッサ）
ＥＭＬ：電子吸収変調レーザ
ＥＰＯＮ：イーサネットＰＯＮ
ＥＯ：電気・光
ＦＦＥ：フィードフォワード等化器
ＦＰＧＡ：フィールドプログラマブルゲートアレイ
ＧＢｄ：ギガボー
Ｇｂ／ｓ：ギガビット毎秒
ＧＰＯＮ：ギガビットＰＯＮ
ＧＥＰＯＮ：ギガビットイーサネットＰＯＮ
ＩＳＩ：シンボル間干渉
ＬＯ：ローカルオシレータ
ＭＡＣ：メディアアクセスコントロール
Ｍｂ／ｓ：メガビット毎秒
ＭＬＳＥ：最大尤度列推定
ｍｓ：ミリ秒
ＭＳＥ：平均二乗誤差
ＮＲＺ：非ゼロ復帰
ｎｓ：ナノ秒
ＯＡ：光増幅器
ＯＤＮ：光配信ネットワーク
ＯＥ：光・電気
ＯＬＴ：光ライン端末
ＯＮＵ：光ネットワークユニット
Ｐ２ＭＰ：ポイントツーマルチポイント
ＰＡＭ４：４レベルパルス振幅変調
ＰＤ：フォトダイオード
ＰＯＮ：パッシブ光ネットワーク
ＰＲ：パーシャルレスポンス
ＲＡＭ：ランダムアクセスメモリ
ＲＮ：リモートノード
ＲＯＭ：リードオンリーメモリ
ＲＸ：受信器
ＳＯＡ：半導体光増幅器
ＳＲＡＭ：スタティックＲＡＭ
ＳＳＭＦ：標準シングルモードファイバ
ＴＣＡＭ：三値コンテンツアドレス可能メモリ
ＴＤＭ：時間分割多重
ＴＤＭＡ：時間分割多元接続
ＴＩＡ：トランスインピーダンス増幅器
ＴＸ：送信器
ｕｉ：単位間隔
ＶＣＯ：電圧制御発振器
ＶＧＡ：可変利得増幅器
ＶＯＡ：可変光減衰器
ＷＤＭ：波長分割多重
μｓ：マイクロ秒
ＭＳＥを維持または減少させながら、より少ないシンボルで収束を達成する等化法を実装することが望ましい。また、このような方法は、システムの複雑性およびＩＳＩ感度を低下させるべきである。本開示の様々な実施形態によれば、ＰＯＮにおける高レベルＣＤＲの実施形態が開示される。実施形態は、単一のＦＦＥを含み、これはフラクショナルＦＦＥと呼ばれることもある。少なくとも２つの機能、すなわち位相調整のためのＣＤＲと、ＩＳＩ補償のための等化とを実行するからである。ＦＦＥは適応的であり、周波数オフセットとジッタを追跡できる。これらの理由から、ＦＦＥはＡＤＣとＤＳＰの複雑さを減少させる。また、ＦＦＥは、より高レベルのＣＤＲ、例えば、ＮＲＺ信号に対して３レベルのＣＤＲ、ＰＡＭ４信号に対して７レベルのＣＤＲを実施する。より高いレベルのＣＤＲはＣＤＲ収束時間を短縮し、低コストで狭帯域幅のオプションを可能にし、様々なＰＯＮ標準で要求される変換時間を確実に満足させ、等化ノイズを低減する。本実施形態は、ＯＮＵなどの下流の受信器およびＯＬＴなどの上流の受信器の両方に利用されるが、バーストモード信号を受信する上流の受信器が最大の利益を受けることができる。これらのバーストモード信号は、少なくとも４０Ｇｂ／ｓまでとすることができる。

図１はＰＯＮ１００を示す概略図である。ＰＯＮ１００は、通信ネットワークであり、ＯＬＴ１１０と、複数のＯＮＵ１２０と、ＯＬＴ１１０をＯＮＵ１２０に結合するＯＤＮ１３０とを有する。ＰＯＮ１００は、開示された実施形態を実施するのに適している。

ＯＬＴ１１０は、ＯＮＵ１２０およびその他のネットワークと通信する。特に、ＯＬＴ１１０は、その他のネットワークとＯＮＵ１２０との間の仲介者である。例えば、ＯＬＴ１１０は、その他のネットワークから受信したデータをＯＮＵ１２０に転送し、ＯＮＵ１２０から受信したデータをその他のネットワークに転送する。ＯＬＴ１１０は送信器および受信器を含む。その他のネットワークがＰＯＮ１００で使用されるプロトコルとは異なるネットワークプロトコルを使用する場合、ＯＬＴ１１０は、ネットワークプロトコルをＰＯＮプロトコルに及びその逆に変換するコンバータを有する。ＯＬＴ１１０は、一般的には、ＣＯのような中央位置に配置されるが、他の適当な位置に配置されてもよい。

ＯＤＮ１３０は、光ファイバケーブル、カプラ、スプリッタ、分配器、およびその他の適切なコンポーネントを含むデータ配信システムである。これらのコンポーネントは、ＯＬＴ１１０とＯＮＵ１２０との間で信号を分配するために電力を必要としない受動的光学コンポーネントを含む。また、これらのコンポーネントは、電力を必要とする光増幅器のような能動的コンポーネントを含んでいてもよい。ＯＤＮ１３０は、図示のように、ＯＬＴ１１０からＯＮＵ１２０まで分岐構成で延在するが、ＯＤＮ１３０は、任意のその他の適切なＰ２ＭＰ方式で構成することができる。

ＯＮＵ１２０は、ＯＬＴ１１０および顧客と通信し、ＯＬＴ１１０と顧客との間の仲介者として機能する。例えば、ＯＮＵ１２０は、ＯＬＴ１１０からのデータを顧客に転送し、顧客からのデータをＯＬＴ１１０に転送する。ＯＮＵ１２０は、電気信号を光信号に変換し、その光信号をＯＬＴ１１０に送信する光送信器を備え、ＯＬＴ１１０から光信号を受信し、その光信号を電気信号に変換する光受信器を有する。ＯＮＵ１２０は、更に、顧客に電気信号を送信する第２の送信器と、顧客から電気信号を受信する第２の受信器とを有する。ＯＮＵ１２０およびＯＮＴは同様であり、用語は互換的に使用され得る。ＯＮＵ１２０は、一般的には、顧客の敷地などの分散した場所に配置されるが、その他の適切な場所に配置することもできる。

図２Ａは、データ通信システム２００を示す概略図である。データ通信システム２００は、Ｘｉｎ Ｙｉｎらによる「Ａ １０Ｇｂ／ｓ ＡＰＤ−ｂａｓｅｄ ｌｉｎｅａｒ ｂｕｒｓｔ−ｍｏｄｅ ｒｅｃｅｉｖｅｒ ｗｉｔｈ ３１ｄＢ ｄｙｎａｍｉｃ ｒａｎｇｅ ｆｏｒ ｒｅａｃｈ−ｅｘｔｅｎｄｅｄ ＰＯＮ ｓｙｓｔｅｍｓ」（Ｏｐｔｉｃｓ Ｅｘｐｒｅｓｓ、ｖｏｌ．２０，ｎｏ．２６、２０１２年１２月３日）に記載されている。この文献は参照援用する。データ通信システム２００は、一般に、送信器２０３、ＳＳＭＦ２１３、２２３、ＲＮ２１５、および受信器２２５を含む。送信器２０３は、ＯＬＴ１１０に実装されてもよく、受信器２２５は、ＯＮＵ１２０の１つ実装されてもよく、またはその逆でもよく、ＳＳＭＦ２１３、２２３およびＲＮ２１５は、ＯＤＮ１３０に実装されてもよい。

送信器２０３は、パターン発生器２０５、送信器２０７、およびＶＯＡ２１０を含む。パターン発生器２０５は、あるパターンの光信号を生成し、第１のパターンの光信号を第１の送信器２０７に供給し、第２のパターンの光信号を第２の送信器２０７に供給する。送信器２０７は、光信号をＶＯＡ２１０に送信する。ＶＯＡ２１０は、光信号を増幅し、その光信号を、ＳＳＭＦ２１３を介してＲＮ２１５に送信する。

ＲＮ２１５は、ＳＯＡ２１７および光学フィルタ２２０を含む。ＳＯＡ２１７は、光信号を増幅する。光学フィルタ２２０は、光信号を選択的に修正して、高伝送性能に最適な信号特性を達成し、その光信号を、ＳＳＭＦ２２３を介して受信器２２５に送信する。受信器２２５は、光信号に対してチャネル等化を行う。受信器２２５は、図２Ｂを参照して後でさらに説明する。

図２Ｂは、図２Ａの受信器２２５を示す概略図である。受信器２２５は、ＶＯＡ２２７、ＡＰＤ線形ＢＭＲＸ２３０、ＶＧＡ２３３、プロセッサ２３５、ＦＦＥ２３７、加算コンポーネント２４０、ＣＤＲコンポーネント２４３、ＤＦＥ２４５、位相コンポーネント２４７、オフセットコンポーネント２５０、誤差カウンタ２５３、およびＢＥＲアナライザ２５５を含む。上述のように、受信器２２５は、ＳＳＭＦ２２３を介してＲＮ２１５から光信号を受信する。ＶＯＡ２２７は、望ましい受信品質にマッチさせるために、光信号強度を低下させる。ＡＰＤ線形ＢＭＲＸ２３０は、光信号を電気信号に変換する。ＶＧＡ２３３は、電気信号を増幅し、サンプリングして、バーストデジタル信号を生成する。ＦＦＥ２３７は、バーストデジタル信号に対して線形等化を行い、線形等化信号を生成する。

加算コンポーネント２４０は、ＦＦＥ２３７からの線形等化信号とＤＦＥ２４５からのＤＦＥ信号とを加算し、加算等化信号を形成する。加算コンポーネント２４０は、チャネル等化が完了するまで繰り返し加算を実行する。チャネル等化が完了するとは、サンプリング位相が最適化され、加算等化信号が収束するときを意味する。ＣＤＲコンポーネント２４３は、ＣＤＲを実行して、回復信号を生成する。ＤＦＥ２４５は、回復された信号に推定を実行して、ＤＦＥ信号を生成する。

位相コンポーネント２４７は、チャネル等化の間に、回復信号の位相をクロックとアライメントする。オフセットコンポーネント２５０は、オフセット損失に対して信号を調整する。誤差カウンタ２５３は、ＤＦＥ信号と、位相コンポーネント２４７からの値と、オフセットコンポーネント２５０からの値とに基づいて誤差データを計算する。ＢＥＲアナライザ２５５は、ＤＦＥ信号の分析を行い、多数のビット誤りを決定する。等化およびＣＤＲは、信号が収束し、サンプリング位相が最適化されるまで連続的に実行される。プロセッサ２３５は、光信号の等化がいつ完了するかを決定する。図示するように、受信器２２５の性能を保証するために、ＣＤＲコンポーネント２４３と、ＦＦＥ２３７と、ＤＦＥ２４５とは、互いに独立しているが、複雑さ、コスト、収束時間、およびＩＳＩに対する受信器２２５の感度を増加させる。

図３は、図２ＢのＦＦＥ２３７における２レベル等化誤差を示すグラフ３００である。特に、グラフ３００は、１０Ｇｂ／ｓＥＭＬおよびＡＰＤを用いたＮＲＺ変調を用いた２５Ｇｂ／ｓＰＯＮの実験結果を示す。グラフ３００は、矢印で示されるように、グラフ３００の拡大部分であるサブグラフ３１０を含む。ｘ軸は定数単位のシンボル番号、ｙ軸はｄＢ単位のＭＳＥを表す。コンバージェンスは、曲線３２０が平坦化するときに発生する。コンバージェンスは、２．０７μｓの後に５１，９１１シンボルで発生する。これは、チャネル等化に対して比較的長い時間である。収束後、ＭＳＥは約−８ｄＢである。

図４は、図２ＢのＦＦＥ２３７の異なるクロック位相誤差に対する２レベル収束時間を示す表４００である。ＣＤＲ収束時間を包括的に推定するために、初期サンプリングフェーズが異なるデータを捕捉し、処理する。従って、表４００は、位相誤差が図３に示される収束時間に影響することをさらに示す。表４００は、３組の値、すなわち定数ｕｉ単位の位相誤差と、ビット単位の第１の収束時間と、ｎｓ単位の第２の収束時間尺度とを含む。図示するように、ＣＤＲ収束時間の最大値５１，９１１シンボルと２．０７μｓ（２．０７６４×１０^３ｎｓ）が、位相誤差がゼロｕｉのサンプリングポイントに現れる。

図５は、図２ＢのＦＦＥ２３７における４レベル等化誤差を示すグラフ５００である。特に、グラフ５００は、１０Ｇｂ／ｓＥＭＬおよびＡＰＤを用いた２５ＧＢｄ ＰＡＭ４変調を用いた５０Ｇｂ／ｓＰＯＮの実験結果を示す。グラフ５００は、矢印で示されるように、グラフ５００の拡大部分であるサブグラフ５１０を含む。ｘ軸は定数単位のシンボル番号、ｙ軸はｄＢ単位のＭＳＥを表す。収束は、曲線５２０が平坦化するときに起こり、これは３０１．４８ｎｓ後に７，５３７シンボルで起こる。収束後、ＭＳＥは約−５ｄＢである。

図６は、図２ＢのＦＦＥ２３７の異なるクロック位相誤差に対する４レベル収束時間を示す表６００である。 表６００は、位相誤差が図５に示される収束時間に影響することをさらに示す。表６００は、３組の値、すなわち定数単位区間（ｕｉ）の位相誤差と、ビット単位の第１の収束時間と、ｎｓ単位の第２の収束時間とを含む。図示するように、ＣＤＲ収束時間の最大値９，８３６シンボルと３９３．４４μｓが、位相誤差が５／１６ｕｉのサンプリングポイントに現れる。

データ伝送の高速化と増大に対する要求が高まるにつれて、そのデータの処理と等化もより高速にならねばならない。特に、低コスト、高帯域幅の電気コンポーネントの開発速度がＰＯＮデータレートの増加ほど速くない場合、帯域幅制限によりＩＳＩは厳しくなる。その場合、上記の２レベルおよび４レベルの等化のようなチャネル等化アプローチは、十分に速くないかもしれない。ＭＳＥを維持または減少させながら、より少ないシンボルで収束を達成する等化法を実装することが望ましい。また、このような方法は、システムの複雑性およびＩＳＩ感度を低下させるべきである。

本明細書に開示されるのは、ＰＯＮにおける高レベルＣＤＲの実施形態である。実施形態は、単一のＦＦＥを含み、これはフラクショナルＦＦＥと呼ばれることもある。少なくとも２つの機能、すなわち位相調整のためのＣＤＲと、ＩＳＩ補償のための等化とを実行するからである。ＦＦＥは適応的であり、周波数オフセットとジッタを追跡できる。これらの理由から、ＦＦＥはＡＤＣとＤＳＰの複雑さを減少させる。また、ＦＦＥは、より高レベルのＣＤＲ、例えば、ＮＲＺ信号に対して３レベルのＣＤＲ、ＰＡＭ４信号に対して７レベルのＣＤＲを実施する。より高いレベルのＣＤＲはＣＤＲ収束時間を短縮し、低コストで狭帯域幅のオプションを可能にし、様々なＰＯＮ標準で要求される変換時間を確実に満足させ、等化ノイズを低減する。本実施形態は、ＯＮＵなどの下流の受信器およびＯＬＴなどの上流の受信器の両方に利用されるが、バーストモード信号を受信する上流の受信器が最大の利益を受けることができる。これらのバーストモード信号は、少なくとも４０Ｇｂ／ｓまでとすることができる。

図７は、本開示の一実施形態による受信器７００を示す模式図である。受信器７００は、ＯＬＴおよびＯＮＵ１２０内に実装されてもよく、受信器７００は、受信器２２５を実装してもよい。受信器７００は、ＰＤ７１０、ＴＩＡ７１５、ＶＣＯ７２０、ＡＤＣ７２５、ＣＤＲサブシステム７３０、ＰＲ−ＭＬＳＥコンポーネント７５５、およびデコーダ７６０を含む。

ＰＤ７１０は、バーストモード光信号を電流信号に変換する。ＴＩＡ７１５は、電流信号を増幅された電圧信号に変換する。ＡＤＣ７２５は、増幅された電圧信号をサンプリングし、アナログ電気信号である増幅された電圧信号をデジタル電気信号に変換する。ＶＣＯ７２０は、受信器７００と送信器との間で周波数を同期させるためにＡＤＣ７２５をサンプリングする。しかし、受信器７００および送信器は、異なる位相で動作してもよく、これは位相誤差と呼ばれる。位相誤差及びＩＳＩを図８に示す。

図８は、位相誤差及びＩＳＩを示すグラフ８００である。ｘ軸は時間を一定単位で表し、ｙ軸は信号振幅を一定単位で表す。グラフ８００は、６つのサンプリングポイント、Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６でサンプリングされる、サンプリングされた信号、例えばＡＤＣ７２５からのサンプリングされた信号を表す曲線８１０を含む。サンプルポイントは、増幅された電圧信号における各ピークの中間信号振幅でなければならない。しかし、ＳＳＭＦ２１３、２２３などのチャネルの欠陥のため、サンプルポイントは存在しないかもしれない。第一に、位相誤差が存在して、ＡＤＣが誤ったポイントにおいて単純化された電圧信号をサンプリングする可能性がある。従って、サンプルポイントＸ３とＸ４との間の測定された中心点８２０は、サンプルポイントＸ３とＸ４との間の実際の中心点８３０の左側にある。また、ＩＳＩは、曲線８１０のピークを歪めることがある。従って、第３のピークは左側が広くなり、サンプルポイントＸ５が第３のピーク８４０の中間信号振幅よりも低くなっている。

図７に戻ると、ＣＤＲサブシステム７３０は、タップ重み更新器７３５、ＦＦＥ７４０、誤差閾値比較器７４２、誤差計算器７４４、減算器７４５、および決定コンポーネント７５０を備え、これらは共にフィードバックループを形成してＣＤＲおよび等化を実行し、従って、上記の位相誤差およびＩＳＩを補償する。特に、第１の反復において、ＦＦＥ７４０は、減算器７４５に等化信号Ｘｅｑを送る。これは第１の反復のＡＤＣ７２５からのサンプリング信号である。決定コンポーネント７５０は、減算器７４５に決定データＤを送る。これは、第１の反復のための訓練系列である。減算器７４５は、

として誤差信号Ｅを計算する。減算器７４５は、誤差信号をタップ重み更新器７３５および誤差計算器に送る。誤差信号に基づいて、タップ重み更新器７３５は、サンプリングポイントＸ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６に対応するタップ重みＷ（１）、Ｗ（２）、Ｗ（３）、Ｗ（４）、Ｗ（５）、Ｗ（６）をそれぞれ計算する。

その後の反復において、ＦＦＥ７４０は、等化信号を

で計算する。ここで、Ｘ（１）、Ｘ（２）、Ｘ（３）、Ｘ（４）、Ｘ（５）、Ｘ（６）は、それぞれサンプリングポイントＸ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６におけるサンプリング信号の振幅に対応する。ＦＦＥ７４０は、等化信号を減算器７４５および決定コンポーネント７５０に送る。図１０Ａ、１１Ａに示すように、光学デバイスの制限によって導入される厳しいＩＳＩの下では、受信信号は、ビット毎に時間領域で重ね合わされ、送信される２レベルＮＲＺ信号または４レベルＰＡＭ−４信号ではなく、より高レベルの信号、例えば、ＮＲＺのための３レベル信号およびＰＡＭ−４のための７レベルの信号のようである。従って、決定コンポーネント７５０が、

のより高レベルの決定原理に基づいて決定データを決定すれば、収束させることはより容易である。減算器７４５は、式（１）を用いて誤差信号を計算し、タップ重み更新器７３５は、誤差信号に基づいてタップ重みを計算し、ＦＦＥ７４０は、式（２）を用いて再び等化信号を計算する。

このフィードバックループは、等化信号が収束するまで続き、従って、所定の閾値またはそれ以下で等化誤差となる。特に、誤差計算器７４４は、等化誤差のＭＳＥを計算する。誤差閾値比較器７４２は、ＭＳＥが閾値よりも小さいかを判定する。誤差が閾値以下である場合、誤差閾値比較器７４２は、ＣＤＲサブシステム７３０にフィードバックループを停止するように指示する。誤差が閾値よりも大きい場合、誤差閾値比較器７４２は、ＣＤＲサブシステム７３０に命令を与えないか、またはＣＤＲサブシステム７３０にフィードバックループを継続するように指示する。閾値は例えば−６ｄＢである。

６つのタップ重み、サンプリングポイント、および振幅を説明したが、ＣＤＲサブシステム７３０は、任意の適切な数のタップ重み、サンプリングポイント、および振幅を利用してもよい。さらに、決定データは、例えば、２レベルのＮＲＺ信号に適用可能な３レベルの決定データである。同様に、決定データは、例えば、ＰＡＭ４信号に適用可能な７レベルの決定データであってもよい。入力信号のレベルにかかわらず、ＣＤＲサブシステム７３０は、より高いレベルの決定データを実装することができる。さらに、収束を判定するための閾値を説明したが、ＣＤＲサブシステム７３０は、収束の任意の適切なインジケータを実装することができる。

タップ重み更新器７３５は、等化信号が収束することをＦＦＥ７４０に通知する。その後、ＦＦＥ７４０は、等化信号をＰＲ−ＭＬＳＥコンポーネント７５５に送る。ＰＲ−ＭＬＳＥコンポーネント７５５は、既知のチャネル応答を使用して、バイナリ決定ビットを、個々の時間インスタンスにおける前者と後者のビットの加算を通してより上位レベルのビットにマッピングする。異なる可能な決定ビットの組み合わせは、異なるトレリス経路を形成する。ＰＲ−ＭＬＳＥコンポーネント７５５は、ＦＦＥ７４０後の等化信号と比較して、最も信頼性の高いビット経路である最低ユークリッド距離の経路を使用する。ＰＲ−ＭＬＳＥコンポーネント７５５は、ビットを最も信頼性の高い経路に出力し、それらのビットをバイナリ信号にデマッピングする。上記ステップを通じて、ＰＲ−ＭＬＳＥコンポーネント７５５は、等化信号に対してＭＬＳＥを実行し、その等化信号を推定信号に変換する。この推定信号は二値、２レベル信号である。デコーダ７６０は、推定信号を復号して、さらなる処理のために復号信号を生成する。

図９は、本開示の一実施形態によるデバイス９００を示す模式図である。デバイス９００は、開示された実施形態、例えば受信器７００を実装することができる。デバイス９００は、データを受信する入口ポート９１０およびＲＸ９２０、データを処理するプロセッサ、論理ユニットまたはＣＰＵ９３０、データを送信するＴＸ９４０および出口ポート９５０、およびデータを記憶するメモリ９６０を含む。また、デバイス９００は、光信号または電気信号の入力または出力のための入口ポート９１０、ＲＸ９２０、ＴＸ９４０、および出口ポート９５０に結合されたＯＥコンポーネントおよびＥＯコンポーネントを含んでもよい。

プロセッサ９３０は、ハードウェア、ミドルウェア、ファームウェア、およびソフトウェアの任意の適切な組み合わせによって実装される。プロセッサ９３０は、１つ以上のＣＰＵチップ、コア（例えば、マルチコアプロセッサとして）、ＦＰＧＡ、ＡＳＩＣ、またはＤＳＰとして実装されてもよい。プロセッサ９３０は、入口ポート９１０、ＲＸ９２０、ＴＸ９４０、出口ポート９５０、およびメモリ９６０と通信する。プロセッサ９３０は、ＣＤＲコンポーネント９７０を含み、これは開示された実施形態を実施することができる。従って、ＣＤＲコンポーネント９７０を含めることは、デバイス９００の機能性を大幅に改善し、デバイス９００の他の状態への変化を有効にする。あるいは、メモリ９６０は、命令としてＣＤＲコンポーネント９７０を記憶し、プロセッサ９３０は、これらの命令を実行する。

メモリ９６０は、１つ以上のディスク、テープドライブ、またはソリッドステートドライブを有し、オーバーフローデータ記憶デバイスとして使用され、プログラムが実行のために選択されると、かかるプログラムを記憶し、またはプログラムの実行中に読み出される命令およびデータを記憶することができる。メモリ９６０は、揮発性であっても不揮発性であってもよく、ＲＯＭ、ＲＡＭ、ＴＣＡＭ、またはＳＲＡＭの任意の組み合わせであってもよい。

一実施形態では、デバイス９００は、第１の変調フォーマットを有する光信号をアナログ電気信号に変換する電気変換モジュールと、アナログ電気信号を第１のデジタル信号に変換するデジタル化モジュールと、第１のデジタル信号を第２の変調フォーマットを有する第２のデジタル信号に等化する等化モジュールであって、第２の変調フォーマットは、第１の変調フォーマットよりも多くのレベルを有する、等化モジュールと、第２のデジタル信号にクロック及びデータリカバリ（ＣＤＲ）を実行するリカバリモジュールとを有する。いくつかの実施形態において、デバイス９００は、実施形態で説明するステップのいずれか１つまたはステップの組み合わせを実行する、他のまたは追加のモジュールを含んでもよい。さらに、本方法の追加または代替の実施形態または態様のいずれも、図面のどれかに示されるか、または請求項のどれかに記載されるように、同様のモジュールを含むことが想定される。

図１０Ａは、３レベルＣＤＲに先立つ２レベルＮＲＺ信号を示す図１００である。ｘ軸は時間またはシンボル長を一定単位で表し、ｙ軸は振幅を一定単位で表す。図から分かるように、２レベルＮＲＺ信号は、ほぼ３つのレベルを有しているように見え、ＩＳＩのため十分に定義されていない。

図１０Ｂは、本開示の一実施形態による、より高レベルのＣＤＲ後の７レベルＮＲＺ信号を示すグラフ１０１０である。ｘ軸は時間を秒で表し、ｙ軸は振幅を一定単位で表す。図示のように、より高レベルのＣＤＲは、ＩＳＩを実質的になくし、図１０Ａの２レベルのＮＲＺ信号とは異なり、明確に定義された３レベルのＮＲＺ信号を生成する。

図１１Ａは、７レベルＣＤＲに先立つ４レベルＰＡＭ４信号を示す図１１００である。ｘ軸は時間を秒で表し、ｙ軸は振幅を一定単位で表す。図から分かるように、４レベルＰＡＭ４信号は、ほぼ７つのレベルを有しているように見え、ＩＳＩのため十分に定義されていない。

図１１Ｂは、本開示の一実施形態による、より高レベルのＣＤＲ後の７レベルＰＡＭ４信号を示すグラフ１１１０である。ｘ軸は時間を秒で表し、ｙ軸は振幅を一定単位で表す。図示のように、より高レベルのＣＤＲは、ＩＳＩを実質的になくし、図１１Ａの４レベルのＰＡＭ４信号とは異なり、明確に定義された７レベルの信号を生成する。

図１２は、本開示の一実施形態による、３レベル等化を使用して２レベルＮＲＺ信号を等化する図７のＦＦＥ７４０の等化誤差を示すグラフ１２００である。グラフ１２００は、矢印で示されるように、グラフ１２００の拡大部分であるサブグラフ１２１０を含む。ｘ軸は定数単位のシンボル番号、ｙ軸はｄＢ単位のＭＳＥを表す。収束は、曲線１２２０が平坦化するときに起こり、これは１１１．５６ｎｓ後に約２，７８９シンボルで起こる。収束後、ＭＳＥは約−９ｄＢであり、これは図３に示したものよりも約２ｄＢ低い。

図１３は、本開示の一実施形態による、３レベル等化を使用して２レベルＮＲＺ信号を等化する図７のＦＦＥ７４０の収束時間を示す表１３００である。表１３００は、さらに、図１２に示される収束時間を示す。表１３００は、３組の値、すなわちｕｉ単位の位相誤差と、ビット単位の第１の収束時間と、ｎｓ単位の第２の収束時間とを含む。図示するように、２，７８９シンボルと１１１．５６ｎｓの収束点に位相誤差はなく、位相誤差が３／１６ｕｉのサンプリングポイントに、４，０４８シンボルと１６１．９２ｎｓの最大ＣＤＲ収束時間が現れる。

図１４は、本開示の一実施形態による、７レベル等化を使用して４レベルＰＡＭ４信号を等化する図７のＦＦＥ７４０の等化誤差を示すグラフ１４００である。グラフ１４００は、矢印で示されるように、グラフ１４１０の拡大部分であるサブグラフ１４００を含む。ｘ軸は定数単位のシンボル番号、ｙ軸はｄＢ単位のＭＳＥを表す。収束は、曲線１４２０が平坦化するときに起こり、これは１１７．４４ｎｓ後に約２，９３６シンボルで起こる。収束後、ＭＳＥは約−１２ｄＢであり、これは図５に示したものよりも約７ｄＢ低い。

図１５は、本開示の一実施形態による、７レベル等化を使用して４レベルＰＡＭ４信号を等化する図７のＦＦＥ７４０の収束時間を示す表１５００である。表１５００は、さらに、図１４に示される収束時間を示す。表１５００は、３組の値、すなわちｕｉ単位の位相誤差と、ビット単位の第１の収束時間と、ｎｓ単位の第２の収束時間とを含む。図示するように、ＣＤＲ収束時間の最大値２，７８３シンボルと１１１．７２μｓが、位相誤差が６／１６ｕｉのサンプリングポイントに現れる。

図３−４と図１２−１３とを比較すると、より高レベルのＣＤＲは、２レベルＮＲＺ信号の収束時間を、２．０７μｓ後の５１，９１１シンボルから１１１．５６ｎｓ後の２，７８９シンボルへと減少させる。言い換えれば、より高レベルのＣＤＲは少なくとも１８．５倍速く収束する。 図５−６と図１４−１５とを比較すると、より高レベルのＣＤＲは、４レベルＰＡＭ４信号の収束時間を、３０１．４８ｎｓ後の７，５３７シンボルから１１７．４４ｎｓ後の２，９３６シンボルへと減少させる。言い換えれば、より高レベルのＣＤＲは少なくとも２．５倍速く収束する。

図１６は、本開示の一実施形態による高レベルＣＤＲを実行する方法１６００を示すフローチャートである。受信器７００は、方法１６００を実行する。ステップ１６１０において、信号が受信される。例えば、ＰＤ７１０は、光信号を受信する。ステップ１６２０において、信号は、より高いレベルのＣＤＲを用いて等化される。例えば、ＰＤ７１０、ＴＩＡ７１５、およびＡＤＣ７２５が光信号をデジタル信号に変換した後、ＣＤＲサブシステム７３０は、上述のように、ＦＦＥを含むＣＤＲを実行する。一方、ＣＤＲサブシステム７３０は、タップ重みを適応的に更新する。第１の例として、ＣＤＲサブシステム７３０は、３レベル等化を用いて２レベルＮＲＺ信号のＣＤＲを実行する。第２の例として、ＣＤＲサブシステム７３０は、７レベル等化を用いて４レベルＰＡＭ４信号のＣＤＲを実行する。ステップ１６３０で、ＭＳＥが計算される。例えば、誤差計算器７４４は等化誤差のＭＳＥを計算する。判定菱形１６４０では、ＭＳＥが閾値未満であるか判定される。例えば、誤差閾値比較器７４２は、ＭＳＥが上記の閾値よりも小さいかを判定する。そうでない場合、方法１６００は、ステップ１６３０に戻る。そうである場合、方法１６００は、ステップ１６５０に進む。最後に、ステップ１６５０で、ＰＲ−ＭＬＳＥおよび復号が実行される。例えば、ＰＲ−ＭＬＳＥコンポーネント７５５はＰＲ−ＭＬＳＥを実行し、デコーダ７６０はデコーディングを実行する。

図１７は、本開示の他の一実施形態による、より高レベルのＣＤＲを実行する方法示すフローチャートである。受信器７００は、方法１７００を実行する。ステップ１７１０において、第１の変調フォーマットを有する光信号は、アナログ電気信号に変換される。例えば、ＰＤ７１０は光信号を電流信号に変換し、ＴＩＡ７１５は電流信号を増幅電圧信号に変換する。この増幅電圧信号はアナログ電気信号である。ステップ１７２０において、アナログ電気信号は第１のデジタル信号に変換される。例えば、ＡＤＣ７２５は、そのアナログ電気信号を第１レベルで第１のデジタル信号に変換する。ステップ１７３０において、第１のデジタル信号は、第２の変調フォーマットの第２のデジタル信号に等化される。例えば、ＣＤＲサブシステム７３０は、第１のデジタル信号を第２のレベルで第２のデジタル信号に等化する。第２の変調フォーマットは、第１の変調フォーマットよりも多くのレベルを有する。最後に、ステップ１７４０において、ＣＤＲが第２のデジタル信号に対して行われる。例えば、ＣＤＲサブシステム７３０は、第２のデジタル信号に対してＣＤＲを実行する。

一実施形態では、装置は、第１の変調フォーマットを有する光信号をアナログ電気信号に変換するように構成されたＯＥ要素と、前記ＯＥ要素に結合され、前記アナログ電気信号を第１のデジタル信号に変換するように構成されたＡＤＣ要素と、前記ＯＥ要素に結合され、前記第１のデジタル信号を第２の変調フォーマットを有する第２のデジタル信号に等化し、前記第２の変調フォーマットは前記第１の変調フォーマットよりも多いレベルを有し、前記第２のデジタル信号に対してＣＤＲを実行するように構成されたＣＤＲ要素とを有する。

第１のコンポーネントは、第１のコンポーネントと第２のコンポーネントとの間にライン、トレース、又はその他の媒体を除き、介在するコンポーネントが存在しない場合に、第２のコンポーネントに直接的に結合される。第１のコンポーネントは、第１のコンポーネントと第２のコンポーネントとの間にライン、トレース、又はその他の媒体以外の介在するコンポーネントが存在する場合に、第２のコンポーネントに間接的に結合される。用語「結合」およびその変化形は、直接的結合および間接的結合の両方を含む。「約」という用語の使用は、特に明記しない限り、その後の数の±１０％を含む範囲を意味する。

本開示では、いくつかの実施形態が提供されているが、言うまでもなく、開示されたシステムおよび方法は、本開示の精神または範囲から逸脱することなく多くの他の具体的な形態で具体化され得る。本実施例は、例示的であって限定的であると見なされるべきであり、その意図は本明細書に与えられた詳細に限定されない。例えば、様々な要素または構成要素は、別のシステムで結合または統合されてもよく、またはある機能が省略されてもよいし、実装されなくてもよい。

さらに、様々な実施形態で個別または別個に記載および図示されている技術、システム、サブシステムおよび方法は、本開示の範囲から逸脱することなく、他のシステム、ユニット、技術または方法と組み合わせることができる。互いに結合または直接的結合または通信するように示されまたは説明される他のアイテムは、電気的、機械的またはその他の方法で、何らかのインターフェース、デバイスまたは中間コンポーネントを介して間接的に結合され、または通信してもよい。変更、置換、および改変の他の例は、当業者によって確かめられ、ここに開示された精神および範囲から逸脱することなく、為され得る。

Claims (20)

1. 第１の変調フォーマットを有する光信号をアナログ電気信号に変換するように構成された光・電気（ＯＥ）コンポーネントと、
   前記ＯＥコンポーネントに結合され、前記アナログ電気信号を第１のデジタル信号に変換するように構成されたアナログ・デジタルコンバータ（ＡＤＣ）と、
   前記ＡＤＣに結合され、
   前記第１のデジタル信号を第２の変調フォーマットを有する第２のデジタル信号に等化し、前記第２の変調フォーマットは前記第１の変調フォーマットよりも多いレベルを有し、
   前記第２のデジタル信号に対してＣＤＲを実行する
   ように構成されたクロックおよびデータリカバリ（ＣＤＲ）サブシステムとを有する、
   装置。
2. 前記ＣＤＲサブシステムに結合され、前記第２のデジタル信号を前記第１の変調フォーマットを有する第３の電気信号に等化するように構成された部分的応答最大尤度系列推定（ＰＲ−ＭＬＳＥ）コンポーネントをさらに有する、
   請求項１に記載の装置。
3. 前記ＰＲ−ＭＬＳＥコンポーネントは、ＰＲ−ＭＬＳＥを使用して前記第２のデジタル信号をさらに等化するようにさらに構成される、
   請求項２に記載の装置。
4. 前記ＣＤＲサブシステムは、フィードバックループを形成するフィードフォワード等化器（ＦＦＥ）、決定コンポーネント、減算器、およびタップ重み更新器を含み、前記ＰＲ−ＭＬＳＥコンポーネントは前記フィードバックループの外側にある、
   請求項２に記載の装置。
5. 前記第１の変調フォーマットは、非ゼロ復帰（ＮＲＺ）信号に対して２つのレベルを有し、前記第２の変調フォーマットは３つのレベルを有する、
   請求項１ないし４いずれか一項に記載の装置。
6. 前記第１の変調フォーマットは４レベルパルス振幅変調（ＰＡＭ４）信号に対して４つのレベルを有し、前記第２の変調フォーマットは７つのレベルを有する、
   請求項１ないし５いずれか一項に記載の装置。
7. 前記ＣＤＲサブシステムは、
   位相調整をするＣＤＲを実行し、
   符号間干渉（ＩＳＩ）補償をする等化を実行する、
   ように構成されたフィードフォワード等化器（ＦＦＥ）を含む、
   請求項１ないし６いずれか一項に記載の装置。
8. 前記ＦＦＥは、周波数オフセットおよびジッタを適応的に追跡するようにさらに構成される、
   請求項７に記載の装置。
9. 前記ＣＤＲサブシステムは、等化された信号の平均二乗誤差が所定の閾値を下回るまで、等化を行うようにさらに構成される、
   請求項１ないし８いずれか一項に記載の装置。
10. 前記装置は光ライン端末（ＯＬＴ）であり、前記アナログ電気信号はバーストモード信号である、
    請求項１ないし９いずれか一項に記載の装置。
11. 前記ＯＥコンポーネントは、フォトダイオード（ＰＤ）、トランスインピーダンス増幅器（ＴＩＡ）、または前記ＰＤと前記ＴＩＡの組み合わせである、
    請求項１ないし１０いずれか一項に記載の装置。
12. クロックおよびデータリカバリ（ＣＤＲ）サブシステムであって、
    フィードフォワード等化器（ＦＦＥ）と、
    前記ＦＦＥに結合された決定コンポーネントと、
    前記ＦＦＥおよび前記決定コンポーネントに結合された減算器と、
    前記減算器及び前記ＦＦＥに結合されたタップ重み更新器とを有するＣＤＲサブシステムと、
    前記ＣＤＲサブシステムの前記ＦＦＥに結合された部分応答最尤系列推定（ＰＲ−ＭＬＳＥ）コンポーネントとを有する
    装置。
13. 前記ＣＤＲサブシステムに結合されたアナログ・デジタルコンバータ（ＡＤＣ）をさらに有する、
    請求項１２に記載の装置。
14. 前記ＡＤＣに結合された電圧制御発振器（ＶＣＯ）をさらに有する、
    請求項１３に記載の装置。
15. 前記ＡＤＣに結合されたトランスインピーダンス増幅器（ＴＩＡ）をさらに有する、
    請求項１４に記載の装置。
16. 前記ＴＩＡに結合されたフォトダイオード（ＰＤ）をさらに有する、
    請求項１５に記載の装置。
17. 前記ＰＲ−ＭＬＳＥコンポーネントに結合されたデコーダをさらに有する、
    請求項１６に記載の装置。
18. 第１の変調フォーマットを有する光信号をアナログ電気信号に変換することと、
    前記アナログ電気信号を第１のデジタル信号に変換することと、
    前記第１のデジタル信号を第２の変調フォーマットを有する第２のデジタル信号に等化することであって、前記第２の変調フォーマットは前記第１の変調フォーマットよりも多いレベルを有する、等化することと、
    前記第２のデジタル信号にクロックおよびデータリカバリ（ＣＤＲ）を実行することとを含む、
    方法。
19. 部分応答最大尤度系列推定（ＰＲ−ＭＬＳＥ）を用いて、前記第２のデジタル信号を前記第１の変調フォーマットを有する第３の電気信号に等化することをさらに含む、
    請求項１８に記載の方法。
20. 等化された信号の平均二乗誤差（ＭＳＥ）が所定の閾値を下回るまで等化を実行することをさらに含む、
    請求項１８または１９に記載の方法。

Images