JP6884338B2

JP6884338B2 - Semiconductor devices and methods for manufacturing semiconductor devices

Info

Publication number: JP6884338B2
Application number: JP2016188209A
Authority: JP
Inventors: 草野　健一郎; 健一郎草野; 雅登二川; 渡辺　実; 実渡辺
Original assignee: Shizuoka University NUC; Lapis Semiconductor Co Ltd
Current assignee: Shizuoka University NUC; Lapis Semiconductor Co Ltd
Priority date: 2016-09-27
Filing date: 2016-09-27
Publication date: 2021-06-09
Anticipated expiration: 2036-09-27
Also published as: JP2018054363A

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

半導体装置の一例として、測定対象である土壌の電気伝導度（ＥｌｅｃｔｒｉｃＣｏｎｄｕｃｔｉｖｉｔｙ：ＥＣ）から土壌中の水分量を測定するセンサ（以下、「ＥＣセンサ」）が知られている。ＥＣセンサは、土壌に接触させた二つの電極間に交流信号を印加し、二つの電極間のインピーダンスの変化と位相の変化から土壌中の水分量を測定する。 As an example of a semiconductor device, a sensor (hereinafter, "EC sensor") for measuring the amount of water in the soil from the electrical conductivity (EC) of the soil to be measured is known. The EC sensor applies an AC signal between two electrodes in contact with the soil, and measures the amount of water in the soil from changes in impedance and phase between the two electrodes.

ＥＣセンサとしての機能を備えた半導体装置の従来技術として、特許文献１に開示されたものが知られている。特許文献１に係る半導体装置は、土壌中に一対の電極を接触させて、その間の電気抵抗（インピーダンス）を測定することにより電気伝導度を計測し、計測された電気伝導度から土壌中のイオン濃度を特定することにより、土壌の水分量を特定するセンサとしての機能を有している。 As a conventional technique of a semiconductor device having a function as an EC sensor, the one disclosed in Patent Document 1 is known. The semiconductor device according to Patent Document 1 measures the electrical conductivity by bringing a pair of electrodes into contact with each other in the soil and measuring the electrical resistance (impedance) between them, and the ions in the soil are measured from the measured electrical conductivity. By specifying the concentration, it has a function as a sensor to specify the water content of the soil.

国際公開第２０１１／１５８８１２号公報International Publication No. 2011/158812

しかしながら、従来技術のＥＣセンサでは、ＥＣセンサの二つの電極間に交流信号を印加することにより、一方の電極から土壌を介して他方の電極に入力される電流（以下、「測定電流」）に加えて、一方の電極から半導体基板を介して他方の電極に流れる電流（以下、「寄生電流」）が発生することが本発明者らの検討により明らかとなった。測定電流にこの寄生電流が重畳されることにより、測定電流から算出されるインピーダンス、あるいは位相差に誤差が生じ、ひいては土壌中の水分量の測定精度が低下するという問題が発生する。 However, in the EC sensor of the prior art, by applying an AC signal between the two electrodes of the EC sensor, the current input from one electrode to the other electrode via the soil (hereinafter, “measured current”) can be obtained. In addition, it has been clarified by the studies by the present inventors that a current flowing from one electrode to the other electrode via the semiconductor substrate (hereinafter, “parasitic current”) is generated. When this parasitic current is superimposed on the measured current, an error occurs in the impedance or phase difference calculated from the measured current, which causes a problem that the measurement accuracy of the water content in the soil is lowered.

図１２ないし図１５を参照して、上記問題に関しより詳細に説明する。図１２（ａ）は従来技術のＥＣセンサの一例である比較例に係る半導体装置１００の断面図を、図１２（ｂ）は平面図を各々示している。図１３および図１４は半導体装置１００の製造方法を示しており、図１５は半導体装置１００を用いた電気伝導度の測定における問題点を説明する図である。 The above problem will be described in more detail with reference to FIGS. 12 to 15. FIG. 12A shows a cross-sectional view of the semiconductor device 100 according to a comparative example which is an example of the EC sensor of the prior art, and FIG. 12B shows a plan view. 13 and 14 show a method of manufacturing the semiconductor device 100, and FIG. 15 is a diagram illustrating problems in measuring electrical conductivity using the semiconductor device 100.

図１２（ａ）に示すように、半導体装置１００は、基板１０２上に形成された熱酸化膜１０４および酸化膜１０６、酸化膜１０６上に形成されたＥＣ電極部１０８Ａおよび１０８Ｂ、ＥＣ電極部１０８Ａおよび１０８Ｂを覆って形成された酸化膜１１０と窒化膜１１２Ａおよび１１２Ｂ、ならびにＥＣ電極部１０８Ａ、１０８Ｂの各々に接続されたＥＣ電極１１４Ａ、１１４Ｂを含んで構成されている。 As shown in FIG. 12A, the semiconductor device 100 includes a thermal oxide film 104 and an oxide film 106 formed on the substrate 102, EC electrode portions 108A and 108B formed on the oxide film 106, and an EC electrode portion 108A. The oxide film 110 and the nitride films 112A and 112B formed so as to cover the 108B and the EC electrodes 114A and 114B connected to the EC electrode portions 108A and 108B, respectively, are included.

図１２（ｂ）に示すように、ＥＣ電極１１４Ａ、１１４Ｂは外部に露出し、ＥＣ電極１１４Ａは図示しない配線層によってパッド１１６Ａと接続され、ＥＣ電極１１４Ｂは図示しない配線層によってパッド１１６Ｂと接続されている。そして、ＥＣ電極部１０８Ａ、ＥＣ電極１１４Ａ、パッド１１６Ａを含んでセンサ部１５０Ａが構成され、ＥＣ電極部１０８Ｂ、ＥＣ電極１１４Ｂ、パッド１１６Ｂを含んでセンサ部１５０Ｂが構成されている。以下、センサ部１５０Ａに関連する部位には符号の末尾にＡを付し、センサ部１５０Ｂに関連する部位には符号の末尾にＢを付して区別し、一方センサ部１５０Ａと１５０Ｂとで区別せず総称する場合には、符号の末尾にＡ、Ｂを付さずに表記する。 As shown in FIG. 12B, the EC electrodes 114A and 114B are exposed to the outside, the EC electrode 114A is connected to the pad 116A by a wiring layer (not shown), and the EC electrode 114B is connected to the pad 116B by a wiring layer (not shown). ing. The sensor unit 150A includes the EC electrode portion 108A, the EC electrode 114A, and the pad 116A, and the sensor portion 150B includes the EC electrode portion 108B, the EC electrode 114B, and the pad 116B. Hereinafter, the parts related to the sensor unit 150A are distinguished by adding A to the end of the code, and the parts related to the sensor unit 150B are distinguished by adding B to the end of the code, while the sensor units 150A and 150B are distinguished. When generically referred to without, it is written without adding A and B to the end of the code.

図１３および図１４を参照して、半導体装置１００の製造方法について説明する。 A method of manufacturing the semiconductor device 100 will be described with reference to FIGS. 13 and 14.

図１３（ａ）に示すように、まず、シリコン（Ｓｉ）による基板１０２を熱酸化し、基板１０２上にシリコン酸化膜（ＳｉＯ_２）による熱酸化膜１０４を形成する。熱酸化膜１０４の膜厚は、４００ｎｍ（ｎａｎｏｍｅｔｅｒ）程度とする。 As shown in FIG. 13A, first, the substrate 102 made of silicon (Si) is thermally oxidized to form a thermal oxide film 104 made _{of silicon oxide film (SiO 2) on the substrate 102.} The film thickness of the thermal oxide film 104 is about 400 nm (nanometer).

次に、図１３（ａ）に示すように、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相成長）により酸化膜１２４を成膜する。酸化膜１２４の膜厚は、１４００ｎｍ程度とする。 Next, as shown in FIG. 13A, the oxide film 124 is formed by CVD (Chemical Vapor Deposition). The film thickness of the oxide film 124 is about 1400 nm.

次に、図１３（ｂ）に示すように、ＥＣセンサの下地電極となる配線層１２２を形成する。配線層１２２は、例えばＡｌＣｕ（アルミニウム・銅）、ＡｌＳｉＣｕ（アルミニウム・シリコン・銅）等のアルミ系金属をスパッタして形成し、膜厚は例えば８００ｎｍ程度とする。この配線層１２２の下層にはチタン（Ｔｉ）に代表される一般的な密着層を３０ｎｍ程度形成し、上層には窒化チタン（ＴｉＮ）に代表される一般的な反射防止膜を７０ｎｍ程度形成する。 Next, as shown in FIG. 13B, the wiring layer 122 serving as the base electrode of the EC sensor is formed. The wiring layer 122 is formed by sputtering an aluminum-based metal such as AlCu (aluminum / copper) or AlSiCu (aluminum / silicon / copper), and has a film thickness of, for example, about 800 nm. A general adhesion layer typified by titanium (Ti) is formed at about 30 nm on the lower layer of the wiring layer 122, and a general antireflection film typified by titanium nitride (TiN) is formed at about 70 nm on the upper layer. ..

次に、配線層１２２上にレジストを塗布し、ＥＣ電極部１０８と信号を取り出すパッド１１６、およびＥＣ電極部１０８とパッド１１６を接続する配線が残留するマスクを用いてホトリソグラフィ処理を行ない、該レジストをパターニングする。その後、このレジストをマスクとして配線層１２２をドライエッチングによりパターニングし、図１３（ｃ）に示すように、ＥＣ電極部１０８Ａ、１０８Ｂ、およびパッド１１６Ａ、１１６Ｂを形成する。 Next, a resist is applied onto the wiring layer 122, and photolithography processing is performed using a mask in which the EC electrode portion 108 and the pad 116 for extracting the signal and the wiring connecting the EC electrode portion 108 and the pad 116 remain. Pattern the resist. Then, using this resist as a mask, the wiring layer 122 is patterned by dry etching to form the EC electrode portions 108A and 108B and the pads 116A and 116B as shown in FIG. 13C.

次に、図１３（ｄ）に示すように、表面保護膜としてシリコン酸化膜による酸化膜１２６、およびシリコン窒化膜（Ｓｉ_３Ｎ_４）による窒化膜１１２の積層膜をＣＶＤにより成膜する。その際、酸化膜１２６の膜厚は６００ｎｍ程度、窒化膜１１２の膜厚は４００ｎｍ程度とする。酸化膜１２４と酸化膜１２６とによって図１２（ａ）に示す酸化膜１０６が構成される。 Next, as shown in FIG. 13 (d), oxide film by a silicon oxide film as a surface protective film 126, and is formed by CVD a lamination film of a nitride film 112 by the silicon nitride film _(Si 3 _{N 4).} At that time, the film thickness of the oxide film 126 is about 600 nm, and the film thickness of the nitride film 112 is about 400 nm. The oxide film 124 and the oxide film 126 form the oxide film 106 shown in FIG. 12 (a).

次に、全面にレジストを塗布した後、ＥＣ電極部１０８、パッド１１６を開口するマスクを用いてホトリソグラフィ処理を行ない、該レジストをパターニングする。その後、このレジストをマスクとし、図１４（ａ）に示すように、表面保護膜である酸化膜１０６および窒化膜１１２、ならびにＥＣ電極部１０８の上層ＡＲＭ膜（図示省略）をドライエッチングにより除去する。本ドライエッチングにより、ＥＣ電極部１０８、パッド１１６が開口部から露出した状態となるようにする。 Next, after applying a resist to the entire surface, a photolithography process is performed using a mask that opens the EC electrode portion 108 and the pad 116 to pattern the resist. Then, using this resist as a mask, as shown in FIG. 14A, the surface protective films 106, the oxide film 106 and the nitride film 112, and the upper ARM film (not shown) of the EC electrode portion 108 are removed by dry etching. .. By this dry etching, the EC electrode portion 108 and the pad 116 are exposed from the opening.

次に、全面にレジスト１１８を塗布した後、ＥＣ電極部１０８のみが開口されるようなマスクを用いてホトリソグラフィ処理を行ない、図１４（ｂ）に示すように、ＥＣ電極部１０８にレジスト１１８が残らないようなパターニングを行なう。 Next, after applying the resist 118 to the entire surface, a photolithography process is performed using a mask that opens only the EC electrode portion 108, and as shown in FIG. 14 (b), the resist 118 is applied to the EC electrode portion 108. Perform patterning so that no residue remains.

次に、図１４（ｃ）に示すように、ＥＣ電極部１０８の開口部にＡｌ膜１０８、並びに表面保護膜である窒化膜１１２との密着層として膜厚２０ｎｍ程度のＴｉ膜、およびＥＣ電極１１４として使用する膜厚１００ｎｍ程度の白金（Ｐｔ）膜を含む金属膜１２０をスパッタにより形成する。 Next, as shown in FIG. 14C, an Al film 108 is formed in the opening of the EC electrode portion 108, a Ti film having a film thickness of about 20 nm as an adhesion layer with the nitride film 112 which is a surface protective film, and an EC electrode. A metal film 120 containing a platinum (Pt) film having a thickness of about 100 nm to be used as 114 is formed by sputtering.

次に、図１４（ｄ）に示すように、有機溶剤により先の工程で形成したレジスト１１８を溶融する。この際、レジスト上にスパッタされているＴｉ／Ｐｔ膜はリフトオフにより除去される。結果として、Ｔｉ／ＰｔによるＥＣ電極１１４Ａ、１１４Ｂが形成される。
以上の製造工程により、比較例に係る半導体装置１００が製造される。 Next, as shown in FIG. 14 (d), the resist 118 formed in the previous step is melted with an organic solvent. At this time, the Ti / Pt film sputtered on the resist is removed by lift-off. As a result, EC electrodes 114A and 114B made of Ti / Pt are formed.
The semiconductor device 100 according to the comparative example is manufactured by the above manufacturing process.

次に、図１５を参照して比較例に係る半導体装置１００による電気伝導度の測定の際の問題点について説明する。図１５（ａ）は、半導体装置１００を用いて塩水Ｗの電気伝導度を測定する場合の測定系を示しており、図１５（ｂ）は、図１５（ａ）に示す測定系を用いて測定した塩水Ｗの電気伝導度の測定結果の一例を示している。 Next, problems in measuring the electrical conductivity by the semiconductor device 100 according to the comparative example will be described with reference to FIG. FIG. 15 (a) shows a measurement system when measuring the electrical conductivity of the salt water W using the semiconductor device 100, and FIG. 15 (b) shows the measurement system shown in FIG. 15 (a). An example of the measurement result of the electric conductivity of the measured salt water W is shown.

図１５（ａ）に示すように、半導体装置１００を用いて電気伝導度の測定を行う場合には、センサ部１５０Ｂに交流信号源６０を接続し、センサ部１５０Ａに電流計６２を接続する。すなわち、パッド１１６Ｂに交流信号源６０を、パッド１１６Ａに電流計６２を接続する。むろん、この接続関係は逆であってもよい。一方、ＥＣ電極１１４Ａ、１１４Ｂ（図１２参照）は塩水Ｗに接触するように配置する。 As shown in FIG. 15A, when the electrical conductivity is measured using the semiconductor device 100, the AC signal source 60 is connected to the sensor unit 150B, and the ammeter 62 is connected to the sensor unit 150A. That is, the AC signal source 60 is connected to the pad 116B, and the ammeter 62 is connected to the pad 116A. Of course, this connection relationship may be reversed. On the other hand, the EC electrodes 114A and 114B (see FIG. 12) are arranged so as to be in contact with the salt water W.

以上の接続により、交流信号源６０からの交流信号はパッド１１６Ｂ、ＥＣ電極部１０８Ｂ、ＥＣ電極１１４Ｂを介して塩水Ｗに印加される。一方、塩水Ｗを通過した交流信号は、ＥＣ電極１１４Ａ、ＥＣ電極部１０８Ａ、パッド１１６Ａを介して電流計６２に印加される。電流計６２によって測定した電流の値を用いて演算し、電気伝導度を算出する。
なお、交流信号源６０の交流信号は、一例として所定周波数の正弦波とされている。しかしながら、交流信号源６０の交流信号の波形は特に限定されず、他の波形、例えば方形波等であってもよい。 With the above connection, the AC signal from the AC signal source 60 is applied to the salt water W via the pad 116B, the EC electrode portion 108B, and the EC electrode 114B. On the other hand, the AC signal that has passed through the salt water W is applied to the ammeter 62 via the EC electrode 114A, the EC electrode portion 108A, and the pad 116A. The electric conductivity is calculated by calculating using the value of the current measured by the ammeter 62.
The AC signal of the AC signal source 60 is, for example, a sine wave having a predetermined frequency. However, the waveform of the AC signal of the AC signal source 60 is not particularly limited, and other waveforms such as a square wave may be used.

図１５（ｂ）は、図１５（ａ）に示す測定系で測定した塩水Ｗのインピーダンスの周波数特性のグラフであり、横軸を周波数（Ｈｚ）、縦軸を各周波数におけるインピーダンス（Ω）としている。また、図１５（ｂ）では、塩水Ｗの塩分濃度をパラメータとしている。すなわち、塩分濃度を対応する電気伝導度で表した場合の電気伝導度を、０．１９ｍＳ／ｍ（ｍｉｌｌｉｓｉｅｍｅｎｓｐｅｒｍｅｔｅｒ：ミリジーメンス毎メートル）、１ｍＳ／ｍ、１０ｍＳ／ｍ、１００ｍＳ／ｍ、５００ｍＳ／ｍと変化させている。なお、塩水Ｗは、塩分濃度が高いほど電気伝導度が大きくなり、インピーダンスは低くなる。 FIG. 15B is a graph of the frequency characteristics of the impedance of the salt water W measured by the measurement system shown in FIG. 15A, with the horizontal axis representing the frequency (Hz) and the vertical axis representing the impedance (Ω) at each frequency. There is. Further, in FIG. 15B, the salt concentration of the salt water W is used as a parameter. That is, when the salinity is expressed by the corresponding electrical conductivity, the electrical conductivity is 0.19 mS / m (millisiemens per meter), 1 mS / m, 10 mS / m, 100 mS / m, 500 mS /. It is changed to m. The higher the salt concentration of the salt water W, the higher the electrical conductivity and the lower the impedance.

ＥＣセンサで測定した測定対象のインピーダンス特性は、一般に低周波数領域で略一定のインピーダンスの値を示し、ある周波数を境にして低下する。図１５（ｂ）に示す半導体装置１００による測定例でも、特に電気伝導度が０．１９ｍＳ／ｍの塩水Ｗの周波数特性において１ｋＨｚ（図１５（ｂ）では、周波数ｆ_ｃ２で示している）付近からインピーダンスが低下し始めている。これは、塩水Ｗ（一般的には水）の電気的等価回路が抵抗成分と容量成分の並列回路となっているからである。 The impedance characteristic of the measurement target measured by the EC sensor generally shows a substantially constant impedance value in a low frequency region, and decreases at a certain frequency. Figure 15 also measurement example by the semiconductor device 100 shown in (b), (in FIG. 15 (b), the show at the frequency _{f c2)} 1 kHz, particularly in the frequency characteristic of the saline W of electric conductivity of 0.19mS / m near Impedance is starting to drop. This is because the electrical equivalent circuit of the salt water W (generally water) is a parallel circuit of the resistance component and the capacitance component.

ところで、図１５（ａ）に示す測定系で本来測定したいのは、交流信号源６０→センサ部１５０Ｂ→塩水Ｗ→センサ部１５０Ａ→電流計６２の経路を流れる測定電流Ｉｒｅａｌである。しかるに、半導体装置１００を用いた測定では、半導体装置１００のデバイス構造に起因して、交流信号源６０→センサ部１５０Ｂ→基板１０２→センサ部１５０Ａ→電流計６２の経路を流れる寄生電流Ｉｐａｒａが発生する。従って、電流計６２で測定される電流は、測定電流に寄生電流を加えたＩｒｅａｌ＋Ｉｐａｒａとなる。この寄生電流Ｉｐａｒａは塩水Ｗの電気伝導度とは無関係な電流であり、この寄生電流Ｉｐａｒａが本来測定したい塩水Ｗの等価的な容量成分を低下させ、塩水Ｗの電気伝導度に誤差を生ずる原因となる。 By the way, what is originally desired to be measured by the measurement system shown in FIG. 15A is the measurement current Real flowing through the path of the AC signal source 60 → the sensor unit 150B → the salt water W → the sensor unit 150A → the ammeter 62. However, in the measurement using the semiconductor device 100, the parasitic current Ipara flowing through the path of the AC signal source 60 → the sensor unit 150B → the substrate 102 → the sensor unit 150A → the ammeter 62 is generated due to the device structure of the semiconductor device 100. To do. Therefore, the current measured by the ammeter 62 is Real + Ipara, which is the measured current plus the parasitic current. This parasitic current Ipara is a current irrelevant to the electric conductivity of the salt water W, and this parasitic current Ipara lowers the equivalent capacitance component of the salt water W that is originally desired to be measured, causing an error in the electric conductivity of the salt water W. It becomes.

特に、測定対象の水分の抵抗値が高い場合（純水などの場合）、あるいは水分の含有率が低い土壌等では寄生電流Ｉｐａｒａの値が測定電流Ｉｒｅａｌの値と比較して相対的に無視できなくなるので、より寄生電流Ｉｐａｒａの影響を受けやすくなる。その結果、高精度な電気伝導度の測定が困難になるという問題が発生する。 In particular, when the resistance value of the water to be measured is high (in the case of pure water, etc.), or in soil with a low water content, the value of the parasitic current Ipara is relatively negligible compared to the value of the measurement current Real. Since it disappears, it becomes more susceptible to the parasitic current Ipara. As a result, there arises a problem that it becomes difficult to measure the electric conductivity with high accuracy.

本発明は上記問題に鑑みてなされたものであり、センサの測定精度を向上させることが可能な半導体装置、および半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of improving the measurement accuracy of a sensor, and a method for manufacturing the semiconductor device.

本発明に係る半導体装置は、分散系である測定対象の電気伝導度の測定に用いる半導体装置であって、半導体基板と、前記半導体基板の主面近傍に形成された第１のシールド部と、前記第１のシールド部を覆って前記主面上に形成された第１の絶縁層と、前記第１の絶縁層上に形成され、かつ入力された測定用信号を前記測定対象への入力信号として出力する第１の電極と、平面視で前記第１のシールド部に対応する前記第１の絶縁層上の領域に内包される領域に形成され、かつ前記第１の電極から出力され前記測定対象を経由した前記入力信号を入力するとともに出力信号として出力する第２の電極と、を含み、前記測定用信号を用いた測定に際し、前記第１のシールド部には予め定められた固定電位が付与され、前記第１のシールド部は、前記測定用信号が前記第１の電極から前記半導体基板を介して伝搬する寄生電流を逃がすものである。 The semiconductor device according to the present invention is a semiconductor device used for measuring the electrical conductivity of a measurement target, which is a distributed system, and includes a semiconductor substrate, a first shield portion formed in the vicinity of the main surface of the semiconductor substrate, and a first shield portion. The first insulating layer formed on the main surface covering the first shield portion and the measurement signal formed and input on the first insulating layer are input signals to the measurement target. a first electrode for outputting a, is formed in a region which is included in an area on the first insulating layer corresponding to the first shield portion in plan view, and the measured output from the first electrode viewed contains a second electrode as the output signal as well as inputs the input signal passed through the target, and upon measurement using the measurement signal, said the first shield portion predetermined fixed A potential is applied, and the first shield portion allows the parasitic current that the measurement signal propagates from the first electrode through the semiconductor substrate to escape .

また、本発明に係る他の態様の半導体装置は、分散系である測定対象の電気伝導度の測定に用いる半導体装置であって、半導体基板と、前記半導体基板の主面近傍に形成されたシールド部と、前記シールド部を覆って前記主面上に形成された絶縁層と、前記絶縁層上に形成され、かつ入力された測定用信号を前記測定対象への入力信号として出力する第１の電極と、前記絶縁層上であって前記シールド部と対向する位置に形成され、かつ前記第１の電極から出力され前記測定対象を経由した前記入力信号を入力するとともに出力信号として出力する第２の電極と、を含み、前記測定用信号を用いた測定に際し、前記シールド部には予め定められた固定電位が付与され、前記シールド部は、前記測定用信号が前記第１の電極から前記半導体基板を介して伝搬する寄生電流を逃がすものである。 Further, the semiconductor device of another aspect according to the present invention is a semiconductor device used for measuring the electrical conductivity of a measurement target which is a distributed system, and is a semiconductor substrate and a shield formed in the vicinity of the main surface of the semiconductor substrate. A first unit that outputs a measurement signal formed on the insulating layer and input as an input signal to the measurement target , and an insulating layer formed on the main surface so as to cover the shield portion. A second input signal formed from the electrode and the insulating layer facing the shield portion and output from the first electrode and passed through the measurement target is input and output as an output signal. seen including a second electrode, and upon measurement using the measurement signal, wherein the shield portion is fixed potential predetermined are given to the shield portion, the measurement signal from the first electrode It allows the parasitic current propagating through the semiconductor substrate to escape .

一方、本発明に係る半導体装置の製造方法は、分散系である測定対象の電気伝導度の測定に用いる半導体装置の製造方法であって、半導体基板を準備する工程と、前記半導体基板の主面上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電層および第２の導電層を形成する工程と、前記第１の導電層および前記第２の導電層を覆って前記主面上に第２の絶縁層を形成する工程と、前記第２の絶縁層を貫通して前記第１の導電層に接続される第１のコンタクト、および前記第２の絶縁層を貫通して前記第２の導電層に接続される第２のコンタクトを形成する工程と、平面視で前記第２の導電層に包含されかつ入力された測定用信号を前記測定対象への入力信号として出力する第４の導電層と、平面視で前記第１の導電層に包含されかつ前記第４の導電層から出力され前記測定対象を経由した前記入力信号を入力するとともに出力信号として出力する第３の導電層と、前記第１のコンタクトに接続される第５の導電層と、前記第２のコンタクトに接続される第６の導電層と、を前記第２の絶縁層上に形成する工程と、を含み、前記測定用信号を用いた測定に際し、前記第５の導電層および前記第６の導電層のうち少なくとも前記第５の導電層には予め定められた固定電位が付与され、前記第１の導電層から前記第５の導電層を通して、前記測定用信号が前記第４の導電層から前記半導体基板を介して伝搬する寄生電流を逃がすものである。 On the other hand, the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device used for measuring the electrical conductivity of a measurement target, which is a distributed system, and includes a step of preparing a semiconductor substrate and a main surface of the semiconductor substrate. A step of forming a first insulating layer on the first, a step of forming a first conductive layer and a second conductive layer on the first insulating layer, and a step of forming the first conductive layer and the second conductive layer. A step of covering the layer to form a second insulating layer on the main surface, a first contact penetrating the second insulating layer and being connected to the first conductive layer, and the second. The step of forming the second contact that penetrates the insulating layer and is connected to the second conductive layer, and the measurement signal included and input in the second conductive layer in a plan view are sent to the measurement target. a fourth conductive layer you output as the input signal, thereby inputting the input signal via the output from being included in the first conductive layer in plan view and the fourth conductive layer the measurement target output a third conductive layer you output as a signal, and a fifth conductive layer connected to the first contact, and a sixth conductive layer being connected to said second contact, of the second insulating It includes a step of forming on the layer, and upon measurement using the measurement signal, at least the fifth conductive layer of the fifth conductive layer and the sixth conductive layer a predetermined fixed A potential is applied, and the parasitic current that the measurement signal propagates from the fourth conductive layer through the semiconductor substrate is released from the first conductive layer through the fifth conductive layer.

また、本発明に係る他の態様の半導体装置の製造方法は、分散系である測定対象の電気伝導度の測定に用いる半導体装置の製造方法であって、半導体基板を準備する工程と、前記半導体基板の主面から前記半導体基板の内部に向けて第１の拡散層および第２の拡散層を形成する工程と、前記第１の拡散層および前記第２の拡散層を覆って前記主面上に絶縁層を形成する工程と、前記絶縁層を貫通し前記第１の拡散層に接続される第１のコンタクト、および前記絶縁層を貫通し前記第２の拡散層に接続される第２のコンタクトを形成する工程と、平面視で前記第２の拡散層に包含されかつ入力された測定用信号を前記測定対象への入力信号として出力する第２の導電層と、平面視で前記第１の拡散層に包含されかつ前記第２の導電層から出力され前記測定対象を経由した前記入力信号を入力するとともに出力信号として出力する第１の導電層と、前記第１のコンタクトに接続される第３の導電層と、前記第２のコンタクトに接続される第４の導電層と、を前記絶縁層上に形成する工程と、を含み、前記測定用信号を用いた測定に際し、前記第３の導電層および前記第４の導電層のうち少なくとも前記第３の導電層には予め定められた固定電位が付与され、前記第１の拡散層から前記第３の導電層を通して、前記測定用信号が前記第２の導電層から前記半導体基板を介して伝搬する寄生電流を逃がすものである。 Further, the method for manufacturing a semiconductor device according to another aspect of the present invention is a method for manufacturing a semiconductor device used for measuring the electrical conductivity of a measurement target which is a distributed system, and includes a step of preparing a semiconductor substrate and the semiconductor. A step of forming a first diffusion layer and a second diffusion layer from the main surface of the substrate toward the inside of the semiconductor substrate, and covering the first diffusion layer and the second diffusion layer on the main surface. A step of forming an insulating layer, a first contact penetrating the insulating layer and being connected to the first diffusion layer, and a second contact penetrating the insulating layer and being connected to the second diffusion layer. forming a contact, and a second conductive layer you output the measurement signal and is input is included in the second diffusion layer in a plan view as an input signal to the measurement target, said in plan view the a first conductive layer you output as an output signal as well as inputs the input signal is outputted are included and from the second conductive layer through the measurement object in first diffusion layer, connected to the first contact a third conductive layer, and forming a fourth conductive layer connected to the second contact, the on the insulating layer, when measured with the measuring signal, the through the third fixed potential predetermined at least the third conductive layer among the conductive layer and the fourth conductive layer is applied, and the third conductive layer from said first diffusion layer, said measuring The signal for use escapes the parasitic current propagating from the second conductive layer through the semiconductor substrate.

本発明によれば、センサの測定精度を向上させることが可能な半導体装置、および半導体装置の製造方法が提供される、という効果を奏する。 According to the present invention, there is an effect that a semiconductor device capable of improving the measurement accuracy of the sensor and a method for manufacturing the semiconductor device are provided.

第１の実施の形態に係る半導体装置の構成の一例を示す断面図、および平面図である。It is sectional drawing and plan view which show an example of the structure of the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態に係る半導体装置を使用して電気伝導度を測定する場合の測定系を示す図である。It is a figure which shows the measurement system in the case of measuring the electric conductivity by using the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態に係る半導体装置を使用したインピーダンスの測定値の周波数依存性、比較例に係る半導体装置を使用したインピーダンスの測定値の周波数依存性を示すグラフである。It is a graph which shows the frequency dependence of the measured value of the impedance using the semiconductor device which concerns on 1st Embodiment, and the frequency dependence of the measured value of impedance which used the semiconductor device which concerns on a comparative example. 第１の実施の形態に係る半導体装置の製造方法の一例を示す断面図の一部である。It is a part of the cross-sectional view which shows an example of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態に係る半導体装置の製造方法の一例を示す断面図の一部である。It is a part of the cross-sectional view which shows an example of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態の変形例に係る半導体装置の構成の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor device which concerns on the modification of 1st Embodiment. 第２の実施の形態に係る半導体装置の構成の一例を示す断面図、および平面図である。It is sectional drawing and plan view which show an example of the structure of the semiconductor device which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体装置の製造方法の一例を示す断面図の一部である。It is a part of the cross-sectional view which shows an example of the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体装置の製造方法の一例を示す断面図の一部である。It is a part of the cross-sectional view which shows an example of the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施の形態の変形例に係る半導体装置の構成の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor device which concerns on the modification of the 2nd Embodiment. 第３の実施の形態に係る半導体装置の構成の一例を示す断面図、および平面図である。It is sectional drawing and plan view which show an example of the structure of the semiconductor device which concerns on 3rd Embodiment. 比較例に係る半導体装置の構成を示す断面図、および平面図である。It is sectional drawing and plan view which show the structure of the semiconductor device which concerns on a comparative example. 比較例に係る半導体装置の製造方法を示す断面図の一部である。It is a part of the cross-sectional view which shows the manufacturing method of the semiconductor device which concerns on a comparative example. 比較例に係る半導体装置の製造方法を示す断面図の一部である。It is a part of the cross-sectional view which shows the manufacturing method of the semiconductor device which concerns on a comparative example. 比較例に係る半導体装置を用いた電気伝導度の測定における問題点を説明する図である。It is a figure explaining the problem in the measurement of the electric conductivity using the semiconductor device which concerns on a comparative example.

以下では、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下の説明において「厚さ」とは、半導体装置の積層方向の厚さのことをいい、「大きさ」とは、基板の表面（積層方向と交差する面）に平行な面における面積をいう。また、「対向する」とは、半導体装置の平面視において、一方の領域と他方の領域とが重なる場合のみならず、一方の領域が他方の領域を包含する場合、一方の領域と他方の領域とが一部重なっている場合を含む。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, the "thickness" refers to the thickness of the semiconductor device in the stacking direction, and the "size" refers to the area in the plane parallel to the surface of the substrate (the surface intersecting the stacking direction). To say. Further, "opposing" means not only when one region and the other region overlap in a plan view of a semiconductor device, but also when one region includes the other region, one region and the other region. Including the case where and partially overlap.

［第１の実施の形態］
図１ないし図５を参照して、本実施の形態に係る半導体装置１０について説明する。図１（ｂ）は半導体装置１０の平面図であり、図１（ａ）は図１（ｂ）に示すＡ−Ａ線で切断した断面図である。 [First Embodiment]
The semiconductor device 10 according to the present embodiment will be described with reference to FIGS. 1 to 5. FIG. 1B is a plan view of the semiconductor device 10, and FIG. 1A is a cross-sectional view taken along the line AA shown in FIG. 1B.

図１（ａ）に示すように、半導体装置１０は、センサ部５０Ａとセンサ部５０Ｂとに大きく分かれている。以下、センサ部５０Ａに関連する部位には符号の末尾にＡを付し、センサ部５０Ｂに関連する部位には符号の末尾にＢを付して区別し、一方センサ部５０Ａと５０Ｂとで区別せず総称する場合には、符号の末尾にＡ、Ｂを付さずに表記する。 As shown in FIG. 1A, the semiconductor device 10 is roughly divided into a sensor unit 50A and a sensor unit 50B. Hereinafter, the parts related to the sensor unit 50A are distinguished by adding A to the end of the code, and the parts related to the sensor unit 50B are distinguished by adding B to the end of the code, while the sensor units 50A and 50B are distinguished. When generically referred to without, it is written without adding A and B to the end of the code.

図１（ａ）に示すように、半導体装置１０は、基板１２上に形成された熱酸化膜１４、熱酸化膜１４上に形成されたシールド電極１６Ａ、１６Ｂ、シールド電極１６Ａ、１６Ｂを覆う酸化膜２０、シールド電極用引出し配線２２Ａ、２２Ｂ、ＥＣ電極用配線２４Ａ、２４Ｂ、シールド電極用引出し配線２２Ａ、２２ＢとＥＣ電極用配線２４Ａ、２４Ｂとを覆う保護絶縁膜２６Ａ、２６Ｂ、２６Ｃ、ＥＣ電極用配線２４Ａ、２４Ｂの各々の上部に形成されたＥＣ電極２８Ａ、２８Ｂを含んで構成されている。また、シールド電極１６Ａはコンタクト１８Ａによってシールド電極用引出し配線２２Ａと接続され、シールド電極１６Ｂはコンタクト１８Ｂによってシールド電極用引出し配線２２Ｂと接続されている。 As shown in FIG. 1A, the semiconductor device 10 covers the thermal oxide film 14 formed on the substrate 12, the shield electrodes 16A and 16B formed on the thermal oxide film 14, and the shield electrodes 16A and 16B. Protective insulating films 26A, 26B, 26C, EC electrodes covering the film 20, shield electrode lead wires 22A, 22B, EC electrode wires 24A, 24B, shield electrode lead wires 22A, 22B and EC electrode wires 24A, 24B. The EC electrodes 28A and 28B formed on the upper portions of the wirings 24A and 24B are included. Further, the shield electrode 16A is connected to the shield electrode lead-out wiring 22A by the contact 18A, and the shield electrode 16B is connected to the shield electrode lead-out wiring 22B by the contact 18B.

一方、平面図で見た場合には、図１（ｂ）に示すように、半導体装置１０の表面に、ＥＣ電極２８ＡおよびＥＣ電極２８Ｂ、ＥＣ電極用配線２４Ａを介してＥＣ電極２８Ａに接続されたパッド３４Ａ、ＥＣ電極用配線２４Ｂを介してＥＣ電極２８Ｂに接続されたパッド３４Ｂが露出している。また、シールド電極用引出し配線２２Ａに接続されたパッド３２Ａ、シールド電極用引出し配線２２Ｂに接続されたパッド３２Ｂが半導体装置１０の表面から露出している。シールド電極１６Ａ、ＥＣ電極用配線２４Ａ、ＥＣ電極２８Ａ、パッド３４Ａ、シールド電極用引出し配線２２Ａ、パッド３２Ａを含んでセンサ部５０Ａが構成され、シールド電極１６Ｂ、ＥＣ電極用配線２４Ｂ、ＥＣ電極２８Ｂ、パッド３４Ｂ、シールド電極用引出し配線２２Ｂ、パッド３２Ｂを含んでセンサ部５０Ｂが構成されている。以上の露出された構成の周囲は、保護絶縁膜２６で覆われている。 On the other hand, when viewed in a plan view, as shown in FIG. 1B, the surface of the semiconductor device 10 is connected to the EC electrode 28A via the EC electrode 28A, the EC electrode 28B, and the EC electrode wiring 24A. The pad 34B connected to the EC electrode 28B via the pad 34A and the EC electrode wiring 24B is exposed. Further, the pad 32A connected to the shield electrode lead-out wiring 22A and the pad 32B connected to the shield electrode lead-out wiring 22B are exposed from the surface of the semiconductor device 10. The sensor unit 50A includes the shield electrode 16A, the EC electrode wiring 24A, the EC electrode 28A, the pad 34A, the shield electrode lead wire 22A, and the pad 32A, and the shield electrode 16B, the EC electrode wiring 24B, and the EC electrode 28B, The sensor unit 50B includes a pad 34B, a lead-out wiring 22B for a shield electrode, and a pad 32B. The periphery of the above exposed configuration is covered with a protective insulating film 26.

以上のような構成を有する本実施の形態に係る半導体装置１０では、ＥＣ電極用配線２４に対向してシールド電極１６が設けられており、さらにシールド電極１６がパッド３２によって外部との接続が可能となっている点が、主として比較例に係る半導体装置１００と異なっている点である。すなわち、図１（ａ）に示すように、半導体装置１０では、シールド（電磁気的な遮蔽）を要する被シールド領域ＥＡであるＥＣ電極２８を、シールド領域ＳＡであるシールド電極１６が遮蔽している。換言すると、基板１２とＥＣ電極２８との間にシールド電極１６が挟まれている点が、半導体装置１００と異なる点である。 In the semiconductor device 10 according to the present embodiment having the above configuration, the shield electrode 16 is provided so as to face the EC electrode wiring 24, and the shield electrode 16 can be connected to the outside by the pad 32. The point is that it is mainly different from the semiconductor device 100 according to the comparative example. That is, as shown in FIG. 1A, in the semiconductor device 10, the shield electrode 16 which is the shield region SA shields the EC electrode 28 which is the shielded region EA which requires shielding (electromagnetic shielding). .. In other words, the shield electrode 16 is sandwiched between the substrate 12 and the EC electrode 28, which is different from the semiconductor device 100.

次に、図２を参照して、半導体装置１０を用いた電気伝導度の測定系について説明する。図２（ａ）は半導体装置１０を用いた電気伝導度の測定系１を示す断面図、図２（ｂ）は測定系１を示す平面図である。 Next, a system for measuring electrical conductivity using the semiconductor device 10 will be described with reference to FIG. FIG. 2A is a cross-sectional view showing the measurement system 1 of electrical conductivity using the semiconductor device 10, and FIG. 2B is a plan view showing the measurement system 1.

図２（ｂ）に示すように、パッド３４Ｂに交流信号源６０を接続し、パッド３４Ａに電流計６２を接続する。この接続により、センサ部５０Ｂに交流信号源６０が接続され、センサ部５０Ａに電流計６２が接続される。むろん、この接続関係は逆であってもよい、すなわち、センサ部５０Ａに交流信号源６０を接続し、センサ部５０Ｂに電流計６２を接続してもよい。一方、パッド３２Ａおよび３２Ｂをグランドに接続する（接地する）。電気伝導度の測定対象（液体、土壌等）ＯＢは、ＥＣ電極２８Ａおよび２８Ｂに接触させて配置する。 As shown in FIG. 2B, the AC signal source 60 is connected to the pad 34B, and the ammeter 62 is connected to the pad 34A. Through this connection, the AC signal source 60 is connected to the sensor unit 50B, and the ammeter 62 is connected to the sensor unit 50A. Of course, this connection relationship may be reversed, that is, the AC signal source 60 may be connected to the sensor unit 50A, and the ammeter 62 may be connected to the sensor unit 50B. On the other hand, the pads 32A and 32B are connected to the ground (grounded). The electrical conductivity measurement target (liquid, soil, etc.) OB is placed in contact with the EC electrodes 28A and 28B.

本実施の形態に係る半導体装置１０では、上述した寄生電流Ｉｐａｒａの影響を低減するために、図２（ａ）に示すＥＣ電極用配線２４Ａとシールド電極１６Ａとが同電位になるように、すなわち、図２（ａ）に示す点Ｘと点Ｙとの間の電位差がゼロまたはゼロに近くなるようにしている。このことにより、寄生電流Ｉｐａｒａが低減され、測定とは無関係の電流が電流計６２に流れ込まないようにすることが可能となっている。ＥＣ電極用配線２４Ａとシールド電極１６Ａとを同電位とするため、本実施の形態では、シールド電極１６Ａに接続されたパッド３２Ａを接地している。むろん、パッド３２Ａには固定電位が与えられればよいので、接地に限られず任意の電位を付与してよい。なお、図２（ｂ）ではパッド３２Ａ、３２Ｂの双方を接地する形態を例示しているが、本実施の形態では、図２（ａ）に示すように少なくともパッド３２Ａを接地すればよい。従って、シールド電極１６Ｂの形成は省略してもよい。 In the semiconductor device 10 according to the present embodiment, in order to reduce the influence of the above-mentioned parasitic current Ipara, the EC electrode wiring 24A and the shield electrode 16A shown in FIG. 2A have the same potential, that is, , The potential difference between the points X and Y shown in FIG. 2A is set to zero or close to zero. As a result, the parasitic current Ipara is reduced, and it is possible to prevent a current unrelated to the measurement from flowing into the ammeter 62. In this embodiment, the pad 32A connected to the shield electrode 16A is grounded so that the EC electrode wiring 24A and the shield electrode 16A have the same potential. Of course, since a fixed potential may be applied to the pad 32A, an arbitrary potential may be applied without being limited to grounding. Note that FIG. 2B exemplifies a mode in which both the pads 32A and 32B are grounded, but in the present embodiment, at least the pad 32A may be grounded as shown in FIG. 2A. Therefore, the formation of the shield electrode 16B may be omitted.

まず、測定系１による測定原理について説明する。本実施の形態に係る半導体装置１０をＥＣセンサとして用いて分散系である測定対象の水分量を特定する方法は特に限定されない。一例として、電気信号の位相変化θを検出することにより水分量を特定する方法について説明する。測定系１において、半導体装置１０の出力は、水分量およびイオン濃度に比例し、イオン濃度が特定されれば、電気伝導度により土壌中の水分量を特定することができる。 First, the measurement principle by the measurement system 1 will be described. The method of specifying the water content of the measurement target, which is a dispersion system, by using the semiconductor device 10 according to the present embodiment as an EC sensor is not particularly limited. As an example, a method of specifying the water content by detecting the phase change θ of the electric signal will be described. In the measurement system 1, the output of the semiconductor device 10 is proportional to the water content and the ion concentration, and if the ion concentration is specified, the water content in the soil can be specified by the electrical conductivity.

測定系１における交流信号源６０、電流計６２は図示しない制御部の一部を構成しており、交流信号源６０、電流計６２は該制御部により制御される。測定が開始されると、制御部が交流信号源６０を制御し、ＥＣ電極２８Ｂに所定の周波数の交流信号（測定用信号）を入力信号として印加する。ＥＣ電極２８Ｂは、入力信号を測定対象ＯＢに向けて出力する。ＥＣ電極２８Ｂから出力された交流信号は測定対象ＯＢを経由した後、ＥＣ電極２８Ａに入力される。制御部は、ＥＣ電極２８Ａに入力された交流信号の位相と、ＥＣ電極２８Ｂから出力された交流信号の位相とを比較する。制御部は、以上の測定を交流信号源６０の周波数を掃引して行う。 The AC signal source 60 and the ammeter 62 in the measurement system 1 form a part of a control unit (not shown), and the AC signal source 60 and the ammeter 62 are controlled by the control unit. When the measurement is started, the control unit controls the AC signal source 60 and applies an AC signal (measurement signal) having a predetermined frequency to the EC electrode 28B as an input signal. The EC electrode 28B outputs an input signal toward the measurement target OB. The AC signal output from the EC electrode 28B is input to the EC electrode 28A after passing through the measurement target OB. The control unit compares the phase of the AC signal input to the EC electrode 28A with the phase of the AC signal output from the EC electrode 28B. The control unit performs the above measurement by sweeping the frequency of the AC signal source 60.

比較対象の具体例としては、両者の位相差（位相変化θ）を検出し比較することが挙げられる。位相変化θを検出した場合、検出した位相変化θによりイオン濃度を特定する。
なお、位相変化θと、イオン濃度とは予め対応付けられている。さらに、特定されたイオン濃度を基準にして、測定された電気伝導度により土壌の水分量を特定することができる。なお、本実施の形態の半導体装置１０では、時分割方式でＥＣ電極２８を用いて位相変化θを検出することができるため、位相変化θの検出用の電極（例えば、従来技術（国際公開第２０１１／１５８８１２号公報）の半導体装置における移動測定用の電極）を設けずとも、電気伝導度を測定することができる。 A specific example of the comparison target is to detect and compare the phase difference (phase change θ) between the two. When the phase change θ is detected, the ion concentration is specified by the detected phase change θ.
The phase change θ and the ion concentration are associated with each other in advance. Furthermore, the water content of the soil can be specified by the measured electrical conductivity based on the specified ion concentration. In the semiconductor device 10 of the present embodiment, since the phase change θ can be detected by using the EC electrode 28 in a time division method, an electrode for detecting the phase change θ (for example, the prior art (International Publication No. 1)). The electrical conductivity can be measured without providing the electrode for movement measurement in the semiconductor device of 2011/158812 (Ab. 2011/158812).

なお、その他の方法としては、２点間の電磁波の伝播速度から、その間の水分量を求めるＴＤＲ（ＴｉｍｅＤｏｍａｉｎＲｅｆｌｅｃｔｏｍｅｔｒｙ）法（例えば、特開平１０−６２３６８号公報参照）や、土壌の静電容量を測定する方法（例えば、特開２００１−２１５１７号公報参照）等が挙げられる。 Other methods include the TDR (Time Domain Reflectometry) method (see, for example, Japanese Patent Application Laid-Open No. 10-62368) in which the amount of water between two points is determined from the propagation velocity of electromagnetic waves between the two points, and the capacitance of soil. (For example, see Japanese Patent Application Laid-Open No. 2001-21517) and the like.

次に、交流信号源６０からの交流信号の流れについて説明する。図２（ａ）に示すように、上記接続により交流信号源６０からの交流信号は、交流信号源６０→ＥＣ電極用配線２４Ｂ→ＥＣ電極２８Ｂ→測定対象ＯＢ→ＥＣ電極２８Ａ→ＥＣ電極用配線２４Ａ→電流計６２の経路を伝播し、電流計６２により測定電流Ｉｒｅａｌとして観測される。一方、交流信号源６０からの交流信号は、ＥＣ電極用配線２４Ｂから基板１２を介して伝播し、寄生電流Ｉｐａｒａを発生する。しかしながら、半導体装置１０を用いた測定系１では接地されたシールド電極１６Ａを備えているので、寄生電流Ｉｐａｒａはグランド電位に流れ込み、電流計６２で測定電流Ｉｒｅａｌに重畳されて観測されることはない。 Next, the flow of the AC signal from the AC signal source 60 will be described. As shown in FIG. 2A, the AC signal from the AC signal source 60 due to the above connection is the AC signal source 60 → EC electrode wiring 24B → EC electrode 28B → Measurement target OB → EC electrode 28A → EC electrode wiring. It propagates through the path of 24A → current meter 62, and is observed as a measured current Real by the current meter 62. On the other hand, the AC signal from the AC signal source 60 propagates from the EC electrode wiring 24B via the substrate 12 to generate a parasitic current Ipara. However, since the measurement system 1 using the semiconductor device 10 is provided with the grounded shield electrode 16A, the parasitic current Ipara flows into the ground potential and is not superposed on the measurement current Real by the ammeter 62 and observed. ..

より詳細には、電流計６２自体は電位差を発生しないので、図２（ａ）に示す点Ｘの電位と、点Ｙの電位はいずれもグランド電位で等しい。つまり、ＥＣ電極用配線２４とシールド電極１６との間に電位差は発生せず、従って、ＥＣ電極用配線２４とシールド電極１６との間に電流は流れない。その結果、寄生電流Ｉｐａｒａのみを接地に逃がして取り除き、電流計６２には本来測定すべき測定電流Ｉｒｅａｌのみを流すことが可能となる。その結果、半導体装置１０を用いた測定系１では、正しい電流を測定することができ、センサの測定精度を向上させることが可能となっている。 More specifically, since the ammeter 62 itself does not generate a potential difference, the potential at point X and the potential at point Y shown in FIG. 2A are both equal in ground potential. That is, no potential difference is generated between the EC electrode wiring 24 and the shield electrode 16, and therefore no current flows between the EC electrode wiring 24 and the shield electrode 16. As a result, only the parasitic current Ipara is released to the ground and removed, and only the measurement current Ireal that should be originally measured can flow through the ammeter 62. As a result, in the measurement system 1 using the semiconductor device 10, the correct current can be measured, and the measurement accuracy of the sensor can be improved.

図３（ａ）は、図１５（ｂ）と同じ条件で測定した測定系１による測定結果を示している。図３（ｂ）は、比較のために図１５（ｂ）を再掲したものである。 FIG. 3A shows the measurement result by the measurement system 1 measured under the same conditions as in FIG. 15B. FIG. 3 (b) is a reprint of FIG. 15 (b) for comparison.

図３（ａ）に示すように、測定系１では、特に電気伝導度０．１９ｍＳ／ｍの塩水Ｗの周波数特性において、インピーダンスが下がり始める周波数ｆ_ｃ１が約１０ｋＨｚとなっている。比較例に係る半導体装置１００ではインピーダンスが下がり始める周波数ｆ_ｃ２は約１ｋＨｚであったから、半導体装置１０による測定系１ではインピーダンスが下がり始める周波数が１桁高くなっていることがわかる。すなわち、測定感度が１桁向上し、センサの測定精度が向上していることがわかる。 As shown in FIG. 3 (a), the measurement system 1, in particular in the frequency characteristic of the saline W of electric conductivity 0.19mS / m, the frequency _{f c1} which the impedance begins to fall is approximately 10 kHz. Since the semiconductor device 100 impedance according to the comparative example a frequency f _c2 which begins to fall was about 1 kHz, it can be seen that the measurement system 1, the impedance begins to fall frequency by the semiconductor device 10 becomes an order of magnitude higher. That is, it can be seen that the measurement sensitivity is improved by an order of magnitude and the measurement accuracy of the sensor is improved.

次に、図４および図５を参照して、半導体装置１０の製造方法について説明する。 Next, a method of manufacturing the semiconductor device 10 will be described with reference to FIGS. 4 and 5.

図４（ａ）に示すように、まず、シリコン（Ｓｉ）による基板１２を熱酸化し、基板１２上にシリコン酸化膜による熱酸化膜１４を形成する。熱酸化膜１４の膜厚は、４００ｎｍ程度とする。 As shown in FIG. 4A, first, the substrate 12 made of silicon (Si) is thermally oxidized to form a thermal oxide film 14 made of a silicon oxide film on the substrate 12. The film thickness of the thermal oxide film 14 is about 400 nm.

次に、図４（ａ）に示すように、熱酸化膜１４上に導電性膜４２を形成する。本実施の形態では、導電性膜４２として、ＣＶＤによって成膜させた多孔質シリコン（ポリシリコン：ＰｏｌｙＳｉ）を用いている。導電性膜４２の膜厚は、一例として１５０ｎｍ程度とする。導電性膜４２はノンドープの状態で成膜した後、リン（Ｐ）をイオン注入して、またはリンを拡散させて導電性を付与する。ただし、これに限られず、リンが添加されたドープドポリシリコン（ＤｏｐｅｄＰｏｌｙＳｉ）を成膜して導電性膜４２を形成してもよい。なお、導電性膜４２の材料としてはポリシリコンに限られず、他の材料、例えばＡｌやタングステン（Ｗ）等による金属膜（合金化（サリサイド化）されたポリシリコンを含む）等を用いてもよい。 Next, as shown in FIG. 4A, the conductive film 42 is formed on the thermal oxide film 14. In this embodiment, porous silicon (polysilicon: Poly Si) formed by CVD is used as the conductive film 42. The film thickness of the conductive film 42 is, for example, about 150 nm. After the conductive film 42 is formed in a non-doped state, phosphorus (P) is ion-implanted or phosphorus is diffused to impart conductivity. However, the present invention is not limited to this, and a conductive film 42 may be formed by forming a layered doped polysilicon Si to which phosphorus is added. The material of the conductive film 42 is not limited to polysilicon, and other materials such as a metal film made of Al, tungsten (W), etc. (including alloyed (saliside) polysilicon) may be used. Good.

次に、導電性膜４２上にレジストを塗布し、後に形成するＥＣ電極用配線２４Ａ、２４Ｂよりも大きい領域にレジストが残るようなマスクを用いて該レジストをパターニングする。パターニングされたレジストをマスクとして、ドライエッチングにより導電性膜４２の一部を除去し、図４（ｂ）に示すように、シールド電極１６Ａ、１６Ｂを形成する。 Next, a resist is applied onto the conductive film 42, and the resist is patterned using a mask such that the resist remains in a region larger than the EC electrode wirings 24A and 24B to be formed later. Using the patterned resist as a mask, a part of the conductive film 42 is removed by dry etching to form shield electrodes 16A and 16B as shown in FIG. 4B.

次に、図４（ｃ）に示すように、ＣＶＤ等により膜厚１４００ｎｍ程度のシリコン酸化膜を成膜させ、酸化膜４６を形成する。 Next, as shown in FIG. 4C, a silicon oxide film having a film thickness of about 1400 nm is formed by CVD or the like to form the oxide film 46.

次に、酸化膜４６上にレジストを塗布し、シールド電極１６Ａ、１６Ｂのうち、一方、もしくは両方の上にビアホールを形成するマスクを用いて該レジストをパターニングする。パターニングされたレジストをマスクとし、ドライエッチングより酸化膜４６の一部を除去して、ビアホールを形成する。該ビアホールをタングステン等で埋めて、図４（ｄ）に示すようにコンタクト１８Ａ、１８Ｂ（タングステンプラグ）を形成する。 Next, a resist is applied onto the oxide film 46, and the resist is patterned using a mask that forms via holes on one or both of the shield electrodes 16A and 16B. Using the patterned resist as a mask, a part of the oxide film 46 is removed by dry etching to form via holes. The via holes are filled with tungsten or the like to form contacts 18A and 18B (tungsten plugs) as shown in FIG. 4D.

次に、図５（ａ）に示すように、ＥＣ電極用配線２４、シールド電極用引出し配線２２の下地電極となる配線層として金属膜４４を成膜する。金属膜４４は、一例としてＡｌＣｕ、ＡｌＳｉＣｕ等のアルミ系金属を膜厚８００ｎｍ程度としてスパッタにより形成する。金属膜４４の下層には密着層として例えばＴｉ膜を成膜し、金属膜４４の上層は反射防止膜として例えばＴｉＮ膜を成膜する。つまり、金属膜４４は、下層からＴｉ／ＡｌＣｕ／ＴｉＮの積層膜、または下層からＴｉ／ＡｌＳｉＣｕ／ＴｉＮの積層膜となる。 Next, as shown in FIG. 5A, a metal film 44 is formed as a wiring layer serving as a base electrode for the EC electrode wiring 24 and the shield electrode lead-out wiring 22. As an example, the metal film 44 is formed by sputtering an aluminum-based metal such as AlCu or AlSiCu with a film thickness of about 800 nm. A Ti film, for example, is formed as an adhesion layer on the lower layer of the metal film 44, and a TiN film, for example, is formed on the upper layer of the metal film 44 as an antireflection film. That is, the metal film 44 becomes a laminated film of Ti / AlCu / TiN from the lower layer or a laminated film of Ti / AlSiCu / TiN from the lower layer.

次に、金属膜４４上にレジストを塗布し、ＥＣ電極用配線２４、コンタクト１８に接続されたシールド電極用引出し配線２２、ＥＣ電極用配線２４に接続されたパッド３４およびこれらを接続する配線、シールド電極用引出し配線２２に接続されたパッド３２およびこれらを接続する配線が残るようなマスクを用いてホトリソグラフィ処理を行ない、該レジストをパターニングする。その後、パターニングされたレジストをマスクとし、金属膜４４をドライエッチングによりパターニングして、図５（ｂ）に示すように、シールド電極用引出し配線２２、ＥＣ電極用配線２４、パッド３２、３４を形成する。 Next, a resist is applied on the metal film 44, and the EC electrode wiring 24, the shield electrode lead-out wiring 22 connected to the contact 18, the pad 34 connected to the EC electrode wiring 24, and the wiring connecting these. Photolithography processing is performed using a pad 32 connected to the lead-out wiring 22 for the shield electrode and a mask so that the wiring connecting them remains, and the resist is patterned. Then, using the patterned resist as a mask, the metal film 44 is patterned by dry etching to form the shield electrode lead-out wiring 22, the EC electrode wiring 24, and the pads 32, 34 as shown in FIG. 5 (b). To do.

以下、図１３（ｄ）に示すシリコン酸化膜による酸化膜１２６、およびシリコン窒化膜による窒化膜１１２の積層膜を表面保護膜としてＣＶＤにより成膜させる工程から、図１４（ｄ）に示すＴｉ／Ｐｔ膜によるＥＣ電極１１４の形成までと同様の工程を経ることにより、図５（ｃ）に示す半導体装置１０が製造される。なお、図５（ｃ）に示す酸化膜４８、窒化膜４９の各々が、図１３（ｄ）に示す酸化膜１２６、窒化膜１１２に対応し、酸化膜４６と酸化膜４８とによって図１（ａ）に示す酸化膜２０が構成される。また、酸化膜４８と窒化膜４９とによって、図１（ａ）に示す保護絶縁膜２６が構成される。 Hereinafter, from the step of forming a laminated film of the oxide film 126 made of the silicon oxide film and the nitride film 112 made of the silicon nitride film as the surface protective film by CVD shown in FIG. 13 (d), the Ti / shown in FIG. 14 (d) The semiconductor device 10 shown in FIG. 5C is manufactured by going through the same steps as the formation of the EC electrode 114 by the Pt film. Each of the oxide film 48 and the nitride film 49 shown in FIG. 5 (c) corresponds to the oxide film 126 and the nitride film 112 shown in FIG. 13 (d), and the oxide film 46 and the oxide film 48 together with FIG. 1 ( The oxide film 20 shown in a) is formed. Further, the protective insulating film 26 shown in FIG. 1A is formed by the oxide film 48 and the nitride film 49.

なお、本実施の形態において、シールド領域ＳＡであるシールド電極１６と、被シールド領域ＥＡであるＥＣ電極用配線２４との配置関係は、図１（ａ）に示すように、シールド領域ＳＡが被シールド領域ＥＡを内包する形態がより好ましい。しかしながら、これに限られず、先述した寄生電流Ｉｐａｒａが有効にグランド電位に引き抜かれる限りにおいて、シールド領域ＳＡと被シールド領域ＥＡとが少なくとも対向していればよい。 In the present embodiment, as shown in FIG. 1A, the arrangement relationship between the shield electrode 16 which is the shield region SA and the EC electrode wiring 24 which is the shielded region EA is covered by the shield region SA. A form including the shield region EA is more preferable. However, the present invention is not limited to this, and as long as the above-mentioned parasitic current Ipara is effectively drawn to the ground potential, the shielded region SA and the shielded region EA may at least face each other.

＜第１の実施の形態の変形例＞
図６を参照して、本実施の形態に係る半導体装置１０ａについて説明する。図６は半導体装置１０ａの断面図を示している。 <Modified example of the first embodiment>
The semiconductor device 10a according to the present embodiment will be described with reference to FIG. FIG. 6 shows a cross-sectional view of the semiconductor device 10a.

半導体装置１０ａは、図１（ａ）に示す半導体装置１０に対して、ＥＣ電極２８が無い点が異なる。このように、Ｔｉ／Ｐｔ膜によるＥＣ電極２８を設けることなく、ＡｌＣｕ、ＡｌＳｉＣｕ等のアルミ系金属を含むＥＣ電極用配線２４をセンサ用電極とし、測定対象ＯＢに直接接触させる形態としてもよい。先述したように、本実施の形態に係るＥＣ電極用配線２４は、下層からＴｉ／ＡｌＣｕ／ＴｉＮの積層膜、または下層からＴｉ／ＡｌＳｉＣｕ／ＴｉＮの積層膜となっている。従って、半導体装置１０ａでは、ＥＣ電極用配線２４がチタンを含む金属となっている。本実施の形態によれば、製造工程がより簡略化されるという効果を奏する。 The semiconductor device 10a is different from the semiconductor device 10 shown in FIG. 1A in that the EC electrode 28 is not provided. As described above, the EC electrode wiring 24 containing an aluminum-based metal such as AlCu or AlSiCu may be used as the sensor electrode without providing the EC electrode 28 made of the Ti / Pt film, and may be in direct contact with the measurement target OB. As described above, the EC electrode wiring 24 according to the present embodiment is a Ti / AlCu / TiN laminated film from the lower layer or a Ti / AlSiCu / TiN laminated film from the lower layer. Therefore, in the semiconductor device 10a, the wiring 24 for the EC electrode is made of a metal containing titanium. According to this embodiment, there is an effect that the manufacturing process is further simplified.

［第２の実施の形態］
図７ないし図９を参照して、本実施の形態に係る半導体装置１０ｂについて説明する。
図７（ｂ）は半導体装置１０ｂの平面図であり、図７（ａ）は図７（ｂ）に示すＢ−Ｂ線で切断した断面図である。 [Second Embodiment]
The semiconductor device 10b according to the present embodiment will be described with reference to FIGS. 7 to 9.
7 (b) is a plan view of the semiconductor device 10b, and FIG. 7 (a) is a cross-sectional view taken along the line BB shown in FIG. 7 (b).

図７（ａ）に示すように、半導体装置１０ｂは、センサ部５０Ａとセンサ部５０Ｂとに大きく分かれている。また、半導体装置１０ｂは、センサ部５０Ａに対応して形成されたシールド拡散層３８Ａ、シールド拡散層４０Ａ、センサ部５０Ｂに対応して形成されたシールド拡散層３８Ｂ、シールド拡散層４０Ｂを含む基板１２を備えている。 As shown in FIG. 7A, the semiconductor device 10b is roughly divided into a sensor unit 50A and a sensor unit 50B. Further, the semiconductor device 10b is a substrate 12 including a shield diffusion layer 38A and a shield diffusion layer 40A formed corresponding to the sensor unit 50A, a shield diffusion layer 38B formed corresponding to the sensor unit 50B, and a shield diffusion layer 40B. It has.

そして、基板１２上に形成された熱酸化膜１４、熱酸化膜１４上に形成された酸化膜２０、酸化膜２０上に形成されたシールド電極用引出し配線２２Ａ、２２Ｂ、およびＥＣ電極用配線２４Ａ、２４Ｂ、シールド電極用引出し配線２２Ａ、２２Ｂと、ＥＣ電極用配線２４Ａ、２４Ｂとを覆う保護絶縁膜２６Ａ、２６Ｂ、２６Ｃ、ＥＣ電極用配線２４Ａ、２４Ｂの各々の上部に形成されたＥＣ電極２８Ａ、２８Ｂを含んで構成されている。また、シールド拡散層４０Ａはコンタクト３６Ａによってシールド電極用引出し配線２２Ａと接続され、シールド拡散層４０Ｂはコンタクト３６Ｂによってシールド電極用引出し配線２２Ｂと接続されている。 Then, the thermal oxide film 14 formed on the substrate 12, the oxide film 20 formed on the thermal oxide film 14, the shield electrode lead-out wires 22A and 22B formed on the oxide film 20, and the EC electrode wiring 24A. , 24B, Protective Insulating Films 26A, 26B, 26C Covering Shield Electrode Drawer Wiring 22A, 22B and EC Electrode Wiring 24A, 24B, EC Electrode 28A Formed Above Each of EC Electrode Wiring 24A, 24B , 28B is included. Further, the shield diffusion layer 40A is connected to the shield electrode lead-out wiring 22A by the contact 36A, and the shield diffusion layer 40B is connected to the shield electrode lead-out wiring 22B by the contact 36B.

一方、図７（ｂ）に示す平面図で見た場合には、半導体装置１０ｂの表面に、ＥＣ電極２８ＡおよびＥＣ電極２８Ｂ、ＥＣ電極用配線２４Ａを介してＥＣ電極２８Ａに接続されたパッド３４Ａ、ＥＣ電極用配線２４Ｂを介してＥＣ電極２８Ｂに接続されたパッド３４Ｂが露出している。また、シールド電極用引出し配線２２Ａに接続されたパッド３２Ａ、シールド電極用引出し配線２２Ｂに接続されたパッド３２Ｂが半導体装置１０ｂの表面から露出している。シールド拡散層４０Ａ、ＥＣ電極用配線２４Ａ、ＥＣ電極２８Ａ、パッド３４Ａ、シールド電極用引出し配線２２Ａ、パッド３２Ａを含んでセンサ部５０Ａが構成され、シールド拡散層４０Ｂ、ＥＣ電極用配線２４Ｂ、ＥＣ電極２８Ｂ、パッド３４Ｂ、シールド電極用引出し配線２２Ｂ、パッド３２Ｂを含んでセンサ部５０Ｂが構成されている。以上の露出された構成の周囲は、保護絶縁膜２６で覆われている。 On the other hand, when viewed in the plan view shown in FIG. 7B, the pad 34A connected to the surface of the semiconductor device 10b via the EC electrode 28A, the EC electrode 28B, and the EC electrode wiring 24A is connected to the EC electrode 28A. , The pad 34B connected to the EC electrode 28B via the EC electrode wiring 24B is exposed. Further, the pad 32A connected to the shield electrode lead-out wiring 22A and the pad 32B connected to the shield electrode lead-out wiring 22B are exposed from the surface of the semiconductor device 10b. The sensor unit 50A includes the shield diffusion layer 40A, the EC electrode wiring 24A, the EC electrode 28A, the pad 34A, the shield electrode lead-out wiring 22A, and the pad 32A, and the shield diffusion layer 40B, the EC electrode wiring 24B, and the EC electrode. The sensor unit 50B includes 28B, a pad 34B, a lead-out wiring 22B for a shield electrode, and a pad 32B. The periphery of the above exposed configuration is covered with a protective insulating film 26.

以上のような構成を有する本実施の形態に係る半導体装置１０ｂでは、ＥＣ電極用配線２４に対向してシールド拡散層４０が設けられており、さらにシールド拡散層４０が、パッド３２によって外部との接続が可能となっている点が、主として比較例に係る半導体装置１００と異なっている。すなわち、図７（ａ）に示すように、半導体装置１０ｂでは、シールドを要する被シールド領域ＥＡであるＥＣ電極２８を、シールド領域ＳＡであるシールド拡散層４０が遮蔽している。つまり、図１（ａ）に示す半導体装置１０ではシールド電極１６が担っていたシールド機能を、半導体装置１０ｂでは、シールド拡散層４０が担っている。 In the semiconductor device 10b according to the present embodiment having the above configuration, the shield diffusion layer 40 is provided so as to face the EC electrode wiring 24, and the shield diffusion layer 40 is further connected to the outside by the pad 32. The point that connection is possible is mainly different from the semiconductor device 100 according to the comparative example. That is, as shown in FIG. 7A, in the semiconductor device 10b, the shield diffusion layer 40, which is the shield region SA, shields the EC electrode 28, which is the shielded region EA that requires shielding. That is, in the semiconductor device 10 shown in FIG. 1A, the shield function 16 is carried by the shield electrode 16, and in the semiconductor device 10b, the shield diffusion layer 40 is carried.

半導体装置１０では、シールド層として用いていた導電性膜（シールド電極１６）上にＣＶＤによって酸化膜４６（シリコン酸化膜、図４（ｂ）参照）を成膜した際、酸化膜４６の表面に段差が発生する可能性も考えられる。段差が発生した場合、後工程である金属膜４４をエッチングによりパターニングしてＥＣ電極用配線２４、シールド電極用引出し配線２２を形成する際（図５（ｂ）参照）、この段差部分の金属膜４４をエッチングで取り除くことができず、段差の程度によっては配線間のショート（短絡）を招くことも想定される。 In the semiconductor device 10, when an oxide film 46 (silicon oxide film, see FIG. 4B) is formed on the conductive film (shield electrode 16) used as a shield layer by CVD, it is formed on the surface of the oxide film 46. There is a possibility that a step will occur. When a step is generated, when the metal film 44, which is a subsequent step, is patterned by etching to form the EC electrode wiring 24 and the shield electrode lead-out wiring 22 (see FIG. 5B), the metal film of the step portion is formed. 44 cannot be removed by etching, and it is assumed that a short circuit (short circuit) between wirings may occur depending on the degree of the step.

上記のような現象を回避する方法として、導電性膜上に酸化膜４６（シリコン酸化膜）をＣＶＤにより成膜した後、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）等による平坦化を行い、その後金属膜４４を成膜する方法が考えられる。
しかしながら、本方法によってもショートを確実に防止できるとまではいえず、また製造工程数が増えてしまうという欠点がある。そこで、本実施の形態では、半導体装置１０におけるシールド電極１６の代替として、シールド拡散層４０を用いている。シールド拡散層４０は基板１２に不純物を拡散させて形成した層なので、後工程において段差を生ずることはない。 As a method of avoiding the above phenomenon, an oxide film 46 (silicon oxide film) is formed on the conductive film by CVD, flattened by CMP (Chemical Mechanical Polishing) or the like, and then the metal film 44 is formed. A method of forming a film can be considered.
However, even with this method, it cannot be said that a short circuit can be reliably prevented, and there is a drawback that the number of manufacturing steps increases. Therefore, in the present embodiment, the shield diffusion layer 40 is used as a substitute for the shield electrode 16 in the semiconductor device 10. Since the shield diffusion layer 40 is a layer formed by diffusing impurities on the substrate 12, no step is generated in the subsequent process.

次に、図８および図９を参照して、半導体装置１０ｂの製造方法について説明する。 Next, a method of manufacturing the semiconductor device 10b will be described with reference to FIGS. 8 and 9.

図８（ａ）に示すように、まず、シリコン（Ｓｉ）による基板１２を熱酸化し、基板１２上にシリコン酸化膜による熱酸化膜１４を形成する。熱酸化膜１４の膜厚は、４００ｎｍ程度とする。 As shown in FIG. 8A, first, the substrate 12 made of silicon (Si) is thermally oxidized to form a thermal oxide film 14 made of a silicon oxide film on the substrate 12. The film thickness of the thermal oxide film 14 is about 400 nm.

次に、熱酸化膜１４上にレジストを塗布し、ＥＣ電極用配線２４よりも大きい領域にレジストが開口するようなマスクを用いて該レジストをパターニングする。 Next, a resist is applied onto the thermal oxide film 14, and the resist is patterned using a mask that opens the resist in a region larger than the EC electrode wiring 24.

次に、シールド拡散層３８、４０の形成を行うが、シールド拡散層３８、４０の形成では、基板１２の導電型（Ｐ型、Ｎ型）によって不純物が異なるので、以下基板１２がＮ型の場合と、Ｐ型の場合とに分けて説明する。 Next, the shield diffusion layers 38 and 40 are formed. In the formation of the shield diffusion layers 38 and 40, impurities differ depending on the conductive type (P type, N type) of the substrate 12, so that the substrate 12 is N-type. The case and the P-type case will be described separately.

（基板１２がＮ型の場合）
前工程でパターニングしたレジストをマスクとして基板１２にＰ型の不純物をイオン注入によって打ち込み、図８（ｂ）に示すように、基板１２にＰ型領域であるシールド拡散層３８を形成する。Ｐ型の不純物としては、例えばボロン（Ｂ）を用いることができる。 (When the substrate 12 is N type)
Using the resist patterned in the previous step as a mask, P-type impurities are implanted into the substrate 12 by ion implantation to form a shield diffusion layer 38, which is a P-type region, on the substrate 12 as shown in FIG. 8 (b). As the P-type impurity, for example, boron (B) can be used.

次に、基板全体にレジストを塗布し、シールド拡散層３８よりも予め定められた長さだけ小さい領域が開口されるようなマスクを用いて該レジストをパターニングする。この際の予め定められた長さは、一例として５μｍ程度とすればよい。 Next, a resist is applied to the entire substrate, and the resist is patterned using a mask that opens a region smaller than the shield diffusion layer 38 by a predetermined length. At this time, the predetermined length may be about 5 μm as an example.

パターニングされたレジストをマスクとしてシールド拡散層３８にＮ型の不純物をイオン注入によって打ち込み、図８（ｃ）に示すように、Ｐ型のシールド拡散層３８内にＮ型領域であるシールド拡散層４０を形成する。Ｎ型の不純物としては、例えばＰを用いることができる。 Using the patterned resist as a mask, N-type impurities are implanted into the shield diffusion layer 38 by ion implantation, and as shown in FIG. 8C, the shield diffusion layer 40, which is an N-type region, is contained in the P-type shield diffusion layer 38. To form. As the N-type impurity, for example, P can be used.

（基板１２がＰ型の場合）
前工程でパターニングしたレジストをマスクとして基板１２にＮ型の不純物をイオン注入によって打ち込み、図８（ｂ）に示すように、基板１２にＮ型領域であるシールド拡散層３８を形成する。Ｎ型の不純物としては、例えばＰを用いることができる。 (When the substrate 12 is P type)
Using the resist patterned in the previous step as a mask, N-type impurities are implanted into the substrate 12 by ion implantation to form a shield diffusion layer 38, which is an N-type region, on the substrate 12 as shown in FIG. 8 (b). As the N-type impurity, for example, P can be used.

パターニングされたレジストをマスクとしてシールド拡散層３８にＰ型の不純物をイオン注入によって打ち込み、図８（ｃ）に示すように、Ｎ型のシールド拡散層３８内にＰ型領域であるシールド拡散層４０を形成する。Ｐ型の不純物としては、例えばＢを用いることができる。 Using the patterned resist as a mask, P-type impurities are implanted into the shield diffusion layer 38 by ion implantation, and as shown in FIG. 8C, the shield diffusion layer 40, which is a P-type region, is contained in the N-type shield diffusion layer 38. To form. As the P-type impurity, for example, B can be used.

次に、図８（ｄ）に示すように、ＣＶＤ等により膜厚１４００ｎｍ程度のシリコン酸化膜を成膜させ、酸化膜４６を形成する。 Next, as shown in FIG. 8D, a silicon oxide film having a film thickness of about 1400 nm is formed by CVD or the like to form the oxide film 46.

次に、酸化膜４６上にレジストを塗布し、シールド拡散層４０Ａ、４０Ｂのうち、一方、もしくは両方の上にビアホールを形成するマスクを用いて該レジストをパターニングする。パターニングされたレジストをマスクとし、ドライエッチングより酸化膜４６および熱酸化膜１４の一部を除去して、ビアホールを形成する。該ビアホールをタングステン等で埋めて、図９（ａ）に示すようにコンタクト３６Ａ、３６Ｂ（タングステンプラグ）を形成する。 Next, a resist is applied onto the oxide film 46, and the resist is patterned using a mask that forms via holes on one or both of the shield diffusion layers 40A and 40B. Using the patterned resist as a mask, a part of the oxide film 46 and the thermal oxide film 14 is removed by dry etching to form via holes. The via hole is filled with tungsten or the like to form contacts 36A and 36B (tungsten plug) as shown in FIG. 9A.

次に、図９（ｂ）に示すように、ＥＣ電極用配線２４、シールド電極用引出し配線２２の下地電極となる配線層として金属膜４４を成膜する。金属膜４４は、一例としてＡｌＣｕ、ＡｌＳｉＣｕ等のアルミ系金属を膜厚８００ｎｍ程度としてスパッタにより形成する。金属膜４４の下層には密着層として例えばＴｉ膜を成膜し、金属膜４４の上層には反射防止膜として例えばＴｉＮ膜を成膜する。つまり、金属膜４４は、下層からＴｉ／ＡｌＣｕ／ＴｉＮの積層膜、または下層からＴｉ／ＡｌＳｉＣｕ／ＴｉＮの積層膜となる。 Next, as shown in FIG. 9B, a metal film 44 is formed as a wiring layer serving as a base electrode for the EC electrode wiring 24 and the shield electrode lead-out wiring 22. As an example, the metal film 44 is formed by sputtering an aluminum-based metal such as AlCu or AlSiCu with a film thickness of about 800 nm. For example, a Ti film is formed as an adhesion layer on the lower layer of the metal film 44, and a TiN film is formed as an antireflection film on the upper layer of the metal film 44. That is, the metal film 44 becomes a laminated film of Ti / AlCu / TiN from the lower layer or a laminated film of Ti / AlSiCu / TiN from the lower layer.

次に、金属膜４４上にレジストを塗布し、ＥＣ電極用配線２４、コンタクト３６に接続されたシールド電極用引出し配線２２、ＥＣ電極用配線２４に接続されたパッド３４およびこれらを接続する配線、シールド電極用引出し配線２２に接続されたパッド３２およびこれらを接続する配線が残るようなマスクを用いてホトリソグラフィ処理を行ない、該レジストをパターニングする。その後、パターニングされたレジストをマスクとし、金属膜４４をドライエッチングによりパターニングして、図９（ｃ）に示すように、シールド電極用引出し配線２２、ＥＣ電極用配線２４、パッド３２、３４を形成する。 Next, a resist is applied on the metal film 44, and the EC electrode wiring 24, the shield electrode lead-out wiring 22 connected to the contact 36, the pad 34 connected to the EC electrode wiring 24, and the wiring connecting them. Photolithography processing is performed using a pad 32 connected to the lead-out wiring 22 for the shield electrode and a mask so that the wiring connecting them remains, and the resist is patterned. Then, using the patterned resist as a mask, the metal film 44 is patterned by dry etching to form the shield electrode lead-out wiring 22, the EC electrode wiring 24, and the pads 32, 34 as shown in FIG. 9 (c). To do.

以下、図１３（ｄ）に示すシリコン酸化膜による酸化膜１２６、およびシリコン窒化膜による窒化膜１１２の積層膜を表面保護膜としてＣＶＤにより成膜させる工程から、図１４（ｄ）に示すＴｉ／Ｐｔ膜によるＥＣ電極１１４の形成までと同様の工程を経ることにより、図９（ｄ）に示す半導体装置１０ｂが製造される。なお、図９（ｄ）に示す酸化膜４８、窒化膜４９の各々が、図１３（ｄ）に示す酸化膜１２６、窒化膜１１２に対応し、酸化膜４６と酸化膜４８とによって図７（ａ）に示す酸化膜２０が構成される。また、酸化膜４８と窒化膜４９とによって、図７（ａ）に示す保護絶縁膜２６が構成される。 Hereinafter, from the step of forming a laminated film of the oxide film 126 made of the silicon oxide film and the nitride film 112 made of the silicon nitride film as the surface protective film by CVD shown in FIG. 13 (d), the Ti / shown in FIG. 14 (d) The semiconductor device 10b shown in FIG. 9D is manufactured by going through the same steps as the formation of the EC electrode 114 by the Pt film. Each of the oxide film 48 and the nitride film 49 shown in FIG. 9 (d) corresponds to the oxide film 126 and the nitride film 112 shown in FIG. 13 (d), and the oxide film 46 and the oxide film 48 together with FIG. 7 (d) The oxide film 20 shown in a) is formed. Further, the protective insulating film 26 shown in FIG. 7A is formed by the oxide film 48 and the nitride film 49.

上述したように、半導体装置１０ｂでは、半導体装置１０におけるシールド層としてのシールド電極１６（導電性膜）が、Ｓｉの基板１２内に形成されたシールド拡散層４０に置き換えられている。本実施の形態においても、シールド領域ＳＡであるシールド拡散層４０と、被シールド領域ＥＡであるＥＣ電極用配線２４との配置関係は、図７（ａ）に示すように、シールド領域ＳＡが被シールド領域ＥＡを内包する形態がより好ましい。しかしながら、これに限られず、先述した寄生電流Ｉｐａｒａが有効にグランド電位に引き抜かれる限りにおいて、シールド領域ＳＡと被シールド領域ＥＡとが少なくとも対向していればよい。 As described above, in the semiconductor device 10b, the shield electrode 16 (conductive film) as the shield layer in the semiconductor device 10 is replaced with the shield diffusion layer 40 formed in the Si substrate 12. Also in this embodiment, as shown in FIG. 7A, the arrangement relationship between the shield diffusion layer 40 which is the shield region SA and the EC electrode wiring 24 which is the shielded region EA is covered by the shield region SA. A form including the shield region EA is more preferable. However, the present invention is not limited to this, and as long as the above-mentioned parasitic current Ipara is effectively drawn to the ground potential, the shielded region SA and the shielded region EA may at least face each other.

半導体装置１０ｂを用いて対象物の電気伝導度を測定する際の測定系は、図２に示す測定系１に準じて構成すればよい。すなわち、半導体装置１０ｂを用いた測定系では。シールド拡散層４０の少なくとも一方をグランド電位に接続する。このことにより、特に交流信号源６０からの交流信号（例えば、正弦波交流信号）の高周波領域において、シールド拡散層４０がシールド層として機能し、基板１２に流れる電流を遮断する効果が得られる。 The measurement system for measuring the electrical conductivity of the object using the semiconductor device 10b may be configured according to the measurement system 1 shown in FIG. That is, in the measurement system using the semiconductor device 10b. At least one of the shield diffusion layers 40 is connected to the ground potential. As a result, the shield diffusion layer 40 functions as a shield layer, and the effect of blocking the current flowing through the substrate 12 can be obtained, particularly in the high frequency region of the AC signal (for example, a sinusoidal AC signal) from the AC signal source 60.

半導体装置１０の製造工程においては、シールド電極１６（導電性膜）上に酸化膜４６を成膜する際に発生する段差を取り除くためのＣＭＰが必要となる可能性があった。しかしながら、半導体装置１０ｂの製造工程では酸化膜４６を成膜する際に段差は発生せず、従ってＣＭＰは不要であるので、半導体装置１０の製造工程と比較してより簡易な製造工程となる。 In the manufacturing process of the semiconductor device 10, there is a possibility that a CMP for removing a step generated when the oxide film 46 is formed on the shield electrode 16 (conductive film) is required. However, in the manufacturing process of the semiconductor device 10b, no step is generated when the oxide film 46 is formed, and therefore CMP is not required, so that the manufacturing process is simpler than the manufacturing process of the semiconductor device 10.

加えて、マルチモーダルセンサの場合、ＥＣセンサ以外のセンサにおいて、基板にＮ型あるいはＰ型の不純物層を形成する工程が既に設けられている場合が多く、それらの工程を流用することでシールド拡散層３８、４０を形成することができる。以上のように、本実施の形態に係る半導体装置１０ｂは、半導体装置１０と比較して、より簡易、かつ安価にシールド層を形成することが可能となる。 In addition, in the case of a multimodal sensor, in many cases, a step of forming an N-type or P-type impurity layer is already provided on the substrate in a sensor other than the EC sensor, and by diverting those steps, shield diffusion is performed. Layers 38 and 40 can be formed. As described above, the semiconductor device 10b according to the present embodiment can form the shield layer more easily and inexpensively than the semiconductor device 10.

＜第２の実施の形態の変形例＞
図１０を参照して、本実施の形態に係る半導体装置１０ｃについて説明する。図１０は半導体装置１０ｃの断面図を示している。 <Modified example of the second embodiment>
The semiconductor device 10c according to the present embodiment will be described with reference to FIG. FIG. 10 shows a cross-sectional view of the semiconductor device 10c.

半導体装置１０ｃは、図７（ａ）に示す半導体装置１０ｂに対して、ＥＣ電極２８が無い点が異なる。このように、Ｔｉ／Ｐｔ膜によるＥＣ電極２８を設けることなく、ＡｌＣｕ、ＡｌＳｉＣｕ等のアルミ系金属を含むＥＣ電極用配線２４をセンサ用電極とし、測定対象ＯＢに直接接触させる形態としてもよい。先述したように、本実施の形態に係るＥＣ電極用配線２４は、下層からＴｉ／ＡｌＣｕ／ＴｉＮの積層膜、または下層からＴｉ／ＡｌＳｉＣｕ／ＴｉＮの積層膜となっている。従って、半導体装置１０ｃでは、ＥＣ電極用配線２４がチタンを含む金属となっている。本実施の形態によれば、製造工程がより簡略化されるという効果を奏する。 The semiconductor device 10c is different from the semiconductor device 10b shown in FIG. 7A in that the EC electrode 28 is not provided. As described above, the EC electrode wiring 24 containing an aluminum-based metal such as AlCu or AlSiCu may be used as the sensor electrode without providing the EC electrode 28 made of the Ti / Pt film, and may be in direct contact with the measurement target OB. As described above, the EC electrode wiring 24 according to the present embodiment is a Ti / AlCu / TiN laminated film from the lower layer or a Ti / AlSiCu / TiN laminated film from the lower layer. Therefore, in the semiconductor device 10c, the wiring 24 for the EC electrode is made of a metal containing titanium. According to this embodiment, there is an effect that the manufacturing process is further simplified.

［第３の実施の形態］
図１１を参照して、本実施の形態に係る半導体装置１０ｄについて説明する。図１１（ｂ）は半導体装置１０ｄの平面図であり、図１１（ａ）は、図１１（ｂ）に示すＣ−Ｃ線で切断した断面図である。半導体装置１０ｄは半導体装置１０と比較して、ＥＣ電極２８の大きさが小さくなっている点が異なる。 [Third Embodiment]
The semiconductor device 10d according to the present embodiment will be described with reference to FIG. 11 (b) is a plan view of the semiconductor device 10d, and FIG. 11 (a) is a cross-sectional view taken along the line CC shown in FIG. 11 (b). The semiconductor device 10d is different from the semiconductor device 10 in that the size of the EC electrode 28 is smaller.

図１（ａ）に示すように、半導体装置１０では、ＥＣ電極２８の大きさがＥＣ電極用配線２４の大きさと略等しくなっており、シールド領域ＳＡであるシールド電極１６の大きさは、被シールド領域ＥＡとしてのＥＣ電極２８の大きさとの関係で設定すればよい。これに対し、半導体装置１０ｄでは、ＥＣ電極用配線２４の大きさで被シールド領域ＥＡが画定される。従って、半導体装置１０ｄでは、シールド電極１６の大きさがＥＣ電極用配線２４を内包するように設定されている。 As shown in FIG. 1A, in the semiconductor device 10, the size of the EC electrode 28 is substantially equal to the size of the EC electrode wiring 24, and the size of the shield electrode 16 which is the shield region SA is covered. It may be set in relation to the size of the EC electrode 28 as the shield region EA. On the other hand, in the semiconductor device 10d, the shielded region EA is defined by the size of the EC electrode wiring 24. Therefore, in the semiconductor device 10d, the size of the shield electrode 16 is set to include the EC electrode wiring 24.

本実施の形態に係る半導体装置１０ｄによれば、小型のＥＣ電極２８を用いた場合でも、適切なシールド効果を得ることができる。 According to the semiconductor device 10d according to the present embodiment, an appropriate shielding effect can be obtained even when a small EC electrode 28 is used.

なお、上記各実施の形態では、パッド３４のシールドについては特に言及しなかったが、ＥＣ電極用配線２４と同様に、ＥＣ電極用配線２４と接続されたパッド３４の直下にもシールド電極１６に相当するシールド部を設けてもよい。このことにより、寄生電流Ｉｐａｒａがより低減される。 In each of the above embodiments, the shield of the pad 34 is not particularly mentioned, but similarly to the EC electrode wiring 24, the shield electrode 16 is also directly under the pad 34 connected to the EC electrode wiring 24. A corresponding shield portion may be provided. As a result, the parasitic current Ipara is further reduced.

１測定系
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ半導体装置
１２基板
１４熱酸化膜
１６、１６Ａ、１６Ｂシールド電極
１８、１８Ａ、１８Ｂコンタクト
２０酸化膜
２２、２２Ａ、２２Ｂシールド電極用引出し配線
２４、２４Ａ、２４ＢＥＣ電極用配線
２６、２６Ａ、２６Ｂ、２６Ｃ保護絶縁膜
２８、２８Ａ、２８ＢＥＣ電極
３２、３２Ａ、３２Ｂパッド
３４、３４Ａ、３４Ｂパッド
３６、３６Ａ、３６Ｂコンタクト
３８、３８Ａ、３８Ｂシールド拡散層
４０、４０Ａ、４０Ｂシールド拡散層
４２導電性膜
４４金属膜
４６、４８酸化膜
４９窒化膜
５０Ａ、５０Ｂセンサ部
６０交流信号源
６２電流計
１００半導体装置
１０２基板
１０４熱酸化膜
１０６酸化膜
１０８、１０８Ａ、１０８ＢＥＣ電極部
１１０酸化膜
１１２、１１２Ａ、１１２Ｂ窒化膜
１１４、１１４Ａ、１１４ＢＥＣ電極
１１６、１１６Ａ、１１６Ｂパッド
１１８レジスト
１２０金属膜
１２２配線層
１２４、１２６酸化膜
１５０Ａ、１５０Ｂセンサ部
Ｉｒｅａｌ測定電流
Ｉｐａｒａ寄生電流
Ｗ塩水
ＥＡ被シールド領域
ＯＢ測定対象
ＳＡシールド領域 1 Measurement system 10, 10a, 10b, 10c, 10d Semiconductor device 12 Substrate 14 Thermal oxide film 16, 16A, 16B Shield electrode 18, 18A, 18B Contact 20 Oxide film 22, 22A, 22B Drawer wiring for shield electrode 24, 24A, 24B EC electrode wiring 26, 26A, 26B, 26C Protective insulating film 28, 28A, 28B EC electrode 32, 32A, 32B Pad 34, 34A, 34B Pad 36, 36A, 36B Contact 38, 38A, 38B Shield diffusion layer 40, 40A, 40B Shield diffusion layer 42 Conductive film 44 Metal film 46, 48 Oxidation film 49 Nitride film 50A, 50B Sensor unit 60 AC signal source 62 Current meter 100 Semiconductor device 102 Substrate 104 Thermal oxide film 106 Oxide film 108, 108A, 108B EC electrode 110 Oxide film 112, 112A, 112B Nitride film 114, 114A, 114B EC electrode 116, 116A, 116B Pad 118 Resist 120 Metal film 122 Wiring layer 124, 126 Oxide film 150A, 150B Sensor unit Real measurement current Ipara Parasitic current W Salt water EA Shielded area OB Measurement target SA Shield area

Claims

A semiconductor device used to measure the electrical conductivity of a measurement target, which is a dispersed system.
With a semiconductor substrate
A first shield formed near the main surface of the semiconductor substrate and
A first insulating layer formed on the main surface covering the first shield portion,
A first electrode formed on the first insulating layer and outputting an input measurement signal as an input signal to the measurement target, and a first electrode.
The input signal formed in the region included in the region on the first insulating layer corresponding to the first shield portion in a plan view, output from the first electrode, and passed through the measurement target is input. And includes a second electrode that outputs as an output signal.
In the measurement using the measurement signal,
A predetermined fixed potential is applied to the first shield portion.
The first shield portion is a semiconductor device that releases a parasitic current that the measurement signal propagates from the first electrode through the semiconductor substrate.

The semiconductor device according to claim 1, wherein the first shield portion is a conductor formed on a second insulating layer formed on the main surface.

The semiconductor device according to claim 1, wherein the first shield portion is a diffusion layer formed from the main surface toward the inside of the semiconductor substrate.

The semiconductor device according to any one of claims 1 to 3, wherein the first electrode and the second electrode are titanium-containing metals formed on the first insulating layer.

The semiconductor device according to any one of claims 1 to 4, further comprising a second shield portion formed in the vicinity of the main surface so as to include the first electrode in a plan view.

The semiconductor device according to claim 5, wherein a predetermined fixed potential is applied to the second shield portion during measurement using the measurement signal.

The first electrode and the second electrode are connected to the control unit, and the first electrode and the second electrode are connected to the control unit.
The control unit causes the first electrode to input the measurement signal, which is an AC signal, and the difference between the phase of the input signal and the phase of the output signal, and the first electrode and the second. The semiconductor device according to any one of claims 1 to 6, wherein the water content of the measurement target is calculated using the impedance of the measurement target measured with the electrode.

Any one of claims 1 to 7, further including a conductive portion formed on the first insulating layer and connected to the first shield portion by a contact penetrating the first insulating layer. The semiconductor device described in 1.

A semiconductor device used to measure the electrical conductivity of a measurement target, which is a dispersed system.
With a semiconductor substrate
A shield portion formed near the main surface of the semiconductor substrate and
An insulating layer formed on the main surface covering the shield portion,
A first electrode formed on the insulating layer and outputting an input measurement signal as an input signal to the measurement target, and a first electrode.
A second electrode formed on the insulating layer at a position facing the shield portion, and which is output from the first electrode, inputs the input signal via the measurement target, and outputs as an output signal. , Including
In the measurement using the measurement signal,
A predetermined fixed potential is applied to the shield portion, and a predetermined fixed potential is applied to the shield portion.
The shield portion, the parasitic current get away to which the measurement signal propagates through the semiconductor substrate from the first electrode
Semi conductor device.

A method for manufacturing a semiconductor device used for measuring the electrical conductivity of a measurement target, which is a dispersed system.
The process of preparing the semiconductor substrate and
A step of forming a first insulating layer on the main surface of the semiconductor substrate, and
A step of forming the first conductive layer and the second conductive layer on the first insulating layer, and
A step of forming a second insulating layer on the main surface by covering the first conductive layer and the second conductive layer.
A first contact that penetrates the second insulating layer and is connected to the first conductive layer, and a second contact that penetrates the second insulating layer and is connected to the second conductive layer. And the process of forming
A fourth conductive layer you output the measurement signal and having input included in the second conductive layer in a plan view as an input signal to the measurement target, is included in the first conductive layer in a plan view and a third conductive layer you output as an output signal as well as inputs the input signal through the measurement target output from the fourth conductive layer, a fifth conductive layer connected to the first contact And a step of forming a sixth conductive layer connected to the second contact on the second insulating layer.
In the measurement using the measurement signal,
A predetermined fixed potential is applied to at least the fifth conductive layer among the fifth conductive layer and the sixth conductive layer.
A method for manufacturing a semiconductor device, in which a parasitic current in which a measurement signal propagates from the fourth conductive layer through the semiconductor substrate is released from the first conductive layer through the fifth conductive layer.

A method for manufacturing a semiconductor device used for measuring the electrical conductivity of a measurement target, which is a dispersed system.
The process of preparing the semiconductor substrate and
A step of forming a first diffusion layer and a second diffusion layer from the main surface of the semiconductor substrate toward the inside of the semiconductor substrate, and
A step of forming an insulating layer on the main surface by covering the first diffusion layer and the second diffusion layer, and
A step of forming a first contact that penetrates the insulating layer and is connected to the first diffusion layer, and a second contact that penetrates the insulating layer and is connected to the second diffusion layer.
A second conductive layer you output the second are included in the diffusion layer and the input measurement signal in plan view as an input signal to the measurement target, it is included in the first diffusion layer in a plan view and a first conductive layer you output as an output signal as well as inputs the input signal through the measurement target output from the second conductive layer, the third conductive layer connected to the first contact And a step of forming a fourth conductive layer connected to the second contact on the insulating layer.
In the measurement using the measurement signal,
A predetermined fixed potential is applied to at least the third conductive layer among the third conductive layer and the fourth conductive layer.
Wherein through the first and the third conductive layer from the diffusion layer of the method of manufacturing a semiconductor device to release the parasitic currents the measurement signal propagates through the semiconductor substrate from the second conductive layer.