JP6883777B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents
Semiconductor devices and methods for manufacturing semiconductor devices Download PDFInfo
- Publication number
- JP6883777B2 JP6883777B2 JP2016146584A JP2016146584A JP6883777B2 JP 6883777 B2 JP6883777 B2 JP 6883777B2 JP 2016146584 A JP2016146584 A JP 2016146584A JP 2016146584 A JP2016146584 A JP 2016146584A JP 6883777 B2 JP6883777 B2 JP 6883777B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- electrode
- sensor electrode
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 140
- 238000000034 method Methods 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 230000001681 protective effect Effects 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002689 soil Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 296
- 239000010408 film Substances 0.000 description 86
- 238000004544 sputter deposition Methods 0.000 description 19
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 239000010936 titanium Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004927 clay Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
半導体装置として、不純物が混入した水や生体液等の液体、粘土、土、砂等の半固形物や、粉体等の電気伝導度を計測するセンサが知られている。 As a semiconductor device, a sensor that measures the electrical conductivity of a liquid such as water or a biological liquid mixed with impurities, a semi-solid substance such as clay, soil, or sand, or a powder is known.
例えば、特許文献1には、土壌中に一対の電極を接触させて、その間の電気抵抗を測定することにより電気伝導度を計測し、計測された電気伝導度から土壌中のイオン濃度を特定することにより、土壌の水分量を特定するセンサとしての機能を有する半導体装置が記載されている。
For example, in
特許文献1に記載の半導体装置120のセンサ電極132は、図9の第9工程に示すように半導体基板122、絶縁層124、第1導電層126、結合層127、白金膜である第2導電層128、及び上層保護膜130を備える。
As shown in the ninth step of FIG. 9, the
特許文献1に記載の半導体装置120の実現性を発明者らが検討した結果、半導体装置120の製造方法は、まず、図9の第1工程に示すように、シリコンの半導体基板122上に、酸素雰囲気下で熱処理を行うことで、所望の厚さの酸化シリコン等の絶縁層124を形成する。その後、絶縁層124上にスパッタによりアルミニウムの第1導電層126を成膜する。
As a result of examining the feasibility of the
次に、図9の第2工程に示すように、センサ電極132に対応する領域の第1導電層126上にリソグラフィ技術を用いてレジストマスク(図示省略)を形成し、当該レジストマスクをマスクにしてエッチングを行った後、レジストマスクを除去することで、センサ電極132の最下層となる第1導電層126を形成する。
Next, as shown in the second step of FIG. 9, a resist mask (not shown) is formed on the first
次に、図9の第3工程に示すように、絶縁層124と第1導電層126とを被覆するレジストマスク膜(図示省略)を形成し、露光工程及び現像工程を経ることで開口部151を備えたレジストマスク150を形成する。この際、第1導電層126の最外周部には重ね合わせマージンL101を確保した状態で開口部151を形成する。当該重ね合わせマージンL101は、露光機の下層(第1導電層126)と上層(レジストマスク150)との合わせ精度に応じた寸法を確保する必要がある。
Next, as shown in the third step of FIG. 9, a resist mask film (not shown) covering the
次に、図9の第4工程に示すように、レジストマスク150の表面と開口部151から露出する第1導電層126の表面とに、Ti膜である結合層127及び白金膜である第2導電層128を順次スパッタにより形成する。具体例として、結合層127の厚さとしては0.02μm、第2導電層128の厚さとしては0.1μmが挙げられる。
Next, as shown in the fourth step of FIG. 9, the surface of the
また、結合層127をスパッタにより成膜するに先立ち、レジストマスク150の開口部151から露出する第1導電層126の表面に形成される自然酸化膜を除去するために、第1導電層126の表面にアルゴン(Ar)イオンをスパッタする逆スパッタを行う。当該逆スパッタも、結合層127及び第2導電層128のスパッタ処理と同様、同一装置内で行う。第1導電層126は大気中に放置されると表面が空気中の水分により酸化されるが、当該逆スパッタを行うことにより、形成された自然酸化膜によって第1導電層126と結合層127との電気的な接続を阻害するのが抑制される。
Further, prior to forming the
次に、図9の第5工程に示すように、結合層127及び第2導電層128のパターニングを実施する。レジストマスク150を薬液中で除去することで、レジストマスク150の上に形成された結合層127及び第2導電層128の積層膜をリフトオフ法により除去する。これにより、第1導電層126の表面の所望の領域に結合層127及び第2導電層128の積層膜を形成する。
Next, as shown in the fifth step of FIG. 9, patterning of the
次に、図9の第6工程に示すように、絶縁層124の表面、重ね合わせマージンL101としてレジストマスクが被覆されていた第1導電層126の表面、及び第2導電層128の表面を被覆する上層保護膜130を形成する。
Next, as shown in the sixth step of FIG. 9, the surface of the
次に、図9の第7工程に示すように、第2導電層128の電極の露出が必要となる領域に対応する上層保護膜130の領域に開口部153を備えたレジストマスク152を上層保護膜130上に形成する。この際、第2導電層128の最外周部に重ね合わせマージンL102を確保した状態で開口部153を形成する。当該重ね合わせマージンL102は、下層となる第2導電層128と上層であるレジストマスク153とに対する露光機の合わせ精度と、下層である第2導電層128の加工精度の両方に応じた寸法を確保する必要がある。
Next, as shown in the seventh step of FIG. 9, the
次に、図9の第8工程に示すように、上層保護膜130上に形成されたレジストマスク152をマスクとしてエッチングを行うことで、第2導電層128のセンサ電極132の所望の領域を露出させる。
Next, as shown in the eighth step of FIG. 9, the desired region of the
次に、図9の第9工程に示すように、レジストマスク152の除去を行う工程を経て半導体装置120のセンサ電極132が製造される。
Next, as shown in the ninth step of FIG. 9, the
発明者らによる検討の結果、このようにして製造される特許文献1に記載の半導体装置120は大量生産による製品の供給を行う場合には以下の課題があることが判明した。
As a result of the examination by the inventors, it has been found that the
1つ目の課題として、特許文献1に記載の半導体装置120では、第2導電層128全体の大きさ(面積)に比べ、上層保護膜130から露出する第2導電層128の大きさが小さくなり、センサ電極132として機能する領域のサイズが縮小することが判明した。
As the first problem, in the
一般的に、多数のマスクを使用して形成されたパターンを積層するウェハプロセスでは、リソグラフィ工程の露光ステップにおいて下層に形成されたパターンと上層に形成するパターンとの重ね合わせを考慮する必要が生じる。 In general, in a wafer process in which patterns formed by using a large number of masks are laminated, it is necessary to consider the superposition of the pattern formed in the lower layer and the pattern formed in the upper layer in the exposure step of the lithography process. ..
特許文献1に記載の半導体装置120の製造方法(図9参照)では、第3工程及び第7工程においてパターンの重ね合わせの考慮が必要となる。
In the manufacturing method of the
上述したように第3工程では、図10に示すように、露光機の重ね合わせ精度に応じた重ね合わせマージンとして重ね合わせマージンL101を考慮したレジストマスクパターンの形成が必要となる。 As described above, in the third step, as shown in FIG. 10, it is necessary to form a resist mask pattern in consideration of the superposition margin L101 as the superposition margin according to the superposition accuracy of the exposure machine.
一方、第7工程では、図10に示すように、露光機の重ね合わせ精度に応じた重ね合わせマージンと結合層127及び第2導電層128の積層膜の端部のバラツキ160に応じた重ね合わせマージンとの2乗和を重ね合わせマージンL102として考慮したレジストマスク152の形成が必要となる。
On the other hand, in the seventh step, as shown in FIG. 10, the superposition margin according to the superposition accuracy of the exposure machine and the superposition according to the
ここで、半導体装置120のセンサ電極132は、土壌の水分に含まれるイオン濃度と水分量を測定する環境下に配置される。そのため、上層保護膜130の開口部135内に第1導電層126の表面が露出すると、アルミを材料とする第1導電層126が容易に腐食し、センサの機能が損なわれる。そのため、上層保護膜130と第1導電層126とが完全にオーバーラップすることが要求される。
Here, the
上述の理由により、第7工程では、上層保護膜130により結合層127及び第2導電層128の積層膜の端面(端部)が完全に被覆されるようにレジストマスク152の開口部153を形成することが必要となる。特に、上述の第5工程のとおり、結合層127及び第2導電層128はリフトオフ法により形成されるため、結合層127及び第2導電層128の積層膜の端部160はレジストマスク150の開口部に依存しない制御が極めて困難なバラツキを生じることとなる。そのため、重ね合わせマージンL102の寸法は通常のウェハプロセスで使用される重ね合わせマージン(例えば、上記重ね合わせマージンL101)と比して極めて大きな寸法を確保する必要がある。
For the above reason, in the seventh step, the opening 153 of the
このため、図10に示すように、半導体装置120は、第1導電層126の端部から開口部135まで重ね合わせマージンL103として、重ね合わせマージンL101と重ね合わせマージンL102とを加算した分が必要となる。第1導電層126の大きさが規定されている場合には、第2導電層128が上層保護膜130の開口部135から露出する面積は、第1導電層126の端部から重ね合わせマージンL101と重ね合わせマージンL102との2乗和とを合わせた面積に相当する大きさが縮小することとなる。このようにセンサ電極132として機能する第2導電層128が上層保護膜130の開口部135から露出する面積が縮小することにより、センサの感度が低下する。
Therefore, as shown in FIG. 10, the
また、2つ目の課題として、発明者らの検討の結果、特許文献1に記載の半導体装置120では、結合層127及び第2導電層128の積層膜と第1導電層126との界面に不純物が存在することが判明した。さらに、不純物が存在することにより、製品として大量生産する場合は、測定精度が低下した不良品が発生することにより不良率が上昇し、また、長期間の使用で結合層127及び第2導電層128の積層膜と第1導電層126との界面で剥離する不具合が生じることにより信頼性の不足が生じることが判明した。
As a second issue, as a result of the examination by the inventors, in the
白金はドライエッチングによる除去が極めて困難な物質のため、パターニングには一般的にリフトオフ法が使用される。一般的に、リフトオフ法では、下地膜を露出するレジストマスクの開口部を設け、レジストマスクの表面と開口部から露出する下地膜の表面とに薄膜を形成した後、レジストマスクと共にレジストマスクの表面に形成された薄膜を除去することで下地膜の表面に所望の形状の薄膜のパターンを形成する。 Since platinum is a substance that is extremely difficult to remove by dry etching, the lift-off method is generally used for patterning. Generally, in the lift-off method, an opening of a resist mask that exposes the base film is provided, a thin film is formed on the surface of the resist mask and the surface of the base film exposed from the opening, and then the surface of the resist mask is formed together with the resist mask. By removing the thin film formed in, a thin film pattern having a desired shape is formed on the surface of the undercoat film.
特許文献1に記載の半導体装置120では、第4工程において上述したように、レジストマスク150から露出する第1導電層126とレジストマスク150の表面に結合層127と第2導電層128の積層膜をスパッタにより形成した後、第5工程においてレジストマスク150を除去することで第1導電層126上に結合層127及び第2導電層128の積層膜をパターニングする。
In the
この際、上述したように、第1導電層126の表面に形成された自然酸化膜を除去するために逆スパッタを行う。図11(a)に示すように、イオン(スパッタ成分170)によるスパッタで第1導電層126の表面に形成された自然酸化膜を除去する際、レジストマスク150の表面からカーボン成分171が叩き出されるため、第1導電層126の表面にカーボン成分172が再付着する。
At this time, as described above, reverse sputtering is performed in order to remove the natural oxide film formed on the surface of the first
続いて、図11(b)に示すように、第1導電層126の表面にカーボン成分172が付着した状態で、結合層127が形成される。結合層127が形成されるため、第1導電層126と結合層127との界面にはカーボン成分172が存在する状態となる。
Subsequently, as shown in FIG. 11B, the
さらに、図11(c)に示すように、結合層127の上に、白金膜である第2導電層128が成膜される。そのため、第2導電層128が成膜された後も、第1導電層126と結合層127との界面にはカーボン成分172が残留した状態のままとなる。
Further, as shown in FIG. 11C, a second
従って、図11(d)に示すように、特許文献1に記載された半導体装置120では、第1導電層126と結合層127との間にカーボン成分172が存在することとなる。
Therefore, as shown in FIG. 11D, in the
すなわち、特許文献1に記載の半導体装置120の製造を行う場合、逆スパッタを行った場合にはカーボンが、逆スパッタを行わない場合には自然酸化膜が第1導電層126と結合層127との界面に不純物として存在することとなる。
That is, when manufacturing the
第1導電層126と結合層127との界面に不純物が存在すると、第1導電層126と結合層127との電気的な接続の阻害を生じると共に、第1導電層126と結合層127との密着性が低下する。電気的な接続の阻害により、半導体装置120の製造においては歩留まりの低下、すなわち、センサとして所望の性能が得られない半導体装置120が製造されてしまうことによる不良率の上昇が生じる。また、密着性の低下により、半導体装置120を長期間にわたり使用した際には第1導電層126と結合層127との剥離が生じてしまう結果、第1導電層126と第2導電層128との電気的接続不良が生じ、信頼性の不足を招く。
If impurities are present at the interface between the first
このように、特許文献1に記載された半導体装置では、土壌に接触する電極の面積が小さくなる等の理由から、センサの感度が低下するという1つ目の課題があった。また、特許文献1に記載された半導体装置では、電極として、アルミニウムからなる第1層上にチタンからなる結合層を介して積層された白金層を用いているが、第1層と白金層との電気的接続不良を生じる場合があり、信頼性が低下するという2つ目の課題があった。
As described above, the semiconductor device described in
本発明は、センサの感度低下を抑制すると共に、信頼性を向上させることができる半導体装置を提供することを目的とする。 An object of the present invention is to provide a semiconductor device capable of suppressing a decrease in sensitivity of a sensor and improving reliability.
上記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板の主面上に形成され、第1センサ電極用第1導電層と、前記第1センサ電極用第1導電層の上に形成されると共に端面が前記第1センサ電極用第1導電層の端面と面一である第1センサ電極用第2導電層とを備え、入力信号を出力する第1センサ電極と、前記半導体基板の主面上に形成され、第2センサ電極用第1導電層と、前記第2センサ電極用第1導電層の上に形成されると共に端面が前記第2センサ電極用第1導電層の端面と面一である第2センサ電極用第2導電層とを備え、前記第1センサ電極から出力された入力信号が出力信号として入力される第2センサ電極と、前記第1センサ電極用第1導電層の側面と前記第1センサ電極用第2導電層の側面及び表面の外周と、前記第2センサ電極用第1導電層の側面と前記第2センサ電極用第2導電層の側面及び表面の外周と、を被覆すると共に前記第1センサ電極用第2導電層の前記第1センサ電極に応じた定められた領域の表面を露出する上層保護膜と、前記第1センサ電極に対応すると共に、前記第1センサ電極に電気的に接続され、第1電極用第1導電層及び前記第1電極用第1導電層の上に形成されると共に端面が前記第1電極用第1導電層の端面と面一である第1電極用第2導電層とを備える第1電極と、前記第2センサ電極に対応すると共に前記第2センサ電極に電気的に接続され、第2電極用第1導電層及び前記第2電極用第1導電層の上に形成されると共に端面が前記第2電極用第1導電層の端面と面一である第2電極用第2導電層とを備える第2電極と、を備え、前記上層保護膜は、前記第1電極と前記第2電極との上面を各々露出する開口部をさらに備え、前記開口部に対応する前記第1電極の上面には前記第1電極用第2導電層が設けられておらず前記第1電極用第1導電層が露出しており、前記開口部に対応する前記第2電極の上面には前記第2電極用第2導電層が設けられておらず前記第2電極用第1導電層が露出している。 In order to achieve the above object, the semiconductor device of the present invention is formed on a semiconductor substrate and a main surface of the semiconductor substrate, and has a first conductive layer for a first sensor electrode and a first conductive layer for the first sensor electrode. A first sensor electrode that is formed on the layer and has a second conductive layer for the first sensor electrode that is flush with the end face of the first conductive layer for the first sensor electrode and outputs an input signal. , Formed on the main surface of the semiconductor substrate, formed on the first conductive layer for the second sensor electrode and the first conductive layer for the second sensor electrode, and the end surface is the first for the second sensor electrode. A second sensor electrode provided with a second conductive layer for a second sensor electrode that is flush with the end face of the conductive layer, and an input signal output from the first sensor electrode is input as an output signal, and the first sensor. The side surface of the first conductive layer for the electrode, the side surface and the outer periphery of the surface of the second conductive layer for the first sensor electrode, the side surface of the first conductive layer for the second sensor electrode, and the second conductive layer for the second sensor electrode. An upper protective film that covers the side surface and the outer periphery of the surface of the surface and exposes the surface of a region of the second conductive layer for the first sensor electrode that corresponds to the first sensor electrode, and the first sensor electrode. It is electrically connected to the first sensor electrode and is formed on the first conductive layer for the first electrode and the first conductive layer for the first electrode, and the end face is the first electrode for the first electrode. A first electrode having a second conductive layer for the first electrode that is flush with the end face of the first conductive layer, and a second electrode that corresponds to the second sensor electrode and is electrically connected to the second sensor electrode. The second conductive layer for the second electrode, which is formed on the first conductive layer for the second electrode and the first conductive layer for the second electrode and whose end face is flush with the end face of the first conductive layer for the second electrode. The upper protective film is further provided with an opening that exposes the upper surfaces of the first electrode and the second electrode, respectively, and is provided on the upper surface of the first electrode corresponding to the opening. Is not provided with the second conductive layer for the first electrode, the first conductive layer for the first electrode is exposed, and the upper surface of the second electrode corresponding to the opening is for the second electrode. The second conductive layer is not provided, and the first conductive layer for the second electrode is exposed .
また、上記目的を達成するために、本発明の半導体装置の製造方法は、主面上にセンサ電極形成領域と前記センサ電極形成領域に隣接する実装電極形成領域とを備えた半導体基板を準備する工程と、半導体基板の主面上に、第1導電層と第2導電層とが順に連続して積層された積層膜を形成する積層膜形成工程と、前記積層膜をドライエッチングによりパターニングして、センサ電極を前記センサ電極形成領域に形成すると共に、実装電極を前記実装電極形成領域に形成する電極形成工程と、前記主面と、前記センサ電極と前記実装電極との表面の外周と、を被覆すると共に、前記センサ電極の前記第2導電層を露出する開口部と前記実装電極の前記第2導電層を露出する開口部を有する上層保護膜を形成する上層保護膜形成工程と、前記センサ電極の前記第2導電層を露出する開口部を被覆すると共に前記実装電極の前記第2導電層を露出する開口部を内包する領域を露出するマスクレイヤを形成するマスクレイヤ形成工程と、前記マスクレイヤに応じた領域をエッチングすることで、前記実装電極の前記第2導電層を除去する第2導電層除去工程と、を含む。 Further, in order to achieve the above object, in the method for manufacturing a semiconductor device of the present invention, a semiconductor substrate having a sensor electrode forming region and a mounting electrode forming region adjacent to the sensor electrode forming region is prepared on the main surface. The step, a laminated film forming step of forming a laminated film in which the first conductive layer and the second conductive layer are continuously laminated in order on the main surface of the semiconductor substrate, and the patterning of the laminated film by dry etching. The electrode forming step of forming the sensor electrode in the sensor electrode forming region and forming the mounting electrode in the mounting electrode forming region, the main surface, and the outer periphery of the surface of the sensor electrode and the mounting electrode. An upper layer protective film forming step of forming an upper layer protective film having an opening for exposing the second conductive layer of the sensor electrode and an opening for exposing the second conductive layer of the mounting electrode while covering the sensor electrode, and the sensor. A mask layer forming step of covering an opening that exposes the second conductive layer of the electrode and forming a mask layer that exposes a region including an opening that exposes the second conductive layer of the mounting electrode, and the mask. A second conductive layer removing step of removing the second conductive layer of the mounting electrode by etching a region corresponding to the layer is included.
本発明によれば、センサの感度低下を抑制すると共に、信頼性を向上させることができる、という効果を奏する。 According to the present invention, it is possible to suppress a decrease in the sensitivity of the sensor and improve the reliability.
以下では、図面を参照して、本発明の実施形態を詳細に説明する。なお、以下の説明において「厚さ」とは、半導体装置20の積層方向の厚さのことをいう。また、「大きさ」とは、基板の表面(積層方向と交差する面)の面積の大きさのことをいう。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, the "thickness" means the thickness of the
まず、本実施形態の半導体装置の構成について説明する。本実施形態の半導体装置20は、EC(Electric Conductivity)センサの機能を有する。図1には、本実施形態の半導体装置20をプリント基板12上に実装した半導体装置10を、プリント基板12の主面側から見た概略構成図(平面図)を示す。また、図2には、図1に示した半導体装置10のA−A線断面図を示す。
First, the configuration of the semiconductor device of this embodiment will be described. The
図1に示すように、本実施形態の半導体装置20は、センサ電極形成領域40に形成された一対のセンサ電極32_1、32_2、及び実装用パッド(実装電極)形成領域41に形成された一対の実装用パッド34_1、34_2を備える。センサ電極32_1と実装用パッド34_1とは、配線29_1により電気的に接続されている。また、センサ電極32_2と実装用パッド34_2とは、配線29_2により電気的に接続されている。本実施形態の実装用パッド34_1は、本発明の第1電極の一例であり、実装用パッド34_2は、本発明の第2電極の一例である。
As shown in FIG. 1, the
なお、センサ電極32_1とセンサ電極32_2とは同様の構成であり、また、実装用パッド34_1と実装用パッド34_2とは同様の構成であるため、図2及び以下の説明において個々を区別せずに総称する場合は、個々を区別するための符号「_1」、「_2」の記載を省略する。また、図1において、センサ電極32_1及び実装用パッド34_1に関連する構成を表す符号に付与している「_1」と、センサ電極32_2及び実装用パッド34_2に関連する構成を表す符号に付与している「_2」についても、個々を区別せずに総称する場合は、その記載を省略する。 Since the sensor electrode 32_1 and the sensor electrode 32_2 have the same configuration, and the mounting pad 34_1 and the mounting pad 34_2 have the same configuration, they are not distinguished in FIG. 2 and the following description. When generically referred to, the description of the codes "_1" and "_2" for distinguishing the individual is omitted. Further, in FIG. 1, "_1" assigned to the reference numerals representing the configurations related to the sensor electrode 32_1 and the mounting pad 34_1 and the reference numerals representing the configurations related to the sensor electrode 32_1 and the mounting pad 34_1 are added to the reference numerals. If "_2" is also collectively referred to without distinguishing between them, the description thereof will be omitted.
なお、本実施形態の半導体装置20は、一対のセンサ電極32を1つ備えているが、センサ電極を複数対備えていてもよい。
Although the
図2に示すように半導体装置20は、半導体基板22の主面上に絶縁層24が積層されている。半導体基板22には、一例としてシリコン(Si)製の基板(ウエハ)を用いている。絶縁層24の例としては、一般的な絶縁層が挙げられ、具体例としては、酸化珪素(SiO2)を材料とした酸化膜等が挙げられる。
As shown in FIG. 2, in the
絶縁層24上には、センサ電極32と、実装用パッド34と、開口部35及び開口部36が形成された上層保護膜30が積層されている。図1、2に示すように、センサ電極32は、絶縁層24上に、順次積層された第1導電層26A及び第2導電層28Aを備える。センサ電極32の大きさは、電気信号が検知できる大きさであればよく、センサの感度や、例えば土壌等である測定対象の環境に応じて定めればよいが、具体例としては、1mm2が挙げられる。
On the insulating
また、実装用パッド34は、センサ電極32と同様に、絶縁層24上に、順次積層された、第1導電層26B及び第2導電層28Bを備えるが、図1、2に示すように、開口部36には第2導電層28Bが設けられていない。
Further, the mounting
第1導電層26A、26Bの材料は、用途や目的等に応じて適宜選択可能であり、具体例としては、アルミ(Al)が挙げられる。第1導電層26A、26Bの厚さの具体例としては、1μmが挙げられる。
The materials of the first
第2導電層28A、28BとしてはTi含有膜が用いられ、材料の具体例としては、窒化チタン(TiN)が挙げられる。第2導電層28A、28Bの厚さの具体例としては、0.1μmが挙げられる。
Ti-containing films are used as the second
上層保護膜30は、外的要因により腐食等が生じ易い第1導電層26A、26Bの側面を保護する機能を有しており、センサ電極32に対応する開口部35、及び実装用パッド34に対応する開口部36を備える。上層保護膜30として単層の窒化膜や、酸化膜と窒化膜との積層膜が用いられる。上層保護膜30の厚さの具体例としては、0.8μmが挙げられる。
The upper
プリント基板12上にはパッド14が配置されており、実装用パッド34の第1導電層26Bとパッド14とは、ワイヤ19及びワイヤ19のボール16により接続されている。また、実装用パッド34(実装用パッド形成領域41)、ボール16、ワイヤ19、及びパッド14は、封止樹脂18により封止されている。
A
次に、図3を参照して本実施形態の半導体装置20の製造方法の一例について説明する。
Next, an example of the manufacturing method of the
本実施形態の半導体装置20の製造方法では、まず、センサ電極32用の第2導電層28を形成する第1工程を実施する。図3の第1工程に示すように、まず、主面上に、センサ電極形成領域40と、実装用パッド形成領域41とを備えた半導体装置22を準備する。そして、半導体基板22の主面上に絶縁層24を形成する。絶縁層24の形成方法の具体例としては、熱酸化法やCVD(Chemical Vapor Deposition)法が挙げられる。さらに、第1工程では、絶縁層24上に順次、第1導電層26及び第2導電層28を形成する。第1導電層26及び第2導電層28の形成方法の具体例としては、スパッタが挙げられる。本実施形態では、同一装置内においてスパッタにより第1導電層26及び第2導電層28を順次、形成する。このように、第1導電層26及び第2導電層28を同一装置内で形成することで第1導電層26と第2導電層28との密着性が確保される。第2導電層28の形成方法の具体例としては、N2ガスでTiターゲットをスパッタリングすることにより、TiNの導電膜を形成する方法が挙げられる。
In the method for manufacturing the
次に、レジストマスク50A、50Bを形成する第2工程を実施する。図3の第2工程に示すように、第2導電層28上のセンサ電極形成領域40に、センサ電極32のパターンに応じた領域を被覆するレジストマスク50Aを形成し、また同時に、実装用パッド形成領域41に、実装用パッド34のパターンに応じた領域を被覆するレジストマスク50Bを形成する。また、記載を省略したが、本第2工程において、レジストマスク50A、50Bと同時に、配線29(図1参照)を形成する領域を被覆するレジストマスクも形成する。
Next, the second step of forming the resist
レジストマスク50A、50Bの形成方法としては、既知のリソグラフィ技術を適用することが可能である。リソグラフィ技術としては、第2導電層28上にレジストマスクを塗布するレジストマスク塗布ステップ、当該レジストマスクに所望のパターンを露光する露光ステップ、及び露光されたパターンに応じてレジストマスクを形成する現像ステップを含む。
As a method for forming the resist
次に、第1導電層26及び第2導電層28をエッチングする第3工程を実施する。図3の第3工程に示すように、レジストマスク50A、50Bをマスクとして、第2導電層28及び第1導電層26をドライエッチング法等によりエッチングすることで、センサ電極32のパターンに応じた第1導電層26A及び第2導電層28Aと、実装用パッド34のパターンに応じた第1導電層26B及び第2導電層28Bと、配線29(図1参照)とを形成する。第3工程により形成された第2導電層28Aがセンサ電極32の電極層として機能する。また、第3工程により形成された第1導電層26Bが実装電極として機能する。
Next, a third step of etching the first
本第3工程では、エッチングを行う際に、第1導電層26Aの端面と第2導電層28Aの端面とが面一となり、第1導電層26Bの端面と第2導電層28Bの端面とが面一となるようにしている。なお、本実施形態において「端面」とは、積層方向の面、例えば、主面の周囲の側面のことをいう。また、本実施形態で「面一」とは、誤差も含み、面一と見なせることをいう。
In the third step, when etching is performed, the end face of the first
次に、レジストマスク50A、50Bを除去する第4工程を実施する。図3の第4工程に示すように、例えば、酸素プラズマ等でアッシング後、残滓を薬液洗浄等により除去することにより、レジストマスク50A、50Bを除去する。
Next, a fourth step of removing the resist
次に、上層保護膜30を形成する第5工程を実施する。図3の第5工程に示すように、プラズマCVD法等により、絶縁層24の表面、センサ電極32及び実装用パッド34を被覆する上層保護膜30を形成する。
Next, the fifth step of forming the upper
次に、レジストマスク52を形成する第6工程を実施する。図3の第6工程に示すように、センサ電極32の第2導電層28Aを露出させる領域に対応する開口部53Aと、実装用パッド34の第1導電層26Bを露出させる領域に対応する開口部53Bとを有するレジストマスク52を、上層保護膜30上に形成する。レジストマスク52の形成方法は特に限定されないが、例えば、上述した第2工程におけるレジストマスク50A、50Bと同様に、既知のリソグラフィ技術を適用することが可能である。
Next, the sixth step of forming the resist
ここで、第6工程の露光ステップでは下層のセンサ電極32及び実装用パッド34と上層のレジストマスクの開口部53A、53Bとを重ね合わせることで、センサ電極32及び実装用パッド34の所望の位置に上層保護膜30の開口部35と開口部36とを形成する。上層のレジストマスク53A、53Bと下層のセンサ電極32、実装用パッド34との過剰なずれにより、センサ電極32及び実装用パッド34と上層保護膜30の開口部35及び開口部36がずれを生じ、半導体装置20が所望の機能を満たさないという不具合が生じないために、上層のレジストマスク53A、53Bと下層のセンサ電極32及び実装用パッド34とを重ね合わせるための重ね合わせマージンを必要とする。当該重ね合わせマージンは、露光機自身の重ね合わせ精度に加え、センサ電極32及び実装用パッド34の加工バラツキに応じた寸法を必要とする。
Here, in the exposure step of the sixth step, the lower
ここで、次の第7工程において形成される上層保護膜30の開口部35内に第1導電層26Aが露出すると、半導体装置20をセンサとして使用時に第1導電層26Aが使用環境により腐食を生じ、センサの機能に不具合を生じるため、センサ電極形成領域40の開口部53Aは露光ステップで用いられる露光機の重ね合わせ精度を考慮した重ね合わせマージンを考慮する必要がある。言い換えれば、必要な開口部35(第2導電層28Aの露出サイズ)に重ね合わせマージンを加えた領域をセンサ電極32のサイズとする必要がある。
Here, when the first
次に、上層保護膜30をエッチングする第7工程を実施する。図3の第7工程に示すように、レジストマスク52をマスクとして、上層保護膜30をエッチングし、開口部35、36を形成する。なお、この際、上層保護膜30のエッチングレートと、第2導電層28A、28Bのエッチングレートとの選択比が高く、開口部35の底面の第2導電層28A、及び開口部36の底面の第2導電層28Bが除去されないエッチングプロセスでエッチングを行う。
Next, a seventh step of etching the upper
次に、レジストマスク52を除去する第8工程を実施する。図3の第8工程に示すように、例えば、第4工程で上述したのと同様に、酸素プラズマ等でアッシング後、残滓を薬液洗浄等により除去することによりレジストマスク52を除去する。
Next, the eighth step of removing the resist
次に、レジストマスク56を形成する第9工程を実施する。図3の第9工程に示すように、実装用パッド形成領域41の第1導電層26Bを露出する開口部36を内包する領域に対応する開口部57を備えたレジストマスク56を形成する。なお、本第9工程では、センサ電極32上の上層保護膜30の開口部35から露出した第2導電層28Aは、レジストマスク56により被覆された状態である。
Next, the ninth step of forming the resist
次に、上層保護膜30の開口部36から露出する第2導電層28Bを除去する第10工程を実施する。図3の第10工程に示すように、レジストマスク56及び上層保護膜30をマスクとしてセルフアラインによりエッチングを行う。なお、本第10工程では、センサ電極32の第2導電層28Aは、レジストマスク56により被覆された状態であるためエッチングされない。このように、レジストマスク56及び上層保護膜30をマスクとしてセルフアラインによりエッチングを行うことにより、第2導電層28Bを有した状態とし、開口部36の大きさを最小限とすることができる。そのため、半導体装置20では、チップサイズの縮小を可能とすると共に、製造コストを低減することが可能となる。
Next, the tenth step of removing the second
また、レジストマスク56から露出している上層保護膜30表面は第2導電層28Bと同時にエッチングされるため、開口部36を内包する領域の境界、すなわちレジストマスク56の開口部57のエッジに対応した開口部36の周囲に段差31が生じる。
Further, since the surface of the upper
次に、レジストマスク56を除去する第11工程を実施する。図3の第11工程に示すように、例えば、第4工程で上述したのと同様に、酸素プラズマ等でアッシング後、残滓を薬液洗浄等により除去することによりレジストマスク56を除去する。
Next, the eleventh step of removing the resist
本実施形態では、このように図3に示した第1〜第11工程により、図1、2に示した半導体装置20が製造される。
In the present embodiment, the
本実施形態の半導体装置20をECセンサとして用いて分散系の一例である土壌中の水分量を特定する方法は特に限定されない。一例として、電気信号の位相変化θを検出することにより水分量を特定する方法について説明する。
The method of specifying the water content in the soil, which is an example of the dispersion system, using the
半導体装置20の出力は、水分量及びイオン濃度に比例し、イオン濃度が特定されれば、EC(電気伝導度)により土壌中の水分量を特定することができる。
The output of the
測定を行う場合、図4に示すように、半導体装置20の実装用パッド34は、パッド14を介して制御部1に接続される。
When performing measurement, as shown in FIG. 4, the mounting
まず、半導体装置20のセンサ電極32(より具体的には第2導電層28A)を測定対象の土壌に接触させる。測定を行う場合、一方のセンサ電極32_1に、制御部1から所定の任意の周波数の交流電気信号を入力信号として印加する。センサ電極32_1は、当該入力信号を出力する。センサ電極32_2は、センサ電極32_1から出力された入力信号が、測定対象を介して出力信号として入力される。制御部1は、その位相と他方のセンサ電極32_2から出力される電気信号の位相とを比較する。比較結果の具体例としては、両者の位相差(位相変化θ)を検出することが挙げられる。位相変化θを検出した場合、検出した位相変化θによりイオン濃度を特定する。なお、位相変化θと、イオン濃度とは予め対応付けられている。さらに、特定されたイオン濃度を基準にして、測定されたECにより土壌の水分量を特定することができる。なお、本実施形態の半導体装置20では、時分割方式でセンサ電極32を用いて位相変化θを検出することができるため、位相変化θの検出用の電極(例えば、従来技術(国際公開第2011/158812号)の半導体装置における移動測定用の電極)を設けずとも、ECを測定することができる。
First, the sensor electrode 32 (more specifically, the second
なお、その他の方法としては、2点間の電磁波の伝播速度から、その間の水分量を求めるTDR(Time Domain Reflectometry)法(例えば、特開平10−62368号公報参照)や、土壌の静電容量を測定する方法(例えば、特開2001−21517号公報参照)等が挙げられる。 Other methods include the TDR (Time Domain Reflectometry) method (see, for example, Japanese Patent Application Laid-Open No. 10-62368) in which the amount of water between two points is determined from the propagation velocity of electromagnetic waves between the two points, and the capacitance of soil. (For example, see Japanese Patent Application Laid-Open No. 2001-21517) and the like.
以上説明したように本実施形態の半導体装置20は、半導体基板22と、半導体基板22の主面上に形成され、第1導電層26Aと、第1導電層26Aの上に形成されると共に端面が第1導電層26Aの端面と面一である第2導電層28Aとを備え、入力信号を出力するセンサ電極32_1と、半導体基板22の主面上に形成され、第1導電層26Bと、第1導電層26Bの上に形成されると共に端面が第1導電層26Bの端面と面一である第2導電層28Bとを備え、センサ電極32_1から出力された入力信号が出力信号として入力されるセンサ電極32_2と、第1導電層26Aの側面と第2導電層28Aの側面及び表面の外周と、第1導電層26Bの側面と第2導電層28Bの側面及び表面の外周と、を被覆すると共に第1導電層26Aの開口部35(センサ電極32)に応じた定められた領域の表面を露出する上層保護膜30と、を備える。
As described above, the
特許文献1に記載の半導体装置120において生じる1つ目の課題に対する本実施形態の半導体装置20の作用について、図5を参照して説明する。
The operation of the
本実施形態の半導体装置20では、センサ電極32の第2導電層28Aに、Ti含有膜であるTiN膜を用いており、第1導電層26Aと第2導電層28Aとを、第3工程において説明したように、同一のレジストマスク50A、50Bを用いて加工する。
In the
このため、ドライエッチングで加工された第1導電層26Aの端部と第2導電層28Aの端部とは同一の加工面で形成されるため、特許文献1に記載の半導体装置120を製造する際に必要であった重ね合わせマージンL101(図9及び図10参照)が、図5に示すように不要(重ね合わせマージンL1=0)となる。
Therefore, since the end portion of the first
さらに、一般的に、ドライエッチングで加工されたパターンの端部はレジストマスクに依存するため、特許文献1に記載の半導体装置120を製造する場合に用いていたリフトオフ法で加工された場合にパターンの端部に生じるバラツキ160(図10参照)が生じず、パターン端部60の形成精度が高い。そのため、本実施形態の半導体装置20を製造する場合、上述したように、特許文献1に記載の半導体装置120を製造する際にリフトオフ法を用いることにより生じる結合層127及び第2導電層128の積層膜の端部160のバラツキを考慮する必要がなく、図5に示すように、露光機の重ね合わせ精度に応じた重ね合わせマージンL2、すなわち最小の重ね合わせマージンとすることができる。そのため、本実施形態の半導体装置20の製造工程の第6工程における重ね合わせマージンL2は、特許文献1に記載の半導体装置120を製造する際に必要であった重ね合わせマージンL102に比して極めて小さくなる。
Further, in general, since the end portion of the pattern processed by dry etching depends on the resist mask, the pattern is processed by the lift-off method used in manufacturing the
すなわち、特許文献1に記載の半導体装置120では、重ね合わせマージンL101及び重ね合わせマージンL102が必要であったが、図5に示すように、本実施形態の半導体装置20において必要となる重ね合わせマージンL3は、重ね合わせマージンL1と等しくなり、かつ、重ね合わせマージンL102よりも小さくなる。
That is, in the
従って、本実施形態の半導体装置20のセンサ電極32は、上層保護膜30によりセンサ電極32の端部(側面)を完全に被覆すると共に、第6工程における重ね合わせマージンL2のみを考慮すればよく、第1導電層26Aの面積に対して最大の大きさの第2導電層28Aを上層保護膜30から露出させることが可能となる。
Therefore, the
このため、本実施形態の半導体装置20では、特許文献1に記載の半導体装置120に比べてセンサの感度を高くすることができ、さらに、チップサイズの縮小等によるコストダウンを行った際にもセンサの感度を維持することが可能になる。
Therefore, in the
次に、特許文献1に記載の半導体装置120において生じる2つ目の課題に対する本実施形態の半導体装置20の作用について、図6を参照して説明する。
Next, the operation of the
本実施形態の半導体装置20では、センサ電極32の第2導電層28Aに、Ti含有膜であるTiN膜を用いているため、図6に示すように第1導電層26Aと第2導電層28Aとを、上述の第1工程において同一装置内で連続して成膜し、さらに上述の第3工程において第1導電層26Aと第2導電層28Aとを同時にパターニングする。そのため、第1導電層26Aと第2導電層28Aの密着性を阻害する要因が存在しない。
In the
また、図6に示すように、上述の第4工程においてレジストマス50Aを除去する際に、第2導電層28Aの表面が清浄になる。
Further, as shown in FIG. 6, when the resist
その後、図6に示すように、上述の第5工程により、上層保護膜30を形成し、さらに第8工程では、上層保護膜30上に形成されたレジストマスク52を除去し、また、第11工程では、レジストマスク56を除去する。レジストマスク52を除去する際、及びレジストマスク56を除去する際、第2導電層28Aの表面が清浄になる。
After that, as shown in FIG. 6, the upper layer
即ち、本実施形態の半導体装置20の製造方法においては、第1導電層26A及び第2導電層28Aの加工にリフトオフ法を使用する必要がなく、特許文献1に記載の半導体装置120の製造方法のように、第1導電層26が露出した状態で、レジストマスクの表面が逆スパッタされる工程が存在しない。
That is, in the method for manufacturing the
従って、本実施形態の半導体装置20では、第1導電層26Aと第2導電層28Aとの界面に存在する不純物を抑制するため、当該界面を不純物が存在しない理想的な状態に近づけることが可能となる。
Therefore, in the
不純物の存在を抑制するため、本実施形態の半導体装置20では、第1導電層26Aと第2導電層28Aとの電気的な接続を安定した状態とすることが可能となり、製造における歩留まりを向上させることが可能となる。また、本実施形態の半導体装置20では、第1導電層26Aと第2導電層28Aとの密着性を高めることが可能となり、長期間にわたる使用においても第1導電層26Aと第2導電層28Aとの電気的な接続不良が生じないため、信頼性を向上させることが可能となる。
In order to suppress the presence of impurities, in the
本実施形態の半導体装置20により測定した土壌の電気伝導度の周波数特性として、測定周波数に対するインピーダンスZ及び位相差Θを示すグラフを図7Aに示す。また、特許文献1に記載の半導体装置120により測定した土壌の電気伝導度の周波数特性として、測定周波数に対するインピーダンスZ及び位相差Θを示すグラフを図7Bに示す。図7A、6Bに示すように、本実施形態の半導体装置20のセンサ電極32、具体的には第2導電層28Aと、特許文献1に記載の半導体装置120のセンサ電極132、具体的には第2導電層128とが異なっていても、周波数特性に大きな差(測定上問題となる程度の差)は生じていない。
FIG. 7A shows a graph showing the impedance Z and the phase difference Θ with respect to the measurement frequency as the frequency characteristics of the electrical conductivity of the soil measured by the
このように、本実施形態の半導体装置20では、センサ電極32を特許文献1に記載の半導体装置120のセンサ電極132と異ならせても、周波数特性を維持しつつ、センサの感度低下を抑制すると共に、信頼性を向上させることができる。
As described above, in the
また、本実施形態の半導体装置20では、第2導電層28A、28BとしてTi含有膜(TiN)を用いており、レアメタルかつ貴金属である高価な白金を用いていないため、半導体装置20の製造コストを抑制することができる。また、一般的にTiNは、白金に比べて機械的な強度が高いため、本実施形態の半導体装置20では、粘土、土、砂等の半固形物である被測定物との接触により生じる摩擦等により、第2導電層28Aの表面あれや削れ等が抑制されるため、電気伝導度の劣化を抑制することができる。
Further, in the
また、本実施形態の半導体装置20の製造方法では、リフトオフ法を用いておらずリフトオフ法を用いたことに起因とする不純物が生じないため、上述の効果の他、スパッタ装置や有機溶剤の剥離設備が不純物により汚染されることがなく、設備メンテナンスの費用及び時間等を抑制することができる。
Further, in the manufacturing method of the
なお、本実施形態の半導体装置20は、センサ電極32から出力された電気信号を増幅する処理や、電気信号に含まれるノイズを除去する処理等、当該電気信号の処理を行う演算回路を備えていてもよい。演算回路を備える場合、図示を省略するが例えば、半導体基板22上に、一般的なICの製造プロセスを実施し、MOSトランジスタ、バイポーラ、抵抗素子、及び容量素子等、所望の素子等を備える演算回路を製造し、演算回路上を平坦化するように絶縁層24を形成すればよい。
The
また、半導体装置20のセンサ電極32及び実装用パッド34の構成は、上述のものに限らない。例えば、図8に示すように、半導体装置20は、第1導電層26A、第3導電層27A、及び第2導電層28Aが順次積層されたセンサ電極32、及び第1導電層26B、第3導電層27B、及び第2導電層28Bが順次積層された実装用パッド34を備えていてもよい。第3導電層27A、27Bは、Ti膜であり、厚さの具体例としては0.1μmである。
Further, the configurations of the
図8に示した半導体装置20を製造する場合、上述した半導体装置20の製造方法における第1工程(図3参照)において、絶縁層24上に順次、第1導電層26、第3導電層27A、27Bを形成するための第3導電層(図示省略)、及び第2導電層28を形成する。第3導電層の形成方法の具体例としては、ArガスでTiターゲットをスパッタリングすることにより、Ti膜を形成する方法が挙げられる。なお、第1導電層26及び第2導電層28の形成方法は、上述した半導体装置20の製造方法における第1工程で説明した方法と同様にすればよい。また、その他の製造方法における各工程も図3を参照して上述した工程と同様にすればよい。
When the
第3導電層27AはTi膜であり、一般的にTi膜はTiN膜よりも結晶粒の大きさが小さい。そのため、図8に示した半導体装置20のように第3導電層27Aを設ける場合、被測定物中に含まれる不純物が第1導電層26Aに拡散するのを抑制することができる。また、図8に示した半導体装置20では、Tiが例えば、液体中の酸素と結合することにより、酸化チタン(TiO)が形成されるが、TiO膜は拡散防止膜としての機能を有するため、センサ電極32の劣化を抑制する効果がより高くなる。
The third
なお、その他の上記各実施の形態で説明した半導体装置10及び半導体装置20の構成、動作、及び測定方法等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
The configurations, operations, measurement methods, etc. of the
10 半導体装置
20 半導体装置
22 半導体基板
24 絶縁層
26、26A、26B 第1導電層
28、28A、28B 第2導電層
30 上層保護膜
31 段差
32 センサ電極
34 実装用パッド
35、36 開口部
10
Claims (10)
前記半導体基板の主面上に形成され、第1センサ電極用第1導電層と、前記第1センサ電極用第1導電層の上に形成されると共に端面が前記第1センサ電極用第1導電層の端面と面一である第1センサ電極用第2導電層とを備え、入力信号を出力する第1センサ電極と、
前記半導体基板の主面上に形成され、第2センサ電極用第1導電層と、前記第2センサ電極用第1導電層の上に形成されると共に端面が前記第2センサ電極用第1導電層の端面と面一である第2センサ電極用第2導電層とを備え、前記第1センサ電極から出力された入力信号が出力信号として入力される第2センサ電極と、
前記第1センサ電極用第1導電層の側面と前記第1センサ電極用第2導電層の側面及び表面の外周と、前記第2センサ電極用第1導電層の側面と前記第2センサ電極用第2導電層の側面及び表面の外周と、を被覆すると共に前記第1センサ電極用第2導電層の前記第1センサ電極に応じた定められた領域の表面を露出する上層保護膜と、
前記第1センサ電極に対応すると共に、前記第1センサ電極に電気的に接続され、第1電極用第1導電層及び前記第1電極用第1導電層の上に形成されると共に端面が前記第1電極用第1導電層の端面と面一である第1電極用第2導電層とを備える第1電極と、
前記第2センサ電極に対応すると共に前記第2センサ電極に電気的に接続され、第2電極用第1導電層及び前記第2電極用第1導電層の上に形成されると共に端面が前記第2電極用第1導電層の端面と面一である第2電極用第2導電層とを備える第2電極と、
を備え、
前記上層保護膜は、前記第1電極と前記第2電極との上面を各々露出する開口部をさらに備え、前記開口部に対応する前記第1電極の上面には前記第1電極用第2導電層が設けられておらず前記第1電極用第1導電層が露出しており、前記開口部に対応する前記第2電極の上面には前記第2電極用第2導電層が設けられておらず前記第2電極用第1導電層が露出している、
半導体装置。 With a semiconductor substrate
It is formed on the main surface of the semiconductor substrate and is formed on the first conductive layer for the first sensor electrode and the first conductive layer for the first sensor electrode, and the end face is the first conductive layer for the first sensor electrode. A first sensor electrode having a second conductive layer for the first sensor electrode that is flush with the end face of the layer and outputting an input signal,
It is formed on the main surface of the semiconductor substrate and is formed on the first conductive layer for the second sensor electrode and the first conductive layer for the second sensor electrode, and the end face is the first conductive layer for the second sensor electrode. A second sensor electrode provided with a second conductive layer for the second sensor electrode that is flush with the end face of the layer, and an input signal output from the first sensor electrode is input as an output signal.
The side surface of the first conductive layer for the first sensor electrode, the side surface and the outer periphery of the surface of the second conductive layer for the first sensor electrode, the side surface of the first conductive layer for the second sensor electrode, and the second sensor electrode. An upper protective film that covers the side surface and the outer periphery of the surface of the second conductive layer and exposes the surface of a region defined according to the first sensor electrode of the second conductive layer for the first sensor electrode.
Corresponding to the first sensor electrode, it is electrically connected to the first sensor electrode and is formed on the first conductive layer for the first electrode and the first conductive layer for the first electrode, and the end face is said. A first electrode having a second conductive layer for the first electrode that is flush with the end face of the first conductive layer for the first electrode,
Corresponding to the second sensor electrode and electrically connected to the second sensor electrode, it is formed on the first conductive layer for the second electrode and the first conductive layer for the second electrode, and the end face is the first. A second electrode having a second conductive layer for a second electrode that is flush with the end face of the first conductive layer for two electrodes,
With
The upper protective film further includes an opening that exposes the upper surfaces of the first electrode and the second electrode, and the upper surface of the first electrode corresponding to the opening is provided with a second conductive material for the first electrode. The layer is not provided and the first conductive layer for the first electrode is exposed, and the second conductive layer for the second electrode is provided on the upper surface of the second electrode corresponding to the opening. The first conductive layer for the second electrode is exposed.
Semiconductor device.
請求項1に記載の半導体装置。 The input signal output from the first sensor electrode is input to the second sensor electrode as an output signal via the soil.
The semiconductor device according to claim 1.
請求項1または請求項2に記載の半導体装置。 The second conductive layer for the first sensor electrode and the second conductive layer for the second sensor electrode are made of a substance containing Ti.
The semiconductor device according to claim 1 or 2.
請求項1から請求項3のいずれか1項に記載の半導体装置。 The opening of the upper protective film corresponding to the first electrode and the second electrode has a step on the periphery.
The semiconductor device according to any one of claims 1 to 3.
請求項1から請求項4のいずれか1項に記載の半導体装置。 The outer peripheral portion of the upper surface of the first electrode is in contact with the upper protective film via the second conductive layer for the first electrode, and the outer peripheral portion of the upper surface of the second electrode is the second electrode for the second electrode. It is in contact with the upper protective film via a conductive layer.
The semiconductor device according to any one of claims 1 to 4.
請求項1から請求項5のいずれか1項に記載の半導体装置。 The first sensor electrode, the second sensor electrode, the first electrode, and the second electrode are formed on the main surface of the semiconductor substrate via an insulating layer.
The semiconductor device according to any one of claims 1 to 5.
前記制御部は交流信号である前記入力信号を前記第1センサ電極に出力し、前記第2センサ電極から入力される前記出力信号と前記入力信号との位相差並びにインピーダンスの変化量により、土壌中の水分量を算出する、
請求項2に記載の半導体装置。 The first sensor electrode and the second sensor electrode are connected to the control unit, and the first sensor electrode and the second sensor electrode are connected to the control unit.
The control unit outputs the input signal, which is an AC signal, to the first sensor electrode, and the phase difference between the output signal and the input signal input from the second sensor electrode and the amount of change in impedance are determined in the soil. Calculate the amount of water in
The semiconductor device according to claim 2.
半導体基板の主面上に、第1導電層と第2導電層とが順に連続して積層された積層膜を形成する積層膜形成工程と、
前記積層膜をドライエッチングによりパターニングして、センサ電極を前記センサ電極形成領域に形成すると共に、実装電極を前記実装電極形成領域に形成する電極形成工程と、
前記主面と、前記センサ電極と前記実装電極との表面の外周と、を被覆すると共に、前記センサ電極の前記第2導電層を露出する開口部と前記実装電極の前記第2導電層を露出する開口部を有する上層保護膜を形成する上層保護膜形成工程と、
前記センサ電極の前記第2導電層を露出する開口部を被覆すると共に前記実装電極の前記第2導電層を露出する開口部を内包する領域を露出するマスクレイヤを形成するマスクレイヤ形成工程と、
前記マスクレイヤに応じた領域をエッチングすることで、前記実装電極の前記第2導電層を除去する第2導電層除去工程と、
を含む半導体装置の製造方法。 A step of preparing a semiconductor substrate having a sensor electrode forming region and a mounting electrode forming region adjacent to the sensor electrode forming region on the main surface, and
A laminated film forming step of forming a laminated film in which a first conductive layer and a second conductive layer are continuously laminated in this order on a main surface of a semiconductor substrate.
An electrode forming step of patterning the laminated film by dry etching to form a sensor electrode in the sensor electrode forming region and forming a mounting electrode in the mounting electrode forming region.
The main surface and the outer periphery of the surface of the sensor electrode and the mounting electrode are covered, and the opening for exposing the second conductive layer of the sensor electrode and the second conductive layer of the mounting electrode are exposed. An upper layer protective film forming step of forming an upper layer protective film having an opening to be formed,
A mask layer forming step of covering an opening that exposes the second conductive layer of the sensor electrode and forming a mask layer that exposes a region including an opening that exposes the second conductive layer of the mounting electrode.
A second conductive layer removing step of removing the second conductive layer of the mounting electrode by etching a region corresponding to the mask layer.
A method for manufacturing a semiconductor device including.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146584A JP6883777B2 (en) | 2016-07-26 | 2016-07-26 | Semiconductor devices and methods for manufacturing semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146584A JP6883777B2 (en) | 2016-07-26 | 2016-07-26 | Semiconductor devices and methods for manufacturing semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018017558A JP2018017558A (en) | 2018-02-01 |
JP6883777B2 true JP6883777B2 (en) | 2021-06-09 |
Family
ID=61081291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016146584A Active JP6883777B2 (en) | 2016-07-26 | 2016-07-26 | Semiconductor devices and methods for manufacturing semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6883777B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7356730B2 (en) * | 2018-10-22 | 2023-10-05 | 国立大学法人静岡大学 | Soil evaluation sensor, soil evaluation system, electrode for soil evaluation sensor, and device for obtaining soil impedance characteristics |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63201559A (en) * | 1987-02-17 | 1988-08-19 | Sharp Corp | Detecting element |
JPH0781975B2 (en) * | 1989-11-27 | 1995-09-06 | 山武ハネウエル株式会社 | Moisture sensitive element |
JP2959085B2 (en) * | 1990-09-19 | 1999-10-06 | エヌオーケー株式会社 | Humidity sensor |
JP2001356309A (en) * | 2000-06-14 | 2001-12-26 | Matsushita Electric Ind Co Ltd | Method for manufacturing ferrodielectric thin film |
WO2011158812A1 (en) * | 2010-06-17 | 2011-12-22 | 国立大学法人豊橋技術科学大学 | Specification device for water status of soil, and method for same |
JP5603193B2 (en) * | 2010-09-29 | 2014-10-08 | 株式会社日立製作所 | Gas sensor |
-
2016
- 2016-07-26 JP JP2016146584A patent/JP6883777B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018017558A (en) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012046501A1 (en) | Humidity detection sensor and process for production thereof | |
RU2321101C1 (en) | Method for manufacturing semiconductor devices | |
JP2007192622A (en) | Humidity sensor and semiconductor device having the same | |
CN106098639B (en) | Wafer encapsulation body and its manufacturing method | |
TWI650690B (en) | Touch panel and manufacture method and electronic device thereof | |
JP2011061183A (en) | Method of manufacturing circuit board | |
CN102870209B (en) | The manufacture method of circuit arrangement | |
JP5433228B2 (en) | Manufacturing method of semiconductor device | |
JP6883777B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP4742577B2 (en) | Pressure sensor and manufacturing method thereof | |
JP2010056266A (en) | Method of manufacturing semiconductor apparatus | |
JP3825355B2 (en) | Electronic component provided with bump electrode and method of manufacturing the same | |
CN109037049B (en) | Method for completely removing metal layer between wafer-level SOI material and glass electrostatic bonding surface | |
TWI823495B (en) | Examination method of patterned metal layer and semiconductor structure | |
JP6884338B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
US20240186262A1 (en) | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus | |
JP2015149327A (en) | Semiconductor device, and method of manufacturing the same | |
JP2000114531A (en) | Manufacture of semiconductor device | |
KR100536804B1 (en) | A method for monitoring a process of polyimide passivation | |
JP6207716B2 (en) | Semiconductor device | |
JP6611362B2 (en) | Capacitive humidity sensor | |
JP6477225B2 (en) | Gas sensor device component, gas sensor device and manufacturing method thereof, information processing system | |
JP2820008B2 (en) | Semiconductor device thickness monitoring structure and monitoring method | |
JP4195047B2 (en) | Photon detection sensor and plasma processing apparatus for plasma process | |
JP2012059801A (en) | Semiconductor device and method of manufacturing the semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6883777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |