JP6881283B2 - Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer - Google Patents
Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer Download PDFInfo
- Publication number
- JP6881283B2 JP6881283B2 JP2017251023A JP2017251023A JP6881283B2 JP 6881283 B2 JP6881283 B2 JP 6881283B2 JP 2017251023 A JP2017251023 A JP 2017251023A JP 2017251023 A JP2017251023 A JP 2017251023A JP 6881283 B2 JP6881283 B2 JP 6881283B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- silicon wafer
- film
- outer peripheral
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 124
- 229910052710 silicon Inorganic materials 0.000 title claims description 124
- 239000010703 silicon Substances 0.000 title claims description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 75
- 230000001681 protective effect Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 125
- 238000009826 distribution Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- 230000007717 exclusion Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009546 growth abnormality Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明はエピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハに関し、特に、エピタキシャル膜の平坦度が高められたエピタキシャルシリコンウェーハおよびその製造方法に関する。 The present invention relates to a method for manufacturing an epitaxial silicon wafer and an epitaxial silicon wafer, and more particularly to an epitaxial silicon wafer having an enhanced flatness of an epitaxial film and a method for manufacturing the same.
エピタキシャルシリコンウェーハは、基板となるシリコンウェーハの片面にシリコンソースガスを吹き付けてエピタキシャル膜を成長させたウェーハであり、メモリー系デバイス、ロジック系デバイス、撮像デバイスなどの幅広い用途に使用されている。 The epitaxial silicon wafer is a wafer in which a silicon source gas is sprayed on one side of a silicon wafer as a substrate to grow an epitaxial film, and is used in a wide range of applications such as memory devices, logic devices, and imaging devices.
半導体デバイスの集積度の向上のためには、エピタキシャルシリコンウェーハの平坦度は重要な要素の一つであるため、平坦度の高いエピタキシャルシリコンウェーハが強く求められている。さらに、1枚のエピタキシャルシリコンウェーハからより多くの半導体素子を作るためにも、ウェーハの全面、特に外周部領域まで平坦な形状が要求されるようになってきている。ウェーハの表面のフラットネス(平坦度)を測定するときのエッジ除外領域(Edge Exclusion)は、従来、ウェーハエッジから3mmであったものが、現状では、2mmへと進んでおり、さらには1mmまでの縮小化も要求されつつある。 Since the flatness of an epitaxial silicon wafer is one of the important factors for improving the degree of integration of a semiconductor device, an epitaxial silicon wafer having a high flatness is strongly demanded. Further, in order to make more semiconductor elements from one epitaxial silicon wafer, a flat shape is required to the entire surface of the wafer, particularly to the outer peripheral region. The edge exclusion region (Edge Exclusion) when measuring the flatness of the surface of a wafer has been 3 mm from the wafer edge in the past, but at present, it has advanced to 2 mm, and further to 1 mm. Is also required to be reduced.
ところが、ウェーハの外周部領域では、結晶方位の違いによるエピタキシャル膜の成長速度の違いからエピタキシャル膜の厚みの変化が生じ、エピタキシャル膜の厚みの均一化を図ることが困難であることが分かってきた。この結晶方位によるエピタキシャル膜の厚みの変化は、形成するエピタキシャル膜の厚みが厚くなるほど、より顕在化することが明らかになってきた。 However, in the outer peripheral region of the wafer, it has been found that it is difficult to make the thickness of the epitaxial film uniform because the thickness of the epitaxial film changes due to the difference in the growth rate of the epitaxial film due to the difference in crystal orientation. .. It has become clear that this change in the thickness of the epitaxial film due to the crystal orientation becomes more apparent as the thickness of the epitaxial film formed becomes thicker.
結晶方位によるエピタキシャル膜の厚みの変化を低減するために、例えば、特許文献1には、シリコンウェーハのおもて面側における面取り幅を200μm以下に縮小する方法が提案されている。この方法によれば、エピタキシャル膜の成長速度方位依存性が抑制されることから、外周部領域における平坦度を高めることが可能となることが報告されている。
In order to reduce the change in the thickness of the epitaxial film due to the crystal orientation, for example,
また、特許文献2では、エピタキシャル成長条件であるガス濃度、成長温度、チャンバー内圧力などを調整することにより、エピタキシャル膜の成長速度方位依存性を解消できることが報告されている。
Further,
しかしながら、特許文献1に記載の方法では、エピタキシャル膜の成長速度方位依存性の解消には有効ではあるものの、ウェーハの面取り幅を200μm以下の幅まで狭くしなければならず、面取り幅が広い場合には、十分な平坦度が得られないことになる。また、面取り幅を狭くし過ぎると、面取り部に加工ダメージが残りやすく、面取り部からのスリップ転位が発生し易くなるおそれもある。一方、特許文献2に記載の方法のような、エピタキシャル成長時の炉内圧力を調整だけではエピタキシャル膜の成長速度方位依存性の解消は不十分であり、十分な平坦度を得ることができない。
However, although the method described in
したがって、本発明の目的は、エピタキシャル膜の平坦度が全面的に高められたエピタキシャルシリコンウェーハ及びその製造方法を提供することにある。 Therefore, an object of the present invention is to provide an epitaxial silicon wafer in which the flatness of the epitaxial film is entirely enhanced, and a method for manufacturing the same.
上記課題を解決するため、本発明は、外周端に面取り部が形成され、面方位が(100)面もしくは(110)面からなるシリコンウェーハの主面にエピタキシャル膜を形成するエピタキシャルシリコンウェーハの製造方法であって、前記シリコンウェーハの前記面取り部に保護膜を形成する保護膜形成工程と、前記シリコンウェーハの中央部よりも外周部におけるエピタキシャル膜の成長速度が遅くなるように、前記保護膜形成工程後のシリコンウェーハ上に前記エピタキシャル膜を形成するエピタキシャル膜形成工程を有することを特徴とする。 In order to solve the above problems, the present invention manufactures an epitaxial silicon wafer in which a chamfered portion is formed at the outer peripheral end and an epitaxial film is formed on the main surface of the silicon wafer having a plane orientation of (100) plane or (110) plane. The method is a protective film forming step of forming a protective film on the chamfered portion of the silicon wafer, and forming the protective film so that the growth rate of the epitaxial film on the outer peripheral portion is slower than that of the central portion of the silicon wafer. It is characterized by having an epitaxial film forming step of forming the epitaxial film on the silicon wafer after the step.
本発明によれば、面取り部に保護膜を形成することで、外周部領域におけるエピタキシャル膜の成長速度方位依存性の影響を抑えることができ、エピタキシャル膜の周方向の厚み分布の均一化を図ることができる。また外周部領域のエピタキシャル成長を弱めることにより、外周部におけるエピタキシャル膜の厚みの増加を抑制することができる。したがって、エピタキシャル膜の平坦度が全面的に高められたエピタキシャルシリコンウェーハを提供することができる。 According to the present invention, by forming a protective film on the chamfered portion, the influence of the growth rate orientation dependence of the epitaxial film in the outer peripheral region can be suppressed, and the thickness distribution in the circumferential direction of the epitaxial film can be made uniform. be able to. Further, by weakening the epitaxial growth in the outer peripheral region, it is possible to suppress an increase in the thickness of the epitaxial film in the outer peripheral region. Therefore, it is possible to provide an epitaxial silicon wafer in which the flatness of the epitaxial film is totally improved.
本発明において、前記保護膜形成工程は、少なくとも前記シリコンウェーハの結晶方位<100>の方向の前記面取り部に前記保護膜を形成することが好ましく、前記シリコンウェーハの前記面取り部の全周に亘って前記保護膜を形成することもまた好ましい。結晶方位<100>の方向に存在する面取り部の一部を保護膜で覆うことにより、エピタキシャル膜の成長速度方位依存性を抑えることができる。またシリコンの外周部領域の全周を保護膜で覆う場合も、エピタキシャル膜の成長速度方位依存性がなくなるので、エピタキシャル膜形成工程において原料ソースガスが外周部領域に付着する量を一様にすることができる。したがって、エピタキシャル成長で発生する外周部領域のエピタキシャル膜の周期的な膜厚変化を抑制することができる。 In the present invention, in the protective film forming step, it is preferable to form the protective film on the chamfered portion at least in the direction of the crystal orientation <100> of the silicon wafer, and the protective film is formed over the entire circumference of the chamfered portion of the silicon wafer. It is also preferable to form the protective film. By covering a part of the chamfered portion existing in the direction of the crystal orientation <100> with a protective film, the growth rate orientation dependence of the epitaxial film can be suppressed. Also, when the entire circumference of the outer peripheral region of silicon is covered with a protective film, the growth rate orientation dependence of the epitaxial film is eliminated, so that the amount of the raw material source gas adhering to the outer peripheral region is made uniform in the epitaxial film forming step. be able to. Therefore, it is possible to suppress the periodic change in film thickness of the epitaxial film in the outer peripheral region generated by the epitaxial growth.
本発明において、前記保護膜は酸化膜であることが好ましい。この場合において、前記エピタキシャル膜形成工程は、塩化水素ガスを添加した原料ソースガスを用いてエピタキシャル成長を行うことが好ましい。これにより、酸化膜上でのシリコン成長を抑制することができ、ノジュールと呼ばれる粒状シリコンの発生を防止することができる。 In the present invention, the protective film is preferably an oxide film. In this case, in the epitaxial film forming step, it is preferable to carry out epitaxial growth using a raw material source gas to which hydrogen chloride gas is added. As a result, the growth of silicon on the oxide film can be suppressed, and the generation of granular silicon called nodules can be prevented.
本発明によるエピタキシャルシリコンウェーハの製造方法は、前記エピタキシャル膜形成工程後、前記保護膜を除去する保護膜除去工程をさらに有することが好ましい。これによれば、外周部領域に発生するエピタキシャル欠陥を除去することができる。 The method for manufacturing an epitaxial silicon wafer according to the present invention preferably further includes a protective film removing step of removing the protective film after the epitaxial film forming step. According to this, the epitaxial defect generated in the outer peripheral region can be removed.
また、本発明によるエピタキシャルシリコンウェーハは、外周端に面取り部を備え、主面が(100)面もしくは(110)面からなるシリコンウェーハ上にエピタキシャル膜を備えるエピタキシャルシリコンウェーハであって、前記エピタキシャル膜は厚さ2μm以上であり、かつ前記外周端より径方向に1mm〜3mmの外周部領域における周方向および径方向それぞれのエピタキシャル膜の厚みのPV値(Peak to Valley)が0.05μm以下であることを特徴とする。この場合において、前記面取り部の表面には粒状シリコンが存在しないことが好ましい。本発明によれば、平坦度が高く高品質なエピタキシャルシリコンウェーハを提供することができ、1枚のエピタキシャルシリコンウェーハからより多くの半導体チップを取り出すことができ、さらには半導体デバイスの集積度を向上させることができる。 Further, the epitaxial silicon wafer according to the present invention is an epitaxial silicon wafer having a chamfered portion at the outer peripheral end and having an epitaxial film on a silicon wafer whose main surface is a (100) surface or a (110) surface. Is 2 μm or more in thickness, and the PV value (Peak to Valley) of the thickness of the epitaxial film in the circumferential direction and the radial direction in the outer peripheral region of 1 mm to 3 mm in the radial direction from the outer peripheral edge is 0.05 μm or less. It is characterized by that. In this case, it is preferable that no granular silicon is present on the surface of the chamfered portion. According to the present invention, it is possible to provide a high-quality epitaxial silicon wafer having high flatness, more semiconductor chips can be taken out from one epitaxial silicon wafer, and the degree of integration of semiconductor devices is improved. Can be made to.
本発明によれば、エピタキシャル膜の平坦度が全面的に高められたエピタキシャルシリコンウェーハ及びその製造方法を提供することができる。 According to the present invention, it is possible to provide an epitaxial silicon wafer in which the flatness of the epitaxial film is totally improved and a method for manufacturing the same.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、主面が(100)面であるエピタキシャルシリコンウェーハにおけるエピタキシャル膜の膜厚分布を説明するための図であり、(a)は上面図、(b)は外周部領域の周方向における膜厚分布を示すグラフである。外周部領域とは、ウェーハの外周端から径方向に1〜3mmの領域を指す。 1A and 1B are views for explaining the film thickness distribution of an epitaxial film in an epitaxial silicon wafer whose main surface is the (100) surface, where FIG. 1A is a top view and FIG. 1B is a circumferential direction of an outer peripheral region. It is a graph which shows the film thickness distribution. The outer peripheral region refers to a region of 1 to 3 mm in the radial direction from the outer peripheral edge of the wafer.
図1(a)に示すように、主面が(100)面であるエピタキシャルシリコンウェーハの<110>方位を基準結晶方位とすると、<110>方位は、0度(360度),90度,180度,270度に対応する。これに対し、<100>方位は、45度,135度,225度,315度に対応する。そして、エピタキシャル膜の外周部領域の膜厚は、図1(b)に示すように、<110>方位に対応する部分において厚く、<100>方位に対応する部分において薄くなる。つまり、エピタキシャル膜の外周部領域には、周方向に90度周期の膜厚変化が生じる。 As shown in FIG. 1A, assuming that the <110> orientation of the epitaxial silicon wafer whose main surface is the (100) plane is the reference crystal orientation, the <110> orientations are 0 degrees (360 degrees), 90 degrees, and so on. It corresponds to 180 degrees and 270 degrees. On the other hand, the <100> orientation corresponds to 45 degrees, 135 degrees, 225 degrees, and 315 degrees. Then, as shown in FIG. 1B, the film thickness of the outer peripheral region of the epitaxial film is thicker in the portion corresponding to the <110> orientation and thin in the portion corresponding to the <100> orientation. That is, in the outer peripheral region of the epitaxial film, a film thickness change with a period of 90 degrees occurs in the circumferential direction.
これは、<100>方位の外周部領域ではエピタキシャル膜の成長速度が遅く、<110>方位の外周部領域では成長速度が速いためである。このような現象が生じるのは、下地となるシリコンウェーハの結晶方位によってエピタキシャル膜の成長速度が異なるからであり、この現象は成長速度方位依存性と呼ばれる。成長速度方位依存性による膜厚変動は、ウェーハの中心部においては発生せず、ウェーハの外周端から1〜3mm程度の外周部領域において発生し、その影響はウェーハの外周端に近いほど顕著となる。エピタキシャル膜の膜厚変動幅は、エピタキシャル膜の目標膜厚によっても異なるが、100〜200nm程度である。成長速度方位依存性が生じるメカニズムは以下の通りである。 This is because the growth rate of the epitaxial film is slow in the outer peripheral region of the <100> orientation, and the growth rate is high in the outer peripheral region of the <110> orientation. This phenomenon occurs because the growth rate of the epitaxial film differs depending on the crystal orientation of the underlying silicon wafer, and this phenomenon is called growth rate orientation dependence. The change in film thickness due to the growth rate orientation dependence does not occur in the central part of the wafer, but occurs in the outer peripheral region of about 1 to 3 mm from the outer peripheral edge of the wafer, and the effect is more remarkable as it is closer to the outer peripheral edge of the wafer. Become. The film thickness variation width of the epitaxial film varies depending on the target film thickness of the epitaxial film, but is about 100 to 200 nm. The mechanism by which the growth rate orientation dependence occurs is as follows.
図2は、エピタキシャルシリコンウェーハ1の外周部領域21の断面図であり、(a)は<100>方位における断面を示し、(b)は<110>方位における断面を示している。
2A and 2B are cross-sectional views of the outer
図2(a)及び図2(b)に示すように、本実施形態によるエピタキシャルシリコンウェーハ1は、シリコンウェーハ2と、シリコンウェーハ2の一方の主面(おもて面23)に形成されたエピタキシャル膜3を有している。また、シリコンウェーハ2のおもて面23の結晶面は(100)面である。おもて面23の反対側に位置する裏面24にはエピタキシャル膜3は形成されない。外周部領域21は、ウェーハの外周端近傍の領域であり、さらにその外周には、面取りされた面取り部22が存在する。エピタキシャル膜3は、シリコンソースガス4をシリコンウェーハ2のおもて面23に供給することによって形成される。
As shown in FIGS. 2A and 2B, the
図2(a)に示すように、<100>方位の面取り部22に形成されるエピタキシャル膜3には成長速度が速い(110)面が存在し、この部位でのエピタキシャル成長が促進される。その結果、おもて面23の外周部領域21上におけるシリコンソースガス4の濃度が低下し、当該外周部領域21においてエピタキシャル膜3の成長が抑制される。一方、図2(b)に示すように、<110>方位の面取り部22に形成されるエピタキシャル膜3には、成長速度が遅い(311)面および(111)面が存在するため、この部位でのエピタキシャル成長が抑制される。その結果、おもて面23の外周部領域21上におけるシリコンソースガス4の濃度が高まり、当該外周部領域21においてエピタキシャル膜3の成長が促進される。このようなメカニズムにより、おもて面23の外周部領域21上のエピタキシャル膜3の膜厚は、<100>方位では薄く、<110>方位では厚くなる。
As shown in FIG. 2A, the
本実施形態は、このような成長速度方位依存性によって生じるエピタキシャル膜3の膜厚変動を防止すべく、シリコンウェーハ2のおもて面23の面取り部22にあらかじめ保護膜を形成しておく。
In this embodiment, a protective film is formed in advance on the chamfered
図3は、本発明の第1の実施の形態によるエピタキシャルシリコンウェーハの製造方法を説明するための図であって、(a)は上面図、(b)はA−A方向の断面図、(c)は(a)のB−B方向の断面図である。 3A and 3B are views for explaining a method for manufacturing an epitaxial silicon wafer according to the first embodiment of the present invention, in which FIG. 3A is a top view and FIG. 3B is a sectional view taken along the line AA. c) is a cross-sectional view of (a) in the BB direction.
図3(a)〜(c)に示すように、シリコンウェーハ2の外周端のおもて面側及び裏面側のコーナー部は面取り加工され、面取り部22には保護膜5がウェーハの全周にわたって均一に形成されている。保護膜5としては、面取り部22の表面を覆うことができる材料であれば特に限定されず、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜などを挙げることができ、例えばCVD法や熱酸化により形成することができる。シリコンウェーハ2の面取り部22に保護膜5を形成する方法としては、例えば、複数枚のシリコンウェーハ2を重ね合わせて面取り部22だけを露出させた状態でCVD法などの成膜処理を行う方法を採用することができる。
As shown in FIGS. 3A to 3C, the corner portions on the front surface side and the back surface side of the outer peripheral end of the
本実施形態において、保護膜5は<100>方位に対応する45度、135度、225度、315度の面取り部22を覆っているだけでなく、<110>方位に対応する0度(360度)、90度、180度、270度の面取り部22を覆っている。保護膜5が面取り部22を覆っている場合、当該面取り部22においてエピタキシャル膜3は形成されないので、エピタキシャル膜3の膜厚変動が生じることもない。したがって、外周部領域21におけるエピタキシャル膜3の周方向の膜厚変動を防止することができる。
In the present embodiment, the
図4は、図3に示したシリコンウェーハ2のおもて面にエピタキシャル膜3が形成されてなるエピタキシャルシリコンウェーハ1の構成を示す断面図であって、(a)は全体図、(b)は端部断面図である。
4A and 4B are cross-sectional views showing a configuration of an
図4(a)及び(b)に示すように、エピタキシャルシリコンウェーハ1は、主面が(100)面であるシリコンウェーハ2と、シリコンウェーハ2のおもて面に形成されたエピタキシャル膜3とを有している。シリコンウェーハ2の外周端には面取り加工が施されており、シリコンウェーハ2の面取り部22には上述の保護膜5が形成されている。そのため、<110>方位に対応する外周部領域21のエピタキシャル膜3の膜厚と、<100>方位に対応する外周部領域21のエピタキシャル膜3の膜厚との差が小さくなり、これによりウェーハの外周部領域21においてエピタキシャル膜3の90度周期の膜厚変化が生じることがない。
As shown in FIGS. 4A and 4B, the
図4(b)に示すように、保護膜5は外周部領域21から離れていることが好ましく、保護膜5から外周部領域21に形成されるエピタキシャル膜3までの間隔dは10〜200μmであることが好ましく、10〜100μmとすることが特に望ましい。例えばエッジ研磨などで保護膜5の除去する場合にエピタキシャル膜3の外周端も除去されてしまうおそれがあるが、間隔dを設けることにより、エピタキシャル膜3も一緒に除去されてしまう事態を回避することができる。外周部領域21の径方向の外側はエッジ除外領域であり、面取り部22はエッジ除外領域内に形成されている。例えば、エッジ除外領域の幅は1mmであり、面取り部の幅は350〜750μmである。
As shown in FIG. 4B, the
このように、本実施形態においては、エピタキシャル膜3が成長速度方位依存性の影響を受けないので、エピタキシャル膜3の表面の周方向に周期的な凹凸をなくすことができ、エピタキシャル膜3の外周部領域の周方向の平坦度を高めることができる。
As described above, in the present embodiment, since the
図4に示したエピタキシャルシリコンウェーハ1の保護膜5は最終的に除去されてもよい。例えば、保護膜5が酸化膜であれば、エピタキシャル膜表面の粗さを悪化させない程度の弱いエッチング作用のフッ酸溶液で洗浄して除去すればよい。また、保護膜が樹脂系の膜であれば、研磨などの機械加工により除去すればよく、この場合、図4(b)で示すような、面取り部に酸化膜を設けていないクリアランス部分を設けておくことが望ましい。
The
上記のように、面取り部22の全周に保護膜5を形成した場合、周方向の結晶方位依存性を解消して周方向のエピタキシャル膜3の厚み分布の均一化が可能であるが、一方では、保護膜5が形成された面取り部22のエピタキシャル成長速度は遅くなるため、図5に示すように、外周部領域21の全周全域に亘ってエピタキシャル膜3が厚くなってしまい、径方向の厚み分布が均一にならないという問題がある。
As described above, when the
そこで本実施形態では、ウェーハ中央部におけるエピタキシャル成長速度よりも外周部におけるエピタキシャル成長速度が遅くなる条件でエピタキシャル成長を行うことにより、径方向の厚み分布を調整する。具体的には、ウェーハの外周部領域21の温度を低くしたり、あるいは外周部領域21に向かう原料ソースガスの流れを少なくすることにより、ウェーハ中央部よりも外周部領域におけるエピタキシャル成長速度を遅くする。このように、面取り部22に保護膜5を形成することで周方向の膜厚の不均一性を解消することができ、エピタキシャル膜の成長速度を制御することで径方向(面内)の膜厚の不均一性を解消することができる。
Therefore, in the present embodiment, the thickness distribution in the radial direction is adjusted by performing epitaxial growth under the condition that the epitaxial growth rate at the outer peripheral portion is slower than the epitaxial growth rate at the central portion of the wafer. Specifically, by lowering the temperature of the outer
エピタキシャル膜形成工程において、シリコンウェーハ2の面取り部22に保護膜5としての酸化膜が形成された状態のままエピタキシャル成長を実施すると、面取り部22にノジュール(粒状シリコン)が発生する確率が高くなる。ノジュールは、目視で観察可能(0.3μm以上)な大きさを有する塊粒状の多結晶シリコン突起物であり、搬送中にウェーハから剥離してパーティクルを発生させたり、クラウンと呼ばれるエピタキシャル成長異常を引き起こす原因となる。本実施形態においては、エピタキシャル成長に使用するトリクロロシラン等の原料ソースガスに塩化水素ガスを少量混合することにより、ノジュールの発生を防止することができる。
In the epitaxial film forming step, if epitaxial growth is carried out with the oxide film as the
図6は、本発明の第2の実施の形態によるエピタキシャルシリコンウェーハの製造方法を説明するための図であって、(a)は上面図、(b)はA−A方向の断面図、(c)は(a)のB−B方向の断面図である。 6A and 6B are views for explaining a method for manufacturing an epitaxial silicon wafer according to a second embodiment of the present invention, in which FIG. 6A is a top view and FIG. 6B is a sectional view taken along the line AA. c) is a cross-sectional view of (a) in the BB direction.
図6(a)に示すように、シリコンウェーハ2の面取り部22には保護膜5が選択的に形成されている。保護膜5は、図6(b)に示すように<110>方位(ウェーハ中心から0度,90度,180度,270度の方向)の面取り部22を覆っていないが、図6(c)に示すように<100>方位(ウェーハ中心から45度,135度,225度,315度の方向)の面取り部22を覆っている。そのため、<100>方位の外周部領域21のエピタキシャル膜3は、保護膜5によってその成長が促進されるが、<110>方位の外周部領域21のエピタキシャル膜3は保護膜5の影響を受けることなく成長する。保護膜5を形成する領域幅は<100>方位を中心に±22.5度以上であることが好ましい。保護領域の幅が広くなるほど周方向の膜厚変動を低減することができる。
As shown in FIG. 6A, the
以下、このような保護膜5を有するシリコンウェーハ2を用いたエピタキシャルシリコンウェーハの製造方法について詳細に説明する。
Hereinafter, a method for manufacturing an epitaxial silicon wafer using the
エピタキシャルシリコンウェーハの製造では、まず図6に示すように、面取り部22に保護膜5が形成されたシリコンウェーハ2を用意する。シリコンウェーハ2の主面に対するテーパ面の角度は20°以上であることが好ましい。
In the manufacture of an epitaxial silicon wafer, first, as shown in FIG. 6, a
次に、保護膜5が形成されたシリコンウェーハ2のおもて面に周知の方法でエピタキシャル膜3を形成するエピタキシャル膜形成工程を開始する。このとき、<100>方位の面取り部22には保護膜5が存在するので、<100>方位の外周部領域21のエピタキシャル膜3は、保護膜5によってその成長が促進される。一方、<110>方位の面取り部22には保護膜5が存在しないので、<110>方位の外周部領域21のエピタキシャル膜3は、面取り部22の<110>方位の影響を受けながら、<100>方位の面取り部22のエピタキシャル膜3よりも早く成長する。したがって、<110>方位の外周部領域21のエピタキシャル膜3は、<100>方位の外周部領域21のエピタキシャル膜3とほぼ同じ厚さとなる。
Next, an epitaxial film forming step of forming the
以上説明したように、本実施形態によるエピタキシャルシリコンウェーハの製造方法は、成長速度方位依存性によるエピタキシャル膜3の周方向の膜厚変動が発生しないように、シリコンウェーハ2の面取り部22をあらかじめ保護膜5で覆っていることから、エピタキシャル膜3の表面の平坦性をウェーハの端部近傍に亘って高めることが可能となる。これにより、エッジ除外領域が縮小されることから、1枚のエピタキシャルシリコンウェーハからより多くの半導体チップを取り出すことが可能となる。
As described above, in the method for manufacturing an epitaxial silicon wafer according to the present embodiment, the chamfered
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the present invention, and these are also the present invention. Needless to say, it is included in the range.
例えば、上記実施形態では、主面が(100)面であるシリコンウェーハを用いた例を説明したが、本発明がこれに限定されるものではない。したがって、主面が(110)面であるシリコンウェーハを用いても構わないし、主面が(111)面であるシリコンウェーハを用いても構わない。 For example, in the above embodiment, an example using a silicon wafer whose main surface is the (100) surface has been described, but the present invention is not limited thereto. Therefore, a silicon wafer whose main surface is the (110) surface may be used, or a silicon wafer whose main surface is the (111) surface may be used.
主面が(110)面であるシリコンウェーハ2の面取り部22に保護膜5を選択的に形成する場合には、図8に示すように、成長速度方位依存性によるエピタキシャル膜の膜厚分布が180度周期となることから、このようなシリコンウェーハ2を用いる場合は、面取り部22に180度周期の保護膜5を形成しておけばよい。この場合、保護膜5を形成する領域幅は90度以上、すなわち、<100>方位を中心に±45度以上であることが好ましい。
When the
また、主面が(111)面であるシリコンウェーハ2の面取り部22に保護膜5を選択的に形成する場合には、図9に示すように、成長速度方位依存性によるエピタキシャル膜の膜厚分布が60度周期となることから、このようなシリコンウェーハ2を用いる場合は、面取り部22に60度周期の保護膜5を形成しておけばよい。この場合、保護膜5を形成する領域幅は30度以上であることが好ましい。
Further, when the
<実施例1>
直径300mm、厚さ775μm、面取り幅300μm、結晶面(100)面のシリコンウェーハを準備した。このシリコンウェーハの面取り部の周方向全域にCVD法により厚さ2000Åの酸化膜を形成した。
<Example 1>
A silicon wafer having a diameter of 300 mm, a thickness of 775 μm, a chamfer width of 300 μm, and a crystal plane (100) plane was prepared. An oxide film having a thickness of 2000 Å was formed over the entire circumferential direction of the chamfered portion of the silicon wafer by the CVD method.
次に、シリコンウェーハの主面にエピタキシャル膜を形成した。エピタキシャル膜形成工程では、枚葉式エピタキシャル装置内のサセプタ上にシリコンウェーハを載置し、炉内に水素ガスを供給して1130℃の温度で30秒間の水素ベークを行った後、キャリアガスである水素ガスと共にシリコンソースガスとしてトリクロロシラン(SiHCl3)ガスを炉内に供給して、1130℃の温度でエピタキシャル成長を行い、シリコンウェーハの主面に、シリコンウェーハの中心部における厚みが2μmとなるようにエピタキシャル膜を形成した。 Next, an epitaxial film was formed on the main surface of the silicon wafer. In the epitaxial film forming step, a silicon wafer is placed on a susceptor in a single-wafer epitaxial apparatus, hydrogen gas is supplied into the furnace, hydrogen baking is performed at a temperature of 1130 ° C. for 30 seconds, and then a carrier gas is used. Trichlorosilane (SiHCl 3 ) gas is supplied into the furnace as a silicon source gas together with a certain hydrogen gas, and epitaxial growth is performed at a temperature of 1130 ° C., and the thickness at the center of the silicon wafer becomes 2 μm on the main surface of the silicon wafer. The epitaxial film was formed as described above.
またエピタキシャル膜形成工程では、ウェーハ外周部のエピタキシャル成長速度がウェーハ中央部の成長速度よりも遅くなるようにエピタキシャル成長処理を行った。具体的には、中央部の成長速度を2μm/min、外周部の成長速度を1.7μm/minとなるように、外周部に向かうガス流量を低下させた状態でエピタキシャル成長処理を行った。なお、成長速度条件は、本実施例の条件に限定されるものではなく、径方向の厚み分布に応じて条件を設定すればよく、概ね、中央部の成長速度に対して外周部の成長速度が5%〜30%遅くなる条件内に設定することが望ましい。なおウェハ中央部は、ウェーハ中心からR/2以内(Rはウェーハ半径)の領域として定義することができる。したがって、例えば300mmウェーハの場合、ウェーハ中央部は、ウェーハ中心から150mm以内の円形領域である。 Further, in the epitaxial film forming step, the epitaxial growth process was performed so that the epitaxial growth rate of the outer peripheral portion of the wafer was slower than the growth rate of the central portion of the wafer. Specifically, the epitaxial growth treatment was carried out in a state where the gas flow rate toward the outer peripheral portion was reduced so that the growth rate of the central portion was 2 μm / min and the growth rate of the outer peripheral portion was 1.7 μm / min. The growth rate condition is not limited to the condition of this embodiment, and the condition may be set according to the thickness distribution in the radial direction. Generally, the growth rate of the outer peripheral portion is relative to the growth rate of the central portion. It is desirable to set it within the condition that the speed is delayed by 5% to 30%. The central portion of the wafer can be defined as a region within R / 2 (R is the radius of the wafer) from the center of the wafer. Therefore, for example, in the case of a 300 mm wafer, the central portion of the wafer is a circular region within 150 mm from the center of the wafer.
その後、エピタキシャルシリコンウェーハをフッ酸で洗浄して、面取り部に形成した酸化膜を除去した。こうして、実施例1によるエピタキシャルシリコンウェーハを得た。 Then, the epitaxial silicon wafer was washed with hydrofluoric acid to remove the oxide film formed on the chamfered portion. In this way, the epitaxial silicon wafer according to Example 1 was obtained.
<実施例2>
実施例2では、トリクロロシラン(SiHCl3)ガス中に塩化水素(HCl)ガスを混合させた以外は、実施例1と同じ条件でエピタキシャル成長処理を行った。なお、HClガスを多量に混合させると、エピタキシャル成長そのものが困難になるおそれがあることから、HClガスの混合割合は多くても原料ガス流量に対して15%以下に留めることが望ましい。
<Example 2>
In Example 2, the epitaxial growth treatment was carried out under the same conditions as in Example 1 except that hydrogen chloride (HCl) gas was mixed with trichlorosilane (SiHCl 3) gas. If a large amount of HCl gas is mixed, epitaxial growth itself may become difficult. Therefore, it is desirable that the mixing ratio of HCl gas is at most 15% or less of the flow rate of the raw material gas.
<比較例1>
比較例1では、面取り部には酸化膜を形成せずに、ウェーハ外周部のエピタキシャル成長速度と中央部の成長速度が等しくなるよう、ウェーハ面内で一様にガス流量が等しく流れるようにガス流れを調整した以外は、実施例1と同じ条件でエピタキシャル成長処理を行った。
<Comparative example 1>
In Comparative Example 1, the gas flow rate is uniform in the wafer surface so that the epitaxial growth rate of the outer peripheral portion of the wafer and the growth rate of the central portion are equal to each other without forming an oxide film on the chamfered portion. The epitaxial growth treatment was carried out under the same conditions as in Example 1 except that the above was adjusted.
<比較例2>
比較例2では、面取り部に酸化膜を形成し、エピタキシャル成長処理後に酸化膜を除去した以外は、比較例1と同じ条件でエピタキシャル成長処理を行った。
<Comparative example 2>
In Comparative Example 2, the epitaxial growth treatment was performed under the same conditions as in Comparative Example 1 except that an oxide film was formed on the chamfered portion and the oxide film was removed after the epitaxial growth treatment.
<エピタキシャル膜の厚み測定>
実施例1,2並びに比較例1,2で得られた各エピタキシャルシリコンウェーハそれぞれについて、フーリエ変換型赤外分光光度計(FTIR:Fourier Transform Infrared spectrometer)用いて、外周部領域におけるエピタキシャル膜厚分布を測定した。具体的には、ウェーハの外周端より径方向に1mm、2mm、3mmの各地点における周方向の厚み分布を測定した。
<Measurement of epitaxial film thickness>
For each of the epitaxial silicon wafers obtained in Examples 1 and 2 and Comparative Examples 1 and 2, the epitaxial film thickness distribution in the outer peripheral region was measured using a Fourier Transform Infrared spectrometer (FTIR). It was measured. Specifically, the thickness distribution in the circumferential direction was measured at each point of 1 mm, 2 mm, and 3 mm in the radial direction from the outer peripheral edge of the wafer.
図9は、外周部領域におけるエピタキシャル膜の厚み分布の測定結果を示すグラフである。 FIG. 9 is a graph showing the measurement results of the thickness distribution of the epitaxial film in the outer peripheral region.
図9に示すように、実施例1、2では、面取り部に酸化膜を形成し、外周部でのエピタキシャル成長速度を低下させていることから、いずれも、エピタキシャルシリコンウェーハの外周端より径方向に1mm〜3mmの領域における周方向および径方向それぞれのエピタキシャル膜の厚みのPV値(Peak to Valley)が0.05μm以下となり、厚み分布が均一なエピタキシャルシリコンウェーハが得られた。なお、実施例1では面取り部において僅かなノジュールの発生が観察されたが、HClガスを混合させた実施例2では、ノジュールの発生は全く観察されなかった。 As shown in FIG. 9, in Examples 1 and 2, since an oxide film was formed on the chamfered portion to reduce the epitaxial growth rate on the outer peripheral portion, all of them were radially from the outer peripheral end of the epitaxial silicon wafer. The PV value (Peak to Valley) of the thickness of the epitaxial film in the circumferential direction and the radial direction in the region of 1 mm to 3 mm was 0.05 μm or less, and an epitaxial silicon wafer having a uniform thickness distribution was obtained. In Example 1, a slight amount of nodules was observed in the chamfered portion, but in Example 2 in which HCl gas was mixed, no nodules were observed at all.
一方、比較例1では、エピタキシャルシリコンウェーハの外周端より径方向に1mm〜3mmの領域における周方向および径方向それぞれのエピタキシャル膜の厚みのPV値が0.1μmを超える結果であり、周方向、径方向ともエピタキシャル膜の厚みのばらつきが大きかった。比較例2では、面取り部に酸化膜を形成していることから、周方向の厚みPV値は0.5μm以下であったものの、外周に向かうにつれてエピキシャル膜の厚みが大きくなり、径方向のPV値は0.1μmを超える結果であった。また、比較例2では面取り部において少量のノジュールの発生が確認された。 On the other hand, in Comparative Example 1, the PV value of the thickness of the epitaxial film in the circumferential direction and the radial direction in the region of 1 mm to 3 mm in the radial direction from the outer peripheral edge of the epitaxial silicon wafer exceeds 0.1 μm. There was a large variation in the thickness of the epitaxial film in both the radial direction. In Comparative Example 2, since the oxide film was formed on the chamfered portion, the thickness PV value in the circumferential direction was 0.5 μm or less, but the thickness of the epixial film increased toward the outer circumference, and the PV in the radial direction. The value was a result exceeding 0.1 μm. Further, in Comparative Example 2, the generation of a small amount of nodules was confirmed in the chamfered portion.
1 エピタキシャルシリコンウェーハ
2 シリコンウェーハ
3 エピタキシャル膜
4 シリコンソースガス
5 保護膜
21 シリコンウェーハの外周部領域
22 シリコンウェーハの面取り部
23 シリコンウェーハのおもて面
24 シリコンウェーハの裏面
1
Claims (7)
前記シリコンウェーハの少なくとも前記おもて面側の面取り部に保護膜を形成する保護膜形成工程と、
前記シリコンウェーハの中央部よりも外周部におけるエピタキシャル膜の成長速度が遅くなるように、前記保護膜形成工程後の前記シリコンウェーハの前記おもて面に前記エピタキシャル膜を形成するエピタキシャル膜形成工程と、
前記エピタキシャル膜形成工程後に前記保護膜を除去する保護膜除去工程とを有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 An epitaxial silicon wafer in which chamfered portions are formed at the corners of the outer peripheral ends on the front surface side and the back surface side, and an epitaxial film is formed on the front surface of the silicon wafer composed of the (100) surface or the (110) surface. It ’s a manufacturing method,
A protective film forming step of forming a protective film on at least the chamfered portion on the front surface side of the silicon wafer.
As the growth rate of the epitaxial film becomes slow at the outer peripheral portion than the central portion of the silicon wafer, and an epitaxial film forming step of forming the epitaxial layer on the front surface of the silicon wafer after the protective film forming step ,
A method for manufacturing an epitaxial silicon wafer, which comprises a protective film removing step of removing the protective film after the epitaxial film forming step.
前記エピタキシャル膜は厚さ2μm以上であり、かつ
前記外周端より径方向に1mm〜3mmの外周部領域における周方向および径方向それぞれのエピタキシャル膜の厚みのPV値(Peak to Valley)が0.05μm以下であることを特徴とするエピタキシャルシリコンウェーハ。 An epitaxial silicon wafer in which chamfered portions are provided at the corners of the outer peripheral ends on the front surface side and the back surface side, and an epitaxial film is provided on the front surface of the silicon wafer composed of the (100) surface or the (110) surface. ,
The epitaxial film has a thickness of 2 μm or more, and the PV value (Peak to Valley) of the thickness of each of the circumferential and radial epitaxial films in the outer peripheral region of 1 mm to 3 mm in the radial direction from the outer peripheral edge is 0.05 μm. An epitaxial silicon wafer characterized by the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251023A JP6881283B2 (en) | 2017-12-27 | 2017-12-27 | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251023A JP6881283B2 (en) | 2017-12-27 | 2017-12-27 | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117857A JP2019117857A (en) | 2019-07-18 |
JP6881283B2 true JP6881283B2 (en) | 2021-06-02 |
Family
ID=67304652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017251023A Active JP6881283B2 (en) | 2017-12-27 | 2017-12-27 | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6881283B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7151664B2 (en) * | 2019-08-15 | 2022-10-12 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4492293B2 (en) * | 2004-10-21 | 2010-06-30 | 株式会社Sumco | Manufacturing method of semiconductor substrate |
JP2008109125A (en) * | 2006-09-29 | 2008-05-08 | Sumco Techxiv株式会社 | Silicon single-crystal substrate, and its manufacturing method |
JP4981485B2 (en) * | 2007-03-05 | 2012-07-18 | 株式会社ニューフレアテクノロジー | Vapor phase growth method and vapor phase growth apparatus |
JP2010040590A (en) * | 2008-07-31 | 2010-02-18 | Sumco Corp | Epitaxial silicon wafer and method of manufacturing the same |
WO2010035409A1 (en) * | 2008-09-26 | 2010-04-01 | 信越半導体株式会社 | Process for producing silicon epitaxial wafer |
JP6035982B2 (en) * | 2012-08-09 | 2016-11-30 | 株式会社Sumco | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer |
JP6341083B2 (en) * | 2014-12-25 | 2018-06-13 | 株式会社Sumco | Epitaxial silicon wafer manufacturing method |
-
2017
- 2017-12-27 JP JP2017251023A patent/JP6881283B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019117857A (en) | 2019-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI396250B (en) | Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method | |
US9631297B2 (en) | Method of producing epitaxial silicon wafer and epitaxial silicon wafer | |
KR101101480B1 (en) | Method for producing epitaxially coated silicon wafers | |
JP6697558B2 (en) | Method for epitaxially coating semiconductor wafers | |
KR101206646B1 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer | |
JP5834632B2 (en) | Susceptor, vapor phase growth apparatus using the susceptor, and epitaxial wafer manufacturing method | |
JP5273150B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP6881283B2 (en) | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer | |
JP6002037B2 (en) | Semiconductor device formation method | |
KR101364995B1 (en) | Method for Manufacturing Semiconductor Substrate | |
CN104835720B (en) | A kind of semiconductor structure and forming method thereof | |
JP5267361B2 (en) | Epitaxial growth method | |
JP5347791B2 (en) | Manufacturing method of semiconductor epitaxial wafer | |
JP7151664B2 (en) | Epitaxial wafer manufacturing method | |
JPH09266212A (en) | Silicon wafer | |
JP6256576B1 (en) | Epitaxial wafer and method for manufacturing the same | |
JPH03280537A (en) | Epitaxial growth substrate | |
WO2022075369A1 (en) | Method for producing silicon epitaxial wafer | |
KR20050032837A (en) | A manufacturing method for epitaxial wafer | |
JP2723725B2 (en) | Semiconductor substrate manufacturing method | |
SG177026A1 (en) | Method for producing epitaxially coated silicon wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6881283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |