JP6875234B2 - ガイドレイアウト作成装置、作成方法、および作成プログラム - Google Patents
ガイドレイアウト作成装置、作成方法、および作成プログラム Download PDFInfo
- Publication number
- JP6875234B2 JP6875234B2 JP2017176080A JP2017176080A JP6875234B2 JP 6875234 B2 JP6875234 B2 JP 6875234B2 JP 2017176080 A JP2017176080 A JP 2017176080A JP 2017176080 A JP2017176080 A JP 2017176080A JP 6875234 B2 JP6875234 B2 JP 6875234B2
- Authority
- JP
- Japan
- Prior art keywords
- guide
- point
- free energy
- arranging
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Micromachines (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Description
(1)第1実施形態のガイドレイアウト作成方法の前提
図1から図3は、第1実施形態のガイドレイアウト作成方法を説明するための平面図とグラフである。
図4は、第1実施形態のガイドレイアウト作成方法を説明するためのフローチャートである。図5から図10は、図4のフローチャートの説明を補足するための図である。
図11は、第2実施形態のガイドレイアウト作成装置の構成を示すブロック図である。
本実施形態によるガイドレイアウト作成装置は、複数の粒子を第1配列に配列させるガイドを配置する点として、第1の点を選択する選択部と、第1の点に配置されたガイドにより複数の粒子を第1配列に配列させる場合の第1自由エネルギーと、第1の点に配置されたガイドにより複数の粒子を第1配列と異なる種類の第2配列に配列させる場合の第2自由エネルギーとを算出する算出部と、第1自由エネルギーと第2自由エネルギーとに基づいて、ガイドを配置する点として第1の点を採用するか否かを決定する決定部とを備えている。
5:<30>配列ガイド、6:格子点、7:基準領域、
8、8’:基準点、9、9’、9”:格子点、10:回転対称配列ガイド、
11:プロセッサ、12:メモリ、13:ストレージ、
14:入力デバイス、15:表示デバイス、16:通信デバイス
Claims (7)
- 複数の粒子をDSA(directed self-assembly)リソグラフィにより第1配列に配列させるのに用いられるガイドを配置する点として、第1の点を選択する選択部と、
前記第1の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列に配列させる場合の第1自由エネルギーと、前記第1の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列と異なる種類の第2配列に配列させる場合の第2自由エネルギーとを算出する算出部と、
前記第1自由エネルギーと前記第2自由エネルギーとに基づいて、前記ガイドを配置する点として前記第1の点を採用するか否かを決定する決定部と、
を備えるガイドレイアウト作成装置。 - 前記決定部は、前記第1自由エネルギーが前記第2自由エネルギーより低いことを条件に、前記ガイドを配置する点として前記第1の点を採用することを決定する、請求項1に記載のガイドレイアウト作成装置。
- 前記第1および第2配列のパターンは、六方最密パターンである、請求項1または2に記載のガイドレイアウト作成装置。
- 前記ガイドは、化学ガイドまたは物理ガイドである、請求項1から3のいずれか1項に記載のガイドレイアウト作成装置。
- 前記選択部は、前記ガイドを配置する点として、第2の点を選択し、
前記算出部は、前記第2の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列に配列させる場合の第3自由エネルギーと、前記第2の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第2配列に配列させる場合の第4自由エネルギーとを算出し、
前記決定部は、前記第2自由エネルギーから前記第1自由エネルギーを引いた第1の差が、前記第4自由エネルギーから前記第3自由エネルギーを引いた第2の差よりも大きい場合に、前記ガイドを配置する点として前記第1の点を採用することを決定する、
請求項1から4のいずれか1項に記載のガイドレイアウト作成装置。 - 複数の粒子をDSA(directed self-assembly)リソグラフィにより第1配列に配列させるのに用いられるガイドを配置する点として、第1の点を選択部により選択し、
前記第1の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列に配列させる場合の第1自由エネルギーと、前記第1の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列と異なる種類の第2配列に配列させる場合の第2自由エネルギーとを算出部により算出し、
前記第1自由エネルギーと前記第2自由エネルギーとに基づいて、前記ガイドを配置する点として前記第1の点を採用するか否かを決定部により決定する、
ことを備えるガイドレイアウト作成方法。 - 複数の粒子をDSA(directed self-assembly)リソグラフィにより第1配列に配列させるのに用いられるガイドを配置する点として、第1の点を選択部により選択し、
前記第1の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列に配列させる場合の第1自由エネルギーと、前記第1の点に配置された前記ガイドを用いたDSAリソグラフィにより前記複数の粒子を前記第1配列と異なる種類の第2配列に配列させる場合の第2自由エネルギーとを算出部により算出し、
前記第1自由エネルギーと前記第2自由エネルギーとに基づいて、前記ガイドを配置する点として前記第1の点を採用するか否かを決定部により決定する、
ことを備えるガイドレイアウト作成方法をコンピュータに実行させるガイドレイアウト作成プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017176080A JP6875234B2 (ja) | 2017-09-13 | 2017-09-13 | ガイドレイアウト作成装置、作成方法、および作成プログラム |
US15/891,408 US11030353B2 (en) | 2017-09-13 | 2018-02-08 | Guide layout creating apparatus, guide layout creating method and recording medium |
US17/322,347 US11586782B2 (en) | 2017-09-13 | 2021-05-17 | Guide layout creating apparatus, guide layout creating method and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017176080A JP6875234B2 (ja) | 2017-09-13 | 2017-09-13 | ガイドレイアウト作成装置、作成方法、および作成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019053431A JP2019053431A (ja) | 2019-04-04 |
JP6875234B2 true JP6875234B2 (ja) | 2021-05-19 |
Family
ID=65631416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017176080A Active JP6875234B2 (ja) | 2017-09-13 | 2017-09-13 | ガイドレイアウト作成装置、作成方法、および作成プログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US11030353B2 (ja) |
JP (1) | JP6875234B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6875234B2 (ja) * | 2017-09-13 | 2021-05-19 | キオクシア株式会社 | ガイドレイアウト作成装置、作成方法、および作成プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5555111B2 (ja) | 2010-09-27 | 2014-07-23 | 株式会社日立製作所 | シルセスキオキサンを有する高分子薄膜、微細構造体及びこれらの製造方法 |
US8832447B2 (en) | 2011-08-10 | 2014-09-09 | Sony Corporation | System and method for using digital signatures to assign permissions |
JP5904981B2 (ja) | 2013-09-09 | 2016-04-20 | 株式会社東芝 | パターン形成方法、磁気記録媒体の製造方法、及び磁気記録媒体 |
US8873179B1 (en) * | 2013-09-12 | 2014-10-28 | HGST Netherlands B.V. | Bit-patterned media magnetic recording disk with two sizes of dots and imprint template made with directed self-assembly (DSA) of block copolymers |
US9349604B2 (en) | 2013-10-20 | 2016-05-24 | Tokyo Electron Limited | Use of topography to direct assembly of block copolymers in grapho-epitaxial applications |
US9330228B2 (en) * | 2013-11-18 | 2016-05-03 | Mentor Graphics Corporation | Generating guiding patterns for directed self-assembly |
US20160260731A1 (en) * | 2015-03-03 | 2016-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device, manufacturing method for a semiconductor device, and nontransitory computer readable medium storing a pattern generating program |
JP6875234B2 (ja) * | 2017-09-13 | 2021-05-19 | キオクシア株式会社 | ガイドレイアウト作成装置、作成方法、および作成プログラム |
US10586013B2 (en) * | 2018-01-30 | 2020-03-10 | International Business Machines Corporation | Calibration of directed self-assembly models using programmed defects of varying topology |
-
2017
- 2017-09-13 JP JP2017176080A patent/JP6875234B2/ja active Active
-
2018
- 2018-02-08 US US15/891,408 patent/US11030353B2/en active Active
-
2021
- 2021-05-17 US US17/322,347 patent/US11586782B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019053431A (ja) | 2019-04-04 |
US20190080026A1 (en) | 2019-03-14 |
US20210271781A1 (en) | 2021-09-02 |
US11030353B2 (en) | 2021-06-08 |
US11586782B2 (en) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9626472B2 (en) | Method and system of forming layout design | |
CN105447221B (zh) | 设计半导体装置的布局的方法 | |
US8336003B2 (en) | Method for designing optical lithography masks for directed self-assembly | |
Gommes et al. | Density of states for a specified correlation function and the energy landscape | |
US9292650B2 (en) | Identifying layout pattern candidates | |
US20160292309A1 (en) | Guiding Patterns Optimization For Directed Self-Assembly | |
US9330228B2 (en) | Generating guiding patterns for directed self-assembly | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
US20170323034A1 (en) | Particle etching or depositing evolutionary simulation method and device and computer readable medium | |
JP6875234B2 (ja) | ガイドレイアウト作成装置、作成方法、および作成プログラム | |
US20170091369A1 (en) | Guide pattern data correcting method, pattern forming method, and computer readable record medium | |
WO2022224143A1 (en) | Methods and systems for allocating qubits on a quantum chip structure represented by a graph | |
US11675953B2 (en) | Hotspot avoidance method of manufacturing integrated circuits | |
JP5918630B2 (ja) | 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム | |
KR102451155B1 (ko) | 반도체 장치의 설계 방법 및 시스템 | |
JP2009294440A (ja) | パターンデータ作成方法 | |
US9939388B2 (en) | Apparatus for inspecting wafer | |
US20220171913A1 (en) | Methods and devices of correcting layout for semiconductor processes using machine learning | |
JP6804009B2 (ja) | 学習装置、学習方法、及び学習プログラム | |
US9032357B1 (en) | Generating guiding patterns for directed self-assembly | |
JP2008070528A (ja) | パターンデータの処理システム、パターンデータの処理方法、及びパターンデータの処理プログラム | |
JP6034700B2 (ja) | 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム | |
US9996639B2 (en) | Topography simulation apparatus, topography simulation method and recording medium | |
JP5614684B2 (ja) | ボリュームメッシュ細分割装置、及び、ボリュームメッシュ細分割方法 | |
US20240119334A1 (en) | Method and apparatus for linear optical quantum computing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6875234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |