JP6873409B2 - 発光素子及びその製造方法 - Google Patents
発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP6873409B2 JP6873409B2 JP2016085386A JP2016085386A JP6873409B2 JP 6873409 B2 JP6873409 B2 JP 6873409B2 JP 2016085386 A JP2016085386 A JP 2016085386A JP 2016085386 A JP2016085386 A JP 2016085386A JP 6873409 B2 JP6873409 B2 JP 6873409B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- support portion
- cavity
- emitting element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、発光素子及びその製造方法に関するものである。
従来の情報処理では、電圧や電荷等の観測が可能である物理量の値に数値を対応させることにより行われている。一方、量子情報処理と呼ばれる方法では、量子力学に基づく重ね合わせ状態に情報を載せる。このようにすることで、盗聴が不可能な情報通信（量子暗号）や桁はずれた並列度をもつ計算機（量子コンピュータ）が可能になると考えられ、研究開発が進められている。
このような量子情報処理を行うための基本的な素子として、光子を１つずつ発生する単一光子源は有力な候補となっている。単一光子源を通信の光源として用いることにより、盗聴が不可能な通信が可能となる。更に、発生する光子の性質を揃えて、互いに区別することができない状態にすることで、量子演算と呼ばれる量子力学的重ね合わせ状態に対する演算が可能となる。量子演算は、量子中継による長距離量子暗号通信、量子コンピュータ等より高度な量子情報処理につながる技術となる。
J. Vuckovic et al., Phys. Rev. A, 66, 023808 (2002).
D. Dalacu et al., Nano Lett., 12, 5919 (2012).
単一光子源においては、ただ一つの励起状態のみを用い、この状態から基底状態へ電子が遷移するときに一つ光子を放出することを利用し、光子を取り出している。そのため、単一光子源の繰り返し周波数の上限は、光子の自然放出寿命で決まる。また、単一光子源の性能である光子の取り出し効率と識別不可能性も、光子の自然放出寿命に大きく依存する。非発光再結合過程の寿命よりも自然放出寿命が長いと、発光効率自体が低下する。また、励起状態の散乱寿命（コヒーレンス時間）よりも自然放出寿命が長いと、発光中に量子力学的位相が変化するために光子の均一性が失われ、識別不可能性が低下してしまう。
従って、単一光子発生器の高速動作及びより高度な量子演算等への応用には、発光寿命の短縮が可能な素子構造を用いることで発生する光子のパルス幅を短縮し、取り出し効率及び識別不可能性を向上する必要がある。自然発光寿命を短縮するには、励起状態の分極と周りの電磁界の結合を強くする必要があるところ、これを実現するには、発光体を比較的高いＱ値を持つ共振器中に挿入する等、構造上の工夫が必要となる。
このように高いＱ値を持つ共振器中に発光体を挿入することにより、発光寿命が短縮される現象をパーセル効果と言う。発光寿命の短縮割合を表すパーセル係数Ｆｐは、以下のように表される。
Ｆｐ＝（３／４π2）・（λ3／Ｖ）Ｑ
但し、λは発光波長、Ｑはキャビティ部のＱ値、Ｖはモード体積（キャビティの実効体積）である。
Ｆｐ＝（３／４π2）・（λ3／Ｖ）Ｑ
但し、λは発光波長、Ｑはキャビティ部のＱ値、Ｖはモード体積（キャビティの実効体積）である。
現在得られている光ファイバーを用いて遠距離に伝送することができる通信波長帯において発光が可能な単一光子源は、化合物半導体の量子ドットを用いたものである。半導体量子ドットの発光寿命は１ｎＳ程度であり、コヒーレンス時間より１桁長い。従って、素子の動作周波数の向上及び識別不可能性の向上のためには、１０〜１００程度のパーセル係数が得られる共振器構造が必要となる。
このような比較的小さなモード体積及び比較的大きなＱ値が得られる共振器構造としては、発光体である量子ドットをＤＢＲ（distributed Bragg reflector）ミラーを用いて、ミクロンサイズのピラー構造に埋め込んだマイクロピラー共振器が有望である。この場合、パーセル係数として１０〜１００程度が得られることが知られている（特許文献１、非特許文献１を参照）。
また、別の共振器構造として、フォトニック結晶による共振器が挙げられる。フォトニック結晶は、加工により誘電体に周期的な構造を設けたものであり、ブラッグ反射により光を狭い領域に閉じ込めることができ、比較的大きなパーセル係数を得ることが可能である。高いＱ値が得られるその他の共振器として、誘電体の球、ディスク、リング等の構造を有するギャラリーモード（whispering gallery mode）を用いた共振器がある。
また、誘電体を金属ミラーで挟んだ共振器でも、ある程度のＱ値を得ることができる。金属を用いた場合には、自由電子による吸収があるために非常に高いＱ値を得ることは困難であるが、Ａｕ，Ａｇ，Ｃｕ，Ａｌ等を用いれば、通信波長帯でパーセル係数として１０程度の値を得ることができると考えられる。
１．５５μｍ帯における単一光子源を作製する場合、ＩｎＰ基板上に成長した半導体ドットを発光体として用いるのが現在最良の方法である。その一方で、１．５５μｍ帯で良質な発光体を得るには、前述のようにＩｎＰ基板上にエピタキシャル成長により量子ドットを形成するのが最も良いと考えられる。
単一光子源では、単一の発光体からの発光のみを取り出すことが必要なため、その他の余分な発光体を出来るだけ少なくすることが望ましい。余分な発光体の発光波長が本来の発光体の発光波長と異なっていたとしても、発光スペクトルの広がりにより本来発光して欲しくない発光体が発光することがある。その結果、一度に２光子以上が発生する可能性が高まって、単一光子源としての性能が低下してしまうからである。
形成される量子ドットの面密度が小さくなるような形成条件を用い、発光体の含まれる層の面積が小さい構造を用いることで、ある程度この条件を達成できる。量子ドットの形成方法として通常用いられるＳＫ成長モードでは、形成されるドットの位置はランダムである。そのため、構造中に形成されるドットの数の期待値をあまり少なくすると、素子中に有効な発光体が存在しなかったり、素子の中央でなく周辺部にのみ存在するような状況になる確率が増加し、特性の良い素子のできる歩留まりが低下してしまう。
また、将来的に基板上に単一光子源を多数集積化する場合、発光体及びそれを含む共振器は、描画工程等により予め決められた位置に確実に形成されることが望ましい。このように決められた位置に確実に量子ドットを形成する技術として、半導体ナノワイヤを用いる方法がある。半導体基板上にパターニングされた微小触媒金属層を形成し、金属触媒のある場所に選択的に化合物半導体がエピタキシャル成長することを利用して垂直方向にナノワイヤを成長し、成長中に原料ガスを切り替えて、ヘテロ接合を形成することにより円盤状の量子ドットをナノワイヤ中に作製するものである。垂直にナノワイヤを成長したのち、成長条件を変えて径方向への成長を行うことで、適切な半径の円筒中に発光体を持つ構造とすることができる（非特許文献２を参照）。
この方法により、基板上に形成された円筒上の誘電体中の中心軸上に発光体が１つある構造を実現することが可能となる。しかしながら、このままの構造では基板方向へ光が漏れてしまうため十分なパーセル係数を持つ共振器を形成することができない。
上記のように、単一光子源の性能を高めるには、発光体を微小共振器の中に埋め込むことが必要になる。しかしながら、公知の共振器構造では、良好な発光特性が得られるような発光体の形成と十分なパーセル効果を得るための光学構造の作製とを両立させることが困難である。
１．５５μｍ帯における単一光子源を作成する場合、ＩｎＰ基板上に成長したＩｎＡｓ半導体ドットを発光体として用いるのが現在最良の方法である。しかしながら、ＩｎＰ基板に格子整合する半導体材料の組み合わせでは、高い屈折率差を作り出すことが困難である。そのため、エピタキシャル成長によりＤＢＲミラーを用いたマイクロピラー共振器を作製することは、非常に困難である。Ｓｉ／ＳｉＯ2−ＤＢＲミラー等を用いることにより、作製することは可能である（特許文献１を参照）、しかしながらこの場合、量子ドットを含む化合物半導体層が半導体基板と分離した構造となる。そのため、量子ドットを含む半導体層の剥離、研磨、張り合わせ等のプロセスが必要となり、工程が複雑になると共に、製造プロセスによるダメージにより量子ドットの発光特性が劣化する傾向がある。
フォトニック結晶による共振器においては、化合物半導体基板を加工したフォトニック結晶構造は機械的な強度が小さいために、長時間に渡り安定な動作をさせることはできないと言う問題点がある。また、発光体である量子ドットはランダムに形成されるため、その位置と共振器の位置を合わせるのは容易ではない。
半導体ディスク、リング等のギャラリーモードを用いた共振器は、モード体積が大きいため、パーセル効果により発行寿命を短縮するためには非常に高いＱ値が必要となる。発光寿命が短縮されたとしても、共振器内に光が留まる時間が長くなってしまうという問題がある。また、発光素子の体積が大きいため、発光素子中に存在する発光体の数を少なくすることが困難である。
誘電体を金属ミラーで挟んだ共振器においても、Ｓｉ／ＳｉＯ2−ＤＢＲミラーの場合と同様に、量子ドットを含む化合物半導体層が半導体基板と分離した構造となる。そのため、基板の剥離及び張り合わせ等が必要であり、良好な発光体を得ることが困難である。
本発明は、基板に格子整合する材料の組み合わせでは大きな屈折率差を得ることが困難な材料系を用いても、良好な発光特性と良好な共振器特性とを両立させることが可能であり、比較的少ない製造工程で決められた位置に同時に多数作製することができる発光素子及びその製造方法を提供することを目的とする。
１つの態様では、発光素子は、基板と、前記基板の上方に立設され、内部に共振波長と一致する発光波長を持つ発光体を有し、前記発光波長の１／３〜１／２の半径を有する柱状のキャビティ部と、前記基板と前記キャビティ部とを接続し、前記基板の材料及び前記キャビティ部の材料の双方と格子整合する材料からなる支持部と、前記支持部の側面を囲み、金属膜又は誘電体多層膜からなる第１反射部と、前記キャビティ部の頂端面に設けられ、金属膜又は誘電体多層膜からなる第２反射部とを含み、前記発光体は、前記支持部の上方に位置整合した箇所に配されており、光子を１つずつ発生する。
１つの態様では、発光素子の製造方法は、基板の上方に、開口を有し、金属膜又は誘電体多層膜からなる第１反射部を形成する工程と、前記開口を埋め込む支持部と、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有し、前記発光波長の１／３〜１／２の半径を有する柱状のキャビティ部とを、前記開口の底面に触媒金属を形成した後、半導体層を結晶成長することにより連続的に形成する工程と、前記キャビティ部の頂端面に、金属膜又は誘電体多層膜からなる第２反射部を形成する工程とを含み、前記支持部は、前記基板の材料及び前記キャビティ部の材料の双方と格子整合する材料からなり、前記発光体は、前記支持部の上方に位置整合した箇所に配され、光子を１つずつ発生する。
１つの態様では、発光素子の製造方法は、基板上に、結晶成長により柱状の支持部を形成する工程と、前記支持部を、側面から上面にかけて覆う第１反射部を形成する工程と、前記支持部が露出するように、前記支持部の上部及び前記第１反射部の上部を除去する工程と、前記支持部上及び前記第１反射部上に、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部を、前記支持部上に触媒金属を形成した後、半導体層を結晶成長することにより形成する工程と、前記キャビティ部の頂端面に第２反射部を形成する工程とを含む。
１つの側面として、基板に格子整合する材料の組み合わせでは大きな屈折率差を得ることが困難な材料系を用いても、良好な発光特性と良好な共振器特性とを両立させることが可能であり、比較的少ない製造工程で決められた位置に同時に多数作製することができる発光素子が実現する。
（発光素子の基本構成）
本実施形態による発光素子の基本構成について説明する。図１は、本実施形態による発光素子の基本構成を示す概略断面図である。
本実施形態による発光素子の基本構成について説明する。図１は、本実施形態による発光素子の基本構成を示す概略断面図である。
この発光素子は、基板１、その上方に設けられたキャビティ部２、基板１とキャビティ部２とを連続的に接続する支持部３、支持部３の側面を囲む第１反射部４、及びキャビティ部の頂端面に設けられた第２反射部５を備えている。第１反射部４の上面、下面、及び支持部３側の側面には、第１保護膜１１、第２保護膜１２、及び第３保護膜１３が配されることが好ましい。
基板１は、例えば誘電体材料、本実施形態では半導体材料であるＩｎＰからなる基板である。
キャビティ部２は、基板１と垂直な方向を軸とし、基板１に格子整合する材料、例えば基板１と同じＩｎＰからなり、その内部に共振波長と一致する発光波長を持つ発光体６を有する柱状部材である。発光体６は、例えばＩｎＡｓからなる微小な部材であり、支持部３の上方に位置整合した箇所に配されている。
キャビティ部２は、基板１と垂直な方向を軸とし、基板１に格子整合する材料、例えば基板１と同じＩｎＰからなり、その内部に共振波長と一致する発光波長を持つ発光体６を有する柱状部材である。発光体６は、例えばＩｎＡｓからなる微小な部材であり、支持部３の上方に位置整合した箇所に配されている。
支持部３は、基板１の材料及びキャビティ部２の材料の双方と格子整合する材料、ここでは両者と同じＩｎＰからなり、キャビティ部２の径及び発光波長よりも小さい径に形成されている。具体的には、支持部３の径と、支持部３の側面を囲む第３保護膜１３の厚みの２倍の値とを加えた値を、例えば発光波長の１／４程度以下とすることが望ましい。
第１反射部４及び第２反射部５は、Ａｕ，Ａｇ，Ｃｕ，Ａｌのうちから選ばれた少なくとも１種の金属を材料として形成されている。第１反射部４及び第２反射部５としては、金属膜以外に誘電体多層膜等を用いることも可能である。
キャビティ部２、支持部３、第１反射部４、及び第２反射部５は、例えば回転対称形状であるが、必ずしも回転対称形状である必要はない。
第１反射部４及び第２反射部５は、Ａｕ，Ａｇ，Ｃｕ，Ａｌのうちから選ばれた少なくとも１種の金属を材料として形成されている。第１反射部４及び第２反射部５としては、金属膜以外に誘電体多層膜等を用いることも可能である。
キャビティ部２、支持部３、第１反射部４、及び第２反射部５は、例えば回転対称形状であるが、必ずしも回転対称形状である必要はない。
第１保護膜１１は、キャビティ部２と第１反射部４との間に配されており、キャビティ部２の材料及び第１反射部４の材料と物理的及び化学的に難反応性の材料から形成されている。
第２保護膜１２は、基板１と第１反射部４との間に配されており、基板１及び第１反射部４の材料と物理的及び化学的に難反応性の材料から形成されている。
第３保護膜１３は、支持部３と第１反射部４との間に配されており、支持部３及び第１反射部４の材料と物理的又は化学的に難反応性の材料から形成されている。
第１〜第３保護膜１１〜１３は、具体的には、ＳｉＯ2等の酸化物、ＳｉＮ等の窒化物、ＳｉＯＮ等の酸窒化物等を材料として形成されている。
第２保護膜１２は、基板１と第１反射部４との間に配されており、基板１及び第１反射部４の材料と物理的及び化学的に難反応性の材料から形成されている。
第３保護膜１３は、支持部３と第１反射部４との間に配されており、支持部３及び第１反射部４の材料と物理的又は化学的に難反応性の材料から形成されている。
第１〜第３保護膜１１〜１３は、具体的には、ＳｉＯ2等の酸化物、ＳｉＮ等の窒化物、ＳｉＯＮ等の酸窒化物等を材料として形成されている。
本実施形態による発光素子において、キャビティ部２における光は、垂直方向では支持部の外周に形成された第１反射部４と頂端面に形成された第２反射部５とにより反射され、水平方向（径方向）には屈折率差により全反射される。これにより、キャビティ部２における光の閉じ込めを実現している。
第１反射部４は、その中央部位には、支持部３及びその側面を囲む第３保護膜が貫通する孔が形成されている。この孔を通した光の漏れが生じ得るが、孔の径を例えば波長λの１／４程度以下にすることにより、光が孔の中を伝搬することが困難になり、十分な反射率を得ることができる。
また、キャビティ部２の径は比較的小さいため、光はキャビティ部２外にも滲み出して伝搬している。このため、キャビティ部２の頂端部の第２反射部５でも全ての光を反射することはできない。一方、ドーナツ形状の第１反射部２の外径は、キャビティ部２の径よりも大きくとることができるため、キャビティ部２外に滲み出した光の成分も有効に反射することができる。そのため、第１反射部４において、頂端部の第２反射部５と同等以上の反射率を得ることが可能である。
以下、本実施形態による発光素子に関する光学特性について調べた解析結果について説明する。解析結果を表１に示す。
この解析は、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｇ又はＡｕを材料として用いた場合について、ＦＤＴＤ法で行ったものである。また、第１反射部と基板との間には、ＳｉＯ2を材料とした第２保護膜を設けたものとして、解析を行っている。
この解析は、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｇ又はＡｕを材料として用いた場合について、ＦＤＴＤ法で行ったものである。また、第１反射部と基板との間には、ＳｉＯ2を材料とした第２保護膜を設けたものとして、解析を行っている。
図２は、図１と同様の発光素子に各構成部材の構造パラメータを付した概略断面図である。図２及び表１中の構造パラメータは以下の意味である。
ｒｃ ・・・キャビティ部の半径（単位μｍ）
ｈｃ ・・・キャビティ部の高さ（単位μｍ）
ｚｄ ・・・発光体のキャビティ部の上端からの距離（単位μｍ）
ｒｓ ・・・支持部の半径（単位μｍ）
ｔｇ ・・・第３保護膜の厚み（単位μｍ）
ｔｍｔ・・・第２反射部の厚み（単位μｍ）
ｔｍｂ・・・第１反射部の厚み（単位μｍ）
ｔｐ１・・・第２保護膜の厚み（単位μｍ）
ｔｐ２・・・第１保護膜の厚み（単位μｍ）
ｒｃ ・・・キャビティ部の半径（単位μｍ）
ｈｃ ・・・キャビティ部の高さ（単位μｍ）
ｚｄ ・・・発光体のキャビティ部の上端からの距離（単位μｍ）
ｒｓ ・・・支持部の半径（単位μｍ）
ｔｇ ・・・第３保護膜の厚み（単位μｍ）
ｔｍｔ・・・第２反射部の厚み（単位μｍ）
ｔｍｂ・・・第１反射部の厚み（単位μｍ）
ｔｐ１・・・第２保護膜の厚み（単位μｍ）
ｔｐ２・・・第１保護膜の厚み（単位μｍ）
表１中の計算例では、ｔｍｂ＝０．１μｍ、ｔｐ１＝０．０５μｍ、ｔｐ２＝０．０２μｍで共通である。発光波長は１．５５μｍとしている。なお、第２保護膜の厚みｔｐ１は光学特性に殆ど影響を及ぼさないため、実際には素子作成に適した任意の値で良い。また、発光体の大きさ及び形状も光学特性に殆ど影響を及ぼさないため、点光源として解析を行っている。
解析により得られた特性はそれぞれ以下の通りである。
Ｑ・・・キャビティのＱ値
Ｆｐ・・パーセル因子（発光増強係数）
η・・・対物レンズを介して単一モードファイバへの結合させたときの光子の取出し効率
解析により得られた特性はそれぞれ以下の通りである。
Ｑ・・・キャビティのＱ値
Ｆｐ・・パーセル因子（発光増強係数）
η・・・対物レンズを介して単一モードファイバへの結合させたときの光子の取出し効率
なお、キャビティ部の半径ｒｃを任意に取っても、キャビティの高さｈｃを適当に選ぶことにより、所望の共振周波数をもつ構造を得ることができる。従って、キャビティ部の寸法としては無限の可能性があるが、その中で特性の良いものは限られている。
キャビティ部の半径は、小さい方が望ましい。キャビティ部の半径を大きくすると、モード体積が増加するがＱ値は殆ど増加せず、パーセル効果が小さくなるためである。従って、キャビティ部の半径としては、半径方向に単一のモードが立つような半径、具体的には発光波長の１／３〜１／２程度が望ましい。表１の解析例では、全てそのように選択されている。
一方、キャビティ部の高さを高くすると、モード体積が増加するが、Ｑ値も増加するため、高さに関しては半径ほどの制限はない。しかし、あまり大きくすると第１及び第２反射部による吸収以外のロスが支配的になり、Ｑ値が増加しなくなるために特性が劣化する。従って、縦方向のモードの次数が小さな値となるような高さにすることが望ましい。表１の解析例では、番号７の例と番号１１の例が縦モードの次数１、番号６の例と番号１０の例が縦モード次数３、その他が縦モード次数２となっている。縦モード次数が偶数のときには、キャビティ部の中心は縦モードの節であるので、中心ではなく腹の位置に発光体を配する必要がある。表１の例では、発光体をキャビティ部の頂端面から１／４の位置に置いている。縦横のモードを定めても、半径を少し変化させた場合の共振周波数の変化を高さで補正することが可能であるので、表１に示した値のみが高い特性を得るのに必要な値であるという訳ではない。
表１から、支持部の径及びその周囲の第３保護膜の厚みが大きくなると、特性の劣化が起こる。支持部の径が０．０６μｍ、第３保護膜の厚みが０．０４μｍ程度以下、即ち代１反射部の孔の径（光学長）が波長の１／３程度以下であれば、１０以上のパーセル係数が得られ、特に上記の光学長が波長の１／４程度以下であると、取出し効率も含めて良好な特性が得られることが判る。
なお、この解析結果では、Ｑ値の高い構造において取出し効率がやや低くなる傾向を示している。これは、Ｑ値が高いキャビティでは、光が第１及び第２反射部により反射される回数が増えるため、反射部中の自由電子による吸収を受ける割合が高くなるためである。この場合、第２反射部の膜厚を薄くしたり、半径を小さくしたりして反射率を若干低下させることにより、反射回数を減らすと共に、上方に伝搬する光の割合を増やすことが可能となり、取出し効率をある程度増加させることができる。表１の番号１２の例は、このことを示している。
また、Ａｇ、Ａｕ、Ｃｕ、Ａｌ等の近赤外領域で良好な反射率を持つ金属は、同領域で表面プラズモン波を伝搬し、波長より小さな孔をある程度通り抜けることが知られている。この解析結果は、そのような状況でも本実施形態による効果が十分得られることを示している。第１及び第２反射部の材料としては、Ａｇを用いた場合の方が特性が良いが、Ａｕを用いた場合でも十分良好な特性が得られている。Ｃｕ，Ａｌの反射率等から推測すると、第１及び第２反射部の材料としてＣｕ，Ａｌを用いた場合でも、比較的良好な特性が得られるものと考えられる。
以上の解析結果から、本実施形態による支持部を介してキャビティ部が基板に接続された発光素子において、十分な光学性能を持つ共振器が得られることができることが判る。
一方、結晶工学、半導体工学の観点から見た場合、キャビティ部が支持部を介して基板と連続的に繋がる構造を有することにより、基板と結晶構造の揃った良質の材料でキャビティ部を作成し、その内部に高い品質の発光体を形成することが可能となる。
一方、結晶工学、半導体工学の観点から見た場合、キャビティ部が支持部を介して基板と連続的に繋がる構造を有することにより、基板と結晶構造の揃った良質の材料でキャビティ部を作成し、その内部に高い品質の発光体を形成することが可能となる。
本実施形態では、発光体を形成した後における基板の剥離や接着等の加工プロセスを用いる必要が無いため、加工による発光体の劣化を回避することができる。キャビティ部と第１反射部との間に設けられた第１保護膜は、キャビティ部のナノワイヤの形成過程において第１反射部の材料が形成途中の支持部の材料と反応して通常のナノワイヤの形成と異なる成長過程が起こることを防止する働きを持つ。
本実施形態では、共振器となるキャビティ部の形成位置を予め基板上にパターニングしておくことで、多数の発光素子を所望の位置に同時に作製することが可能となる。
本実施形態では、共振器となるキャビティ部の形成位置を予め基板上にパターニングしておくことで、多数の発光素子を所望の位置に同時に作製することが可能となる。
（第１の実施形態）
以下、第１の実施形態について説明する。図３は、第１の実施形態による発光素子の構成を示す概略断面図である。
以下、第１の実施形態について説明する。図３は、第１の実施形態による発光素子の構成を示す概略断面図である。
本実施形態による発光素子は、基本的には図１の発光素子と同じ構成であるが、図１の第３保護膜１３の厚みが０の場合（第３保護膜１３を形成しない場合）、即ち表１の解析例で言うと番号１，２，３，８の例に相当する。また、図１のキャビティ部２を便宜上２ａ，２ｂ，２ｃに分けている。
図４〜図６は、第１の実施形態による発光素子の製造方法を工程順に示す概略断面図である。
本実施形態では、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｕを、第１〜第３保護膜にはＳｉＯ2を、それぞれ材料として用いた場合についての例を述べる。
本実施形態では、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｕを、第１〜第３保護膜にはＳｉＯ2を、それぞれ材料として用いた場合についての例を述べる。
先ず、図４（ａ）に示すように、基板１上に第２保護膜１２、第１反射部４、及び第１保護膜１１を順次形成する。
詳細には、ＩｎＰの基板１上に、ＣＶＤ法等によりＳｉＯ2を堆積し、スパッタ法又は蒸着法等でＡｕを堆積し、もう一度ＣＶＤ法等でＳｉＯ2を堆積する。以上により、基板１上に第２保護膜１２、第１反射部４、及び第１保護膜１１が形成される。
詳細には、ＩｎＰの基板１上に、ＣＶＤ法等によりＳｉＯ2を堆積し、スパッタ法又は蒸着法等でＡｕを堆積し、もう一度ＣＶＤ法等でＳｉＯ2を堆積する。以上により、基板１上に第２保護膜１２、第１反射部４、及び第１保護膜１１が形成される。
続いて、図４（ｂ）に示すように、第２保護膜１２、第１反射部４、及び第１保護膜１１に貫通孔１４を形成する。
詳細には、先ず第１保護膜１１上にレジストを塗布し、このレジストをリソグラフィー技術により加工して、開口１５ａを有するレジストマスク１５を形成する。
次に、レジストマスク１５を用いて、ドライエッチング又はミリング等により、基板１の表面が露出するまで、第１保護膜１１、第１反射部４、及び第２保護膜１２を加工する。以上により、第２保護膜１２、第１反射部４、及び第１保護膜１１に貫通孔１４が形成される。
詳細には、先ず第１保護膜１１上にレジストを塗布し、このレジストをリソグラフィー技術により加工して、開口１５ａを有するレジストマスク１５を形成する。
次に、レジストマスク１５を用いて、ドライエッチング又はミリング等により、基板１の表面が露出するまで、第１保護膜１１、第１反射部４、及び第２保護膜１２を加工する。以上により、第２保護膜１２、第１反射部４、及び第１保護膜１１に貫通孔１４が形成される。
続いて、図４（ｃ）に示すように、触媒金属１６を堆積する。
詳細には、真空蒸着等により、全面に、ナノワイヤを成長するための触媒金属１６、ここではＡｕを薄く蒸着する。
詳細には、真空蒸着等により、全面に、ナノワイヤを成長するための触媒金属１６、ここではＡｕを薄く蒸着する。
続いて、図５（ａ）に示すように、貫通孔１４の底面のみに触媒金属１６を残す。
詳細には、レジストマスク１５を剥離除去することにより触媒金属１６をリフトオフし、貫通孔１４の底面のみに触媒金属１６を残存させる。
詳細には、レジストマスク１５を剥離除去することにより触媒金属１６をリフトオフし、貫通孔１４の底面のみに触媒金属１６を残存させる。
続いて、図５（ｂ）に示すように、貫通孔１４を埋め込む支持部３及びその上方のキャビティ中央部（ナノワイヤ）を結晶成長により形成する。
詳細には、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、第１反射部４の貫通孔１４内で露出する部位と、貫通孔１４の底面に残った触媒金属１６のＡｕとを核として、ナノワイヤが形成される成長条件で支持部３及びキャビティ下部２ａを形成する。引き続き、供給原料を変えることで発光体６のＩｎＡｓを、供給原料を戻してキャビティ上部２ｂを順次形成する。
詳細には、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、第１反射部４の貫通孔１４内で露出する部位と、貫通孔１４の底面に残った触媒金属１６のＡｕとを核として、ナノワイヤが形成される成長条件で支持部３及びキャビティ下部２ａを形成する。引き続き、供給原料を変えることで発光体６のＩｎＡｓを、供給原料を戻してキャビティ上部２ｂを順次形成する。
続いて、図５（ｃ）に示すように、キャビティ外周部２ｃを結晶成長により形成する。
詳細には、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長において、成長温度を上げる等、横方向に成長するように成長条件を変えることで、キャビティ外周部２ｃを形成する。その後、触媒金属１６を取り除く。以上により、支持部３と連続的に接続されたキャビティ部２が形成される。
詳細には、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長において、成長温度を上げる等、横方向に成長するように成長条件を変えることで、キャビティ外周部２ｃを形成する。その後、触媒金属１６を取り除く。以上により、支持部３と連続的に接続されたキャビティ部２が形成される。
続いて、図６（ａ）に示すように、キャビティ部２の頂端面を平坦化する。
詳細には、キャビティ部２の外周を覆うように平坦化材料、例えばレジスト１７を塗布形成し、このレジスト１７を用いてキャビティ部２の頂端面を平坦化する。
詳細には、キャビティ部２の外周を覆うように平坦化材料、例えばレジスト１７を塗布形成し、このレジスト１７を用いてキャビティ部２の頂端面を平坦化する。
続いて、図６（ｂ）に示すように、第２反射部５を形成する。
詳細には、スパッタ法又は蒸着法等により、全面にＡｕを堆積し、レジスト１７を剥離除去することによりその上のＡｕをリフトオフする。これにより、キャビティ部２の頂端面上に第２反射部５が形成される。
以上により、本実施形態による発光素子が形成される。
詳細には、スパッタ法又は蒸着法等により、全面にＡｕを堆積し、レジスト１７を剥離除去することによりその上のＡｕをリフトオフする。これにより、キャビティ部２の頂端面上に第２反射部５が形成される。
以上により、本実施形態による発光素子が形成される。
なお、第１反射部４の形成前に、第１反射部４の密着性を高めるために、第２保護膜１２上に下地膜としてＣｒ，Ｔｉ，Ｐｔ等を極薄く堆積しても良い。当該下地膜を形成しても、光学特性に殆ど影響を与えることはないものと考えられる。
図５（ｂ）の製造工程では、ナノワイヤの成長中に第１反射部４の側面が露出している。Ａｕ，Ａｇ，Ｃｕは、ナノワイヤの成長における触媒金属として働くため、第１反射部４の材料としてこれらの金属を用いた場合には、ナノワイヤの成長過程が若干複雑となる。そのため、ナノワイヤを成長するための条件の設定がやや難しいものと考えられる。
Ａｌは、ナノワイヤの成長における触媒金属として働かないため、第１反射部４の材料としてＡｌを用いた場合には、上記の問題は少ないと思われる。また、Ａｌを用いた場合には、第１反射部４の側面を酸化することにより、薄いＡｌ2Ｏ3を形成して保護膜とすることも可能である。この場合、薄いＡｌ2Ｏ3による光学特性の変化は殆どないものと考えられる。また、第１反射部４の材料としてＡｇ，Ｃｕを用いた場合においても、側面に酸化物、硫化物、フッ化物等を形成することで保護膜とすることができると考えられる。
第１反射部４の表面を酸化すること等により有効な保護層を形成することができる場合には、第１反射部４上の第１保護膜１１の形成を省略することも可能である。
第１反射部４の表面を酸化すること等により有効な保護層を形成することができる場合には、第１反射部４上の第１保護膜１１の形成を省略することも可能である。
以上説明したように、本実施形態の発光素子によれば、基板に格子整合する材料の組み合わせでは大きな屈折率差を得ることが困難な材料系を用いるも、良好な発光特性と良好な共振器特性とを両立させることが可能であり、比較的少ない製造工程で決められた位置に同時に多数作製することができる。
（第２の実施形態）
以下、第２の実施形態について説明する。図７は、第２の実施形態による発光素子の構成を示す概略断面図である。
以下、第２の実施形態について説明する。図７は、第２の実施形態による発光素子の構成を示す概略断面図である。
本実施形態による発光素子は、第１の実施形態による発光素子と同じ構成であるが、特に以下の２点で第１の実施形態と相違する。第１点として、第２保護膜及び第３保護膜が下部保護膜２１として一体形成されている。第２点として、支持部３が第１支持部３ａ及び第１支持部３ｂで形成されている。
図８〜図１０は、第２の実施形態による発光素子の製造方法を工程順に示す概略断面図である。
本実施形態では、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｕを、第１保護膜及び下部保護膜にはＳｉＯ2を、それぞれ材料として用いた場合についての例を述べる。
本実施形態では、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｕを、第１保護膜及び下部保護膜にはＳｉＯ2を、それぞれ材料として用いた場合についての例を述べる。
先ず、図８（ａ）に示すように、基板１上に触媒金属１８を堆積する。
詳細には、基板１上にレジストを塗布し、このレジストにリソグラフィー技術により開口を形成し、レジストマスクを形成する。
次に、このレジストマスクを用いて、真空蒸着等により、レジストマスクの全面に、ナノワイヤを成長するための触媒金属１８、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属１８をリフトオフする。以上により、レジストマスクの開口内に形成されていた触媒金属１８が基板１上に残存する。
詳細には、基板１上にレジストを塗布し、このレジストにリソグラフィー技術により開口を形成し、レジストマスクを形成する。
次に、このレジストマスクを用いて、真空蒸着等により、レジストマスクの全面に、ナノワイヤを成長するための触媒金属１８、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属１８をリフトオフする。以上により、レジストマスクの開口内に形成されていた触媒金属１８が基板１上に残存する。
続いて、図８（ｂ）に示すように、第１支持部３ａを結晶成長により形成する。
詳細には、基板１上に残存する触媒金属１８のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、ナノワイヤが形成される成長条件で第１支持部３ａを形成する。成長後、触媒金属１８を除去する。
詳細には、基板１上に残存する触媒金属１８のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、ナノワイヤが形成される成長条件で第１支持部３ａを形成する。成長後、触媒金属１８を除去する。
続いて、図８（ｃ）に示すように、下部保護膜２１及び第１反射部４を形成する。
詳細には、先ず、ＣＶＤ法等により、第１支持部３ａの上面から側面にかけて覆うように、基板１上にＳｉＯ2を堆積する。
次に、スパッタ法等により、ＳｉＯ2を介して第１支持部３ａの上面から側面にかけて覆うように、ＳｉＯ2上にＡｕを堆積する。以上により、下部保護膜２１及び第１反射部４が形成される。
詳細には、先ず、ＣＶＤ法等により、第１支持部３ａの上面から側面にかけて覆うように、基板１上にＳｉＯ2を堆積する。
次に、スパッタ法等により、ＳｉＯ2を介して第１支持部３ａの上面から側面にかけて覆うように、ＳｉＯ2上にＡｕを堆積する。以上により、下部保護膜２１及び第１反射部４が形成される。
続いて、図９（ａ）に示すように、レジスト２２を形成する。
詳細には、第１反射部４の突出部分を埋め込むように、第１反射部４上に、表面が平坦となるようにレジスト２２を塗布形成する。
詳細には、第１反射部４の突出部分を埋め込むように、第１反射部４上に、表面が平坦となるようにレジスト２２を塗布形成する。
続いて、図９（ｂ）に示すように、第１支持部３ａと、その側面の下部保護膜２１及び第１反射部４とを同じ高さに削る。
詳細には、レジスト２２を用いて、イオンミリング等により、第１支持部３ａと、その側面の下部保護膜２１及び第１反射部４とを同じ高さに削る。このとき、第１支持部３ａの上面が露出すると共に、下部保護膜２１が第１支持部３ａの側面及び基板１上を覆うように残存し、第１反射部４が下部保護膜２１を介して第１支持部３ａの側面を覆うように残存する。平坦面には、第１支持部３ａ、下部保護膜２１、及び第１反射部４の各一部が露出する。
詳細には、レジスト２２を用いて、イオンミリング等により、第１支持部３ａと、その側面の下部保護膜２１及び第１反射部４とを同じ高さに削る。このとき、第１支持部３ａの上面が露出すると共に、下部保護膜２１が第１支持部３ａの側面及び基板１上を覆うように残存し、第１反射部４が下部保護膜２１を介して第１支持部３ａの側面を覆うように残存する。平坦面には、第１支持部３ａ、下部保護膜２１、及び第１反射部４の各一部が露出する。
続いて、図９（ｃ）に示すように、第１保護膜１１を形成し、第１保護膜１１に開口１１ａを形成し、開口１１ａ内に触媒金属２３を形成する。
詳細には、先ず、ＣＶＤ法等により、平坦面上にＳｉＯ2を堆積し、第１保護膜１１を形成する。
次に、リソグラフィー及びドライエッチング等により、第１保護膜１１に第１支持部３ａの上面を露出させる開口１１ａを形成する。
次に、リソグラフィー及びドライエッチングで用いたレジストマスクを再び用いて、真空蒸着等により、レジストマスクの全面に、ナノワイヤを成長するための触媒金属２３、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属２３をリフトオフする。以上により、第１保護膜１１の開口１１ａ内の第１支持部３ａの上面に触媒金属２３が残存する。
詳細には、先ず、ＣＶＤ法等により、平坦面上にＳｉＯ2を堆積し、第１保護膜１１を形成する。
次に、リソグラフィー及びドライエッチング等により、第１保護膜１１に第１支持部３ａの上面を露出させる開口１１ａを形成する。
次に、リソグラフィー及びドライエッチングで用いたレジストマスクを再び用いて、真空蒸着等により、レジストマスクの全面に、ナノワイヤを成長するための触媒金属２３、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属２３をリフトオフする。以上により、第１保護膜１１の開口１１ａ内の第１支持部３ａの上面に触媒金属２３が残存する。
続いて、図１０（ａ）に示すように、第２支持部３ｂ及びキャビティ部２を結晶成長により形成する。
詳細には、先ず、開口１１ａ内に残存する触媒金属２３のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、開口１１ａ内を埋め込み、ナノワイヤが形成される成長条件で第１支持部３ａと接続される第２支持部３ｂ及びキャビティ下部２ａを形成する。引き続き、供給原料を変えることで発光体６のＩｎＡｓを、供給原料を戻してキャビティ上部２ｂを順次形成する。
次に、ＭＢＥ法又はＭＯＣＶＤ法等において、成長温度を上げる等、横方向に成長するように成長条件を変えることで、キャビティ外周部２ｃを形成する。その後、触媒金属２４を取り除く。以上により、第１支持部３ａ及び第２支持部３ｂからなる支持部３と、支持部３と連続的に接続されたキャビティ部２が形成される。
詳細には、先ず、開口１１ａ内に残存する触媒金属２３のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、開口１１ａ内を埋め込み、ナノワイヤが形成される成長条件で第１支持部３ａと接続される第２支持部３ｂ及びキャビティ下部２ａを形成する。引き続き、供給原料を変えることで発光体６のＩｎＡｓを、供給原料を戻してキャビティ上部２ｂを順次形成する。
次に、ＭＢＥ法又はＭＯＣＶＤ法等において、成長温度を上げる等、横方向に成長するように成長条件を変えることで、キャビティ外周部２ｃを形成する。その後、触媒金属２４を取り除く。以上により、第１支持部３ａ及び第２支持部３ｂからなる支持部３と、支持部３と連続的に接続されたキャビティ部２が形成される。
続いて、図１０（ｂ）に示すように、キャビティ部２の頂端面を平坦化し、第２反射部５を形成する。
詳細には、先ず、キャビティ部２の外周を覆うように平坦化材料、例えばレジスト１８を塗布形成し、このレジスト１８を用いてキャビティ部２の頂端面を平坦化する。その後、平坦化材料１８を除去する。
次に、スパッタ法又は蒸着法等により、全面にＡｕを堆積し、レジスト１８を剥離除去することによりその上のＡｕをリフトオフする。これにより、キャビティ部２の頂端面上に第２反射部５が形成される。
以上により、本実施形態による発光素子が形成される。
詳細には、先ず、キャビティ部２の外周を覆うように平坦化材料、例えばレジスト１８を塗布形成し、このレジスト１８を用いてキャビティ部２の頂端面を平坦化する。その後、平坦化材料１８を除去する。
次に、スパッタ法又は蒸着法等により、全面にＡｕを堆積し、レジスト１８を剥離除去することによりその上のＡｕをリフトオフする。これにより、キャビティ部２の頂端面上に第２反射部５が形成される。
以上により、本実施形態による発光素子が形成される。
なお、第１反射部４の形成前に、第１反射部４の密着性を高めるために、下部保護膜２１上に下地膜としてＣｒ，Ｔｉ，Ｐｔ等を極薄く堆積しても良い。当該下地膜を形成しても、光学特性に殆ど影響を与えることはないものと考えられる。
また、下部保護膜２１のうち基板の上面に接した部分の厚さｔｐ１は光学特性に殆ど影響を与えないため、支持部側面を保護層として十分に働く膜厚及び形状で覆うと言う条件を満たしながら、できるだけｔｇが小さくなるような条件で下部保護膜２１の形成を行うことが望ましい。
本実施形態では、第１支持部３ａと第１反射部４とが下部保護膜２１で隔てられているため、ナノワイヤの所期の成長が容易となる。
また、下部保護膜２１のうち基板の上面に接した部分の厚さｔｐ１は光学特性に殆ど影響を与えないため、支持部側面を保護層として十分に働く膜厚及び形状で覆うと言う条件を満たしながら、できるだけｔｇが小さくなるような条件で下部保護膜２１の形成を行うことが望ましい。
本実施形態では、第１支持部３ａと第１反射部４とが下部保護膜２１で隔てられているため、ナノワイヤの所期の成長が容易となる。
以上説明したように、本実施形態の発光素子によれば、基板に格子整合する材料の組み合わせでは大きな屈折率差を得ることが困難な材料系を用いるも、良好な発光特性と良好な共振器特性とを両立させることが可能であり、比較的少ない製造工程で決められた位置に同時に多数作製することができる。
（第３の実施形態）
以下、第３の実施形態について説明する。図１１は、第２の実施形態による発光素子の構成を示す概略断面図である。
以下、第３の実施形態について説明する。図１１は、第２の実施形態による発光素子の構成を示す概略断面図である。
本実施形態による発光素子は、第１の実施形態による発光素子と同じ構成であるが、特に以下の２点で第１の実施形態と相違する。第１点として、第２保護膜及び第３保護膜が下部保護膜２１として一体形成されている。第２点として、支持部３の側面において、第１保護膜１１と下部保護膜２１とが第１反射部４を介して対向している。
図１２〜図１４は、第３の実施形態による発光素子の製造方法を工程順に示す概略断面図である。
本実施形態では、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｕを、第１保護膜及び下部保護膜にはＳｉＯ2を、それぞれ材料として用いた場合についての例を述べる。
本実施形態では、基板、支持部、及びキャビティ部にはＩｎＰを、発光部にはＩｎＡｓを、第１及び第２反射部にはＡｕを、第１保護膜及び下部保護膜にはＳｉＯ2を、それぞれ材料として用いた場合についての例を述べる。
先ず、図１２（ａ）に示すように、基板１上に触媒金属１８を堆積する。
詳細には、基板１上にレジストを塗布し、このレジストにリソグラフィー技術により開口を形成し、レジストマスクを形成する。
次に、このレジストマスクを用いて、真空蒸着等により、レジストマスクの全面に、ナノワイヤを成長するための触媒金属１８、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属１８をリフトオフする。以上により、レジストマスクの開口内に形成されていた触媒金属１８が基板１上に残存する。
詳細には、基板１上にレジストを塗布し、このレジストにリソグラフィー技術により開口を形成し、レジストマスクを形成する。
次に、このレジストマスクを用いて、真空蒸着等により、レジストマスクの全面に、ナノワイヤを成長するための触媒金属１８、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属１８をリフトオフする。以上により、レジストマスクの開口内に形成されていた触媒金属１８が基板１上に残存する。
続いて、図１２（ｂ）に示すように、支持部３を結晶成長により形成する。
詳細には、基板１上に残存する触媒金属１８のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、ナノワイヤが形成される成長条件で支持部３を形成する。成長後、触媒金属１８を除去する。
詳細には、基板１上に残存する触媒金属１８のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、ナノワイヤが形成される成長条件で支持部３を形成する。成長後、触媒金属１８を除去する。
続いて、図１２（ｃ）に示すように、下部保護膜２１、第１反射部４、及び第１保護膜１１を形成する。
詳細には、先ず、ＣＶＤ法等により、支持部３の上面から側面にかけて覆うように、基板１上にＳｉＯ2を堆積する。
次に、スパッタ法等により、ＳｉＯ2を介して支持部３の上面から側面にかけて覆うように、ＳｉＯ2上にＡｕを堆積する。以上により、下部保護膜２１及び第１反射部４が形成される。
次に、ＣＶＤ法等により、ＳｉＯ2及びＡｕを介して支持部３の上面から側面にかけて覆うように、Ａｕ上にＳｉＯ2を堆積する。以上により、下部保護膜２１、第１反射部４、及び第１保護膜１１が形成される。
詳細には、先ず、ＣＶＤ法等により、支持部３の上面から側面にかけて覆うように、基板１上にＳｉＯ2を堆積する。
次に、スパッタ法等により、ＳｉＯ2を介して支持部３の上面から側面にかけて覆うように、ＳｉＯ2上にＡｕを堆積する。以上により、下部保護膜２１及び第１反射部４が形成される。
次に、ＣＶＤ法等により、ＳｉＯ2及びＡｕを介して支持部３の上面から側面にかけて覆うように、Ａｕ上にＳｉＯ2を堆積する。以上により、下部保護膜２１、第１反射部４、及び第１保護膜１１が形成される。
続いて、図１３（ａ）に示すように、レジスト２２を形成する。
詳細には、第１保護膜１１の突出部分を埋め込むように、第１保護膜１１上に、表面が平坦となるようにレジスト２２を塗布形成する。
詳細には、第１保護膜１１の突出部分を埋め込むように、第１保護膜１１上に、表面が平坦となるようにレジスト２２を塗布形成する。
続いて、図１３（ｂ）に示すように、支持部３と、その側面の下部保護膜２１、第１反射部４、及び第１保護膜１１とを同じ高さに削る。
詳細には、レジスト２２を用いて、イオンミリング等により、支持部３、その側面の下部保護膜２１、及び第１反射部４を、第１保護膜１１の上面と同じ高さとなるまで削る。このとき、支持部３の上面が露出すると共に、下部保護膜２１が支持部３の側面及び基板１上を覆い、第１反射部４が下部保護膜２１を介して支持部３の側面を覆い、第１保護膜１１が第１反射部４を介して支持部３の側面を覆うようにそれぞれ残存する。平坦面には、支持部３、下部保護膜２１、第１反射部４、及び第１保護膜１１の各一部が露出する。
詳細には、レジスト２２を用いて、イオンミリング等により、支持部３、その側面の下部保護膜２１、及び第１反射部４を、第１保護膜１１の上面と同じ高さとなるまで削る。このとき、支持部３の上面が露出すると共に、下部保護膜２１が支持部３の側面及び基板１上を覆い、第１反射部４が下部保護膜２１を介して支持部３の側面を覆い、第１保護膜１１が第１反射部４を介して支持部３の側面を覆うようにそれぞれ残存する。平坦面には、支持部３、下部保護膜２１、第１反射部４、及び第１保護膜１１の各一部が露出する。
続いて、図１３（ｃ）に示すように、触媒金属３１を形成する。
詳細には、先ず、平坦面上にレジストを塗布し、支持部３の上面及び第１反射部４の一部を露出する開口を有するレジストマスクを形成する。
次に、レジストマスクの全面に、ナノワイヤを成長するための触媒金属３１、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属３１をリフトオフする。以上により、平坦面上で支持部３の上面及び第１反射部４の一部を覆うように触媒金属３１が残存する。
詳細には、先ず、平坦面上にレジストを塗布し、支持部３の上面及び第１反射部４の一部を露出する開口を有するレジストマスクを形成する。
次に、レジストマスクの全面に、ナノワイヤを成長するための触媒金属３１、ここではＡｕを薄く堆積する。レジストマスクを剥離することで、触媒金属３１をリフトオフする。以上により、平坦面上で支持部３の上面及び第１反射部４の一部を覆うように触媒金属３１が残存する。
続いて、図１４（ａ）に示すように、キャビティ部２を結晶成長により形成する。
詳細には、先ず、触媒金属３１のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、ナノワイヤが形成される成長条件でキャビティ下部２ａを形成する。引き続き、供給原料を変えることで発光体６のＩｎＡｓを、供給原料を戻してキャビティ上部２ｂを順次形成する。
次に、ＭＢＥ法又はＭＯＣＶＤ法等において、成長温度を上げる等、横方向に成長するように成長条件を変えることで、キャビティ外周部２ｃを形成する。その後、触媒金属３１を取り除く。以上により、支持部３と連続的に接続されたキャビティ部２が形成される。
詳細には、先ず、触媒金属３１のＡｕを核として、ＭＢＥ法又はＭＯＣＶＤ法等を用いたエピタキシャル成長により、ナノワイヤが形成される成長条件でキャビティ下部２ａを形成する。引き続き、供給原料を変えることで発光体６のＩｎＡｓを、供給原料を戻してキャビティ上部２ｂを順次形成する。
次に、ＭＢＥ法又はＭＯＣＶＤ法等において、成長温度を上げる等、横方向に成長するように成長条件を変えることで、キャビティ外周部２ｃを形成する。その後、触媒金属３１を取り除く。以上により、支持部３と連続的に接続されたキャビティ部２が形成される。
続いて、図１４（ｂ）に示すように、キャビティ部２の頂端面を平坦化し、第２反射部５を形成する。
詳細には、先ず、キャビティ部２の外周を覆うように平坦化材料、例えばレジスト１８を塗布形成し、このレジスト１８を用いてキャビティ部２の頂端面を平坦化する。その後、平坦化材料１８を除去する。
次に、スパッタ法又は蒸着法等により、全面にＡｕを堆積し、レジスト１８を剥離除去することによりその上のＡｕをリフトオフする。これにより、キャビティ部２の頂端面上に第２反射部５が形成される。
以上により、本実施形態による発光素子が形成される。
詳細には、先ず、キャビティ部２の外周を覆うように平坦化材料、例えばレジスト１８を塗布形成し、このレジスト１８を用いてキャビティ部２の頂端面を平坦化する。その後、平坦化材料１８を除去する。
次に、スパッタ法又は蒸着法等により、全面にＡｕを堆積し、レジスト１８を剥離除去することによりその上のＡｕをリフトオフする。これにより、キャビティ部２の頂端面上に第２反射部５が形成される。
以上により、本実施形態による発光素子が形成される。
なお、第１反射部４の形成前に、第１反射部４の密着性を高めるために、下部保護膜２１上に下地膜としてＣｒ，Ｔｉ，Ｐｔ等を極薄く堆積しても良い。当該下地膜を形成しても、光学特性に殆ど影響を与えることはないものと考えられる。
また、下部保護膜２１のうち基板の上面に接した部分の厚さｔｐ１は光学特性に殆ど影響を与えないため、支持部側面を保護層として十分に働く膜厚及び形状で覆うと言う条件を満たしながら、できるだけｔｇが小さくなるような条件で下部保護膜２１の形成を行うことが望ましい。
また、下部保護膜２１のうち基板の上面に接した部分の厚さｔｐ１は光学特性に殆ど影響を与えないため、支持部側面を保護層として十分に働く膜厚及び形状で覆うと言う条件を満たしながら、できるだけｔｇが小さくなるような条件で下部保護膜２１の形成を行うことが望ましい。
本実施形態では、支持部３と第１反射部４とが下部保護膜２１で隔てられているため、ナノワイヤの所期の成長が容易となる。
また、キャビティ部２の形成前に、第１反射部４の一部が平坦面に露出する。このため、ナノワイヤの成長中にナノワイヤの材料と第１反射部４の材料とが接触する。しかしながら、キャビティ下部２ａの径が、支持部２の側面における第１反射部４の材料の径より大きければ、触媒金属３１の表面側の形状は円盤となるため、ナノワイヤの成長過程は第１実施形態に比べて単純なものとなると思われる。
また、キャビティ部２の形成前に、第１反射部４の一部が平坦面に露出する。このため、ナノワイヤの成長中にナノワイヤの材料と第１反射部４の材料とが接触する。しかしながら、キャビティ下部２ａの径が、支持部２の側面における第１反射部４の材料の径より大きければ、触媒金属３１の表面側の形状は円盤となるため、ナノワイヤの成長過程は第１実施形態に比べて単純なものとなると思われる。
以上説明したように、本実施形態の発光素子によれば、基板に格子整合する材料の組み合わせでは大きな屈折率差を得ることが困難な材料系を用いるも、良好な発光特性と良好な共振器特性とを両立させることが可能であり、比較的少ない製造工程で決められた位置に同時に多数作製することができる。
上述した第１〜第３の実施形態では、ナノワイヤの縦方向の成長条件として触媒金属を用いた場合について述べたが、触媒金属を用いない自己触媒モードにおける成長条件を用いても良い。この場合には、当然のことながら触媒金属の堆積及びパターニングは不要である。
本実施形態の発光素子は、例えば量子情報処理を行うための基本的な素子であり、信頼性の高い効率的な量子演算を可能とし、量子中継による長距離量子暗号通信、量子コンピュータ等より高度な量子情報処理に適用される。
以下、発光素子及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）基板と、
前記基板の上方に立設され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部と、
前記基板と前記キャビティ部とを接続する支持部と、
前記支持部の側面を囲む第１反射部と、
前記キャビティ部の頂端面に設けられた第２反射部と
を含むことを特徴とする発光素子。
前記基板の上方に立設され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部と、
前記基板と前記キャビティ部とを接続する支持部と、
前記支持部の側面を囲む第１反射部と、
前記キャビティ部の頂端面に設けられた第２反射部と
を含むことを特徴とする発光素子。
（付記２）前記支持部は、前記キャビティ部の径及び発光波長よりも小さい径を持つことを特徴とする付記１に記載の発光素子。
（付記３）前記キャビティ部と前記第１反射部との間に、前記キャビティ部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第１保護膜が設けられていることを特徴とする付記１又は２に記載の発光素子。
（付記４）前記基板と前記第１反射部との間に、前記基板及び前記第１反射部と物理的又は化学的に難反応性の材料からなる第２保護膜が設けられていることを特徴とする付記１〜３のいずれか１項に記載の発光素子。
（付記５）前記支持部と前記第１反射部との間に、前記支持部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第３保護膜が設けられていることを特徴とする付記１〜４のいずれか１項に記載の発光素子。
（付記６）前記キャビティ部及び前記支持部は、前記基板の材料と格子整合する材料からなることを特徴とする付記１〜５のいずれか１項に記載の発光素子。
（付記７）前記第１反射部は、Ａｕ，Ａｇ，Ｃｕ，Ａｌのうちから選ばれた少なくとも１種を材料とすることを特徴とする付記１〜６のいずれか１項に記載の発光素子。
（付記８）前記第２反射部は、Ａｕ，Ａｇ，Ｃｕ，Ａｌのうちから選ばれた少なくとも１種を材料とすることを特徴とする付記１〜７のいずれか１項に記載の発光素子。
（付記９）前記基板は、ＩｎＰを材料とすることを特徴とする付記１〜８のいずれか１項に記載の発光素子。
（付記１０）基板の上方に、開口を有する第１反射部を形成する工程と、
前記開口を埋め込む支持部と、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部とを、結晶成長により連続的に形成する工程と、
前記キャビティ部の頂端面に第２反射部を形成する工程と
を含むことを特徴とする発光素子の製造方法。
前記開口を埋め込む支持部と、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部とを、結晶成長により連続的に形成する工程と、
前記キャビティ部の頂端面に第２反射部を形成する工程と
を含むことを特徴とする発光素子の製造方法。
（付記１１）基板上に、結晶成長により柱状の支持部を形成する工程と、
前記支持部を、側面から上面にかけて覆う第１反射部を形成する工程と、
前記支持部が露出するように、前記支持部の上部及び前記第１反射部の上部を除去する工程と、
前記支持部上及び前記第１反射部上に、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部を、結晶成長により形成する工程と、
前記キャビティ部の頂端面に第２反射部を形成する工程と
を含むことを特徴とする発光素子の製造方法。
前記支持部を、側面から上面にかけて覆う第１反射部を形成する工程と、
前記支持部が露出するように、前記支持部の上部及び前記第１反射部の上部を除去する工程と、
前記支持部上及び前記第１反射部上に、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部を、結晶成長により形成する工程と、
前記キャビティ部の頂端面に第２反射部を形成する工程と
を含むことを特徴とする発光素子の製造方法。
（付記１２）前記キャビティ部を、前記支持部上に接続されて内部に前記発光体を有する中央部と、前記中央部を囲む外周部とから形成することを特徴とする付記１０又は１１に記載の発光素子の製造方法。
（付記１３）前記支持部は、前記キャビティ部の径及び発光波長よりも小さい径を持つことを特徴とする付記１０〜１２のいずれか１項に記載の発光素子の製造方法。
（付記１４）前記キャビティ部と前記第１反射部との間に、前記キャビティ部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第１保護膜を形成することを特徴とする付記１０〜１３のいずれか１項に記載の発光素子の製造方法。
（付記１５）前記基板と前記第１反射部との間に、前記基板及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第２保護膜を形成することを特徴とする付記１０〜１４のいずれか１項に記載の発光素子の製造方法。
（付記１６）前記支持部と前記第１反射部との間に、前記支持部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第３保護膜を形成することを特徴とする付記１０〜１５のいずれか１項に記載の発光素子の製造方法。
（付記１７）前記キャビティ部及び前記支持部を、前記基板の材料と格子整合する材料で形成することを特徴とする付記１０〜１６のいずれか１項に記載の発光素子の製造方法。
１ 基板
２ キャビティ部
２ａ キャビティ下部
２ｂ キャビティ上部
２ｃ キャビティ外周部
３ 支持部
３ａ 第１支持部
３ｂ 第２支持部
４ 第１反射部
５ 第２反射部
６ 発光体
１１ 第１保護膜
１１ａ 開口
１２ 第２保護膜
１３ 第３保護膜
１４ 貫通孔
１５ レジストマスク
１６，１８，２３，３１ 触媒金属
１７，２２ レジスト
２１ 下部保護膜
２ キャビティ部
２ａ キャビティ下部
２ｂ キャビティ上部
２ｃ キャビティ外周部
３ 支持部
３ａ 第１支持部
３ｂ 第２支持部
４ 第１反射部
５ 第２反射部
６ 発光体
１１ 第１保護膜
１１ａ 開口
１２ 第２保護膜
１３ 第３保護膜
１４ 貫通孔
１５ レジストマスク
１６，１８，２３，３１ 触媒金属
１７，２２ レジスト
２１ 下部保護膜
Claims (14)
- 基板と、
前記基板の上方に立設され、内部に共振波長と一致する発光波長を持つ発光体を有し、前記発光波長の１／３〜１／２の半径を有する柱状のキャビティ部と、
前記基板と前記キャビティ部とを接続し、前記基板の材料及び前記キャビティ部の材料の双方と格子整合する材料からなる支持部と、
前記支持部の側面を囲み、金属膜又は誘電体多層膜からなる第１反射部と、
前記キャビティ部の頂端面に設けられ、金属膜又は誘電体多層膜からなる第２反射部と
を含み、
前記発光体は、前記支持部の上方に位置整合した箇所に配されており、光子を１つずつ発生することを特徴とする発光素子。 - 前記支持部は、前記キャビティ部の径及び発光波長よりも小さい径を持つことを特徴とする請求項１に記載の発光素子。
- 前記キャビティ部と前記第１反射部との間に、前記キャビティ部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第１保護膜が設けられていることを特徴とする請求項１又は２に記載の発光素子。
- 前記基板と前記第１反射部との間に、前記基板及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第２保護膜が設けられていることを特徴とする請求項１〜３のいずれか１項に記載の発光素子。
- 前記支持部と前記第１反射部との間に、前記支持部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第３保護膜が設けられていることを特徴とする請求項１〜４のいずれか１項に記載の発光素子。
- 前記キャビティ部及び前記支持部は、前記基板の材料と格子整合する材料からなることを特徴とする請求項１〜５のいずれか１項に記載の発光素子。
- 基板の上方に、開口を有し、金属膜又は誘電体多層膜からなる第１反射部を形成する工程と、
前記開口を埋め込む支持部と、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有し、前記発光波長の１／３〜１／２の半径を有する柱状のキャビティ部とを、前記開口の底面に触媒金属を形成した後、半導体層を結晶成長することにより連続的に形成する工程と、
前記キャビティ部の頂端面に、金属膜又は誘電体多層膜からなる第２反射部を形成する工程と
を含み、
前記支持部は、前記基板の材料及び前記キャビティ部の材料の双方と格子整合する材料からなり、
前記発光体は、前記支持部の上方に位置整合した箇所に配され、光子を１つずつ発生することを特徴とする発光素子の製造方法。 - 基板上に、結晶成長により柱状の支持部を形成する工程と、
前記支持部を、側面から上面にかけて覆う第１反射部を形成する工程と、
前記支持部が露出するように、前記支持部の上部及び前記第１反射部の上部を除去する工程と、
前記支持部上及び前記第１反射部上に、前記支持部上に接続され、内部に共振波長と一致する発光波長を持つ発光体を有する柱状のキャビティ部を、前記支持部上に触媒金属を形成した後、半導体層を結晶成長することにより形成する工程と、
前記キャビティ部の頂端面に第２反射部を形成する工程と
を含むことを特徴とする発光素子の製造方法。 - 前記キャビティ部を、前記支持部上に接続されて内部に前記発光体を有する中央部と、前記中央部を囲む外周部とから形成することを特徴とする請求項７又は８に記載の発光素子の製造方法。
- 前記支持部は、前記キャビティ部の径及び発光波長よりも小さい径を持つことを特徴とする請求項７〜９のいずれか１項に記載の発光素子の製造方法。
- 前記キャビティ部と前記第１反射部との間に、前記キャビティ部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第１保護膜を形成することを特徴とする請求項７〜１０のいずれか１項に記載の発光素子の製造方法。
- 前記基板と前記第１反射部との間に、前記基板及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第２保護膜を形成することを特徴とする請求項７〜１１のいずれか１項に記載の発光素子の製造方法。
- 前記支持部と前記第１反射部との間に、前記支持部及び前記第１反射部と物理的及び化学的に難反応性の材料からなる第３保護膜を形成することを特徴とする請求項７〜１２のいずれか１項に記載の発光素子の製造方法。
- 前記キャビティ部及び前記支持部を、前記基板の材料と格子整合する材料で形成することを特徴とする請求項７〜１３のいずれか１項に記載の発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016085386A JP6873409B2 (ja) | 2016-04-21 | 2016-04-21 | 発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016085386A JP6873409B2 (ja) | 2016-04-21 | 2016-04-21 | 発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017195305A JP2017195305A (ja) | 2017-10-26 |
| JP6873409B2 true JP6873409B2 (ja) | 2021-05-19 |
Family
ID=60155563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016085386A Active JP6873409B2 (ja) | 2016-04-21 | 2016-04-21 | 発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6873409B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335908B2 (en) * | 2002-07-08 | 2008-02-26 | Qunano Ab | Nanostructures and methods for manufacturing the same |
| US7307271B2 (en) * | 2004-11-05 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Nanowire interconnection and nano-scale device applications |
| US7492803B2 (en) * | 2005-06-10 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Fiber-coupled single photon source |
| EP2333847B1 (en) * | 2008-09-01 | 2018-02-14 | Sophia School Corporation | Semiconductor optical element array and manufacturing method therefore |
| US8816324B2 (en) * | 2010-02-25 | 2014-08-26 | National University Corporation Hokkaido University | Semiconductor device and method for manufacturing semiconductor device |
| JP5929115B2 (ja) * | 2011-11-17 | 2016-06-01 | 富士通株式会社 | 半導体ナノデバイス |
| JP5862757B2 (ja) * | 2012-02-27 | 2016-02-16 | 富士通株式会社 | 半導体レーザ |
| JP6319723B2 (ja) * | 2014-02-28 | 2018-05-09 | 富士通株式会社 | 光微小共振器 |
-
2016
- 2016-04-21 JP JP2016085386A patent/JP6873409B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017195305A (ja) | 2017-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5643920B1 (ja) | Ｌｅｄ素子及びその製造方法 | |
| TWI304278B (en) | Semiconductor emitting device substrate and method of fabricating the same | |
| JP5142236B1 (ja) | エッチング方法 | |
| KR100470904B1 (ko) | 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법 | |
| JP2007519214A (ja) | 高輝度の窒化物マイクロ発光ダイオード及びその製造方法 | |
| EP3154139B1 (en) | Light emitting element | |
| JP4864837B2 (ja) | ナノレーザ構造の作製方法 | |
| JP2005317959A (ja) | 光結晶発光装置 | |
| JP2012114407A (ja) | 垂直型発光素子の製造方法およびその発光素子用の基板モジュール | |
| TW201210067A (en) | Semiconductor light emitting diode and manufacturing method thereof | |
| JP5435523B1 (ja) | 半導体発光素子及びその製造方法 | |
| Zhao et al. | Progress of GaN‐Based Optoelectronic Devices Integrated with Optical Resonances | |
| CN101924322A (zh) | 表面等离子体激元产生装置及其制造方法 | |
| CN110337764A (zh) | 表面发射激光器和制造表面发射激光器的方法 | |
| TW201432938A (zh) | Led元件及其製造方法 | |
| JP5205098B2 (ja) | 半導体発光素子およびその製造方法 | |
| CN108028512A (zh) | 低阻抗vcsel | |
| JP2009188249A (ja) | 発光ダイオードおよびその製造方法、発光ダイオードアレイ | |
| CN111600200A (zh) | 垂直腔面发射激光器的制造方法及垂直腔面发射激光器 | |
| US8242483B2 (en) | Method for manufacturing semiconductor light emitting device | |
| JP6873409B2 (ja) | 発光素子及びその製造方法 | |
| JP5308331B2 (ja) | フォトニック結晶又はフォトニックバンドギャップ垂直共振器面発光レーザーを製造する方法 | |
| JP2011159650A (ja) | 発光素子 | |
| KR101507127B1 (ko) | 패턴된 기판 및 질화물 반도체층 제조방법 | |
| JP6319723B2 (ja) | 光微小共振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160621 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210406 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6873409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |