JP6865249B2 - Manufacturing method of organic EL display device and organic EL display device - Google Patents

Manufacturing method of organic EL display device and organic EL display device Download PDF

Info

Publication number
JP6865249B2
JP6865249B2 JP2019092311A JP2019092311A JP6865249B2 JP 6865249 B2 JP6865249 B2 JP 6865249B2 JP 2019092311 A JP2019092311 A JP 2019092311A JP 2019092311 A JP2019092311 A JP 2019092311A JP 6865249 B2 JP6865249 B2 JP 6865249B2
Authority
JP
Japan
Prior art keywords
film
insulating film
organic
conductor film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019092311A
Other languages
Japanese (ja)
Other versions
JP2019216236A (en
Inventor
克彦 岸本
克彦 岸本
幸也 西岡
幸也 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Priority to JP2019092311A priority Critical patent/JP6865249B2/en
Publication of JP2019216236A publication Critical patent/JP2019216236A/en
Application granted granted Critical
Publication of JP6865249B2 publication Critical patent/JP6865249B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機EL表示装置及び有機EL表示装置の製造方法に関する。 The present invention relates to an organic EL display device and a method for manufacturing an organic EL display device.

近年、テレビ受信機などへの応用が進む有機EL表示装置は、画素毎に形成された有機発光素子、及び、所望の電流で有機発光素子を発光させる駆動回路を備えている。アクティブマトリクス型の有機EL表示装置では、駆動回路を構成する薄膜トランジスタが、マトリクス状に設けられる画素毎に、ガラス基板などの表面上に形成され、その薄膜トランジスタを覆う絶縁膜の上に有機発光素子が形成される。特許文献1には、このようなアクティブマトリクス型のディスプレイにおいて画素に対する薄膜トランジスタの占有面積を低減すべく、多層構造の薄膜トランジスタを形成することが開示されている。 In recent years, an organic EL display device that has been increasingly applied to television receivers and the like includes an organic light emitting element formed for each pixel and a drive circuit that causes the organic light emitting element to emit light with a desired current. In an active matrix type organic EL display device, a thin film transistor constituting a drive circuit is formed on a surface such as a glass substrate for each pixel provided in a matrix, and an organic light emitting element is placed on an insulating film covering the thin film transistor. It is formed. Patent Document 1 discloses that a thin film transistor having a multilayer structure is formed in order to reduce the area occupied by the thin film transistor with respect to the pixels in such an active matrix type display.

特開2017−11173号公報JP-A-2017-11173

有機EL表示装置では、有機発光素子が電流駆動型の発光素子であるため、その駆動回路には液晶表示装置に比べて高い電流供給能力(駆動能力)が求められる。特許文献1のように薄膜トランジスタを積層構造にすることによって駆動能力を高めることができるが、必然的に製造コストが増大する。しかし、大型テレビなどへの有機EL表示パネルの更なる普及のためには、駆動回路の駆動能力の更なる向上および製造コストの大幅な削減が望まれる。また、有機EL表示パネルにおいて輝度ムラ又は色ムラ(以下「輝度ムラ及び/又は色ムラ」を纏めて「表示ムラ」ともいう)などが生じると、その製品価値が低下してしまう。このような表示ムラは、画面が大型化すると目立ち易くなるため有機EL表示パネルの普及の妨げにもなりかねない。表示ムラに対する補償回路が備えられたり、初期の表示状態を観察したうえで有機発光素子の駆動電流を補正する補正手段が設けられたりしているが、このような対策もサイズ又はコストを増大させる。 In an organic EL display device, since the organic light emitting element is a current drive type light emitting element, the drive circuit is required to have a higher current supply capacity (drive capacity) than that of the liquid crystal display device. Although the driving ability can be increased by forming the thin film transistor in a laminated structure as in Patent Document 1, the manufacturing cost inevitably increases. However, in order to further popularize the organic EL display panel in large-sized televisions and the like, it is desired to further improve the driving capacity of the drive circuit and significantly reduce the manufacturing cost. Further, if brightness unevenness or color unevenness (hereinafter, "brightness unevenness and / or color unevenness" is collectively referred to as "display unevenness") occurs in the organic EL display panel, the product value thereof is lowered. Such display unevenness becomes more noticeable as the screen becomes larger, which may hinder the spread of the organic EL display panel. Compensation circuits for display unevenness are provided, and correction means for correcting the drive current of the organic light emitting element after observing the initial display state are provided, but such measures also increase the size or cost. ..

そこで本発明は、駆動回路の能力をコスト低減も実現し得る構造で高めることができ、しかも表示ムラの少ない有機EL表示装置、及び、そのように駆動能力に優れた駆動回路を有していて表示ムラの少ない有機EL表示装置を適切に製造し得る製造方法を提供することを目的とする。 Therefore, the present invention has an organic EL display device capable of enhancing the capacity of the drive circuit with a structure capable of realizing cost reduction, and having less display unevenness, and a drive circuit having such excellent drive capacity. An object of the present invention is to provide a manufacturing method capable of appropriately manufacturing an organic EL display device having less display unevenness.

本発明の第1実施形態の有機EL表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜における前記駆動回路と反対方向を向く表面の上に形成され、前記駆動回路と電気的に接続された有機発光素子と、を備え、前記平坦化膜の前記表面は、50nm以下の算術平均粗さを有しており、前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含んでいて前記ソース電極および前記ドレイン電極と部分的に重ねられた半導体層を有し、前記ドレイン電極を構成する第1導体膜および前記ソース電極を構成する第2導体膜それぞれの一部が所定の方向に沿って交互に並べられており、前記チャネルとなる領域は、前記第1導体膜の前記一部と前記第2導体膜の前記一部との間に挟まれている。 The organic EL display device of the first embodiment of the present invention includes a substrate having a surface on which a drive circuit including a thin film transistor is formed, a flattening film that flattens the surface of the substrate by covering the drive circuit, and a flattening film. An organic light emitting element formed on a surface of the flattening film facing in the direction opposite to the drive circuit and electrically connected to the drive circuit is provided, and the surface of the flattening film is 50 nm or less. A semiconductor having an arithmetic average roughness, wherein the thin film transistor includes a gate electrode, a drain electrode, a source electrode, and a region serving as a channel of the thin film transistor, and is partially overlapped with the source electrode and the drain electrode. A part of the first conductor film having a layer and forming the drain electrode and a part of each of the second conductor film forming the source electrode are alternately arranged along a predetermined direction, and the region serving as the channel is a region. , Is sandwiched between the part of the first conductor film and the part of the second conductor film.

本発明の第2実施形態の有機EL表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に第1無機絶縁膜、有機絶縁膜及び第2無機絶縁膜を形成する工程と、前記第2無機絶縁膜の表面を研磨する工程と、前記第2無機絶縁膜、前記有機絶縁膜及び前記第1無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第1電極を形成する工程と、前記第1電極の上に有機発光層を形成する工程と、前記有機発光層の上に第2電極を形成する工程と、を含み、前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、チャネルとなる領域を含む半導体層と、ドレイン電極を構成する第1導体膜及びソース電極を構成する第2導体膜との積層構造に形成され、前記第1導体膜および前記第2導体膜は、それぞれの一部が所定の方向に沿って交互に並ぶように形成され、前記チャネルとなる領域は、前記第1導体膜の前記一部と前記第2導体膜の前記一部との間に挟まれている。 The method for manufacturing the organic EL display device according to the second embodiment of the present invention includes a step of forming a drive circuit including a thin film transistor on a substrate, and a first inorganic insulating film, an organic insulating film, and a first organic insulating film on the surface of the drive circuit. 2. A step of forming the inorganic insulating film, a step of polishing the surface of the second inorganic insulating film, and contact holes reaching the thin film transistor in the second inorganic insulating film, the organic insulating film, and the first inorganic insulating film. A step of forming a first electrode in a predetermined region while embedding a metal in the contact hole, a step of forming an organic light emitting layer on the first electrode, and the organic light emitting layer. The thin film transistor includes a step of forming a second electrode on the surface, the thin film transistor includes a gate electrode, a gate insulating film, a semiconductor layer including a region to be a channel, and a first conductor film and a source electrode constituting a drain electrode. The first conductor film and the second conductor film are formed in a laminated structure with the second conductor film constituting the above, and a part of each of the first conductor film and the second conductor film is formed so as to be alternately arranged along a predetermined direction. The region is sandwiched between the part of the first conductor film and the part of the second conductor film.

本発明の第1実施形態によれば、有機EL表示装置において、駆動回路の能力をコスト低減も実現し得る構造で高めることができ、しかも表示ムラを少なくすることができる。また、本発明の第2実施形態によれば、そのように駆動能力に優れた駆動回路を有していて表示ムラの少ない有機EL表示装置を適切に製造することができる。 According to the first embodiment of the present invention, in the organic EL display device, the capacity of the drive circuit can be enhanced by a structure capable of realizing cost reduction, and display unevenness can be reduced. Further, according to the second embodiment of the present invention, it is possible to appropriately manufacture an organic EL display device having such a drive circuit having excellent driving ability and having less display unevenness.

本発明の一実施形態の有機EL表示装置の駆動回路の一例を概略的に示す図である。It is a figure which shows typically an example of the drive circuit of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における有機発光素子及び薄膜トランジスタの一例を概略的に示す断面図である。It is sectional drawing which shows typically an example of the organic light emitting element and the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの他の例を概略的に示す断面図である。It is sectional drawing which shows typically the other example of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの他の例を概略的に示す断面図である。It is sectional drawing which shows typically the other example of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの各電極の一例を示す平面図である。It is a top view which shows an example of each electrode of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの各電極の他の例を示す平面図である。It is a top view which shows the other example of each electrode of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの各電極の他の例を示す平面図である。It is a top view which shows the other example of each electrode of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの断面の一例を示す図である。It is a figure which shows an example of the cross section of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置における薄膜トランジスタの断面の他の例を示す図である。It is a figure which shows another example of the cross section of the thin film transistor in the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法のフローチャートである。It is a flowchart of the manufacturing method of the organic EL display device of one Embodiment of this invention. 図5Aにおける駆動回路の形成工程についてのフローチャートである。It is a flowchart about the formation process of the drive circuit in FIG. 5A. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention. 本発明の一実施形態の有機EL表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the organic EL display device of one Embodiment of this invention.

本発明者らは、駆動回路の駆動能力を高めるために鋭意検討を重ねた。そして、本発明者らは、駆動回路を構成する薄膜トランジスタのドレイン電極およびソース電極を、それぞれの一部が所定の方向に沿って並ぶように形成することによって、駆動能力を大幅に高めることができ、しかも、駆動回路を有機EL表示装置の一つの画素の領域内に形成し得ることを見出した。すなわち、そのようにドレイン電極とソース電極とを形成することによって、ドレイン電極とソース電極との間隔(チャネル長(L))を増大させることなく、両電極において対向している部分の長さ(チャネル幅(W))を長くすることができる。従って、チャネル幅とチャネル長との比(W/L)を大幅に、しかも所定の区画内で効率良く増大させることができ、その結果、大幅に増大された駆動能力を有する駆動回路を一つの画素内にレイアウトすることができる。 The present inventors have made extensive studies in order to enhance the driving ability of the driving circuit. Then, the present inventors can significantly enhance the driving ability by forming the drain electrode and the source electrode of the thin film transistor constituting the driving circuit so that a part of each is arranged along a predetermined direction. Moreover, it has been found that the drive circuit can be formed in the region of one pixel of the organic EL display device. That is, by forming the drain electrode and the source electrode in this way, the length of the portions facing each other in both electrodes (the length of the portions facing each other without increasing the distance (channel length (L)) between the drain electrode and the source electrode ( The channel width (W)) can be increased. Therefore, the ratio (W / L) of the channel width to the channel length can be significantly increased and efficiently within a predetermined section, and as a result, one drive circuit having a significantly increased drive capacity can be obtained. It can be laid out in pixels.

また、本発明者らは、薄膜トランジスタにこのような構造を用いることによって、有機EL表示装置の駆動回路を構成する薄膜トランジスタのチャネルとなる半導体層を、ポリシリコン(具体的には低温ポリシコン:LTPS)ではなくアモルファスシリコンでも形成可能となることを見出した。すなわち、従来このような薄膜トランジスタの半導体層には、キャリア移動度の点で優れたLTPSが用いられている。しかし、本発明者らは、前述した各電極の構成を適用することによって、アモルファスシリコンからなる半導体層であっても有機EL表示装置の駆動回路において十分に機能し得ることを見出したのである。 Further, by using such a structure for the thin film transistor, the present inventors have made the semiconductor layer which becomes the channel of the thin film transistor constituting the drive circuit of the organic EL display device polysilicon (specifically, low temperature polysilicon: LTPS). It was found that amorphous silicon can also be formed instead. That is, conventionally, LTPS having excellent carrier mobility has been used for the semiconductor layer of such a thin film transistor. However, the present inventors have found that by applying the above-mentioned configuration of each electrode, even a semiconductor layer made of amorphous silicon can sufficiently function in a drive circuit of an organic EL display device.

LTPSは、アモルファスシリコンの半導体層を形成した後、エキシマレーザの照射によるアニーリングをアモルファスシリコンに対して行い、それによりアモルファスシリコンを多結晶化することによって得られる。そのため、製造工程が複雑になり、このアニーリング工程が有機EL表示パネルの製造コストの低減を妨げている。加えて、エキシマレーザの照射に必要な設備は極めて高額であり、しかも、液晶表示装置の製造ラインで既に導入されているような第10世代を超えるようなマザー基板に適用可能な設備の実現性は見通されていない。また、駆動回路が形成される基板全面に均等にエキシマレーザを照射するのは極めて困難であり、そのため、基板上の所定の各区画においてそれぞれ多結晶化された複数のLTPSそれぞれの間で容易且つ大幅にキャリア移動度のばらつきが生じ、その結果、各薄膜トランジスタ間に容易にゲート閾値電圧などのばらつきが生じ得る。マザー基板の大型化の進展に伴って、マザー基板への均等なエキシマレーザの照射は益々困難となる。本発明者らは、前述した薄膜トランジスタの構造を用いることによって、有機EL表示パネルの駆動回路内の薄膜トランジスタの半導体層を、アニーリングを要しないアモルファスシリコンで形成し得ることを見出したのである。 LTPS is obtained by forming a semiconductor layer of amorphous silicon and then annealing the amorphous silicon by irradiation with an excimer laser to polycrystallize the amorphous silicon. Therefore, the manufacturing process becomes complicated, and this annealing process hinders the reduction of the manufacturing cost of the organic EL display panel. In addition, the equipment required for excimer laser irradiation is extremely expensive, and the feasibility of equipment applicable to mother substrates exceeding the 10th generation, which has already been introduced in the production line of liquid crystal display devices. Is not foreseen. Further, it is extremely difficult to evenly irradiate the entire surface of the substrate on which the drive circuit is formed with the excimer laser. Therefore, it is easy and easy between each of the plurality of LTPSs that are polycrystalline in each predetermined section on the substrate. There is a large variation in carrier mobility, and as a result, variations in the gate threshold voltage and the like can easily occur between the thin film transistors. As the size of the mother substrate increases, it becomes more difficult to evenly irradiate the mother substrate with the excimer laser. The present inventors have found that the semiconductor layer of the thin film transistor in the drive circuit of the organic EL display panel can be formed of amorphous silicon that does not require annealing by using the structure of the thin film transistor described above.

本発明者らは、さらに、基板の表面に形成されている駆動回路の表面の凹凸が有機発光素子内の有機膜における膜厚のばらつきなどを生じさせ、その結果、輝度ムラや色ムラなどが生じ得ることも見出した。詳述すると、駆動回路と有機発光素子との間には前述したように絶縁膜が設けられており、この絶縁膜によって、両者の電気的分離及び水分などの遮断と共に有機発光素子の下地の平坦化が図られている。しかしこの平坦化が、優れた表示品位を得るという観点からは必ずしも十分ではないことを本発明者らは見出したのである。このような絶縁膜(平坦化膜)の表面が十分に平坦でない場合、その上に電極を介して形成される有機膜の膜厚がばらつくことによって輝度ムラが生じたり、出射光のピーク強度を示す方向が表示面の法線方向からずれたりして表示ムラが引き起こされる。本発明者らは、有機発光素子の下地となる平坦化膜の表面のさらなる平坦化を図ることによって、表示ムラの発生を抑制し得ることを見出したのである。また、このように平坦化膜の表面のさらなる平坦化を図ることによって、有機発光素子の発光領域の下層に前述した構造の薄膜トランジスタが形成される場合でも、その表面の凹凸によって生じ得る表示ムラが抑制される。 Furthermore, the present inventors further cause variations in the film thickness of the organic film in the organic light emitting element due to the unevenness of the surface of the drive circuit formed on the surface of the substrate, resulting in uneven brightness and uneven color. We also found that it could occur. More specifically, an insulating film is provided between the drive circuit and the organic light emitting element as described above, and the insulating film electrically separates the two and blocks moisture and the like, and flattens the base of the organic light emitting element. Is being planned. However, the present inventors have found that this flattening is not always sufficient from the viewpoint of obtaining excellent display quality. If the surface of such an insulating film (flattening film) is not sufficiently flat, the thickness of the organic film formed on the insulating film (flattening film) varies with each other, resulting in uneven brightness or peak intensity of emitted light. The indicated direction deviates from the normal direction of the display surface, causing display unevenness. The present inventors have found that the occurrence of display unevenness can be suppressed by further flattening the surface of the flattening film that is the base of the organic light emitting element. Further, by further flattening the surface of the flattening film in this way, even when a thin film transistor having the above-mentioned structure is formed in the lower layer of the light emitting region of the organic light emitting element, display unevenness that may occur due to the unevenness of the surface is generated. It is suppressed.

以下、図面を参照し、本発明の実施形態の有機EL表示装置及び有機EL表示装置の製造方法を説明する。なお、以下に説明される実施形態における各構成要素の材質、形状、及び、それらの相対的な位置関係などはあくまで例示に過ぎない。本発明の有機EL表示装置及び有機EL表示装置の製造方法はこれらによって限定的に解釈されるものではない。 Hereinafter, the organic EL display device and the method for manufacturing the organic EL display device according to the embodiment of the present invention will be described with reference to the drawings. The materials, shapes, and relative positional relationships of the components in the embodiments described below are merely examples. The organic EL display device and the method for manufacturing the organic EL display device of the present invention are not limitedly interpreted by these.

〔有機EL表示装置〕
図1には、第1実施形態の有機EL表示装置1における駆動回路2の構成の一例が、それぞれ模式的に示されている有機EL表示パネル3、データ線ドライバ1d及び走査線ドライバ1gと共に示されている。有機EL表示パネル3は、マトリクス状に配置された複数の画素3aを有し、各画素3aに有機発光素子40及び駆動回路2が設けられている。図1の例では、駆動回路2は、有機発光素子40の通電状態を切り換える駆動TFT20、駆動TFT20のオン/オフを切り換えるスイッチングTFT2a、及び駆動TFT20のゲート−ソース間電圧を保持する保持容量2bを含んでいる。駆動TFT20のドレインが電源線2pに、ソースが有機発光素子40の陽極に、そして、ゲートがスイッチングTFT2aのソースにそれぞれ接続されており、有機発光素子40の陰極は陰極配線27を介してグランドに接続されている。
[Organic EL display device]
FIG. 1 shows an example of the configuration of the drive circuit 2 in the organic EL display device 1 of the first embodiment together with the organic EL display panel 3, the data line driver 1d, and the scanning line driver 1g, which are schematically shown, respectively. Has been done. The organic EL display panel 3 has a plurality of pixels 3a arranged in a matrix, and each pixel 3a is provided with an organic light emitting element 40 and a drive circuit 2. In the example of FIG. 1, the drive circuit 2 has a drive TFT 20 that switches the energization state of the organic light emitting element 40, a switching TFT 2a that switches the drive TFT 20 on / off, and a holding capacity 2b that holds the gate-source voltage of the drive TFT 20. Includes. The drain of the drive TFT 20 is connected to the power supply line 2p, the source is connected to the anode of the organic light emitting element 40, and the gate is connected to the source of the switching TFT 2a, and the cathode of the organic light emitting element 40 is connected to the ground via the cathode wiring 27. It is connected.

走査線ドライバ1gから各スイッチングTFT2aにゲート信号が送られると共に、データ線ドライバ1dから各スイッチングTFT2aを介して各駆動TFT20のゲートに表示画像のデータ信号が印加される。そのデータ信号の電圧に基づく電流が有機発光素子40に流れ、保持容量2bの作用によって1フレーム期間中所定の輝度で有機発光素子40が発光する。以下、一つの画素3aを含む有機EL表示パネル3の断面を示す図2A〜図2Cを参照しながら、本実施形態の有機EL表示装置1が説明される。なお、以下の説明では、駆動TFT20は単に「薄膜トランジスタ20(TFT20)」と称される。また、上記及び以下の説明並びに各図面において参照される「画素」は、表示画面の最小構成要素(単位要素)であり正確には「サブ画素」であるが、説明の簡潔化のため「画素」とも称される。また、以下の説明において「表面」は、特にその区別が記載されていない場合、有機EL表示装置1を構成する基板10(図2A参照)以外の各構成要素における基板10と反対方向を向く表面を意味している。また、基板10に関して「表面」は、特にその区別が記載されていない場合、有機発光素子40を向く表面を意味している。 A gate signal is sent from the scanning line driver 1g to each switching TFT 2a, and a data signal of a display image is applied from the data line driver 1d to the gate of each driving TFT 20 via each switching TFT 2a. A current based on the voltage of the data signal flows through the organic light emitting element 40, and the organic light emitting element 40 emits light with a predetermined brightness during one frame period due to the action of the holding capacitance 2b. Hereinafter, the organic EL display device 1 of the present embodiment will be described with reference to FIGS. 2A to 2C showing a cross section of the organic EL display panel 3 including one pixel 3a. In the following description, the driving TFT 20 is simply referred to as a "thin film transistor 20 (TFT20)". Further, the "pixel" referred to in the above and the following description and each drawing is the minimum component (unit element) of the display screen and is more accurately a "sub-pixel", but for the sake of brevity of the description, the "pixel" is used. Also called. Further, in the following description, the “surface” is a surface facing the opposite direction to the substrate 10 in each component other than the substrate 10 (see FIG. 2A) constituting the organic EL display device 1 unless the distinction is described in particular. Means. Further, with respect to the substrate 10, the “surface” means a surface facing the organic light emitting element 40 unless the distinction is described.

図2A〜図2Cおよび図3A〜図3Cを参照して、本実施形態の有機EL表示装置1の駆動回路2におけるTFT20の構造について説明する。図2A〜図2Cには、有機EL表示パネル3の断面が拡大して示されており、特に、TFT20及び有機発光素子40の断面の一例が示されている。図3A〜図3Cには、TFT20の具体例の平面図がそれぞれ示されている(ドレイン電極26およびソース電極25にハッチングが付されている)。なお、図2A〜図2Cには、TFT20として、図3A〜図3Cそれぞれにおいてソース電極25の一部とドレイン電極26の一部とが対向する複数の部分のうちの一つの断面(両電極の対向方向、たとえば図3AにおけるY方向に沿う切断線による断面)が示されている。また図2A〜図2Cには、ゲート電極23および半導体層21がソース電極25およびドレイン電極26の対向部分だけに形成されるように示されているが、図3Aなどの例のように、ゲート電極23は、ソース電極25とドレイン電極26との複数の対向部分全体に及ぶように形成されていてもよい。 The structure of the TFT 20 in the drive circuit 2 of the organic EL display device 1 of the present embodiment will be described with reference to FIGS. 2A to 2C and FIGS. 3A to 3C. 2A to 2C show an enlarged cross section of the organic EL display panel 3, and in particular, an example of a cross section of the TFT 20 and the organic light emitting element 40 is shown. 3A to 3C show a plan view of a specific example of the TFT 20 (the drain electrode 26 and the source electrode 25 are hatched). In addition, in FIGS. 2A to 2C, as the TFT 20, one cross section (of both electrodes) of a plurality of portions in which a part of the source electrode 25 and a part of the drain electrode 26 face each other in each of FIGS. 3A to 3C. Opposing directions, for example, cross sections by cutting lines along the Y direction in FIG. 3A) are shown. Further, in FIGS. 2A to 2C, the gate electrode 23 and the semiconductor layer 21 are shown to be formed only on the facing portions of the source electrode 25 and the drain electrode 26, but as in the example of FIGS. 3A, the gate is formed. The electrode 23 may be formed so as to cover the entire plurality of facing portions of the source electrode 25 and the drain electrode 26.

図2A〜図2Cに示されるように、本実施形態の有機EL表示装置1は、TFT20を含む駆動回路2が形成された表面を有する基板10と、駆動回路2を覆うことによって基板10の表面を平坦化する平坦化膜30と、平坦化膜30における駆動回路2と反対方向を向く表面の上に形成され、駆動回路2と電気的に接続された有機発光素子40と、を備えている。TFT20は、ゲート電極23、ドレイン電極26、ソース電極25、及びTFT20のチャネルとなる領域21cを含む半導体層21を有している。半導体層21は、部分的にドレイン電極26およびソース電極25に重ねられている。図2Aの例では、ドレイン電極26及びソース電極25と半導体層21との間に不純物濃度の高い半導体からなる第2半導体層211が設けられている。半導体層21において主にドレイン電極26とソース電極25との間の領域であってゲート電極23と重なっている領域21cに、ゲート電極23への所定の電圧の印加によってチャネルが形成される。 As shown in FIGS. 2A to 2C, the organic EL display device 1 of the present embodiment has a substrate 10 having a surface on which a drive circuit 2 including a TFT 20 is formed, and a surface of the substrate 10 by covering the drive circuit 2. The flattening film 30 is provided with an organic light emitting element 40 formed on a surface of the flattening film 30 facing in the direction opposite to the drive circuit 2 and electrically connected to the drive circuit 2. .. The TFT 20 has a semiconductor layer 21 including a gate electrode 23, a drain electrode 26, a source electrode 25, and a region 21c serving as a channel of the TFT 20. The semiconductor layer 21 is partially overlapped with the drain electrode 26 and the source electrode 25. In the example of FIG. 2A, a second semiconductor layer 211 made of a semiconductor having a high impurity concentration is provided between the drain electrode 26 and the source electrode 25 and the semiconductor layer 21. A channel is formed by applying a predetermined voltage to the gate electrode 23 in the region 21c of the semiconductor layer 21 which is mainly between the drain electrode 26 and the source electrode 25 and overlaps with the gate electrode 23.

図2Aは、半導体層21と基板10との間にゲート電極23が配置されたボトムゲート構造(逆スタガ構造)の例を示しており、図2Bはトップゲート構造(スタガ構造)の例を示している。そして図2A及び図2Bは、半導体層21がアモルファスシリコンからなる例を示している。また、図2Cは、図2Bの例と同様にトップゲート構造を有するTFT20の例である。図2Cに例示される構造は、主に半導体層21のチャネルとなる領域21cがLTPSで構成される場合に用いられる。本実施形態の有機EL表示装置1の駆動回路2は、TFT20の半導体層21がアモルファスシリコンからなる場合に好適であるが、半導体層21のチャネルとなる領域21cがLTPSによって形成されていてもよい。 FIG. 2A shows an example of a bottom gate structure (inverted stagger structure) in which a gate electrode 23 is arranged between the semiconductor layer 21 and the substrate 10, and FIG. 2B shows an example of a top gate structure (stagger structure). ing. 2A and 2B show an example in which the semiconductor layer 21 is made of amorphous silicon. Further, FIG. 2C is an example of a TFT 20 having a top gate structure similar to the example of FIG. 2B. The structure illustrated in FIG. 2C is mainly used when the region 21c serving as a channel of the semiconductor layer 21 is composed of LTPS. The drive circuit 2 of the organic EL display device 1 of the present embodiment is suitable when the semiconductor layer 21 of the TFT 20 is made of amorphous silicon, but the region 21c serving as the channel of the semiconductor layer 21 may be formed by LTPS. ..

図2Aの例では、基板10の上に、ベースコート層11を介してゲート電極23が形成され、ゲート電極23を覆うようにゲート絶縁膜22及び半導体層21が積層され、半導体層21上に第2半導体層211が形成され、第2半導体層211の上にドレイン電極26及びソース電極25が積層されている。陰極配線27と有機発光素子40の第2電極44とは陰極コンタクト44aを介して接続されている。図2Bの例では、ベースコート層11上にドレイン電極26及びソース電極25が形成されており、ドレイン電極26及びソース電極25それぞれの一部と重なるように、ドレイン電極26及びソース電極25の間のベースコート層11上に半導体層21が積層され、さらに半導体層21上にゲート絶縁膜22が積層され、ゲート絶縁膜22上にゲート電極23が形成されている。 In the example of FIG. 2A, the gate electrode 23 is formed on the substrate 10 via the base coat layer 11, and the gate insulating film 22 and the semiconductor layer 21 are laminated so as to cover the gate electrode 23. The two semiconductor layers 211 are formed, and the drain electrode 26 and the source electrode 25 are laminated on the second semiconductor layer 211. The cathode wiring 27 and the second electrode 44 of the organic light emitting element 40 are connected via the cathode contact 44a. In the example of FIG. 2B, the drain electrode 26 and the source electrode 25 are formed on the base coat layer 11, and between the drain electrode 26 and the source electrode 25 so as to overlap a part of each of the drain electrode 26 and the source electrode 25. The semiconductor layer 21 is laminated on the base coat layer 11, the gate insulating film 22 is further laminated on the semiconductor layer 21, and the gate electrode 23 is formed on the gate insulating film 22.

図2Cの例では、ベースコート層11上に、ソース21s、LTPSからなるチャネルとなる領域21c及びドレイン21dを有する半導体層21が形成されており、半導体層21を覆うようにゲート絶縁膜22が積層されている。ゲート絶縁膜22上にゲート電極23が形成されており、ゲート電極23を覆うように層間絶縁膜24が積層され、層間絶縁層24上にソース電極25及びドレイン電極26が形成されている。ソース電極25及びドレイン電極26は、それぞれ、コンタクト孔24aを通じて半導体層21のソース21s及びドレイン21dと接続されている。陰極コンタクト44aは、ゲート絶縁膜22および層間絶縁膜24を貫く第1コンタクト28と、平坦化膜30を貫く第2コンタクト45とによって構成されている。図2A〜図2Cに示される例は、TFT20の構造(主にTFT20の構成要素の積層の上下関係)が互いに異なるだけである。図2A〜図2Cにおいて、同様の機能を有する構成要素には同じ符号が付され、それらについての重複する説明は省略される。 In the example of FIG. 2C, a semiconductor layer 21 having a region 21c and a drain 21d as a channel composed of a source 21s and LTPS is formed on the base coat layer 11, and a gate insulating film 22 is laminated so as to cover the semiconductor layer 21. Has been done. The gate electrode 23 is formed on the gate insulating film 22, the interlayer insulating film 24 is laminated so as to cover the gate electrode 23, and the source electrode 25 and the drain electrode 26 are formed on the interlayer insulating layer 24. The source electrode 25 and the drain electrode 26 are connected to the source 21s and the drain 21d of the semiconductor layer 21 through the contact holes 24a, respectively. The cathode contact 44a is composed of a first contact 28 penetrating the gate insulating film 22 and the interlayer insulating film 24, and a second contact 45 penetrating the flattening film 30. In the examples shown in FIGS. 2A to 2C, the structures of the TFTs 20 (mainly the vertical relationship of the layers of the components of the TFT 20) are different from each other. In FIGS. 2A-2C, components having similar functions are designated by the same reference numerals, and duplicate description thereof will be omitted.

有機発光素子40は、図2A〜図2Cの例ではトップエミッション型(TE型)の有機発光ダイオード(OLED)であり、平坦化膜30上に形成された第1電極(例えば陽極)41、第1電極41を囲む絶縁バンク42、絶縁バンク42内に形成された有機発光層43、有機発光層43上を含めて基板10全体に形成された第2電極(例えば陰極)44を有している。図2A〜図2Cの例では、TFT20のソース電極25が有機発光素子40の第1電極41に接続されている。 The organic light emitting element 40 is a top emission type (TE type) organic light emitting diode (OLED) in the examples of FIGS. 2A to 2C, and the first electrode (for example, anode) 41 formed on the flattening film 30 is the first electrode (for example, the anode) 41. It has an insulating bank 42 surrounding one electrode 41, an organic light emitting layer 43 formed in the insulating bank 42, and a second electrode (for example, a cathode) 44 formed on the entire substrate 10 including the organic light emitting layer 43. .. In the examples of FIGS. 2A to 2C, the source electrode 25 of the TFT 20 is connected to the first electrode 41 of the organic light emitting element 40.

図2A〜図2Cの例のように有機発光素子40がTE型である場合、TFT20は、有機発光素子40の発光領域すなわち有機発光層43が形成されている領域の下層(第1電極41と基板10との間)に、発光領域の一部または全部と重なるように形成されていてもよい。その場合、大きな電流を流し得るTFT20が形成され得る。 When the organic light emitting element 40 is of the TE type as in the examples of FIGS. 2A to 2C, the TFT 20 is the lower layer (with the first electrode 41) of the light emitting region of the organic light emitting element 40, that is, the region where the organic light emitting layer 43 is formed. It may be formed so as to overlap a part or all of the light emitting region (between the substrate 10). In that case, a TFT 20 capable of passing a large current can be formed.

図3A〜図3Cに示されるように、ドレイン電極26およびソース電極25はチタンまたはアルミニウムなどからなる導体膜によって構成されており、ドレイン電極26を構成する第1導体膜26aおよびソース電極25を構成する第2導体膜25aそれぞれの一部が、所定の方向に沿って交互に並べられている。図3Aの例では、図3Aの上下方向(Y方向)に沿って各導体膜の一部が交互に並んでいる。チャネルとなる領域21cは、半導体層21において第1導体膜26aの一部と第2導体膜25aの一部との間に挟まれた領域である。前述したように、ゲート電極23への所定の電圧の印加によって領域21cにチャネルが形成され、ドレイン電極26とソース電極25とが導通する。 As shown in FIGS. 3A to 3C, the drain electrode 26 and the source electrode 25 are made of a conductor film made of titanium, aluminum, or the like, and form the first conductor film 26a and the source electrode 25 constituting the drain electrode 26. A part of each of the second conductor films 25a is arranged alternately along a predetermined direction. In the example of FIG. 3A, a part of each conductor film is alternately arranged along the vertical direction (Y direction) of FIG. 3A. The region 21c serving as a channel is a region sandwiched between a part of the first conductor film 26a and a part of the second conductor film 25a in the semiconductor layer 21. As described above, a channel is formed in the region 21c by applying a predetermined voltage to the gate electrode 23, and the drain electrode 26 and the source electrode 25 are made conductive.

このように、所定の方向(図3AにおけるY方向)に沿って第1導体膜26aの一部と第2導体膜25aの一部とが交互に並べられているので、所定の大きさを有する領域内で互いに対向している部分が長いドレイン電極26およびソース電極25を得ることができる。従って、チャネル幅(W)の長いチャネルを形成することができる。一方、チャネル長Lは、第1導体膜26aと第2導体膜25aとの間隔であり、第1導体膜26aの一部と第2導体膜25aの一部とが交互に並べられることに伴って増加するものではない。従って、限られた領域を有効活用してチャネル幅(W)とチャネル長Lとの比(W/L)の大きなチャネル、すなわち、大きな電流を流し得るチャネルを形成することができる。従って、例えば一つの画素内に駆動能力の大きなTFT20を形成することができ、画素毎に駆動能力の大きな駆動回路を形成することができる。 In this way, a part of the first conductor film 26a and a part of the second conductor film 25a are alternately arranged along a predetermined direction (Y direction in FIG. 3A), and therefore have a predetermined size. It is possible to obtain a drain electrode 26 and a source electrode 25 having long portions facing each other in the region. Therefore, a channel having a long channel width (W) can be formed. On the other hand, the channel length L is the distance between the first conductor film 26a and the second conductor film 25a, and is associated with the fact that a part of the first conductor film 26a and a part of the second conductor film 25a are alternately arranged. Does not increase. Therefore, it is possible to effectively utilize the limited region to form a channel having a large ratio (W / L) of the channel width (W) to the channel length L, that is, a channel capable of passing a large current. Therefore, for example, a TFT 20 having a large driving ability can be formed in one pixel, and a driving circuit having a large driving ability can be formed for each pixel.

また、このように第1導体膜26aの一部と第2導体膜25aの一部とが交互に並べられることによってW/L比の大きなチャネルが所定の大きさの領域内に形成されれば、前述したLTPSではなくアモルファスシリコンによって半導体層21を形成することも可能となる。詳述すると、LTPSの電子移動度は100cm2/Vs程度であり、アモルファスシリコンの電子移動度は0.5cm2/Vs程度である。従ってアモルファスシリコンを用いる場合、単純には、現在実用化されているLTPSによるチャネルのW/L比(例えば2.5程度)よりも200倍程度W/L比を高める必要がある。しかし、実際に有機EL表示装置の有機発光素子の駆動に必要な半導体層の電子移動度は、前述した現行のLTPSでのW/L比の場合に10cm2/Vs程度である。従って、例えば現行のW/L比よりも20倍程度W/L比を大きくすれば、アモルファスシリコンを駆動回路2におけるTFT20の半導体層21に用いることも可能となる。従って、たとえば、W/L比50以上のチャネルが形成されるように第1導体膜26aの一部と第2導体膜25aの一部とを交互に並べることによって、アモルファスシリコンを半導体層21に用いることができ、前述したLTPSを得るためのアニール工程が不要になる。すなわち、駆動回路2のTFT20を、容易に、安価に、高額な設備を使用することなく、しかも、マザー基板の大型化にも追随し得る方法で形成することが可能となり得る。さらに、アモルファスシリコンはキャリア移動度のばらつきも小さいので、表示ムラの発生を低減することができ、表示ムラの補償回路なども不要となるため、それらの点においても有機EL表示装置のコスト削減及び表示品位の向上に寄与することができる。 Further, if a part of the first conductor film 26a and a part of the second conductor film 25a are alternately arranged in this way, a channel having a large W / L ratio is formed in a region having a predetermined size. It is also possible to form the semiconductor layer 21 with amorphous silicon instead of the above-mentioned LTPS. More specifically, the electron mobility of LTPS is about 100 cm 2 / Vs, and the electron mobility of amorphous silicon is about 0.5 cm 2 / Vs. Therefore, when amorphous silicon is used, it is simply necessary to increase the W / L ratio of the channel by LTPS, which is currently in practical use, by about 200 times (for example, about 2.5). However, the electron mobility of the semiconductor layer actually required to drive the organic light emitting element of the organic EL display device is about 10 cm 2 / Vs in the case of the W / L ratio in the current LTPS described above. Therefore, for example, if the W / L ratio is increased by about 20 times the current W / L ratio, amorphous silicon can be used for the semiconductor layer 21 of the TFT 20 in the drive circuit 2. Therefore, for example, amorphous silicon is formed on the semiconductor layer 21 by alternately arranging a part of the first conductor film 26a and a part of the second conductor film 25a so that channels having a W / L ratio of 50 or more are formed. It can be used, and the annealing step for obtaining the above-mentioned LTPS becomes unnecessary. That is, it may be possible to form the TFT 20 of the drive circuit 2 easily, inexpensively, without using expensive equipment, and by a method capable of following the increase in size of the mother substrate. Further, since amorphous silicon has a small variation in carrier mobility, it is possible to reduce the occurrence of display unevenness and eliminate the need for a display unevenness compensation circuit. It can contribute to the improvement of display quality.

図3Aの例では、第1導体膜26a及び第2導体膜25aが、それぞれ平面形状で櫛型に形成されている。そして、第1導体膜26aの櫛歯部分(図3Aの例では第1部分26a1〜26a4)及び第2導体膜25aの櫛歯部分(図3Aの例では第2部分25a1〜25a4)が噛み合うように形成されている。図3A〜図3Cにおいて破線で示されているゲート電極23は、図2Aの例のようなボトムゲート型のTFT20では、第1導体膜26aおよび第2導体膜25aよりも下側(ゲート絶縁膜22と基板10との間)に形成されている(図4A参照)。また図2Bの例のようなトップゲート型のTFT20では、ゲート電極23は、第1導体膜26aおよび第2導体膜25aの上側(ゲート絶縁膜22上)に形成されている(図4B参照)。ゲート電極23は、第1部分26a1〜26a4と第2部分25a1〜25a4との対向部分(図3Aの例では対向部分の全て)と重なるように形成されている。 In the example of FIG. 3A, the first conductor film 26a and the second conductor film 25a are each formed in a planar shape and in a comb shape. Then, the comb tooth portions of the first conductor film 26a (first portions 26a1 to 26a4 in the example of FIG. 3A) and the comb tooth portions of the second conductor film 25a (second portions 25a1 to 25a4 in the example of FIG. 3A) mesh with each other. Is formed in. The gate electrode 23 shown by the broken line in FIGS. 3A to 3C is below the first conductor film 26a and the second conductor film 25a (gate insulating film) in the bottom gate type TFT 20 as in the example of FIG. 2A. It is formed between 22 and the substrate 10 (see FIG. 4A). Further, in the top gate type TFT 20 as in the example of FIG. 2B, the gate electrode 23 is formed on the upper side (on the gate insulating film 22) of the first conductor film 26a and the second conductor film 25a (see FIG. 4B). .. The gate electrode 23 is formed so as to overlap the facing portions (all of the facing portions in the example of FIG. 3A) between the first portions 26a1 to 26a4 and the second portions 25a1 to 25a4.

ゲート電極23は、第1導体膜26aの一部である第1部分26a1〜26a4と第2導体膜25aの一部である第2部分25a1〜25a4の互いに対向する部分の長さWaの範囲の全体に亘って形成されている。従って、第1部分26a1〜26a4及び第2部分25a1〜25a4の先端まで、Y方向において対向する第2部分25a1〜25a4又は第1部分26a1〜26a4との間においてチャネルが形成される。さらに、ゲート電極23は、図3Aなどの例では、第1部分26a1〜26a4の先端がY方向と直交する方向(図3AのX方向)において対向する第2導電膜25との間の部分、及び第2部分25a1〜25a4の先端がX方向において対向する第1導電膜26との間の部分と重なるように形成されている。従って、チャネルは第1導体膜26aおよび第2導体膜25aの間の領域21c全体に形成され、このチャネルとなる領域21cはジグザグの形状を有している。そのため、例えば図3Aなどにまさに示された限られた領域を有効に用いて、チャネル幅(W)の長い、すなわち大きな電流を流し得るチャネルが形成され得る。 The gate electrode 23 has a range of length Wa of the first portions 26a1 to 26a4 which are a part of the first conductor film 26a and the second portions 25a1 to 25a4 which are a part of the second conductor film 25a and which face each other. It is formed all over. Therefore, channels are formed from the first portions 26a1 to 26a4 and the tips of the second portions 25a1 to 25a4 between the second portions 25a1 to 25a4 or the first portions 26a1 to 26a4 facing each other in the Y direction. Further, in the example of FIG. 3A, the gate electrode 23 is a portion between the tip of the first portion 26a1 to 26a4 and the second conductive film 25 facing in the direction orthogonal to the Y direction (X direction in FIG. 3A). The tips of the second portions 25a1 to 25a4 are formed so as to overlap the portions between the second portions 25a1 to 25a4 and the first conductive film 26 facing each other in the X direction. Therefore, the channel is formed in the entire region 21c between the first conductor film 26a and the second conductor film 25a, and the region 21c serving as this channel has a zigzag shape. Therefore, for example, by effectively using the limited region exactly shown in FIG. 3A, a channel having a long channel width (W), that is, a channel capable of passing a large current can be formed.

チャネルとなる領域21cは、第1導体膜26aの第1部分26a1〜26a4と第2導体膜25aの第2部分25a1〜25a4とが所定の方向(図3AのY方向)に交互に並んでいるため、Y方向において複数個存在する。具体的には、半導体層21において第2部分25a1と第1部分26a1との間に挟まれている領域、第1部分26a1と第2部分25a2との間に挟まれている領域、第2部分25a2と第1部分26a2との間に挟まれている領域、などにそれぞれ存在する。図3Aなどの例では、チャネルとなる領域21cは、ジグザグ状の形状を有する一体的(連続的)領域であり、そのチャネルとなる領域21cに形成されるチャネルは、50以上のW/L比を有することが好ましい。しかし、第1部分26a1〜26a4および第2部分25a1〜25a4それぞれの先端部分では、コーナー部においてチャネル長が変化する。 In the region 21c serving as a channel, the first portions 26a1 to 26a4 of the first conductor film 26a and the second portions 25a1 to 25a4 of the second conductor film 25a are alternately arranged in a predetermined direction (Y direction in FIG. 3A). Therefore, there are a plurality of them in the Y direction. Specifically, in the semiconductor layer 21, a region sandwiched between the second portion 25a1 and the first portion 26a1, a region sandwiched between the first portion 26a1 and the second portion 25a2, and a second portion. It exists in a region sandwiched between 25a2 and the first portion 26a2, and the like. In an example such as FIG. 3A, the channel region 21c is an integral (continuous) region having a zigzag shape, and the channel formed in the channel region 21c has a W / L ratio of 50 or more. It is preferable to have. However, at the tip portions of the first portion 26a1 to 26a4 and the second portion 25a1 to 25a4, the channel length changes at the corner portion.

従って、W/L比の計算において用いるチャネル幅(W)は、Y方向において複数個(たとえばn個)存在するチャネルとなる領域21cそれぞれにおける第1導体膜26aの一部(第1部分26a1〜26a4のいずれか)と第2導体膜25aの一部(第2部分25a1〜25a4のいずれか)の互いに対向する部分の長さWaの総和(Wa×n)とすることが好ましい。そして、このチャネル幅(W=Wa×n)と、第1導体膜26aの一部と第2導体膜25aの一部とが対向する部分における第1導体膜26aと第2導体膜25aとの間隔(チャネル長L)との比(W/L)が50以上であることが好ましい。そのように第1導体膜26aおよび第2導体膜25aを設けることによって、第1導体膜26aの一部または第2導体膜25aの一部それぞれの先端と第2導体膜25aまたは第1導体膜26aとの間におけるチャネル幅を無視しても、好ましいW/L比を確実に得ることができる。なお、長さWaは、第1導体膜26aの一部と第2導体膜25aの一部とが交互に並ぶ方向(Y方向)と直交する方向(X方向)における両導体膜の対向する部分の長さである。また、長さWaの総和は、Wa×nで示されるように、Y方向において複数個存在するチャネルとなる領域21c全部についての長さWaの和である。 Therefore, the channel width (W) used in the calculation of the W / L ratio is a part (first portion 26a1 to) of the first conductor film 26a in each of the regions 21c in which a plurality of (for example, n) channels exist in the Y direction. It is preferable that the sum (Wa × n) of the lengths Wa of any of 26a4) and a part of the second conductor film 25a (any of the second portions 25a1 to 25a4) facing each other. Then, the channel width (W = Wa × n) and the first conductor film 26a and the second conductor film 25a in the portion where a part of the first conductor film 26a and a part of the second conductor film 25a face each other. The ratio (W / L) to the interval (channel length L) is preferably 50 or more. By providing the first conductor film 26a and the second conductor film 25a in this way, the tip of a part of the first conductor film 26a or a part of the second conductor film 25a and the tip of each of the second conductor film 25a or the first conductor film 25a are provided. Even if the channel width with and from 26a is ignored, a preferable W / L ratio can be surely obtained. The length Wa is a portion of both conductor films facing each other in a direction (Y direction) orthogonal to a part of the first conductor film 26a and a part of the second conductor film 25a alternately arranged (Y direction). Is the length of. Further, the total length Wa is the sum of the length Wa for all the regions 21c which are a plurality of channels existing in the Y direction, as indicated by Wa × n.

TFT20のチャネルのW/L比は、駆動能力の観点では大きいほど好ましいが、薄膜トランジスタ20のサイズの観点では、必要以上に大きくない方が好ましいこともある。たとえば、前述したように、アモルファスシリコンの電子移動度はLTPSの電子移動度の200分の1程度であるため、現行のLTPSからなる半導体層と同様の駆動能力を得る場合でも、LTPSにからなるチャネルのW/L比(例えば2.5程度)の200倍となるW/L比を有していればよい。従って、チャネルとなる領域21cにおける第1導体膜26aの一部と第2導体膜25aの一部の互いに対向する部分の長さWaの総和(W)と、第1導体膜26aと第2導体膜25aとの間隔Lとの比(W/L)は、50以上、500以下であることが好ましい。 The W / L ratio of the channel of the TFT 20 is preferably as large as possible from the viewpoint of driving ability, but it may be preferable that the ratio is not larger than necessary from the viewpoint of the size of the thin film transistor 20. For example, as described above, since the electron mobility of amorphous silicon is about 1/200 of the electron mobility of LTPS, it is composed of LTPS even when the same driving ability as that of the current semiconductor layer made of LTPS is obtained. It suffices to have a W / L ratio that is 200 times the W / L ratio of the channel (for example, about 2.5). Therefore, the total length Wa of a part of the first conductor film 26a and a part of the second conductor film 25a facing each other in the region 21c to be a channel, and the first conductor film 26a and the second conductor The ratio (W / L) with the distance L from the film 25a is preferably 50 or more and 500 or less.

図3Bの例においても、第1導体膜26a及び第2導体膜25aは、それぞれ平面形状で櫛型に形成されている。図3Bの例では、第1導体膜26aの櫛歯部分(第1部分26a1〜26a3)および第2導体膜25aの櫛歯部分(第2部分25a1〜25a3)の長さWcは、櫛歯部分同士を連結する連結部分の長さLcよりも長い。また、図3Bには、有機発光素子40(図2A参照)の発光領域43aが二点鎖線で示されており、発光領域43aは矩形形状に形成されている。そして、第1導体膜26aの一部である第1部分26a1〜26a3及び第2導体膜25aの一部である第2部分25a1〜25a3の対向する部分が、発光領域43aの矩形形状の長辺に沿って形成されている。 Also in the example of FIG. 3B, the first conductor film 26a and the second conductor film 25a are each formed in a planar shape and in a comb shape. In the example of FIG. 3B, the length Wc of the comb tooth portion (first portion 26a1 to 26a3) of the first conductor film 26a and the comb tooth portion (second portion 25a1 to 25a3) of the second conductor film 25a is the comb tooth portion. It is longer than the length Lc of the connecting portion that connects the two. Further, in FIG. 3B, the light emitting region 43a of the organic light emitting element 40 (see FIG. 2A) is shown by a two-dot chain line, and the light emitting region 43a is formed in a rectangular shape. The opposite portions of the first portions 26a1 to 26a3, which are a part of the first conductor film 26a, and the second portions 25a1 to 25a3, which are a part of the second conductor film 25a, are the long sides of the rectangular shape of the light emitting region 43a. It is formed along.

第1導体膜26a及び第2導体膜25aそれぞれの対向部分を図3Bの例のように形成することによって、前述したW/L比の計算においてチャネル幅(W)に算入される対向部分の長さWaを長くすることができる。また、そのW/L比の計算に組み入れられない、第1導体膜26aの一部または第2導体膜25aの一部それぞれの先端と第2導体膜25aまたは第1導体膜26aとの間の部分の数を少なくすることができる。容易に算定可能なチャネルの電流許容量と実際の電流許容量とを近付けることができ、従ってTFT20を適切に設計することができると考えられる。図3Bの例は、TFT20が、矩形の形状を有する発光領域43aに大半の領域を占められる画素内に収まるように形成される場合に好適であると考えられる。 By forming the facing portions of the first conductor film 26a and the second conductor film 25a as shown in the example of FIG. 3B, the length of the facing portion included in the channel width (W) in the calculation of the W / L ratio described above. Wa can be lengthened. Further, between the tip of a part of the first conductor film 26a or a part of the second conductor film 25a and the tip of each of the second conductor film 25a or the first conductor film 26a, which are not included in the calculation of the W / L ratio. The number of parts can be reduced. It is considered that the easily calculateable current allowance of the channel can be brought close to the actual current allowance, and therefore the TFT 20 can be appropriately designed. The example of FIG. 3B is considered to be suitable when the TFT 20 is formed so as to fit within a pixel that occupies most of the light emitting region 43a having a rectangular shape.

図3Cには、第1導体膜26a及び第2導体膜25aのさらに他の例が示されている。図3Cの例では、第1導体膜26aは、その一部である第1部分26a1〜26a6が交互に異なる端部で連結されたジグザグの平面形状を有するように形成されている。そして、第2導体膜25aは、第1導体膜26aの周囲に形成され、さらにその一部である第2部分25a1〜25a6が、それぞれ、第1導体膜26aが有するジグザグの平面形状の凹部に挿入されている。なお、図3Cの例と異なり、第2導体膜25aがジグザグの平面形状に形成され、第1導体膜26aの一部が第2導体膜25aの平面形状における凹部に挿入されていてもよい。図3Cに例示されるように、第1導体膜26a及び第2導体膜25aは、必ずしも図3A及び図3Bの例のような櫛歯形状に形成されていなくてもよい。また、第1導体膜26aの第1部分及び第2導体膜25aの第2部分の数は、図3A〜図3Cの例に限定されず、任意の数の第1部分および第2部分が設けられ得る。第1及び第2の導体膜26a、25aの平面形状を除いて図3Bおよび図3Cに示されるTFT20は図3Aに示されるTFT20と同じであり、重複となる説明は省略される。 FIG. 3C shows still other examples of the first conductor film 26a and the second conductor film 25a. In the example of FIG. 3C, the first conductor film 26a is formed so as to have a zigzag planar shape in which the first portions 26a1 to 26a6, which are a part thereof, are alternately connected at different ends. The second conductor film 25a is formed around the first conductor film 26a, and the second portions 25a1 to 25a6, which are a part thereof, are formed in the zigzag planar recesses of the first conductor film 26a, respectively. It has been inserted. Unlike the example of FIG. 3C, the second conductor film 25a may be formed in a zigzag planar shape, and a part of the first conductor film 26a may be inserted into a recess in the planar shape of the second conductor film 25a. As illustrated in FIG. 3C, the first conductor film 26a and the second conductor film 25a do not necessarily have to be formed in a comb-teeth shape as in the examples of FIGS. 3A and 3B. Further, the number of the first portion of the first conductor film 26a and the second portion of the second conductor film 25a is not limited to the examples of FIGS. 3A to 3C, and any number of the first portion and the second portion are provided. Can be. Except for the planar shapes of the first and second conductor films 26a and 25a, the TFT 20 shown in FIGS. 3B and 3C is the same as the TFT 20 shown in FIG. 3A, and redundant description is omitted.

図4A及び図4Bには、図3Aに示される第1導体膜26aの第1部分26a1を通るX方向と平行な切断線での断面図が示されている。なお、図4A及び図4Bは、図3Aの例と異なり、ゲート電極23が、第1導体膜26aの一部と第2導体膜25aの一部との対向部分の長さWaよりも短い幅で設けられている例である。図4Aは、TFT20がボトムゲート型である例であり、図4BはTFT20がトップゲート型である例である。すなわち、図4Aと図4Bとでは、基板10の上に、ベースコート層11を介して積層されているゲート電極23、ゲート絶縁膜22、半導体層21、第1導体膜26aが、互いに逆の順序で形成されている積層されている。図4Aおよび図4Bのいずれにおいても、第1導体膜26aの第1部分26a1の先端と第2導体膜25aとは距離Lxだけ離間している。距離Lxは、たとえば、第1導体膜26aの一部と第2導体膜25aの一部とが交互に並んでいる方向(図3Aに示されるY方向)に沿って対向している第1導体膜26aと第2導体膜25aとの間隔に略等しい。 4A and 4B are cross-sectional views taken along a cutting line parallel to the X direction through the first portion 26a1 of the first conductor film 26a shown in FIG. 3A. In addition, in FIGS. 4A and 4B, unlike the example of FIG. 3A, the width of the gate electrode 23 is shorter than the length Wa of the portion of the gate electrode 23 facing the part of the first conductor film 26a and the part of the second conductor film 25a. This is an example provided in. FIG. 4A is an example in which the TFT 20 is a bottom gate type, and FIG. 4B is an example in which the TFT 20 is a top gate type. That is, in FIGS. 4A and 4B, the gate electrode 23, the gate insulating film 22, the semiconductor layer 21, and the first conductor film 26a, which are laminated on the substrate 10 via the base coat layer 11, are in the reverse order of each other. It is laminated which is formed by. In both FIGS. 4A and 4B, the tip of the first portion 26a1 of the first conductor film 26a and the second conductor film 25a are separated by a distance Lx. The distance Lx is, for example, the first conductor facing each other along the direction in which a part of the first conductor film 26a and a part of the second conductor film 25a are alternately arranged (Y direction shown in FIG. 3A). It is substantially equal to the distance between the film 26a and the second conductor film 25a.

再度図2A〜図2Cを参照して、有機EL表示装置1におけるTFT20以外の構成要素について説明する。平坦化膜30は、駆動回路2の上に積層された第1無機絶縁膜31、第1無機絶縁膜31の上に積層された有機絶縁膜32、及び、有機絶縁膜32の上に積層された第2無機絶縁膜33を含んでいる。平坦化膜30の駆動回路2と反対方向を向く表面(第2無機絶縁膜33における有機絶縁膜32と反対方向を向く表面)が、50nm以下の算術平均粗さを有している。すなわち、本実施形態の有機EL表示装置1では、駆動回路2の形成によって凹凸を有する基板10の表面が平坦化膜30で覆われ、その表面が算術平均粗さ(Ra)で50nm以下にされている。例えば平坦化膜30は、各絶縁膜の積層後に研磨されることによってその表面を50nm以下の算術平均粗さにされ得る。 The components other than the TFT 20 in the organic EL display device 1 will be described again with reference to FIGS. 2A to 2C. The flattening film 30 is laminated on the first inorganic insulating film 31 laminated on the drive circuit 2, the organic insulating film 32 laminated on the first inorganic insulating film 31, and the organic insulating film 32. It also contains a second inorganic insulating film 33. The surface of the flattening film 30 facing in the opposite direction to the drive circuit 2 (the surface of the second inorganic insulating film 33 facing in the opposite direction to the organic insulating film 32) has an arithmetic mean roughness of 50 nm or less. That is, in the organic EL display device 1 of the present embodiment, the surface of the substrate 10 having irregularities is covered with the flattening film 30 by forming the drive circuit 2, and the surface is set to 50 nm or less in arithmetic average roughness (Ra). ing. For example, the flattening film 30 can have an arithmetic mean roughness of 50 nm or less by polishing after laminating each insulating film.

前述したように、本発明者らは、有機EL表示装置において表示ムラが生じる原因について調べた結果、有機発光素子における有機発光層の表面が完全な平坦面ではなく細かな凹凸を含み、微視的には傾いている部分があることを見出した。有機発光層の表面が傾いていると、その法線方向が、有機EL表示装置における表示面の法線方向に対して傾くことになり、そのような有機発光層から斜め方向に出射する光は表示面の正面からは認識し難くなる。そのため、輝度の低下、又は、R、G、B各色の光の強度で定まる色度の変化が生じていたのである。 As described above, as a result of investigating the cause of display unevenness in the organic EL display device, the present inventors have found that the surface of the organic light emitting layer in the organic light emitting element is not a completely flat surface but contains fine irregularities, and is microscopic. I found that there is a part that is tilted. When the surface of the organic light emitting layer is tilted, its normal direction is tilted with respect to the normal direction of the display surface in the organic EL display device, and the light emitted obliquely from such an organic light emitting layer is emitted. It becomes difficult to recognize from the front of the display surface. Therefore, the brightness is lowered or the chromaticity is changed, which is determined by the light intensity of each of the R, G, and B colors.

従来、表示ムラの対策として、例えば、画素毎に設けられる駆動回路それぞれに、TFT及び/又はOLEDの特性ばらつきを補償する回路が付加されていた。しかし、このような対策は、本発明者らに見出された表示ムラの対策として有効に機能するものではなく、むしろ駆動回路の構成要素の増加によって基板の表面の凹凸を増大させる虞すらあった。また、有機EL表示装置の検査工程などで把握された輝度分布に基づいて各有機発光素子に流す電流が制御されることもあった。しかし、これらの対策は、駆動回路の構成要素の増加に伴ってコスト及びサイズが増大したり、有機EL表示装置の製造工程が煩雑化したり、複雑な制御が必要になったりするものであった。 Conventionally, as a countermeasure against display unevenness, for example, a circuit for compensating for variation in the characteristics of the TFT and / or OLED has been added to each drive circuit provided for each pixel. However, such measures do not effectively function as measures against display unevenness found by the present inventors, but rather may increase the unevenness of the surface of the substrate due to the increase in the components of the drive circuit. It was. In addition, the current flowing through each organic light emitting element may be controlled based on the brightness distribution grasped in the inspection process of the organic EL display device. However, these measures have increased the cost and size as the number of components of the drive circuit increases, the manufacturing process of the organic EL display device becomes complicated, and complicated control is required. ..

これに対し本実施形態では、前述したように、新たに見出された表示ムラの原因を排除するため、平坦化膜30の表面が50nm以下の算術平均粗さにされている。さらに、後述するコンタクト孔30aの直上を避けて有機発光層43が形成されている。そうすることで、表示ムラの極めて少ない表示画像を得ることができる。平坦化膜30の表面粗さは小さいほど好ましいが、半導体プロセスの研磨工程で目標とされるような、例えば20nmを下回るほどの算術平均粗さは必ずしも求められない。すなわち、有機EL表示装置1の表示ムラを抑制するという観点では、平坦化膜30の表面が算術平均粗さで50nm以下であればよく、その場合、人に感知されるような表示ムラが殆ど生じないことを本発明者らは見出したのである。また、実現の容易性の面では20nm以上の算術平均粗さが好ましいことが見出された。すなわち、平坦化膜30の表面は、20nm以上、50nm以下の算術平均粗さを有していることが、表示品位に影響し得る表示ムラの効果的な抑制と簡便な製造との両立の面で好ましい。 On the other hand, in the present embodiment, as described above, the surface of the flattening film 30 has an arithmetic mean roughness of 50 nm or less in order to eliminate the newly found cause of display unevenness. Further, the organic light emitting layer 43 is formed so as to avoid directly above the contact hole 30a described later. By doing so, it is possible to obtain a display image with extremely little display unevenness. The smaller the surface roughness of the flattening film 30, the more preferable it is, but it is not always necessary to obtain the arithmetic mean roughness of, for example, less than 20 nm, which is the target in the polishing process of the semiconductor process. That is, from the viewpoint of suppressing display unevenness of the organic EL display device 1, the surface of the flattening film 30 may have an arithmetic mean roughness of 50 nm or less, and in that case, display unevenness that can be perceived by humans is almost present. The present inventors have found that it does not occur. It was also found that an arithmetic mean roughness of 20 nm or more is preferable in terms of ease of realization. That is, the surface of the flattening film 30 having an arithmetic mean roughness of 20 nm or more and 50 nm or less is compatible with effective suppression of display unevenness that may affect display quality and simple production. Is preferable.

基板10には、主に、ガラス基板又はポリイミドフィルムなどが用いられる。有機EL表示装置1が図2A〜図2Cの例と異なりボトムエミッション型(BE型)である場合には、透光性の材料、すなわちガラス基板、さらに透明ポリイミドフィルムなどが用いられる。TFT20が形成される基板10の表面には、バリア膜として、ベースコート層11が形成されている。例えばプラズマCVD法によって、主に500nm程度の厚さのSiO2膜及び50nm程度の厚さのSiNX膜からなる下層と、主に250nm程度の厚さのSiO2膜からなる上層とを有するベースコート層11が形成される。 A glass substrate, a polyimide film, or the like is mainly used for the substrate 10. When the organic EL display device 1 is a bottom emission type (BE type) unlike the examples of FIGS. 2A to 2C, a translucent material, that is, a glass substrate, a transparent polyimide film, or the like is used. A base coat layer 11 is formed as a barrier film on the surface of the substrate 10 on which the TFT 20 is formed. For example, by a plasma CVD method, mainly basecoat having a lower layer consisting of SiN X film of about 500nm thickness of about SiO 2 film and the 50nm thick and a top layer mainly consisting of SiO 2 film of about 250nm thick Layer 11 is formed.

ベースコート層11の上にTFT20を含む駆動回路2が形成されている。陰極配線27もベースコート層11の上に形成されている。図2Aなどでは省略されているが、走査線及びデータ線用の配線なども陰極配線27と同様に形成されている。また、図2Aなどでは、発光素子40を駆動するTFT20のみが示されているが、前述したスイッチングTFT2aもベースコート層11上に形成されており、さらに他のTFTが形成されていてもよい。駆動回路2は、有機EL表示装置1が、図2Aなどの例のようにTE型の場合は、有機発光素子40の発光領域の下方の全面に亘って形成され得る。一方、BE型では、有機発光素子40の発光領域の下方にTFT20などを形成することはできないため、TFT20などは発光領域と平面的に重なる部分の周縁部に形成される。しかしこの場合でも、表示ムラを生じさせない程度の平坦性をその表面に有する平坦化膜30が求められる。 A drive circuit 2 including a TFT 20 is formed on the base coat layer 11. The cathode wiring 27 is also formed on the base coat layer 11. Although omitted in FIG. 2A and the like, wirings for scanning lines and data lines are also formed in the same manner as the cathode wiring 27. Further, in FIG. 2A and the like, only the TFT 20 that drives the light emitting element 40 is shown, but the switching TFT 2a described above is also formed on the base coat layer 11, and other TFTs may be formed. When the organic EL display device 1 is of the TE type as in the example of FIG. 2A, the drive circuit 2 can be formed over the entire surface below the light emitting region of the organic light emitting element 40. On the other hand, in the BE type, since the TFT 20 or the like cannot be formed below the light emitting region of the organic light emitting element 40, the TFT 20 or the like is formed on the peripheral edge of the portion that overlaps the light emitting region in a plane. However, even in this case, a flattening film 30 having a flatness on the surface thereof that does not cause display unevenness is required.

TFT20のゲート絶縁膜22は、主に50nm厚程度のSiO2などからなり、ゲート電極23は、250nm厚程度のMoなどの膜の成膜後のパターニングなどによって形成されている。 The gate insulating film 22 of the TFT 20 is mainly composed of SiO 2 or the like having a thickness of about 50 nm, and the gate electrode 23 is formed by patterning or the like after film formation of a film such as Mo having a thickness of about 250 nm.

TFT20を含む駆動回路2の表面にバリア層としての200nm厚程度のSiNXなどからなる第1無機絶縁膜31が形成されており、第1無機絶縁膜31の上に有機絶縁膜32が形成され、さらに、第2無機絶縁膜33が形成されている。平坦化膜30には、第1無機絶縁膜31、有機絶縁膜32、及び、第2無機絶縁膜33を一括して貫くコンタクト孔30aが形成されている。コンタクト孔30aには、後述するように、例えば、酸化インジウムスズ(ITO)、及び銀(Ag)又はAPC(銀+パラジウム+銅)などの金属が埋め込まれ、この金属を介して、駆動回路2と有機発光素子40とが接続されている。 TFT20 and the first inorganic insulating film 31 made of 200nm thickness of about SiN X as a barrier layer is formed on the surface of the driving circuit 2 including, an organic insulating film 32 is formed on the first inorganic insulating film 31 Further, a second inorganic insulating film 33 is formed. The flattening film 30 is formed with contact holes 30a that collectively penetrate the first inorganic insulating film 31, the organic insulating film 32, and the second inorganic insulating film 33. As will be described later, a metal such as indium tin oxide (ITO) and silver (Ag) or APC (silver + palladium + copper) is embedded in the contact hole 30a, and the drive circuit 2 passes through the metal. And the organic light emitting element 40 are connected.

有機絶縁膜32は、例えば1μm以上、2μm以下程度の厚さを有している。有機絶縁膜32によって、駆動回路2の形成による基板10の表面の凹凸が大幅に軽減される。有機絶縁膜32は、例えばポリイミド樹脂又はアクリル樹脂を用いて形成される。また、有機絶縁膜32は、有機絶縁膜32における第2無機絶縁膜33を向く表面の平坦性を向上させる添加剤(レベリング向上剤)を0.5質量%以上、5.0質量%以下の含有率で含んでいることが好ましい。このようなレベリング向上剤としては、シリコーン系、炭化水素系、又はフッ素系の界面活性剤などが例示される。また、有機絶縁膜32は、感光性の樹脂を用いて形成されていてもよいが、光重合開始剤がレベリング向上剤などの効果を弱めることがあるため、有機絶縁膜32には、光重合開始剤のような感光体を含まない材料を用いることが好ましい。 The organic insulating film 32 has a thickness of, for example, 1 μm or more and 2 μm or less. The organic insulating film 32 significantly reduces the unevenness of the surface of the substrate 10 due to the formation of the drive circuit 2. The organic insulating film 32 is formed by using, for example, a polyimide resin or an acrylic resin. Further, the organic insulating film 32 contains 0.5% by mass or more and 5.0% by mass or less of an additive (leveling improving agent) for improving the flatness of the surface of the organic insulating film 32 facing the second inorganic insulating film 33. It is preferable that the content is contained. Examples of such leveling improvers include silicone-based, hydrocarbon-based, and fluorine-based surfactants. Further, the organic insulating film 32 may be formed by using a photosensitive resin, but since the photopolymerization initiator may weaken the effect of the leveling improver or the like, the organic insulating film 32 is photopolymerized. It is preferable to use a material that does not contain a photoconductor such as an initiator.

アクリル樹脂は、純度が高く、界面活性剤などと良好に馴染み、かつ、高い平坦性を有するため有機絶縁膜32の材料として好ましい。一方、有機EL表示装置1の製造工程が200℃以上の高温プロセスなどを含む場合は、高い耐熱性を有するポリイミド樹脂が好ましい。従って、有機絶縁膜32は、光重合開始剤などのような感光体を含まないアクリル樹脂、又は、感光体を含まないポリイミド樹脂であることが好ましい。 Acrylic resin is preferable as a material for the organic insulating film 32 because it has high purity, is well compatible with surfactants and the like, and has high flatness. On the other hand, when the manufacturing process of the organic EL display device 1 includes a high temperature process of 200 ° C. or higher, a polyimide resin having high heat resistance is preferable. Therefore, the organic insulating film 32 is preferably an acrylic resin that does not contain a photopolymer such as a photopolymerization initiator, or a polyimide resin that does not contain a photopolymer.

第2無機絶縁膜33は、前述したように、有機絶縁膜32と反対方向を向く表面において50nm以下の算術平均粗さを有しており、そのため有機EL表示装置1の表示ムラが抑制される。第2無機絶縁膜33は、例えばSiNX又はSiO2などで形成されるが、水分遮断性の点でSiNXが好ましい。すなわち、第2無機絶縁層33によって、平坦化膜30における水分に対するバリア性能が高められる。 As described above, the second inorganic insulating film 33 has an arithmetic mean roughness of 50 nm or less on the surface facing the opposite direction to the organic insulating film 32, and therefore display unevenness of the organic EL display device 1 is suppressed. .. The second inorganic insulating film 33 is formed of, for example, SiN X or SiO 2 , but SiN X is preferable from the viewpoint of moisture blocking property. That is, the second inorganic insulating layer 33 enhances the barrier performance against moisture in the flattening film 30.

第2無機絶縁膜33は、有機EL表示装置1の使用時だけでなく製造時の水分の遮断作用も有し得る。すなわち、後述するように、平坦化膜30の表面は、50nm以下の表面粗さを有するべく製造工程において研磨されることがあり、研磨後には研磨剤などの除去のために洗浄が行われ得る。第2無機絶縁膜33が形成されない場合は、有機絶縁膜32の表面が研磨され、さらに洗浄剤に晒される。その場合、この洗浄剤が有機絶縁膜32内に浸透し、そのまま残存してTFT20の劣化などを引き起こすことがある。しかし、第2無機絶縁膜33が形成されることによって、このような有機絶縁膜32への洗浄剤の浸透及びTFT20の劣化が防がれる。 The second inorganic insulating film 33 may have a moisture blocking action not only when the organic EL display device 1 is used but also when it is manufactured. That is, as will be described later, the surface of the flattening film 30 may be polished in the manufacturing process so as to have a surface roughness of 50 nm or less, and after polishing, cleaning may be performed to remove the abrasive and the like. .. When the second inorganic insulating film 33 is not formed, the surface of the organic insulating film 32 is polished and further exposed to a cleaning agent. In that case, this cleaning agent may permeate into the organic insulating film 32 and remain as it is, causing deterioration of the TFT 20 and the like. However, the formation of the second inorganic insulating film 33 prevents the permeation of the cleaning agent into the organic insulating film 32 and the deterioration of the TFT 20.

第2無機絶縁膜33は、例えば100nm以上、600nm以下程度の厚さに形成される。しかし、第2無機絶縁膜33の厚さは、有機絶縁膜32における第2無機絶縁膜33を向く表面の凹凸に基づいて変動する。第2無機絶縁層33は、有機絶縁膜32の表面の凹凸を第2無機絶縁層33内に十分に埋没させ得るように、例えば、有機絶縁膜32の表面の凹凸における最大高低差DTの3倍以上の厚さに形成されることが好ましい。そして、必要に応じて、第2無機絶縁膜33の表面を、最大高低差DT以上であって最大高低差DTの2倍未満の長さ(厚さ)ぶん研磨することが好ましい。そうすることによって、有機絶縁膜32を露出させることなく有機絶縁膜32の表面の凸部に基づく第2無機絶縁膜33の表面の凸部を削り取ることができ、平坦化膜30の表面を略確実に50nm以下の算術平均粗さにすることができる。その場合、第2無機絶縁膜33は、有機絶縁膜32の表面の全面において、その表面の凹凸の最大高低差DTの1倍以上、3倍以下の厚さを有し得る。例えば、図2Aにおいて、第2無機絶縁膜33の最大の厚さTLは、有機絶縁膜32の凹凸の最大高低差DTの2倍以上、3倍以下であり、第2無機絶縁膜33の最小の厚さTMは、有機絶縁膜32の凹凸の最大高低差DTの1倍以上、2倍以下である。特に図2Aの例では、第2無機絶縁膜33の最大の厚さTLは、有機絶縁膜32の凹凸の最大高低差DTの略2倍であり、その最小の厚さTMは、有機絶縁膜32の凹凸の最大高低差DTと略同じである。 The second inorganic insulating film 33 is formed to have a thickness of, for example, 100 nm or more and 600 nm or less. However, the thickness of the second inorganic insulating film 33 varies based on the unevenness of the surface of the organic insulating film 32 facing the second inorganic insulating film 33. The second inorganic insulating layer 33 has, for example, 3 of the maximum height difference DT in the surface irregularities of the organic insulating film 32 so that the irregularities on the surface of the organic insulating film 32 can be sufficiently embedded in the second inorganic insulating layer 33. It is preferably formed to be at least twice as thick. Then, if necessary, it is preferable to polish the surface of the second inorganic insulating film 33 by a length (thickness) of not more than the maximum height difference DT and less than twice the maximum height difference DT. By doing so, the convex portion of the surface of the second inorganic insulating film 33 based on the convex portion of the surface of the organic insulating film 32 can be scraped off without exposing the organic insulating film 32, and the surface of the flattening film 30 is omitted. The arithmetic mean roughness of 50 nm or less can be surely obtained. In that case, the second inorganic insulating film 33 may have a thickness of 1 time or more and 3 times or less of the maximum height difference DT of the unevenness of the surface on the entire surface of the organic insulating film 32. For example, in FIG. 2A, the maximum thickness TL of the second inorganic insulating film 33 is twice or more and three times or less the maximum height difference DT of the unevenness of the organic insulating film 32, and is the minimum of the second inorganic insulating film 33. The thickness TM of the organic insulating film 32 is 1 times or more and 2 times or less of the maximum height difference DT of the unevenness of the organic insulating film 32. In particular, in the example of FIG. 2A, the maximum thickness TL of the second inorganic insulating film 33 is approximately twice the maximum height difference DT of the unevenness of the organic insulating film 32, and the minimum thickness TM is the organic insulating film. It is substantially the same as the maximum height difference DT of 32 irregularities.

有機発光素子40の第1電極41は、コンタクト孔30a内に埋め込まれた金属と一体的に形成されている。すなわち、例えばスパッタリングなどによってコンタクト孔30a内にITOとAg又はAPCなどの金属とITOとが埋め込まれると共に、平坦化膜30の表面にも同じITO膜、Ag又はAPCなどの金属膜、及びITO膜がそれぞれ形成される。それらが所定の形状にパターニングされることによって第1電極41が形成される。ただし、前述したように有機発光層43の形成領域は、コンタクト孔30aの直上を避けて設定される。第1電極41は、有機発光層43との関係で、仕事関数が5eV程度のものが好ましく、トップエミッション型の場合、前述したようなITO、及びAg又はAPCが用いられる。ITO膜は10nm程度の厚さに形成され、Ag又はAPC膜は100nm程度の厚さに形成される。ボトムエミッション型の場合には、例えば300nm〜1μm程度の厚さのITO膜だけが形成される。平坦化膜30には、陰極コンタクト44aを形成するためのコンタクト孔30bも形成されており、コンタクト孔30bも平坦化膜30を構成する各絶縁膜を一括して貫通している。 The first electrode 41 of the organic light emitting element 40 is integrally formed with the metal embedded in the contact hole 30a. That is, for example, ITO and a metal such as Ag or APC and ITO are embedded in the contact hole 30a by sputtering or the like, and the same ITO film, a metal film such as Ag or APC, and an ITO film are also formed on the surface of the flattening film 30. Are formed respectively. The first electrode 41 is formed by patterning them into a predetermined shape. However, as described above, the formation region of the organic light emitting layer 43 is set so as to avoid directly above the contact hole 30a. The first electrode 41 preferably has a work function of about 5 eV in relation to the organic light emitting layer 43, and in the case of the top emission type, ITO and Ag or APC as described above are used. The ITO film is formed to a thickness of about 10 nm, and the Ag or APC film is formed to a thickness of about 100 nm. In the case of the bottom emission type, for example, only an ITO film having a thickness of about 300 nm to 1 μm is formed. The flattening film 30 is also formed with contact holes 30b for forming the cathode contact 44a, and the contact holes 30b also collectively penetrate each insulating film constituting the flattening film 30.

第1電極41の表面におけるコンタクト孔30aの真上の部分には、コンタクト孔30aがITOなどによって完全に埋められない場合に、図2Aなどに示されるような窪みが生じ得る。しかし図2Aなどの例では、第1電極41は、コンタクト孔30aと平面視で重ならない領域を有機発光層43の形成に十分な大きさで有しており、このコンタクト孔30aと重ならない領域上に有機発光層43が形成されている。そのため、有機発光層43における厚さのムラ、及び、その表面における窪みが生じ難く、コンタクト孔30aに起因する表示ムラが生じ難い。 If the contact hole 30a is not completely filled by ITO or the like, a recess as shown in FIG. 2A or the like may occur in the portion of the surface of the first electrode 41 directly above the contact hole 30a. However, in the example of FIG. 2A and the like, the first electrode 41 has a region that does not overlap with the contact hole 30a in a plan view with a size sufficient for forming the organic light emitting layer 43, and the region does not overlap with the contact hole 30a. An organic light emitting layer 43 is formed on the top. Therefore, unevenness in the thickness of the organic light emitting layer 43 and dents on the surface thereof are unlikely to occur, and display unevenness due to the contact hole 30a is unlikely to occur.

第1電極41の周縁部には、各画素を区画すると共に、第1電極41と第2電極44との間を絶縁する絶縁バンク42が形成されている。図2Aなどの例では絶縁バンク42によって第1電極41の表面の窪みが覆われている。そして絶縁バンク42によって囲まれる第1電極41の上に有機発光層43が積層されている。有機発光素子40の発光領域となる有機発光層43は、好ましくは図2Aなどの例のように、コンタクト孔30aと平面視で重ならない領域に形成される。その場合、前述したようにコンタクト孔30aに起因する表示ムラが生じ難い。有機発光層43は、図1などでは一層で示されているが、種々の材料が積層されることによって複数の有機層で形成される。有機発光層43は、蒸発又は昇華させた有機材料をマスクによって選択的に必要な部分のみに付着させる蒸着、又は印刷などによって形成される。 An insulating bank 42 is formed on the peripheral edge of the first electrode 41 to partition each pixel and insulate between the first electrode 41 and the second electrode 44. In the example of FIG. 2A and the like, the recess on the surface of the first electrode 41 is covered by the insulating bank 42. The organic light emitting layer 43 is laminated on the first electrode 41 surrounded by the insulating bank 42. The organic light emitting layer 43, which is a light emitting region of the organic light emitting element 40, is preferably formed in a region that does not overlap with the contact hole 30a in a plan view, as in the example of FIG. 2A. In that case, as described above, display unevenness due to the contact hole 30a is unlikely to occur. Although the organic light emitting layer 43 is shown as a single layer in FIG. 1 and the like, the organic light emitting layer 43 is formed by a plurality of organic layers by laminating various materials. The organic light emitting layer 43 is formed by vapor deposition, printing, or the like in which an evaporated or sublimated organic material is selectively attached only to a necessary portion by a mask.

例えば第1電極41に接する層として、正孔の注入性を向上させるイオン化エネルギーの整合性の良い材料からなる正孔注入層が設けられる。この正孔注入層上に、正孔の安定な輸送を向上させると共に、発光層への電子の閉じ込め(エネルギー障壁)が可能な正孔輸送層が、例えばアミン系材料により形成される。さらに、その上に発光波長に応じて選択される発光層が形成される。例えば赤色、緑色に対してはAlq3に赤色又は緑色の有機物蛍光材料がドーピングされる。また、青色系の材料としては、DSA系の有機材料が用いられる。さらに発光層の上には、電子の注入性を向上させると共に電子を安定に輸送する電子輸送層がAlq3などによって形成され得る。これらの各層がそれぞれ数十nm程度ずつ積層されることによって有機発光層43の積層膜が形成される。この有機発光層43と第2電極44との間にLiFやLiqなどの電子の注入性を向上させる電子注入層が設けられてもよい。 For example, as a layer in contact with the first electrode 41, a hole injection layer made of a material having good ionization energy consistency that improves hole injection is provided. On the hole injection layer, for example, an amine-based material is formed to improve the stable transport of holes and to confine electrons (energy barrier) to the light emitting layer. Further, a light emitting layer selected according to the emission wavelength is formed on the light emitting layer. For example, for red and green, Alq 3 is doped with a red or green organic fluorescent material. Further, as the blue-based material, a DSA-based organic material is used. Further, on the light emitting layer, an electron transporting layer that improves electron injection and stably transports electrons can be formed by Alq 3 or the like. A laminated film of the organic light emitting layer 43 is formed by laminating each of these layers by about several tens of nm. An electron injection layer for improving the electron injection property such as LiF or Liq may be provided between the organic light emitting layer 43 and the second electrode 44.

第2電極44は有機発光層43の上に形成されている。図2A〜図2Cの例では、第2電極44は、全画素に亘って共通となるように連続的に形成され、平坦化膜30に形成された陰極コンタクト44aを介して陰極配線27に接続されている。第2電極44は透光性の材料、例えば、薄膜のMg-Ag膜により形成されている。第2電極44には仕事関数の小さい材料が好ましく、アルカリ金属又はアルカリ土類金属などが用いられ得る。Mgは仕事関数が3.6eVと小さいので好ましく、さらに安定性の付与のために、4.25eV程度の小さい仕事関数を有するAgが10質量%程度の割合で共蒸着されている。BE型では、第2電極44は反射板となるため、第2電極44としてAlが厚く形成される。 The second electrode 44 is formed on the organic light emitting layer 43. In the example of FIGS. 2A to 2C, the second electrode 44 is continuously formed so as to be common over all the pixels, and is connected to the cathode wiring 27 via the cathode contact 44a formed on the flattening film 30. Has been done. The second electrode 44 is formed of a translucent material, for example, a thin Mg-Ag film. A material having a small work function is preferable for the second electrode 44, and an alkali metal, an alkaline earth metal, or the like can be used. Mg is preferable because it has a small work function of 3.6 eV, and Ag having a small work function of about 4.25 eV is co-deposited at a ratio of about 10% by mass in order to impart stability. In the BE type, since the second electrode 44 serves as a reflector, Al is formed thickly as the second electrode 44.

第2電極44の上には、第2電極44への水分の到達を阻止する被覆層(TFE)46が形成されている。被覆層46は、例えばSiNX、SiO2などの無機絶縁膜からなり、単層膜、又は二層以上の積層膜を成膜することによって形成される。例えば一層の厚さが0.1μmから0.5μm程度の二層程度の積層膜が被覆層46として形成される。被覆層46は、一つの層にピンホールなどができても水分などに対する十分なバリア性が得られるように、異なる材料で多層に形成されるのが好ましい。被覆層46は有機発光層43及び第2電極44を完全に被覆するように形成されている。なお、被覆層46は、二層の無機絶縁膜の間に有機絶縁膜を備えていてもよい。 A coating layer (TFE) 46 is formed on the second electrode 44 to prevent moisture from reaching the second electrode 44. Coating layer 46 is, for example SiN X, an inorganic insulating film such as SiO 2, is formed by depositing single layer, or two or more layers of laminated film. For example, a two-layer laminated film having a thickness of about 0.1 μm to 0.5 μm is formed as the coating layer 46. The coating layer 46 is preferably formed in multiple layers with different materials so that a sufficient barrier property against moisture or the like can be obtained even if pinholes or the like are formed in one layer. The coating layer 46 is formed so as to completely cover the organic light emitting layer 43 and the second electrode 44. The coating layer 46 may include an organic insulating film between the two inorganic insulating films.

〔有機EL表示装置の製造方法〕
次に、図2Aに示される有機EL表示装置1を例に、一実施形態の有機EL表示装置の製造方法が、図5A及び図5Bのフローチャート並びに図6A〜図6Gに示される断面図を参照すると共に、図3Aも適宜参照しながら説明される。
[Manufacturing method of organic EL display device]
Next, taking the organic EL display device 1 shown in FIG. 2A as an example, the manufacturing method of the organic EL display device of one embodiment refers to the flowcharts of FIGS. 5A and 5B and the cross-sectional views shown in FIGS. 6A to 6G. In addition, FIG. 3A will be described with reference to the appropriate reference.

図6Aに示されるように、基板10の上に、薄膜トランジスタ20を含む駆動回路2が形成される(図5AのS1)。 As shown in FIG. 6A, a drive circuit 2 including the thin film transistor 20 is formed on the substrate 10 (S1 in FIG. 5A).

図2Aに示される有機EL表示装置1が製造される場合は、ベースコート層11が、例えばプラズマCVD法を用いて基板10の表面上に形成される。ベースコート層11は図6Aでは単層構造で示されているが、例えば500nm程度の厚さのSiO2層、その上に50nm程度の厚さのSiNX層、さらにその上に250nm程度の厚さのSiO2層を積層することによって形成される。 When the organic EL display device 1 shown in FIG. 2A is manufactured, the base coat layer 11 is formed on the surface of the substrate 10 by using, for example, a plasma CVD method. Although the base coat layer 11 is indicated by single-layer structure in FIG. 6A, for example, 500nm thickness of about SiO 2 layer, SiN X layer of about 50nm thick thereon, further about 250nm thick is formed thereon It is formed by laminating two layers of SiO.

その後、Moなどの金属膜をスパッタリングなどによって形成してパターニングすることによってゲート電極23が形成される(図5BのS11)。好ましくは、ゲート電極23と共に、陰極配線27、ならびに、その他の走査線及びデータ線用などの各配線(図示せず)が形成される。例えば、先に参照した図3Aに示されるように、第1導体膜26aの一部と第2導体膜25aの一部とが交互に並べられる所定の方向(図3Aの例においてY方向)に延びるゲート電極23が形成される。 After that, the gate electrode 23 is formed by forming a metal film such as Mo by sputtering or the like and patterning it (S11 in FIG. 5B). Preferably, the cathode wiring 27 and other wirings (not shown) for scanning lines and data lines are formed together with the gate electrode 23. For example, as shown in FIG. 3A referred to above, in a predetermined direction (Y direction in the example of FIG. 3A) in which a part of the first conductor film 26a and a part of the second conductor film 25a are alternately arranged. An extending gate electrode 23 is formed.

ゲート電極23の上にゲート絶縁膜22が形成される(図5BのS12)。ゲート絶縁膜22は、例えばプラズマCVD法を用いて50nm程度の厚さのSiO2膜またはSiNX膜を成膜することによって形成される。さらに、ゲート絶縁膜22の上に、例えばプラズマCVD法を用いて、アモルファスシリコンによって構成される半導体層21がゲート電極23をカバーするように形成される(図5BのS13)。半導体層21には、例えば350℃程度の温度での45分間程度のアニールによって脱水素化の処理が行われる。半導体層21は、ドライエッチングなどを用いて所望の形状にパターニングされる。前述したようにゲート電極23が、第1導体膜26aの一部と第2導体膜25aの一部とが交互に並べられる所定の方向に延びている場合、ゲート電極23全体をカバーすべくその所定の方向に沿って延びる半導体層21が形成される。 A gate insulating film 22 is formed on the gate electrode 23 (S12 in FIG. 5B). The gate insulating film 22 is formed by depositing, for example, about 50nm using plasma CVD to a thickness of SiO 2 film or SiN X film. Further, a semiconductor layer 21 made of amorphous silicon is formed on the gate insulating film 22 so as to cover the gate electrode 23 by using, for example, a plasma CVD method (S13 in FIG. 5B). The semiconductor layer 21 is dehydrogenated by, for example, annealing at a temperature of about 350 ° C. for about 45 minutes. The semiconductor layer 21 is patterned into a desired shape by dry etching or the like. As described above, when the gate electrode 23 extends in a predetermined direction in which a part of the first conductor film 26a and a part of the second conductor film 25a are alternately arranged, the gate electrode 23 is used to cover the entire gate electrode 23. A semiconductor layer 21 extending along a predetermined direction is formed.

その後、好ましくは、半導体層21上における、後に第1導体膜26aまたは第2導体膜25aが形成される領域に、高不純物濃度の第2半導体層211が形成される(図5BのS14)。すなわち、半導体層21と、第1導体膜26a及び第2導体膜25aとの間に高不純物濃度の第2半導体層211を介在させることが、半導体層21とドレイン電極26およびソース電極25との接触抵抗を下げる点で好ましい。第2半導体層211は、半導体層21上に半導体層21よりも高い不純物濃度を有する半導体層を積層することによって形成されてもよく、半導体層21の所定の領域に不純物がドーピングされることによって形成されてもよい。不純物としては、TFT20がNch電界効果型トランジスタである場合はリンまたはヒ素などが例示され、TFT20がPch電解効果型トランジスタである場合はボロンまたはアルミニウムなどが例示される。 After that, preferably, the second semiconductor layer 211 having a high impurity concentration is formed on the semiconductor layer 21 in the region where the first conductor film 26a or the second conductor film 25a is formed later (S14 in FIG. 5B). That is, interposing the second semiconductor layer 211 having a high impurity concentration between the semiconductor layer 21 and the first conductor film 26a and the second conductor film 25a causes the semiconductor layer 21, the drain electrode 26, and the source electrode 25 to interpose. It is preferable in terms of lowering the contact resistance. The second semiconductor layer 211 may be formed by laminating a semiconductor layer having a higher impurity concentration than the semiconductor layer 21 on the semiconductor layer 21, and by doping a predetermined region of the semiconductor layer 21 with impurities. It may be formed. Examples of impurities include phosphorus and arsenic when the TFT 20 is an Nch field effect transistor, and boron and aluminum when the TFT 20 is a Pch field effect transistor.

半導体層21(または第2半導体層211)およびゲート絶縁膜22上にドレイン電極26を構成する第1導体膜26a及びソース電極25を構成する第2導体膜25aが形成される(図5BのS15)。たとえばスパッタリングを用いて数百nmのチタン膜もしくはアルミニウム膜またはそれらの積層膜が形成され、ドライエッチングなどによって、その形成された金属膜が第1導体膜26aと第2導体膜25aとに分離されると共に、不要な部分が除去される。その結果、所定の方向(例えば図3Aに示されるY方向)と交差する方向(例えば図3AにおけるX方向)に沿って延びる複数個の第1部分(図3Aの例では四つの第1部分26a1〜26a4)を有する第1導体膜26aが形成される。同時に、その所定の方向(図3AのY方向)と交差する方向に沿って延びる複数個の第2部分(図3Aの例では四つの第2部分25a1〜25a4)を有する第2導体膜25aが形成される。第1導体膜26a及び第2導体膜25aは、複数個の第1部分と複数個の第2部分とが所定の方向(図3AのY方向)に沿って交互に配置されるように形成される。その結果、基板10の上にTFT20が形成される。図6Aに示されるように、TFT20は、ゲート電極23と、ゲート絶縁膜22と、半導体層21と、ドレイン電極26を構成する第1導体膜26a及びソース電極25を構成する第2導体膜25aとの積層構造に形成される。また、第1導体膜26及び第2導体膜25は、図3Aに例示されるように、それぞれの一部が所定の方向に沿って交互に並ぶように形成される。そして、半導体層21は、第1導体膜26aの一部と第2導体膜25aの一部との間に挟まれた領域である、チャネルとなる領域21cを含んでいる。 A first conductor film 26a forming the drain electrode 26 and a second conductor film 25a forming the source electrode 25 are formed on the semiconductor layer 21 (or the second semiconductor layer 211) and the gate insulating film 22 (S15 in FIG. 5B). ). For example, a titanium film or an aluminum film having a diameter of several hundred nm or a laminated film thereof is formed by using sputtering, and the formed metal film is separated into a first conductor film 26a and a second conductor film 25a by dry etching or the like. At the same time, unnecessary parts are removed. As a result, a plurality of first portions (four first portions 26a1 in the example of FIG. 3A) extending along a direction intersecting a predetermined direction (for example, the Y direction shown in FIG. 3A) (for example, the X direction in FIG. 3A). A first conductor film 26a having ~ 26a4) is formed. At the same time, a second conductor film 25a having a plurality of second portions (four second portions 25a1 to 25a4 in the example of FIG. 3A) extending along a direction intersecting the predetermined direction (Y direction in FIG. 3A) It is formed. The first conductor film 26a and the second conductor film 25a are formed so that a plurality of first portions and a plurality of second portions are alternately arranged along a predetermined direction (Y direction in FIG. 3A). To. As a result, the TFT 20 is formed on the substrate 10. As shown in FIG. 6A, the TFT 20 includes a gate electrode 23, a gate insulating film 22, a semiconductor layer 21, a first conductor film 26a constituting the drain electrode 26, and a second conductor film 25a constituting the source electrode 25. It is formed in a laminated structure with. Further, as illustrated in FIG. 3A, the first conductor film 26 and the second conductor film 25 are formed so that a part thereof is alternately arranged along a predetermined direction. The semiconductor layer 21 includes a region 21c serving as a channel, which is a region sandwiched between a part of the first conductor film 26a and a part of the second conductor film 25a.

第1導体膜26a及び第2導体膜25aは、図3Aの例のように平面形状としてそれぞれ櫛型形状を有するように形成されてもよい。そして、第1および第2の導体膜25a、26aは、第1導体膜26aの櫛歯部分(図3Aの例の第1部分26a1〜26a4)及び第2導体膜25aの櫛歯部分(図3Aの例の第2部分25a1〜25a4)が噛み合うように形成されてもよい。 The first conductor film 26a and the second conductor film 25a may be formed so as to have a comb-shaped shape as a planar shape as in the example of FIG. 3A. The first and second conductor films 25a and 26a are the comb tooth portions of the first conductor film 26a (first portions 26a1 to 26a4 in the example of FIG. 3A) and the comb tooth portions of the second conductor film 25a (FIG. 3A). The second portions 25a1 to 25a4) of the above example may be formed so as to mesh with each other.

なお、図2Bに例示されるトップゲート型のTFT20が形成される場合は、図2Aに例示されるボトムゲート型のTFT20の形成と略同様の方法を用いて、しかしその手順と略逆の手順で各構成要素が形成される。すなわち、まず、基板10上に所定の方向(例えば図3Aに示されるY方向)と交差する方向(例えば図3AのX方向)に沿って延びる複数個の第1部分(図3Aの例では四つの第1部分26a1〜26a4)を有する第1導体膜26aが形成される。また、第1導体膜26aの形成と共に、所定の方向(図3AのY方向)と交差する方向に沿って延びる複数個の第2部分(図3Aの例では四つの第2部分25a1〜25a4)を有する第2導体膜25aが形成される。第1導体膜26aと第2導体膜25aは、複数個の第1部分と複数個の第2部分とが所定の方向(図3AのY方向)に沿って交互に配置されるように形成される。 When the top gate type TFT 20 illustrated in FIG. 2B is formed, a method substantially similar to the formation of the bottom gate type TFT 20 illustrated in FIG. 2A is used, but the procedure is substantially the reverse of the procedure. Each component is formed by. That is, first, a plurality of first portions extending along a direction (for example, the X direction in FIG. 3A) intersecting a predetermined direction (for example, the Y direction shown in FIG. 3A) on the substrate 10 (four in the example of FIG. 3A). A first conductor film 26a having two first portions 26a1 to 26a4) is formed. Further, along with the formation of the first conductor film 26a, a plurality of second portions extending along a direction intersecting a predetermined direction (Y direction in FIG. 3A) (four second portions 25a1 to 25a4 in the example of FIG. 3A). The second conductor film 25a having the above is formed. The first conductor film 26a and the second conductor film 25a are formed so that a plurality of first portions and a plurality of second portions are alternately arranged along a predetermined direction (Y direction in FIG. 3A). To.

その後、第1導体膜26a及び第2導体膜25aの上にアモルファスシリコンの半導体層21が形成される。好ましくは第1導体膜26aの複数の第1部分と第2導体膜25aの複数の第2部分とが交互に並ぶ所定の方向に沿って延びる半導体層21が形成される。そして、半導体層21の上にゲート絶縁膜22が形成され、ゲート絶縁膜22の上に、第1導体膜26aの第1部分と第2導体膜25aの第2部分とが対向する部分をカバーするようにゲート電極23が形成される。好ましくは第1導体膜26aの複数の第1部分と第2導体膜25aの複数の第2部分とが交互に並ぶ所定の方向に沿って延びるゲート電極23が形成される。 After that, the amorphous silicon semiconductor layer 21 is formed on the first conductor film 26a and the second conductor film 25a. Preferably, a semiconductor layer 21 extending along a predetermined direction in which a plurality of first portions of the first conductor film 26a and a plurality of second portions of the second conductor film 25a are alternately arranged is formed. Then, the gate insulating film 22 is formed on the semiconductor layer 21, and the portion where the first portion of the first conductor film 26a and the second portion of the second conductor film 25a face each other is covered on the gate insulating film 22. The gate electrode 23 is formed so as to do so. Preferably, a gate electrode 23 extending along a predetermined direction in which a plurality of first portions of the first conductor film 26a and a plurality of second portions of the second conductor film 25a are alternately arranged is formed.

また、図2Cに例示されるトップゲート型のTFT20が形成される場合は、基板10の上に、半導体層21、ゲート絶縁膜22、ゲート電極23、層間絶縁膜24、並びにドレイン電極26(第1導体膜26a)及びソース電極25(第2導体膜25a)が順に形成される。半導体層21にはエキシマレーザが照射され、そのアニーリングによってアモルファスシリコンがポリシリコン(LTPS)に変換される。また、半導体層21のうちのソース21sおよびドレイン21dとなるべき領域には、不純物イオンのドーピングが行われる。層間絶縁膜24及びゲート絶縁膜22には、ドライエッチングなどによってコンタクト孔24aが形成され、ドレイン電極26およびソース電極25の形成時に金属が埋め込まれる。 When the top gate type TFT 20 illustrated in FIG. 2C is formed, the semiconductor layer 21, the gate insulating film 22, the gate electrode 23, the interlayer insulating film 24, and the drain electrode 26 (the first) are formed on the substrate 10. The 1 conductor film 26a) and the source electrode 25 (second conductor film 25a) are formed in this order. The semiconductor layer 21 is irradiated with an excimer laser, and the annealing converts amorphous silicon into polysilicon (LTPS). Further, the region of the semiconductor layer 21 that should be the source 21s and the drain 21d is doped with impurity ions. Contact holes 24a are formed in the interlayer insulating film 24 and the gate insulating film 22 by dry etching or the like, and metal is embedded when the drain electrode 26 and the source electrode 25 are formed.

その後、図6Bに示されるように、第1無機絶縁膜31、有機絶縁膜32及び第2無機絶縁膜33が駆動回路2(図6A参照)の表面に形成される(図5AのS2)。第1無機絶縁膜31は、例えばプラズマCVD法によって200nm程度の厚さのSiNX又はSiO2などの膜を成膜することによって形成される。有機絶縁膜32は、液状又は低粘度のペースト状の樹脂を塗布することによって形成される。塗布法としては、スリットコートやスピンコート、および、その両方を組み合わせたスリット&スピンコート法が例示される。有機絶縁膜32は1μm以上、2μm以下程度の厚さに形成される。有機絶縁膜32の材料としては、例えばポリイミド樹脂又はアクリル樹脂などが用いられ得る。感光体を含まない非感光性樹脂は、純度が高く、しかも有機絶縁膜32の表面平滑性が高いので好ましい。特にアクリル樹脂が好ましい。 After that, as shown in FIG. 6B, the first inorganic insulating film 31, the organic insulating film 32, and the second inorganic insulating film 33 are formed on the surface of the drive circuit 2 (see FIG. 6A) (S2 in FIG. 5A). The first inorganic insulating film 31 is formed, for example, by forming a film such as SiN X or SiO 2 of about 200nm thickness by the plasma CVD method. The organic insulating film 32 is formed by applying a liquid or low-viscosity paste-like resin. Examples of the coating method include a slit coating, a spin coating, and a slit and spin coating method in which both are combined. The organic insulating film 32 is formed to have a thickness of about 1 μm or more and 2 μm or less. As the material of the organic insulating film 32, for example, a polyimide resin or an acrylic resin can be used. A non-photosensitive resin that does not contain a photosensitizer is preferable because it has high purity and high surface smoothness of the organic insulating film 32. Acrylic resin is particularly preferable.

第2無機絶縁膜33は、第1無機絶縁膜31と同様に、例えばプラズマCVDなどを用いてSiNX又はSiO2などからなる膜を成膜することによって形成される。第2無機絶縁膜33を形成することによって、後工程で用いられ得る洗浄剤などの各種溶剤の有機絶縁膜32への浸透、及び、その結果生じ得るTFT20の劣化などが防がれる。 The second inorganic insulating film 33 is formed by the same manner as the first inorganic insulating film 31 is deposited a film made of SiN X or SiO 2 for example by using a plasma CVD. By forming the second inorganic insulating film 33, it is possible to prevent the permeation of various solvents such as a cleaning agent that can be used in the subsequent process into the organic insulating film 32 and the resulting deterioration of the TFT 20.

第2無機絶縁膜33は、有機絶縁膜32の表面の凹凸の最大高低差DTに基づいて選択された厚さに形成されることが好ましい。例えば第2無機絶縁膜33は、有機絶縁膜32における第2無機絶縁膜33を向く表面の凹凸における最大高低差DTの2倍以上の厚さに形成される。そうすることで、有機絶縁膜32の表面の凹みを第2無機絶縁膜33の一部で確実に埋め込むことができる。また、第2無機絶縁層33は、有機絶縁膜32の表面における凹凸の最大高低差DTの2倍以上、3倍以下の厚さに形成されることが、さらに好ましい。そうすることで、前述したように有機絶縁膜32の凹みを確実に埋めることができる。さらに、第2無機絶縁膜33を必要以上に厚くすることなく、第2無機絶縁膜33の成膜後にその表面に現れ得る有機絶縁膜32の表面の凹凸に基づく凹凸を後述する研磨工程で確実に均すことができ、しかも、研磨後における有機絶縁膜32の露出を略確実に防ぐことができる。 The second inorganic insulating film 33 is preferably formed to a thickness selected based on the maximum height difference DT of the unevenness on the surface of the organic insulating film 32. For example, the second inorganic insulating film 33 is formed to have a thickness more than twice the maximum height difference DT in the unevenness of the surface of the organic insulating film 32 facing the second inorganic insulating film 33. By doing so, the dent on the surface of the organic insulating film 32 can be reliably embedded in a part of the second inorganic insulating film 33. Further, it is more preferable that the second inorganic insulating layer 33 is formed to have a thickness of 2 times or more and 3 times or less the maximum height difference DT of the unevenness on the surface of the organic insulating film 32. By doing so, the dent of the organic insulating film 32 can be surely filled as described above. Further, without making the second inorganic insulating film 33 thicker than necessary, the unevenness based on the unevenness of the surface of the organic insulating film 32 that may appear on the surface of the second inorganic insulating film 33 after the film is formed is ensured in the polishing step described later. Moreover, it is possible to substantially reliably prevent the organic insulating film 32 from being exposed after polishing.

次に、図6Cに示されるように、第2無機絶縁膜33の表面が研磨される(図5AのS3)。前述したように、有機発光素子40(図2A参照)の下地となる平坦化膜30の表面が十分に平坦でない場合、有機EL表示装置に表示ムラが生じ得ることが本発明者らによって見出された。そのため、平坦化膜30の表面である第2無機絶縁膜33の表面が研磨される。第2無機絶縁膜33の表面は、好ましくは50nm以下の算術平均粗さを有するように研磨される。その程度の表面粗さに研磨することによって、さらには、後述するように有機発光層43をコンタクト孔30aの直上を避けて形成することによって、前述したように人に感知されるような表示ムラを殆ど生じないようにすることができる。また、平坦化膜30の表面の平坦化においては、半導体プロセスにおいて目標とされるような算術平均粗さは必ずしも求められない。むしろ、表面粗さの検査を含めて煩雑で時間のかかる研磨工程の回避のためには、第2無機絶縁膜33の表面は、20nm以上、50nm以下の算術平均粗さに研磨されることが好ましい。 Next, as shown in FIG. 6C, the surface of the second inorganic insulating film 33 is polished (S3 in FIG. 5A). As described above, the present inventors have found that if the surface of the flattening film 30 that is the base of the organic light emitting element 40 (see FIG. 2A) is not sufficiently flat, display unevenness may occur in the organic EL display device. Was done. Therefore, the surface of the second inorganic insulating film 33, which is the surface of the flattening film 30, is polished. The surface of the second inorganic insulating film 33 is preferably polished so as to have an arithmetic mean roughness of 50 nm or less. By polishing to such a surface roughness, and further, by forming the organic light emitting layer 43 so as to avoid directly above the contact hole 30a as described later, display unevenness as described above is perceived by humans. Can be prevented from occurring. Further, in flattening the surface of the flattening film 30, the arithmetic mean roughness as targeted in the semiconductor process is not always required. Rather, in order to avoid complicated and time-consuming polishing steps including surface roughness inspection, the surface of the second inorganic insulating film 33 may be polished to an arithmetic mean roughness of 20 nm or more and 50 nm or less. preferable.

第2無機絶縁膜33は、第2無機絶縁膜33の表面の研磨において、例えば研磨量(研磨による第2無機絶縁膜33の厚さの減少量)が少なくとも部分的に有機絶縁膜32の表面における凹凸の最大高低差DTの1倍以上、2倍未満となるように研磨される。そうすることによって、前述したように第2無機絶縁層33が有機絶縁膜32の凹凸の最大高低差DTの2倍以上の厚さに形成された場合に、有機絶縁膜32の凹凸に基づいて成膜後の第2無機絶縁膜33の表面に現れ得る凹凸を確実に均すことができ、しかも、研磨による有機絶縁膜32の露出を略確実に防ぐことができる。例えば図6Cの例では、成膜後に第2無機絶縁膜33の表面において凸状部であった領域(例えばTFT20が形成されている領域)における研磨量P1は、有機絶縁膜32の表面における凹凸の最大高低差DTの略2倍である。また、図6Cの例では、成膜後に第2無機絶縁膜33の表面において凹状部であった領域(例えばTFT20が形成されていない領域)における研磨量P2は、有機絶縁膜32の凹凸の最大高低差DTと略同じであるものの僅かに下回る量である。 In the polishing of the surface of the second inorganic insulating film 33, for example, the polishing amount (the amount of decrease in the thickness of the second inorganic insulating film 33 due to polishing) is at least partially the surface of the organic insulating film 32. Polishing is performed so that the maximum height difference DT of the unevenness in the above is 1 times or more and less than 2 times. By doing so, when the second inorganic insulating layer 33 is formed to have a thickness of twice or more the maximum height difference DT of the unevenness of the organic insulating film 32 as described above, it is based on the unevenness of the organic insulating film 32. The unevenness that may appear on the surface of the second inorganic insulating film 33 after the film formation can be reliably leveled, and the exposure of the organic insulating film 32 due to polishing can be substantially prevented. For example, in the example of FIG. 6C, the polishing amount P1 in the region that was a convex portion on the surface of the second inorganic insulating film 33 after film formation (for example, the region where the TFT 20 is formed) is uneven on the surface of the organic insulating film 32. The maximum height difference of DT is approximately twice. Further, in the example of FIG. 6C, the polishing amount P2 in the region that was a concave portion on the surface of the second inorganic insulating film 33 after the film formation (for example, the region where the TFT 20 is not formed) is the maximum of the unevenness of the organic insulating film 32. Although it is substantially the same as the height difference DT, it is slightly less than the amount.

第2無機絶縁膜33の研磨の方法は、特に限定されない。しかし、50nm以下の算術平均粗さの達成のためには、セリウム、コロイダルシリカ、又はヒュームドシリカを含む中性のスラリーを研磨剤として用いるCMP研磨によって研磨することが好ましい。CMP研磨であれば、例えば研磨剤が有する表面化学作用によって機械的な研磨の効果を増大させ、平滑な研磨面を速やかに得ることができる。セリウムは、高い硬度を有し、その酸化物であるセリア(CeO2)がガラスと化学反応を起こすため、SiO2などで形成される第2無機絶縁膜33に対する有効な研磨剤となり得る。コロイダルシリカは、通常10nm〜300nmの粒子径を有するSiO2又はその水和物のコロイドであり、ヒュームドシリカ(乾式シリカ又は高分散シリカとも呼ばれる)は、10nm〜30nmの粒径を有する真球状のSiO2粒子が凝集(粒径100nm〜400nm)したものであり、いずれも研磨剤として有効に機能する。 The method of polishing the second inorganic insulating film 33 is not particularly limited. However, in order to achieve an arithmetic mean roughness of 50 nm or less, it is preferable to polish by CMP polishing using a neutral slurry containing cerium, colloidal silica, or fumed silica as an abrasive. In the case of CMP polishing, for example, the effect of mechanical polishing can be increased by the surface chemical action of the abrasive, and a smooth polished surface can be quickly obtained. Cerium has a high hardness, and its oxide, ceria (CeO 2 ), chemically reacts with glass, so that it can be an effective abrasive for the second inorganic insulating film 33 formed of SiO 2 or the like. Colloidal silica is a colloid of SiO 2 or its hydrate, which usually has a particle size of 10 nm to 300 nm, and fumed silica (also called dry silica or highly dispersed silica) is a spherical shape having a particle size of 10 nm to 30 nm. The SiO 2 particles of the above are aggregated (particle size 100 nm to 400 nm), and all of them function effectively as a polishing agent.

また、第2無機絶縁膜33の研磨には、中性の水溶性アルコール又は水酸化カリウムの水溶液が、前述した研磨剤と共に用いられる。特に基板10がポリイミド樹脂で形成されている場合、基板10の腐食を防ぐ観点から、前述した研磨剤と共に中性アルコール液を用いて第2無機絶縁膜33の表面を研磨することが好ましい。 Further, for polishing the second inorganic insulating film 33, an aqueous solution of a neutral water-soluble alcohol or potassium hydroxide is used together with the above-mentioned abrasive. In particular, when the substrate 10 is made of a polyimide resin, it is preferable to polish the surface of the second inorganic insulating film 33 with a neutral alcohol solution together with the above-mentioned abrasive from the viewpoint of preventing corrosion of the substrate 10.

図6Dに示されるように、第2無機絶縁膜33、有機絶縁膜32及び第1無機絶縁膜31に、駆動回路2(図6A参照)に達するコンタクト孔30aが形成される(図5AのS4)。好ましくは、これら3つの絶縁膜を一括して貫くコンタクト孔30aが形成される。コンタクト孔30aは、好ましくは、後述する有機発光層43(図6F参照)の形成において有機発光層43が形成されるべき領域と、基板10の厚さ方向において重ならない領域に形成される。そうすることで、前述したように表示ムラの発生が防がれる。コンタクト孔30aの形成は、例えばレジストマスクを形成したうえでドライエッチングによって行われる。コンタクト孔30aの形成時に、平坦化膜30における陰極配線27の上方の部分にも、陰極コンタクト44a(図2A参照)用のコンタクト孔30bも形成される。 As shown in FIG. 6D, a contact hole 30a reaching the drive circuit 2 (see FIG. 6A) is formed in the second inorganic insulating film 33, the organic insulating film 32, and the first inorganic insulating film 31 (S4 in FIG. 5A). ). Preferably, a contact hole 30a that penetrates these three insulating films at once is formed. The contact holes 30a are preferably formed in a region where the organic light emitting layer 43 should be formed in the formation of the organic light emitting layer 43 (see FIG. 6F) described later and a region where the organic light emitting layer 43 does not overlap in the thickness direction of the substrate 10. By doing so, the occurrence of display unevenness can be prevented as described above. The contact holes 30a are formed, for example, by forming a resist mask and then dry etching. When the contact hole 30a is formed, the contact hole 30b for the cathode contact 44a (see FIG. 2A) is also formed in the portion of the flattening film 30 above the cathode wiring 27.

図6Eに示されるように、コンタクト孔30aの内部に金属が埋め込まれると共に、所定の領域に有機発光素子40(図2A参照)の第1電極41が形成される(図5AのS5)。具体的には、例えばスパッタリングなどを用いて、10nm厚程度のITO膜、及び100nm厚程度のAg膜若しくはAPC膜が積層された下層と、主に10nm厚程度のITO膜からなる上層が形成される。その結果、コンタクト孔30aの内部に金属が埋め込まれると共に、平坦化膜30の表面に、ITO膜、Ag膜若しくはAPC膜、及びITO膜の積層膜が形成される。その後、その積層膜をパターニングすることによって、第1電極41が形成される。この積層膜は、好ましくは図6Eに示されるように、コンタクト孔30aと平面視で重ならず且つ有機発光層43の形成に関して十分な大きさの領域を第1電極41が有するようにパターニングされる。なお、コンタクト孔30aへの金属の埋め込みの際に、コンタクト孔30bが少なくともITO膜、及び、Ag膜若しくはAPC膜で埋め込まれることによって陰極コンタクト44aが形成される。 As shown in FIG. 6E, the metal is embedded in the contact hole 30a, and the first electrode 41 of the organic light emitting element 40 (see FIG. 2A) is formed in a predetermined region (S5 in FIG. 5A). Specifically, for example, by using sputtering or the like, an ITO film having a thickness of about 10 nm, an lower layer in which an Ag film or an APC film having a thickness of about 100 nm are laminated, and an upper layer mainly composed of an ITO film having a thickness of about 10 nm are formed. To. As a result, the metal is embedded in the contact hole 30a, and the ITO film, the Ag film or the APC film, and the laminated film of the ITO film are formed on the surface of the flattening film 30. After that, the first electrode 41 is formed by patterning the laminated film. This laminated film is preferably patterned so that the first electrode 41 has a region that does not overlap the contact hole 30a in a plan view and is sufficiently large for the formation of the organic light emitting layer 43, as shown in FIG. 6E. To. When the metal is embedded in the contact hole 30a, the contact hole 30b is embedded with at least an ITO film and an Ag film or an APC film to form a cathode contact 44a.

図6Fに示されるように、第1電極41の上に有機発光層43が形成される(図5AのS6)。具体的には、第1電極41の周縁部に絶縁バンク42が形成される。絶縁バンク42はSiO2などの無機絶縁膜でもよいし、ポリイミド又はアクリル樹脂などの有機絶縁膜でもよい。例えばこれらの絶縁膜が平坦化膜30及び第1電極41の全面に成膜され、そのパターニングによって第1電極41の所定の領域が露出される。好ましくは、コンタクト孔30aと基板10の厚さ方向において重ならない、第1電極41の領域が露出される。絶縁バンク42は1μm程度の高さに形成される。前述したように有機発光層43の形成において各種の有機材料が積層される。有機材料の積層は例えば真空蒸着によって行われ、その場合、R、G、Bなどの所望の画素に対応する開口を有する蒸着マスクを介して有機材料が蒸着される。有機発光層43の表面には、電子の注入性を向上させるLiFなどの層が形成されてもよい。なお、蒸着ではなくインクジェット法などを用いた印刷によって有機発光層43が形成されてもよい。 As shown in FIG. 6F, the organic light emitting layer 43 is formed on the first electrode 41 (S6 in FIG. 5A). Specifically, the insulating bank 42 is formed on the peripheral edge of the first electrode 41. The insulating bank 42 may be an inorganic insulating film such as SiO 2 or an organic insulating film such as polyimide or acrylic resin. For example, these insulating films are formed on the entire surfaces of the flattening film 30 and the first electrode 41, and the patterning thereof exposes a predetermined region of the first electrode 41. Preferably, the region of the first electrode 41 that does not overlap with the contact hole 30a in the thickness direction of the substrate 10 is exposed. The insulation bank 42 is formed at a height of about 1 μm. As described above, various organic materials are laminated in the formation of the organic light emitting layer 43. Lamination of the organic material is performed, for example, by vacuum deposition, in which case the organic material is deposited via a vapor deposition mask having openings corresponding to the desired pixels such as R, G, B. A layer such as LiF may be formed on the surface of the organic light emitting layer 43 to improve the electron injection property. The organic light emitting layer 43 may be formed by printing using an inkjet method or the like instead of vapor deposition.

図6Gに示されるように、有機発光層43の上に第2電極44が形成される(図5AのS7)。第2電極44は、例えば共蒸着によって薄膜のMg-Ag共晶膜を成膜することによって形成される。第2電極44は陰極コンタクト44a上にも形成され、陰極コンタクト44aを介して陰極配線27に接続されている。Mg-Ag共晶膜には、例えばMgが90質量%程度およびAgが10質量%程度の割合で含まれている。第2電極44は、例えば10〜20nm程度の厚さに形成される。 As shown in FIG. 6G, the second electrode 44 is formed on the organic light emitting layer 43 (S7 in FIG. 5A). The second electrode 44 is formed by forming a thin Mg-Ag eutectic film, for example, by co-depositing. The second electrode 44 is also formed on the cathode contact 44a and is connected to the cathode wiring 27 via the cathode contact 44a. The Mg-Ag eutectic film contains, for example, Mg in an amount of about 90% by mass and Ag in an amount of about 10% by mass. The second electrode 44 is formed to have a thickness of, for example, about 10 to 20 nm.

第2電極44の上には、第2電極44及び有機発光層43を水分又は酸素などから護る被覆層46(図2A参照)が形成される。被覆層46は、プラズマCVD法などを用いてSiO2又はSiNXなどの無機絶縁膜を成膜することによって形成される。被覆層46は、好ましくは、その端部が第2無機絶縁膜33などの無機膜と密着するように形成される。無機膜同士の接合のため両者が密着性良く接合されるからである。そうすることによって、水分などの浸入をより確実に防止することができる。以上の工程を経ることによって、図2Aに示される有機EL表示装置1が製造され得る。 A coating layer 46 (see FIG. 2A) that protects the second electrode 44 and the organic light emitting layer 43 from moisture, oxygen, or the like is formed on the second electrode 44. Coating layer 46 is formed by depositing an inorganic insulating film such as SiO 2 or SiN X using a plasma CVD method. The coating layer 46 is preferably formed so that its end is in close contact with an inorganic film such as the second inorganic insulating film 33. This is because the inorganic films are bonded to each other with good adhesion. By doing so, it is possible to more reliably prevent the ingress of moisture and the like. By going through the above steps, the organic EL display device 1 shown in FIG. 2A can be manufactured.

〔まとめ〕
(1)本発明の第1実施形態の有機EL表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜における前記駆動回路と反対方向を向く表面の上に形成され、前記駆動回路と電気的に接続された有機発光素子と、を備え、前記平坦化膜の前記表面は、50nm以下の算術平均粗さを有しており、前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含んでいて前記ソース電極および前記ドレイン電極と部分的に重ねられた半導体層を有し、前記ドレイン電極を構成する第1導体膜および前記ソース電極を構成する第2導体膜それぞれの一部が所定の方向に沿って交互に並べられており、前記チャネルとなる領域は、前記第1導体膜の前記一部と前記第2導体膜の前記一部との間に挟まれている。
[Summary]
(1) The organic EL display device according to the first embodiment of the present invention flattens a substrate having a surface on which a drive circuit including a thin film transistor is formed, and flattens the surface of the substrate by covering the drive circuit. The surface of the flattening film comprises an organic light emitting element formed on a surface of the flattening film facing in the direction opposite to the drive circuit and electrically connected to the drive circuit. It has an arithmetic average roughness of 50 nm or less, and the thin film transistor includes a gate electrode, a drain electrode, a source electrode, and a region serving as a channel of the thin film transistor, and partially overlaps the source electrode and the drain electrode. A part of the first conductor film forming the drain electrode and the second conductor film forming the source electrode are alternately arranged along a predetermined direction, and the channel and the channel have the same semiconductor layer. The region is sandwiched between the part of the first conductor film and the part of the second conductor film.

(1)の構成によれば、有機EL表示装置において、駆動回路の能力をコスト低減も実現し得る構造で高めることができ、しかも表示ムラを少なくすることができる。 According to the configuration of (1), in the organic EL display device, the capacity of the drive circuit can be enhanced by a structure capable of realizing cost reduction, and display unevenness can be reduced.

(2)上記(1)の有機EL表示装置において、前記第1導体膜の一部と前記第2導体膜の一部とで挟まれた前記チャネルとなる領域が複数個あり、前記半導体層がアモルファスシリコンからなり、前記チャネルとなる領域における前記第1導体膜の前記一部と前記第2導体膜の前記一部の互いに対向する部分の長さの前記複数個の和をW、前記対向する部分における前記第1導体膜と前記第2導体膜との間隔をLとしたときに、W/Lが50以上、500以下であってもよい。その場合、電流駆動能力の高い駆動回路を形成することができる。 (2) In the organic EL display device of the above (1), there are a plurality of regions serving as the channel sandwiched between a part of the first conductor film and a part of the second conductor film, and the semiconductor layer is formed. The sum of the plurality of lengths of the part of the first conductor film and the part of the second conductor film facing each other in the region formed of amorphous silicon is W, and the opposite parts are opposed to each other. When the distance between the first conductor film and the second conductor film in the portion is L, the W / L may be 50 or more and 500 or less. In that case, a drive circuit having a high current drive capability can be formed.

(3)上記(1)又は(2)の有機EL表示装置において、前記第1導体膜及び前記第2導体膜が、それぞれ平面形状で櫛型に形成されると共に、前記第1導体膜及び前記第2導体膜それぞれの櫛歯部分が噛み合うように形成されていてもよい。その場合、第1導体膜の一部と第2導体膜の一部との多くの対向箇所を効率良く形成することができる。 (3) In the organic EL display device according to (1) or (2), the first conductor film and the second conductor film are formed in a planar shape and a comb shape, respectively, and the first conductor film and the second conductor film are formed. The comb-tooth portions of each of the second conductor films may be formed so as to mesh with each other. In that case, many facing portions of a part of the first conductor film and a part of the second conductor film can be efficiently formed.

(4)上記(1)〜(3)のいずれかの有機EL表示装置において、前記有機発光素子の発光領域が矩形形状に形成され、かつ、前記薄膜トランジスタが前記発光領域の下層に形成されており、前記第1導体膜の前記一部及び前記第2導体膜の前記一部の対向する部分が、前記矩形形状の長辺に沿って形成されていてもよい。その場合、長いチャネル幅を有し、矩形の形状の発光領域もしくは画素内に収まる設計値に近い特性を有するTFTを得ることができる。 (4) In the organic EL display device according to any one of (1) to (3) above, the light emitting region of the organic light emitting element is formed in a rectangular shape, and the thin film transistor is formed in the lower layer of the light emitting region. , The part of the first conductor film and the part of the second conductor film facing each other may be formed along the long side of the rectangular shape. In that case, it is possible to obtain a TFT having a long channel width and having characteristics close to a design value that fits in a rectangular light emitting region or a pixel.

(5)上記(1)〜(4)のいずれかの有機EL表示装置において、前記ゲート電極が、前記第1導体膜の前記一部と前記第2導体膜の前記一部の互いに対向する部分の長さの範囲の全体に亘って形成されていてもよい。その場合、第1導体膜および第2導体膜の対向する部分の全長を含むチャネル幅の長いTFTを得ることができる。 (5) In the organic EL display device according to any one of (1) to (4), the gate electrode is a portion of the first conductor film and the part of the second conductor film facing each other. It may be formed over the entire length range of. In that case, it is possible to obtain a TFT having a long channel width including the total length of the opposite portions of the first conductor film and the second conductor film.

(6)上記(1)〜(5)のいずれかの有機EL表示装置において、前記平坦化膜は、前記駆動回路の上に積層された第1無機絶縁膜、前記第1無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第2無機絶縁膜を含み、前記第2無機絶縁膜における前記有機絶縁膜と反対方向を向く表面が、20nm以上、50nm以下の表面粗さを有していてもよい。その場合、表示品位に影響し得る表示ムラの効果的な抑制と簡便な製造とが両立され易い。 (6) In the organic EL display device according to any one of (1) to (5), the flattening film is formed on the first inorganic insulating film and the first inorganic insulating film laminated on the drive circuit. The surface of the second inorganic insulating film, which includes the organic insulating film laminated in the above and the second inorganic insulating film laminated on the organic insulating film and faces in the opposite direction to the organic insulating film, is 20 nm or more. It may have a surface roughness of 50 nm or less. In that case, it is easy to achieve both effective suppression of display unevenness that may affect display quality and simple manufacturing.

(7)上記(6)の有機EL表示装置において、前記第2無機絶縁膜の厚さは、前記有機絶縁膜における前記第2無機絶縁膜を向く表面の凹凸に基づいて変動し、かつ、前記有機絶縁膜の前記表面の全面において前記凹凸の最大高低差の1倍以上、3倍以下であってもよい。その場合、有機絶縁膜が露出されることなく、有機絶縁膜の表面の凹凸が平坦化膜の表面において均され得る。 (7) In the organic EL display device of the above (6), the thickness of the second inorganic insulating film varies based on the unevenness of the surface of the organic insulating film facing the second inorganic insulating film, and is described above. It may be 1 times or more and 3 times or less of the maximum height difference of the unevenness on the entire surface of the organic insulating film. In that case, the unevenness of the surface of the organic insulating film can be leveled on the surface of the flattening film without exposing the organic insulating film.

(8)本発明の第2実施形態の有機EL表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に第1無機絶縁膜、有機絶縁膜及び第2無機絶縁膜を形成する工程と、前記第2無機絶縁膜の表面を研磨する工程と、前記第2無機絶縁膜、前記有機絶縁膜及び前記第1無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第1電極を形成する工程と、前記第1電極の上に有機発光層を形成する工程と、前記有機発光層の上に第2電極を形成する工程と、を含み、前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、チャネルとなる領域を含む半導体層と、ドレイン電極を構成する第1導体膜及びソース電極を構成する第2導体膜との積層構造に形成され、前記第1導体膜および前記第2導体膜は、それぞれの一部が所定の方向に沿って交互に並ぶように形成され、前記チャネルとなる領域は、前記第1導体膜の前記一部と前記第2導体膜の前記一部との間に挟まれている。 (8) The method for manufacturing the organic EL display device according to the second embodiment of the present invention includes a step of forming a drive circuit including a thin film transistor on a substrate, and a first inorganic insulating film and organic insulation on the surface of the drive circuit. The step of forming the film and the second inorganic insulating film, the step of polishing the surface of the second inorganic insulating film, the second inorganic insulating film, the organic insulating film, the first inorganic insulating film, and the thin film transistor. A step of forming a contact hole to reach, a step of embedding a metal in the contact hole and forming a first electrode in a predetermined region, a step of forming an organic light emitting layer on the first electrode, and the above-mentioned The thin film transistor includes a step of forming a second electrode on the organic light emitting layer, the thin film transistor includes a gate electrode, a gate insulating film, a semiconductor layer including a region to be a channel, and a first conductor film constituting a drain electrode. The first conductor film and the second conductor film are formed in a laminated structure with the second conductor film constituting the source electrode, and a part of each of the first conductor film and the second conductor film is formed so as to be alternately arranged along a predetermined direction. The region serving as the channel is sandwiched between the part of the first conductor film and the part of the second conductor film.

(8)の構成によれば、駆動能力に優れた駆動回路を有していて表示ムラの少ない有機EL表示装置を適切に製造することができる。 According to the configuration of (8), it is possible to appropriately manufacture an organic EL display device having a drive circuit having excellent drive capability and having less display unevenness.

(9)上記(8)の有機EL表示装置の製造方法において、前記薄膜トランジスタの形成が、基板上に前記所定の方向に沿って延びるゲート電極を形成する工程と、前記ゲート電極の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に、前記所定の方向に沿って延びるアモルファスシリコンの半導体層を前記ゲート電極をカバーするように形成する工程と、前記所定の方向と交差する方向に沿って延びる複数個の第1部分を有する前記第1導体膜と、前記所定の方向と交差する方向に沿って延びる複数個の第2部分を有する前記第2導体膜を、前記第1部分と前記第2部分とが前記所定の方向に沿って交互に配置されるように形成する工程と、を含んでいてもよい。そうすることによって、ボトムゲート構造(逆スタガ構造の)のTFTを形成することができる。 (9) In the method for manufacturing an organic EL display device according to (8), the thin film transistor is formed by forming a gate electrode extending along a predetermined direction on a substrate and gate insulating on the gate electrode. A step of forming a film, a step of forming an amorphous silicon semiconductor layer extending along the predetermined direction on the gate insulating film so as to cover the gate electrode, and a direction intersecting the predetermined direction. The first portion of the first conductor film having a plurality of first portions extending along the above and the second conductor film having a plurality of second portions extending along a direction intersecting the predetermined direction. And the step of forming the second portion so as to be alternately arranged along the predetermined direction may be included. By doing so, a TFT having a bottom gate structure (inverted stagger structure) can be formed.

(10)上記(8)の有機EL表示装置の製造方法において、前記薄膜トランジスタの形成が、基板上に前記所定の方向と交差する方向に沿って延びる複数個の第1部分を有する前記第1導体膜と、前記所定の方向と交差する方向に沿って延びる複数個の第2部分を有する前記第2導体膜を、前記第1部分と前記第2部分とが前記所定の方向に沿って交互に配置されるように形成する工程と、前記第1導体膜及び前記第2導体膜の上に前記所定の方向に沿って延びるアモルファスシリコンの半導体層を形成する工程と、前記半導体層の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に、前記第1部分と前記第2部分とが対向する部分をカバーするように、前記所定の方向に沿って延びるゲート電極を形成する工程と、を含んでいてもよい。そうすることによって、トップゲート構造(スタガ構造)のTFTを形成することができる。 (10) In the method for manufacturing an organic EL display device according to (8), the first conductor having a plurality of first portions in which the formation of the thin film transistor extends along a direction intersecting the predetermined direction on the substrate. The first portion and the second portion of the second conductor film having a film and a plurality of second portions extending along a direction intersecting the predetermined direction are alternately arranged along the predetermined direction. A step of forming the semiconductor layer so as to be arranged, a step of forming an amorphous silicon semiconductor layer extending along the predetermined direction on the first conductor film and the second conductor film, and a gate on the semiconductor layer. A step of forming an insulating film and a step of forming a gate electrode extending along a predetermined direction on the gate insulating film so as to cover a portion where the first portion and the second portion face each other. And may be included. By doing so, a TFT having a top gate structure (stagger structure) can be formed.

(11)上記(8)〜(10)のいずれかの有機EL表示装置の製造方法では、前記第1導体膜及び前記第2導体膜を、それぞれ櫛型形状に形成すると共に前記第1導体膜及び前記第2導体膜それぞれの櫛歯部分が噛み合うように形成してもよい。そうすることで、第1導体膜の一部と第2導体膜の一部との多くの対向箇所を効率良く形成することができる。 (11) In the method for manufacturing an organic EL display device according to any one of (8) to (10), the first conductor film and the second conductor film are formed in a comb shape, respectively, and the first conductor film is formed. And the comb-tooth portions of each of the second conductor films may be formed so as to mesh with each other. By doing so, it is possible to efficiently form many facing portions of a part of the first conductor film and a part of the second conductor film.

(12)上記(8)〜(11)のいずれかの有機EL表示装置の製造方法では、前記半導体層と、前記第1導体膜及び前記第2導体膜との間に高不純物濃度の第2半導体層を介在させてもよい。そうすることで、半導体層とドレイン電極およびソース電極との接触抵抗を低くすることができる。 (12) In the method for manufacturing an organic EL display device according to any one of (8) to (11) above, a second having a high impurity concentration between the semiconductor layer and the first conductor film and the second conductor film. A semiconductor layer may be interposed. By doing so, the contact resistance between the semiconductor layer and the drain electrode and the source electrode can be lowered.

(13)上記(8)〜(12)のいずれかの有機EL表示装置の製造方法では、前記第2無機絶縁膜の形成において、前記有機絶縁膜の表面の凹凸における最大高低差の2倍以上の厚さに前記第2無機絶縁膜を形成し、前記第2無機絶縁膜の前記表面の研磨において、前記研磨による前記第2無機絶縁膜の厚さの減少量が少なくとも部分的に前記最大高低差の1倍以上、2倍未満となるように前記第2無機絶縁膜を研磨してもよい。そうすることで、有機絶縁膜の凹凸に基づいて成膜後の第2無機絶縁膜の表面に現れ得る凹凸を確実に均すことができ、しかも、研磨による有機絶縁膜の露出を略確実に防ぐことができる。 (13) In the method for manufacturing the organic EL display device according to any one of (8) to (12) above, in the formation of the second inorganic insulating film, the maximum height difference in the unevenness of the surface of the organic insulating film is twice or more. The second inorganic insulating film is formed to the thickness of the above, and in polishing the surface of the second inorganic insulating film, the amount of decrease in the thickness of the second inorganic insulating film due to the polishing is at least partially the maximum height. The second inorganic insulating film may be polished so as to be 1 times or more and less than 2 times the difference. By doing so, it is possible to reliably even out the irregularities that may appear on the surface of the second inorganic insulating film after film formation based on the irregularities of the organic insulating film, and moreover, the exposure of the organic insulating film by polishing is almost certain. It can be prevented.

1 有機EL表示装置
2 駆動回路
3 有機EL表示パネル
10 基板
20 薄膜トランジスタ(駆動TFT、TFT)
21 半導体層
21c チャネルとなる領域
22 ゲート絶縁膜
23 ゲート電極
25 ソース電極
25a 第2導体膜
25a1〜25a6 第2部分(櫛歯部分)
26 ドレイン電極
26a 第1導体膜
26a1〜26a6 第1部分(櫛歯部分)
30 平坦化膜
30a、30b コンタクト孔
31 第1無機絶縁膜
32 有機絶縁膜
33 第2無機絶縁膜
40 有機発光素子(OLED)
41 第1電極
43 有機発光層
44 第2電極
1 Organic EL display device 2 Drive circuit 3 Organic EL display panel 10 Substrate 20 Thin film transistor (drive TFT, TFT)
21 Semiconductor layer 21c Region to be channel 22 Gate insulating film 23 Gate electrode 25 Source electrode 25a Second conductor film 25a 1 to 25a 6 Second part (comb tooth part)
26 Drain electrode 26a First conductor film 26a1 to 26a6 First part (comb tooth part)
30 Flattening film 30a, 30b Contact hole 31 First inorganic insulating film 32 Organic insulating film 33 Second inorganic insulating film 40 Organic light emitting element (OLED)
41 First electrode 43 Organic light emitting layer 44 Second electrode

Claims (6)

画素毎に薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、
前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、
前記平坦化膜における前記駆動回路と反対方向を向く表面の上に前記画素毎に形成され、前記駆動回路と電気的に接続されたトップエミッション型の有機発光素子と、
を備え、
前記平坦化膜の前記表面は、50nm以下の算術平均粗さを有しており、
前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含んでいて前記ソース電極及び前記ドレイン電極と部分的に重ねられた半導体層を有し、
前記ドレイン電極を構成する第1導体膜及び前記ソース電極を構成する第2導体膜それぞれの一部が所定の方向に沿って交互に並べられており、
前記チャネルとなる領域は複数個設けられると共に、それぞれ、前記第1導体膜の前記一部と前記第2導体膜の前記一部との間に挟まれており、
前記薄膜トランジスタそれぞれは、前記有機発光素子それぞれの発光領域の下方に前記発光領域の全面にわたるように形成されており、
前記半導体層がアモルファスシリコンからなり、
前記チャネルとなる領域における前記第1導体膜の前記一部と前記第2導体膜の前記一部の互いに対向する部分の長さの前記複数個の和をW、前記対向する部分における前記第1導体膜と前記第2導体膜との間隔をLとしたときに、W/Lが50以上、500以下である、有機EL表示装置。
A substrate having a surface on which a drive circuit including a thin film transistor is formed for each pixel,
A flattening film that flattens the surface of the substrate by covering the drive circuit,
A top emission type organic light emitting element formed for each pixel on the surface of the flattening film facing in the direction opposite to the drive circuit and electrically connected to the drive circuit.
With
The surface of the flattening film has an arithmetic mean roughness of 50 nm or less.
The thin film transistor has a gate electrode, a drain electrode, a source electrode, and a semiconductor layer that includes a region to be a channel of the thin film transistor and is partially overlapped with the source electrode and the drain electrode.
A part of each of the first conductor film constituting the drain electrode and the second conductor film constituting the source electrode are alternately arranged along a predetermined direction.
A plurality of regions serving as the channels are provided, and each of them is sandwiched between the part of the first conductor film and the part of the second conductor film.
Each of the thin film transistors is formed below the light emitting region of each of the organic light emitting elements so as to cover the entire surface of the light emitting region.
The semiconductor layer is made of amorphous silicon.
The sum of the plurality of lengths of the part of the first conductor film and the part of the second conductor film facing each other in the region to be the channel is W, and the first in the facing part. An organic EL display device having a W / L of 50 or more and 500 or less, where L is the distance between the conductor film and the second conductor film.
前記有機発光素子の発光領域が矩形形状に形成され、かつ、前記薄膜トランジスタが前記発光領域の下層に形成されており、
前記第1導体膜の前記一部及び前記第2導体膜の前記一部の対向する部分が、前記矩形形状の長辺に沿って形成されており、
前記長辺に沿う前記第1導体膜の前記一部の長さは、前記第1導体膜の複数の前記一部同士を連結する連結部分の長さよりも長く、前記長辺に沿う前記第2導体膜の前記一部の長さは、前記第2導体膜の複数の前記一部同士を連結する連結部分の長さよりも長い、請求項1に記載の有機EL表示装置。
The light emitting region of the organic light emitting element is formed in a rectangular shape, and the thin film transistor is formed in the lower layer of the light emitting region.
The part of the first conductor film and the part of the second conductor film facing each other are formed along the long side of the rectangular shape.
The length of the part of the first conductor film along the long side is longer than the length of the connecting portion connecting the plurality of parts of the first conductor film, and the length of the second part along the long side is longer. The organic EL display device according to claim 1, wherein the length of the part of the conductor film is longer than the length of the connecting part connecting the plurality of parts of the second conductor film.
前記第1導体膜及び前記第2導体膜の一方は、前記一方における複数の前記一部同士がそれぞれの端部において連結されることによってジグザグの平面形状を有しており、
前記第1導体膜及び前記第2導体膜の他方は前記一方の周囲に形成されており、
前記他方の前記一部が前記ジグザグの平面形状の凹部に挿入されている、請求項1に記載の有機EL表示装置。
One of the first conductor film and the second conductor film has a zigzag planar shape by connecting a plurality of the portions of the first conductor film to each other at their respective ends.
The other of the first conductor film and the second conductor film is formed around the one.
The organic EL display device according to claim 1, wherein the other part is inserted into the zigzag planar recess.
前記平坦化膜は、前記駆動回路の上に積層された第1無機絶縁膜、前記第1無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第2無機絶縁膜を含んでおり、
前記有機絶縁膜が、前記有機絶縁膜における前記第2無機絶縁膜を向く表面の平坦性を向上させる添加剤を0.5質量%以上、5質量%以下の含有率で含んでいる、請求項1〜3のいずれか1項に記載の有機EL表示装置。
The flattening film is a first inorganic insulating film laminated on the drive circuit, an organic insulating film laminated on the first inorganic insulating film, and a first laminated on the organic insulating film. 2 Contains an inorganic insulating film
The claim that the organic insulating film contains an additive for improving the flatness of the surface of the organic insulating film facing the second inorganic insulating film at a content of 0.5% by mass or more and 5% by mass or less. The organic EL display device according to any one of 1 to 3.
前記平坦化膜は、前記駆動回路の上に積層された第1無機絶縁膜、前記第1無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第2無機絶縁膜を含んでおり、
前記第2無機絶縁膜の厚さは、前記有機絶縁膜における前記第2無機絶縁膜を向く表面の凹凸に基づいて変動し、
前記第2無機絶縁膜の最大の厚さは、前記有機絶縁膜の凹凸の最大高低差の2倍以上、3倍以下であり、前記第2無機絶縁膜の最小の厚さは、前記有機絶縁膜の凹凸の最大高低差の1倍以上、2倍以下である、請求項1〜4のいずれか1項に記載の有機EL表示装置。
The flattening film is a first inorganic insulating film laminated on the drive circuit, an organic insulating film laminated on the first inorganic insulating film, and a first laminated on the organic insulating film. 2 Contains an inorganic insulating film
The thickness of the second inorganic insulating film varies based on the unevenness of the surface of the organic insulating film facing the second inorganic insulating film.
The maximum thickness of the second inorganic insulating film is two times or more and three times or less the maximum height difference of the unevenness of the organic insulating film, and the minimum thickness of the second inorganic insulating film is the organic insulation. The organic EL display device according to any one of claims 1 to 4, wherein the maximum height difference of the unevenness of the film is 1 times or more and 2 times or less.
基板の上に、薄膜トランジスタを含む駆動回路を画素毎に形成する工程と、
前記駆動回路の表面に第1無機絶縁膜、有機絶縁膜及び第2無機絶縁膜を形成する工程と、
前記第2無機絶縁膜の表面を研磨する工程と、
前記第2無機絶縁膜、前記有機絶縁膜及び前記第1無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、
前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第1電極を前記画素毎に形成することと、前記第1電極の上に有機発光層を形成することと、前記有機発光層の上に第2電極を形成することとによってトップエミッション型の有機発光素子を形成する工程と、
を含み、
前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、アモルファスシリコンからなりチャネルとなる領域を含む半導体層と、ドレイン電極を構成する第1導体膜及びソース電極を構成する第2導体膜との積層構造に形成され、
前記薄膜トランジスタそれぞれは、前記有機発光層それぞれが形成される発光領域の下方に前記発光領域の全面にわたるように形成され、
前記第1導体膜及び前記第2導体膜は、それぞれの一部が所定の方向に沿って交互に並ぶように形成され、
前記チャネルとなる領域は複数個設けられると共に、それぞれ、前記第1導体膜の前記一部と前記第2導体膜の前記一部との間に挟まれており、
前記チャネルとなる領域における前記第1導体膜の前記一部と前記第2導体膜の前記一部の互いに対向する部分の長さの前記複数個の和をW、前記対向する部分における前記第1導体膜と前記第2導体膜との間隔をLとしたときに、W/Lが50以上、500以下である、有機EL表示装置の製造方法。
A process of forming a drive circuit including a thin film transistor on a substrate for each pixel,
A step of forming a first inorganic insulating film, an organic insulating film and a second inorganic insulating film on the surface of the drive circuit, and
The step of polishing the surface of the second inorganic insulating film and
A step of forming contact holes reaching the thin film transistor in the second inorganic insulating film, the organic insulating film, and the first inorganic insulating film.
With a metal is buried in the interior of the contact hole, and forming a first electrode for each of the pixels in a predetermined area, and forming an organic light-emitting layer on the first electrode, on the organic light-emitting layer The process of forming a top-emission type organic light-emitting element by forming a second electrode on the surface, and
Including
The thin film transistor has a laminated structure of a gate electrode, a gate insulating film, a semiconductor layer including a region formed of amorphous silicon and a channel, a first conductor film constituting a drain electrode, and a second conductor film constituting a source electrode. Formed in
Each of the thin film transistors is formed so as to cover the entire surface of the light emitting region below the light emitting region in which each of the organic light emitting layers is formed.
The first conductor film and the second conductor film are formed so that a part thereof is alternately arranged along a predetermined direction.
A plurality of regions serving as the channels are provided, and each of them is sandwiched between the part of the first conductor film and the part of the second conductor film.
The sum of the plurality of lengths of the part of the first conductor film and the part of the second conductor film facing each other in the region to be the channel is W, and the first in the facing part. A method for manufacturing an organic EL display device, wherein the W / L is 50 or more and 500 or less, where L is the distance between the conductor film and the second conductor film.
JP2019092311A 2019-05-15 2019-05-15 Manufacturing method of organic EL display device and organic EL display device Active JP6865249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019092311A JP6865249B2 (en) 2019-05-15 2019-05-15 Manufacturing method of organic EL display device and organic EL display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019092311A JP6865249B2 (en) 2019-05-15 2019-05-15 Manufacturing method of organic EL display device and organic EL display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019513477A Division JP6530156B1 (en) 2018-03-28 2018-03-28 Organic EL Display Device and Method of Manufacturing Organic EL Display Device

Publications (2)

Publication Number Publication Date
JP2019216236A JP2019216236A (en) 2019-12-19
JP6865249B2 true JP6865249B2 (en) 2021-04-28

Family

ID=68918884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019092311A Active JP6865249B2 (en) 2019-05-15 2019-05-15 Manufacturing method of organic EL display device and organic EL display device

Country Status (1)

Country Link
JP (1) JP6865249B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6806956B1 (en) * 2020-02-18 2021-01-06 三菱電機株式会社 Thin film transistor substrate and display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (en) * 1989-03-30 1990-11-09 Nippon Steel Corp Thin film transistor
JPH04360583A (en) * 1991-06-07 1992-12-14 Nippon Steel Corp Thin film transistor
JP2006253164A (en) * 2005-03-07 2006-09-21 Ricoh Co Ltd Organic transistor and display
JP5090658B2 (en) * 2006-04-06 2012-12-05 三菱電機株式会社 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ACTIVE MATRIX DISPLAY DEVICE
JP5521270B2 (en) * 2007-02-21 2014-06-11 凸版印刷株式会社 THIN FILM TRANSISTOR ARRAY, METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY, AND ACTIVE MATRIX DISPLAY USING THIN FILM TRANSISTOR ARRAY
JP2010129881A (en) * 2008-11-28 2010-06-10 Sharp Corp Thin-film transistor and active matrix substrate
JP2010272664A (en) * 2009-05-21 2010-12-02 Sony Corp A-sitft and shift register having this a-sitft
TWI570719B (en) * 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 Memory device and signal processing circuit
JP2013062307A (en) * 2011-09-12 2013-04-04 Sony Corp Thin film transistor and electronic apparatus
WO2016055909A1 (en) * 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP2016153888A (en) * 2015-02-18 2016-08-25 株式会社リコー Image display device
KR102458660B1 (en) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device

Also Published As

Publication number Publication date
JP2019216236A (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US9287531B2 (en) Organic light-emitting display device and method of manufacturing the same
JP6530156B1 (en) Organic EL Display Device and Method of Manufacturing Organic EL Display Device
JP6606309B1 (en) Organic EL display device and manufacturing method thereof
JP6530155B1 (en) Organic EL Display Device and Method of Manufacturing Organic EL Display Device
KR20150041509A (en) Organic light emitting display device and method for manufacturing the same
JP6564965B1 (en) Organic EL display device and manufacturing method thereof
JP6603831B1 (en) Organic EL display device and method of manufacturing organic EL display device
JP6802887B2 (en) Organic EL display device and its manufacturing method
JPWO2019186805A1 (en) Organic EL display device and manufacturing method thereof
JP5478954B2 (en) Organic electroluminescence display device
JP6865249B2 (en) Manufacturing method of organic EL display device and organic EL display device
JP7410242B2 (en) Organic EL display device and its manufacturing method
JP6694988B2 (en) Organic EL display device and method for manufacturing organic EL display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R150 Certificate of patent or registration of utility model

Ref document number: 6865249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250