JP6862697B2 - 回路装置及び電子機器 - Google Patents
回路装置及び電子機器 Download PDFInfo
- Publication number
- JP6862697B2 JP6862697B2 JP2016136597A JP2016136597A JP6862697B2 JP 6862697 B2 JP6862697 B2 JP 6862697B2 JP 2016136597 A JP2016136597 A JP 2016136597A JP 2016136597 A JP2016136597 A JP 2016136597A JP 6862697 B2 JP6862697 B2 JP 6862697B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- signal
- arbitration
- logic level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 75
- 238000010586 diagram Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 235000014676 Phragmites communis Nutrition 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
- Memory System (AREA)
Description
本実施形態の回路装置300の回路構成図を、図1に示す。図1に示すように、本実施形態の回路装置300は、第1の回路ブロック100(メインシステム)と、第2の回路ブロック200(サブシステム)と、を含む。第1の回路ブロック100は、シングルポートのメモリー110と、処理回路120とを有し、第1のクロック信号に基づいて動作する。第2の回路ブロック200は、制御回路210を有し、第2のクロック信号に基づいて動作する。
本実施形態の回路装置は、図3に示すような構成を採用することができる。図3の例では、SoC(System On Chip)400が、図1に示す回路装置300に相当し、メインシステム500が、図1に示す第1の回路ブロック100に相当し、各サブシステム(サブシステム1〜サブシステムn)が、図1に示す第2の回路ブロック200に相当する。図1及び図2の例では、第2の回路ブロック200が1つだけ、第1の回路ブロック100に接続されているが、図3の例のように、複数の第2の回路ブロック200(図3の610〜6n0)が、第1の回路ブロック100に接続されていてもよい。
また、本実施形態は、図8に示すような変形実施も可能である。図8の例では、各サブシステム(610〜6n0)がリセット回路を有しておらず、メインシステムが各サブシステム(610〜6n0)をリセット回路するサブシステムリセット回路509を有している。その他の構成は、前述した図3の例と同様である。
本実施形態の回路装置300は、種々の電子機器に適用することが可能である。本実施形態の回路装置300を適用できる電子機器としては、例えば車載表示装置(例えばメーターパネル等)や、モニター、ディスプレイ、単板プロジェクター、テレビション装置、情報処理装置(コンピューター)、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末、DLP(Digital Light Processing)装置、プリンター等が挙げられる。
200…第2の回路ブロック、210…制御回路、300…回路装置、310…記憶部、
320…ユーザーインターフェース部、330…データインターフェース部、
400…SoC、500…メインシステム、501…CPU、
502…シングルポートRAM、503…Flashメモリー、
504…クロック生成回路、505…リセット回路、506…バス、
507…アドレス制御用セレクター(第2のセレクター)、508…調停回路、
509…サブシステムリセット回路、610〜6n0…サブシステム、
611〜6n1…制御部、612〜6n2…クロック生成回路、
613〜6n3…リセット回路、614〜6n4…信号生成回路、615…レジスター、
616…レジスター制御用セレクター(第1のセレクター)
Claims (5)
- シングルポートのメモリーと、調停回路と、処理回路とを有し、第1のクロック信号に基づいて動作する第1の回路ブロックと、
制御回路を有し、第2のクロック信号に基づいて動作する第2の回路ブロックと、
を含み、
前記処理回路は、前記シングルポートの前記メモリーを介して、前記第2の回路ブロックへの書き込み情報を前記第2の回路ブロックに転送し、
前記調停回路は、前記処理回路が前記メモリーに対する読み出し動作を行う場合に、第1の論理レベルとなる調停信号を出力し、前記制御回路からのリード信号がアクティブの場合において、前記処理回路からのリード信号もアクティブである場合には、前記調停信号を第1の論理レベルにし、前記処理回路からのリード信号が非アクティブである場合には、前記調停信号を前記第1の論理レベルとは異なる第2の論理レベルにし、
前記制御回路は、前記メモリーからの前記書き込み情報を記憶するレジスターを有し、 前記調停信号が前記第1の論理レベルとは異なる第2の論理レベルである場合に、前記メモリーから前記書き込み情報を読み出し、前記書き込み情報を前記メモリーから読み出す場合には、リード信号をアクティブにし、前記制御回路からのリード信号をアクティブにした場合に、前記調停信号が前記第1の論理レベルである場合には、前記レジスターに記憶された情報を前記レジスターに書き戻すことを特徴とする回路装置。 - 請求項1において、
前記制御回路は、
前記レジスターに出力する情報を選択する第1のセレクターを有し、
前記レジスターは、
前記リード信号がアクティブになった場合に、データを取り込み、
前記第1のセレクターは、
前記調停信号が前記第1の論理レベルである場合には、前記レジスターに記憶された情報を選択して、前記レジスターに出力し、
前記調停信号が前記第2の論理レベルである場合には、前記メモリーの出力を選択して、前記レジスターに出力することを特徴とする回路装置。 - 請求項1又は2において、
前記第1の回路ブロックは、
前記調停信号が前記第1の論理レベルの場合に、前記処理回路からのアドレスを前記メモリーに出力し、前記調停信号が前記第2の論理レベルの場合に、前記制御回路からのアドレスを前記メモリーに出力する第2のセレクターを含むことを特徴とする回路装置。 - 請求項1乃至3のいずれかにおいて、
前記制御回路からは前記メモリーに対して書き込み不能であり、前記処理回路からは前記メモリーに対して書き込み可能であることを特徴とする回路装置。 - 請求項1乃至4のいずれかに記載の回路装置を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016136597A JP6862697B2 (ja) | 2016-07-11 | 2016-07-11 | 回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016136597A JP6862697B2 (ja) | 2016-07-11 | 2016-07-11 | 回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018010338A JP2018010338A (ja) | 2018-01-18 |
JP6862697B2 true JP6862697B2 (ja) | 2021-04-21 |
Family
ID=60994321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016136597A Active JP6862697B2 (ja) | 2016-07-11 | 2016-07-11 | 回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6862697B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198298A (ja) * | 1996-01-18 | 1997-07-31 | Fuji Xerox Co Ltd | メモリ制御装置 |
WO2000003381A1 (fr) * | 1998-07-09 | 2000-01-20 | Seiko Epson Corporation | Circuit d'attaque et dispositif a cristal liquide |
JP3861907B2 (ja) * | 1998-07-09 | 2006-12-27 | セイコーエプソン株式会社 | 駆動装置及び液晶装置 |
JP2003157670A (ja) * | 2001-11-21 | 2003-05-30 | Internatl Business Mach Corp <Ibm> | 記憶装置、該記憶装置の制御方法、該記憶装置を含む半導体装置および該記憶装置を含む情報処理装置 |
JP2003288202A (ja) * | 2002-03-28 | 2003-10-10 | Nec Kansai Ltd | シングルポートram内蔵の表示制御半導体集積回路 |
JP2006099214A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Tec Corp | 共有メモリアクセス制御装置 |
US20060075184A1 (en) * | 2004-10-01 | 2006-04-06 | Jen-Ying Chen | Synchronous\asynchronous memory device with single port memory unit |
-
2016
- 2016-07-11 JP JP2016136597A patent/JP6862697B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018010338A (ja) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4698753A (en) | Multiprocessor interface device | |
US10002085B2 (en) | Peripheral component interconnect (PCI) device and system including the PCI | |
US8402349B2 (en) | Two dimensional data randomization for a memory | |
TWI718969B (zh) | 記憶體裝置、記憶體定址方法與包括非暫時性儲存媒體的物品 | |
TWI611296B (zh) | 記憶體控制器與資料儲存裝置 | |
US20100185811A1 (en) | Data processing system and method | |
US10579564B2 (en) | System on chip (SoC), mobile electronic device including the same, and method of operating the SoC | |
CN111198839A (zh) | 存储装置及操作其的方法、控制器 | |
CN111831220A (zh) | 用于存储器写入操作的设备、方法和存储器模块 | |
JP6862697B2 (ja) | 回路装置及び電子機器 | |
TWI688864B (zh) | 儲存設備及儲存方法 | |
US10579428B2 (en) | Data token management in distributed arbitration systems | |
JP2005092764A (ja) | 画像形成装置、インタフェースボード、インタフェース用チップ及び情報処理装置 | |
US20170235688A1 (en) | Access control method, bus system, and semiconductor device | |
TWI676104B (zh) | 記憶體控制器與資料儲存裝置 | |
US20230110369A1 (en) | Auxiliary processor and electronic system comprising the same | |
KR100652690B1 (ko) | 이동 통신 단말기의 멀티 프로세서 장치 | |
JP2005346637A (ja) | 先入れ先出しメモリ及びそれを用いた記憶媒体制御装置 | |
JP2009205410A (ja) | メモリコントローラおよびメモリシステム | |
JP2008305215A (ja) | バスシステム | |
TWI655546B (zh) | 固態儲存裝置的重置電路及其重置方法 | |
TWI591532B (zh) | 電腦系統及其硬碟存取方法 | |
JP2016154001A (ja) | 画像処理装置、画像処理用データ転送制御方法、及び画像処理用データ転送制御プログラム | |
JP2011108051A (ja) | バス制御装置、プロセッサ、電子装置及びバス制御方法 | |
JP2009205412A (ja) | Dramコントローラおよびメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6862697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |