以下、添付図面に従って本開示の技術に係る非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラムの実施形態の一例について説明する。
先ず、以下の説明で使用される文言について説明する。
CPUとは、“Central Processing Unit”の略称を指す。RAMとは、“Random Access Memory”の略称を指す。NVMとは、“Non−Volatile Memory”の略称を指す。ROMとは、“Read Only Memory”の略称を指す。EEPROMとは、“Electrically Erasable and Programmable Read Only Memory”の略称を指す。SSDとは、“Solid State Drive”の略称を指す。USBとは、“Universal Serial Bus”の略称を指す。ASICとは、“Application Specific Integrated Circuit”の略称を指す。PLDとは、“Programmable Logic Device”の略称を指す。FPGAとは、“Field−Programmable Gate Array”の略称を指す。SoCとは、“System−on−a−chip”の略称を指す。ICとは、“Integrated circuit”の略称を指す。RFIDとは、“radio frequency identifier”の略称を指す。LTOとは、“Linear Tape−Open”の略称を指す。CMとは、“Cartridge Memory”の略称を指す。
以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の磁気テープドライブ30(図4参照)への装填方向を矢印Aで示し、矢印A方向を磁気テープカートリッジ10の前方向とし、磁気テープカートリッジ10の前方向の側を磁気テープカートリッジ10の前側とする。以下に示す構造の説明において、「前」とは、磁気テープカートリッジ10の前側を指す。
また、以下の説明では、説明の便宜上、図1において、矢印A方向と直交する矢印B方向を右方向とし、磁気テープカートリッジ10の右方向の側を磁気テープカートリッジ10の右側とする。以下に示す構造の説明において、「右」とは、磁気テープカートリッジ10の右側を指す
また、以下の説明では、説明の便宜上、図1において、矢印A方向及び矢印B方向と直交する方向を矢印Cで示し、矢印C方向を磁気テープカートリッジ10の上方向とし、磁気テープカートリッジ10の上方向の側を磁気テープカートリッジ10の上側とする。以下に示す構造の説明において、「上」とは、磁気テープカートリッジ10の上側を指す。
また、以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の前方向と逆の方向を磁気テープカートリッジ10の後方向とし、磁気テープカートリッジ10の後方向の側を磁気テープカートリッジ10の後側とする。以下に示す構造の説明において、「後」とは、磁気テープカートリッジ10の後側を指す。
また、以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の上方向と逆の方向を磁気テープカートリッジ10の下方向とし、磁気テープカートリッジ10の下方向の側を磁気テープカートリッジ10の下側とする。以下に示す構造の説明において、「下」とは、磁気テープカートリッジ10の下側を指す。
また、以下の説明では、磁気テープカートリッジ10の規格としてLTOを例に挙げて説明するが、これはあくまでも一例に過ぎず、IBM3592等の他の規格であってもよい。
[第1実施形態]
一例として図1に示すように、磁気テープカートリッジ10は、平面視略矩形であり、かつ、箱状のケース12を備えている。ケース12は、ポリカーボネート等の樹脂製であり、上ケース14及び下ケース16を備えている。上ケース14及び下ケース16は、上ケース14の下周縁面と下ケース16の上周縁面とを接触させた状態で、溶着(例えば、超音波溶着)及びビス止めによって接合されている。接合方法は、溶着及びビス止めに限らず、他の接合方法であってもよい。
ケース12の内部には、カートリッジリール18が回転可能に収容されている。カートリッジリール18は、リールハブ18A、上フランジ18B1、及び下フランジ18B2を備えている。リールハブ18Aは、円筒状に形成されている。リールハブ18Aは、カートリッジリール18の軸心部であり、軸心方向がケース12の上下方向に沿っており、ケース12の中央部に配置されている。上フランジ18B1及び下フランジ18B2の各々は円環状に形成されている。リールハブ18Aの上端部には上フランジ18B1の平面視中央部が固定されており、リールハブ18Aの下端部には下フランジ18B2の平面視中央部が固定されている。リールハブ18Aの外周面には、磁気テープMTが巻き回されており、磁気テープMTの幅方向の端部は上フランジ18B1及び下フランジ18B2によって保持されている。
ケース12の右壁12Aの前側には、開口12Bが形成されている。磁気テープMTは、開口12Bから引き出される。
一例として図2に示すように、下ケース16の右後端部には、カートリッジメモリ19が収容されている。カートリッジメモリ19は、本開示の技術に係る「非接触式通信媒体」の一例である。本実施形態では、いわゆるパッシブ型のRFIDタグがカートリッジメモリ19として採用されている。
カートリッジメモリ19には、磁気テープMTに関する情報(図示省略)が記憶されている。磁気テープMTに関する情報とは、例えば、磁気テープカートリッジ10を管理する管理情報(図示省略)を指す。管理情報には、例えば、カートリッジメモリ19に関する情報、磁気テープカートリッジ10を特定可能な情報、磁気テープMTの記録容量、磁気テープMTに記録されている情報(以下、「記録情報」とも称する)の概要、記録情報の項目、及び記録情報の記録形式等を示す情報が含まれている。
カートリッジメモリ19は、外部通信装置(図示省略)との間で非接触通信を行う。外部通信装置としては、例えば、磁気テープカートリッジ10の生産工程で使用される読み書き装置、及び、磁気テープドライブ(例えば、図4に示す磁気テープドライブ30)内で使用される読み書き装置(例えば、図4〜図6に示す非接触式読み書き装置50)が挙げられる。
外部通信装置は、カートリッジメモリ19に対して、非接触式で各種情報の読み書きを行う。詳しくは後述するが、カートリッジメモリ19は、外部通信装置から与えられた磁界に対して電磁的に作用することで電力を生成する。そして、カートリッジメモリ19は、生成した電力を用いて作動し、磁界を介して外部通信装置と通信を行うことで外部通信装置との間で各種情報の授受を行う。
一例として図2に示すように、下ケース16の右後端部の底板16Aの内面には、支持部材20が設けられている。支持部材20は、カートリッジメモリ19を傾斜させた状態で下方から支持する一対の傾斜台である。一対の傾斜台は、第1傾斜台20A及び第2傾斜台20Bである。第1傾斜台20A及び第2傾斜台20Bは、ケース12の左右方向に間隔を隔てて配置されており、下ケース16の後壁16Bの内面及び底板16Aの内面に一体化されている。第1傾斜台20Aは、傾斜面20A1を有しており、傾斜面20A1は、後壁16Bの内面から底板16Aの内面に向けて下り傾斜している。また、傾斜面20B1も、後壁16Bの内面から底板16Aの内面に向けて下り傾斜している。
支持部材20の前方側には、一対の位置規制リブ22が左右方向に間隔を隔てて配置されている。一対の位置規制リブ22は、底板16Aの内面に立設されており、支持部材20に配置された状態のカートリッジメモリ19の下端部の位置を規制する。
一例として図3に示すように、底板16Aの外面には基準面16A1が形成されている。基準面16A1は、平面である。ここで、平面とは、底板16Aを下側にして下ケース16を水平面に置いた場合において、水平面に対して平行な面を指す。ここで、「平行」とは、完全な平行の他に、本開示の技術が属する技術分野で一般的に許容される誤差であって、本開示の技術の趣旨に反しない程度の誤差を含めた意味合いでの平行を指す。支持部材20の傾斜角度θ、すなわち、傾斜面20A1及び傾斜面20B1(図2参照)の傾斜角は、基準面16A1に対して45度である。なお、45度は、あくまでも一例に過ぎず、“0度<傾斜角度θ<45度”であってもよい。
カートリッジメモリ19は、基板26を備えている。基板26は、基板26の裏面26Aを下側に向けて支持部材20上に置かれ、支持部材20は、基板26の裏面26Aを下方から支持する。基板26の裏面26Aの一部は、支持部材20の傾斜面、すなわち、傾斜面20A1及び20B1(図2参照)に接触しており、基板26の表面26Bは、天板14Aの内面14A1側に露出している。
上ケース14は、複数のリブ24を備えている。複数のリブ24は、ケース12の左右方向に間隔を隔てて配置されている。複数のリブ24は、上ケース14の天板14Aの内面14A1から下側に突設されており、各リブ24の先端面24Aは、傾斜面20A1及び20B1(図2参照)に対応した傾斜面を有する。すなわち、各リブ24の先端面24Aは、基準面16A1に対して45度に傾斜している。
カートリッジメモリ19が支持部材20に配置された状態で、上述したように上ケース14が下ケース16に接合されると、各リブ24の先端面24Aは、基板26に対して表面26B側から接触し、基板26は、各リブ24の先端面24Aと支持部材20の傾斜面とで挟み込まれる。これにより、カートリッジメモリ19の上下方向の位置がリブ24によって規制される。
一例として図4に示すように、磁気テープドライブ30は、搬送装置34、読取ヘッド36、及び制御装置38を備えている。磁気テープドライブ30には、磁気テープカートリッジ10が装填される。磁気テープドライブ30は、磁気テープカートリッジ10から磁気テープMTが引き出され、引き出された磁気テープMTから読取ヘッド36を用いて記録情報をリニアスキャン方式で読み取る装置である。なお、本実施形態において、記録情報の読み取りとは、換言すると、記録情報の再生を指す。
制御装置38は、磁気テープドライブ30の全体を制御する。本実施形態において、制御装置38は、ASICによって実現されているが、本開示の技術はこれに限定されない。例えば、制御装置38は、FPGAによって実現されるようにしてもよい。また、制御装置38は、CPU、ROM、及びRAMを含むコンピュータによって実現されるようにしてもよい。また、ASIC、FPGA、及びコンピュータのうちの2つ以上を組み合わせて実現されるようにしてもよい。すなわち、制御装置38は、ハードウェア構成とソフトウェア構成との組み合わせによって実現されるようにしてもよい。
搬送装置34は、磁気テープMTを順方向及び逆方向に選択的に搬送する装置であり、送出モータ40、巻取リール42、巻取モータ44、複数のガイドローラGR、及び制御装置38を備えている。
送出モータ40は、制御装置38の制御下で、磁気テープカートリッジ10内のカートリッジリール18を回転駆動させる。制御装置38は、送出モータ40を制御することで、カートリッジリール18の回転方向、回転速度、及び回転トルク等を制御する。
磁気テープMTが巻取リール42によって巻き取られる場合には、制御装置38によって、磁気テープMTを順方向に走行させるように送出モータ40を回転させる。送出モータ40の回転速度及び回転トルク等は、巻取リール42によって巻き取られる磁気テープMTの速度に応じて調整される。
巻取モータ44は、制御装置38の制御下で、巻取リール42を回転駆動させる。制御装置38は、巻取モータ44を制御することで、巻取リール42の回転方向、回転速度、及び回転トルク等を制御する。
磁気テープMTが巻取リール42によって巻き取られる場合には、制御装置38によって、磁気テープMTを順方向に走行させるように巻取モータ44を回転させる。巻取モータ44の回転速度及び回転トルク等は、巻取リール42によって巻き取られる磁気テープMTの速度に応じて調整される。
このようにして送出モータ40及び巻取モータ44の各々の回転速度及び回転トルク等が調整されることで、磁気テープMTに既定範囲内の張力が付与される。ここで、既定範囲内とは、例えば、磁気テープMTから読取ヘッド36によってデータが読取可能な張力の範囲として、コンピュータ・シミュレーション及び/又は実機による試験等により得られた張力の範囲を指す。
なお、磁気テープMTをカートリッジリール18に巻き戻す場合には、制御装置38によって、磁気テープMTを逆方向に走行させるように送出モータ40及び巻取モータ44を回転させる。
本実施形態では、送出モータ40及び巻取モータ44の回転速度及び回転トルク等が制御されることにより磁気テープMTの張力が制御されているが、本開示の技術はこれに限定されない。例えば、磁気テープMTの張力は、ダンサローラを用いて制御されてもよいし、バキュームチャンバに磁気テープMTを引き込むことによって制御されるようにしてもよい。
複数のガイドローラGRの各々は、磁気テープMTを案内するローラである。磁気テープMTの走行経路は、複数のガイドローラGRが磁気テープカートリッジ10と巻取リール42との間において読取ヘッド36を跨ぐ位置に分けて配置されることによって定められている。
読取ヘッド36は、読取素子46及びホルダ48を備えている。読取素子46は、走行中の磁気テープMTに接触するようにホルダ48によって保持されており、搬送装置34によって搬送される磁気テープMTから記録情報を読み取る。
磁気テープドライブ30は、非接触式読み書き装置50を備えている。非接触式読み書き装置50は、磁気テープカートリッジ10が装填された状態の磁気テープカートリッジ10の下側にてカートリッジメモリ19の裏面26Aに正対するように配置されている。なお、磁気テープカートリッジ10が磁気テープドライブ30に装填された状態とは、例えば、磁気テープカートリッジ10が読取ヘッド36による磁気テープMTに対する記録情報の読み取りを開始する位置として事前に定められた位置に到達した状態を指す。
図4に示す例では、非接触式読み書き装置50が磁気テープドライブ30に搭載されている態様例が示されているが、本開示の技術はこれに限定されず、非接触式読み書き装置50は、磁気テープカートリッジ10が製造される段階、磁気テープカートリッジ10が検品される段階、又は磁気テープカートリッジ10が出荷される段階でも使用される。この場合、例えば、据え置き型又は携帯型の非接触式読み書き装置50が用いられる。なお、非接触式読み書き装置50は、本開示の技術に係る「外部通信装置」の一例である。
一例として図5に示すように、非接触式読み書き装置50は、磁気テープカートリッジ10の下側からカートリッジメモリ19に向けて磁界MFを放出する。磁界MFは、カートリッジメモリ19を貫通する。
一例として図6に示すように、非接触式読み書き装置50は、制御装置38に接続されている。制御装置38は、カートリッジメモリ19を制御する制御信号を非接触式読み書き装置50に出力する。非接触式読み書き装置50は、制御装置38から入力された制御信号に従って、磁界MFをカートリッジメモリ19に向けて放出する。磁界MFは、カートリッジメモリ19の裏面26A側から表面26B側に貫通する。
非接触式読み書き装置50は、カートリッジメモリ19との間で非接触通信を行うことでコマンド信号を非接触式読み書き装置50からカートリッジメモリ19に与える。より詳しく説明すると、非接触式読み書き装置50は、制御装置38の制御下で、コマンド信号をカートリッジメモリ19に空間伝送する。詳しく後述するが、コマンド信号は、カートリッジメモリ19に対する指令を示す信号である。
なお、ここでは、制御装置38の制御下で、非接触式読み書き装置50がコマンド信号をカートリッジメモリ19に空間伝送する形態例を挙げて説明しているが、本開示の技術はこれに限定されない。例えば、磁気テープカートリッジ10が製造される段階、磁気テープカートリッジ10が検品される段階、又は磁気テープカートリッジ10が出荷される段階では、非接触式読み書き装置50は、制御装置38とは異なる制御装置の制御下で、コマンド信号をカートリッジメモリ19に空間伝送する。
コマンド信号が非接触式読み書き装置50からカートリッジメモリ19に空間伝送される場合、磁界MFには、制御装置38からの指示に従って非接触式読み書き装置50によってコマンド信号が含まれる。換言すると、磁界MFには、コマンド信号が重畳される。すなわち、非接触式読み書き装置50は、制御装置38の制御下で、磁界MFを介してコマンド信号をカートリッジメモリ19に送信する。
カートリッジメモリ19の表面26Bには、ICチップ52及びコンデンサ54が搭載されている。ICチップ52及びコンデンサ54は、表面26Bに接着されている。また、カートリッジメモリ19の表面26Bにおいて、ICチップ52及びコンデンサ54は封止材56によって封止されている。ここでは、封止材56として、紫外線に反応して硬化する紫外線硬化樹脂が採用されている。なお、紫外線硬化樹脂は、あくまでも一例に過ぎず、紫外線以外の波長域の光に反応して効果する光硬化樹脂を封止材56として使用してもよいし、熱硬化性樹脂を封止材56として使用してもよいし、接着剤を封止材56として使用してもよい。
一例として図7に示すように、カートリッジメモリ19の裏面26Aには、コイル60がループ状に形成されている。ここでは、コイル60の素材として、銅箔が採用されている。銅箔は、あくまでも一例に過ぎず、例えば、アルミニウム箔等の他種類の導電性素材であってもよい。コイル60は、非接触式読み書き装置50から与えられた磁界MF(図5及び図6参照)が作用することで誘導電流を誘起する。
カートリッジメモリ19の裏面26Aには、第1導通部62A及び第2導通部62Bが設けられている。第1導通部62A及び第2導通部62Bは、はんだを有しており、表面26BのICチップ52(図6及び図8参照)及びコンデンサ54(図6及び図8参照)に対してコイル60の両端部を電気的に接続している。
一例として図8に示すように、カートリッジメモリ19の表面26Bにおいて、ICチップ52及びコンデンサ54は、ワイヤ接続方式で互いに電気的に接続されている。具体的には、ICチップ52の正極端子及び負極端子のうちの一方の端子が配線64Aを介して第1導通部62Aに接続されており、他方の端子が配線64Bを介して第2導通部62Bに接続されている。また、コンデンサ54は、一対の電極を有する。図8に示す例では、一対の電極は、電極54A及び54Bである。電極54Aは、配線64Cを介して第1導通部62Aに接続されており、電極54Bは、配線64Dを介して第2導通部62Bに接続されている。これにより、コイル60に対して、ICチップ52及びコンデンサ54は並列に接続される。
一例として図9に示すように、ICチップ52は、内蔵コンデンサ80、電源回路82、コンピュータ84、クロック信号生成器86、及び信号処理回路88を備えている。ICチップ52は、磁気テープカートリッジ10以外の用途にも使用可能な汎用タイプのICチップである。
カートリッジメモリ19は、電力生成器70を備えている。電力生成器70は、非接触式読み書き装置50から与えられた磁界MFがコイル60に対して作用することで電力を生成する。具体的には、電力生成器70は、共振回路92を用いて交流電力を生成し、生成した交流電力を直流電力に変換して出力する。
電力生成器70は、共振回路92及び電源回路82を有する。共振回路92は、コンデンサ54、コイル60、及び内蔵コンデンサ80を備えている。内蔵コンデンサ80は、ICチップ52に内蔵されているコンデンサであり、電源回路82もICチップ52に内蔵されている回路である。内蔵コンデンサ80は、コイル60に対して並列に接続されている。
コンデンサ54は、ICチップ52に対して外付けされたコンデンサである。ICチップ52は、本来、磁気テープカートリッジ10とは異なる用途でも用いることが可能な汎用のICチップである。そのため、内蔵コンデンサ80の容量は、磁気テープカートリッジ10で用いられるカートリッジメモリ19で要求される共振周波数を実現するには不足している。そこで、カートリッジメモリ19では、磁界MFが作用することで共振回路92を予め定められた共振周波数で共振させる上で必要な容量値を有するコンデンサとして、ICチップ52に対してコンデンサ54が後付けされている。なお、予め定められた共振周波数は、磁界MFの周波数と同一の周波数であり、ここでは、13.56MHzが採用されている。また、コンデンサ54の容量は、内蔵コンデンサ80の容量の実測値に基づいて定められている。
共振回路92は、磁界MFがコイル60を貫通することでコイル60によって誘起された誘導電流を用いて、予め定められた共振周波数の共振現象を発生させることで交流電力を生成し、生成した交流電力を電源回路82に出力する。
電源回路82は、整流回路及び平滑回路等を有する。整流回路は、複数のダイオードを有する全波整流回路である。全波整流回路は、あくまでも一例に過ぎず、半波整流回路であってもよい。平滑回路は、コンデンサ及び抵抗を含んで構成されている。電源回路82は、共振回路92から入力された交流電力を直流電力に変換し、変換して得た直流電力(以下、単に「電力」とも称する)をICチップ52内の各種の駆動素子に供給する。各種の駆動素子としては、コンピュータ84、クロック信号生成器86、及び信号処理回路88が挙げられる。このように、ICチップ52内の各種の駆動素子に対して電力が電力生成器70によって供給されることで、ICチップ52は、電力生成器70によって生成された電力を用いて動作する。
コンピュータ84は、本開示の技術に係る「非接触式通信媒体に対して適用されるコンピュータ」の一例であり、カートリッジメモリ19の全体を制御する。
クロック信号生成器86は、クロック信号を生成して各種の駆動素子に出力する。各種の駆動素子は、クロック信号生成器86から入力されたクロック信号に従って動作する。クロック信号生成器86は、コンピュータ84の指示に従って、クロック信号の周波数を変更する。
信号処理回路88は、共振回路92に接続されている。信号処理回路88は、復号回路(図示省略)及び符号化回路(図示省略)を有する。信号処理回路88の復号回路は、コイル60によって受信された磁界MFからコマンド信号を抽出して復号し、コンピュータ84に出力する。コンピュータ84は、コマンド信号に対する応答信号を信号処理回路88に出力する。すなわち、コンピュータ84は、信号処理回路88から入力されたコマンド信号に応じた処理を実行し、処理結果を応答信号として信号処理回路88に出力する。信号処理回路88では、コンピュータ84から応答信号が入力されると、信号処理回路88の符号化回路は、応答信号を符号化することで変調して共振回路92に出力する。共振回路92は、信号処理回路88の符号化回路から入力された応答信号を、磁界MFを介して非接触式読み書き装置50に送信する。
一例として図10に示すように、コンピュータ84は、CPU94、NVM96、及びRAM98を備えている。CPU94、NVM96、及びRAM98は、バス99に接続されている。
CPU94は、本開示の技術に係る「プロセッサ」の一例である。CPU94は、カートリッジメモリ19の全体を制御する。NVM96は、本開示の技術に係る「メモリ」の一例である。NVM96の一例としては、EEPROMが挙げられる。EEPROMは、これはあくまでも一例に過ぎず、例えば、EEPROMに代えて強誘電体メモリであってもよく、ICチップ52に搭載可能な不揮発性メモリであれば如何なるメモリであってもよい。NVM96は、複数の記憶ブロック104を有する。複数の記憶ブロック104には、管理情報(図示省略)等が記憶されている。
CPU94は、信号処理回路88から入力されたコマンド信号に応じて、ポーリング処理、読出処理、書込処理、及びロック処理等を選択的に行う。ポーリング処理は、非接触式読み書き装置50との間で通信を確立する処理であり、例えば、読出処理及び書込処理の前段階の準備処理として行われる。読出処理は、NVM96から管理情報等を読み出す処理である。書込処理は、NVM96に管理情報等を書き込む処理である。ロック処理は、複数の記憶ブロック104のうちの1つであるCM属性情報記憶ブロック104A(図11参照)をロックする処理、換言すると、CM属性情報記憶ブロック104Aに記憶されている情報の書き換えを不可にする処理である。ここで、「情報の書き換え」の意味には、「情報の消去」の意味も含まれる。
なお、本実施形態では、磁気テープカートリッジ10のベンダに提供されるカートリッジメモリ19、すなわち、磁気テープカートリッジ10の製造工程に投入されるカートリッジメモリ19内のNVM96の複数の記憶ブロック104のうちの1つの記憶ブロック104(ここでは、一例として図11に示すCM属性情報記憶ブロック104A)には後述のスペック依存情報108(図12参照)が記憶されているが、後述のスペック非依存情報110(図12参照)は記憶されていない。そのため、磁気テープカートリッジ10のベンダが、磁気テープカートリッジ10の製造工程で、CPU94に対して書込処理を実行させることによって、後述のスペック非依存情報110(図12参照)が複数の記憶ブロック104のうちの1つの記憶ブロック104(ここでは、一例として図11に示すCM属性情報記憶ブロック104A)に書き込まれる。
複数の記憶ブロック104のうちの1つには、書込制御プログラム106が記憶されている。CPU94は、複数の記憶ブロック104の1つから書込制御プログラム106を読み出し、RAM98上で書込制御プログラム106を実行する。後述の書込制御処理(図19参照)は、書込制御プログラム106がCPU94によって実行されることで実現される。
複数の記憶ブロック104のうちの1つ(例えば、複数の記憶ブロック104のうち、先頭アドレスを含む記憶ブロック104)は、一例として図11に示すように、CM属性情報記憶ブロック104Aである。CM属性情報記憶ブロック104Aは、本開示の技術に係る「記憶ブロック」の一例である。すなわち、CM属性情報記憶ブロック104Aは、カートリッジメモリ19の属性を示す情報(以下、「CM属性情報」とも称する)を記憶する記憶ブロックである。CM属性情報記憶ブロック104Aの記憶容量は、例えば、数十バイト程度(一例として、32バイト)である。
CM属性情報記憶ブロック104Aは、複数の記憶フィールドを含む。複数の記憶フィールドは、スペック依存記憶フィールド104A1とスペック非依存記憶フィールド104A2とに大別される。
一例として図12に示すように、スペック依存記憶フィールド104A1には、スペック依存情報108が記憶される。スペック依存記憶フィールド104A1は、例えば、カートリッジメモリ19のベンダによって使用される記憶フィールドであり、磁気テープカートリッジ10のベンダが入手した段階(例えば、磁気テープカートリッジ10が製造される段階)では、読出専用の記憶フィールドとされている。すなわち、スペック依存記憶フィールド104A1は、読出専用の記憶フィールド(一例として図12に示すハッチング領域を参照)であり、書き換え不可の状態にロックされている。
スペック依存情報108とは、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに依存する情報、換言すると、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに応じて定まる情報を指す。
スペック非依存記憶フィールド104A2には、スペック非依存情報110が記憶される。スペック非依存情報110とは、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに依存しない情報、換言すると、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに応じて定まる情報以外の情報を指す。
本実施形態では、スペック非依存情報110の一例として、付随情報が適用されている。付随情報は、磁気テープカートリッジ10に関する情報である。付随情報は、主に磁気テープカートリッジ10のベンダによってカートリッジメモリ19に与えられる付加的な情報である。換言すると、付随情報は、カートリッジメモリ19のベンダによってカートリッジメモリ19に与えられた基礎的な情報(例えば、スペック依存情報108)に対して、後追いで付け足される情報とも言える。磁気テープカートリッジ10に関する情報の一例としては、記録情報に関する情報が挙げられる。付随情報の内容は、磁気テープカートリッジ10のベンダによって磁気テープカートリッジ10に対して与えられた要求毎に異なっている。
ここで、磁気テープカートリッジ10のベンダによって磁気テープカートリッジ10に対して与えられた要求とは、例えば、磁気テープカートリッジ10のベンダが磁気テープカートリッジ10の納品先(例えば、顧客)から受けた注文に基づく要求を指す。磁気テープカートリッジ10のベンダが受けた注文が磁気テープカートリッジ10の納品先(例えば、顧客)毎に異なれば、磁気テープカートリッジ10のベンダによって磁気テープカートリッジ10に対して与えられる要求も異なり、これに伴って、付随情報の内容も異なる。
なお、ここでは、磁気テープカートリッジ10に対して与えられた要求毎に付随情報の内容を異ならせる例を挙げているが、本開示の技術はこれに限定されず、付随情報の内容は一定であってもよい。
スペック非依存情報110は、非接触式読み書き装置50とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられたスペック非依存情報110は、CPU94によってスペック非依存記憶フィールド104A2に書き込まれる。
一例として図13に示すように、スペック依存記憶フィールド104A1は、識別子記憶フィールド104A1a、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1dを有する。また、スペック非依存記憶フィールド104A2は、CM種類依存記憶フィールド104A2aとCM種類非依存記憶フィールド104A2bとに大別される。CM種類依存記憶フィールド104A2aは、本開示の技術に係る「種類依存記憶フィールド」の一例であり、CM種類非依存記憶フィールド104A2bは、本開示の技術に係る「種類非依存記憶フィールド」の一例である。
識別子記憶フィールド104A1a、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1d、及びCM種類依存記憶フィールド104A2aの各記憶容量は、例えば、数バイト程度であり、CM種類非依存記憶フィールド104A2bの記憶容量は、例えば、数十バイト程度である。
より詳しく説明すると、例えば、識別子記憶フィールド104A1aの記憶容量は、4バイトであり、誤り検出符号記憶フィールド104A1b及び記憶容量関連情報記憶フィールド104A1cの各記憶容量は、1バイトであり、型式関連情報記憶フィールド104A1d及びCM種類依存記憶フィールド104A2aの各記憶容量は、2バイトであり、CM種類非依存記憶フィールド104A2bの記憶容量は、22バイトである。
識別子記憶フィールド104A1aには、カートリッジメモリ19を特定可能な識別子108A(例えば、シリアルナンバー)が記憶される。誤り検出符号記憶フィールド104A1bには、識別子108Aについての誤り検出用の符号108B(以下、「誤り検出符号108B」とも称する)が記憶される。誤り検出符号108Bの一例としては、チェックサムが挙げられる。
なお、ここでは、識別子108Aについての誤り検出符号108Bが例示されているが、本開示の技術はこれに限定されず、誤り検出符号108Bは、スペック依存情報108のうちの少なくとも識別子108Aを含む複数の情報についての誤り検出用の符号であってもよい。また、ここでは、誤り検出符号108Bの一例として、チェックサムを挙げているが、本開示の技術はこれに限定されず、パリティビット又はハミング符号等の他の誤り検出用の符号であってもよい。
記憶容量関連情報記憶フィールド104A1cには、記憶容量関連情報108Cが記憶される。記憶容量関連情報108Cは、NVM96の記憶容量(例えば、複数のブロック104の記憶容量)に関連する情報である。型式関連情報記憶フィールド104A1dには、型式関連情報108Dが記憶される。型式関連情報108Dは、カートリッジメモリ19の型式に関連する情報である。
スペック非依存記憶フィールド104A2は、CM種類依存記憶フィールド104A2a及びCM種類非依存記憶フィールド104A2bを有する。スペック非依存情報110(図12参照)は、CM種類依存情報110AとCM種類非依存情報110Bとに大別される。CM種類依存記憶フィールド104A2aには、CM種類依存情報110Aが記憶される。CM種類非依存記憶フィールド104A2bには、CM種類非依存情報110Bが記憶される。CM種類依存情報110Aとは、カートリッジメモリ19の種類に依存する情報を指す。すなわち、CM種類依存情報110Aは、カートリッジメモリ19の種類に応じて定められた情報である。CM種類非依存情報110Bとは、カートリッジメモリ19の種類に依存する情報しない情報を指す。すなわち、CM種類非依存情報110Bは、カートリッジメモリ19の種類とは無関係に定められた情報である。
CM種類依存情報110Aは、非接触式読み書き装置50(例えば、磁気テープカートリッジ10が製造される段階で使用される非接触式読み書き装置50)とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられたCM種類依存情報110Aは、CPU94によってCM種類依存記憶フィールド104A2aに記憶される。
CM種類非依存情報110Bは、非接触式読み書き装置50(例えば、磁気テープカートリッジ10が製造される段階で使用される非接触式読み書き装置50)とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられたCM種類非依存情報110Bは、CPU94によってCM種類非依存記憶フィールド104A2bに記憶される。
一例として図14に示すように、CPU94は、NVM96から書込制御プログラム106を読み出し、読み出した書込制御プログラム106をRAM98上で実行する。CPU94は、RAM98上で実行する書込制御プログラム106に従って書込部94A及びロック部94Bとして動作することで、後述の書込制御処理(図17参照)を実行する。
ところで、CPU94は、信号処理回路88から入力されるコマンド信号に従って動作する。コマンド信号により示されるコマンドは、ポーリングコマンド、読出コマンド、又は書込コマンド等である。コマンド信号により示されるコマンドがポーリングコマンドの場合、CPU94は、ポーリング処理を実行する。コマンド信号により示されるコマンドが読出コマンドの場合、CPU94は、読出処理を実行する。コマンド信号により示されるコマンドが書込コマンドの場合、CPU94は、書込処理を実行する。
書込コマンドの種類は複数存在する。書込部94Aは、信号処理回路88から入力されたコマンド信号により示される書込コマンドの種類に応じた書込処理を実行する。書込コマンドの種類の一例としては、CM属性情報記憶ブロック用書込コマンド及び通常記憶ブロック用書込コマンドが挙げられる。CM属性情報記憶ブロック用書込コマンドは、CM属性情報記憶ブロック104Aに対する情報の書き込みを指示するコマンドである。通常記憶ブロック用書込コマンドは、複数の記憶ブロック104のうち、CM属性情報記憶ブロック104A以外の記憶ブロック104に対する情報の書き込みを指示するコマンドである。
本実施形態では、CM属性情報記憶ブロック用書込コマンドの一例として、スペック非依存情報書込コマンドが適用されている。一例として図15に示すように、書込部94Aは、信号処理回路88から入力されたコマンド信号により示される書込コマンドがスペック非依存情報書込コマンドの場合、スペック非依存情報書込コマンドに従ってスペック非依存記憶フィールド104A2に対して書き込みを行う。書込部94Aに入力されたコマンド信号により示される書込コマンドがスペック非依存情報書込コマンドの場合、コマンド信号にはスペック非依存情報110が含まれている。書込部94Aは、コマンド信号からスペック非依存情報110を抽出し、抽出したスペック非依存情報110をスペック非依存記憶フィールド104A2に書き込む。
ロック部94Bは、書込部94AによるCM属性情報記憶ブロック104A内の書き込みが行われたエリアを基本情報量単位でロックする。基本情報量単位は、バイト単位である。ロック部94Bは、CM属性情報記憶ブロック104A内の書き込みが行われたエリアをロックすることで読出専用エリア(一例として図15に示すハッチング領域を参照)を生成する。
ここでは、基本情報量単位の一例として、2バイトを適用している。なお、2バイトは、あくまでも一例に過ぎず、基本情報量単位は、2バイト未満(例えば、1バイト)であってもよいし、2バイトを超える情報量単位(例えば、3バイト)であってもよい。また、ここでは、基本情報量単位をバイト単位で規定しているが、本開示の技術はこれに限定されず、基本情報量単位は、ビット単位等の他の単位で規定されていてもよい。
ロック部94Bは、スペック非依存記憶フィールド104A2から非ロック情報の情報量を取得する。ここで、非ロック情報とは、スペック非依存記憶フィールド104A2に記憶されているスペック非依存情報110のうち、スペック非依存記憶フィールド104A2に固定されていないスペック非依存情報110を指す。スペック非依存記憶フィールド104A2に固定されていないスペック非依存情報110とは、書き換え不可の状態にロックされていないスペック非依存情報110を意味する。
ロック部94Bは、スペック非依存記憶フィールド104A2から取得した非ロック情報の情報量が基本情報量単位以上である場合に、基本情報量分の非ロック情報(例えば、2バイト分の非ロック情報)を書き換え不可の状態にロックする。
一例として図16に示すように、スペック非依存情報書込コマンドは、CM種類依存情報書込コマンドとCM種類非依存情報書込コマンドとに大別される。CM種類依存情報書込コマンドは、CM種類依存記憶フィールド104A2aに対するCM種類依存情報110Aの書き込みを指示するコマンドである。CM種類非依存情報書込コマンドは、CM種類非依存記憶フィールド104A2bに対するCM種類非依存情報110Bの書き込みを指示するコマンドである。
ここで、コマンド信号により示される書込コマンドがCM種類依存情報書込コマンドの場合、書込部94Aは、CM種類依存情報書込コマンドに従ってCM種類依存記憶フィールド104A2aに書き込みを行う。書込部94Aに入力されたコマンド信号により示される書込コマンドがCM種類依存情報書込コマンドの場合、コマンド信号にはCM種類依存情報110Aが含まれている。書込部94Aは、コマンド信号からCM種類依存情報110Aを抽出し、抽出したCM種類依存情報110AをCM種類依存記憶フィールド104A2aに書き込む。
また、コマンド信号により示される書込コマンドがCM種類非依存情報書込コマンドの場合、書込部94Aは、CM種類非依存情報書込コマンドに従ってCM種類非依存記憶フィールド104A2bに書き込みを行う。書込部94Aに入力されたコマンド信号により示される書込コマンドがCM種類非依存情報書込コマンドの場合、コマンド信号にはCM種類非依存情報110Bが含まれている。書込部94Aは、コマンド信号からCM種類非依存情報110Bを抽出し、抽出したCM種類非依存情報110BをCM種類非依存記憶フィールド104A2bに書き込む。
次に、第1実施形態に係るカートリッジメモリ19の作用について図17を参照して説明する。
図17には、磁気テープカートリッジ10の製造工程でCPU94によって実行される書込制御処理の流れの一例が示されている。図17に示す書込制御処理の流れは、本開示の技術に係る「非接触式通信媒体の動作方法」の一例である。
なお、ここでは、磁気テープカートリッジ10の製造工程でCPU94によって書込制御処理が実行される形態例を挙げているが、本開示の技術はこれに限定されない。例えば、磁気テープカートリッジ10が検品される段階、又は磁気テープカートリッジ10が出荷される段階等のように磁気テープカートリッジ10のベンダによる作業段階で、CPU94によって書込制御処理が実行されるようにすればよい。
また、以下の図17に係る書込制御処理の説明では、説明の便宜上、スペック依存記憶フィールド104A1が読出専用の記憶フィールドとされており、かつ、スペック非依存記憶フィールド104A2にスペック非依存情報110が記憶されていない状態でカートリッジメモリ19が磁気テープカートリッジ10の製造工程に投入された場合について説明する。また、以下の図17に係る書込制御処理の説明では、説明の便宜上、書込コマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信されることを前提として説明する。
図17に示す書込制御処理では、先ず、ステップST10で、書込部94Aは、非接触式読み書き装置50から送信されたコマンド信号が信号処理回路88によって受信されたか否かを判定する。ステップST10において、コマンド信号が信号処理回路88によって受信されていない場合は、判定が否定されて、書込制御処理はステップST26へ移行する。ステップST10において、コマンド信号が信号処理回路88によって受信された場合は、判定が肯定されて、書込制御処理はステップST12へ移行する。
ステップST12で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドがCM種類依存情報書込コマンドであるか否かを判定する。ステップST12において、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドがCM種類依存情報書込コマンドである場合は、判定が肯定されて、書込制御処理はステップST14へ移行する。ステップST12において、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドがCM種類依存情報書込コマンド以外の書込コマンドである場合は、判定が否定されて、書込制御処理はステップST20へ移行する。
ステップST14で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号に含まれるCM種類依存情報110Aを、CM種類依存記憶フィールド104A2aに書き込み、その後、書込制御処理はステップST16へ移行する。
ステップST16で、ロック部94Bは、スペック非依存記憶フィールド104A2に記憶されている非ロック情報の情報量が基本情報量以上であるか否かを判定する。ステップST16において、スペック非依存記憶フィールド104A2に記憶されている非ロック情報の情報量が基本情報量以上の場合は、判定が肯定されて、書込制御処理はステップST18へ移行する。ステップST16において、スペック非依存記憶フィールド104A2に記憶されている非ロック情報の情報量が基本情報量未満の場合は、判定が否定されて、書込制御処理はステップST26へ移行する。なお、ここでは、ステップST16の処理が実行される形態例を挙げて説明しているが、ステップST16の処理が無くても本開示の技術は成立する。
ステップST18で、ロック部94Bは、スペック非依存記憶フィールド104A2に記憶されている非ロック情報のうち、基本情報量分の非ロック情報をロックし、その後、書込制御処理はステップST26へ移行する。
なお、ここでは、ステップST18で、基本情報量分の非ロック情報のエリアがロックされる形態例を挙げて説明しているが、本開示の技術はこれに限定されない。例えば、ステップST18の処理に代えて、ステップST14又はステップST22でスペック非依存記憶フィールド104A2に書き込まれた非ロック情報の全てのエリアがロック部94Bによってロックされる処理が実行されるようにしてもよい。すなわち、ステップST14又はステップST22で非ロック情報の書き込みが行われる毎に、非ロック情報の書き込みが行われた分のエリアだけロック部94Bによってロックされるようにすればよい。例えば、2バイト分の非ロック情報の書き込みが行われた場合に、2バイト分の非ロック情報のエリアがロックされるようにすればよい。
ステップST20で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドがCM種類非依存情報書込コマンドであるか否かを判定する。ステップST20において、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドがCM種類非依存情報書込コマンドである場合は、判定が肯定されて、書込制御処理はステップST22へ移行する。ステップST20において、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドがCM種類非依存情報書込コマンド以外の書込コマンドである場合は、判定が否定されて、書込制御処理はステップST24へ移行する。
ステップST22で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号に含まれるCM種類非依存情報110Bを、CM種類非依存記憶フィールド104A2bに書き込み、その後、書込制御処理はステップST16へ移行する。
ステップST24で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドに応じた書込処理を実行し、その後、書込制御処理はステップST26へ移行する。なお、ここで、書込コマンドに応じた書込処理とは、CM属性情報記憶ブロック用書込コマンド以外の書込コマンド(例えば、通常記憶ブロック用書込コマンド)を指す。
ステップST26で、書込部94Aは、書込制御処理を終了する条件(以下、「書込制御処理終了条件」と称する)を満足したか否かを判定する。書込制御処理終了条件としては、例えば、磁界MFが消失した、との条件、又は、書込制御処理を終了させるコマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信された、との条件が挙げられる。なお、磁界MFが消失したか否かは、磁界MFの強度を測定可能な磁界強度測定回路(図示省略)によって測定された磁界MFの強度に基づいてCPU94によって判定される。
ステップST26において、書込制御処理終了条件を満足していない場合は、判定が否定されて、書込制御処理はステップST10へ移行する。ステップST26において、書込制御処理終了条件を満足した場合は、判定が肯定されて、書込制御処理が終了する。
以上説明したように、カートリッジメモリ19では、NVM96がCM属性情報記憶ブロック104Aを有する。CM属性情報記憶ブロック104Aは、スペック非依存情報110が記憶されるスペック非依存記憶フィールド104A2を含んでいる。そして、非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられたスペック非依存情報書込コマンドに従って、スペック非依存情報110(例えば、付随情報)がスペック非依存記憶フィールド104A2に書き込まれる。従って、本構成によれば、CM属性情報が記憶されるCM属性情報記憶ブロック104Aにスペック非依存情報110が記憶されない場合に比べ、NVM96に多くのスペック非依存情報110を記憶させることができる。
また、カートリッジメモリ19では、CM属性情報記憶ブロック104A内の書き込みが行われたエリアがロック部94Bによって基本情報量単位でロックされる。従って、本構成によれば、CM属性情報記憶ブロック104A内のロックされるエリアを、書き込み量に従って少しずつ拡げることができる。
また、カートリッジメモリ19では、CM属性情報記憶ブロック104A内の書き込みが行われたエリアがロック部94Bによってバイト単位でロックされる。従って、本構成によれば、CM属性情報記憶ブロック104A内のロックされるエリアを、書き込み量に従ってバイト単位で拡げることができる。
また、カートリッジメモリ19では、CM属性情報記憶ブロック104A内の書き込みが行われたエリアがロック部94Bによってロックされることで読出専用エリアが生成される。従って、本構成によれば、CM属性情報記憶ブロック104A内の書き込みが行われたエリアのみを読出専用エリアにすることができる。
また、カートリッジメモリ19では、スペック依存記憶フィールド104A1が、読出専用の記憶フィールドとされている。従って、本構成によれば、CM属性情報記憶ブロック104A内のスペック依存記憶フィールド104A1に記憶されているスペック依存情報108に影響を与えることなく、CM属性情報記憶ブロック104Aに対してスペック非依存情報110を記憶させることができる。
また、カートリッジメモリ19では、上述したように、スペック依存記憶フィールド104A1が、読出専用の記憶フィールドとされている。また、スペック依存記憶フィールド104A1は、識別子記憶フィールド104A1a、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1dを有する。従って、本構成によれば、CM属性情報記憶ブロック104A内の識別子記憶フィールド104A1a、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1dに記憶される情報に影響を与えることなく、CM属性情報記憶ブロック104Aに対してスペック非依存情報110を記憶させることができる。
更に、カートリッジメモリ19では、スペック非依存情報の一例として、付随情報が適用されている。付随情報は、磁気テープカートリッジ10に関する情報である。付随情報の内容は、磁気テープカートリッジ10のベンダによって磁気テープカートリッジ10に対して与えられた要求毎に異なっている。従って、本構成によれば、磁気テープカートロッジ10に対して与えられた要求毎に内容が異なっている付随情報をCM属性情報記憶ブロック104Aに記憶させることができる。
なお、上記第1実施形態では、書込部94Aが、CM種類依存記憶フィールド104A2aにCM種類依存情報110Aを書き込み、かつ、CM種類非依存記憶フィールド104A2bにCM種類非依存情報110Bを書き込む形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図18に示すように、書込部94Aは、CM種類依存記憶フィールド104A2a及びCM種類非依存記憶フィールド104A2bのうちのCM種類非依存記憶フィールド104A2bのみにスペック非依存情報110、すなわち、CM種類非依存情報110Bを書き込むようにしてもよい。なお、図18に示す例では、CM種類依存記憶フィールド104A2aが読出専用エリアとされている。CM種類依存記憶フィールド104A2aが読出専用エリアとされるタイミング、すなわち、CM種類依存記憶フィールド104A2aがロックされるタイミングは、例えば、スペック依存記憶フィールド104A1がロックされるタイミングと同じタイミングである。CM種類依存記憶フィールド104A2aのロックは、例えば、磁気テープカートリッジ10のベンダがカートリッジメモリ19を入手する前段階(例えば、磁気テープカートリッジ10の製造工程に投入される前段階)に、カートリッジメモリ19のベンダによって実行される。
CM種類依存記憶フィールド104A2a及びCM種類非依存記憶フィールド104A2bのうちのCM種類非依存記憶フィールド104A2bのみにスペック非依存情報110が書き込まれるようにする場合、一例として図19に示す書込制御処理がCPU94によって実行される。図19に示すフローチャートは、図17に示すステップST20及びST22の各処理を有しない点が図17に示すフローチャートと異なる。すなわち、図19に示す例では、ステップST12において、判定が否定された場合、書込制御処理はステップST24へ移行する。
このように、図18及び図19に示す例では、CM種類依存記憶フィールド104A2a及びCM種類非依存記憶フィールド104A2bのうちのCM種類非依存記憶フィールド104A2bのみにスペック非依存情報110が書き込まれる。そして、CM種類依存記憶フィールド104A2aは、読出専用エリアとされている。従って、本構成によれば、スペック非依存記憶フィールド104A2内のCM種類依存記憶フィールド104A2aに記憶されているCM種類依存情報110Aに影響を与えることなく、スペック非依存記憶フィールド104A2に対してスペック非依存情報110(図18に示す例では、CM種類非依存情報110B)を記憶させることができる。
なお、本開示の技術は、上述した構成に限定されない。例えば、この構成の一部を必要に応じて削除したり、この構成以外の構成を必要に応じて追加したりしてもよい。
[第2実施形態]
上記第1実施形態では、非ロック情報がロックされる基本情報量単位が固定されている形態例について説明したが、本第2実施形態では、基本情報量単位が変動する形態例について説明する。なお、本第2実施形態では、上記第1実施形態と同一の構成要素については同一の符号を付し、その説明を省略する。本第2実施形態では、主に、上記第1実施形態と異なる箇所について説明する。
一例として図20に示すように、NVM96には、書込制御プログラム106の他に、基本情報量単位変更プログラム112が記憶されている。なお、以下では、説明の便宜上、書込制御プログラム106と基本情報量単位変更プログラム112とを区別して説明する必要がない場合、「プログラムPG」と称する。
CPU94は、NVM96から基本情報量単位変更プログラム112を読み出し、読み出した基本情報量単位変更プログラム112をRAM98上で実行する。CPU94は、RAM98上で実行する基本情報量単位変更プログラム112に従って切替部94C及び変更部94Dとして動作することで、後述の基本情報量単位変更処理(図22参照)を実行する。なお、以下では、説明の便宜上、書込制御処理と基本情報量単位変更処理とを区別して説明する必要がない場合、「カートリッジメモリ側処理」とも称する。
一例として図21に示すように、NVM96には、フラグ設定領域104Bが設けられている。フラグ設定領域104Bには、基本情報量単位の変更を制限することを示すフラグ(以下、単に「フラグ」とも称する)が設定される。
なお、以下では、フラグを設定することを「フラグをオンする」とも称し、フラグの設定状態を解除することを「フラグをオフする」とも称する。また、ここでは、フラグ設定領域104BがNVM96に設けられている形態例を挙げているが、本開示の技術はこれに限定されず、フラグ設定領域104BはRAM98又はCPU94の内部メモリ(図示省略)に設けられていてもよい。
CPU94には、信号処理回路88から、フラグオンコマンドを示すコマンド信号、フラグオフコマンドを示すコマンド信号、及び基本情報量単位変更コマンドを示すコマンド信号が選択的に入力される。フラグオンコマンドは、フラグのオンを指示するコマンドである。フラグオフコマンドは、フラグのオフを指示するコマンドである。基本情報量単位変更コマンドは、基本情報量単位の変更を指示するコマンドである。以下では、説明の便宜上、フラグオンコマンドとフラグオフコマンドとを区別して説明する必要がない場合、「フラグ切替コマンド」とも称する。
切替部94Cは、信号処理回路88から与えられたフラグ切替コマンドに応じて、フラグ設定領域104B内のフラグのオンとオフとを切り替える。フラグは、オフからオンに切り替えられた後、オンからオフに切り替えられないように切替部94Cによってフラグがオンに固定される。
切替部94Cは、フラグがオフの状態で、フラグオンコマンドが与えられた場合、フラグ設定領域104B内のフラグをオンする。また、切替部94Cは、フラグがオンの状態で、かつ、フラグがオンに固定されていない状態で、フラグオフコマンドが与えられた場合、フラグ設定領域104B内のフラグをオフする。なお、ここで、フラグがオンの状態で、かつ、フラグがオンに固定されていない状態の一例としては、初期設定時のフラグがオンの状態が挙げられる。
変更部94Dは、基本情報量単位変更コマンドに従って、基本情報量単位を変更する。変更部94Dは、フラグ設定領域104B内のフラグがオフの場合、基本情報量単位を無制限に変更する。すなわち、フラグ設定領域104B内のフラグがオフの場合、基本情報量単位の変更範囲は無制限となり、変更部94Dは、ロック部94Bで用いられる基本情報量単位を、基本情報量単位変更コマンドに応じた基本情報量単位に変更する。
変更部94Dは、フラグ設定領域104B内のフラグがオンの場合、ロック部94で用いられている基本情報量単位の現在値を下限として基本情報量単位を変更する。すなわち、フラグ設定領域104B内のフラグがオンの場合、基本情報量単位の変更範囲は、ロック部94で用いられている基本情報量単位の現在値を下限として制限され、変更部94Dは、ロック部94Bで用いられる基本情報量単位を、制限された範囲内で、基本情報量単位変更コマンドに応じた基本情報量単位に変更する。
例えば、ロック部94Bで用いられている基本情報量単位の現在値が2バイトの場合、仮に基本情報量単位変更コマンドによって1バイトの基本情報量単位への変更が指示されたとしても、変更部94Dは、ロック部94Bで用いられている基本情報量単位の2バイト単位を維持する。また、ロック部94Bで用いられている基本情報量単位の現在値が2バイトであり、かつ、基本情報量単位変更コマンドによって3バイトの基本情報量単位への変更が指示された場合、変更部94Dは、ロック部94Bで用いられている基本情報量単位を2バイト単位から3バイト単位に変更する。
ロック部94Bは、スペック非依存記憶フィールド104A2に記憶されているスペック非依存情報110のうちの非ロック情報を、変更部94Dによって変更された基本情報量単位でロックする。
次に、第2実施形態に係るカートリッジメモリ19の作用について図22A及び図22Bを参照して説明する。
図22A及び図22Bには、磁気テープカートリッジ10の製造工程でCPU94によって実行される基本情報量単位変更処理の流れの一例が示されている。
なお、以下の図22A及び図22Bに係る基本情報量単位変更処理の説明では、説明の便宜上、フラグオンコマンドを示すコマンド信号、フラグオフコマンドを示すコマンド信号、及び基本情報量単位変更コマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に選択的に送信されることを前提として説明する。
図22Aに示す基本情報量単位変更処理では、先ず、ステップST50で、切替部94Cは、非接触式読み書き装置50から送信されたコマンド信号が信号処理回路88によって受信されたか否かを判定する。ステップST50において、コマンド信号が信号処理回路88によって受信されていない場合は、判定が否定されて、基本情報量単位変更処理はステップST74へ移行する。ステップST50において、コマンド信号が信号処理回路88によって受信された場合は、判定が肯定されて、基本情報量単位変更処理はステップST52へ移行する。
ステップST52で、切替部94Cは、ステップST50で信号処理回路88によって受信されたコマンド信号により示されるコマンドがフラグオンコマンドであるか否かを判定する。ステップST52において、ステップST50で信号処理回路88によって受信されたコマンド信号により示されるコマンドがフラグオンコマンドでない場合は、判定が否定されて、基本情報量単位変更処理はステップST60へ移行する。ステップST52において、ステップST50で信号処理回路88によって受信されたコマンド信号により示されるコマンドがフラグオンコマンドである場合は、判定が肯定されて、基本情報量単位変更処理はステップST54へ移行する。
ステップST54で、切替部94Cは、フラグ設定領域104B内のフラグがオフされているか否かを判定する。ステップST54において、フラグ設定領域104B内のフラグがオンされている場合は、判定が否定されて、基本情報量単位変更処理はステップST74へ移行する。ステップST54において、フラグ設定領域104B内のフラグがオフされている場合は、判定が否定されて、基本情報量単位変更処理はステップST56へ移行する。
ステップST56で、切替部94Cは、フラグ設定領域104B内のフラグをオンし、その後、基本情報量変更処理はステップST58へ移行する。
ステップST58で、切替部94Cは、フラグ設定領域104B内のフラグをオンに固定し、その後、基本情報量単位変更処理はステップST74へ移行する。
ステップST60で、切替部94Cは、ステップST50で信号処理回路88によって受信されたコマンド信号により示されるコマンドがフラグオフコマンドであるか否かを判定する。ステップST60において、ステップST50で信号処理回路88によって受信されたコマンド信号により示されるコマンドがフラグオフコマンドでない場合(基本情報量単位変更コマンドである場合)は、判定が否定されて、基本情報量単位変更処理は、図22Bに示すステップST66へ移行する。ステップST60において、ステップST50で信号処理回路88によって受信されたコマンド信号により示されるコマンドがフラグオフコマンドである場合は、判定が肯定されて、基本情報量単位変更処理はステップST62へ移行する。
ステップST72で、切替部94Cは、フラグ設定領域104B内のフラグが未固定であるか否かを判定する。ステップST72において、フラグ設定領域104B内のフラグが固定されている場合は、判定が否定されて、基本情報量単位変更処理はステップST74へ移行する。ステップST72において、フラグ設定領域104B内のフラグが固定されていない場合は、判定が肯定されて、基本情報量単位変更処理はステップST64へ移行する。
ステップST64で、切替部94Cは、フラグ設定領域104B内のフラグをオフし、その後、基本情報量変更処理はステップST74へ移行する。
図22Bに示すステップST66で、変更部94Dは、ステップST50で信号処理回路88によって受信されたコマンド信号により示される基本情報量単位変更コマンドによって指示された基本情報量単位が、ロック部94Bによって現在用いられている基本情報量単位よりも小さいか否かを判定する。ステップST66において、ステップST50で信号処理回路88によって受信されたコマンド信号により示される基本情報量単位変更コマンドによって指示された基本情報量単位が、ロック部94Bによって現在用いられている基本情報量単位以上の場合は、判定が否定されて、基本情報量単位変更処理はステップST70へ移行する。ステップST66において、ステップST50で信号処理回路88によって受信されたコマンド信号により示される基本情報量単位変更コマンドによって指示された基本情報量単位が、ロック部94Bによって現在用いられている基本情報量単位よりも小さい場合は、判定が肯定されて、基本情報量単位変更処理はステップST68へ移行する。
ステップST68で、変更部94Dは、ロック部94Bによって現在用いられている基本情報量単位を指示通りに変更する。すなわち、変更部94Dは、ロック部94Bによって現在用いられている基本情報量単位を、ステップST50で信号処理回路88によって受信されたコマンド信号により示される基本情報量単位変更コマンドによって指示された基本情報量単位に変更する。ステップST68の処理が実行された後、基本情報量単位変更処理は、図22Aに示すステップST74へ移行する。
ステップST70で、変更部94Dは、フラグ設定領域104B内のフラグがオフであるか否かを判定する。ステップST70において、フラグ設定領域104B内のフラグがオフである場合は、判定が肯定されて、基本情報量単位変更処理はステップST68へ移行する。ステップST70において、フラグ設定領域104B内のフラグがオンである場合は、判定が否定されて、基本情報量単位変更処理はステップST72へ移行する。
ステップST72で、変更部94Dは、現在の基本情報量単位を下限として基本情報量単位を変更する。すなわち、変更部94Dは、ロック部94Bによって現在用いられている基本情報量単位を、ロック部94Bによって現在用いられている基本情報量単位を下限として、ステップST10で信号処理回路88によって受信されたコマンド信号により示される基本情報量単位変更コマンドによって指示された基本情報量単位に変更する。ステップST72の処理が実行された後、基本情報量単位変更処理は、図22Aに示すステップST74へ移行する。
図22Aに示すステップST74で、変更部94Dは、基本情報量単位変更処理を終了する条件(以下、「基本情報量単位変更処理終了条件」と称する)を満足したか否かを判定する。基本情報量単位変更処理終了条件としては、例えば、磁界MFが消失した、との条件、又は、基本情報量単位変更処理を終了させるコマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信された、との条件が挙げられる。なお、磁界MFが消失したか否かは、磁界MFの強度を測定可能な磁界強度測定回路(図示省略)によって測定された磁界MFの強度に基づいてCPU94によって判定される。
ステップST74において、基本情報量単位変更処理終了条件を満足していない場合は、判定が否定されて、基本情報量単位変更処理はステップST50へ移行する。ステップST74において、基本情報量単位変更処理終了条件を満足した場合は、判定が肯定されて、基本情報量単位変更処理が終了する。
以上説明したように、本第2実施形態では、フラグがオフされている場合に、基本情報量単位が無制限に変更され、フラグがオンされている場合に、基本情報量単位の現在値を下限として基本情報量単位が変更される。従って、本構成によれば、スペック非依存記憶フィールド104A2内でロックされるエリアの広さを変更することができる。
また、本第2実施形態では、フラグがオフからオンに切り替えられた後、フラグがオンからオフに切り替えられないようにフラグがオンに固定される。従って、本構成によれば、一旦書き込まれた非ロック情報が、現在設定されている基本情報量単位未満の単位で書き換えられることを阻止することができる。
なお、本開示の技術は、上記第2実施形態で説明した構成に限定されない。例えば、この構成の一部を必要に応じて削除したり、この構成以外の構成(例えば、図1〜図19で説明した実施形態の構成)を必要に応じて追加したりしてもよい。
上記各実施形態では、非ロック情報が基本情報量単位でロックされる形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、CM属性情報記憶ブロック104A(例えば、スペック非依存記憶フィールド104A2)内の初期値(例えば、00)以外の値の書き込みが行われたエリアがロック部94Bによってロックされるようにしてもよい。
この場合、例えば、図23に示す書込制御処理がCPU94によって実行される。図23に示すフローチャートは、ステップST16に代えてステップST16Aを有する点、及びステップST18に代えてステップST18Aを有する点が図17に示すフローチャートと異なる。
ステップST16Aで、ロック部94Bは、ステップST14又はステップST22でスペック非依存記憶フィールド104A2に書き込まれた非ロック情報が初期値以外の値であるか否かを判定する。ステップST16Aにおいて、ステップST14又はステップST22でスペック非依存記憶フィールド104A2に書き込まれた非ロック情報が初期値である場合は、判定が否定されて、書込制御処理はステップST26へ移行する。ステップST16Aにおいて、ステップST14又はステップST22でスペック非依存記憶フィールド104A2に書き込まれた非ロック情報が初期値以外の値である場合は、判定が肯定されて、書込制御処理はステップST18Aへ移行する。
ステップST18Aで、ロック部94Bは、ステップST14又はステップST22でスペック非依存記憶フィールド104A2に書き込まれた非ロック情報のエリアをロックし、その後、書込制御処理はステップST26へ移行する。
このように、CM属性情報記憶ブロック104A内の初期値以外の値の書き込みが行われたエリアがロック部94Bによってロックされることで、記憶ブロック104内のロックされるエリアを、非ロック情報の書き込み量に従って拡げることができる。
なお、本開示の技術は、図23に示す例、すなわち、CM属性情報記憶ブロック104A内の初期値以外の値の書き込みが行われたエリアがロック部94Bによってロックされる、という構成に限定されない。例えば、この構成の一部を必要に応じて削除したり、この構成以外の構成(例えば、図1〜図22で説明した実施形態の構成)を必要に応じて追加したりしてもよい。
また、上記各実施形態では、スペック非依存記憶フィールド104A2内のエリアがロックされる形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、先ず、スペック依存記憶フィールド104A1に対して書き込みが行われ、次いで、スペック非依存記憶フィールド104A2に対して書き込みが行われ、書き込みが行われたエリアが、書き込みが行われた順にロック部94Bによってロックされるようにしてもよい。この場合、CM属性情報記憶ブロック104Aの先頭アドレスから末尾アドレスにかけて順に書込部94Aによって書き込みが行われるようにし、先頭アドレスのエリアから末尾アドレスのエリアにかけて順次にロック部94Bによってロックされる形態例が考えられる。
より詳しく説明すると、例えば、書込部94Aが、CM属性情報記憶ブロック104Aの先頭アドレスから順に書き込みを行い、ロック部94Bが、CM属性情報記憶ブロック104A内の初期値以外の値の書き込みが行われたアドレスから特定されるエリアをロックする。
この場合、コマンド信号により示される書込コマンドとして、スペック依存情報書込コマンドの他に、スペック非依存情報書込コマンドが信号処理回路88から書込部94Aに与えられる。書込部94Aは、スペック依存情報書込コマンドに従ってスペック依存記憶フィールド104A1に書き込みを行う。スペック依存情報書込コマンドは、識別子書込コマンド、誤り検出符号書込コマンド、記憶容量関連情報書込コマンド、及び型式関連情報書込コマンドである。
一例として図24に示すように、書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが識別子書込コマンドの場合、コマンド信号には識別子108Aが含まれている。この場合、書込部94Aは、コマンド信号から識別子108Aを抽出し、抽出した識別子108Aを識別子記憶フィールド104A1aに書き込む。ここで、ロック部94Bは、初期値以外の値の書き込みが行われたエリア(図24に示す例では、識別子記憶フィールド104A1a)をロックする。図24に示す例では、識別子記憶フィールド104A1aがロックされるので、識別子記憶フィールド104A1aが情報の書き換え不可の読出専用エリアに変更される。
一例として図25に示すように、書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが誤り検出符号書込コマンドの場合、書込部94Aは、識別子108Aについての誤り検出符号108Bを算出し、算出した誤り検出符号108Bを誤り検出符号記憶フィールド104A1bに書き込む。ここで、ロック部94Bは、初期値以外の値の書き込みが行われたエリア(図25に示す例では、誤り検出符号記憶フィールド104A1b)をロックする。図25に示す例では、誤り検出符号記憶フィールド104A1bがロックされるので、誤り検出符号記憶フィールド104A1bが情報の書き換え不可の読出専用エリアに変更される。
また、書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが記憶容量関連情報書込コマンドの場合、コマンド信号には記憶容量関連情報108Cが含まれている。この場合、書込部94Aは、コマンド信号から記憶容量関連情報108Cを抽出し、抽出した記憶容量関連情報108Cを記憶容量関連情報記憶フィールド104A1cに書き込む。ここで、ロック部94Bは、初期値以外の値の書き込みが行われたエリア(図25に示す例では、記憶容量関連情報記憶フィールド104A1c)をロックする。図25に示す例では、記憶容量関連情報記憶フィールド104A1cがロックされるので、記憶容量関連情報記憶フィールド104A1cが情報の書き換え不可の読出専用エリアに変更される。
更に、書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが型式関連情報書込コマンドの場合、コマンド信号には型式関連情報108Dが含まれている。この場合、書込部94Aは、コマンド信号から型式関連情報108Dを抽出し、抽出した型式関連情報108Dを型式関連情報記憶フィールド104A1dに書き込む。ここで、ロック部94Bは、初期値以外の値の書き込みが行われたエリア(図25に示す例では、型式関連情報記憶フィールド104A1d)をロックする。図25に示す例では、型式関連情報記憶フィールド104A1dがロックされるので、型式関連情報記憶フィールド104A1dが情報の書き換え不可の読出専用エリアに変更される。
このように、CM属性情報記憶ブロック104Aの先頭アドレスから順に書き込みが行われ、CM属性情報記憶ブロック104A内の初期値以外の値の書き込みが行われたアドレスから特定されるエリアがロック部94Bによってロックされることで、CM属性情報記憶ブロック104A内の書き込みが行われたエリアのみをロックすることができる。
なお、本開示の技術は、図24及び図25に示す例、すなわち、CM属性情報記憶ブロック104Aの先頭アドレスから順に書き込みが行われ、CM属性情報記憶ブロック104A内の初期値以外の値の書き込みが行われたアドレスから特定されるエリアがロック部94Bによってロックされる、という構成に限定されない。例えば、この構成の一部を必要に応じて削除したり、この構成以外の構成(例えば、図1〜図23で説明した実施形態の構成)を必要に応じて追加したりしてもよい。
また、上記第1実施形態では、NVM96に書込制御プログラム106が記憶されている形態例を挙げたが、本開示の技術はこれに限定されない。例えば、図26に示すように、書込制御プログラム106が記憶媒体300に記憶されていてもよい。また、上記第2実施形態では、NVM96に基本情報量単位変更プログラム112が記憶されている形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図26に示すように、基本情報量単位変更プログラム112が記憶媒体300に記憶されていてもよい。
記憶媒体300は、非一時的記憶媒体である。記憶媒体300の一例としては、SSD又はUSBメモリなどの任意の可搬型の記憶媒体が挙げられる。記憶媒体300に記憶されているプログラムPGは、コンピュータ84にインストールされる。CPU94は、プログラムPGに従ってカートリッジメモリ側処理を実行する。図26に示す例では、CPU94は、単数のCPUであるが、複数のCPUであってもよい。
また、通信網(図示省略)を介してコンピュータ84に接続される他のコンピュータ又はサーバ装置等の記憶部にプログラムPGを記憶させておき、カートリッジメモリ19からの要求に応じてプログラムPGがダウンロードされ、コンピュータ84にインストールされるようにしてもよい。
図26に示す例では、コンピュータ84が例示されているが、本開示の技術はこれに限定されず、コンピュータ84に代えて、ASIC、FPGA、及び/又はPLDを含むデバイスを適用してもよい。また、コンピュータ84に代えて、ハードウェア構成及びソフトウェア構成の組み合わせを用いてもよい。
カートリッジメモリ側処理を実行するハードウェア資源としては、次に示す各種のプロセッサを用いることができる。プロセッサとしては、例えば、ソフトウェア、すなわち、プログラムを実行することで、カートリッジメモリ側処理を実行するハードウェア資源として機能する汎用的なプロセッサであるCPUが挙げられる。また、プロセッサとしては、例えば、FPGA、PLD、又はASICなどの特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路が挙げられる。何れのプロセッサにもメモリが内蔵又は接続されており、何れのプロセッサもメモリを使用することでカートリッジメモリ側処理を実行する。
カートリッジメモリ側処理を実行するハードウェア資源は、これらの各種のプロセッサのうちの1つで構成されてもよいし、同種または異種の2つ以上のプロセッサの組み合わせ(例えば、複数のFPGAの組み合わせ、又はCPUとFPGAとの組み合わせ)で構成されてもよい。また、カートリッジメモリ側処理を実行するハードウェア資源は1つのプロセッサであってもよい。
1つのプロセッサで構成する例としては、第1に、1つ以上のCPUとソフトウェアの組み合わせで1つのプロセッサを構成し、このプロセッサが、カートリッジメモリ側処理を実行するハードウェア資源として機能する形態がある。第2に、SoCなどに代表されるように、カートリッジメモリ側処理を実行する複数のハードウェア資源を含むシステム全体の機能を1つのICチップで実現するプロセッサを使用する形態がある。このように、カートリッジメモリ側処理は、ハードウェア資源として、上記各種のプロセッサの1つ以上を用いて実現される。
更に、これらの各種のプロセッサのハードウェア的な構造としては、より具体的には、半導体素子などの回路素子を組み合わせた電気回路を用いることができる。また、上記のカートリッジメモリ側処理はあくまでも一例である。従って、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよいことは言うまでもない。
以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。
本明細書において、「A及び/又はB」は、「A及びBのうちの少なくとも1つ」と同義である。つまり、「A及び/又はB」は、Aだけであってもよいし、Bだけであってもよいし、A及びBの組み合わせであってもよい、という意味である。また、本明細書において、3つ以上の事柄を「及び/又は」で結び付けて表現する場合も、「A及び/又はB」と同様の考え方が適用される。
本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。