以下、添付図面に従って本開示の技術に係る非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラムの実施形態の一例について説明する。
先ず、以下の説明で使用される文言について説明する。
CPUとは、“Central Processing Unit”の略称を指す。RAMとは、“Random Access Memory”の略称を指す。NVMとは、“Non−Volatile Memory”の略称を指す。ROMとは、“Read Only Memory”の略称を指す。EEPROMとは、“Electrically Erasable and Programmable Read Only Memory”の略称を指す。SSDとは、“Solid State Drive”の略称を指す。USBとは、“Universal Serial Bus”の略称を指す。ASICとは、“Application Specific Integrated Circuit”の略称を指す。PLDとは、“Programmable Logic Device”の略称を指す。FPGAとは、“Field−Programmable Gate Array”の略称を指す。SoCとは、“System−on−a−chip”の略称を指す。ICとは、“Integrated circuit”の略称を指す。RFIDとは、“radio frequency identifier”の略称を指す。LTOとは、“Linear Tape−Open”の略称を指す。CMとは、“Cartridge Memory”の略称を指す。
以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の磁気テープドライブ30(図4参照)への装填方向を矢印Aで示し、矢印A方向を磁気テープカートリッジ10の前方向とし、磁気テープカートリッジ10の前方向の側を磁気テープカートリッジ10の前側とする。以下に示す構造の説明において、「前」とは、磁気テープカートリッジ10の前側を指す。
また、以下の説明では、説明の便宜上、図1において、矢印A方向と直交する矢印B方向を右方向とし、磁気テープカートリッジ10の右方向の側を磁気テープカートリッジ10の右側とする。以下に示す構造の説明において、「右」とは、磁気テープカートリッジ10の右側を指す
また、以下の説明では、説明の便宜上、図1において、矢印A方向及び矢印B方向と直交する方向を矢印Cで示し、矢印C方向を磁気テープカートリッジ10の上方向とし、磁気テープカートリッジ10の上方向の側を磁気テープカートリッジ10の上側とする。以下に示す構造の説明において、「上」とは、磁気テープカートリッジ10の上側を指す。
また、以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の前方向と逆の方向を磁気テープカートリッジ10の後方向とし、磁気テープカートリッジ10の後方向の側を磁気テープカートリッジ10の後側とする。以下に示す構造の説明において、「後」とは、磁気テープカートリッジ10の後側を指す。
また、以下の説明では、説明の便宜上、図1において、磁気テープカートリッジ10の上方向と逆の方向を磁気テープカートリッジ10の下方向とし、磁気テープカートリッジ10の下方向の側を磁気テープカートリッジ10の下側とする。以下に示す構造の説明において、「下」とは、磁気テープカートリッジ10の下側を指す。
また、以下の説明では、磁気テープカートリッジ10の規格としてLTOを例に挙げて説明するが、これはあくまでも一例に過ぎず、IBM3592等の他の規格であってもよい。
一例として図1に示すように、磁気テープカートリッジ10は、平面視略矩形であり、かつ、箱状のケース12を備えている。ケース12は、ポリカーボネート等の樹脂製であり、上ケース14及び下ケース16を備えている。上ケース14及び下ケース16は、上ケース14の下周縁面と下ケース16の上周縁面とを接触させた状態で、溶着(例えば、超音波溶着)及びビス止めによって接合されている。接合方法は、溶着及びビス止めに限らず、他の接合方法であってもよい。
ケース12の内部には、カートリッジリール18が回転可能に収容されている。カートリッジリール18は、リールハブ18A、上フランジ18B1、及び下フランジ18B2を備えている。リールハブ18Aは、円筒状に形成されている。リールハブ18Aは、カートリッジリール18の軸心部であり、軸心方向がケース12の上下方向に沿っており、ケース12の中央部に配置されている。上フランジ18B1及び下フランジ18B2の各々は円環状に形成されている。リールハブ18Aの上端部には上フランジ18B1の平面視中央部が固定されており、リールハブ18Aの下端部には下フランジ18B2の平面視中央部が固定されている。リールハブ18Aの外周面には、磁気テープMTが巻き回されており、磁気テープMTの幅方向の端部は上フランジ18B1及び下フランジ18B2によって保持されている。
ケース12の右壁12Aの前側には、開口12Bが形成されている。磁気テープMTは、開口12Bから引き出される。
一例として図2に示すように、下ケース16の右後端部には、カートリッジメモリ19が収容されている。カートリッジメモリ19は、本開示の技術に係る「非接触式通信媒体」の一例である。本実施形態では、いわゆるパッシブ型のRFIDタグがカートリッジメモリ19として採用されている。
カートリッジメモリ19には、磁気テープMTに関する情報(図示省略)が記憶されている。磁気テープMTに関する情報とは、例えば、磁気テープカートリッジ10を管理する管理情報(図示省略)を指す。管理情報には、例えば、カートリッジメモリ19に関する情報、磁気テープカートリッジ10を特定可能な情報、磁気テープMTの記録容量、磁気テープMTに記録されている情報(以下、「記録情報」とも称する)の概要、記録情報の項目、及び記録情報の記録形式等を示す情報が含まれている。
カートリッジメモリ19は、外部通信装置(図示省略)との間で非接触通信を行う。外部通信装置としては、例えば、磁気テープカートリッジ10の生産工程で使用される読み書き装置、及び、磁気テープドライブ(例えば、図4に示す磁気テープドライブ30)内で使用される読み書き装置(例えば、図4〜図6に示す非接触式読み書き装置50)が挙げられる。
外部通信装置は、カートリッジメモリ19に対して、非接触式で各種情報の読み書きを行う。詳しくは後述するが、カートリッジメモリ19は、外部通信装置から与えられた磁界に対して電磁的に作用することで電力を生成する。そして、カートリッジメモリ19は、生成した電力を用いて作動し、磁界を介して外部通信装置と通信を行うことで外部通信装置との間で各種情報の授受を行う。
一例として図2に示すように、下ケース16の右後端部の底板16Aの内面には、支持部材20が設けられている。支持部材20は、カートリッジメモリ19を傾斜させた状態で下方から支持する一対の傾斜台である。一対の傾斜台は、第1傾斜台20A及び第2傾斜台20Bである。第1傾斜台20A及び第2傾斜台20Bは、ケース12の左右方向に間隔を隔てて配置されており、下ケース16の後壁16Bの内面及び底板16Aの内面に一体化されている。第1傾斜台20Aは、傾斜面20A1を有しており、傾斜面20A1は、後壁16Bの内面から底板16Aの内面に向けて下り傾斜している。また、傾斜面20B1も、後壁16Bの内面から底板16Aの内面に向けて下り傾斜している。
支持部材20の前方側には、一対の位置規制リブ22が左右方向に間隔を隔てて配置されている。一対の位置規制リブ22は、底板16Aの内面に立設されており、支持部材20に配置された状態のカートリッジメモリ19の下端部の位置を規制する。
一例として図3に示すように、底板16Aの外面には基準面16A1が形成されている。基準面16A1は、平面である。ここで、平面とは、底板16Aを下側にして下ケース16を水平面に置いた場合において、水平面に対して平行な面を指す。ここで、「平行」とは、完全な平行の他に、本開示の技術が属する技術分野で一般的に許容される誤差であって、本開示の技術の趣旨に反しない程度の誤差を含めた意味合いでの平行を指す。支持部材20の傾斜角度θ、すなわち、傾斜面20A1及び傾斜面20B1(図2参照)の傾斜角は、基準面16A1に対して45度である。なお、45度は、あくまでも一例に過ぎず、“0度<傾斜角度θ<45度”であってもよい。
カートリッジメモリ19は、基板26を備えている。基板26は、基板26の裏面26Aを下側に向けて支持部材20上に置かれ、支持部材20は、基板26の裏面26Aを下方から支持する。基板26の裏面26Aの一部は、支持部材20の傾斜面、すなわち、傾斜面20A1及び20B1(図2参照)に接触しており、基板26の表面26Bは、天板14Aの内面14A1側に露出している。
上ケース14は、複数のリブ24を備えている。複数のリブ24は、ケース12の左右方向に間隔を隔てて配置されている。複数のリブ24は、上ケース14の天板14Aの内面14A1から下側に突設されており、各リブ24の先端面24Aは、傾斜面20A1及び20B1(図2参照)に対応した傾斜面を有する。すなわち、各リブ24の先端面24Aは、基準面16A1に対して45度に傾斜している。
カートリッジメモリ19が支持部材20に配置された状態で、上述したように上ケース14が下ケース16に接合されると、各リブ24の先端面24Aは、基板26に対して表面26B側から接触し、基板26は、各リブ24の先端面24Aと支持部材20の傾斜面とで挟み込まれる。これにより、カートリッジメモリ19の上下方向の位置がリブ24によって規制される。
一例として図4に示すように、磁気テープドライブ30は、搬送装置34、読取ヘッド36、及び制御装置38を備えている。磁気テープドライブ30には、磁気テープカートリッジ10が装填される。磁気テープドライブ30は、磁気テープカートリッジ10から磁気テープMTが引き出され、引き出された磁気テープMTから読取ヘッド36を用いて記録情報をリニアスキャン方式で読み取る装置である。なお、本実施形態において、記録情報の読み取りとは、換言すると、記録情報の再生を指す。
制御装置38は、磁気テープドライブ30の全体を制御する。本実施形態において、制御装置38は、ASICによって実現されているが、本開示の技術はこれに限定されない。例えば、制御装置38は、FPGAによって実現されるようにしてもよい。また、制御装置38は、CPU、ROM、及びRAMを含むコンピュータによって実現されるようにしてもよい。また、ASIC、FPGA、及びコンピュータのうちの2つ以上を組み合わせて実現されるようにしてもよい。すなわち、制御装置38は、ハードウェア構成とソフトウェア構成との組み合わせによって実現されるようにしてもよい。
搬送装置34は、磁気テープMTを順方向及び逆方向に選択的に搬送する装置であり、送出モータ40、巻取リール42、巻取モータ44、複数のガイドローラGR、及び制御装置38を備えている。
送出モータ40は、制御装置38の制御下で、磁気テープカートリッジ10内のカートリッジリール18を回転駆動させる。制御装置38は、送出モータ40を制御することで、カートリッジリール18の回転方向、回転速度、及び回転トルク等を制御する。
磁気テープMTが巻取リール42によって巻き取られる場合には、制御装置38によって、磁気テープMTを順方向に走行させるように送出モータ40を回転させる。送出モータ40の回転速度及び回転トルク等は、巻取リール42によって巻き取られる磁気テープMTの速度に応じて調整される。
巻取モータ44は、制御装置38の制御下で、巻取リール42を回転駆動させる。制御装置38は、巻取モータ44を制御することで、巻取リール42の回転方向、回転速度、及び回転トルク等を制御する。
磁気テープMTが巻取リール42によって巻き取られる場合には、制御装置38によって、磁気テープMTを順方向に走行させるように巻取モータ44を回転させる。巻取モータ44の回転速度及び回転トルク等は、巻取リール42によって巻き取られる磁気テープMTの速度に応じて調整される。
このようにして送出モータ40及び巻取モータ44の各々の回転速度及び回転トルク等が調整されることで、磁気テープMTに既定範囲内の張力が付与される。ここで、既定範囲内とは、例えば、磁気テープMTから読取ヘッド36によってデータが読取可能な張力の範囲として、コンピュータ・シミュレーション及び/又は実機による試験等により得られた張力の範囲を指す。
なお、磁気テープMTをカートリッジリール18に巻き戻す場合には、制御装置38によって、磁気テープMTを逆方向に走行させるように送出モータ40及び巻取モータ44を回転させる。
本実施形態では、送出モータ40及び巻取モータ44の回転速度及び回転トルク等が制御されることにより磁気テープMTの張力が制御されているが、本開示の技術はこれに限定されない。例えば、磁気テープMTの張力は、ダンサローラを用いて制御されてもよいし、バキュームチャンバに磁気テープMTを引き込むことによって制御されるようにしてもよい。
複数のガイドローラGRの各々は、磁気テープMTを案内するローラである。磁気テープMTの走行経路は、複数のガイドローラGRが磁気テープカートリッジ10と巻取リール42との間において読取ヘッド36を跨ぐ位置に分けて配置されることによって定められている。
読取ヘッド36は、読取素子46及びホルダ48を備えている。読取素子46は、走行中の磁気テープMTに接触するようにホルダ48によって保持されており、搬送装置34によって搬送される磁気テープMTから記録情報を読み取る。
磁気テープドライブ30は、非接触式読み書き装置50を備えている。非接触式読み書き装置50は、磁気テープカートリッジ10が装填された状態の磁気テープカートリッジ10の下側にてカートリッジメモリ19の裏面26Aに正対するように配置されている。なお、磁気テープカートリッジ10が磁気テープドライブ30に装填された状態とは、例えば、磁気テープカートリッジ10が読取ヘッド36による磁気テープMTに対する記録情報の読み取りを開始する位置として事前に定められた位置に到達した状態を指す。
図4に示す例では、非接触式読み書き装置50が磁気テープドライブ30に搭載されている態様例が示されているが、本開示の技術はこれに限定されず、非接触式読み書き装置50は、磁気テープカートリッジ10が製造される段階、磁気テープカートリッジ10が検品される段階、又は磁気テープカートリッジ10が出荷される段階でも使用される。この場合、例えば、据え置き型又は携帯型の非接触式読み書き装置50が用いられる。なお、非接触式読み書き装置50は、本開示の技術に係る「外部通信装置」の一例である。
一例として図5に示すように、非接触式読み書き装置50は、磁気テープカートリッジ10の下側からカートリッジメモリ19に向けて磁界MFを放出する。磁界MFは、カートリッジメモリ19を貫通する。
一例として図6に示すように、非接触式読み書き装置50は、制御装置38に接続されている。制御装置38は、カートリッジメモリ19を制御する制御信号を非接触式読み書き装置50に出力する。非接触式読み書き装置50は、制御装置38から入力された制御信号に従って、磁界MFをカートリッジメモリ19に向けて放出する。磁界MFは、カートリッジメモリ19の裏面26A側から表面26B側に貫通する。
非接触式読み書き装置50は、カートリッジメモリ19との間で非接触通信を行うことでコマンド信号を非接触式読み書き装置50からカートリッジメモリ19に与える。より詳しく説明すると、非接触式読み書き装置50は、制御装置38の制御下で、コマンド信号をカートリッジメモリ19に空間伝送する。詳しく後述するが、コマンド信号は、カートリッジメモリ19に対する指令を示す信号である。
なお、ここでは、制御装置38の制御下で、非接触式読み書き装置50がコマンド信号をカートリッジメモリ19に空間伝送する形態例を挙げて説明しているが、本開示の技術はこれに限定されない。例えば、磁気テープカートリッジ10が製造される段階、磁気テープカートリッジ10が検品される段階、又は磁気テープカートリッジ10が出荷される段階では、非接触式読み書き装置50は、制御装置38とは異なる制御装置の制御下で、コマンド信号をカートリッジメモリ19に空間伝送する。
コマンド信号が非接触式読み書き装置50からカートリッジメモリ19に空間伝送される場合、磁界MFには、制御装置38からの指示に従って非接触式読み書き装置50によってコマンド信号が含まれる。換言すると、磁界MFには、コマンド信号が重畳される。すなわち、非接触式読み書き装置50は、制御装置38の制御下で、磁界MFを介してコマンド信号をカートリッジメモリ19に送信する。
カートリッジメモリ19の表面26Bには、ICチップ52及びコンデンサ54が搭載されている。ICチップ52及びコンデンサ54は、表面26Bに接着されている。また、カートリッジメモリ19の表面26Bにおいて、ICチップ52及びコンデンサ54は封止材56によって封止されている。ここでは、封止材56として、紫外線に反応して硬化する紫外線硬化樹脂が採用されている。なお、紫外線硬化樹脂は、あくまでも一例に過ぎず、紫外線以外の波長域の光に反応して効果する光硬化樹脂を封止材56として使用してもよいし、熱硬化性樹脂を封止材56として使用してもよいし、接着剤を封止材56として使用してもよい。
一例として図7に示すように、カートリッジメモリ19の裏面26Aには、コイル60がループ状に形成されている。ここでは、コイル60の素材として、銅箔が採用されている。銅箔は、あくまでも一例に過ぎず、例えば、アルミニウム箔等の他種類の導電性素材であってもよい。コイル60は、非接触式読み書き装置50から与えられた磁界MF(図5及び図6参照)が作用することで誘導電流を誘起する。
カートリッジメモリ19の裏面26Aには、第1導通部62A及び第2導通部62Bが設けられている。第1導通部62A及び第2導通部62Bは、はんだを有しており、表面26BのICチップ52(図6及び図8参照)及びコンデンサ54(図6及び図8参照)に対してコイル60の両端部を電気的に接続している。
一例として図8に示すように、カートリッジメモリ19の表面26Bにおいて、ICチップ52及びコンデンサ54は、ワイヤ接続方式で互いに電気的に接続されている。具体的には、ICチップ52の正極端子及び負極端子のうちの一方の端子が配線64Aを介して第1導通部62Aに接続されており、他方の端子が配線64Bを介して第2導通部62Bに接続されている。また、コンデンサ54は、一対の電極を有する。図8に示す例では、一対の電極は、電極54A及び54Bである。電極54Aは、配線64Cを介して第1導通部62Aに接続されており、電極54Bは、配線64Dを介して第2導通部62Bに接続されている。これにより、コイル60に対して、ICチップ52及びコンデンサ54は並列に接続される。
一例として図9に示すように、ICチップ52は、内蔵コンデンサ80、電源回路82、コンピュータ84、クロック信号生成器86、及び信号処理回路88を備えている。ICチップ52は、磁気テープカートリッジ10以外の用途にも使用可能な汎用タイプのICチップである。
カートリッジメモリ19は、電力生成器70を備えている。電力生成器70は、非接触式読み書き装置50から与えられた磁界MFがコイル60に対して作用することで電力を生成する。具体的には、電力生成器70は、共振回路92を用いて交流電力を生成し、生成した交流電力を直流電力に変換して出力する。
電力生成器70は、共振回路92及び電源回路82を有する。共振回路92は、コンデンサ54、コイル60、及び内蔵コンデンサ80を備えている。内蔵コンデンサ80は、ICチップ52に内蔵されているコンデンサであり、電源回路82もICチップ52に内蔵されている回路である。内蔵コンデンサ80は、コイル60に対して並列に接続されている。
コンデンサ54は、ICチップ52に対して外付けされたコンデンサである。ICチップ52は、本来、磁気テープカートリッジ10とは異なる用途でも用いることが可能な汎用のICチップである。そのため、内蔵コンデンサ80の容量は、磁気テープカートリッジ10で用いられるカートリッジメモリ19で要求される共振周波数を実現するには不足している。そこで、カートリッジメモリ19では、磁界MFが作用することで共振回路92を予め定められた共振周波数で共振させる上で必要な容量値を有するコンデンサとして、ICチップ52に対してコンデンサ54が後付けされている。なお、予め定められた共振周波数は、磁界MFの周波数と同一の周波数であり、ここでは、13.56MHzが採用されている。また、コンデンサ54の容量は、内蔵コンデンサ80の容量の実測値に基づいて定められている。
共振回路92は、磁界MFがコイル60を貫通することでコイル60によって誘起された誘導電流を用いて、予め定められた共振周波数の共振現象を発生させることで交流電力を生成し、生成した交流電力を電源回路82に出力する。
電源回路82は、整流回路及び平滑回路等を有する。整流回路は、複数のダイオードを有する全波整流回路である。全波整流回路は、あくまでも一例に過ぎず、半波整流回路であってもよい。平滑回路は、コンデンサ及び抵抗を含んで構成されている。電源回路82は、共振回路92から入力された交流電力を直流電力に変換し、変換して得た直流電力(以下、単に「電力」とも称する)をICチップ52内の各種の駆動素子に供給する。各種の駆動素子としては、コンピュータ84、クロック信号生成器86、及び信号処理回路88が挙げられる。このように、ICチップ52内の各種の駆動素子に対して電力が電力生成器70によって供給されることで、ICチップ52は、電力生成器70によって生成された電力を用いて動作する。
コンピュータ84は、本開示の技術に係る「非接触式通信媒体に対して適用されるコンピュータ」の一例であり、カートリッジメモリ19の全体を制御する。
クロック信号生成器86は、クロック信号を生成して各種の駆動素子に出力する。各種の駆動素子は、クロック信号生成器86から入力されたクロック信号に従って動作する。クロック信号生成器86は、コンピュータ84の指示に従って、クロック信号の周波数を変更する。
信号処理回路88は、共振回路92に接続されている。信号処理回路88は、復号回路(図示省略)及び符号化回路(図示省略)を有する。信号処理回路88の復号回路は、コイル60によって受信された磁界MFからコマンド信号を抽出して復号し、コンピュータ84に出力する。コンピュータ84は、コマンド信号に対する応答信号を信号処理回路88に出力する。すなわち、コンピュータ84は、信号処理回路88から入力されたコマンド信号に応じた処理を実行し、処理結果を応答信号として信号処理回路88に出力する。信号処理回路88では、コンピュータ84から応答信号が入力されると、信号処理回路88の符号化回路は、応答信号を符号化することで変調して共振回路92に出力する。共振回路92は、信号処理回路88の符号化回路から入力された応答信号を、磁界MFを介して非接触式読み書き装置50に送信する。
一例として図10に示すように、コンピュータ84は、CPU94、NVM96、及びRAM98を備えている。CPU94、NVM96、及びRAM98は、バス99に接続されている。
CPU94は、本開示の技術に係る「プロセッサ」の一例である。CPU94は、カートリッジメモリ19の全体を制御する。NVM96は、本開示の技術に係る「メモリ」の一例である。NVM96の一例としては、EEPROMが挙げられる。EEPROMは、これはあくまでも一例に過ぎず、例えば、EEPROMに代えて強誘電体メモリであってもよく、ICチップ52に搭載可能な不揮発性メモリであれば如何なるメモリであってもよい。NVM96は、複数の記憶ブロック104を有する。複数の記憶ブロック104には、管理情報(図示省略)等が記憶されている。
CPU94は、信号処理回路88から入力されたコマンド信号に応じて、ポーリング処理、読出処理、書込処理、及びロック処理を選択的に行う。ポーリング処理は、非接触式読み書き装置50との間で通信を確立する処理であり、例えば、読出処理及び書込処理の前段階の準備処理として行われる。読出処理は、NVM96から管理情報等を読み出す処理である。書込処理は、NVM96に管理情報等を書き込む処理である。ロック処理は、複数の記憶ブロック104のうちの1つであるCM属性情報記憶ブロック104A(図11参照)をロックする処理、換言すると、CM属性情報記憶ブロック104Aに記憶されている情報の書き換えを不可にする処理である。ここで、「情報の書き換え」の意味には、「情報の消去」の意味も含まれる。
なお、本実施形態では、磁気テープカートリッジ10のベンダに提供されるカートリッジメモリ19、すなわち、磁気テープカートリッジ10の製造工程に投入されるカートリッジメモリ19内のNVM96の複数の記憶ブロック104には管理情報等が記憶されていない。そのため、磁気テープカートリッジ10のベンダが、磁気テープカートリッジ10の製造工程で、CPU94に対して書込処理を実行させることによって、管理情報等が複数の記憶ブロック104に書き込まれる。
複数の記憶ブロック104のうちの1つには、書込制御プログラム106が記憶されている。CPU94は、複数の記憶ブロック104のうちの1つから書込制御プログラム106を読み出し、RAM98上で書込制御プログラム106を実行する。後述の書込制御処理(図19参照)は、書込制御プログラム106がCPU94によって実行されることで実現される。
複数の記憶ブロック104のうちの1つ(例えば、複数の記憶ブロック104のうち、先頭アドレスを含む記憶ブロック104)は、一例として図11に示すように、CM属性情報記憶ブロック104Aである。CM属性情報記憶ブロック104Aは、本開示の技術に係る「記憶ブロック」の一例である。すなわち、CM属性情報記憶ブロック104Aは、カートリッジメモリ19の属性を示す情報(以下、「CM属性情報」とも称する)を記憶する記憶ブロックである。CM属性情報記憶ブロック104Aは、スペック依存記憶フィールド104A1及びスペック非依存記憶フィールド104A2を有する。スペック依存記憶フィールド104A1には、スペック依存情報が記憶される。スペック依存情報とは、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに依存する情報、換言すると、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに応じて定まる情報を指す。
スペック依存情報は、非接触式読み書き装置50とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられたスペック依存情報は、CPU94によってスペック依存記憶フィールド104A1に書き込まれる。
スペック非依存記憶フィールド104A2には、スペック非依存情報が記憶される。スペック非依存情報とは、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに依存しない情報、換言すると、カートリッジメモリ19が搭載される磁気テープカートリッジ10のスペックに応じて定まる情報以外の情報を指す。
スペック非依存情報は、非接触式読み書き装置50とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられたスペック非依存情報は、CPU94によってスペック非依存記憶フィールド104A2に書き込まれる。
一例として図12に示すように、スペック依存記憶フィールド104A1は、識別子記憶フィールド104A1a、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1dを有する。
識別子記憶フィールド104A1aには、カートリッジメモリ19を特定可能な識別子108(例えば、シリアルナンバー)が記憶される。識別子108は、非接触式読み書き装置50(例えば、磁気テープカートリッジ10が製造される段階で使用される非接触式読み書き装置50)とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられた識別子108は、CPU94によって識別子記憶フィールド104A1aに書き込まれる。
誤り検出符号記憶フィールド104A1bには、識別子108についての誤り検出用の符号110(以下、「誤り検出符号110」とも称する)が記憶される。誤り検出符号110の一例としては、チェックサムが挙げられる。CPU94は、非接触式読み書き装置50(例えば、磁気テープカートリッジ10が製造される段階で使用される非接触式読み書き装置50)とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられた指示に従って、誤り検出符号110を算出して誤り検出符号記憶フィールド104A1bに書き込む。
なお、ここでは、識別子108についての誤り検出符号110がCPU94によって算出される例を挙げているが、本開示の技術はこれに限定されず、CM属性情報についての誤り検出符号110がCPU94によって算出されるようにされてもよい。なお、識別子108又はCM属性情報は、本開示の技術に係る「識別子を含む情報」の一例である。
また、CM属性情報に含まれる一部の情報についての誤り検出符号110がCPU94によって算出されるようにしてもよい。この場合、CM属性情報に含まれる一部の情報は、本開示の技術に係る「識別子を含む情報」の一例である。CM属性情報に含まれる一部の情報としては、例えば、識別子108、並びに、NVM96の記憶容量(例えば、複数のブロック104の記憶容量)に関連する情報である記憶容量関連情報112、及びカートリッジメモリ19の型式に関連する情報である型式関連情報114のうちの少なくとも1つの情報が挙げられる。
また、ここでは、誤り検出符号110の一例として、チェックサムを挙げているが、本開示の技術はこれに限定されず、パリティビット又はハミング符号等の他の誤り検出用の符号であってもよい。
記憶容量関連情報記憶フィールド104A1cには、記憶容量関連情報112が記憶される。記憶容量関連情報112は、非接触式読み書き装置50(例えば、磁気テープカートリッジ10が製造される段階で使用される非接触式読み書き装置50)とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられた記憶容量関連情報112は、CPU94によって記憶容量関連情報記憶フィールド104A1cに書き込まれる。
型式関連情報記憶フィールド104A1dには、型式関連情報114が記憶される。型式関連情報114は、非接触式読み書き装置50(例えば、磁気テープカートリッジ10が製造される段階で使用される非接触式読み書き装置50)とカートリッジメモリ19との間で非接触通信が行われることによって非接触式読み書き装置50からカートリッジメモリ19に与えられる。非接触式読み書き装置50からカートリッジメモリ19に与えられた型式関連情報114は、CPU94によって型式関連情報記憶フィールド104A1dに書き込まれる。
一例として図13に示すように、CPU94は、NVM96から書込制御プログラム106を読み出し、読み出した書込制御プログラム106をRAM98上で実行する。CPU94は、RAM98上で実行する書込制御プログラム106に従って書込部94A及びロック部94Bとして動作することで、後述の書込制御処理(図19参照)を実行する。
ところで、CPU94は、信号処理回路88から入力されるコマンド信号に従って動作する。コマンド信号により示されるコマンドは、ポーリングコマンド、読出コマンド、書込コマンド、又はロック処理コマンド等である。コマンド信号により示されるコマンドがポーリングコマンドの場合、CPU94は、ポーリング処理を実行する。コマンド信号により示されるコマンドが読出コマンドの場合、CPU94は、読出処理を実行する。コマンド信号により示されるコマンドが書込コマンドの場合、CPU94は、書込処理を実行する。コマンド信号により示されるコマンドがロック処理コマンドの場合、CPU94は、ロック処理を実行する。なお、ロック処理コマンドは、本開示の技術に係る「特定コマンド」の一例である。
書込コマンドの種類は複数存在する。書込部94Aは、信号処理回路88から入力されたコマンド信号により示される書込コマンドの種類に応じた書込処理を実行する。一例として図14に示すように、書込コマンドの複数の種類には、スペック依存情報書込コマンド及びスペック非依存情報書込コマンドが含まれる。
コマンド信号により示される書込コマンドがスペック依存情報書込コマンドの場合、書込部94Aは、スペック依存情報書込コマンドに従ってスペック依存記憶フィールド104A1に書き込みを行う。コマンド信号により示される書込コマンドがスペック非依存情報書込コマンドの場合、書込部94Aは、スペック非依存情報書込コマンドに従ってスペック非依存記憶フィールド104A2に書き込みを行う。
スペック依存情報書込コマンドは、識別子書込コマンド、誤り検出符号書込コマンド、記憶容量関連情報書込コマンド、及び型式関連情報書込コマンドである。
一例として図15に示すように、書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが識別子書込コマンドの場合、コマンド信号には識別子108が含まれている。この場合、書込部94Aは、コマンド信号から識別子108を抽出し、抽出した識別子108を識別子記憶フィールド104A1aに書き込む。
また、書込部94Aは、ロック処理が実行される前段階で識別子記憶フィールド104A1aに識別子108が記憶されている場合、非接触式読み書き装置50からカートリッジメモリ19に与えられた指示に従って、識別子記憶フィールド104A1aの識別子108を変更する。より詳しく説明すると、書込部94Aは、ロック処理が実行される前段階で識別子記憶フィールド104A1aに識別子108が記憶されている状態で、非接触式読み書き装置50からカートリッジメモリ19に識別子書込コマンドを介して新たな識別子108が与えられると、識別子記憶フィールド104A1aの識別子108を、非接触式読み書き装置50から与えられた新たな識別子108に変更する。
一例として図16に示すように、書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが誤り検出符号書込コマンドの場合、書込部94Aは、識別子108についての誤り検出符号110を算出し、算出した誤り検出符号110を誤り検出符号記憶フィールド104A1bに書き込む。書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが記憶容量関連情報書込コマンドの場合、コマンド信号には記憶容量関連情報112が含まれている。この場合、書込部94Aは、コマンド信号から記憶容量関連情報112を抽出し、抽出した記憶容量関連情報112を記憶容量関連情報記憶フィールド104A1cに書き込む。書込部94Aに入力されたコマンド信号により示されるスペック依存情報書込コマンドが型式関連情報書込コマンドの場合、コマンド信号には型式関連情報114が含まれている。この場合、書込部94Aは、コマンド信号から型式関連情報114を抽出し、抽出した型式関連情報114を型式関連情報記憶フィールド104A1dに書き込む。
一例として図17に示すように、書込部94Aに入力されたコマンド信号により示される書込コマンドがスペック非依存情報書込コマンドの場合、コマンド信号にはスペック非依存情報が含まれている。この場合、書込部94Aは、コマンド信号からスペック非依存情報を抽出し、抽出したスペック非依存情報をスペック非依存記憶フィールド104A2に書き込む。
一例として図18に示すように、ロック部94Bに入力されたコマンド信号により示されるコマンドがロック処理コマンドの場合、ロック部94Bは、CM属性情報記憶ブロック104Aに対してロック処理を実行する。ロック部94Bによってロック処理が実行されることによって、CM属性情報記憶ブロック104Aがロックされる。図18に示す例では、CM属性情報記憶ブロック104Aの全体がロック部94Bによってロックされる。これにより、CM属性情報記憶ブロック104A内の識別子記憶フィールド104A1aがロックされる。このように、CM属性情報記憶ブロック104Aは、ロック部94Bによってロック処理が行われることで読取専用ブロックとなる。
なお、図18に示す例では、CM属性情報記憶ブロック104Aの全体がロックされることで、識別子記憶フィールド104A1aがロックされる例を挙げているが、本開示の技術はこれに限定されない。例えば、ロック部94Bによって、スペック依存記憶フィールド104A1がロックされるようにしてもよいし、ロック部94Bによって、CM属性情報記憶ブロック104A内の少なくとも識別子記憶フィールド104A1aがロックされるようにしてもよい。
次に、カートリッジメモリ19の作用について図19を参照して説明する。
図19には、磁気テープカートリッジ10の製造工程でCPU94によって実行される書込制御処理の流れの一例が示されている。図19に示す書込制御処理の流れは、本開示の技術に係る「非接触式通信媒体の動作方法」の一例である。
なお、以下の図19に係る書込制御処理の説明では、説明の便宜上、複数の記憶ブロック104に管理情報等が記憶されていない状態でカートリッジメモリ19が磁気テープカートリッジ10の製造工程に投入された場合について説明する。また、以下の図19に係る書込制御処理の説明では、説明の便宜上、書込コマンドを示すコマンド信号又はロック処理コマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信されることを前提として説明する。更に、以下の図19に係る書込制御処理の説明では、説明の便宜上、ロック処理コマンドを示すコマンド信号は、識別子記憶フィールド104A1aに識別子108が記憶され、かつ、磁気テープカートリッジ10の製造が終了する段階で、非接触式読み書き装置50からカートリッジメモリ19に送信されることを前提として説明する。
図19に示す書込制御処理では、先ず、ステップST10で、書込部94Aは、非接触式読み書き装置50から送信されたコマンド信号が信号処理回路88によって受信されたか否かを判定する。ステップST10において、コマンド信号が信号処理回路88によって受信されていない場合は、判定が否定されて、書込制御処理はステップST22へ移行する。ステップST10において、コマンド信号が信号処理回路88によって受信された場合は、判定が肯定されて、書込制御処理はステップST12へ移行する。
ステップST12で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号により示されるコマンドが識別子書込コマンドであるか否かを判定する。ステップST12において、ステップST10で信号処理回路88によって受信されたコマンド信号により示されるコマンドが識別子書込コマンドである場合は、判定が肯定されて、書込制御処理はステップST14へ移行する。ステップST12において、ステップST10で信号処理回路88によって受信されたコマンド信号により示されるコマンドが識別子書込コマンド以外のコマンドである場合は、判定が否定されて、書込制御処理はステップST16へ移行する。
ステップST14で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号に含まれる識別子108を、識別子記憶フィールド104A1aに書き込み、その後、書込制御処理はステップST22へ移行する。
なお、後述のステップST20のロック処理が実行される前段階で、識別子記憶フィールド104A1aに識別子108が記憶されている場合、ステップST14の処理が書込部94Aによって実行されると、識別子記憶フィールド104A1a内の識別子108は、ステップST10で受信された最新のコマンド信号に含まれる識別子108に変更される。
ステップST16で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号により示されるコマンドがロック処理コマンドであるか否かを判定する。ステップST16において、ステップST10で信号処理回路88によって受信されたコマンド信号により示されるコマンドがロック処理コマンド以外のコマンドである場合は、判定が否定されて、書込制御処理はステップST18へ移行する。ステップST16において、ステップST10で信号処理回路88によって受信されたコマンド信号により示されるコマンドがロック処理コマンドである場合は、判定が肯定されて、書込制御処理はステップST20へ移行する。
ステップST18で、書込部94Aは、ステップST10で信号処理回路88によって受信されたコマンド信号により示される書込コマンドに応じた書込処理を実行し、その後、書込制御処理はステップST22へ移行する。なお、ここで、書込コマンドに応じた書込処理とは、識別子書込コマンド以外の書込コマンド(例えば、誤り検出符号書込コマンド、記憶容量関連情報書込コマンド、型式関連情報書込コマンド、又はスペック非依存情報書込コマンド)を指す。
ステップST20で、ロック部94Bは、CM属性情報記憶ブロック104Aに対してロック処理を実行することでCM属性情報記憶ブロック104Aをロックし、その後、書込制御処理はステップST22へ移行する。ステップST20の処理が実行されることでCM属性情報記憶ブロック104Aは読取専用ブロックとなり、これ以降、CM属性情報記憶ブロック104Aに対して情報の書き換えが不可となる。
ステップST22で、書込部94Aは、書込制御処理を終了する条件(以下、「書込制御処理終了条件」と称する)を満足したか否かを判定する。書込制御処理終了条件としては、例えば、磁界MFが消失した、との条件、又は、書込制御処理を終了させるコマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信された、との条件が挙げられる。なお、磁界MFが消失したか否かは、磁界MFの強度を測定可能な磁界強度測定回路(図示省略)によって測定された磁界MFの強度に基づいてCPU94によって判定される。
ステップST22において、書込制御処理終了条件を満足していない場合は、判定が否定されて、書込制御処理はステップST10へ移行する。ステップST22において、書込制御処理終了条件を満足した場合は、判定が肯定されて、書込制御処理が終了する。
以上説明したように、カートリッジメモリ19は、スペック依存情報が記憶されるCM属性情報記憶ブロック104Aを有している。また、CM属性情報記憶ブロック104Aは、識別子記憶フィールド104A1aを有している。ここで、非接触式読み書き装置50からカートリッジメモリ19に与えられた識別子108が書込部94Aによって識別子記憶フィールド104A1aに書き込まれる。そして、非接触式読み書き装置50からカートリッジメモリ19に与えられたロック処理コマンドに従って、識別子記憶フィールド104A1aがロック部94Bによってロックされる。従って、本構成によれば、磁気テープカートリッジ10のベンダが決めた識別子108を、磁気テープカートリッジ10のベンダが意図するタイミングで固定することができる。
これにより、例えば、LTOに組み込まれるカートリッジメモリ19とIBM3592に組み込まれるカートリッジメモリ19との各々に対して個別の通し番号を付与することが可能となる。よって、例えば、カートリッジメモリ19のベンダによって、LTOに組み込まれるカートリッジメモリ19及びIBM3592に組み込まれるカートリッジメモリ19に対して有限の桁数の通し番号が識別子(例えば、製造用シリアルナンバー)として付与される場合に比べ、通し番号が枯渇することに起因して、カートリッジメモリ19に対して付与する識別子が不足することを抑制することができる。
また、カートリッジメモリ19では、CM属性情報記憶ブロック104Aがロックされることで識別子記憶フィールド104A1aがロックされる。従って、本構成によれば、識別子108のみならず、CM属性情報記憶ブロック104に記憶されたCM属性情報をまとめて書き換え不可にすることができる。また、CM属性情報記憶ブロック104内のうちの識別子記憶フィールド104A1aのみが選択されてロックされる場合に比べ、識別子記憶フィールド104A1aを容易にロックすることができる。
また、カートリッジメモリ19では、CM属性情報記憶ブロック104AがロックされることでCM属性情報記憶ブロック104Aが読取専用ブロックとされる。従って、本構成によれば、CM属性情報記憶ブロック104Aがロックされた後のCM属性情報の書き換えを阻止することができる。なお、CM属性情報の書き換えが阻止されるということは、識別子108の書き換えも阻止されることも意味する。
また、カートリッジメモリ19では、ロック処理が実行される前段階で識別子記憶フィールド104A1aに識別子108が記憶されている状態で、非接触式読み書き装置50からカートリッジメモリ19に識別子書込コマンドが与えられると、書込部94Aによって識別子記憶フィールド104A1aの識別子108が変更される。従って、本構成によれば、識別子記憶フィールド104A1aがロックされる前であれば、識別子記憶フィールド104A1aに記憶されている識別子108を、磁気テープカートリッジ10のベンダが意図する識別子108に変更することができる。
また、カートリッジメモリ19では、CM属性情報記憶ブロック104Aが、識別子記憶フィールド104A1a、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1dを有するブロックである。そして、CM属性情報記憶ブロック104Aは、ロック部94Bによってロックされる。従って、本構成によれば、識別子記憶フィールド104A1aがロックされるタイミングで、誤り検出符号記憶フィールド104A1b、記憶容量関連情報記憶フィールド104A1c、及び型式関連情報記憶フィールド104A1dもロックすることができる。
更に、カートリッジメモリ19では、磁気テープカートリッジ10の製造が終了する段階で書込制御処理がCPU94によって行われる。書込制御処理にはロック処理(図19に示すステップST20参照)が含まれている。すなわち、磁気テープカートリッジ10の製造が終了する段階でロック処理がロック部94Bによって行われる。従って、本構成によれば、磁気テープカートリッジ10のベンダによって識別子記憶フィールド104A1aがロックされても問題がないタイミングで識別子記憶フィールド104A1aをロックすることができる。また、磁気テープカートリッジ10の検品が終了する段階、又は、磁気テープカートリッジ10が出荷される段階でロック部94Bによってロック処理が行われるようにしてもよい。この場合も、磁気テープカートリッジ10のベンダによって識別子記憶フィールド104A1aがロックされても問題がないタイミングで識別子記憶フィールド104A1aをロックすることができる。
なお、上記実施形態では、カートリッジメモリ19にロック処理コマンドが与えられたことを条件にロック部94Bによってロック処理が行われる形態例を示したが、本開示の技術はこれに限定されない。ロック処理を許可することを示すフラグ(以下、単に「フラグ」とも称する)がオンされていることを前提として、カートリッジメモリ19にロック処理コマンドが与えられた場合にロック処理が行われるようにしてもよい。
この場合、一例として図20に示すように、CPU94は、書込部94A及びロック部94Bの他に、切替部94Cとしても動作する。NVM96は、フラグ設定領域104Bを有する。フラグ設定領域104Bは、フラグが設定される記憶領域である。ここでは、フラグ設定領域104Bとして、NVM96の記憶領域を例示しているが、本開示の技術はこれに限定されず、例えば、RAM98の記憶領域をフラグ設定領域104Bとして用いてもよいし、CPU94の内部メモリをフラグ設定領域104Bとして用いてもよい。
切替部94Cは、外部から与えられた指示に従って、フラグのオンとオフとを切り替える。より詳しく説明すると、例えば、フラグをオンするコマンド(以下、「フラグオンコマンド」とも称する)を示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信されると、切替部94は、フラグ設定領域104Bのフラグをオンする。また、例えば、フラグをオフするコマンド(以下、「フラグオフコマンド」とも称する)を示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信されると、切替部94は、フラグ設定領域104Bのフラグをオフする。
ロック部94Bは、フラグ設定領域104Bのフラグがオンであり、かつ、本開示の技術に係る「外部」の一例である非接触式読み書き装置50からカートリッジメモリ19にロック処理コマンドが与えられた場合に、CM属性情報記憶ブロック104Aをロックする。なお、ここでは、CM属性情報記憶ブロック104Aがロック部94Bによってロックされる形態例を挙げているが、本開示の技術はこれに限定されず、CM属性情報記憶ブロック104A内の少なくとも識別子記憶フィールド104A1aがロック部94Bによってロックされるようにすればよい。
このように、非接触式読み書き装置50からカートリッジメモリ19に与えられたロック処理コマンドに従って切替部94によってフラグがオン又はオフされた状態で、CPU94は、一例として図19に示す書込制御処理を実行する。図21に示すフローチャートは、ステップST17の処理を有する点が図19に示すフローチャートと異なる。ステップST17は、ステップST16とステップST20との間に設けられている。
図19に示す書込制御処理では、ステップST17で、ロック部94Bは、フラグ設定領域104Bのフラグがオンされているか否かを判定する。ステップST17において、フラグ設定領域104Bのフラグがオフされている場合は、判定が否定されて、書込制御処理はステップST22へ移行する。ステップST17において、フラグ設定領域104Bのフラグがオンされている場合は、判定が肯定されて、書込制御処理はステップST20へ移行する。つまり、ステップST10で受信されたコマンド信号により示されるコマンドがロック処理コマンドであり(ステップST16:Y)、かつ、フラグ設定領域104Bのフラグがオンされている場合(ステップST17:Y)、ステップST20で、ロック部94Bは、図19に示す例と同様に、ロック処理を行う。
これにより、非接触式読み書き装置50からカートリッジメモリ19にロック処理コマンドが与えられた場合に必ず識別子記憶フィールド104A1aがロックされる場合に比べ、磁気テープカートリッジ10のベンダが意図しないタイミングで識別子記憶フィールド104A1aがロックされることを抑制することができる。
また、上記実施形態では、非接触式読み書き装置50からカートリッジメモリ19に対してロック処理コマンドが与えられたことを条件にロック部94Bによってロック処理が実行される形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、非接触式読み書き装置50からカートリッジメモリ19に与えられた誤り検出符号書き込みコマンドに従って、誤り検出符号記憶フィールド104A1bに誤り検出符号110が記憶されたことを条件にロック部94Bによってロック処理が実行されるようにしてもよい。この場合、非接触式読み書き装置50からカートリッジメモリ19に与えられた誤り検出符号書き込みコマンドは、本開示の技術に係る「特定コマンド」の一例である。
このように、誤り検出符号記憶フィールド104A1bに誤り検出符号110が記憶されたことを条件にロック部94Bによってロック処理が実行されるようにする場合、例えば、図22に示す書込制御処理がCPU94によって実行される。以下、図22に示す書込制御処理について説明する。
なお、図22に示すフローチャートは、ステップST16の処理に代えてステップST16Aの処理、ステップST16Bの処理、及びステップST16Cの処理を有する点が図21に示すフローチャートと異なる。また、以下の図22に係る書込制御処理の説明では、説明の便宜上、CM属性情報記憶ブロック104A内の複数の記憶フィールドのうち、少なくとも識別子記憶フィールド104A1aに識別子108が記憶されている場合に、誤り検出符号書込コマンドを示すコマンド信号が非接触式読み書き装置50からカートリッジメモリ19に送信されることを前提としている。
図22に示す書込制御処理では、ステップST16Aで、書込部94Aは、ステップST10で受信されたコマンド信号により示されるコマンドが誤り検出符号書込コマンドであるか否かを判定する。ステップST16Aにおいて、ステップST10で受信されたコマンド信号により示されるコマンドが誤り検出符号書込コマンド以外の書込コマンドである場合は、判定が否定されて、書込制御処理はステップST18へ移行する。ステップST16Aにおいて、ステップST10で受信されたコマンド信号により示されるコマンドが誤り検出符号書込コマンドである場合は、判定が肯定されて、書込制御処理はステップST16Bへ移行する。
ステップST16Bで、書込部94Aは、識別子記憶フィールド104A1aに記憶されている識別子108についての誤り検出符号110を算出し、その後、書込制御処理はステップST16Cへ移行する。
ステップST16Cで、書込部94Aは、ステップST16Bで算出した誤り検出符号110を、誤り検出符号記憶フィールド104A1bに書き込み、その後、書込制御処理はステップST17へ移行する。ステップST17及びステップST20では、図21に示す処理と同様の処理が実行され、これによって、CM属性情報記憶ブロック104Aがロックされる。
従って、本構成によれば、誤り検出符号110の設定の操作とロック処理の操作とを別々に行う場合に比べ、誤り検出符号110の設定の操作とロック処理の操作に係る手間を軽減することができる。また、誤り検出符号110が設定されるタイミングは、大抵の場合、磁気テープカートリッジ10の製造が終了する段階、磁気テープカートリッジ10の検品が終了する段階、又は、磁気テープカートリッジ10が出荷される段階である。そのため、非接触式読み書き装置50からカートリッジメモリ19にロック処理コマンドが与えられた場合に必ず識別子記憶フィールド104A1aがロックされる場合に比べ、磁気テープカートリッジ10のベンダが意図しないタイミングで識別子記憶フィールド104A1aがロックされることを抑制することができる。
また、上記実施形態では、NVM96に書込制御プログラム106が記憶されている形態例を挙げたが、本開示の技術はこれに限定されない。例えば、図23に示すように、書込制御プログラム106が記憶媒体300に記憶されていてもよい。記憶媒体300は、非一時的記憶媒体である。記憶媒体300の一例としては、SSD又はUSBメモリなどの任意の可搬型の記憶媒体が挙げられる。
記憶媒体300に記憶されている書込制御プログラム106は、コンピュータ84にインストールされる。CPU94は、書込制御プログラム106に従って書込制御処理を実行する。図23に示す例では、CPU94は、単数のCPUであるが、複数のCPUであってもよい。
また、通信網(図示省略)を介してコンピュータ84に接続される他のコンピュータ又はサーバ装置等の記憶部に書込制御プログラム106を記憶させておき、カートリッジメモリ19からの要求に応じて書込制御プログラム106がダウンロードされ、コンピュータ84にインストールされるようにしてもよい。
図23に示す例では、コンピュータ84が例示されているが、本開示の技術はこれに限定されず、コンピュータ84に代えて、ASIC、FPGA、及び/又はPLDを含むデバイスを適用してもよい。また、コンピュータ84に代えて、ハードウェア構成及びソフトウェア構成の組み合わせを用いてもよい。
書込制御処理を実行するハードウェア資源としては、次に示す各種のプロセッサを用いることができる。プロセッサとしては、例えば、ソフトウェア、すなわち、プログラムを実行することで、書込制御処理を実行するハードウェア資源として機能する汎用的なプロセッサであるCPUが挙げられる。また、プロセッサとしては、例えば、FPGA、PLD、又はASICなどの特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路が挙げられる。何れのプロセッサにもメモリが内蔵又は接続されており、何れのプロセッサもメモリを使用することで書込制御処理を実行する。
書込制御処理を実行するハードウェア資源は、これらの各種のプロセッサのうちの1つで構成されてもよいし、同種または異種の2つ以上のプロセッサの組み合わせ(例えば、複数のFPGAの組み合わせ、又はCPUとFPGAとの組み合わせ)で構成されてもよい。また、書込制御処理を実行するハードウェア資源は1つのプロセッサであってもよい。
1つのプロセッサで構成する例としては、第1に、1つ以上のCPUとソフトウェアの組み合わせで1つのプロセッサを構成し、このプロセッサが、書込制御処理を実行するハードウェア資源として機能する形態がある。第2に、SoCなどに代表されるように、書込制御処理を実行する複数のハードウェア資源を含むシステム全体の機能を1つのICチップで実現するプロセッサを使用する形態がある。このように、書込制御処理は、ハードウェア資源として、上記各種のプロセッサの1つ以上を用いて実現される。
更に、これらの各種のプロセッサのハードウェア的な構造としては、より具体的には、半導体素子などの回路素子を組み合わせた電気回路を用いることができる。また、上記の書込制御処理はあくまでも一例である。従って、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよいことは言うまでもない。
以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。
本明細書において、「A及び/又はB」は、「A及びBのうちの少なくとも1つ」と同義である。つまり、「A及び/又はB」は、Aだけであってもよいし、Bだけであってもよいし、A及びBの組み合わせであってもよい、という意味である。また、本明細書において、3つ以上の事柄を「及び/又は」で結び付けて表現する場合も、「A及び/又はB」と同様の考え方が適用される。
本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。