JP6854593B2 - Multilayer ceramic capacitors - Google Patents

Multilayer ceramic capacitors Download PDF

Info

Publication number
JP6854593B2
JP6854593B2 JP2016099537A JP2016099537A JP6854593B2 JP 6854593 B2 JP6854593 B2 JP 6854593B2 JP 2016099537 A JP2016099537 A JP 2016099537A JP 2016099537 A JP2016099537 A JP 2016099537A JP 6854593 B2 JP6854593 B2 JP 6854593B2
Authority
JP
Japan
Prior art keywords
external electrode
electrode layer
laminated body
layer
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016099537A
Other languages
Japanese (ja)
Other versions
JP2017022365A (en
Inventor
康弘 西坂
康弘 西坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to US15/191,990 priority Critical patent/US9978518B2/en
Publication of JP2017022365A publication Critical patent/JP2017022365A/en
Application granted granted Critical
Publication of JP6854593B2 publication Critical patent/JP6854593B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、セラミックコンデンサに関し、詳しくは、内部電極と誘電体層を積層してなる積層体の表面に、内部電極と接続するように外部電極が形成された構造を有する積層セラミックコンデンサに関する。 The present invention relates to a ceramic capacitor, and more particularly to a multilayer ceramic capacitor having a structure in which an external electrode is formed on the surface of a laminate formed by laminating an internal electrode and a dielectric layer so as to be connected to the internal electrode.

近年、内部電極と誘電体層が積層された積層体と、内部電極と接続するように積層体の表面に形成された外部電極とを備えた積層セラミックコンデンサが、種々の用途に広く用いられている。このような積層セラミックコンデンサの1つに、特許文献1に記載されているような積層セラミックコンデンサ(積層セラミック電子部品)がある。 In recent years, multilayer ceramic capacitors having a laminate in which an internal electrode and a dielectric layer are laminated and an external electrode formed on the surface of the laminate so as to connect to the internal electrode have been widely used in various applications. There is. One such multilayer ceramic capacitor is a multilayer ceramic capacitor (multilayer ceramic electronic component) as described in Patent Document 1.

この積層セラミックコンデンサ101は、図5に示すように、誘電体層(セラミック層)102を介して複数の内部電極103,104が積層された積層体(セラミック積層体)105の一対の端面108,109に、内部電極103,104と導通するように一対の外部電極112,113が配設された構造を有している。 As shown in FIG. 5, the multilayer ceramic capacitor 101 has a pair of end faces 108 of a laminate (ceramic laminate) 105 in which a plurality of internal electrodes 103 and 104 are laminated via a dielectric layer (ceramic layer) 102. The 109 has a structure in which a pair of external electrodes 112 and 113 are arranged so as to be conductive with the internal electrodes 103 and 104.

この積層セラミックコンデンサ101において、外部電極112,113は、積層体110の主面106,107を含む、外部電極104が形成されるべき面の少なくとも一部にTiを含むろう材を付与し、これを焼き付けることにより、Tiを含む金属層119を形成し、この金属層119を覆うように、めっき膜114,115,116を形成するとともに、金属層119とめっき膜(Cuめっき膜)114との間に、図5の領域Bを拡大した図6に示すように、相互拡散層120を生じさせることにより形成されている。 In the multilayer ceramic capacitor 101, the external electrodes 112 and 113 are provided with a brazing material containing Ti on at least a part of the surface on which the external electrode 104 should be formed, including the main surfaces 106 and 107 of the laminated body 110. The metal layer 119 containing Ti is formed by baking, and the plating films 114, 115, 116 are formed so as to cover the metal layer 119, and the metal layer 119 and the plating film (Cu plating film) 114 are formed. In between, as shown in FIG. 6 in which the region B of FIG. 5 is enlarged, it is formed by forming a mutual diffusion layer 120.

そして、特許文献1によれば、上述のような構成を備えることにより、積層体105への固着力に優れた外部電極112,113を備え、耐湿付加特性の良好な積層セラミックコンデンサ(積層セラミック電子部品)101が得られるとされている。 According to Patent Document 1, by providing the above-described configuration, the external electrodes 112 and 113 having excellent adhesion to the laminated body 105 are provided, and the laminated ceramic capacitor (multilayer ceramic electron) having good moisture resistance addition characteristics is provided. Parts) 101 is said to be obtained.

しかしながら、上述のように構成された特許文献1の積層セラミックコンデンサ(積層セラミック電子部品)101においては、金属層119とめっき膜114との間に相互拡散層120が形成されているものの、Ag−Cu−Ti合金(金属層)と、Cu(めっき膜114)との相互拡散によっては、必ずしも十分な耐湿信頼性を得ることができないという問題点がある。 However, in the multilayer ceramic capacitor (multilayer ceramic electronic component) 101 of Patent Document 1 configured as described above, although the mutual diffusion layer 120 is formed between the metal layer 119 and the plating film 114, Ag- There is a problem that sufficient moisture resistance reliability cannot always be obtained due to mutual diffusion between the Cu—Ti alloy (metal layer) and Cu (plating film 114).

また、めっき膜114が金属層119を完全に覆っているため、内部電極103,104の引き出し方向に沿う方向について見た場合における金属層119の、積層体110の端面103に近い方の先端とは逆側(長手方向中央部側)の先端側で金属の相互拡散が起こると、熱機械強度(たわみ強度)が劣化するという問題点がある。 Further, since the plating film 114 completely covers the metal layer 119, the tip of the metal layer 119 closer to the end face 103 of the laminated body 110 when viewed in the direction along the pull-out direction of the internal electrodes 103 and 104. Has a problem that the thermomechanical strength (deflection strength) deteriorates when mutual diffusion of metals occurs on the tip side on the opposite side (central side in the longitudinal direction).

特開2010−129621号公報JP-A-2010-129621

本発明は、上記課題を解決するものであり、耐湿性に優れ、かつ、熱機械強度の大きい、信頼性の高い積層セラミックコンデンサを提供することを目的とする。 The present invention solves the above problems, and an object of the present invention is to provide a highly reliable multilayer ceramic capacitor having excellent moisture resistance and high thermomechanical strength.

上記課題を解決するために、本発明の積層セラミックコンデンサは、
内部電極と誘電体層が積層された積層体と、前記内部電極と接続するように前記積層体の表面に形成された外部電極とを備えた積層セラミックコンデンサにおいて、
前記外部電極は、前記積層体の主面に形成され、Niを含む第1の外部電極層と、
前記積層体の前記内部電極が引き出された端面と、前記第1の外部電極層の前記端面側の先端を含む領域とを覆い、前記第1の外部電極層と接合するとともに、前記内部電極と導通するように形成された、ガラス成分とCuとを含む第2の外部電極層と
を備え、
前記第1の外部電極層の、前記積層体の前記主面上に位置する領域であって、前記主面と前記端面によって形成される稜線付近の領域において、前記第1の外部電極層と前記第2の外部電極層とが接合しており、
前記内部電極の引き出し方向について見た場合における前記第1の外部電極層の、前記積層体の前記端面側の先端とは逆側の先端は、前記第2の外部電極層に覆われることなく露出しているとともに、
前記第1の外部電極層に含まれるNiが、前記稜線付近において、前記第2の外部電極層に拡散し、前記第2の外部電極層に含まれるCuと固溶しており、
前記第2の外部電極層が、前記第1の外部電極層を覆う部分の、前記内部電極の引き出し方向の寸法は、前記第1の外部電極層の前記内部電極の引き出し方向の寸法の3%以上50%以下であること
を特徴としている。
In order to solve the above problems, the multilayer ceramic capacitor of the present invention is used.
In a multilayer ceramic capacitor including a laminate in which an internal electrode and a dielectric layer are laminated, and an external electrode formed on the surface of the laminate so as to connect to the internal electrode.
The external electrode is formed on the main surface of the laminated body and contains a first external electrode layer containing Ni.
The end face from which the internal electrode of the laminated body is pulled out and the region including the tip of the first external electrode layer on the end face side are covered and joined to the first external electrode layer, and the internal electrode is formed. A second external electrode layer containing a glass component and Cu, which is formed so as to be conductive with the glass component, is provided.
In the region of the first external electrode layer located on the main surface of the laminated body, in the region near the ridge line formed by the main surface and the end surface, the first external electrode layer and the said. It is bonded to the second external electrode layer and
When looking at the pull-out direction of the internal electrode, the tip of the first external electrode layer opposite to the tip on the end face side of the laminated body is exposed without being covered by the second external electrode layer. While doing
Ni contained in the first external electrode layer diffuses into the second external electrode layer in the vicinity of the ridgeline and is solid-solved with Cu contained in the second external electrode layer .
The dimension in the pull-out direction of the internal electrode of the portion where the second external electrode layer covers the first external electrode layer is 3% of the dimension in the pull-out direction of the internal electrode of the first external electrode layer. It is characterized by being 50% or less.

また、前記Niの、前記第2の外部電極層への拡散距離は、前記第2の外部電極層が前記第1の外部電極層を覆う部分における前記第2の外部電極層の厚みの10%以上100%以下であることが好ましい。 The diffusion distance of Ni to the second external electrode layer is 10% of the thickness of the second external electrode layer in the portion where the second external electrode layer covers the first external electrode layer. It is preferably 100% or more and 100% or less.

Niの、第2の外部電極層への拡散距離が、第2の外部電極層が第1の外部電極層を覆う部分における第2の外部電極層の厚みの10%以上100%以下の範囲となるようにした場合、耐湿性を向上させるのに十分なNiの拡散距離を確保できる。 The diffusion distance of Ni to the second external electrode layer is in the range of 10% or more and 100% or less of the thickness of the second external electrode layer in the portion where the second external electrode layer covers the first external electrode layer. When this is done, a sufficient diffusion distance of Ni can be secured to improve the moisture resistance.

本発明の積層セラミックコンデンサにおいては、上述のように、
(a)外部電極が、積層体の主面に形成された、Niを含む第1の外部電極層と、積層体の内部電極が引き出された端面と、第1の外部電極層の端面側の先端を含む領域とを覆い、第1の外部電極層と接合するとともに、内部電極と導通するように形成された、ガラス成分とCuとを含む第2の外部電極層とを備えるとともに、
(b)第1の外部電極層の、積層体の前記主面上に位置する領域であって、主面と端面によって形成される稜線付近の領域において、第1の外部電極層と第2の外部電極層とが接合し、
(d)内部電極の引き出し方向について見た場合における第1の外部電極層の、積層体の端面側の先端とは逆側の先端が、第2の外部電極層に覆われることなく露出し、
(e)第1の外部電極層に含まれるNiが、上記稜線付近において、第2の外部電極層に拡散し、第2の外部電極層に含まれるCuと固溶した構成
を備えているので、耐湿性に優れ、かつ、熱機械強度の大きい、信頼性の高い積層セラミックコンデンサを得ることができる。
In the multilayer ceramic capacitor of the present invention, as described above,
(A) The first external electrode layer containing Ni formed on the main surface of the laminated body, the end face from which the internal electrode of the laminated body is drawn out, and the end face side of the first external electrode layer. It covers the region including the tip, is bonded to the first external electrode layer, and is provided with a second external electrode layer containing a glass component and Cu, which is formed so as to be conductive with the internal electrode.
(B) In the region of the first external electrode layer located on the main surface of the laminated body, in the region near the ridge line formed by the main surface and the end surface, the first external electrode layer and the second Bonded with the external electrode layer
(D) When looking at the pull-out direction of the internal electrode, the tip of the first external electrode layer opposite to the tip on the end face side of the laminate is exposed without being covered by the second external electrode layer.
(E) Ni contained in the first external electrode layer diffuses into the second external electrode layer in the vicinity of the ridgeline, and has a structure in which it is solid-dissolved with Cu contained in the second external electrode layer. It is possible to obtain a highly reliable multilayer ceramic capacitor having excellent moisture resistance and high thermomechanical strength.

すなわち、第1の外部電極層に含まれるNiが、上記稜線付近において、第2の外部電極層に拡散し、第2の外部電極層に含まれるCuと固溶しているので、積層セラミックコンデンサの耐湿信頼性が向上する。 That is, Ni contained in the first external electrode layer diffuses into the second external electrode layer in the vicinity of the ridgeline and is solid-dissolved with Cu contained in the second external electrode layer. Moisture resistance and reliability are improved.

また、第1の外部電極層の、積層体の端面側の先端とは逆側の先端が、第2の外部電極層に覆われることなく露出しているので、第1の外部電極層を構成するNiが第2の外部電極層に拡散、固溶することにより生じる応力の影響を抑えて、熱機械強度を向上させることが可能になる。
また、第2の外部電極層が、第1の外部電極層を覆う部分の、内部電極の引き出し方向の寸法を、第1の外部電極層の内部電極の引き出し方向の寸法の3%以上50%以下とすることにより、耐湿性を確保するために必要な、NiがCuに固溶した固溶層を十分に形成することが可能になり、本発明をより実効あらしめることができる。
Further, since the tip of the first external electrode layer opposite to the tip on the end face side of the laminated body is exposed without being covered by the second external electrode layer, the first external electrode layer is formed. It is possible to improve the thermomechanical strength by suppressing the influence of stress generated by the diffusion and solid dissolution of Ni in the second external electrode layer.
Further, the dimension of the portion where the second external electrode layer covers the first external electrode layer in the pull-out direction of the internal electrode is 3% or more and 50% of the dimension in the pull-out direction of the internal electrode of the first external electrode layer. By the following, it becomes possible to sufficiently form a solid solution layer in which Ni is solid-dissolved in Cu, which is necessary for ensuring moisture resistance, and the present invention can be made more effective.

また、第2の外部電極層がガラス成分を含むので、積層体との密着性が向上するため、この点からも耐湿信頼性が向上する。 Further, since the second external electrode layer contains a glass component, the adhesion to the laminated body is improved, and the moisture resistance reliability is also improved from this point as well.

本発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサの構成を示す正面断面図である。It is a front sectional view which shows the structure of the multilayer ceramic capacitor which concerns on one Embodiment (Embodiment 1) of this invention. 本発明の実施形態1にかかる積層セラミックコンデンサの外観構成を示す斜視図である。It is a perspective view which shows the appearance structure of the multilayer ceramic capacitor which concerns on Embodiment 1 of this invention. 本発明の他の実施形態(実施形態2)にかかる積層セラミックコンデンサにおける第1の外部電極層および第2の外部電極層の形状および要部の寸法を説明するための、要部断面を模式的に示す図である。A schematic cross section of a main part for explaining the shape of the first external electrode layer and the second external electrode layer and the dimensions of the main part in the multilayer ceramic capacitor according to another embodiment of the present invention (Embodiment 2). It is a figure shown in. (a)は本発明のさらに他の実施形態(実施形態3)にかかる積層セラミックコンデンサにおける第1の外部電極層および第2の外部電極層の構成を示す模式断面図であり、(b)は、(a)の領域Aを拡大して示す図であって、第1の外部電極層を構成するNiの、Cuを含む第2の外部電極層への拡散距離D2と、第2の外部電極の厚みVを示す図である。(A) is a schematic cross-sectional view showing the configuration of the first external electrode layer and the second external electrode layer in the multilayer ceramic capacitor according to still another embodiment (Embodiment 3) of the present invention, and (b) is a schematic cross-sectional view. , (A) is an enlarged view showing the diffusion distance D2 of Ni constituting the first external electrode layer to the second external electrode layer containing Cu, and the second external electrode. It is a figure which shows the thickness V of. 従来の積層セラミックコンデンサの構成を示す正面断面図である。It is a front sectional view which shows the structure of the conventional multilayer ceramic capacitor. 図5の積層セラミックコンデンサの領域Bを拡大して示す図である。FIG. 5 is an enlarged view showing a region B of the monolithic ceramic capacitor of FIG.

以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施形態1]
図1は、本発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサ50の構成を示す正面断面図、図2は積層セラミックコンデンサ50の外観構成を示す斜視図である。
Hereinafter, embodiments of the present invention will be shown, and the features of the present invention will be described in more detail.
[Embodiment 1]
FIG. 1 is a front sectional view showing a configuration of a multilayer ceramic capacitor 50 according to an embodiment (Embodiment 1) of the present invention, and FIG. 2 is a perspective view showing an external configuration of the multilayer ceramic capacitor 50.

この積層セラミックコンデンサ50は、図1および2に示すように、誘電体セラミックからなる複数の誘電体層1と、複数の内部電極2(2a,2b)とが積層された構造を有する積層体(セラミック素体)10と、積層体10の外表面に、内部電極2(2a,2b)と導通するように配設された一対の外部電極5(5a,5b)とを備えている。また、外部電極5(5a,5b)は、その表面に、めっき膜18を備えており、めっき膜18は、それぞれ、Niめっき膜16およびSnめっき膜17からなる2層構造を有している。 As shown in FIGS. 1 and 2, the multilayer ceramic capacitor 50 is a laminate having a structure in which a plurality of dielectric layers 1 made of a dielectric ceramic and a plurality of internal electrodes 2 (2a, 2b) are laminated. The ceramic body) 10 and a pair of external electrodes 5 (5a, 5b) arranged so as to be conductive with the internal electrodes 2 (2a, 2b) are provided on the outer surface of the laminated body 10. Further, the external electrodes 5 (5a, 5b) are provided with a plating film 18 on the surface thereof, and the plating film 18 has a two-layer structure composed of a Ni plating film 16 and a Sn plating film 17, respectively. ..

以下に、積層セラミックコンデンサを構成する各部につて、さらに詳しく説明する。
(1)積層体
積層体10は、第1の主面11aおよび第1の主面11aと対向する第2の主面11bと、第1の主面11aに直交する第1の端面21aおよび第1の端面21aと対向する第2の端面21bと、第1の端面11aに直交する第1の側面31aおよび第1の側面31aと対向する第2の側面31bとを備える直方体形状を有している。
なお、積層体10は、コーナー部および稜部に丸みがつけられていることが好ましい。
Hereinafter, each part constituting the monolithic ceramic capacitor will be described in more detail.
(1) Laminated body The laminated body 10 has a first main surface 11a, a second main surface 11b facing the first main surface 11a, and a first end surface 21a and a first surface orthogonal to the first main surface 11a. It has a rectangular parallelepiped shape including a second end surface 21b facing the end surface 21a of 1, a first side surface 31a orthogonal to the first end surface 11a, and a second side surface 31b facing the first side surface 31a. There is.
The laminated body 10 preferably has rounded corners and ridges.

積層体10の寸法は、特に限定されないが、積層体10の厚み寸法をT、長さ寸法をL、幅寸法をWとした場合に、T<W<L、(1/5)W≦T≦(1/2)W、または、T<0.3mmの要件が満たされるような薄型のものであってもよい。具体的には、0.05mm≦T<0.3mm、0.4mm≦L≦1mm、0.3mm≦W≦0.5mmであってもよい。
ただし、本発明において、積層体10の形状や寸法は特に限定されるものではなく、他の形状、寸法とすることも可能である。
The dimensions of the laminated body 10 are not particularly limited, but when the thickness dimension of the laminated body 10 is T, the length dimension is L, and the width dimension is W, T <W <L, (1/5) W ≦ T. It may be a thin one that satisfies the requirement of ≦ (1/2) W or T <0.3 mm. Specifically, 0.05 mm ≦ T <0.3 mm, 0.4 mm ≦ L ≦ 1 mm, and 0.3 mm ≦ W ≦ 0.5 mm may be used.
However, in the present invention, the shape and dimensions of the laminated body 10 are not particularly limited, and other shapes and dimensions can be used.

また、積層体10を構成する誘電体層1はセラミック材料から構成されている。セラミック材料としては、例えば、BaTiO3、CaTiO3、SrTiO3 、CaZrO3などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。なお、誘電体層1の厚みは、通常0.5μm以上10μm以下であることが好ましい。 Further, the dielectric layer 1 constituting the laminated body 10 is made of a ceramic material. As the ceramic material, for example, a dielectric ceramic containing Badio 3 , CaTIO 3 , SrTIO 3 , CaZrO 3, or the like as a main component can be used. Further, those in which sub-components such as Mn compound, Fe compound, Cr compound, Co compound and Ni compound are added to these main components may be used. The thickness of the dielectric layer 1 is usually preferably 0.5 μm or more and 10 μm or less.

なお、この実施形態1にかかる積層セラミックコンデンサにおいては、内部電極2が誘電体層1を介して対向する領域である有効部で容量が形成されるように構成されている。 In the multilayer ceramic capacitor according to the first embodiment, the internal electrode 2 is configured such that a capacitance is formed in an effective portion which is a region facing the dielectric layer 1 via the dielectric layer 1.

(2)内部電極
積層体10の内部には、略矩形状の複数の第1および第2の内部電極2a,2bが厚み方向Tに沿って等間隔に交互に配置されている。
第1および第2の内部電極2a,2bの端部は、積層体10の端面に露出している。具体的には、第1の内部電極2aの一方側の端部は、積層体10の第1の端面21aに引き出され、露出している。第2の内部電極2bの一方側の端部は、積層体10の第2の端面21bに引き出され、露出している。
(2) Internal Electrodes Inside the laminated body 10, a plurality of substantially rectangular first and second internal electrodes 2a and 2b are alternately arranged at equal intervals along the thickness direction T.
The ends of the first and second internal electrodes 2a and 2b are exposed on the end faces of the laminated body 10. Specifically, one end of the first internal electrode 2a is pulled out to the first end surface 21a of the laminated body 10 and is exposed. One end of the second internal electrode 2b is pulled out and exposed on the second end surface 21b of the laminated body 10.

第1および第2の内部電極2a,2bのそれぞれは、第1および第2の主面11a,11bと平行に配設されている。第1および第2の内部電極2a,2bは、厚み方向Tにおいて、誘電体層1を介して、主要部が互いに対向している。
第1および第2の内部電極2a,2bの厚さに特別の制約はないが、通常は、0.2μm以上2μm以下とすることが好ましい。
The first and second internal electrodes 2a and 2b are arranged in parallel with the first and second main surfaces 11a and 11b, respectively. The main portions of the first and second internal electrodes 2a and 2b face each other via the dielectric layer 1 in the thickness direction T.
The thickness of the first and second internal electrodes 2a and 2b is not particularly limited, but is usually preferably 0.2 μm or more and 2 μm or less.

第1および第2の内部電極2a,2bは、種々の導電材料により構成することができる。具体的には、第1および第2の内部電極2a,2bは、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の一種を含む、例えばAg−Pd合金などの合金により構成することができる。 The first and second internal electrodes 2a and 2b can be made of various conductive materials. Specifically, the first and second internal electrodes 2a and 2b include, for example, metals such as Ni, Cu, Ag, Pd and Au, and alloys such as Ag-Pd alloys containing one of these metals. Can be configured by

(3)外部電極
積層体10の表面上に設けられる外部電極5(5a,5b)は、積層体10の、第1および第2の内部電極2a,2bが露出した領域を覆うように配設されている。具体的に説明すると、外部電極5(5a,5b)は、
(a)積層体10の第1および第2の端面21a,21bを覆うとともに、
(b)積層体10の第1および第2の主面11a,11bの、積層体10の長さ方向(L方向)(内部電極2a,2bの引き出し方向に沿う方向)における両端側の領域を覆い、かつ、
(c)積層体10の第1および第2の側面31a,31bの、積層体10の長さ方向(L方向)における両端側の領域を覆うように配設されている。
(3) External Electrodes The external electrodes 5 (5a, 5b) provided on the surface of the laminated body 10 are arranged so as to cover the exposed regions of the first and second internal electrodes 2a, 2b of the laminated body 10. Has been done. Specifically, the external electrodes 5 (5a, 5b) are
(A) While covering the first and second end faces 21a and 21b of the laminated body 10,
(B) Regions on both ends of the first and second main surfaces 11a and 11b of the laminated body 10 in the length direction (L direction) of the laminated body 10 (direction along the pull-out direction of the internal electrodes 2a and 2b). Cover and
(C) The first and second side surfaces 31a and 31b of the laminated body 10 are arranged so as to cover the regions on both ends of the laminated body 10 in the length direction (L direction).

この外部電極5(5a,5b)は、第1の外部電極層15(15a,15b)と、第2の外部電極層25(25a,25b)とを備えている。
第1の外部電極層15(15a,15b)はNiを含む電極層であり、積層体10の主面11a,11bに形成されている。なお、この実施形態にかかる積層セラミックコンデンサでは、第1の外部電極層15(15a,15b)は、積層体10の主面11a,11bに形成されているが、積層体10の側面31a,31bにも形成することができる。
The external electrode 5 (5a, 5b) includes a first external electrode layer 15 (15a, 15b) and a second external electrode layer 25 (25a, 25b).
The first external electrode layer 15 (15a, 15b) is an electrode layer containing Ni, and is formed on the main surfaces 11a, 11b of the laminated body 10. In the multilayer ceramic capacitor according to this embodiment, the first external electrode layers 15 (15a, 15b) are formed on the main surfaces 11a, 11b of the laminate 10, but the side surfaces 31a, 31b of the laminate 10 are formed. Can also be formed.

また、外部電極5を構成する第2の外部電極層25(25a,25b)は、ガラス成分とCuを含む電極層であり、積層体10の端面21a,21bと、第1の外部電極層15(15a,15b)の、積層体10の長さ方向(L方向)両端側の領域を覆い、第1の外部電極層15(15a,15b)と接合するとともに、積層体10の側面31a,31bの、積層体10の長さ方向(L方向)両端側の領域を覆うように形成されている。ガラス成分とCuを含む第2の外部電極層25(25a,25b)を備えている。 The second external electrode layers 25 (25a, 25b) constituting the external electrode 5 are electrode layers containing a glass component and Cu, and the end faces 21a and 21b of the laminated body 10 and the first external electrode layer 15 The regions of (15a, 15b) on both ends in the length direction (L direction) of the laminate 10 are covered and joined to the first external electrode layer 15 (15a, 15b), and the side surfaces 31a, 31b of the laminate 10 are formed. Is formed so as to cover the regions on both ends in the length direction (L direction) of the laminated body 10. A second external electrode layer 25 (25a, 25b) containing a glass component and Cu is provided.

そして、第1の外部電極層と前記第2の外部電極層とは、第1の外部電極層15(15a,15b)の、積層体10の主面11a,11b上に位置する領域であって、主面11a,11bと端面21a,21bによって形成される稜線付近の領域において互いに接合している。 The first external electrode layer and the second external electrode layer are regions of the first external electrode layer 15 (15a, 15b) located on the main surfaces 11a, 11b of the laminated body 10. , The main surfaces 11a and 11b and the end surfaces 21a and 21b are joined to each other in the region near the ridgeline.

第1の外部電極層15(15a,15b)における積層体10の長手方向(L方向)の中央部側の先端、すなわち、積層体10の端面21a,21b側の先端とは逆側の先端は、第2の外部電極層25(25a,25b)に覆われることなく、第2の外部電極層25(25a,25b)から露出している。 The tip of the first external electrode layer 15 (15a, 15b) on the central portion side in the longitudinal direction (L direction) of the laminated body 10, that is, the tip opposite to the tip on the end faces 21a, 21b side of the laminated body 10 , It is exposed from the second external electrode layer 25 (25a, 25b) without being covered with the second external electrode layer 25 (25a, 25b).

そして、第1の外部電極層15(15a,15b)に含まれるNiが、稜線付近において、第2の外部電極層25(25a,25b)に拡散し、第2の外部電極層25(25a,25b)に含まれるCuと全固溶している。 Then, Ni contained in the first external electrode layer 15 (15a, 15b) diffuses to the second external electrode layer 25 (25a, 25b) near the ridgeline, and the second external electrode layer 25 (25a, 25a, It is completely solid-solved with Cu contained in 25b).

次に、第1の外部電極層15(15a,15b)と、第2の外部電極層25(25a,25b)について説明する。
(3−1)第1の外部電極層
第1の外部電極層15(15a,15b)を構成する導電成分としては、例えば、Niや、Niを含む合金を用いることができる。
また、第1の外部電極層15(15a,15b)は、無機結合材を含んでいることが望ましい。無機結合材は、積層体10に対する密着強度を高めるための成分である。
Next, the first external electrode layer 15 (15a, 15b) and the second external electrode layer 25 (25a, 25b) will be described.
(3-1) First External Electrode Layer As the conductive component constituting the first external electrode layer 15 (15a, 15b), for example, Ni or an alloy containing Ni can be used.
Further, it is desirable that the first external electrode layer 15 (15a, 15b) contains an inorganic binder. The inorganic binder is a component for increasing the adhesion strength to the laminate 10.

第1の外部電極層15(15a,15b)が積層体10と同時焼成されることにより形成される場合は、無機結合材として、積層体10を構成する誘電体層に含まれるセラミック材料と同種のセラミック材料または主成分が同じセラミック材料を用いることが好ましい。第1の外部電極層における無機結合材の含有量は、40体積%以上60体積%以下の範囲にあることが好ましい。 When the first external electrode layer 15 (15a, 15b) is formed by co-fired with the laminate 10, it is the same as the ceramic material contained in the dielectric layer constituting the laminate 10 as an inorganic binder. It is preferable to use the ceramic material of the above or a ceramic material having the same main component. The content of the inorganic binder in the first external electrode layer is preferably in the range of 40% by volume or more and 60% by volume or less.

また、第1の外部電極層15(15a,15b)の厚み(最も厚い部分)は、1μm以上20μm以下であることが好ましい。 Further, the thickness (thickest portion) of the first external electrode layer 15 (15a, 15b) is preferably 1 μm or more and 20 μm or less.

また、この第1の外部電極層15(15a,15b)は、内部電極と同時焼成する方法(コファイア)により形成することができる。 Further, the first external electrode layer 15 (15a, 15b) can be formed by a method (cofire) of simultaneous firing with the internal electrode.

(3−2)第2の外部電極層
第2の外部電極層25(25a,25b)を構成する導電成分としては、例えば、Cuや、Cuを含む合金を用いることができる。
(3-2) Second External Electrode Layer As the conductive component constituting the second external electrode layer 25 (25a, 25b), for example, Cu or an alloy containing Cu can be used.

第2の外部電極層25(25a,25b)は、無機結合材を含んでいることが望ましい。無機結合材は、積層体10に対する密着強度を高めるための成分である。無機結合材としては、例えば、ガラス成分を用いることができる。
第2の外部電極層25(25a,25b)における無機結合材の含有量は、15体積%以上35体積%以下の範囲にあることが好ましい。
The second external electrode layer 25 (25a, 25b) preferably contains an inorganic binder. The inorganic binder is a component for increasing the adhesion strength to the laminate 10. As the inorganic binder, for example, a glass component can be used.
The content of the inorganic binder in the second external electrode layer 25 (25a, 25b) is preferably in the range of 15% by volume or more and 35% by volume or less.

また、第2の外部電極層25(25a,25b)の厚み(最も厚い部分)は1〜20μmであることが好ましい。 The thickness (thickest portion) of the second external electrode layer 25 (25a, 25b) is preferably 1 to 20 μm.

この第2の外部電極層25(25a,25b)は導電性ペーストを塗布して焼き付けることにより形成することができる。
第2の外部電極層は、例えば、焼成後の積層体(セラミック素体)10に、導電性ペーストを塗布して、約700℃〜900℃で焼き付けることにより形成することができる。
The second external electrode layer 25 (25a, 25b) can be formed by applying a conductive paste and baking it.
The second external electrode layer can be formed, for example, by applying a conductive paste to the fired laminate (ceramic element body) 10 and baking it at about 700 ° C. to 900 ° C.

(3−3)めっき膜
外部電極5(5a,5b)は、第1の外部電極層15(15a,15b)および第2の外部電極層25(25a,25b)の表面に形成されるめっき膜を備えていることが好ましい。
この実施形態1にかかる積層セラミックコンデンサの外部電極5(5a,5b)は、上述のように、Niめっき膜16およびSnめっき膜17からなる2層構造のめっき膜18を備えている。
(3-3) Plating film The external electrode 5 (5a, 5b) is a plating film formed on the surfaces of the first external electrode layer 15 (15a, 15b) and the second external electrode layer 25 (25a, 25b). It is preferable to have.
As described above, the external electrodes 5 (5a, 5b) of the multilayer ceramic capacitor according to the first embodiment include a two-layered plating film 18 composed of a Ni plating film 16 and a Sn plating film 17.

なお、めっき膜を構成する材料(めっき金属)は、上述の例に限られるものではなく、Ni、Sn以外にも、例えば、Sn、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。 The material (plating metal) constituting the plating film is not limited to the above-mentioned example, and other than Ni and Sn, for example, Sn, Ag, Pd, Ag—Pd alloy, Au and the like can be used. it can.

また、めっき膜は、上記の例のように、2層構造(複数層構造)としてもよく、また、単一層構造としてもよい。さらに3層以上の複数層構造とすることも可能である。 Further, the plating film may have a two-layer structure (multi-layer structure) or a single-layer structure as in the above example. Further, it is possible to have a multi-layer structure having three or more layers.

また、めっき膜が単層構造である場合には、その単層厚みが、1μm以上10μm以下の範囲にあることが好ましい。複数層構造である場合には、複数層構造を構成する各めっき膜1層あたりの厚みが1μm以上10μm以下の範囲にあることが好ましい。 When the plating film has a single-layer structure, the thickness of the single layer is preferably in the range of 1 μm or more and 10 μm or less. In the case of a multi-layer structure, it is preferable that the thickness of each plating film constituting the multi-layer structure is in the range of 1 μm or more and 10 μm or less.

また、めっき膜18を設ける場合、第1の外部電極層15a,15bおよび第2の外部電極層25a,25bと、めっき膜18の間に、応力緩和用の導電性樹脂層が形成されていてもよい。 Further, when the plating film 18 is provided, a conductive resin layer for stress relaxation is formed between the first external electrode layers 15a and 15b and the second external electrode layers 25a and 25b and the plating film 18. May be good.

次に、本発明の実施形態1にかかる積層セラミックコンデンサの製造方法について説明する。
(1)誘電体層用のセラミックグリーンシート、内部電極用の導電性ペースト、第1の外部電極層用の導電性ペースト(Niを含む)、および第2の外部電極層用の導電性ペースト(Cuを含む)を準備する。
セラミックグリーンシートおよび各導電性ペーストには、バインダおよび溶剤が含まれるが、これらのバインダおよび溶剤については特に制約はなく、公知の種々の有機バインダや有機溶剤を用いることができる。
Next, a method for manufacturing the monolithic ceramic capacitor according to the first embodiment of the present invention will be described.
(1) Ceramic green sheet for dielectric layer, conductive paste for internal electrode, conductive paste (including Ni) for first external electrode layer, and conductive paste for second external electrode layer (1) (Including Cu) is prepared.
The ceramic green sheet and each conductive paste include a binder and a solvent, but the binder and the solvent are not particularly limited, and various known organic binders and organic solvents can be used.

(2)セラミックグリーンシート上に、例えば、スクリーン印刷、グラビア印刷などの方法により、内部電極用の導電性ペーストを所定のパターンとなるように印刷し、内部電極パターンを形成する。 (2) The conductive paste for the internal electrode is printed on the ceramic green sheet so as to have a predetermined pattern by a method such as screen printing or gravure printing to form the internal electrode pattern.

(3)内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層した後、さらにその上に内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。 (3) A predetermined number of ceramic green sheets for the outer layer on which the internal electrode pattern is not printed are laminated, and ceramic green sheets on which the internal electrode pattern is printed are sequentially laminated on the ceramic green sheets, and then the internal electrode pattern is printed on the ceramic green sheets. A predetermined number of ceramic green sheets for outer layers that have not been printed are laminated to prepare a mother laminate.

(4)マザー積層体の上下の両主面に、スクリーン印刷などにより、第1の外部電極層用の導電性ペースト(Niを含む)を印刷して、外部電極を構成する第1の外部電極層となる外部電極パターンを形成する。 (4) The first external electrode constituting the external electrode by printing the conductive paste (including Ni) for the first external electrode layer on both the upper and lower main surfaces of the mother laminate by screen printing or the like. Form a layered external electrode pattern.

(5)マザー積層体を所定の位置でカットし、所定のサイズの、生の(未焼成の)積層体を切り出す。このとき、バレル研磨などにより積層体のコーナー部や稜部に丸みをつけてもよい。 (5) The mother laminate is cut at a predetermined position, and a raw (unfired) laminate of a predetermined size is cut out. At this time, the corners and ridges of the laminate may be rounded by barrel polishing or the like.

(6)それから、未焼成の積層体を焼成する。焼成温度は、用いられるセラミック材料や導電材料にもよるが、通常は、900℃以上1300℃以下であることが好ましい。これによって、セラミックグリーンシート、内部電極用の導電性ペーストおよび第1の外部電極層用の導電性ペーストが同時焼成され、焼結済みで、第1の外部電極層を備えた積層体(セラミック素体)が得られる。 (6) Then, the unfired laminate is fired. The firing temperature depends on the ceramic material and the conductive material used, but is usually preferably 900 ° C. or higher and 1300 ° C. or lower. As a result, the ceramic green sheet, the conductive paste for the internal electrode and the conductive paste for the first external electrode layer are co-fired and sintered, and the laminate (ceramic element) provided with the first external electrode layer. Body) is obtained.

(7)焼成された積層体の両端面に、例えば、ディップ法などにより、第2外部電極層用の導電性ペースト(Cuを含む)を塗布して焼き付ける。これにより、積層体の両端面に第2の外部電極層が形成される。 (7) A conductive paste (including Cu) for the second external electrode layer is applied and baked on both end faces of the fired laminate by, for example, a dip method or the like. As a result, the second external electrode layer is formed on both end faces of the laminated body.

(8)その後、めっき処理を施し、第1の外部電極層および第2の外部電極層の表面に、下地めっき膜(例えばNiめっき膜)を形成する。めっき方法としては、電解めっき、無電解めっきのいずれのめっき方法を用いてもよい。ただし、無電解めっきを行う場合、めっき析出速度を向上させるためには、触媒などによる前処理が必要で、工程が複雑化する傾向があるため、通常は、電解めっきを採用することが好ましい。また、めっき工法としては、バレルめっき工法を用いることが好ましい。 (8) After that, a plating treatment is performed to form a base plating film (for example, a Ni plating film) on the surfaces of the first external electrode layer and the second external electrode layer. As the plating method, either electrolytic plating or electroless plating may be used. However, when electroless plating is performed, pretreatment with a catalyst or the like is required in order to improve the plating precipitation rate, which tends to complicate the process. Therefore, it is usually preferable to use electroplating. Further, as the plating method, it is preferable to use the barrel plating method.

(9)それから、必要に応じて、下地めっき膜上に1層以上の上層めっき膜(例えばSnめっき膜)を形成する。 (9) Then, if necessary, one or more upper layer plating films (for example, Sn plating film) are formed on the base plating film.

上述の方法により、本発明の積層セラミックコンデンサを確実に製造することができる。ただし、本発明の積層セラミックコンデンサの製造方法に特別の制約はなく、積層セラミック電子部品を製造方法として、公知の種々の工法を適用することが可能である。 By the above-mentioned method, the multilayer ceramic capacitor of the present invention can be reliably manufactured. However, there are no particular restrictions on the manufacturing method of the multilayer ceramic capacitor of the present invention, and various known construction methods can be applied using the multilayer ceramic electronic component as the manufacturing method.

<評価>
上述の方法で作製した、本発明の要件を備えた積層セラミックコンデンサ(実施例1の試料)について、耐湿負荷試験を行い、IR不良率を測定した。
なお、評価に供した積層セラミックコンデンサの構成(条件)、および、評価方法は以下の通りである。また、積層セラミックコンデンサの各部の寸法などは、いずれも焼成済みの積層体および外部電極を備えた積層セラミックコンデンサについてのものである。
<Evaluation>
A moisture-resistant load test was performed on a monolithic ceramic capacitor (sample of Example 1) having the requirements of the present invention produced by the above method, and the IR defect rate was measured.
The configuration (conditions) of the multilayer ceramic capacitor used for the evaluation and the evaluation method are as follows. Further, the dimensions and the like of each part of the multilayer ceramic capacitor are all for a laminated ceramic capacitor provided with a fired laminate and an external electrode.

(評価に供した積層セラミックコンデンサ(試料)の条件)
・素子厚(一対の内部電極の対向領域の誘電体層の厚み):1.2μm
・誘電体層を構成するセラミック材料:BaTiO3
・誘電体層の積層枚数:23枚
・最外層の内部電極の外側のセラミック層(外層)の厚み:30μm
(25層×1.2μm)
・容量:0.1μF
・定格電圧:6.3V
・寸法:L×W×T(1.0mm×0.5mm×0.15mm)
・第1の外部電極層の厚み:5μm(主面における厚み)
・第2の外部電極層の厚み:15μm(端面における厚み)
・下地めっき膜(Niめっき膜)の厚み:3μm
・上層めっき膜(Snめっき膜)の厚み:3μm
・積層体の焼成温度:1200℃ 2時間キープ
(Conditions for multilayer ceramic capacitor (sample) used for evaluation)
-Device thickness (thickness of the dielectric layer in the opposite region of the pair of internal electrodes): 1.2 μm
-Ceramic material that constitutes the dielectric layer: BaTIO 3
-Number of laminated dielectric layers: 23-Thickness of ceramic layer (outer layer) outside the inner electrode of the outermost layer: 30 μm
(25 layers x 1.2 μm)
・ Capacity: 0.1 μF
-Rated voltage: 6.3V
-Dimensions: L x W x T (1.0 mm x 0.5 mm x 0.15 mm)
-Thickness of the first external electrode layer: 5 μm (thickness on the main surface)
-Thickness of the second external electrode layer: 15 μm (thickness at the end face)
-Thickness of base plating film (Ni plating film): 3 μm
-Thickness of upper plating film (Sn plating film): 3 μm
-Baking temperature of the laminate: Keep at 1200 ° C for 2 hours

(比較用の試料)
上述の本発明の要件を備えた積層セラミックコンデンサ(実施例1の試料)における第1の外部電極層および第2の外部電極層に含まれる金属の種類を異ならせて、本発明の要件を備えていない比較例1〜3の積層セラミックコンデンサ(試料)を作製した。そして、この比較例1〜3の試料についても、上述の本発明の要件を備えた積層セラミックコンデンサと同様に耐湿負荷試験を行い、IR不良率を測定した。
(Sample for comparison)
The requirements of the present invention are provided by different types of metals contained in the first external electrode layer and the second external electrode layer in the multilayer ceramic capacitor (sample of Example 1) having the above-mentioned requirements of the present invention. The multilayer ceramic capacitors (samples) of Comparative Examples 1 to 3 which were not used were prepared. Then, the samples of Comparative Examples 1 to 3 were also subjected to a moisture resistance load test in the same manner as the multilayer ceramic capacitor having the above-mentioned requirements of the present invention, and the IR defect rate was measured.

耐湿負荷試験は、125℃、95%RH、3.2V、72hの条件で行った。そして、試験後に、室温における絶縁抵抗を測定し、1MΩ以下となったものを不良と判定した。
なお、耐湿負荷試験は、試料数を20個(n=20)とし、試験に供した試料の数と、不良と判定された試料数からIR不良率を求めた。
The moisture resistance load test was performed under the conditions of 125 ° C., 95% RH, 3.2 V, and 72 h. Then, after the test, the insulation resistance at room temperature was measured, and the one having 1 MΩ or less was judged to be defective.
In the moisture resistance load test, the number of samples was 20 (n = 20), and the IR defect rate was determined from the number of samples used in the test and the number of samples determined to be defective.

また、実施例1および比較例1〜3の各試料の、第1および第2の外部電極層を構成する金属材料(Ni、Cu)の同定、合金状態(全率固溶など)の解析は、FE−WDXを用いて、以下の条件で行った。 Further, identification of the metal materials (Ni, Cu) constituting the first and second external electrode layers and analysis of the alloy state (total rate solid dissolution, etc.) of each sample of Examples 1 and Comparative Examples 1 to 3 are performed. , FE-WDX was used under the following conditions.

FE−WDX(装置名:日本電子JXA−8500F)
加速電圧:15.0kV
照射電流:5×10−8A
(定性分析の条件)
ビーム径:φ0μm
DwellTime(取り込み時間):200ms
FE−WDXにて、選定した金属の定性分析を行う。
FE-WDX (Device name: JEOL JXA-8500F)
Acceleration voltage: 15.0kV
Irradiation current: 5 × 10-8A
(Conditions for qualitative analysis)
Beam diameter: φ0 μm
DwellTime (capture time): 200 ms
Qualitative analysis of the selected metal is performed by FE-WDX.

なお、金属間の合金状態については、「金属便覧」(日本金属学会より出版)の金属間の合金状態図を参照して評価した。
上述のようにして行った実施例1の試料と、比較例1〜3の試料についての、合金状態の解析結果、IR不良率、および総合評価の結果を表1に示す。
The intermetallic alloy state was evaluated with reference to the intermetallic alloy phase diagram in the "Metal Handbook" (published by the Japan Institute of Metals).
Table 1 shows the results of alloy state analysis, IR defect rate, and comprehensive evaluation of the sample of Example 1 and the samples of Comparative Examples 1 to 3 performed as described above.

Figure 0006854593
Figure 0006854593

表1に示すように、第1の外部電極層がNi、第2の外部電極層がCuである本発明の実施例1の試料の場合、合金状態が全率固溶型であり、IR不良の発生が認められないことが確認された。 As shown in Table 1, in the case of the sample of Example 1 of the present invention in which the first external electrode layer is Ni and the second external electrode layer is Cu, the alloy state is a total solid solution type and IR is defective. It was confirmed that the occurrence of was not observed.

これに対し、第1の外部電極層がAg、第2の外部電極層がCuである比較例1の試料の場合、合金状態が共晶型であり、IR不良率が30%と高いことが確認された。 On the other hand, in the case of the sample of Comparative Example 1 in which the first external electrode layer is Ag and the second external electrode layer is Cu, the alloy state is eutectic and the IR defect rate is as high as 30%. confirmed.

また、第1の外部電極層がTi、第2の外部電極層がCuである比較例2の試料の場合、第1と第2の外部電極層の接合部に金属間化合物が生成しており、IR不良率が25%と高いことが確認された。 Further, in the case of the sample of Comparative Example 2 in which the first external electrode layer is Ti and the second external electrode layer is Cu, an intermetallic compound is generated at the junction between the first and second external electrode layers. , It was confirmed that the IR defect rate was as high as 25%.

さらに、第1の外部電極層および第2の外部電極層がいずれもCuである比較例3の試料の場合、第1と第2の外部電極層の接合部は同種金属どうしの接合であることから、接合部に合金は生成せず、IR不良率が10%と高いことが確認された。 Further, in the case of the sample of Comparative Example 3 in which the first external electrode layer and the second external electrode layer are both Cu, the joint portion between the first and second external electrode layers is a bond between the same types of metals. Therefore, it was confirmed that no alloy was formed at the joint and the IR defect rate was as high as 10%.

これらの結果から、本発明のように、第1の外部電極層にNiを用い、第2の外部電極層にCuを用いた場合には、第1の外部電極層のNiが第2の外部電極層に拡散してCuと固溶し、第1と第2の外部電極層の接合部に全率固溶型の拡散層(合金層)が形成され、これが耐湿性の向上に寄与することが確認された。 From these results, when Ni is used for the first external electrode layer and Cu is used for the second external electrode layer as in the present invention, Ni in the first external electrode layer is the second external. It diffuses into the electrode layer and dissolves in Cu, forming a 100% solid solution type diffusion layer (alloy layer) at the joint between the first and second external electrode layers, which contributes to the improvement of moisture resistance. Was confirmed.

また、本発明の実施例1にかかる積層セラミックコンデンサでは、図1に示すように、第1の外部電極層15(15a,15b)における、積層体10の長さ方向(L方向)の中央部側の先端、すなわち、積層体10の端面21a,21b側の先端とは逆側の先端が、第2の外部電極層25(25a,25b)から露出しているため、第1の外部電極層の露出している部分では、金属の相互拡散による応力が発生せず、熱機械強度(たわみ強度)が劣化することが抑制される。 Further, in the multilayer ceramic capacitor according to the first embodiment of the present invention, as shown in FIG. 1, the central portion of the laminated body 10 in the length direction (L direction) in the first external electrode layer 15 (15a, 15b). Since the tip on the side, that is, the tip on the side opposite to the tip on the end faces 21a, 21b side of the laminated body 10, is exposed from the second external electrode layer 25 (25a, 25b), the first external electrode layer In the exposed portion of the metal, stress due to mutual diffusion of metals is not generated, and deterioration of thermomechanical strength (deflection strength) is suppressed.

したがって、本発明の要件を備えることにより、耐湿性に優れ、かつ、熱機械強度の大きい、信頼性の高い積層セラミックコンデンサを得ることができる。 Therefore, by satisfying the requirements of the present invention, it is possible to obtain a highly reliable multilayer ceramic capacitor having excellent moisture resistance and high thermomechanical strength.

[実施形態2]
この実施形態2では、第2の外部電極層25(25a,25b)の、積層体10の長さ方向(L方向)の寸法がE(図3参照)である第1の外部電極層15(15a,15b)を覆う部分の、積層体10の長さ方向(L方向)の寸法D1(図3参照)を、表2に示す値となるようにした実施例2−1,2−2,2−3,2−4および2−5の試料と、比較例4および5の試料を作製した。
[Embodiment 2]
In the second embodiment, the first external electrode layer 15 (see FIG. 3) in which the dimension of the second external electrode layer 25 (25a, 25b) in the length direction (L direction) of the laminated body 10 is E (see FIG. 3). Examples 2-1, 2-2, in which the dimension D1 (see FIG. 3) of the laminated body 10 in the length direction (L direction) of the portion covering 15a, 15b) is set to the value shown in Table 2. Samples of 2-3, 2-4 and 2-5 and samples of Comparative Examples 4 and 5 were prepared.

そして、これらの試料について、耐湿負荷試験を行い、IR不良率を測定した。なお、耐湿負荷試験は実施形態1の場合と同様の方法および条件で実施した。 Then, these samples were subjected to a moisture resistance load test, and the IR defect rate was measured. The moisture resistance load test was carried out by the same method and conditions as in the case of the first embodiment.

また、以下に説明する方法で熱衝撃サイクル試験を行って、各実施例および各比較例のクラック発生率を測定した。 Moreover, the thermal shock cycle test was performed by the method described below, and the crack occurrence rate of each Example and each Comparative Example was measured.

熱衝撃サイクル試験を行うにあたっては、まず、以下の条件で、各試料を基板にはんだ実装する。
評価基板:FR44層基板0.8mm厚
はんだ厚み:100μm
リフロー温度:255℃
In conducting the thermal shock cycle test, first, each sample is solder-mounted on the substrate under the following conditions.
Evaluation board: FR44 layer board 0.8 mm thick Solder thickness: 100 μm
Reflow temperature: 255 ° C

それから、上述の各試料について、−55℃/80℃のそれぞれの温度条件で 30分間保持するサイクルを200回繰り返して行う。
その後、各試料について、長さL方向と厚みT方向で規定される面(LT面)を、幅W方向の中央部まで研磨し、露出した研磨面を観察して、クラックの発生の認められた試料の数を調べ、クラック発生率を求めた。試料数は10個(n=10)とした。
Then, for each of the above-mentioned samples, a cycle of holding for 30 minutes at each temperature condition of −55 ° C./80 ° C. is repeated 200 times.
After that, for each sample, the surface (LT surface) defined in the length L direction and the thickness T direction was polished to the central portion in the width W direction, and the exposed polished surface was observed, and cracks were observed. The number of samples was examined to determine the crack occurrence rate. The number of samples was 10 (n = 10).

なお、各試料(積層セラミックコンデンサ)についての、
(a)第2の外部電極層の、積層体の長さ方向の寸法Eおよび
(b)第2の外部電極層の、第1の外部電極層を覆う部分の、積層体の長さ方向の寸法D1
の測定方法は、以下のとおりである。
For each sample (multilayer ceramic capacitor),
(A) Dimension E of the second external electrode layer in the length direction of the laminated body and (b) The portion of the second external electrode layer covering the first external electrode layer in the length direction of the laminated body. Dimension D1
The measuring method of is as follows.

まず、各試料(積層セラミックコンデンサ)(n=5)の長さL方向と厚みT方向で規定される面(LT面)を、幅W方向の中央部まで研磨する。
研磨面における第1の外部電極層15を、SEMにより3000倍で観察し、積層体10の端面側に位置する一端から、積層体10の長さL方向の中央部側に位置する他端まで距離を測定し、この測定結果の平均値(n=5)を、第1の外部電極層15の長さEとした。
First, the surface (LT surface) defined by the length L direction and the thickness T direction of each sample (multilayer ceramic capacitor) (n = 5) is polished to the central portion in the width W direction.
The first external electrode layer 15 on the polished surface is observed by SEM at a magnification of 3000, and from one end located on the end face side of the laminated body 10 to the other end located on the central portion side in the length L direction of the laminated body 10. The distance was measured, and the average value (n = 5) of this measurement result was defined as the length E of the first external electrode layer 15.

また、同様に、研磨面における第2の外部電極層25を、SEMにより3000倍で観察し、積層体10の端面21a,21b側に位置し、積層体10の厚みT方向において第1の外部電極層15と重なる部分から、積層体10の長さL方向の中央部側に位置する他端まで距離を測定し、この測定結果の平均値(n=5)をD1とした。 Similarly, the second external electrode layer 25 on the polished surface is observed by SEM at a magnification of 3000, and is located on the end faces 21a and 21b of the laminated body 10, and is located on the end faces 21a and 21b of the laminated body 10 in the thickness T direction of the laminated body 10. The distance was measured from the portion overlapping with the electrode layer 15 to the other end located on the central portion side in the length L direction of the laminated body 10, and the average value (n = 5) of the measurement results was defined as D1.

上述のようにして測定した、EおよびD1の値、D1/Eの値、耐湿負荷試験におけるIR不良率、および熱衝撃サイクル試験におけるクラック発生率を表2に示す。 Table 2 shows the values of E and D1, the values of D1 / E, the IR defect rate in the moisture resistance load test, and the crack occurrence rate in the thermal shock cycle test measured as described above.

Figure 0006854593
Figure 0006854593

表2に示すように、第1の外部電極層を覆う部分の、内部電極の引き出し方向に沿う方向の寸法D1が、第1の外部電極層の内部電極の引き出し方向に沿う方向の寸法Eの3%以上50%以下(すなわち、D1/E:3%以上50%以下)である、実施例2−1,2−2および2−3の試料の場合、IR不良率およびクラック発生率が0%であることが確認された。
また、D1/E:15%である実施例2−4およびD1/E:45%である実施例2−5の試料の場合も、IR不良率およびクラック発生率が0%であることが確認された。
As shown in Table 2, the dimension D1 of the portion covering the first external electrode layer in the direction along the pull-out direction of the internal electrode is the dimension E in the direction along the pull-out direction of the internal electrode of the first external electrode layer. In the case of the samples of Examples 2-1, 2-2 and 2-3, which are 3% or more and 50% or less (that is, D1 / E: 3% or more and 50% or less), the IR defect rate and the crack occurrence rate are 0. It was confirmed that it was%.
It was also confirmed that the IR defect rate and the crack occurrence rate were 0% in the samples of Example 2-4 having D1 / E: 15% and Example 2-5 having D1 / E: 45%. Was done.

これに対し、D1/E:0%の比較例4の試料(第1の外部電極層の、積層体の端面側の先端を含む領域が第2の外部電極層により覆われているという本発明の基本的な要件を備えていない試料)では、熱衝撃サイクル試験におけるクラック発生率は0%であったが、耐湿負荷試験におけるIR不良率が10%で好ましくないことが確認された。 On the other hand, in the sample of Comparative Example 4 having D1 / E: 0% (the present invention in which the region of the first external electrode layer including the tip on the end face side of the laminated body is covered with the second external electrode layer. The crack generation rate in the thermal shock cycle test was 0%, but the IR defect rate in the moisture resistance load test was 10%, which was confirmed to be unfavorable.

また、D1/E:100%の比較例5の試料(第1の外部電極層の、積層体の端面側の先端とは逆側の先端は、第2の外部電極層に覆われることなく露出しているという本発明の基本的な要件を備えていない試料)では、耐湿負荷試験におけるIR不良率は0%であったが、熱衝撃サイクル試験におけるクラック発生率30%で好ましくないことが確認された。 Further, the sample of Comparative Example 5 having D1 / E: 100% (the tip of the first external electrode layer opposite to the tip on the end face side of the laminate is exposed without being covered by the second external electrode layer. In the sample that does not have the basic requirement of the present invention, that is, the IR defect rate in the moisture resistance load test was 0%, but it was confirmed that the crack occurrence rate of 30% in the thermal shock cycle test was not preferable. Was done.

この実施形態2の結果から、D1/Eが3%以上50%以下の範囲で、IR不良率およびクラック発生率に関し、好ましい結果が得られることが好ましいことが確認された。
すなわち、第2の外部電極層が第1の外部電極層をまったく覆っていない比較例4の場合には、耐湿負荷試験におけるIR不良が発生し、また、第2の外部電極層が第1の外部電極層の全体を覆っている(第1の外部電極層の一部を露出させていない)比較例5の場合には、熱衝撃サイクル試験においてクラックが発生し、好ましくないことが確認された。
From the results of the second embodiment, it was confirmed that it is preferable to obtain favorable results regarding the IR defect rate and the crack occurrence rate in the range of D1 / E of 3% or more and 50% or less.
That is, in the case of Comparative Example 4 in which the second external electrode layer does not cover the first external electrode layer at all, IR failure occurs in the moisture resistance load test, and the second external electrode layer is the first. In the case of Comparative Example 5 which covers the entire external electrode layer (a part of the first external electrode layer is not exposed), cracks were generated in the thermal shock cycle test, and it was confirmed that it was not preferable. ..

[実施形態3]
第1の外部電極層と第2の外部電極層の接合部における、第1の外部電極層を構成するNiの、Cuを含む第2の外部電極層への拡散距離D2を異ならせた、実施例3−1,3−2,3−3および3−4の試料と、比較例6の試料とを作製した。なお、各試料は、上記実施形態1の方法に準じる方法で作製した(図4参照)。
[Embodiment 3]
At the joint between the first external electrode layer and the second external electrode layer, the diffusion distance D2 of Ni constituting the first external electrode layer to the second external electrode layer containing Cu was different. Samples of Examples 3-1, 3-2, 3-3 and 3-4 and samples of Comparative Example 6 were prepared. Each sample was prepared by a method according to the method of the first embodiment (see FIG. 4).

ただし、拡散距離D2を異ならせるにあたっては、第2の外部電極層を焼き付ける際の温度を300℃〜700℃の範囲で変化させることにより、第1の外部電極層を構成するNiの、Cuを含む第2の外部電極層への拡散距離D2を変化させた。 However, in order to make the diffusion distance D2 different, the temperature at which the second external electrode layer is baked is changed in the range of 300 ° C. to 700 ° C. to change the Cu of Ni constituting the first external electrode layer. The diffusion distance D2 to the second external electrode layer including was changed.

なお、図4(a)は、実施形態3にかかる積層セラミックコンデンサにおける第1の外部電極層15および第2の外部電極層25の構成を示す模式断面図であり、図4(b)は、図4(a)の領域Aを拡大して示す図であって、第1の外部電極層を構成するNiの、Cuを含む第2の外部電極層への拡散距離D2と、第2の外部電極25の厚みVを示す図である。 Note that FIG. 4A is a schematic cross-sectional view showing the configuration of the first external electrode layer 15 and the second external electrode layer 25 in the multilayer ceramic capacitor according to the third embodiment, and FIG. 4B is a schematic cross-sectional view showing the configuration of the first external electrode layer 15 and the second external electrode layer 25. FIG. 4A is an enlarged view showing the region A of FIG. 4A, in which the diffusion distance D2 of Ni constituting the first external electrode layer to the second external electrode layer containing Cu and the second external electrode layer are shown. It is a figure which shows the thickness V of the electrode 25.

そして、用意した各試料について耐湿負荷試験を行い、各実施例の試料および比較例の試料のIR不良率を測定した。耐湿負荷試験は実施形態1の場合と同様に試料数を20個として、同じ方法および条件で実施した。 Then, a moisture resistance load test was performed on each of the prepared samples, and the IR defect rate of the sample of each example and the sample of the comparative example was measured. The moisture resistance load test was carried out under the same method and conditions with 20 samples as in the case of the first embodiment.

なお、第2の外部電極層の第1の外部電極層への回り込み部、すなわち、積層体の端面から、積層体の主面に位置する第1の外部電極層を覆うように形成されている領域(接合部)の第2の外部電極層の厚み、および、第1および第2の外部電極層の接合部における、第1の外部電極層を構成するNiの、Cuを含む第2の外部電極層への拡散距離D2は、以下の装置を用いてマッピング分析を行うことにより求めた。 It should be noted that the second external electrode layer is formed so as to cover the first external electrode layer located on the main surface of the laminated body from the wraparound portion to the first external electrode layer, that is, the end surface of the laminated body. The thickness of the second external electrode layer of the region (joint portion), and the second outer surface containing Cu of Ni constituting the first external electrode layer at the joint portion of the first and second external electrode layers. The diffusion distance D2 to the electrode layer was determined by performing mapping analysis using the following device.

FE−WDX(装置名:日本電子JXA−8500F)
加速電圧:15.0kV
照射電流:5×10-8
分析深さ:1〜2μm
測定可能元素:B〜U <マッピング分析>
ピクセル数(画素数):256×256
ピクセルサイズ:0.1303(3000倍)
Dwell Time(1つの画素での取り込み時間):40ms
スキャン方法 :ビーム
FE-WDX (Device name: JEOL JXA-8500F)
Acceleration voltage: 15.0kV
Irradiation current: 5 × 10 -8 A
Analytical depth: 1-2 μm
Measurable elements: B to U <Mapping analysis>
Number of pixels (number of pixels): 256 x 256
Pixel size: 0.1303 (3000 times)
Dwell Time (capture time in one pixel): 40 ms
Scan method: Beam

接合部における第2の外部電極層の厚みV、NiとCuの拡散距離D2、およびD2/Vと、耐湿負荷試験におけるIR不良率を表3に示す。 Table 3 shows the thickness V of the second external electrode layer at the joint, the diffusion distances D2 and D2 / V of Ni and Cu, and the IR defect rate in the moisture resistance load test.

Figure 0006854593
Figure 0006854593

表3に示すように、第1および第2の外部電極層の接合部における第2の外部電極層の厚みVに対する、Niの拡散距離D2の割合(D2/V)の値が、10%以上100%以下の実施例3−1,3−2,3−3および3−4の試料の場合、IR不良率は0%であることが確認された。 As shown in Table 3, the value of the ratio (D2 / V) of the diffusion distance D2 of Ni to the thickness V of the second external electrode layer at the junction of the first and second external electrode layers is 10% or more. In the case of the samples of Examples 3-1, 3-2, 3-3 and 3-4 of 100% or less, the IR defect rate was confirmed to be 0%.

これに対し、D2/V:0%の比較例6の試料(Niが第2の外部電極層に拡散しているという本発明の基本的な要件を備えていない試料)では、耐湿負荷試験におけるIR不良率が10%で好ましくないことが確認された。 On the other hand, in the sample of Comparative Example 6 having D2 / V: 0% (a sample that does not have the basic requirement of the present invention that Ni is diffused in the second external electrode layer), the moisture resistance load test is performed. It was confirmed that the IR defect rate was 10%, which was not preferable.

なお、本発明は上記の各実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to each of the above embodiments, and various applications and modifications can be added within the scope of the invention.

1 誘電体層
2(2a,2b) 内部電極
5(5a,5b) 外部電極層
10 積層体
11a 積層体の第1の主面
11b 積層体の第2の主面
15(15a,15b) 第1の外部電極層
16 Niめっき膜
17 Snめっき膜
18 めっき膜
21a 積層体の第1の端面
21b 積層体の第2の端面
25(25a,25b) 第2の外部電極層
31a 積層体の第1の側面
31b 積層体の第2の側面
50 積層セラミックコンデンサ
L 積層セラミックコンデンサの長さ
T 積層セラミックコンデンサの高さ
W 積層セラミックコンデンサの幅
D1 第2の外部電極層の、第1の外部電極層を覆う部分の積層体の長さ方向(L方向)の寸法
D2 Niの拡散距離
V 第2の外部電極の厚み
1 Capacitor layer 2 (2a, 2b) Internal electrode 5 (5a, 5b) External electrode layer 10 Laminated body 11a First main surface of the laminated body 11b Second main surface of the laminated body 15 (15a, 15b) First External electrode layer 16 Ni plating film 17 Sn plating film 18 Plating film 21a First end face of laminated body 21b Second end face of laminated body 25 (25a, 25b) Second external electrode layer 31a First end face of laminated body Side surface 31b Second side surface of the laminate 50 Multilayer ceramic capacitor L Length of multilayer ceramic capacitor T Height of multilayer ceramic capacitor W Width of multilayer ceramic capacitor D1 Covers the first external electrode layer of the second external electrode layer Dimensions in the length direction (L direction) of the laminated body of the part D2 Ni diffusion distance V Thickness of the second external electrode

Claims (2)

内部電極と誘電体層が積層された積層体と、前記内部電極と接続するように前記積層体の表面に形成された外部電極とを備えた積層セラミックコンデンサにおいて、
前記外部電極は、前記積層体の主面に形成され、Niを含む第1の外部電極層と、
前記積層体の前記内部電極が引き出された端面と、前記第1の外部電極層の前記端面側の先端を含む領域とを覆い、前記第1の外部電極層と接合するとともに、前記内部電極と導通するように形成された、ガラス成分とCuとを含む第2の外部電極層と
を備え、
前記第1の外部電極層の、前記積層体の前記主面上に位置する領域であって、前記主面と前記端面によって形成される稜線付近の領域において、前記第1の外部電極層と前記第2の外部電極層とが接合しており、
前記内部電極の引き出し方向について見た場合における前記第1の外部電極層の、前記積層体の前記端面側の先端とは逆側の先端は、前記第2の外部電極層に覆われることなく露出しているとともに、
前記第1の外部電極層に含まれるNiが、前記稜線付近において、前記第2の外部電極層に拡散し、前記第2の外部電極層に含まれるCuと固溶しており、
前記第2の外部電極層が、前記第1の外部電極層を覆う部分の、前記内部電極の引き出し方向の寸法は、前記第1の外部電極層の前記内部電極の引き出し方向の寸法の3%以上50%以下であること
を特徴とする積層セラミックコンデンサ。
In a multilayer ceramic capacitor including a laminate in which an internal electrode and a dielectric layer are laminated, and an external electrode formed on the surface of the laminate so as to connect to the internal electrode.
The external electrode is formed on the main surface of the laminated body and contains a first external electrode layer containing Ni.
The end face from which the internal electrode of the laminated body is pulled out and the region including the tip of the first external electrode layer on the end face side are covered and joined to the first external electrode layer, and the internal electrode is formed. A second external electrode layer containing a glass component and Cu, which is formed so as to be conductive with the glass component, is provided.
In the region of the first external electrode layer located on the main surface of the laminated body, in the region near the ridge line formed by the main surface and the end surface, the first external electrode layer and the said. It is bonded to the second external electrode layer and
When looking at the pull-out direction of the internal electrode, the tip of the first external electrode layer opposite to the tip on the end face side of the laminated body is exposed without being covered by the second external electrode layer. While doing
Ni contained in the first external electrode layer diffuses into the second external electrode layer in the vicinity of the ridgeline and is solid-solved with Cu contained in the second external electrode layer .
The dimension in the pull-out direction of the internal electrode of the portion where the second external electrode layer covers the first external electrode layer is 3% of the dimension in the pull-out direction of the internal electrode of the first external electrode layer. A monolithic ceramic capacitor characterized by being 50% or more and 50% or less.
前記Niの、前記第2の外部電極層への拡散距離は、前記第2の外部電極層が前記第1の外部電極層を覆う部分における前記第2の外部電極層の厚みの10%以上100%以下であることを特徴とする請求項記載の積層セラミックコンデンサ。 The diffusion distance of Ni to the second external electrode layer is 100% or more of 10% or more of the thickness of the second external electrode layer in the portion where the second external electrode layer covers the first external electrode layer. multilayer ceramic capacitor according to claim 1, wherein the% or less.
JP2016099537A 2015-07-14 2016-05-18 Multilayer ceramic capacitors Active JP6854593B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/191,990 US9978518B2 (en) 2015-07-14 2016-06-24 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015140603 2015-07-14
JP2015140603 2015-07-14

Publications (2)

Publication Number Publication Date
JP2017022365A JP2017022365A (en) 2017-01-26
JP6854593B2 true JP6854593B2 (en) 2021-04-07

Family

ID=57890135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099537A Active JP6854593B2 (en) 2015-07-14 2016-05-18 Multilayer ceramic capacitors

Country Status (1)

Country Link
JP (1) JP6854593B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988122B2 (en) * 2017-03-23 2022-01-05 Tdk株式会社 Ceramic electronic components
KR102101933B1 (en) 2018-09-06 2020-04-20 삼성전기주식회사 Multi-layered ceramic electronic componentthe
JP6965865B2 (en) * 2018-11-08 2021-11-10 株式会社村田製作所 Ceramic electronic components and manufacturing methods for ceramic electronic components
JP7196732B2 (en) * 2019-03-28 2022-12-27 株式会社村田製作所 Multilayer ceramic capacitor and method for manufacturing the same
JP7396191B2 (en) * 2020-05-01 2023-12-12 株式会社村田製作所 Ceramic electronic components and methods of manufacturing ceramic electronic components
KR20230086074A (en) 2021-12-08 2023-06-15 삼성전기주식회사 Multi-layer capacitor
WO2024024193A1 (en) * 2022-07-28 2024-02-01 株式会社村田製作所 Multilayer ceramic electronic component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201636A (en) * 1993-12-30 1995-08-04 Taiyo Yuden Co Ltd Multilayer electronic device and its production
JPH1187167A (en) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd Paste for terminal electrode and ceramic electronic component using the same and its manufacture
JP3397125B2 (en) * 1998-03-12 2003-04-14 株式会社村田製作所 Electronic components
JP2009170706A (en) * 2008-01-17 2009-07-30 Taiyo Yuden Co Ltd Multilayer electronic component
JP5589891B2 (en) * 2010-05-27 2014-09-17 株式会社村田製作所 Ceramic electronic component and method for manufacturing the same
WO2013108533A1 (en) * 2012-01-19 2013-07-25 株式会社村田製作所 Ceramic electronic component
JP2014203862A (en) * 2013-04-02 2014-10-27 パナソニック株式会社 Ceramic electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
JP2017022365A (en) 2017-01-26

Similar Documents

Publication Publication Date Title
JP6854593B2 (en) Multilayer ceramic capacitors
US9978518B2 (en) Multilayer ceramic capacitor
US10510486B2 (en) Multilayer ceramic electronic component
JP2021119609A (en) Multilayer ceramic electronic component
KR101794753B1 (en) Multilayer ceramic capacitor
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
JP6679964B2 (en) Monolithic ceramic capacitors
JP6020503B2 (en) Multilayer ceramic electronic components
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
US10418180B2 (en) Electronic component and manufacturing method for the same
JP6020502B2 (en) Multilayer ceramic electronic components
JP2021111659A (en) Multilayer ceramic capacitor
US11114243B2 (en) Multilayer ceramic capacitor and method for producing the same
JP2021150300A (en) Multilayer ceramic capacitor
US11646160B2 (en) Electronic component
JP2020167231A (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2022067608A (en) Multilayer electronic component
JP2019212727A (en) Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
US20180137976A1 (en) Electronic component and method for manufacturing same
JP2020161785A (en) Multilayered capacitor
JP2021150301A (en) Multilayer ceramic capacitor
US20220262566A1 (en) Multilayer ceramic capacitor
JP3716746B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2019149410A (en) Electronic component
US11923144B2 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200414

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200714

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201215

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210209

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210316

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6854593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150