JP6840820B2 - 広ダイナミックレンジアバランシェフォトダイオード電流圧縮伸長のための対数スケール・アナログ・デジタル変換器 - Google Patents

広ダイナミックレンジアバランシェフォトダイオード電流圧縮伸長のための対数スケール・アナログ・デジタル変換器 Download PDF

Info

Publication number
JP6840820B2
JP6840820B2 JP2019203154A JP2019203154A JP6840820B2 JP 6840820 B2 JP6840820 B2 JP 6840820B2 JP 2019203154 A JP2019203154 A JP 2019203154A JP 2019203154 A JP2019203154 A JP 2019203154A JP 6840820 B2 JP6840820 B2 JP 6840820B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
current
apd
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019203154A
Other languages
English (en)
Other versions
JP2020078078A (ja
Inventor
スティーブン ヤング エリック
スティーブン ヤング エリック
チウジョン ウー
チウジョン ウー
シン チー
シン チー
Original Assignee
リニアー テクノロジー ホールディング エルエルシー
リニアー テクノロジー ホールディング エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リニアー テクノロジー ホールディング エルエルシー, リニアー テクノロジー ホールディング エルエルシー filed Critical リニアー テクノロジー ホールディング エルエルシー
Publication of JP2020078078A publication Critical patent/JP2020078078A/ja
Application granted granted Critical
Publication of JP6840820B2 publication Critical patent/JP6840820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Light Receiving Elements (AREA)

Description

本文書は、集積回路に関し、具体的には、アバランシェフォトダイオード（ＡＰＤ）を使用して生成された電流を監視することに関する。
アバランシェフォトダイオード（ＡＰＤ）は、例えば、光受信器用に、光信号を電気信号に変換するのに使用される。ＡＰＤ電流は、光信号強度の指標として使用することができる。このため、ＡＰＤ電流をリアルタイム測定し、ＡＰＤの性能を監視することが望ましい。しかしながら、ＡＰＤによって生成される電流のダイナミックレンジは、１０，０００〜１であり得る。この広ダイナミックレンジにより、ＡＰＤ電流を追跡する回路を設計することが困難になる可能性がある。
本文書は、概して、電流監視回路およびそれらの動作方法に関する。いくつかの態様において、電子回路は、アナログ・デジタル変換器（ＡＤＣ）回路を含む。ＡＤＣ回路は、プレ増幅トランジスタと、量子化器回路と、を含む。プレ増幅トランジスタは、ベースと、エミッタと、コレクタと、を含む。プレ増幅トランジスタは、対数的に変化する入力電圧をベースで受信して、基準電圧と、入力電圧とエミッタでの電圧との間の差異との比較に従って、コレクタで出力電圧を生成するよう構成されている。量子化器回路は、プレ増幅トランジスタと動作可能に結合されており、かつプレ増幅トランジスタによって生成された出力電圧を使用して入力電圧のデジタル値を生成するように構成されている。
いくつかの態様において、電流監視回路を動作させる方法は、プレ増幅トランジスタのベースに対数的に変化する入力電圧を適用することと、デジタル・アナログ変換器（ＤＡＣ）回路からプレ増幅トランジスタのエミッタに出力電圧を適用することと、プレ増幅トランジスタのコレクタに基準電流源を適用して、閾値電圧を確立し、かつコレクタのコレクタ電圧を高い供給電圧まで牽引することと、対数的に変化する入力電圧と、ＤＡＣ回路からの出力電圧との間の差異が、確立された閾値電圧よりも大きい場合、コレクタ電圧が低い供給電圧まで引き下げられ、ＤＡＣ回路を含む量子化器回路への入力としてのコレクタ電圧を使用して、対数的に変化する入力電圧のデジタル値を生成することと、を含む。
本節は、本特許出願の主題の概要を提供することを意図している。本発明の排他的または網羅的な説明を提供することを意図しない。発明を実施するための形態は、本特許出願に関するさらなる情報を提供するために含まれる。
例えば、本願は以下の項目を提供する。
（項目１）
アナログ・デジタル変換器（ＡＤＣ）回路を備える電子回路であって、上記ＡＤＣ回路が、
ベースと、エミッタと、コレクタと、を含む、プレ増幅トランジスタであって、
上記ベースで入力電圧を受信することと、
基準電圧と、上記入力電圧と上記エミッタでの電圧との間の差異との比較に従って、上記コレクタで出力電圧を生成することと、を行うように構成されている、プレ増幅トランジスタと、
上記プレ増幅トランジスタの上記エミッタに動作可能に結合されており、かつ上記プレ増幅トランジスタによって生成された上記出力電圧を使用して、上記入力電圧のデジタル値を生成するように構成されている、量子化器回路と、を含む、電子回路。
（項目２）
アバランシェフォトダイオード（ＡＰＤ）と、
上記ＡＰＤに動作可能に結合されており、かつ上記ＡＰＤによって生成された電流を受信し、上記プレ増幅トランジスタの上記ベースで受信された上記入力電圧を生成するように構成されている、ダイオード接続トランジスタであって、上記入力電圧は、上記ＡＰＤによって生成された上記電流とともに対数的に変化する、ダイオード接続トランジスタと、を含む、上記項目に記載の電子回路。
（項目３）
上記量子化器回路が、逐次比較型（ＳＡＲ）変換器回路を含む、上記項目のいずれか一項に記載の電子回路。
（項目４）
上記ＳＡＲ変換器回路が、上記プレ増幅トランジスタの上記エミッタに動作可能に結合されたデジタル・アナログ変換器（ＤＡＣ）出力を含むＤＡＣ回路を含み、
上記プレ増幅回路が、上記入力電圧とＤＡＣ出力電圧との間の差異を使用して、上記出力電圧を生成するよう構成されている、上記項目のいずれか一項に記載の電子回路。
（項目５）
上記プレ増幅トランジスタの上記エミッタおよび上記ＤＡＣ回路の出力に結合された抵抗性回路素子と、
上記プレ増幅トランジスタの上記ベースに結合された電圧シフタ回路と、を含む、上記項目のいずれか一項に記載の電子回路。
（項目６）
上記ＤＡＣ回路の入力に結合された絶対温度比例（ＰＴＡＴ）電圧基準を含む、上記項目のいずれか一項に記載の電子回路。
（項目７）
上記ＳＡＲ回路が、８ビットＳＡＲ回路である、上記項目のいずれか一項に記載の電子回路。
（項目８）
アバランシェフォトダイオード（ＡＰＤ）と、
上記ＡＰＤに動作可能に結合された第１のカレントミラー回路と、を含み、上記第１のカレントミラー回路が、上記プレ増幅トランジスタに上記入力電圧を供給するように構成されたダイオード接続トランジスタを含む、上記項目のいずれか一項に記載の電子回路。
（項目９）
上記プレ増幅トランジスタの上記エミッタに結合された抵抗性回路素子と、
上記プレ増幅トランジスタの上記ベースに結合された電圧シフタ回路と、
上記電圧シフタ回路および上記第１のカレントミラーに結合された第２のカレントミラーと、を含む、上記項目のいずれか一項に記載の電子回路。
（項目１０）
上記第１のカレントミラーが、ウィルソン型カレントミラー回路を含む、上記項目のいずれか一項に記載の電子回路。
（項目１１）
電流監視回路を動作させる方法であって、
プレ増幅トランジスタのベースに対数的に変化する入力電圧を適用することと、
デジタル・アナログ変換器（ＤＡＣ）回路から上記プレ増幅トランジスタのエミッタに出力電圧を適用することと、
上記プレ増幅トランジスタのコレクタに基準電流源を適用して、閾値電圧を確立し、かつ上記コレクタのコレクタ電圧を高い供給電圧まで牽引することであって、上記対数的に変化する入力電圧と、上記ＡＤＣ回路からの上記出力電圧との間の差異が、上記確立された閾値電圧よりも大きい場合、上記コレクタ電圧が低い供給電圧まで引き下げられる、適用することと、
上記ＤＡＣ回路を含む量子化器回路への入力としての上記コレクタ電圧を使用して、上記対数的に変化する入力電圧のデジタル値を生成することと、を含む、方法。
（項目１２）
アバランシェフォトダイオード（ＡＰＤ）を使用して電流を生成することと、
上記電流を、上記プレ増幅トランジスタの上記ベースに適用された上記入力電圧に変換することと、を含み、上記入力電圧が、上記電流とともに対数的に変化する、上記項目に記載の方法。
（項目１３）
上記電流を生成することが、対数電流のスケールの４ディケードにわたって変化するＡＰＤ電流を生成することを含み、
上記デジタル値を生成することが、上記ＡＰＤ電流の対数的に圧縮されたデジタル値であるデジタル値を生成することを含む、上記項目のいずれか一項に記載の方法。
（項目１４）
光受信器回路であって、
アバランシェフォトダイオード（ＡＰＤ）と、
ＡＰＤ電流監視回路であって、
上記ＡＰＤから受信したＡＰＤ電流を、上記ＡＰＤ電流とともに対数的に変化する入力電圧に変換するように構成された変換器回路と、
ベースと、エミッタと、コレクタと、を含む、プレ増幅トランジスタであって、
上記ベースで上記入力電圧を受信することと、
基準電圧と、上記入力電圧と上記エミッタでの電圧との間の差異との比較に従って、上記コレクタで出力電圧を生成することと、を行うように構成された、プレ増幅トランジスタと、を含む、ＡＰＤ電流監視回路と、
上記プレ増幅トランジスタと動作可能に結合されており、かつ上記プレ増幅トランジスタによって生成された上記出力電圧を使用して、上記ＡＰＤ電流のデジタル値を生成するように構成されている、量子化器回路と、を備える、光受信器回路。
（項目１５）
上記変換器回路が、ダイオード接続トランジスタを含む、上記項目に記載の光受信器回路。
（項目１６）
上記量子化器回路が、逐次比較型（ＳＡＲ）変換器回路を含む、上記項目のいずれか一項に記載の光受信器回路。
（項目１７）
上記ＳＡＲ変換器回路が、
上記プレ増幅トランジスタの上記コレクタに結合された比較器回路と、
上記プレ増幅トランジスタの上記エミッタに結合されたデジタル・アナログ変換器（ＤＡＣ）出力を含むＤＡＣ回路と、を含む、上記項目のいずれか一項に記載の光受信器回路。
（項目１８）
上記プレ増幅トランジスタの上記エミッタおよび上記ＤＡＣ回路の上記出力に結合された抵抗性回路素子と、
上記プレ増幅トランジスタの上記ベースおよび上記比較器回路の入力に結合された電圧シフタ回路と、を含む、上記項目のいずれか一項に記載の光受信器回路。
（項目１９）
上記ＤＡＣ回路の入力に結合された絶対温度比例（ＰＴＡＴ）電圧基準を含む、上記項目のいずれか一項に記載の光受信器回路。
（項目２０）
上記量子化器回路が、上記ＡＰＤ電流を表す、８ビットデジタル値を生成するように構成されており、上記ＡＰＤが、対数スケールの４ディケードにわたって変化する、上記項目のいずれか一項に記載の光受信器回路。
（項目２１）
上記変換器回路が、
上記ＡＰＤに動作可能に結合されたカレントミラー回路を含み、上記カレントミラー回路が、上記ＡＰＤ電流を受信するためのコレクタと、第２のカレントミラートランジスタに結合されたベースと、を含む、第１のカレントミラートランジスタを含み、上記第２のカレントミラートランジスタが、ダイオード接続され、かつ上記プレ増幅トランジスタに上記入力電圧を提供する、上記項目のいずれか一項に記載の光受信器回路。
（摘要）
電子回路は、アナログ・デジタル変換器（ＡＤＣ）回路を備える。ＡＤＣ回路は、プレ増幅トランジスタと、量子化器回路と、を含む。プレ増幅トランジスタは、ベースと、エミッタと、コレクタと、を含む。プレ増幅トランジスタは、対数的に変化する入力電圧をベースで受信することと、基準電圧と、入力電圧とエミッタでの電圧との間の差異との比較に従って、コレクタで出力電圧を生成することと、を行うように構成されている。量子化器回路は、プレ増幅トランジスタと動作可能に結合されており、かつプレ増幅トランジスタによって生成された出力電圧を使用して、入力電圧のデジタル値を生成するように構成されている。
図面において、必ずしも縮尺通りに描画されておらず、同様の数字は、異なった図面における類似の構成要素を記載し得る。異なる文字の接尾辞を有する同様の数字は、類似の構成要素の異なる事例を示し得る。図面は、概して、限定ではなく例として、本明細書で検討される様々な実施形態を示している。
図１は、対数スケール電流モードアナログ・デジタル変換器（ＡＤＣ）回路の実施例の回路図である。 図２は、比較器として動作する、シングルＮＰＮ型バイポーラトランジスタの回路図である。 図３は、対数スケール電流モードＡＤＣ回路を含む電子回路の実施例の回路図である。 図４は、対数スケール電流モードＡＤＣ回路を含む電子回路の別の実施例の回路図である。 図５は、電流監視回路を動作させる方法のフロー図である。
上述したように、ＡＰＤは光信号を電子信号に変換するのに有用であるが、ＡＰＤの電流のダイナミックレンジによって、ＡＰＤの性能を監視するという回路の設計における困難が生まれる。広ダイナミックレンジに対応する１つのアプローチは、ＡＰＤの電流を対数スケールの電子信号に変換することである。この対数的な電流電圧（Ｉ２Ｖ）変換により、量子化のための電流の広ダイナミックレンジを圧縮または圧伸する。対数的なＩ２Ｖ変換は、ＡＰＤ電流監視のための線形のＩ２Ｖ変換よりも注目に値する。例えば、対数的なＩ２Ｖでは、８ビット量子化器は４ディケード入力レンジにわたって３．６６３％の相対精度を達成することができる一方で、線形のＩ２Ｖ変換器に対しても、１８ビット量子化器は同じ精度を有することが必要とされる。
指数関数的なＩ−Ｖ特性により、ＮＰＮ型バイポーラトランジスタ（「ＮＰＮトランジスタ」）をＩ２Ｖ変換器として使用することができる。例えば、ＮＰＮトランジスタの対数的なＩ−Ｖ特性に基づくトランスコンダクタンス増幅器は、対数スケール上でＩ２Ｖ変換を達成することができる。しかしながら、対数電圧の処理には、外部のまたはオフチップのアナログ・デジタル変換器（ＡＤＣ）回路が必要となり得る。マルチチップソリューションは、いくつかの用途では大きすぎる。例えば、光通信の用途では、しばしば、しっかりとしてモジュールが収まるスペース内（例えば、４×４ミリメートル（４×４ｍｍ）のクワッドフラットノーリード（ＱＦＮ）パッケージ）で、コンパクト、かつ完全なＡＰＤバイアスソリューションが求められる。その利用可能なスペースは、統合モノリシック動力切替部および広ダイナミックレンジＡＰＤ電流圧縮伸長用の正確なＡＤＣを収容する必要があり得る。内部パワースイッチにより、限られたレイアウトスペースおよびノイズが多い環境のため、許容可能な精度を有する広ダイナミックレンジ入力をカバーするのに必要な、ＡＤＣ回路の設計にとって、より多くの難題が上がってくる
図１は、ＡＰＤ電流監視用に適し、かつＡＰＤドライバと統合できるほどの小ささの対数スケール電流モードＡＤＣ回路の実施例の回路図である。ＡＤＣ回路１０２は、逐次比較型（ＳＡＲ）トポロジを備え、ＳＡＲ論理回路１０４，と、比較器１０６と、デジタル・アナログ変換器（ＤＡＣ）回路１０８と、を有する。
ＡＰＤ電流監視などの用途のサンプリングレートは、比較的遅くなり得るので、ＳＡＲトポロジは、その簡略性および小さいサイズに起因して、使用され得る。ＡＰＤは電流源ＩＡＰＤで表わせられる。ＡＰＤ電流ＩＡＰＤは、Ｉ２Ｖ変換用第１のダイオード接続ＮＰＮトランジスタに供給される。第１のダイオード接続ＮＰＮトランジスタ１１０のベースは、そのコレクタに接続される。第１のダイオード接続ＮＰＮトランジスタ１１０のベース電圧はＩＡＰＤを表し、アナログ電圧比較器のプラス入力に接続される。基準電流ＩＲＥＦは、ＡＰＤ電流レンジの下限を反映し、第２のダイオード接続ＮＰＮトランジスタ１１２を使用する電圧に変換される。基準電圧ＶＲＥＦ ａｔは、電流ＩＲＥＦを表し、アナログ電圧加算器１１４を使用するＤＡＣ回路の出力と合算され、比較器１０６のマイナス入力に接続される。回路のレイアウトでは、２つのダイオード接続ＮＰＮトランジスタ１１０および１１２が、互いに近接して配置されて、良好な整合を達成することができる。
ＳＡＲ論理回路１０４と、比較器１０６と、ＤＡＣ回路１０８とが、入力電圧を変換し、結果、ＡＰＤ電流をデジタル値に変換する。ＤＡＣ回路１０８は、デジタルコードに比例する出力電圧と、ＤＡＣ基準電圧（ＶＤＡＣ＿ＲＥＦ）と、を生成する。特定の態様においては、ＤＡＣ回路は、抵抗Ｒ−２Ｒラダー回路となり得る。変換は、ＤＡＣ回路１０８を真ん中のサイズに設定して始めてもよい。比較器１０６は、ＶＡＰＤ入力または（ＶＲＥＦ＋ＤＡＣ）入力がより大きいかどうかを判定し、結果（変換の最上位ビット（ＭＳＢ））が、１または０でＳＡＲ論理のレジスタ内に格納される。次いで、ＤＡＣ回路１０８は、１／４スケールまたは３／４スケールにしてもよく（判定されたＭＳＢの値に依存し）、比較器によって変換の第２のビットの判定がなされる。結果（１または０）は、レジスタの中に格納され、デジタルコードの全てのビット値が判定されるまで処理は続く。
アナログ・デジタル（Ａ／Ｄ）変換処理が完了すると、ＡＤＣ回路１０２はＩＡＰＤを表すデジタルコードを以下のように生成する：
ｎは、ＡＤＣの分解能のビットであり、ｍは、フルスケールのＤＡＣ出力電圧比に対するＤＡＣ基準電圧を表す。ＶＡＰＤおよびＶＲＥＦは、ＩＡＰＤおよびＩＲＥＦをそれぞれ表す電圧であり、ＶＤＡＣ＿ＲＦＦは、ＤＡＣ基準電圧である。床関数ｆｌｏｏｒ（ｘ）は、床関数に対して入力ｘ以下の最大の整数を出力する。
以下の通り、Ｉ２Ｖ変換器として使用された場合、ダイオード接続ＮＰＮトランジスタは、温度依存電圧を生成する：
Ｔが絶対温度の場合、ＩＳはＮＰＮの飽和電流である。
ＩＲＥＦおよびＩＡＰＤの温度依存性を追跡することができるＤＡＣ出力を生成するため、絶対温度比例（ＰＴＡＴ）電圧源１１６は、ＤＡＣの基準電圧として含まれ得る。フルＡＰＤ電流レンジをカバーするため、ｋが入力電流ダイナミックレンジ比の場合、ＰＴＡＴ電圧は
のように設定されるべきである。例えば、
入力電流ダイナミックレンジが１０，０００：１であり、かつ、フルスケールＤＡＣ出力電圧が基準電圧の半分である場合。
ＤＡＣ基準電圧としてＰＴＡＴ電圧源によって、Ａ／Ｄ変換が以下のように完了した場合、ＡＤＣが温度非依存性デジタルコードを生成する。
全体的なＡ２Ｄ精度は、主として比較器１０６およびアナログ電圧加算器１１４の精度によって判定される。誤動作なく、非理想電源によって生成された電圧をまとめるために、高インピーダンス入力を有するアナログ電圧加算器が必要とされるか、または、バッファがアナログ電圧加算器への入力から、非理想電源を分離させる必要とされるかのうち、いずれかである。いずれの解決策にしても、回路を複雑にし、回路領域を増加させ、これは、ＡＰＤドライバを備えたＡＤＣ監視回路を統合するには実用的ではない。さらに、４ディケードＡＰＤ電流が８ビッデジタルコードへと量子化される場合、対数的なＩ２Ｖ変換のために、１つの最下位ビット（ＬＳＢ）が、ビット間の相対差３．６６３％を表す。Ｉ２Ｖ変換後、
の全体的なＡ２Ｄ精度における、３．６６３％の相対的な電流差の結果は、２つのクリティカルブロック、すなわち、アナログ電圧比較器、およびアナログ電圧加算器の精度によって、主として判定される。
誤動作なく、非理想電源によって生成された電圧をまとめるために、高インピーダンス入力を有するアナログ電圧加算器が必要とされるか、または、バッファがアナログ電圧加算器の入力から、非理想電源を分離させる必要とされるかのうち、いずれかである。いずれのアプローチをとったとしても、回路がより複雑となり、余計なレイアウト面積が必要となるので、モノリシックスイッチャを統合させるのは実用的でないだろう。さらに、対数的なＩ２Ｖ変換のために、４ディケードＡＰＤ電流が８ビッデジタルコードへと量子化される場合、１つのＬＳＢが３．６６３％の相対的な差を表す。Ｉ２Ｖ変換後、３．６６３％の相対的な電流差は、室温での
の相対的な電圧差という結果になる。その解像度を達成するため、０．５ＬＳＢ（例えば、０．４６５ｍＶ）未満のオフセットを有する比較器が、量子化には必要とされる。
より多くの機能性がＮＰＮトランジスタに組み込まれる場合、回路領域を低減することで、改善されたアプローチを実施することができる。適切な回路構成であれば、ＮＰＮトランジスタは、ＡＰＤ電流監視回路の増幅器および比較器の双方の機能を果たすことができる。
図２は、比較器として動作するシングルＮＰＮトランジスタを示すのに有用な回路図である。図２の左側に示されるＮＰＮトランジスタのコレクタは、「ＣＯ」と標識された回路ノードに接続する。ベースとエミッタとの間の電圧差によって設定されたコレクタ電流（ＶＢ−ＶＥ）は、回路ノード「ＣＯ」を引き下げる一方で、電流源ＩＲＥＦは回路ノード「ＣＯ」を引き上げる。電圧差ＶＢ−ＶＥが、基準電流ＩＲＥＦ
によって設定された閾値よりも大きいならば、引き下げられた電流は、引き上げられた電流よりも高くなり、ノードＣＯは引き下げられ、そうでない場合は、回路ノード「ＣＯ」は高いままである。この機能は、図の右側に示される比較器として表される。２．
ＮＰＮトランジスタのベースが、ＡＰＤ電流のＩ２Ｖ変換器に取り付けられ、ＮＰＮトランジスタのエミッタ電圧が、ＤＡＣ回路出力へ向かわせられる際、以下の場合において、ＮＰＮトランジスタは回路ノード「ＣＯ」で高出力である。
式（４）は以下のように変形できる。
つまり、図には、基準電流の対数的なＩ２Ｖ変換器であって、アナログ電圧加算器であって、アナログ比較器のプレ増幅器が示されている。図１は、シングルＮＰＮトランジスタに合併させることができる。これにより、図１の回路の比較器１０６のオフセット要件を緩和させることができ、かつ精度を失わずに、対数スケール電流モードＡＤＣ回路の複雑さを、大幅に簡略化することができる。
図３は、対数スケール電流モードＡＤＣ回路を含む電子回路３００の実施例の回路図である。ＡＤＣ回路３０２は、プレ増幅トランジスタ３２０（Ｑ３）と量子化器回路３２２と、を含む。プレ増幅トランジスタ３２０は、ベースと、エミッタと、コレクタと、を含む、ＮＰＮトランジスタであってもよい。プレ増幅トランジスタ３２０は、対数的に変化するベースで入力電圧を受信する。入力電圧は、ＡＰＤの電流出力から導出することができる。プレ増幅トランジスタ３２０は、基準電圧（例えば、ＶＲＥＦ）、およびベースでの入力電圧とプレ増幅トランジスタのエミッタでの電圧（例えば、ＶＢＥ電圧）との間の差異との比較に従って、コレクタで入浴電圧を生成する。プレ増幅トランジスタ３２０は、図１の実施例である、基準電流ＩＲＥＦの対数的なＩ２Ｖ変換器と、アナログ電圧加算器１１４と、比較器１０６のプレ増幅器との機能を組み合わせている。
量子化器回路３２２は、動作可能にプレ増幅トランジスタ３２０と結合して（例えば、コレクタおよびエミッタの一方または双方において）、かつプレ増幅トランジスタ３２０によって生成される出力電圧を使用して入力電圧のデジタル値を生成する。図３の実施例において、量子化器回路３２２は、ＳＡＲ論理回路３０４と、ＤＡＣ回路３０８と、比較器３２４と、を含む８ビットＳＡＲ変換器回路である。比較器の機能のいくつかは、プレ増幅トランジスタ３２０にオフロードされるので、量子化器回路３２２の比較器３２４は、複雑でなくなり、図１の比較器１０６より少ない領域を占領することとなる。
図３はまた、ダイオード接続トランジスタ３１２（Ｑ１）に接続されるＡＰＤ３２６を示す。ダイオード接続トランジスタ３１２は、トランジスタトのコレクタに結合されたトランジスタのベースを有する、第２のＮＰＮトランジスタとなり得る。ダイオード接続トランジスタ３１２は、ＡＰＤの電流のＩ２Ｖ変換を提供し、プレ増幅トランジスタ３２０のベースで入力電圧を生成する。ダイオード接続トランジスタ３１２によって生成される電圧は、ＡＰＤ電流とともに対数的に変化し、そして、その電圧は、対数的に圧縮されたＡＰＤ電流を表す。
ＤＡＣ回路３０８の出力は、プレ増幅トランジスタのエミッタに結合され、結果、トランジスタの電圧ＶＢＥは、ベースでの入力電圧とエミッタでのＤＡＣ回路の出力との差異である。電流基準ＩＲＥＦは、プレ増幅トランジスタのベースと抵抗性回路素子３２８に接続される。
Ｑ１とＱ３は、整合型トランジスタＮＰＮである。ＡＤＣ回路３０２はまた、プレ増幅トランジスタ３２０のエミッタとＤＡＣ回路３０８の出力に結合された抵抗性回路素子Ｒ２を含む。Ｒ２は、ＤＡＣの負荷となっているおり、ＤＡＣの出力インピーダンスに等しく設定される（Ｒ２＝Ｒ＝ＲＤＡＣ）。ＡＤＣ回路３０２はまた、ＤＡＣ回路の入力に結合された絶対温度比例（ＰＴＡＴ）電圧基準３１６を含む。ＰＴＡＴ電圧は、ＶＰＴＡＴ＝８＊ｌｎ １０＊ＶＴ ｓｉｎｃｅ ｍは、２として選択され得る。
ＤＡＣ出力電圧は、Ｑ３のエミッタに取り付けられる。基準電流ＩＲＥＦは通常低く、Ｑ３エミッタのエミッタを参照する入力された実効的なインピーダンスは比較的高いので、Ｑ３エミッタ出力の電圧は、主に、エミッタに接続されるＤＡＣ出力によって強められる。しかしながら、アースに戻る前に、
のようにＱ３エミッタの電位をＤＡＣ出力電圧の最高位まで効果的に持ち上げるＤＡＣ負荷抵抗Ｒ２を通って、ＤＡＣ電流ＩＲＥＦは通過する（Ｒ２はＤＡＣの出力インピーダンスと同等であることに留意する）。
この余剰電圧シフトを止めるために、電圧シフタは、プレ増幅トランジスタのベースに結合される。電圧シフト回路は、抵抗 Ｒ１ （＝Ｒ２／２＝Ｒ／２）を含み、電流シンクＩＰＤ（ＩＰＤ＝ＩＲＥＦ）を引き下げる。Ｒ１＝Ｒ２／２を選択することにより、両エミッタおよびＱ３のベースでの電圧シフトは、次のように相殺する：
ＡＤＣ回路３０２のＡ／Ｄ変換によって生成されたデジタルコードは
ＡＰＤの電流は、対数スケールのディケードにわたって変化することができる（例えば、１０，０００：１）。対数スケール電流モードＡＤＣ回路によって生成される８ビットデジタル値は、ＡＰＤ電流の対数的に圧縮された値である。
図４は、対数スケール電流モードＡＤＣ回路を含む電子回路４００の別の実施例である回路図。ＡＤＣ回路４０２は、プレ増幅トランジスタ４２０、およびＳＡＲ論理回路４０４と、ＤＡＣ回路４０８と、比較器４２４と、を含む８ビットＳＡＲ変換器回路を備える。ＡＤＣ回路４０２の図４では、図３の実施例の電流電圧変換の精度を改善する。ＡＤＣ回路の図．４には、ＡＰＤ４２６に動作可能に結合された第１のカレントミラー回路４３０と、第２のカレントミラー回路４３２と、が含まれる。第１のカレントミラー回路は、ウィルソン型カレントミラー回路であって、プレ増幅トランジスタＱ３への入力電圧を供給するダイオード接続ＮＰＮトランジスタＱ２を含む。第２のカレントミラー回路４３２は、第１のカレントミラー回路４３０と、Ｒ１を含む電圧シフタ回路と、に接続される。第２のカレントミラー回路４３２は、Ｎ型電界効果（ＮＦＥＴ）トランジスタＭＮ１およびＭＮ２を含む。引き下げられた電流ＩＰＤはトランジスタＭＮ１を通過し、ＭＮ２において複製される。
ＡＰＤ電流は、ウィルソン型カレントミラーの１つの脚部であるＱ１コレクタに供給され、Ｑ１のベース電流は、ウィルソン型カレントミラーの残りの脚部（ＮＰＮトランジスタＱ２）から流れてくる。このように、ＮＰＮトランジスタの限られた電流利得（βＦ）により、変換エラーを低減することができる。さらに、ウィルソン型カレントミラーは、ＡＰＤ電流に関わらず、Ｑ１のコレクタ電圧をベース電圧に近接させるカスコードトポロジを有する。これにより、アーリ効果を抑制でき、電流電圧変換の改善された精度を提供することができる。
図５は、電流監視回路を作動させる方法５００のフロー図である。５０５において、対数的に変化する入力電圧は、プレ増幅トランジスタに適用される。入力電圧は、ＡＰＤを使用して生成された電流の電流電圧変換で発生する電圧でもよく、発生した電圧は、ＡＰＤ電流とともに対数的に変化する。プレ増幅トランジスタは、ベースと、エミッタと、コレクタと、を有するＮＰＮ型バイポーラトランジスタでもよく、入力電圧は、トランジスタのベースに適用される。
５１０において、ＤＡＣ回路からの出力電圧は、プレ増幅回路のエミッタに適用される。ベースとエミッタ（ＶＢＥ）間の電圧差は、対数的入力電圧と、ＤＡＣ回路からの出力電圧との間の差異と同等である。プレ増幅トランジスタは、電流監視回路用のプレ増幅器および比較器の双方として機能する。
５１５において、基準電流源は、プレ増幅回路のコレクタに適用され、閾値電圧を確立し、かつコレクタのコレクタ電圧を高い供給電圧まで牽引する。５２０において、ＶＢＥ電圧が確立された閾値電圧よりも大きい場合、コレクタ電圧は、低い供給電圧まで引き下げられ、ＶＢＥが確立された閾値電圧よりも小さい場合は、高い供給電圧まで牽引される。
５２５において、デジタル値は、ＤＡＣ回路を含む量子化器回路への入力として、コレクタ電圧を使用して、入力電圧を対数的に変化させるために、生成される。ＡＰＤの実施例では、ＡＰＤ電流は、対数電流のスケールの４ディケードにわたって変化し得る。電流監視回路によって生成されたデジタル値は、ＡＰＤ電流の対数的に圧縮されたデジタル値である。
記載の実施例に示すように、ＡＤＣ回路は、８ビット対数スケールの電流ＡＤＣでよい。対数的な変換は、量子化前に８ビットデジタル値へ処理され、広範な入力電流レンジを圧縮する（例えば、ＡＰＤの電流）。したがって、３．６６３％の相対精度は、入力電流レンジの４ディケード用の８ビット量子化器で達成される。
提示されたＡＤＣ回路トポロジは、シングルＮＰＮトランジスタ内部に、基準電流Ｉ２Ｖ変換器と、アナログ電圧加算器と、アナログ比較器のプレ増幅器と、を統合している。これにより、アナログ電圧比較器のオフセット要件を緩和させ、精度を失わずに、本システムの複雑さを、大幅に簡略化する。回路トポロジは、ノイズが多い環境にそれほど敏感ではなく、実装が単純であり、それにより、モノリシック動力切替部と容易に統合することができる。回路トポロジ、および圧縮伸長するＡＤＣ機能の使用により、シリアルインタフェースが、ＡＰＤ電流（ＩＡＰＤ）に関する高低の電流コンプライアンスを調整するデジタル閾値の設定および読み直し、ならびにＡＰＤの劣化および温度ドリフトの利得トリミングの設定および読み直しのために、使用することができる。回路トポロジの高電流コンプライアンスによって、光飽和および結果としての電流制限に達することからの損傷に対して、ＡＰＤを保護し、低電流コンプライアンスによって、通信のチャネル信頼性を改善させるために必要とされる、光信号の損失が検知される。
（追加の説明および態様）
態様１は、アナログ・デジタル変換器（ＡＤＣ）を備える主題（例えば、電子回路）を含むことができる。ＡＤＣは、プレ増幅トランジスタおよび量子化器回路を含む。プレ増幅トランジスタは、ベースと、エミッタと、コレクタと、を含み、入力電圧をベースで受信することと、基準電圧と、入力電圧とエミッタでの電圧との間の差異との比較に従って、コレクタで出力電圧を生成することと、を行うように構成されている。量子化器回路は、プレ増幅トランジスタのエミッタに動作可能に結合されており、かつプレ増幅トランジスタによって生成された出力電圧を使用して、入力電圧のデジタル値を生成するように構成されている。
態様２では、態様１の主題は、アバランシェフォトダイオード（ＡＰＤ）と、ＡＰＤと動作可能に結合され、ＡＰＤによって生成された電流を受信し、プレ増幅トランジスタのベースで受信された入力電圧を生成するように構成されている、ダイオード接続トランジスタと、を任意選択的に含み、入力電圧は、ＡＰＤによって生成された電流とともに対数的に変化する。
態様３では、態様１および２のうちの一方、または双方の主題は、逐次比較型（ＳＡＲ）変換器回路を含む量子化器回路を任意選択的に含む。
態様４では、態様３の主題は、デジタル・アナログ変換器（ＤＡＣ）回路を含むＳＡＲ変換器回路を任意選択的に含む。ＤＡＣ回路は、プレ増幅トランジスタのエミッタに動作可能に結合されたデジタル・アナログ変換器出力を含む。プレ増幅回路は、入力電圧とデジタル・アナログ変換器電圧との間の差異を利用して、出力電圧を生成するように任意選択的に構成される。
態様５では、態様４の主題は、プレ増幅トランジスタのエミッタおよびＤＡＣ回路の出力に結合された抵抗性回路素子と、プレ増幅トランジスタのベースに結合された電圧シフタ回路と、を任意選択的に含む。
態様６では、態様４および５のうち一方または双方の主題は、ＤＡＣ回路の入力に結合された絶対温度比例（ＰＴＡＴ）電圧基準を任意選択的に含む。
態様７では、態様３〜６のうちの１つまたはそれらのいずれかの組み合わせの主題は、８ビットＳＡＲ回路であるＳＡＲ回路を任意選択的に含む。
態様８では、実施例１〜１１のうち１つ、またはそれらのいずれかの組み合わせの主題は、アバランシェフォトダイオード（ＡＰＤ）と、そのＡＰＤに動作可能に結合された第１のカレントミラー回路と、を任意選択的に含み、第１のカレントミラー回路が、プレ増幅トランジスタに入力電圧を供給するように構成されたダイオード接続トランジスタを含む。
態様９では、態様８の主題は、プレ増幅トランジスタのエミッタに結合された抵抗性回路素子と、プレ増幅トランジスタのベースに結合された電圧シフタ回路と、電圧シフタ回路および第１のカレントミラーに結合された第２のカレントミラーと、を任意選択的に含む。
態様１０では、態様９の主題は、ウィルソン型カレントミラー回路を含む、第１のカレントミラー回路を任意選択的に含む。
態様１１は、主題（例えば、電流監視回路を動作させる行動を含む方法）を含むことができるか、または、任意選択的に、態様１〜１０のうち１つ、またはいずれかの組み合わせを組み合わせて、かかる主題、すなわち、プレ増幅トランジスタのベースに対数的に変化する入力電圧を適用することと、プレ増幅トランジスタのエミッタにデジタル・アナログ変換器（ＤＡＣ）回路からの出力電圧を適用することと、プレ増幅トランジスタのコレクタに基準電流源を適用して、閾値電圧を確立し、かつコレクタのコレクタ電圧を高い供給電圧まで牽引することであって、対数的に変化する入力電圧と、ＤＡＣ回路からの出力電圧との間の差異が、確立された閾値電圧よりも大きい場合、コレクタ電圧が低い供給電圧まで引き下げられる、適用することと、ＤＡＣ回路を含む量子化器回路への入力として、コレクタ電圧を使用して、対数的に変化する入力電圧のデジタル値を生成することと、からなる、かかる主題を含むことができる。
態様１２では、態様１１の主題は、アバランシェフォトダイオード（ＡＰＤ）を使用して電流を生成させることと、プレ増幅トランジスタのベースに適用された入力電圧へ電圧を変換することと、を任意選択的に含み、入力電圧が、対数的に電流とともに対数的に変化する。
態様１３では、態様１２の主題は、対数電流のスケールの４ディケードにわたって変化するＡＰＤ電流を生成することと、ＡＰＤ電流の対数的に圧縮されたデジタル値であるデジタル値を生成することと、を任意選択的に含む。
態様１４は、主題（例えば、光受信器回路に関する）を含むか、または、任意選択的に、態様１〜１３のうち１つ、またはいずれかの組み合わせを組み合わせて、アバランシェフォトダイオード（ＡＰＤ）と、ＡＰＤ電流監視回路と、量子化器回路と、を備える、かかる主題を含み得る。ＡＰＤ電流監視回路は、ＡＰＤから受信したＡＰＤ電流を、ＡＰＤ電流とともに対数的に変化する入力電圧に変換するように構成された変換器回路と、ベース、エミッタ、およびコレクタを含む、プレ増幅トランジスタと、を含む。プレ増幅トランジスタは、ベースで入力電圧を受信することと、基準電圧と、入力電圧とエミッタでの電圧との間の差異との比較に従って、コレクタで出力電圧を生成することと、を行うように構成されている。量子化器回路は、プレ増幅トランジスタと動作可能に結合されており、かつプレ増幅トランジスタによって生成された出力電圧を使用して、ＡＰＤ電流のデジタル値を生成するように構成されている。
態様１５では、態様１４の主題は、ダイオード接続トランジスタを含む、変換器回路を任意選択的に含む。
態様１６では、態様１４および１５の主題は、逐次比較型（ＳＡＲ）変換器回路を含む、量子化器回路を任意選択的に含む。
態様１７では、態様１６の主題は、プレ増幅トランジスタのコレクタに結合された比較器回路と、プレ増幅トランジスタのエミッタに結合されたデジタル・アナログ変換器（ＤＡＣ）出力を含むＤＡＣ回路と、を含む、ＳＡＲ変換器回路を任意選択的に含む。
態様１８では、態様１７の主題は、プレ増幅トランジスタのエミッタおよびＤＡＣ回路の出力に結合された抵抗性回路素子と、プレ増幅トランジスタのベースおよび比較器回路の入力に結合された電圧シフタ回路と、を任意選択的に含む。
態様１９では、態様１７および１８のうちの一方または双方の主題は、ＤＡＣ回路の入力に結合された絶対温度比例（ＰＴＡＴ）電圧基準を任意選択的に含む。
態様２０では、態様１４から１９のうち１つまたいずれかの組み合わせの主題は、ＡＰＤ電流を表す、８ビットデジタル値を生成するように構成されている量子化器回路を任意選択的に含み、ＡＰＤは、対数スケールの４ディケードにわたって変化する。
態様２１では、態様１４から２０のうち１つまたいずれかの組み合わせの主題は、ＡＰＤに動作可能に結合されたカレントミラー回路を含む変換器回路を任意選択的に含み、カレントミラー回路が、ＡＰＤ電流を受信するためのコレクタと、第２のカレントミラートランジスタに結合されたベースと、を含む第１のカレントミラートランジスタを含み、第２のカレントミラートランジスタが、ダイオード接続され、かつプレ増幅トランジスタに入力電圧を提供する。
これらの非限定的な態様は、任意の置換または組み合わせで組み合わせることができる。上記発明を実施するための形態は、発明を実施するための形態の一部を形成する添付図面への参照を含む。図面は、例示的に、本発明を実施することができる特定の実施形態を示している。これらの実施形態は、また、本明細書において、「実施例」または「態様」と称される。本文書で参照される全ての公報、特許、および特許文書は、参照することにより個別に組み込まれるかのように、参照することにより、その全体において本願に組み込まれる。本文書と参照により援用されたこれらの文献との間で用法に不一致が生じた場合、組み込まれた参照文献（複数可）における使用は、本文書の使用に対する補助的なものであると考えられるべきであり、相入れない矛盾に関しては、本文書における使用が優先する。
本文書において、「ａ」または「ａｎ」という用語は、特許文書において一般的に使用されており、１つ、または２つ以上を含んでいるが、これは任意の他の事例、または「少なくとも１つ」もしくは「１つ以上」の用例とは別である。本文書において、「ｏｒ」という用語は、非排他的であることを参照するように使用され、あるいは、「ＡまたはＢ」は、そうでないものと示されない限り、「ＡであってＢでない」、「ＢであってＡでない」、ならびに「ＡおよびＢ」を含む。添付の請求項において、「ｉｎｃｌｕｄｉｎｇ」および「ｉｎ ｗｈｉｃｈ」という用語は、「ｃｏｍｐｒｉｓｉｎｇ」および「ｗｈｅｒｅｉｎ」というそれぞれの用語の平易な英語による同義語として使用されている。また、以下の請求項において、「ｉｎｃｌｕｄｉｎｇ」および「ｃｏｍｐｒｉｓｉｎｇ」という用語は、非限定的であり、すなわち１つの請求項におけるこのような用語の後に列挙される要素の他に、要素群を含むシステム、デバイス、物品、またはプロセスも、当該請求項の範囲に含まれるものとみなされる。さらに、以下の請求項において、「ｆｉｒｓｔ」、「ｓｅｃｏｎｄ」、および「ｔｈｉｒｄ」等という用語は、単に標識として使用されており、それらの対象に数的な要件を課するものではない。本明細書に記載する方法の例は、少なくとも部分的には機械またはコンピュータで実施することができる。
上記の説明は、例証であり、かつ限定的なものではないことが意図される。例えば、上記の実施例（またはその実施例の１つ以上の態様）は互いに組み合わせて使用されてもよい。上記説明を検討する当業者によって、他の実施形態を使用することができる。要約は、米国特許法施行規則第１．７２条（ｂ）項（３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ））に従って提供され、読者は、本技術開示の本質を速やかに確認することができる。要約は、請求項の範囲または意味を解釈または限定するために使用されないという理解とともに、提出される。また、上記発明を実施するための形態では、種々の特徴が、本開示を簡素化するようにともにグループ化され得る。これは未請求の開示特徴が、任意の特許請求の範囲にとって必須であることを意図すると解釈されるべきではない。むしろ、発明の主題は、特定の開示される実施形態の全特徴よりも少ない特徴を備える場合がある。したがって、以下の請求項は、各々が別箇の実施形態として自立し、発明を実施するための形態に組み込まれる。本発明の範囲は、そのような請求項の権利が与えられる等価物の全ての範囲とともに、添付の請求項を参照して判断されるべきである。

Claims (20)

  1. アナログ・デジタル変換器（ＡＤＣ）回路を備える電子回路であって、前記ＡＤＣ回路は、
    アバランシェフォトダイオード（ＡＰＤ）と、
    前記ＡＰＤに結合されている電流監視トランジスタであって、前記電流監視トランジスタは、前記ＡＰＤからＡＰＤ電流を受信することと、前記ＡＰＤ電流を、前記ＡＰＤ電流とともに対数的に変化する入力電圧に変換することとを行うように構成されている、電流監視トランジスタと、
    ベースとエミッタとコレクタとを含むプレ増幅トランジスタと、
    前記プレ増幅トランジスタの前記コレクタに結合されている基準電流源と、
    量子化器回路と
    を含み、
    前記基準電流源は、前記プレ増幅トランジスタの前記コレクタに閾値電圧を提供するように構成されており、
    前記プレ増幅トランジスタは、
    前記ベースで前記ＡＰＤ電流とともに対数的に変化する前記入力電圧を受信することと、
    前記閾値電圧と、前記ＡＰＤ電流とともに対数的に変化する前記入力電圧と前記エミッタでの電圧との間の差異との比較に従って、前記コレクタで出力電圧を生成することと
    を行うように構成されており、
    前記量子化器回路は、前記プレ増幅トランジスタの前記エミッタに動作可能に結合されており、かつ、前記プレ増幅トランジスタによって生成された前記出力電圧を使用して、前記ＡＰＤ電流とともに対数的に変化する前記入力電圧のデジタル値を生成するように構成されている、電子回路。
  2. アナログ・デジタル変換器（ＡＤＣ）回路を備える電子回路であって、前記ＡＤＣ回路は、
    ベースとエミッタとコレクタとを含むプレ増幅トランジスタと、
    前記プレ増幅トランジスタの前記コレクタに結合されている基準電流源と、
    量子化器回路と
    を含み、
    前記基準電流源は、前記プレ増幅トランジスタの前記コレクタに閾値電圧を提供するように構成されており、
    前記プレ増幅トランジスタは、
    前記ベースで入力電圧を受信することと、
    前記閾値電圧と、前記入力電圧と前記エミッタでの電圧との間の差異との比較に従って、前記コレクタで出力電圧を生成することと
    を行うように構成されており、
    前記量子化器回路は、前記プレ増幅トランジスタの前記エミッタに動作可能に結合されており、かつ、前記プレ増幅トランジスタによって生成された前記出力電圧を使用して、前記入力電圧のデジタル値を生成するように構成されており、
    前記量子化器回路は、逐次比較型（ＳＡＲ）変換器回路を含む、電子回路。
  3. 前記ＳＡＲ変換器回路は、デジタル・アナログ変換器（ＤＡＣ）回路を含み、前記ＤＡＣ回路は、前記プレ増幅トランジスタの前記エミッタに動作可能に結合されているＤＡＣ出力を含み、
    前記プレ増幅トランジスタは、前記入力電圧とＤＡＣ出力電圧との間の差異を使用して、前記出力電圧を生成するよう構成されている、請求項２に記載の電子回路。
  4. 前記プレ増幅トランジスタの前記エミッタおよび前記ＤＡＣ回路の出力に結合されている抵抗性回路素子と、
    前記プレ増幅トランジスタの前記ベースに結合されている電圧シフタ回路と
    を含む、請求項３に記載の電子回路。
  5. 前記ＤＡＣ回路の入力に結合されている絶対温度比例（ＰＴＡＴ）電圧基準を含む、請求項３に記載の電子回路。
  6. 前記ＳＡＲ回路は、８ビットＳＡＲ回路である、請求項２に記載の電子回路。
  7. アナログ・デジタル変換器（ＡＤＣ）回路を備える電子回路であって、前記ＡＤＣ回路は、
    ベースとエミッタとコレクタとを含むプレ増幅トランジスタと、
    前記プレ増幅トランジスタの前記コレクタに結合されている基準電流源と、
    アバランシェフォトダイオード（ＡＰＤ）と、
    前記ＡＰＤに動作可能に結合されている第１のカレントミラー回路と
    を含み、
    前記基準電流源は、前記プレ増幅トランジスタの前記コレクタに閾値電圧を提供するように構成されており、
    前記プレ増幅トランジスタは、
    前記ベースで入力電圧を受信することと、
    前記閾値電圧と、前記入力電圧と前記エミッタでの電圧との間の差異との比較に従って、前記コレクタで出力電圧を生成することと
    を行うように構成されており、
    前記第１のカレントミラー回路は、前記プレ増幅トランジスタに前記入力電圧を供給するように構成されているダイオード接続トランジスタを含む、電子回路。
  8. 前記プレ増幅トランジスタの前記エミッタに結合されている抵抗性回路素子と、
    前記プレ増幅トランジスタの前記ベースに結合されている電圧シフタ回路と、
    前記電圧シフタ回路および前記第１のカレントミラーに結合されている第２のカレントミラーと
    を含む、請求項７に記載の電子回路。
  9. 前記第１のカレントミラー回路は、ウィルソン型カレントミラー回路を含む、請求項８に記載の電子回路。
  10. 電流監視回路であって、
    デジタル・アナログ変換器（ＤＡＣ）回路と、
    プレ増幅トランジスタであって、
    対数的に変化する入力電圧を受信するように構成されているベース入力と、
    前記ＤＡＣ回路から出力電圧を受信するように構成されているエミッタ入力と、
    コレクタ入力と
    を含むプレ増幅トランジスタと、
    前記プレ増幅トランジスタの前記コレクタ入力に結合されている基準電流源であって、前記基準電流源は、閾値電圧を確立することと、前記コレクタ入力のコレクタ電圧を高い供給電圧まで牽引することとを行うように構成されている、基準電流源と、
    前記コレクタ入力に結合されている引き下げ電流シンクであって、前記引き下げ電流シンクは、前記対数的に変化する入力電圧と前記ＤＡＣ回路からの出力電圧との間の差異が前記確立された閾値電圧よりも大きい場合には、前記コレクタ電圧を低い供給電圧まで引き下げるように構成されている、引き下げ電流シンクと、
    前記ＤＡＣ回路を含む量子化器回路であって、前記量子化器回路は、入力としての前記コレクタ電圧を使用して、前記対数的に変化する入力電圧のデジタル値を生成するように構成されている、量子化器回路と
    を備える、電流監視回路。
  11. アバランシェフォトダイオード（ＡＰＤ）電流を生成するように構成されているアバランシェフォトダイオード（ＡＰＤ）と、
    前記ＡＰＤ電流を、前記プレ増幅トランジスタの前記ベースにおける前記対数的に変化する入力電圧に変換するように構成されている変換器回路と
    を含む、請求項１０に記載の電流監視回路。
  12. 前記生成されたＡＰＤ電流は、対数電流のスケールの４ディケードにわたって変化し、
    前記量子化器回路は、前記ＡＰＤ電流の対数的に圧縮されたデジタル値であるデジタル値を生成するように構成されている、請求項１１に記載の電流監視回路。
  13. 光受信器回路であって、前記光受信器回路は、
    アバランシェフォトダイオード（ＡＰＤ）と、
    ＡＰＤ電流監視回路と
    を備え、
    前記ＡＰＤ電流監視回路は、
    前記ＡＰＤから受信したＡＰＤ電流を、前記ＡＰＤ電流とともに対数的に変化する入力電圧に変換するように構成されている変換器回路と、
    ベースとエミッタとコレクタとを含むプレ増幅トランジスタと、
    前記プレ増幅トランジスタの前記コレクタに結合されている基準電流源と、
    量子化器回路と
    を含み、
    前記基準電流源は、前記プレ増幅トランジスタの前記コレクタに閾値電圧を提供するように構成されており、
    前記プレ増幅トランジスタは、
    前記ベースで前記入力電圧を受信することと、
    前記閾値電圧と、前記入力電圧と前記エミッタでの電圧との間の差異との比較に従って、前記コレクタで出力電圧を生成することと
    を行うように構成されており、
    前記量子化器回路は、前記プレ増幅トランジスタと動作可能に結合されており、かつ、前記プレ増幅トランジスタによって生成された前記出力電圧を使用して、前記ＡＰＤ電流のデジタル値を生成するように構成されている、光受信器回路。
  14. 前記変換器回路は、ダイオード接続トランジスタを含む、請求項１３に記載の光受信器回路。
  15. 前記量子化器回路は、逐次比較型（ＳＡＲ）変換器回路を含む、請求項１３に記載の光受信器回路。
  16. 前記ＳＡＲ変換器回路は、
    前記プレ増幅トランジスタの前記コレクタに結合されている比較器回路と、
    デジタル・アナログ変換器（ＤＡＣ）回路であって、前記プレ増幅トランジスタの前記エミッタに結合されているＤＡＣ出力を含むデジタル・アナログ変換器（ＤＡＣ）回路と
    を含む、請求項１５に記載の光受信器回路。
  17. 前記プレ増幅トランジスタの前記エミッタおよび前記ＤＡＣ回路の前記出力に結合されている抵抗性回路素子と、
    前記プレ増幅トランジスタの前記ベースおよび前記比較器回路の入力に結合されている電圧シフタ回路と
    を含む、請求項１６に記載の光受信器回路。
  18. 前記ＤＡＣ回路の入力に結合されている絶対温度比例（ＰＴＡＴ）電圧基準を含む、請求項１６に記載の光受信器回路。
  19. 前記量子化器回路は、前記ＡＰＤ電流を表す８ビットデジタル値を生成するように構成されており、前記ＡＰＤは、対数スケールの４ディケードにわたって変化する、請求項１３に記載の光受信器回路。
  20. 前記変換器回路は、前記ＡＰＤに動作可能に結合されているカレントミラー回路を含み、
    前記カレントミラー回路は、第１のカレントミラートランジスタを含み、
    前記第１のカレントミラートランジスタは、前記ＡＰＤ電流を受信するためのコレクタと、第２のカレントミラートランジスタに結合されているベースとを含み、
    前記第２のカレントミラートランジスタは、ダイオード接続されており、かつ、前記プレ増幅トランジスタに前記入力電圧を提供する、請求項１３に記載の光受信器回路。
JP2019203154A 2018-11-09 2019-11-08 広ダイナミックレンジアバランシェフォトダイオード電流圧縮伸長のための対数スケール・アナログ・デジタル変換器 Active JP6840820B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/186,238 2018-11-09
US16/186,238 US10794761B2 (en) 2018-11-09 2018-11-09 Logarithmic scale analog to digital converter for wide dynamic range avalanche photodiode current companding

Publications (2)

Publication Number Publication Date
JP2020078078A JP2020078078A (ja) 2020-05-21
JP6840820B2 true JP6840820B2 (ja) 2021-03-10

Family

ID=70551147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019203154A Active JP6840820B2 (ja) 2018-11-09 2019-11-08 広ダイナミックレンジアバランシェフォトダイオード電流圧縮伸長のための対数スケール・アナログ・デジタル変換器

Country Status (3)

Country Link
US (1) US10794761B2 (ja)
JP (1) JP6840820B2 (ja)
CN (1) CN111181562B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109654125B (zh) * 2019-02-27 2024-02-06 珠海格力电器股份有限公司 一种位移校正装置、磁悬浮轴承系统及其位移校正方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223226A (ja) * 1985-03-18 1985-11-07 Hitachi Ltd カメラ
JP3136660B2 (ja) * 1991-06-24 2001-02-19 株式会社ニコン 測光回路
US7173407B2 (en) * 2004-06-30 2007-02-06 Analog Devices, Inc. Proportional to absolute temperature voltage circuit
CN101387658B (zh) * 2008-10-23 2011-03-16 成都优博创技术有限公司 自动测试雪崩光电二极管雪崩电压值的测定电路与方法
JP6426406B2 (ja) * 2014-08-29 2018-11-21 株式会社東芝 光受信回路および光結合装置

Also Published As

Publication number Publication date
US10794761B2 (en) 2020-10-06
CN111181562B (zh) 2023-10-27
US20200149958A1 (en) 2020-05-14
CN111181562A (zh) 2020-05-19
JP2020078078A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
CN100471069C (zh) 模数转换器
US7852253B2 (en) Digitally adjustable quantization circuit
US10715169B1 (en) Coarse-fine gain-tracking loop and method of operating
US9941894B1 (en) Multiple string, multiple output digital to analog converter
US5861828A (en) Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter
US20050030216A1 (en) Resistive ladder, summing node circuit, and trimming method for a subranging analog to digital converter
JP6840820B2 (ja) 広ダイナミックレンジアバランシェフォトダイオード電流圧縮伸長のための対数スケール・アナログ・デジタル変換器
KR100550102B1 (ko) 전류셀 구동 방식의 디지털-아날로그 변환기
CN1167535A (zh) 温度补偿的对数变换器
US6204790B1 (en) Stacked digital-to-analog converter and methods of performing digital-to-analog conversion
US11637561B2 (en) Method of data conversion for computing-in-memory
US20190280707A1 (en) Successive approximation a/d converter, imaging device, endoscope, and setting method
US20120092202A1 (en) Analog to digital converter
JPH0621814A (ja) 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器
Singh et al. Design of low-power 16-Bit R-2R digital-to-analog converter for effective biomedical signal processing
US7239259B1 (en) Digitizer with enhanced accuracy
US20240154619A1 (en) Signal processing circuit and signal processing device
JP6869847B2 (ja) アナログデジタル変換器及びそれを用いた超音波診断装置用プローブ
Guilherme et al. New logarithmic two-step flash A/D converter with digital error correction for MOS technology
EP3457573A1 (en) Analog-to-digital converter with noise elimination
US20050038846A1 (en) Substraction circuit with a dummy digital to analog converter
US6750702B2 (en) Limiting amplifier
Lee et al. Design of a 1.8 V 8-bit 500MSPS folding-interpolation CMOS A/D converter with a folder averaging technique
KR101837497B1 (ko) 디지털-아날로그 변환 장치 및 방법
US10873338B1 (en) Calibration method for precision signal chain linearity

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210217

R150 Certificate of patent or registration of utility model

Ref document number: 6840820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250