JP6840502B2 - Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices - Google Patents

Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices Download PDF

Info

Publication number
JP6840502B2
JP6840502B2 JP2016193214A JP2016193214A JP6840502B2 JP 6840502 B2 JP6840502 B2 JP 6840502B2 JP 2016193214 A JP2016193214 A JP 2016193214A JP 2016193214 A JP2016193214 A JP 2016193214A JP 6840502 B2 JP6840502 B2 JP 6840502B2
Authority
JP
Japan
Prior art keywords
main surface
conductor layer
microstructure
hole
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016193214A
Other languages
Japanese (ja)
Other versions
JP2018053335A (en
Inventor
秀俊 増田
秀俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016193214A priority Critical patent/JP6840502B2/en
Publication of JP2018053335A publication Critical patent/JP2018053335A/en
Application granted granted Critical
Publication of JP6840502B2 publication Critical patent/JP6840502B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、微細構造体の製造方法、電子部品、回路モジュール及び電子機器に関する。 The present invention relates to a method for manufacturing a microstructure, an electronic component, a circuit module, and an electronic device.

近年、アルミニウム等の金属が陽極酸化されることにより作製されたポーラス(細孔)構造を有する微細構造体が注目されており、この微細構造体を用いた様々な応用が提案されている。 In recent years, a microstructure having a porous structure produced by anodizing a metal such as aluminum has attracted attention, and various applications using this microstructure have been proposed.

例えば、特許文献1には、ポーラス構造を有する微細構造体に高いアスペクト比の貫通孔を形成する手法が記載されている。また、特許文献2には、ポーラス構造を有する微細構造体を誘電体とし、この誘電体に形成された貫通孔に貫通電極が設けられるポーラスコンデンサが記載されている。 For example, Patent Document 1 describes a method of forming a through hole having a high aspect ratio in a microstructure having a porous structure. Further, Patent Document 2 describes a porous capacitor in which a microstructure having a porous structure is used as a dielectric and a through electrode is provided in a through hole formed in the dielectric.

特開2013−057102号公報Japanese Unexamined Patent Publication No. 2013-057102 特開2016−058618号公報Japanese Unexamined Patent Publication No. 2016-058618

特許文献1に記載の発明では、ポーラス構造を有する微細構造体に貫通孔を形成する過程において、レジストマスクがポーラスの開口側に形成される。これにより、レジスト材がポーラス内に侵入し、高精細にパターニングされたレジストを形成できないおそれがある。 In the invention described in Patent Document 1, a resist mask is formed on the opening side of the porous in the process of forming a through hole in the microstructure having a porous structure. As a result, the resist material may penetrate into the porous material, making it impossible to form a high-definition patterned resist.

そこで、レジスト材のポーラス内への侵入を防止する方法として、レジストにフィルムレジストを用いる方法がある。しかし、フィルムレジストは比較的厚みが厚いため、高精度に加工されにくく、高コストである。 Therefore, as a method of preventing the resist material from penetrating into the porous material, there is a method of using a film resist as the resist. However, since the film resist is relatively thick, it is difficult to process it with high precision and the cost is high.

また、特許文献2に記載の発明では、コンデンサの製造過程において、基材酸化物に積層される導体層が単層であるため、貫通孔の孔径を拡大するに耐え得る機械強度を確保することが困難である。 Further, in the invention described in Patent Document 2, since the conductor layer laminated on the base oxide is a single layer in the manufacturing process of the capacitor, it is necessary to secure the mechanical strength capable of withstanding the expansion of the pore diameter of the through hole. Is difficult.

さらに、特許文献2に記載の発明では、貫通孔の形状をUの字のように1辺のみつながった半島状形状や、貫通孔をつないだ中に島状の柱状部を作ることが開示されておらず、やはりこれらの形状を形成するに耐え得る機械強度を確保することが難しい。 Further, in the invention described in Patent Document 2, it is disclosed that the shape of the through hole is a peninsula shape in which only one side is connected like a U shape, or an island-shaped columnar portion is formed in the through hole connected. It is still difficult to secure the mechanical strength that can withstand the formation of these shapes.

以上のような事情に鑑み、本発明の目的は、レジストの形成パターンが高精細であり、且つ、機械強度が確保された微細構造体の製造方法、電子部品、回路モジュール及び電子機器を提供することを目的とする。 In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a fine structure having a high-definition resist forming pattern and ensuring mechanical strength, electronic components, circuit modules, and electronic devices. The purpose is.

上記目的を達成するため、本発明の一形態に係る微細構造体の製造方法は、金属材料からなる基材の一部を陽極酸化し、上記基材の酸化されていない部分を除去することにより、第1の主面と、上記第1の主面と反対側の第2の主面と、上記第1の主面に連通し、上記第2の主面に連通していない複数の細孔と、を有する基材酸化物が形成される。
上記第1の主面に第1の導体層が積層される。
上記第1の導体層に第2の導体層が積層される。
上記第2の主面の一部にレジスト層が形成される。
上記レジスト層をマスクとして、上記基材酸化物を上記第2の主面から上記第1の主面までエッチングすることにより、上記基材酸化物に貫通孔が形成される。
In order to achieve the above object, the method for producing a microstructure according to an embodiment of the present invention is to anodize a part of a base material made of a metal material and remove the unoxidized part of the base material. , A plurality of pores communicating with the first main surface, the second main surface opposite to the first main surface, and the first main surface, but not with the second main surface. A substrate oxide having the above is formed.
The first conductor layer is laminated on the first main surface.
A second conductor layer is laminated on the first conductor layer.
A resist layer is formed on a part of the second main surface.
By etching the base material oxide from the second main surface to the first main surface using the resist layer as a mask, through holes are formed in the base material oxide.

上記製造方法によれば、基材酸化物に形成されている複数の細孔は、第2の主面に連通していない。これにより、例えば液状のレジスト材が第2の主面に塗布されたとしても、複数の細孔にレジスト材が侵入することがない。従って、レジスト材に高精細にパターニングを施すことができ、レジストの形成パターンを高精細とすることができる。 According to the above production method, the plurality of pores formed in the base oxide do not communicate with the second main surface. As a result, for example, even if a liquid resist material is applied to the second main surface, the resist material does not penetrate into the plurality of pores. Therefore, the resist material can be patterned with high definition, and the resist forming pattern can be made with high definition.

また、上記製造方法によれば、第1の主面に積層される導体層が2層構造であるため、基材酸化物の機械強度が確保されている。従って、本発明により、レジストの形成パターンが高精細であり、且つ、機械強度が確保された微細構造体の製造方法を提供することができる。 Further, according to the above manufacturing method, since the conductor layer laminated on the first main surface has a two-layer structure, the mechanical strength of the base oxide is ensured. Therefore, according to the present invention, it is possible to provide a method for producing a fine structure in which the resist forming pattern is high-definition and the mechanical strength is ensured.

上記貫通孔は、上記第1及び第2の主面に直交する方向から見た形状が円形以外の形状であってもよい。
これにより、円形状の貫通孔では形成することが難しい円形以外の形状を有するコイル等の構造体を、貫通孔の形状を利用して作製することが可能となる。
The through hole may have a shape other than a circular shape when viewed from a direction orthogonal to the first and second main surfaces.
This makes it possible to manufacture a structure such as a coil having a shape other than a circular shape, which is difficult to form with a circular through hole, by utilizing the shape of the through hole.

上記細孔と上記細孔の間の上記基材酸化物を、上記細孔の並びで5列×5個以上の範囲内においてエッチングにより除去された範囲中に突出させてもよい。
これにより、例えば、半島状の貫通孔を形成することができる。
The base material oxide between the pores may be projected into the range removed by etching within the range of 5 rows × 5 or more in the arrangement of the pores.
Thereby, for example, a peninsula-shaped through hole can be formed.

上記細孔と上記細孔の間の上記基材酸化物を、エッチングにより除去した範囲内において、上記基材酸化物を柱状にエッチング除去せず残留させてもよい
これにより、例えば、環状の貫通孔を形成することができる。
In the range where the base oxide between the pores and the pores is removed by etching, the base oxide may remain in a columnar shape without being removed by etching. Holes can be formed.

上記第1の導体層は、導電性の粘着テープであってもよい。
これにより、第1の導体層を基材酸化物の第1の主面から剥離させやすくなり、容易に第1及び第2の導体層を除去することができる。
The first conductor layer may be a conductive adhesive tape.
As a result, the first conductor layer can be easily peeled off from the first main surface of the base material oxide, and the first and second conductor layers can be easily removed.

上記第2の導体層の厚みは、互いに隣接する上記細孔の中心間距離の10倍以上であってもよい。 The thickness of the second conductor layer may be 10 times or more the distance between the centers of the pores adjacent to each other.

上記第2の導体層の厚みは、1μm以上であってもよい。 The thickness of the second conductor layer may be 1 μm or more.

本発明の一形態に係る電子部品は、微細構造体と、第1の導体層と、第2の導体層と、第3の導体層と、第1の内部導体と、第2の内部導体と、を有する。
上記微細構造体は、金属の陽極酸化によって形成され、第1の主面と、上記第1の主面と反対側の第2の主面と、上記第1の主面に連通し、上記第2の主面に連通していない複数の細孔と、上記第1及び第2の主面に連通する貫通孔と、を有する。
上記第1の導体層は、上記第1の主面に積層されている。
上記第2の導体層は、上記第2の主面に積層されている。
上記第3の導体層は、上記第2の導体層に積層されている。
上記第1の内部導体は、上記貫通孔の一部に収容され、上記第1の導体層に接続し、上記第2の導体層から離間する。
上記第2の内部導体は、上記貫通孔の他の一部に収容され、上記第2の導体層に接続し、上記第1の導体層から離間する。
The electronic component according to one embodiment of the present invention includes a microstructure, a first conductor layer, a second conductor layer, a third conductor layer, a first inner conductor, and a second inner conductor. Have.
The microstructure is formed by anodizing a metal and communicates with the first main surface, the second main surface opposite to the first main surface, and the first main surface, and the first main surface is communicated with the first main surface. It has a plurality of pores that do not communicate with the main surface of No. 2 and through holes that communicate with the first and second main surfaces.
The first conductor layer is laminated on the first main surface.
The second conductor layer is laminated on the second main surface.
The third conductor layer is laminated on the second conductor layer.
The first inner conductor is housed in a part of the through hole, is connected to the first conductor layer, and is separated from the second conductor layer.
The second inner conductor is housed in another part of the through hole, is connected to the second conductor layer, and is separated from the first conductor layer.

本発明の一実施形態に係る回路モジュールは、上記電子部品を搭載する。 The circuit module according to the embodiment of the present invention mounts the above electronic components.

本発明の一実施形態に係る電子機器は、上記回路モジュールを搭載する。 The electronic device according to the embodiment of the present invention is equipped with the above circuit module.

本発明の一実施形態に係る微細構造体の概略斜視図である。It is a schematic perspective view of the microstructure which concerns on one Embodiment of this invention. 同微細構造体の断面図である。It is sectional drawing of the microstructure. 同微細構造体の概略斜視図である。It is a schematic perspective view of the microstructure. 同微細構造体の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the microstructure. 同微細構造体の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the microstructure. 同微細構造体の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the microstructure. 本発明の一実施形態に係る電子部品の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the electronic component which concerns on one Embodiment of this invention. 同電子部品の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the electronic component. 同電子部品の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the electronic component. 同電子部品の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the electronic component.

以下、図面を参照しながら、本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[微細構造体の構成]
図1は、本発明の一実施形態に係る微細構造体100の概略斜視図であり、図2は微細構造体100の断面図である。なお、以下の図において、X方向、Y方向及びZ方向は相互に直交する3方向である。
[Structure of microstructure]
FIG. 1 is a schematic perspective view of the microstructure 100 according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the microstructure 100. In the following figure, the X direction, the Y direction, and the Z direction are three directions orthogonal to each other.

図1及び図2に示すように、微細構造体100はポーラス構造を有し、本体101と、第1の孔101aと、第2の孔101dと、から構成される。 As shown in FIGS. 1 and 2, the microstructure 100 has a porous structure and is composed of a main body 101, a first hole 101a, and a second hole 101d.

図1及び図2に示す第1及び第2の孔101a,101dの数や大きさ等は便宜的なものであり、実際のものはより小さく、多数である。また、図2では、第2の孔101dを説明の便宜上、矩形柱状の貫通孔で示す。さらに、第2の孔101dの内壁は実際には平滑ではないが、図面では省略する。 The numbers and sizes of the first and second holes 101a and 101d shown in FIGS. 1 and 2 are for convenience, and the actual ones are smaller and larger. Further, in FIG. 2, the second hole 101d is shown as a rectangular columnar through hole for convenience of explanation. Further, although the inner wall of the second hole 101d is not actually smooth, it is omitted in the drawings.

本体101はX方向に平行な表面101bと、表面101bと反対側の裏面101cを有する。本体101は金属酸化物からなり、例えば、Al(アルミニウム)、Ta(タンタル)、Nb(ニオブ)、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Zn(亜鉛)、W(タングステン)又はSb(アンチモン)等の酸化物からなる。本実施形態の本体101は、典型的にはAl(酸化アルミニウム)からなる。 The main body 101 has a front surface 101b parallel to the X direction and a back surface 101c opposite to the front surface 101b. The main body 101 is made of a metal oxide, for example, Al (aluminum), Ta (tantalum), Nb (niobium), Ti (titanium), Zr (zirconium), Hf (hafnium), Zn (zinc), W (tungsten). Alternatively, it is composed of an oxide such as Sb (antimony). The main body 101 of this embodiment is typically made of Al 2 O 3 (aluminum oxide).

本体101のZ方向の寸法D2(厚み)と、X方向の寸法D3は、特に限定されず、寸法D2は例えば数百μm程度であり、寸法D3は例えば数百μm〜数千μm程度である。 The dimension D2 (thickness) in the Z direction of the main body 101 and the dimension D3 in the X direction are not particularly limited, and the dimension D2 is, for example, about several hundred μm, and the dimension D3 is, for example, about several hundred μm to several thousand μm. ..

第1及び第2の孔101a,101dは、表面101b及び裏面101cに垂直な方向(本体101の厚み方向)に沿って形成されている。第1の孔101aは、表面101bに連通し、裏面101cには連通していない。一方、第2の孔101dは、表面101b及び裏面101cに連通するように形成されている。 The first and second holes 101a and 101d are formed along a direction perpendicular to the front surface 101b and the back surface 101c (thickness direction of the main body 101). The first hole 101a communicates with the front surface 101b and does not communicate with the back surface 101c. On the other hand, the second hole 101d is formed so as to communicate with the front surface 101b and the back surface 101c.

第1の孔101aは、微細構造体100のポーラス(細孔)を構成する貫通孔である。本実施形態に係る第1の孔101aは、図1に示すように、微細構造体100の層面方向に六法規則配列をとる。六法規則配列は、各第1の孔101aの中心が正六角形の頂点に位置する配列である。第1の孔101aが六方規則配列となるのは、微細構造体100を構成する金属酸化物の自己組織化作用(後述)による。 The first hole 101a is a through hole forming a porous (pore) of the microstructure 100. As shown in FIG. 1, the first hole 101a according to the present embodiment has a six-law regular arrangement in the layer plane direction of the microstructure 100. The six-law regular array is an array in which the center of each first hole 101a is located at the apex of a regular hexagon. The hexagonal ordered arrangement of the first holes 101a is due to the self-organizing action (described later) of the metal oxides constituting the microstructure 100.

第1の孔101aの形状(孔形状)は特に限定されず、例えば内径が数十nm〜数千nmの略円形であるものとすることができる。また、互いに隣接する第1の孔101a間の間隔D1(中心間距離D1)も特に限定されず、例えば、数十nm〜数千nm程度とすることができる。 The shape (hole shape) of the first hole 101a is not particularly limited, and may be, for example, a substantially circular shape having an inner diameter of several tens of nm to several thousand nm. Further, the distance D1 (distance between centers D1) between the first holes 101a adjacent to each other is not particularly limited, and may be, for example, about several tens of nm to several thousand nm.

第2の孔101dは、図1及び図2に示すように、第1の孔101aよりも内径が大きい貫通孔である。第2の孔101dの形状は特に限定されず、例えば内径が数十nm〜数千nmの円形又は略円形であるものとすることができる。互いに隣接する第2の孔101d間の間隔も特に限定されず、例えば、数十nm〜数千nm程度とすることができる。 As shown in FIGS. 1 and 2, the second hole 101d is a through hole having an inner diameter larger than that of the first hole 101a. The shape of the second hole 101d is not particularly limited, and may be, for example, a circle or a substantially circular shape having an inner diameter of several tens of nm to several thousand nm. The distance between the second holes 101d adjacent to each other is not particularly limited, and may be, for example, about several tens of nm to several thousand nm.

ここで、本実施形態に係る第2の孔101dの形状は、円形又は略円形以外の形状であってもよく、図1に示すように、Z方向から見た形状が半島状又は環状であってもよい。これにより、微細構造体100を利用することで、半島状又は環状のコイル部品や配線回路部品等を製造することが可能となる。 Here, the shape of the second hole 101d according to the present embodiment may be a shape other than a circular shape or a substantially circular shape, and as shown in FIG. 1, the shape seen from the Z direction is a peninsula shape or an annular shape. You may. As a result, by using the microstructure 100, it becomes possible to manufacture peninsula-shaped or annular coil parts, wiring circuit parts, and the like.

図3は、微細構造体100の概略斜視図であり、第2の孔101dの形状を示す図である。本実施形態に係る第2の孔101dは、後述するように複数の孔H1(第1の孔101a)を有する基材酸化物302をエッチングすることによって形成される(図6参照)。このため、第2の孔101dは、複数の第1の孔101aがつながった貫通孔となる。従って、第2の孔101dの内壁面111dは、図3に示すように、複数の第1の孔101aの形状に由来するひだ状の曲面となる。 FIG. 3 is a schematic perspective view of the microstructure 100 and shows the shape of the second hole 101d. The second hole 101d according to the present embodiment is formed by etching a base oxide 302 having a plurality of holes H1 (first hole 101a) as described later (see FIG. 6). Therefore, the second hole 101d becomes a through hole in which a plurality of first holes 101a are connected. Therefore, as shown in FIG. 3, the inner wall surface 111d of the second hole 101d is a pleated curved surface derived from the shape of the plurality of first holes 101a.

[微細構造体の製造方法]
微細構造体100の製造方法について説明する。図4〜図6は、微細構造体100の製造方法の一例を示す模式図である。
[Manufacturing method of microstructure]
A method for manufacturing the microstructure 100 will be described. 4 to 6 are schematic views showing an example of a method for manufacturing the microstructure 100.

図4(a)は、本体101の元となる基材301を示す。本体101を金属酸化物(例えば酸化アルミニウム)とする場合、基材301はその酸化前の金属(例えばアルミニウム)である。なお、基材301の表面には、ピットを設けてもよい。ピットは、規則的に配列された凹状構造であり、後述する金属酸化物の成長の際に基点となるものである。ピットは、任意の方法によって形成することが可能であり、例えば基材301へのモールド(型)の押圧や、基材301の表面のエッチングによって形成することができる。 FIG. 4A shows the base material 301 which is the base of the main body 101. When the main body 101 is a metal oxide (for example, aluminum oxide), the base material 301 is the metal before oxidation (for example, aluminum). A pit may be provided on the surface of the base material 301. The pits are regularly arranged concave structures and serve as base points during the growth of metal oxides, which will be described later. The pits can be formed by any method, for example, by pressing a mold on the base material 301 or etching the surface of the base material 301.

次に、基材301を陽極として電解液溶液中で電圧を印加する。これにより、図4(b)に示すように、基材301の金属表面が酸化(陽極酸化)され、基材酸化物302が生成する。この際、基材酸化物302の自己組織化作用によって、基材酸化物302に孔H1が形成される。孔H1は図4(b)に示すように、基材301の厚み方向(Z方向)に沿って形成される。なお、陽極酸化に用いる溶液は、例えば、15℃〜20℃に調整されたシュウ酸(0.1mol/L)とすることができる。 Next, a voltage is applied in the electrolytic solution solution using the base material 301 as an anode. As a result, as shown in FIG. 4B, the metal surface of the base material 301 is oxidized (anodized) to form the base material oxide 302. At this time, the pores H1 are formed in the base oxide 302 by the self-assembling action of the base oxide 302. As shown in FIG. 4B, the holes H1 are formed along the thickness direction (Z direction) of the base material 301. The solution used for anodization can be, for example, oxalic acid (0.1 mol / L) adjusted to 15 ° C to 20 ° C.

続いて、図4(c)に示すように、酸化されていない基材301を除去する。基材301の除去は、例えばウェットエッチングによって行われる。以降、基材酸化物302の孔H1と連通している面を第1主面302aとし、その反対側の孔H1に連通していない面を第2主面302bとする。 Subsequently, as shown in FIG. 4C, the unoxidized base material 301 is removed. Removal of the base material 301 is performed, for example, by wet etching. Hereinafter, the surface of the base material oxide 302 communicating with the hole H1 is referred to as the first main surface 302a, and the surface not communicating with the hole H1 on the opposite side thereof is referred to as the second main surface 302b.

続いて、図5(a)に示すように、基材酸化物302の第1主面302aに導電性材料からなる第1導体層303を積層する。本実施形態に係る第1導体層303は、典型的にはスパッタ膜である。第1導体層303を積層する方法はスパッタ法に限られず、例えば、真空蒸着法等の任意の方法により形成されてもよい。 Subsequently, as shown in FIG. 5A, the first conductor layer 303 made of a conductive material is laminated on the first main surface 302a of the base material oxide 302. The first conductor layer 303 according to this embodiment is typically a sputtered film. The method of laminating the first conductor layer 303 is not limited to the sputtering method, and may be formed by any method such as a vacuum vapor deposition method.

第1主面302aに第1導体層303が積層することにより、後述の工程で形成される孔H2に電解めっき等で導体等を形成する場合に、第1導体層303をシード層として機能させることが可能となる。 When the first conductor layer 303 is laminated on the first main surface 302a to form a conductor or the like in the holes H2 formed in the step described later by electroplating or the like, the first conductor layer 303 functions as a seed layer. It becomes possible.

本実施形態では、第1導体層303は、例えば、導電性を有する粘着テープ等であってもよい。この場合、当該粘着テープは、第1主面302aに糊を残さないものが好ましい。 In the present embodiment, the first conductor layer 303 may be, for example, a conductive adhesive tape or the like. In this case, the adhesive tape preferably does not leave glue on the first main surface 302a.

続いて、図5(b)に示すように、第1導体層303に導電性材料からなる第2導体層304を積層する。これにより、基材酸化物302の機械強度が向上する。第2導体層304は、第1導体層303より厚いことが好ましい。 Subsequently, as shown in FIG. 5B, the second conductor layer 304 made of a conductive material is laminated on the first conductor layer 303. As a result, the mechanical strength of the base oxide 302 is improved. The second conductor layer 304 is preferably thicker than the first conductor layer 303.

本実施形態に係る第2導体層304の厚みは、互いに隣接する孔H1の中心間距離(D1)の10倍以上であることが好ましく、具体的には、例えば1μm以上とするのが好ましい。 The thickness of the second conductor layer 304 according to the present embodiment is preferably 10 times or more the center-to-center distance (D1) of the holes H1 adjacent to each other, and specifically, for example, 1 μm or more.

第2導体層304は、典型的にはめっき膜である。第1導体層303にめっき膜を積層する場合は、例えば、電気めっき法、無電解めっき法、溶融めっき法又は真空蒸着法等の任意の方法により形成可能である。 The second conductor layer 304 is typically a plating film. When the plating film is laminated on the first conductor layer 303, it can be formed by any method such as an electroplating method, an electroless plating method, a hot dip plating method, or a vacuum vapor deposition method.

続いて、基材酸化物302の第2主面302bにレジスト層R2を形成する。レジスト層R2は、例えば、フォトリソグラフィにより形成可能である。 Subsequently, the resist layer R2 is formed on the second main surface 302b of the base oxide 302. The resist layer R2 can be formed by, for example, photolithography.

具体的には、基材酸化物302を洗浄し、図5(c)に示すように、第2主面302bの全面にレジスト材R1(フォトレジスト)を塗布する。基材酸化物302の洗浄には、例えば、エタノールや、硫酸(HSO)と過酸化水素(H)との混合溶液(HSO:H=4:1)等を用いた洗浄方法が採用される。 Specifically, the base oxide 302 is washed, and as shown in FIG. 5C, the resist material R1 (photoresist) is applied to the entire surface of the second main surface 302b. For cleaning the base oxide 302, for example, ethanol or a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) (H 2 SO 4 : H 2 O 2 = 4: 1) ) Etc. are adopted.

次に、レジスト材R1が塗布された基材酸化物302をプリベークし、フォトマスク越しにレジスト材R1に紫外線を照射する。これにより、レジスト材R1にパターニングが施される。続いて、現像液等でレジスト材R1にパターニングされたパターンを現像し、リンス、ポストベークすることで、図6(a)に示すように、第2主面302bに部分的にレジスト層R2が形成される。 Next, the base oxide 302 coated with the resist material R1 is prebaked, and the resist material R1 is irradiated with ultraviolet rays through the photomask. As a result, the resist material R1 is patterned. Subsequently, the pattern patterned on the resist material R1 is developed with a developing solution or the like, rinsed, and post-baked so that the resist layer R2 is partially formed on the second main surface 302b as shown in FIG. 6A. It is formed.

ここで、第2主面302bは孔H1に連通していないことから、レジスト材R1が第2主面302bに塗布されたとしても、孔H1にレジスト材R1が侵入することがない。これにより、後述のエッチング工程が、孔H1に侵入したレジスト材R1に干渉されることなく行われることが可能となる。 Here, since the second main surface 302b does not communicate with the hole H1, even if the resist material R1 is applied to the second main surface 302b, the resist material R1 does not invade the hole H1. As a result, the etching step described later can be performed without being interfered with the resist material R1 that has penetrated into the hole H1.

また、レジスト材R1が例えば液状であることにより、例えばフィルムレジストを用いるよりも、より高精細にレジスト材R1をパターニングすることができる。よって、第2主面302bに高精細にパターニングされたレジスト層R2を形成することができる。具体的には、レジスト層R2のパターンサイズを例えば数μm程度とすることができる。 Further, when the resist material R1 is liquid, for example, the resist material R1 can be patterned with higher definition than when a film resist is used, for example. Therefore, a high-definition patterned resist layer R2 can be formed on the second main surface 302b. Specifically, the pattern size of the resist layer R2 can be, for example, about several μm.

続いて、図6(b)に示すように、レジスト層R2をマスクとして、基材酸化物302を第2主面302bから第1主面302aまで除去する。これはウェットエッチング(湿式エッチング)によってすることができる。ウェットエッチングは、例えば、基材酸化物302を30℃に調整されたリン酸溶液(30wt%)に3時間浸漬させることによってすることができる。以下、この除去工程によって形成された第1主面302a及び第2主面302bに連通する貫通孔を孔H2とする。 Subsequently, as shown in FIG. 6B, the base oxide 302 is removed from the second main surface 302b to the first main surface 302a using the resist layer R2 as a mask. This can be done by wet etching (wet etching). Wet etching can be performed, for example, by immersing the substrate oxide 302 in a phosphoric acid solution (30 wt%) adjusted to 30 ° C. for 3 hours. Hereinafter, the through hole communicating with the first main surface 302a and the second main surface 302b formed by this removing step will be referred to as a hole H2.

ここで、本実施形態では、基材酸化物302をエッチングする工程において、孔H1と孔H1の間の基材酸化物302を、孔H1の並びで5列×5個以上の範囲内でエッチングにより除去された範囲中に突出させてもよい。これにより、Z方向から見た形状が例えば半島状である孔H2を形成することが可能である(図1参照)。 Here, in the present embodiment, in the step of etching the base oxide 302, the base oxide 302 between the holes H1 and the holes H1 is etched in the range of 5 rows × 5 or more in the arrangement of the holes H1. It may be projected into the range removed by. This makes it possible to form a hole H2 whose shape when viewed from the Z direction is, for example, a peninsula (see FIG. 1).

あるいは、孔H1と孔H1の間の基材酸化物302を、エッチング除去した範囲内に、基材酸化物302を柱状にエッチング除去せず残留させてもよい。これにより、Z方向からみた形状が例えば環状である孔H2を形成することが可能である(図1参照)。 Alternatively, the base material oxide 302 between the holes H1 and the holes H1 may remain in the range where the base material oxide 302 has been removed by etching without removing the base material oxide 302 in a columnar shape. As a result, it is possible to form a hole H2 whose shape when viewed from the Z direction is, for example, an annular shape (see FIG. 1).

孔H2は、図6に示すように、予め孔H1が形成されている基材酸化物302をウェットエッチングすることによって形成される。これにより、ウェットエッチングの異方性が向上する。即ち、基材酸化物302にウェットエッチングでエッチングを施しても、孔径が第2主面302bから第1主面302aに向かってX方向に広がることが孔H1により抑制され、アスペクト比の高い孔H2を形成することが可能となる。 As shown in FIG. 6, the pores H2 are formed by wet etching the base oxide 302 on which the pores H1 are formed in advance. This improves the anisotropy of wet etching. That is, even if the base oxide 302 is etched by wet etching, the pores H1 suppress the pore diameter from expanding in the X direction from the second main surface 302b toward the first main surface 302a, and the holes have a high aspect ratio. It becomes possible to form H2.

また、本実施形態に係る孔H2の内壁面は、複数の孔H1間をウェットエッチングにより接合することにより、その接合境界部分がひだ状に残留した形状になる(図3参照)。 Further, the inner wall surface of the holes H2 according to the present embodiment has a shape in which the joint boundary portion remains in a pleated shape by joining the plurality of holes H1 by wet etching (see FIG. 3).

続いて、図6(c)に示すようにレジスト層R2を除去し、第1及び第2導体層303,304を除去する。第1及び第2導体層303,304を除去は、例えばウェットエッチング法、ドライエッチング法、イオンミリング法、CMP(Chemical Mechanical Polishing)法等によって除去することができる。 Subsequently, as shown in FIG. 6C, the resist layer R2 is removed, and the first and second conductor layers 303 and 304 are removed. The first and second conductor layers 303 and 304 can be removed by, for example, a wet etching method, a dry etching method, an ion milling method, a CMP (Chemical Mechanical Polishing) method, or the like.

第1導体層303が導電性を有する粘着テープである場合は、第1導体層303を基材酸化物302の第1主面302aから剥離させやすくなる。これにより、容易に第1及び第2導体層303,304を除去することができる。 When the first conductor layer 303 is an adhesive tape having conductivity, the first conductor layer 303 can be easily peeled off from the first main surface 302a of the base material oxide 302. Thereby, the first and second conductor layers 303 and 304 can be easily removed.

以上のようにして、微細構造体100を製造することが可能である。微細構造体100の製造方法は上述のものに限定されず、異なる方法によっても微細構造体100を製造することが可能である。 As described above, the microstructure 100 can be manufactured. The method for producing the microstructure 100 is not limited to the above, and the microstructure 100 can also be produced by a different method.

なお、基材酸化物302は本体101に、孔H1は第1の孔101aに、孔H2は第2の孔101dに対応する。また、第1主面302aは表面101bに、第2主面302bは裏面101cに対応する。図6(b)では、孔H2を説明の便宜上、矩形柱状の貫通孔で示す。また、孔H2の内壁は実際には平滑ではないが、図面では省略する。 The base oxide 302 corresponds to the main body 101, the hole H1 corresponds to the first hole 101a, and the hole H2 corresponds to the second hole 101d. Further, the first main surface 302a corresponds to the front surface 101b, and the second main surface 302b corresponds to the back surface 101c. In FIG. 6B, the hole H2 is shown as a rectangular columnar through hole for convenience of explanation. Further, although the inner wall of the hole H2 is not actually smooth, it is omitted in the drawings.

[上記製造方法の作用]
本実施形態に係る微細構造体100の製造方法では、図5に示すように、基材酸化物302の第1主面302aに第1導体層303が積層された後、更に第1導体層303に第2導体層304が積層される。即ち、第1主面302aに積層される導体層が単層ではなく、2層構造となっており、基材酸化物302の機械強度が高められている。
[Action of the above manufacturing method]
In the method for producing the microstructure 100 according to the present embodiment, as shown in FIG. 5, after the first conductor layer 303 is laminated on the first main surface 302a of the base material oxide 302, the first conductor layer 303 is further laminated. The second conductor layer 304 is laminated on the surface. That is, the conductor layer laminated on the first main surface 302a has a two-layer structure instead of a single layer, and the mechanical strength of the base oxide 302 is enhanced.

これにより、例えば、図6(b)に示す構造体の孔H2に導体等が充填され、基材酸化物302を選択的に除去することによって孔H2の形状に応じたピラー等の構造体を得る場合に、当該構造体を第1導体層303上で自立させやくなる。 As a result, for example, the holes H2 of the structure shown in FIG. 6B are filled with a conductor or the like, and the base oxide 302 is selectively removed to form a structure such as pillars according to the shape of the holes H2. When obtained, the structure tends to be self-supporting on the first conductor layer 303.

つまり、第1主面302aに積層される導体層を2層構造とすることは、図6(b)に示す構造体を鋳型として利用し、孔H2の形状に応じた構造体を得る上で有利となる。なお、上述の基材酸化物302の選択的な除去には、例えば、ウェットエッチング法、ドライエッチング法、イオンミリング法、CMP(Chemical Mechanical Polishing)法等が採用されてもよい。 That is, to make the conductor layer laminated on the first main surface 302a a two-layer structure, the structure shown in FIG. 6B can be used as a mold to obtain a structure corresponding to the shape of the hole H2. It will be advantageous. For the selective removal of the base oxide 302 described above, for example, a wet etching method, a dry etching method, an ion milling method, a CMP (Chemical Mechanical Polishing) method, or the like may be adopted.

[上記製造方法の応用]
微細構造体100の製造方法は、種々の用途に応用可能である。例えば、上記製造方法は、コンデンサ等の電子部品の製造方法に応用可能である。以下、上記製造方法を応用して電子部品200を製造する場合の製造方法について説明する。
[Application of the above manufacturing method]
The method for producing the microstructure 100 can be applied to various uses. For example, the above manufacturing method can be applied to a manufacturing method of electronic parts such as capacitors. Hereinafter, a manufacturing method in the case of manufacturing the electronic component 200 by applying the above manufacturing method will be described.

(電子部品の製造方法)
図7〜図10は、電子部品200の製造方法の一例を示す模式図である。
(Manufacturing method of electronic parts)
7 to 10 are schematic views showing an example of a method for manufacturing the electronic component 200.

先ず、図7(a)に示すように、微細構造体100の製造方法で説明した方法と同様の方法により、微細構造体100に第1及び第2導体層303,304が積層された構造体を作製する。 First, as shown in FIG. 7A, a structure in which the first and second conductor layers 303 and 304 are laminated on the microstructure 100 by the same method as described in the method for manufacturing the microstructure 100. To make.

続いて、第1導体層303をシード層として基材酸化物302に電解めっきを施す。これにより、図7(b)に示すように、孔H2に所定の長さの内部導体M1が形成される。内部導体M1は、同図に示すように、第2主面302bに露出していない。また、孔H1は第2主面302bに連通してないため、孔H1にはめっき液が侵入せず、内部導体M1は形成されない。 Subsequently, the base material oxide 302 is electroplated using the first conductor layer 303 as a seed layer. As a result, as shown in FIG. 7B, an internal conductor M1 having a predetermined length is formed in the hole H2. As shown in the figure, the inner conductor M1 is not exposed on the second main surface 302b. Further, since the hole H1 does not communicate with the second main surface 302b, the plating solution does not penetrate into the hole H1 and the inner conductor M1 is not formed.

続いて、微細構造体100の製造方法で説明した方法と同様の方法により、図7(c)に示すように第2主面302bにレジスト材R3を塗布した後、図8(a)に示すように、第2主面302bに部分的にレジスト層R4を形成する。レジスト層R4は、図8(a)に示すように、孔H2に侵入し、内部導体M1の先端を被覆している。 Subsequently, the resist material R3 is applied to the second main surface 302b as shown in FIG. 7 (c) by the same method as that described in the method for manufacturing the microstructure 100, and then shown in FIG. 8 (a). As described above, the resist layer R4 is partially formed on the second main surface 302b. As shown in FIG. 8A, the resist layer R4 penetrates into the hole H2 and covers the tip of the inner conductor M1.

続いて、図8(b)に示すように、レジスト層R4をマスクとして、基材酸化物302を第2主面302bから第1主面302aまで除去する。これはウェットエッチング(湿式エッチング)によってすることができる。以下、この除去工程によって形成された第1主面302a及び第2主面302bに連通する貫通孔を孔H3とする。 Subsequently, as shown in FIG. 8B, the base oxide 302 is removed from the second main surface 302b to the first main surface 302a using the resist layer R4 as a mask. This can be done by wet etching (wet etching). Hereinafter, the through hole communicating with the first main surface 302a and the second main surface 302b formed by this removing step is referred to as a hole H3.

孔H3は、同図に示すように、予め孔H1が形成されている基材酸化物302を加工することによって形成されるため、微細構造体100の製造方法で説明したように、アスペクト比の高い貫通孔となる。また、図8(b)では、孔H3を説明の便宜上、矩形柱状の貫通孔で示す。さらに、孔H3の内壁は実際には平滑ではないが、図面では省略する。 As shown in the figure, the pores H3 are formed by processing the base oxide 302 on which the pores H1 are formed in advance. Therefore, as described in the method for producing the microstructure 100, the pores H3 have an aspect ratio. It becomes a high through hole. Further, in FIG. 8B, the hole H3 is shown as a rectangular columnar through hole for convenience of explanation. Further, although the inner wall of the hole H3 is not actually smooth, it is omitted in the drawings.

続いて、図8(c)に示すようにレジスト層R4を除去し、図9(a)に示すように第2主面302bに導電性材料からなる第3導体層305を積層し、図9(b)に示すように第3導体層305に導電性材料からなる第4導体層306を積層する。第3及び第4導体層305,306は、例えばスパッタ法、真空蒸着法又はめっき法等の任意の方法により形成可能である。 Subsequently, the resist layer R4 was removed as shown in FIG. 8 (c), and the third conductor layer 305 made of a conductive material was laminated on the second main surface 302b as shown in FIG. 9 (a). As shown in (b), the fourth conductor layer 306 made of a conductive material is laminated on the third conductor layer 305. The third and fourth conductor layers 305 and 306 can be formed by any method such as a sputtering method, a vacuum vapor deposition method, or a plating method.

第4導体層306の厚みは、互いに隣接する孔H1の中心間距離(D1)の10倍以上であることが好ましく、具体的には、例えば1μm以上とするのが好ましい。 The thickness of the fourth conductor layer 306 is preferably 10 times or more the center-to-center distance (D1) of the holes H1 adjacent to each other, and specifically, for example, 1 μm or more.

続いて、図9(c)に示すように、第1及び第2導体層303,304を除去する。第1及び第2導体層303,304の除去は、例えば、ウェットエッチング法、ドライエッチング法、イオンミリング法、CMP(Chemical Mechanical Polishing)法等によってすることができる。 Subsequently, as shown in FIG. 9C, the first and second conductor layers 303 and 304 are removed. The first and second conductor layers 303 and 304 can be removed by, for example, a wet etching method, a dry etching method, an ion milling method, a CMP (Chemical Mechanical Polishing) method, or the like.

続いて、第3導体層305をシード層として基材酸化物302に電解めっきを施す。これにより、図10(a)に示すように、孔H3に所定の長さの内部導体M2が形成される。内部導体M2は、同図に示すように、第1主面302aに露出していない。 Subsequently, the base material oxide 302 is electroplated using the third conductor layer 305 as a seed layer. As a result, as shown in FIG. 10A, an inner conductor M2 having a predetermined length is formed in the hole H3. As shown in the figure, the inner conductor M2 is not exposed on the first main surface 302a.

続いて、図10(b)に示すように、第1主面302aに第5導体層307を積層する。第5導体層307は、例えば、スパッタ法、真空蒸着法等、任意の方法によって形成可能である。 Subsequently, as shown in FIG. 10B, the fifth conductor layer 307 is laminated on the first main surface 302a. The fifth conductor layer 307 can be formed by any method such as a sputtering method or a vacuum vapor deposition method.

以上のようにして、電子部品200を製造することが可能である。電子部品200の製造方法は上述のものに限定されず、異なる方法によっても製造することが可能である。 As described above, the electronic component 200 can be manufactured. The manufacturing method of the electronic component 200 is not limited to the above, and can be manufactured by a different method.

なお、基材酸化物302は電子部品200の誘電体に対応し、内部導体M1,M2は電子部品200の内部電極に対応する。また、導体層305〜307は、電子部品200の外部電極に対応する。電子部品200は、第2主面302bに積層された導体層が2層構造であるため、機械強度が向上している。 The base oxide 302 corresponds to the dielectric of the electronic component 200, and the internal conductors M1 and M2 correspond to the internal electrodes of the electronic component 200. Further, the conductor layers 305 to 307 correspond to the external electrodes of the electronic component 200. The electronic component 200 has a two-layer structure in which the conductor layer laminated on the second main surface 302b has a two-layer structure, so that the mechanical strength is improved.

(電子部品の応用)
本実施形態に係る電子部品200は、回路基板等の実装対象物に搭載され、回路モジュールとなることができる。また、電子部品200を搭載する回路モジュールは他の電子部品と共に電子機器を構成可能である。
(Application of electronic components)
The electronic component 200 according to this embodiment can be mounted on a mounting object such as a circuit board to form a circuit module. Further, the circuit module on which the electronic component 200 is mounted can form an electronic device together with other electronic components.

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の用途に応用可能である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and can be applied to various uses without departing from the gist of the present invention.

上記実施形態の微細構造体100の製造方法は、コンデンサ、コイル等の電子部品の製造方法に応用可能であるだけではなく、例えば、絶縁体である酸化アルミニウム等からなるパターン基板の製造方法に応用可能である。 The method for manufacturing the microstructure 100 of the above embodiment is not only applicable to a method for manufacturing electronic components such as capacitors and coils, but also applied to a method for manufacturing a pattern substrate made of, for example, aluminum oxide which is an insulator. It is possible.

あるいは、上記実施形態の微細構造体100の製造方法は、高アスペクト比構造体を形成するための鋳型を製造する方法にも応用可能である。 Alternatively, the method for producing the microstructure 100 of the above embodiment can also be applied to a method for producing a mold for forming a high aspect ratio structure.

また、複数の第2の孔101dの形状は、上記実施形態で挙げた形状に限られず、例えば、平面スパイラル状であってもよい。これにより、微細構造体100をコイル形成のための構造体とすることができる。 Further, the shape of the plurality of second holes 101d is not limited to the shape described in the above embodiment, and may be, for example, a flat spiral shape. As a result, the microstructure 100 can be used as a structure for forming a coil.

具体的には、先ず、互いに隣接する第1の孔101a間の間隔D1を例えば100nm程度の狭ピッチに設定し、微細構造体100の内部に導体を充填することで得られる平面のコイル状の周回する導体についても、狭ピッチとする。 Specifically, first, the space D1 between the first holes 101a adjacent to each other is set to a narrow pitch of, for example, about 100 nm, and the inside of the microstructure 100 is filled with a conductor to obtain a flat coil shape. The orbiting conductor also has a narrow pitch.

そして、コイル導体の両端部を除いて上下面に絶縁層を形成し、コイル導体の両端部からは、各々引き出し導体を形成後、外部電極を形成する。これにより、高アスペクト比且つ狭ピッチのコイル部品を製造することができる。 Then, insulating layers are formed on the upper and lower surfaces except for both ends of the coil conductor, and after each lead-out conductor is formed from both ends of the coil conductor, an external electrode is formed. This makes it possible to manufacture coil parts having a high aspect ratio and a narrow pitch.

100・・・微細構造体
101・・・本体
101a・・・第1の孔
101b・・・表面
101c・・・裏面
101d・・・第2の孔
200・・・電子部品
303・・・第1導体層
304・・・第2導体層
305・・・第3導体層
306・・・第4導体層
307・・・第5導体層
R1,R3・・・レジスト材
R2,R4・・・レジスト層
100 ... Microstructure 101 ... Main body 101a ... First hole 101b ... Front surface 101c ... Back surface 101d ... Second hole 200 ... Electronic component 303 ... First Conductor layer 304 ... 2nd conductor layer 305 ... 3rd conductor layer 306 ... 4th conductor layer 307 ... 5th conductor layer R1, R3 ... Resist material R2, R4 ... Resist layer

Claims (10)

金属材料からなる基材の一部を陽極酸化し、
前記基材の酸化されていない部分を除去することにより、第1の主面と、前記第1の主面と反対側の第2の主面と、前記第1の主面に連通し、前記第2の主面に連通していない複数の細孔と、を有する基材酸化物を形成し、
前記第1の主面に第1の導体層を積層し、
前記第1の導体層に第2の導体層を積層し、
前記第2の主面の一部にレジスト層を形成し、
前記レジスト層をマスクとして、前記基材酸化物を前記第2の主面から前記第1の主面までエッチングすることにより、前記基材酸化物に貫通孔を形成し、
前記貫通孔の前記第1の主面における開孔面積は、前記細孔の前記第1の主面における開孔面積よりも大きい
微細構造体の製造方法。
A part of the base material made of metal material is anodized and
By removing the non-oxidized portion of the base material, the first main surface, the second main surface opposite to the first main surface, and the first main surface are communicated with each other. Forming a substrate oxide having a plurality of pores not communicating with the second main surface,
A first conductor layer is laminated on the first main surface,
A second conductor layer is laminated on the first conductor layer,
A resist layer is formed on a part of the second main surface,
By etching the base material oxide from the second main surface to the first main surface using the resist layer as a mask, through holes are formed in the base material oxide.
A method for producing a microstructure in which the opening area of the through hole on the first main surface is larger than the opening area of the pore on the first main surface.
請求項1に記載の微細構造体の製造方法であって、
前記貫通孔は、前記第1及び第2の主面に直交する方向から見た形状が円形以外の形状である
微細構造体の製造方法。
The method for producing a microstructure according to claim 1.
A method for manufacturing a microstructure in which the through hole has a shape other than a circular shape when viewed from a direction orthogonal to the first and second main surfaces.
請求項1又は2に記載の微細構造体の製造方法であって、
前記細孔と前記細孔の間の前記基材酸化物を、前記細孔の並びで5列×5個以上の範囲内においてエッチングにより除去された範囲中に突出させる
微細構造体の製造方法。
The method for producing a microstructure according to claim 1 or 2.
A method for producing a microstructure in which the base material oxide between the pores is projected into a range removed by etching within a range of 5 rows × 5 or more in the arrangement of the pores.
請求項1又は2に記載の微細構造体の製造方法であって、
前記細孔と前記細孔の間の前記基材酸化物を、エッチングにより除去した範囲内において、前記基材酸化物を柱状にエッチング除去せず残留させる
微細構造体の製造方法。
The method for producing a microstructure according to claim 1 or 2.
A method for producing a microstructure in which the base material oxide remains in a columnar shape without being removed by etching within the range in which the base material oxide between the pores is removed by etching.
請求項1から4のいずれか1つに記載の微細構造体の製造方法であって、
前記第1の導体層は、導電性の粘着テープである
微細構造体の製造方法。
The method for producing a microstructure according to any one of claims 1 to 4.
A method for manufacturing a microstructure in which the first conductor layer is a conductive adhesive tape.
請求項1から5のいずれか1つに記載の微細構造体の製造方法であって、
前記第2の導体層の厚みは、互いに隣接する前記細孔の中心間距離の10倍以上である
微細構造体の製造方法。
The method for producing a microstructure according to any one of claims 1 to 5.
A method for producing a microstructure in which the thickness of the second conductor layer is 10 times or more the distance between the centers of the pores adjacent to each other.
請求項1から6のいずれか1つに記載の微細構造体の製造方法であって、
前記第2の導体層の厚みは、1μm以上である
微細構造体の製造方法。
The method for producing a microstructure according to any one of claims 1 to 6.
A method for producing a microstructure in which the thickness of the second conductor layer is 1 μm or more.
金属の陽極酸化によって形成され、第1の主面と、前記第1の主面と反対側の第2の主面と、前記第1の主面に連通し、前記第2の主面に連通していない複数の細孔と、前記第1及び第2の主面に連通する貫通孔と、を有し、前記貫通孔の前記第1の主面における開孔面積は、前記細孔の前記第1の主面における開孔面積よりも大きい微細構造体と、
前記第1の主面に積層された第1の導体層と、
前記第2の主面に積層された第2の導体層と、
前記第2の導体層に積層された第3の導体層と、
前記貫通孔の一部に収容され、前記第1の導体層に接続し、前記第2の導体層から離間する第1の内部導体と、
前記貫通孔の他の一部に収容され、前記第2の導体層に接続し、前記第1の導体層から離間する第2の内部導体と、
を具備する電子部品。
Formed by anodizing a metal, it communicates with the first main surface, the second main surface opposite to the first main surface, the first main surface, and communicates with the second main surface. a plurality of pores that are not, the a through hole communicating with the first and second main faces, have a, open area in the first main surface of the through hole, the said pores A microstructure larger than the perforated area on the first main surface,
The first conductor layer laminated on the first main surface and
With the second conductor layer laminated on the second main surface,
With the third conductor layer laminated on the second conductor layer,
A first internal conductor housed in a part of the through hole, connected to the first conductor layer, and separated from the second conductor layer.
A second inner conductor housed in another part of the through hole, connected to the second conductor layer, and separated from the first conductor layer.
Electronic components equipped with.
請求項8に記載の電子部品を搭載した回路モジュール。 A circuit module equipped with the electronic component according to claim 8. 請求項9に記載の回路モジュールを搭載した電子機器。 An electronic device equipped with the circuit module according to claim 9.
JP2016193214A 2016-09-30 2016-09-30 Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices Active JP6840502B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016193214A JP6840502B2 (en) 2016-09-30 2016-09-30 Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016193214A JP6840502B2 (en) 2016-09-30 2016-09-30 Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices

Publications (2)

Publication Number Publication Date
JP2018053335A JP2018053335A (en) 2018-04-05
JP6840502B2 true JP6840502B2 (en) 2021-03-10

Family

ID=61835409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016193214A Active JP6840502B2 (en) 2016-09-30 2016-09-30 Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices

Country Status (1)

Country Link
JP (1) JP6840502B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517780B1 (en) * 2021-01-29 2023-04-04 (주)포인트엔지니어링 Anodic oxide film including protective layer and the method of manufacturing same
KR20220111141A (en) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 Capacitor, Manufacturing method the capacitor and Electrod for the capacitor
KR102541192B1 (en) * 2021-02-01 2023-06-12 (주)포인트엔지니어링 Capacitor and Manufacturing method thereof
KR102519283B1 (en) * 2021-02-01 2023-04-17 (주)포인트엔지니어링 Capacitor and Manufacturing method the capacitor
JP2022119092A (en) * 2021-02-03 2022-08-16 太陽誘電株式会社 Capacitor component
KR20230077866A (en) * 2021-11-26 2023-06-02 (주)포인트엔지니어링 Anodic oxidation structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385046B2 (en) * 2006-11-01 2013-02-26 The Arizona Board Regents Nano scale digitated capacitor
KR101032342B1 (en) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 Embeded capacitor, embeded capacitor sheet using the same and method of manufacturing the same
JP5851165B2 (en) * 2011-09-08 2016-02-03 公益財団法人神奈川科学技術アカデミー Method for forming microstructure and method for producing porous alumina composite
JP2013115315A (en) * 2011-11-30 2013-06-10 Shin Etsu Polymer Co Ltd Manufacturing method of wiring board
JP2013254847A (en) * 2012-06-07 2013-12-19 Taiyo Yuden Co Ltd Capacitor
WO2014020939A1 (en) * 2012-08-01 2014-02-06 公益財団法人神奈川科学技術アカデミー Anodic oxidation porous alumina and method for producing same, and through-hole alumina membrane and method for producing same
JP6218558B2 (en) * 2013-10-30 2017-10-25 太陽誘電株式会社 Capacitor
JP6343529B2 (en) * 2014-09-11 2018-06-13 太陽誘電株式会社 Electronic components, circuit modules and electronic equipment

Also Published As

Publication number Publication date
JP2018053335A (en) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6840502B2 (en) Manufacturing methods for microstructures, electronic components, circuit modules and electronic devices
JP5210717B2 (en) Capacitor manufacturing method
JP6543622B2 (en) Structure with improved capacitor
KR100834833B1 (en) Capacitor, circuit board with built-in capacitor and method for producting the same
JP6043548B2 (en) Capacitor
JP5432002B2 (en) Capacitor and manufacturing method thereof
JP5931594B2 (en) Capacitor
JP2009076850A (en) Capacitor and manufacturing method thereof
JP2009088034A (en) Capacitor and its manufacturing method
JP6343529B2 (en) Electronic components, circuit modules and electronic equipment
KR20030040083A (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
WO2016158228A1 (en) Thin film capacitor
JP2014011419A (en) Capacitor
KR101538538B1 (en) Capacitor, structure and method of forming capacitor
JP2009059990A (en) Capacitor, electronic component, and manufacturing method for the capacitor
JP6218558B2 (en) Capacitor
JP6218660B2 (en) Capacitor
US9007741B2 (en) Capacitor
JP2003249417A (en) Capacitor structure and manufacturing method of the same
JP2005340794A (en) Manufacturing method for electrode foil for capacitor, electrode foil for capacitor, stacked electrolytic capacitor, and winding-type electrolytic capacitor
JP2005093597A (en) Thin film capacitor and its manufacturing method
JP2002231582A (en) Anode foil for laminated electrolytic capacitor, and laminated electrolytic capacitor
KR20220111141A (en) Capacitor, Manufacturing method the capacitor and Electrod for the capacitor
JP4403799B2 (en) Capacitor
WO2015076079A1 (en) Capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210217

R150 Certificate of patent or registration of utility model

Ref document number: 6840502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250