JP6829019B2 - ガルバニック直流絶縁をまたいだ通信 - Google Patents

Description

本発明は、概して、例えば、ガルバニック直流絶縁された送信器と受信器との間の通信のための電源アーキテクチャにおける、誘導結合を利用した、ガルバニック直流絶縁をまたいだ送信器と受信器との間の通信に関する。

多くの電気装置は、ガルバニック直流絶縁されて異なるグランド電位を基準とする送信器と受信器との間で情報を送信する通信システムを含む。例として、電力変換装置、医療機器、海事関連機器などが挙げられる。

１つのこのような通信システムは、磁気結合した配線を使用して、送信器と受信器との間で情報を送信する。誘導結合とも呼ばれる場合があり、送信導体を通って流れて変化する電流が、受信導体の端部間に、変化する電圧を誘導する。導体間の結合は、様々な方法で強化され得る。例えば、配線は、磁心付きで、または磁心なしで巻き付けられてコイルを形成し得る。例示的な誘導結合は、変圧器と結合インダクタを含む

このような導体の磁気結合にもかかわらず、導体は、その間で電気的に大幅に導通することなく電圧差が生じ得るように、互いに電気的に絶縁されたまま維持され得る。しかし、導体間の磁気結合が十分に強い限り、この電気的な絶縁をまたいで情報が伝達され得る。

以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。

図１は、本発明の教示に従った、送信器と受信器との間で通信する通信リンクを含む例示的なスイッチコントローラーを示す。 図２は、本発明の教示に従った、例示的なドライバインターフェース電源を示す。 図３は、さらに、本発明の教示に従った、ドライバインターフェース電源の実施態様を示す。 図４は、本発明の教示に従った、例示的な駆動回路電源を示す。 図５は、さらに、本発明の教示に従った、駆動回路電源の第１のカレントミラーと第２のカレントミラーと第３のカレントミラーと第４のカレントミラーとを示す。 図６は、さらに、本発明の教示に従った、ドライバインターフェース電源の電流閾値検出回路を示す。 図７は、さらに、本発明の教示に従った、ドライバインターフェース電源の放電カレントミラーを示す。 図８は、本発明の教示に従った、集積回路パッケージ内のダイ間の他の例示的な接続を示す一例である。 図９は、本発明の教示に従った、例示的なパルス出力段である。 図１０は、さらに、本発明の教示に従ったパルス出力段の例示的なドレイン制御回路を示す。 図１１は、さらに、本発明の教示に従った、パルス出力段のバッファ回路とゲート制御回路とを示す。

対応する参照符号は、図面中の複数の図にわたり、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれていることと、必ずしも一定の縮尺で描かれていないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするため、他の要素より誇張されている場合がある。さらに、市販に適した実施形態で有用または必要な、一般的だがよく理解されている要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐため、描かれていない。

以下の説明では、本発明を十分に理解できるように、多くの具体的な詳細事項が記載されている。本発明を実施する際に具体的な詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法は、本発明が理解しにくくなるのを防ぐため、詳細には説明されていない。

本明細書中での、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」または「例（ａｎ ｅｘａｍｐｌｅ）」についての言及は、実施形態または例に関連して説明されている特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で「一実施形態において（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」または「例（ａｎ ｅｘａｍｐｌｅ）」という語句が使用されていても、必ずしもすべてが同じ実施形態または実施例を参照しているわけではない。さらに、１つ以上の実施形態または例において、特定の特徴、構造または特性は、任意の適切な組み合わせ、及び／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明されている機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれているわけではないこととが理解される。

上述のとおり、電気装置は、ガルバニック直流絶縁された送信器と受信器との間で情報を送信する誘導結合を含み得る。信号は、送信導体を通って流れる電流を変化させることにより、受信器に送信され得る。変化する電流は、受信導体の端部間に電圧を誘導する。場合によっては、送信器により送信される信号は、受信器において電圧パルス波形を誘導する電流パルス波形であり得る。

いくつかの電気装置では、送信導体を通る電流の比較的大きな変化が、受信導体において比較的小さな電圧変化を引き起こすという意味で、誘導結合において、導体は、弱く結合するのみであり得る。これは、例えば、リードフレーム、半導体チップの上部金属化層、ボンドワイヤなどの導体により少なくとも部分的に形成される誘導結合の場合に特にあてはまる。特に、このような導体は寸法が小さく、安価であり、さらに、半導体パッケージ内に配設され得るが、それらは、通常、少ない巻き数（典型的には１巻き）で形成され、一般的には、高透磁率コアを含まない。例えば、送信導体と受信導体とは、５０ｎＨ以下、例えば、２０ｎＨ以下、または、１０ｎＨ以下にもなるインダクタンスをもつコイルであり得る。従って、受信導体における振幅は、送信導体を通る電流の変化率と比較して比較的小さい。

受信導体における誘導電圧が比較的小さい場合、誘導電圧をノイズと区別しにくくなり得る。これは、コントローラーの様々な部分が互いにガルバニック直流絶縁されている電力スイッチ用コントローラー内など、ノイズの多い環境で特にあてはまる。特に、電力スイッチによりスイッチングされた電力は、誘導結合をまたいで送信された信号の電力より、はるかに大きなものであり得る。例えば、電力スイッチは、１００ボルト台、または、１０００ボルト台をもスイッチングし得、これに対し、受信される信号は、１００ｍＶ台、１０ｍＶ台、または、さらに少ないものであり得る。このような条件下で、信号電圧をノイズと区別することは、一般的に困難である。

受信される電圧の大きさを増加させる１つのアプローチは、送信導体を通る電流の変化率を増加させることである。例えば、送信される信号は、持続期間が１０ナノ秒以下、例えば、５ナノ秒以下であるパルスを含み得る。さらに、それらのパルスに関連する電流振動の振幅は、できる限り高くなければならない。

しかし、送信導体を通したこのような電流パルスの導通は、電源電圧の不安定さをもたらし得る。この点において、このような電流パルスを提供するため、信号送信回路の電源は、ゼロ（または他の定常状態）の電流を提供することから、短い（例えば、ナノ秒スケールの）時間枠で大電流を提供することへと遷移できなければならない。電源における十分に大きなバイパスコンデンサは、理論的には、電流需要のこのような急激な変化によりもたらされる電源電圧の変化を減衰させるが、実際にはこのようなバイパスコンデンサの寸法は、不都合なほどに大きい。半導体パッケージ内の比較的弱い誘導結合を配置することにより達成される省スペース化は、バイパスコンデンサがパッケージの外部にあるか、半導体ダイに一体化されているかに関わらず、大きなバイパスコンデンサにより占有される空間により相殺される。

一般的に電圧によりもたらされる回路の性質に応じて決まるいくつかの理由により、電源電圧の不安定さが問題となり得る。例えば、いくつかのデジタル回路は、電源電圧の変化において比較的小さな許容範囲をもち得る。他の例として、電源電圧が過度に変化すると、トランジスタまたは他の回路要素が、それらの安全な動作範囲から逸脱する場合がある。

これらの課題及び他の課題を解決するため、本明細書で説明する電子装置は、２つの電源を含み得る。例えば、いくつかの実施態様において、複数の電源のうちの第１の電源は、ガルバニック直流絶縁をまたいで磁気結合の送信導体に電流の大部分を供給し得る。複数の電源のうちの第１の電源は、第２の局所電源にも電流を供給し得る。さらに、局所電源は、ガルバニック直流絶縁に対して送信導体と第１の電源と同じ側にある（すなわち、同じ電位を基準とする）他の回路に対して供給し得る。動作時、局所電源は、第１の電源より安定し得る。この安定性は、適切な動作を確実にするのに役立ち得、さらに、場合によっては、局所電源により供給を受ける回路を、安全でない動作条件から保護するのに役立ち得る。

いくつかの実施態様において、局所電源から供給を受ける回路は、磁気結合の受信導体にガルバニック直流絶縁をまたいで情報を送信するために使用される電流パルスを制御するパルス制御回路を含む。

いくつかの実施態様において、複数の局所電源は、複数の別々のネットワークに給電するために使用され得る。例えば、１つの局所電源は、その大きな電流要求に起因する比較的大きな電源振動をもたらし、その比較的大きな電源振動を許容する補助駆動回路に給電し得る。他の局所電源は、より小さな電源振動を必要とするアナログ回路に給電し得る。さらに別の局所電源は、アナログ回路より大きな電源振動を許容し得るデジタル回路に給電し得る。その結果、比較的小さな総電源バイパス静電容量を使用しながら、適切な独自の電源振動を達成可能であり得る。これは、信号送受信回路に加えて、磁気結合と複数の電源とが、大きな内部または外部のバイパスコンデンサを使用せずに単一の半導体パッケージ内に配設されることを可能にし得る。

いくつかの実施態様において、第１の電源における比較的低周波のパルスを局所電源から絶縁する一方向電流路を使用して、局所電源が第１の電源から分離されている。より速いパルスに対して、ＲＣ回路は、第１の電源から局所電源を絶縁し得る。ＲＣ回路の抵抗は、負荷条件に適応する能動素子により提供され得る。一方向電流路は、第１の電源から局所電源に電流が流れること、すなわち、局所電源に給電することを可能にする。しかし、動作条件によっては、電流と電力との供給は連続的ではない。特に、第１の電源と局所電源との間の電位差は、動作中、時折、切り替わり得る。電流路の一方向性は、例えば、第１の電源が磁気結合の送信導体に電流を供給している間に、複数の電源のうちの第１の電源が、局所電源から電力を取り出すことを防止する。これにより、局所電源による電圧の供給を、より安定化することができる。

磁気結合の送信導体にパルスを供給するときに、電流が非常に速く（例えば、１０ｎｓ未満、例えば、５ｎｓの時間に）立ち上がる。この電流をできる限り速く低減させて約ゼロに戻すため、送信導体に、比較的大きな負の電圧が印加されなければならない。

これらの教示による恩恵を受け得る例示的な装置は、電力変換システムにおいて電力スイッチを制御するスイッチコントローラーである。例示的な電力スイッチは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。ＩＧＢＴ用のスイッチコントローラーまたは他の電力スイッチは、通信リンクとして機能する誘導結合を通して通信するように接続されたドライバインターフェースと駆動回路とを含み得る。ドライバインターフェースは、スイッチコントローラーの一次側であり得、駆動回路は、二次側であり得る。誘導結合は、通信リンクとして機能し、さらに、一次側と二次側との間のガルバニック直流絶縁を橋渡しする。一次側のドライバインターフェースは、別のデジタル、アナログ、及び補助駆動回路を伴う一つの局所電源または複数の局所電源により給電され得る。ドライバインターフェースは、入力信号を受信するように接続され得、入力信号は、ＩＧＢＴ電力スイッチの現在の状態を示す情報を提供し、または、オン状態とオフ状態との間で遷移している。次に、入力信号内の情報は、誘導結合を介して駆動回路に伝達される。次に、この情報に応答して、駆動回路は、電力スイッチのスイッチングを駆動する駆動信号を生成する。

いくつかの実施態様において、ガルバニック直流絶縁をまたいだ２方向通信が望ましい場合がある。このような場合において、一次側と二次側との両方が、各々、データ送信回路とデータ受信回路との両方を含み得る。

さらに、一次側と二次側との両方が、１つ以上の局所電源を含み得る。しかし、低インピーダンスの電源接続を有しないパッケージを使用したとき、短パルスが、寄生電源インダクタンスから大きな電圧降下と大きなオーバーシュートとをもたらし得る。例えば、ボンドワイヤ接続の寄生インダクタンスが、内在的な性質により、大きな電圧降下と大きな電圧オーバーシュートとを生成する。これらの課題は、送信振幅を制限し得、オーバーシュートは、装置の安全な動作状態を危険にさらし得る。

一般的に、単一の誘導結合は、２方向通信リンクとして機能し得、情報を両方向に、すなわち、一次側から二次側に、及び、二次側から一次側に伝達し得る。しかし、必ずこうなるわけではない。いくつかの実施態様において、複数の誘導結合が使用され得る。

一般的に、一次側回路と二次側回路と（例えば、ドライバインターフェースと駆動回路とを含む）は、集積回路（ＩＣ）として実装される。本明細書で説明するいくつかの実施態様において、一次側集積回路と二次側集積回路とが、誘導結合と共に、単一のパッケージにパッケージ化され得る。この点で、集積回路パッケージは、一般的に、内在的な性質により、１つ以上のリードフレームを含む。リードフレームは、集積回路パッケージ内にパッケージ化された一つまたは複数のダイに機械的支持を提供する。一般的に、リードフレームは、半導体ダイが装着され得るダイ装着パッドを含む。加えて、一般的に、リードフレームは、集積回路パッケージ外の回路への電気配線として機能する導線をさらに含む。リードフレームは、一般的に金属の平板で形成されている。あるパターンで金属の平板が打抜き加工、エッチング、穿孔などされ得、これが、リードフレームのダイ装着パッドと様々な導線とを画定する。

図１は、本発明の教示に従った、送信器と受信器との間で通信する通信リンクを含む、例示的なスイッチコントローラーを示す。システム１００は、互いにガルバニック直流絶縁された一次側と二次側とをもつスイッチコントローラー１０２を含む。スイッチコントローラー１０２は、誘導結合を利用してガルバニック直流絶縁をまたいで通信するデータ送信回路とデータ受信回路とを含む。場合によっては、一次側と二次側との１つのみが、データ送信回路を含む。他の場合において、一次側と二次側との両方が、各々、データ送信回路とデータ受信回路とを含む。さらに、誘導結合の送信導体を通して情報を送信するように駆動する電流を供給する電源より安定した電源を使用して、その側で他の回路に給電する局所電源を含み得るデータ送信回路を含むスイッチコントローラー１０２の各側。

示された実施態様において、システム１００は、スイッチコントローラー１０２だけでなく、システムコントローラー１０４と電力スイッチ１０６とを含む。システムコントローラー１０４は、システムコントローラーにより使用され得る情報を表す１つ以上のシステム入力１２０を受信して、電力スイッチ１０６がオンまたはオフのいずれであるべきか示す信号Ｕ_ＩＮ１２２を生成するように接続された制御装置である。いくつかの実施態様において、システムコントローラー１０４は、信号Ｕ_ＩＮ１２２などの信号をいくつかの様々なスイッチコントローラーに出力するように接続されている。システムコントローラー１０４は、例えば、モーター駆動装置、発電システム、送電システム、及び電力調整システムを含む様々な異なる状況で、複数のスイッチコントローラーを制御し得る。電力スイッチ１０６は、ＩＧＢＴとして図示されているが、例えば、パワーＭＯＳＦＥＴ、パワーＪＦＥＴなどを含む、あらゆる電力半導体スイッチであり得る。

スイッチコントローラー１０２は、一次側ドライバインターフェース１０８と、二次側駆動回路１１０と、それらの間でガルバニック直流絶縁を橋渡しする通信リンクを形成する誘導結合１１２とを含む。

一次側ドライバインターフェース１０８は、コントローラー１０２とシステムコントローラー１０４とのインターフェースをとるように構成された回路である。一次側ドライバインターフェース１０８は、システムコントローラー１０４から信号Ｕ_ＩＮ１２２を受信して、その中の情報を二次側駆動回路１１０に伝達するように接続されている。

一次側ドライバインターフェース１０８は、パルス生成回路１１４と局所電源１０９とを含む。パルス生成回路１１４は、復号器回路１８０とパルス出力段１８１とを含む。復号器回路１８０は、パルス出力段１８１による二次側駆動回路１１０への送信のため、信号Ｕ_ＩＮ１２２内の情報を復号する。復号器回路１８０は、さらに、出力段１８１による１つ以上の電流パルスの出力が切迫していることを局所電源１０９に示すパルス要求信号Ｕ_ＰＲ１１６を生成する。パルス出力段１８１は、復号器回路１８０により信号Ｕ_ＩＮ１２２から復号された情報に従って、誘導結合１１２の一次側導電ループ１１１に電流パルスを出力する。

局所電源１０９は、一次側ドライバインターフェース１０８内の少なくともいくつかの回路に給電する電源である。局所電源１０９により供給される電力は、パルス出力段１８１により一次側導電ループ１１１に出力される電流パルス内の電流の大部分を供給する電源（図示せず）より少ない電圧リップルをもたらす。局所電源１０９により供給を受ける回路は、ガルバニック直流絶縁をまたいで情報を送信するために使用される電流パルスを制御するための、パルス出力段１８１内のパルス制御回路を含み得る。

二次側駆動回路１１０は、復号器回路１１６と電力スイッチドライバ１１８とを含む。復号器回路１１６は、二次側導電ループ１２６に接続されており、一次側導電ループ１１１を通して電流パルスにより二次側導電ループ１２６内に誘導された電圧パルスを受信して復号する。電力スイッチドライバ１１８は、復号器回路１１６により電圧パルスから復号された情報に従って電力スイッチ１０６を駆動するように接続されている。いくつかの実施態様において、電力スイッチドライバ１１８は、電力スイッチ１０６の制御端子に駆動信号を出力する。

示された実施態様において、一次側ドライバインターフェース１０８は、二次側駆動回路１１０と通信する。二次側駆動回路１１０は、局所電源１１５を含み、一次側ドライバインターフェース１０８と同様の、それ自身のパルス生成器回路をさらに含み得る。いくつかの実施態様において、二次側駆動回路１１０は、局所電源１１５とパルス生成器回路とを含むわけではない。しかし、この示された実施態様において、局所電源１１５は、二次側駆動回路１１０から一次側ドライバインターフェース１０８に情報を通信するため、二次側パルス生成器回路（図示せず）に給電するように接続されている。局所電源１１５は、二次側駆動回路１１０から一次側ドライバインターフェース１０８に情報を送信するため、二次側導電ループ１１３に出力される電流パルスのための電流の大部分を供給する電源（図示せず）により供給される電力より安定した電圧を提供する。局所電源１１５は、高い入力電圧を受信して、電流の急激な変化の間でも安定した電圧を提供する。局所電源１１５により供給を受ける回路は、ガルバニック直流絶縁をまたいで情報を送信するために使用される電流パルスを制御するためのパルス制御回路をさらに含み得る。

誘導結合１１２は、一次側導電ループ１１１と二次側導電ループ１２６とを含む。誘導結合１１２は、一次側ドライバインターフェース１０８と二次側駆動回路１１０との間に、ガルバニック直流絶縁をまたいだ通信リンクを形成する。ループ１１１、１１３は、様々な異なる方法で磁気結合され得る。例えば、いくつかの実施態様において、ループ１１１、１１３は、共通の高透磁率コアの周囲に巻かれて変圧器を形成し得る。しかし、他の実施態様において、ループ１１１、１１３は、共通のコアを共有しない。ループ１１１、１１３の間における磁気結合の強さは、すべてのコアと周辺媒体との性質と、ループ１１１、１１３の外形と配置と、ループ１１１、１１３の巻き数とを含むいくつかの因子により決定される。さらに後述するように、いくつかの実施態様において、ループ１１１、１１３は、各々、半導体チップパッケージのリードフレーム（例えば、図８）により少なくとも部分的に形成されて比較的小さなインダクタンスをもつ単一ループのインダクタであり得る。例えば、ループ１１１、１１３は、５０ｎＨ以下または２０ｎＨ以下のインダクタンスをもち得る。

図１は、さらに、
−電力スイッチ１０６の主端子（本明細書では、コレクタとエミッタと）の間に発生する電圧Ｖ_ＣＥ１０５と、
−電力スイッチ１０６の主端子（本明細書では、コレクタとエミッタと）の間に流れる電流Ｉ_ＣＥ１０７と、
−信号入力信号Ｕ_ＩＮ１２２を生成するためシステムコントローラーにより使用され得る情報を表す１つ以上のシステム入力１２０と、
−電力スイッチ１０６がオンまたはオフのいずれであるべきか示す入力信号Ｕ_ＩＮ１２２と、
−一次側導電ループ１１１を通して伝わる送信電流Ｉ_Ｔ１２５と、
−送信電流Ｉ_Ｔ１２５の変化により二次側導電ループ１２６内に誘導される受信器電圧Ｖ_Ｒ１２６と、
−復号器回路１１６による受信器電圧Ｖ_Ｒ１２６の復号により得られる、復号された信号Ｕ_ＤＥＣ１２８と、
−電力スイッチ１０６を駆動するためドライバ１１８により出力される駆動信号Ｕ_Ｄ１３０と、
を示す。

動作時、システムコントローラー１０４は、システム入力１２０を受信する。システムコントローラー１０４は、システム入力１２０に基づいて、スイッチコントローラー１０２が電力スイッチ１０６をオンに切り替えるべきか、または、オフに切り替えるべきか判定し、その判定の結果を特徴付ける入力信号Ｕ_ＩＮ１２２を生成する。例示的なシステム入力１２０は、汎用モーター駆動装置、マルチレベル電力変換装置のオンへの切り替えとオフへの切り替えとのシーケンス、または、システム異常オフ切り替え要求のためのパルス幅変調（ＰＷＭ）信号を含む。

示されたシステム１００において、システムコントローラー１０４は、入力信号Ｕ_ＩＮ１２２をスイッチコントローラー１０２に出力する。場合によっては、入力信号Ｕ_ＩＮ１２２は、持続期間の変化する論理ハイセクションと論理ローセクションとを含む方形パルス波形であり得る。例えば、論理ハイ値は、電力スイッチ１０６がオン状態になるべきことを示し得る。論理ロー値は、電力スイッチ１０６がオフ状態になるべきことを示し得る。論理ハイ／論理値の持続期間は、電力スイッチ１０６の所望の駆動に対応し得る。

スイッチコントローラー１０２の一次側ドライバインターフェース１０８は、入力信号Ｕ_ＩＮ１２２を受信するように接続されている。一次側ドライバインターフェース１０８は、誘導結合１１２を介したその中の情報の少なくとも一部の送信のため、入力信号Ｕ_ＩＮ１２２を復号する復号器回路１８０を含む。一次側ドライバインターフェース１０８は、その情報が二次側駆動回路１１０に送信されることを具現化する電流パルスＩ_Ｔ１２５を生成するパルス出力段１８１をさらに含む。例えば、いくつかの実施態様において、複数の電流パルスが、単一の情報状態を符号化し得る。これらの電流パルスのための電流は、一次側ドライバインターフェース１０８の外部電源などの第１の電源により供給されるのに対し、これらのパルスを制御するため出力段１８１により使用される電力の少なくとも一部は、局所電源１０９により提供される。

一次側ドライバインターフェース１０８は、誘導結合１１２の磁気結合されたループ１１１、１１３を介して二次側駆動回路１１０に電流パルスを送信する。二次側駆動回路１１０は、電力スイッチ１０６のスイッチングを駆動する駆動回路である。示されている例において、一次側導電ループ１１１を通って変化する送信器電流Ｉ_Ｔ１２５は、二次側導電ループ１１３に電圧Ｖ_Ｒ１２６を誘導する。これにより、二次側駆動回路１１０は、一次側ドライバインターフェース１０８から情報を受信する。さらに説明するとおり、一次側導電ループ１１１と二次側導電ループ１１３とは、いくつかの実施態様において、集積回路パッケージ内のリードフレーム（図８）または集積回路のシリコンの上部金属化を使用して形成され得る。

示された実施態様において、二次側駆動回路１１０は、復号器回路１１６と駆動回路電源１１５とドライバ１１８とを含む。ドライバ１１８は、駆動信号Ｕ_Ｄ１３０を出力する。駆動信号Ｕ_Ｄ１３０は、電力スイッチ１０６のスイッチングを制御するため、電力スイッチ１０の制御端子において受信されるように接続されている。示された実施態様において、電力スイッチ１０６は、ＩＧＢＴであり、駆動信号Ｕ_Ｄ１３０は、ＩＧＢＴ１０６のゲート端子において受信される。復号器回路１１６は、受信器信号Ｖ_Ｒ１２６を受信するように接続されており、電力スイッチ１０６がオン状態からオフ状態に遷移すべきであること、またはその逆を、受信された信号Ｖ_Ｒ１２６が示すか判定する。復号器回路１１６は、この判定の結果を特徴付ける復号された信号Ｕ_ＤＥＣ１２８を出力する。一例において、復号器回路１１６は、マルチレベル状態表示における変化する長さを区別するパルス密度判定回路を含む。ドライバ１１８は、復号された信号Ｕ_ＤＥＣ１２８を受信して、駆動信号Ｕ_Ｄ１３０を出力するように接続されている。

いくつかの実施態様において、二次側駆動回路１１０は、一次側ドライバインターフェース１０８に情報を送信する。例示的なこのような情報は、例えば、エラー通知、確認信号、及びフィードバック情報を含み得る。このような場合において、二次側駆動回路１１０は、二次側導電ループ１１３を通して電流パルスを駆動する。二次側導電ループ１１３を通る電流の変化は、一次側導電ループ１１１において電圧を誘導する。これにより、一次側ドライバインターフェース１０８は、二次側駆動回路１１０から情報を受信する。

図２は、本発明の教示に従った、例示的なドライバインターフェース電源を示す。示された実施態様において、局所電源２０９がスイッチコントローラーの一次側に位置する場合（すなわち、局所電源２０９が（図１）で説明したスイッチコントローラー１０２における局所電源１０９として機能する場合）に妥当であるように、局所電源２０９は、生の外部電圧Ｖ_ＰＣＢ２２３への接続を含む。

局所電源２０９は、差動電圧増幅器２１３、相互コンダクタンス増幅段２１５、電流ブースト回路２１７、第１の電流増幅段２１９、及び第２の電流増幅段２２１を含む。

差動電圧増幅器２１３は、反転入力と非反転入力とを含む。非反転入力は、局所電源２０９により供給される所望の電圧を表す基準電圧Ｖ_ＲＥＦ２１２に接続されている。反転入力は、局所電源２０９の出力、すなわち、電源電圧Ｖ_Ｌ１ ２２５に接続されている。一例において、基準電圧Ｖ_ＲＥＦ２１２は、約５ボルトであり得る。差動電圧増幅器２１３は、エラー増幅器として機能し、エラー信号は、所望の出力（すなわち、基準電圧Ｖ_ＲＥＦ２１２）と実際の出力（すなわち、電源電圧Ｖ_Ｌ１ ２２５）との間の差分を表す出力電圧Ｖ_Ａ２１４である。

相互コンダクタンス増幅段２１５は、出力電圧Ｖ_Ａ２１４を受信するように接続されており、出力電圧Ｖ_Ａ２１４の大きさを表す電流を出力する。従って、相互コンダクタンス増幅段２１５から出力される電流の大きさは、所望の出力（すなわち、基準電圧Ｖ_ＲＥＦ２１２）と実際の出力（すなわち、電源電圧Ｖ_Ｌ１ ２２５）との間の差分を表す。

第１の電流増幅段２１９は、相互コンダクタンス増幅段２１５に接続されており、所望の出力（すなわち、基準電圧Ｖ_ＲＥＦ２１２）と実際の出力（すなわち、電源電圧Ｖ_Ｌ１ ２２５）との間の差分を表す電流を受信する。第１の電流増幅段２１９は、例えば、１つ以上のカレントミラーを使用して、この電流を増幅して、所望の出力（すなわち、基準電圧Ｖ_ＲＥＦ２１２）と実際の出力（すなわち、電源電圧Ｖ_Ｌ１ ２２５）との間の差分を表すさらに別の電流を出力するように構成されている。

電流ブースト回路２１７は、パルス要求信号Ｕ_ＰＲ２１６を受信するように接続されている。パルス要求信号Ｕ_ＰＲ２１６は、局所電源２０９により供給を受ける回路による電流需要の増加が切迫していることを示す信号である。局所電源２０９自体が、磁気結合のコイルに出力される電流パルスを形成する電流の大部分を提供するわけではないが、このようなパルスの出力は、局所電源２０９により供給を受ける回路による電流需要の増加をもたらし得る。従って、切迫した需要の増加を見越して、所望のレベルの電源電圧Ｖ_Ｌ１ ２２５を確実にするため、パルス生成器１１４から来るパルス要求信号Ｕ_ＰＲ２１６は、局所電源２０９の出力電流容量を増加させるためのトリガとして局所電源２０９により使用され得る。

切迫した需要の増加の提示に応答して、電流ブースト回路２１７は、第１の電流増幅段２１９から出力される電流と共に第２の電流増幅段２２１により受信される電流を出力する。

第２の電流増幅段２２１は、第１の電流増幅段２１９と電流ブースト回路２１７とから出力される電流を受信して、それらを増幅し、及び充電電流Ｉ_Ｃ２９０を出力するように接続されている。第２の電流増幅段２２１は、負電位へのバックスイング中、電源電圧（例えば、生の外部電圧Ｖ_ＰＣＢ２２３）にも接続される。第２の電流増幅段は、外部電圧Ｖ_ＰＣＢ２２３のこのバックスイング中、Ｖ_Ｌ１ ２２５からＶ_ＰＣＢ２２３への制御された逆電流路をさらに提供するように（すなわち、制御されたスイッチ装置の真性ボディダイオードが順方向にならないように）構成されている。第２の電流増幅回路２２１は、パルス送信中の負荷条件に対して制御される制御可能な抵抗を、スイッチの機能に提供することによって、これを達成する。

充電電流Ｉ_Ｃ２９０は、局所電源２０９に関連した電源コンデンサ（図示せず）に出力される。この電源コンデンサは、局所電源２０９により給電される回路に給電する電荷を蓄える。前述のとおり、局所電源２０９の局所電源電圧Ｖ_Ｌ１ ２１７は、磁気結合の送信導体を通って流れる電流の大部分を供給する電源により供給される電圧より安定している。

図３は、さらに、本発明の教示に従った、ドライバインターフェース電源の実施態様を示す。低電圧（例えば、５Ｖ）の生の電源への接続が利用可能であり、平均の生の電圧が所望の電圧に近い場合、ドライバインターフェース電源は、二次側駆動回路１１０の局所電源１１５としても使用可能である。

示された実施態様の局所電源３０９は、生の外部電圧Ｖ_ＰＣＢ３２３への接続を含み、これは、局所電源３０９が、スイッチコントローラーの一次側に位置する場合（すなわち、図１で説明したスイッチコントローラー１０２において、局所電源３０９が局所電源１０９として機能する場合）に妥当である。示された実施態様の局所電源３０９は、相互コンダクタンス増幅段３１５と電流ブースト回路３１７と第１の電流増幅段３１９と第２の電流増幅段３２１とを含む。相互コンダクタンス増幅段３１５は、その制御端子における所望の出力と実際の出力との間の差分を表すエラー信号電圧Ｖ_Ａ３１４を受信するように接続されたＮＭＯＳトランジスタ３２９を含む。ＮＭＯＳトランジスタ３２９のソースは、負の電源電圧Ｖ_ＳＳ３４１に接続されている。ＮＭＯＳトランジスタ３２９は、エラー信号電圧Ｖ_Ａ２１４の大きさに略比例する電流を伝達するように、主に線形モードで動作する。この電流は、相互コンダクタンス増幅段３１５から第１の電流増幅段３１９に出力される。

第１の電流増幅段３１９は、第１のＰＭＯＳトランジスタ３２７と第２のＰＭＯＳトランジスタ３２９とで形成されるカレントミラーを含む。第１のＰＭＯＳトランジスタ３２７を通って流れる電流は、相互コンダクタンス増幅段３１５から出力される電流に実質的に等しい。第２のＰＭＯＳトランジスタ３２９を通って流れる電流は、第１のＰＭＯＳトランジスタ３２７を通って流れる電流をミラーする。

電流ブースト回路３１７は、ＮＭＯＳトランジスタ３２８と電流源３３２とを含む。ＮＭＯＳトランジスタ３２８の制御端子は、磁気結合の導体への１つ以上の電流パルスの出力が切迫しているときにＮＭＯＳトランジスタ３２８を通る電流の流れを増加させるパルス要求信号Ｕ_ＰＲ３１６を受信するように接続されている。ＮＭＯＳトランジスタ３２８のソースが、負の電源電圧Ｖ_ＳＳ３４１に接続されているのに対し、ＮＭＯＳトランジスタ３２８のドレインは、ノード３７０に接続されている。磁気結合の導体への１つ以上の電流パルスの出力が切迫していることを示す論理ハイ状態にパルス要求信号Ｕ_ＰＲ３１６が立ち上がったことに応答して、ＮＭＯＳトランジスタ３２８は、電流源３３２と共にオフセット電流を提供して、第１の増幅段３１９にブースト電流を提供する。

第２の電流増幅段３２１は、カレントミラー内で接続された１組のＰＭＯＳトランジスタ３３１、３３５に加えて、ＰＭＯＳトランジスタ３３３を含む。ＰＭＯＳトランジスタ３３３は、生の外部電圧Ｖ_ＰＣＢ３２３に接続されたドレインとノード３７０に接続された制御端子とを含む。ＰＭＯＳトランジスタ３３３、３３５は、逆直列接続されたボディダイオードを含み、これらのボディダイオードを通る不要な制御外の（及び、過剰である可能性のある）寄生電流の流れを防ぐ。

図４は、本発明の教示に従った、例示的な駆動回路電源を示す。局所電源４１５は、スイッチコントローラー１０２（図１）において局所電源１０９、１１５のいずれかとして機能し得る。局所電源４１５に所望の電圧に近い電圧が供給される場合、スイングバック中またはその他において、他の電源（すなわち、それ自体が局所電源４１５に電力を供給している電源）が極性を反転させないことを確実にするため、局所電源４１５は、制御された逆電流をさらに含む。

局所電源４１５は、相互コンダクタンス差動増幅器４０２と放電カレントミラー４０４と第１の電流増幅段４７７と第２の電流増幅段４７８と電流閾値検出回路４１４と電流ブースト回路４２５とを含む。

局所電源４１５は、電源電圧Ｖ_{ＳＵＰＰＬＹ}４２０を受信するように接続されている。いくつかの実施態様において、電源電圧Ｖ_{ＳＵＰＰＬＹ}４２０は、ガルバニック直流絶縁の二次側に配設された局所電源４１５に供給するように接続された生の外部電圧であり得る。他の実施態様において、電源電圧Ｖ_{ＳＵＰＰＬＹ}４２０は、電力変換装置の電力スイッチによりスイッチングされる電圧により給電される調整された電圧などの、高電圧源に由来する電源電圧であり得る。一事例において、Ｖ_{ＳＵＰＰＬＹ}４２０の値は、平均値が約２５ボルトであり得るが、ＩＧＢＴを制御するための１０．５ボルトから３０ボルトの間の範囲であり得る。対称的に、局所電源４１５は、より安定だがより小さい平均電圧を出力し得る。例えば、局所電源４１５は、公称５ボルトの出力をもち得る。前述のとおり、受信導体で十分な電圧が生成されるように、送信中、比較的大きく、大きさが急激に変化する電流パルスが所望される。このような電流パルスは、それら電流パルスを供給する電源、すなわち、電源電圧Ｖ_{ＳＵＰＰＬＹ}４２０を供給する同じ電源において比較的大きな振動をもたらし得る。それらの比較的大きな振動にもかかわらず、局所電源４１５は、例えば、それらの電流パルスの搬送を制御する回路を含む他の回路に、比較的安定な電源電圧を供給可能である。

相互コンダクタンス差動増幅器４０２は、反転入力と非反転入力とを含む。相互コンダクタンス差動増幅器４０２は、反転入力において、局所電源４１５から負荷４１６に出力される電源電圧Ｖ_ＯＵＴ４２２を受信するように接続されている。相互コンダクタンス差動増幅器４０２は、非反転入力において基準電圧Ｖ_ＲＥＦ４０３を受信するように接続されている。相互コンダクタンス差動増幅器４０２の出力は、ダイオード４８０と４８２とに接続されている。ダイオード４８０、４８２は、例示的な目的のみであり、出力電圧Ｖ_ＯＵＴ４２２が電圧基準Ｖ_ＲＥＦ４０３より大きいこと、または、電圧基準Ｖ_ＲＥＦ４０３より小さいことに応答して、相互コンダクタンス差動増幅器４０２が、正の出力電流Ｉ_ＯＵＴＰ４８４と負の出力電流Ｉ_ＯＵＴＮ４８６とのいずれを出力し得るかを表す。

基準電圧Ｖ_ＲＥＦ４０３は、局所電源４１５により供給される所望の電圧を表す。相互コンダクタンス差動増幅器４０２は、基準電圧Ｖ_ＲＥＦ４０３と電源電圧Ｖ_ＯＵＴ４２２との間の差分を増幅する。相互コンダクタンス差動増幅器４０２に接続された第１のカレントミラー４０６の入力信号の極性は、放電カレントミラー４０４の入力信号の極性と逆であり、Ｖ_ＯＵＴ４２２＜Ｖ_ＲＥＦ４０３の場合に電流を負荷４１６へと駆動するため、電流が、放電カレントミラー４０４に供給されるか、または、第１の電流増幅段４７７に供給されるか判定する。図５と図７とに従った実施態様において、Ｖ_ＯＵＴ４２２＜Ｖ_ＲＥＦ４０３の場合に第１のカレントミラー４０６を駆動するため、及びＶ_ＯＵＴ４２２＞Ｖ_ＲＥＦ４０３の場合に放電カレントミラー回路４０４を駆動するため、相互コンダクタンス差動増幅器４０２の利得は、負でなければならない。正の電流Ｉ_ＯＵＴＰ４８４が、相互コンダクタンス差動増幅器４０２から流れ出る場合、これが、放電カレントミラー回路４０４内のトランジスタを駆動する。負の電流Ｉ_ＯＵＴＮ４８６が、相互コンダクタンス差動増幅器４０２から流れ出る場合、これが、第１のカレントミラー４０６を駆動する。

電流ブースト回路４２５は、ノード４７０に電流、すなわち、ブースト電流Ｉ_Ｂ４１８を出力するようにも接続されている。電流ブースト回路４２５は、比較器４２８と電流源４３２とを含む。比較器４２８は、反転入力と非反転入力とを含む。非反転入力は、送信が切迫しているか否かを表す要求信号Ｕ_ＲＥＱ４２１を受信するように接続されている。反転入力は、閾値信号Ｕ_ＴＨＲ４２６を受信するように接続されており、さらに負荷Ｒ３ ４２９に接続されている。場合によっては、負荷Ｒ３ ４２９は、カレントミラーの入力抵抗により、または、線形モードで動作するＭＯＳＦＥＴトランジスタにより提供され得る。比較器４２８は、カレントミラー内のトランジスタが負荷に最小電流を送信できることを示す閾値信号Ｕ_ＴＨＲ４２６を受信するように接続されている。最小電流は、ゲート閾値電圧Ｖ_ＧＳ２ ４１９を使用して測定され得る。

示された実施態様において、閾値信号Ｕ_ＴＨＲ４２６がハイである場合、これが、トランジスタが最小電流容量に達したことを示す。閾値信号Ｕ_ＴＨＲ４２６がローである場合、トランジスタがまだ最小電流ではなく、比較器４２８が、電流源４３２を制御してブースト電流Ｉ_Ｂを提供し得る。相互コンダクタンス差動増幅器４０２からの出力電流Ｉ_ＯＵＴＮ４８６と電流ブースト回路４２５からのブースト電流Ｉ_Ｂ４１８とは、第１の電流増幅段４７７内の第１のカレントミラー４０６と第２のカレントミラー４１０との両方によりミラーされるように接続されている。

第１のカレントミラー４０６は、ノード４７０から受信された電流の増幅されたバージョンである電流Ｉ_１ ４０７を出力するように接続された電流増幅器である。第１のカレントミラー４０６は、第１の上側カットオフ周波数ｆ_ｃをもち、比較的速く、しかし、ノード４７０から受信された電流の変化には不十分に応答する。第２のカレントミラー４１０は、ノード４７０から受信された電流の増幅されたバージョンである電流Ｉ_２ ４０９を出力するように接続された電流増幅器である。第２のカレントミラー４１０は、第１のカレントミラー４０６の第１の上側カットオフ周波数ｆ_ｃより小さい第２の上側カットオフ周波数（例えば、示された実施態様では、第１の上側カットオフ周波数ｆ_ｃの１／７）をもち、ノード４７０から受信された電流における大きな増幅を伴って比較的ゆっくりと応答する。制御理論用語では、第１のカレントミラー４０６は、比例項の一部と考えられ得るのに対し、第２のカレントミラー４１０は、積分項を提供すると考えられ得る。電流Ｉ_１ ４０７と電流Ｉ_２ ４０９との合計は、図４でＩ_Ｓ４２７と表記される。

第２の電流増幅段４７８は、第３のカレントミラー４０８と第４のカレントミラー４１２とを含む。第３のカレントミラー４０８は、合計電流Ｉ_Ｓ４２７をミラーして、結果として得られる電流信号Ｉ_３ ４１１を出力するように接続されている。第３のカレントミラーは、さらに、局所電源電圧Ｖ_Ｓ２ ４１７を電流閾値検出回路４１４に提供する。第４のカレントミラー４１２は、第３のカレントミラー４０８からの第３の電流信号Ｉ_３ ４１１をミラーして、第４の電流Ｉ_４ ４１３を出力するように接続されている。第４の電流Ｉ_４ ４１３は、局所電源４１５に関連した電源コンデンサ（図示せず）に出力される。結果として電源コンデンサの両端にかかる電位は、出力電圧Ｖ_ＯＵＴ４２２である。言い換えると、電源コンデンサは、局所電源４１５による給電を受ける回路、すなわち、負荷４１６に給電する電荷を蓄える。第４のカレントミラー４１２は、電流閾値検出回路４１４に第２のゲート・ソース電圧Ｖ_ＧＳ２ ４１９を提供するようにも接続されている。

電流閾値検出回路４１４は、第３のカレントミラー４０８から電源電圧Ｖ_Ｓ２ ４１７を受信し、第４のカレントミラー４１２から第２のゲート・ソース電圧Ｖ_ＧＳ２ ４１９を受信し、出力電圧Ｖ_ＯＵＴ４２２を受信するように接続されている。電源電圧Ｖ_Ｓ２ ４１７は、電流閾値回路４１４に給電する。電流閾値検出回路４１４は、局所電源４１５が安全な動作状態に留まることを確実にする電流レベルであって、さらに出力電圧Ｖ_ＯＵＴ４２２の可制御性が所望のレベルであることを確実にする電流レベルを検出するように設定される。電流閾値検出回路４１４は、最小電流がまだ出力されていないことに応答して、電流ブースト回路４２５に閾値信号Ｕ_ＴＨＲ４２６を出力するようにも接続されている。従って、閾値信号Ｕ_ＴＨＲ４２６は、電流閾値に達したことを電流ブースト回路４２５に示す。

放電カレントミラー４０４は、出力電圧Ｖ_ＯＵＴ４２２が電圧基準Ｖ_ＲＥＦ４０３を上回るように立ち上がったことに応答して、局所電源４１５内の様々なノードからの電流を放電するように接続された安全機構である。Ｖ_ＯＵＴ４２２が予定より大きい場合、相互コンダクタンス差動増幅器４０２は、正の電流Ｉ_ＯＵＴＰ４８４を出力する。カレントミラー４０４は、局所電源４１５内の様々なノードを放電する。示された実施態様において、放電カレントミラー４０４は、合計信号Ｕ_Ｓ４５０のノードと、第３のカレントミラーＵ_３ ４５２のノードと、Ｖ_ＯＵＴ４２２とを（少なくとも部分的に）放電するように接続されている。後者は、電圧Ｖ_ＯＵＴ４２２を直接低減させる。他の実施態様において、放電カレントミラー４０４は、示されたノードまたは別のノードの部分集合、例えば、第２のカレントミラー４１０の内部ノードであるノードＶ_ＧＳ４３４を含む様々なノードを放電するように接続され得る。

図５は、さらに、本発明の教示に従った、駆動回路電源の第１のカレントミラー５０６と第２のカレントミラー５１０と第３のカレントミラー５０８と第４のカレントミラー５１２とを示す。

第１の電流増幅段５７７は、第１のカレントミラー５０６と第２のカレントミラー５１０との両方を含む。第１のカレントミラー５０６は、カレントミラー構成内で接続された２つのＰＭＯＳトランジスタ５３０と５３２とを含む。トランジスタ５３０とトランジスタ５３２とのソースは、電源電圧Ｖ_{ＳＵＰＰＬＹ}５２０に接続されている。ブースト電流（例えば、ブースト電流Ｉ_Ｂ４１８）の合計と、エラー電圧（例えば、出力電流Ｉ_ＯＵＴＮ４８６）を表す電流とがミラーされて出力電流Ｉ_１ ５０７を提供し得るように、トランジスタ５３０、５３２のゲートと、トランジスタ５３０のドレインとがノード５７０に接続されている。第１のカレントミラー５０６は、電流が安全な動作範囲（ＳＯＡ）内に留まるように、ＰＭＯＳトランジスタ５３２により許容される最大の利用可能な飽和電流に電流を増幅する。第１のカレントミラー５０６は、第１のカットオフ周波数ｆ_ｃをもち、ノード５７０から受信された電流の小さな増幅を伴って比較的速く応答する。

第２のカレントミラー５１０は、２つのＰＭＯＳトランジスタ５３３、５３７を含む。明確さを目的として、トランジスタ５３７は、第１のカレントミラー５０６の第２の出力を示すように含まれる。トランジスタ５３３とトランジスタ５３７とのソースは、電源電圧Ｖ_{ＳＵＰＰＬＹ}５２０に接続されている。トランジスタ５３７のゲートとドレインとは、ノード５７０に接続されている。より高い周波数成分がトランジスタ５３３のゲートをバイアスすることを防止するため、トランジスタ５３３のゲートは、コンデンサＣ１ ５１１とノード５７０への抵抗器Ｒ１ ５１５とを含むＲＣ回路にも接続されている。示された実施態様において、このフィルタ回路は、コンデンサＣ１ ５１１と抵抗器Ｒ１ ５１５とを含むＲＣ回路として実装されている。他の実施態様が可能である。ブースト電流（例えば、ブースト電流Ｉ_Ｂ４１８）と、周波数範囲にわたるエラー電圧を表す電流（例えば、出力電流Ｉ_ＯＵＴ４０５）との合計がミラーされて、出力電流Ｉ_２ ５０９を提供し得る。

第２のカレントミラー５１０は、第１のカレントミラー５０６の上側カットオフ周波数ｆ_ｃより小さな、例えば、第１のカレントミラー５０６の上側カットオフ周波数の１／７の第２の上側カットオフ周波数をもつ。

第２の電流増幅段５７８は、第３のカレントミラー５０８と第４のカレントミラー５１２とを含む。第３のカレントミラー５０８は、カレントミラー内で接続された１組のＮＭＯＳトランジスタ５３６、５３８を含む。ＮＭＯＳトランジスタ５３６、５３８のゲートとＮＭＯＳトランジスタ５３６のドレインとは、合計電流Ｉ_Ｓ５２７を受信するように接続されている。合計電流Ｉ_Ｓ５２７は、第１のカレントミラー５０６からの出力電流Ｉ_１ ５０７と第２のカレントミラー５１０からの出力電流Ｉ_２ ５０９との合計である。ＮＭＯＳトランジスタ５３８のドレインは、電源電圧Ｖ_{ＳＵＰＰＬＹ}５２０に接続されている。合計電流Ｉ_Ｓ５２７の何倍か（例えば、６倍以上）に略等しい第３の電流Ｉ_３ ５０７を第３のカレントミラー５０８が出力するように、ＮＭＯＳトランジスタ５３６、５３８のソースは、まとめて接続されている。トランジスタ５３６のドレインは、電流閾値回路５１４に電源電圧Ｖ_Ｓ２ ５１７を提供するように接続されている。

第４のカレントミラー５１２は、カレントミラー内で接続された１組のＮＭＯＳトランジスタ５４０、５４４を含む。ＮＭＯＳトランジスタ５４０、５４４のゲートと、ＮＭＯＳトランジスタ５４０のドレインとは、第３の電流Ｉ_３ ５１１を受信するように接続されている。ＮＭＯＳトランジスタ５４４のドレインは、電源電圧Ｖ_{ＳＵＰＰＬＹ}５２０に接続されている。第４のカレントミラー５１２が第４の電流Ｉ_４ ５１３を出力するように、ＮＭＯＳトランジスタ５４０、５４４のソースがまとめて接続されている。第４の電流Ｉ_４ ５１３は、コンデンサＣ２ ５６０を充電して、負荷５１６に供給される出力電圧Ｖ_ＯＵＴ５２２を生成するように接続されている。例えば、Ｖ_ＯＵＴ５２２は、公称５ボルトであり得る。

第４のカレントミラー４１２からの第２のゲート・ソース電圧Ｖ_ＧＳ２ ５１９は、電流閾値回路５１４に接続されている。さらに後述するように、電流閾値回路５１４は、ゲート電圧閾値を上回ることにより最小電流が負荷に伝達されるように利用可能であるときの標識として、第２のゲート・ソース電圧Ｖ_ＧＳ２ ５１９を使用する。

図６は、さらに、本発明の教示に従った、ドライバインターフェース電源の電流閾値検出回路を示す。電流閾値検出回路６１４は、局所電源の出力電流が閾値を上回ったか判定する。例えば、閾値は、その安全動作が確実であり得る所望の出力電流からの最大の正の逸脱を表し得る。電流閾値検出回路６１４は、例えば、電流閾値検出回路４１４、５１４（図４、５）として機能し得る。電流閾値検出回路６１４は、１組のＰＭＯＳトランジスタ６３０、６３２と検出トランジスタ６３４とカスコードトランジスタ６３６、６３８とを含む。

ＰＭＯＳトランジスタ６３０、６３２がまとめて接続されて、カレントミラーを形成している。トランジスタ６３０、６３２のソースは、まとめて電源電圧に接続されている。示された実施態様において、この電源電圧は、局所増幅器（例えば、図４、５の第２の電流増幅段４８８、５８８）における第２の電流増幅段の入力端子に由来する電源電圧Ｖ_Ｓ２ ６１７である。他の実施態様において、他の電源電圧が可能である。

トランジスタ６３０、６３２のゲートと、トランジスタ６３０のドレインとは、すべて、検出トランジスタ６３４の第１の主端子に接続されている。トランジスタ６３２のドレインは、スイッチ６３８の第１の主端子に接続されている。示された実施態様において、検出トランジスタ６３４とスイッチ６３８との制御端子は、第４のカレントミラー６１２におけるトランジスタのゲートとソースとの間で降下した電圧を示す第２のゲート・ソース電圧Ｖ_ＧＳ２ ６１９に接続されている。

第２のゲート・ソース電圧Ｖ_ＧＳ２ ６１９（または、出力電流のレベルを示す、局所増幅器における他の電圧）が、正の閾値を上回っているとき、検出トランジスタ６３４が導通する。特に、検出トランジスタ６３４の制御端子における正のゲート・ソース電圧がそれを導通へと切り替え、ＰＭＯＳトランジスタ６３０と検出トランジスタ６３４とを通る電流の伝導経路が形成される。

第４のカレントミラー６１２からのゲート・ソース電圧Ｖ_ＧＳ２ ６１９がゲート閾値を上回ったときに、閾値信号Ｕ_ＴＨＲ６２６が電流を提供する。ゲート閾値を上回ったとき、これは、すべてのカレントミラーが負荷に電流を供給する準備を整えたことを示す。その結果、図４のブースト回路が、徐々に、または完全に、オフに切り替わる。

図７は、さらに、本発明の教示に従った、ドライバインターフェース電源の放電カレントミラーを示す。放電カレントミラー７０４は、局所電源の出力電圧がＶ_ＲＥＦ４０３より大きいことの検出に応答して、局所電源（例えば、図１の局所電源１０９、１１５）を放電する。

放電カレントミラー７０４は、同時に、局所電源における様々な異なるノードを放電するように接続されている。同時に複数のノードを放電することにより、放電カレントミラー７０４は、放電中に、局所電源において過度に大きな電位差が発生することを防ぎ得る。

放電カレントミラー７０４の示された実施態様は、局所電源内のノードから、出力電流Ｉ_ＯＵＴＰ７８４と合計信号Ｕ_Ｓ７５０と第３のカレントミラー出力信号Ｕ_３ ７５２と出力電圧Ｖ_ＯＵＴ７５４との少なくとも一部を受信するように接続されている。局所電源４１５（図４）の実施態様において、電流Ｉ_ＯＵＴＰ７８４は、相互コンダクタンス差動増幅器４０２の出力から受信される。合計信号Ｕ_Ｓ７５０は、第１の電流増幅段４７７の出力に接続されたノードから受信される。第３の電流出力信号Ｕ_３ ７５２は、第２の電流増幅段４７８の内部にあるノード、すなわち、第３のカレントミラー４０８と第４のカレントミラー４１２との間に配設されたノードから受信される。出力電圧信号Ｖ_ＯＵＴ４２２は、第２の電流増幅段４８８の出力に接続されたノードから受信される。示された実施態様において、トランジスタ７３０は、局所電源の出力電圧が所望の電圧を上回ったことを示す正の電流Ｉ_ＯＵＴＰ７８４を受信するように接続されている。トランジスタ７３０は、トランジスタ７３２、７３４、７３６を放電して局所電源における様々なノードを同時に放電することにより電流の伝導を制御する。

図８は、本発明の教示に従った、集積回路パッケージ内のダイ間における他の例示的な結合を示す一例である。いくつかの実施態様において、送信器８０８と受信器８１０とが、一次側に含まれ得る。他の実施態様において、一次側と二次側との両方が、送信器８０８と受信器８１０とを含み得る。図８では、誘導結合は、集積回路パッケージのリードフレーム８００内に画定された送信ループ８１１と受信器ループ８１３とを含む。

図８は、誘導結合の下向きの透視図である。リードフレーム８００は、実質的に、集積回路パッケージの封止された部分８６３内に配設されている。示された実施態様において、リードフレーム８００は、送信ループ８１１を含む第１の導体と受信器ループ８１３を含む第２の導体とを含む。リードフレームの第２の導体は、第１の導体からガルバニック直流絶縁されている。送信器導電ループ８１１は、受信器導電ループ８１３に近接して配設されており、送信器導電ループ８１１と受信器導電ループ６１３との間で磁気結合された通信リンクを提供する。加えて、ダイ装着パッド８５４とダイ装着パッド８５３とにそれぞれ接続された導線８５１と導線８５２とである。封止部８６３内の要素は、集積回路パッケージの封止された部分内に配設されている。さらに、図８には、送信器８０８と、受信器８１０と、パッド８５５、８５６、８５７、８５８、８６４、８６６、８６８、８６９と、ボンドワイヤ８５９、８６０、８６１、８７０、８７２、８７４、８７６、８７８とが示されている。

一例において、送信器８０８と受信器８１０とは、集積回路パッケージの封止された部分内に含まれている集積回路ダイ内に回路として実装されている。リードフレーム８００のうち第１の導体の部分であるダイ装着パッド８５３は、図８では斜交平行ハッチングにより示されており、リードフレーム８００において送信器８０８が搭載されている部分を表す。同様に、ダイ装着パッド８５４は、リードフレーム８００のうち第２の導体の部分であり、図８では斜交平行ハッチングにより陰影が付けられており、リードフレーム８００において受信器８１０が搭載されている部分を表す。一例において、送信器８０８と受信器８１０とは、接着剤を使用して、リードフレーム８００の絶縁された第１の導体と第２の導体とのそれぞれに装着されている。接着剤は、非導電性であり得る。他の例において、接着剤は、導電性であり得る。

導線８５１と導線８５２とは、リードフレーム８００のうち、集積回路パッケージ外（言い換えると、輪郭８６３外）の回路に接続し得る部分を表す。図示されていないが、様々なボンドワイヤが、送信器８０８と受信器８１０とのいずれかを、任意の導線８５１または導線８５２に接続し得る。

リードフレーム８００のうち図８において低密度に密集した点により陰影が付けられた部分は、送信器導電ループ８１１に対応する。リードフレーム８００のその部分と、ボンドワイヤ８５９と８６０とが、送信器導電ループ８１１を完結させる。ボンドワイヤ８５９と８６０とは、ワイヤボンディング技術を使用して、リードフレーム８００のうち送信器導電ループ８１１に対応した部分に装着されている。さらに、ボンドワイヤ８５９は、パッド８５５を通して送信器８０８に接続されているのに対し、ボンドワイヤ８６０は、パッド８５６を通して送信器８０８に接続されている。

リードフレーム８００のうち図８において高密度に密集した点により陰影が付けられた部分は、受信器導電ループ８１３に対応する。ボンドワイヤ８６１と８５７とは、ワイヤボンディング技術を使用して、リードフレーム８００のうち受信器導電ループ８１３に対応する部分に装着されている。ボンドワイヤ８６１と８６２とは、それぞれ、リードフレーム８００のうち、受信器導電ループ８１３に対応する部分を、パッド８５８と８５７とを介して受信器８１０に接続する。ガルバニック直流絶縁されている磁気結合されたリードフレームの導電ループを使用することにより、追加コストを非常に低く抑えて、送信器と受信器との間に通信リンクを提供する。加えて、リードフレームを使用することはスイッチコントローラーの全体的な寸法とパッケージのコストをさらに低減し得る。

パッド８６８に接続されたボンドワイヤ８７０は、ドライバインターフェースの局所電源への電源電圧接続を表し得る。パッド８６４に接続されたボンドワイヤ８７２は、ドライバ回路の局所電源への電源電圧接続を表し得る。パッド８６６に接続されたボンドワイヤ８７４は、ドライバ回路の局所電源への局所グランド接続を表し得る。

図９は、本発明の教示に従った、例示的なパルス出力段である。パルス出力段９１４は、磁気結合の導体に電流パルスを出力する。パルス出力段９１４は、装置に応じて、一次側導電ループのいずれか、または、二次側導電ループの両方に、パルスを出力し得る。例えば、パルス出力段９１４は、パルス出力段１８１（図１）として機能し得る。

いくつかの実施態様において、磁気結合の送信ループは、比較的少ない巻き数（例えば、リードフレームの一部、ボンドワイヤ、または表面を金属化した材料を含んで一巻き）である。このようなループのインダクタンスは非常に小さい。所与の電圧ステップ入力に対して、ループを通る電流は、急速に定常状態に達し、ステップのほぼすべての電圧が、他のインピーダンス（例えば、電圧ステップを供給する回路の出力抵抗など）の両端で減少する。

しかし、送信ループを通る電流が定常状態に近づくにつれて、受信ループに誘導される電圧も同様にゼロに低減する。送信ループを通る定常電流の流れに起因して電力消費が継続しているにもかかわらず、情報は、もはや伝達されない。従って、前述のとおり、送信信号を、高振幅で変化の急激な比較的短い電流パルスに制限することが好ましい。送信コイルを通って流れる電流のこのような大きく急激な変化は、受信コイルに比較的大きな電圧信号を誘導する。

パルス出力段９１４は、比較的大きく急激な電流パルスの印加後における送信コイルの極性の反転を制御することにより、磁気的に蓄積されたエネルギーの消散を制御するように構成されている。逆極性の大きさは、送信コイルに蓄積されたエネルギーの比較的急速な消散の必要性と、逆極性電圧から電流パルスを提供する回路を保護する必要性とのバランスを取るように制御され得る。特に、パルスの逆方向における電圧は、送信コイルに蓄積された磁気エネルギーの消散を伴う。これは、さらに、受信コイルにおいて電圧を誘導する。

しかし、電圧の大きさは、一般的に、特定のレベルを上回ることができない。過度に大きな電圧は、安全な動作状態から外れて、電流パルスを出力する回路のいくつかの構成要素を駆動し得る。例えば、トランジスタ両端の電圧降下が、過度に大きくなると、トランジスタは、絶縁破壊するか、または別様に故障し得る。

パルス出力段９１４は、送信コイルの極性の反転を制御することにより、パルス間で送信コイルにおける電流がほぼゼロに低下することを確実にするように構成される。

パルス出力段９１４の示された実施態様は、バッファ回路９０４とドレイン制御回路９２４とゲート制御回路９２６と電流スイッチング段９９９と出力端子９２７とを含む

電流スイッチング段９９９は、出力端子９２７上に出力されて、結合インダクタ（図示せず）の送信コイルを通って流れる比較的大きく急激な電流パルスを切り替えるように接続されている。これらのパルスに対する電流は、この電流の引き出しの結果として、寄生インダクタンスに起因して比較的大きな電圧の振動を受ける電源から引き出される。例えば、結合インダクタの送信コイルを通って流れる電流は、外部電圧から、または、電力変換装置における電力スイッチへの結合から電力を引き出す電源から、引き出され得る。示された実施態様において、比較的大きく急激な電流パルスに対する電流は、生の外部電圧Ｖ_ＰＣＢ９２３により供給される。

電流スイッチング段９９９の示された実施態様は、カスコードに配設された第１のトランジスタ９２８と第２のトランジスタ９３０とを含む。トランジスタ９２８、９３０は、ＮＭＯＳであり、各々が、ゲートとソースとドレインとを含む。

いくつかの実施態様において、トランジスタ９２８の基板は、負の電圧の振動を可能にするため、深いｎウェルを含み得る。トランジスタ９３０の深いｎウェル構造は、そのトランスコンダクションを改善する。オフ状態において、トランジスタ９３０は、電源電圧Ｖ_ＰＣＢ９２３を下にシフトする。オン状態において、比較的大きな電流パルスは、トランジスタ９３０、９２８を通り、端子９２７と結合インダクタ（図示せず）の送信コイルとに出力するように接続されている。

トランジスタ９３０のドレインは、比較的大きく急激な電流パルスのための電流を引き出すため、比較的安定していない高電圧Ｖ_ＰＣＢ９２３に接続されている。さらに後述するように、いくつかの実施態様において、高電圧Ｖ_ＰＣＢ９２３の電圧の振動は、非常に大きいものであり得るため、高電圧Ｖ_ＰＣＢ９２３が、図２または図３に示すような、より安定した局所電源の出力レベル未満に減少し得る。

トランジスタ９３０のゲートは、このような局所電源により供給される、より安定した電源電圧Ｖ_ＤＤ５ ９２５に接続されている。例えば、電源電圧Ｖ_ＤＤ５ ９２５は、図１の局所電源１０９、１１５により供給され得る。トランジスタ９３０の電流容量は、Ｖ_ＰＣＢ９２３の下向き振動の間、低減されない。

トランジスタ９３０のソースとトランジスタ９２８のドレインとドレイン制御回路９２４の出力とは、ノード９９７に接続されている。さらに後述するように、その中に蓄積された磁場の消散中において、送信コイルの両端における電圧の極性の反転中、トランジスタ９２８のドレインとソースとの間（すなわち、ノード９９７と出力端子９２７との間）の電圧差がトランジスタ９２８のドレイン・ソース間許容値を上回らないことを確実にするため、ドレイン制御回路９２４は、ノード９９７に接続されている。特に、ドレイン制御回路９２４は、より高電位のノード９９７とより低電位の出力端子９２７との間に電流が流れることを可能にするように接続されている。いくつかの実施態様において、ドレイン制御回路９２４は、電圧Ｖ_ＧＰ９３７をゲート制御回路９２６に提供するように接続されている。

トランジスタ９２８のゲートは、ゲート制御回路９２６に接続されている。ゲート制御回路９２６は、トランジスタがオン状態にあるとき、及びオフ状態にあるとき、トランジスタ９２８のゲートに印加されるゲート電圧Ｖ_Ｇ９３８を制御する。例えば、ゲート制御回路は、その中に蓄積された磁場の消散中において、送信コイルの両端における電圧の極性の反転中、ゲート電圧Ｖ_Ｇ９３８を低下させるように接続されている。ゲート電圧Ｖ_Ｇ９３８を低下させることにより、その中に蓄積された磁場の消散中において、送信コイルの両端における電圧の極性の反転中、トランジスタ９２８のゲートとソースとの間（すなわち、ゲート電圧Ｖ_Ｇ９３８と出力端子９２７との間）の電圧差がトランジスタ９２８のゲート・ソース間許容値を上回らないことが確実となる。いくつかの実施態様において、ゲート制御回路９２６は、短パルスを実現するようにバックスイング中、負の電源Ｖ_ＳＳ９４１未満にゲート電圧Ｖ_Ｇ９３８を低下させる。

バッファ回路９０４は、電源電圧Ｖ_ＤＤ５ ９２５と負の電源電圧Ｖ_ＳＳ９４１とから電力を受信する。電源電圧Ｖ_ＤＤ５ ９２５は、局所電源、例えば、図１、２、４それぞれの局所電源１０９、１１５、２０９、４１５により供給される。

バッファ回路９０４は、ゲート制御回路９２６に接続された信号Ｕ_Ｐ９２１を出力する。信号Ｕ_Ｐ９２１は、復号器回路により復号された情報を、受信コイルへの送信のため、ゲート制御回路９２６に伝達する。

図１０は、さらに、本発明の教示に従った、パルス出力段の例示的なドレイン制御回路を示す。示されたドレイン制御回路は、磁気結合の送信コイルに伝達される比較的大きな電流パルスのスイッチングに関与する送信器の出力段におけるトランジスタ（例えば、図９のトランジスタ９２８）のドレインとソースとの間に接続され得る。ドレイン制御回路は、このようなトランジスタのドレインとソースとの間の電圧差が、その中に蓄積された磁場の消散中において、送信コイルの両端における電圧の極性の反転中、安全な動作範囲を出ないことを確実にするのに役立つ。

示されたドレイン制御回路１０４０は、１組のノード１０９０、１０８９の間に接続された、切り替え可能な一群の電流路１０９１、１０９２、１０９３を含む。ノード１０９０、１０８９は、それぞれ、出力段におけるトランジスタ（例えば、図９のトランジスタ９２８）のドレインとソースとに接続され得る。トランジスタのドレインとソースとの間の電位差を制御するため、極性の反転中、電流路１０９１、１０９２、１０９３は、様々な大きさの電流を導通するように、及び／または、様々な時点または電圧で導通に切り替わるように構成されている。

電流路１０９１は、第１のカレントミラー１００９と第２のカレントミラー１０１１とＮＭＯＳトランジスタ１０２４とＮＭＯＳトランジスタ１０２０とを含む。第１のカレントミラー１００９は、１組のＰＭＯＳトランジスタ１０１２、１０１４を含む。ＰＭＯＳトランジスタ１０１２、１０１４のソースは、ノード１０９０に接続されており、送信器の出力段におけるトランジスタのドレインに接続され得る。ＰＭＯＳトランジスタ１０１２、１０１４のゲートとＰＭＯＳトランジスタ１０１２のドレインは、まとめて、ＮＭＯＳトランジスタ１０２４のドレインとＮＭＯＳトランジスタ１０２０のゲートとに接続されている。ＮＭＯＳトランジスタ１０２４のゲートは、負の電源電圧Ｖ_ＳＳ１０４１に接続されている。

第２のカレントミラー１０１１は、１組のＮＭＯＳトランジスタ１０１６、１０１８を含む。ＮＭＯＳトランジスタ１０１６、１０１８のソースは、両方とも、負の電源電圧Ｖ_ＳＳ１０４１に接続されている。ＮＭＯＳトランジスタ１０１６、１０１８のゲートとＮＭＯＳトランジスタ１０１６のドレインとは、すべてまとめて、ＰＭＯＳトランジスタ１０１４のドレインに接続されている。ＮＭＯＳトランジスタ１０１８のドレインは、ノード１０９０に接続されている。

動作時、ノード１０８９の電位が、負の電源電圧Ｖ_ＳＳ１０４１を十分大きく下回るほど低下するのに伴って、ＮＭＯＳトランジスタ１０２４が、導通に切り替わる。ＮＭＯＳトランジスタ１０２４の線形領域において、この電流の大きさは、負の電源電圧Ｖ_ＳＳ１０４１とノード１０８９の電位との間の電位差に略等しい。

この同じ電流は、ＰＭＯＳトランジスタ１０１２を通って導通し、ＰＭＯＳトランジスタ１０１４によりミラーされる。ＰＭＯＳトランジスタ１０１４を通る電流の流れは、第２のカレントミラー１０１１におけるＮＭＯＳトランジスタ１０１６、１０１８のゲートをバイアスする。ノード１０９０と負の電源Ｖ_ＳＳ１０４１との間に電流が流れるように、ＰＭＯＳトランジスタ１０１４とＮＭＯＳトランジスタ１０１６とを通る電流の流れは、ＮＭＯＳトランジスタ１０１８によりミラーされる。この電流は、トランジスタ９３０の電圧降下を増加させることにより、電流がトランジスタ９３０を通って流れるときに、ノード１０９０の電圧を下げるのに役立つ。

電流路１０９２は、ＮＭＯＳトランジスタ１０４０を含む。ＮＭＯＳトランジスタ１０４０は、ゲートとソースとドレインとを含む。ＮＭＯＳトランジスタ１０４０のドレインは、ノード１０９０に接続されており、送信器の出力段におけるトランジスタのドレインに接続され得る。ＮＭＯＳトランジスタ１０４０のソースは、ノード１０８９に接続されており、同じトランジスタのソースに接続され得る。ＮＭＯＳトランジスタ１０４０のゲートは、負の電源電圧Ｖ_ＳＳ１０４１に接続されている。動作時、ノード１０８９の電位が負の電源電圧Ｖ_ＳＳ１０４１を十分大きく下回るほど低下するのに伴って、ＮＭＯＳトランジスタ１０４０が導通に切り替わる。電流は、ノード１０９０、１０８９の間を流れ、そこに接続されたトランジスタのソースとドレインとの間の電圧差を低減する。

電流路１０９３は、ゲートとソースとドレインとを各々もつ、一群のＮＭＯＳトランジスタ１０３２、１０３４、１０３６、１０４２を含む。ＮＭＯＳトランジスタ１０３２、１０３４、１０４２は、すべて、ダイオード接続されている。ＮＭＯＳトランジスタ１０３４のゲートとドレインとは、正の電源電圧Ｖ_ＤＤ５ １００５に接続されている。正の電源電圧Ｖ_ＤＤ５ １００５は、図１と図４とに示す局所電源１１５、４１５により供給を受け得る。ＮＭＯＳトランジスタ１０３２のゲートとドレインとは、ＮＭＯＳトランジスタ１０３４のソースと、ＮＭＯＳトランジスタ１０３６のゲートとに接続されている。ＮＭＯＳトランジスタ１０３６のドレインは、ノード１０９０に接続されている。ＮＭＯＳトランジスタ１０３２、１０３６のソースは、両方とも、ＮＭＯＳトランジスタ１０４２のゲートとドレインとに接続されている。ＮＭＯＳトランジスタ１０３８のソースとボディとは、ＮＭＯＳトランジスタ１０３２、１０３６のボディと同様に、ノード１０８９に接続されている。

動作時、ＮＭＯＳトランジスタ１０３２、１０３６、１０４２のゲートとそれらのそれぞれのボディとの間に正の電位差が発生するのに伴って、それらのそれぞれのソースとドレインとの間のチャネルにおいて導電率が増加する。ＮＭＯＳトランジスタ１０４２の場合、ノード１０８９の電圧が、ダイオード接続されているＮＭＯＳトランジスタ１０３２により設定された電位未満、すなわち、正の電源電圧Ｖ_ＤＤ５ １００５からＮＭＯＳトランジスタ１０３４とＮＭＯＳトランジスタ１０３２とにわたる電圧降下を減算したもの未満に低下するのに伴って、これが起こる。ＮＭＯＳトランジスタ１０４２が導通に切り替わるのに伴って、電流は、正の電源電圧Ｖ_ＤＤＤ５ １００５とノード１０９０との両方から、ノード１０８９に導通される。その結果、ノード１０９０、１０８９の間の電圧差（及び、送信コイルに電流パルスを導通させるトランジスタのドレインとソースとの間の電圧差）が、制御され得る。

信号送信中におけるパルスの負のバックスイングが発生した場合において、１０２７における電圧がゼロ未満に立ち下がり、さらに、トランジスタ１０４０とトランジスタ１０２４とのゲート・ソース電圧が正となり、結果として、トランジスタ１０４０とトランジスタ１０２４とが十分なドレイン電流を提供する。トランジスタ１０４０のドレイン電流は、ノード１０９０から電流を引き込むため直接使用される。電流の引き込みのおかげで、トランジスタ９２８のドレイン・ソース電圧が安全な動作範囲に留まることを確実にするように、ノード１０９０における電圧レベルが限定される。

いくつかの実施態様において、トランジスタ１０２４のドレイン電流は、カレントミラー１００９と１０１１とにより提供されるさらなる電流増幅によって、ノード１０９０から電流を引き込む。場合によっては、トランジスタ１０２０のゲート・ソース容量は、カレントミラー１００９の入力に電流を動的に注入して、電圧リミッタ機能の速度を増加させる。トランジスタ１０２４と１０４０とがトランジスタ９２８と同じ装置構成をもつので、これらの装置の特性は、互いに一致しやすく、電圧リミッタ機能は、装置形状の比により調節され得る。

場合によっては、電流路１０９３は、マイクロアンペア域の電流を提供して、高電圧トランジスタ９３０の増加した可能性のある漏れ電流を引き込み、それにより、トランジスタ９２８のドレイン／ソース電圧を安全な動作範囲内に維持する。

図１１は、さらに、本発明の教示に従った、パルス出力段のバッファ回路とゲート制御回路とを示す。バッファ１１０４回路は、ゲート制御回路に接続されている。バッファ回路１１０４は、パルス要求入力信号Ｕ_ＵＡ９２２の信号強度を増加させ得、ゲート制御回路１１２６のための電圧Ｖ_ＧＣ１１１３を提供し得る。

示されたゲート制御回路は、磁気結合の送信コイルに伝達される比較的大きな電流パルスのスイッチングに関与する送信器の出力段におけるトランジスタ（例えば、図９におけるトランジスタ９２８）のゲート・ソース間に接続され得る。ゲート制御回路は、そのトランジスタのゲートとソースとの間の電圧差が、トランジスタの所望の状態（すなわち、オン状態中に増加する電流またはオフ状態中に減少する電流）に一致したまま留まることを確実にするのに役立ち得、同時に、その中に蓄積された磁場の消散中において、送信コイルの両端における電圧の極性の反転中、ゲート制御回路のすべての構成要素が安全な動作範囲を出ないことを確実にする。

バッファ回路１１０４は、パルス要求信号Ｕ_ＵＡ９２２の信号強度を増加させ得る。バッファ回路は、ゲート制御回路１１２６に信号Ｕ_Ｐ１１１２を出力する。バッファ回路１１０４は、第１のインバーター１１０５と第２のインバーター１１０７と第３のインバーター１１０９と第４のインバーター１１１１とを含む。第１、第２、第３、及び第４のインバーターは、正の電源電圧Ｖ_ＤＤ５ １１０３と負の電源Ｖ_ＳＳ１１４１とに接続されている。

第２のインバーター１１０７は、さらに、出力電圧Ｕ_Ｐ１１２を提供するトランジスタ１１３２と１１２８とを備える第５のインバーター回路を駆動し、これは、パルス要求入力信号Ｕ_ＵＵＡ１１２２の反転信号を提供する。第５のインバーター回路は、正の電源電圧Ｖ_ＤＤ５ １１０３と負の電源電圧Ｖ_ＳＳ１１４１とに接続されている。第５のインバーター回路の出力は、さらに、ＮＭＯＳトランジスタ１１３０に接続されている。

ゲート制御回路１１２６は、ＰＭＯＳトランジスタ１１４６とＮＭＯＳトランジスタ１１３４、１１３６とを含む。トランジスタ１１３４、１１３６、１１４６は、各々、ソースとゲートとドレインとを含む。回路１１２６は、電源への比較的大きな電流パルスのスイッチングに関与するトランジスタのゲートへのゲート制御信号の接続と接続解除とを行う。ゲート制御信号のための電力は、磁気結合の送信コイルに伝達される比較的大きな電流パルスを提供する電源より安定した電源により提供される。例えば、ゲート制御信号のための電力は、例えば、図１、２、４のそれぞれにおける局所電源１０９、１１５、２０９、４１５などの局所電源により供給され得る。回路１１８７は、トランジスタ９２８のゲートの接続と接続解除とを行い、その中に蓄積された磁場の消散中、送信コイルの両端における電圧の極性を反転できるようにする。

示された実施態様において、ゲート制御回路１１２６は、ＰＭＯＳトランジスタ１１４６を含む。ＰＭＯＳトランジスタ１１４６は、ソースとゲートとドレインとを含む。ＰＭＯＳトランジスタ１１４６のソースは、論理ハイ状態と論理ロー状態との間を切り替えるゲート制御信号に接続されている。論理ハイ状態は、磁気結合の送信コイルに正の電圧が供給されるべきであることを示す。論理ロー状態は、送信コイルに蓄積されたエネルギーが消散され得るように、このような比較的大きな電圧の供給がゼロに低減されるべきであることを示す。

回路１１８７は、各々がゲートとソースとドレインとを含む１組のＮＭＯＳトランジスタ１１３４、１１３６を含む。例えば、図９に示すように、この出力は、それらの電流パルスのスイッチングに関与するＮＭＯＳトランジスタ（すなわち、図９におけるトランジスタ９２８）のソースにも接続されている。

ＮＭＯＳトランジスタ１１３４のゲートは、コモンゲート信号Ｖ_ＧＰ１１３７に接続されている。トランジスタ１１３６のゲートは、制御された信号Ｕ_Ｐ１１１２を受信するように接続されている。制御された信号Ｕ_Ｐ１１１２は、トランジスタ１１３６に接続されている。

動作時、ＰＭＯＳトランジスタ１１４６のゲートにおける基準電位とＰＭＯＳトランジスタ１１４６のソースにおけるゲート制御信号の電位との間の差分が、ＰＭＯＳトランジスタ１１４６の電圧の閾値未満に留まっている場合、（すなわち、ゲート制御信号が論理ハイ状態にあるとき）、ＰＭＯＳトランジスタ１１４６がオン状態になり、そのソースとドレインとの間に低インピーダンスチャネルが形成される。これは、電源への比較的大きな電流パルスのスイッチングに関与するＮＭＯＳトランジスタ（例えば、図９におけるトランジスタ９２８）のゲートにゲート制御信号の論理ハイレベルを印加し、それを、導電オン状態に駆動する。比較的大きな電流パルスが、磁気結合の送信コイルに印加される。

しかし、ＰＭＯＳトランジスタ１１４６のゲートにおける基準電位とＰＭＯＳトランジスタ１１４６のソースにおけるゲート制御信号の電位との間の差分が、ＰＭＯＳトランジスタ１１４６の閾値電圧を上回るように立ち上がると、（すなわち、ゲート制御信号が論理ロー状態に切り替わると）、ＰＭＯＳトランジスタ１１４６がオフ状態に遷移しそのソースとドレインとの間のインピーダンスが増加する。これは、実質的に、比較的大きな電流パルスを終わらせ、磁気結合の送信コイルの両端における極性が反転する。

正の電流パルスを使用する示された実施態様において、磁気結合の送信コイルの両端の電位が極性を反転させるのに伴って、パルス出力段の出力は、ＮＭＯＳトランジスタ１１３６の閾値電圧未満に低下し、導電オン状態に遷移する。電源への比較的大きな電流パルスのスイッチングに関与するＮＭＯＳトランジスタ（すなわち、図９におけるトランジスタ９２８）のゲートにおける電位は、ＮＭＯＳトランジスタ１１３４、１１３６により提供されるダイオード電圧降下オフセットを伴って、パルス出力段の負電位に追従する。送信コイルにおける磁場を消散させる電流は、ＮＭＯＳトランジスタ１１３４、１１３６、９２８、９３０と抵抗器Ｒ２ ９３４とを通って基準電位に流れ得る。

信号送信中、パルス要求入力信号１１２２が高レベルにあるとき、バッファされた信号Ｖ_ＧＣ１１１３は、ＰＭＯＳトランジスタ１１４６を通ってトランジスタ９２８のゲート電位であるネットワーク１１３８に受け渡される。その結果、トランジスタ９２８がオンに切り替わり、それにより、送信器出力電圧（９２７、１１２７）の正の振動を引き起こす。

信号送信中、パルス要求入力信号Ｕ_ＵＡ１１２２が低レベルにあるとき、送信器出力電圧１１２７のゼロ未満への遷移（バックスイング）が発生する。この遷移中、トランジスタ１１４６は、高インピーダンス出力を提供する。信号Ｕ_Ｐ１１１２は、まず、実質的にゼロのトランジスタ９２８へのゲート・ソース電圧を提供することによってトランジスタ１１３６をオフに切り替える高レベルにある。トランジスタ９２８の初期のオフへの切り替えは、９２８のゲートを負の電源電圧に接続することにより提供され得る。

送信器出力電圧１１２７の負の出力の場合、トランジスタ９２８のゲート・ソース電圧は、安全動作を確実なものとしながら、出力電圧１１２７の負のレベルが正の進行電圧レベルに一致することを確実にする固有の正の電圧レベルに制御される。次に、トランジスタ９２８に対して負の電源電圧Ｖ_ＳＳ９４１より小さなゲート電位を提供するため、トランジスタ１１３６のソースが、送信器出力電圧１１２７に接続されている。

送信器出力電圧１１２７の負の出力は、さらに、コモンゲート信号Ｖ_ＧＰ（１０３７、１１３７）により、カレントミラー１０１１の第２の出力による、トランジスタ１１３４からのドレイン電流の引き込みをもたらす。この場合、複雑さの低減と省スペース化とのために、これらの機能が一体化される。トランジスタ１１３４のドレイン電流は、トランジスタ１１３６のゲート・ソース電圧を低減し、その結果、トランジスタ９２８のゲート・ソース電圧が増大し、従って、それに伴って、送信器出力電圧１１２７の負のレベルが低減する。

この効果は、主に、トランジスタ１１３０により制限されるが、トランジスタ１１２８によっても制限される。寸法決定は、トランジスタ１１３６の全体的な安全な動作範囲の要求に従う。トランジスタ１１３６の寸法とゲート・ソース電圧とが、送信器出力電圧１１２７の負の出力レベルを規定するための重要なパラメータである。

関与する回路が同じ基本的な装置構成を使用するので、これらの装置の特性が互いに一致し得、ゲート制御機能は、簡単に調節され得る。

本発明に関して示された例についての上記の説明は、要約で説明されている事項を含め、網羅的であることも、開示されている形態そのものに制限することも意図されてはいない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明されており、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されることと、本発明の教示に従った他の実施形態および実施例において他の値も使用され得ることとが理解される。

前述の詳細な説明を考慮して、本発明の例に対してこれらの変更がされ得る。後述の請求項で使用される用語は、本発明を明細書と請求項とに開示されている特定の実施形態に限定するように解釈されてはならない。むしろ、その範囲は、後述の請求項により完全に定義されるべきであり、その後述の請求項は、確立された請求項の解釈の原則に従って解釈されなければならない。従って、本明細書及び図は、限定するものではなく例示的なものとみなされる。

例えば、本発明は、以下の実施形態の１つ以上に従って実現され得る。

実施形態１。導電性送信コイルと、第１の電源と、送信コイルを第１の電源に反転可能に接続する半導体スイッチと、半導体スイッチにより第１の電源への送信コイルの接続を制御する制御回路と、制御回路に給電するように接続された第２の電源とを備える信号送信回路。

実施形態２。第２の電源が、第２の電源により供給される電荷を蓄積する電源コンデンサと、ブーストする要求信号に応答して電源コンデンサに供給される電流を増加させるように応答する可変電流源とを備える、実施形態１の信号送信回路。

実施形態３。第２の電源が、第２の電源の実際の出力電圧と所望の出力電圧との間の差分に応答した電流を出力する相互コンダクタンス増幅器を備える、実施形態１から実施形態２のいずれか１つの信号送信回路。

実施形態４。相互コンダクタンス増幅段が、増幅された差分により線形モードにおいて駆動される第１のトランジスタを備える第１の増幅段を備える、実施形態３の信号送信回路。

実施形態５。第２の電源が、第２の電源により出力される電流を増幅する電流増幅器を備え、電流増幅器が、第１の電源により供給される分岐を有するカレントミラーを備える、実施形態１から実施形態４のいずれか１つの信号送信回路。

実施形態６。電流増幅器が、第１の比較的大きな上側カットオフ周波数をもつ第１のカレントミラーと、第２の比較的小さな上側カットオフ周波数をもつ第２のカレントミラーとを備え、例えば、第２の上側カットオフ周波数が、第１の上側カットオフ周波数の１／３０と１／２との間である、実施形態５の信号送信回路。

実施形態７。第２の電源が、第２の電源の出力電流が閾値レベルを上回ったか検出して、それを示す信号を出力する閾値検出回路を備える、実施形態１から実施形態６のいずれか１つの信号送信回路。

実施形態８。信号送信回路が、可変電流源を備える、出力電流が閾値電圧レベルを上回ったことを示す信号が、可変電流源により供給される電流の増加を低減するように動作する、実施形態７の信号送信回路。

実施形態９。第２の電源の出力電圧が所望の電圧を上回ったことを示す信号に応答して、第２の電源における１つ以上のノードを放電するように接続された放電回路、実施形態１から実施形態８のいずれか１つの信号送信回路。

実施形態１０。放電回路が、第２の電源における複数のノードに接続されている、実施形態９の信号送信回路。

実施形態１１。放電回路は、第２の電源の出力電圧が上側閾値電圧を上回ったことを示す電流を受信する第１の接続と、第２の電源内のノードを放電する第２の接続とを有するカレントミラーを備える、実施形態９から実施形態１０のいずれか１つの信号送信回路。

実施形態１２。第２の電源内のノードの放電の量が、第２の電源の出力電圧が上側閾値電圧を上回ったことを示す電流の大きさに比例する、実施形態１１の信号送信回路

実施形態１３。第１の電源が、第２の電源に電力を供給する、実施形態１から実施形態１２のいずれか１つの信号送信回路。

実施形態１４。第１の電位を基準とする第１の回路であって、当該第１の回路が信号送信回路を備える、当該第１の回路と、第２の電位を基準としており第１の回路からガルバニック直流絶縁された第２の回路であって、当該第２の回路が信号受信回路を備える、当該第２の回路と、ガルバニック直流絶縁をまたいだ第１の回路から第２の回路までの間の磁気結合であって、当該磁気結合が、導電性送信コイルと導電性受信コイルとを備える、当該磁気結合と、を備え、信号送信回路が、第１の電位に対して第１の極性をもつ第１の電源と、導電性送信コイルと第１の電源との間に接続されてその間における電流の伝導を切り替える出力段スイッチと、出力段スイッチを高導通状態と低導通状態との間で断続的に切り替えることにより送信コイルを通して信号を送信するように接続された制御回路であって、当該制御回路がさらに、出力段スイッチが高導通状態から低導通状態に切り替えられたことに応答して、送信コイルにより生成された電圧を制御するように接続されている、当該制御回路とを備え、送信コイルにより生成された電圧が、第１の電位に対して逆の第２の極性をもつ、装置。

実施形態１５。信号送信回路が、実施形態１から実施形態１３のいずれか１つの信号送信回路を備える、実施形態１４の装置。

実施形態１６。制御回路が、出力段におけるトランジスタの制御端子に逆極性電圧を印加するように接続されている、実施形態１４から実施形態１５のいずれか１つの装置。

実施形態１７。出力段が、第１のトランジスタと第２のトランジスタとを備え、第１のトランジスタが、電源電圧と第２のトランジスタとの間に接続されており、第２のトランジスタが、第２のトランジスタと送信コイルとの間に接続されている、実施形態１４から実施形態１６のいずれか１つの装置。

実施形態１８。制御回路が、第２のトランジスタの制御端子に印加される電位と、第２のトランジスタの主端子間の電位とを制御するように接続されている、実施形態１７の装置

実施形態１９。制御回路が、第２のトランジスタの主端子間に１つ以上の切り替え可能な電流路を備える、実施形態１７から実施形態１８のいずれか１つの装置

実施形態２０。第２のトランジスタの制御端子と第２の電源電圧との間に接続されたｐチャネルＭＯＳＦＥＴをさらに備え、出力段スイッチが高導通状態にあるとき、ｐチャネルＭＯＳＦＥＴが導通して第２の電源電圧を第２のトランジスタの制御端子に接続し、出力段スイッチが低導通状態にあるとき、ｐチャネルＭＯＳＦＥＴが第２の電源電圧から第２のトランジスタの制御端子を絶縁する、実施形態１７から実施形態１９のいずれか１つの装置。

実施形態２１。第２のトランジスタの制御端子と第１の極性に対して逆の第２の極性をもつ基準電圧との間に接続されたｎチャネルＭＯＳＦＥＴをさらに備え、出力段スイッチが低導通状態にあるとき、ｎチャネルＭＯＳＦＥＴが導通して第２のトランジスタの制御端子を基準電圧に接続する、実施形態１７から実施形態２０のいずれか１つの装置。

実施形態２２。第２のトランジスタが、第２のトランジスタの基板と第２のトランジスタの活性領域のバルクとの間に配設された電気的な絶縁を備える、実施形態１７から実施形態２１のいずれか１つの装置。

実施形態２３。電気的な絶縁が、深いｎウェル内のＮＭＯＳ、または、シリコン・オン・インシュレータ装置の絶縁層を備える、実施形態２２の装置。

実施形態２４。制御回路が、第１のトランジスタと第２のトランジスタとの間の電位を送信コイルにより生成された電圧に接続する調節可能な電流回路を備える、実施形態１７から実施形態２３のいずれか１つの装置。

実施形態２５。調節可能な電流回路が、第１のトランジスタと第２のトランジスタとの間の電位を送信コイルにより生成された電圧に接続する１つ以上のカレントミラーを備える、実施形態２４の装置。

実施形態２６。第１の回路と第２の回路とが、単一の半導体パッケージ内に配設されている、実施形態１４から実施形態２５のいずれか１つの装置。

実施形態２７。磁気結合が、単一の半導体パッケージ内に配設されている、実施形態２６の装置。

実施形態２８。送信コイルが、リードフレームの一部と、集積回路の上層金属化部と、ボンドワイヤとのうちの１つを備える、実施形態１から実施形態２７のいずれか１つの装置。

実施形態２９。送信コイルが、５０ｎＨ以下、例えば、２０ｎＨ以下のインダクタンスをもつ、実施形態１から実施形態２８のいずれか１つの装置。
［付記項１］
導電性送信コイルと、
第１の電源と、
前記送信コイルを前記第１の電源に反転可能に接続する半導体スイッチと、
前記半導体スイッチにより前記第１の電源への前記送信コイルの前記接続を制御する制御回路と、
前記制御回路に給電するように接続された第２の電源と、
を備える信号送信回路。
［付記項２］
前記第２の電源が、
前記第２の電源により供給される電荷を蓄積する電源コンデンサと、
要求信号に応答して前記電源コンデンサに供給される電流を増加させるように応答する可変電流源と、
を備える、付記項１の信号送信回路。
［付記項３］
前記第２の電源が、前記第２の電源の実際の出力電圧と所望の出力電圧との間の差分に応答した電流を出力する相互コンダクタンス増幅器を備え、例えば、前記相互コンダクタンス増幅段が、前記増幅された差分により線形モードにおいて駆動される第１のトランジスタを備える第１の増幅段を備える、
付記項１から付記項２のいずれか一項の信号送信回路。
［付記項４］
前記第２の電源が、
前記第２の電源により出力される電流を増幅する電流増幅器であって、当該電流増幅器が、前記第１の電源により供給される分岐を有するカレントミラーを備える、当該電流増幅器を備え、
例えば、前記電流増幅器が、
第１の比較的大きな上側カットオフ周波数を有する第１のカレントミラーと、
第２の比較的小さな上側カットオフ周波数を有する第２のカレントミラーと、
を備え、
例えば、前記第２の上側カットオフ周波数が、前記第１の上側カットオフ周波数の１／３０と１／２との間である、
付記項１から付記項３のいずれか一項の信号送信回路。
［付記項５］
前記第２の電源が、前記第２の電源の出力電流が閾値レベルを上回ったか検出して、それを示す信号を出力する閾値検出回路を備え、例えば、
前記信号送信回路が、前記可変電流源を備え、
前記出力電流が前記閾値電圧レベルを上回ったことを示す前記信号が、前記可変電流源により供給される前記電流の前記増加を低減するように動作する、
付記項１から付記項４のいずれか一項の信号送信回路。
［付記項６］
前記第２の電源の前記出力電圧が所望の電圧を上回ったことを示す信号に応答して、前記第２の電源における１つ以上のノードを放電するように接続された放電回路、例えば、前記放電回路が、前記第２の電源における複数のノードに接続されている、
付記項１から付記項５のいずれか一項の信号送信回路。
［付記項７］
前記第１の電源が、前記第２の電源に電力を供給する、
付記項１から付記項６のいずれか一項の信号送信回路。
［付記項８］
第１の電位を基準とする第１の回路であって、当該第１の回路が、信号送信回路を備える、当該第１の回路と、
第２の電位を基準として前記第１の回路からガルバニック直流絶縁された第２の回路であって、当該第２の回路が信号受信回路を備える、当該第２の回路と、
前記ガルバニック直流絶縁をまたいだ前記第１の回路から前記第２の回路までの間の磁気結合であって、当該磁気結合が、導電性送信コイルと導電性受信コイルとを備える、当該磁気結合と、
を備え、
前記信号送信回路が、
前記第１の電位に対して第１の極性をもつ第１の電源と、
前記導電性送信コイルと前記第１の電源との間に接続されており、その間で電流の伝導を切り替える出力段スイッチと、
高導通状態と低導通状態との間で前記出力段スイッチを断続的に切り替えることにより前記送信コイルを通して信号を送信するように接続された制御回路であって、当該制御回路が、さらに、前記高導通状態から前記低導通状態に前記出力段スイッチが切り替えられたことに応答して、前記送信コイルにより生成される電圧を制御するように接続されている、当該制御回路と、
を備え、
前記送信コイルにより生成される前記電圧が、前記第１の電位に対して逆の第２の極性である、
装置。
［付記項９］
前記信号送信回路が、付記項１から付記項７のいずれか一項の前記信号送信回路を備える、
付記項８の装置。
［付記項１０］
前記制御回路が、前記出力段におけるトランジスタの制御端子に逆極性電圧を印加するように接続されている、
付記項８から付記項９のいずれか一項の装置。
［付記項１１］
前記出力段が、第１のトランジスタと第２のトランジスタとを備え、
前記第１のトランジスタが、前記電源電圧と前記第２のトランジスタとの間に接続されており、
前記第２のトランジスタが、前記第２のトランジスタと前記送信コイルとの間に接続されており、
前記制御回路が、前記第２のトランジスタの制御端子に印加される電位と、前記第２のトランジスタの主端子間の電位とを制御するように接続されている、
付記項８から付記項１０のいずれか一項の装置。
［付記項１２］
前記制御回路が、前記第２のトランジスタの前記主端子間に１つ以上の切り替え可能な電流路を備える、
付記項１１の装置。
［付記項１３］
前記第２のトランジスタの前記制御端子と第２の電源電圧との間に接続されたｐチャネルＭＯＳＦＥＴであって、
前記出力段スイッチが前記高導通状態にあるとき、当該ｐチャネルＭＯＳＦＥＴが、導通して前記第２の電源電圧を前記第２のトランジスタの前記制御端子に接続し、前記出力段スイッチが前記低導通状態にあるとき、前記ｐチャネルＭＯＳＦＥＴが、前記第２の電源電圧から前記第２のトランジスタの前記制御端子を絶縁する、
当該ｐチャネルＭＯＳＦＥＴと、任意選択的に
前記第２のトランジスタの前記制御端子と前記第１の極性に対して逆の第２の極性をもつ前記基準電圧との間に接続されたｎチャネルＭＯＳＦＥＴであって、
前記出力段スイッチが前記低導通状態にあるとき、当該ｎチャネルＭＯＳＦＥＴが導通して前記第２のトランジスタの前記制御端子を前記基準電圧に接続する、
当該ｎチャネルＭＯＳＦＥＴと、
をさらに備える、
付記項１１から付記項１２のいずれか一項の装置。
［付記項１４］
前記第２のトランジスタが、前記第２のトランジスタの基板と前記第２のトランジスタの活性領域のバルクとの間に配設された電気的な絶縁を備え、例えば、前記電気的な絶縁が、深いｎウェル内のＮＭＯＳ、または、シリコン・オン・インシュレータ装置の絶縁層を備える、
付記項１１から付記項１３のいずれか一項の装置。
［付記項１５］
前記制御回路が、
前記第１のトランジスタと前記第２のトランジスタとの間の前記電位を前記送信コイルにより生成される前記電圧に接続する調節可能な電流回路を備え、例えば、前記調節可能な電流回路が、前記第１のトランジスタと前記第２のトランジスタとの間の前記電位を前記送信コイルにより生成される前記電圧に接続する１つ以上のカレントミラーを備える、
付記項１１から付記項１４のいずれか一項の装置。
［付記項１６］
前記第１の回路と前記第２の回路とが、単一の半導体パッケージ内に配設されており、例えば、前記磁気結合が、前記単一の半導体パッケージ内に配設されており、例えば、前記送信コイルが、
リードフレームの一部と、
集積回路の上層金属化部と、
ボンドワイヤと、
の１つを備える、
付記項８から付記項１５のいずれか一項の装置。

Claims (16)

1. 導電性送信コイルと、
   第１の電源と、
   前記導電性送信コイルを前記第１の電源に反転可能に接続する半導体スイッチと、
   前記半導体スイッチにより前記第１の電源への前記導電性送信コイルの前記接続を制御する制御回路と、
   前記制御回路に給電するように接続された局所的な第２の電源と、
   を備え、
   前記第１の電源が、前記第２の電源に電力を供給し、
   局所的な前記第２の電源により給電される前記制御回路が、通信信号を送信するために使用される電流パルスを制御するためのパルス制御回路を含み、
   前記パルス制御回路が、前記電流パルスの印加後における前記導電性送信コイルの極性の反転を制御することにより、磁気的に蓄積されたエネルギーの消散を制御するように構成されたパルス出力段（９１４）を備える、
   通信信号送信回路。
2. 前記第２の電源が、
   前記第２の電源により供給される電荷を蓄積する電源コンデンサと、
   要求信号に応答して前記電源コンデンサに供給される電流を増加させるように応答する可変電流源と、
   を備える、請求項１に記載の通信信号送信回路。
3. 前記第２の電源が、前記第２の電源の実際の出力電圧と所望の出力電圧との間の差分に応答した電流を出力する相互コンダクタンス増幅器を備える、
   請求項１から請求項２のいずれか一項に記載の通信信号送信回路。
4. 前記第２の電源が、
   局所的な前記第２の電源により出力される電流を増幅する電流増幅器であって、当該電流増幅器が、前記第１の電源により給電される分岐を有するカレントミラーを備える、当該電流増幅器を備え、
   前記電流増幅器が、
   第１の比較的大きな上側カットオフ周波数を有する第１のカレントミラーと、
   第２の比較的小さな上側カットオフ周波数を有する第２のカレントミラーと、
   を備える、
   請求項１から請求項３のいずれか一項に記載の通信信号送信回路。
5. 局所的な前記第２の電源が、局所的な前記第２の電源の出力電流が閾値レベルを上回ったか検出して、前記出力電流が前記閾値レベルを上回ったことを示す信号を出力する閾値検出回路を備える、
   請求項１から請求項４のいずれか一項に記載の通信信号送信回路。
6. 前記第２の電源の出力電圧が所望の電圧を上回ったことを示す信号に応答して、局所的な前記第２の電源における１つ以上のノードを放電するように接続された放電回路をさらに備える、
   請求項１から請求項５のいずれか一項に記載の通信信号送信回路。
7. 局所的な前記第２の電源が、前記第１の電源から局所的な前記第２の電源を絶縁する１方向電流路により、前記第１の電源から絶縁されている、
   請求項１に記載の通信信号送信回路。
8. 第１の電位を基準とする第１の回路であって、当該第１の回路が、通信信号送信回路を備える、当該第１の回路と、
   第２の電位を基準として前記第１の回路からガルバニック直流絶縁された第２の回路であって、当該第２の回路が信号受信回路を備える、当該第２の回路と、
   前記ガルバニック直流絶縁をまたいだ前記第１の回路から前記第２の回路までの間の磁気結合であって、当該磁気結合が、導電性送信コイルと導電性受信コイルとを備える、当該磁気結合と、
   を備え、
   前記通信信号送信回路が、
   前記第１の電位に対して第１の極性をもつ第１の電源と、
   前記導電性送信コイルと前記第１の電源との間に接続されており、前記導電性送信コイルと前記第１の電源との間における電流の伝導を切り替える出力段スイッチと、
   高導通状態と低導通状態との間で前記出力段スイッチを断続的に切り替えることにより前記導電性送信コイルを通して信号を送信するように接続された制御回路であって、当該制御回路が、さらに、前記高導通状態から前記低導通状態に前記出力段スイッチが切り替えられたことに応答して、前記導電性送信コイルにより生成される電圧を制御するように接続されている、当該制御回路と、
   を備え、
   前記導電性送信コイルにより生成される前記電圧が、前記第１の電位に対して逆の第２の極性である、
   装置。
9. 前記通信信号送信回路が、請求項１から請求項８のいずれか一項に記載の前記通信信号送信回路を備える、
   請求項８に記載の装置。
10. 前記制御回路が、前記出力段スイッチにおけるトランジスタの制御端子に逆極性電圧を印加するように接続されている、
    請求項８から請求項９のいずれか一項に記載の装置。
11. 前記出力段スイッチが、第１のトランジスタと第２のトランジスタとを備え、
    前記第１のトランジスタが、電源電圧と前記第２のトランジスタとの間に接続されており、
    前記第２のトランジスタが、前記第２のトランジスタと前記導電性送信コイルとの間に接続されており、
    前記制御回路が、前記第２のトランジスタの制御端子に印加される電位と、前記第２のトランジスタの主端子間の電位とを制御するように接続されている、
    請求項８から請求項１０のいずれか一項に記載の装置。
12. 前記制御回路が、前記第２のトランジスタの前記主端子間に１つ以上の切り替え可能な電流路を備える、
    請求項１１に記載の装置。
13. 前記第２のトランジスタの前記制御端子と第２の電源電圧との間に接続されたｐチャネルＭＯＳＦＥＴであって、
    前記出力段スイッチが前記高導通状態にあるとき、当該ｐチャネルＭＯＳＦＥＴが、導通して前記第２の電源電圧を前記第２のトランジスタの前記制御端子に接続し、前記出力段スイッチが前記低導通状態にあるとき、前記ｐチャネルＭＯＳＦＥＴが、前記第２の電源電圧から前記第２のトランジスタの前記制御端子を絶縁する、
    当該ｐチャネルＭＯＳＦＥＴと、任意選択的に
    前記第２のトランジスタの前記制御端子と前記第１の極性に対して逆の第２の極性をもつ基準電圧との間に接続されたｎチャネルＭＯＳＦＥＴであって、
    前記出力段スイッチが前記低導通状態にあるとき、当該ｎチャネルＭＯＳＦＥＴが導通して前記第２のトランジスタの前記制御端子を前記基準電圧に接続する、
    当該ｎチャネルＭＯＳＦＥＴと、
    をさらに備える、
    請求項１１から請求項１２のいずれか一項に記載の装置。
14. 前記第２のトランジスタが、前記第２のトランジスタの基板と前記第２のトランジスタの活性領域のバルクとの間に配設された電気的な絶縁を備える、
    請求項１１から請求項１３のいずれか一項に記載の装置。
15. 前記制御回路が、
    前記第１のトランジスタと前記第２のトランジスタとの間の電位を前記導電性送信コイルにより生成される前記電圧に接続する調節可能な電流回路を備え、前記調節可能な電流回路が、前記第１のトランジスタと前記第２のトランジスタとの間の前記電位を前記導電性送信コイルにより生成される前記電圧に接続する１つ以上のカレントミラーを備える、
    請求項１１から請求項１４のいずれか一項に記載の装置。
16. 前記第１の回路と前記第２の回路とが、単一の半導体パッケージ内に配設されており、前記磁気結合が、前記単一の半導体パッケージ内に配設されており、前記導電性送信コイルが、
    リードフレームの一部と、
    集積回路の上層金属化部と、
    ボンドワイヤと、
    の１つを備える、
    請求項８から請求項１５のいずれか一項に記載の装置。

Images