JP6825504B2 - 画像形成装置及び画像形成方法 - Google Patents
画像形成装置及び画像形成方法 Download PDFInfo
- Publication number
- JP6825504B2 JP6825504B2 JP2017134158A JP2017134158A JP6825504B2 JP 6825504 B2 JP6825504 B2 JP 6825504B2 JP 2017134158 A JP2017134158 A JP 2017134158A JP 2017134158 A JP2017134158 A JP 2017134158A JP 6825504 B2 JP6825504 B2 JP 6825504B2
- Authority
- JP
- Japan
- Prior art keywords
- image forming
- image processing
- module
- print data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
Description
また、1ライン分のデータ量は、4096Byteであるとする。
また、紙搬送速度に追従してデータ転送するために、1ライン分のデータ転送は、100us以内に完了する必要があるものとする。すなわち、記録媒体の搬送速度に追従するために要求される印刷データ1ラインあたりの許容される転送時間は、100usである。
[ダミーリード1回あたりの所要時間]=4Byte/回÷1MByte/s=4us/回
[1ライン分の転送時間]=(4096Byte/ライン×4色)÷512MByte/s=32us/ライン
ダミーリード中は、制御パラメータの転送が発生しないため、確実に送信FIFO_S211に、印刷データを蓄積することができる。ダミーリード期間で、1ライン分のデータを転送するためには、1ライン期間内に、下記の式のように8回のダミーリードを実施すればよい。
=32us/ライン÷4us/回
=8回
前記1ラインあたりのダミーリードの必要回数は、メイン制御SoC2の内部で、印刷データと制御パラメータの転送が競合した場合に、必ず、制御パラメータが優先されるものと仮定して算出しているが、実際のメイン制御SoC2の内部動作としては、制御パラメータ(CPU22のライト)を毎回優先する設計となっていることはない。よって、前記1ラインあたりのダミーリード回数にはマージンが含まれている。
100us>{N回×[制御パラメータの1回あたりの転送時間]+[ダミーリード1回あたりの所要時間]}×[1ラインあたりのダミーリード回数]
100us>(N回×2us/回+4us/回)×8回+32us = 16×N+32us+32us
N < (100−32)÷16 = 4.25
よって、本実施例では、制御パラメータの転送は、4回連続転送するごとに1回のダミーリードを実施することとする。
1 コントローラ制御部
2 メイン制御SoC
3 画像処理ASIC
4 メモリ
5 エンジン制御部
21 IFモジュール_S
211 送信FIFO_S
212 受信FIFO_S
22 CPU
23 SoC内部バス
31 IFモジュール_AS
311 受信FIFO_AS
312 送信FIFO_AS
32 IFモジュール_AE
321 送信FIFO_AE
322 受信FIFO_AE
33 制御パラメータ記憶部_A
34 画像処理部
35 画像処理ASIC内部バス
36 印刷データ制御部
361 ラインバッファ
37 セレクタ
51 IFモジュール_E
511 受信FIFO_E
512 送信FIFO_E
52 制御パラメータ記憶部_E
53 エンジン内部バス
Claims (10)
- 制御モジュール及び画像処理モジュールを有する画像形成装置であって、
前記制御モジュールと前記画像処理モジュールとの間で、制御パラメータ及び印刷データの転送を行う通信部を有し、
前記通信部は、前記制御モジュールから前記画像処理モジュールに第1の量の前記制御パラメータをライトするたびに、前記制御モジュールから前記画像処理モジュールにダミーリードを実行することで前記制御パラメータの転送を抑制して、前記印刷データの転送を実行する画像形成装置。 - 前記画像形成装置は、さらに印刷エンジンモジュールを有し、
前記画像処理モジュールは、前記印刷データの複数ライン分を記憶するラインバッファを有し、
前記通信部は、前記ラインバッファが前記制御モジュールから送信された前記印刷データでフルになった後に、前記制御モジュールから前記画像処理モジュールに第2の量の制御パラメータを連続送信すると共に、前記ラインバッファに蓄積された前記印刷データを前記印刷エンジンモジュールに出力する請求項1記載の画像形成装置。 - 前記第2の量は、
前記ラインバッファの容量と、
前記制御パラメータの書き込み速度の最悪値とに基づいて算出される請求項2記載の画像形成装置。 - 前記ダミーリードは、取得したデータを使用するリードも含む請求項1乃至3いずれか一項記載の画像形成装置。
- 前記第1の量の前記制御パラメータは、連続してライトされる請求項1乃至4いずれか一項記載の画像形成装置。
- 前記第1の量は、
前記制御パラメータの転送1回あたりの所要時間と、
前記ダミーリードの実行1回あたりの所要時間と、
前記印刷データの転送1ラインあたりの所要時間と、
記録媒体の搬送速度に追従するために要求される印刷データ1ラインあたりの許容される転送時間とに基づいて算出される請求項1乃至5いずれか一項記載の画像形成装置。 - 前記画像処理モジュール内部の任意のレジスタに対する前記ダミーリードが完了するまで、前記ライトが前記画像処理モジュール内部の任意のレジスタに対して実行されない場合、
前記ダミーリードを実行する対象は、前記画像処理モジュール内部の任意のレジスタである請求項1乃至6いずれか一項記載の画像形成装置。 - 前記画像処理モジュール内部の特定のアドレスに対する前記ダミーリードが完了するまで、前記ライトが前記特定のアドレスに対して実行されない場合、
前記ダミーリードを実行する対象は、次の制御パラメータがライトされる予定のアドレスである請求項1乃至7いずれか一項記載の画像形成装置。 - 制御モジュール及び画像処理モジュールを有する画像形成装置が実行する画像形成方法であって、
前記制御モジュールと前記画像処理モジュールとの間で、制御パラメータ及び印刷データの転送を行う通信手順を実行し、
前記通信手順は、前記制御モジュールから前記画像処理モジュールに所定の量の前記制御パラメータをライトするたびに、前記制御モジュールから前記画像処理モジュールにダミーリードを実行することで前記制御パラメータの転送を抑制して、前記印刷データの転送を実行する手順を含む画像形成方法。 - 前記画像形成方法は、
前記画像処理モジュールが有するラインバッファに、前記印刷データの複数ライン分を記憶させる制御手順をさらに含み、
前記通信手順は、前記ラインバッファが前記制御モジュールから送信された前記印刷データでフルになった後に、前記制御モジュールから前記画像処理モジュールに所定の量の制御パラメータを連続送信すると共に、前記ラインバッファに蓄積された前記印刷データを前記画像形成装置が有する印刷エンジンモジュールに出力する手順を含む請求項9記載の画像形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017134158A JP6825504B2 (ja) | 2017-07-07 | 2017-07-07 | 画像形成装置及び画像形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017134158A JP6825504B2 (ja) | 2017-07-07 | 2017-07-07 | 画像形成装置及び画像形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019014176A JP2019014176A (ja) | 2019-01-31 |
JP6825504B2 true JP6825504B2 (ja) | 2021-02-03 |
Family
ID=65356730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017134158A Active JP6825504B2 (ja) | 2017-07-07 | 2017-07-07 | 画像形成装置及び画像形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6825504B2 (ja) |
-
2017
- 2017-07-07 JP JP2017134158A patent/JP6825504B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019014176A (ja) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5754273B2 (ja) | メモリ制御装置、情報処理装置およびメモリ制御方法 | |
US7702841B2 (en) | Semiconductor integrated circuit and image processing apparatus having the same | |
EP0704792A1 (en) | Method of managing memory allocation in a printing system | |
JP2005242718A (ja) | データ転送装置、および転送制御プログラム | |
US10956347B2 (en) | Data transfer device, arithmetic processing device, and data transfer method | |
US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
JP5145929B2 (ja) | 半導体集積回路及び画像処理装置 | |
US20140344485A1 (en) | Communication system for interfacing a plurality of transmission circuits with an interconnection network, and corresponding integrated circuit | |
JP6825504B2 (ja) | 画像形成装置及び画像形成方法 | |
US20120200895A1 (en) | Image forming method and image forming apparatus | |
JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
US11010114B2 (en) | Read/write direction-based memory bank control for imaging | |
US10922038B2 (en) | Memory control method, memory control apparatus, and image forming method that uses memory control method | |
US8786891B2 (en) | Apparatus, method, and storage medium for transferring data to a buffer | |
JP6142783B2 (ja) | メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 | |
JP6981057B2 (ja) | データ転送装置及びデータ転送方法 | |
JP2017156924A (ja) | 情報処理装置、データ転送装置、データ転送装置の制御方法、及びプログラム | |
JP2013008198A (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP5958019B2 (ja) | 画像処理装置 | |
JP5293516B2 (ja) | データ転送装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 | |
US10579317B1 (en) | Memory control method, memory control apparatus, and image forming method that uses memory control method | |
US10313557B2 (en) | Image forming apparatus and program | |
JP2014130425A (ja) | 画像形成装置 | |
JP2023135315A (ja) | コントローラ、画像形成装置、及びアクセス調停方法 | |
JP6213003B2 (ja) | 通信制御装置、画像処理装置、通信制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6825504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |