JP6825232B2 - 画像読取装置 - Google Patents

Description

本発明は、２次元の接触型の画像読取装置に関する。

画像読取装置は、文字や画像が記載された紙等の被読取媒体（以下、原稿とも呼ぶ）上の文字や画像を読み取る装置である。画像を読み取る装置には、光学文字読取装置（ＯＣＲ）で読み取った文字や画像を認識し、所定の処理を施して表示する装置もある（特許文献１、２、３参照）。

近年、画像データの文字認識技術が発達し、その文字認識処理と共に構文解析等の技術によって言語翻訳も可能となっている。一般に、翻訳処理は、原稿画像を据え置き型のイメージスキャナーで読み取り、必要に応じて、輪郭補正、コントラスト補正等の前処理を行った後、文字認識を行い、次いで構文解析、翻訳という手順を踏む。

同様にスマートフォンカメラで画像を取得し、取得した画像データと該画像データからの翻訳結果とを同時にスマートフォンのディスプレイに比較表示する翻訳アプリ等が開発されている。この様に、原稿と翻訳結果等を同時に確認できる、画像読取装置と、読み取った画像データや翻訳結果等を表示するディスプレイとの両方を具備する、携帯型入出力一体型装置は非常に有用である。

近年、高速通信ネットワークの整備により、画像データの前処理や、文字認識、構文解析・翻訳といった高度な演算処理は、クラウドコンピューティングで実現することも可能であり、更にはワールドワイドなビッグデータ解析による高度な学習機能の活用も可能である。ネットワークインターフェイスを有し且つ通信環境にあるスマートフォンやタブレット端末等の携帯型入出力一体型画像読取装置は、自身が高度な処理や大きなメモリを有せずとも、良質な翻訳サービスを提供する事ができる。

特開２００３−８８４３号公報 特許第３２３４７３６号公報 特許第２７３５６９７号公報

しかしながら、スマートフォンやタブレット端末等は、読取装置としてカメラを用いており、撮像に際し、ピントのずれや手ぶれ等の振動による画像ボケが生じ易く、また環境照度に対する最適露光条件設定（絞り、シャッター速度）が必要である。またカメラによる撮像では、室内環境で書類の画像を取り込む際、撮影装置自身の影や照明の映り込みが生じ易いといった問題もあり、これらの問題は文字や画像の認識精度の低下や、簡便性を損なう。そのため、撮影者はこれら諸条件をある一定の水準で満たすように撮影しなければならないといった課題がある。

また、タブレット端末等は撮像している画像と、撮像した画像から読み取った文字や画像情報に所定の変換処理を施した画像（例えば翻訳結果等）とを同時にリアルタイムでディスプレイに表示して比較する場合、撮像中は端末をユーザーが手に持つなどによって端末を固定しておかなければならず、読み取る量が多い場合には不便であった。

そこで接触型固定焦点２次元画像読取装置を薄型シート状に形成し、スマートフォンやタブレット端末に組み合わせることでこれらの課題を解決することが出来る。図１〜３にその概要を示す。

図１（ａ）〜（ｅ）に、スマートフォンケース内蔵型の画像読取装置およびスマートフォンケースを取り付けるスマートフォンの概略図を示す。図１（ｅ）に示す様に、画像読取装置１０１は、原稿を読み取る画像読取部２０２、画像読み取りの際に使用する光源部２０３および制御部２０１を備える。また、画像読取部２０２と光源部２０３とは積層されており、光源部２０３は画像読取部２０２とスマートフォンケース２１２との間に配置されている。本実施形態のように、画像読取装置１０１がスマートフォンケース２１２に内蔵される場合、画像読取部２０２は、その読取面がスマートフォンを取り付ける面と対向する面に、スマートフォンケース２１２の外部に露出するように配置される。

図３（ａ）、（ｂ）に示すように、この装置は被読み取り媒体の上に載せて撮像することが可能であり、前述したカメラ読み取りの問題点が解消される。薄型シート状の画像読取装置を実現するためには、機械走査メカニズムや、光学集光系を用いることは困難である。この問題は図２（ａ）〜（ｃ）に示す電子走査型の透明画像読取装置と薄型バックライトを用いることが有用である。

電子走査型透明画像読取装置としては、多結晶Ｓｉ薄膜トランジスタ（ｐｏｌｙＳｉＴＦＴ）技術を用いフォトダイオードアレイを電子走査する装置や、アモルファスＳｉ薄膜トランジスタ（ａ−ＳｉＴＦＴ）を用いたダブルゲート方式薄膜トランジスタ（ＤＧＴｒ）を電子走査する装置がある。ａ−ＳｉＴＦＴは大型ＴＶ用として量産されており、より大面積の接触型２次元画像読取装置の実現に有利である。

しかしながら、ａ−ＳｉＴＦＴは、単結晶ＳｉトランジスタやｐｏｌｙＳｉＴＦＴに比較し、駆動能力が小さく、且つチャンネルがｎ型に限定される為、ＴＦＴ自身でアナログ・デジタル変換回路等の高度なドライバ回路を構成する事ができず、画像読取装置を構成する際はデータドライバＬＳＩが必要になる。

然るに、ａ−ＳｉＴＦＴを用いて大面積の接触型２次元画像読取装置を実現する際は、データ端子数の多い走査ドライバが必要になるが、大面積化に伴い走査ドライバの端子数が増加するためコスト高に繋がるという課題がある。

本発明は、かかる点に鑑みてなされたものであり、薄膜トランジスタを用いた接触型２次元イメージセンサシステムにおいて、センシングエリアの分割読込および初期化が可能な画像読取装置の提供を目的とする。

上記の課題を解決するために、第１の態様は、画像読取装置であって、薄膜トランジスタを用いたデータ列ｍ×走査行ｎの２次元イメージセンサアレイと、端子数ａのデータドライバと、端子数ｎの走査ドライバと、前記２次元イメージセンサアレイと前記データドライバとの間に設けたｍ個の切り替え用薄膜トランジスタからなる切り替え回路であって、ｍ個の前記切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｍ本のデータ線と接続され、ｍ個の前記切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｍ／ａ個毎に、前記データドライバの各端子と並列接続され、ｍ個の前記切り替え用薄膜トランジスタのゲートが、ａ個毎に、ｍ／ａ本の制御線と並列接続された、前記切り替え回路と、を備え、前記制御線を１つずつ選択することにより、前記データドライバが前記２次元イメージセンサアレイに対し、ａ列毎にデータ取得、もしくはデータ取得および初期化を行い、前記走査ドライバは、ボトムゲート制御線と接続するボトムゲートドライバと、トップゲート制御線と接続するトップゲートドライバを備え、前記ボトムゲート制御線が前記トップゲート制御線に遅れて走査を開始するとき、前記切り替え用薄膜トランジスタに対応する各受光素子にはその遅れ分の選択周期分の検出状態が与えられ、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となることを特徴する。

第２の態様は、画像読取装置であって、薄膜トランジスタを用いたデータ列ｍ×走査行ｎの２次元イメージセンサアレイと、端子数ｍのデータドライバと、端子数ａの走査ドライバと、前記２次元イメージセンサアレイと前記走査ドライバとの間に設けたｎ個の切り替え用薄膜トランジスタからなる切り替え回路であって、ｎ個の前記切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｎ本の走査線と接続され、ｎ個の前記切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｎ／ａ個毎に、前記走査ドライバの各端子と並列接続され、ｎ個の前記切り替え用薄膜トランジスタのゲートが、ａ個毎に、ｎ／ａ本の制御線と並列接続された、前記切り替え回路と、を備え、前記制御線を１つずつ選択することにより、前記走査ドライバが前記２次元イメージセンサアレイに対し、ａ行毎に選択走査線の制御を行い、前記走査ドライバは、ボトムゲート制御線と接続するボトムゲートドライバと、トップゲート制御線と接続するトップゲートドライバを備え、前記ボトムゲート制御線が前記トップゲート制御線に遅れて走査を開始するとき、前記切り替え用薄膜トランジスタに対応する各受光素子にはその遅れ分の選択周期分の検出状態が与えられ、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となることを特徴する。

第３の態様は、画像読取装置であって、薄膜トランジスタを用いたデータ列ｍ×走査行ｎの２次元イメージセンサアレイと、端子数ａのデータドライバと、端子数ｂの走査ドライバと、前記２次元イメージセンサアレイと前記データドライバとの間に設けたｍ個の第１の切り替え用薄膜トランジスタからなる第１の切り替え回路であって、ｍ個の前記第１の切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｍ本のデータ線と接続され、ｍ個の前記第１の切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｍ／ａ個毎に、前記データドライバの各端子と並列接続され、ｍ個の前記第１の切り替え用薄膜トランジスタのゲートが、ａ個毎に、ｍ／ａ本の制御線と並列接続された、前記第１の切り替え回路と、前記２次元イメージセンサアレイと前記走査ドライバとの間に設けたｎ個の第２の切り替え用薄膜トランジスタからなる第２の切り替え回路であって、ｎ個の前記第２の切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｎ本の走査線と接続され、ｎ個の前記第２の切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｎ／ｂ個毎に、前記走査ドライバの各端子と並列接続され、ｎ個の前記第２の切り替え用薄膜トランジスタのゲートが、ｂ個毎に、ｎ／ｂ本の制御線と並列接続された、前記第２の切り替え回路と、を備え、前記第２の切り替え回路の制御線を１つずつ選択することにより、前記走査ドライバが前記２次元イメージセンサアレイに対し、ｂ行毎に選択走査線の制御を行い、前記第１の切り替え回路の制御線を１つずつ選択することにより、前記データドライバが前記２次元イメージセンサアレイに対し、ａ列毎にデータ取得、もしくはデータ取得および初期化を行い、前記走査ドライバは、ボトムゲート制御線と接続するボトムゲートドライバと、トップゲート制御線と接続するトップゲートドライバを備え、前記ボトムゲート制御線が前記トップゲート制御線に遅れて走査を開始するとき、前記第２の切り替え用薄膜トランジスタに対応する各受光素子にはその遅れ分の選択周期分の検出状態が与えられ、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となることを特徴する。

第４の態様は、第１乃至３の態様のいずれかに記載の画像読取装置において、
前記２次元イメージセンサアレイと、前記切り替え回路又は前記第１及び第２の切り替え回路とは、同一基板上に形成されたことを特徴とする。

大容量のセンサエリアを、少ない端子数のドライバＬＳＩで制御する事が可能となり、ドライバＬＳＩのローコストが実現すると共に、１つのドライバで多様なサイズのセンサエリアに対応できる。

（ａ）は本発明の第１の実施形態に係る画像読取装置を内蔵したスマートフォンもしくはタブレットＰＣケースの、嵌合部側から見た、スマートフォンもしくはタブレットＰＣケース未実装状態の概略図であり、（ｂ）は本発明の第１の実施形態に係る画像読取装置の画像読取側からみた概略図であり、（ｃ）はスマートフォンもしくはタブレットＰＣの概略図であり、（ｄ）は本発明の第１の実施形態に係る画像読取装置を内蔵したスマートフォンもしくはタブレットＰＣケースがスマートフォンもしくはタブレットＰＣと嵌合した状態であり、スマートフォンもしくはタブレットＰＣの表示側から見た概略図であり、（ｅ）は（ｄ）のＡ−Ａ’断面図である。 （ａ）本発明の第１の実施形態に係る画像読取装置の光源部側から見た概略図であり、（ｂ）はその側面図であり、（ｃ）はその読取部側から見た概略図である。 （ａ）は本発明の第１の実施形態に係る画像読取装置が被読取媒体上画像を読取っている状態を示す図であり、（ｂ）は（ａ）のＡ−Ａ’断面図である。 トップ読込型読取部の詳細な断面図である。 受光素子の一例であるダブルゲートトランジスタの等価回路図である。 トップ読込型読取部のトップ読込受光素子の詳細な構造を示す図である。 ダブルゲートトランジスタを用いた４行×４列のイメージセンサの概略回路図である。 読出しゲート周期内で繰り返すデータドライバのシークエンス図である。 ＴＦＴによる切り替え回路部のＴＦＴ回路図である。 ４８列データ×４８行走査のセンシングアレイエリアにおいて、ＴＦＴによる切り替え回路を設けデータ列を６分割して読み込む構成図である。 ４８列データ×４８行走査のセンシングエリアにおいて、ＴＦＴによる切り替え回路を設けデータ列を６分割してディスチャージもしくはプリチャージする構成図である。 ４８列データ×４８行走査のセンシングアレイエリアにおいて、ＴＦＴによる切り替え回路を設けデータ列を６分割して入出力制御する構成図である。 ４８列データ×４８行走査のセンシングアレイエリアにおいて、ＴＦＴによる切り替え回路を設け走査行を６分割して制御する構成図である。 ４８列データ×４８行走査のセンシングアレイエリアにおいて、ＴＦＴによる切り替え回路を設けデータ列を６分割して入出力制御すると共に、ＴＦＴによる切り替え回路を設け走査行を６分割して制御する構成図である。

＜第１の実施形態＞
以下に、本発明の実施形態について図面を参照して説明する。

［画像読取方法］
図４に、トップ読込型読取部２０２のより詳細な断面構造を示す。３０３は透明薄型基板であり、基板との接合面を光入射面とする受光素子３０２が、透明薄型基板３０３を挟んで被読取媒体２０４に対向している。３０１は読取部の一部である透明な保護層であり、光源部２０３に接している。光源から出射した光３０４は、透明保護層３０１を透過し、受光素子３０２を含む基板上の遮光物の間隙を通過し、被読取媒体２０４表面に到達後、被読取媒体２０４表面の描画物に起因した反射光３０５を生じ検出光として受光素子３０２に入射する。

［ダブルゲート方式薄膜トランジスタ（ＤＧＴｒ）の等価回路］
図４に示す受光素子３０２はＤＧＴｒであり、図５にその等価回路図を示す。ＤＧＴｒは４端子素子であり、トップゲート端子４１０、ボトムゲート端子４１３、ソースまたはドレイン端子４１１、４１２から構成される。ソースとドレインの属性は相対的な電位で決まり、ゲート電流を構成する主たるキャリアが電子の場合、相対的に負電位の端子がソースとなり、ゲート電流を構成する主たるキャリアが正孔の場合、相対的に正電位の端子がソースとなる。図４に示すＤＧＴｒはアモルファスＳｉＴＦＴを用いており、主たるキャリアは電子であり、ｎｃｈ型トランジスタとなる。

［トップ読込ＤＧＴｒの構造］
図６に、トップ読込型読取部のトップ読込ＤＧＴｒの構造を説明する。チャンネルを構成するａ−Ｓｉ半導体層４０３を挟んで基板側にボトムゲート電極４０１と対向してトップゲート電極４０８を有する。ａ−Ｓｉ半導体層４０３とブロッキングレイヤー絶縁膜４０４の界面領域は、受光素子が光検出状態においてトップゲート電極が加える負電界が形成する感光部となる。ａ−Ｓｉ半導体層４０３のボトムゲート絶縁膜４０２の界面領域は、受光素子がデータ読出し状態において時ボトムゲート電極から加える正電界が形成するチャンネル部となる。

４０６はソースまたはドレイン電極であり、オーミックコンタクト層４０５を介しａ−Ｓｉ半導体層４０３に接続している。読出し状態において形成されるチャンネル部は、ソースとドレイン電極を電気的に接続する。

トップゲート電極４０９及び、透明薄型基板３０３、ボトムゲート絶縁膜４０２、オーバーコート絶縁膜４０７、保護膜４０９、ブロッキングレイヤー絶縁膜４０４は透明であり、ボトムゲート電極４０１は不透明であり、光源部２０３から入射した光は被読取媒体２０４の反射光として感光部に入射する。

［アルゴリズム：ゲートドライバ動作］
図７に、ＤＧＴｒを用いた、４行×４列のイメージセンサの概略回路図を示す。

図７において、４１４はデータドライバ、４１５はボトムゲートドライバ、４１６はトップゲートドライバ、４１７はデータ線、４１８はボトムゲート制御線、４１９はトップゲート制御線、４２０はソース線、４２１は蓄積容量を示す。

イメージセンサは以下に説明するように動作する。イメージセンサは、ボトムゲート制御線４１８とトップゲート制御線４１９を有し、同一方向に異なるタイミングで走査を行なう。ボトムゲート制御線４１８、トップゲート制御線４１９とも１行当たりの占有時間は等しく、この値をゲート周期と呼ぶ。

ボトムゲート制御線４１８は受光素子の行列に対し第１行から第４行に向って読出し状態を走査し、読出後は逐次非読出し状態に移行する。トップゲート制御線４１９は受光素子の行列に対し第１行から第４行に向って初期化状態を走査し、初期化後は逐次検出状態に移行する。初期化状態と読出し状態の設定周期は同一であり、行選択周期と呼ぶ。故に４行のイメージセンサの走査は、７行選択周期の時間で終了する。

図７では、ボトムゲート制御線４１８はトップゲート制御線４１９に３行遅れて走査を開始している。この時、各受光素子には３行選択周期分の検出状態が与えられており、周期の合計期間を蓄積時間と呼ぶ。そのため、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となり、蓄積時間を長く取ることで受光素子の感度を高める事ができる。

走査中に受光素子３０２は、読出し／検出状態３０２ａ，非読出し／検出状態３０２ｂ，非読出し／初期化状態３０２ｃの３状態を経る。

次に、半導体層４０３にａ−Ｓｉを用いたｎｃｈ型ＴＦＴ受光素子の動作原理を説明する。非読出し／検出状態３０２ｂにおいて、受光素子にはトップゲート−１５Ｖ、ボトムゲート０Ｖがバイアスされている。トップゲートの−１５Ｖは半導体部４０３にブロッキングレイヤー絶縁膜４０４からボトムゲート絶縁膜４０２に向かって空乏層を生じる。同時に露光量に応じてａ−Ｓｉ半導体層４０３内部には光励起した電子・正孔対が生じ、直ちに正電荷を有する正孔はトップゲート−１５Ｖに引かれ、ブロッキングレイヤー絶縁膜４０４内に捕獲され、同絶縁膜中に正の固定電荷を生じる。同時に正の固定電荷はトップゲート−１５Ｖを相殺し、空乏層を縮小する。空乏層のサイズは露光量の増大に伴い縮小する。

読出し／検出状態３０２ａにおいて、受光素子３０２にはトップゲート−１５Ｖ，ボトムゲート＋１５Ｖがバイアスされている。ボトムゲート＋１５Ｖは半導体層のボトムゲート絶縁膜界面にチャンネル部形成し、ソースとドレインを電気的に接続する。よってボトムゲート制御線から＋１５Ｖが与えられた行の各画素は受光素子が検出値をデータドライバに送る事ができる。

この時形成するチャンネル部のサイズは、トップゲート−１５Ｖが生成する空乏層の影響を受ける。即ち、露光増大に従いトップゲート電界が形成する空乏層は縮小し、ボトムゲート電界が形成するチャンネルは広がり、ソースとドレイン間の抵抗は減少する。この抵抗値変化がイメージセンサの出力値となる。

非読出し／初期化状態３０２ｃにおいて、受光素子３０２にはトップゲート＋１５Ｖ，ボトムゲート０Ｖがバイアスされている。この時トップゲート＋１５Ｖにより、ブロッキングレイヤー絶縁膜４０４内の正の固定電荷が掃き出される。

［アルゴリズム：データドライバ動作］
図８に、読出しゲート周期内で繰り返すデータドライバのシークエンスを説明する図を示す。

データドライバ入出力端子は、読出しゲート周期で、ディスチャージ０Ｖ設定、ハイインピーダンス（Ｈｉ−ｚ）プリチャージ５Ｖ設定、プリチャージ、Ｈｉ−ｚおよびサンプルホールド（電圧取得）シークエンスを繰り返す。

データドライバ入出力端子は、読出し状態の直前に蓄積容量４２１へ５Ｖのプリチャージを行ない、続いて読出し状態の開始に同期しプリチャージを終了し、Ｈｉ−ｚとなる。同時に受光素子３０２のチャンネルが開かれる為、蓄積容量４２１に蓄えられた５Ｖの電荷はソース線に向かいディスチャージを始める。ディスチャージの速度はチャンネルの抵抗値に依存する為、サンプルホールド期間では露光量の違い依存した電圧が取得される。

［データ列分割］
図９に、本発明の第１の実施形態に係る画像読取装置の、ＴＦＴによる切り替え回路部のＴＦＴ回路図を示す。本実施形態では、６本の制御線５０２とＴＦＴによる切り替え回路５０１を用いることで、データドライバ４１４に接続するセンサアレイエリアをＡからＦに逐次入力を切り替えることが可能になる。すなわち、制御線５０２−１〜５０２−６の各々は、エリアＡ〜Ｆに対応するそれぞれ異なる８つのＴＦＴのゲートに並列接続されており、データドライバ４１４の８つの端子の各々は、エリアＡ〜Ｆに対応する６つのＴＦＴのソースまたはドレインと接続されている。これにより、例えば制御線５０２−１を選択すると、データドライバ４１４の８つの端子をエリアＡの８本のデータ線とのみ接続することができる。

本発明の第１の実施形態に係る画像読取装置では、このようなＴＦＴによる切り替え回路５０１を用いることで、８端子のデータドライバ４１４で、４８列データ×４８行走査のセンサアレイエリアにおいて、データ列を６エリア分割した読み込みを行い（図１０）、センサアレイエリアの電圧をサンプルホールドしＡＤ変換することができる（図８のＢ領域）。また、データドライバ４１４は、データドライバ側がセンサアレイエリアに対し電圧を送り（図１１）、データラインのディスチャージ、プリチャージを行うことができる（図８のＡ領域）。

このように、図９に示すＴＦＴによる６グループ切り替え回路５０１は、図１２に示すようにデータドライバ端子に対し、入出力両方の制御に利用することができ、８端子のデータドライバ４１４により、４８列のデータ入出力を可能とする。

＜第２の実施形態＞
［走査行分割］
図１３に、本発明の第２の実施形態に係る画像読取装置において、４８列データ×４８行走査のセンシングアレイエリアにおいて、ＴＦＴによる切り替え回路を設け、走査行を６エリア分割して制御する構成図を示す。第１の実施形態と同様のＴＦＴによる切り替え回路５０１を、ボトムゲートドライバ４１５、トップゲートドライバ４１６とセンサアレイとの間にそれぞれ設ける。

このようにＴＦＴによる６グループ切り替え回路５０１を用いることで、８端子の走査ドライバであるボトムゲートドライバ４１５とトップゲートドライバ４１６により、４８行のダブルゲート走査が可能となる。

尚、ボトムゲートドライバ４１５とトップゲートドライバ４１６は図７で説明した様に連携して動作を行うため、同時に同一のエリアの指定を行う。

＜第３の実施形態＞
［データ列・走査行分割］
図１４に、本発明の第３の実施形態に係る画像読取装置において、４８列データ×４８行走査のセンシングアレイエリアにおいて、ＴＦＴによる切り替え回路を設けデータ列と走査行をそれぞれ６エリア分割して制御する構成図を示す。第１および第２の実施形態と同様のＴＦＴによる切り替え回路５０１を、データドライバ４１４、ボトムゲートドライバ４１５およびトップゲートドライバ４１６とセンサアレイとの間にそれぞれ設ける。

このようにＴＦＴによる６グループ切り替え回路５０１を同時に３つ用いることでセンサアレイを３６エリアに分割し、８端子のデータドライバ４１４、ボトムゲートドライバ４１５およびトップゲートドライバ４１６により、４８列のデータ入出力と４８行のダブルゲート走査が可能となる。

以上、本発明の代表的な第１〜３の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。

１０１ 画像読取装置
２０１ 制御部
２０２ 画像読取部
２０３ 光源部
２０４ 被読取媒体
２０９ 表示部
２１１ スマートフォン又はタブレットＰＣなどの携帯端末
２１２ スマートフォン又はタブレットＰＣのケース
３０１ 透明保護層
３０２ 受光素子
３０２ａ 受光素子 読出し／検出状態
３０２ｂ 受光素子 非読出し／検出状態
３０２ｃ 受光素子 非読出し／初期化状態
３０３ 透明薄型基板
３０４ 光源出射光
３０５ 媒体反射光
４０１ ボトムゲート電極
４０２ ボトムゲート絶縁膜
４０３ 半導体層
４０４ ブロッキングレイヤー絶縁膜
４０５ オーミックコンタクト層
４０６ ソース又はドレイン電極
４０７ オーバーコート絶縁膜
４０８ トップゲート電極
４０９ 保護膜
４１０ トップゲート端子
４１１ ソース又はドレイン端子
４１２ ソース又はドレイン端子
４１３ ボトムゲート端子
４１４ データドライバ
４１５ ボトムゲートドライバ
４１６ トップゲートドライバ
４１７ データ線
４１８ ボトムゲート制御線
４１９ トップゲート制御線
４２０ ソース線
４２１ 蓄積容量
５０１ ＴＦＴによるエリア切り替え回路
５０２ データ列エリア切り替え制御線
５０２−１ Ａエリア選択線
５０２−２ Ｂエリア選択線
５０２−３ Ｃエリア選択線
５０２−４ Ｄエリア選択線
５０２−５ Ｅエリア選択線
５０２−６ Ｆエリア選択線
５０３ センサアレイエリア

Claims (4)

1. 薄膜トランジスタを用いたデータ列ｍ×走査行ｎの２次元イメージセンサアレイと、
   端子数ａのデータドライバと、
   端子数ｎの走査ドライバと、
   前記２次元イメージセンサアレイと前記データドライバとの間に設けたｍ個の切り替え用薄膜トランジスタからなる切り替え回路であって、ｍ個の前記切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｍ本のデータ線と接続され、ｍ個の前記切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｍ／ａ個毎に、前記データドライバの各端子と並列接続され、ｍ個の前記切り替え用薄膜トランジスタのゲートが、ａ個毎に、ｍ／ａ本の制御線と並列接続された、前記切り替え回路と、
   を備え、前記制御線を１つずつ選択することにより、前記データドライバが前記２次元イメージセンサアレイに対し、ａ列毎にデータ取得、もしくはデータ取得および初期化を行い、
   前記走査ドライバは、ボトムゲート制御線と接続するボトムゲートドライバと、トップゲート制御線と接続するトップゲートドライバを備え、
   前記ボトムゲート制御線が前記トップゲート制御線に遅れて走査を開始するとき、前記切り替え用薄膜トランジスタに対応する各受光素子にはその遅れ分の選択周期分の検出状態が与えられ、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となることを特徴する画像読取装置。
2. 薄膜トランジスタを用いたデータ列ｍ×走査行ｎの２次元イメージセンサアレイと、
   端子数ｍのデータドライバと、
   端子数ａの走査ドライバと、
   前記２次元イメージセンサアレイと前記走査ドライバとの間に設けたｎ個の切り替え用薄膜トランジスタからなる切り替え回路であって、ｎ個の前記切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｎ本の走査線と接続され、ｎ個の前記切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｎ／ａ個毎に、前記走査ドライバの各端子と並列接続され、ｎ個の前記切り替え用薄膜トランジスタのゲートが、ａ個毎に、ｎ／ａ本の制御線と並列接続された、前記切り替え回路と、
   を備え、前記制御線を１つずつ選択することにより、前記走査ドライバが前記２次元イメージセンサアレイに対し、ａ行毎に選択走査線の制御を行い、
   前記走査ドライバは、ボトムゲート制御線と接続するボトムゲートドライバと、トップゲート制御線と接続するトップゲートドライバを備え、
   前記ボトムゲート制御線が前記トップゲート制御線に遅れて走査を開始するとき、前記切り替え用薄膜トランジスタに対応する各受光素子にはその遅れ分の選択周期分の検出状態が与えられ、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となることを特徴する画像読取装置。
3. 薄膜トランジスタを用いたデータ列ｍ×走査行ｎの２次元イメージセンサアレイと、
   端子数ａのデータドライバと、
   端子数ｂの走査ドライバと、
   前記２次元イメージセンサアレイと前記データドライバとの間に設けたｍ個の第１の切り替え用薄膜トランジスタからなる第１の切り替え回路であって、ｍ個の前記第１の切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｍ本のデータ線と接続され、ｍ個の前記第１の切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｍ／ａ個毎に、前記データドライバの各端子と並列接続され、ｍ個の前記第１の切り替え用薄膜トランジスタのゲートが、ａ個毎に、ｍ／ａ本の制御線と並列接続された、前記第１の切り替え回路と、
   前記２次元イメージセンサアレイと前記走査ドライバとの間に設けたｎ個の第２の切り替え用薄膜トランジスタからなる第２の切り替え回路であって、ｎ個の前記第２の切り替え用薄膜トランジスタの一方のソースまたはドレインが前記２次元イメージセンサアレイのｎ本の走査線と接続され、ｎ個の前記第２の切り替え用薄膜トランジスタの他方のソースまたはドレインが、ｎ／ｂ個毎に、前記走査ドライバの各端子と並列接続され、ｎ個の前記第２の切り替え用薄膜トランジスタのゲートが、ｂ個毎に、ｎ／ｂ本の制御線と並列接続された、前記第２の切り替え回路と、
   を備え、前記第２の切り替え回路の制御線を１つずつ選択することにより、前記走査ドライバが前記２次元イメージセンサアレイに対し、ｂ行毎に選択走査線の制御を行い、前記第１の切り替え回路の制御線を１つずつ選択することにより、前記データドライバが前記２次元イメージセンサアレイに対し、ａ列毎にデータ取得、もしくはデータ取得および初期化を行い、
   前記走査ドライバは、ボトムゲート制御線と接続するボトムゲートドライバと、トップゲート制御線と接続するトップゲートドライバを備え、
   前記ボトムゲート制御線が前記トップゲート制御線に遅れて走査を開始するとき、前記第２の切り替え用薄膜トランジスタに対応する各受光素子にはその遅れ分の選択周期分の検出状態が与えられ、ボトムゲート走査からトップゲート走査の遅れ行数分が蓄積時間となることを特徴する画像読取装置。
4. 前記２次元イメージセンサアレイと、前記切り替え回路又は前記第１及び第２の切り替え回路とは、同一基板上に形成されたことを特徴とする請求項１乃至３のいずれかに記載の画像読取装置。

Images