JP6818801B2 - Power module and its manufacturing method - Google Patents

Power module and its manufacturing method Download PDF

Info

Publication number
JP6818801B2
JP6818801B2 JP2019069763A JP2019069763A JP6818801B2 JP 6818801 B2 JP6818801 B2 JP 6818801B2 JP 2019069763 A JP2019069763 A JP 2019069763A JP 2019069763 A JP2019069763 A JP 2019069763A JP 6818801 B2 JP6818801 B2 JP 6818801B2
Authority
JP
Japan
Prior art keywords
insulating layer
power module
metal layer
module according
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019069763A
Other languages
Japanese (ja)
Other versions
JP2019140398A (en
Inventor
吉原 克彦
克彦 吉原
匡男 濟藤
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019069763A priority Critical patent/JP6818801B2/en
Publication of JP2019140398A publication Critical patent/JP2019140398A/en
Application granted granted Critical
Publication of JP6818801B2 publication Critical patent/JP6818801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、パワーモジュールおよびその製造方法に関する。 The present invention relates to a power module and a method for manufacturing the same.

従来、IGBT(Insulated Gate Bipolar Transistor)のような半導体デバイスを含むパワーチップがリードフレーム上に搭載され、系全体が樹脂でモールドされたパワーモジュールが知られている(例えば、特許文献1および特許文献2参照。)。動作状態において、半導体デバイスは発熱するため、リードフレームの裏面に絶縁層を介してヒートシンクを配置し、半導体デバイスを冷却するのが一般的である。 Conventionally, a power module in which a power chip including a semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor) is mounted on a lead frame and the entire system is molded with a resin is known (for example, Patent Document 1 and Patent Document). See 2.). Since the semiconductor device generates heat in the operating state, it is common to dispose a heat sink on the back surface of the lead frame via an insulating layer to cool the semiconductor device.

特許3201277号公報Japanese Patent No. 3201277 特開2005−109100号公報Japanese Unexamined Patent Publication No. 2005-109100

ここで、従来のパワーモジュールでは、絶縁層とリードフレーム(金属層)とが平面で接している。このように絶縁層と金属層とが平面で接している状態で外力が負荷された場合、絶縁層と金属層とがずれて、絶縁不良となる可能性がある。また、絶縁層と金属層とがずれて、この間に隙間が空くと、モジュールの熱抵抗が上昇する。これにより、半導体デバイスを設計通りに冷却できなくなるため、半導体デバイスの熱暴走、はんだ層などの接合層の熱劣化、ボンディングワイヤの溶断が発生してしまう。 Here, in the conventional power module, the insulating layer and the lead frame (metal layer) are in contact with each other in a plane. When an external force is applied while the insulating layer and the metal layer are in contact with each other on a flat surface in this way, the insulating layer and the metal layer may be displaced from each other, resulting in poor insulation. Further, if the insulating layer and the metal layer are displaced and a gap is provided between them, the thermal resistance of the module increases. As a result, the semiconductor device cannot be cooled as designed, so that thermal runaway of the semiconductor device, thermal deterioration of the bonding layer such as the solder layer, and fusing of the bonding wire occur.

本発明の目的は、外力が負荷されても絶縁層と金属層とのずれが発生しにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供することにある。 An object of the present invention is to provide a power module having improved reliability and a method for manufacturing the same, in which the insulating layer and the metal layer are less likely to be displaced even when an external force is applied.

本発明の一態様によれば、上面と下面とを有する絶縁層と、前記絶縁層の前記上面側に配置された金属層と、前記金属層上に配置された半導体チップと、前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂とを備え、前記絶縁層と対峙する前記金属層の面に前記絶縁層の一部が入り込む溝が形成され、前記絶縁層の前記下面側は平面であり、前記金属層の角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低く、前記モールド樹脂と前記金属層との間に前記絶縁層の端部が介在しているパワーモジュールが提供される。 According to one aspect of the present invention, an insulating layer having an upper surface and a lower surface, a metal layer arranged on the upper surface side of the insulating layer, a semiconductor chip arranged on the metal layer, and the semiconductor chip. A part of the insulating layer on the surface of the metal layer facing the insulating layer, provided with at least a part of the metal layer and a mold resin covering at least a part of the upper surface side and the side surface of the insulating layer. The lower surface side of the insulating layer is flat, and the height of the end portion of the insulating layer covering the corner portion of the metal layer is higher than that of the lower surface of the metal layer and the metal layer is covered with a groove. A power module that is lower than the upper surface and has an end portion of the insulating layer interposed between the mold resin and the metal layer is provided.

本発明の他の態様によれば、上面と下面とを有する絶縁層と、前記絶縁層の前記上面側に配置され、前記絶縁層に沿った平行部と前記絶縁層から離れる方向に折れ曲がる角部とを有する金属層と、前記平行部に配置された半導体チップと、前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂とを備え、前記角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低く、前記モールド樹脂と前記金属層との間に前記絶縁層の端部が介在しているパワーモジュールが提供される。 According to another aspect of the present invention, an insulating layer having an upper surface and a lower surface, a parallel portion arranged on the upper surface side of the insulating layer, and a corner portion bent in a direction away from the insulating layer. A mold resin that covers at least a part of the metal layer, the semiconductor chip arranged in the parallel portion, the semiconductor chip, the metal layer, and at least a part of the upper surface side and the side surface of the insulating layer. with the door, the height of the end portion of the insulating layer covering the angle portion, the insulating the rather low upper surface of the lower surface from the high and the metal layer of the metal layer, between the mold resin and the metal layer A power module with intervening edges of the layer is provided.

本発明の他の態様によれば、第1のリードフレームおよび第2のリードフレームのそれぞれの下面に溝を形成する工程と、前記第1のリードフレームにはんだを用いて半導体チップを接合する工程と、前記半導体チップと前記第2のリードフレームとを電気的に接続するためにアルミワイヤを用いて超音波接合を行う工程と、前記第1および第2のリードフレームを金型に配置し、前記第1および第2のリードフレームの下面に前記溝に入り込むように絶縁層を形成する工程、前記絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記第1および第2のリードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤをモールディングする工程とを有し、前記絶縁層を形成する工程において、前記絶縁層は上面と下面とを有し、前記絶縁層の前記下面側は平面に形成されており、前記第1および第2のリードフレームの角部を覆う前記絶縁層の端部の高さを、前記第1および第2のリードフレームの下面より高く且つ前記第1および第2のリードフレームの上面より低くし、前記モールド樹脂と前記第1のリードフレームとの間に前記第1のリードフレームの前記角部を覆う前記絶縁層の前記端部が介在し、前記モールド樹脂と前記第2のリードフレームとの間に前記第2のリードフレームの前記角部を覆う前記絶縁層の前記端部が介在するとともに、前記第1および第2のリードフレームが前記絶縁層の前記上面側に配置されるように前記絶縁層を形成するパワーモジュールの製造方法が提供される。 According to another aspect of the present invention, a step of forming a groove on the lower surface of each of the first lead frame and the second lead frame, and a step of joining the semiconductor chip to the first lead frame using solder. And the step of performing ultrasonic bonding using an aluminum wire to electrically connect the semiconductor chip and the second lead frame, and arranging the first and second lead frames in a mold. A step of forming an insulating layer on the lower surfaces of the first and second lead frames so as to enter the groove, and after curing the insulating layer, the mold is closed and the mold resin is poured into the first and second lead frames. second lead frames, the solder, the semiconductor chip, the aluminum wire have a a step of molding, in the step of forming the insulating layer, said insulating layer having an upper surface and a lower surface, of the insulating layer The lower surface side is formed in a flat surface, and the height of the end portion of the insulating layer covering the corners of the first and second lead frames is higher than that of the lower surfaces of the first and second lead frames. It is lower than the upper surface of the first and second lead frames, and the end portion of the insulating layer covering the corner portion of the first lead frame is interposed between the mold resin and the first lead frame. Then, the end portion of the insulating layer covering the corner portion of the second lead frame is interposed between the mold resin and the second lead frame, and the first and second lead frames are formed. A method for manufacturing a power module that forms the insulating layer so as to be arranged on the upper surface side of the insulating layer is provided.

本発明によれば、外力が負荷されても絶縁層と金属層とのずれが発生しにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。 According to the present invention, it is possible to provide a power module having improved reliability and a method for manufacturing the same, in which the insulating layer and the metal layer are less likely to be displaced even when an external force is applied.

比較例に係るパワーモジュールの模式的断面構造図。Schematic cross-sectional structure diagram of the power module according to the comparative example. 比較例に係る別のパワーモジュールの模式的断面構造図。Schematic cross-sectional structural view of another power module according to a comparative example. 図1に示されるパワーモジュールの使用例を示す模式的断面構造図。FIG. 6 is a schematic cross-sectional structure diagram showing a usage example of the power module shown in FIG. 図2に示されるパワーモジュールの使用例を示す模式的断面構造図。FIG. 6 is a schematic cross-sectional structure diagram showing a usage example of the power module shown in FIG. 実施の形態に係るパワーモジュールの模式的断面構造図。Schematic cross-sectional structural view of the power module according to the embodiment. 実施の形態に係るパワーモジュールの使用例を示す模式的平面構造図。The schematic plan structure view which shows the use example of the power module which concerns on embodiment. 図5に示されるI−I線に沿う模式的断面構造図。FIG. 5 is a schematic cross-sectional structure diagram along the line I-I shown in FIG. 図5に示されるI−I線に沿う別の模式的断面構造図。Another schematic cross-sectional structural view along the I-I line shown in FIG. 図5に示されるI−I線に沿う更に別の模式的断面構造図。Yet another schematic cross-sectional structural view along the I-I line shown in FIG. 実施の形態に係るパワーモジュールのリードフレームの一部を拡大した模式的断面構造図。FIG. 6 is an enlarged schematic cross-sectional structure view of a part of the lead frame of the power module according to the embodiment. 実施の形態に係るパワーモジュールのリードフレームの一部を拡大した別の模式的断面構造図。Another schematic cross-sectional structural view which enlarged a part of the lead frame of the power module which concerns on embodiment. 実施の形態に係るパワーモジュールのリードフレームの一部を拡大した更に別の模式的断面構造図。Yet another schematic cross-sectional structural view in which a part of the lead frame of the power module according to the embodiment is enlarged. 実施の形態に係るパワーモジュールのリードフレームの一部を拡大した更に別の模式的断面構造図。Yet another schematic cross-sectional structural view in which a part of the lead frame of the power module according to the embodiment is enlarged. 実施の形態に係るパワーモジュールのリードフレームの一部を拡大した更に別の模式的断面構造図。Yet another schematic cross-sectional structural view in which a part of the lead frame of the power module according to the embodiment is enlarged. 実施の形態に係るパワーモジュールの製造方法を示す工程図であって、(a)溝を形成する前の状態を示す断面図、(b)溝を形成した後の状態を示す断面図、(c)半導体チップを接合した状態を示す断面図、(d)アルミワイヤを接続した状態を示す断面図、(e)絶縁層を形成した状態を示す断面図、(f)モールドした状態を示す断面図。It is a process diagram which shows the manufacturing method of the power module which concerns on embodiment, (a) a sectional view which shows the state before forming a groove, (b) a sectional view which shows the state after forming a groove, (c). ) A cross-sectional view showing a state in which semiconductor chips are joined, (d) a cross-sectional view showing a state in which an aluminum wire is connected, (e) a cross-sectional view showing a state in which an insulating layer is formed, and (f) a cross-sectional view showing a molded state. .. 実施の形態に係るパワーモジュールの別の製造方法を示す工程図であって、(a)溝を形成する前の状態を示す断面図、(b)溝を形成した後の状態を示す断面図、(c)半導体チップを接合した状態を示す断面図、(d)アルミワイヤを接続した状態を示す断面図、(e)モールドした状態を示す断面図、(f)絶縁層を形成した状態を示す断面図。FIG. 5 is a process diagram showing another manufacturing method of the power module according to the embodiment, wherein (a) a cross-sectional view showing a state before forming a groove, and (b) a cross-sectional view showing a state after forming a groove. (C) A cross-sectional view showing a state in which semiconductor chips are joined, (d) a cross-sectional view showing a state in which an aluminum wire is connected, (e) a cross-sectional view showing a molded state, and (f) a state in which an insulating layer is formed. Sectional view. 実施の形態に係るパワーモジュールであって、ワンインワンモジュールの模式的回路表現図。It is a power module according to an embodiment, and is a schematic circuit representation diagram of a one-in-one module. 実施の形態に係るパワーモジュールであって、ワンインワンモジュールの詳細回路表現図。A detailed circuit representation of a one-in-one module, which is a power module according to an embodiment. 実施の形態に係るパワーモジュールであって、ツーインワンモジュールの模式的回路表現図。A schematic circuit representation diagram of a two-in-one module according to an embodiment. 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、SiC MOSFETの模式的断面構造図。FIG. 6 is a schematic cross-sectional structure diagram of a SiC MOSFET, which is an example of a semiconductor device applied to a power module according to an embodiment. 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiC MOSFETの模式的断面構造図。FIG. 6 is a schematic cross-sectional structural view of a SiC MOSFET including a source pad electrode SP and a gate pad electrode GP, which is an example of a semiconductor device applied to the power module according to the embodiment. 実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの模式的回路構成において、電源端子PL、接地端子NL間にスナバコンデンサを接続した回路構成例。An example of a circuit configuration in which a snubber capacitor is connected between a power supply terminal PL and a ground terminal NL in a schematic circuit configuration of a three-phase AC inverter configured by using the power module according to the embodiment. 実施の形態に係るパワーモジュールを用いて構成した3相交流インバータの模式的回路構成図。FIG. 6 is a schematic circuit configuration diagram of a three-phase AC inverter configured by using the power module according to the embodiment.

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, an embodiment of the present invention will be described with reference to the drawings. In the description of the drawings below, the same or similar parts are designated by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness of each component and the plane dimensions is different from the actual one. Therefore, the specific thickness and dimensions should be determined in consideration of the following explanation. In addition, it goes without saying that the drawings include parts having different dimensional relationships and ratios from each other.

又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。 Further, the embodiments shown below exemplify devices and methods for embodying the technical idea of the present invention, and the embodiments of the present invention include the material, shape, and structure of each component. , Arrangement, etc. are not specified as the following. The embodiments of the present invention can be modified in various ways within the scope of the claims.

(比較例)
比較例に係るパワーモジュール20aの模式的断面構造は、図1に示すように表される。図1に示すように、まず、リードフレーム1にはんだ2を用いて半導体チップ3を接合する。この後、半導体チップ3とリードフレーム5とをアルミワイヤ4を用いて電気的に接続する。この後、リードフレーム1とリードフレーム5とを図示しない金型に配置し、リードフレーム1及びリードフレーム5の半導体チップ3が搭載されている面とは逆の面(以下、「下面」という場合がある。)に絶縁層7を配置する。この後、金型を閉めてモールド樹脂6を流し込むと、モールド樹脂6によってモールドされたパワーモジュール20aが形成される。
(Comparison example)
The schematic cross-sectional structure of the power module 20a according to the comparative example is shown as shown in FIG. As shown in FIG. 1, first, the semiconductor chip 3 is joined to the lead frame 1 by using the solder 2. After that, the semiconductor chip 3 and the lead frame 5 are electrically connected to each other by using the aluminum wire 4. After that, the lead frame 1 and the lead frame 5 are arranged in a mold (not shown), and the surface opposite to the surface on which the semiconductor chip 3 of the lead frame 1 and the lead frame 5 is mounted (hereinafter referred to as "lower surface"). The insulating layer 7 is arranged there. After that, when the mold is closed and the mold resin 6 is poured, the power module 20a molded by the mold resin 6 is formed.

比較例に係る別のパワーモジュール20bの模式的断面構造は、図2に示すように表される。図2に示すように、絶縁層7の下面に金属板8を貼り付けた構造を採用しても良い。このように最外層に金属板8を配置すれば、絶縁層7を金属板8でカバーして外傷から防ぐことができる。その他の構成は、パワーモジュール20aと同様である。 The schematic cross-sectional structure of another power module 20b according to the comparative example is shown as shown in FIG. As shown in FIG. 2, a structure in which a metal plate 8 is attached to the lower surface of the insulating layer 7 may be adopted. By arranging the metal plate 8 on the outermost layer in this way, the insulating layer 7 can be covered with the metal plate 8 to prevent injury. Other configurations are the same as those of the power module 20a.

図1に示されるパワーモジュール20aの使用例を示す模式的断面構造は、図3に示すように表され、図2に示されるパワーモジュール20bの使用例を示す模式的断面構造は、図4に示すように表される。図3及び図4に示すように、比較例に係るパワーモジュール20a,20bは、液状のサーマルコンパウンド9を介してヒートシンク10にネジ留めされて使用される。 The schematic cross-sectional structure showing the usage example of the power module 20a shown in FIG. 1 is shown as shown in FIG. 3, and the schematic cross-sectional structure showing the usage example of the power module 20b shown in FIG. 2 is shown in FIG. Represented as shown. As shown in FIGS. 3 and 4, the power modules 20a and 20b according to the comparative example are used by being screwed to the heat sink 10 via the liquid thermal compound 9.

ここで、比較例に係るパワーモジュール20a,20bでは、絶縁層7とリードフレーム(金属層)1,5とが平面で接している。このように絶縁層7と金属層1,5とが平面で接している状態で外力が負荷された場合、絶縁層7と金属層1,5とがずれて絶縁不良となる可能性がある。また、絶縁層7と金属層1,5とがずれてこの間に隙間が空くと、モジュールの熱抵抗が上昇する。これにより、半導体デバイスを設計通りに冷却できなくなるため、半導体デバイスの熱暴走、はんだ2などの接合層の熱劣化、アルミワイヤ4の溶断が発生してしまう。 Here, in the power modules 20a and 20b according to the comparative example, the insulating layer 7 and the lead frames (metal layers) 1 and 5 are in contact with each other in a plane. When an external force is applied while the insulating layer 7 and the metal layers 1 and 5 are in contact with each other in a plane in this way, the insulating layer 7 and the metal layers 1 and 5 may be displaced from each other, resulting in poor insulation. Further, when the insulating layer 7 and the metal layers 1 and 5 are displaced and a gap is formed between them, the thermal resistance of the module increases. As a result, the semiconductor device cannot be cooled as designed, so that thermal runaway of the semiconductor device, thermal deterioration of the bonding layer such as the solder 2, and melting of the aluminum wire 4 occur.

また、サーマルコンパウンド9は液状であるため、塗布に手間が掛かるだけでなく、薄く均一に塗布する必要があるために扱い難い。さらに、使用環境による冷熱繰り返しでモジュール全体が反ったり戻ったりして変形するため、液状のサーマルコンパウンド9が次第に押し出されてしまう(ポンプアウト)。サーマルコンパウンド9が押し出されると、モジュール下面とヒートシンク10との間に隙間が生じ、この部分の熱抵抗が大きくなる。その結果、半導体デバイスを充分に冷却できず、先に説明した半導体デバイスの熱暴走、はんだ2などの接合層の熱劣化、アルミワイヤ4の溶断が発生する原因となっている。 Further, since the thermal compound 9 is a liquid, not only is it time-consuming to apply, but it is also difficult to handle because it is necessary to apply it thinly and evenly. Further, since the entire module warps and returns and deforms due to repeated cooling and heating depending on the usage environment, the liquid thermal compound 9 is gradually pushed out (pump out). When the thermal compound 9 is extruded, a gap is formed between the lower surface of the module and the heat sink 10, and the thermal resistance of this portion increases. As a result, the semiconductor device cannot be sufficiently cooled, which causes thermal runaway of the semiconductor device described above, thermal deterioration of the bonding layer such as the solder 2, and fusing of the aluminum wire 4.

(実施の形態)
実施の形態に係るパワーモジュール20は、図5に示すように、絶縁層7と、絶縁層7上に配置されたリードフレーム(金属層)1,5と、リードフレーム1上に配置された半導体チップ3とを備え、絶縁層7と対峙するリードフレーム1,5の面に絶縁層7の一部が入り込む溝11が形成されている。
(Embodiment)
As shown in FIG. 5, the power module 20 according to the embodiment includes an insulating layer 7, lead frames (metal layers) 1 and 5 arranged on the insulating layer 7, and semiconductors arranged on the lead frame 1. A groove 11 is formed on the surface of the lead frames 1 and 5 facing the insulating layer 7 with the chip 3 so that a part of the insulating layer 7 can enter.

ここで、溝11は、半導体チップ3から発生する熱が伝導される領域外に形成されていても良い。 Here, the groove 11 may be formed outside the region where the heat generated from the semiconductor chip 3 is conducted.

また、半導体チップ3と溝11との間の角度が45°以下であっても良い。 Further, the angle between the semiconductor chip 3 and the groove 11 may be 45 ° or less.

また、溝11は、半導体チップ3から発生する熱が伝導される領域外のみに形成されていても良い。 Further, the groove 11 may be formed only outside the region where the heat generated from the semiconductor chip 3 is conducted.

また、溝11の断面形状は、矩形、半円形、半楕円形、三角形、楔形のうちの少なくとも1つであっても良い。 Further, the cross-sectional shape of the groove 11 may be at least one of a rectangular shape, a semicircular shape, a semi-elliptical shape, a triangular shape, and a wedge shape.

また、溝11は、一方向のみ又は格子状に形成されていても良い。 Further, the grooves 11 may be formed in only one direction or in a grid pattern.

また、絶縁層7と対峙するリードフレーム1,5の面に粗面化処理が施されていても良い。 Further, the surfaces of the lead frames 1 and 5 facing the insulating layer 7 may be roughened.

また、絶縁層7は、リードフレーム1,5よりも軟らかい材料で構成されていても良い。 Further, the insulating layer 7 may be made of a material softer than the lead frames 1 and 5.

また、絶縁層7の硬さは、デュロメータ硬さでA40よりも軟らかくても良い。 Further, the hardness of the insulating layer 7 may be softer than that of A40 in terms of durometer hardness.

また、絶縁層7は、有機材料で構成されていても良い。 Further, the insulating layer 7 may be made of an organic material.

また、絶縁層7は、シリコーン系樹脂で構成されていても良い。 Further, the insulating layer 7 may be made of a silicone-based resin.

また、絶縁層7には、熱伝導率の高い充填材が充填されていていても良い。 Further, the insulating layer 7 may be filled with a filler having high thermal conductivity.

また、充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。 Further, the filler may be at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllium, and magnesia.

また、半導体チップ3がモールド樹脂でモールドされる前に絶縁層7が形成されても良い。 Further, the insulating layer 7 may be formed before the semiconductor chip 3 is molded with the molding resin.

また、モールド樹脂6とリードフレーム1,5との間に絶縁層7の端部が介在していていても良い。 Further, the end portion of the insulating layer 7 may be interposed between the mold resin 6 and the lead frames 1 and 5.

また、半導体チップ3がモールド樹脂6でモールドされた後に絶縁層7が形成されても良い。 Further, the insulating layer 7 may be formed after the semiconductor chip 3 is molded with the molding resin 6.

また、モールド樹脂6とリードフレーム1,5とが面一に形成されていても良い。 Further, the mold resin 6 and the lead frames 1 and 5 may be formed flush with each other.

(パワーモジュール)
以下、図5を用いて、実施の形態に係るパワーモジュール20の構成を更に詳しく説明する。既に説明した通り、実施の形態に係るパワーモジュール20では、絶縁層7と対峙するリードフレーム1,5の面に絶縁層7の一部が入り込む溝11が形成されている。
(Power module)
Hereinafter, the configuration of the power module 20 according to the embodiment will be described in more detail with reference to FIG. As described above, in the power module 20 according to the embodiment, a groove 11 in which a part of the insulating layer 7 enters is formed on the surfaces of the lead frames 1 and 5 facing the insulating layer 7.

絶縁層7には、柔軟性のある樹脂(有機材料)を用いる。柔軟性のある樹脂とは、リードフレーム1,5よりも軟らかい材料であり、デュロメータ硬さでA40よりも軟らかい樹脂(例えばシリコーン樹脂など)が望ましい。また、絶縁層7に用いる樹脂には、例えば約1〜20W/mK程度の熱伝導率の高い充填材が充填される。充填材としては、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアなどを用いることができる。 A flexible resin (organic material) is used for the insulating layer 7. The flexible resin is a material softer than the lead frames 1 and 5, and a resin having a durometer hardness softer than A40 (for example, a silicone resin) is desirable. Further, the resin used for the insulating layer 7 is filled with a filler having a high thermal conductivity of, for example, about 1 to 20 W / mK. As the filler, aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllium, magnesia and the like can be used.

このように、絶縁層7に柔軟性のある樹脂を用いれば、溝11中に絶縁層7が隙間なく入り込むため、熱抵抗を上昇させることなく、絶縁層7をリードフレーム1及びリードフレーム5と強固に接合することができる(アンカー効果)。また、その柔軟性から絶縁層7がヒートシンク10の表面に充分に馴染み、比較例のように、モジュール下面とヒートシンク10との間に液状のサーマルコンパウンド9を塗布しなくても良くなる。 In this way, if a flexible resin is used for the insulating layer 7, the insulating layer 7 enters the groove 11 without a gap, so that the insulating layer 7 can be combined with the lead frame 1 and the lead frame 5 without increasing the thermal resistance. Can be firmly joined (anchor effect). Further, due to its flexibility, the insulating layer 7 is sufficiently adapted to the surface of the heat sink 10, and it is not necessary to apply a liquid thermal compound 9 between the lower surface of the module and the heat sink 10 as in the comparative example.

図5中の要部Bに示すように、溝11は、はんだ2の下端部から下方向に角度Cだけ延長した領域より外に形成している。半導体チップ3から発生する熱は約45°に広がって伝導するため、この角度Cは45°以下とするのが望ましい。これにより、熱が伝導される領域には溝11がないため、熱抵抗が大きくなる不具合を回避することができ、信頼性を向上することができる。 As shown in the main portion B in FIG. 5, the groove 11 is formed outside the region extending downward by an angle C from the lower end portion of the solder 2. Since the heat generated from the semiconductor chip 3 spreads and conducts at about 45 °, it is desirable that this angle C is 45 ° or less. As a result, since there is no groove 11 in the region where heat is conducted, it is possible to avoid a problem that the thermal resistance becomes large, and it is possible to improve reliability.

(使用例)
実施の形態に係るパワーモジュール20の使用例を示す模式的平面構造は、図6に示すように表される。図6に示すように、リードフレーム1,5は、ネジ61,62によりヒートシンク10にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、絶縁層7に柔軟性のある樹脂を用いても、パワーモジュール20をヒートシンク10に強固に接合することができる。
(Example of use)
A schematic planar structure showing an example of use of the power module 20 according to the embodiment is shown as shown in FIG. As shown in FIG. 6, the lead frames 1 and 5 are screwed to the heat sink 10 by the screws 61 and 62. Of course, the screwing position and the number of screws can be changed as appropriate. According to such a configuration, the power module 20 can be firmly bonded to the heat sink 10 even if a flexible resin is used for the insulating layer 7.

(溝の形成方向)
図5に示されるI−I線に沿う模式的断面構造は、図7に示すように表される。図7に示すように、縦方向に複数の溝11を形成しても良い。ここでいう縦方向とは、パワーモジュール20の短手方向である。この場合は、特に、パワーモジュール20の長手方向に負荷される外力に対して絶縁層7と金属層1,5との接合強度を高めることができる。
(Groove formation direction)
The schematic cross-sectional structure along the I-I line shown in FIG. 5 is represented as shown in FIG. As shown in FIG. 7, a plurality of grooves 11 may be formed in the vertical direction. The vertical direction referred to here is the lateral direction of the power module 20. In this case, in particular, the bonding strength between the insulating layer 7 and the metal layers 1 and 5 can be increased against an external force applied in the longitudinal direction of the power module 20.

図5に示されるI−I線に沿う別の模式的断面構造は、図8に示すように表される。図8に示すように、横方向に複数の溝11を形成しても良い。ここでいう横方向とは、パワーモジュール20の長手方向である。この場合は、特に、パワーモジュール20の短手方向に負荷される外力に対して絶縁層7と金属層1,5との接合強度を高めることができる。 Another schematic cross-sectional structure along the I-I line shown in FIG. 5 is represented as shown in FIG. As shown in FIG. 8, a plurality of grooves 11 may be formed in the lateral direction. The lateral direction referred to here is the longitudinal direction of the power module 20. In this case, in particular, the bonding strength between the insulating layer 7 and the metal layers 1 and 5 can be increased against an external force applied in the lateral direction of the power module 20.

図5に示されるI−I線に沿う更に別の模式的断面構造は、図9に示すように表される。図9に示すように、格子状に溝11を形成しても良い。これにより、縦方向や横方向などの一方向に溝11を形成した場合に比べて、絶縁層7と金属層1,5との接合強度を更に高めることができる。 Yet another schematic cross-sectional structure along the I-I line shown in FIG. 5 is represented as shown in FIG. As shown in FIG. 9, the grooves 11 may be formed in a grid pattern. As a result, the bonding strength between the insulating layer 7 and the metal layers 1 and 5 can be further increased as compared with the case where the groove 11 is formed in one direction such as the vertical direction or the horizontal direction.

なお、ここでは、縦方向、横方向、又は格子状に溝11を形成する場合を例示したが、溝11の形成方向はこれらに限定されるものではない。例えば、半導体チップ3に対して斜めに一方向の溝11を形成しても良いし、斜めに格子状の溝11を形成しても良い。 Here, the case where the grooves 11 are formed in the vertical direction, the horizontal direction, or the grid pattern is illustrated, but the formation direction of the grooves 11 is not limited to these. For example, the grooves 11 in one direction may be formed diagonally with respect to the semiconductor chip 3, or the grid-like grooves 11 may be formed diagonally.

(溝の断面形状)
実施の形態に係るパワーモジュール20のリードフレーム5の一部を拡大した模式的断面構造は、図10に示すように表される。図10に示すように、断面視において矩形の溝12を形成しても良い。リードフレーム5の厚さが、例えば約3mm程度である場合、溝12の深さは、例えば約0.5〜1.5mm程度であるのが望ましい。また、隣り合う溝12同士の間隔と各溝12の幅とは同程度であるのが望ましい。
(Cross-sectional shape of groove)
An enlarged schematic cross-sectional structure of a part of the lead frame 5 of the power module 20 according to the embodiment is shown as shown in FIG. As shown in FIG. 10, a rectangular groove 12 may be formed in a cross-sectional view. When the thickness of the lead frame 5 is, for example, about 3 mm, the depth of the groove 12 is preferably about 0.5 to 1.5 mm, for example. Further, it is desirable that the distance between the adjacent grooves 12 and the width of each groove 12 are about the same.

実施の形態に係るパワーモジュール20のリードフレーム5の一部を拡大した別の模式的断面構造は、図11に示すように表される。図11に示すように、断面視において半円形や半楕円形の溝13を形成しても良い。このような溝13の深さや間隔も、矩形の溝12の場合と同様である。 Another schematic cross-sectional structure in which a part of the lead frame 5 of the power module 20 according to the embodiment is enlarged is shown as shown in FIG. As shown in FIG. 11, a semicircular or semi-elliptical groove 13 may be formed in a cross-sectional view. The depth and spacing of such grooves 13 are also the same as in the case of the rectangular groove 12.

実施の形態に係るパワーモジュール20のリードフレーム5の一部を拡大した更に別の模式的断面構造は、図12に示すように表される。図12に示すように、断面視において三角形の溝14を形成しても良い。このような溝14の深さや間隔も、矩形の溝12の場合と同様である。 Yet another schematic cross-sectional structure obtained by enlarging a part of the lead frame 5 of the power module 20 according to the embodiment is shown as shown in FIG. As shown in FIG. 12, a triangular groove 14 may be formed in a cross-sectional view. The depth and spacing of such grooves 14 are also the same as in the case of the rectangular groove 12.

実施の形態に係るパワーモジュール20のリードフレーム5の一部を拡大した更に別の模式的断面構造は、図13に示すように表される。図13に示すように、断面視において楔形の溝15を形成しても良い。このような溝15の深さや間隔も、矩形の溝12の場合と同様である。 Yet another schematic cross-sectional structure in which a part of the lead frame 5 of the power module 20 according to the embodiment is enlarged is shown as shown in FIG. As shown in FIG. 13, a wedge-shaped groove 15 may be formed in a cross-sectional view. The depth and spacing of such grooves 15 are also the same as in the case of the rectangular groove 12.

実施の形態に係るパワーモジュール20のリードフレーム5の一部を拡大した更に別の模式的断面構造は、図14に示すように表される。図14に示すように、サンドブラスト又はエッチングによりリードフレーム1及びリードフレーム5の下面に粗面化処理を施すことで溝16を形成しても良い。この場合、溝形状としては不定形であるが、絶縁層7と金属層1,5とがずれにくく、信頼性が向上するという点では同様の効果を得ることができる。 Yet another schematic cross-sectional structure obtained by enlarging a part of the lead frame 5 of the power module 20 according to the embodiment is shown as shown in FIG. As shown in FIG. 14, the groove 16 may be formed by roughening the lower surfaces of the lead frame 1 and the lead frame 5 by sandblasting or etching. In this case, although the groove shape is indefinite, the same effect can be obtained in that the insulating layer 7 and the metal layers 1 and 5 are less likely to be displaced and the reliability is improved.

なお、ここでは、矩形、半円形、半楕円形、三角形、楔形に溝12〜15を形成する場合と、粗面化処理を施すことで溝16を形成する場合を例示したが、これらを混合したものでも構わない。また、ここでは特に言及しなかったが、図5中の要部Bに示すように、はんだ2の下端部から下方向に角度Cだけ延長した領域より外に溝12〜16を形成することはもちろんである。 Here, a case where the grooves 12 to 15 are formed in a rectangular shape, a semicircular shape, a semi-elliptical shape, a triangle shape, and a wedge shape and a case where the groove 16 is formed by roughening the surface are illustrated, but these are mixed. It doesn't matter what you do. Further, although not particularly mentioned here, as shown in the main part B in FIG. 5, the grooves 12 to 16 may be formed outside the region extending downward by an angle C from the lower end portion of the solder 2. Of course.

(製造方法1)
実施の形態に係るパワーモジュール20の製造方法を示す工程は、図15に示すように表される。図15では、リードフレーム1側の一部分だけを示しているが、その他の部分は、図5に示した通りである。
(Manufacturing method 1)
The steps showing the manufacturing method of the power module 20 according to the embodiment are shown as shown in FIG. In FIG. 15, only a part on the lead frame 1 side is shown, but the other parts are as shown in FIG.

まず、図15(a)(b)に示すように、Cu、AL、又はこれらの合金でできたリードフレーム1,5の下面に溝11を形成する。溝11の形成方法は特に限定されるものではない。例えば、リードフレーム1,5を打ち抜き加工する際、溝11を同時に形成するようにしても良い。 First, as shown in FIGS. 15A and 15B, a groove 11 is formed on the lower surface of lead frames 1 and 5 made of Cu, AL, or an alloy thereof. The method of forming the groove 11 is not particularly limited. For example, when the lead frames 1 and 5 are punched, the grooves 11 may be formed at the same time.

次に、図15(c)に示すように、リードフレーム1にはんだ2を用いて半導体チップ3を接合する。はんだ層2としては、熱伝導率が高い銀ペーストを用いても良い。 Next, as shown in FIG. 15C, the semiconductor chip 3 is bonded to the lead frame 1 using the solder 2. As the solder layer 2, a silver paste having a high thermal conductivity may be used.

次に、図15(d)に示すように、半導体チップ3とリードフレーム5とを電気的に接続するため、アルミワイヤ4を用いて超音波接合を行う。このとき、リードフレーム1とリードフレーム5とは図示しない連結バーに連結されており、超音波接合時に各々の相対位置が変わらないようにしておく。この連結バーは、超音波接合が終わったら除去される。 Next, as shown in FIG. 15D, ultrasonic bonding is performed using an aluminum wire 4 in order to electrically connect the semiconductor chip 3 and the lead frame 5. At this time, the lead frame 1 and the lead frame 5 are connected to a connecting bar (not shown) so that their relative positions do not change during ultrasonic bonding. This connecting bar is removed after ultrasonic bonding.

次に、図15(e)に示すように、リードフレーム1とリードフレーム5とを図示しない金型に配置し、リードフレーム1及びリードフレーム5の下面に絶縁層7を形成する。絶縁層7の厚さは例えば約0.5mm程度である。絶縁層7の形成方法はスクリーン印刷などで良い。このとき、リードフレーム1,5の角部Pが覆われるように絶縁層7を形成しておく。 Next, as shown in FIG. 15 (e), the lead frame 1 and the lead frame 5 are arranged in a mold (not shown), and the insulating layer 7 is formed on the lower surfaces of the lead frame 1 and the lead frame 5. The thickness of the insulating layer 7 is, for example, about 0.5 mm. The method of forming the insulating layer 7 may be screen printing or the like. At this time, the insulating layer 7 is formed so as to cover the corners P of the lead frames 1 and 5.

最後に、絶縁層7を硬化させた後、図15(f)に示すように、金型を閉めてモールド樹脂6を流し込み、リードフレーム1、はんだ2、半導体チップ3、アルミワイヤ4、リードフレーム5をモールディングする。これにより、モールド樹脂6によってモールドされたパワーモジュール20が製造される。 Finally, after the insulating layer 7 is cured, as shown in FIG. 15 (f), the mold is closed and the mold resin 6 is poured into the lead frame 1, the solder 2, the semiconductor chip 3, the aluminum wire 4, and the lead frame. Mold 5 As a result, the power module 20 molded by the mold resin 6 is manufactured.

このような製造方法によれば、モールド樹脂6とリードフレーム1,5との間に絶縁層7の端部が介在することになる。そのため、リードフレーム1,5の角部Pにおいて短絡する可能性を低減することができる。 According to such a manufacturing method, the end portion of the insulating layer 7 is interposed between the mold resin 6 and the lead frames 1 and 5. Therefore, the possibility of a short circuit at the corners P of the lead frames 1 and 5 can be reduced.

(製造方法2)
実施の形態に係るパワーモジュール20の別の製造方法を示す工程は、図16に示すように表される。製造方法1(図15)と異なる点は、モールドする工程と絶縁層7を形成する工程とが逆になっている点である。
(Manufacturing method 2)
A step showing another method of manufacturing the power module 20 according to the embodiment is shown as shown in FIG. The difference from the manufacturing method 1 (FIG. 15) is that the molding step and the step of forming the insulating layer 7 are reversed.

まず、図16(a)〜図16(d)までは、図15(a)〜図15(d)と同様である。すなわち、リードフレーム1,5の下面に溝11を形成し、リードフレーム1に半導体チップ3を接合し、半導体チップ3とリードフレーム5とをアルミワイヤ4を用いて接続する。ここで、図16(e)に示すように、金型を閉めてモールド樹脂6を流し込む。このとき、モールド樹脂6とリードフレーム1とが角部Pにおいて面一になるようにしておく。最後に、図16(f)に示すように、面一になったモールド樹脂6とリードフレーム1,5との面に絶縁層7を形成する。このような製造方法でも、リードフレーム1,5の角部Pが絶縁層7に覆われるため、角部Pにおいて短絡する可能性を低減することができる。 First, FIGS. 16 (a) to 16 (d) are the same as those in FIGS. 15 (a) to 15 (d). That is, a groove 11 is formed on the lower surface of the lead frames 1 and 5, the semiconductor chip 3 is joined to the lead frame 1, and the semiconductor chip 3 and the lead frame 5 are connected by using an aluminum wire 4. Here, as shown in FIG. 16E, the mold is closed and the mold resin 6 is poured. At this time, the mold resin 6 and the lead frame 1 are made flush with each other at the corner portion P. Finally, as shown in FIG. 16 (f), the insulating layer 7 is formed on the surfaces of the flush mold resin 6 and the lead frames 1 and 5. Even in such a manufacturing method, since the corner portions P of the lead frames 1 and 5 are covered with the insulating layer 7, the possibility of a short circuit at the corner portions P can be reduced.

以上のように、実施の形態に係るパワーモジュール20は、半導体チップ/金属層/絶縁層の縦構造を有してなる樹脂封止形半導体モジュールである。このような構造において、絶縁層7と対峙する金属層1,5の面に絶縁層7の一部が入り込む溝11が形成されている。これにより、絶縁層7と金属層1,5との接合強度が高まるため、外力が負荷されても絶縁層7と金属層1,5とがずれにくくなり、絶縁不良となることがなくなる。また、絶縁層7と金属層1,5とがずれてこの間に隙間が空くことがなくなるため、モジュールの熱抵抗が上昇することもなくなる。これにより、半導体デバイスが設計通りに冷却できるため、半導体デバイスの熱暴走、はんだ2などの接合層の熱劣化、アルミワイヤ4の溶断の発生がなくなり、信頼性が向上する。さらに、半導体チップ3で発生する熱の伝導が溝11によって妨げられないように熱拡がりを考慮して溝11を配置しているため、冷却性能を阻害することがない。加えて、絶縁層7には、柔軟性のある樹脂を用いるため、液状のサーマルコンパウンド9が不要となり、扱いやすいパワーモジュール20を提供することが可能となる。 As described above, the power module 20 according to the embodiment is a resin-sealed semiconductor module having a vertical structure of a semiconductor chip / metal layer / insulating layer. In such a structure, a groove 11 in which a part of the insulating layer 7 enters is formed on the surface of the metal layers 1 and 5 facing the insulating layer 7. As a result, the bonding strength between the insulating layer 7 and the metal layers 1 and 5 is increased, so that the insulating layer 7 and the metal layers 1 and 5 are less likely to be displaced from each other even when an external force is applied, and insulation failure does not occur. Further, since the insulating layer 7 and the metal layers 1 and 5 are not displaced and a gap is not formed between them, the thermal resistance of the module is not increased. As a result, the semiconductor device can be cooled as designed, so that thermal runaway of the semiconductor device, thermal deterioration of the joint layer such as the solder 2, and melting of the aluminum wire 4 are eliminated, and the reliability is improved. Further, since the grooves 11 are arranged in consideration of heat spread so that the heat conduction generated in the semiconductor chip 3 is not hindered by the grooves 11, the cooling performance is not impaired. In addition, since a flexible resin is used for the insulating layer 7, a liquid thermal compound 9 is not required, and it is possible to provide a power module 20 that is easy to handle.

(パワーモジュールの具体例)
以下、実施の形態に係るパワーモジュール20の具体例を説明する。もちろん、以下に説明するパワーモジュール20のリードフレーム1,5にも溝11を形成することができる。溝11の形成方向や断面形状、その他の細部の構成は上記した通りである。
(Specific example of power module)
Hereinafter, a specific example of the power module 20 according to the embodiment will be described. Of course, the grooves 11 can also be formed in the lead frames 1 and 5 of the power module 20 described below. The formation direction, cross-sectional shape, and other details of the groove 11 are as described above.

実施の形態に係るパワーモジュール20であって、ワンインワンモジュール(1 in 1 Module)の模式的回路表現は、図17に示すように表される。また、実施の形態に係るパワーモジュール20であって、ワンインワンモジュールの詳細回路表現は、図18に示すように表される。 The schematic circuit representation of the one-in-one module (1 in 1 Module) of the power module 20 according to the embodiment is shown as shown in FIG. Further, in the power module 20 according to the embodiment, the detailed circuit representation of the one-in-one module is shown as shown in FIG.

実施の形態に係るパワーモジュール20は、ワンインワンモジュールの構成を備える。すなわち、1個のMOSFETQが1つのモジュールに内蔵されている。一例として5チップ(MOSトランジスタ×5)搭載可能であり、それぞれのMOSFETQは、5個まで並列接続可能である。尚、5チップの内、一部をダイオードDI用として搭載することも可能である。 The power module 20 according to the embodiment includes a one-in-one module configuration. That is, one MOSFET Q is built in one module. As an example, 5 chips (MOS transistors x 5) can be mounted, and up to 5 MOSFET Qs can be connected in parallel. It is also possible to mount a part of the five chips for diode DI.

図17には、MOSFETQに逆並列接続されるダイオードDIが示されている。MOSFETQの主電極は、ドレイン端子DTおよびソース端子STで表される。 FIG. 17 shows a diode DI connected in antiparallel to the MOSFET Q. The main electrode of the MOSFET Q is represented by a drain terminal DT and a source terminal ST.

さらに詳細には、図18に示すように、MOSFETQに並列にセンス用MOSFETQsが接続される。センス用MOSFETQsは、MOSFETQと同一チップ内に、微細トランジスタとして形成されている。図18において、SSは、ソースセンス端子、CSは、電流センス端子であり、Gは、ゲート信号端子である。なお、実施の形態においても半導体デバイスQには、センス用MOSFETQsが同一チップ内に、微細トランジスタとして形成されている。 More specifically, as shown in FIG. 18, sense MOSFET Qs are connected in parallel with the MOSFET Q. The sense MOSFET Qs are formed as fine transistors in the same chip as the MOSFET Q. In FIG. 18, SS is a source sense terminal, CS is a current sense terminal, and G is a gate signal terminal. Also in the embodiment, in the semiconductor device Q, sense MOSFETs Qs are formed as fine transistors in the same chip.

また、実施の形態に係るパワーモジュール20であって、ツーインワンモジュールの模式的回路表現は、図19に示すように表される。図19に示すように、2個のMOSFETQ1,Q4が1つのモジュールに内蔵されている。G1は、MOSFETQ1のゲート信号端子であり、S1は、MOSFETQ1のソースセンス端子である。G4は、MOSFETQ4のゲート信号端子であり、S4は、MOSFETQ4のソースセンス端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。 Further, in the power module 20 according to the embodiment, a schematic circuit representation of the two-in-one module is shown as shown in FIG. As shown in FIG. 19, two MOSFETs Q1 and Q4 are built in one module. G1 is a gate signal terminal of MOSFET Q1, and S1 is a source sense terminal of MOSFET Q1. G4 is a gate signal terminal of MOSFET Q4, and S4 is a source sense terminal of MOSFET Q4. P is a positive power input terminal, N is a negative power input terminal, and O is an output terminal.

(半導体デバイスの構成例)
実施の形態に係るパワーモジュール20に適用する半導体デバイス100(Q)の例として、SiC MOSFETの模式的断面構造は、図20に示すように、n-高抵抗層からなる半導体基板26と、半導体基板26の表面側に形成されたpベース領域28と、pベース領域28の表面に形成されたソース領域30と、pベース領域28間の半導体基板26の表面上に配置されたゲート絶縁膜32と、ゲート絶縁膜32上に配置されたゲート電極38と、ソース領域30およびpベース領域28に接続されたソース電極34と、半導体基板26の表面と反対側の裏面に配置されたn+ドレイン領域24と、n+ドレイン領域24に接続されたドレインパッド電極36とを備える。
(Semiconductor device configuration example)
As an example of the semiconductor device 100 (Q) applied to the power module 20 according to the embodiment, the schematic cross-sectional structure of the SiC MOSFET has a semiconductor substrate 26 composed of an n - high resistance layer and a semiconductor, as shown in FIG. A gate insulating film 32 arranged on the surface of the semiconductor substrate 26 between the p-base region 28 formed on the surface side of the substrate 26, the source region 30 formed on the surface of the p-base region 28, and the p-base region 28. , The gate electrode 38 arranged on the gate insulating film 32, the source electrode 34 connected to the source region 30 and the p-base region 28, and the n + drain arranged on the back surface opposite to the front surface of the semiconductor substrate 26. A region 24 and a drain pad electrode 36 connected to the n + drain region 24 are provided.

図20では、半導体デバイス100は、プレーナゲート型nチャネル縦型SiC MOSFETで構成されているが、トレンチゲート型nチャネル縦型SiC MOSFETなどで構成されていても良い。 In FIG. 20, the semiconductor device 100 is composed of a planar gate type n-channel vertical SiC MOSFET, but may be composed of a trench gate type n-channel vertical SiC MOSFET or the like.

また、実施の形態に係るパワーモジュール20に適用する半導体デバイス100(Q)には、SiC MOSFETの代わりに、GaN系FETなどを適用することもできる。 Further, a GaN-based FET or the like can be applied to the semiconductor device 100 (Q) applied to the power module 20 according to the embodiment instead of the SiC MOSFET.

実施の形態に係るパワーモジュール20に適用する半導体デバイス100には、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスを適用可能である。 A SiC-based, GaN-based, or AlN-based power device can be applied to the semiconductor device 100 applied to the power module 20 according to the embodiment.

更には、実施の形態に係るパワーモジュール20に適用する半導体デバイス100には、バンドギャップエネルギーが、例えば、1.1eV〜8eVの半導体を用いることができる。 Further, as the semiconductor device 100 applied to the power module 20 according to the embodiment, a semiconductor having a bandgap energy of, for example, 1.1 eV to 8 eV can be used.

実施の形態に係るパワーモジュール20に適用する半導体デバイス100の例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiC MOSFETの模式的断面構造は、図21に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜32上に配置されたゲート電極38に接続され、ソースパッド電極SPは、ソース領域30およびpベース領域28に接続されたソース電極34に接続される。 An example of the semiconductor device 100 applied to the power module 20 according to the embodiment, the schematic cross-sectional structure of the SiC MOSFET including the source pad electrode SP and the gate pad electrode GP is shown as shown in FIG. The gate pad electrode GP is connected to the gate electrode 38 arranged on the gate insulating film 32, and the source pad electrode SP is connected to the source electrode 34 connected to the source region 30 and the p base region 28.

また、ゲートパッド電極GPおよびソースパッド電極SPは、図21に示すように、半導体デバイス100の表面を覆うパッシベーション用の層間絶縁膜44上に配置される。尚、ゲートパッド電極GPおよびソースパッド電極SPの下方の半導体基板26内には、図20或いは、図21の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。 Further, as shown in FIG. 21, the gate pad electrode GP and the source pad electrode SP are arranged on the passivation interlayer insulating film 44 that covers the surface of the semiconductor device 100. A transistor structure having a fine structure may be formed in the semiconductor substrate 26 below the gate pad electrode GP and the source pad electrode SP, as in the central portion of FIG. 20 or FIG.

さらに、図21に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜44上にソースパッド電極SPが延在して配置されていても良い。 Further, as shown in FIG. 21, in the transistor structure in the central portion, the source pad electrode SP may be extended and arranged on the interlayer insulating film 44 for passivation.

実施の形態に係るパワーモジュール20において、電源端子PLと接地端子NL間にスナバコンデンサCを接続した回路構成は、図22に示すように表される。実施の形態に係るパワーモジュール20を電源Eと接続する際、接続ラインの有するインダクタンスLによって、SiC系デバイスのスイッチング速度が速いため、大きなサージ電圧Ldi/dtを生ずる。例えば、電流変化di=300A、スイッチングに伴う時間変化dt=100nsecとすると、di/dt=3×109(A/s)となる。インダクタンスLの値により、サージ電圧Ldi/dtの値は変化するが、電源Vにこのサージ電圧Ldi/dtが重畳される。電源端子PLと接地端子NL間に接続されるスナバコンデンサCによって、このサージ電圧Ldi/dtを吸収することができる。 In the power module 20 according to the embodiment, a circuit configuration in which a snubber capacitor C is connected between the power supply terminal PL and the ground terminal NL is shown as shown in FIG. When the power module 20 according to the embodiment is connected to the power supply E, the inductance L of the connection line causes the switching speed of the SiC-based device to be high, so that a large surge voltage Ldi / dt is generated. For example, if the current change di = 300A and the time change dt = 100nsec associated with switching, then di / dt = 3 × 10 9 (A / s). The value of the surge voltage Ldi / dt changes depending on the value of the inductance L, but the surge voltage Ldi / dt is superimposed on the power supply V. This surge voltage Ldi / dt can be absorbed by the snubber capacitor C connected between the power supply terminal PL and the ground terminal NL.

(パワーモジュールを適用した応用例)
次に、図23を参照して、実施の形態に係るパワーモジュール20を用いて構成した3相交流インバータ40について説明する。
(Application example applying power module)
Next, with reference to FIG. 23, the three-phase AC inverter 40 configured by using the power module 20 according to the embodiment will be described.

図23に示すように、3相交流インバータ40は、ゲートドライブ部50と、ゲートドライブ部50に接続されたパワーモジュール部52と、3相交流モータ部54とを備える。パワーモジュール部52は、3相交流モータ部54のU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部50は、図23では、SiC MOSFETQ1・Q4に接続されているが、図示は省略するが、同様に、SiC MOSFETQ2・Q5、およびSiC MOSFETQ3・Q6にも接続されている。 As shown in FIG. 23, the three-phase AC inverter 40 includes a gate drive unit 50, a power module unit 52 connected to the gate drive unit 50, and a three-phase AC motor unit 54. The power module unit 52 is connected to U-phase, V-phase, and W-phase inverters corresponding to the U-phase, V-phase, and W-phase of the three-phase AC motor unit 54. Here, the gate drive unit 50 is connected to the SiC MOSFETs Q1 and Q4 in FIG. 23, but is also connected to the SiC MOSFETs Q2 and Q5 and the SiC MOSFETs Q3 and Q6, although not shown.

パワーモジュール部52は、蓄電池(E)46の接続されたコンバータ48が接続されたプラス端子(+)とマイナス端子(−)間に、インバータ構成のSiC MOSFETQ1・Q4、Q2・Q5、およびQ3・Q6が接続されている。さらに、SiC MOSFETQ1〜Q6のソース・ドレイン間には、ダイオードD1〜D6がそれぞれ逆並列に接続されている。 The power module unit 52 has an inverter-configured SiC MOSFETs Q1, Q4, Q2, Q5, and Q3, between the positive terminal (+) and the negative terminal (-) to which the converter 48 to which the storage battery (E) 46 is connected is connected. Q6 is connected. Further, diodes D1 to D6 are connected in antiparallel between the source and drain of the SiC MOSFETs Q1 to Q6.

実施の形態に係るパワーモジュール20では、図23のU相部分に対応する単相インバータの構造について説明されていたが、V相、W相に対応しても同様に形成して、3相パワーモジュール部52を形成することもできる。 In the power module 20 according to the embodiment, the structure of the single-phase inverter corresponding to the U-phase portion of FIG. 23 has been described, but the three-phase power is similarly formed even if it corresponds to the V-phase and the W-phase. The module portion 52 can also be formed.

本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれにも形成可能である。 The power module according to the present embodiment can be formed into any one-in-one, two-in-one, four-in-one, or six-in-one type.

以上説明したように、本発明によれば、外力が負荷されても絶縁層と金属層とがずれにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a power module having improved reliability and a method for manufacturing the same, in which the insulating layer and the metal layer are less likely to be displaced even when an external force is applied.

[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[Other embodiments]
As mentioned above, although the present invention has been described by embodiment, the statements and drawings that form part of this disclosure are exemplary and should not be understood as limiting the invention. This disclosure will reveal to those skilled in the art various alternative embodiments, examples and operational techniques.

このように、本発明はここでは記載していない様々な実施の形態などを含む。例えば、図5では、リードフレーム1,5の間にも絶縁層7を形成しているが、絶縁層7は、リードフレーム1,5の間には形成せず、リードフレーム1,5の下面のみに形成するようにしてもかまわない。 As described above, the present invention includes various embodiments not described here. For example, in FIG. 5, the insulating layer 7 is also formed between the lead frames 1 and 5, but the insulating layer 7 is not formed between the lead frames 1 and 5, and the lower surface of the lead frames 1 and 5 is formed. It does not matter if it is formed only.

本発明に係るパワーモジュールは、IGBTモジュール、ダイオードモジュール、MOSモジュール(Si、SiC、GaN)等の半導体モジュールに利用することができる。また、ケース型モジュールでDBC(Direct Copper Bond)等の絶縁基板を使用しない構造に利用することも可能である。 The power module according to the present invention can be used for semiconductor modules such as an IGBT module, a diode module, and a MOS module (Si, SiC, GaN). It is also possible to use the case type module in a structure that does not use an insulating substrate such as DBC (Direct Copper Bond).

1,5…金属層(リードフレーム)
3…半導体チップ
6…モールド樹脂
7…絶縁層
11、12、13、14、15、16…溝
20…パワーモジュール
1,5 ... Metal layer (lead frame)
3 ... Semiconductor chip 6 ... Mold resin 7 ... Insulating layer 11, 12, 13, 14, 15, 16 ... Groove 20 ... Power module

Claims (23)

上面と下面とを有する絶縁層と、
前記絶縁層の前記上面側に配置された金属層と、
前記金属層上に配置された半導体チップと、
前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂と
を備え、
前記絶縁層と対峙する前記金属層の面に前記絶縁層の一部が入り込む溝が形成され、前記絶縁層の前記下面側は平面であり、
前記金属層の角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低く、前記モールド樹脂と前記金属層との間に前記絶縁層の端部が介在していることを特徴とするパワーモジュール。
An insulating layer having an upper surface and a lower surface,
A metal layer arranged on the upper surface side of the insulating layer and
A semiconductor chip arranged on the metal layer and
A molding resin that covers at least a part of the metal layer and at least a part of the upper surface side and the side surface of the insulating layer is provided with the semiconductor chip.
A groove into which a part of the insulating layer enters is formed on the surface of the metal layer facing the insulating layer, and the lower surface side of the insulating layer is flat.
The height of the end portion of the insulating layer covering the corner portion of the metal layer is higher than the lower surface of the metal layer and lower than the upper surface of the metal layer, and the height of the insulating layer between the mold resin and the metal layer is high. A power module characterized by intervening ends.
前記溝は、前記半導体チップから発生する熱が伝導される領域外に形成されていることを特徴とする請求項1に記載のパワーモジュール。 The power module according to claim 1, wherein the groove is formed outside a region in which heat generated from the semiconductor chip is conducted. 前記半導体チップと前記溝との間の角度が45°以下であることを特徴とする請求項2に記載のパワーモジュール。 The power module according to claim 2, wherein the angle between the semiconductor chip and the groove is 45 ° or less. 前記溝は、前記半導体チップから発生する熱が伝導される領域外のみに形成されていることを特徴とする請求項2または3に記載のパワーモジュール。 The power module according to claim 2 or 3, wherein the groove is formed only outside the region where heat generated from the semiconductor chip is conducted. 前記溝の断面形状は、矩形、半円形、半楕円形、三角形、楔形のうちの少なくとも1つであることを特徴とする請求項1〜4のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 4, wherein the cross-sectional shape of the groove is at least one of a rectangular shape, a semicircular shape, a semi-elliptical shape, a triangular shape, and a wedge shape. 前記溝は、一方向のみ又は格子状に形成されていることを特徴とする請求項1〜5のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 5, wherein the grooves are formed in only one direction or in a grid pattern. 前記金属層は、前記半導体チップが配置される第1の金属層と、ワイヤを介して前記半導体チップに電気的に接続される第2の金属層とを備え、前記溝は、前記第1の金属層および前記第2の金属層の前記絶縁層と対峙する面に形成されることを特微とする請求項1〜6のいずれか1項に記載のパワーモジュール。 The metal layer includes a first metal layer on which the semiconductor chip is arranged and a second metal layer that is electrically connected to the semiconductor chip via a wire, and the groove is the first metal layer. The power module according to any one of claims 1 to 6, wherein the power module is formed on a surface of the metal layer and the second metal layer facing the insulating layer. 前記金属層は、第1の金属層と第2の金属層とを備え、
前記絶縁層と対峙する前記第1の金属層の面に前記絶縁層の一部が入り込む前記溝が形成され、
前記絶縁層と対峙する前記第2の金属層の面に粗面化処理が施されていることを特微とする請求項1〜6のいずれか1項に記載のパワーモジュール。
The metal layer includes a first metal layer and a second metal layer.
The groove into which a part of the insulating layer enters is formed on the surface of the first metal layer facing the insulating layer.
The power module according to any one of claims 1 to 6, wherein the surface of the second metal layer facing the insulating layer is roughened.
上面と下面とを有する絶縁層と、
前記絶縁層の前記上面側に配置され、前記絶縁層に沿った平行部と前記絶縁層から離れる方向に折れ曲がる角部とを有する金属層と、
前記平行部に配置された半導体チップと、
前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂と
を備え、
前記角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低く、前記モールド樹脂と前記金属層との間に前記絶縁層の端部が介在していることを特徴とするパワーモジュール。
An insulating layer having an upper surface and a lower surface,
A metal layer arranged on the upper surface side of the insulating layer and having a parallel portion along the insulating layer and a corner portion bent in a direction away from the insulating layer.
With the semiconductor chips arranged in the parallel portion,
A molding resin that covers at least a part of the metal layer and at least a part of the upper surface side and the side surface of the insulating layer is provided with the semiconductor chip.
The height of the end portion of the insulating layer covering the corner portion is higher than the lower surface of the metal layer and lower than the upper surface of the metal layer, and the end portion of the insulating layer is located between the mold resin and the metal layer. A power module characterized by being intervening.
前記絶縁層と対峙する前記金属層の面に粗面化処理が施されていることを特微とする請求項1〜9のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 9, wherein the surface of the metal layer facing the insulating layer is roughened. 前記絶縁層は、前記金属層よりも軟らかい材料で構成されていることを特徴とする請求項1〜10のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 10, wherein the insulating layer is made of a material softer than the metal layer. 前記絶縁層の硬さは、デュロメータ硬さでA40よりも軟らかいことを特徴とする請求項11に記載のパワーモジュール。 The power module according to claim 11, wherein the hardness of the insulating layer is a durometer hardness, which is softer than that of A40. 前記絶縁層は、有機材料で構成されていることを特徴とする請求項1〜12のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 12, wherein the insulating layer is made of an organic material. 前記絶縁層は、シリコーン系樹脂で構成されていることを特徴とする請求項1〜13のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 13, wherein the insulating layer is made of a silicone-based resin. 前記絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項1〜14のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 14, wherein the insulating layer is filled with a filler having high thermal conductivity. 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであることを特徴とする請求項15に記載のパワーモジュール。 The power module according to claim 15, wherein the filler is at least one of aluminum oxide, silicon oxide, aluminum nitride, silicon nitride, boron nitride, beryllium, and magnesia. 前記半導体チップがモールド樹脂でモールドされる前に前記絶縁層が形成されることを特徴とする請求項1〜16のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 16, wherein the insulating layer is formed before the semiconductor chip is molded with a molding resin. 前記半導体チップは、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスから形成され、電流変化率di/dtは、3×108(A/s)よりも大きいことを特徴とする請求項1〜17のいずれか1項に記載のパワーモジュール。 The semiconductor chip, SiC-based, is formed from one of the power devices of GaN-based, or AlN-based, current change rate di / dt is and greater than 3 × 10 8 (A / s ) according Item 5. The power module according to any one of Items 1 to 17. 隣り合う前記溝同士の間隔と各溝の幅とは同程度であることを特徴とする請求項1〜8のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 8, wherein the distance between adjacent grooves and the width of each groove are about the same. 前記角部を覆う前記絶縁層の前記端部の上面と前記端部の側面の一部とを覆うように前記モールド樹脂が形成されることを特徴とする請求項1〜18のいずれか1項に記載のパワーモジュール。 Any one of claims 1 to 18, wherein the mold resin is formed so as to cover the upper surface of the end portion of the insulating layer covering the corner portion and a part of the side surface of the end portion. The power module described in. 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれかに形成されることを特徴とする請求項1〜20のいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 20, wherein the power module is formed in any one of one-in-one, two-in-one, four-in-one, and six-in-one types. 第1のリードフレームおよび第2のリードフレームのそれぞれの下面に溝を形成する工程と、
前記第1のリードフレームにはんだを用いて半導体チップを接合する工程と、
前記半導体チップと前記第2のリードフレームとを電気的に接続するためにアルミワイヤを用いて超音波接合を行う工程と、
前記第1および第2のリードフレームを金型に配置し、前記第1および第2のリードフレームの下面に前記溝に入り込むように絶縁層を形成する工程
前記絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記第1および第2のリードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤをモールディングする工程
とを有し、
前記絶縁層を形成する工程において、前記絶縁層は上面と下面とを有し、前記絶縁層の前記下面側は平面に形成されており、前記第1および第2のリードフレームの角部を覆う前記絶縁層の端部の高さを、前記第1および第2のリードフレームの下面より高く且つ前記第1および第2のリードフレームの上面より低くし、前記モールド樹脂と前記第1のリードフレームとの間に前記第1のリードフレームの前記角部を覆う前記絶縁層の前記端部が介在し、前記モールド樹脂と前記第2のリードフレームとの間に前記第2のリードフレームの前記角部を覆う前記絶縁層の前記端部が介在するとともに、前記第1および第2のリードフレームが前記絶縁層の前記上面側に配置されるように前記絶縁層を形成することを特徴とするパワーモジュールの製造方法。
A step of forming a groove on the lower surface of each of the first lead frame and the second lead frame, and
A step of joining a semiconductor chip to the first lead frame using solder,
A process of ultrasonically bonding using an aluminum wire to electrically connect the semiconductor chip and the second lead frame.
A step of arranging the first and second lead frames in a mold and forming an insulating layer on the lower surface of the first and second lead frames so as to enter the groove.
After curing the insulating layer, pouring a molding resin by closing the said mold, said first and second lead frames, the solder, the semiconductor chip, possess a step of molding the aluminum wire,
In the step of forming the insulating layer, the insulating layer has an upper surface and a lower surface, and the lower surface side of the insulating layer is formed on a flat surface to cover the corners of the first and second lead frames. The height of the end portion of the insulating layer is made higher than the lower surface of the first and second lead frames and lower than the upper surface of the first and second lead frames, and the mold resin and the first lead frame are made lower. The end portion of the insulating layer covering the corner portion of the first lead frame is interposed between the first lead frame, and the corner portion of the second lead frame is interposed between the mold resin and the second lead frame. A power characterized in that the end portion of the insulating layer covering the portion is interposed and the insulating layer is formed so that the first and second lead frames are arranged on the upper surface side of the insulating layer. How to make the module.
前記第1および第2のリードフレームの角部が覆われるように前記絶縁層を形成したことを特徴とする請求項22に記載のパワーモジュールの製造方法。 The method for manufacturing a power module according to claim 22, wherein the insulating layer is formed so as to cover the corners of the first and second lead frames.
JP2019069763A 2019-04-01 2019-04-01 Power module and its manufacturing method Active JP6818801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019069763A JP6818801B2 (en) 2019-04-01 2019-04-01 Power module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019069763A JP6818801B2 (en) 2019-04-01 2019-04-01 Power module and its manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013151685A Division JP2015023211A (en) 2013-07-22 2013-07-22 Power module and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2019140398A JP2019140398A (en) 2019-08-22
JP6818801B2 true JP6818801B2 (en) 2021-01-20

Family

ID=67695539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019069763A Active JP6818801B2 (en) 2019-04-01 2019-04-01 Power module and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6818801B2 (en)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6225905Y2 (en) * 1981-04-30 1987-07-02
JP3130239B2 (en) * 1995-08-02 2001-01-31 松下電子工業株式会社 Resin-sealed semiconductor device and method of manufacturing the same
JP3201277B2 (en) * 1996-09-11 2001-08-20 株式会社日立製作所 Semiconductor device
JPH10125826A (en) * 1996-10-24 1998-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
JP2001118961A (en) * 1999-10-15 2001-04-27 Mitsubishi Electric Corp Resin-sealed power semicondcutor device and its manufacturing method
JP2002167560A (en) * 2000-12-01 2002-06-11 Sekisui Chem Co Ltd Thermally conductive resin sheet
JP3934966B2 (en) * 2002-03-22 2007-06-20 京セラ株式会社 Ceramic circuit board
JP4205135B2 (en) * 2007-03-13 2009-01-07 シャープ株式会社 Semiconductor light emitting device, multiple lead frame for semiconductor light emitting device
JP2008300379A (en) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd Power module
JP5169964B2 (en) * 2009-04-10 2013-03-27 株式会社デンソー Mold package mounting structure and mounting method
WO2010134180A1 (en) * 2009-05-21 2010-11-25 トヨタ自動車株式会社 Method for bonding high heat conductive insulating resin
JP5409551B2 (en) * 2010-08-24 2014-02-05 新電元工業株式会社 Semiconductor device
JP5523299B2 (en) * 2010-12-20 2014-06-18 株式会社日立製作所 Power module
JP5579148B2 (en) * 2011-10-11 2014-08-27 三菱電機株式会社 Power semiconductor device
JP2015023211A (en) * 2013-07-22 2015-02-02 ローム株式会社 Power module and method for manufacturing the same

Also Published As

Publication number Publication date
JP2019140398A (en) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6280265B2 (en) Power module semiconductor device
US9721875B2 (en) Power module and fabrication method for the same
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
JP5067267B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP6301602B2 (en) Power module and manufacturing method thereof
JP6077773B2 (en) Power module semiconductor device
JP6097013B2 (en) Power module semiconductor device
JP7125931B2 (en) Power module and manufacturing method thereof
JP2012248700A (en) Semiconductor device
WO2018047485A1 (en) Power module and inverter device
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
JP6818801B2 (en) Power module and its manufacturing method
JP6660412B2 (en) Semiconductor device
JP2018133521A (en) Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device
CN114284226A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP7187814B2 (en) semiconductor equipment
JP7237258B1 (en) Semiconductor equipment and power conversion equipment
EP4310903A1 (en) Power block based on top-side cool surface-mount discrete devices with double-sided heat sinking
JP2002190569A (en) Semiconductor device
JP2023119214A (en) Semiconductor device
JP2023040345A (en) Semiconductor module and method for manufacturing semiconductor module
JP2010258161A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R150 Certificate of patent or registration of utility model

Ref document number: 6818801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250