JP6811644B2 - Power semiconductor devices, their manufacturing methods, and power conversion devices - Google Patents

Power semiconductor devices, their manufacturing methods, and power conversion devices Download PDF

Info

Publication number
JP6811644B2
JP6811644B2 JP2017034952A JP2017034952A JP6811644B2 JP 6811644 B2 JP6811644 B2 JP 6811644B2 JP 2017034952 A JP2017034952 A JP 2017034952A JP 2017034952 A JP2017034952 A JP 2017034952A JP 6811644 B2 JP6811644 B2 JP 6811644B2
Authority
JP
Japan
Prior art keywords
power semiconductor
die pad
frame portion
fixing member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017034952A
Other languages
Japanese (ja)
Other versions
JP2018142582A (en
Inventor
貴雅 岩井
貴雅 岩井
裕史 川島
裕史 川島
坂本　健
健 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017034952A priority Critical patent/JP6811644B2/en
Publication of JP2018142582A publication Critical patent/JP2018142582A/en
Application granted granted Critical
Publication of JP6811644B2 publication Critical patent/JP6811644B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、パワー半導体装置およびその製造方法、ならびに電力変換装置に関し、特にリードフレームのダイパッド上に搭載されたパワー半導体素子と、少なくともパワー半導体素子およびダイパッドを封止する封止体とを備えるパワー半導体装置およびその製造方法、ならびに電力変換装置に関する。 The present invention relates to a power semiconductor device, a method for manufacturing the same, and a power conversion device, and particularly includes a power semiconductor element mounted on a die pad of a lead frame, and at least a power semiconductor element and a sealant for sealing the die pad. The present invention relates to a semiconductor device, a method for manufacturing the same, and a power conversion device.

産業機器から家電・情報端末まであらゆる製品にパワー半導体装置が普及しつつある。パワー半導体装置は、高電圧・大電流を扱うため、外部との間で電気的絶縁性が保たれている必要がある。一方で、特に家電に搭載されるパワー半導体装置は小型化が求められている。そのため、家電に搭載されるパワー半導体装置は、モールド樹脂などの封止体で封止されている。封止体を形成する方法としては、例えばトランスファーモールド法またはコンプレッションモールド法などが知られている。さらに、このようなパワー半導体装置は、高電圧・大電流を扱うため発熱量が大きく、外部への放熱性が保たれる必要がある。そのため、パワー半導体装置では、電気的絶縁性および放熱性の観点から、封止体の厚みが制御されている。 Power semiconductor devices are becoming widespread in all products from industrial equipment to home appliances and information terminals. Since a power semiconductor device handles high voltage and large current, it is necessary to maintain electrical insulation from the outside. On the other hand, in particular, power semiconductor devices mounted on home appliances are required to be miniaturized. Therefore, the power semiconductor device mounted on the home appliance is sealed with a sealing body such as a mold resin. As a method for forming the sealing body, for example, a transfer molding method or a compression molding method is known. Further, since such a power semiconductor device handles a high voltage and a large current, it needs to generate a large amount of heat and maintain heat dissipation to the outside. Therefore, in the power semiconductor device, the thickness of the encapsulant is controlled from the viewpoint of electrical insulation and heat dissipation.

具体的には、パワー半導体装置は、一般的にパワー半導体素子を搭載しているダイパッドを有する第１フレーム部と、ダイパッドと間隔を隔てて配置されている第２フレーム部と、封止体とを備える。封止体は、パワー半導体素子およびダイパッドと、ダイパッドおよび第２フレーム部の一部を封止している。当該パワー半導体装置では、ダイパッドにおいてパワー半導体素子の搭載面とは反対側に位置する裏面が封止体を介して放熱部材と接続される。 Specifically, the power semiconductor device generally includes a first frame portion having a die pad on which a power semiconductor element is mounted, a second frame portion arranged at a distance from the die pad, and a sealing body. To be equipped. The sealant seals the power semiconductor element and the die pad, and a part of the die pad and the second frame portion. In the power semiconductor device, the back surface of the die pad located on the side opposite to the mounting surface of the power semiconductor element is connected to the heat radiating member via a sealing body.

上記パワー半導体装置において、ダイパッドと放熱部材との間に位置する封止体の厚み、言い換えるとダイパッドの上記裏面と封止体において放熱部材と接続される面との間の距離は、ダイパッドと放熱部材との間に要求される電気的絶縁性を保ちながらも、ダイパッドから放熱部材へ効率的に放熱し得るように、設計される。 In the power semiconductor device, the thickness of the sealing body located between the die pad and the heat radiating member, in other words, the distance between the back surface of the die pad and the surface of the sealing body connected to the heat radiating member is determined by the die pad and the heat radiating member. It is designed so that heat can be efficiently dissipated from the die pad to the heat dissipation member while maintaining the electrical insulation required between the member and the member.

しかしながら、トランスファーモールド法またはコンプレッションモールド法などにより封止体を形成する際に、封止体となるべき樹脂の流動により、ダイパッドが変形して金型に対するダイパッドの位置が変化する場合がある。この場合、ダイパッドと放熱部材との間に形成された封止体の厚みは、その設計値よりも厚くまたは薄くなる。該厚みがその設計値よりも厚い場合には、該厚みが設計値通りである場合と比べて、ダイパッドから放熱部材への放熱性が低下する。該厚みが設計値よりも薄い場合には、該厚みが設計値通りである場合と比べて、ダイパッドと放熱部材との間の電気的絶縁性が低下する。 However, when the encapsulant is formed by the transfer molding method, the compression molding method, or the like, the die pad may be deformed and the position of the die pad with respect to the mold may change due to the flow of the resin to be the encapsulant. In this case, the thickness of the sealing body formed between the die pad and the heat radiating member becomes thicker or thinner than the design value. When the thickness is thicker than the design value, the heat dissipation property from the die pad to the heat radiating member is lowered as compared with the case where the thickness is as designed. When the thickness is thinner than the design value, the electrical insulation between the die pad and the heat radiating member is lower than when the thickness is as designed.

特開平５−３０４２３１号公報（特許文献１）には、ワイヤの配設側とは異なる側においてステージ（ダイパッド）とインナーリード部（第２フレーム部）とを連設する放熱部材を備えた半導体装置が開示されている。放熱部材は、ペースト状の高熱伝導性および絶縁性を有する材料で構成されている。特開平５−３０４２３１号公報には、放熱部材が、封止体を形成する工程においてインナーリード部の変形を防止する変形防止部材として機能することが開示されている。 Japanese Patent Application Laid-Open No. 5-304231 (Patent Document 1) describes a semiconductor provided with a heat radiating member in which a stage (die pad) and an inner lead portion (second frame portion) are continuously provided on a side different from the wire arrangement side. The device is disclosed. The heat radiating member is made of a paste-like material having high thermal conductivity and insulating properties. Japanese Unexamined Patent Publication No. 5-304231 discloses that the heat radiating member functions as a deformation preventing member for preventing deformation of the inner lead portion in the step of forming the sealing body.

特開平５−３０４２３１号公報Japanese Unexamined Patent Publication No. 5-304231

しかしながら、特開平５−３０４２３１号公報の半導体装置では、放熱部材とダイパッドおよび第２フレーム部とが接続される際に、例えば放熱部材が収縮することによってダイパッドが変形するという問題があった。その結果、該半導体装置では、ダイパッドと放熱部材との間に形成された封止体の厚みがその設計値よりも厚くまたは薄くなり、封止体により実現されるべき電気的絶縁性と放熱性との両立が困難であるという問題があった。 However, in the semiconductor device of JP-A-5-304231, there is a problem that when the heat radiating member is connected to the die pad and the second frame portion, the die pad is deformed due to, for example, contraction of the heat radiating member. As a result, in the semiconductor device, the thickness of the encapsulant formed between the die pad and the heat radiating member becomes thicker or thinner than the design value, and the electrical insulation and heat radiating property to be realized by the encapsulant. There was a problem that it was difficult to achieve both.

本発明は上記のような課題を解決するためのものである。本発明の目的は、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されているパワー半導体装置およびその製造方法、ならびに電力変換装置を提供することである。 The present invention is for solving the above problems. An object of the present invention is to provide a power semiconductor device in which both electrical insulation and heat dissipation are realized as compared with a conventional power semiconductor device, a manufacturing method thereof, and a power conversion device.

本発明に係るパワー半導体装置は、パワー半導体素子と、パワー半導体素子を搭載しているダイパッドを有する第１フレーム部とを備える。ダイパッドはパワー半導体素子を搭載している第１面を有している。さらに、パワー半導体装置は、第１面の向く第１方向とは反対方向を向いた第２面を有し、ダイパッドと距離を隔てて配置されている第２フレーム部と、ダイパッドの第１面および第２フレーム部の第２面に接触している固定部材と、少なくともパワー半導体素子、ダイパッドおよびダイパッドと固定部材との接続部分を封止する封止体とを備える。 The power semiconductor device according to the present invention includes a power semiconductor element and a first frame portion having a die pad on which the power semiconductor element is mounted. The die pad has a first surface on which a power semiconductor element is mounted. Further, the power semiconductor device has a second surface facing in a direction opposite to the first direction in which the first surface faces, a second frame portion arranged at a distance from the die pad, and a first surface of the die pad. A fixing member in contact with the second surface of the second frame portion, and at least a power semiconductor element, a die pad, and a sealing body for sealing a connection portion between the die pad and the fixing member are provided.

本発明によれば、固定部材によりダイパッドの変形が抑制されているため、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されているパワー半導体装置およびその製造方法、ならびに電力変換装置を提供することである。 According to the present invention, since the deformation of the die pad is suppressed by the fixing member, the power semiconductor device and the manufacturing method thereof are realized to have both electrical insulation and heat dissipation as compared with the conventional power semiconductor device. , As well as providing power converters.

実施の形態１に係るパワー半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係るパワー半導体装置を示す上面図である。It is a top view which shows the power semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係るパワー半導体装置の固定部材を示す斜視図である。It is a perspective view which shows the fixing member of the power semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係るパワー半導体装置の製造方法のフローチャートである。It is a flowchart of the manufacturing method of the power semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係るパワー半導体装置の製造方法において、封止体を形成する工程を示す断面図である。It is sectional drawing which shows the step of forming the sealing body in the manufacturing method of the power semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係るパワー半導体装置のダイパッドの変形量と、従来のパワー半導体装置のダイパッドの変形量とを比較するグラフである。6 is a graph comparing the amount of deformation of the die pad of the power semiconductor device according to the first embodiment with the amount of deformation of the die pad of the conventional power semiconductor device. 実施の形態２に係るパワー半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 2. 実施の形態２に係るパワー半導体装置を示す上面図である。It is a top view which shows the power semiconductor device which concerns on Embodiment 2. 実施の形態２に係るパワー半導体装置の固定部材を示す斜視図である。It is a perspective view which shows the fixing member of the power semiconductor device which concerns on Embodiment 2. FIG. 実施の形態２に係るパワー半導体装置の製造方法において、封止体を形成する工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of forming a sealed body in the method for manufacturing a power semiconductor device according to a second embodiment. 実施の形態３に係るパワー半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 3. 実施の形態３に係るパワー半導体装置を示す上面図である。It is a top view which shows the power semiconductor device which concerns on Embodiment 3. 実施の形態３に係るパワー半導体装置の固定部材を示す斜視図である。It is a perspective view which shows the fixing member of the power semiconductor device which concerns on Embodiment 3. FIG. 実施の形態３に係るパワー半導体装置の製造方法において、封止体を形成する工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of forming a sealed body in the method for manufacturing a power semiconductor device according to a third embodiment. 実施の形態４に係るパワー半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 4. FIG. 実施の形態４に係るパワー半導体装置を示す上面図である。It is a top view which shows the power semiconductor device which concerns on Embodiment 4. FIG. 実施の形態４に係るパワー半導体装置のダイパッドおよび第２フレーム部を示す断面図である。It is sectional drawing which shows the die pad and the 2nd frame part of the power semiconductor device which concerns on Embodiment 4. FIG. 実施の形態５に係るパワー半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 5. 実施の形態５に係るパワー半導体装置を示す上面図である。It is a top view which shows the power semiconductor device which concerns on Embodiment 5. 実施の形態５に係るパワー半導体装置の製造方法において、トランスファーモールド法により封止体を形成する工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of forming a sealed body by a transfer molding method in the method for manufacturing a power semiconductor device according to a fifth embodiment. 実施の形態５に係るパワー半導体装置の製造方法において、コンプレッションモールド法により封止体を形成する工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of forming a sealed body by a compression molding method in the method for manufacturing a power semiconductor device according to a fifth embodiment. 実施の形態５に係るパワー半導体装置の変形例を示す断面図である。It is sectional drawing which shows the modification of the power semiconductor device which concerns on Embodiment 5. 実施の形態５に係るパワー半導体装置の他の変形例を示す断面図である。It is sectional drawing which shows the other modification of the power semiconductor device which concerns on Embodiment 5. 実施の形態６に係るパワー半導体装置を示す断面図である。It is sectional drawing which shows the power semiconductor device which concerns on Embodiment 6. 実施の形態６に係るパワー半導体装置を示す上面図である。It is a top view which shows the power semiconductor device which concerns on Embodiment 6. 実施の形態７に係る電力変換装置を示す図である。It is a figure which shows the power conversion apparatus which concerns on Embodiment 7. 従来のパワー半導体装置を示す断面図である。It is sectional drawing which shows the conventional power semiconductor device. 従来のパワー半導体装置の製造方法において、コンプレッションモールド法により封止体を形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the sealing body by the compression molding method in the manufacturing method of the conventional power semiconductor device. 従来のパワー半導体装置の製造方法において、トランスファーモールド法により封止体を形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the sealing body by the transfer molding method in the manufacturing method of the conventional power semiconductor device.

以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings below, the same or corresponding parts are given the same reference numbers, and the explanations are not repeated.

実施の形態１．
＜パワー半導体装置の構成＞
図１〜図３に示されるように、実施の形態１に係るパワー半導体装置１００は、パワー半導体素子１ａ、第１フレーム部２ａ、第２フレーム部２ｂ，２ｃ、ダイパッド３、封止体４および固定部材５を主に備える。説明の便宜上、以下では図１においてダイパッド３に対しパワー半導体素子１ａが位置する方向（第１方向Ａ）が上方と称される。また、説明の便宜上、以下では第１方向Ａ、第１方向Ａに交差する第２方向Ｂ（図１参照）、および第１方向Ａと第２方向Ｂの各々に交差する第３方向Ｃ（図２参照）が導入される。また、図２において、封止体４は点線で図示されている。 Embodiment 1.
<Structure of power semiconductor device>
As shown in FIGS. 1 to 3, the power semiconductor device 100 according to the first embodiment includes a power semiconductor element 1a, a first frame portion 2a, a second frame portion 2b, 2c, a die pad 3, a sealant 4, and a sealant 4. Mainly includes a fixing member 5. For convenience of explanation, the direction in which the power semiconductor element 1a is located (first direction A) with respect to the die pad 3 is referred to as upward in FIG. Further, for convenience of explanation, in the following, the first direction A, the second direction B intersecting the first direction A (see FIG. 1), and the third direction C intersecting each of the first direction A and the second direction B (see FIG. 1). (See FIG. 2) is introduced. Further, in FIG. 2, the sealing body 4 is shown by a dotted line.

パワー半導体素子１ａは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheel Diode）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などにより構成されている。ただしパワー半導体素子１ａは、上記種類に限られるものではない。パワー半導体素子１ａは、例えば上面に複数の電極（図示しない）を含み、下面に１つの電極（図示しない）を含む。パワー半導体素子１ａの上面に形成された各電極は、ワイヤ７ａ，７ｂの各一端と接続されている。パワー半導体素子１ａの下面に形成された電極は、導電性接着剤６ａを介してダイパッド３と接続されている。すなわち、パワー半導体素子１ａは、ダイパッド３上に搭載されている。パワー半導体素子１ａは、例えば第２方向Ｂにおいて封止体４の中央部に配置されている。 The power semiconductor element 1a is composed of, for example, an IGBT (Insulated Gate Bipolar Transistor), an FWD (Free Wheel Diode), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or the like. However, the power semiconductor element 1a is not limited to the above types. The power semiconductor device 1a includes, for example, a plurality of electrodes (not shown) on the upper surface and one electrode (not shown) on the lower surface. Each electrode formed on the upper surface of the power semiconductor element 1a is connected to one end of each of the wires 7a and 7b. The electrode formed on the lower surface of the power semiconductor element 1a is connected to the die pad 3 via the conductive adhesive 6a. That is, the power semiconductor element 1a is mounted on the die pad 3. The power semiconductor element 1a is arranged at the center of the sealing body 4 in, for example, the second direction B.

図１に示されるように、第１フレーム部２ａは、パワー半導体素子１ａを搭載しているダイパッド３を含む。ダイパッド３を含む第１フレーム部２ａの一部は封止体４に覆われており、第１フレーム部２ａの残部は封止体４の外部に露出されている。第１フレーム部２ａの上記一部は、例えば、ダイパッド３よりも第１フレーム部２ａの上記残部側に配置されている屈曲部を含む。これにより、ダイパッド３は、例えば第１フレーム部２ａの上記残部よりも下方に配置されている。第１フレーム部２ａは、パワー半導体装置１００が備える電気回路の一部であるリードフレームとして構成されている。第１フレーム部２ａを構成する材料は、導電性を有する任意の材料であればよいが、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）を含む。 As shown in FIG. 1, the first frame portion 2a includes a die pad 3 on which a power semiconductor element 1a is mounted. A part of the first frame portion 2a including the die pad 3 is covered with the sealing body 4, and the rest of the first frame portion 2a is exposed to the outside of the sealing body 4. The part of the first frame portion 2a includes, for example, a bent portion arranged on the remaining side of the first frame portion 2a with respect to the die pad 3. As a result, the die pad 3 is arranged below, for example, the remaining portion of the first frame portion 2a. The first frame portion 2a is configured as a lead frame that is a part of an electric circuit included in the power semiconductor device 100. The material constituting the first frame portion 2a may be any material having conductivity, and includes, for example, copper (Cu) or aluminum (Al).

図１に示されるように、ダイパッド３は、第１方向Ａ（上方）に向いている第１面Ｆ１を有している。第１面Ｆ１は、第２方向Ｂおよび第３方向Ｃに沿って延びている。パワー半導体素子１ａは、第１面Ｆ１上に搭載されている。なお、第１面Ｆ１は、例えば１つの平面で構成され得るが、これに限られるものではない。ダイパッド３は、パワー半導体素子１ａを搭載している面側において、例えば第１方向Ａに向いている複数の面と第１方向Ａと交差する方向に向いている複数の面とを有していてもよい。この場合、第１面Ｆ１は、第１方向Ａに向いている複数の面のうちの少なくとも１つである。 As shown in FIG. 1, the die pad 3 has a first surface F1 facing the first direction A (upward). The first surface F1 extends along the second direction B and the third direction C. The power semiconductor element 1a is mounted on the first surface F1. The first surface F1 may be composed of, for example, one plane, but is not limited to this. The die pad 3 has, for example, a plurality of surfaces facing the first direction A and a plurality of surfaces facing the direction intersecting the first direction A on the surface side on which the power semiconductor element 1a is mounted. You may. In this case, the first surface F1 is at least one of a plurality of surfaces facing the first direction A.

さらにダイパッド３は、第１面Ｆ１と反対側に位置し下方を向いている第６面Ｆ６を有している。さらにダイパッド３は、例えば第１方向Ａおよび第３方向Ｃに沿って延びており第２方向Ｂに向いた第３面Ｆ３を有している。第１面Ｆ１および第３面Ｆ３は、例えば第３方向Ｃに沿って延びる１辺を共有している。第６面Ｆ６および第３面Ｆ３は、例えば第３方向Ｃに沿って延びる１辺を共有している。第１面Ｆ１と第６面Ｆ６とは、例えば第３面Ｆ３を介して接続されている。第１面Ｆ１は、例えば第３面Ｆ３よりも上方に配置されている。 Further, the die pad 3 has a sixth surface F6 that is located on the opposite side of the first surface F1 and faces downward. Further, the die pad 3 has a third surface F3 extending along, for example, the first direction A and the third direction C and facing the second direction B. The first surface F1 and the third surface F3 share one side extending along the third direction C, for example. The sixth surface F6 and the third surface F3 share, for example, one side extending along the third direction C. The first surface F1 and the sixth surface F6 are connected via, for example, the third surface F3. The first surface F1 is arranged above, for example, the third surface F3.

図１に示されるように、第１フレーム部２ａにおいて、第１面Ｆ１は後述する固定部材５と接触している部分を有している。好ましくは、第３面Ｆ３は固定部材５と接触している部分を有している。第６面Ｆ６は、後述する封止体４の薄肉部４ａと接触している部分を有している。 As shown in FIG. 1, in the first frame portion 2a, the first surface F1 has a portion in contact with the fixing member 5 described later. Preferably, the third surface F3 has a portion in contact with the fixing member 5. The sixth surface F6 has a portion in contact with the thin-walled portion 4a of the sealing body 4, which will be described later.

図１および図２に示されるように、第２フレーム部２ｂは、第１フレーム部２ａとは別体である。第２フレーム部２ｂの一部は封止体４に覆われており、第２フレーム部２ｂの残部は封止体４の外部に露出されている。第２フレーム部２ｂの上記一部は、ダイパッド３と距離を隔てて配置されている。第２フレーム部２ｂの上記一部は、第２方向Ｂおよび第３方向Ｃに沿って延びており下方を向いた第２面Ｆ２を有している。第２面Ｆ２は、例えば第１面Ｆ１よりも上方に配置されている。第２面Ｆ２は、例えば上記第１方向Ａにおいて第１面Ｆ１と重ならない位置に配置されている。第２フレーム部２ｂの第２面Ｆ２と反対側に位置し上方を向いた面上には、例えば半導体素子１ｂが搭載されている。半導体素子１ｂは、導電性接着剤６ｂを介して第２フレーム部２ｂに接続されている。第２フレーム部２ｂは、いわゆるリードフレームとして構成されている。第２フレーム部２ｂを構成する材料は、導電性を有する任意の材料であればよいが、例えばＣｕまたはＡｌを含む。 As shown in FIGS. 1 and 2, the second frame portion 2b is separate from the first frame portion 2a. A part of the second frame portion 2b is covered with the sealing body 4, and the rest of the second frame portion 2b is exposed to the outside of the sealing body 4. The part of the second frame portion 2b is arranged at a distance from the die pad 3. The part of the second frame portion 2b has a second surface F2 extending along the second direction B and the third direction C and facing downward. The second surface F2 is arranged above, for example, the first surface F1. The second surface F2 is arranged at a position that does not overlap with the first surface F1 in the first direction A, for example. For example, a semiconductor element 1b is mounted on a surface of the second frame portion 2b that is located on the opposite side of the second surface F2 and faces upward. The semiconductor element 1b is connected to the second frame portion 2b via the conductive adhesive 6b. The second frame portion 2b is configured as a so-called lead frame. The material constituting the second frame portion 2b may be any material having conductivity, and includes, for example, Cu or Al.

図１に示されるように、パワー半導体装置１００は、例えばリードフレームとして構成されている第２フレーム部２ｂの他に、リードフレームとして構成されていない第２フレーム部２ｃをさらに備えている。第２フレーム部２ｃは、第１フレーム部２ａとは別体である。なお、本明細書では、ダイパッド３を含む第１フレーム部２ａとは別体であり、かつ封止体４を形成する工程において金型２１，２０（図５参照）に固定されるフレーム部を第２フレーム部と総称する。第２フレーム部２ｃは、例えば第２フレーム部２ｂとは別体である。第２フレーム部２ｃは、上記第１方向Ａにおいて第２フレーム部２ｂと重ならないように配置されている。なお、第２フレーム部２ｃは、第２フレーム部２ｂと一体であってもよい。 As shown in FIG. 1, the power semiconductor device 100 further includes, for example, a second frame portion 2b configured as a lead frame and a second frame portion 2c not configured as a lead frame. The second frame portion 2c is separate from the first frame portion 2a. In this specification, the frame portion that is separate from the first frame portion 2a including the die pad 3 and is fixed to the molds 21 and 20 (see FIG. 5) in the step of forming the sealing body 4 is used. Collectively referred to as the second frame portion. The second frame portion 2c is separate from, for example, the second frame portion 2b. The second frame portion 2c is arranged so as not to overlap with the second frame portion 2b in the first direction A. The second frame portion 2c may be integrated with the second frame portion 2b.

第２フレーム部２ｃの一部は封止体４に覆われており、第２フレーム部２ｃの残部は封止体４の外部に露出されている。第２フレーム部２ｃの上記一部は、屈曲部２ｄを含む。 A part of the second frame portion 2c is covered with the sealing body 4, and the rest of the second frame portion 2c is exposed to the outside of the sealing body 4. The above-mentioned part of the second frame portion 2c includes a bent portion 2d.

第２フレーム部２ｃの屈曲部２ｄは、第１方向Ａおよび第３方向Ｃに沿って延びており第２方向Ｂとは反対方向を向いた第４面Ｆ４を有している。第４面Ｆ４は、第３面Ｆ３と向かい合うように配置されている。 The bent portion 2d of the second frame portion 2c has a fourth surface F4 extending along the first direction A and the third direction C and facing the direction opposite to the second direction B. The fourth surface F4 is arranged so as to face the third surface F3.

図１に示されるように、第２フレーム部２ｃの屈曲部２ｄは、例えば第２面Ｆ２と向かい合うように、第２面Ｆ２よりも下方に配置された第７面Ｆ７を有している。第７面Ｆ７は、上記第２方向Ｂおよび第３方向Ｃに沿って延びており上方を向いている。屈曲部２ｄは、ダイパッド３と距離を隔てて配置されている。第７面Ｆ７および第４面Ｆ４は、例えば第３方向Ｃに沿って延びる１辺を共有している。第７面Ｆ７は、例えば第４面Ｆ４よりも上方に配置されている。 As shown in FIG. 1, the bent portion 2d of the second frame portion 2c has a seventh surface F7 arranged below the second surface F2 so as to face, for example, the second surface F2. The seventh surface F7 extends along the second direction B and the third direction C and faces upward. The bent portion 2d is arranged at a distance from the die pad 3. The seventh surface F7 and the fourth surface F4 share, for example, one side extending along the third direction C. The seventh surface F7 is arranged above, for example, the fourth surface F4.

図１に示されるように、第２フレーム部２ｂの第２面Ｆ２は後述する固定部材５と接触している部分を有している。好ましくは、第２フレーム部２ｃの第４面Ｆ４が固定部材５と接触している部分を有している。より好ましくは、第２フレーム部２ｃの第７面Ｆ７が固定部材５と接触している部分を有している。図２に示されるように、第２フレーム部２ｃの第４面Ｆ４および第７面Ｆ７は、例えば固定部材５において第３方向Ｃの中央部と接触している。 As shown in FIG. 1, the second surface F2 of the second frame portion 2b has a portion in contact with the fixing member 5 described later. Preferably, the fourth surface F4 of the second frame portion 2c has a portion in contact with the fixing member 5. More preferably, the seventh surface F7 of the second frame portion 2c has a portion in contact with the fixing member 5. As shown in FIG. 2, the fourth surface F4 and the seventh surface F7 of the second frame portion 2c are in contact with the central portion in the third direction C, for example, in the fixing member 5.

図１に示されるように、固定部材５は、ダイパッド３と第２フレーム部２ｂとに嵌め合されている。ここで、固定部材５がダイパッド３と第２フレーム部２ｂとに嵌め合されているとは、少なくとも第１方向Ａにおいて嵌め合されている状態、すなわち、少なくともダイパッド３の第１面Ｆ１および第２フレーム部２ｂの第２面Ｆ２に固定部材５が接触している状態を指す。固定部材５は、ダイパッド３と第２フレーム部２ｂとの間に配置され、かつ各々に接続されている。固定部材５は、ダイパッド３の第１面Ｆ１および第２フレーム部２ｂの第２面Ｆ２と接触している。図３に示されるように、固定部材５は、ダイパッド３の第１面Ｆ１と接触している第８面Ｆ８と、第２フレーム部２ｂの第２面Ｆ２と接触している第９面Ｆ９とを有している。第８面Ｆ８および第９面Ｆ９は、第２方向Ｂおよび第３方向Ｃに沿って延びている。第８面Ｆ８は、例えば第９面Ｆ９よりも下方に配置されている。 As shown in FIG. 1, the fixing member 5 is fitted to the die pad 3 and the second frame portion 2b. Here, the fact that the fixing member 5 is fitted to the die pad 3 and the second frame portion 2b means that the fixing member 5 is fitted to the die pad 3 and the second frame portion 2b at least in the first direction A, that is, at least the first surface F1 and the first surface F1 of the die pad 3. 2 Refers to a state in which the fixing member 5 is in contact with the second surface F2 of the frame portion 2b. The fixing member 5 is arranged between the die pad 3 and the second frame portion 2b, and is connected to each of them. The fixing member 5 is in contact with the first surface F1 of the die pad 3 and the second surface F2 of the second frame portion 2b. As shown in FIG. 3, the fixing member 5 has an eighth surface F8 in contact with the first surface F1 of the die pad 3 and a ninth surface F9 in contact with the second surface F2 of the second frame portion 2b. And have. The eighth surface F8 and the ninth surface F9 extend along the second direction B and the third direction C. The eighth surface F8 is arranged below, for example, the ninth surface F9.

好ましくは、図１に示されるように、固定部材５は、ダイパッド３と第２フレーム部２ｂ，２ｃとに嵌め合されている。固定部材５は、ダイパッド３の第３面Ｆ３および第２フレーム部２ｃの屈曲部２ｄの第４面Ｆ４に接触している。図３に示されるように、固定部材５は、ダイパッド３の第３面Ｆ３と接触している第１０面Ｆ１０と、第２フレーム部２ｃの第４面Ｆ４と接触している第１１面Ｆ１１とを有している。第１０面Ｆ１０および第１１面Ｆ１１は、第１方向Ａおよび第３方向Ｃに沿って延びている。 Preferably, as shown in FIG. 1, the fixing member 5 is fitted to the die pad 3 and the second frame portions 2b and 2c. The fixing member 5 is in contact with the third surface F3 of the die pad 3 and the fourth surface F4 of the bent portion 2d of the second frame portion 2c. As shown in FIG. 3, the fixing member 5 has a tenth surface F10 in contact with the third surface F3 of the die pad 3 and an eleventh surface F11 in contact with the fourth surface F4 of the second frame portion 2c. And have. The tenth plane F10 and the eleventh plane F11 extend along the first direction A and the third direction C.

好ましくは、図１に示されるように、固定部材５は、第２フレーム部２ｃの屈曲部２ｄの第７面Ｆ７に接触している。図３に示されるように、固定部材５は、屈曲部２ｄの第７面Ｆ７に接触している第１２面Ｆ１２を有している。第１２面Ｆ１２は、第２方向Ｂおよび第３方向Ｃに沿って延びている。 Preferably, as shown in FIG. 1, the fixing member 5 is in contact with the seventh surface F7 of the bent portion 2d of the second frame portion 2c. As shown in FIG. 3, the fixing member 5 has a twelfth surface F12 in contact with the seventh surface F7 of the bent portion 2d. The twelfth surface F12 extends along the second direction B and the third direction C.

図３に示されるように、固定部材５は、段差部５ａ，５ｂを有している。段差部５ａ，５ｂは、第２方向Ｂにおいて互いに距離を隔てて配置されている。段差部５ａは、第８面Ｆ８および第１０面Ｆ１０を有している。第８面Ｆ８および第１０面Ｆ１０は、例えば第３方向Ｃに沿って延びる１辺を共有している。段差部５ｂは、第１１面Ｆ１１および第１２面Ｆ１２を有している。第１１面Ｆ１１および第１２面Ｆ１２は、例えば第３方向Ｃに沿って延びる１辺を共有している。 As shown in FIG. 3, the fixing member 5 has stepped portions 5a and 5b. The stepped portions 5a and 5b are arranged at a distance from each other in the second direction B. The step portion 5a has an eighth surface F8 and a tenth surface F10. The eighth surface F8 and the tenth surface F10 share, for example, one side extending along the third direction C. The step portion 5b has an eleventh surface F11 and a twelfth surface F12. The eleventh surface F11 and the twelfth surface F12 share one side extending along the third direction C, for example.

固定部材５は、第９面Ｆ９とは反対側に位置し、第１方向Ａと反対方向に向いている第５面Ｆ５を有している。第５面Ｆ５は、ダイパッド３および第２フレーム部２ｂ，２ｃのいずれとも接触しておらず、封止体４と接触している。第５面Ｆ５は、第１０面Ｆ１０と第１１面Ｆ１１とを接続している。言い換えると、段差部５ａ，５ｂは、第２方向Ｂにおいて第５面Ｆ５を挟むように配置されている。第５面Ｆ５の面積は、第９面Ｆ９の面積よりも小さい。固定部材５の第３方向Ｃに垂直な断面形状は、例えばＴ字状である。第５面Ｆ５は、例えばダイパッド３の第６面Ｆ６よりも下方に突出しておらず、例えば第６面Ｆ６と同一面を成すように配置されている。 The fixing member 5 has a fifth surface F5 that is located on the side opposite to the ninth surface F9 and faces in the direction opposite to the first direction A. The fifth surface F5 is not in contact with either the die pad 3 or the second frame portions 2b and 2c, but is in contact with the sealing body 4. The fifth surface F5 connects the tenth surface F10 and the eleventh surface F11. In other words, the step portions 5a and 5b are arranged so as to sandwich the fifth surface F5 in the second direction B. The area of the fifth surface F5 is smaller than the area of the ninth surface F9. The cross-sectional shape of the fixing member 5 perpendicular to the third direction C is, for example, T-shaped. The fifth surface F5 does not project downward from, for example, the sixth surface F6 of the die pad 3, and is arranged so as to form the same surface as, for example, the sixth surface F6.

固定部材５の段差部５ａの第２方向Ｂの長さＬ４は、例えば段差部５ａの第１方向Ａに沿った長さＬ８以上である。言い換えると、第８面Ｆ８の第２方向Ｂの長さＬ４は、第９面Ｆ９の第１方向Ａの長さＬ８以上である。固定部材５の段差部５ｂの第２方向Ｂに沿った長さＬ５は、例えば段差部５ｂの第１方向Ａに沿った長さＬ９以上である。言い換えると、第１２面Ｆ１２の第２方向Ｂの長さＬ５は、第１１面Ｆ１１の第１方向Ａの長さＬ９以上である。固定部材５の第８面Ｆ８の第２方向Ｂの長さＬ４、および第９面Ｆ９の第２方向Ｂの長さは、例えば後述するパワー半導体装置の製造方法の封止体４を形成する工程（Ｓ３０）において固定部材５が流動する第２方向の長さよりも長い。 The length L4 of the step portion 5a of the fixing member 5 in the second direction B is, for example, the length L8 or more along the first direction A of the step portion 5a. In other words, the length L4 of the eighth surface F8 in the second direction B is equal to or greater than the length L8 of the first direction A of the ninth surface F9. The length L5 of the stepped portion 5b of the fixing member 5 along the second direction B is, for example, a length L9 or more along the first direction A of the stepped portion 5b. In other words, the length L5 of the 12th surface F12 in the second direction B is equal to or greater than the length L9 of the first direction A of the 11th surface F11. The length L4 of the eighth surface F8 of the fixing member 5 in the second direction B and the length of the second direction B of the ninth surface F9 form, for example, the sealing body 4 of the method for manufacturing a power semiconductor device described later. It is longer than the length in the second direction in which the fixing member 5 flows in the step (S30).

第８面Ｆ８の第２方向Ｂの長さＬ４と第１２面Ｆ１２の第２方向Ｂの長さＬ５との和は、例えば第５面Ｆ５の第２方向Ｂの長さＬ１０よりも短い。固定部材５において段差部５ａよりも上方に位置する部分の第１方向Ａの長さＬ６は、例えば段差部５ａの第１方向Ａに沿った長さＬ８以上である。固定部材５において段差部５ｂよりも上方に位置する部分の第１方向Ａの長さＬ７は、例えば段差部５ｂの第１方向Ａに沿った長さＬ９以上である。固定部材５において段差部５ａよりも上方に位置する部分の第１方向Ａの長さＬ６と段差部５ａの第１方向Ａに沿った長さＬ８との和は、例えば固定部材５において段差部５ｂよりも上方に位置する部分の第１方向Ａの長さＬ７と段差部５ｂの第１方向Ａに沿った長さＬ９との和と等しい。固定部材５の段差部５ａの第２方向Ｂの長さＬ４は、例えば固定部材５の段差部５ｂの第２方向Ｂに沿った長さＬ５以下である。 The sum of the length L4 of the eighth surface F8 in the second direction B and the length L5 of the second direction B of the twelfth surface F12 is shorter than, for example, the length L10 of the fifth surface F5 in the second direction B. The length L6 of the portion of the fixing member 5 located above the step portion 5a in the first direction A is, for example, the length L8 or more along the first direction A of the step portion 5a. The length L7 of the portion of the fixing member 5 located above the step portion 5b in the first direction A is, for example, the length L9 or more along the first direction A of the step portion 5b. The sum of the length L6 of the portion of the fixing member 5 located above the step portion 5a in the first direction A and the length L8 of the step portion 5a along the first direction A is, for example, the step portion in the fixing member 5. It is equal to the sum of the length L7 of the portion located above 5b in the first direction A and the length L9 of the step portion 5b along the first direction A. The length L4 of the step portion 5a of the fixing member 5 in the second direction B is, for example, the length L5 or less of the step portion 5b of the fixing member 5 along the second direction B.

固定部材５において、ダイパッド３および第２フレーム部２ｂ，２ｃと接触していない全面は、封止体４と接触している。固定部材５は、パワー半導体素子１ａ、半導体素子１ｂ、導電性接着剤６ａ，６ｂ、およびワイヤ７ａ，７ｂの各々と接触していない。 In the fixing member 5, the entire surface that is not in contact with the die pad 3 and the second frame portions 2b and 2c is in contact with the sealing body 4. The fixing member 5 is not in contact with each of the power semiconductor element 1a, the semiconductor element 1b, the conductive adhesives 6a and 6b, and the wires 7a and 7b.

固定部材５を構成する材料は、第１フレーム部２ａを構成する材料よりも導電率の低い材料であり、好ましくはいわゆる絶縁性材料であり、例えばガラスエポキシなどの樹脂材料、またはアルミナ（Ａｌ２Ｏ３）等のセラミックス材料を含む。好ましくは、固定部材５を構成する材料は、封止体４を構成する材料よりも曲げ弾性率が高い。固定部材５は、ダイパッド３および第２フレーム部２ｂと接続される際にも、固体である。 The material constituting the fixing member 5 is a material having a lower conductivity than the material constituting the first frame portion 2a, preferably a so-called insulating material, for example, a resin material such as glass epoxy, or alumina (Al 2). Includes ceramic materials such as O 3 ). Preferably, the material constituting the fixing member 5 has a higher flexural modulus than the material constituting the sealing body 4. The fixing member 5 is also solid when connected to the die pad 3 and the second frame portion 2b.

図１に示されるように、封止体４は、パワー半導体素子１ａ、半導体素子１ｂ、ダイパッド３を含む第１フレーム部２ａの上記一部、第２フレーム部２ｂ，２ｃの上記一部、固定部材５、導電性接着剤６ａ，６ｂおよびワイヤ７ａ，７ｂを覆っている。封止体４は、ダイパッド３の第６面Ｆ６と接触しており、第６面Ｆ６よりも下方に配置されている薄肉部４ａを含む。薄肉部４ａの第１方向Ａの厚み、すなわちダイパッド３の第６面Ｆ６と封止体４の下面との間の距離Ｌ３（図１参照）は、第１フレーム部２ａと封止体４の下面との間の上記第１方向Ａの最短距離に等しい。封止体４を構成する材料は、電気的絶縁性を有するとともに、所定の条件下で流動性を有する任意の材料であればよいが、例えばセラミックフィラー入りのエポキシ樹脂を含む。 As shown in FIG. 1, the sealing body 4 is fixed to the above-mentioned part of the first frame portion 2a including the power semiconductor element 1a, the semiconductor element 1b, and the die pad 3, and the above-mentioned part of the second frame portions 2b and 2c. It covers the member 5, the conductive adhesives 6a and 6b, and the wires 7a and 7b. The sealing body 4 includes a thin portion 4a that is in contact with the sixth surface F6 of the die pad 3 and is arranged below the sixth surface F6. The thickness of the thin portion 4a in the first direction A, that is, the distance L3 (see FIG. 1) between the sixth surface F6 of the die pad 3 and the lower surface of the sealing body 4 is the thickness of the first frame portion 2a and the sealing body 4. It is equal to the shortest distance in the first direction A from the lower surface. The material constituting the sealing body 4 may be any material having electrical insulating properties and fluidity under predetermined conditions, and includes, for example, an epoxy resin containing a ceramic filler.

導電性接着剤６ａ，６ｂを構成する材料は、導電性を有する材料を含み、例えばはんだまたは銀ペーストを含む。ワイヤ７ａ，７ｂを構成する材料は、導電性を有する材料を含み、例えば金（Ａｕ）またはＡｌを含む。 The material constituting the conductive adhesives 6a and 6b includes a material having conductivity, and includes, for example, solder or silver paste. The material constituting the wires 7a and 7b includes a material having conductivity, and includes, for example, gold (Au) or Al.

図１に示されるように、封止体４の下面は放熱グリース１１を介して放熱部材１２と接続されていてもよい。放熱グリース１１および放熱部材１２を構成する各材料は、封止体４を構成する材料よりも熱伝導率が高い材料を含む。放熱部材１２を構成する材料は、例えばＡｌを含む。 As shown in FIG. 1, the lower surface of the sealing body 4 may be connected to the heat radiating member 12 via the heat radiating grease 11. Each material constituting the heat radiating grease 11 and the heat radiating member 12 includes a material having a higher thermal conductivity than the material constituting the sealing body 4. The material constituting the heat radiating member 12 contains, for example, Al.

なお、パワー半導体装置１００は、少なくとも１つのパワー半導体素子１ａ、第１フレーム部２ａ、第２フレーム部２ｂ、ダイパッド３および固定部材５を備えていればよい。図２に示されるように、パワー半導体装置１００は、第１方向Ａおよび第２方向Ｂに交差する第３方向Ｃにおいて互いに距離を隔てて配置された、複数のパワー半導体素子１ａ、複数の第１フレーム部２ａ、複数の第２フレーム部２ｂ、および複数のダイパッド３を備えていてもよい。また、パワー半導体装置１００は、第３方向Ｃにおいて互いに距離を隔てて配置された複数の固定部材５を備えていてもよい。この場合、複数のパワー半導体素子１ａ、複数の第１フレーム部２ａ、複数の第２フレーム部２ｂ、複数のダイパッド３、および複数の固定部材５の各々は、第３方向Ｃに垂直な断面において図１に示される構成と同等の構成を備えていればよい。 The power semiconductor device 100 may include at least one power semiconductor element 1a, a first frame portion 2a, a second frame portion 2b, a die pad 3, and a fixing member 5. As shown in FIG. 2, the power semiconductor device 100 includes a plurality of power semiconductor elements 1a and a plurality of power semiconductor elements 1a arranged at a distance from each other in a third direction C intersecting the first direction A and the second direction B. One frame portion 2a, a plurality of second frame portions 2b, and a plurality of die pads 3 may be provided. Further, the power semiconductor device 100 may include a plurality of fixing members 5 arranged at a distance from each other in the third direction C. In this case, each of the plurality of power semiconductor elements 1a, the plurality of first frame portions 2a, the plurality of second frame portions 2b, the plurality of die pads 3, and the plurality of fixing members 5 have a cross section perpendicular to the third direction C. It suffices to have a configuration equivalent to the configuration shown in FIG.

＜パワー半導体装置の製造方法＞
図４に示されるように、パワー半導体装置１００の製造方法では、まずパワー半導体素子１ａ、第１フレーム部２ａ、第２フレーム部２ｂ，２ｃ、および固定部材５が準備される（工程（Ｓ１０））。 <Manufacturing method of power semiconductor devices>
As shown in FIG. 4, in the method of manufacturing the power semiconductor device 100, first, the power semiconductor element 1a, the first frame portion 2a, the second frame portions 2b, 2c, and the fixing member 5 are prepared (step (S10)). ).

ダイパッド３を含む第１フレーム部２ａは、例えば板状の金属部材がエッチングまたは打ち抜きにより成形された後、該成形体が曲げ金型を用いた曲げ加工されることにより、準備される。第２フレーム部２ｂは、例えば板状の金属部材がエッチングまたは打ち抜きにより成形されることにより、準備される。屈曲部２ｄを含む第２フレーム部２ｃは、例えば板状の金属部材がエッチングまたは打ち抜きにより成形された後、該成形体が曲げ金型を用いた曲げ加工されることにより、準備される。パワー半導体素子１ａは、準備された第１フレーム部２ａのダイパッド３の第１面Ｆ１上に、導電性接着剤６ａにより接着され搭載される。半導体素子１ｂは、準備された第２フレーム部２ｂの上記第３面Ｆ３とは反対側に位置する面上に、導電性接着剤６ｂにより接着され搭載される。 The first frame portion 2a including the die pad 3 is prepared, for example, by molding a plate-shaped metal member by etching or punching, and then bending the molded body using a bending die. The second frame portion 2b is prepared, for example, by forming a plate-shaped metal member by etching or punching. The second frame portion 2c including the bent portion 2d is prepared, for example, by molding a plate-shaped metal member by etching or punching, and then bending the molded body using a bending die. The power semiconductor element 1a is bonded and mounted on the first surface F1 of the die pad 3 of the prepared first frame portion 2a with a conductive adhesive 6a. The semiconductor element 1b is bonded and mounted by the conductive adhesive 6b on a surface of the prepared second frame portion 2b located on the side opposite to the third surface F3.

固定部材５は、例えば圧縮成形または押出し成形などにより、図３に示される構造に成形されたものが準備される。 As the fixing member 5, one formed into the structure shown in FIG. 3 is prepared by, for example, compression molding or extrusion molding.

次に、固定部材５により、ダイパッド３と第２フレーム部２ｂとが接続される（工程（Ｓ２０））。固定部材５は、例えば相対的な位置関係がパワー半導体装置１００におけるそれと同等となるように配置されたダイパッド３および第２フレーム部２ｂに対して、第３方向Ｃから挿入される。これにより、固定部材５は、ダイパッド３および第２フレーム部２ｂと嵌め合される。 Next, the die pad 3 and the second frame portion 2b are connected by the fixing member 5 (step (S20)). The fixing member 5 is inserted from the third direction C into the die pad 3 and the second frame portion 2b arranged so that the relative positional relationship is equivalent to that in the power semiconductor device 100, for example. As a result, the fixing member 5 is fitted with the die pad 3 and the second frame portion 2b.

固定部材５によりダイパッド３と第２フレーム部２ｂとが接続された後、パワー半導体素子１ａと第１フレーム部２ａとを接続するワイヤ７ａ、パワー半導体素子１ａと半導体素子１ｂとを接続するワイヤ７ｂ、および半導体素子１ｂと第２フレーム部２ｂとを接続するワイヤ７ｃが形成される。 After the die pad 3 and the second frame portion 2b are connected by the fixing member 5, the wire 7a connecting the power semiconductor element 1a and the first frame portion 2a, and the wire 7b connecting the power semiconductor element 1a and the semiconductor element 1b are connected. , And a wire 7c that connects the semiconductor element 1b and the second frame portion 2b is formed.

次に、封止体４が形成される（工程（Ｓ３０））。封止体４は、例えばコンプレッションモールド法により形成される。 Next, the sealing body 4 is formed (step (S30)). The sealing body 4 is formed by, for example, a compression molding method.

本工程（Ｓ３０）では、まず、上金型２１、下金型２０およびインサートキャビティ２２が準備される。次に、先の工程（Ｓ２０）で固定部材５により接続された第１フレーム部２ａおよび第２フレーム部２ｂ，２ｃは、上金型２１および下金型２０により型締めされる。このとき、インサートキャビティ２２は、ダイパッド３よりも下方に配置されている。つまり、パワー半導体素子１ａ、半導体素子１ｂ、ダイパッド３を含む第１フレーム部２ａの一部、第２フレーム部２ｂ，２ｃの一部、固定部材５、導電性接着剤６ａ，６ｂおよびワイヤ７ａ，７ｂは、上金型２１、下金型２０およびインサートキャビティ２２に囲まれた空間内に配置されている。なお、上金型２１および下金型２０には、上記空間内の空気を外部に排気するための溝状のエアベント２３ａ，２３ｂが配置されている。 In this step (S30), first, the upper mold 21, the lower mold 20, and the insert cavity 22 are prepared. Next, the first frame portion 2a and the second frame portions 2b, 2c connected by the fixing member 5 in the previous step (S20) are molded by the upper mold 21 and the lower mold 20. At this time, the insert cavity 22 is arranged below the die pad 3. That is, a part of the first frame portion 2a including the power semiconductor element 1a, the semiconductor element 1b, and the die pad 3, a part of the second frame portions 2b, 2c, the fixing member 5, the conductive adhesives 6a, 6b, and the wire 7a, The 7b is arranged in a space surrounded by the upper mold 21, the lower mold 20, and the insert cavity 22. The upper mold 21 and the lower mold 20 are provided with groove-shaped air vents 23a and 23b for exhausting the air in the space to the outside.

次に、図５に示されるように、ダイパッド３よりも下方に配置されており、かつ封止体４となるべき流動性材料４ｂ（例えばモールド樹脂）を搭載したインサートキャビティ２２が、上方に押し上げられる。これにより、上記流動性材料４ｂは、上金型２１、下金型２０およびインサートキャビティ２２によって囲まれた空間内を、例えば図５中の矢印Ｒ１に沿って流動する。このような方法で封止体４が形成されることにより、パワー半導体装置１００が製造される。 Next, as shown in FIG. 5, the insert cavity 22 arranged below the die pad 3 and equipped with the fluid material 4b (for example, mold resin) to be the sealing body 4 is pushed upward. Be done. As a result, the fluid material 4b flows in the space surrounded by the upper mold 21, the lower mold 20, and the insert cavity 22, for example, along the arrow R1 in FIG. The power semiconductor device 100 is manufactured by forming the sealing body 4 in this way.

＜作用効果＞
従来のパワー半導体装置は、以下のような理由により、ダイパッドと放熱部材との間の電気的絶縁性および放熱性を両立することが困難であった。 <Effect>
In the conventional power semiconductor device, it is difficult to achieve both electrical insulation and heat dissipation between the die pad and the heat radiating member for the following reasons.

例えば、図２７に示される従来のパワー半導体装置２００は図１に示される固定部材５を備えていないため、ダイパッド３および第２フレーム部２ｂの相対的な位置関係が制限されていない状態で封止体４が形成される。図２８に示されるように、このような封止体４が例えばコンプレッションモールド法により形成される場合には、第１フレーム部２ａにおいて金型に固定されている部分から離れているダイパッド３は流動性材料４ｂの流動に伴い上方へ大きく曲げられやすく、ダイパッド３の下面（第６面Ｆ６）と封止体４の下面との間の上記距離Ｌ３はその設計値よりも長くなる。当該距離Ｌ３は、ダイパッド３と放熱部材１２との間の電気的絶縁性および放熱性が要求仕様を満足し得るように設計されている。よって、ダイパッド３の変形に伴い当該距離Ｌ３が設計値よりも長くなると要求仕様に対し放熱性が低下し得る。従来のパワー半導体装置２００は、上記放熱性について要求仕様満足できないため、パワー半導体素子１ａの発熱量を抑えるために通電可能な電流量を抑える必要がある。 For example, since the conventional power semiconductor device 200 shown in FIG. 27 does not include the fixing member 5 shown in FIG. 1, the die pad 3 and the second frame portion 2b are sealed in an unrestricted relative positional relationship. The stop body 4 is formed. As shown in FIG. 28, when such a sealing body 4 is formed by, for example, a compression molding method, the die pad 3 separated from the portion fixed to the mold in the first frame portion 2a flows. The distance L3 between the lower surface of the die pad 3 (sixth surface F6) and the lower surface of the sealing body 4 is longer than the design value because the material 4b is easily bent upward with the flow of the material 4b. The distance L3 is designed so that the electrical insulation and heat dissipation between the die pad 3 and the heat radiating member 12 can satisfy the required specifications. Therefore, if the distance L3 becomes longer than the design value due to the deformation of the die pad 3, the heat dissipation property may decrease with respect to the required specifications. Since the conventional power semiconductor device 200 cannot satisfy the required specifications for heat dissipation, it is necessary to suppress the amount of current that can be energized in order to suppress the amount of heat generated by the power semiconductor element 1a.

また、上述のように、特開平５−３０４２３１号公報に記載の半導体装置では、ペースト状の放熱部材がダイパッドと第２フレーム部とを連設している。そのため、放熱部材とダイパッドおよび第２フレーム部とが接続される際に、例えば放熱部材が収縮することに伴うダイパッドの変形を抑制するのが難しいという問題があった。 Further, as described above, in the semiconductor device described in JP-A-5-304231, a paste-like heat radiating member is provided with a die pad and a second frame portion in series. Therefore, when the heat radiating member is connected to the die pad and the second frame portion, there is a problem that it is difficult to suppress the deformation of the die pad due to the contraction of the heat radiating member, for example.

これに対し、パワー半導体装置１００は、パワー半導体素子１ａと、パワー半導体素子１ａを搭載しているダイパッド３を有する第１フレーム部２ａと、ダイパッド３と距離を隔てて配置されている第２フレーム部２ｂと、ダイパッド３と第２フレーム部２ｂとに嵌め合されている固定部材５と、少なくともパワー半導体素子１ａ、ダイパッド３およびダイパッド３と固定部材５との接続部分を封止する封止体４とを備える。 On the other hand, the power semiconductor device 100 has a power semiconductor element 1a, a first frame portion 2a having a die pad 3 on which the power semiconductor element 1a is mounted, and a second frame arranged at a distance from the die pad 3. A sealing body that seals a portion 2b, a fixing member 5 fitted to the die pad 3 and the second frame portion 2b, and at least a connection portion between the power semiconductor element 1a, the die pad 3, and the die pad 3 and the fixing member 5. 4 and.

つまり、パワー半導体装置１００では、封止体４により封止される前に、固形の固定部材５がダイパッド３と第２フレーム部２ｂとに嵌め合されている。そのため、当該嵌め合されることに伴うダイパッド３の変形量は、ペースト状の放熱部材が収縮することに伴うダイパッドの変形量よりも抑制され得る。さらに、ダイパッド３と第２フレーム部２ｂ，２ｃとの間の相対的な位置の変化が固形の固定部材５により制限された状態で、封止体４が形成され得る。そのため、パワー半導体装置１００では、従来のパワー半導体装置と比べて、ダイパッド３の変形がより効果的に抑制されている。つまり、ダイパッド３の第６面Ｆ６と封止体４の下面との間の距離Ｌ３、すなわち封止体４の薄肉部４ａの第１方向Ａの厚みのばらつきが抑制されている。その結果、パワー半導体装置１００は、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されており、信頼性が向上されている。 That is, in the power semiconductor device 100, the solid fixing member 5 is fitted to the die pad 3 and the second frame portion 2b before being sealed by the sealing body 4. Therefore, the amount of deformation of the die pad 3 due to the fitting can be suppressed more than the amount of deformation of the die pad due to the shrinkage of the paste-like heat radiating member. Further, the sealing body 4 can be formed in a state where the relative position change between the die pad 3 and the second frame portions 2b and 2c is restricted by the solid fixing member 5. Therefore, in the power semiconductor device 100, the deformation of the die pad 3 is more effectively suppressed as compared with the conventional power semiconductor device. That is, the variation in the thickness L3 between the sixth surface F6 of the die pad 3 and the lower surface of the sealing body 4, that is, the thickness of the thin portion 4a of the sealing body 4 in the first direction A is suppressed. As a result, the power semiconductor device 100 has achieved both electrical insulation and heat dissipation as compared with the conventional power semiconductor device, and the reliability is improved.

また、図２８に示されるように、従来のパワー半導体装置において封止体４がコンプレッションモールド法により形成される場合には、封止体４となるべき流動性材料４ｂの流れは第２方向Ｂにおいてダイパッド３を挟むように形成されてダイパッド３の上方で合流する。この場合、流動性材料４ｂが最後に充填される位置（最終充填位置）は、パワー半導体素子１ａの上方に配置される。最終充填位置には、金型内の空気および流動性材料４ｂの揮発成分が溜まることにより、流動性材料４ｂが充填されない未充填部２５ａが比較的大きく形成されるという問題があった。このようなパワー半導体装置では、封止体４により実現されるべき電気的絶縁性が未充填部２５ａの存在により損なわれているため、信頼性が保証される期間が短くなるという問題がある。 Further, as shown in FIG. 28, when the sealing body 4 is formed by the compression molding method in the conventional power semiconductor device, the flow of the fluid material 4b to be the sealing body 4 flows in the second direction B. Is formed so as to sandwich the die pad 3 and joins above the die pad 3. In this case, the position where the fluid material 4b is finally filled (final filling position) is arranged above the power semiconductor element 1a. At the final filling position, there is a problem that the unfilled portion 25a, which is not filled with the fluid material 4b, is formed relatively large due to the accumulation of air in the mold and the volatile components of the fluid material 4b. In such a power semiconductor device, since the electrical insulation property to be realized by the sealing body 4 is impaired by the presence of the unfilled portion 25a, there is a problem that the period for which reliability is guaranteed is shortened.

これに対し、パワー半導体装置１００では、流動性材料４ｂの流れが固定部材５により制限される。そのため、パワー半導体素子１ａが第２方向Ｂにおいてパワー半導体装置１００の中央部に配置される場合には、パワー半導体素子１ａよりも第２方向Ｂにおいて固定部材５が配置されている側（第２フレーム部２ｂ側）で流動性材料４ｂが流れ得る領域は、パワー半導体素子１ａよりも第２方向Ｂにおいて固定部材５が配置されていない側（第１フレーム部２ａ側）で流動性材料４ｂが流れ得る領域よりも狭くなる。その結果、当該パワー半導体装置１００での上記最終充填位置は、エアベント２３ａ，２３ｂに面している領域とされる。その結果、パワー半導体装置１００は、図２７〜図２９に示される従来のパワー半導体装置２００と比べて、金型２０，２１内に残留する空気量が抑制されており、未充填部２５ｂの発生が抑制されている。その結果、パワー半導体装置１００は、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されている。 On the other hand, in the power semiconductor device 100, the flow of the fluid material 4b is restricted by the fixing member 5. Therefore, when the power semiconductor element 1a is arranged in the central portion of the power semiconductor device 100 in the second direction B, the side where the fixing member 5 is arranged in the second direction B from the power semiconductor element 1a (second). In the region where the fluid material 4b can flow on the frame portion 2b side), the fluid material 4b is located on the side (first frame portion 2a side) where the fixing member 5 is not arranged in the second direction B of the power semiconductor element 1a. It becomes narrower than the area where it can flow. As a result, the final filling position in the power semiconductor device 100 is a region facing the air vents 23a and 23b. As a result, in the power semiconductor device 100, the amount of air remaining in the molds 20 and 21 is suppressed as compared with the conventional power semiconductor device 200 shown in FIGS. 27 to 29, and the unfilled portion 25b is generated. Is suppressed. As a result, the power semiconductor device 100 is realized to have both electrical insulation and heat dissipation as compared with the conventional power semiconductor device.

上記パワー半導体装置１００を製造するために、実施の形態１に係るパワー半導体装置１００の製造方法は、パワー半導体素子１ａが搭載されたダイパッド３を有する第１フレーム部２ａと、第１フレーム部２ａとは別体である第２フレーム部２ｂと、第１フレーム部２ａおよび第２フレーム部２ｂとは別体であり、かつ成形されている固定部材５とを準備する工程（Ｓ１０）と、固定部材５によりダイパッド３と第２フレーム部２ｂとを接続する工程（Ｓ２０）と、接続する工程（Ｓ２０）の後、少なくともダイパッド３およびダイパッド３と固定部材５との接続部分を封止する封止体４を形成する工程（Ｓ３０）とを備える。 In order to manufacture the power semiconductor device 100, the method of manufacturing the power semiconductor device 100 according to the first embodiment is a first frame portion 2a having a die pad 3 on which the power semiconductor element 1a is mounted and a first frame portion 2a. The step (S10) of preparing the second frame portion 2b, which is a separate body from the above, and the fixing member 5 which is a separate body from the first frame portion 2a and the second frame portion 2b and is formed, and fixing. After the step (S20) of connecting the die pad 3 and the second frame portion 2b by the member 5 and the step of connecting (S20), at least the die pad 3 and the sealing portion for sealing the connecting portion between the die pad 3 and the fixing member 5 are sealed. It includes a step (S30) of forming the body 4.

このようにすれば、接続する工程（Ｓ２０）において、固形の固定部材５がダイパッド３と第２フレーム部２ｂとに嵌め合されることに伴うダイパッド３の変形量は、ペースト状の放熱部材が収縮することに伴うダイパッドの変形量よりも抑制され得る。さらに、封止体４を形成する工程（Ｓ３０）において、ダイパッド３と第２フレーム部２ｂ，２ｃとの間の相対的な位置の変化が固形の固定部材５により制限された状態で、封止体４が形成され得る。そのため、上記製造方法によれば、上述のように従来のパワー半導体装置と比べて、ダイパッド３の変形がより効果的に抑制されているパワー半導体装置１００を得ることが出来る。 In this way, in the connecting step (S20), the amount of deformation of the die pad 3 due to the solid fixing member 5 being fitted to the die pad 3 and the second frame portion 2b is determined by the paste-like heat radiating member. It can be suppressed more than the amount of deformation of the die pad due to contraction. Further, in the step of forming the sealing body 4 (S30), the sealing is performed in a state where the relative position change between the die pad 3 and the second frame portions 2b and 2c is restricted by the solid fixing member 5. Body 4 can be formed. Therefore, according to the above-mentioned manufacturing method, it is possible to obtain the power semiconductor device 100 in which the deformation of the die pad 3 is more effectively suppressed as compared with the conventional power semiconductor device as described above.

上記パワー半導体装置１００において、ダイパッド３は第１面Ｆ１を有している。第２フレーム部２ｂは第１面Ｆ１の向く第１方向Ａとは反対方向を向いた第２面Ｆ２を有している。パワー半導体素子１ａは第１面Ｆ１上に搭載されている。固定部材５は、ダイパッド３の第１面Ｆ１および第２フレーム部２ｂの第２面Ｆ２に接触している。 In the power semiconductor device 100, the die pad 3 has a first surface F1. The second frame portion 2b has a second surface F2 facing in the direction opposite to the first direction A in which the first surface F1 faces. The power semiconductor element 1a is mounted on the first surface F1. The fixing member 5 is in contact with the first surface F1 of the die pad 3 and the second surface F2 of the second frame portion 2b.

このようなパワー半導体装置１００を製造するために、上記パワー半導体装置の製造方法では、ダイパッド３はパワー半導体素子１ａが搭載されている第１面Ｆ１を有している。第２フレーム部２ｂは第２面Ｆ２を有している。接続する工程（Ｓ２０）では、第１面Ｆ１が第１方向Ａを向くとともに第２面Ｆ２が第１方向Ａとは反対方向を向くようにダイパッド３および第２フレーム部２ｂが配置され、かつ固定部材５が第１面Ｆ１および第２面Ｆ２に接触した状態とされる。 In order to manufacture such a power semiconductor device 100, in the above method for manufacturing a power semiconductor device, the die pad 3 has a first surface F1 on which the power semiconductor element 1a is mounted. The second frame portion 2b has a second surface F2. In the connecting step (S20), the die pad 3 and the second frame portion 2b are arranged so that the first surface F1 faces the first direction A and the second surface F2 faces the direction opposite to the first direction A. The fixing member 5 is in contact with the first surface F1 and the second surface F2.

このようにすれば、封止体４を形成する工程（Ｓ３０）において、ダイパッド３が流動性材料４ｂにより第１方向Ａに向いた力を受けたときにも、固定部材５がダイパッド３の第１方向Ａへの変形を阻害し得る。そのため、当該パワー半導体装置１００は、ダイパッド３の変形が抑制されているため、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されている。 In this way, in the step of forming the sealing body 4 (S30), even when the die pad 3 receives a force directed in the first direction A by the fluid material 4b, the fixing member 5 is the third die pad 3. It can inhibit the deformation in one direction A. Therefore, in the power semiconductor device 100, since the deformation of the die pad 3 is suppressed, both electrical insulation and heat dissipation are realized as compared with the conventional power semiconductor device.

また、上述のように、特開平５−３０４２３１号公報に記載の半導体装置では、ペースト状の放熱部材がワイヤの配設側とは異なる側においてダイパッドの下面と第２フレーム部の下面とを連設している。そのため、第１方向において、放熱部材の幅はダイパッドの下面と第２フレーム部の下面との間の距離よりも大きく設けられている必要がある。 Further, as described above, in the semiconductor device described in JP-A-5-304231, the lower surface of the die pad and the lower surface of the second frame portion are connected on a side where the paste-like heat radiating member is different from the wire arrangement side. It is set up. Therefore, in the first direction, the width of the heat radiating member needs to be larger than the distance between the lower surface of the die pad and the lower surface of the second frame portion.

これに対し、上記パワー半導体装置１００では、第１方向Ａにおいて、固定部材５の幅Ｌ１は、ダイパッド３の第６面Ｆ６と第２フレーム部２ｂの第２面Ｆ２との間の距離Ｌ２と等しくされ得る。つまり、上記パワー半導体装置１００の固定部材５は、特開平５−３０４２３１号公報に記載の半導体装置の放熱部材よりも小型化されながらも、該放熱部材よりもダイパッド３の変形を効果的に抑制し得る。その結果、パワー半導体装置１００は、従来の放熱部材を備える半導体装置と比べて、電気的絶縁性と放熱性との両立とともに、小型化が実現されている。 On the other hand, in the power semiconductor device 100, in the first direction A, the width L1 of the fixing member 5 is the distance L2 between the sixth surface F6 of the die pad 3 and the second surface F2 of the second frame portion 2b. Can be equal. That is, the fixing member 5 of the power semiconductor device 100 is smaller than the heat radiating member of the semiconductor device described in JP-A-5-304231, but more effectively suppresses the deformation of the die pad 3 than the heat radiating member. Can be. As a result, the power semiconductor device 100 has achieved both electrical insulation and heat dissipation as well as miniaturization as compared with the conventional semiconductor device provided with a heat radiating member.

上記パワー半導体装置１００において、ダイパッド３は第１方向Ａと交差する第２方向Ｂに向いた第３面Ｆ３をさらに有している。第２フレーム部２ｃは第２方向Ｂとは反対方向を向いた第４面Ｆ４をさらに有している。固定部材５は、ダイパッド３の第３面Ｆ３および第２フレーム部２ｃの第４面Ｆ４に接触している。 In the power semiconductor device 100, the die pad 3 further has a third surface F3 facing the second direction B intersecting the first direction A. The second frame portion 2c further has a fourth surface F4 facing in the direction opposite to the second direction B. The fixing member 5 is in contact with the third surface F3 of the die pad 3 and the fourth surface F4 of the second frame portion 2c.

このようなパワー半導体装置１００を製造するために、上記パワー半導体装置の製造方法では、ダイパッド３は第１面Ｆ１と交差する方向に延在する第３面Ｆ３を有している。第２フレーム部２ｂは第２面Ｆ２と交差する方向に延在する第４面Ｆ４を有している。接続する工程（Ｓ２０）では、第３面Ｆ３が第１方向Ａと交差する第２方向Ｂを向くとともに第４面Ｆ４が第２方向Ｂとは反対方向を向くようにダイパッド３および第２フレーム部２ｂが配置され、かつ固定部材５が第３面Ｆ３および第４面Ｆ４に接触した状態とされる。 In order to manufacture such a power semiconductor device 100, in the method for manufacturing a power semiconductor device, the die pad 3 has a third surface F3 extending in a direction intersecting the first surface F1. The second frame portion 2b has a fourth surface F4 extending in a direction intersecting the second surface F2. In the connecting step (S20), the die pad 3 and the second frame are oriented so that the third surface F3 faces the second direction B intersecting the first direction A and the fourth surface F4 faces the direction opposite to the second direction B. The portion 2b is arranged, and the fixing member 5 is in contact with the third surface F3 and the fourth surface F4.

このようにすれば、封止体４を形成する工程（Ｓ３０）において、固定部材５は第２方向Ｂへ押し流されることが防止されているため、固定部材５はより確実にダイパッド３の変形を抑制し得る。 By doing so, in the step (S30) of forming the sealing body 4, the fixing member 5 is prevented from being swept away in the second direction B, so that the fixing member 5 more reliably deforms the die pad 3. Can be suppressed.

上記パワー半導体装置１００は、固定部材５を構成する材料は、第１フレーム部２ａを構成する材料と比べて、導電率が低い。このようにすれば、リードフレームとして構成されている第１フレーム部２ａと第２フレーム部２ｂとが固定部材５を介して導通されることを抑制し得る。 In the power semiconductor device 100, the material constituting the fixing member 5 has a lower conductivity than the material constituting the first frame portion 2a. In this way, it is possible to prevent the first frame portion 2a and the second frame portion 2b, which are configured as lead frames, from being conducted with each other via the fixing member 5.

好ましくは、固定部材５を構成する材料は、封止体４を構成する材料よりも曲げ弾性率が高い。 Preferably, the material constituting the fixing member 5 has a higher flexural modulus than the material constituting the sealing body 4.

従来のパワー半導体装置では、一般的に封止体の構成材料の物性値によりパワー半導体装置全体の反り量が制御されている。これは、パワー半導体装置全体の反りが以下のような問題を引き起こすためである。例えば、パワー半導体装置全体が下方に凸状となるように大きく反っている場合には、封止体の下面が放熱部材に取り付けられる際に、パワー半導体装置に割れ等の異常が生じるという問題がある。また、パワー半導体装置全体が上方に凸状となるように大きく反っている場合には、封止体の下面が放熱部材に取り付けられる際に、該下面と放熱部材との間に隙間が生じ、パワー半導体装置に放熱性が悪化するという問題がある。また、例えば高温状態と低温状態とが繰り返されるような条件で使用された場合に反り量が大きく変化すると、パワー半導体素子に大きな応力が印加される。このような理由により、従来のパワー半導体装置では全体の反り量が制御されている。一方で、封止体の構成材料の物性値を変化させると、反り量以外のパワー半導体装置の特性にも影響が及ぶ。そのため、封止体の構成材料の調整によりパワー半導体装置全体の反り量の制御する作業には、比較的多くの時間が必要であった。 In a conventional power semiconductor device, the amount of warpage of the entire power semiconductor device is generally controlled by the physical property values of the constituent materials of the encapsulant. This is because the warp of the entire power semiconductor device causes the following problems. For example, when the entire power semiconductor device is warped so as to be convex downward, there is a problem that an abnormality such as cracking occurs in the power semiconductor device when the lower surface of the sealing body is attached to the heat radiating member. is there. Further, when the entire power semiconductor device is greatly warped so as to be convex upward, a gap is generated between the lower surface and the heat radiating member when the lower surface of the sealing body is attached to the heat radiating member. The power semiconductor device has a problem that heat dissipation is deteriorated. Further, for example, when the warp amount changes significantly when used under conditions where a high temperature state and a low temperature state are repeated, a large stress is applied to the power semiconductor element. For this reason, the total amount of warpage is controlled in the conventional power semiconductor device. On the other hand, changing the physical characteristics of the constituent materials of the encapsulant affects the characteristics of the power semiconductor device other than the amount of warpage. Therefore, it takes a relatively large amount of time to control the amount of warpage of the entire power semiconductor device by adjusting the constituent materials of the encapsulant.

これに対し、固定部材５を構成する材料の曲げ弾性率が封止体４を構成する材料のそれよりも高く設定されていることにより、例えば高温状態と低温状態とが繰り返されるような条件で使用される場合にも、パワー半導体装置１００全体の反り量の変化は従来のパワー半導体装置と比べて小さく抑えられている。さらに、固定部材５の構成材料は、封止体４の構成材料のようにパワー半導体装置１００の特性に大きな影響を及ぼさない。そのため、上記パワー半導体装置１００の信頼性は、従来のパワー半導体装置と比べて容易に向上され得る。 On the other hand, since the flexural modulus of the material constituting the fixing member 5 is set higher than that of the material constituting the sealing body 4, for example, under conditions where a high temperature state and a low temperature state are repeated. Even when used, the change in the amount of warpage of the entire power semiconductor device 100 is suppressed to be smaller than that of the conventional power semiconductor device. Further, the constituent material of the fixing member 5 does not have a great influence on the characteristics of the power semiconductor device 100 unlike the constituent material of the sealing body 4. Therefore, the reliability of the power semiconductor device 100 can be easily improved as compared with the conventional power semiconductor device.

上記パワー半導体装置１００の製造方法では、接続する工程（Ｓ２０）で固定部材５がダイパッド３と第２フレーム部２ｂ，２ｃとに嵌め合された後に、パワー半導体素子１ａ、半導体素子１ｂ、ダイパッド３、および第２フレーム部２ｂが、ワイヤ７ａ，７ｂを介して接続される。このようにすれば、ワイヤボンディングの際に、被ボンディング材であるパワー半導体素子１ａ、半導体素子１ｂ、ダイパッド３、および第２フレーム部２ｂの振動を抑制し、作業性を高めることができ、不良率を低下させることができる。 In the method for manufacturing the power semiconductor device 100, after the fixing member 5 is fitted to the die pad 3 and the second frame portions 2b and 2c in the connecting step (S20), the power semiconductor element 1a, the semiconductor element 1b, and the die pad 3 are fitted. , And the second frame portion 2b are connected via the wires 7a and 7b. In this way, during wire bonding, vibrations of the power semiconductor element 1a, the semiconductor element 1b, the die pad 3, and the second frame portion 2b, which are the materials to be bonded, can be suppressed, and workability can be improved, resulting in defects. The rate can be reduced.

＜変形例＞
上記パワー半導体装置１００では、固定部材５は、ダイパッド３および第２フレーム部２ｂと接着剤を介して接続されていてもよい。このようなパワー半導体装置１００は、上記接続する工程（Ｓ２０）において、ダイパッド３と固定部材５とが接着剤で接着されるとともに第２フレーム部２ｂと固定部材５とが接着剤で接着されることにより、製造され得る。 <Modification example>
In the power semiconductor device 100, the fixing member 5 may be connected to the die pad 3 and the second frame portion 2b via an adhesive. In such a power semiconductor device 100, in the connection step (S20), the die pad 3 and the fixing member 5 are adhered with an adhesive, and the second frame portion 2b and the fixing member 5 are adhered with an adhesive. It can be manufactured.

このようにすれば、封止体４を形成する工程（Ｓ３０）において、ダイパッド３および第２フレーム部２ｂと固定部材５との位置ズレが生じないため、ダイパッド３と第２フレーム部２ｂ，２ｃとの間の相対的な位置の変化が固形の固定部材５により制限された状態が確実に維持され得る。そのため、当該パワー半導体装置１００では、従来のパワー半導体装置と比べて、ダイパッド３の変形がより効果的に抑制されている。 By doing so, in the step (S30) of forming the sealing body 4, the die pad 3 and the second frame portion 2b and the fixing member 5 are not displaced from each other, so that the die pad 3 and the second frame portion 2b, 2c are not displaced. The state in which the relative position change between and is limited by the solid fixing member 5 can be reliably maintained. Therefore, in the power semiconductor device 100, the deformation of the die pad 3 is more effectively suppressed as compared with the conventional power semiconductor device.

また、当該パワー半導体装置１００において、ダイパッド３および第２フレーム部２ｂと固定部材５とが接着剤を介して接続された後にワイヤ７ａ，７ｂが形成されることにより、パワー半導体装置１００の連続または断続通電時の信頼性を向上することができる。具体的には、ワイヤボンディングの際にダイパッド３および第２フレーム部２ｂと固定部材５とが接着剤を介して接続されていれば、被ボンディング材であるパワー半導体素子１ａ、半導体素子１ｂ、ダイパッド３、および第２フレーム部２ｂが安定しているため、ワイヤに力がかかりやすく、ワイヤと上記被ボンディング材との接着力を向上することができる。その結果、パワー半導体装置１００の連続または断続通電時の信頼性を向上することができる。 Further, in the power semiconductor device 100, the wires 7a and 7b are formed after the die pad 3 and the second frame portion 2b and the fixing member 5 are connected via an adhesive, whereby the power semiconductor device 100 is continuously or It is possible to improve the reliability at the time of intermittent energization. Specifically, if the die pad 3 and the second frame portion 2b and the fixing member 5 are connected via an adhesive during wire bonding, the power semiconductor element 1a, the semiconductor element 1b, and the die pad, which are the materials to be bonded, are used. Since 3 and the second frame portion 2b are stable, a force is easily applied to the wire, and the adhesive force between the wire and the bonding material can be improved. As a result, the reliability of the power semiconductor device 100 during continuous or intermittent energization can be improved.

本発明者らは、実施例としてダイパッド３および第２フレーム部２ｂと接着剤を介して接続されている固定部材５を備えるパワー半導体装置と、比較例として固定部材を備えない従来のパワー半導体装置とについて、封止体４を形成する工程（Ｓ３０）におけるダイパッド３の上方への変形量を評価した。 As an example, the present inventors have a power semiconductor device including a fixing member 5 connected to a die pad 3 and a second frame portion 2b via an adhesive, and a conventional power semiconductor device having no fixing member as a comparative example. The amount of upward deformation of the die pad 3 in the step (S30) of forming the sealing body 4 was evaluated.

＜実施例試料＞
まず、複数のダイパッド３および第２フレーム部２ｂと、１つの成形された固定部材５を準備した。ダイパッド３および第２フレーム部２ｂを構成する材料は銅（Ｃｕ）とした。固定部材５を構成する材料は剛性が高く変形しない材料とした。接着剤を構成する材料は、エポキシ樹脂とした。固定部材５の幅Ｌ１（図１参照）は１．４ｍｍとした。ダイパッド３の厚み（上記第１面Ｆ１と第６面Ｆ６との間の距離）は、３８０μｍとした。次に、ダイパッド３と固定部材５とを接着剤で接着し、かつ第２フレーム部２ｂと固定部材５とを接着剤で接着した。次に、封止体４を形成する工程では、図５に示されるようにコンプレッションモールド法により粘度が１０Ｐａ・ｓである流動性材料４ｂをダイパッド３に対し下方から流動させた。複数のダイパッド３の第６面Ｆ６の各４隅の変形量を測定した。 <Example sample>
First, a plurality of die pads 3, a second frame portion 2b, and one molded fixing member 5 were prepared. The material constituting the die pad 3 and the second frame portion 2b was copper (Cu). The material constituting the fixing member 5 is a material having high rigidity and not deformed. The material constituting the adhesive was an epoxy resin. The width L1 of the fixing member 5 (see FIG. 1) was 1.4 mm. The thickness of the die pad 3 (distance between the first surface F1 and the sixth surface F6) was set to 380 μm. Next, the die pad 3 and the fixing member 5 were adhered with an adhesive, and the second frame portion 2b and the fixing member 5 were adhered with an adhesive. Next, in the step of forming the sealing body 4, as shown in FIG. 5, the fluid material 4b having a viscosity of 10 Pa · s was flowed from below with respect to the die pad 3 by the compression molding method. The amount of deformation at each of the four corners of the sixth surface F6 of the plurality of die pads 3 was measured.

＜比較例試料＞
比較例試料は、固定部材５を備えていない点を除き、実施例試料と同様に準備かつ評価された。 <Comparative example sample>
The Comparative Example sample was prepared and evaluated in the same manner as the Example sample except that the fixing member 5 was not provided.

図６は、実施例試料および比較例試料について、測定された平均値を棒グラフで、最大値および最小値をエラーバーの上下点で示す。図６に示されるように、実施例試料のダイパッド３の上方への変形量の平均値は、比較例試料のそれと比べて、１／３以下に抑えられていた。また、図６に示されるように、実施例試料のダイパッド３の上方への変形量の最大値は、比較例試料のそれと比べて、１／５以下に抑えられていた。この評価結果から、実施の形態１に係るパワー半導体装置１００においても、封止体４を形成する工程（Ｓ３０）においてダイパッド３の第１面Ｆ１および第２フレーム部２ｂの第２面Ｆ２に固定部材５が接触した状態が維持されている限りにおいて、従来のパワー半導体装置と比べてダイパッド３の変形量を抑制し得ることが確認された。 FIG. 6 shows the measured average values of the Example sample and the Comparative Example sample in a bar graph, and the maximum and minimum values indicated by the upper and lower points of the error bar. As shown in FIG. 6, the average value of the amount of upward deformation of the die pad 3 of the example sample was suppressed to 1/3 or less as compared with that of the comparative example sample. Further, as shown in FIG. 6, the maximum value of the upward deformation amount of the die pad 3 of the example sample was suppressed to 1/5 or less as compared with that of the comparative example sample. From this evaluation result, also in the power semiconductor device 100 according to the first embodiment, it is fixed to the first surface F1 of the die pad 3 and the second surface F2 of the second frame portion 2b in the step (S30) of forming the sealing body 4. It was confirmed that the amount of deformation of the die pad 3 can be suppressed as compared with the conventional power semiconductor device as long as the member 5 is maintained in contact with the member 5.

実施の形態２．
＜パワー半導体装置の構成＞
図７〜図９に示されるように、実施の形態２に係るパワー半導体装置１０１は、基本的に実施の形態１に係るパワー半導体装置１００と同様の構成を備えるが、固定部材５には第５面Ｆ５において凹んでいる凹部５ｃが形成されている点で異なる。 Embodiment 2.
<Structure of power semiconductor device>
As shown in FIGS. 7 to 9, the power semiconductor device 101 according to the second embodiment basically has the same configuration as the power semiconductor device 100 according to the first embodiment, but the fixing member 5 has a third. It differs in that a recessed recess 5c is formed on the five surfaces F5.

上述のように、固定部材５の第５面Ｆ５は、ダイパッド３および第２フレーム部２ｂ，２ｃのいずれとも接続されておらず、第１方向Ａとは反対方向に向いている。図７に示されるように、凹部５ｃ内の少なくとも一部には、封止体４が配置されている。凹部５ｃ内には、図示しない未充填部が形成されていてもよい。凹部５ｃは、例えば第２方向Ｂにおいてダイパッド３と第２フレーム部２ｃとの間に配置されている。図８および図９に示されるように、凹部５ｃは、例えば上記第３方向Ｃに沿って延びている。凹部５ｃの第３方向Ｃに垂直な断面形状は、任意の形状であればよいが、好ましくは下辺の長さが上辺の長さよりも短い台形状である。このようにすれば、凹部５ｃ内に配置された封止体４と固定部材５との間で、剥離が生じ難い。凹部５ｃは、例えば半導体素子１ｂと第１方向Ａにおいて重なる位置に配置されている。 As described above, the fifth surface F5 of the fixing member 5 is not connected to either the die pad 3 or the second frame portions 2b and 2c, and faces in the direction opposite to the first direction A. As shown in FIG. 7, the sealing body 4 is arranged in at least a part of the recess 5c. An unfilled portion (not shown) may be formed in the recess 5c. The recess 5c is arranged between the die pad 3 and the second frame portion 2c in the second direction B, for example. As shown in FIGS. 8 and 9, the recess 5c extends, for example, along the third direction C. The cross-sectional shape of the recess 5c perpendicular to the third direction C may be any shape, but is preferably a trapezoidal shape in which the length of the lower side is shorter than the length of the upper side. In this way, peeling is unlikely to occur between the sealing body 4 arranged in the recess 5c and the fixing member 5. The recess 5c is arranged at a position where it overlaps with the semiconductor element 1b in the first direction A, for example.

パワー半導体装置１０１においても、固定部材５は、ダイパッド３および第２フレーム部２ｂと接着剤８ａ，８ｂを介して接続されていてもよい。接着剤８ａ，８ｂと、ダイパッド３、第２フレーム部２ｂおよび固定部材５との各接着面積は、これらの間の接着強度を高める観点から、大きい方が好ましい。 Also in the power semiconductor device 101, the fixing member 5 may be connected to the die pad 3 and the second frame portion 2b via the adhesives 8a and 8b. The adhesive areas of the adhesives 8a and 8b and the die pad 3, the second frame portion 2b and the fixing member 5 are preferably large from the viewpoint of increasing the adhesive strength between them.

＜パワー半導体装置の製造方法＞
実施の形態２に係るパワー半導体装置の製造方法は、基本的に実施の形態１に係るパワー半導体装置の製造方法と同様の構成を備えるが、準備する工程（Ｓ１０）において第５面Ｆ５に凹部５ｃが形成されている固定部材５が準備される点で異なる。 <Manufacturing method of power semiconductor devices>
The method for manufacturing a power semiconductor device according to the second embodiment basically has the same configuration as the method for manufacturing a power semiconductor device according to the first embodiment, but has a recess in the fifth surface F5 in the preparation step (S10). The difference is that the fixing member 5 on which the 5c is formed is prepared.

また、実施の形態２に係るパワー半導体装置の製造方法において、封止体４はコンプレッションモールド法により形成され得るが、図１０に示されるように封止体４はトランスファーモールド法により形成されるのが好ましい。 Further, in the method for manufacturing a power semiconductor device according to the second embodiment, the encapsulant 4 can be formed by the compression molding method, but as shown in FIG. 10, the encapsulant 4 is formed by the transfer molding method. Is preferable.

図１０に示されるように、封止体４を形成する工程（Ｓ３０）では、まず、上金型２１、下金型２０およびプランジャー２４が準備される。次に、先の工程（Ｓ２０）で固定部材５により接続された第１フレーム部２ａおよび第２フレーム部２ｂ，２ｃは、上金型２１および下金型２０により型締めされる。これにより、パワー半導体素子１ａ、半導体素子１ｂ、ダイパッド３を含む第１フレーム部２ａの一部、屈曲部２ｄを含む第２フレーム部２ｂ，２ｃの一部、固定部材５、導電性接着剤６ａ，６ｂおよびワイヤ７ａ，７ｂは、上金型２１、下金型２０に囲まれた空間内に配置されている。 As shown in FIG. 10, in the step (S30) of forming the sealing body 4, first, the upper mold 21, the lower mold 20, and the plunger 24 are prepared. Next, the first frame portion 2a and the second frame portions 2b, 2c connected by the fixing member 5 in the previous step (S20) are molded by the upper mold 21 and the lower mold 20. As a result, a part of the first frame portion 2a including the power semiconductor element 1a, the semiconductor element 1b, and the die pad 3, a part of the second frame portions 2b and 2c including the bending portion 2d, the fixing member 5, and the conductive adhesive 6a. , 6b and the wires 7a and 7b are arranged in a space surrounded by the upper mold 21 and the lower mold 20.

次に、図１０に示されるようにプランジャー２４が、上方に押し上げられる。これにより、上記流動性材料４ｂは、上金型２１および下金型２０によって囲まれた空間内を、例えば図１０中の矢印Ｒ３に沿って流動する。このような方法で封止体４が形成されることにより、パワー半導体装置１０１が製造される。 Next, the plunger 24 is pushed upward as shown in FIG. As a result, the fluid material 4b flows in the space surrounded by the upper mold 21 and the lower mold 20 along, for example, the arrow R3 in FIG. The power semiconductor device 101 is manufactured by forming the sealing body 4 by such a method.

＜作用効果＞
パワー半導体装置１０１は、基本的に上記パワー半導体装置１００と同様の構成を備えるため、パワー半導体装置１００と同様の作用効果を奏することができる。 <Effect>
Since the power semiconductor device 101 basically has the same configuration as the power semiconductor device 100, it can exert the same effects as the power semiconductor device 100.

例えば、図１０に示されるように、トランスファーモールド法で封止体４が形成される場合、ダイパッド３の上方を流れる流動性材料４ｂの速度は、ダイパッド３の下方を流れる流動性材料４ｂの側と異なる。そのため、ダイパッド３がダイパッド３の上方を流れる流動性材料４ｂから受ける下方への力と、ダイパッド３がダイパッド３の下方を流れる流動性材料４ｂから受ける上方への力とが釣り合わず、ダイパッド３は上方または下方への力を受ける。 For example, as shown in FIG. 10, when the encapsulant 4 is formed by the transfer molding method, the velocity of the fluid material 4b flowing above the die pad 3 is the side of the fluid material 4b flowing below the die pad 3. Different from. Therefore, the downward force received by the die pad 3 from the fluid material 4b flowing above the die pad 3 and the upward force received by the die pad 3 from the fluid material 4b flowing below the die pad 3 are not balanced, and the die pad 3 has. Receives upward or downward force.

そのため、図２９に示されるにように、トランスファーモールド法により封止体が形成され、かつ固定部材５を備えない従来のパワー半導体装置の製造方法では、ダイパッド３が変形して電気的絶縁性または放熱性が悪化するという問題があった。 Therefore, as shown in FIG. 29, in the conventional method for manufacturing a power semiconductor device in which a sealed body is formed by a transfer molding method and the fixing member 5 is not provided, the die pad 3 is deformed to have electrical insulation or electrical insulation. There was a problem that heat dissipation was deteriorated.

これに対し、パワー半導体装置１０１によれば、固定部材５によりダイパッド３の変形が抑制されているため、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されている。 On the other hand, according to the power semiconductor device 101, since the deformation of the die pad 3 is suppressed by the fixing member 5, both electrical insulation and heat dissipation are realized as compared with the conventional power semiconductor device. There is.

また、図２９に示されるように、従来のパワー半導体装置の製造方法では、封止体４においてダイパッド３の第６面Ｆ６よりも下方に配置されている上記薄肉部４ａの厚みが５００μｍ以下に設計されている場合には、ダイパッド３の第６面Ｆ６よりも下方に流動性材料４ｂの最終充填位置が配置され、当該最終充填位置に未充填部２５ｃが配置される。そのため、ダイパッド３と外部（例えば放熱部材）との間の電気的絶縁性が損なわれるという問題があった。この場合、薄肉部４ａの厚みは、未充填部２５ｃの発生によっても所定の電気的絶縁性を実現するために、未充填部２５ｃが形成されない場合に該電気的絶縁性を実現するために必要とされる厚みよりも厚く設計される必要があった。 Further, as shown in FIG. 29, in the conventional method for manufacturing a power semiconductor device, the thickness of the thin portion 4a arranged below the sixth surface F6 of the die pad 3 in the sealing body 4 is 500 μm or less. When designed, the final filling position of the fluid material 4b is arranged below the sixth surface F6 of the die pad 3, and the unfilled portion 25c is arranged at the final filling position. Therefore, there is a problem that the electrical insulation between the die pad 3 and the outside (for example, a heat radiating member) is impaired. In this case, the thickness of the thin portion 4a is necessary to realize the predetermined electrical insulation even when the unfilled portion 25c is generated, and to realize the electrical insulation when the unfilled portion 25c is not formed. It had to be designed to be thicker than the expected thickness.

これに対し、パワー半導体装置１０１において、固定部材５には第５面Ｆ５において凹んでいる凹部５ｃが形成されているため、パワー半導体装置１０１では、流動性材料４ｂの最終充填位置が固定部材５の凹部５ｃ内に配置される。そのため、該最終未充填部に未充填部が形成されたとしても、パワー半導体素子１ａの電気的絶縁性は該未充填部により損なわれない。また、パワー半導体装置１０１によれば、封止体４の薄肉部４ａの厚みは未充填部の発生を考慮せずに設計され得るため、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されている。 On the other hand, in the power semiconductor device 101, since the fixing member 5 is formed with a recess 5c recessed on the fifth surface F5, in the power semiconductor device 101, the final filling position of the fluid material 4b is the fixing member 5. It is arranged in the recess 5c of. Therefore, even if the unfilled portion is formed in the final unfilled portion, the electrical insulating property of the power semiconductor element 1a is not impaired by the unfilled portion. Further, according to the power semiconductor device 101, the thickness of the thin portion 4a of the sealing body 4 can be designed without considering the occurrence of the unfilled portion, so that the electrical insulation property is improved as compared with the conventional power semiconductor device. Both heat dissipation and heat dissipation are realized.

＜変形例＞
パワー半導体装置１０１は、複数の凹部５ｃが形成されている固定部材５を備えていてもよい。複数の凹部５ｃは、例えば第２方向Ｂにおいて互いに間隔を隔てて配置されている。例えば高温状態と低温状態とが繰り返される使用条件では、凹部５ｃ内に配置された未充填部２５ｃ（図１０参照）が固定部材５と封止体４との剥離の起点となるとともに、当該剥離が進展してダイパッド３と封止体４との間の剥離が引き起こされる。これに対し、複数の凹部５ｃが第２方向Ｂにおいて互いに間隔を隔てて配置されていれば、１つの凹部５ｃのみが固定部材５に形成されている場合と比べて、高温状態と低温状態とが繰り返される使用条件においても固定部材５と封止体４との界面での剥離の進展を遅らせることができる。その結果、固定部材５と封止体４との界面での剥離の進展に起因したダイパッド３と封止体４との間の剥離の発生をより効果的に抑制し得る。 <Modification example>
The power semiconductor device 101 may include a fixing member 5 in which a plurality of recesses 5c are formed. The plurality of recesses 5c are arranged at intervals from each other, for example, in the second direction B. For example, under usage conditions in which a high temperature state and a low temperature state are repeated, the unfilled portion 25c (see FIG. 10) arranged in the recess 5c serves as a starting point for peeling between the fixing member 5 and the sealing body 4, and the peeling is performed. Progresses to cause peeling between the die pad 3 and the sealant 4. On the other hand, if a plurality of recesses 5c are arranged at intervals in the second direction B, the high temperature state and the low temperature state can be compared with the case where only one recess 5c is formed in the fixing member 5. It is possible to delay the progress of peeling at the interface between the fixing member 5 and the sealing body 4 even under the repeated use conditions. As a result, it is possible to more effectively suppress the occurrence of peeling between the die pad 3 and the sealing body 4 due to the progress of peeling at the interface between the fixing member 5 and the sealing body 4.

実施の形態３．
＜パワー半導体装置の構成＞
図１１〜図１３に示されるように、実施の形態３に係るパワー半導体装置１０２は、基本的に実施の形態１に係るパワー半導体装置１００と同様の構成を備えるが、固定部材５が第５面Ｆ５において第１方向Ａとは反対方向に向けて突出している凸部５ｄを含む点で異なる。 Embodiment 3.
<Structure of power semiconductor device>
As shown in FIGS. 11 to 13, the power semiconductor device 102 according to the third embodiment basically has the same configuration as the power semiconductor device 100 according to the first embodiment, but the fixing member 5 is the fifth. The difference is that the surface F5 includes a convex portion 5d protruding in a direction opposite to the first direction A.

凸部５ｄの頂部は、ダイパッド３の第６面Ｆ６よりも第１方向Ａとは反対方向に位置している。凸部５ｄは、例えば第２方向Ｂにおいてダイパッド３と第２フレーム部２ｃとの間に配置されている。凸部５ｄは、例えば上記第３方向Ｃに沿って延びている。凸部５ｄを含む固定部材５は、任意の方法により成形され準備され得る。固定部材５の第５面Ｆ５は、例えばダイパッド３の第６面Ｆ６と同一平面を成すように配置されている。凸部５ｄは、第１方向Ａおよび第３方向Ｃに沿って延びており、かつ封止体４と接触している面を有している。 The top of the convex portion 5d is located in the direction opposite to the first direction A with respect to the sixth surface F6 of the die pad 3. The convex portion 5d is arranged between the die pad 3 and the second frame portion 2c in the second direction B, for example. The convex portion 5d extends, for example, along the third direction C. The fixing member 5 including the convex portion 5d can be molded and prepared by any method. The fifth surface F5 of the fixing member 5 is arranged so as to form the same plane as the sixth surface F6 of the die pad 3, for example. The convex portion 5d has a surface extending along the first direction A and the third direction C and in contact with the sealing body 4.

好ましくは、凸部５ｄは、封止体４から露出している面（第１３面Ｆ１３）を有している。凸部５ｄの封止体４から露出している第１３面Ｆ１３は、例えば第２方向Ｂおよび第３方向Ｃに沿って延びている。凸部５ｄの第１方向Ａの長さＬ１１（図１３参照）は、例えば封止体４の薄肉部４ａの第１方向Ａの厚み、すなわちダイパッド３の第６面Ｆ６と封止体４の下面との間の距離Ｌ３（図１１参照）に等しい。 Preferably, the convex portion 5d has a surface (13th surface F13) exposed from the sealing body 4. The thirteenth surface F13 exposed from the sealing body 4 of the convex portion 5d extends along, for example, the second direction B and the third direction C. The length L11 (see FIG. 13) of the convex portion 5d in the first direction A is, for example, the thickness of the thin portion 4a of the sealing body 4 in the first direction A, that is, the sixth surface F6 of the die pad 3 and the sealing body 4. It is equal to the distance L3 (see FIG. 11) from the lower surface.

凸部５ｄにおいて封止体４から露出している第１３面Ｆ１３と固定部材５とダイパッド３との接触部との間の沿面距離、すなわち凸部５ｄの第１方向Ａの長さＬ１１（図１３参照）と、第５面Ｆ５における段差部５ａと凸部５ｄとの間の第２方向Ｂの長さＬ１２（図１３参照）との和は、ダイパッド３と封止体４との間での固定部材５の表面に沿った沿面放電を防止し得るように設けられ、例えば３．５ｍｍ以上であるのが好ましい。 The creepage distance between the 13th surface F13 exposed from the sealing body 4 in the convex portion 5d and the contact portion between the fixing member 5 and the die pad 3, that is, the length L11 of the convex portion 5d in the first direction A (FIG. The sum of (see 13) and the length L12 (see FIG. 13) of the second direction B between the stepped portion 5a and the convex portion 5d on the fifth surface F5 is between the die pad 3 and the sealing body 4. It is provided so as to prevent creeping discharge along the surface of the fixing member 5, and is preferably 3.5 mm or more, for example.

固定部材５の上記第１方向Ａの全体の長さＬ１３（図１３参照）は、例えば第２フレーム部２ｂの第２面Ｆ２と封止体４の下面との間の距離に等しい。 The total length L13 (see FIG. 13) of the fixing member 5 in the first direction A is equal to, for example, the distance between the second surface F2 of the second frame portion 2b and the lower surface of the sealing body 4.

パワー半導体装置１０２においても、固定部材５は、ダイパッド３および第２フレーム部２ｂと接着剤８ａ，８ｂを介して接続されていてもよい。接着剤８ａ，８ｂと、ダイパッド３、第２フレーム部２ｂおよび固定部材５との各接着面積は、これらの間の接着強度を高める観点から、大きい方が好ましい。 Also in the power semiconductor device 102, the fixing member 5 may be connected to the die pad 3 and the second frame portion 2b via the adhesives 8a and 8b. The adhesive areas of the adhesives 8a and 8b and the die pad 3, the second frame portion 2b and the fixing member 5 are preferably large from the viewpoint of increasing the adhesive strength between them.

好ましくは、固定部材５を構成する材料は、封止体４を構成する材料と比べて、熱伝導率が高い。 Preferably, the material constituting the fixing member 5 has a higher thermal conductivity than the material constituting the sealing body 4.

＜パワー半導体装置の製造方法＞
実施の形態３に係るパワー半導体装置の製造方法は、基本的に実施の形態１に係るパワー半導体装置の製造方法と同様の構成を備えるが、準備する工程（Ｓ１０）において第５面Ｆ５に凸部５ｄが形成されている固定部材５が準備される点で異なる。 <Manufacturing method of power semiconductor devices>
The method for manufacturing a power semiconductor device according to the third embodiment basically has the same configuration as the method for manufacturing a power semiconductor device according to the first embodiment, but is convex to the fifth surface F5 in the preparation step (S10). The difference is that the fixing member 5 on which the portion 5d is formed is prepared.

また、実施の形態３に係るパワー半導体装置の製造方法において、封止体４はコンプレッションモールド法により形成され得るが、図１４に示されるように封止体４はトランスファーモールド法により形成されるのが好ましい。 Further, in the method for manufacturing a power semiconductor device according to the third embodiment, the encapsulant 4 can be formed by the compression molding method, but as shown in FIG. 14, the encapsulant 4 is formed by the transfer molding method. Is preferable.

凸部５ｄを含む固定部材５は、任意の方法により成形され準備され得る。
図１４に示されるように、封止体４を形成する工程（Ｓ３０）では、例えばトランスファーモールド法により封止体４を形成するための金型２０，２１およびプランジャー２４が準備される。 The fixing member 5 including the convex portion 5d can be molded and prepared by any method.
As shown in FIG. 14, in the step (S30) of forming the sealing body 4, the molds 20, 21 and the plunger 24 for forming the sealing body 4 are prepared, for example, by the transfer molding method.

次に、固定部材５の第５面Ｆ５が第１方向Ａとは反対方向を向き、かつ凸部５ｄが第６面Ｆ６よりも当該反対方向に突出して下金型２０に接触するように、パワー半導体素子１ａ、ダイパッド３、固定部材５、ならびに第１フレーム部２ａおよび第２フレーム部２ｂ，２ｃの各一部が金型２０，２１の空間内に収容される。次に、封止体４となるべき流動性材料４ｂを上記空間に流入する。このような方法で封止体４が形成されることにより、パワー半導体装置１０２が製造される。 Next, the fifth surface F5 of the fixing member 5 faces in the direction opposite to the first direction A, and the convex portion 5d protrudes in the opposite direction from the sixth surface F6 so as to come into contact with the lower mold 20. A part of the power semiconductor element 1a, the die pad 3, the fixing member 5, and the first frame portion 2a and the second frame portions 2b and 2c are housed in the spaces of the molds 20 and 21. Next, the fluid material 4b, which should be the sealing body 4, flows into the space. The power semiconductor device 102 is manufactured by forming the sealing body 4 in this way.

＜作用効果＞
パワー半導体装置１０２は、基本的に上記パワー半導体装置１００と同様の構成を備えるため、パワー半導体装置１００と同様の作用効果を奏することができる。 <Effect>
Since the power semiconductor device 102 basically has the same configuration as the power semiconductor device 100, it can exert the same effects as the power semiconductor device 100.

さらに、固定部材５の凸部５ｄの頂部は、ダイパッド３の第６面Ｆ６よりも第１方向Ａとは反対方向に位置している。そのため、封止体４を形成する工程（Ｓ３０）において、下金型２０と凸部５ｄとの間の第１方向Ａの距離を超えてダイパッド３は下方に変形しない。そのため、パワー半導体装置１０２は、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されている。 Further, the top of the convex portion 5d of the fixing member 5 is located in the direction opposite to the first direction A with respect to the sixth surface F6 of the die pad 3. Therefore, in the step (S30) of forming the sealing body 4, the die pad 3 does not deform downward beyond the distance in the first direction A between the lower mold 20 and the convex portion 5d. Therefore, the power semiconductor device 102 is realized to have both electrical insulation and heat dissipation as compared with the conventional power semiconductor device.

さらに、固定部材５の凸部５ｄの頂部が封止体４から露出していれば、封止体４を形成する工程（Ｓ３０）において下金型２０と凸部５ｄとが接触しているため、ダイパッド３は下方に変形しない。そのため、パワー半導体装置１０２は、従来のパワー半導体装置と比べて、電気的絶縁性と放熱性との両立が実現されている。 Further, if the top of the convex portion 5d of the fixing member 5 is exposed from the sealing body 4, the lower mold 20 and the convex portion 5d are in contact with each other in the step (S30) of forming the sealing body 4. , The die pad 3 does not deform downward. Therefore, the power semiconductor device 102 is realized to have both electrical insulation and heat dissipation as compared with the conventional power semiconductor device.

固定部材５を構成する材料の熱伝導率が封止体４を構成する材料のそれと比べて高ければ、パワー半導体素子１ａに生じた熱は固定部材５の表面に沿って外部へ効率良く放熱され得る。このようなパワー半導体装置１０２では、パワー半導体装置１０２内の通電時の温度上昇が抑制されているため、各部材間の接続部に印加される熱応力が小さくなる。その結果、パワー半導体装置１０２は高い信頼性を有している。 If the thermal conductivity of the material constituting the fixing member 5 is higher than that of the material constituting the sealing body 4, the heat generated in the power semiconductor element 1a is efficiently dissipated to the outside along the surface of the fixing member 5. obtain. In such a power semiconductor device 102, since the temperature rise in the power semiconductor device 102 when energized is suppressed, the thermal stress applied to the connection portion between the members is reduced. As a result, the power semiconductor device 102 has high reliability.

パワー半導体装置１０２は、複数の凸部５ｄを含む固定部材５を備えていてもよい。複数の凸部５ｄは、例えば第２方向Ｂにおいて互いに間隔を隔てて配置されている。 The power semiconductor device 102 may include a fixing member 5 including a plurality of convex portions 5d. The plurality of convex portions 5d are arranged at intervals from each other, for example, in the second direction B.

実施の形態４．
＜パワー半導体装置の構成＞
図１５〜図１７に示されるように、実施の形態４に係るパワー半導体装置１０３は、基本的に実施の形態１に係るパワー半導体装置１００と同様の構成を備えるが、ダイパッド３に段差部３ａが形成されている点で異なる。 Embodiment 4.
<Structure of power semiconductor device>
As shown in FIGS. 15 to 17, the power semiconductor device 103 according to the fourth embodiment basically has the same configuration as the power semiconductor device 100 according to the first embodiment, but the die pad 3 has a stepped portion 3a. Is different in that is formed.

第１面Ｆ１は、パワー半導体素子１ａと導電性接着剤６ａを介して接続されている第１領域と、第２方向Ｂにおいて当該第１領域よりも第２フレーム部２ｂ，２ｃ側に配置されており、かつ第１方向Ａにおいて当該第１領域よりも第６面Ｆ６側に配置されている第２領域とを有している。段差部３ａは、第１面Ｆ１の第２領域と、第１面Ｆ１の第１領域と第１面Ｆ１の第２領域とを接続する第３面Ｆ３とを有している。この場合、第３面Ｆ３は、第１面Ｆ１の第２領域よりも上方に配置されている。第１面Ｆ１の第２領域および第３面Ｆ３は、例えば第３方向Ｃに沿って延びる１辺を共有している。段差部３ａの第１面Ｆ１の第２領域および第３面Ｆ３は、固定部材５と接触している部分を有している。 The first surface F1 is arranged on the first region connected to the power semiconductor element 1a via the conductive adhesive 6a and on the second frame portions 2b and 2c side of the first region in the second direction B. In addition, it has a second region arranged on the sixth surface F6 side of the first region in the first direction A. The step portion 3a has a second region of the first surface F1 and a third surface F3 connecting the first region of the first surface F1 and the second region of the first surface F1. In this case, the third surface F3 is arranged above the second region of the first surface F1. The second region and the third surface F3 of the first surface F1 share, for example, one side extending along the third direction C. The second region and the third surface F3 of the first surface F1 of the step portion 3a have a portion in contact with the fixing member 5.

第２フレーム部２ｃの屈曲部２ｄには、段差部２ｅが形成されている。段差部２ｅは、第４面Ｆ４および第７面Ｆ７を有している。この場合、第７面Ｆ７は、第４面Ｆ４よりも上方に配置されている。段差部２ｅの第７面Ｆ７および第４面Ｆ４は、固定部材５と接触している部分を有している。 A step portion 2e is formed in the bent portion 2d of the second frame portion 2c. The step portion 2e has a fourth surface F4 and a seventh surface F7. In this case, the seventh surface F7 is arranged above the fourth surface F4. The seventh surface F7 and the fourth surface F4 of the step portion 2e have a portion in contact with the fixing member 5.

固定部材５は、任意の形状とされ得るが、例えば直方体である。第１面Ｆ１の第２領域は、例えば固定部材５の第５面Ｆ５と接触している。第７面Ｆ７は、例えば固定部材５の第５面Ｆ５と接触している。第７面Ｆ７は、例えば第１面Ｆ１の上記第２領域と同一面上に配置されている。図１７に示されるように、第１面Ｆ１の第２方向Ｂの長さＬ１４および第７面Ｆ７の第２方向Ｂの長さＬ１５は、例えばダイパッド３と第２フレーム部２ｃの屈曲部２ｄとの間の第２方向Ｂの距離よりも短い。 The fixing member 5 may have any shape, but is, for example, a rectangular parallelepiped. The second region of the first surface F1 is in contact with, for example, the fifth surface F5 of the fixing member 5. The seventh surface F7 is in contact with, for example, the fifth surface F5 of the fixing member 5. The seventh surface F7 is arranged on the same surface as the second region of the first surface F1, for example. As shown in FIG. 17, the length L14 of the first surface F1 in the second direction B and the length L15 of the seventh surface F7 in the second direction B are, for example, the bent portions 2d of the die pad 3 and the second frame portion 2c. It is shorter than the distance of the second direction B between and.

パワー半導体装置１０３においても、固定部材５は、ダイパッド３および第２フレーム部２ｂと接着剤を介して接続されていてもよい。接着剤８ａ，８ｂと、ダイパッド３、第２フレーム部２ｂおよび固定部材５との各接着面積は、これらの間の接着強度を高める観点から、大きい方が好ましい。 In the power semiconductor device 103 as well, the fixing member 5 may be connected to the die pad 3 and the second frame portion 2b via an adhesive. The adhesive areas of the adhesives 8a and 8b and the die pad 3, the second frame portion 2b and the fixing member 5 are preferably large from the viewpoint of increasing the adhesive strength between them.

＜パワー半導体装置の製造方法＞
実施の形態４に係るパワー半導体装置の製造方法は、基本的に実施の形態１に係るパワー半導体装置の製造方法と同様の構成を備えるが、準備する工程（Ｓ１０）において段差部３ａが形成されている第１フレーム部２ａおよび段差部２ｅが形成されている第２フレーム部２ｃが準備される点で異なる。 <Manufacturing method of power semiconductor devices>
The method for manufacturing a power semiconductor device according to the fourth embodiment basically has the same configuration as the method for manufacturing a power semiconductor device according to the first embodiment, but a step portion 3a is formed in the preparation step (S10). The difference is that the first frame portion 2a and the second frame portion 2c on which the stepped portion 2e is formed are prepared.

段差部３ａが形成されている第１フレーム部２ａおよび段差部２ｅが形成されている第２フレーム部２ｃは、任意の方法により形成され得るが、例えば実施の形態１における第１フレーム部２ａおよび第２フレーム部２ｃと同様の構造を有する第１フレーム部２ａおよび第２フレーム部２ｃに対し、エッチングが施されることにより形成され得る。 The first frame portion 2a in which the step portion 3a is formed and the second frame portion 2c in which the step portion 2e is formed can be formed by any method. For example, the first frame portion 2a and the first frame portion 2a in the first embodiment It can be formed by etching the first frame portion 2a and the second frame portion 2c having the same structure as the second frame portion 2c.

＜作用効果＞
パワー半導体装置１０３は、基本的に上記パワー半導体装置１００と同様の構成を備えるため、パワー半導体装置１００と同様の作用効果を奏することができる。 <Effect>
Since the power semiconductor device 103 basically has the same configuration as the power semiconductor device 100, it can exert the same effects as the power semiconductor device 100.

さらに、パワー半導体装置１０３では、ダイパッド３の段差部３ａは第１方向Ａに向いた第１面Ｆ１と、第２方向Ｂに向いた第３面Ｆ３とを有している。第２フレーム部２ｃの段差部２ｅは第１方向Ａに向いた第７面Ｆ７と、第２方向Ｂとは反対方向を向いた第４面Ｆ４とを有している。固定部材５は、段差部３ａの第１面Ｆ１および第３面Ｆ３、第２フレーム部２ｂの第２面Ｆ２、ならびに第２フレーム部２ｃの第７面Ｆ７および第４面Ｆ４に接触している。 Further, in the power semiconductor device 103, the stepped portion 3a of the die pad 3 has a first surface F1 facing the first direction A and a third surface F3 facing the second direction B. The stepped portion 2e of the second frame portion 2c has a seventh surface F7 facing the first direction A and a fourth surface F4 facing the direction opposite to the second direction B. The fixing member 5 is in contact with the first surface F1 and the third surface F3 of the step portion 3a, the second surface F2 of the second frame portion 2b, and the seventh surface F7 and the fourth surface F4 of the second frame portion 2c. There is.

このようにすれば、封止体４を形成する工程（Ｓ３０）において、固定部材５は第２方向Ｂへ押し流されることが防止されているため、固定部材５はより確実にダイパッド３の変形を抑制し得る。 By doing so, in the step (S30) of forming the sealing body 4, the fixing member 5 is prevented from being swept away in the second direction B, so that the fixing member 5 more reliably deforms the die pad 3. Can be suppressed.

また、パワー半導体装置１０３によれば、固定部材５には段差部５ａ，５ｂ（図３参照）を形成するための加工が施されている必要がない。段差部３ａ，２ｅを形成するための第１フレーム部２ａおよび第２フレーム部２ｃに対するエッチング処理は、図３に示されるような段差部５ａ，５ｂを形成するための固定部材５に対する加工よりも安価に行い得る。そのため、パワー半導体装置１０３は、パワー半導体装置１００よりも安価に製造され得る。 Further, according to the power semiconductor device 103, the fixing member 5 does not need to be processed to form the stepped portions 5a and 5b (see FIG. 3). The etching process for the first frame portion 2a and the second frame portion 2c for forming the step portions 3a and 2e is more than the processing for the fixing member 5 for forming the step portions 5a and 5b as shown in FIG. It can be done cheaply. Therefore, the power semiconductor device 103 can be manufactured at a lower cost than the power semiconductor device 100.

実施の形態５．
＜パワー半導体装置の構成＞
図１８および図１９に示されるように、実施の形態５に係るパワー半導体装置１０４は、基本的に実施の形態１に係るパワー半導体装置１００と同様の構成を備えるが、固定部材５の一部が封止体４から露出している点で異なる。 Embodiment 5.
<Structure of power semiconductor device>
As shown in FIGS. 18 and 19, the power semiconductor device 104 according to the fifth embodiment basically has the same configuration as the power semiconductor device 100 according to the first embodiment, but is a part of the fixing member 5. Is exposed from the sealant 4.

固定部材５は、第２方向Ｂにおいてパワー半導体素子１ａ側に位置する面とは反対側に位置する面が封止体４から露出している。第２フレーム部２ｂの第２面Ｆ２において固定部材５と接触している部分の一部は、封止体４から露出している。封止体４から露出している固定部材５の部分の第２方向Ｂの長さは、封止体４から露出している第２フレーム部２ｂの部分の第２方向Ｂの長さよりも短い。 The surface of the fixing member 5 opposite to the surface located on the power semiconductor element 1a side in the second direction B is exposed from the sealing body 4. A part of the second surface F2 of the second frame portion 2b that is in contact with the fixing member 5 is exposed from the sealing body 4. The length of the portion of the fixing member 5 exposed from the sealing body 4 in the second direction B is shorter than the length of the portion of the second frame portion 2b exposed from the sealing body 4 in the second direction B. ..

固定部材５は、例えばダイパッド３の第１面Ｆ１と接着剤８ａを介して接続されているとともに、第２フレーム部２ｂの第２面Ｆ２と接着剤８ｂを介して接続されている。固定部材５は、例えばダイパッド３の第３面Ｆ３と接続されていない。パワー半導体装置１０４は例えば第２フレーム部２ｃを備えておらず、固定部材５は例えば第２フレーム部２ｃの第４面Ｆ４および第７面Ｆ７と接続されていない。接着剤８ａ，８ｂと、ダイパッド３、第２フレーム部２ｂおよび固定部材５との各接着面積は、これらの間の接着強度を高める観点から、大きい方が好ましい。 The fixing member 5 is connected to, for example, the first surface F1 of the die pad 3 via the adhesive 8a, and is also connected to the second surface F2 of the second frame portion 2b via the adhesive 8b. The fixing member 5 is not connected to, for example, the third surface F3 of the die pad 3. The power semiconductor device 104 does not include, for example, the second frame portion 2c, and the fixing member 5 is not connected to, for example, the fourth surface F4 and the seventh surface F7 of the second frame portion 2c. The adhesive areas of the adhesives 8a and 8b and the die pad 3, the second frame portion 2b and the fixing member 5 are preferably large from the viewpoint of increasing the adhesive strength between them.

＜パワー半導体装置の製造方法＞
実施の形態５に係るパワー半導体装置の製造方法は、基本的に実施の形態１に係るパワー半導体装置の製造方法と同様の構成を備えるが、封止体４を形成する工程（Ｓ３０）において固定部材５の一部が第２フレーム部２ｂとともに上金型２１および下金型２０により型締めされる点で異なる。 <Manufacturing method of power semiconductor devices>
The method for manufacturing a power semiconductor device according to the fifth embodiment basically has the same configuration as the method for manufacturing a power semiconductor device according to the first embodiment, but is fixed in the step (S30) of forming the sealing body 4. The difference is that a part of the member 5 is molded by the upper mold 21 and the lower mold 20 together with the second frame portion 2b.

実施の形態５に係るパワー半導体装置の製造方法において、封止体４は任意の方法により形成され得る。 In the method for manufacturing a power semiconductor device according to the fifth embodiment, the sealing body 4 can be formed by any method.

＜作用効果＞
パワー半導体装置１０４は、基本的に上記パワー半導体装置１００と同様の構成を備えるため、パワー半導体装置１００と同様の作用効果を奏することができる。 <Effect>
Since the power semiconductor device 104 basically has the same configuration as the power semiconductor device 100, it can exert the same effects as the power semiconductor device 100.

図２０に示されるトランスファーモールド法を用いた封止体４を形成する工程（Ｓ３０）においても、図２１に示されるコンプレッションモールド法を用いた封止体４を形成する工程（Ｓ３０）においても、ダイパッド３は、上金型２１および下金型２０により型締めされている固定部材５と接着剤８ａを介して接続されている。そのため、流動性材料４ｂが金型内を流動する際に、ダイパッド３の変形が抑制されている。 Both in the step of forming the sealing body 4 using the transfer molding method shown in FIG. 20 (S30) and in the step of forming the sealing body 4 using the compression molding method shown in FIG. 21 (S30). The die pad 3 is connected to the fixing member 5 which is molded by the upper mold 21 and the lower mold 20 via the adhesive 8a. Therefore, when the fluid material 4b flows in the mold, the deformation of the die pad 3 is suppressed.

なお、トランスファーモールド法およびコンプレッションモールド法に関わらず、第２フレーム部２ｂは接着剤８ｂを介さずに固定部材５と接続されていてもよい。また、第１フレーム部２ａも上金型２１および下金型２０に型締めされるコンプレッションモールド法によれば、ダイパッド３は接着剤８ａを介さずに固定部材５と接続されていてもよい。このようにしても、第１フレーム部２ａ、第２フレーム部２ｂおよび固定部材５の各々が上金型２１および下金型２０に型締めされているため、固定部材５がダイパッド３の第１面Ｆ１および第２フレーム部２ｂの第２面Ｆ２と接触している状態が維持され得る。その結果、流動性材料４ｂが金型内を流動する際に、ダイパッド３の変形が抑制されている。 Regardless of the transfer molding method and the compression molding method, the second frame portion 2b may be connected to the fixing member 5 without using the adhesive 8b. Further, according to the compression molding method in which the first frame portion 2a is also molded into the upper mold 21 and the lower mold 20, the die pad 3 may be connected to the fixing member 5 without using the adhesive 8a. Even in this way, since each of the first frame portion 2a, the second frame portion 2b, and the fixing member 5 is molded into the upper mold 21 and the lower mold 20, the fixing member 5 is the first die pad 3. The state of contact between the surface F1 and the second surface F2 of the second frame portion 2b can be maintained. As a result, the deformation of the die pad 3 is suppressed when the fluid material 4b flows in the mold.

＜変形例＞
図２２および図２３に示されるように、固定部材５は、例えばダイパッド３の第１面Ｆ１および第３面Ｆ３と接続されていてもよい。例えば、図２２に示されるように、固定部材５には、実施の形態１における固定部材５と同様に、段差部５ａが形成されていてもよい。また、図２３に示されるように、ダイパッド３には、実施の形態４におけるダイパッド３と同様に、段差部３ａが形成されていてもよい。このようにすれば、接続する工程（Ｓ２０）においてダイパッド３と固定部材５とを接続する際に、ダイパッド３および固定部材５を容易に位置決めすることができる。 <Modification example>
As shown in FIGS. 22 and 23, the fixing member 5 may be connected to, for example, the first surface F1 and the third surface F3 of the die pad 3. For example, as shown in FIG. 22, the fixing member 5 may be formed with a step portion 5a as in the fixing member 5 in the first embodiment. Further, as shown in FIG. 23, a step portion 3a may be formed on the die pad 3 as in the die pad 3 in the fourth embodiment. In this way, when the die pad 3 and the fixing member 5 are connected in the connecting step (S20), the die pad 3 and the fixing member 5 can be easily positioned.

実施の形態６．
＜パワー半導体装置の構成＞
図２４および図２５に示されるように、実施の形態６に係るパワー半導体装置１０５は、基本的に実施の形態１に係るパワー半導体装置１００と同様の構成を備えるが、固定部材５上に配置されており、パワー半導体素子１ａおよび第２フレーム部２ｂと電気的に接続されている電気回路をさらに備えている点で異なる。 Embodiment 6.
<Structure of power semiconductor device>
As shown in FIGS. 24 and 25, the power semiconductor device 105 according to the sixth embodiment basically has the same configuration as the power semiconductor device 100 according to the first embodiment, but is arranged on the fixing member 5. It is different in that it further includes an electric circuit that is electrically connected to the power semiconductor element 1a and the second frame portion 2b.

固定部材５を構成する材料は、第１フレーム部２ａおよび第２フレーム部２ｂを構成する材料と比べて導電率が低い。固定部材５を構成する材料は、例えばＡｌ２Ｏ３を含む。固定部材５の表面（例えば第１方向Ａに向いている第９面９Ａ）上には、Ｃｕなどからなる配線パターン９が形成されている。配線パターン９上には、例えば導電性接着剤６ｂ，６ｃを介して半導体素子１ｂ，１ｃが接続されている。さらに、配線パターン９上には、導電性接着剤６ｄを介して第２フレーム部２ｂが接続されている。 The material constituting the fixing member 5 has a lower conductivity than the material constituting the first frame portion 2a and the second frame portion 2b. The material constituting the fixing member 5 includes, for example, Al 2 O 3 . A wiring pattern 9 made of Cu or the like is formed on the surface of the fixing member 5 (for example, the ninth surface 9A facing the first direction A). Semiconductor elements 1b and 1c are connected on the wiring pattern 9 via, for example, conductive adhesives 6b and 6c. Further, the second frame portion 2b is connected to the wiring pattern 9 via the conductive adhesive 6d.

上記電気回路には、コンデンサ１０が実装されている。配線パターン９および固定部材５にはコンデンサ１０のリード部を挿入するための挿入孔５eが形成されている。 A capacitor 10 is mounted on the electric circuit. An insertion hole 5e for inserting a lead portion of the capacitor 10 is formed in the wiring pattern 9 and the fixing member 5.

パワー半導体素子１ａは、ワイヤ７ｂを介して固定部材５上に実装された半導体素子１ｂと接続されている。半導体素子１ｂ，１ｃは、導電性接着剤６ｂ，６ｃまたはワイヤ７ｃ，７ｄを介して配線パターン９と接続されている。上記転記回路は、封止体４により封止されている。 The power semiconductor element 1a is connected to the semiconductor element 1b mounted on the fixing member 5 via a wire 7b. The semiconductor elements 1b and 1c are connected to the wiring pattern 9 via conductive adhesives 6b and 6c or wires 7c and 7d. The transcription circuit is sealed by the sealant 4.

ダイパッド３には、例えば実施の形態４におけるダイパッド３と同様に、段差部３ａが形成されている。 The die pad 3 is formed with a step portion 3a, as in the case of the die pad 3 in the fourth embodiment, for example.

パワー半導体装置１０５においても、固定部材５は、ダイパッド３および第２フレーム部２ｂと接着剤を介して接続されていてもよい。接着剤と、ダイパッド３、第２フレーム部２ｂおよび固定部材５との各接着面積は、これらの間の接着強度を高める観点から、大きい方が好ましい。 In the power semiconductor device 105 as well, the fixing member 5 may be connected to the die pad 3 and the second frame portion 2b via an adhesive. The adhesive area between the adhesive and the die pad 3, the second frame portion 2b, and the fixing member 5 is preferably large from the viewpoint of increasing the adhesive strength between them.

実施の形態６に係るパワー半導体装置の製造方法は、基本的に実施の形態１に係るパワー半導体装置の製造方法と同様の構成を備えるが、準備する工程（Ｓ１０）において表面上に電気回路が形成されている固定部材５が準備される点で異なる。 The method for manufacturing a power semiconductor device according to the sixth embodiment basically has the same configuration as the method for manufacturing a power semiconductor device according to the first embodiment, but an electric circuit is formed on the surface in the preparation step (S10). The difference is that the fixed member 5 formed is prepared.

＜作用効果＞
パワー半導体装置１０４は、基本的に上記パワー半導体装置１００と同様の構成を備えるため、パワー半導体装置１００と同様の作用効果を奏することができる。 <Effect>
Since the power semiconductor device 104 basically has the same configuration as the power semiconductor device 100, it can exert the same effects as the power semiconductor device 100.

さらに、パワー半導体装置１０４によれば、第２フレーム部２ｂ上に搭載することが困難であるコンデンサ１０をパワー半導体装置１０４内に組み込むことができる。そのため、パワー半導体装置１０４内の電気回路を拡張することができ、かつパワー半導体装置とコンデンサを個別に回路基板等に実装する場合と比べて当該電気回路を小型化することができる。 Further, according to the power semiconductor device 104, the capacitor 10 which is difficult to mount on the second frame portion 2b can be incorporated in the power semiconductor device 104. Therefore, the electric circuit in the power semiconductor device 104 can be expanded, and the electric circuit can be miniaturized as compared with the case where the power semiconductor device and the capacitor are individually mounted on a circuit board or the like.

実施の形態７．
本実施の形態は、上述した実施の形態１〜６に係るパワー半導体装置１００〜１０５のいずれかを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態７として、三相のインバータに本発明を適用した場合について説明する。 Embodiment 7.
In this embodiment, any of the power semiconductor devices 100 to 105 according to the above-described first to sixth embodiments is applied to a power conversion device. Although the present invention is not limited to a specific power conversion device, the case where the present invention is applied to a three-phase inverter will be described below as a seventh embodiment.

図２６は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 26 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.

図２６に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００から構成される。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 26 includes a power supply 1000, a power conversion device 2000, and a load 3000. The power supply 1000 is a DC power supply and supplies DC power to the power converter 2000. The power supply 1000 can be configured by various types, for example, it can be configured by a pond and a storage battery, or it may be configured by a rectifier circuit or an AC / DC converter connected to an AC system. Further, the power supply 1000 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.

電力変換装置２０００は、電源１０００と負荷３０００の間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図２６に示すように、直流電力を交出力する主変換回路２０１０と、主変換回路２０１０を制御する制路信号を主変換回路２０１０に出力する制御回路２０３０とを備えている。 The power conversion device 2000 is a three-phase inverter connected between the power supply 1000 and the load 3000, converts the DC power supplied from the power supply 1000 into AC power, and supplies AC power to the load 3000. As shown in FIG. 26, the power conversion device 2000 includes a main conversion circuit 2010 that exchanges and outputs DC power, and a control circuit 2030 that outputs a control signal for controlling the main conversion circuit 2010 to the main conversion circuit 2010. There is.

負荷３０００は、電力変換装置２０００から供によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 3000 is a three-phase electric motor driven by the power converter 2000. The load 3000 is not limited to a specific use, and is an electric motor mounted on various electric devices. For example, the load 3000 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner.

以下、電力変換装置２０００の詳細を説明する。主変換回路２０１０は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２０１０の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１０は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１０の各スイッチング素子と各還流ダイオードの少なくともいずれかは、上述した実施の形態１〜６のいずれかに相当するパワー半導体装置１００〜１０５によって構成されている。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１０の３つの出力端子は、負荷３０００に接続される。 The details of the power converter 2000 will be described below. The main conversion circuit 2010 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, the DC power supplied from the power supply 1000 is converted into AC power and supplied to the load 3000. There are various specific circuit configurations of the main conversion circuit 2010, but the main conversion circuit 2010 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes. At least one of each switching element and each freewheeling diode of the main conversion circuit 2010 is composed of power semiconductor devices 100 to 105 corresponding to any of the above-described embodiments 1 to 6. The six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 2010 are connected to the load 3000.

また、主変換回路２０１０は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュ蔵されていてもよいし、半導体モジュール２０２０とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１０のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１０のスイッチング素子の制御電極に供給する。具体的には、後述するからの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 Further, although the main conversion circuit 2010 includes a drive circuit (not shown) for driving each switching element, the drive circuit may be stored in a semiconductor module, and the drive circuit may be provided separately from the semiconductor module 2020. It may be. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 2010 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 2010. Specifically, according to the control signals described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of each switching element. When the switching element is kept in the on state, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).

制御回路２０３０は、負荷３０００に所望の電力が供給されるよう主変換回路２０１０のスイッチング素子を制御する。具体的には、負荷３０００に基づいて主変換回路２０１０の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１０を制御することができる。そして、各時点においてオン状態となるべきスはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１０が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又信号として出力する。 The control circuit 2030 controls the switching element of the main conversion circuit 2010 so that the desired power is supplied to the load 3000. Specifically, the time (on time) at which each switching element of the main conversion circuit 2010 should be in the on state is calculated based on the load 3000. For example, the main conversion circuit 2010 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit provided in the main conversion circuit 2010 so that the on signal is output to the switching element that should be turned on at each time point and the off signal is output to the switching element that should be turned off. To do. The drive circuit outputs an on signal or a signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路２０１０のスイッチング素子として実施の形態１〜６にかかるパワー半導体装置１００〜１０５のいずれかを適用するため、電気的絶縁性と放熱性との両立が実現されており、信頼性が向上されている。 In the power conversion device according to the present embodiment, since any of the power semiconductor devices 100 to 105 according to the first to sixth embodiments is applied as the switching element of the main conversion circuit 2010, the power conversion device has both electrical insulation and heat dissipation. Both are achieved and reliability is improved.

本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。 In the present embodiment, an example of applying the present invention to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power converter is used, but a three-level or multi-level power converter may be used, and when power is supplied to a single-phase load, the present invention is applied to a single-phase inverter. You may apply it. Further, when supplying electric power to a DC load or the like, the present invention can be applied to a DC / DC converter or an AC / DC converter.

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device to which the present invention is applied is not limited to the case where the above-mentioned load is an electric motor, for example, a power source for an electric discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can be used as a device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

１ａ パワー半導体素子、１ｂ，１ｃ 半導体素子、２ａ 第１フレーム部、２ｂ，２ｃ 第２フレーム部、２ｄ 屈曲部、２ｅ，３ａ，５ａ，５ｂ 段差部、３ ダイパッド、４ 封止体、４ａ 薄肉部、４ｂ 流動性材料、５ 固定部材、５ｃ 凹部、５ｄ 凸部、５ｅ 挿入孔、６ａ，６ｂ，６ｃ，６ｄ 導電性接着剤、７ａ，７ｂ，７ｃ，７ｄ ワイヤ、８ａ，８ｂ 接着剤、９ 配線パターン、１０ コンデンサ、１１ 放熱グリース、１２ 放熱部材、２０ 下金型、２１ 上金型、２２ インサートキャビティ、２３ａ，２３ｂ エアベント、２４ プランジャー、２５ａ，２５ｂ，２５ｃ 未充填部、１０００ 電源、２０００ 電力変換装置、２０１０ 主変換回路、２０２０ 半導体モジュール、２０３０ 制御回路、３０００ 負荷。 1a Power semiconductor element, 1b, 1c semiconductor element, 2a 1st frame part, 2b, 2c 2nd frame part, 2d bending part, 2e, 3a, 5a, 5b step part, 3 die pad, 4 sealant, 4a thin wall part 4b fluid material, 5 fixing member, 5c concave part, 5d convex part, 5e insertion hole, 6a, 6b, 6c, 6d conductive adhesive, 7a, 7b, 7c, 7d wire, 8a, 8b adhesive, 9 wiring Pattern, 10 capacitors, 11 heat dissipation grease, 12 heat dissipation member, 20 lower mold, 21 upper mold, 22 insert cavity, 23a, 23b air vent, 24 plunger, 25a, 25b, 25c unfilled part, 1000 power supply, 2000 power supply Conversion device, 2010 main conversion circuit, 2020 semiconductor module, 2030 control circuit, 3000 load.

Claims (17)

パワー半導体素子と、
前記パワー半導体素子を搭載しているダイパッドを有する第１フレーム部とを備え、
前記ダイパッドは前記パワー半導体素子を搭載している第１面を有し、さらに、
前記第１面の向く第１方向とは反対方向を向いた第２面を有し、前記ダイパッドと距離を隔てて配置されている第２フレーム部と、
前記ダイパッドの前記第１面および前記第２フレーム部の前記第２面に接触している固定部材と、
少なくとも前記パワー半導体素子、前記ダイパッドおよび前記ダイパッドと前記固定部材との接続部分を封止する封止体とを備え、
前記ダイパッドを含む前記第１フレーム部の一部は前記封止体に覆われており、前記第１フレーム部の残部は前記封止体の外部に露出されており、
前記第１フレーム部は、リードフレームとして構成されている、パワー半導体装置。 Power semiconductor devices and
A first frame portion having a die pad on which the power semiconductor element is mounted is provided.
The die pad has a first surface on which the power semiconductor element is mounted, and further
A second frame portion having a second surface facing in the direction opposite to the first direction in which the first surface faces and being arranged at a distance from the die pad,
A fixing member in contact with the first surface of the die pad and the second surface of the second frame portion, and
It includes at least the power semiconductor element, the die pad, and a sealant that seals a connecting portion between the die pad and the fixing member .
A part of the first frame portion including the die pad is covered with the sealing body, and the rest of the first frame portion is exposed to the outside of the sealing body.
The first frame portion is a power semiconductor device configured as a lead frame . パワー半導体素子と、
前記パワー半導体素子を搭載しているダイパッドを有する第１フレーム部と、
前記ダイパッドと距離を隔てて配置されている第２フレーム部と、
前記ダイパッドと前記第２フレーム部とに嵌め合されている固定部材と、
少なくとも前記ダイパッドおよび前記ダイパッドと前記固定部材との接続部分を封止する封止体とを備え、
前記ダイパッドを含む前記第１フレーム部の一部は前記封止体に覆われており、前記第１フレーム部の残部は前記封止体の外部に露出されており、
前記第１フレーム部は、リードフレームとして構成されている、パワー半導体装置。 Power semiconductor devices and
The first frame portion having a die pad on which the power semiconductor element is mounted and
A second frame portion arranged at a distance from the die pad and
A fixing member fitted to the die pad and the second frame portion,
It is provided with at least the die pad and a sealing body for sealing the connection portion between the die pad and the fixing member .
A part of the first frame portion including the die pad is covered with the sealing body, and the rest of the first frame portion is exposed to the outside of the sealing body.
The first frame portion is a power semiconductor device configured as a lead frame . パワー半導体素子と、
前記パワー半導体素子を搭載しているダイパッドを有する第１フレーム部と、
前記ダイパッドと距離を隔てて配置されている第２フレーム部と、
前記ダイパッドおよび前記第２フレーム部と接着剤を介して接続されている固定部材と、
少なくとも前記ダイパッドおよび前記ダイパッドと前記固定部材との接続部分を封止する封止体とを備え、
前記ダイパッドを含む前記第１フレーム部の一部は前記封止体に覆われており、前記第１フレーム部の残部は前記封止体の外部に露出されており、
前記第１フレーム部は、リードフレームとして構成されている、パワー半導体装置。 Power semiconductor devices and
The first frame portion having a die pad on which the power semiconductor element is mounted and
A second frame portion arranged at a distance from the die pad and
A fixing member connected to the die pad and the second frame portion via an adhesive, and
It is provided with at least the die pad and a sealing body for sealing the connection portion between the die pad and the fixing member .
A part of the first frame portion including the die pad is covered with the sealing body, and the rest of the first frame portion is exposed to the outside of the sealing body.
The first frame portion is a power semiconductor device configured as a lead frame . 前記ダイパッドは第１面を有し、
前記第２フレーム部は前記第１面の向く第１方向とは反対方向を向いた第２面を有し、
前記パワー半導体素子は前記第１面上に搭載されており、
前記固定部材は、前記ダイパッドの前記第１面および前記第２フレーム部の前記第２面に接触している、請求項２または３に記載のパワー半導体装置。 The die pad has a first surface
The second frame portion has a second surface facing in a direction opposite to the first direction in which the first surface faces.
The power semiconductor element is mounted on the first surface, and is mounted on the first surface.
The power semiconductor device according to claim 2 or 3, wherein the fixing member is in contact with the first surface of the die pad and the second surface of the second frame portion. 前記ダイパッドは前記第１方向と交差する第２方向に向いた第３面を有し、
前記第２フレーム部は前記第２方向とは反対方向を向いた第４面を有し、
前記固定部材は、前記ダイパッドの前記第３面および前記第２フレーム部の前記第４面に接触している、請求項１または４に記載のパワー半導体装置。 The die pad has a third surface facing a second direction that intersects the first direction.
The second frame portion has a fourth surface facing in a direction opposite to the second direction.
The power semiconductor device according to claim 1 or 4, wherein the fixing member is in contact with the third surface of the die pad and the fourth surface of the second frame portion. 前記固定部材は、前記ダイパッドおよび前記第２フレーム部のいずれとも接続されておらず、前記第１方向とは反対方向に向いた第５面を有し、
前記固定部材には、前記第５面において凹んでいる凹部が形成されている、請求項１、４または５のいずれか１項に記載のパワー半導体装置。 The fixing member is not connected to either the die pad or the second frame portion, and has a fifth surface facing in a direction opposite to the first direction.
The power semiconductor device according to any one of claims 1, 4 or 5, wherein the fixing member is formed with a recess recessed on the fifth surface. 前記固定部材は、前記ダイパッドおよび前記第２フレーム部のいずれとも接続されておらず、前記第１方向とは反対方向に向いた第５面を有し、
前記ダイパッドは前記第１面と反対側に位置する第６面をさらに有し、
前記固定部材は、前記第５面において前記第１方向とは反対方向に向けて突出している凸部を含み、
前記凸部の頂部は、前記第６面よりも前記第１方向とは反対方向に位置している、請求項１、４または５のいずれか１項に記載のパワー半導体装置。 The fixing member is not connected to either the die pad or the second frame portion, and has a fifth surface facing in a direction opposite to the first direction.
The die pad further has a sixth surface located on the opposite side of the first surface.
The fixing member includes a convex portion protruding in a direction opposite to the first direction on the fifth surface.
The power semiconductor device according to any one of claims 1, 4 or 5, wherein the top of the convex portion is located in a direction opposite to the first direction with respect to the sixth surface. 前記固定部材の一部は、前記封止体から露出している、請求項１〜７のいずれか１項に記載のパワー半導体装置。 The power semiconductor device according to any one of claims 1 to 7, wherein a part of the fixing member is exposed from the sealing body. 前記固定部材上に配置されており、前記パワー半導体素子および前記第２フレーム部と電気的に接続されている電気回路をさらに備え、
前記電気回路にはコンデンサが実装されている、請求項１〜８のいずれか１項に記載のパワー半導体装置。 Further, an electric circuit arranged on the fixing member and electrically connected to the power semiconductor element and the second frame portion is provided.
The power semiconductor device according to any one of claims 1 to 8, wherein a capacitor is mounted on the electric circuit. 前記固定部材を構成する材料は、前記第１フレーム部を構成する材料と比べて、導電率が低い、請求項１〜９のいずれか１項に記載のパワー半導体装置。 The power semiconductor device according to any one of claims 1 to 9, wherein the material constituting the fixing member has a lower conductivity than the material constituting the first frame portion. 請求項１〜１０のいずれか１項に記載のパワー半導体装置を含み、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。 A main conversion circuit that includes the power semiconductor device according to any one of claims 1 to 10 and converts and outputs input power.
A power conversion device including a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit. パワー半導体素子が搭載されたダイパッドを有する第１フレーム部と、前記第１フレーム部とは別体である第２フレーム部と、前記第１フレーム部および前記第２フレーム部とは別体であり、かつ成形されている固定部材とを準備する工程と、
前記固定部材により前記ダイパッドと前記第２フレーム部とを接続する工程と、
前記接続する工程の後、少なくとも前記ダイパッドおよび前記ダイパッドと前記固定部材との接続部分を封止する封止体を形成する工程とを備え、
前記封止体を形成する工程において、前記ダイパッドを含む前記第１フレーム部の一部が前記封止体に覆われ、前記第１フレーム部の残部が前記封止体の外部に露出され、前記第１フレーム部がリードフレームとされる、パワー半導体装置の製造方法。 The first frame portion having a die pad on which a power semiconductor element is mounted, the second frame portion which is a separate body from the first frame portion, and the first frame portion and the second frame portion are separate bodies. And the process of preparing the molded fixing member,
A step of connecting the die pad and the second frame portion by the fixing member, and
After the connecting step, at least a step of forming a sealing body for sealing the die pad and the connecting portion between the die pad and the fixing member is provided .
In the step of forming the sealing body, a part of the first frame portion including the die pad is covered with the sealing body, and the rest of the first frame portion is exposed to the outside of the sealing body. A method for manufacturing a power semiconductor device in which the first frame portion is a lead frame . 前記ダイパッドは前記パワー半導体素子が搭載されている第１面を有し、
前記第２フレーム部は第２面を有し、
前記接続する工程では、前記第１面が第１方向を向くとともに前記第２面が前記第１方向とは反対方向を向くように前記ダイパッドおよび前記第２フレーム部が配置され、かつ前記固定部材が前記第１面および前記第２面に接触した状態とされる、請求項１２に記載のパワー半導体装置の製造方法。 The die pad has a first surface on which the power semiconductor element is mounted.
The second frame portion has a second surface and has a second surface.
In the connecting step, the die pad and the second frame portion are arranged so that the first surface faces the first direction and the second surface faces the direction opposite to the first direction, and the fixing member. The method for manufacturing a power semiconductor device according to claim 12, wherein is in contact with the first surface and the second surface. 前記ダイパッドは前記第１面と交差する方向に延在する第３面を有し、
前記第２フレーム部は前記第２面と交差する方向に延在する第４面を有し、
前記接続する工程では、前記第３面が前記第１方向と交差する第２方向を向くとともに前記第４面が前記第２方向とは反対方向を向くように前記ダイパッドおよび前記第２フレーム部が配置され、かつ前記固定部材が前記第３面および前記第４面に接触した状態とされる、請求項１３に記載のパワー半導体装置の製造方法。 The die pad has a third surface extending in a direction intersecting the first surface.
The second frame portion has a fourth surface extending in a direction intersecting the second surface.
In the connecting step, the die pad and the second frame portion are oriented so that the third surface faces the second direction intersecting the first direction and the fourth surface faces the direction opposite to the second direction. The method for manufacturing a power semiconductor device according to claim 13, wherein the fixing member is arranged and the fixing member is in contact with the third surface and the fourth surface. 前記固定部材は第５面を有し、前記第５面に対し突出している凸部を含み、
前記ダイパッドは前記第１面と反対側に位置する第６面を有し、
前記封止体を形成する工程は、少なくとも前記パワー半導体素子、前記ダイパッド、および前記固定部材を収容可能な空間が配置されている金型を準備する工程と、
前記第５面が前記第１方向とは反対方向を向き、かつ前記凸部が前記第６面よりも前記反対方向に突出して前記金型に接触するように、前記パワー半導体素子、前記ダイパッド、前記固定部材、ならびに前記第１フレーム部および前記第２フレーム部の各一部が前記金型の前記空間内に収容された後、前記封止体となるべき流動性材料を前記空間に流入する工程とを含む、請求項１３または１４に記載のパワー半導体装置の製造方法。 The fixing member has a fifth surface and includes a convex portion protruding from the fifth surface.
The die pad has a sixth surface located on the opposite side of the first surface.
The steps of forming the sealing body include at least a step of preparing a mold in which a space capable of accommodating the power semiconductor element, the die pad, and the fixing member is arranged.
The power semiconductor element, the die pad, and the like so that the fifth surface faces in a direction opposite to the first direction and the convex portion protrudes in the opposite direction from the sixth surface and comes into contact with the mold. After the fixing member and each part of the first frame portion and the second frame portion are housed in the space of the mold, the fluid material to be the sealing body flows into the space. The method for manufacturing a power semiconductor device according to claim 13 or 14, which includes a step. 前記封止体を形成する工程では、少なくとも前記パワー半導体素子、前記ダイパッド、
および前記固定部材の一部を収容可能な空間が配置されている金型を準備する工程と、
前記金型の前記空間内に前記パワー半導体素子、前記ダイパッド、および前記固定部材の一部が収容された後、前記封止体となるべき流動性材料を前記空間に流入する工程とを含む、請求項１３または１４に記載のパワー半導体装置の製造方法。 In the step of forming the sealing body, at least the power semiconductor element, the die pad, and the like.
And the process of preparing a mold in which a space that can accommodate a part of the fixing member is arranged, and
A step of flowing a fluid material to be a sealing body into the space after the power semiconductor element, the die pad, and a part of the fixing member are housed in the space of the mold. The method for manufacturing a power semiconductor device according to claim 13 or 14. 前記接続する工程では、前記ダイパッドと前記固定部材とが接着剤で接着されるとともに前記第２フレーム部と前記固定部材とが接着剤で接着される、請求項１２〜１６のいずれか１項に記載のパワー半導体装置の製造方法。 In any one of claims 12 to 16, in the step of connecting, the die pad and the fixing member are adhered with an adhesive, and the second frame portion and the fixing member are adhered with an adhesive. The method for manufacturing a power semiconductor device according to the description.
JP2017034952A 2017-02-27 2017-02-27 Power semiconductor devices, their manufacturing methods, and power conversion devices Active JP6811644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017034952A JP6811644B2 (en) 2017-02-27 2017-02-27 Power semiconductor devices, their manufacturing methods, and power conversion devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017034952A JP6811644B2 (en) 2017-02-27 2017-02-27 Power semiconductor devices, their manufacturing methods, and power conversion devices

Publications (2)

Publication Number Publication Date
JP2018142582A JP2018142582A (en) 2018-09-13
JP6811644B2 true JP6811644B2 (en) 2021-01-13

Family

ID=63526776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017034952A Active JP6811644B2 (en) 2017-02-27 2017-02-27 Power semiconductor devices, their manufacturing methods, and power conversion devices

Country Status (1)

Country Link
JP (1) JP6811644B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085234A1 (en) * 2019-10-31 2021-05-06 三菱電機株式会社 Semiconductor module, power conversion apparatus, method for manufacturing semiconductor module, and method for manufacturing power conversion apparatus

Also Published As

Publication number Publication date
JP2018142582A (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP6816825B2 (en) Manufacturing method of semiconductor device, power conversion device and semiconductor device
WO2018211751A1 (en) Semiconductor module and power conversion device
JP2019197842A (en) Power module, electric power conversion system, and method of manufacturing power module
WO2019176199A1 (en) Semiconductor power module and power conversion device
JP6765336B2 (en) Power semiconductor devices, their manufacturing methods, and power conversion devices
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JP2019153607A (en) Power semiconductor device and method of manufacturing the same, and power conversion device
WO2020174584A1 (en) Semiconductor device, manufacturing method for semiconductor device, and power conversion device
JP2020107666A (en) Semiconductor module, method for manufacturing the same, and power conversion device
JP6811644B2 (en) Power semiconductor devices, their manufacturing methods, and power conversion devices
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
JP6952889B2 (en) Power semiconductor modules, their manufacturing methods, and power converters
JP2019096797A (en) Semiconductor device and power conversion apparatus
JP6999807B2 (en) Semiconductor equipment and power conversion equipment
JP2018110143A (en) Semiconductor device, power converter, lead frame, and manufacturing method of semiconductor device
JP7109347B2 (en) Semiconductor equipment and power conversion equipment
JP7479771B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP7053897B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
JP7134345B2 (en) SEMICONDUCTOR MODULE, SEMICONDUCTOR MODULE MANUFACTURING METHOD AND POWER CONVERTER
JP2021019139A (en) Semiconductor device for power and power converter
JP7450740B2 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
JP6851559B1 (en) Semiconductor devices and power converters
JP7278077B2 (en) Semiconductor device and its manufacturing method
JPWO2018146799A1 (en) Semiconductor device and power conversion device
JP2022067375A (en) Semiconductor device for electric power and method for manufacturing the same as well as power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201215

R150 Certificate of patent or registration of utility model

Ref document number: 6811644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250