JP2021019139A - Semiconductor device for power and power converter - Google Patents

Semiconductor device for power and power converter Download PDF

Info

Publication number
JP2021019139A
JP2021019139A JP2019135022A JP2019135022A JP2021019139A JP 2021019139 A JP2021019139 A JP 2021019139A JP 2019135022 A JP2019135022 A JP 2019135022A JP 2019135022 A JP2019135022 A JP 2019135022A JP 2021019139 A JP2021019139 A JP 2021019139A
Authority
JP
Japan
Prior art keywords
power semiconductor
electrode plate
semiconductor device
spacer
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019135022A
Other languages
Japanese (ja)
Other versions
JP7287164B2 (en
Inventor
藤野　純司
Junji Fujino
純司 藤野
道雄 小川
Michio Ogawa
道雄 小川
智香 松井
Chika Matsui
智香 松井
啓 林
Kei Hayashi
啓 林
晋助 浅田
Shinsuke Asada
晋助 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019135022A priority Critical patent/JP7287164B2/en
Publication of JP2021019139A publication Critical patent/JP2021019139A/en
Application granted granted Critical
Publication of JP7287164B2 publication Critical patent/JP7287164B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

To obtain a highly reliable semiconductor device for power by reducing thermal stress generated in such a junction material as a solder by providing a predetermined space between an electrode plate and a semiconductor element for power, the coefficient of thermal expansions of the electrode plate and the semiconductor element being significantly different.SOLUTION: A semiconductor device for power 100 according to the present invention includes: a ceramic substrate 1; an IGBT 4 and a diode 5 joined on the ceramic substrate 1 by solders 2 and 3 for die-bond; an electrode plate 8 joined to the IGBT 4 and the diode 5 by spacer part solders 6 and 7; and spacer wires 11a and 11b located between the IGBT 4, the diode 5, and the electrode plate 8. The space wires 11a and 11b function as a supporting member for supporting the electrode plate 8, and define a distance A1 between the IGBT 4 and the diode 5 and the electrode plate 8.SELECTED DRAWING: Figure 1

Description

本発明は、電力用半導体装置及び電力用半導体装置を適用した電力変換装置に関する。 The present invention relates to a power semiconductor device and a power conversion device to which a power semiconductor device is applied.

電力用半導体装置では、電力用半導体素子の高密度化に伴い、電流密度が高い回路を形成するために、電極板を電力用半導体素子に直接はんだ付けする手法が用いられる場合がある。このような従来の電力用半導体装置では、高電圧・大電流を扱うために電力用半導体素子の発熱が大きく、さらに、電極板と電力用半導体素子とは熱膨張係数に大きな差があるため、電力用半導体素子の発熱等による温度変化によってはんだ接合部に大きな熱応力が発生し、はんだにクラックが生じる等、信頼性に影響を及ぼす懸念があった。そこで、電力用半導体素子と接合する電極板に折り曲げ部分を形成してスペーサとして機能させ、電極板と電力用半導体素子との間隔を確保することで、熱膨張係数の差が大きい部材間の間隔を広く設け、熱ひずみを軽減する技術が提案されている（例えば、特許文献１参照）。 In a power semiconductor device, a method of directly soldering an electrode plate to a power semiconductor element may be used in order to form a circuit having a high current density as the power semiconductor element becomes denser. In such a conventional power semiconductor device, the power semiconductor element generates a large amount of heat in order to handle a high voltage and a large current, and further, there is a large difference in thermal expansion coefficient between the electrode plate and the power semiconductor element. There is a concern that reliability may be affected, such as a large thermal stress being generated at the solder joint due to a temperature change due to heat generation of a power semiconductor element and cracks in the solder. Therefore, a bent portion is formed in the electrode plate to be joined to the power semiconductor element to function as a spacer, and the distance between the electrode plate and the power semiconductor element is secured, so that the distance between the members having a large difference in the coefficient of thermal expansion is large. A technique for reducing thermal strain has been proposed (see, for example, Patent Document 1).

特開２００６−２０２８８５号公報Japanese Unexamined Patent Publication No. 2006-202885

しかしながら、上記した従来の電力用半導体装置では、電極板を折り曲げた頂点付近でははんだ層が薄くなり、熱膨張係数差が大きい電極板と電力用半導体素子との間のはんだに発生する熱応力が大きくなるため、電力用半導体素子の損傷あるいは特性変化が生じて信頼性が低下する、という課題があった。 However, in the above-mentioned conventional power semiconductor device, the solder layer becomes thin near the apex where the electrode plate is bent, and the thermal stress generated in the solder between the electrode plate and the power semiconductor element having a large difference in thermal expansion coefficient is generated. Since the size is increased, there is a problem that the reliability is lowered due to damage or characteristic change of the power semiconductor element.

本発明は上記課題を解決するためになされたものであり、熱膨張係数の差が大きい電極板と電力用半導体素子との間に所望の距離を設けることで、はんだ等の接合部材に生じる熱応力を低減することにより、信頼性の高い電力用半導体装置を得ることを目的とするものである。 The present invention has been made to solve the above problems, and by providing a desired distance between an electrode plate having a large difference in coefficient of thermal expansion and a power semiconductor element, heat generated in a joining member such as solder is generated. The purpose is to obtain a highly reliable power semiconductor device by reducing the stress.

本発明に係る電力用半導体装置は、絶縁基板と、表面に電極及び表面絶縁層が設けられ、裏面が絶縁基板に接合された電力用半導体素子と、裏面が絶縁基板に対向するように配置された電極板と、電力用半導体素子と電極板との間に設けられ、電極と電極板とを接合する導電性の接合部材と、電力用半導体素子と電極板との間に設けられ、電力用半導体素子と電極板との離間距離を規定する支持部材と、を備える。 The power semiconductor device according to the present invention is arranged such that an insulating substrate, an electrode and a surface insulating layer are provided on the front surface, a power semiconductor element whose back surface is bonded to the insulating substrate, and the back surface faces the insulating substrate. It is provided between the electrode plate, the power semiconductor element and the electrode plate, and is provided between the conductive bonding member for joining the electrode and the electrode plate, and between the power semiconductor element and the electrode plate, and is used for power. A support member that defines a separation distance between the semiconductor element and the electrode plate is provided.

本発明に係る電力用半導体装置は、絶縁基板と、表面に電極及び表面絶縁層が設けられ、裏面が絶縁基板に接合された電力用半導体素子と、裏面が絶縁基板に対向するように配置された電極板と、電力用半導体素子と電極板との間に設けられ、電極と電極板とを接合する導電性の接合部材と、絶縁基板に接着されたケースと、一端がケースから突出し、他端が電極板の裏面に接触しており、電力用半導体素子と電極板との離間距離を規定する支持部材と、を備える。 The power semiconductor device according to the present invention is arranged such that an insulating substrate, an electrode and a surface insulating layer are provided on the front surface, a power semiconductor element whose back surface is bonded to the insulating substrate, and the back surface faces the insulating substrate. A conductive bonding member provided between the electrode plate, the power semiconductor element and the electrode plate, and bonding the electrode and the electrode plate, a case bonded to the insulating substrate, one end protruding from the case, and the like. A support member whose end is in contact with the back surface of the electrode plate and defines a separation distance between the power semiconductor element and the electrode plate is provided.

本発明に係る電力用半導体装置は、電極板の位置が電力用半導体素子に対して所望の離間距離となるように、電極板を支持する支持部材を設けたことにより、接合部材に生じる熱応力を低減し、信頼性の高い電力用半導体装置を得ることができるという効果を有する。 The power semiconductor device according to the present invention is provided with a support member that supports the electrode plate so that the position of the electrode plate is a desired distance from the power semiconductor element, so that the thermal stress generated in the joint member is generated. It has the effect of being able to obtain a highly reliable power semiconductor device.

本発明に係る実施の形態１の電力用半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device for electric power of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の電力用半導体装置を示す斜視図である。It is a perspective view which shows the semiconductor device for electric power of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の電力用半導体装置を製造する各製造工程における断面図である。It is sectional drawing in each manufacturing process which manufactures the semiconductor device for electric power of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の電力用半導体装置の一部を拡大した断面図である。FIG. 5 is an enlarged cross-sectional view of a part of the power semiconductor device according to the first embodiment of the present invention. 本発明に係る実施の形態１の電力用半導体装置の変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor device for electric power of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態２の電力用半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device for electric power of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態３の電力用半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device for electric power of Embodiment 3 which concerns on this invention. 本発明に係る実施の形態３の電力用半導体装置の第１の変形例を示す断面図である。It is sectional drawing which shows the 1st modification of the semiconductor device for electric power of Embodiment 3 which concerns on this invention. 本発明に係る実施の形態３の電力用半導体装置の第２の変形例を示す断面図である。It is sectional drawing which shows the 2nd modification of the semiconductor device for electric power of Embodiment 3 which concerns on this invention. 本発明に係る実施の形態４の電力用半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device for electric power of Embodiment 4 which concerns on this invention. 本発明に係る実施の形態５の電力変換装置を説明するためのブロック図である。It is a block diagram for demonstrating the power conversion apparatus of Embodiment 5 which concerns on this invention.

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。また、以下で説明する寸法や温度、時間等の数値は一例であり、他の数値であってもよい。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are designated by the same reference numerals, and the description thereof will not be repeated. In addition, the numerical values such as dimensions, temperature, and time described below are examples, and may be other numerical values.

実施の形態１．
本発明に係る実施の形態１の電力用半導体装置について、図１、図２及び図３を用いて説明する。図１は、本実施の形態の電力用半導体装置１００を示す断面図であり、図２は、本実施の形態の電力用半導体装置１００を示す斜視図である。また、図３は、本実施の形態の電力用半導体装置１００を製造する各製造工程における断面図である。なお、図２では、電力用半導体装置１００の内部構成をわかりやすく示すために、図１で示す封止部材２６及び部材間のはんだを省略している。 Embodiment 1.
The power semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 1, 2 and 3. FIG. 1 is a cross-sectional view showing the power semiconductor device 100 of the present embodiment, and FIG. 2 is a perspective view showing the power semiconductor device 100 of the present embodiment. Further, FIG. 3 is a cross-sectional view of each manufacturing process for manufacturing the power semiconductor device 100 of the present embodiment. In FIG. 2, in order to show the internal configuration of the power semiconductor device 100 in an easy-to-understand manner, the sealing member 26 shown in FIG. 1 and the solder between the members are omitted.

まず、電力用半導体装置１００の構成について、図１及び図２を用いて説明する。 First, the configuration of the power semiconductor device 100 will be described with reference to FIGS. 1 and 2.

電力用半導体装置１００は、図１に示すように、セラミック基板１（絶縁基板）と、セラミック基板１上にダイボンド用はんだ２、３によって接合されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ／絶縁ゲート型バイポーラトランジスタ）４及びダイオード５と、ＩＧＢＴ４とダイオード５との上部にスペーサ部はんだ６、７（接合部材）によって接合された電極板８と、ＩＧＢＴ４及びダイオード５と電極板８との間に設けられたスペーサワイヤ１１ａ、１１ｂ（支持部材）と、セラミック基板１に接着剤２１によって接合されたケース２２と、ケース２２にインサート成形された信号端子２３及び外部主端子２４と、ＩＧＢＴ４のゲート電極４ｂと信号端子２３とを電気的に接続する接続ワイヤ２５と、セラミック基板１とケース２２とで囲まれた領域に充填される封止部材２６とで構成される。 As shown in FIG. 1, the electric power semiconductor device 100 includes a ceramic substrate 1 (insulated substrate) and an IGBT (Insulated Gate Bipolar Transistor / Insulated Gate Bipolar Transistor) bonded to the ceramic substrate 1 by die bonding solders 2 and 3. ) 4 and the diode 5, the electrode plate 8 joined by the spacer solders 6 and 7 (joining member) on the upper part of the IGBT 4 and the diode 5, and the spacer provided between the IGBT 4 and the diode 5 and the electrode plate 8. The wires 11a and 11b (support members), the case 22 joined to the ceramic substrate 1 by the adhesive 21, the signal terminal 23 and the external main terminal 24 insert-molded in the case 22, the gate electrode 4b and the signal terminal of the IGBT 4. It is composed of a connecting wire 25 that electrically connects the 23 and a sealing member 26 that is filled in a region surrounded by the ceramic substrate 1 and the case 22.

ここで、図２に示すように、外部主端子２４は、第１外部主端子２４ａと第２外部主端子２４ｂとの２個（ケース２２上部における外部端子部分の幅は各々１０ｍｍ。）から構成され、第１外部主端子２４ａ及び第２外部主端子２４ｂはケース２２にそれぞれネジ止めされている。また、第１外部主端子２４ａとセラミック基板１の表面電極１ａとは、電極板９とはんだ（図示せず）を介して電気的に接続されている。 Here, as shown in FIG. 2, the external main terminal 24 is composed of two external main terminals 24a and a second external main terminal 24b (the width of the external terminal portion in the upper part of the case 22 is 10 mm each). The first external main terminal 24a and the second external main terminal 24b are screwed to the case 22, respectively. Further, the first external main terminal 24a and the surface electrode 1a of the ceramic substrate 1 are electrically connected to the electrode plate 9 via solder (not shown).

セラミック基板１は、図１に示すように、絶縁層としての窒化アルミニウム（ＡｌＮ）製のセラミック基材１ｂ（４０ｍｍ×２５ｍｍ×厚さ０．６３５ｍｍ）と、セラミック基材１ｂの両面に設けられた銅（Ｃｕ）製の導体層１ｃ、１ｄ（パターン厚さ０．４ｍｍ）とからなる絶縁基板である。なお、本実施の形態では、セラミック基板１のセラミック基材１ｂの材料に窒化アルミニウムを用いる場合について説明するが、これに限られるものではなく、アルミナ（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮ）等のセラミック材料を用いてもよい。また、放熱性の必要性が高くない場合には、絶縁基板としてガラスエポキシ基板等を用いてもよい。 As shown in FIG. 1, the ceramic substrate 1 is provided on both sides of a ceramic base material 1b (40 mm × 25 mm × thickness 0.635 mm) made of aluminum nitride (AlN) as an insulating layer and a ceramic base material 1b. It is an insulating substrate made of a conductor layer 1c and 1d (pattern thickness 0.4 mm) made of copper (Cu). In this embodiment, the case where aluminum nitride is used as the material of the ceramic base material 1b of the ceramic substrate 1 will be described, but the present invention is not limited to this, and alumina (Al 2 O 3 ) and silicon nitride (SiN) are not limited thereto. And other ceramic materials may be used. Further, when the need for heat dissipation is not high, a glass epoxy substrate or the like may be used as the insulating substrate.

また、本実施の形態では、ベース板（図示せず）とセラミック基板１とを個別に設ける場合について説明するが、金属ベース板と絶縁層とが一体に積層され、ベース板と絶縁基板との機能を併せ持つ金属ベース絶縁基板を用いてもよい。金属ベース絶縁基板を用いることで、電力用半導体装置の軽量化や小型化ができる。 Further, in the present embodiment, the case where the base plate (not shown) and the ceramic substrate 1 are provided separately will be described, but the metal base plate and the insulating layer are integrally laminated, and the base plate and the insulating substrate are combined. A metal-based insulating substrate having a function may be used. By using the metal-based insulating substrate, the weight and size of the power semiconductor device can be reduced.

電力用半導体装置１００には、電力用半導体素子として、ＩＧＢＴ４（１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）とダイオード５（１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）とが備えられている。ＩＧＢＴ４及びダイオード５は、シリコン（Ｓｉ）を半導体材料とする。また、ＩＧＢＴ４の表面にはエミッタ電極４ａとゲート電極４ｂとが設けられており、ダイオード５の表面にはエミッタ電極５ａが設けられている。さらに、ＩＧＢＴ４及びダイオード５は、素子表面のうち電極を備えていない部分には、表面絶縁層が設けられている。 The power semiconductor device 100 is provided with an IGBT 4 (15 mm × 15 mm × thickness 0.3 mm) and a diode 5 (15 mm × 15 mm × thickness 0.3 mm) as power semiconductor elements. The IGBT 4 and the diode 5 use silicon (Si) as a semiconductor material. Further, an emitter electrode 4a and a gate electrode 4b are provided on the surface of the IGBT 4, and an emitter electrode 5a is provided on the surface of the diode 5. Further, the IGBT 4 and the diode 5 are provided with a surface insulating layer on a portion of the element surface that does not have an electrode.

なお、本実施の形態では、電力用半導体素子としてＩＧＢＴ４とダイオード５とを備える電力用半導体装置について説明するが、これに限られるものではなく、ＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ／金属酸化物半導体電界効果トランジスタ）等の電力用半導体素子を備えてもよいし、電力用半導体素子を駆動制御する制御用の半導体素子を備えてもよい。また、本実施の形態では、電力用半導体素子がシリコン（Ｓｉ）を半導体材料とする例について説明するが、これに限られるものではなく、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）のようなワイドバンドギャップ半導体材料としてもよい。 In the present embodiment, a power semiconductor device including an IGBT 4 and a diode 5 as a power semiconductor element will be described, but the present invention is not limited to this, and the MOSFET (Metal-Oxide-Semiconductor Field-Effective Transistor / metal) is not limited thereto. A power semiconductor element such as an oxide semiconductor field effect transistor) may be provided, or a control semiconductor element for driving and controlling the power semiconductor element may be provided. Further, in the present embodiment, an example in which the semiconductor element for electric power uses silicon (Si) as a semiconductor material will be described, but the present invention is not limited to this, and silicon carbide (SiC), gallium nitride (GaN), or diamond ( It may be used as a wide bandgap semiconductor material such as C).

ダイボンド用はんだ２は、セラミック基板１の導体層１ｃと、ＩＧＢＴ４の裏面すなわちエミッタ電極４ａ及びゲート電極４ｂを備えていない面と、を接合する。また、ダイボンド用はんだ３は、セラミック基板１の導体層１ｃと、ダイオード５の裏面すなわちエミッタ電極５ａを備えていない面と、を接合する。なお、本実施の形態では、ＩＧＢＴ４とセラミック基板１、ダイオード５とセラミック基板１の接合部材としてはんだを用いる場合について説明するが、これに限られるものではなく、銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接合部材や、ナノ粒子を低温焼成させる銀（Ａｇ）ナノパウダや銅（Ｃｕ）ナノパウダ等を用いてもよい。 The die-bonding solder 2 joins the conductor layer 1c of the ceramic substrate 1 to the back surface of the IGBT 4, that is, the surface not provided with the emitter electrode 4a and the gate electrode 4b. Further, the die bonding solder 3 joins the conductor layer 1c of the ceramic substrate 1 to the back surface of the diode 5, that is, the surface not provided with the emitter electrode 5a. In this embodiment, a case where solder is used as a joining member between the IGBT 4 and the ceramic substrate 1 and the diode 5 and the ceramic substrate 1 will be described, but the present invention is not limited to this, and the silver (Ag) filler is used as an epoxy resin. Dispersed conductive bonding members, silver (Ag) nanopowder, copper (Cu) nanopowder, or the like that fires nanoparticles at a low temperature may be used.

電極板８（厚さ０．５ｍｍ）は、銅（Ｃｕ）によって形成され、屈曲構造を有している。電極板８のＩＧＢＴ４と対向する部位には開口部８ａ、ダイオード５と対向する部位には開口部８ｂを有している。電極板８の開口部８ａはＩＧＢＴ４のエミッタ電極４ａと対向する位置に、開口部８ｂはダイオード５のエミッタ電極５ａと対向する位置に、それぞれ配置される。また、電極板８は、裏面がセラミック基板１に対向するように配置される。 The electrode plate 8 (thickness 0.5 mm) is formed of copper (Cu) and has a bent structure. The electrode plate 8 has an opening 8a at a portion facing the IGBT 4 and an opening 8b at a portion facing the diode 5. The opening 8a of the electrode plate 8 is arranged at a position facing the emitter electrode 4a of the IGBT 4, and the opening 8b is arranged at a position facing the emitter electrode 5a of the diode 5. Further, the electrode plate 8 is arranged so that the back surface faces the ceramic substrate 1.

スペーサ部はんだ６は、ＩＧＢＴ４のエミッタ電極４ａと電極板８の裏面とを接合する。また、スペーサ部はんだ７は、ダイオード５のエミッタ電極５ａと電極板８の裏面側とを接合する。つまり、スペーサ部はんだ６、７は、それぞれ電極板８の開口部８ａ、８ｂ及びその周囲を取り囲むように設けられ、電極板８とＩＧＢＴ４、電極板８とダイオード５をそれぞれ接合する。電極板８が開口部８ａ、８ｂを有していることによって、ＩＧＢＴ４及びダイオード５の表面上を濡れ広がってなお余剰のはんだは、開口部８ａの空間、開口部８ｂの空間にそれぞれ濡れ広がることができ、十分なはんだ量を供給しても、はんだのはみ出しを防止することができる。また、電極板８と外部主端子２４とは、主端子接合はんだ２７によって接合されている。 The spacer solder 6 joins the emitter electrode 4a of the IGBT 4 and the back surface of the electrode plate 8. Further, the spacer solder 7 joins the emitter electrode 5a of the diode 5 and the back surface side of the electrode plate 8. That is, the spacer solders 6 and 7 are provided so as to surround the openings 8a and 8b of the electrode plate 8 and their surroundings, respectively, and join the electrode plate 8 and the IGBT 4 and the electrode plate 8 and the diode 5, respectively. Since the electrode plate 8 has the openings 8a and 8b, the excess solder that wets and spreads on the surfaces of the IGBT 4 and the diode 5 spreads wet and spreads in the space of the opening 8a and the space of the opening 8b, respectively. Even if a sufficient amount of solder is supplied, it is possible to prevent the solder from sticking out. Further, the electrode plate 8 and the external main terminal 24 are joined by the main terminal joining solder 27.

なお、本実施の形態では、電極板８とＩＧＢＴ４、電極板８とダイオード５、電極板８と外部主端子２４との導電性の接合部材としてはんだを用いる場合について説明するが、これに限られるものではなく、銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接合部材や、ナノ粒子を低温焼成させる銀（Ａｇ）ナノパウダや銅（Ｃｕ）ナノパウダ等を用いてもよい。 In this embodiment, a case where solder is used as a conductive joining member between the electrode plate 8 and the IGBT 4, the electrode plate 8 and the diode 5, and the electrode plate 8 and the external main terminal 24 will be described, but the present invention is limited to this. Instead, a conductive bonding member in which a silver (Ag) filler is dispersed in an epoxy resin, silver (Ag) nanopowder or copper (Cu) nanopowder in which nanoparticles are fired at a low temperature may be used.

スペーサワイヤ１１ａ、１１ｂは、純アルミ（Ａｌ）製ワイヤ（太さ０．２ｍｍ）からなり、図１及び図２に示すように、電極板８の裏面に、開口部８ａ、８ｂを跨ぐようにループ形状を呈してワイヤボンディングされて設けられる。スペーサワイヤ１１ａ、１１ｂのループ形状の先端部は、ＩＧＢＴ４のエミッタ電極４ａ及びダイオード５のエミッタ電極５ａにそれぞれ接触する。なお、本実施の形態では、スペーサワイヤ１１ａ、１１ｂが純アルミ製ワイヤである場合について説明するが、これに限られるものではなく、銅（Ｃｕ）ワイヤ、アルミ被服銅ワイヤ、又は金（Ａｕ）ワイヤ等を用いてもよいし、リボンボンド等を用いてもよい。 The spacer wires 11a and 11b are made of pure aluminum (Al) wire (thickness 0.2 mm), and as shown in FIGS. 1 and 2, the spacer wires 11a and 11b straddle the openings 8a and 8b on the back surface of the electrode plate 8. It is provided by wire bonding in a loop shape. The loop-shaped tips of the spacer wires 11a and 11b come into contact with the emitter electrode 4a of the IGBT 4 and the emitter electrode 5a of the diode 5, respectively. In the present embodiment, the case where the spacer wires 11a and 11b are pure aluminum wires will be described, but the present invention is not limited to this, and the spacer wires 11a and 11b are not limited to this, and are copper (Cu) wires, aluminum-coated copper wires, or gold (Au). A wire or the like may be used, or a ribbon bond or the like may be used.

スペーサワイヤ１１ａ、１１ｂは、主として部材間の電気的接合のために設けられるボンディングワイヤと同様の方法で形成することができ、形成に際して、ワイヤ高さやエッジ距離、ワイヤ長さ等を必要な値に容易に調整可能である。このため、図１に示すように、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ１が所望の値となるようにスペーサワイヤ１１ａ、１１ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサワイヤ１１ａ、１１ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ１を設けた位置になるように、電極板８を支持する支持部材として機能する。 The spacer wires 11a and 11b can be formed by the same method as the bonding wires provided mainly for electrical bonding between members, and the wire height, edge distance, wire length, etc. can be set to necessary values at the time of formation. It is easily adjustable. Therefore, as shown in FIG. 1, by providing the spacer wires 11a and 11b so that the separation distance A1 between the IGBT 4 and the diode 5 and the electrode plate 8 becomes a desired value, the spacer solders 6 and 7 can be separated. It is possible to adjust the thickness. That is, the spacer wires 11a and 11b function as support members for supporting the electrode plate 8 so that the position in the height direction of the electrode plate 8 is a position where a desired separation distance A1 is provided with respect to the IGBT 4 and the diode 5. To do.

ケース２２（４８ｍｍ×２８ｍｍ×高さ１２ｍｍ）は、ＰＰＳ（ポリフェニレンスルファイド）によって形成される。ケース２２には、銅（Ｃｕ）製の信号端子２３（厚さ０．４ｍｍ）及び銅（Ｃｕ）製の外部主端子２４（厚さ０．６ｍｍ）が、それぞれインサート成形されている。なお、本実施の形態では、ケース２２の材料としてＰＰＳを用いる場合について説明するが、これに限られるものではなく、ＰＢＴ（ポリブチレンテレフタレート）又はＰＥＥＫ（ポリエーテルエーテルケトン）のような熱可塑性樹脂で形成されてもよいし、ＬＣＰ（液晶ポリマー）で形成されてもよい。 The case 22 (48 mm × 28 mm × height 12 mm) is formed of PPS (polyphenylene sulfide). A copper (Cu) signal terminal 23 (thickness 0.4 mm) and a copper (Cu) external main terminal 24 (thickness 0.6 mm) are insert-molded in the case 22, respectively. In this embodiment, the case where PPS is used as the material of the case 22 will be described, but the present invention is not limited to this, and a thermoplastic resin such as PBT (polybutylene terephthalate) or PEEK (polyetheretherketone) is used. It may be formed of LCP (liquid crystal polymer).

接続ワイヤ２５は、アルミ（Ａｌ）製ワイヤ（太さ０．１ｍｍ）であり、ＩＧＢＴ４のゲート電極４ｂと信号端子２３とを電気的に接続する。なお、本実施の形態では、接続ワイヤ２５がアルミワイヤである場合について説明するが、これに限られるものではなく、銅（Ｃｕ）ワイヤ、アルミ被服銅ワイヤ、又は金（Ａｕ）ワイヤ等を用いてもよいし、リボンボンド等を用いてもよい。 The connection wire 25 is an aluminum (Al) wire (thickness 0.1 mm), and electrically connects the gate electrode 4b of the IGBT 4 and the signal terminal 23. In the present embodiment, the case where the connecting wire 25 is an aluminum wire will be described, but the present invention is not limited to this, and a copper (Cu) wire, an aluminum-coated copper wire, a gold (Au) wire, or the like is used. Alternatively, a ribbon bond or the like may be used.

封止部材２６は、セラミック基板１とケース２２とで囲まれた領域に充填される。封止部材２６は、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂又はアクリル樹脂のような電気的に絶縁性を有する樹脂で形成される。封止部材２６は、封止部材２６の機械強度及び熱伝導性を向上させるフィラーが分散された絶縁性複合材料で形成されてもよい。封止部材２６の機械強度及び熱伝導性を向上させるフィラーは、例えば、二酸化ケイ素（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化ケイ素（Ｓｉ3Ｎ4）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）又は酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよい。また、封止部材２６は、シリコーンゲル等の絶縁性材料で形成されてもよい。 The sealing member 26 is filled in a region surrounded by the ceramic substrate 1 and the case 22. The sealing member 26 is formed of an electrically insulating resin such as an epoxy resin, a silicone resin, a urethane resin, a polyimide resin, a polyamide resin, or an acrylic resin. The sealing member 26 may be formed of an insulating composite material in which a filler that improves the mechanical strength and thermal conductivity of the sealing member 26 is dispersed. Fillers that improve the mechanical strength and thermal conductivity of the sealing member 26 include, for example, silicon dioxide (SiO 2 ), alumina (Al 2 O 3 ), aluminum nitride (AlN), boron nitride (BN), and silicon nitride (Si). It may be formed of an inorganic ceramic material such as 3 N 4 ), diamond (C), silicon carbide (SiC) or boron oxide (B 2 O 3 ). Further, the sealing member 26 may be formed of an insulating material such as silicone gel.

次に、電力用半導体装置１００の製造工程について、図３を用いて説明する。 Next, the manufacturing process of the power semiconductor device 100 will be described with reference to FIG.

まず、図３の（ａ）に示すように、セラミック基板１上に、ＩＧＢＴ４とダイオード５とを、ダイボンド用はんだ２、３によってそれぞれはんだ接合して、搭載する。 First, as shown in FIG. 3A, the IGBT 4 and the diode 5 are solder-bonded and mounted on the ceramic substrate 1 with the die-bonding solders 2 and 3, respectively.

次に、図３の（ｂ）に示すように、ＩＧＢＴ４とダイオード５とが搭載されたセラミック基板１と、ケース２２とを、シリコーン製の接着剤２１を用いて接着する。セラミック基板１とケース２２との隙間を接着剤２１によって埋めることで、後の工程で注入する封止部材２６の漏れを防止することができる。 Next, as shown in FIG. 3B, the ceramic substrate 1 on which the IGBT 4 and the diode 5 are mounted and the case 22 are bonded to each other using a silicone adhesive 21. By filling the gap between the ceramic substrate 1 and the case 22 with the adhesive 21, it is possible to prevent leakage of the sealing member 26 to be injected in a later step.

図３（ｃ）に示すように、電極板８の裏面に、開口部８ａ、８ｂをそれぞれ跨ぐようにして、スペーサワイヤ１１ａ、１１ｂを、ループ形状を呈するようにワイヤボンディングして形成する。そして、裏面にスペーサワイヤ１１ａ、１１ｂが設けられた電極板８を、ＩＧＢＴ４のエミッタ電極４ａ、ダイオード５のエミッタ電極５ａ、及び、外部主端子２４と、スペーサ部はんだ６、７及び主端子接合はんだ２７によってそれぞれはんだ接合する。 As shown in FIG. 3C, spacer wires 11a and 11b are formed by wire bonding on the back surface of the electrode plate 8 so as to straddle the openings 8a and 8b, respectively, so as to exhibit a loop shape. Then, the electrode plate 8 provided with the spacer wires 11a and 11b on the back surface is attached to the emitter electrode 4a of the IGBT 4, the emitter electrode 5a of the diode 5, the external main terminal 24, the spacer solders 6 and 7, and the main terminal bonding solder. Solder joint is performed by 27.

次に、図３の（ｄ）に示すように、ＩＧＢＴ４のゲート電極４ｂと信号端子２３とを、接続ワイヤ２５によって電気的に接続する。その後、封止部材２６を構成する材料を６０℃に加熱して、ケース２２とセラミック基板１とで囲まれた領域に注入し、真空脱泡して１５０℃で１．５時間加熱した後、１８０℃で１．５時間加熱して硬化させることで、電力用半導体装置１００が完成する。 Next, as shown in FIG. 3D, the gate electrode 4b of the IGBT 4 and the signal terminal 23 are electrically connected by the connecting wire 25. Then, the material constituting the sealing member 26 is heated to 60 ° C., injected into the region surrounded by the case 22 and the ceramic substrate 1, vacuum defoamed, and heated at 150 ° C. for 1.5 hours. The electric power semiconductor device 100 is completed by heating at 180 ° C. for 1.5 hours and curing.

なお、本実施の形態では、封止部材２６が加熱によって硬化される材料によって構成される場合について説明したが、これに限られるものではなく、常温硬化の材料を用いてもよい。 In the present embodiment, the case where the sealing member 26 is made of a material that is cured by heating has been described, but the present invention is not limited to this, and a material that is cured at room temperature may be used.

ここで、スペーサワイヤの詳細について、図４を用いて説明する。図４の（ａ）、（ｂ）は、電力用半導体装置１００のスペーサワイヤ１１ａ及びその周辺を拡大した断面図である。なお、ここではスペーサワイヤ１１ａについてのみ説明するが、以下は、スペーサワイヤ１１ｂについても同様であることは言うまでもない。 Here, the details of the spacer wire will be described with reference to FIG. FIGS. 4A and 4B are enlarged cross-sectional views of the spacer wire 11a of the power semiconductor device 100 and its periphery thereof. Although only the spacer wire 11a will be described here, it goes without saying that the same applies to the spacer wire 11b below.

図４の（ａ）に点線で示すように、電極板８を支持するスペーサワイヤ１１ａは、電極板８とＩＧＢＴ４とがスペーサ部はんだ６によって接合される前は、ループ形状のワイヤ高さが（ｄ＋ΔＬ）となるように設けられるとする。ここで、図１に示す電極板８とＩＧＢＴ４との間の離間距離Ａ１の所望の値をｄ、ワイヤのたわみ量をΔＬとする。このとき、スペーサワイヤ１１ａが設けられた電極板８が、スペーサ部はんだ６によってＩＧＢＴ４と接合されると、スペーサワイヤ１１ａのループ形状の先端部がＩＧＢＴ４の表面に接触して、ΔＬの高さ分だけたわみ、実線で示すスペーサワイヤ１１ａの形状となり、スペーサ部はんだ６の厚みがｄとなるように接合される。 As shown by the dotted line in FIG. 4A, the spacer wire 11a supporting the electrode plate 8 has a loop-shaped wire height before the electrode plate 8 and the IGBT 4 are joined by the spacer solder 6. It is assumed that it is provided so as to be d + ΔL). Here, the desired value of the separation distance A1 between the electrode plate 8 and the IGBT 4 shown in FIG. 1 is d, and the amount of wire deflection is ΔL. At this time, when the electrode plate 8 provided with the spacer wire 11a is joined to the IGBT 4 by the spacer solder 6, the loop-shaped tip of the spacer wire 11a comes into contact with the surface of the IGBT 4, and the height of ΔL is increased. It bends and has the shape of the spacer wire 11a shown by the solid line, and is joined so that the thickness of the spacer solder 6 is d.

また、図４の（ｂ）に示すように、電極板８の開口部８ａの直径を２Ｒ、電極板８とＩＧＢＴ４との間の距離である離間距離Ａ１の所望の値をｄとする。このとき、スペーサワイヤ１１ａの長さＬは、以下の式（１）の範囲内が好適である。なお、図４の（ｂ）では、スペーサワイヤ１１ａの長さＬの下限値及び上限値に対応する長さを示す線を、それぞれ点線で示している。

２．２（ｄ２＋Ｒ２）１／２ ＜ Ｌ ＜ （２ｄ＋４Ｒ） ・・・（１）
Further, as shown in FIG. 4B, the diameter of the opening 8a of the electrode plate 8 is 2R, and the desired value of the separation distance A1 which is the distance between the electrode plate 8 and the IGBT 4 is d. At this time, the length L of the spacer wire 11a is preferably within the range of the following formula (1). In FIG. 4B, the lines indicating the lower limit value and the upper limit value of the length L of the spacer wire 11a are shown by dotted lines, respectively.

2.2 (d 2 + R 2 ) 1/2 <L <(2d + 4R) ・ ・ ・ (1)

下限値について、Ｌ＝２（ｄ２＋Ｒ２）１／２の長さでスペーサワイヤ１１ａが設けられた場合、ＩＧＢＴ４とスペーサワイヤ１１ａ、及び、電極板８とスペーサワイヤ１１ａの接触部分はそれぞれ点になってしまう。よって、特にＩＧＢＴ４とスペーサワイヤ１１ａのループ形状の先端部との接触部分を十分に確保するためには、２．２（ｄ２＋Ｒ２）１／２よりも長くスペーサワイヤ１１ａが設けられることが望ましい。 Regarding the lower limit, when the spacer wire 11a is provided with a length of L = 2 (d 2 + R 2 ) 1/2 , the contact portions between the IGBT 4 and the spacer wire 11a and the electrode plate 8 and the spacer wire 11a are points, respectively. Become. Therefore, in particular, in order to sufficiently secure the contact portion between the IGBT 4 and the loop-shaped tip portion of the spacer wire 11a, the spacer wire 11a may be provided longer than 2.2 (d 2 + R 2 ) 1/2. desirable.

上限値について、スペーサワイヤ１１ａの長さＬが上限値の（２ｄ＋４Ｒ）よりも長く設けられた場合、スペーサ部はんだ６による接合時に、スペーサワイヤ１１ａのループ形状の先端部がまずＩＧＢＴ４のエミッタ電極４ａに接触することでスペーサワイヤ１１ａがたるみ、たるんだスペーサワイヤ１１ａがＩＧＢＴ４のゲート電極４ｂ又はその他の信号電極（図示せず）に接触して絶縁不良を引き起こす可能性がある。したがって、上記の式（２）の範囲でスペーサワイヤ１１ａの長さＬを設定することで、スペーサワイヤ１１ａが電極板８の支持部材として機能し、電極板８とＩＧＢＴ４との間の離間距離Ａ１を所望の値ｄに設けることができ、絶縁不良を生じないようにすることができる。 Regarding the upper limit, when the length L of the spacer wire 11a is longer than the upper limit (2d + 4R), the loop-shaped tip of the spacer wire 11a first comes to the emitter electrode 4a of the IGBT 4 when joining with the spacer solder 6. The spacer wire 11a may slacken and the slack spacer wire 11a may come into contact with the gate electrode 4b of the IGBT 4 or another signal electrode (not shown) to cause insulation failure. Therefore, by setting the length L of the spacer wire 11a within the range of the above formula (2), the spacer wire 11a functions as a support member of the electrode plate 8, and the separation distance A1 between the electrode plate 8 and the IGBT 4 Can be provided at a desired value d, and insulation defects can be prevented from occurring.

また、図４の（ａ）に戻って、スペーサワイヤ１１ａが電極板８の支持部材として機能し、電極板８とＩＧＢＴ４との間の離間距離Ａ１を所望の値ｄとするためには、スペーサワイヤ１１ａのワイヤ高さは少なくともｄ以上である必要があり、さらに、スペーサワイヤ１１ａがたわむ場合には、電極板８にスペーサワイヤ１１ａを設けた状態では、スペーサワイヤ１１ａのワイヤ高さは（ｄ＋ΔＬ）となる。 Further, returning to (a) of FIG. 4, in order for the spacer wire 11a to function as a support member for the electrode plate 8 and to set the separation distance A1 between the electrode plate 8 and the IGBT 4 to a desired value d, the spacer is used. The wire height of the wire 11a must be at least d or more, and when the spacer wire 11a bends, the wire height of the spacer wire 11a is (d + ΔL) when the spacer wire 11a is provided on the electrode plate 8. ).

ここで、スペーサワイヤ１１ａのワイヤ高さを（ｄ＋ΔＬ）とすると、スペーサワイヤ１１ａのワイヤ径をｒとしたとき、以下の式（２）で示す範囲で設けると好適である。

２ｒ ≦ （ｄ＋ΔＬ） ≦ ２０ｒ ・・・（２）

上記の式（２）については、安定して適切なループ形状のスペーサワイヤ１１ａを形成すること、及び、ループ形状の高さが高くなりすぎると剛性が失われることを考慮して、このような範囲にすることが望ましい。 Here, assuming that the wire height of the spacer wire 11a is (d + ΔL) and the wire diameter of the spacer wire 11a is r, it is preferable to provide the spacer wire 11a within the range represented by the following equation (2).

2r ≤ (d + ΔL) ≤ 20r ... (2)

Regarding the above equation (2), in consideration of stable formation of a spacer wire 11a having an appropriate loop shape and loss of rigidity when the height of the loop shape becomes too high, such It is desirable to make it a range.

また、本実施の形態の電力用半導体装置１００では、図１に示すように、スペーサワイヤ１１ａ、１１ｂ及び外部主端子２４と接合される電極板８の一端の３点で、電極板８を支持している。電極板８を支持する接点が３点あれば平面を一義的に決定できるため、安定して電極板８を支持するには、３点以上の接点が設けられることが好適である。すなわち、電極板８の一端が外部主端子２４上に支持されるとすると、スペーサワイヤは、２本以上設けられることが望ましい。このとき、スペーサワイヤの設けられる位置は、電極板８の裏面のうちＩＧＢＴ４とダイオード５とに対向する部位にそれぞれ１本ずつ設けることに限られず、例えば、電極板８の裏面のうちＩＧＢＴ４と対向する部位に２本設けられてもよい。 Further, in the power semiconductor device 100 of the present embodiment, as shown in FIG. 1, the electrode plate 8 is supported by three points at one end of the electrode plate 8 joined to the spacer wires 11a and 11b and the external main terminal 24. doing. Since the plane can be uniquely determined if there are three contacts that support the electrode plate 8, it is preferable that three or more contacts are provided in order to stably support the electrode plate 8. That is, assuming that one end of the electrode plate 8 is supported on the external main terminal 24, it is desirable that two or more spacer wires are provided. At this time, the position where the spacer wire is provided is not limited to one each on the back surface of the electrode plate 8 facing the IGBT 4 and the diode 5, and for example, the back surface of the electrode plate 8 facing the IGBT 4. Two may be provided in the part to be used.

さらに、電極板８を支持する接点によって囲まれる領域内、すなわち、例えば接点が３点であれば接点によって規定される三角形の領域内に、電極板８の重心が位置するようにスペーサワイヤを設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。 Further, a spacer wire is provided so that the center of gravity of the electrode plate 8 is located in the region surrounded by the contacts supporting the electrode plate 8, that is, in the triangular region defined by the contacts if there are three contacts, for example. Is good. As a result, the inclination of the electrode plate 8 can be suppressed when the electrode plates 8 are joined.

なお、本実施の形態の電力用半導体装置１００では、図２に示すように、電極板８の開口部８ａ、８ｂが円形である場合について説明したが、これに限られるものではなく、楕円形、四角形、略四角形、その他の多角形、略楕円形又は略四角形の中央付近を細くした形状等、任意の形状の開口部を設けてもよい。楕円形や一部を細くした形状等では、開口部を跨いでループ形状のスペーサワイヤを設ける際に、ワイヤ長さを短くすることができる利点がある。また、開口部を設けずに、電極板の一部に外縁まで繋がる複数のスリットを設けて、フォーク形状を形成した電極板としてもよい。これは、他の実施の形態でも同様である。 In the power semiconductor device 100 of the present embodiment, as shown in FIG. 2, the case where the openings 8a and 8b of the electrode plate 8 are circular has been described, but the present invention is not limited to this, and is elliptical. , A quadrangle, a substantially quadrangle, another polygon, a substantially elliptical shape, or a shape in which the vicinity of the center of the substantially quadrangle is narrowed, or the like. The elliptical shape or a partially thinned shape has an advantage that the wire length can be shortened when the loop-shaped spacer wire is provided across the opening. Further, the electrode plate may have a fork shape by providing a plurality of slits connected to the outer edge in a part of the electrode plate without providing an opening. This also applies to other embodiments.

このように構成された電力用半導体装置１００の効果について説明する。 The effect of the power semiconductor device 100 configured in this way will be described.

セラミック基板１は、窒化アルミニウム製のセラミック基材１ｂに銅製の導体層１ｃ、１ｄが両面に形成されたものであり、全体での熱膨張係数は約１０ｐｐｍ／Ｋである。また、銅製の電極板８の熱膨張係数は、１６ｐｐｍ／Ｋである。これに対して、Ｓｉ製の電力用半導体素子であるＩＧＢＴ４及びダイオード５の熱膨張係数は、３〜４ｐｐｍ／Ｋである。つまり、特に電極板８とＩＧＢＴ４、電極板８とダイオード５との熱膨張係数の差が大きいため、ＩＧＢＴ４及びダイオード５の発熱等による温度変化によってスペーサ部はんだ６、７による接合部には大きな熱応力が発生し、はんだにクラックが生じる等、信頼性に影響を及ぼしてしまう懸念があった。 The ceramic substrate 1 has copper conductor layers 1c and 1d formed on both sides of a ceramic base material 1b made of aluminum nitride, and has an overall coefficient of thermal expansion of about 10 ppm / K. The coefficient of thermal expansion of the copper electrode plate 8 is 16 ppm / K. On the other hand, the coefficient of thermal expansion of the IGBT 4 and the diode 5 which are Si power semiconductor elements is 3 to 4 ppm / K. That is, since the difference in the coefficient of thermal expansion between the electrode plate 8 and the IGBT 4 and the electrode plate 8 and the diode 5 is particularly large, a large amount of heat is generated at the joints due to the spacer solders 6 and 7 due to temperature changes due to heat generation of the IGBT 4 and the diode 5. There was a concern that stress would be generated and cracks would occur in the solder, which would affect reliability.

本実施の形態の電力用半導体装置１００では、電極板８とＩＧＢＴ４との間、電極板８とダイオード５との間の離間距離Ａ１を規定して、スペーサ部はんだ６、７を所望の厚さに調整できるように、スペーサワイヤ１１ａ、１１ｂが設けられている。スペーサワイヤ１１ａ、１１ｂはループ形状を呈したワイヤであるため、その高さ及びワイヤ長さを所望の値に容易に調整できる。そして、必要なはんだ厚みに応じてループ形状を調整したスペーサワイヤ１１ａ、１１ｂが電極板８の裏面に設けられていることで、スペーサ部はんだ６、７の厚みを所望の厚みに設定することができる。かかる構造によって、熱膨張係数の差が大きい部材間の熱ひずみを低減することができるため、信頼性の高い電力用半導体装置を得ることができるという効果を奏する。 In the power semiconductor device 100 of the present embodiment, the separation distance A1 between the electrode plate 8 and the IGBT 4 and between the electrode plate 8 and the diode 5 is defined, and the spacer solders 6 and 7 have a desired thickness. Spacer wires 11a and 11b are provided so that they can be adjusted to. Since the spacer wires 11a and 11b are wires having a loop shape, their height and wire length can be easily adjusted to desired values. Then, the spacer wires 11a and 11b whose loop shape is adjusted according to the required solder thickness are provided on the back surface of the electrode plate 8, so that the thickness of the spacer solders 6 and 7 can be set to a desired thickness. it can. With such a structure, it is possible to reduce the thermal strain between the members having a large difference in the coefficient of thermal expansion, so that it is possible to obtain a highly reliable semiconductor device for electric power.

また、スペーサワイヤ１１ａ、１１ｂは、ループ形状を呈したアルミワイヤであるため、熱応力等によるパッケージの変形に対してスペーサワイヤ１１ａ、１１ｂが追従して変形することができるので、熱応力の低減に寄与する効果を奏する。 Further, since the spacer wires 11a and 11b are aluminum wires having a loop shape, the spacer wires 11a and 11b can be deformed following the deformation of the package due to thermal stress or the like, so that the thermal stress can be reduced. It has the effect of contributing to.

さらに、スペーサワイヤ１１ａ、１１ｂは柔軟性があるため、電力用半導体素子のＩＧＢＴ４やダイオード５の表面にワイヤが接触しても、電力用半導体素子へのダメージを抑制することができるという効果を奏する。また、スペーサワイヤ１１ａ、１１ｂの表面がＩＧＢＴ４及びダイオード５の表面に接触して、電極板８の重み等によってスペーサワイヤ１１ａ、１１ｂがたわんだとしても、少なくともワイヤ太さ以上のスペーサ部はんだ６、７の厚みを確保することができる。 Further, since the spacer wires 11a and 11b are flexible, even if the wires come into contact with the surfaces of the IGBT 4 and the diode 5 of the power semiconductor element, the damage to the power semiconductor element can be suppressed. .. Further, even if the surfaces of the spacer wires 11a and 11b come into contact with the surfaces of the IGBT 4 and the diode 5 and the spacer wires 11a and 11b are bent due to the weight of the electrode plate 8 and the like, the spacer solder 6 having at least the wire thickness or more The thickness of 7 can be secured.

また、本実施の形態の電力用半導体装置１００では、スペーサワイヤ１１ａ、１１ｂは、電極板８の開口部８ａ、８ｂを跨ぐようにして設けられている。開口部８ａ、８ｂの近傍では、はんだ等の接合部材中のボイドが抜けやすくなるため、スペーサワイヤ１１ａ、１１ｂによるボイドのトラップが生じにくくなり、スペーサ部はんだ６、７による接合部の信頼性が向上するという特有の効果を奏する。 Further, in the power semiconductor device 100 of the present embodiment, the spacer wires 11a and 11b are provided so as to straddle the openings 8a and 8b of the electrode plate 8. In the vicinity of the openings 8a and 8b, voids in the joining member such as solder are easily removed, so that void traps by the spacer wires 11a and 11b are less likely to occur, and the reliability of the joints by the spacer solders 6 and 7 is improved. It has a unique effect of improving.

なお、本実施の形態では、電力用半導体装置１００が、電力用半導体素子としてＩＧＢＴ４とダイオード５とを１対備える１ｉｎ１タイプの場合について説明したが、これに限られるものではなく、例えばＩＧＢＴ４とダイオード５とを２対備える２ｉｎ１又は６対備える６ｉｎ１であってもよい。以下の変形例及び他の実施の形態でも同様とする。 In the present embodiment, the case where the power semiconductor device 100 is a 1in1 type having a pair of an IGBT 4 and a diode 5 as a power semiconductor element has been described, but the present invention is not limited to this, and for example, the IGBT 4 and the diode are used. It may be 2in1 having two pairs of 5 or 6in1 having 6 pairs. The same shall apply to the following modifications and other embodiments.

本発明に係る実施の形態１の電力用半導体装置の変形例について、図５を用いて説明する。図５は、本実施の形態の電力用半導体装置１００を変形した電力用半導体装置１０１を示す断面図である。 A modified example of the power semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view showing a power semiconductor device 101 obtained by modifying the power semiconductor device 100 of the present embodiment.

本実施の形態の電力用半導体装置１００では、ケース２２を備え、セラミック基板１とケース２２とで囲まれた領域に封止部材２６を充填する構成について説明したが、図４に示すように、ケースを用いずに金型を用いてトランスファーモールド封止樹脂２８によって封止するトランスファーモールドパッケージの電力用半導体装置１０１としてもよい。 The power semiconductor device 100 of the present embodiment describes a configuration in which the case 22 is provided and the sealing member 26 is filled in the region surrounded by the ceramic substrate 1 and the case 22, but as shown in FIG. The power semiconductor device 101 of the transfer mold package, which is sealed by the transfer mold sealing resin 28 using a mold without using a case, may be used.

このように構成された電力用半導体装置１０１にあっても、本実施の形態で説明した電力用半導体装置１００と同様に、電力用半導体装置１０１の信頼性が向上する効果を奏する。なお、電力用半導体装置１０１は、トランスファーモールド封止樹脂２８によって封止するトランスファーモールドパッケージである点が特徴のため、矛盾がない限りは他の実施の形態に適用してもよい。 Even in the power semiconductor device 101 configured in this way, the reliability of the power semiconductor device 101 is improved as in the power semiconductor device 100 described in the present embodiment. Since the power semiconductor device 101 is characterized in that it is a transfer mold package sealed by the transfer mold sealing resin 28, it may be applied to other embodiments as long as there is no contradiction.

実施の形態２．
本発明に係る実施の形態２の電力用半導体装置について、図６を用いて説明する。図６は、本実施の形態の電力用半導体装置２００を示す断面図である。 Embodiment 2.
The power semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view showing the power semiconductor device 200 of the present embodiment.

実施の形態２の電力用半導体装置２００は、ＩＧＢＴ４及びダイオード５と電極板８との間にスペーサワイヤ１２ａ、１２ｂ（支持部材）を備え、スペーサワイヤ１２ａ、１２ｂの設けられる位置が、実施の形態１の電力用半導体装置１００のスペーサワイヤ１１ａ、１１ｂとは異なる。実施の形態２の電力用半導体装置２００のその他の構成は、実施の形態１の電力用半導体装置１００と同一である。 The power semiconductor device 200 of the second embodiment includes spacer wires 12a and 12b (support members) between the IGBT 4 and the diode 5 and the electrode plate 8, and the positions where the spacer wires 12a and 12b are provided are the embodiments. It is different from the spacer wires 11a and 11b of the power semiconductor device 100 of 1. Other configurations of the power semiconductor device 200 of the second embodiment are the same as those of the power semiconductor device 100 of the first embodiment.

スペーサワイヤ１２ａ、１２ｂは、電極板８の裏面のスペーサ部はんだ６、７による接合部以外の部分で、ＩＧＢＴ４及びダイオード５に対向するように、ループ形状を呈してワイヤボンディングされて設けられる。スペーサワイヤ１２ａ、１２ｂのループ形状の先端部は、ＩＧＢＴ４とダイオード５との表面絶縁層、すなわち素子表面のうち電極を備えていない部分にそれぞれ接触するように位置決めされる。 The spacer wires 12a and 12b are provided by wire bonding in a loop shape so as to face the IGBT 4 and the diode 5 at a portion other than the joint portion formed by the spacer solders 6 and 7 on the back surface of the electrode plate 8. The loop-shaped tips of the spacer wires 12a and 12b are positioned so as to come into contact with the surface insulating layer of the IGBT 4 and the diode 5, that is, the portion of the element surface that does not have an electrode.

スペーサワイヤ１２ａ、１２ｂは、実施の形態１のスペーサワイヤ１１ａ、１１ｂと同様に、主として部材間の電気的接合のために設けられるボンディングワイヤと同様の方法で形成することができ、ワイヤ高さやエッジ距離、ワイヤ長さ等を必要な値に容易に調整可能である。このため、図５に示すように、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ２が所望の値となるようにスペーサワイヤ１２ａ、１２ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサワイヤ１２ａ、１２ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ２を設けた位置になるように、電極板８を支持する支持部材として機能する。 The spacer wires 12a and 12b can be formed in the same manner as the spacer wires 11a and 11b of the first embodiment in the same manner as the bonding wires provided mainly for electrical bonding between members, and the wire height and edges can be formed. The distance, wire length, etc. can be easily adjusted to the required values. Therefore, as shown in FIG. 5, by providing the spacer wires 12a and 12b so that the separation distance A2 between the IGBT 4 and the diode 5 and the electrode plate 8 becomes a desired value, the spacer solders 6 and 7 can be separated. It is possible to adjust the thickness. That is, the spacer wires 12a and 12b function as support members for supporting the electrode plate 8 so that the position in the height direction of the electrode plate 8 is a position where a desired separation distance A2 is provided with respect to the IGBT 4 and the diode 5. To do.

なお、実施の形態１のスペーサワイヤ１１ａ、１１ｂと同様に、スペーサワイヤ１２ａ、１２ｂが電極板８の支持部材として機能し、電極板８とＩＧＢＴ４との間の距離である離間距離Ａ２を所望の値ｄとするためには、スペーサワイヤ１２ａ、１２ｂのワイヤ高さは少なくともｄ以上である必要があり、さらに、スペーサワイヤ１２ａ、１２ｂがたわむ場合には、スペーサワイヤ１２ａのワイヤ高さは、たわみ量の高さをΔＬとしたとき、（ｄ＋ΔＬ）となる。 Similar to the spacer wires 11a and 11b of the first embodiment, the spacer wires 12a and 12b function as supporting members of the electrode plate 8, and a separation distance A2 which is a distance between the electrode plate 8 and the IGBT 4 is desired. In order to obtain the value d, the wire heights of the spacer wires 12a and 12b must be at least d or more, and when the spacer wires 12a and 12b are bent, the wire heights of the spacer wires 12a are bent. When the height of the amount is ΔL, it becomes (d + ΔL).

また、実施の形態１と同様に、安定して電極板８を支持するためには、３点以上の接点が設けられることが好適であるため、電極板８の一端が外部主端子２４上に支持されるとすると、スペーサワイヤは、２本以上設けられることが望ましい。このとき、スペーサワイヤの設けられる位置は、ＩＧＢＴ４とダイオード５とに対向する電極板８の面上にそれぞれ１本ずつに限られず、例えば、ＩＧＢＴ４と対向する電極板８の面上に２本設けられてもよい。 Further, as in the first embodiment, in order to stably support the electrode plate 8, it is preferable to provide three or more contacts, so that one end of the electrode plate 8 is placed on the external main terminal 24. If it is supported, it is desirable that two or more spacer wires are provided. At this time, the positions where the spacer wires are provided are not limited to one each on the surface of the electrode plate 8 facing the IGBT 4 and the diode 5, and for example, two spacer wires are provided on the surface of the electrode plate 8 facing the IGBT 4. May be done.

さらに、電極板８を支持する接点によって囲まれる領域内、すなわち、例えば接点が３点であれば接点によって規定される三角形の領域内に、電極板８の重心があるようにスペーサワイヤを設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。 Further, if the spacer wire is provided so that the center of gravity of the electrode plate 8 is located in the region surrounded by the contacts supporting the electrode plate 8, that is, in the triangular region defined by the contacts if there are three contacts, for example. good. As a result, the inclination of the electrode plate 8 can be suppressed when the electrode plates 8 are joined.

このように構成された電力用半導体装置２００の効果について説明する。 The effect of the power semiconductor device 200 configured in this way will be described.

電力用半導体装置２００のスペーサワイヤ１２ａ、１２ｂは、電極板８の裏面のスペーサ部はんだ６、７による接合部以外の部分に設けられているため、はんだに接触することがない。アルミワイヤははんだをはじく性質があるため、本実施の形態の電力用半導体装置２００では、スペーサ部はんだ６、７をより安定して設けることができ、さらに信頼性の高い電力用半導体装置を得ることができるという特有の効果を奏する。 Since the spacer wires 12a and 12b of the power semiconductor device 200 are provided on the back surface of the electrode plate 8 other than the joints formed by the spacer solders 6 and 7, they do not come into contact with the solder. Since the aluminum wire has a property of repelling solder, in the power semiconductor device 200 of the present embodiment, the spacer solders 6 and 7 can be provided more stably, and a more reliable power semiconductor device can be obtained. It has the unique effect of being able to do it.

また、実施の形態１の電力用半導体装置１００と同様に、電力用半導体装置２００は、熱膨張係数の差が大きい部材間の熱ひずみを低減することができ、信頼性の高い電力用半導体装置を得ることができるという効果を奏する。さらに、熱応力等によるパッケージの変形に対してスペーサワイヤ１２ａ、１２ｂが追従して変形することができるので、熱応力の低減に寄与する効果を奏する。また、電力用半導体素子のＩＧＢＴ４やダイオード５の表面にワイヤが接触したとしても、電力用半導体素子へのダメージを抑制することができるという効果を奏する。 Further, similarly to the power semiconductor device 100 of the first embodiment, the power semiconductor device 200 can reduce thermal strain between members having a large difference in thermal expansion coefficient, and is a highly reliable power semiconductor device. Has the effect of being able to obtain. Further, since the spacer wires 12a and 12b can be deformed following the deformation of the package due to thermal stress or the like, the effect of contributing to the reduction of thermal stress is exhibited. Further, even if the wire comes into contact with the surface of the IGBT 4 or the diode 5 of the power semiconductor element, it is possible to suppress damage to the power semiconductor element.

実施の形態３．
本発明に係る実施の形態３の電力用半導体装置について、図７を用いて説明する。図７は、本実施の形態の電力用半導体装置３００を示す断面図である。 Embodiment 3.
The power semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view showing the power semiconductor device 300 of the present embodiment.

実施の形態３の電力用半導体装置３００は、ＩＧＢＴ４及びダイオード５と電極板８との間にスペーサ部材１３ａ、１３ｂ（支持部材）を備えることが、実施の形態１の電力用半導体装置１００と異なる。実施の形態３の電力用半導体装置３００のその他の構成は、実施の形態１の電力用半導体装置１００と同一である。 The power semiconductor device 300 of the third embodiment is different from the power semiconductor device 100 of the first embodiment in that spacer members 13a and 13b (support members) are provided between the IGBT 4 and the diode 5 and the electrode plate 8. .. Other configurations of the power semiconductor device 300 of the third embodiment are the same as those of the power semiconductor device 100 of the first embodiment.

スペーサ部材１３ａ、１３ｂ（直径０．８ｍｍ、高さ０．４ｍｍ）は、シリコーン樹脂によって形成されるバンプである。スペーサ部材１３ａ、１３ｂは、電極板８の裏面のスペーサ部はんだ６、７による接合部以外の部分に、ＩＧＢＴ４及びダイオード５に対向するように、凸状の曲面を呈して設けられる。スペーサ部材１３ａ、１３ｂのバンプの先端部は、ＩＧＢＴ４及びダイオード５の表面絶縁層にそれぞれ接触する。なお、本実施の形態では、スペーサ部材１３ａ、１３ｂがシリコーン樹脂で形成される場合について説明するが、これに限られるものではなく、耐熱性及び絶縁性を有する樹脂であれば、ポリイミドやエポキシ等で形成してもよい。 The spacer members 13a and 13b (diameter 0.8 mm, height 0.4 mm) are bumps formed of silicone resin. The spacer members 13a and 13b are provided on the back surface of the electrode plate 8 with a convex curved surface so as to face the IGBT 4 and the diode 5 at a portion other than the joint portion formed by the spacer solders 6 and 7. The tips of the bumps of the spacer members 13a and 13b come into contact with the surface insulating layers of the IGBT 4 and the diode 5, respectively. In the present embodiment, the case where the spacer members 13a and 13b are formed of silicone resin will be described, but the present invention is not limited to this, and any resin having heat resistance and insulating properties such as polyimide and epoxy. It may be formed with.

スペーサ部材１３ａ、１３ｂは、樹脂によって形成されるバンプであるため、スペーサ部材１３ａ、１３ｂの材料の粘度等によって、所望の高さに容易に調整可能である。このため、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ３が所望の値となるようにスペーサ部材１３ａ、１３ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサ部材１３ａ、１３ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ３を設けた位置になるように、電極板８を支持する支持部材として機能する。 Since the spacer members 13a and 13b are bumps formed of resin, they can be easily adjusted to a desired height depending on the viscosity of the materials of the spacer members 13a and 13b. Therefore, the thickness of the spacer solders 6 and 7 can be adjusted by providing the spacer members 13a and 13b so that the separation distance A3 between the IGBT 4 and the diode 5 and the electrode plate 8 becomes a desired value. It will be possible. That is, the spacer members 13a and 13b function as support members for supporting the electrode plate 8 so that the position in the height direction of the electrode plate 8 is a position where a desired separation distance A3 is provided with respect to the IGBT 4 and the diode 5. To do.

また、実施の形態１と同様に、安定して電極板８を支持するためには、３点以上の接点が設けられることが好適であるため、電極板８の一端が外部主端子２４上に支持されるとすると、スペーサ部材は、２箇所以上に設けられることが望ましい。このとき、スペーサ部材の設けられる位置は、ＩＧＢＴ４及びダイオード５の上にそれぞれ１箇所ずつに限られず、例えば、ＩＧＢＴ４上に２箇所設けられてもよい。 Further, as in the first embodiment, in order to stably support the electrode plate 8, it is preferable to provide three or more contacts, so that one end of the electrode plate 8 is placed on the external main terminal 24. If it is supported, it is desirable that the spacer members are provided at two or more places. At this time, the positions where the spacer members are provided are not limited to one each on the IGBT 4 and the diode 5, and for example, two spacer members may be provided on the IGBT 4.

さらに、電極板８を支持する接点によって囲まれる領域内、すなわち、例えば接点が３点であれば接点によって形成される三角形の領域内に、電極板８の重心があるようにスペーサ部材を設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。 Further, if the spacer member is provided so that the center of gravity of the electrode plate 8 is located in the region surrounded by the contacts supporting the electrode plate 8, that is, in the triangular region formed by the contacts if there are three contacts, for example. good. As a result, the inclination of the electrode plate 8 can be suppressed when the electrode plates 8 are joined.

このように構成された電力用半導体装置３００の効果について説明する。 The effect of the power semiconductor device 300 configured in this way will be described.

スペーサ部材１３ａ、１３ｂは樹脂製のバンプであるので、材料の粘度等によって所望のバンプ高さに形成することができる。これによって、スペーサ部はんだ６、７の厚みを精度良く所望の厚みに設けることができ、さらに、電極板８の重み等によって大きな変形が起こりにくいため、高精度でスペーサ部はんだ６、７の厚みを調整でき、さらに信頼性の高い電力用半導体装置を得ることができるという特有の効果を奏する。 Since the spacer members 13a and 13b are bumps made of resin, they can be formed at a desired bump height depending on the viscosity of the material or the like. As a result, the thickness of the spacer solders 6 and 7 can be provided with a desired thickness with high accuracy, and since large deformation is unlikely to occur due to the weight of the electrode plate 8 and the like, the thickness of the spacer solders 6 and 7 is highly accurate. It has a unique effect that it is possible to obtain a highly reliable semiconductor device for electric power.

また、スペーサ部材１３ａ、１３ｂは、絶縁性の高い樹脂で形成されることで、電力用半導体装置３００全体での電気特性への影響を生じにくくすることができ、信頼性が向上した電力用半導体装置を得ることができるという特有の効果を奏する。 Further, since the spacer members 13a and 13b are formed of a resin having high insulating properties, it is possible to reduce the influence on the electric characteristics of the entire power semiconductor device 300, and the reliability of the power semiconductor is improved. It has the unique effect of being able to obtain the device.

本発明に係る実施の形態３の電力用半導体装置の第１の変形例について、図８を用いて説明する。図８は、本実施の形態の電力用半導体装置３００を変形した電力用半導体装置３０１を示す断面図である。 A first modification of the power semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 8 is a cross-sectional view showing a power semiconductor device 301 obtained by modifying the power semiconductor device 300 of the present embodiment.

本実施の形態の電力用半導体装置３００では、スペーサ部材１３ａ、１３ｂが電極板８に設けられる構成について説明したが、図８に示すように、ＩＧＢＴ４及びダイオード５の表面のスペーサ部はんだ６、７による接合部以外の部分に、電極板８に対向するように設けられるスペーサ部材１４ａ、１４ｂを備える電力用半導体装置３０１としてもよい。 In the power semiconductor device 300 of the present embodiment, the configuration in which the spacer members 13a and 13b are provided on the electrode plate 8 has been described, but as shown in FIG. 8, the spacer portion solders 6 and 7 on the surfaces of the IGBT 4 and the diode 5 have been described. The power semiconductor device 301 may be provided with spacer members 14a and 14b provided so as to face the electrode plate 8 in a portion other than the joint portion formed by the above.

スペーサ部材１４ａ、１４ｂは、スペーサ部材１３ａ、１３ｂと同様に、シリコーン樹脂によって形成されるバンプである。スペーサ部材１４ａ、１４ｂは、ＩＧＢＴ４及びダイオード５の表面絶縁層に、電極板８に対向するように、凸状の曲面を呈して設けられる。スペーサ部材１４ａ、１４ｂのバンプの先端部は、電極板８の裏面に接触する。 The spacer members 14a and 14b are bumps formed of silicone resin, like the spacer members 13a and 13b. The spacer members 14a and 14b are provided on the surface insulating layer of the IGBT 4 and the diode 5 with a convex curved surface so as to face the electrode plate 8. The tips of the bumps of the spacer members 14a and 14b come into contact with the back surface of the electrode plate 8.

また、スペーサ部材１４ａ、１４ｂは、スペーサ部材１３ａ、１３ｂと同様に、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ３を設けた位置になるように、電極板８を支持する支持部材として機能する。 Further, the spacer members 14a and 14b, like the spacer members 13a and 13b, have electrodes so that the position of the electrode plate 8 in the height direction is a position where a desired separation distance A3 is provided with respect to the IGBT 4 and the diode 5. It functions as a support member that supports the plate 8.

このように構成された電力用半導体装置３０１にあっては、スペーサ部材１４ａ、１４ｂをＩＧＢＴ４及びダイオード５の表面にそれぞれ設けるため、接着剤２１を用いてセラミック基板１をケース２２に接着する工程において、同一工程内でスペーサ部材１４ａ、１４ｂを設けることができる。したがって、製造工程に容易に組み込むことができるという特有の効果を奏する。 In the power semiconductor device 301 configured in this way, in order to provide the spacer members 14a and 14b on the surfaces of the IGBT 4 and the diode 5, respectively, in the step of adhering the ceramic substrate 1 to the case 22 using the adhesive 21. , Spacer members 14a and 14b can be provided in the same process. Therefore, it has a unique effect that it can be easily incorporated into the manufacturing process.

また、電力用半導体装置３０１は、本実施の形態で説明した電力用半導体装置３００と同様に、高精度でスペーサ部はんだ６、７の厚みを調整でき、信頼性の高い電力用半導体装置を得ることができるという効果を奏する。 Further, the power semiconductor device 301 can adjust the thickness of the spacer solders 6 and 7 with high accuracy, similarly to the power semiconductor device 300 described in the present embodiment, and obtains a highly reliable power semiconductor device. It has the effect of being able to.

本発明に係る実施の形態３の電力用半導体装置の第２の変形例について、図９を用いて説明する。図９は、本実施の形態の電力用半導体装置３００を変形した電力用半導体装置３０２を示す断面図である。 A second modification of the power semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view showing a power semiconductor device 302 obtained by modifying the power semiconductor device 300 of the present embodiment.

本実施の形態の電力用半導体装置３００では、スペーサ部材１３ａ、１３ｂが樹脂製のバンプである構成について説明したが、図９に示すように、スペーサ部材１５ａ、１５ｂ（支持部材）にシリコーン製の接着剤を用いる電力用半導体装置３０２としてもよい。 In the power semiconductor device 300 of the present embodiment, the configuration in which the spacer members 13a and 13b are resin bumps has been described, but as shown in FIG. 9, the spacer members 15a and 15b (support members) are made of silicone. It may be a power semiconductor device 302 using an adhesive.

スペーサ部材１５ａ、１５ｂは、絶縁性のシリコーン接着剤で形成される。電力用半導体装置３０２の製造工程においては、スペーサ部はんだ６、７によるはんだ溶融接合がされる前に、ＩＧＢＴ４及びダイオード５と電極板８とをスペーサ部材１５ａ、１５ｂによって接着しておき、スペーサ部はんだ６、７に用いられるはんだを溶融させるための加熱途中で接着剤を硬化させることができる。 The spacer members 15a and 15b are formed of an insulating silicone adhesive. In the manufacturing process of the power semiconductor device 302, the IGBT 4 and the diode 5 and the electrode plate 8 are bonded to each other by the spacer members 15a and 15b before the solder melt-bonding by the spacer solders 6 and 7 is performed, and the spacer portion is formed. The adhesive can be cured during heating to melt the solder used in the solders 6 and 7.

スペーサ部材１５ａ、１５ｂは、シリコーン接着剤で形成されるため、接着剤の粘度等によって、必要な高さに調整して設けることが容易である。このため、ＩＧＢＴ４及びダイオード５と電極板８との間が所望の離間距離Ａ４となるようにスペーサ部材１５ａ、１５ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサ部材１５ａ、１５ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ４を設けた位置になるように、電極板８を支持する支持部材として機能する。 Since the spacer members 15a and 15b are formed of a silicone adhesive, it is easy to adjust the height to a required height depending on the viscosity of the adhesive or the like. Therefore, it is possible to adjust the thickness of the spacer solders 6 and 7 by providing the spacer members 15a and 15b so that the desired separation distance A4 between the IGBT 4 and the diode 5 and the electrode plate 8 is obtained. Become. That is, the spacer members 15a and 15b function as support members for supporting the electrode plate 8 so that the position in the height direction of the electrode plate 8 is a position where a desired separation distance A4 is provided with respect to the IGBT 4 and the diode 5. To do.

このように構成された電力用半導体装置３０２にあっては、スペーサ部はんだ６、７によるはんだ溶融接合がされる前に、ＩＧＢＴ４及びダイオード５と電極板８とをスペーサ部材１５ａ、１５ｂによって接着しておくことができるため、製造工程における電極板８の傾きを防止することができ、スペーサ部はんだ６、７の厚みをより精度よく調整することができるという特有の効果を奏する。 In the power semiconductor device 302 configured in this way, the IGBT 4 and the diode 5 and the electrode plate 8 are bonded by the spacer members 15a and 15b before the solder melt-bonding is performed by the spacer solders 6 and 7. Therefore, it is possible to prevent the electrode plate 8 from tilting in the manufacturing process, and it is possible to obtain a unique effect that the thicknesses of the spacer solders 6 and 7 can be adjusted more accurately.

実施の形態４．
本発明に係る実施の形態４の電力用半導体装置について、図１０を用いて説明する。図１０は、本実施の形態の電力用半導体装置４００を示す断面図である。 Embodiment 4.
The power semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 10 is a cross-sectional view showing the power semiconductor device 400 of the present embodiment.

実施の形態４の電力用半導体装置４００は、ケース３２の一部を突出し、電極板８を支持するケース突出部１６（支持部材）を備えることが、実施の形態１の電力用半導体装置１００と異なる。実施の形態４の電力用半導体装置４００のその他の構成は、実施の形態１の電力用半導体装置１００と同一である。 The electric power semiconductor device 400 of the fourth embodiment is provided with a case protruding portion 16 (support member) that projects a part of the case 32 and supports the electrode plate 8 with the electric power semiconductor device 100 of the first embodiment. different. Other configurations of the power semiconductor device 400 of the fourth embodiment are the same as those of the power semiconductor device 100 of the first embodiment.

図１０に示すように、ケース突出部１６は、セラミック基板１より上側において、電極板８の裏面を支持するように、ケース３２から突出したケース３２の一部である。ケース突出部１６は、一端がケース３２から突出し、他端が電極板８の裏面に接触するように設けられている。また、ケース突出部１６は、セラミック基板１上のＩＧＢＴ４及びダイオード５が設けられる位置とは別個の位置に設けられることが望ましい。 As shown in FIG. 10, the case projecting portion 16 is a part of the case 32 projecting from the case 32 so as to support the back surface of the electrode plate 8 above the ceramic substrate 1. The case projecting portion 16 is provided so that one end protrudes from the case 32 and the other end contacts the back surface of the electrode plate 8. Further, it is desirable that the case protrusion 16 is provided at a position different from the position where the IGBT 4 and the diode 5 are provided on the ceramic substrate 1.

ケース突出部１６は、ケース３２の一部として形成されるため、ケース３２の金型の一部を設計変更して必要な位置に設けることが容易である。このため、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ５が所望の値となるようにケース突出部１６を設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、ケース突出部１６は、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ５を設けた位置になるように、電極板８を支持する支持部材として機能する。 Since the case protrusion 16 is formed as a part of the case 32, it is easy to redesign a part of the mold of the case 32 and provide it at a required position. Therefore, the thickness of the spacer solders 6 and 7 can be adjusted by providing the case protrusion 16 so that the separation distance A5 between the IGBT 4 and the diode 5 and the electrode plate 8 becomes a desired value. It becomes. That is, the case protrusion 16 functions as a support member for supporting the electrode plate 8 so that the position in the height direction of the electrode plate 8 is a position where a desired separation distance A5 is provided with respect to the IGBT 4 and the diode 5. ..

ここで、実施の形態１と同様に、安定して電極板８を支持するためには、３点以上の接点が設けられることが好適である。よって、電極板８の一端が外部主端子２４上に支持されるとすると、ケース突出部１６は、図１０では１つのみ図示しているが、２つ以上設けられるとさらに良い。 Here, as in the first embodiment, in order to stably support the electrode plate 8, it is preferable to provide three or more contacts. Therefore, assuming that one end of the electrode plate 8 is supported on the external main terminal 24, only one case protrusion 16 is shown in FIG. 10, but it is more preferable that two or more are provided.

また、電極板８を支持する接点が３点以上の場合は、接点によって囲まれる領域内に、電極板８の重心があるようにスペーサワイヤを設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。 When the number of contacts supporting the electrode plate 8 is three or more, it is preferable to provide a spacer wire in the region surrounded by the contacts so that the center of gravity of the electrode plate 8 is located. As a result, the inclination of the electrode plate 8 can be suppressed when the electrode plates 8 are joined.

このように構成された電力用半導体装置４００の効果について説明する。 The effect of the power semiconductor device 400 configured in this way will be described.

ケース突出部１６はケース３２の一部を突出した部分であるので、ケースの金型を一部設計変更するだけで形成することができ、その高さ調整が容易である。これによって、スペーサ部はんだ６、７の厚みをさらに精度良く所望の厚みに設けることができ、さらに信頼性の高い電力用半導体装置を得ることができるという特有の効果を奏する。 Since the case projecting portion 16 is a portion projecting a part of the case 32, it can be formed only by partially changing the design of the mold of the case, and its height can be easily adjusted. As a result, the thickness of the spacer solders 6 and 7 can be provided to a desired thickness with higher accuracy, and a more reliable semiconductor device for electric power can be obtained, which is a unique effect.

また、ケース突出部１６は、ケース３２と同じく絶縁性の高いＰＰＳ等の材料で形成されるため、電力用半導体装置４００全体での電気特性への影響を生じにくくすることができ、信頼性が向上した電力用半導体装置を得ることができるという特有の効果を奏する。 Further, since the case projecting portion 16 is formed of a material such as PPS having high insulating properties like the case 32, it is possible to reduce the influence on the electrical characteristics of the entire power semiconductor device 400, and the reliability is high. It has a unique effect of being able to obtain an improved semiconductor device for electric power.

実施の形態５．
上述した実施の形態１〜４のいずれかに係る電力用半導体装置が搭載された、本発明に係る実施の形態５の電力変換装置について図１１を用いて説明する。図１１は、本実施の形態の電力変換装置を説明するためのブロック図であり、図１１の全体は本実施の形態の電力変換装置が適用された電力変換システムを示している。以下、実施の形態５が三相のインバータである場合について具体的に説明する。 Embodiment 5.
The electric power conversion device according to the fifth embodiment according to the present invention, which is equipped with the electric power semiconductor device according to any one of the above-described embodiments 1 to 4, will be described with reference to FIG. FIG. 11 is a block diagram for explaining the power conversion device of the present embodiment, and FIG. 11 as a whole shows a power conversion system to which the power conversion device of the present embodiment is applied. Hereinafter, the case where the fifth embodiment is a three-phase inverter will be specifically described.

図１１に示す電力変換システムは、本実施の形態の電力変換装置５００、電源５１０、負荷５２０から構成される。電源５１０は、直流電源であり、電力変換装置５００に直流電力を供給する。電源５１０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５１０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 11 includes a power conversion device 500, a power supply 510, and a load 520 of the present embodiment. The power source 510 is a DC power source, and supplies DC power to the power conversion device 500. The power supply 510 can be configured with various things, for example, it can be configured with a DC system, a solar cell, a storage battery, or it can be configured with a rectifier circuit or an AC / DC converter connected to an AC system. May be good. Further, the power supply 510 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.

電力変換装置５００は、電源５１０と負荷５２０の間に接続された三相のインバータであり、電源５１０から供給された直流電力を交流電力に変換し、負荷５２０に交流電力を供給する。電力変換装置５００は、図１１に示すように、入力される直流電力を交流電力に変換して出力する主変換回路５０１と、主変換回路５０１を制御する制御信号を主変換回路５０１に出力する制御回路５０３とを備えている。 The power conversion device 500 is a three-phase inverter connected between the power supply 510 and the load 520, converts the DC power supplied from the power supply 510 into AC power, and supplies AC power to the load 520. As shown in FIG. 11, the power conversion device 500 converts the input DC power into AC power and outputs the main conversion circuit 501, and outputs a control signal for controlling the main conversion circuit 501 to the main conversion circuit 501. It includes a control circuit 503.

負荷５２０は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。なお、負荷５２０は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 520 is a three-phase electric motor driven by AC power supplied from the power converter 500. The load 520 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 520 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner.

以下、本実施の形態の電力変換装置５００の詳細を説明する。主変換回路５０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５１０から供給される直流電力を交流電力に変換し、負荷５２０に供給する。主変換回路５０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路５０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路５０１の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上記した実施の形態１〜４のいずれかに係る電力用半導体装置５０２を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路５０１の３つの出力端子は、負荷５２０に接続される。 Hereinafter, the details of the power conversion device 500 of the present embodiment will be described. The main conversion circuit 501 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, the DC power supplied from the power supply 510 is converted into AC power and supplied to the load 520. There are various specific circuit configurations of the main conversion circuit 501, but the main conversion circuit 501 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes. The power semiconductor device 502 according to any one of the above-described embodiments 1 to 4 is applied to at least one of each switching element and each freewheeling diode of the main conversion circuit 501. The six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 501 are connected to the load 520.

また、主変換回路５０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は電力用半導体装置５０２に内蔵されていてもよいし、電力用半導体装置５０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路５０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路５０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路５０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 Further, the main conversion circuit 501 includes a drive circuit (not shown) for driving each switching element, but the drive circuit may be built in the power semiconductor device 502, and the power semiconductor device 502 A drive circuit may be separately provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 501 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 501. Specifically, according to the control signal from the control circuit 503 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of each switching element. When the switching element is kept in the on state, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).

制御回路５０３は、負荷５２０に所望の電力が供給されるように主変換回路５０１のスイッチング素子を制御する。具体的には、負荷５２０に供給すべき電力に基づいて主変換回路５０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路５０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路５０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 The control circuit 503 controls the switching element of the main conversion circuit 501 so that the desired power is supplied to the load 520. Specifically, the time (on time) for each switching element of the main conversion circuit 501 to be in the on state is calculated based on the power to be supplied to the load 520. For example, the main conversion circuit 501 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit included in the main conversion circuit 501 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態の電力変換装置では、主変換回路５０１のスイッチング素子と還流ダイオードの少なくともいずれかに実施の形態１〜４のいずれかに係る電力用半導体装置を適用するため、信頼性向上を実現することができるという効果を奏する。 In the power conversion device of the present embodiment, the power semiconductor device according to any one of the first to fourth embodiments is applied to at least one of the switching element and the freewheeling diode of the main conversion circuit 501, so that the reliability is improved. It has the effect of being able to.

なお、本実施の形態では、２レベルの三相インバータに適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本実施の形態を適用することも可能である。 In the present embodiment, an example of application to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power converter is used, but a three-level or multi-level power converter may be used, and when supplying power to a single-phase load, it is applied to a single-phase inverter. It doesn't matter. Further, when supplying electric power to a DC load or the like, it is also possible to apply this embodiment to a DC / DC converter or an AC / DC converter.

また、本実施の形態の電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device of the present embodiment is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power supply device of an electric discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

１ セラミック基板、 １ａ 表面電極、 １ｂ セラミック基材、 １ｃ、 １ｄ 導体層
２、 ３ ダイボンド用はんだ
４ ＩＧＢＴ、 ４ａ エミッタ電極、 ４ｂ ゲート電極
５ ダイオード、 ５ａ エミッタ電極
６、 ７ スペーサ部はんだ
８、 ９ 電極板、 ８ａ、 ８ｂ 開口部
１１ａ、 １１ｂ、 １２ａ、 １２ｂ スペーサワイヤ
１３ａ、 １３ｂ、 １４ａ、 １４ｂ、 １５ａ、 １５ｂ スペーサ部材
１６ ケース突出部
２１ 接着剤
２２、 ３２ ケース
２３ 信号端子
２４ 外部主端子、 ２４ａ 第１外部主端子、 ２４ｂ 第２外部主端子
２５ 接続ワイヤ
２６ 封止部材
２７ 主端子接合はんだ
２８ トランスファーモールド封止樹脂
１００、 １０１、 ２００、 ３００、 ３０１、 ３０２、 ４００、 ５０２ 電力用半導体装置
５００ 電力変換装置
５０１ 主変換回路
５０３ 制御回路
５１０ 電源
５２０ 負荷
Ａ１、 Ａ２、 Ａ３、 Ａ４、 Ａ５ 離間距離 1 Ceramic substrate, 1a surface electrode, 1b ceramic base material, 1c, 1d conductor layer 2, 3 die bond solder 4 IGBT, 4a emitter electrode, 4b gate electrode 5 diode, 5a emitter electrode 6, 7 spacer solder 8, 9 electrode Plate, 8a, 8b Opening 11a, 11b, 12a, 12b Spacer wire 13a, 13b, 14a, 14b, 15a, 15b Spacer member 16 Case protrusion 21 Adhesive 22, 32 Case 23 Signal terminal 24 External main terminal, 24a No. 1 External main terminal, 24b 2nd external main terminal 25 Connection wire 26 Encapsulating member 27 Main terminal Bonding solder 28 Transfer mold Encapsulating resin 100, 101, 200, 300, 301, 302, 400, 502 Semiconductor device for power 500 Power Conversion device 501 Main conversion circuit 503 Control circuit 510 Power supply 520 Loads A1, A2, A3, A4, A5 Separation distance

Claims (12)

絶縁基板と、
表面に電極及び表面絶縁層が設けられ、裏面が前記絶縁基板に接合された電力用半導体素子と、
裏面が前記絶縁基板に対向するように配置された電極板と、
前記電力用半導体素子と前記電極板との間に設けられ、前記電極と前記電極板とを接合する導電性の接合部材と、
前記電力用半導体素子と前記電極板との間に設けられ、前記電力用半導体素子と前記電極板との離間距離を規定する支持部材と、
を備えた電力用半導体装置。 Insulated substrate and
A power semiconductor device in which electrodes and a surface insulating layer are provided on the front surface and the back surface is bonded to the insulating substrate.
An electrode plate arranged so that the back surface faces the insulating substrate, and
A conductive joining member provided between the power semiconductor element and the electrode plate to join the electrode and the electrode plate,
A support member provided between the power semiconductor element and the electrode plate and defining a separation distance between the power semiconductor element and the electrode plate.
Power semiconductor device equipped with. 前記支持部材は、前記電極板の裏面にワイヤボンディングされ、ループ形状を呈するワイヤであること
を特徴とする請求項１に記載の電力用半導体装置。 The power semiconductor device according to claim 1, wherein the support member is a wire that is wire-bonded to the back surface of the electrode plate and exhibits a loop shape. 前記電極板は、前記電極と対向する部位に開口部を有し、
前記ワイヤは、前記開口部を跨ぐようにワイヤボンディングされ、
前記ワイヤのループ形状の先端部は、前記電極に接触すること
を特徴とする請求項２に記載の電力用半導体装置。 The electrode plate has an opening at a portion facing the electrode and has an opening.
The wire is wire-bonded so as to straddle the opening.
The power semiconductor device according to claim 2, wherein the loop-shaped tip of the wire comes into contact with the electrode. 前記ワイヤの長さＬは、前記離間距離をｄ、前記開口部の直径を２Ｒとしたとき、以下の式、
２．２（ｄ２＋Ｒ２）１／２ ＜ Ｌ ＜ （２ｄ＋４Ｒ）
を満たすことを特徴とする請求項３に記載の電力用半導体装置。 The length L of the wire is based on the following equation, where d is the separation distance and 2R is the diameter of the opening.
2.2 (d 2 + R 2 ) 1/2 <L <(2d + 4R)
The power semiconductor device according to claim 3, wherein the power semiconductor device meets the requirements. 前記ワイヤのループ形状の先端部が、前記表面絶縁層に接触すること
を特徴とする請求項２に記載の電力用半導体装置。 The power semiconductor device according to claim 2, wherein the loop-shaped tip portion of the wire comes into contact with the surface insulating layer. 前記支持部材は、前記表面絶縁層及び前記電極板の裏面にそれぞれ接触するように設けられたスペーサ部材であること
を特徴とする請求項１に記載の電力用半導体装置。 The power semiconductor device according to claim 1, wherein the support member is a spacer member provided so as to be in contact with the front surface insulating layer and the back surface of the electrode plate, respectively. 前記スペーサ部材は、凸状の曲面を呈する樹脂製のバンプであること
を特徴とする請求項６に記載の電力用半導体装置。 The power semiconductor device according to claim 6, wherein the spacer member is a resin bump having a convex curved surface. 前記スペーサ部材は、前記表面絶縁層と前記電極板の裏面とを接着する絶縁性の接着剤であること
を特徴とする請求項６に記載の電力用半導体装置。 The power semiconductor device according to claim 6, wherein the spacer member is an insulating adhesive that adheres the front surface insulating layer and the back surface of the electrode plate. 絶縁基板と、
表面に電極及び表面絶縁層が設けられ、裏面が前記絶縁基板に接合された電力用半導体素子と、
裏面が前記絶縁基板に対向するように配置された電極板と、
前記電力用半導体素子と前記電極板との間に設けられ、前記電極と前記電極板とを接合する導電性の接合部材と、
前記絶縁基板に接着されたケースと、
一端が前記ケースから突出し、他端が前記電極板の裏面に接触しており、前記電力用半導体素子と前記電極板との離間距離を規定する支持部材と、
を備えた電力用半導体装置。 Insulated substrate and
A power semiconductor device in which electrodes and a surface insulating layer are provided on the front surface and the back surface is bonded to the insulating substrate.
An electrode plate arranged so that the back surface faces the insulating substrate, and
A conductive joining member provided between the power semiconductor element and the electrode plate to join the electrode and the electrode plate,
The case adhered to the insulating substrate and
A support member having one end protruding from the case and the other end in contact with the back surface of the electrode plate to define a separation distance between the power semiconductor element and the electrode plate.
Power semiconductor device equipped with. 前記支持部材は、前記ケースの一部であるケース突出部からなること
を特徴とする請求項９に記載の電力用半導体装置。 The power semiconductor device according to claim 9, wherein the support member includes a case protrusion that is a part of the case. 前記支持部材は、複数設けられること
を特徴とする請求項１〜１０のいずれか１項に記載の電力用半導体装置。 The power semiconductor device according to any one of claims 1 to 10, wherein a plurality of the support members are provided. 請求項１〜１１のいずれか１項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。 A main conversion circuit having the power semiconductor device according to any one of claims 1 to 11 and converting and outputting input power.
A control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit,
Power converter equipped with.
JP2019135022A 2019-07-23 2019-07-23 Power semiconductor device and power conversion device Active JP7287164B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019135022A JP7287164B2 (en) 2019-07-23 2019-07-23 Power semiconductor device and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019135022A JP7287164B2 (en) 2019-07-23 2019-07-23 Power semiconductor device and power conversion device

Publications (2)

Publication Number Publication Date
JP2021019139A true JP2021019139A (en) 2021-02-15
JP7287164B2 JP7287164B2 (en) 2023-06-06

Family

ID=74563722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019135022A Active JP7287164B2 (en) 2019-07-23 2019-07-23 Power semiconductor device and power conversion device

Country Status (1)

Country Link
JP (1) JP7287164B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883283A (en) * 2022-03-25 2022-08-09 清华大学 Packaging structure of high-voltage silicon carbide chip and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206505A (en) * 2009-03-03 2010-09-16 Epson Toyocom Corp Piezoelectric device, and manufacturing method thereof
WO2015111691A1 (en) * 2014-01-27 2015-07-30 三菱電機株式会社 Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
WO2017104500A1 (en) * 2015-12-16 2017-06-22 三菱電機株式会社 Semiconductor device and manufacturing method therefor
JP2018067611A (en) * 2016-10-19 2018-04-26 三菱電機株式会社 Semiconductor device and power conversion device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206505A (en) * 2009-03-03 2010-09-16 Epson Toyocom Corp Piezoelectric device, and manufacturing method thereof
WO2015111691A1 (en) * 2014-01-27 2015-07-30 三菱電機株式会社 Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
WO2017104500A1 (en) * 2015-12-16 2017-06-22 三菱電機株式会社 Semiconductor device and manufacturing method therefor
JP2018067611A (en) * 2016-10-19 2018-04-26 三菱電機株式会社 Semiconductor device and power conversion device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883283A (en) * 2022-03-25 2022-08-09 清华大学 Packaging structure of high-voltage silicon carbide chip and preparation method thereof

Also Published As

Publication number Publication date
JP7287164B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
JP6881238B2 (en) Semiconductor module, its manufacturing method and power converter
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
JP7026451B2 (en) Power semiconductor modules, their manufacturing methods, and power converters
JP2019197842A (en) Power module, electric power conversion system, and method of manufacturing power module
US20210217724A1 (en) Power module and method of manufacturing the same, and power conversion apparatus
JP7047900B2 (en) Manufacturing method of semiconductor device, power conversion device and semiconductor device
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JP6826665B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
JP2018067611A (en) Semiconductor device and power conversion device
JP6927437B1 (en) Power module and power converter
JP7287164B2 (en) Power semiconductor device and power conversion device
JP6999807B2 (en) Semiconductor equipment and power conversion equipment
WO2019049400A1 (en) Power module, production method therefor, and power conversion device
WO2019216161A9 (en) Power semiconductor module, method for producing same and electric power converter
CN113646876A (en) Power semiconductor module and power conversion device
JP2020092120A (en) Semiconductor device and power conversion device
JP7479771B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
WO2021140962A1 (en) Manufacturing method for semiconductor device, resin sealing member, semiconductor device, and power converter
JPWO2020148879A1 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6885522B1 (en) Semiconductor device, power conversion device and manufacturing method of semiconductor device
WO2024090278A1 (en) Semiconductor device, power conversion device, and semiconductor device production method
JP7278077B2 (en) Semiconductor device and its manufacturing method
JP7237192B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
WO2021070358A1 (en) Semiconductor device, power conversion device, and manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230508

R151 Written notification of patent or utility model registration

Ref document number: 7287164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151