JP6808296B2

JP6808296B2 - Digital filters, signal processors and communicators

Info

Publication number: JP6808296B2
Application number: JP2017098007A
Authority: JP
Inventors: 保彦内藤; 正樹館森; 宏一長谷川
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2017-05-17
Filing date: 2017-05-17
Publication date: 2021-01-06
Anticipated expiration: 2037-05-17
Also published as: JP2018195970A

Description

この発明は、デジタル信号を処理する際に利用されるデジタルフィルタ、このデジタルフィルタを用いた信号処理装置および通信機に関する。 The present invention relates to a digital filter used when processing a digital signal, a signal processing device using the digital filter, and a communication device.

デジタル信号をアナログ信号に変換するＤ／Ａ変換器は、動作速度が速く、量子化ビットが大きな部品ほど高価である。このために、装置を低コスト化し、一般普及するには、Ｄ／Ａ変換器の削減が効果的である。Ｄ／Ａ変換を行う専用部品を用いないで様々な信号を生成する技術の１つとして、ΔΣ（デルタシグマ）変調器が知られている（例えば、特許文献１参照。）。 A D / A converter that converts a digital signal into an analog signal has a high operating speed, and the larger the quantization bit, the more expensive the component. Therefore, it is effective to reduce the number of D / A converters in order to reduce the cost of the device and to make it popular. A delta-sigma (delta-sigma) modulator is known as one of the techniques for generating various signals without using a dedicated component for D / A conversion (see, for example, Patent Document 1).

ΔΣ変調を用いると、希望波信号を単純な矩形波に変換することができる。このため、２値しか表現できないスイッチ回路、例えばマイクロコンピュータの汎用出力ポートや、高速なＳＥＲＤＥＳ（シリアライザ／デシリアライザ）出力ポートなど、様々なデジタル回路の出力回路から、希望波信号を生成することができる。しかも、ノイズシェーピングによって希望波周辺帯域の雑音レベルを選択的に減衰させることができる。このため、希望波帯域だけを通過させる適当なフィルタ回路を用いて、良好な信号対雑音比を維持したまま信号を復元できる。 Delta-sigma modulation can be used to convert a desired wave signal into a simple square wave. Therefore, a desired wave signal can be generated from the output circuits of various digital circuits such as a switch circuit that can express only two values, for example, a general-purpose output port of a microcomputer and a high-speed SERDES (serializer / deserializer) output port. .. Moreover, the noise level in the band around the desired wave can be selectively attenuated by noise shaping. Therefore, the signal can be restored while maintaining a good signal-to-noise ratio by using an appropriate filter circuit that passes only the desired wave band.

特開２０１２−６０５６８号公報Japanese Unexamined Patent Publication No. 2012-60568

しかし、先に述べたΔΣ変調を利用する場合には、次の課題がある。バンドパス型ΔΣ変調器は、ΔΣ変調においてサンプリング周波数に対して希望波信号の周波数が比較的高い場合に用いられる。しかし、バンドパス型ΔΣ変調器では、変換後の矩形波信号に直流成分または直流に近い低周波信号が高い頻度で現れる。 However, when using the delta-sigma modulation described above, there are the following problems. The bandpass type ΔΣ modulator is used when the frequency of the desired wave signal is relatively high with respect to the sampling frequency in ΔΣ modulation. However, in the bandpass type ΔΣ modulator, a DC component or a low frequency signal close to DC appears frequently in the converted square wave signal.

このために、バンドパス型ΔΣ変調では、スイッチ回路とフィルタ回路の伝送路、またはフィルタ回路の前に増幅器によって矩形波信号を増幅する場合は、スイッチ回路と増幅器、および増幅器とフィルタ回路の間の伝送路に、直流および直流付近の帯域を伝送できる回路を用いる必要がある。この制約のために、高速な信号を信号品質を維持したまま伝播できる交流結合の回路を用いることができず、無線機送信信号の生成などへ適用する妨げとなっている。 For this reason, in bandpass type ΔΣ modulation, when the square wave signal is amplified by the amplifier in the transmission path of the switch circuit and the filter circuit, or before the filter circuit, the switch circuit and the amplifier, and between the amplifier and the filter circuit It is necessary to use a circuit capable of transmitting direct current and a band near direct current in the transmission line. Due to this limitation, it is not possible to use an AC-coupled circuit capable of propagating a high-speed signal while maintaining signal quality, which hinders application to radio transmission signal generation and the like.

この発明の目的は、前記の課題を解決し、ΔΣ変調による矩形波信号の信号品質を維持したまま直流および低周波成分を除去することができるデジタルフィルタ、信号処理装置および通信機を提供することにある。 An object of the present invention is to provide a digital filter, a signal processor, and a communication device capable of solving the above-mentioned problems and removing DC and low frequency components while maintaining the signal quality of a square wave signal by delta-sigma modulation. It is in.

前記の課題を解決するために、請求項１の発明は、バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部から、前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号を減算して、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、を備えることを特徴とするデジタルフィルタである。 In order to solve the above-mentioned problems, the invention of claim 1 generates an upsampling signal by inserting 0 between signal samples and upsampling the bandpass ΔΣ-modulated signal to a predetermined sample rate. decay from the up-sampling unit, and the current up-sampling signal from the up-sampling unit, by subtracting the odd samples before up-sampling signal, the frequency band of the DC component and around the DC signal a bandpass ΔΣ modulation to It is a digital filter characterized by including an arithmetic means for making the signal.

請求項１の発明では、デジタルフィルタがアップサンプル部と演算手段とを備えている。アップサンプル部は、バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングする。演算手段は、アップサンプル部からの現時点のサンプルの信号と、奇数サンプル前の信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる。 In the invention of claim 1, the digital filter includes an upsampling unit and a calculation means. The upsampling unit inserts 0 between signal samples to upsample the bandpass ΔΣ modulated signal to a predetermined sample rate. The calculation means subtracts the signal of the current sample from the upsampling unit and the signal before the odd sample to attenuate the DC component of the bandpass ΔΣ modulated signal and the frequency band near the DC.

請求項２の発明は、請求項１に記載のデジタルフィルタにおいて、前記演算手段は、前記アップサンプル部からのアップサンプリング信号を奇数サンプル遅延する遅延部と、前記アップサンプル部からのアップサンプリング信号から、前記遅延部からの遅延したアップサンプリング信号を減算して、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算部と、を備えることを特徴とする。 According to the second aspect of the present invention, in the digital filter according to the first aspect, the calculation means uses a delay unit that delays an upsampling signal from the upsampling unit by an odd sample and an upsampling signal from the upsampling unit. subtracts the delayed upsampled signal from the delay unit, characterized in that it and a calculation unit that attenuates a frequency band of DC component and around the direct current signal bandpass ΔΣ modulation.

請求項３の発明は、入力信号のバンドパスΔΣ変調をする変換部と、前記変換部からのバンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、前記アップサンプル部からの現時点のアップサンプリング信号から、奇数サンプル前のアップサンプリング信号を減算して、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、を備えることを特徴とする信号処理装置である。 According to the third aspect of the present invention, a conversion unit that performs bandpass ΔΣ modulation of an input signal and a signal that has been bandpass ΔΣ modulated from the conversion unit are increased to a predetermined sample rate by inserting 0 between signal samples. The upsampling section that generates an upsampling signal by sampling and the current upsampling signal from the upsampling section are subtracted from the upsampling signal before the odd sample to convert the bandpass ΔΣ modulated signal. It is a signal processing device including a calculation means for attenuating a component and a frequency band near DC.

請求項３の発明では、信号処理装置に対して請求項１のデジタルフィルタを適用している。つまり、変換部からのバンドパスΔΣ変調をされた信号を、アップサンプル部に加えている。 In the invention of claim 3 , the digital filter of claim 1 is applied to the signal processing device. That is, the bandpass ΔΣ-modulated signal from the conversion unit is added to the upsample unit.

請求項４の発明は、バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、前記アップサンプル部からの現時点のアップサンプリング信号から、奇数サンプル前のアップサンプリング信号を減算して、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、前記演算手段からの信号からアナログの信号を取り出すアナログ部と、を備えることを特徴とする通信機である。 The invention of claim 4 comprises an upsampling unit that generates an upsampling signal by inserting 0 between signal samples and upsampling a signal that has been bandpass ΔΣ modulated to a predetermined sample rate, and the upsampling. from the moment of the up-sampling signal from the parts, by subtracting the odd samples before up-sampling signal, and calculating means for attenuating the frequency band of the DC component and around the DC signal a bandpass ΔΣ modulation, from the arithmetic means It is a communication device characterized by including an analog unit for extracting an analog signal from the signal of.

請求項４の発明では、通信機に対して請求項１のデジタルフィルタを適用している。つまり、アナログ部は演算手段の信号からアナログの信号を取り出す。 In the invention of claim 4 , the digital filter of claim 1 is applied to the communication device. That is, the analog unit extracts an analog signal from the signal of the arithmetic means.

請求項１の発明によれば、バンドパスΔΣ変調をされた信号に対して、０挿入によるアップサンプリングを行い、さらにアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算をすることで、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去することができる。 According to the invention of claim 1, the bandpass ΔΣ-modulated signal is upsampled by inserting 0, and the upsampling signal is further subtracted from the upsampling signal before the odd sample. DC and low frequency components contained in the bandpass delta-sigma modulated signal can be removed.

請求項２の発明によれば、バンドパスΔΣ変調をされた信号に対して、アップサンプル部による０挿入によるアップサンプリングを行い、さらに、遅延部と演算部とによりアップサンプリング信号の遅延と減算とをすることで、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去することができる。 According to the invention of claim 2, the bandpass ΔΣ-modulated signal is upsampled by inserting 0 by the upsampling unit, and further, the delay unit and the arithmetic unit delay and subtract the upsampling signal. By doing so, DC and low frequency components contained in the bandpass ΔΣ modulated signal can be removed.

請求項３の発明によれば、変換部からのバンドパスΔΣ変調をされた信号に対して、０挿入によるアップサンプリングを行い、さらにアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算をする。これにより、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去するので、ＤＣオフセットが無くなり、回路を正常に動作させることができる。さらに、ＳＮ比（信号対雑音比）の劣化、歪の発生を抑制することができる。 According to the invention of claim 3, the bandpass ΔΣ modulated signal from the conversion unit is upsampled by inserting 0, and the upsampling signal and the upsampling signal before the odd sample are subtracted. To do. As a result, the DC and low frequency components contained in the bandpass ΔΣ modulated signal are removed, so that the DC offset is eliminated and the circuit can be operated normally. Further, deterioration of the SN ratio (signal-to-noise ratio) and occurrence of distortion can be suppressed.

請求項４の発明によれば、アナログ部へ信号を出力する以前に、バンドパスΔΣ変調をされた信号に対して、０挿入によるアップサンプリングを行い、さらにアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算をする。これにより、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去する。この結果、アナログ部において矩形波伝送を行う際には、超高帯域の回路を不要にすることができる。
According to the invention of claim 4 , before the signal is output to the analog section, the bandpass ΔΣ modulated signal is upsampled by inserting 0, and the upsampling signal and the upsampling before the odd sample are performed. Subtract from the sampled signal. As a result, DC and low frequency components contained in the bandpass ΔΣ modulated signal are removed. As a result, when performing rectangular wave transmission in the analog section, it is possible to eliminate the need for an ultra-high band circuit.

この発明の実施の形態１による信号処理装置を示す構成図である。It is a block diagram which shows the signal processing apparatus according to Embodiment 1 of this invention. バンドパスΔΣ変調による変調信号を示す図である。It is a figure which shows the modulation signal by a bandpass ΔΣ modulation. デジタルフィルタを示す構成図である。It is a block diagram which shows the digital filter. デジタルフィルタでの処理を示す図である。It is a figure which shows the processing by a digital filter. 微分回路の次数とデジタルフィルタの特性を示す図である。It is a figure which shows the order of a differentiating circuit and the characteristic of a digital filter. この発明の実施の形態２による無線機を示す構成図である。It is a block diagram which shows the radio according to Embodiment 2 of this invention.

次に、この発明の各実施の形態について、図面を用いて詳しく説明する。 Next, each embodiment of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
この実施の形態による信号処理装置の一例を図１に示す。この信号処理装置は、バンドパス（ＢＰ）ΔΣ（デルタシグマ）変換器１０とデジタルフィルタ（ＨＰＦ）２０とを備えている。 (Embodiment 1)
FIG. 1 shows an example of the signal processing device according to this embodiment. This signal processing device includes a bandpass (BP) ΔΣ (delta sigma) converter 10 and a digital filter (HPF) 20.

バンドパスΔΣ変換器１０は、ｎｂｉｔ（ビット）の入力信号をバンドパスΔΣ変調して、１ビットのパルス列から成るバンドパスΔΣ変調信号を生成する。バンドパスΔΣ変調は、１ｂｉｔ（あるいは、たかだか数ｂｉｔ程度）の出力で、大きなＳＮＲ（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ：信号対雑音比）や帯域を確保でき、回路を簡素化できる。バンドパスΔΣ変換器１０は、生成したバンドパスΔΣ変調信号をデジタルフィルタ２０に送る。 The bandpass ΔΣ converter 10 performs bandpass ΔΣ modulation of the nbit (bit) input signal to generate a bandpass ΔΣ modulated signal composed of a 1-bit pulse train. Bandpass delta-sigma modulation can secure a large SNR (Signal to Noise Ratio) and band with an output of 1 bit (or at most several bits), and can simplify the circuit. The bandpass ΔΣ converter 10 sends the generated bandpass ΔΣ modulated signal to the digital filter 20.

デジタルフィルタ２０は、マルチレートハイパスフィルタ（ＭｕｌｔｉｒａｔｅＨｉｇｈＰａｓｓＦｉｌｔｅｒ：）である。デジタルフィルタ２０は、バンドパスΔΣ変換器１０からのバンドパスΔΣ変調信号を入力信号とする。バンドパスΔΣ変調をされた変調信号は、先に述べたように、大きなＳＮＲや帯域を確保でき、回路構成を簡素化できる。しかし、バンドパスΔΣ変調では、図２に示すように、ＤＣ（直流）、およびＤＣに近い低周波成分のレベルが大きくなる。そこで、デジタルフィルタ２０は、バンドパスΔΣ変調信号に含まれるＤＣおよび低周波成分を除去する。 The digital filter 20 is a multi-rate high-pass filter (Multilate High Pass Filter :). The digital filter 20 uses the bandpass ΔΣ modulation signal from the bandpass ΔΣ converter 10 as an input signal. As described above, the bandpass ΔΣ modulated modulated signal can secure a large SNR and band, and can simplify the circuit configuration. However, in bandpass delta-sigma modulation, as shown in FIG. 2, the levels of DC (direct current) and low-frequency components close to DC increase. Therefore, the digital filter 20 removes DC and low frequency components included in the bandpass ΔΣ modulated signal.

このために、デジタルフィルタ２０は、図３に示すように、アップサンプラ２１と、遅延器２２と、減算器２３とを備えている。 For this purpose, the digital filter 20 includes an upsampler 21, a delayer 22, and a subtractor 23, as shown in FIG.

アップサンプラ２１は、前段のバンドパスΔΣ変換器１０からのバンドパスΔΣ変調信号であり、サンプリング周波数ｆｓでサンプリングをされたバンドパスΔΣ変調信号を入力とする。アップサンプラ２１は、このバンドパスΔΣ変調信号に対して次の処理を行う。まず、アップサンプラ２１は、バンドパスΔΣ変調信号のサンプリング周波数ｆｓを整数ｍで増加させたアップサンプリング周波数ｍ・ｆｓで、バンドパスΔΣ変調信号をアップサンプリングする。この実施の形態では、整数ｍを２として、アップサンプリング周波数を２ｆｓとしている。 The upsampler 21 is a bandpass ΔΣ modulated signal from the bandpass ΔΣ converter 10 in the previous stage, and receives a bandpass ΔΣ modulated signal sampled at the sampling frequency fs as an input. The upsampler 21 performs the following processing on the bandpass ΔΣ modulated signal. First, the upsampler 21 upsamples the bandpass ΔΣ modulated signal at the upsampling frequency m · fs obtained by increasing the sampling frequency fs of the bandpass ΔΣ modulated signal by an integer m. In this embodiment, the integer m is set to 2 and the upsampling frequency is set to 2 fs.

つまり、アップサンプラ２１は、サンプリング周波数ｆｓのサンプルに対して、図４に示すように、アップサンプリング周波数２ｆｓによるアップサンプリングで、Ａ信号に０（ゼロ）を挿入していく。図４では、Ａ信号（図３）がアップサンプラ２１に入力される入力信号、つまり、バンドパスΔΣ変調をされた変調信号を示している。Ａ信号のＸ_１、Ｘ_２、Ｘ_３はサンプリング周波数ｆｓでサンプリングされた各サンプルを表し、サンプル値は０または１である。また、Ｂ信号（図３）は、アップサンプラ２１から出力されるアップサンプリング信号であり、アップサンプリングによりアップサンプラ２１が０（ゼロ）を挿入した状態を表している。 That is, as shown in FIG. 4, the upsampler 21 inserts 0 (zero) into the A signal by upsampling with the upsampling frequency 2fs with respect to the sample having the sampling frequency fs. FIG. 4 shows an input signal in which the A signal (FIG. 3) is input to the upsampler 21, that is, a modulated signal that has been bandpass ΔΣ modulated. X ₁ , X ₂ , and X ₃ of the A signal represent each sample sampled at the sampling frequency fs, and the sample value is 0 or 1. Further, the B signal (FIG. 3) is an upsampling signal output from the upsampler 21, and represents a state in which the upsampler 21 inserts 0 (zero) by upsampling.

このように、アップサンプラ２１は、サンプリング周波数ｆｓをアップサンプリング周波数２ｆｓによるアップサンプリングにより、サンプルとサンプルとの間に０（ゼロ）を挿入する。結果、図４に示すようにサンプルＸ_１、Ｘ_２、Ｘ_３に続いて０（ゼロ）が挿入される。 In this way, the upsampler 21 inserts 0 (zero) between the samples by upsampling the sampling frequency fs at the upsampling frequency 2fs. As a result, as shown in FIG. 4, 0 (zero) is inserted following the samples X ₁ , X ₂ , and X ₃ .

遅延器２２は、アップサンプラ２１からのアップサンプリング信号を遅延して出力する。遅延器２２による遅延量は奇数のサンプル時間に設定されている。これにより、遅延器２２は、アップサンプリング信号であるＢ信号を、奇数のサンプル時間だけ遅延して遅延信号を減算器２３に送る。この実施の形態では、遅延量を３サンプルとしている。つまり、遅延器２２は、アップサンプラ２１からのアップサンプリング信号を３サンプル遅延して遅延信号を生成する。これにより、遅延器２２は、アップサンプラ２１からのアップサンプリング信号と、生成する遅延信号との一方が０になるような遅延信号を生成している。 The delay device 22 delays and outputs the upsampling signal from the upsampler 21. The delay amount by the delay device 22 is set to an odd sample time. As a result, the delay device 22 delays the B signal, which is an upsampling signal, by an odd sample time, and sends the delay signal to the subtractor 23. In this embodiment, the delay amount is set to 3 samples. That is, the delay device 22 delays the upsampling signal from the upsampler 21 by 3 samples to generate a delay signal. As a result, the delay device 22 generates a delay signal such that one of the upsampling signal from the upsampler 21 and the generated delay signal becomes 0.

減算器２３は、遅延器２２と共に奇数次微分回路を形成する。減算器２３は、アップサンプラ２１からのアップサンプリング信号（Ｂ信号）から、遅延器２２からの遅延信号を差し引く減算つまり微分を行う。この様子を先の図４のＣ信号に示す。Ｃ信号は減算器２３での処理を説明するためのものである。減算器２３に入力される遅延器２２からの遅延信号は、減算器２３に対する信号の入力時点で、３サンプルの遅延をしている。したがって、矢印Ｃ１で示す減算では、アップサンプラ２１からの信号の入力時点、つまり現時点でのサンプルの信号がＸ_３である。同時に、遅延器２２からの３サンプル前の信号である０（ゼロ）が現時点で減算器２３に入力されるので、減算結果を示すＤ信号は、Ｘ_３になり１ｂｉｔである。また、矢印Ｃ２で示す減算では、現在が０（ゼロ）であり３サンプル前がＸ_２であるので、減算結果を示すＤ信号は、−Ｘ_２になり１ｂｉｔである。 The subtractor 23 forms an odd-order differentiating circuit together with the delayer 22. The subtractor 23 performs subtraction, that is, differentiation by subtracting the delay signal from the delay device 22 from the upsampling signal (B signal) from the upsampler 21. This situation is shown in the C signal of FIG. 4 above. The C signal is for explaining the processing in the subtractor 23. The delay signal from the delay device 22 input to the subtractor 23 has a delay of 3 samples at the time of inputting the signal to the subtractor 23. Accordingly, the subtraction indicated by the arrow C1, the point of input of signals from the up-sampler 21, i.e. the signal sample at the present time is X _3. At the same time, 0 (zero), which is a signal from the delay device 22 three samples before, is input to the subtractor 23 at the present time, so that the D signal indicating the subtraction result becomes X ₃ and is 1 bit. Further, the subtraction of the arrow C2, since the current is 0 is (zero) 3 samples ago _{X 2,} D signal indicating the subtraction result is 1bit become -X _2.

こうした微分回路は、離散時間フィルタにおいて、最も簡易な構成で実現できるＨＰＦ（ＨｉｇｈＰａｓｓＦｉｌｔｅｒ）である。ここで、減算器２３の次数とデジタルフィルタ２０の特性について図５に示す。サンプリング周波数ｆｓは入力信号のサンプリング周波数である。前段のアップサンプラ２１で２倍のアップサンプリングを行っているため、周波数特性は２ｆｓでレベルが０（ゼロ）になるようなＳｉｎｃ関数特性を伴ったものとなる。この実施の形態では、希望波帯域の中心周波数がｆｓ／４となるため、この帯域の減衰量をなるべく小さくする必要がある。また、遅延器２２と減算器２３とから成る奇数次微分回路は、奇数次数のものでなければ、出力を入力信号のｂｉｔ数と等しくできない。したがって、作成するバンドパスΔΣ変調器に適用できる最も基本的な奇数次微分回路の次数は３となる。なお、アナログフロントエンド回路がより有利となるならば、５次、７次と次数を上げることも可能である。 Such a differentiating circuit is an HPF (High Pass Filter) that can be realized with the simplest configuration in a discrete-time filter. Here, the order of the subtractor 23 and the characteristics of the digital filter 20 are shown in FIG. The sampling frequency fs is the sampling frequency of the input signal. Since the upsampler 21 in the previous stage performs double upsampling, the frequency characteristic is accompanied by a Sinc function characteristic such that the level becomes 0 (zero) at 2 fs. In this embodiment, since the center frequency of the desired wave band is fs / 4, it is necessary to reduce the amount of attenuation in this band as much as possible. Further, the odd-numbered differentiating circuit including the delay device 22 and the subtractor 23 cannot equalize the output with the bit number of the input signal unless it has an odd-numbered order. Therefore, the order of the most basic odd-order differentiator circuit applicable to the bandpass ΔΣ modulator to be created is 3. If the analog front-end circuit becomes more advantageous, it is possible to increase the order to 5th order and 7th order.

このように、入力信号のサンプル間に０（ゼロ）が挿入されて、２倍のサンプリングレートにアップサンプリングされたアップサンプリング信号に、遅延器２２と減算器２３とから成る奇数次微分回路が奇数次の微分を行う。つまり、この実施の形態では、３サンプル先に入力された信号と、現時点で入力された信号とを減算するという３次微分を行っている。これにより、減算器２３での演算対象の一方が常に０（ゼロ）となるため、減算器２３からの出力信号のｂｉｔ数を、減算器２３への入力信号のｂｉｔ数と等しくすることができる。減算器２３は、こうした微分で生成した信号、つまり、バンドパスΔΣ変調信号の信号品質を維持したままで、ＤＣおよび低周波成分を除去した信号を、出力信号として次段に送る。 In this way, 0 (zero) is inserted between the samples of the input signal, and the upsampling signal upsampled to twice the sampling rate has an odd number of odd-numbered differentiating circuits consisting of the delay device 22 and the subtractor 23. Perform the following differentiation. That is, in this embodiment, the third-order differentiation is performed by subtracting the signal input three samples ahead and the signal input at the present time. As a result, one of the calculation targets in the subtractor 23 is always 0 (zero), so that the number of bits of the output signal from the subtractor 23 can be made equal to the number of bits of the input signal to the subtractor 23. .. The subtractor 23 sends a signal generated by such differentiation, that is, a signal from which DC and low frequency components have been removed, to the next stage as an output signal while maintaining the signal quality of the bandpass ΔΣ modulated signal.

以上が信号処理装置の構成である。次に、この信号処理装置の作用について説明する。この信号処理装置では、バンドパスΔΣ変換器１０が入力信号をバンドパスΔΣ変換して、バンドパスΔΣ変調信号をデジタルフィルタ２０に送る。 The above is the configuration of the signal processing device. Next, the operation of this signal processing device will be described. In this signal processing device, the bandpass ΔΣ converter 10 converts the input signal into bandpass ΔΣ and sends the bandpass ΔΣ modulated signal to the digital filter 20.

デジタルフィルタ２０では、前段が２次のアップサンプラ２１、後段が遅延器２２と減算器２３とから成る奇数次微分回路を形成している。アップサンプラ２１は、入力信号を２倍のサンプリングレートでアップサンプリングをし、サンプル間に０（ゼロ）が挿入された信号を出力する。 In the digital filter 20, the first stage forms an odd-order differentiating circuit 21 including a second-order upsampler 21, and the second stage a delayer 22 and a subtractor 23. The upsampler 21 upsamples the input signal at twice the sampling rate and outputs a signal in which 0 (zero) is inserted between the samples.

減算器２３と遅延器２２とは、アップサンプラ２１からの、０（ゼロ）が挿入された信号に奇数次微分を行う。この結果、演算対象の一方が常に０（ゼロ）となるため、出力信号のｂｉｔ数を入力信号のｂｉｔ数と等しくすることができる。減算器２３は、バンドパスΔΣ変調信号から、ＤＣおよび低周波成分を除去した信号を、次段に出力信号として送る。 The subtractor 23 and the delayer 22 perform odd-order differentiation on the signal from the upsampler 21 into which 0 (zero) is inserted. As a result, since one of the calculation targets is always 0 (zero), the number of bits of the output signal can be made equal to the number of bits of the input signal. The subtractor 23 sends a signal obtained by removing DC and low frequency components from the bandpass ΔΣ modulated signal to the next stage as an output signal.

こうして、この実施の形態によれば、バンドパスΔΣ変調信号からＤＣおよび低周波成分を除去するので、長いパルス波形が発生することを防ぐことができ、かつ、出力信号のｂｉｔ数を入力信号のｂｉｔ数と等しくすることができる。また、ＤＣオフセットが無くなり、交流結合回路を正常に動作させることができる。さらに、ＳＮ比（信号対雑音比）の劣化、歪の発生を抑制することができる。 Thus, according to this embodiment, since the DC and low frequency components are removed from the bandpass ΔΣ modulated signal, it is possible to prevent the generation of a long pulse waveform, and the number of bits of the output signal is used as the input signal. It can be equal to the number of bits. Moreover, the DC offset is eliminated, and the AC coupling circuit can be operated normally. Further, deterioration of the SN ratio (signal-to-noise ratio) and occurrence of distortion can be suppressed.

（実施の形態２）
この実施の形態による無線機５０の一例を図６に示す。この無線機５０は、信号生成部５１と、バンドパスΔΣ変換器（ＢＰΔΣ）５２と、デジタルフィルタ（ＨＰＦ）５３と、アナログ部５４と、アンテナ５５とを備えている。 (Embodiment 2)
FIG. 6 shows an example of the radio device 50 according to this embodiment. The radio 50 includes a signal generation unit 51, a bandpass ΔΣ converter (BPΔΣ) 52, a digital filter (HPF) 53, an analog unit 54, and an antenna 55.

信号生成部５１は、無線機５０が送信する信号を生成する。信号生成部５１は、送信信号をｎｂｉｔのパラレル信号に変換してバンドパスΔΣ変換器５２に送る。 The signal generation unit 51 generates a signal transmitted by the radio device 50. The signal generation unit 51 converts the transmission signal into an nbit parallel signal and sends it to the bandpass ΔΣ converter 52.

バンドパスΔΣ変換器５２は、実施の形態１のバンドパスΔΣ変換器１０と同じである。つまり、バンドパスΔΣ変換器５２は、信号生成部５１からのｎｂｉｔの信号をバンドパスΔΣ変調し、１ビットのパルス列から成るバンドパスΔΣ変調信号を生成する。バンドパスΔΣ変換器５２は、生成したバンドパスΔΣ変調信号をデジタルフィルタ５３に送る。 The bandpass ΔΣ converter 52 is the same as the bandpass ΔΣ converter 10 of the first embodiment. That is, the bandpass ΔΣ converter 52 performs bandpass ΔΣ modulation of the nbit signal from the signal generation unit 51 to generate a bandpass ΔΣ modulated signal composed of a 1-bit pulse train. The bandpass ΔΣ converter 52 sends the generated bandpass ΔΣ modulated signal to the digital filter 53.

デジタルフィルタ５３は、実施の形態１のデジタルフィルタ２０と同じである。つまり、デジタルフィルタ５３からのバンドパスΔΣ変調信号では、ＤＣおよびＤＣに近い低周波成分のレベルが大きくなる。そこで、デジタルフィルタ５３は、バンドパスΔΣ変調信号に含まれるＤＣおよび低周波成分を除去する。そして、デジタルフィルタ５３は、入力されたバンドパスΔΣ変調信号と同じ１ｂｉｔの信号をアナログ部５４に送る。 The digital filter 53 is the same as the digital filter 20 of the first embodiment. That is, in the bandpass ΔΣ modulated signal from the digital filter 53, the levels of DC and low frequency components close to DC increase. Therefore, the digital filter 53 removes DC and low frequency components included in the bandpass ΔΣ modulated signal. Then, the digital filter 53 sends the same 1-bit signal as the input bandpass ΔΣ modulated signal to the analog unit 54.

アナログ部５４は、デジタルフィルタ５３からの信号の電力増幅やバンドパスフィルタによるフィルタ処理等を行い、希望波信号を生成する。そして、アナログ部５４は、生成した希望波信号をアンテナ５５に送る。アンテナ５５は、希望波信号を受け取ると、希望波を送信する。 The analog unit 54 generates a desired wave signal by performing power amplification of the signal from the digital filter 53, filter processing by a bandpass filter, and the like. Then, the analog unit 54 sends the generated desired wave signal to the antenna 55. When the antenna 55 receives the desired wave signal, it transmits the desired wave.

こうして、この実施の形態によれば、アナログ部５４へ出力する以前にデジタルフィルタ５３で低周波成分を除去するので、アナログフロントエンド回路において、矩形波伝送を行う際には超高帯域の回路を不要にすることができる。 In this way, according to this embodiment, the low frequency component is removed by the digital filter 53 before being output to the analog unit 54. Therefore, in the analog front-end circuit, an ultra-high band circuit is used when performing square wave transmission. It can be made unnecessary.

以上、この発明の各実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。 Although each embodiment of the present invention has been described in detail above, the specific configuration is not limited to this embodiment, and even if there is a design change or the like within a range that does not deviate from the gist of the present invention. Included in this invention.

１０バンドパスΔΣ変換器（変換部）
２０デジタルフィルタ
２１アップサンプラ（アップサンプル部）
２２遅延器（遅延部・演算手段）
２３減算器（演算部・演算手段）
５０無線機（通信機）
５１信号生成部
５２バンドパスΔΣ変換器
５３デジタルフィルタ
５４アナログ部
５５アンテナ 10 Bandpass ΔΣ converter (converter)
20 Digital filter 21 Up sampler (up sample part)
22 Delayer (delay part / calculation means)
23 Subtractor (calculation unit / calculation means)
50 Radio (communication device)
51 Signal generator 52 Bandpass ΔΣ converter 53 Digital filter 54 Analog section 55 Antenna

Claims

An upsampling section that generates an upsampling signal by inserting 0 between the signal samples and upsampling the bandpass ΔΣ modulated signal to a predetermined sample rate.
From the moment of the up-sampling signal from the up-sampling unit, a calculating means for subtracting the odd samples before up-sampling signal, attenuates the frequency band of the DC component and around the DC signal a bandpass ΔΣ modulation,
A digital filter characterized by being equipped with.

The calculation means is
A delay section that delays the upsampling signal from the upsampling section by an odd number of samples,
From the up-sampling signal from the up-sampling unit, by subtracting the delayed upsampled signal from the delay unit, a calculating unit that attenuates a frequency band of DC component and around the DC signal a bandpass ΔΣ modulation,
The digital filter according to claim 1, further comprising.

A converter that performs bandpass ΔΣ modulation of the input signal,
An upsampling unit that generates an upsampling signal by inserting 0 between signal samples and upsampling the bandpass ΔΣ modulated signal from the conversion unit to a predetermined sample rate.
From the moment of the up-sampling signal from the up-sampling unit, a calculating means for subtracting the odd samples before up-sampling signal, attenuates the frequency band of the DC component and around the DC signal a bandpass ΔΣ modulation,
A signal processing device comprising.

An upsampling section that generates an upsampling signal by inserting 0 between the signal samples and upsampling the bandpass ΔΣ modulated signal to a predetermined sample rate.
From the moment of the up-sampling signal from the up-sampling unit, a calculating means for subtracting the odd samples before up-sampling signal, attenuates the frequency band of the DC component and around the DC signal a bandpass ΔΣ modulation,
An analog unit that extracts an analog signal from the signal from the arithmetic means,
A communication device characterized by being equipped with.