JP6804923B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6804923B2
JP6804923B2 JP2016203583A JP2016203583A JP6804923B2 JP 6804923 B2 JP6804923 B2 JP 6804923B2 JP 2016203583 A JP2016203583 A JP 2016203583A JP 2016203583 A JP2016203583 A JP 2016203583A JP 6804923 B2 JP6804923 B2 JP 6804923B2
Authority
JP
Japan
Prior art keywords
protective film
organic
inorganic protective
display device
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016203583A
Other languages
English (en)
Other versions
JP2018067383A (ja
Inventor
眞澄 西村
眞澄 西村
平祐 金谷
平祐 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016203583A priority Critical patent/JP6804923B2/ja
Priority to US15/728,707 priority patent/US10490772B2/en
Publication of JP2018067383A publication Critical patent/JP2018067383A/ja
Application granted granted Critical
Publication of JP6804923B2 publication Critical patent/JP6804923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は表示装置に係り、特に基板を湾曲させることができるフレキシブル表示装置に関する。
有機ＥＬ表示装置や液晶表示装置は表示装置を薄くすることによって、フレキシブルに湾曲させて使用することができる。特に有機ＥＬ表示装置はバックライトが不要であるので、液晶表示装置よりも、よりフレキシブルに湾曲させることが出来る。
特許文献１には、有機材料で形成された平坦化膜が含有している不純物が放出されて有機ＥＬ層を汚染することを防止するために、平坦化膜を画素毎に分断し、かつ、分断された平坦化膜を電極で覆うことによって、平坦化膜から不純物が放出されることを防止する構成が記載されている。
特許文献２には、有機ＥＬ層を塗布によって形成する有機ＥＬ表示装置において、液体状態で塗布される有機ＥＬ材料が画素の所定の範囲内からはみ出ないように、各画素を隔絶するバンクに溝を形成し、この溝によって、有機ＥＬ材料をストップさせる構成が記載されている。
特開２０１１−４４２７１号公報 特開２０１０−７３７００号公報
有機ＥＬ表示装置や液晶表示装置は、基板を可撓性の樹脂で形成することにより、湾曲させて使用することが出来る。特に有機ＥＬ表示装置は、バックライトを使用しないので、湾曲の度合いを大きくすることが出来る。
有機ＥＬ表示装置では、基板（以後ＴＦＴ基板という）上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、有機ＥＬ層、種々の絶縁膜あるいは保護膜が形成される。これらの一部は、ＳｉＯやＳｉＮ等の無機膜で形成される。（本明細書では、ＳｉＯという場合は、ＳｉＯｘを含む意味であり、ＳｉＮという場合はＳｉＮｘを含む意味である。）これらの無機膜は硬いのでディスプレイを湾曲させると、破壊する危険がある。また、ＴＦＴ基板には多くの金属配線が形成され、これらの配線は薄膜で形成され、ディスプレイを湾曲させると断線を生ずる危険がある。
本発明の課題は、有機ＥＬ表示装置や液晶表示装置を湾曲させて使用する場合に、無機材料で形成された絶縁物や保護膜が破壊することを防止すること、あるいは、金属配線が断線することを防止することによって、信頼性の高いフレキシブル表示装置を実現することである。
また、表示パネルを湾曲させる方向は、１方向とは限らない。湾曲可能なディスプレイであっても、特定の方向には曲げづらい、あるいは、曲げると破壊しやすいという場合がある。しかも、フレキシブルディスプレイは、いずれの方向に曲げられるかが予想できない場合が多い。本発明の他の課題は、表示装置をいずれの方向に曲げても表示装置に発生する応力がほぼ等しくなるようなフレキシブルディスプレイを実現することである。
本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。
（１）複数の画素と、前記複数の画素の各々に、下部電極と上部電極に挟持され、発光層を含む有機ＥＬ層が備えられた有機ＥＬ表示装置であって、前記複数の画素の内の少なくとも一つの画素が備える、前記下部電極と前記発光層と前記上部電極とを覆って、第１無機保護膜が形成され、前記第１の第１無機保護膜は平面で視て円形または５角形以上の多角形であることを特徴とする有機ＥＬ表示装置。
（２）複数の画素と、前記複数の画素の各々に、下部電極と上部電極に挟持され、発光層を含む有機ＥＬ層と、前記下部電極と接続する第１のＴＦＴとが備えられた有機ＥＬ表示装置であって、前記第１のＴＦＴは、基板上に形成された下地膜の上に位置し、半導体層、ゲート絶縁膜、ゲート電極を有しており、前記下地膜は、前記複数の前記画素の内の少なくとも一つの画素が備える、前記第１のＴＦＴと対向して島状に形成され、前記島状の前記下地膜は平面で視て円形または５角形以上の多角形であり、前記島状の前記下地膜の上に位置する前記ゲート絶縁膜は、島状に形成され、且つ平面で視て円形または５角形以上の多角形であることを特徴とする有機ＥＬ表示装置。
本発明による液晶表示装置の断面図である。 画素部の等価回路である。 本発明によるＴＦＴのゲート電極までの構成を示す平面図である。 本発明によるＴＦＴのソース電極及びドレイン電極までの構成を示す平面図である。 本発明による画素部の平面図である。 本発明による他の例の画素部の平面図である。 本発明によるさらに他の例の画素部の平面図である。 本発明の有機ＥＬ表示装置に偏光板を貼り付けた状態を示す断面図である。 本発明によるさらに他の例の画素部の平面図である。 比較例としての有機ＥＬ表示装置の断面図である。
本発明の構成を説明する前に、比較例として本発明を使用しない場合の有機ＥＬ表示装置を説明する。図１０は、比較例としての有機ＥＬ表示装置の断面図である。各要素の詳細な構成は図１で説明するので、図１０では概略構成のみを説明する。図１０において、樹脂で形成されたフレキシブル基板１００の上にＳｉＯ、ＳｉＮ等による下地膜１０１が形成されている。下地膜１０１の上には半導体層１０２が形成され、これをゲート絶縁膜１０３が覆っている。
ゲート絶縁膜１０３の上にゲート電極１０４が形成され、ゲート電極１０４を覆ってＳｉＮ等で層間絶縁膜１０５が形成されている。層間絶縁膜１０５にスルーホールを形成して、金属単体または合金で形成されたドレイン電極１０５、ソース電極１０６を接続する。ドレイン電極１０５およびソース電極１０６を覆って有機パッシベーション膜１０８を形成する。有機パッシベーション膜１０８の上に反射電極を兼ねた下部電極１０９を形成する。下部電極１０９の周辺を覆って、有機材料で形成されたバンク１１０を形成する。
バンク１１０に形成された孔部に有機ＥＬ層１１１を形成し、その上に上部電極１１２を形成する。上部電極１１２は、酸化物導電膜あるいは金属または合金薄膜で形成され、表示領域全面に形成される。上部電極１１２を覆って保護膜（封止膜ともいう）を形成する。保護膜はＳｉＮ等による第１無機保護膜１１３、アクリル等で形成された有機保護膜１１４、ＳｉＮ等による第２無機保護膜１１５で形成されている。
図１０において、下地膜１０１、ゲート絶縁膜１０３、層間絶縁膜１０５、第１無機保護膜１１５、第２無機保護膜１１７等はＳｉＮあるいはＳｉＯ等の無機材料で形成され、硬い。しかも広範囲に形成されている。したがって、表示装置を湾曲して使用すると、破壊する。そうすると、絶縁特性、保護膜としての特性を確保できなくなる。
さらに、下部電極１０９は、酸化物導電膜あるいは、酸化物導電膜と金属の積層膜で形成される。上部電極１１２は金属あるいは合金の薄膜、あるいは酸化物導電膜で形成され、しかも、上部電極１１２は、表示領域全面にわたって連続して形成されている。そうすると、表示装置を湾曲して使用すると断線をする危険が大きい。
このように、従来の有機ＥＬ表示装置の構造では、表示領域を湾曲して使用すると、信頼性が問題となる。本発明はこのような問題を対策するものであり、以下に実施例を用いて本発明の内容を詳細に説明する。
図１は本発明による有機ＥＬ表示装置の断面図である。図１は図２で説明する有機ＥＬ表示装置の画素構成における駆動ＴＦＴ（Ｔ１）および有機ＥＬ素子（ＥＬ）部分の構成を示す断面図である。以後、特に断らない場合、ＴＦＴとは駆動ＴＦＴ（Ｔ１）を言う。図１において、ＴＦＴ基板１００はガラスあるいは樹脂で形成されている。ガラス基板の場合も、厚さが０．２ｍｍ以下になると、フレキシブルに湾曲させることが出来る。一方、ＴＦＴ基板１００を樹脂で形成すれば、フレキシビリティをさらに向上させることが出来る。
ＴＦＴ基板１００を形成する樹脂としては、ポリイミドが機械的強度、耐熱性の点から優れている。ポリイミドを用いれば、ＴＦＴ基板１００の厚さは１０μｍ乃至２０μｍ程度にまで薄くすることが出来る。したがって、非常にフレキシビリティに富む表示装置を製造することが出来る。なお、ポリイミドによるＴＦＴ基板１００は次のようにして作成することが出来る。
まず、ガラス基板上にポリイミドの材料であるポリアミド酸を形成し、イミド化して、厚さが１０μｍ乃至２０μｍ程度のポリイミドによるＴＦＴ基板１００を形成する。その後、ＴＦＴ基板１００上にＴＦＴや有機ＥＬ層、絶縁膜、配線、保護膜等を形成した後、ポリイミドとガラス基板の界面にレーザを照射してガラス基板を剥離する。
図１に戻り、ＴＦＴ基板１００の上に下地膜１０１を形成する。しかし、下地膜１０１は、従来と異なり、ＴＦＴが形成される部分にのみアイランド状に形成する。下地膜１０１は基板全面にＣＶＤで形成した後、フォトリソグラフィによって、アイランド状にパターニングする。下地膜１０１の機能は、ガラス基板あるいは樹脂基板からの不純物がＴＦＴを構成する半導体層１０２を汚染することを防止することである。
下地膜１０１は、一般には、ＳｉＮ膜とＳｉＯ膜の積層膜で形成され、いずれの材料も硬い材料である。したがって、表示装置を湾曲させると破壊してしまう。本発明では、下地膜１０１の形成範囲をＴＦＴが形成される部分にのみ限定して形成することによって、下地膜１０１にかかるストレスを抑制し、破壊させないようにしている。さらに本発明では、下地膜の平面形状を円形とすることによって、ディスプレイをどの方向に曲げても、ほぼ等しい応力が加わるようにすることを特徴としている。
下地膜１０１の上には半導体層１０２が形成される。半導体層１０２はＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉ）で形成される。すなわち、まず、全面にａ−ＳｉをＣＶＤによって形成した後、エキシマレーザによってＰｏｌｙ−Ｓｉ化し、その後、フォトリソグラフィによってパターニングする。
その後、半導体層１０２を覆ってゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３はＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）を原料とするＳｉＯであり、ＣＶＤによって形成する。ゲート絶縁膜１０３も最初は全面に形成するが、フォトリソグラフィによって、半導体層１０２を覆う部分のみに存在するようにパターニングする。さらに本発明では、ゲート絶縁膜の平面形状を円形とすることによって、ディスプレイをどの方向に曲げても、ほぼ等しい応力が加わるようにすることを特徴としている。
ゲート絶縁膜１０３の上にゲート電極１０４を金属または合金で形成する。ゲート電極を構成する金属は、Ｍｏ、Ｗ、Ｔｉあるいはこれらの合金である。図１におけるＴＦＴは図２で説明する駆動ＴＦＴ（Ｔ１）であるが、駆動ＴＦＴ（Ｔ１）のゲート電極は図２で説明する選択ＴＦＴ（Ｔ２）のソース電極と接続する。
図３は、以上で説明したプロセスによって形成された構成を示す平面図である。図３において、まず、下地膜１０１が円形に形成され、その上に半導体層１０２が形成される。半導体層１０２を覆ってゲート絶縁膜１０３が円形に形成される。そして、ゲート絶縁膜１０３の上にゲート電極１０４を形成する。
図１に戻り、ゲート電極１０４およびゲート絶縁膜１０３を覆って層間絶縁膜１０５を形成する。層間絶縁膜１０５は基板全面ではなく、ゲート絶縁膜１０３を覆う範囲にのみ形成される。すなわち、下地膜１０１あるいはゲート絶縁膜１０３と同様に平面が円形になるように形成する。層間絶縁膜１０５もＳｉＮ等の無機膜で形成されているので、基板全面に形成すると表示装置を湾曲させたときに破壊する危険があるからである。層間絶縁膜１０５も、まず、基板全面にＣＶＤによって形成した後、フォトリソグラフィによってパターニングする。さらに本発明では、層間絶縁膜１０５の平面形状を円形とすることによって、ディスプレイをどの方向に曲げても、ほぼ等しい応力が加わるようにすることを特徴としている。
その後、層間絶縁膜１０５にスルーホール１０６１，１０７１を形成してドレイン電極１０６およびソース電極１０７を形成する。ソース電極１０６およびドレイン電極１０７は、Ｍｏ、Ｗ、Ｔｉ、あるいは、Ａｌ合金等で形成される。図４はこの状態を示す平面図である。図４において、層間絶縁膜１０５が円形に、下地膜１０１やゲート絶縁膜１０３と同様な形状で形成されている。層間絶縁膜１０５に形成されたスルーホール１０６１を介してドレイン電極１０５が半導体層１０２と接続し、スルーホール１０７１を介してソース電極１０７が半導体層１０２と接続する。
図１に戻り、このようにして形成されたＴＦＴを覆って有機パッシベーション膜１０８を形成する。有機パッシベーション膜１０８は平坦化膜を兼ねているので、２乃至３μｍと、厚く形成する。有機パッシベーション膜１０８は透明なアクリル等の樹脂で形成する。有機パッシベーション膜１０８に感光性の樹脂を使用することによって、フォトレジストを用いずにスルーホール１０８１を形成することが出来る。
有機パッシベーション膜１０８の上に、カソードとなる下部電極１１０を形成する。下部電極１１０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）とＡｇとＩＴＯの積層構造となっている。Ａｇは反射電極としての役割を有している。Ａｇの下層に形成されるＩＴＯは有機パッシベーション膜１０８との密着性を向上させるためである。また、Ａｇの上に形成されるＩＴＯは有機ＥＬ層１１１に対するアノードを構成する。なお、積層する金属はＡｇに限らず、他の金属でもよい。下部電極１０９は有機パッシベーション膜１０８に形成されたスルーホール１０８１を介してＴＦＴのソース電極１０７と接続する。
下部電極１０９を形成した後、バンク１１０を形成する。バンク１１０は有機ＥＬ層１１２の段切れ防止、画素間の隔絶等の役割を有する。バンク１１０はアクリル等の樹脂によって、２μｍ程度の厚さに形成される。バンク１１０は、まず、樹脂を厚さ２μｍ程度に基板全面に形成し、その後、発光領域となる部分から樹脂を除去することによって形成される。バンク１１０を構成する樹脂は、感光性に樹脂で形成するのがプロセス上有利である。
バンク１１０の平面形状は、あとで形成される保護膜と同様に円形である。この様子を図５に示す。図５の画素において、ハッチングを施した円形の部分は、バンク１１０、第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５が積層された領域の平面図である。すなわち、この円形の部分は、他の部分に比べて厚さが非常に大きくなっており、フレキシブルディスプレイを湾曲させたときでも、この部分は曲がりづらい。したがって、バンク１１０が形成された範囲内における無機膜等にかかる応力は小さく抑えることが出来る。なお、図５において、四角の点線で囲まれた領域は有機ＥＬ層１１１が形成される領域であり、四角の点線と円との間の領域がバンク１１０であると考えてよい。
図１に戻り、バンク１１０で囲まれた領域内において、下部電極１０９の上に有機ＥＬ層１１１を形成する。有機ＥＬ層１１１は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数の有機膜から形成される。その後、有機ＥＬ層１１１を覆って上部電極１１２を形成する。上部電極１１２はカソードを構成し、ＭｇＡｇ合金等で形成される。
従来は、上部電極１１２は基板全面に形成されていたが、本発明では、有機ＥＬ層１１１を覆う部分にのみ形成し、カソード電位は、カソード配線４０によって供給している。すなわち、ＭｇＡｇ合金等の合金は硬く、かつ、透過率を確保するために薄く形成されるので、表示装置を湾曲して使用すると、断線を生じやすい。そこで、本発明は、上部電極１１２を、有機ＥＬ層１１１を覆う部分にのみ限定して使用することによって、上部電極１１２の破壊を防止している。
上部電極１１２は有機ＥＬ層１１１を覆うように形成される。上部電極１１２はカソードとしての役割を有するので、カソード電位を供給する必要がある。本発明では、上部電極１１２は各画素共通に形成されるのではなく、画素毎に形成されるので、上部電極１１２をバンク１１０の上に延在させ、バンク１１０に形成されたスルーホール１１０１を介して有機パッシベーション膜の上に形成されたカソード線４０と接続し、カソード電位を供給する。なお、カソード線４０は２００ｎｍ以上と、金属あるいは合金により厚く形成されるので、表示領域を湾曲させても、断線する可能性は非常に小さい。上部電極１１２をＡＺＯ（Ａｎｔｉｍｏｎｙ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明酸化物導電膜で形成する場合もあるが、この場合も、平面形状等はＭｇＡｇ合金等の場合と同様である。
図１において、上部電極１１２を覆って保護膜を形成する。有機ＥＬ層１１１は水分によって特性が劣化するために、保護膜を形成して、有機ＥＬ層１１１を保護する。図１において、保護膜は、第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５の３層から構成されている。第１無機保護膜１１３は上部電極１１２の上に直接形成され、有機ＥＬ層１１１を水分から直接保護する役割を有している。第１無機保護膜１１３はＳｉＮ、ＳｉＯ等によって形成され、厚さは数百ｎｍである。
一方、有機保護膜１１４は、有機ＥＬ層１１１を機械的に保護するものであり、１０乃至１５μｍと厚く形成される。有機保護膜１１４は有機パッシベーション膜の２倍以上の厚さ、好ましくは３倍以上の厚さであり、より好ましくは１０μｍ以上である。このように、有機保護膜１１４を有機ＥＬ層１１１の上方に厚く、かつ、島状に形成することによって、有機ＥＬ層１１１が存在する部分では、曲がりにくくなり、有機ＥＬ層１１１が破壊から免れる。また、有機保護膜１１４の下部に形成された無機絶縁膜、酸化物導電膜、あるいは無機保護膜等も破壊しにくくなる。有機保護膜１１４は透明樹脂であるアクリル等によって形成される。
有機保護膜１１４を覆って第２無機保護膜１１５が形成されている。第２無機保護膜１１５は、有機保護膜１０４の側面まで覆い、有機保護膜１１４中に外部から水分が侵入することを防止する。第２無機保護膜１１５はＳｉＮあるいはＳｉＯ等で形成され、厚さは数百ｎｍである。
第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５の平面形状は、図５のハッチングで示したように、円形である。保護膜が形成された部分には、バンク１１０も形成されており、他の領域に比較して厚さがはるかに大きいので、ディスプレイを湾曲させても、保護膜が存在している部分は曲がりにくい。つまり、保護膜に覆われている領域内の各種無機膜、有機ＥＬ層１１１等に対する機械的な応力を小さく抑えることが出来る。したがって、この領域における膜破壊を防止することが出来る。
また、保護膜が形成された領域は円形であるために、ディスプレイがどの方向に曲げられた場合であっても、この領域内に形成された各種無機膜、有機ＥＬ層１１１等は機械的な応力から保護される。
図２は、本発明による有機ＥＬ表示装置の画素部の等価回路である。図２において、走査線１０とカソード線が横方向に延在して縦方向に配列している。また、映像信号線２０とアノード線３０が縦方向に延在して方向に配列している。走査線１０とカソード線および映像信号線２０とアノード線３０で囲まれた領域が画素である。
通常の有機ＥＬ表示装置では、カソードは表示領域全面に形成されているので、カソード線４０は不要であるが、本発明では、個々の画素各々にカソード電圧を供給する必要があるので、カソード線４０が存在している。図２では、カソード線４０は走査線１０と平行延在しているが、レイアウトの都合によっては映像信号線２０と平行に延在させてもよい。
画素内では、有機ＥＬ層で形成される有機ＥＬ素子（ＥＬ）とこれを駆動する駆動ＴＦＴ（Ｔ１）が直列に接続している。図１におけるＴＦＴは駆動ＴＦＴ（Ｔ１）に相当する。駆動ＴＦＴ（Ｔ１）のゲートとドレインの間には蓄積容量Ｃｓが配置している。蓄積容量Ｃｓの電位にしたがって、駆動ＴＦＴ（Ｔ１）から有機ＥＬ素子（ＥＬ）に電流が供給される。
図２において、選択ＴＦＴ（Ｔ２）のゲートに走査線１０が接続し、走査線１０のＯＮ、ＯＦＦ信号にしたがって、選択ＴＦＴ（Ｔ２）が開閉される。選択ＴＦＴ（Ｔ２）がＯＮになると、映像信号線２０から映像信号が供給され、映像信号によって蓄積容量Ｃｓに電荷が蓄積され、蓄積容量Ｃｓの電位によって、駆動ＴＦＴ（Ｔ１）が駆動され、有機ＥＬ素子（ＥＬ）に電流が流れる。
図５は、本発明による画素部の平面図である。画素は表示領域にマトリクス状に多数形成されているが、図５では、４画素のみ図示している。図５において、横方向に走査線１０とカソード線４０が延在し、縦方向に映像信号線２０とアノード線３０が延在している。走査線１０と映像信号線２０等で囲まれた領域が画素になっており、この中に有機ＥＬ層やＴＦＴが形成されている。図５に示す画素の平面形状の特徴は、画素が正方形である点である。
図５において、ハッチングが施された円形の領域が、バンク１１０、第１無機保護膜１１３、有機保護膜１０４、第２無機保護膜１０５が積層して形成された部分であり、この部分が厚くなっている。円形内において、点線で示した四角の領域が有機ＥＬ層１１１が形成された領域であり、この部分から光が放射される。四角で囲った領域にはバンク１１０は存在しない。この部分は、保護膜のみによって覆われている。
図５の第２無機保護膜１１５で代表させた保護膜で覆われた領域は平面が円形であるから、ディスプレイがいずれの方向に湾曲しても、曲がりにくい。したがって、この領域に形成された有機ＥＬ層１１１、無機膜等は機械的に保護される。この保護領域には重要な要素である、有機ＥＬ層１１１、駆動ＴＦＴ（Ｔ１）等が配置し、曲げ応力等から保護されている。
図５において、選択ＴＦＴ（Ｔ２）は保護膜１１５の範囲外に形成されている。選択ＴＦＴ（Ｔ２）のゲートは走査線１０に接続し、ドレイは映像信号線２０に接続している。そして、選択ＴＦＴ（Ｔ２）のソースは駆動ＴＦＴ（Ｔ１）のゲートに接続する。選択ＴＦＴ（Ｔ２）は、平面が円形に形成された下地膜１０１の上に形成されている。また、ゲート絶縁膜、層間絶縁膜も下地膜と同様な形状で、島状に形成されている。これは、図３および図４で説明したとおりである。したがって、選択ＴＦＴ（Ｔ２）は、保護膜によって機械的に保護されていないが、下地膜１０１、ゲート絶縁膜１０３、層間絶縁膜１０５が、平面が円形に形成されて積層されているので、曲げに対する強度が強く、無機膜、半導体層等は破壊しにくい構造となっている。
なお、駆動ＴＦＴ（Ｔ１）は第２無機保護膜１１５及びその下の有機保護膜等に覆われているので、曲げ応力に対して機械的に保護されている。また、駆動ＴＦＴ（Ｔ１）も図３および図４で説明したように、下地膜１０１、ゲート絶縁膜１０３、層間絶縁膜１０５が、平面が円形になるように島状に積層して形成されている。したがって、駆動ＴＦＴ（Ｔ１）は、曲げ応力に対しては２重に保護されている。
なお、駆動ＴＦＴ（Ｔ１）と対向し、且つ島状に積層する下地膜１０１、ゲート絶縁膜１０３、及び層間絶縁膜１０５と、選択ＴＦＴ（Ｔ２）と対向し、且つ島状に積層する下地膜１０１、ゲート絶縁膜１０３、及び層間絶縁膜１０５とは、互いに離間して位置してもよい。
図５において、走査線１０と映像信号線２０が交差する部分には、島状に層間絶縁膜１０５が形成されている。しかし、この部分の島状の層間絶縁膜１０５は面積が非常に小さいので、層間絶縁膜１０５にかかる曲げ応力は小さい。したがって、ディスプレイが曲げられても、破壊する確率は小さい。なお、走査線１０と映像信号線２０の交点における島状の層間絶縁膜１０５の平面形状も円である。
図６は本発明の他の形態を示す画素の平面図である。図６が図５と異なる点は、選択ＴＦＴ（Ｔ２）が第２無機保護膜１１５およびその下の有機保護膜等の下側に形成されていることである。したがって、図６の構成では、選択ＴＦＴ（Ｔ２）は、駆動ＴＦＴ（Ｔ１）同様、曲げ応力に対して２重に保護されることになり、より信頼性を上げることが出来る。
図５および図６では、駆動ＴＦＴ（Ｔ１）はいずれも、画素内において、円形でハッチングされた範囲内、すなわち、第２無機保護膜１１５に覆われた領域に形成されている。しかし、レイアウトの都合上、ＴＦＴ（Ｔ１）を、ハッチングされた円の範囲外に配置する場合もある。この場合でも、ＴＦＴ（Ｔ１）が配置されている下地膜１０１、ＴＦＴ（Ｔ１）を構成するゲート絶縁膜１０３、層間絶縁膜１０５等を平面で視て、円形に形成することによって、ディスプレイを湾曲した場合にも、ＴＦＴ（Ｔ１）が破壊する確率を小さく抑えることが出きる。
図７は本発明を別な画素配置に適用した例である。図７は横方向に配列する第１の画素行と第２の画素行との間で、画素の配置を半画素ピッチずらせた配置である。図７において、ハッチングを施した円形部分は、第２無機保護膜１１５の下に形成された有機保護膜等が厚く形成されて曲がりにくい領域である。図７において、画素ピッチを横方向に半画素ピッチずらしたことによって、このディスプレイは、縦方向に湾曲しやくすく、横方向には湾曲しづらい構成となっている。すなわち、走査線が延在する領域には厚く形成された領域が存在しないので、曲がりやすい。
一方、本発明とは逆に、第１の画素列を第２の画素列に対して、縦方向に半画素ピッチずらすことによって、ディスプレイを横方向に湾曲しやすく、縦方向に湾曲しづらくすることが出来る。このように、本発明を用いた画素配置によって、ディスプレイの曲げやすい方向をあらかじめ設定することが出来る。
いずれにせよ、重要な点は、図５乃至図７、あるいは、その他の変形画素配置においても、平面が円形である保護膜によって保護された領域は、どの方向に湾曲されたとしても、曲げ応力からは保護され、配線の断線や、無機絶縁膜、無機保護膜、あるいは酸化物導電膜等の破壊が生ずる確率が小さくなることである。
図５乃至図７において、画素に形成された第２無機保護膜１０５で代表される平面が円形の保護膜と、隣接する画素に形成された第２無機保護膜１０５で代表される平面が円形の保護膜との間隔は２μｍ以上、好ましくは５μｍ以上である。この間隔が２μｍ以上あれば、ディスプレイを湾曲させても、円形の保護膜どうしの干渉によってストレスが発生することはないからである。
以上の説明では、バンク１１０、第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５を積層した領域の平面は円であるとして説明したが、レイアウト上、円とすることが難しい場合がある。このような場合、例えば、８角形、７角形、６角形、５角形等の多角形としてもよい。円以外の形状では、５角形以上の多角形が好適である。要するに、いずれの方向に表示装置を湾曲させても、第２無機保護膜等の保護膜で形成された要素に対して実質的に同じストレスになるようにすればよい。
図１に示すように、バンク１１０、および、第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５等が形成された領域は他の領域に比べて厚さが非常に大きいので、有機ＥＬ表示装置の表面が凹凸になっている。一方、有機ＥＬ表示装置は、反射を防止するために、表面に偏光板を用いる場合が多い。図８はこの様子を示す断面図である。偏光板２００は粘着材２０１を用いて有機ＥＬ表示装置に接着する。
粘着材２０１は、２０μｍ乃至３０μｍ程度と厚く形成される。そうすると、この粘着材２０１が、有機ＥＬ表示装置の表面の凹部を充填することになり、偏光板２０１の表面を平らにすることが出来る。偏光板２００は、厚さが１００μｍ程度であり、基材は樹脂であるから、表示装置を湾曲して使用することの妨げにならない。
以上で説明した例は、画素毎に、換言すれば１サブ画素毎に、或いは１ドット毎に、平面が円形になるように、バンク１１０、第１無機保護膜１０３、有機保護膜１０４、第２無機保護膜１０５等を積層して形成した例である。しかし、画面が高精細になると、画素毎にこのような保護層を形成することが困難になる場合がある。このような場合、複数の画素に共通して、バンク１１０、第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５等を積層して厚くした領域を形成することが出来る。
図９はその例である。図９において、平面が円である、バンク１１０、第１無機保護膜１１３、有機保護膜１１４、第２無機保護膜１１５の積層体が４画素分の有機ＥＬ層１１１を共通して覆っている。画素が４角であり、保護層１１５の平面が円であるので、４画素共通に覆うために、有機ＥＬ層１１１は図５乃至７の場合よりも画素の中心に対して偏心して配置している。また、当該４画素が備える上部電極は、当該４画素に跨って共通に形成され、当該４画素以外の画素が備える上部電極とは分離している構造にしてもよい。なお、図９では、駆動ＴＦＴ（Ｔ１）、選択ＴＦＴ（Ｔ２）等は省略されている。
図９では、４画素のみ記載しているが、この４画素のセットが表示領域に繰り返し配置されることになる。４画素を共通に覆う保護膜１１５の平面形状は円形であるが、円形の保護膜が４画素ピッチ毎に配置されることになる。４画素を覆う円形の保護膜１１５と、隣接する４画素を覆う円形の保護膜１１５との間には、所定の間隔が必要である。この所定の間隔は２μｍ以上、より好ましくは５μｍ以上存在すればよい。２μｍ以上あれば、ディスプレイを湾曲させても、円形の保護膜どうしの干渉によってストレスが発生することはないからである。
また、図９では、４画素を纏めて１つの島状の保護膜で覆っている。画素配置を図７のように、第１の画素行と第２の画素行で１／２画素ピッチ分ずらしたような構成とすれば、３個の画素を円形の一つの島状の保護膜で覆うことが可能である。画素を３個とすることによって、例えば、赤、緑、青の３画素を纏めて一つの保護膜で覆うことが出来、白色の均一性を取りやすい。
このように、複数の画素に対して共通に、平面が円形である保護層等の積層体を形成することが出来る。そして、この領域は、水分等に対してだけでなく、曲げ応力からも保護されることになる。
以上の説明では、ＴＦＴはトップゲートであるとして説明したが、ＴＦＴがボトムゲートである場合も同様である。ボトムゲートである場合も、ゲート絶縁膜は必須であり、下地膜は必要である場合が多く、また、層間絶縁膜も必要である場合が多い。したがって、ボトムゲートタイプの場合にも本発明の利益を得ることが出来る。
１０…走査線、 ２０…映像信号線、 ３０…アノード線、 ４０…カソード線、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…半導体層、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…層間絶縁膜、 １０６…ドレイン電極、 １０７…ソース電極、 １０８…有機パッシベーション膜、 １０９…下部電極、 １１０…バンク、 １１１…有機ＥＬ層、 １１２…上部電極、 １１３…第１無機保護膜、 １１４…有機保護膜、 １１５…第２無機保護膜、 ２００…偏光板、 ２０１…粘着材、 １０６１…ドレインスルーホール、 １０７１…ソーススルーホール、 １０８１…有機パッシベーション膜スルーホール

Claims (14)

  1. 複数の画素と、
    前記複数の画素の各々に、下部電極と上部電極に挟持され、発光層を含む有機ＥＬ層が備えられた有機ＥＬ表示装置であって、
    前記複数の前記画素の内の少なくとも一つの画素が備える、前記下部電極と前記発光層と前記上部電極とを覆って、第１無機保護膜が形成され、
    前記第１無機保護膜は平面で視て円形または５角形以上の多角形であり、
    前記第１無機保護膜は、前記複数の前記画素の一部である複数個の画素が備える前記下部電極、前記発光層、前記上部電極を覆っており、
    前記複数個の画素が備える前記上部電極は、前記複数個の画素に跨って共通に形成され、且つ前記複数個の画素以外の画素が備える前記上部電極とは分離していることを特徴とする有機ＥＬ表示装置。
  2. 前記第１無機保護膜の上に有機保護膜が積層して形成され、
    前記有機保護膜は平面で視て円形または５角形以上の多角形であることを特徴とする請求項１に記載の有機ＥＬ表示装置。
  3. 前記有機保護膜の厚さは１０μｍ以上であることを特徴とする請求項２に記載の有機ＥＬ表示装置。
  4. 前記有機保護膜は、第２無機保護膜によって覆われており、
    前記第２無機保護膜は平面で視て円形または５角形以上の多角形であることを特徴とする請求項２に記載の有機ＥＬ表示装置。
  5. 前記複数の前記画素は、第１の画素と第２の画素とを含み、
    前記第１無機保護膜は、互いに離間した複数の第１無機保護膜からなり、
    前記第１の画素を覆う前記第１無機保護膜と前記第２の画素を覆う前記第１無機保護膜とは、互いに離間すると共に隣接し、
    前記第１の画素を覆う前記第１無機保護膜と前記第２の画素を覆う前記第１無機保護膜との間隔は２μｍ以上であることを特徴とする請求項１に記載の有機ＥＬ表示装置。
  6. 平面で視た前記第１無機保護膜の形状は円であることを特徴とする請求項１乃至５のいずれか１項に記載の有機ＥＬ表示装置。
  7. 前記複数の前記画素の各々は、前記下部電極と接続する第１のＴＦＴと、前記第１のＴＦＴと接続する第２のＴＦＴを有し、前記第１のＴＦＴは、前記第１無機保護膜に覆われていることを特徴とする請求項１乃至６のいずれか１項に記載の有機ＥＬ表示装置。
  8. 前記第２のＴＦＴは、前記第１無機保護膜に覆われていることを特徴とする請求項７に記載の有機ＥＬ表示装置。
  9. 複数の画素と、
    前記複数の画素の各々に、下部電極と上部電極に挟持され、発光層を含む有機ＥＬ層が備えられた有機ＥＬ表示装置であって、
    前記複数の前記画素の内の少なくとも一つの画素が備える、前記下部電極と前記発光層と前記上部電極とを覆って、第１無機保護膜が形成され、
    前記第１無機保護膜は平面で視て円形または５角形以上の多角形であり、
    前記複数の前記画素の各々は、前記下部電極と接続する第１のＴＦＴと、前記第１のＴＦＴと接続する第２のＴＦＴを有し、前記第１のＴＦＴは、前記第１無機保護膜に覆われており、
    前記第２のＴＦＴは、前記第１無機保護膜に覆われていないことを特徴とする有機ＥＬ表示装置。
  10. 前記第１無機保護膜の上に有機保護膜が積層して形成され、
    前記有機保護膜は平面で視て円形または５角形以上の多角形であることを特徴とする請求項９に記載の有機ＥＬ表示装置。
  11. 前記有機保護膜の厚さは１０μｍ以上であることを特徴とする請求項１０に記載の有機ＥＬ表示装置。
  12. 前記有機保護膜は、第２無機保護膜によって覆われており、
    前記第２無機保護膜は平面で視て円形または５角形以上の多角形であることを特徴とする請求項１０に記載の有機ＥＬ表示装置。
  13. 前記複数の前記画素は、第１の画素と第２の画素とを含み、
    前記第１無機保護膜は、互いに離間した複数の第１無機保護膜からなり、
    前記第１の画素を覆う前記第１無機保護膜と前記第２の画素を覆う前記第１無機保護膜とは、互いに離間すると共に隣接し、
    前記第１の画素を覆う前記第１無機保護膜と前記第２の画素を覆う前記第１無機保護膜との間隔は２μｍ以上であることを特徴とする請求項９に記載の有機ＥＬ表示装置。
  14. 平面で視た前記第１無機保護膜の形状は円であることを特徴とする請求項９乃至１３のいずれか１項に記載の有機ＥＬ表示装置。
JP2016203583A 2016-10-17 2016-10-17 表示装置 Active JP6804923B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016203583A JP6804923B2 (ja) 2016-10-17 2016-10-17 表示装置
US15/728,707 US10490772B2 (en) 2016-10-17 2017-10-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016203583A JP6804923B2 (ja) 2016-10-17 2016-10-17 表示装置

Publications (2)

Publication Number Publication Date
JP2018067383A JP2018067383A (ja) 2018-04-26
JP6804923B2 true JP6804923B2 (ja) 2020-12-23

Family

ID=61904126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016203583A Active JP6804923B2 (ja) 2016-10-17 2016-10-17 表示装置

Country Status (2)

Country Link
US (1) US10490772B2 (ja)
JP (1) JP6804923B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180014A (ja) * 2005-11-30 2007-07-12 Alps Electric Co Ltd 発光装置およびその製造方法
US20070120108A1 (en) * 2005-11-30 2007-05-31 Alps Electric Co., Ltd. Light emitting device
WO2009084209A1 (ja) 2007-12-28 2009-07-09 Panasonic Corporation 有機ｅｌデバイスおよび有機ｅｌディスプレイパネル、ならびにそれらの製造方法
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP2011044271A (ja) 2009-08-19 2011-03-03 Panasonic Corp 表示パネル装置、表示装置、及び表示パネル装置の製造方法
JP5741122B2 (ja) * 2011-03-28 2015-07-01 ソニー株式会社 電気泳動素子、表示装置および電子機器
KR101936619B1 (ko) * 2012-10-31 2019-01-09 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
WO2015141512A1 (ja) * 2014-03-19 2015-09-24 リンテック株式会社 電子素子封止用積層シートおよび電子デバイスの製造方法
WO2016132954A1 (ja) * 2015-02-16 2016-08-25 シャープ株式会社 エレクトロルミネッセンス装置
KR102404648B1 (ko) * 2015-09-21 2022-05-31 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20180108864A1 (en) 2018-04-19
US10490772B2 (en) 2019-11-26
JP2018067383A (ja) 2018-04-26

Similar Documents

Publication Publication Date Title
US10707429B2 (en) Flexible display panel and flexible display apparatus
JP6879746B2 (ja) 表示装置
US10211416B2 (en) Flexible display panel, fabrication method, and flexible display apparatus
US10651265B2 (en) Organic light emitting display device
US10204846B2 (en) Display device
US10224289B2 (en) Display device having an alignment mark
JP6784522B2 (ja) 表示装置
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
KR101963007B1 (ko) 표시 장치
JP7079803B2 (ja) 表示装置
US20160118451A1 (en) Flexible thin film transistor substrate and flexible organic light emitting display device
US10665654B2 (en) Display device
JP2018049774A (ja) 表示装置
JP2017116904A (ja) 表示装置
KR102331171B1 (ko) 표시장치 및 그 제조방법
US11201199B2 (en) Chip on film package including a protection layer and display device including the chip on film package
US10923548B2 (en) Display panel and method for manufacturing same
KR102315889B1 (ko) 표시 패널
JP2016206393A (ja) 表示装置及びその製造方法
KR101740192B1 (ko) 유기발광표시패널
US20200358030A1 (en) Display device
JP6804923B2 (ja) 表示装置
JP2018077983A (ja) 表示装置
EP3679422B1 (en) Display substrate and display apparatus
US11812631B2 (en) Electroluminescence display with silver conductive layer covering exposed aliminum layer to prevent corrosion and manufacturing method for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201203

R150 Certificate of patent or registration of utility model

Ref document number: 6804923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250