JP6802048B2 - Control device - Google Patents

Control device Download PDF

Info

Publication number
JP6802048B2
JP6802048B2 JP2016228319A JP2016228319A JP6802048B2 JP 6802048 B2 JP6802048 B2 JP 6802048B2 JP 2016228319 A JP2016228319 A JP 2016228319A JP 2016228319 A JP2016228319 A JP 2016228319A JP 6802048 B2 JP6802048 B2 JP 6802048B2
Authority
JP
Japan
Prior art keywords
inverter circuit
output pulse
circuit
series resonance
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016228319A
Other languages
Japanese (ja)
Other versions
JP2018085863A (en
Inventor
中村 将之
将之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP2016228319A priority Critical patent/JP6802048B2/en
Publication of JP2018085863A publication Critical patent/JP2018085863A/en
Application granted granted Critical
Publication of JP6802048B2 publication Critical patent/JP6802048B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、直列共振型電源装置を制御する制御装置に関する。 The present invention relates to a control device that controls a series resonance type power supply device.

従来、図4に示すような直列共振型電源装置が知られている(例えば、特許文献1参照)。図4に示す直列共振型電源装置100は、入力される直流電力を交流電力に変換するインバータ回路200と、インバータ回路200に接続された直列共振回路300と、直列共振回路300に接続された絶縁変圧器400と、絶縁変圧器400の二次巻線に接続された整流平滑回路500とを備える。インバータ回路200は、公知の4つの半導体スイッチング素子201〜204を備える。直列共振回路300は、コイル301と、コンデンサ302とが直列に接続されて構成される。整流平滑回路500は、ブリッジ型全波整流回路501と、平滑コンデンサ502とを備え、絶縁変圧器400から得られる交流電力を直流電力に変換して出力する。また、図4に示す直列共振型電源装置100は、インバータ回路200の半導体スイッチング素子201〜204のゲート電極に供給するゲート信号を生成する制御装置600を備える。 Conventionally, a series resonance type power supply device as shown in FIG. 4 is known (see, for example, Patent Document 1). The series resonance type power supply device 100 shown in FIG. 4 has an inverter circuit 200 that converts input DC power into AC power, a series resonance circuit 300 connected to the inverter circuit 200, and insulation connected to the series resonance circuit 300. It includes a transformer 400 and a rectifying and smoothing circuit 500 connected to a secondary winding of the insulated transformer 400. The inverter circuit 200 includes four known semiconductor switching elements 201 to 204. The series resonance circuit 300 is configured by connecting the coil 301 and the capacitor 302 in series. The rectifying and smoothing circuit 500 includes a bridge-type full-wave rectifying circuit 501 and a smoothing capacitor 502, and converts AC power obtained from the insulated transformer 400 into DC power and outputs it. Further, the series resonance type power supply device 100 shown in FIG. 4 includes a control device 600 that generates a gate signal to be supplied to the gate electrodes of the semiconductor switching elements 201 to 204 of the inverter circuit 200.

特開2013−226002号公報Japanese Unexamined Patent Publication No. 2013-226002

図4に示す直列共振型電源装置100の制御方法として、インバータ回路200の出力パルス指令を、図5に示すように、直列共振回路300の共振周期の半分の奇数倍の幅を持つパルス波形の組み合わせとする制御方法がある。この方法によれば、ゼロ電流でスイッチングを行うことができ、低い電力損失で動作させることができる。 As a control method of the series resonance type power supply device 100 shown in FIG. 4, the output pulse command of the inverter circuit 200 is a pulse waveform having an odd multiple width of half the resonance period of the series resonance circuit 300 as shown in FIG. There is a control method to be combined. According to this method, switching can be performed with zero current, and operation can be performed with low power loss.

しかしながら、上述した制御方法では、軽負荷運転時には、インバータ回路200の出力パルス指令のパルス幅が長くなり、絶縁変圧器400と整流平滑回路500との間を流れる電流が不連続となる領域において、絶縁変圧器400の励磁インダクタンスにより直列共振回路300の共振周波数が変化する。直列共振回路300の共振周波数が変化することで、インバータ回路200を流れるインバータ電流の周期が変化する。 However, in the control method described above, in the region where the pulse width of the output pulse command of the inverter circuit 200 becomes long and the current flowing between the insulating transformer 400 and the rectifying smoothing circuit 500 becomes discontinuous during light load operation, The resonance frequency of the series resonance circuit 300 changes due to the exciting inductance of the insulation transformer 400. By changing the resonance frequency of the series resonance circuit 300, the period of the inverter current flowing through the inverter circuit 200 changes.

図6は、軽負荷運転時のインバータ出力指令およびインバータ電流を示す図である。インバータ回路200を流れるインバータ電流の周期が変化すると、図6において、点線の丸印で示すように、インバータ電流がゼロでないタイミング(インバータ回路200がゼロ電流でないタイミング)でスイッチングが行われ、スイッチング損失が増大するという問題がある。 FIG. 6 is a diagram showing an inverter output command and an inverter current during light load operation. When the cycle of the inverter current flowing through the inverter circuit 200 changes, switching is performed at the timing when the inverter current is not zero (timing when the inverter circuit 200 is not zero current) as shown by the dotted circles in FIG. 6, and the switching loss. There is a problem that the number increases.

本発明の目的は、上述した課題を解決し、直列共振型電源装置の軽負荷運転時にも、スイッチング損失の増大を抑制することができる制御装置を提供することにある。 An object of the present invention is to solve the above-mentioned problems and to provide a control device capable of suppressing an increase in switching loss even during light load operation of a series resonance type power supply device.

上記課題を解決するため、本発明に係る制御装置は、複数のスイッチング素子を有するインバータ回路と、該インバータ回路に接続された直列共振回路とを備える直列共振型電源装置を制御する制御装置であって、前記直列共振型電源装置の出力電圧のフィードバック信号に基づき、所望の出力を得るための制御量を演算する制御量演算部と、前記制御量演算部により演算された制御量に基づき、前記インバータ回路の出力パルス指令を生成し、該生成した出力パルス指令に応じた出力パルスが前記インバータ回路から出力されるように、前記複数のスイッチング素子に対するゲート信号を生成するゲート信号生成部と、を備え、前記ゲート信号生成部は、前記制御量を前記直列共振回路の共振周期の半分の時間ごとに加算したバッファ変数が所定値以上であり、前記インバータ回路の出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半周期の奇数倍となる場合、前記インバータ回路の出力パルスを反転させる前記ゲート信号を生成し、前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記インバータ回路をゲートブロック状態とする。 In order to solve the above problems, the control device according to the present invention is a control device that controls a series resonance type power supply device including an inverter circuit having a plurality of switching elements and a series resonance circuit connected to the inverter circuit. The control amount calculation unit that calculates the control amount for obtaining a desired output based on the feedback signal of the output voltage of the series resonance type power supply device and the control amount calculated by the control amount calculation unit are described above. the output pulse command of the inverter circuit forms the raw, so that the output pulses corresponding to the output pulse command thus generated is output from the inverter circuit, a gate signal generator for generating a gate signal to the plurality of switching elements, The gate signal generation unit has a buffer variable obtained by adding the control amount every half of the resonance period of the series resonant circuit to a predetermined value or more, and the pulse width of the output pulse command of the inverter circuit is increased. When it is an odd multiple of the half cycle of the resonance cycle of the series resonance circuit, the gate signal that inverts the output pulse of the inverter circuit is generated, and the pulse width of the output pulse command is the resonance cycle of the series resonance circuit. If it exceeds half, three times, the inverter circuit is put into a gate block state.

また、本発明に係る制御装置において、前記ゲート信号生成部は、前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記出力パルス指令と逆方向の出力パルス指令を出力するまで、前記インバータ回路をゲートブロック状態とすることが望ましい。 Further, in the control device according to the present invention, when the pulse width of the output pulse command exceeds three times half of the resonance period of the series resonance circuit, the gate signal generation unit reverses the output pulse command. It is desirable to keep the inverter circuit in the gate block state until the output pulse command in the direction is output.

本発明に係る制御装置によれば、直列共振型電源装置の軽負荷運転時にも、スイッチング損失の増大を抑制することができる。 According to the control device according to the present invention, it is possible to suppress an increase in switching loss even during light load operation of the series resonance type power supply device.

本発明の一実施形態に係る直列共振型電源装置の構成例を示す図である。It is a figure which shows the structural example of the series resonance type power supply device which concerns on one Embodiment of this invention. 図1に示すゲート信号生成部による出力パルス指令の生成方法について説明するための図である。It is a figure for demonstrating the method of generating the output pulse command by the gate signal generation part shown in FIG. 図1に示すゲート信号生成部が生成する出力パルス指令およびインバータ回路を流れるインバータ電力の波形の一例を示す図である。It is a figure which shows an example of the waveform of the output pulse command generated by the gate signal generation part shown in FIG. 1 and the inverter power flowing through an inverter circuit. 従来の直列共振型電源装置の構成例を示す図である。It is a figure which shows the structural example of the conventional series resonance type power supply apparatus. 図4に示すインバータ回路の出力パルス指令およびインバータ電流の波形の一例を示す図である。It is a figure which shows an example of the waveform of the output pulse command and the inverter current of the inverter circuit shown in FIG. 図4に示すインバータ回路の出力パルス指令およびインバータ電流の波形の一例を示す図である。It is a figure which shows an example of the waveform of the output pulse command and the inverter current of the inverter circuit shown in FIG.

以下、本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described.

図1は、本発明の一実施形態に係る直列共振型電源装置10の構成例を示す図である。 FIG. 1 is a diagram showing a configuration example of a series resonance type power supply device 10 according to an embodiment of the present invention.

図1に示す直列共振型電源装置10は、入力される直流電力を交流電力に変換するインバータ回路20と、インバータ回路20に接続された直列共振回路30と、直列共振回路30に接続された絶縁変圧器40と、絶縁変圧器40の二次巻線に接続された整流平滑回路50と、制御装置60と、を備える。インバータ回路20は、公知の4つの半導体スイッチング素子(スイッチング素子)21〜24と、半導体スイッチング素子21〜24それぞれに逆並列接続されたダイオードとを有する。直列共振回路30は、コイル31とコンデンサ32とが直列に接続されて構成される。整流平滑回路50は、ブリッジ型全波整流回路51と平滑コンデンサ52とを備え、絶縁変圧器40から得られる交流電力を直流電力に変換して出力する。 The series resonance type power supply device 10 shown in FIG. 1 has an inverter circuit 20 that converts input DC power into AC power, a series resonance circuit 30 connected to the inverter circuit 20, and insulation connected to the series resonance circuit 30. A transformer 40, a rectifying smoothing circuit 50 connected to a secondary winding of the insulated transformer 40, and a control device 60 are provided. The inverter circuit 20 has four known semiconductor switching elements (switching elements) 21 to 24 and diodes connected in antiparallel to each of the semiconductor switching elements 21 to 24. The series resonance circuit 30 is configured by connecting the coil 31 and the capacitor 32 in series. The rectifying and smoothing circuit 50 includes a bridge-type full-wave rectifying circuit 51 and a smoothing capacitor 52, and converts AC power obtained from the insulating transformer 40 into DC power and outputs it.

制御装置60は、制御量演算部61と、ゲート信号生成部62とを備える。 The control device 60 includes a control amount calculation unit 61 and a gate signal generation unit 62.

制御量演算部61は、整流平滑回路50の出力電圧を示すフィードバック信号が入力され、フィードバック信号に基づき、予め設定された所望の出力電圧を得るための制御量を演算する。制御量演算部61は、演算した制御量をゲート信号生成部62に出力する。 The control amount calculation unit 61 receives a feedback signal indicating the output voltage of the rectifying smoothing circuit 50, and calculates a control amount for obtaining a preset desired output voltage based on the feedback signal. The control amount calculation unit 61 outputs the calculated control amount to the gate signal generation unit 62.

ゲート信号生成部62は、制御量演算部61から出力された演算量に基づき、インバータ回路20の出力パルス指令を生成し、生成した出力パルス指令に応じた出力パルスがインバータ回路20から出力されるように、インバータ回路20のスイッチング素子21〜24に対するゲート信号を生成する。ゲート信号生成部62により生成されたゲート信号は、インバータ回路20の半導体スイッチング素子21〜24のゲート電極に入力される。 The gate signal generation unit 62 generates an output pulse command of the inverter circuit 20 based on the calculation amount output from the control amount calculation unit 61, and outputs an output pulse corresponding to the generated output pulse command from the inverter circuit 20. As described above, the gate signal for the switching elements 21 to 24 of the inverter circuit 20 is generated. The gate signal generated by the gate signal generation unit 62 is input to the gate electrodes of the semiconductor switching elements 21 to 24 of the inverter circuit 20.

制御量演算部61は、制御量を0から1までの実数として演算する。ゲート信号生成部62は、制御量演算部61で演算された制御量を、直列共振回路30の共振周期の半分の時間ごとに加算する。以下の説明では、この加算値を便宜上、バッファ変数と称する。ゲート信号生成部62は、図2に示すように、バッファ変数が1以上で、出力パルス指令のパルス幅が、直列共振回路30の共振周期の半周期の奇数倍となるときに、バッファ変数から1を減算するとともに、インバータ回路20の出力パルス指令を反転させるゲート信号を生成する。これにより、インバータ回路20の出力パルス指令を、直列共振回路30の共振周期の半分の奇数倍の幅を持つパルス波形の組み合わせにより生成することができる。 The control amount calculation unit 61 calculates the control amount as a real number from 0 to 1. The gate signal generation unit 62 adds the control amount calculated by the control amount calculation unit 61 every half time of the resonance cycle of the series resonance circuit 30. In the following description, this added value is referred to as a buffer variable for convenience. As shown in FIG. 2, the gate signal generation unit 62 uses the buffer variable when the buffer variable is 1 or more and the pulse width of the output pulse command is an odd multiple of half the resonance cycle of the series resonance circuit 30. 1 is subtracted, and a gate signal that inverts the output pulse command of the inverter circuit 20 is generated. As a result, the output pulse command of the inverter circuit 20 can be generated by a combination of pulse waveforms having an odd multiple width of half the resonance period of the series resonance circuit 30.

ここで、図2に示すように、生成された出力パルス指令Vの幅が、直列共振回路30の共振周期の半分の3倍を超えることがある。上述したように、インバータ回路20の出力パルスの幅が長くなると、インバータ回路20を流れるインバータ電流の周期が変化し、その結果、インバータ電流がゼロでないタイミングでスイッチングが行われ、スイッチング損失が増大する。 Here, as shown in FIG. 2, the width of the generated output pulse command V may exceed three times the resonance period of the series resonant circuit 30. As described above, when the width of the output pulse of the inverter circuit 20 becomes long, the cycle of the inverter current flowing through the inverter circuit 20 changes, and as a result, switching is performed at a timing when the inverter current is not zero, and the switching loss increases. ..

そこで、本実施形態においては、ゲート信号生成部62は、出力パルス指令Vの幅が、直列共振回路30の共振周期の半分の3倍を超える場合には、インバータ回路20をゲートブロック状態とする(インバータ回路20を構成する半導体スイッチング素子21〜24をオフとする)。すなわち、図3に示すように、ゲート信号生成部62は、出力パルス指令Vのパルス幅が、直列共振回路30の共振周期の半分の3倍を超える場合には、直列共振回路30の共振周期の半分の3倍の幅の出力パルス指令Vを出力し、以降は、現在の出力パルス指令Vと逆方向の出力パルス指令Vを出力するまで、出力パルス指令Vをゼロとする。 Therefore, in the present embodiment, the gate signal generation unit 62 puts the inverter circuit 20 in the gate block state when the width of the output pulse command V exceeds three times the resonance period of the series resonance circuit 30. (The semiconductor switching elements 21 to 24 constituting the inverter circuit 20 are turned off). That is, as shown in FIG. 3, when the pulse width of the output pulse command V exceeds three times the resonance period of the series resonance circuit 30, the gate signal generation unit 62 has the resonance period of the series resonance circuit 30. The output pulse command V having a width three times as wide as half of the above is output, and thereafter, the output pulse command V is set to zero until the output pulse command V in the direction opposite to the current output pulse command V is output.

インバータ回路20をゲートブロック状態とすることで、軽負荷状態において、絶縁変圧器40の励磁インダクタンスにより、共振周波数の変化した電流がインバータ回路20のダイオードに流れる。このような電流が流れることで、インバータ回路20には、電流を抑制する方向の電圧が印加される。その結果、図3に示すように、インバータ回路20の出力電流I(インバータ回路20を流れるインバータ電流)は抑制され、次の出力パルス指令によるスイッチングのタイミングでは、インバータ電流はゼロとなる。そのため、インバータ電流がゼロでないタイミングでスイッチングが行われることを防ぎ、スイッチング損失の増大を抑制することができる。 By putting the inverter circuit 20 in the gate block state, a current having a changed resonance frequency flows through the diode of the inverter circuit 20 due to the exciting inductance of the insulating transformer 40 in the light load state. When such a current flows, a voltage in a direction for suppressing the current is applied to the inverter circuit 20. As a result, as shown in FIG. 3, the output current I (inverter current flowing through the inverter circuit 20) of the inverter circuit 20 is suppressed, and the inverter current becomes zero at the switching timing according to the next output pulse command. Therefore, it is possible to prevent switching from being performed at a timing when the inverter current is not zero, and to suppress an increase in switching loss.

このように本実施形態においては、直列共振型電源装置10を制御する制御装置60は、直列共振型電源装置10の出力電圧のフィードバック信号に基づき、所望の出力を得るための制御量を演算する制御量演算部61と、制御量演算部61により演算された制御量に基づき、インバータ回路20の出力パルス指令を、直列共振回路30の共振周期の半分の奇数倍の幅を持つパルス波形の組み合わせにより生成し、生成した出力パルス指令に応じた出力パルスがインバータ回路20から出力されるように、複数のスイッチング素子21〜24に対するゲート信号を生成するゲート信号生成部62と、を備える。ゲート信号生成部62は、出力パルス指令のパルス幅が、直列共振回路30の共振周期の半分の3倍を超える場合には、インバータ回路20をゲートブロック状態とする As described above, in the present embodiment, the control device 60 that controls the series resonance type power supply device 10 calculates the control amount for obtaining a desired output based on the feedback signal of the output voltage of the series resonance type power supply device 10. Based on the control amount calculated by the control amount calculation unit 61 and the control amount calculation unit 61, the output pulse command of the inverter circuit 20 is a combination of pulse waveforms having an odd multiple width of half the resonance period of the series resonance circuit 30. A gate signal generation unit 62 that generates gate signals for a plurality of switching elements 21 to 24 is provided so that an output pulse corresponding to the generated output pulse command is output from the inverter circuit 20. When the pulse width of the output pulse command exceeds three times the resonance period of the series resonance circuit 30, the gate signal generation unit 62 puts the inverter circuit 20 in the gate block state.

出力パルス指令のパルス幅が直列共振回路30の共振周期の半分の3倍を超え、インバータ回路200の出力パルスのパルス幅が長くなると、インバータ回路20をゲートブロック状態とすることで、絶縁変圧器40の励磁インダクタンスにより、共振周波数の変化した電流がインバータ回路20に流れる。このような電流が流れることで、インバータ回路20に電流が流れるのを抑制する方向の電圧が印加され、インバータ回路20に流れる電流が抑制されるので、スイッチング損失の増大を抑制することができる。 When the pulse width of the output pulse command exceeds three times the resonance period of the series resonance circuit 30 and the pulse width of the output pulse of the inverter circuit 200 becomes long, the inverter circuit 20 is put into the gate block state to form an insulated transformer. Due to the exciting inductance of 40, a current with a changed resonance frequency flows through the inverter circuit 20. When such a current flows, a voltage in a direction for suppressing the current flow is applied to the inverter circuit 20, and the current flowing through the inverter circuit 20 is suppressed, so that an increase in switching loss can be suppressed.

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを1つに組み合わせたり、或いは分割したりすることが可能である。 Although the present invention has been described with reference to the drawings and embodiments, it should be noted that those skilled in the art can easily make various modifications or modifications based on the present disclosure. Therefore, it should be noted that these modifications or modifications are within the scope of the present invention. For example, the functions included in each block and the like can be rearranged so as not to be logically inconsistent, and a plurality of blocks can be combined or divided into one.

10 直列共振型電源装置
20 インバータ回路
21〜24 半導体スイッチング素子
30 直列共振回路
31 コイル
32 コンデンサ
40 絶縁変圧器
50 整流平滑回路
51 ブリッジ型全波整流回路
52 平滑コンデンサ
60 制御装置
61 制御量演算部
62 ゲート信号生成部
10 Series resonance type power supply device 20 Inverter circuit 21 to 24 Semiconductor switching element 30 Series resonance circuit 31 Coil 32 Capacitor 40 Insulation transformer 50 Rectifier smoothing circuit 51 Bridge type full-wave rectifier circuit 52 Smoothing capacitor 60 Control device 61 Control amount calculation unit 62 Gate signal generator

Claims (2)

複数のスイッチング素子を有するインバータ回路と、該インバータ回路に接続された直列共振回路とを備える直列共振型電源装置を制御する制御装置であって、
前記直列共振型電源装置の出力電圧のフィードバック信号に基づき、所望の出力を得るための制御量を演算する制御量演算部と、
前記制御量演算部により演算された制御量に基づき、前記インバータ回路の出力パルス指令を生成し、該生成した出力パルス指令に応じた出力パルスが前記インバータ回路から出力されるように、前記複数のスイッチング素子に対するゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、
前記制御量を前記直列共振回路の共振周期の半分の時間ごとに加算したバッファ変数が所定値以上であり、前記インバータ回路の出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半周期の奇数倍となる場合、前記インバータ回路の出力パルスを反転させる前記ゲート信号を生成し、
前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記インバータ回路をゲートブロック状態とすることを特徴とする制御装置。
A control device that controls a series resonance type power supply device including an inverter circuit having a plurality of switching elements and a series resonance circuit connected to the inverter circuit.
A control amount calculation unit that calculates a control amount for obtaining a desired output based on a feedback signal of the output voltage of the series resonance type power supply device.
Based on the control amount calculated by the control amount calculating section, wherein the output pulse command of the inverter circuit forms the raw, as output pulses corresponding to the output pulse command thus generated is output from the inverter circuit, said plurality A gate signal generator that generates a gate signal for the switching element of
The gate signal generator
The buffer variable obtained by adding the control amount every half of the resonance period of the series resonance circuit is equal to or more than a predetermined value, and the pulse width of the output pulse command of the inverter circuit is half the period of the resonance cycle of the series resonance circuit. When it becomes an odd multiple of, the gate signal that inverts the output pulse of the inverter circuit is generated.
A control device characterized in that when the pulse width of the output pulse command exceeds three times the resonance period of the series resonance circuit, the inverter circuit is put into a gate block state.
請求項1に記載を制御する制御装置において、
前記ゲート信号生成部は、前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記出力パルス指令と逆方向の出力パルス指令を出力するまで、前記インバータ回路をゲートブロック状態とすることを特徴とする制御装置。
In the control device for controlling the description in claim 1.
When the pulse width of the output pulse command exceeds three times half of the resonance period of the series resonance circuit, the gate signal generation unit outputs an output pulse command in the opposite direction to the output pulse command until it outputs the output pulse command. A control device characterized in that the inverter circuit is in a gate block state.
JP2016228319A 2016-11-24 2016-11-24 Control device Active JP6802048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016228319A JP6802048B2 (en) 2016-11-24 2016-11-24 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016228319A JP6802048B2 (en) 2016-11-24 2016-11-24 Control device

Publications (2)

Publication Number Publication Date
JP2018085863A JP2018085863A (en) 2018-05-31
JP6802048B2 true JP6802048B2 (en) 2020-12-16

Family

ID=62238571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016228319A Active JP6802048B2 (en) 2016-11-24 2016-11-24 Control device

Country Status (1)

Country Link
JP (1) JP6802048B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635538B2 (en) * 2002-07-05 2005-04-06 株式会社京三製作所 DC power supply for plasma generation
JP4957180B2 (en) * 2006-10-25 2012-06-20 サンケン電気株式会社 Power conversion apparatus and control method thereof
JP5223315B2 (en) * 2007-07-19 2013-06-26 パナソニック株式会社 Induction heating device
JP6075746B2 (en) * 2012-04-23 2017-02-08 東洋電機製造株式会社 Power converter
JP5955294B2 (en) * 2013-10-09 2016-07-20 コーセル株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2018085863A (en) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6289618B2 (en) Power converter
JP6010570B2 (en) Power conversion circuit system
JP5826780B2 (en) Power conversion circuit system
JP2019503160A (en) Control circuit and method for controlling resonant converter, and power inverter including resonant converter and control circuit
JP2007097319A (en) Ac/dc conversion circuit
JP6279080B2 (en) Power converter
JPWO2016114379A1 (en) Switching power supply
JP6708175B2 (en) Power converter
JP6161998B2 (en) Power supply device and power supply device for arc machining
RU2614025C1 (en) Semiconductor power conversion device
JP6503268B2 (en) Control method and control device for series resonance type power supply device
JP6398773B2 (en) Control circuit and switching power supply
JP2016100988A (en) Electric power conversion system
JP7151034B2 (en) Control circuit and DC/DC converter device
JP6802048B2 (en) Control device
JP2017011870A (en) Dc/dc converter
JP6277462B2 (en) Power conversion apparatus and method for heat treatment
JP6358861B2 (en) Insulation resistance measuring device
TWI523394B (en) Control circuits and control methods
JP6470832B2 (en) Power converter and initial charging method thereof
JP2016208752A (en) Phase shift dc power converter
JP6511345B2 (en) Power conversion apparatus and method for heat treatment
RU2289195C1 (en) Method for controlling resonance-tuned inverter with antiparallel diodes
JP5123761B2 (en) Switching power supply
JPS6281978A (en) Current balancer for series connection type dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201126

R150 Certificate of patent or registration of utility model

Ref document number: 6802048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150