JP6802048B2 - Control device - Google Patents
Control device Download PDFInfo
- Publication number
- JP6802048B2 JP6802048B2 JP2016228319A JP2016228319A JP6802048B2 JP 6802048 B2 JP6802048 B2 JP 6802048B2 JP 2016228319 A JP2016228319 A JP 2016228319A JP 2016228319 A JP2016228319 A JP 2016228319A JP 6802048 B2 JP6802048 B2 JP 6802048B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter circuit
- output pulse
- circuit
- series resonance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、直列共振型電源装置を制御する制御装置に関する。 The present invention relates to a control device that controls a series resonance type power supply device.
従来、図4に示すような直列共振型電源装置が知られている(例えば、特許文献1参照)。図4に示す直列共振型電源装置100は、入力される直流電力を交流電力に変換するインバータ回路200と、インバータ回路200に接続された直列共振回路300と、直列共振回路300に接続された絶縁変圧器400と、絶縁変圧器400の二次巻線に接続された整流平滑回路500とを備える。インバータ回路200は、公知の4つの半導体スイッチング素子201〜204を備える。直列共振回路300は、コイル301と、コンデンサ302とが直列に接続されて構成される。整流平滑回路500は、ブリッジ型全波整流回路501と、平滑コンデンサ502とを備え、絶縁変圧器400から得られる交流電力を直流電力に変換して出力する。また、図4に示す直列共振型電源装置100は、インバータ回路200の半導体スイッチング素子201〜204のゲート電極に供給するゲート信号を生成する制御装置600を備える。
Conventionally, a series resonance type power supply device as shown in FIG. 4 is known (see, for example, Patent Document 1). The series resonance type
図4に示す直列共振型電源装置100の制御方法として、インバータ回路200の出力パルス指令を、図5に示すように、直列共振回路300の共振周期の半分の奇数倍の幅を持つパルス波形の組み合わせとする制御方法がある。この方法によれば、ゼロ電流でスイッチングを行うことができ、低い電力損失で動作させることができる。
As a control method of the series resonance type
しかしながら、上述した制御方法では、軽負荷運転時には、インバータ回路200の出力パルス指令のパルス幅が長くなり、絶縁変圧器400と整流平滑回路500との間を流れる電流が不連続となる領域において、絶縁変圧器400の励磁インダクタンスにより直列共振回路300の共振周波数が変化する。直列共振回路300の共振周波数が変化することで、インバータ回路200を流れるインバータ電流の周期が変化する。
However, in the control method described above, in the region where the pulse width of the output pulse command of the
図6は、軽負荷運転時のインバータ出力指令およびインバータ電流を示す図である。インバータ回路200を流れるインバータ電流の周期が変化すると、図6において、点線の丸印で示すように、インバータ電流がゼロでないタイミング(インバータ回路200がゼロ電流でないタイミング)でスイッチングが行われ、スイッチング損失が増大するという問題がある。
FIG. 6 is a diagram showing an inverter output command and an inverter current during light load operation. When the cycle of the inverter current flowing through the
本発明の目的は、上述した課題を解決し、直列共振型電源装置の軽負荷運転時にも、スイッチング損失の増大を抑制することができる制御装置を提供することにある。 An object of the present invention is to solve the above-mentioned problems and to provide a control device capable of suppressing an increase in switching loss even during light load operation of a series resonance type power supply device.
上記課題を解決するため、本発明に係る制御装置は、複数のスイッチング素子を有するインバータ回路と、該インバータ回路に接続された直列共振回路とを備える直列共振型電源装置を制御する制御装置であって、前記直列共振型電源装置の出力電圧のフィードバック信号に基づき、所望の出力を得るための制御量を演算する制御量演算部と、前記制御量演算部により演算された制御量に基づき、前記インバータ回路の出力パルス指令を生成し、該生成した出力パルス指令に応じた出力パルスが前記インバータ回路から出力されるように、前記複数のスイッチング素子に対するゲート信号を生成するゲート信号生成部と、を備え、前記ゲート信号生成部は、前記制御量を前記直列共振回路の共振周期の半分の時間ごとに加算したバッファ変数が所定値以上であり、前記インバータ回路の出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半周期の奇数倍となる場合、前記インバータ回路の出力パルスを反転させる前記ゲート信号を生成し、前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記インバータ回路をゲートブロック状態とする。 In order to solve the above problems, the control device according to the present invention is a control device that controls a series resonance type power supply device including an inverter circuit having a plurality of switching elements and a series resonance circuit connected to the inverter circuit. The control amount calculation unit that calculates the control amount for obtaining a desired output based on the feedback signal of the output voltage of the series resonance type power supply device and the control amount calculated by the control amount calculation unit are described above. the output pulse command of the inverter circuit forms the raw, so that the output pulses corresponding to the output pulse command thus generated is output from the inverter circuit, a gate signal generator for generating a gate signal to the plurality of switching elements, The gate signal generation unit has a buffer variable obtained by adding the control amount every half of the resonance period of the series resonant circuit to a predetermined value or more, and the pulse width of the output pulse command of the inverter circuit is increased. When it is an odd multiple of the half cycle of the resonance cycle of the series resonance circuit, the gate signal that inverts the output pulse of the inverter circuit is generated, and the pulse width of the output pulse command is the resonance cycle of the series resonance circuit. If it exceeds half, three times, the inverter circuit is put into a gate block state.
また、本発明に係る制御装置において、前記ゲート信号生成部は、前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記出力パルス指令と逆方向の出力パルス指令を出力するまで、前記インバータ回路をゲートブロック状態とすることが望ましい。 Further, in the control device according to the present invention, when the pulse width of the output pulse command exceeds three times half of the resonance period of the series resonance circuit, the gate signal generation unit reverses the output pulse command. It is desirable to keep the inverter circuit in the gate block state until the output pulse command in the direction is output.
本発明に係る制御装置によれば、直列共振型電源装置の軽負荷運転時にも、スイッチング損失の増大を抑制することができる。 According to the control device according to the present invention, it is possible to suppress an increase in switching loss even during light load operation of the series resonance type power supply device.
以下、本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described.
図1は、本発明の一実施形態に係る直列共振型電源装置10の構成例を示す図である。
FIG. 1 is a diagram showing a configuration example of a series resonance type
図1に示す直列共振型電源装置10は、入力される直流電力を交流電力に変換するインバータ回路20と、インバータ回路20に接続された直列共振回路30と、直列共振回路30に接続された絶縁変圧器40と、絶縁変圧器40の二次巻線に接続された整流平滑回路50と、制御装置60と、を備える。インバータ回路20は、公知の4つの半導体スイッチング素子(スイッチング素子)21〜24と、半導体スイッチング素子21〜24それぞれに逆並列接続されたダイオードとを有する。直列共振回路30は、コイル31とコンデンサ32とが直列に接続されて構成される。整流平滑回路50は、ブリッジ型全波整流回路51と平滑コンデンサ52とを備え、絶縁変圧器40から得られる交流電力を直流電力に変換して出力する。
The series resonance type
制御装置60は、制御量演算部61と、ゲート信号生成部62とを備える。
The
制御量演算部61は、整流平滑回路50の出力電圧を示すフィードバック信号が入力され、フィードバック信号に基づき、予め設定された所望の出力電圧を得るための制御量を演算する。制御量演算部61は、演算した制御量をゲート信号生成部62に出力する。
The control
ゲート信号生成部62は、制御量演算部61から出力された演算量に基づき、インバータ回路20の出力パルス指令を生成し、生成した出力パルス指令に応じた出力パルスがインバータ回路20から出力されるように、インバータ回路20のスイッチング素子21〜24に対するゲート信号を生成する。ゲート信号生成部62により生成されたゲート信号は、インバータ回路20の半導体スイッチング素子21〜24のゲート電極に入力される。
The gate
制御量演算部61は、制御量を0から1までの実数として演算する。ゲート信号生成部62は、制御量演算部61で演算された制御量を、直列共振回路30の共振周期の半分の時間ごとに加算する。以下の説明では、この加算値を便宜上、バッファ変数と称する。ゲート信号生成部62は、図2に示すように、バッファ変数が1以上で、出力パルス指令のパルス幅が、直列共振回路30の共振周期の半周期の奇数倍となるときに、バッファ変数から1を減算するとともに、インバータ回路20の出力パルス指令を反転させるゲート信号を生成する。これにより、インバータ回路20の出力パルス指令を、直列共振回路30の共振周期の半分の奇数倍の幅を持つパルス波形の組み合わせにより生成することができる。
The control
ここで、図2に示すように、生成された出力パルス指令Vの幅が、直列共振回路30の共振周期の半分の3倍を超えることがある。上述したように、インバータ回路20の出力パルスの幅が長くなると、インバータ回路20を流れるインバータ電流の周期が変化し、その結果、インバータ電流がゼロでないタイミングでスイッチングが行われ、スイッチング損失が増大する。
Here, as shown in FIG. 2, the width of the generated output pulse command V may exceed three times the resonance period of the
そこで、本実施形態においては、ゲート信号生成部62は、出力パルス指令Vの幅が、直列共振回路30の共振周期の半分の3倍を超える場合には、インバータ回路20をゲートブロック状態とする(インバータ回路20を構成する半導体スイッチング素子21〜24をオフとする)。すなわち、図3に示すように、ゲート信号生成部62は、出力パルス指令Vのパルス幅が、直列共振回路30の共振周期の半分の3倍を超える場合には、直列共振回路30の共振周期の半分の3倍の幅の出力パルス指令Vを出力し、以降は、現在の出力パルス指令Vと逆方向の出力パルス指令Vを出力するまで、出力パルス指令Vをゼロとする。
Therefore, in the present embodiment, the gate
インバータ回路20をゲートブロック状態とすることで、軽負荷状態において、絶縁変圧器40の励磁インダクタンスにより、共振周波数の変化した電流がインバータ回路20のダイオードに流れる。このような電流が流れることで、インバータ回路20には、電流を抑制する方向の電圧が印加される。その結果、図3に示すように、インバータ回路20の出力電流I(インバータ回路20を流れるインバータ電流)は抑制され、次の出力パルス指令によるスイッチングのタイミングでは、インバータ電流はゼロとなる。そのため、インバータ電流がゼロでないタイミングでスイッチングが行われることを防ぎ、スイッチング損失の増大を抑制することができる。
By putting the
このように本実施形態においては、直列共振型電源装置10を制御する制御装置60は、直列共振型電源装置10の出力電圧のフィードバック信号に基づき、所望の出力を得るための制御量を演算する制御量演算部61と、制御量演算部61により演算された制御量に基づき、インバータ回路20の出力パルス指令を、直列共振回路30の共振周期の半分の奇数倍の幅を持つパルス波形の組み合わせにより生成し、生成した出力パルス指令に応じた出力パルスがインバータ回路20から出力されるように、複数のスイッチング素子21〜24に対するゲート信号を生成するゲート信号生成部62と、を備える。ゲート信号生成部62は、出力パルス指令のパルス幅が、直列共振回路30の共振周期の半分の3倍を超える場合には、インバータ回路20をゲートブロック状態とする
As described above, in the present embodiment, the
出力パルス指令のパルス幅が直列共振回路30の共振周期の半分の3倍を超え、インバータ回路200の出力パルスのパルス幅が長くなると、インバータ回路20をゲートブロック状態とすることで、絶縁変圧器40の励磁インダクタンスにより、共振周波数の変化した電流がインバータ回路20に流れる。このような電流が流れることで、インバータ回路20に電流が流れるのを抑制する方向の電圧が印加され、インバータ回路20に流れる電流が抑制されるので、スイッチング損失の増大を抑制することができる。
When the pulse width of the output pulse command exceeds three times the resonance period of the
本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを1つに組み合わせたり、或いは分割したりすることが可能である。 Although the present invention has been described with reference to the drawings and embodiments, it should be noted that those skilled in the art can easily make various modifications or modifications based on the present disclosure. Therefore, it should be noted that these modifications or modifications are within the scope of the present invention. For example, the functions included in each block and the like can be rearranged so as not to be logically inconsistent, and a plurality of blocks can be combined or divided into one.
10 直列共振型電源装置
20 インバータ回路
21〜24 半導体スイッチング素子
30 直列共振回路
31 コイル
32 コンデンサ
40 絶縁変圧器
50 整流平滑回路
51 ブリッジ型全波整流回路
52 平滑コンデンサ
60 制御装置
61 制御量演算部
62 ゲート信号生成部
10 Series resonance type
Claims (2)
前記直列共振型電源装置の出力電圧のフィードバック信号に基づき、所望の出力を得るための制御量を演算する制御量演算部と、
前記制御量演算部により演算された制御量に基づき、前記インバータ回路の出力パルス指令を生成し、該生成した出力パルス指令に応じた出力パルスが前記インバータ回路から出力されるように、前記複数のスイッチング素子に対するゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、
前記制御量を前記直列共振回路の共振周期の半分の時間ごとに加算したバッファ変数が所定値以上であり、前記インバータ回路の出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半周期の奇数倍となる場合、前記インバータ回路の出力パルスを反転させる前記ゲート信号を生成し、
前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記インバータ回路をゲートブロック状態とすることを特徴とする制御装置。 A control device that controls a series resonance type power supply device including an inverter circuit having a plurality of switching elements and a series resonance circuit connected to the inverter circuit.
A control amount calculation unit that calculates a control amount for obtaining a desired output based on a feedback signal of the output voltage of the series resonance type power supply device.
Based on the control amount calculated by the control amount calculating section, wherein the output pulse command of the inverter circuit forms the raw, as output pulses corresponding to the output pulse command thus generated is output from the inverter circuit, said plurality A gate signal generator that generates a gate signal for the switching element of
The gate signal generator
The buffer variable obtained by adding the control amount every half of the resonance period of the series resonance circuit is equal to or more than a predetermined value, and the pulse width of the output pulse command of the inverter circuit is half the period of the resonance cycle of the series resonance circuit. When it becomes an odd multiple of, the gate signal that inverts the output pulse of the inverter circuit is generated.
A control device characterized in that when the pulse width of the output pulse command exceeds three times the resonance period of the series resonance circuit, the inverter circuit is put into a gate block state.
前記ゲート信号生成部は、前記出力パルス指令のパルス幅が、前記直列共振回路の共振周期の半分の3倍を超える場合には、前記出力パルス指令と逆方向の出力パルス指令を出力するまで、前記インバータ回路をゲートブロック状態とすることを特徴とする制御装置。 In the control device for controlling the description in claim 1.
When the pulse width of the output pulse command exceeds three times half of the resonance period of the series resonance circuit, the gate signal generation unit outputs an output pulse command in the opposite direction to the output pulse command until it outputs the output pulse command. A control device characterized in that the inverter circuit is in a gate block state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016228319A JP6802048B2 (en) | 2016-11-24 | 2016-11-24 | Control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016228319A JP6802048B2 (en) | 2016-11-24 | 2016-11-24 | Control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018085863A JP2018085863A (en) | 2018-05-31 |
JP6802048B2 true JP6802048B2 (en) | 2020-12-16 |
Family
ID=62238571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016228319A Active JP6802048B2 (en) | 2016-11-24 | 2016-11-24 | Control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6802048B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3635538B2 (en) * | 2002-07-05 | 2005-04-06 | 株式会社京三製作所 | DC power supply for plasma generation |
JP4957180B2 (en) * | 2006-10-25 | 2012-06-20 | サンケン電気株式会社 | Power conversion apparatus and control method thereof |
JP5223315B2 (en) * | 2007-07-19 | 2013-06-26 | パナソニック株式会社 | Induction heating device |
JP6075746B2 (en) * | 2012-04-23 | 2017-02-08 | 東洋電機製造株式会社 | Power converter |
JP5955294B2 (en) * | 2013-10-09 | 2016-07-20 | コーセル株式会社 | Switching power supply |
-
2016
- 2016-11-24 JP JP2016228319A patent/JP6802048B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018085863A (en) | 2018-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6289618B2 (en) | Power converter | |
JP6010570B2 (en) | Power conversion circuit system | |
JP5826780B2 (en) | Power conversion circuit system | |
JP2019503160A (en) | Control circuit and method for controlling resonant converter, and power inverter including resonant converter and control circuit | |
JP2007097319A (en) | Ac/dc conversion circuit | |
JP6279080B2 (en) | Power converter | |
JPWO2016114379A1 (en) | Switching power supply | |
JP6708175B2 (en) | Power converter | |
JP6161998B2 (en) | Power supply device and power supply device for arc machining | |
RU2614025C1 (en) | Semiconductor power conversion device | |
JP6503268B2 (en) | Control method and control device for series resonance type power supply device | |
JP6398773B2 (en) | Control circuit and switching power supply | |
JP2016100988A (en) | Electric power conversion system | |
JP7151034B2 (en) | Control circuit and DC/DC converter device | |
JP6802048B2 (en) | Control device | |
JP2017011870A (en) | Dc/dc converter | |
JP6277462B2 (en) | Power conversion apparatus and method for heat treatment | |
JP6358861B2 (en) | Insulation resistance measuring device | |
TWI523394B (en) | Control circuits and control methods | |
JP6470832B2 (en) | Power converter and initial charging method thereof | |
JP2016208752A (en) | Phase shift dc power converter | |
JP6511345B2 (en) | Power conversion apparatus and method for heat treatment | |
RU2289195C1 (en) | Method for controlling resonance-tuned inverter with antiparallel diodes | |
JP5123761B2 (en) | Switching power supply | |
JPS6281978A (en) | Current balancer for series connection type dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6802048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |