JP6794765B2 - 画像処理アクセラレータ及び画像形成装置 - Google Patents

Description

本発明は、画像処理アクセラレータ及び画像形成装置に関する。

従来から、画像処理アクセラレータを用いて画像データを処理する技術が知られている。

特許文献１には、ハードウェア及びソフトウェアによって描画処理可能な画像形成装置において、ハードウェアの処理状態を簡易な構成によって把握し、ハードウェアとソフトウェアとの処理の分散の最適化を可能とすることを課題として、描画処理をハードウェアとして実行するハードウェアアクセラレータと、描画処理部及びハードウェアアクセラレータが実行する描画処理の割合を制御するハードウェア描画処理制御部を備えることが記載されている。

特許文献２には、ハードウェア及びソフトウェアによって描画処理可能な画像形成装置において、画像形成出力の生産性を保ちつつ消費電力の低減を図ることを解題として、ディスプレイリストの生成に応じて、画像形成出力するべき画像の内容を示す判断情報を取得し、取得した判断情報に基づいて判断される描画処理の処理量に基づいて、ハードウェアアクセラレータによる描画処理の実行要否を判断するハードウェア描画処理制御部を備えることが記載されている。

特許文献３には、画像形成装置において、エンジンＰＰＭを保った状態でハードウェアアクセラレータによる印刷ファイルの描画を行いつつ、その最大消費電力を抑えることを課題として、入力される印刷データ解析結果に基づき、エンジンＰＰＭを保つ範囲内で、描画処理部で描画処理を行えるか否かを判定するハードウェア描画処理制御部と、描画処理部及びハードウェアアクセラレータを備え、ハードウェア描画処理制御部は、描画処理部での処理では所定のエンジンＰＰＭが達成できないと判定したとき、ハードウェアアクセラレータを選択して描画処理を行うことが記載されている。

特許文献４には、画像内に含まれるグラデーションの様に色が細かく変化する変化領域に対して正しく変化領域であると判断し、変化領域をまとめて適切な画像処理を選択することが可能となる情報処理装置を提供することを課題として、画像を色情報に基づいて部分領域に分割し、部分領域ごとに、該部分領域が変化領域か否かを判断するために用いる閾値を該部分領域のサイズに応じて決定し、部分領域ごとに、該部分領域の色情報と該部分領域の周辺にある周辺部分領域の色情報との差分が閾値よりも小さいか否かを判断すること、及び、差分が閾値よりも小さいと判断された場合に、部分領域を保存し、保存された部分領域の数が所定の個数以上である場合に、記憶手段に保存された部分領域をまとめた領域に対して同一の画像処理方法を選択することが記載されている。

特開２０１２−１６１９９３号公報 特開２０１３−５２６１５号公報 特開２０１３−７８９０１号公報 特開２０１６−１４３３１５号公報

ハードウェアの画像処理アクセラレータを用いた画像処理では、画像処理の種類に応じて処理対象となるオブジェクトは異なるものの（通常、複数の画像処理をパイプラインで処理、すなわち処理要素を直列に連結し、ある要素の出力が次の要素の入力となるように処理する）、全ての画像データをハードウェアの画像処理アクセラレータに供給する必要があり、画像データ量によっては処理に時間を要していた。すなわち、ハードウェアの画像処理アクセラレータでは、繰り返し処理しかできない代わりに処理自体に係る時間が非常に小さいため、データを流し込む時間が大きく影響を与え得るところ、ハードウェアの画像処理アクセラレータに流し込むデータが多いと、処理無しでもデータを流し込むだけで時間を要してしまう。

図６は、画像処理アクセラレータでのパイプライン処理の一例を示す。画像処理Ａの処理要素と画像処理Ｂの処理要素が直列に連結される。画像処理アクセラレータに入力される画像データのサイズを横Ｐｘ、縦Ｐｙとすると、領域（Ｐｘ・Ｐｙ）内の全ての画像データに対して画像処理Ａ及び画像処理Ｂを実行するため、各画像処理における処理時間が処理面積・画像処理係数に比例するものとすると、処理時間は（Ｐｘ・Ｐｙ）・（画像処理係数Ａ＋画像処理係数Ｂ）に比例して増大してしまう。

本発明の目的は、画像処理アクセラレータを用いて画像データを処理する際に、一律に全ての画像データを画像処理アクセラレータに供給して処理する場合に比べて処理時間を短縮し得る技術を提供することにある。

請求項１に記載の発明は、画像データ及び回路情報を記憶するメモリと、前記メモリに記憶された回路情報によって処理毎に回路構成が再構成される再構成可能回路部と、前記メモリに記憶された画像データのうち、前記再構成可能回路部における処理毎に、必要な領域を前記メモリから抽出して前記再構成可能回路部で処理させ、不要な領域は処理させない制御部とを備え、前記制御部は、１ページを構成する前記画像データをバンド単位で複数の領域に区切り、前記再構成可能回路部における処理毎に、処理対象のオブジェクトが含まれるバンドのみを前記必要な領域として抽出し、前記処理対象のオブジェクトが含まれないバンドを抽出しない画像処理アクセラレータである。

請求項２に記載の発明は、前記制御部は、処理対象のオブジェクトのサイズが閾値以下である場合に、不要な領域として処理させない請求項１に記載の画像処理アクセラレータである。

請求項３に記載の発明は、請求項１、２のいずれかに記載の画像処理アクセラレータと、前記画像処理アクセラレータで処理された画像データを用いて画像を形成する画像形成部とを備える画像形成装置である。

請求項１、３に記載の発明によれば、一律に全ての画像データを画像処理アクセラレータに供給して処理する場合に比べて処理時間を短縮し得る。

請求項２に記載の発明によれば、さらに、サイズが閾値以下と小さい場合に処理を行わないことで処理を効率化し短縮し得る。

システム構成図である。 画像形成装置のコントローラの構成ブロック図である。 画像処理アクセラレータの構成ブロック図である。 実施形態の画像処理アクセラレータでの処理の模式図である。 実施形態の処理フローチャートである。 従来技術の画像処理アクセラレータでの処理の模式図である。

以下、図面に基づき本発明の実施形態について説明する。

図１は、本実施形態における画像形成システムのシステム構成図を示す。画像形成システムは、端末１０と画像形成装置１２を備え、端末１０と画像形成装置１２はネットワーク１４で接続される。ネットワーク１４はＬＡＮ等であるが、これに限定されない。

端末１０は、ネットワーク１４を介して画像形成装置１２に接続され、利用者の指示に従い、文書の印刷命令を含む印刷ジョブ等を送信する。

画像形成装置１２は、コントローラ１６，画像処理アクセラレータ１８及び画像形成部２０を備える。

コントローラ１６は、ＲＯＭやＨＤＤ等のプログラムメモリに記憶された処理プログラムに従い、端末１０から印刷ジョブ命令等を受け付け、ＰＤＬデータを解釈して中間データを生成し、生成した中間データからさらに描画データ（ラスターデータ）を生成する。また、コントローラ１６は、利用者から受け付けたコピー（Copy）、スキャン（Scan）、ファックス(Fax)等の各種命令を実行する。

画像処理アクセラレータ１８は、ハードウェア回路であり、所望の画像処理を実行する。本実施形態における画像処理アクセラレータ１８は、再構成可能な回路であり、各画像処理にそれぞれ対応した各回路構成を再構成して複数の画像処理を順次実行する。

画像形成部２０は、プリントモジュール、スキャナモジュール、ファックスモジュール、用紙給紙モジュール、原稿給紙モジュールを備える。

プリントモジュールは、画像を用紙に出力する機能を有するモジュールである。例えば、公知のインクジェット方式の構成を備え、描画データを用紙に印刷する。ノズル等から液体あるいは溶融固体インクを吐出し、紙、フィルム等に記録を行う。インクを吐出する方法には、静電誘引力を利用してインクを吐出させるドロップオンデマンド方式（圧力パルス方式）、高熱により気泡を形成・成長させることで生じる圧力を利用してインクを吐出させる熱インクジェット方式等がある。記録ヘッドは、例えば、シアンインクを吐出するヘッド、マゼンタインクを吐出するヘッド、イエローインクを吐出するヘッド、ブラックインクを吐出するヘッドを備え、各ヘッドが用紙の幅と少なくとも同等の幅を有するラインヘッドが用いられる。記録ヘッドにより各色のインク滴を中間転写体に吐出して記録し、その後に用紙に転写して印刷する。

スキャナモジュールは、用紙から画像を読み取って電子データに変換するモジュールである。

ファックス(Fax)モジュールは、電話回線に接続されたモデムやファックス用画像処理モジュールを備え、ファックス機能を実行するモジュールである。

用紙給紙モジュールは、用紙トレイからプリントモジュールに用紙を搬送するモジュールである。

原稿給紙モジュールは、原稿トレイからファックスモジュールに用紙を搬送するモジュールである。

なお、画像形成装置１２は、これら以外にも、用紙のパンチやソート等を行うフィニッシャ、ＵＳＢ、ＩＣカードリーダ等から構成され利用者の認証を行う認証部、課金部、人感センサや顔カメラ等を備えていてもよい。また、画像形成装置１２は、ネットワーク１４を介してインターネットに接続されていてもよく、イーサネット（登録商標）やＷｉＦｉを備えていてもよい。

図２は、コントローラ１６の構成ブロック図を示す。コントローラ１６は、入力部２２、表示部２４、主制御部２６、記憶部２８、ネットワークＩ／Ｆ（インターフェイス）３０、画像形成部Ｉ／Ｆ３２、及び画像処理アクセラレータＩ／Ｆ３４を備える。

入力部２２は、マウスやキーボード、タッチパネル等であり、利用者が各種指示を入力する。

表示部２４は、液晶パネルやタッチパネル等であり、画像形成装置１２の各種メニューやジョブ進捗状況等を表示する。

主制御部２６は、ＲＩＰ処理部を備える。主制御部２６を構成する１又は複数のＣＰＵは、ＲＯＭやＨＤＤ等で構成される記憶部２８に記憶された処理プログラムを実行することで画像形成装置１２の各部の動作を制御するとともに、ＲＩＰ処理部として機能する。ＲＩＰ処理部は、例えばＰＤＬで表現されたＲ，Ｇ，Ｂの色毎のＰＤＬデータをＣ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（黒）の色毎のビットマップデータ、すなわちラスタイメージデータに変換するＲＩＰ処理を実行する。なお、ＲＩＰ処理部は、ＰＤＬデータをいわゆる中間言語データの形式に変換して出力してもよい。

ネットワークＩ／Ｆ３０は、端末１０からネットワーク１４を介して印刷ジョブ等を受信する。

画像形成部Ｉ／Ｆ３２は、印刷データを画像形成部２０に送信する。

画像処理アクセラレータＩ／Ｆ３４は、ＲＩＰ処理部が生成したラスタイメージデータを処理要求とともに画像処理アクセラレータ１８に送信する。処理要求には、画像処理開始コマンドが含まれる。また、画像処理アクセラレータＩ／Ｆ３４は、画像処理アクセラレータ１８で処理されたデータ、すなわち印刷データを受信する。

図３は、画像処理アクセラレータ１８の構成ブロック図を示す。画像処理アクセラレータ１８は、画像処理アクセラレータ１８の各部を制御する再構成制御部３６、回路構成が再構成可能な再構成可能回路部３８、及びメモリ４０を備える。

再構成可能回路部３８は、入力されたラスタイメージデータに対し、各画像処理にそれぞれ対応した各回路構成を再構成して複数の画像処理を順次実行することにより、印刷データを生成する。再構成可能回路部３８は、多数の論理回路要素を備えており、各論理回路要素間の接続関係を動的に再構成可能である。再構成可能回路部３８としては、例えば、ＤＲＰ（Dynamically Reconfigurable Processor）、ＤＮＡ（Distributed Network Architecture）、ＦＰＧＡ（Field programmable Gate Array）などの動的再構成ＬＳＩを用いることができる。ここで、ＤＮＡは、多数のＰＥ（Processing Element:プロセッシングエレメント）がアレイ状に配列され、各ＰＥ間の配線を再構成データ（コンフィグデータ）に従って高速（例えば１クロックの間）に組み替え可能な構成である。再構成可能回路部３８で実行される複数の画像処理は、
・色変換処理
・ガンマ補正処理
・スクリーン処理
・フィルタ処理
・キャリブレーション処理
等である。色変換処理は、例えば、４次元変換テーブル（以下、「４Ｄ−ＬＵＴ（ルックアップテーブル）」という。）を用いてＹＭＣＫ色空間から別のＹＭＣＫ色空間に変換してＹＭＣＫの混色の色味を補正する処理、又はＹＭＣＫの各色について１次元変換テーブル（以下、「１Ｄ−ＬＵＴ」という。）を用いて各単色の階調特性を補正する処理等である。ガンマ補正処理は、例えば、４Ｄ−ＬＵＴ又は１Ｄ−ＬＵＴを用いた明るさを調整する処理である。スクリーン処理は、元の画像情報の階調よりも低階調の画像情報に変換するディザ処理を代表とする疑似中間調処理等を行う処理である。フィルタ処理は、例えば、シャープネス補正やスムージング補正を行う処理である。キャリブレーション処理は、４Ｄ−ＬＵＴ又は１Ｄ−ＬＵＴを用いて入出力機器間で色合いを調整する色補正処理である。

メモリ４０は、再構成制御部３６が動作するためのプログラム、再構成可能回路部３８の構成回路を再構成するための一連の画像処理に応じた回路情報、及びラスタイメージデータを記憶する。メモリは、例えばＤＲＡＭで構成される。

再構成制御部３６は、再構成可能回路部３８の回路構成を画像処理に応じて再構成するように制御する。例えば、再構成可能回路部３８で実行されるべき画像処理を画像処理Ａ及び画像処理Ｂとすると、再構成制御部３６は、メモリ４０の回路情報に含まれる画像処理Ａ用のコンフィグデータＡ（コンフィグＡ）を用いて再構成可能回路部３８の回路構成を再構成し、かつ、メモリ４０の回路情報に含まれる画像処理Ｂ用のコンフィグデータＢ（コンフィグＢ）を用いて再構成可能回路部３８の回路構成を再構成する。再構成制御部３６は、例えばＲＩＳＣプロセッサで構成される。なお、再構成制御部３６は、その全部又は一部をＡＳＩＣ等のハードウェアにより実現してもよい。

従来の画像処理アクセラレータでのパイプライン処理では、図６に示すように、画像データとしてのラスタイメージデータの全てが画像処理アクセラレータに供給されて画像処理Ａ及び画像処理Ｂが実行されていた。

しかしながら、本実施形態における画像処理アクセラレータ１８は、再構成可能回路部３８で各画像処理にそれぞれ対応した各回路構成を再構成して複数の画像処理を順次実行する、すなわち、複数の画像処理を画像処理Ａ及び画像処理Ｂとすると、画像処理Ａ用に回路を再構成してラスタイメージデータを処理してメモリ４０に書き戻し、画像処理Ｂ用に回路を再構成してメモリ４０から読み出したラスタイメージデータを処理してメモリ４０に書き戻すので、ラスタイメージデータをメモリから読み出す際に、画像処理Ａの処理対象となる領域のみを読み出して画像処理Ａを実行し、同様に、画像処理Ｂの処理対象となる領域のみを読み出して画像処理Ｂを実行することで、画像処理Ａ及び画像処理Ｂにおける処理面積を低減し、これにより（処理面積）・（画像処理係数）で定まる処理時間を短縮することができる。

図４は、本実施形態における画像処理アクセラレータ１８での処理の様子を模式的に示す。

画像データとしてのラスタイメージデータ（横Ｐｘ・縦Ｐｙ）を所定のバンド単位で複数の領域に区切り、画像処理Ａの処理対象となるオブジェクトが含まれるバンドのみを切り出して画像処理Ａを実行する。画像処理Ａが例えばシャープネス補正であり、その処理対象オブジェクトが写真である場合、写真を含むバンド（横Ｐｘ・縦Ｉｙ）を切り出して再構成可能回路部３８に供給して画像処理Ａを実行する。写真を含まないそれ以外のバンドについては画像処理Ａは実行しない。

次に、画像処理Ｂが例えばスムージング補正であり、その処理対象オブジェクトがグラデーションである場合、グラデーションを含むバンド（横Ｐｘ・縦Ｇｙ）を切り出して再構成可能回路部３８に供給して画像処理Ｂを実行する。ここで、Ｉｙ，Ｇｙ＜Ｐｙである。グラデーションを含まないそれ以外のバンドについては画像処理Ｂは実行しない。この場合のトータルの処理時間は、
実施形態：（画像処理係数Ａ）・（Ｐｘ・Ｉｙ）＋（画像処理係数Ｂ）・（Ｐｘ・Ｇｙ）
であり、図６の場合の処理時間は、
（画像処理係数Ａ）・（Ｐｘ・Ｐｙ）＋（画像処理係数Ｂ）・（Ｐｘ・Ｐｙ）
であるから、図６の場合よりも処理面積が小さい分だけ短縮し得る。

なお、領域をバンド単位とした場合、処理対象のオブジェクトを含むバンドのラスタイメージデータを再構成可能回路部３８で処理するため、再構成可能回路部３８には、実際に処理されるオブジェクトデータの他に、実際には処理されないラスタイメージデータも含まれることになる。従って、仮に、実際に処理されるオブジェクトのサイズが小さい場合には、実際には処理されないラスタイメージデータの比率が増大することになり、効率が低下し得る。この場合の処理についてはさらに後述する。

図５は、画像処理アクセラレータ１８の処理フローチャートを示す。画像処理Ａ及び画像処理Ｂを実行する場合の処理フローチャートである。画像処理Ａは例えばシャープネス補正、画像処理Ｂは例えばスムージング補正であるが、これに限定されない。

まず、再構成制御部３６は、メモリ４０に記憶されたラスタイメージデータに含まれるオブジェクトの中に、画像処理Ａの処理対象であるオブジェクトが存在するか否かを判定する（Ｓ１０１）。例えば、画像処理Ａがシャープネス補正であり、その処理対象が写真である場合、写真のオブジェクトが存在するか否かを判定する。存在する場合、当該オブジェクトが含まれるバンドを抽出するための読み出しアドレスを算出し（Ｓ１０２）、当該読み出しアドレスに従ってラスタイメージデータから対象となるオブジェクトを含むバンドをメモリ４０から読み出して再構成可能回路部３８に供給する。存在しない場合は、再構成可能回路部３８に供給せずにＳ１０６以降の処理に移る。このことは、処理対象のオブジェクトが存在しない場合には、ラスタイメージデータは再構成可能回路部３８で処理されないことを意味する。

再構成可能回路部３８は、所定のタイミングでメモリ４０に回路情報として記憶されたコンフィグＡにより画像処理Ａ用の回路に再構成され、読み出されたバンドのラスタイメージデータを対象として画像処理Ａを実行し（Ｓ１０４）、処理後のデータ、具体的にはシャープネス補正されたデータをメモリ４０に書き戻す。このとき、読み出されたバンドと同一のアドレスに書き戻して上書きする。

他方、画像処理Ａと並行して、再構成制御部３６は、ラスタイメージデータに含まれるオブジェクトの中に、画像処理Ａに続く画像処理Ｂの処理対象であるオブジェクトが存在するか否かを判定する（Ｓ１０６）。例えば、画像処理Ｂがスムージング補正であり、その処理対象がグラデーションである場合、グラデーションのオブジェクトが存在するか否かを判定する。存在する場合、当該オブジェクトが含まれるバンドを抽出するための読み出しアドレスを算出し（Ｓ１０７）、当該読み出しアドレスに従ってラスタイメージデータから対象となるオブジェクトを含むバンドをメモリ４０から読み出して（Ｓ１０８）、再構成可能回路部３８に供給する。

再構成可能回路部３８は、画像処理Ａが完了した後の所定のタイミングでメモリ４０に回路情報として記憶されたコンフィグＢにより画像処理Ｂ用の回路に再構成され、読み出されたバンドのラスタイメージデータを対象として画像処理Ｂを実行し（Ｓ１０９）、処理後のデータ、具体的にはスムージング補正されたデータをメモリ４０に書き戻す。このとき、読み出されたバンドと同一のアドレスに書き戻して上書きする。画像処理Ａ及び画像処理Ｂのいずれの処理も実行する必要がない場合は、当然ながら画像処理アクセラレータ１８での処理は実行されない。

なお、再構成可能回路部３８は、画像処理Ａの実行が完了した場合にリコンフィグリクエストを再構成制御部３６に出力し、再構成制御部３６は、このリコンフィグリクエストに応じてコンフィグＢをメモリ４０から読み出して再構成可能回路部３８に供給して回路構成を画像処理Ａ用から画像処理Ｂ用に再構成する。

１ページを構成する画像データが例えばバンド１〜バンド１０に区切られているとし、バンド２にグラデーションのオブジェクトが含まれ、バンド７に写真のオブジェクトが含まれている場合、バンド２については画像処理Ｂにおいて再構成可能回路部３８に供給され、バンド７については画像処理Ａにおいて再構成可能回路部３８に供給され、バンド１、３−６，８−１０については再構成可能回路部３８には供給されないことになる。

このように、本実施形態では、画像データの全てを画像処理アクセラレータ１８に供給するのではなく、画像データの内、それぞれの画像処理が必要な領域のみに特化した処理が可能となる。パイプライン処理では、画像処理Ａで処理された画像データはそのまま画像処理Ｂに入力されることになるが、再構成可能回路では画像処理Ａが完了した後に画像データをメモリ４０に書き戻し、その後に再構成された回路に入力される構成であるため、メモリ４０から特定のデータのみを抽出して画像処理を行うことが可能となる点に留意されたい。この意味では、本実施形態における画像処理アクセラレータ１８は、アダプティブ画像処理アクセラレータということができる。

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。以下、変形例について説明する。

＜変形例１＞
実施形態では、画像処理アクセラレータ１８で処理すべき画像データとしてラスタイメージデータを例示したが、これに限定されるものではなく、ランレングス形式、ラスタイメージデータとランレングス形式の混合等でもよい。

＜変形例２＞
実施形態では、画像データをバンド単位で領域に区切っているが、これに限定されるものではなく、タイル単位やスキャンライン単位、あるいはオブジェクト単位で領域に区切り、必要な領域のみを抽出して画像処理アクセラレータ１８で処理してもよい。どの単位で領域を区切るかを利用者が適宜設定してもよく、あるいは主制御部２６が自動的に設定してもよい。

＜変形例３＞
実施形態では、画像データとしてのラスタイメージデータから画像処理対象のオブジェクトを含むバンドを抽出して画像処理アクセラレータ１８で処理しているが、オブジェクトのサイズを閾値と比較し、閾値以下であればたとえ画像処理対象のオブジェクトが含まれていたとしても、当該オブジェクトを含むバンドは画像処理アクセラレータ１８の処理対象から除外してもよい。このことは、タイル単位やスキャン単位、オブジェクト単位で領域を区切る場合についても同様である。

＜変形例４＞
実施形態では、画像処理アクセラレータ１８で実行すべき画像処理として、画像処理Ａと画像処理Ｂを例示したが、この２つに限定されるものではなく、画像処理Ａ、画像処理Ｂ、画像処理Ｃ，画像処理Ｄ、・・・等でも同様に適用でき、それぞれの画像処理毎に、
画像処理Ａ→バンドａ
画像処理Ｂ→バンドｂ
画像処理Ｃ→バンドｃ
画像処理Ｄ→バンドｄ
等と画像処理毎に必要な領域のみを抽出して処理すればよい。

＜変形例５＞
実施形態では、画像処理アクセラレータ１８は、画像データとしてのラスタイメージデータを処理して印刷データを作成しているが、これに限定されず、例えばスキャナからの画像データを圧縮処理し、あるいは画像データを伸長処理してもよく、この場合においても画像処理毎に必要な領域のみを抽出して処理すればよい。

＜変形例６＞
実施形態では、ラスタイメージデータと回路情報を同一のメモリ４０に記憶しているが、ラスタイメージデータと回路情報をそれぞれ異なるメモリに記憶してもよい。

＜変形例７＞
実施形態では、画像処理Ａ及び画像処理Ｂにおいて、それぞれ処理対象のオブジェクトを含むバンドを抽出しているが、処理毎に領域の単位を固定ではなく変化させてもよい。例えば、画像処理Ａでは領域をバンド単位とし、画像処理Ｂでは領域をタイル単位とする等である。要するに、画像処理の種類に応じて領域を変化させてもよい。

＜変形例８＞
変形例３では、処理対象のオブジェクトのサイズが閾値以下の場合に再構成可能回路部３８での処理を行わないとしているが、閾値は固定ではなく画像処理の種類に応じて閾値を変化させてもよい。この場合、あるサイズを有するオブジェクトでも、ある画像処理では処理対象となり、別の画像処理では処理対象とならない場合もあり得る。

＜変形例９＞
実施形態では、再構成可能回路部３８での画像処理として画像処理Ａ及び画像処理Ｂを例示したが、画像処理Ａ自体が複数の処理（例えば処理Ａ１及び処理Ａ２）から構成されていてもよく、この場合に、処理Ａ１及び処理Ａ２がパイプライン処理であってもよい。画像処理Ｂについても同様である。

１０ 端末、１２ 画像形成装置、１４ ネットワーク、１６ コントローラ、１８ 画像処理アクセラレータ、２０ 画像形成部、３６ 再構成制御部、３８ 再構成可能回路部、４０ メモリ。

Claims (3)

1. 画像データ及び回路情報を記憶するメモリと、
   前記メモリに記憶された回路情報によって処理毎に回路構成が再構成される再構成可能回路部と、
   前記メモリに記憶された画像データのうち、前記再構成可能回路部における処理毎に、必要な領域を前記メモリから抽出して前記再構成可能回路部で処理させ、不要な領域は処理させない制御部と、
   を備え、
   前記制御部は、１ページを構成する前記画像データをバンド単位で複数の領域に区切り、前記再構成可能回路部における処理毎に、処理対象のオブジェクトが含まれるバンドのみを前記必要な領域として抽出し、前記処理対象のオブジェクトが含まれないバンドを抽出しない
   画像処理アクセラレータ。
2. 前記制御部は、処理対象のオブジェクトのサイズが閾値以下である場合に、不要な領域 として処理させない
   請求項１に記載の画像処理アクセラレータ。
3. 請求項１、２のいずれかに記載の画像処理アクセラレータと、
   前記画像処理アクセラレータで処理された画像データを用いて画像を形成する画像形成部と、
   を備える画像形成装置。