JP6772740B2 - 単相インバータ - Google Patents

単相インバータ Download PDF

Info

Publication number
JP6772740B2
JP6772740B2 JP2016197673A JP2016197673A JP6772740B2 JP 6772740 B2 JP6772740 B2 JP 6772740B2 JP 2016197673 A JP2016197673 A JP 2016197673A JP 2016197673 A JP2016197673 A JP 2016197673A JP 6772740 B2 JP6772740 B2 JP 6772740B2
Authority
JP
Japan
Prior art keywords
turned
switch
voltage
initial capacitor
auxiliary switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016197673A
Other languages
English (en)
Other versions
JP2018061361A (ja
Inventor
ヤンホン チャン
ヤンホン チャン
貴志 小玉
貴志 小玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2016197673A priority Critical patent/JP6772740B2/ja
Publication of JP2018061361A publication Critical patent/JP2018061361A/ja
Application granted granted Critical
Publication of JP6772740B2 publication Critical patent/JP6772740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、高周波数で適用されるＬＣ共振単相インバータに係り、特に、ソフトスイッチング制御方法に関する。
図１は、従来のＬＣ共振単相インバータのソフトスイッチング技術を示す概略図である。ＬＣ共振単相インバータは、すべての第１〜第４メインスイッチＳ１〜Ｓ４をターンオフした時フリーホイールダイオードを導通させ、ターンオンした時ＩＧＢＴを導通させる。
図２の上図は、図１の補助スイッチＳａの電圧（点線）と電流（実線）を示す。電流（実線）の極性が正の時は、補助スイッチＳａのＩＧＢＴに電流が流れ、極性が負の場合は補助スイッチＳａのフリーホイールダイオードに電流が流れる。
図２の下図は、図１の補助スイッチＳａのＯＮ／ＯＦＦ指令を示す。Ｈｉｇｈ状態のときはＯＮ指令、Ｌｏｗ状態の時はＯＦＦ指令となる。
図３は、インバータの第１〜第４メインスイッチＳ１〜Ｓ４のゲート指令ｇａｔｅＵ，ｇａｔｅＶ，ｇａｔｅＸ，ｇａｔｅＹと出力電圧ｏｕｔｐｕｔ ｖｏｌｔａｇｅを示すタイムチャートである。図３に示すように、インバータの出力電圧は、例えば、＋Ｅ，０，−Ｅの３レベルとなる。
ソフトスイッチング経路（共振回路）は補助スイッチＳａ，リアクトルＬａ，コンデンサＣａから構成される。第１〜第４メインスイッチＳ１〜Ｓ４をターンオン，ターンオフさせる前に、補助スイッチＳａをターンオンさせる。第１〜第４メインスイッチＳ１〜Ｓ４の電流がゼロになる間に、負荷電流ｉｏはスイッチング経路のリアクトルＬａおよびコンデンサＣａに転送される。
したがって、補助スイッチＳａはゼロ電流状態でオン／オフすることができる。一度、ソフトスイッチングがなされると、負荷電流ｉｏが再度第１〜第４メインスイッチＳ１〜Ｓ４に流れ、補助スイッチＳａもゼロ電流条件でターンオフする。
例として、ソフトスイッチング処理ｔａ〜ｔｄの間の電流波形，電圧波形を図４に示す。図４は、第１メインスイッチＳ１がＯＮ→ＯＦＦ，第２メインスイッチＳ２がＯＦＦ→ＯＮするときの各部波形を示している。
このように、従来のソフトスイッチング技術は、第１，第２メインスイッチＳ１，Ｓ２，補助スイッチＳａのすべてのスイッチをゼロ電流条件でターンオンまたはターンオフすることができる。スイッチングサイクル毎の４つのソフトスイッチング処理は、図３に示すように、以下のように定義される。
第１デッドタイム期間：ｔａ〜ｔｂはＰ１と称し、第１メインスイッチＳ１をターンオフ，第２メインスイッチＳ２をターンオンとする。
第２デッドタイム期間：ｔｃ〜ｔｄはＰ２と称し、第４メインスイッチＳ４をターンオフ、第３メインスイッチＳ３をターンオンとする。
第３デッドタイム期間：ｔｅ〜ｔｆはＰ３と称し、第３メインスイッチＳ３をターンオフ、第４メインスイッチＳ４をターンオンとする。
第４デッドタイム期間：ｔｇ〜ｔｈはＰ４と称し、第２メインスイッチＳ２をターンオフ、第１メインスイッチＳ１にターンオンする。
一般的に、図５（ａ）に示すようなＬＣ共振回路の電流および電圧は、（１）式，図５（ｂ）に示すように、（０，Ｅ）点を中心とした半径√（Ｚa＊ｉa）2＋（Ｖc−Ｅ）2の円で表すことができる。図５（ａ）は一般的なＬＣ共振回路、図５（ｂ）は電圧と電流の軌跡を示す。
Figure 0006772740
ここで、ＩａはリアクトルＬａの初期電流であり、ＶｃはコンデンサＣaの初期電圧である。また、Ｚａ＝√（Ｌａ／Ｃａ）である。
４つのソフトスイッチング処理の等価回路を図６（ａ），図６（ｂ），図６（ｃ），図６（ｄ）に示す。
図６（ａ）は第１デッドタイム期間Ｐ１中の等価回路を示し、（１）左図は第１メインスイッチＳ１をオフする前に、補助スイッチＳａをオンにし、（２）中央図は全てのメインスイッチ，補助スイッチをオフにし、負荷電流はリアクトルＬaおよびコンデンサＣaの経路に転流され、（３）右図は第２メインスイッチＳ２がオンとなる。
図６（ｂ）は第２デッドタイム期間Ｐ２中の等価回路を示し、（１）左図は第４メインスイッチＳ４をオフする前に、補助スイッチＳａをオンにし、（２）中央図は全てのメインスイッチ，補助スイッチをオフにし、負荷電流はリアクトルＬaおよびコンデンサＣａの経路に流され、（３）右図は第３メインスイッチＳ３がオンとなる。
図６（ｃ）は第３デッドタイム期間Ｐ３中の等価回路を示し、（１）左図は第３メインスイッチＳ３をオフする前に、補助スイッチＳａをオンにし、（２）中央図は全てのメインスイッチ，補助スイッチをオフにし、負荷電流はリアクトルＬaおよびコンデンサＣａの経路に転流され、（３）右図は第４メインスイッチＳ４がオンとなる。
図６（ｄ）は第４デッドタイム期間Ｐ４中の等価回路を示し、（１）左図は第２メインスイッチＳ２をオフする前に、補助スイッチＳａをオンにし、（２）中央図は全てのメインスイッチ，補助スイッチをオフにし、負荷電流はリアクトルＬaおよびコンデンサＣａの経路に転流され、（３）右図は第１メインスイッチＳ１がオンとなる。
図７（ａ），（ｂ）、（ｃ）、（ｄ）に第１〜第４デッドタイム期間Ｐ１，Ｐ２，Ｐ３，Ｐ４のソフトスイッチング経路内のコンデンサ電圧ｖｃ（ｔ）とリアクトル電流ｉａ（ｔ）の軌跡を示す。
図７に示すＶｃ１ｉ（ｉ＝１〜４）は、第１〜第４デッドタイム期間Ｐ１〜Ｐ４中のコンデンサＣａの初期コンデンサ電圧を示し、Ｖｃ２ｉ（ｉ＝１〜４）は各ソフトスイッチング処理終了時のコンデンサＣaの電圧を示し、Ｉoは負荷電流を示す。
特開平０４−２４８３６７号公報
図７に示すように、ソフトスイッチングによって高電圧がコンデンサＣａやリアクトルＬａに印加されることが、現在のソフトスイッチング技術の大きな問題となっている。
まず、すべてのメインスイッチがオフになっている期間で、負荷電流がソフトスイッチング経路を通り、コンデンサＣaに充電される。この期間が長いと、電圧および電流が大きくなることが考えられる。
図７（ａ）では、Ｉａ×Ｚａ（Ｙ軸）が一定でＶｃ（Ｘ軸）が増加している軌跡がある。この軌跡の動作を「追加の充電プロセス」と称する。この影響によって、図７（ａ）のＶｃ２１、図７（ｂ）のＶｃ２２では、直流電圧源の電圧Ｅよりも大きい最大のコンデンサ電圧Ｖｃが生じ、高電圧がコンデンサに印加される。
また、コンデンサＣａに印加される最大コンデンサ電圧Ｖｃｍａｘは初期コンデンサ電圧（図７（ａ）ではＶｃ１１）に関係する。
負荷電流による追加の充電プロセスがないと仮定した場合、最大コンデンサ電圧Ｖｃｍａｘは（２）式で表すことができる。
Figure 0006772740
ここで、初期コンデンサ電圧Ｖｃ１１は、通常、０≦Ｖｃ１１＜Ｅであれば、追加の充電プロセスが回避される。図８は初期コンデンサ電圧Ｖｃ１１＝０の場合の軌跡を示す図である。
図８（ａ）は、ソフトスイッチング処理の第１デッドタイム期間Ｐ１（実線）と第２デッドタイム期間Ｐ２（破線）の電流および電圧の軌跡を組み合わせた図である。図８（ｂ）は、ソフトスイッチング処理の第３デッドタイム期間Ｐ３（実線）と第４デッドタイム期間Ｐ４（破線）の電流および電圧の軌跡を組み合わせた図である。ここで、Ｖｃｍａｘ＝２Ｅ，Ｖｃ１１＝０とする。したがって、初期コンデンサ電圧Ｖｃ１１が制御されていない場合、予期しない高電圧が、コンデンサＣa並びにリアクトルＬaに印加される。
コンデンサＣaやリアクトルＬaに高い電圧（図８ではＶｃｍａｘ＝２Ｅ）が印加されるため、高耐電圧のコンデンサＣaやリアクトルＬaが必要とされる。これは、コンデンサＣaやリアクトルＬaの大型化と高コスト化、さらにインバータの大型化と高コスト化につながっていた。
以上示したように、ＬＣ共振単相インバータにおいて、ソフトスイッチング時のコンデンサＣaやリアクトルＬaへの印加電圧を低減させることが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源に直列接続された第１，第２メインスイッチと、前記第１，第２メインスイッチに対して並列接続された第３，第４メインスイッチと、前記第３，第４メインスイッチの中性点と前記第１，第２メインスイッチの中性点との間に接続された補助スイッチおよびリアクトルおよびコンデンサと、を備えた単相インバータであって、初期コンデンサ電圧Ｖｃ１１，Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と、負荷電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４と、ソフトスイッチング電流Ｉａを検出し、以下の（３）式〜（６）式に基づいて、前記補助スイッチがオンしてから第１〜第４メインスイッチがターンオンするまでの時間ｔ１〜ｔ４を算出することを特徴とする。
Figure 0006772740
Ｅ：直流電圧源の電圧
Ｚａ：インピーダンス
Ｔａ：共振時間
また、その一態様として、ソフトスイッチング電流ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１を検出して保持する第１サンプルホールド回路と、前記初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１の高周波成分を除去する第１ローパスフィルタと、前記補助スイッチがオフからオンするタイミングで負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４を検出して保持する第２サンプルホールド回路と、前記高周波成分を除去した前記初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と、前記負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４に基づいて、前記（４）式〜前記（６）式により、前記補助スイッチがオンしてから第２〜第４メインスイッチがターンオンするまでの時間ｔ２〜ｔ４を演算する第１演算器と、ソフトスイッチング電流Ｉａ＝０となるタイミングで前記初期コンデンサ電圧Ｖｃ１１を検出して保持する第３サンプルホールド回路と、前記初期コンデンサ電圧Ｖｃ１１の高周波成分を除去する第２ローパスフィルタと、前記高周波成分を除去した前記初期コンデンサ電圧Ｖｃ１１と、初期コンデンサ電圧の目標値との偏差を算出する減算器と、前記偏差に基づいて、ＰＩ制御を行うＰＩコントローラと、前記高周波成分を除去した前記初期コンデンサ電圧Ｖｃ１１と、前記ＰＩコントローラの出力と、を加算して前記初期コンデンサ電圧Ｖｃ１１として出力する加算器と、前記補助スイッチがオフからオンするタイミングで負荷電流ｉｏ１を検出する第４サンプルホールド回路と、前記加算器から出力された前記初期コンデンサ電圧Ｖｃ１１と、前記負荷電流ｉｏ１に基づいて、前記（３）式により、前記補助スイッチがオンしてから第１スイッチがターンオンするまでの時間ｔ１を演算する第２演算器と、を備えたことを特徴とする。
また、他の態様として、前記負荷電流Ｉｏ１〜Ｉｏ４に補正値Δｉｏを加算して前記負荷電流Ｉｏ１〜Ｉｏ４を補正することを特徴とする。
また、その一態様として、直流電圧源に直列接続された第１，第２メインスイッチと、前記第１，第２メインスイッチに対して並列接続された第３，第４メインスイッチと、前記第３，第４メインスイッチの中性点と第１，第２メインスイッチの中性点との間に接続された第１補助スイッチおよび第２補助スイッチおよびリアクトルおよびコンデンサと、を備えた単相インバータであって、初期コンデンサ電圧Ｖｃ１１，Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と負荷電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４，ソフトスイッチング電流ｉａを検出し、以下の（１２）式〜（１５）式に基づいて、前記第１補助スイッチまたは前記第２補助スイッチがオンしてから前記第１〜第４メインスイッチがターンオンするまでの時間ｔ１〜ｔ４を算出することを特徴とする。
Figure 0006772740
Ｅ：直流電圧源の電圧
Ｚａ：インピーダンス
Ｔａ：共振時間
また、その一態様として、前記第１補助スイッチと前記第２補助スイッチは表２に示す動作１もしくは動作２のように、動作を行うことを特徴とする。
Figure 0006772740
また、その一態様として、ソフトスイッチング電流ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１を検出して保持する第１サンプルホールド回路と、前記初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１の高周波成分を除去する第１ローパスフィルタと、前記第１補助スイッチまたは第２補助スイッチがオフからオンするタイミングで負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４を検出して保持する第２サンプルホールド回路と、前記高周波成分を除去した初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と、前記負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４に基づいて、前記（１３）式〜（１５）式により、第１補助スイッチまたは第２補助スイッチがオンしてから第２〜第４メインスイッチがオンするまでの時間ｔ２〜ｔ４を演算する第１演算器と、ソフトスイッチング電流Ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ１１を検出して保持する第３サンプルホールド回路と、前記初期コンデンサ電圧Ｖｃ１１の高周波成分を除去する第２ローパスフィルタと、前記高周波成分を除去した初期コンデンサ電圧Ｖｃ１１と、初期コンデンサ電圧の目標値との偏差を算出する減算器と、前記偏差に基づいて、ＰＩ制御を行うＰＩコントローラと、前記高周波成分を除去した初期コンデンサ電圧Ｖｃ１１と、前記ＰＩコントローラの出力と、を加算して初期コンデンサ電圧Ｖｃ１１として出力する加算器と、前記第１補助スイッチまたは前記第２補助スイッチがオフからオンするタイミングで負荷電流を検出する第４サンプルホールド回路と、前記加算器から出力された初期コンデンサ電圧Ｖｃ１１と、前記負荷電流Ｉｏ１に基づいて、前記（１２）式により、第１補助スイッチまたは第２補助スイッチがオンしてから第１メインスイッチがオンするまでの時間ｔ１を演算する第２演算器と、を備えたことを特徴とする。
また、その一態様として、前記負荷電流Ｉｏ１〜Ｉｏ４に補正値Δｉｏを加算して前記負荷電流Ｉｏ１〜Ｉｏ４を補正することを特徴とする。
本発明によれば、ＬＣ共振単相インバータにおいて、ソフトスイッチング時のコンデンサＣaやリアクトルＬaへの印加電圧を低減させることが可能となる。
従来のＬＣＣ共振単相インバータのソフトスイッチング技術を示す概略図。 補助スイッチの電圧、電流、ＯＮ／ＯＦＦ指令を示す図。 インバータのメインスイッチのゲート指令と出力電圧を示す図。 ｔａ〜ｔｄの電圧と電流の波形を示す図。 一般的なＬＣ共振回路、電圧と電流の軌跡を示す図。 ４つのソフトスイッチング処理の等価回路を示す図。 Ｐ１〜Ｐ４のソフトスイッチング経路内のコンデンサ電圧とインダクタ電流を示す図。 初期コンデンサ電圧を示す図。 （ａ）スイッチング時間ｔ１，（ｂ）スイッチング時間ｔ２，（ｃ）スイッチング時間ｔ３，（ｄ）スイッチング時間ｔ４のときの制御信号のタイムチャートを示す図。 ソフトスイッチング時の状態を示す図。 ４つのソフトスイッチング処理と初期コンデンサ電圧を示す図。 初期コンデンサ電圧の制限を示す図。 ソフトスイッチング時間の制御方式を示すブロック図。 ソフトスイッチング時間と初期コンデンサ電圧の制御方式を示すブロック図。 実施形態１のＬＣ共振単相インバータを示す図。 実施形態２のＬＣ共振単相インバータを示す図。 初期コンデンサ電圧Ｖｃ１１＝０のときの電圧，電流の軌跡を示す図。 （ａ）スイッチング時間ｔ１，（ｂ）スイッチング時間ｔ２，（ｃ）スイッチング時間ｔ３，（ｄ）スイッチング時間ｔ４の定義と第１，第２補助スイッチの制御信号を示す図。 初期コンデンサ電圧Ｖｃ１１≠０のときの電圧，電流の軌跡を示す図。 （ａ）スイッチング時間ｔ１，（ｂ）スイッチング時間ｔ２，（ｃ）スイッチング時間ｔ３，（ｄ）スイッチング時間ｔ４の時の制御信号のタイムチャートを示す図。 Ｖｃｍａｘ，直流電圧源の電圧Ｅ，負荷電流Ｉｏの関係を示す図。 実施形態１と実施形態２のコンデンサ最大電圧を示す図。 従来と実施形態２の電圧と電流の軌跡を示す図。
［実施形態１］
本実施形態１におけるＬＣ共振単相インバータは、図１に示す回路を基本的には同じ構成である。本実施形態１におけるＬＣ共振単相インバータは、直流電圧源Ｅに直列接続された第１，第２メインスイッチＳ１，Ｓ２と、第１，第２メインスイッチＳ１，Ｓ２に対して並列接続された第３，第４メインスイッチＳ３，Ｓ４と、第３，第４メインスイッチＳ３，Ｓ４の中性点と第１，第２メインスイッチＳ１，Ｓ２の中性点との間に接続された補助スイッチＳａおよびリアクトルＬａおよびコンデンサＣａと、備える。補助スイッチＳａとリアクトルＬａとコンデンサＣａの直列接続の順番は図１と異なっても良い。
コンデンサ最大電圧Ｖｃｍａｘを抑制するために、追加の充電のプロセスはできるだけ短くすべきであり、初期コンデンサ電圧Ｖｃ１１は、可能な限り大きくなるように制御すべきである。
追加の充電プロセスを回避するための以下の（３）〜（６）式が図１０に従って導出される。
Figure 0006772740
時刻ｔ１〜ｔ４の切り替えは、図９，図１０に示されている。Ｖｃ１１〜Ｖｃ４１は、図１１に示すように、ソフトスイッチング処理の第１〜第４デッドタイム期間Ｐ１〜Ｐ４の初期コンデンサ電圧である。また、Ｉo1〜Ｉo4は第１〜第４デッドタイム期間Ｐ１〜Ｐ４の負荷電流を示す。ソフトスイッチングを保証するために、適切なインピーダンスＺａと共振時間Ｔａを設計する方法については、本願発明と直接関係ないためここでの説明は省略する。当該インピーダンスＺａ，共振時間Ｔａを設計する方法は非特許文献１に記載されている。
図１１は、４つのソフトスイッチング処理と初期コンデンサ電圧を示す図であり、上図がコンデンサ電流を示しており、下図がコンデンサ電圧を示している。
図１２は、これらの軌跡の図である。
補助スイッチＳａを制御するために、（３）〜（６）式に示すスイッチング時間ｔ１〜ｔ４を使用して、追加の充電プロセスをなくす。
また、初期コンデンサ電圧Ｖｃ１１を高い値に制御することが望ましいが、初期コンデンサ電圧Ｖｃ１１には上限値がある。図１２は初期コンデンサ電圧Ｖｃ１１の増加の制限を示す。図１２に示すように、初期コンデンサ電圧Ｖｃ１１の増加（Ｖｃ１１→Ｖ’ｃ１１）に伴って、第１デッドタイム期間Ｐ１の半径ｒが小さくなる。
また、初期コンデンサ電圧Ｖｃ１１は以下の（７）式を満たす必要がある。
Figure 0006772740
ここで、Ｉ01は第１デッドタイム期間Ｐ１の負荷電流を示す。
なお、図１１でのＶｃ１１は、（７）式を満足する最大のＶｃ１１、すなわち、Ｖｃ１１＝Ｅ−（Ｉｏ１×Ｚａ） としている。
図１２から分かるように、ＶｃｍやＶ’ｃｍの絶対値（図１０のＶｃ３１に相当）は２Ｅよりも小さい値となっている。 つまり、コンデンサＣａの印加電圧の最大値が２Ｅよりも低減されていることを示している。
（ソフトスイッチング時間と初期コンデンサ電圧Ｖｃ１１の制御方法）
図１３，図１４は、上記のソフトスイッチング時間と初期コンデンサ電圧Ｖｃ１１の制御方式を示す概略図である。図１３は第２〜第４デッドタイム期間Ｐ２〜Ｐ４のソフトスイッチング時間ｔ２〜ｔ４を示し、図１４は第１デッドタイム期間Ｐ１の初期コンデンサ電圧Ｖｃ１１の制御によるソフトスイッチング時間ｔ１を示す。
図１３のコンデンサ電圧Ｖｃを入力するサンプルホールド１では、図１２からわかるようにソフトスイッチング電流ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１を検出して保持する。この初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１は、ローパスフィルタ３により高周波成分が除去されて演算器５に出力される。
負荷電流ｉｏを入力するサンプルホールド２では、図９（ｂ），（ｃ），（ｄ）のＧａｔｅＳａがＯＦＦ→ＯＮするタイミングで負荷電流ｉｏを検出、ホールドして出力する。この出力が、負荷電流Ｉo2，Ｉo3，Ｉo4となる。負荷電流Ｉ02，Ｉ03，Ｉ04は加算器４において、それぞれ補正値ΔＩ0が加算されて補正され、演算器５に出力される。
演算器５では、（４）式、（５）式、（６）式により、ソフトスイッチング時間ｔ２，ｔ３，ｔ４が演算される。
図１４のコンデンサ電圧Ｖｃを入力するサンプルホールド２では、図１２からわかるようにソフトスイッチング電流ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ１１を検出して保持する。初期コンデンサ電圧Ｖｃ１１はローパスフィルタ７により高周波成分が除去されて減算器８および加算器１０に出力される。
図１４のＶ*ｃ１１はＶｃ１１の目標値である。（７）式より、Ｖ*ｃ１１＜Ｅ−（Ｉo1×Ｚa）を満足する値に設定する。減算器８では、目標値Ｖ*ｃ１１から初期コンデンサ電圧Ｖｃ１１を減算する。
ＰＩコントローラ９は初期コンデンサ電圧Ｖｃ１１を目標値に制御する。より制御性能を向上させるために、１次ローパスフィルタは１／（１＋ＴＳ）とし、ＴはＴ0（＝１／ｆ0：ただしｆ0はインバータのスイッチング周波数）と等しいか小さいように設計する。
加算器１０では、ＰＩコントローラ９の出力にローパスフィルタ７の出力を加算して演算器１３に出力する。
図１４の負荷電流ｉｏを入力するサンプルホールド１１では、図９（ａ）のＧａｔｅＳａがＯＦＦ→ＯＮするタイミングで負荷電流ｉｏを検出、保持して出力する。この出力が、負荷電流Ｉｏ１となる。加算器１２では、ｉｏに補正値ΔＩｏを加算して補正し、演算器１３に出力する。
演算器１３では、（３）式により、ソフトスイッチング時間ｔ１が演算される。
図１５に示すように、電圧センサ１４はコンデンサＣａのコンデンサ電圧Ｖｃを測定し、２つの電流センサ１５，１６はソフトスイッチング電流Ｉaと負荷電流Ｉ0をそれぞれ検出する。適切な演算値を出力するには、各ソフトスイッチング処理する前に、負荷電流Ｉ0とコンデンサ電圧Ｖcをサンプルホールドする必要がある。
ソフトスイッチング電流ｉaの電流検出値は、補助スイッチＳａのスイッチング指令のパルス幅の制御に用いる。つまり、補助スイッチＳａのターンオフのタイミングの制御用に、ソフトスイッチング電流ｉａが用いられる。ソフトスイッチング電流ｉａが正→負となった後に、図９のゲート指令ＧａｔｅＳａをＯＮ指令→ＯＦＦ指令に切り替える。（図示省略） ＯＦＦ指令後のソフトスイッチング電流ｉａが負の期間では、補助スイッチＳａのフリーホイールダイオードにソフトスイッチング電流ｉａが流れるが、その後ソフトスイッチング電流ｉａ＝０となると、ＯＦＦ指令となっているためｉａ＝０の状態を保持する。
（補正値ΔＩ0）
このＬＣ共振単相インバータでは、デッドタイム期間中に負荷電流Ｉｏが変動することが考えられる。そこで制御精度の向上させるためには、デッドタイムに応じた負荷電流の補正が必要となる。
本実施形態１では、ＩＧＢＴ電流が正弦波であると仮定し、正弦波形の補正値Δｉｏを推定する。
第１デッドタイム期間Ｐ１および第３デッドタイム期間Ｐ３の場合：ΔＩ0＝Ｉomｓｉｎ（２πｆ0 *ｔｄ）：負荷電流はデッドタイム間増大する。
第２デッドタイム期間Ｐ２および第４デッドタイム期間Ｐ４の場合：ΔＩ0＝Ｉomｓｉｎ（２πｆ0 *ｔｄ／２）：負荷電流はデッドタイム間減少する。
ここで、ｉomは負荷電流の振幅であり、ｆ0 *はインバータのスイッチング周波数を示し、ｔｄはデッドタイムを示す。
このデッドタイムｔｄを補償する補正値Δｉｏを図１３，図１４の制御ブロックのように適用することによって、インバータのスイッチング損失をより低減させることができる。 （注：デッドタイムｔｄと図９（ｂ）内のｔｄとは無関係である。）
この実施形態１は、下記Ａ．Ｂ．Ｃ．Ｄ．の効果を持つ。
Ａ．コンデンサＣａに印加する電圧の最大値（Ｖｃｍａｘ）を抑制する。これは、以下の（１）（２）により低減される。
（１）負荷電流によるコンデンサＣａの追加の充電プロセスがなくなる。
（２）初期コンデンサ電圧Ｖｃ１１（第１デッドタイム期間Ｐ１時の初期コンデンサ電圧）を適正値に制御するため、Ｖｃｍａｘ（＝｜２Ｅ−Ｖｃ１１｜）が小さくなる。
また、Ｖｃｍａｘを抑制することで、リアクトルＬａに印加する電圧の最大値も抑制できる。
Ｂ．小型化、低コスト化
Ａ．で示すようにＶｃｍａｘが小さくなることによって、耐電圧の低いコンデンサＣａやリアクトルＬａを適用することができる。これにより、コンデンサＣａやリアクトルＬａの小型化と低コスト化、さらにインバータの小型化と低コスト化を図ることが可能となる。
Ｃ．ソフトスイッチング動作によって生じるスイッチの導通損失を低減させる
ソフトスイッチングに起因する追加の導通損失は、図４に示されている。ソフトスイッチング電流ｉａは、補助スイッチＳａだけではなく、メインスイッチも通過する。したがって、追加の充電プロセスがある場合、その期間分の導通損失が補助スイッチＳａと各メインスイッチＳ１〜Ｓ４の両方で生じる。
これに対して本実施形態１では、ソフトスイッチング電流ｉａが流れている時間は、追加の充電プロセスを除去することによって最小化される。したがって、各スイッチの導通損失を低下させることが可能となり、インバータの効率を向上させることが可能となる。
Ｄ．ソフトスイッチング性能への負荷変動の影響を低減する
本実施形態１では、ソフトスイッチング時間を負荷電流に基づいて算出する。したがって、負荷変動の影響を低減することができる。
［実施形態２］
本実施形態２は、図１６に示すように、ソフトスイッチング経路に２つの第１，第２補助スイッチＳａ１，Ｓａ２を逆方向に接続したものである。
（ソフトスイッチング制御）
はじめに、コンデンサＣａの初期コンデンサ電圧Ｖｃ１１＝０の条件における動作例を説明する。
二つの第１，第２補助スイッチＳａ１，Ｓａ２が使用されるため、ソフトスイッチング経路を流れる電流を両方向に制御することができる。コンデンサＣａに印加する最大電圧Ｖｃｍａｘを低減するために、制御は以下のように行われる。図１７は初期コンデンサ電圧Ｖｃ１１＝０のときの電圧，電流の軌跡を示す図である。
・第１デッドタイム期間Ｐ１では、第１，第２補助スイッチＳａ１，Ｓａ２の両方がターンオンとなって、ソフトスイッチング処理が始まり、図１７（ａ）の実線に示すように、「ａ」から始まり「ｃ」となる。
・第２デッドタイム期間Ｐ２では、第１補助スイッチＳａ１のみがターンオンとなる。ソフトスイッチング処理は、図１７（ａ）の破線に示すように、「ｃ」から始まり「ａ」に戻る。
・第３デッドタイム期間Ｐ３では、第２補助スイッチＳａ２のみがターンオンとなる。ソフトスイッチング処理は図１７（ｂ）の実線に示すように「ｅ」から始まり「ｇ」となる。
・第４デッドタイム期間Ｐ４では、第１，第２補助スイッチＳａ１，Ｓａ２の両方がターンオンとなる。ソフトスイッチング処理は、図１７（ｂ）の破線に示すように「ｇ」から始まり「ｅ」に戻る。
図１７は初期コンデンサ電圧Ｖｃ１１＝０のときの状態を示しており、図８に示す従来技術の電圧と電流の軌跡と比較することを目的とている。
図１７の電圧および電流の軌跡に示すように、コンデンサＣａの追加の充電プロセス（図７に見られる、Ｉｏ×Ｚａが一定値でＶｃが変化する軌跡のプロセス）は削除されている。それによって、コンデンサＣａに印加する最大電圧Ｖｃｍａｘを低減できる。これを達成するために、ソフトスイッチング時間ｔ１〜ｔ４は、（８）式〜（１１）式で算出される。
Figure 0006772740
図１８は、スイッチング時刻を定義すると共に、第１，第２補助スイッチＳａ１，Ｓａ２の制御信号を定義している。
（ａ）第１デッドタイム期間Ｐ１時、第１メインスイッチＳ１はＯＮからＯＦＦへ、（ｂ）第２デッドタイム期間Ｐ２時、第４メインスイッチＳ４がＯＮからＯＦＦへ、（ｃ）第３デッドタイム期間Ｐ３時、第３メインスイッチＳ３がＯＮからＯＦＦへ、（ｄ）第４デッドタイム期間Ｐ４時、第２メインスイッチＳ２がＯＮからＯＦＦへ変更する。
（８）式の負荷電流Ｉo1は、図１８のｔａ時の負荷電流値である。（９）式の負荷電流ＩO2は、図１８のｔｃ時の負荷電流値である。（１０）式の負荷電流ＩO3は、図１８のｔｅ時の負荷電流値である。（１１）式の負荷電流Ｉ04は、図１８のｔｇ時の負荷電流値である。
（８）式の初期コンデンサ電圧Ｖｃ１１は、図１８のｔａ時のコンデンサＣａの印加電圧Ｖｃである。（９）式の初期コンデンサ電圧Ｖｃ２１は、図１８のｔｃ時のコンデンサＣａの印加電圧Ｖｃである。（１０）式の初期コンデンサ電圧Ｖｃ３１は、図１８のｔｅ時のコンデンサＣａの印加電圧Ｖｃである。（１１）式の初期コンデンサ電圧Ｖｃ４１は、図１８のｔｇ時のコンデンサＣａの印加電圧Ｖｃである。
第１補助スイッチＳａ１または第２補助スイッチＳａ２がターンオフする時に補助スイッチのＩＧＢＴ部に電流が流れていると、スイッチング損失が発生する。これを回避するために、第１，第２補助スイッチＳａ１，Ｓａ２の制御信号のパルス幅は、第１，第２補助スイッチＳａ１，Ｓａ２のフリーホイールダイオードが導通するのに十分の長さが必要で、かつ、ＩＧＢＴ部のターンオンの次のサイクルよりも短くしなければいけない。したがって、図１８に示すように第１，第２補助スイッチＳａ１，Ｓａ２の制御信号（Ｇａｔｅ Ｓａ１、Ｇａｔｅ Ｓａ２）のパルス幅は、以下の条件を設ける。
（１）第１デッドタイム期間Ｐ１では、Ｔａ≧Ｓａ１のパルス幅≧Ｔａ／４．Ｔａ≧Ｓａ２のパルス幅＞３Ｔａ／４となる。この場合、第１補助スイッチＳａ１の制御信号が既にオフされているため、電流がゼロになったとき第２補助スイッチＳａ２が自然にオフになる。
（２）第２デッドタイム期間Ｐ２では、Ｔａ／２≧Ｓａ１のパルス幅≧Ｔａ／４となる。
（３）第３デッドタイム期間Ｐ３では、Ｔａ／２≧Ｓａ２のパルス幅≧Ｔａ／４となる。
（４）第４デッドタイム期間Ｐ４では、ｔ4≧Ｓａ２のパルス幅≧Ｔａ／２，Ｔａ≧Ｓａ１のパルス幅＞３Ｔａ／４となる。
（１）〜（４）の条件では、電流がゼロになったとき、第１補助スイッチＳａ１と第２補助スイッチＳａ２の両方が確実にターンオフされる
次に、初期コンデンサ電圧Ｖｃ１１≠０の条件における動作例を説明する。この動作例では、前述の初期コンデンサ電圧Ｖｃ１１＝０の条件における動作例とは異なり、第１デッドタイム期間Ｐ１で第１補助スイッチＳａ１のみをターンオンさせる。
図１９に、初期コンデンサ電圧Ｖｃ１１≠０のときの電圧と電流の軌跡を示す。
第１デッドタイム期間Ｐ１では、第１補助スイッチＳａ１のみがターンオンとなる。ソフトスイッチング処理は図１９（ａ）の実線に示すように、「ａ」から始まり「ｃ」で終了する。
第２デッドタイム期間Ｐ２では、第１補助スイッチＳａ１と第２補助スイッチＳａ２の両方がターンオンとなる。ソフトスイッチング処理は、図１９（ａ）の破線に示すように、「ｃ」から始まり「ｅ」で終了する。
第３デッドタイム期間Ｐ３では、第１補助スイッチＳａ１と第２補助スイッチＳａ２の両方がターンオンとなる。ソフトスイッチング処理は、図１９（ｂ）の実線に示すように、「ｅ」から始まり「ｇ」で終わる。
第４デッドタイム期間Ｐ４では、第２補助スイッチＳａ２のみがターンオンとなる。ソフトスイッチング処理は図１８（ｂ）の破線で示すように、「ｇ」から始まり「ｉ」である。
この制御のためのソフトスイッチング時間ｔ１〜ｔ４は、（１２）式〜（１５）式により算出される。
Figure 0006772740
スイッチング時間ｔ１〜ｔ４は図２０に示されている。図２０は、スイッチング時間ｔ１〜ｔ４の定義と、第１，第２補助スイッチＳａ１，Ｓａ２の制御信号（Ｇａｔｅ Ｓａ１、Ｇａｔｅ Ｓａ２）を示す。
（ａ）第１デッドタイム期間Ｐ１：第１メインスイッチＳ１がＯＮからＯＦＦになる。（ｂ）第２デッドタイム期間Ｐ２：第４メインスイッチＳ４がＯＮからＯＦＦになる。（ｃ）第３デッドタイム期間Ｐ３：第３メインスイッチＳ３がＯＮからＯＦＦになる。（ｄ）第４デッドタイム期間Ｐ４：第２メインスイッチＳ２がＯＮからＯＦＦになる。
図２０に示すように、第１，第２補助スイッチＳａ１，Ｓａ２のパルス幅は図１８と同じ規則に従う。例えば、第１，第３，第４デッドタイム期間Ｐ１，Ｐ３，Ｐ４において、（１）Ｔａ／２≧第１，第２補助スイッチＳａ１，Ｓａ２の制御信号の短い方のパルス幅≧Ｔａ／４，（２）Ｔａ≧第１，第２補助スイッチＳａ１，Ｓａ２の制御信号の長い方のパルス幅≧３Ｔａ／４（注：第１デッドタイム期間Ｐ１の第１補助スイッチＳａ１のパルス幅と第４デッドタイム期間Ｐ４の第２補助スイッチＳａ２のパルス幅は、短い方のパルス幅に相当する。）
第２デッドタイム期間Ｐ２では、（１）ｔ２≧Ｓａ１のパルス幅Ｔａ／２，（２）Ｔａ≧Ｓａ２のパルス幅≧３Ｔａ／４
上記の第１，第２補助スイッチＳａ１，Ｓａ２のパルス幅の条件を満足するように、第１補助スイッチＳａ１と第２補助スイッチＳａ２のターンオンとターンオフのタイミングを設定する。
以上の２種類の動作例における第１補助スイッチＳａ１と第２補助スイッチＳａ２の動作をまとめると、以下の表１となる。本実施形態２では、下記のいずれの第１，第２補助スイッチＳａ１，Ｓａ２の動作パターンを適用してもよい。
Figure 0006772740
なお、（８）式〜（１５）式のスイッチング時間ｔ１〜ｔ４は、実施形態１の図１３、図１４と同様の制御ブロックを用いることで算出できる。
（効果）
Ａ．コンデンサＣａの最大電圧を大幅に低減する。
図２１はＶｃｍａｘ，直流電圧源の電圧Ｅ，負荷電流Ｉｏの関係を示す。図８と同じ条件下での軌跡である。
実施形態１と同様、負荷電流による追加の充電プロセスが無く、コンデンサＣａの最大電圧は（１６）式で表すことができる。この式は、図２１の三角形ΔＡｂＥより導かれる（線分Ａｂの長さがＶｃｍａｘ）。
Figure 0006772740
ソフトスイッチングの適切な動作のために、ＩoＺａ≦（Ｅ−Ｖｃ１１）である必要がある。
また、インピーダンスＺａは（１８）式に示す値に設定する。
Figure 0006772740
図２２は、実施形態１のコンデンサ最大電圧Ｖｃｍａｘ１と本実施形態２のコンデンサ最大電圧Ｖｃｍａｘ２を比較する図である。この図では、Ｅ＝６００Ｖ、ｋｉ＝１．５としている。
図２２に示すように、実施形態１従来と本実施形態２のコンデンサ最大電圧を比較すると、本実施形態２のコンデンサ最大電圧（Ｖｃｍａｘ２）は実施形態１のコンデンサ最大電圧（Ｖｃｍａｘ１）よりもはるかに低い。このことは、図８，図１７に示す図を比較しても明らかである。例えば、実施形態１のコンデンサ最大電圧は直流電圧源の電圧Ｅよりも大きなものとなっていたが、本実施形態２の通常時のコンデンサ最大電圧は、直流電圧源の電圧Ｅよりも、Ｖｃ１１≦１７０Ｖの条件では小さい。
Ｂ．電流の低減
図２３は、実施形態１と本実施形態２の電圧と電流の軌跡を比較する図である。実線と破線が実施形態１の軌跡、実線が本実施形態２に軌跡である。（実線では、実施形態１と本実施形態２の軌跡が重なっている。）
図２３に示すように、実施形態１と本実施形態２の図を比較すると、本実施形態２では破線部分の軌跡がない。したがって、ソフトスイッチングによる電流（ｉａ）は、本実施形態２では低減できる。
４つのデッドタイム期間の処理で保持された負荷電流が同一値であると仮定した場合、電流低減値は以下の（１９）式のように表される。
Figure 0006772740
ここで、ＴａはリアクトルＬａとコンデンサＣａの共振期間を示し、Ｔａ＝２π√ＬａＣａである。Ｔｓはメインスイッチのスイッチング期間を示し、Ｔｓ＝１／ｆｓである。（ｆｓ：メインスイッチのスイッチング周波数）
Ｃ．ソフトスイッチング動作による導通損失の低減
図４に示すように、ソフトスイッチング電流ｉａは、ソフトスイッチング経路の第１，第２補助スイッチＳａ１，Ｓａ２を通過するだけでなく、第１〜第４メインスイッチＳ１〜Ｓ４も通過する。したがって、ｉａによる導通損失が第１，第２補助スイッチＳａ１，Ｓａ２と第１〜第４メインスイッチＳ１〜Ｓ４の両方で発生する。その値は、ソフトスイッチング電流ｉａの振幅と持続時間に依存する。
本実施形態２においては、Ｂ．に示すようにソフトスイッチング電流ｉａが低減される。したがって、各スイッチの導通損失も抑制される。
このように、第１〜第４メインスイッチＳ１〜Ｓ４、第１，第２補助スイッチＳａ１，Ｓａ２の導通損失を低減させることによりインバータの効率向上を図ることが可能となる。
Ｄ．小型化、低コスト化
Ａ．で示したようにＶｃｍａｘが小さくなることによって、耐電圧の低いコンデンサＣａやリアクトルＬａを適用することができる。これにより、コンデンサＣａやリアクトルＬａの小型化と低コスト化、さらにインバータの小型化と低コスト化を図ることが可能となる。
また、Ｂ．、Ｃ．で述べたソフトスイッチング経路（図１６の第１，第２補助スイッチＳａ，Ｓｂ，リアクトルＬａ，コンデンサＣａ）に流れる電流が低減されることによって、許容電流値が低い第１，第２補助スイッチＳａ，Ｓｂ，リアクトルＬａ，コンデンサＣａを適用することができる。 これによって、各部品の小型化と低コスト化、さらにインバータの小型化と低コスト化を図ることが可能となる。
１，２，６，１１…サンプルホールド
３，７…ローパスフィルタ
４，１０，１２…加算器
５，１３…演算器
８…減算器
９…ＰＩコントローラ

Claims (7)

  1. 直流電圧源に直列接続された第１，第２メインスイッチと、
    前記第１，第２メインスイッチに対して並列接続された第３，第４メインスイッチと、
    前記第３，第４メインスイッチの中性点と前記第１，第２メインスイッチの中性点との間に接続された補助スイッチおよびリアクトルおよびコンデンサと、
    を備えた単相インバータであって、
    初期コンデンサ電圧Ｖｃ１１，Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と、負荷電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４と、ソフトスイッチング電流Ｉａを検出し、
    以下の（３）式〜（６）式に基づいて、前記補助スイッチがオンしてから第１〜第４メインスイッチがターンオンするまでの時間ｔ１〜ｔ４を算出することを特徴とする単相インバータ。
    Figure 0006772740
     Ｅ：直流電圧源の電圧
    Ｚａ：インピーダンス
    Ｔａ：共振時間
    Ｖｃ１１，Ｖｃ２１，Ｖｃ３１，Ｖｃ４１：ソフトスイッチング処理の第１〜第４デッドタイム期間Ｐ１〜Ｐ４の初期コンデンサ電圧
    Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４：第１〜第４デッドタイム期間Ｐ１〜Ｐ４の負荷電流
    Ｐ１：第１メインスイッチをターンオフ、第２メインスイッチをターンオンとする第１デッドタイム期間
    Ｐ２：第４メインスイッチをターンオフ、第３メインスイッチをターンオンとする第２デッドタイム期間
    Ｐ３：第３メインスイッチをターンオフ、第４メインスイッチをターンオンとする第３デッドタイム期間
    Ｐ４：第２メインスイッチをターンオフ、第１メインスイッチをターンオンとする第４デッドタイム期間
  2. ソフトスイッチング電流ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１を検出して保持する第１サンプルホールド回路と、
    前記初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１の高周波成分を除去する第１ローパスフィルタと、
    前記補助スイッチがオフからオンするタイミングで負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４を検出して保持する第２サンプルホールド回路と、
    前記高周波成分を除去した前記初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と、前記負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４に基づいて、前記（４）式〜前記（６）式により、前記補助スイッチがオンしてから第２〜第４メインスイッチがターンオンするまでの時間ｔ２〜ｔ４を演算する第１演算器と、
    ソフトスイッチング電流Ｉａ＝０となるタイミングで前記初期コンデンサ電圧Ｖｃ１１を検出して保持する第３サンプルホールド回路と、
    前記初期コンデンサ電圧Ｖｃ１１の高周波成分を除去する第２ローパスフィルタと、
    前記高周波成分を除去した前記初期コンデンサ電圧Ｖｃ１１と、初期コンデンサ電圧の目標値との偏差を算出する減算器と、
    前記偏差に基づいて、ＰＩ制御を行うＰＩコントローラと、
    前記高周波成分を除去した前記初期コンデンサ電圧Ｖｃ１１と、前記ＰＩコントローラの出力と、を加算して前記初期コンデンサ電圧Ｖｃ１１として出力する加算器と、
    前記補助スイッチがオフからオンするタイミングで負荷電流ｉｏ１を検出する第４サンプルホールド回路と、
    前記加算器から出力された前記初期コンデンサ電圧Ｖｃ１１と、前記負荷電流ｉｏ１に基づいて、前記（３）式により、前記補助スイッチがオンしてから第１スイッチがターンオンするまでの時間ｔ１を演算する第２演算器と、
    を備えたことを特徴とする請求項１記載の単相インバータ。
  3. 前記負荷電流Ｉｏ１〜Ｉｏ４に補正値Δｉｏを加算して前記負荷電流Ｉｏ１〜Ｉｏ４を補正することを特徴とする請求項２記載の単相インバータ。
  4. 直流電圧源に直列接続された第１，第２メインスイッチと、
    前記第１，第２メインスイッチに対して並列接続された第３，第４メインスイッチと、
    前記第３，第４メインスイッチの中性点と第１，第２メインスイッチの中性点との間に接続された第１補助スイッチおよび第２補助スイッチおよびリアクトルおよびコンデンサと、
    を備えた単相インバータであって、
    初期コンデンサ電圧Ｖｃ１１，Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と負荷電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４，ソフトスイッチング電流ｉａを検出し、
    以下の（１２）式〜（１５）式に基づいて、前記第１補助スイッチまたは前記第２補助スイッチがオンしてから前記第１〜第４メインスイッチがターンオンするまでの時間ｔ１〜ｔ４を算出することを特徴とする単相インバータ。
    Figure 0006772740
     Ｅ：直流電圧源の電圧
    Ｚａ：インピーダンス
    Ｔａ：共振時間
    Ｖｃ１１，Ｖｃ２１，Ｖｃ３１，Ｖｃ４１：ソフトスイッチング処理の第１〜第４デッドタイム期間Ｐ１〜Ｐ４の初期コンデンサ電圧
    Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４：第１〜第４デッドタイム期間Ｐ１〜Ｐ４の負荷電流
    Ｐ１：第１メインスイッチをターンオフ、第２メインスイッチをターンオンとする第１デッドタイム期間
    Ｐ２：第４メインスイッチをターンオフ、第３メインスイッチをターンオンとする第２デッドタイム期間
    Ｐ３：第３メインスイッチをターンオフ、第４メインスイッチをターンオンとする第３デッドタイム期間
    Ｐ４：第２メインスイッチをターンオフ、第１メインスイッチをターンオンとする第４デッドタイム期間
  5. 前記第１補助スイッチと前記第２補助スイッチは表２に示す動作１もしくは動作２のように、動作を行うことを特徴とする請求項４記載の単相インバータ。
    Figure 0006772740
  6. ソフトスイッチング電流ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１を検出して保持する第１サンプルホールド回路と、
    前記初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１の高周波成分を除去する第１ローパスフィルタと、
    前記第１補助スイッチまたは第２補助スイッチがオフからオンするタイミングで負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４を検出して保持する第２サンプルホールド回路と、
    前記高周波成分を除去した初期コンデンサ電圧Ｖｃ２１，Ｖｃ３１，Ｖｃ４１と、前記負荷電流Ｉｏ２，Ｉｏ３，Ｉｏ４に基づいて、前記（１３）式〜（１５）式により、第１補助スイッチまたは第２補助スイッチがオンしてから第２〜第４メインスイッチがオンするまでの時間ｔ２〜ｔ４を演算する第１演算器と、
    ソフトスイッチング電流Ｉａ＝０となるタイミングで初期コンデンサ電圧Ｖｃ１１を検出して保持する第３サンプルホールド回路と、
    前記初期コンデンサ電圧Ｖｃ１１の高周波成分を除去する第２ローパスフィルタと、
    前記高周波成分を除去した初期コンデンサ電圧Ｖｃ１１と、初期コンデンサ電圧の目標値との偏差を算出する減算器と、
    前記偏差に基づいて、ＰＩ制御を行うＰＩコントローラと、
    前記高周波成分を除去した初期コンデンサ電圧Ｖｃ１１と、前記ＰＩコントローラの出力と、を加算して初期コンデンサ電圧Ｖｃ１１として出力する加算器と、
    前記第１補助スイッチまたは前記第２補助スイッチがオフからオンするタイミングで負荷電流を検出する第４サンプルホールド回路と、
    前記加算器から出力された初期コンデンサ電圧Ｖｃ１１と、前記負荷電流Ｉｏ１に基づいて、前記（１２）式により、第１補助スイッチまたは第２補助スイッチがオンしてから第１メインスイッチがオンするまでの時間ｔ１を演算する第２演算器と、
    を備えたことを特徴とする請求項４記載の単相インバータ。
  7. 前記負荷電流Ｉｏ１〜Ｉｏ４に補正値Δｉｏを加算して前記負荷電流Ｉｏ１〜Ｉｏ４を補正することを特徴とする請求項６記載の単相インバータ。
JP2016197673A 2016-10-06 2016-10-06 単相インバータ Active JP6772740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016197673A JP6772740B2 (ja) 2016-10-06 2016-10-06 単相インバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016197673A JP6772740B2 (ja) 2016-10-06 2016-10-06 単相インバータ

Publications (2)

Publication Number Publication Date
JP2018061361A JP2018061361A (ja) 2018-04-12
JP6772740B2 true JP6772740B2 (ja) 2020-10-21

Family

ID=61910084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016197673A Active JP6772740B2 (ja) 2016-10-06 2016-10-06 単相インバータ

Country Status (1)

Country Link
JP (1) JP6772740B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2670192B2 (ja) * 1991-01-25 1997-10-29 東洋電機製造株式会社 共振形ｐｗｍインバータ
JPH10174206A (ja) * 1996-12-09 1998-06-26 Yamaha Motor Co Ltd 給電装置における周波数調整方法及び同装置
JPH11341831A (ja) * 1998-05-21 1999-12-10 Shikoku Henatsuki Kk 部分共振単相ｐｗｍフルブリッジインバータ
JP2003018876A (ja) * 2001-06-27 2003-01-17 Honda Motor Co Ltd 共振形インバータ装置
US9571005B2 (en) * 2014-01-08 2017-02-14 Majid Pahlevaninezhad ZVS voltage source inverter

Also Published As

Publication number Publication date
JP2018061361A (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
US8804375B2 (en) PWM-PSM controlled power supply with auxiliary switching circuit for soft-switching
JP5690654B2 (ja) 直流電源装置
JP4698305B2 (ja) 電源装置及びこれを用いた磁気共鳴イメージング装置
US11316433B2 (en) Power conversion device including first and second bridge circuits
JP4850279B2 (ja) 電力変換装置
JP2011103753A (ja) スイッチング電源回路
JP2017034829A (ja) 電力変換装置
JP2018121473A (ja) 電力変換装置
Wang et al. An adaptive dead-time compensation method for sinusoidal PWM-controlled voltage source inverter with output LC filter
Ogawa et al. A feedback-type dead-time compensation method for high-frequency PWM inverter—Delay and pulse width characteristics
JP6772740B2 (ja) 単相インバータ
JP2013153620A (ja) スイッチング電源装置
US10312826B2 (en) Power conversion apparatus
JP6458235B2 (ja) スイッチング電源装置
US11563368B2 (en) Power conversion device
KR102318868B1 (ko) 전원 제어 장치, 전력 변환 시스템 및 전원 제어 방법
JP5987423B2 (ja) 電力変換装置
Dyer et al. Online condition monitoring based dead-time compensation for high frequency SiC voltage source inverter
JP6953566B2 (ja) 高周波電源装置及びその出力制御方法
JP6341182B2 (ja) 電源装置
EP4274076A1 (en) Zero voltage switching
JP2006158001A (ja) インバータ装置
JP6191017B2 (ja) ハーフブリッジ回路及びハーフブリッジ回路から構成されるフルブリッジ回路及び３相インバータ回路
WO2023149193A1 (ja) 電力変換装置
JP2012191759A (ja) 直流−直流変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6772740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150