JP6766654B2

JP6766654B2 - substrate

Info

Publication number: JP6766654B2
Application number: JP2017000458A
Authority: JP
Inventors: 祐樹金井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2017-01-05
Filing date: 2017-01-05
Publication date: 2020-10-14
Anticipated expiration: 2037-01-05
Also published as: JP2018110191A

Description

本発明は、基板に関する。 The present invention relates to a substrate.

基板に電子部品をＤＩＰ方式ではんだ付けする方法が知られている。ＤＩＰ方式の場合、図１５に示すように、基板１０１のスルーホール１０２に電子部品１０３のリード１０４を挿し込むことにより基板１０１の第１面１０５側に電子部品１０３を搭載する。その後、図１６に示すように、基板１０１の第２面１０６側から電子部品１０３のリード１０４にフラックス１０７を塗布する。フラックス１０７を塗布することで、リード１０４の表面の酸化物を除去し、はんだの表面張力を小さくする作用によりはんだの濡れ性を高めている。図１７に示すように、電子部品１０３のリード１０４をはんだ槽１０８内のはんだ１０９に浸すことで、図１８に示すように、はんだ１０９がスルーホール１０２に入り込む。はんだ槽１０８内のはんだ１０９は、噴流はんだである。はんだ１０９が基板１０１の第２面１０６側から第１面側１０５に向かってスルーホール１０２内を進む。 A method of soldering electronic components to a substrate by a DIP method is known. In the case of the DIP method, as shown in FIG. 15, the electronic component 103 is mounted on the first surface 105 side of the substrate 101 by inserting the lead 104 of the electronic component 103 into the through hole 102 of the substrate 101. After that, as shown in FIG. 16, the flux 107 is applied to the leads 104 of the electronic component 103 from the second surface 106 side of the substrate 101. By applying the flux 107, the oxide on the surface of the lead 104 is removed, and the wettability of the solder is improved by the action of reducing the surface tension of the solder. As shown in FIG. 17, by immersing the lead 104 of the electronic component 103 in the solder 109 in the solder tank 108, the solder 109 enters the through hole 102 as shown in FIG. The solder 109 in the solder tank 108 is jet solder. The solder 109 advances in the through hole 102 from the second surface 106 side of the substrate 101 toward the first surface side 105.

図１９に示すように、基板１０１と電子部品１０３との隙間からはんだ１０９が露出した際に、フラックス１０７の溶剤がはんだ１０９の熱により気化し、はんだ１０９の飛散が発生する場合がある。図１９に示すように、基板１０１の第１面１０５上に飛散したはんだ１０９（以下、飛散はんだ１０９Ａと表記する）が形成されている。フラックス１０７やはんだ１０９の量、はんだ１０９の温度等の影響によってはんだ１０９の飛散が発生するため、はんだ１０９の飛散を完全に防止することは困難である。基板１０１上における飛散はんだ１０９Ａの形成箇所を目視で確認することが可能である場合、飛散はんだ１０９Ａを基板１０１から取り除くことができる。そのため、飛散はんだ１０９Ａによって電源とグランドとが接続される等の電子部品１０３がショートするような状態であっても、ショートの原因である飛散はんだ１０９Ａを取り除くことが可能である。このように、基板１０１上の飛散はんだ１０９Ａを目視することができる場合には、基板１０１の清掃が製造の途中で可能であるため、製造時における基板１０１の品質を保証できる。 As shown in FIG. 19, when the solder 109 is exposed from the gap between the substrate 101 and the electronic component 103, the solvent of the flux 107 may be vaporized by the heat of the solder 109, causing the solder 109 to scatter. As shown in FIG. 19, scattered solder 109 (hereinafter referred to as scattered solder 109A) is formed on the first surface 105 of the substrate 101. Since the solder 109 is scattered due to the influence of the amount of the flux 107 and the solder 109, the temperature of the solder 109, and the like, it is difficult to completely prevent the scattering of the solder 109. When it is possible to visually confirm the formed portion of the scattered solder 109A on the substrate 101, the scattered solder 109A can be removed from the substrate 101. Therefore, even in a state where the electronic component 103 is short-circuited, such as when the power supply and the ground are connected by the scattered solder 109A, the scattered solder 109A which is the cause of the short circuit can be removed. In this way, when the scattered solder 109A on the substrate 101 can be visually observed, the substrate 101 can be cleaned during the manufacturing process, so that the quality of the substrate 101 at the time of manufacturing can be guaranteed.

特開平８−３７０４７号公報Japanese Patent Application Laid-Open No. 8-37047 特開２００６−３２４１４９号公報Japanese Unexamined Patent Publication No. 2006-324149

図２０に示すように、近年、メインボード２０１、電源基板２０２及びピラー２０３を備える電子基板（電子機器）２００について、メインボード２０１及び電源基板２０２にピラー２０３をはんだ付けして、ピラー２０３によりメインボード２０１と電源基板２０２とを接続する構造が提案されている。メインボード２０１にはピラー２０３が表面実装技術（Surface Mount Technology、ＳＭＴ）により実装され、電源基板２０２にはピラー２０３がＤＩＰ方式ではんだ付けされる。メインボード２０１とピラー２０３との間にはんだ２０４が形成され、電源基板２０２とピラー２０３との間にはんだ２０５が形成されている。メインボード２０１に電子部品２１０、２１１が設けられ、電源基板２０２に電子部品２２０が設けられている。メインボード２０１と電源基板２０２との間にボルスタープレート２０６が配置されている。ボルスタープレート２０６は、メインボード２０１や電源基板２０２の歪を抑制するために、メインボード２０１及び電源基板２０２に取り付けられる金属板である。ボルスタープレート２０６は、ネジ２０７によってメインボー
ド２０１に固定され、ネジ２０８によって電源基板２０２に固定されている。メインボード２０１とボルスタープレート２０６との間に絶縁シート２０９が設けられている。 As shown in FIG. 20, in recent years, with respect to an electronic board (electronic device) 200 including a main board 201, a power supply board 202, and a pillar 203, the pillar 203 is soldered to the main board 201 and the power supply board 202, and the pillar 203 is used as the main. A structure for connecting the board 201 and the power supply board 202 has been proposed. The pillar 203 is mounted on the main board 201 by surface mounting technology (SMT), and the pillar 203 is soldered to the power supply board 202 by the DIP method. Solder 204 is formed between the main board 201 and the pillar 203, and solder 205 is formed between the power supply board 202 and the pillar 203. The main board 201 is provided with electronic components 210 and 211, and the power supply board 202 is provided with electronic components 220. A bolster plate 206 is arranged between the main board 201 and the power supply board 202. The bolster plate 206 is a metal plate attached to the main board 201 and the power supply board 202 in order to suppress distortion of the main board 201 and the power supply board 202. The bolster plate 206 is fixed to the main board 201 by screws 207, and is fixed to the power supply board 202 by screws 208. An insulating sheet 209 is provided between the main board 201 and the bolster plate 206.

電源基板２０２にピラー２０３をＤＩＰ方式ではんだ付けする場合、図２１に示すように、ピラー２０３の先端にフラックス２３０を塗布する。図２２に示すように、ピラー２０３の先端をはんだ槽２３１内のはんだ２０５に浸す。はんだ槽２３１内のはんだ２０５は、噴流はんだである。図２３に示すように、はんだ２０５が電源基板２０２のスルーホール２２１に入り込む。メインボード２０１と電源基板２０２との間の距離が短い場合や、メインボード２０１と電源基板２０２との間にボルスタープレート２０６が配置されている場合、電源基板２０２とピラー２０３との接続部分を目視で確認することが難しい。 When the pillar 203 is soldered to the power supply board 202 by the DIP method, the flux 230 is applied to the tip of the pillar 203 as shown in FIG. As shown in FIG. 22, the tip of the pillar 203 is immersed in the solder 205 in the solder tank 231. The solder 205 in the solder tank 231 is jet solder. As shown in FIG. 23, the solder 205 enters the through hole 221 of the power supply board 202. When the distance between the main board 201 and the power supply board 202 is short, or when the bolster plate 206 is arranged between the main board 201 and the power supply board 202, visually check the connection portion between the power supply board 202 and the pillar 203. It is difficult to confirm with.

図２４及び図２５に示すように、電源基板２０２とピラー２０３との隙間からはんだ２０５が露出した際に、フラックス２３０の溶剤がはんだ２０５の熱により気化し、はんだ２０５の飛散が発生する場合がある。飛散したはんだ２０５（以下、飛散はんだ２０５Ａと表記する）によってピラー２０３の周囲の電子部品２２０と電源用又はグランド用のピラー２０３とが接続され、電子部品２２０のショートの原因となる。そのため、製造時の電源基板２０２や電子部品２２０の品質を保証することが困難になり、実際に製品として電子基板２００を組み立てた後に、電子基板２００の電源を入れて電子基板２００が正常に動作するかを確認する作業が発生する。飛散はんだ２０５Ａによって電子部品２２０がショートしている場合に電子基板２００の電源を入れてしまうと、電源基板２０２や電子部品２２０の故障に繋がる可能性がある。 As shown in FIGS. 24 and 25, when the solder 205 is exposed from the gap between the power supply board 202 and the pillar 203, the solvent of the flux 230 may be vaporized by the heat of the solder 205, causing the solder 205 to scatter. is there. The scattered solder 205 (hereinafter referred to as scattered solder 205A) connects the electronic component 220 around the pillar 203 with the pillar 203 for power supply or ground, which causes a short circuit of the electronic component 220. Therefore, it becomes difficult to guarantee the quality of the power supply board 202 and the electronic component 220 at the time of manufacturing, and after actually assembling the electronic board 200 as a product, the power of the electronic board 200 is turned on and the electronic board 200 operates normally. Work to confirm whether to do it occurs. If the power of the electronic board 200 is turned on when the electronic component 220 is short-circuited by the scattered solder 205A, the power supply board 202 and the electronic component 220 may be damaged.

本願は、上記の課題に鑑みてなされたものであり、基板にピラーをはんだ付けする際、ピラーの周囲へのはんだの飛散を抑制することを目的とする。 The present application has been made in view of the above problems, and an object of the present application is to suppress the scattering of solder around the pillars when soldering the pillars to the substrate.

本願の一観点によれば、第１基板と、前記第１基板を貫通するスルーホールと、一端に凸部を有し、かつ、前記凸部の周囲に凹部を有するピラーと、前記スルーホールと前記凸部とを接合するはんだと、を備え、前記スルーホールの第１内周面と前記凸部の第１外周面とが離間した状態で前記凸部の一部が前記スルーホール内に挿し込まれた状態にあり、前記凹部が前記スルーホールの外側に配置されている、基板が提供される。 According to one aspect of the present application, a first substrate, a through hole penetrating the first substrate, a pillar having a convex portion at one end and a concave portion around the convex portion, and the through hole. A part of the convex portion is inserted into the through hole with a solder for joining the convex portion and a state in which the first inner peripheral surface of the through hole and the first outer peripheral surface of the convex portion are separated from each other. A substrate is provided that is in a recessed state and the recess is located outside the through hole.

本願によれば、基板にピラーをはんだ付けする際、ピラーの周囲へのはんだの飛散を抑制することができる。 According to the present application, when the pillars are soldered to the substrate, it is possible to suppress the scattering of the solder around the pillars.

図１は、電子基板の断面図である。FIG. 1 is a cross-sectional view of an electronic substrate. 図２は、電子基板の断面図である。FIG. 2 is a cross-sectional view of the electronic substrate. 図３の（Ａ）及び（Ｂ）は、ピラーの一例の外観図であり、図３の（Ｃ）は、ピラーの一例の断面図である。3A and 3B are external views of an example of a pillar, and FIG. 3C is a cross-sectional view of an example of a pillar. 図４は、電源基板及びピラーの拡大断面図である。FIG. 4 is an enlarged cross-sectional view of the power supply board and pillars. 図５は、電源基板にピラーをＤＩＰ方式ではんだ付けする工程を示す図である。FIG. 5 is a diagram showing a process of soldering pillars to a power supply board by a DIP method. 図６は、電源基板にピラーをＤＩＰ方式ではんだ付けする工程を示す図である。FIG. 6 is a diagram showing a process of soldering pillars to a power supply board by a DIP method. 図７は、電源基板にピラーをＤＩＰ方式ではんだ付けする工程を示す図である。FIG. 7 is a diagram showing a process of soldering pillars to a power supply board by a DIP method. 図８は、電源基板にピラーをＤＩＰ方式ではんだ付けする工程を示す図である。FIG. 8 is a diagram showing a process of soldering pillars to a power supply board by a DIP method. 図９の（Ａ）及び（Ｂ）は、ピラーの一例の外観図である。9 (A) and 9 (B) are external views of an example of a pillar. 図１０は、ピラーの一例の断面図である。FIG. 10 is a cross-sectional view of an example of a pillar. 図１１は、ピラーの一例の斜視図である。FIG. 11 is a perspective view of an example of a pillar. 図１２の（Ａ）及び（Ｂ）は、ピラーの一例の外観図である。(A) and (B) of FIG. 12 are external views of an example of a pillar. 図１３は、ピラーの一例の断面図である。FIG. 13 is a cross-sectional view of an example of a pillar. 図１４は、ピラーの一例の斜視図である。FIG. 14 is a perspective view of an example of a pillar. 図１５は、基板に電子部品をＤＩＰ方式ではんだ付けする場合の説明図である。FIG. 15 is an explanatory diagram when electronic components are soldered to a substrate by the DIP method. 図１６は、基板に電子部品をＤＩＰ方式ではんだ付けする場合の説明図である。FIG. 16 is an explanatory diagram when electronic components are soldered to a substrate by the DIP method. 図１７は、基板に電子部品をＤＩＰ方式ではんだ付けする場合の説明図である。FIG. 17 is an explanatory diagram when electronic components are soldered to a substrate by the DIP method. 図１８は、基板に電子部品をＤＩＰ方式ではんだ付けする場合の説明図である。FIG. 18 is an explanatory diagram when electronic components are soldered to a substrate by the DIP method. 図１９は、基板に電子部品をＤＩＰ方式ではんだ付けする場合の説明図である。FIG. 19 is an explanatory diagram when electronic components are soldered to a substrate by the DIP method. 図２０は、メインボード及び電源基板にピラーをはんだ付けする場合の説明図である。FIG. 20 is an explanatory view when the pillars are soldered to the main board and the power supply board. 図２１は、メインボード及び電源基板にピラーをはんだ付けする場合の説明図である。FIG. 21 is an explanatory view when the pillars are soldered to the main board and the power supply board. 図２２は、メインボード及び電源基板にピラーをはんだ付けする場合の説明図である。FIG. 22 is an explanatory view when the pillars are soldered to the main board and the power supply board. 図２３は、メインボード及び電源基板にピラーをはんだ付けする場合の説明図である。FIG. 23 is an explanatory view when the pillars are soldered to the main board and the power supply board. 図２４は、メインボード及び電源基板にピラーをはんだ付けする場合の説明図である。FIG. 24 is an explanatory view when the pillars are soldered to the main board and the power supply board. 図２５は、メインボード及び電源基板にピラーをはんだ付けする場合の説明図である。FIG. 25 is an explanatory view when the pillars are soldered to the main board and the power supply board.

以下、図面を参照して、実施形態を詳細に説明する。以下の各実施形態の構成は例示であり、本発明は、各実施形態の構成に限定されない。 Hereinafter, embodiments will be described in detail with reference to the drawings. The configuration of each of the following embodiments is an example, and the present invention is not limited to the configuration of each embodiment.

〈第１実施形態〉
第１実施形態について説明する。図１及び図２は、電子基板（電子機器）１の断面図である。電子基板１は、メインボート（マザーボード）２と、電源基板３と、メインボード２と電源基板３との間に配置された複数のピラー４とを備える。メインボード２は、例えば、複数の樹脂層によって形成されている。メインボード２は、上面（第１面）及び上面の反対側の下面（第２面）を有する。メインボード２の上面に電子部品１１が実装されている。電子部品１１は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサで
ある。メインボード２の上面に半田ボール（図示せず）を設置し、電子部品１１の回路面に形成された電極（図示せず）に半田ボールを接合することにより、電子部品１１をメインボード２に実装してもよい。メインボード２の下面に複数の電子部品１２がはんだ付けにより実装されている。電子部品１２は、例えば、コンデンサ、抵抗器等である。電子基板１は、基板の一例である。 <First Embodiment>
The first embodiment will be described. 1 and 2 are cross-sectional views of an electronic substrate (electronic device) 1. The electronic board 1 includes a main boat (motherboard) 2, a power supply board 3, and a plurality of pillars 4 arranged between the main board 2 and the power supply board 3. The main board 2 is formed of, for example, a plurality of resin layers. The main board 2 has an upper surface (first surface) and a lower surface (second surface) opposite the upper surface. The electronic component 11 is mounted on the upper surface of the main board 2. The electronic component 11 is, for example, a processor such as a CPU (Central Processing Unit). By installing a solder ball (not shown) on the upper surface of the main board 2 and joining the solder ball to an electrode (not shown) formed on the circuit surface of the electronic component 11, the electronic component 11 is attached to the main board 2. It may be implemented. A plurality of electronic components 12 are mounted on the lower surface of the main board 2 by soldering. The electronic component 12 is, for example, a capacitor, a resistor, or the like. The electronic substrate 1 is an example of a substrate.

表面実装技術により、複数のピラー４がメインボード２の下面に実装されている。メインボード２とピラー４との間にはんだ５が形成されている。メインボード２の内部に形成されたスルーホール（図示せず）及びはんだ５を介して、電子部品１１がピラー４に電気的に接続されている。メインボード２のスルーホールは、メインボード２を貫通する孔と
、メインボード２を貫通する孔の側壁に形成された銅めっきとを有する。スルーホールは、貫通ビアとも呼ばれる。例えば、ドリル加工、レーザー又はドライエッチング等により、メインボード２に孔を形成し、例えば、無電解めっき法及び電気めっき法により、メインボード２の孔の側壁に銅めっきを形成する。ピラー４は、導電性を有する導体であり、例えば、銅（Ｃｕ）を用いて形成されている。 A plurality of pillars 4 are mounted on the lower surface of the main board 2 by the surface mounting technique. Solder 5 is formed between the main board 2 and the pillar 4. The electronic component 11 is electrically connected to the pillar 4 via a through hole (not shown) and a solder 5 formed inside the main board 2. The through hole of the main board 2 has a hole penetrating the main board 2 and a copper plating formed on the side wall of the hole penetrating the main board 2. Through holes are also called through vias. For example, holes are formed in the main board 2 by drilling, laser or dry etching, and copper plating is formed on the side walls of the holes in the main board 2 by, for example, electroless plating and electroplating. The pillar 4 is a conductive conductor, and is formed of, for example, copper (Cu).

電源基板３は、メインボード２の下面から離れた位置に配置され、電子部品１３を有する。電源基板３は、上面（第１面）及び上面の反対側の下面（第２面）を有する。電子部品１３は、電源基板３の上面にはんだ付けにより実装されている。電源基板３の上面は、メインボード２の下面と向かい合っている。複数の電子部品１３が、電源基板３に実装されてもよい。複数の電源装置１４が、電源基板３の下面に実装されている。電源装置１４は、例えば、ＤＣ／ＤＣコンバータである。電源装置１４は、電源基板３の上面に実装されてもよい。電子部品１１と電源装置１４とが電気的に接続されており、複数のピラー４を介して、電源装置１４から電子部品１１に電力（電源）が供給される。例えば、電源装置１４は、外部電源から供給される電圧を、電子部品１１用の電圧まで下げて、電子部品１１に電力を供給する。 The power supply board 3 is arranged at a position away from the lower surface of the main board 2 and has an electronic component 13. The power supply board 3 has an upper surface (first surface) and a lower surface (second surface) opposite to the upper surface. The electronic component 13 is mounted on the upper surface of the power supply board 3 by soldering. The upper surface of the power supply board 3 faces the lower surface of the main board 2. A plurality of electronic components 13 may be mounted on the power supply board 3. A plurality of power supply devices 14 are mounted on the lower surface of the power supply board 3. The power supply device 14 is, for example, a DC / DC converter. The power supply device 14 may be mounted on the upper surface of the power supply board 3. The electronic component 11 and the power supply device 14 are electrically connected to each other, and electric power (power supply) is supplied from the power supply device 14 to the electronic component 11 via a plurality of pillars 4. For example, the power supply device 14 lowers the voltage supplied from the external power supply to the voltage for the electronic component 11 and supplies the electric power to the electronic component 11.

電源基板３は、複数の樹脂層によって形成された基材と、電源基板３の基材を貫通する複数のスルーホール３１とを有する。スルーホール３１は、電子基板３を貫通する孔と、電子基板３を貫通する孔の側壁に形成された銅めっきとを有する。スルーホール３１は、貫通ビアとも呼ばれる。例えば、ドリル加工、レーザー又はドライエッチング等により、電源基板３に孔を形成し、例えば、無電解めっき法及び電気めっき法により、電源基板３の孔の側壁に銅めっきを形成する。ピラー４の一端（先端）が電源基板３のスルーホール３１内に挿し込まれている。電源基板３にピラー４がＤＩＰ方式ではんだ付けされている。電源基板３のスルーホール３１内にはんだ６が形成されている。ピラー４の他端（基端）にメインボード２がはんだ付けされている。電源基板３は、第１基板の一例である。メインボード２は、第２基板の一例である。 The power supply board 3 has a base material formed of a plurality of resin layers and a plurality of through holes 31 penetrating the base material of the power supply board 3. The through hole 31 has a hole penetrating the electronic substrate 3 and a copper plating formed on the side wall of the hole penetrating the electronic substrate 3. The through hole 31 is also called a through via. For example, holes are formed in the power supply substrate 3 by drilling, laser or dry etching, and copper plating is formed on the side walls of the holes in the power supply substrate 3 by, for example, electroless plating and electroplating. One end (tip) of the pillar 4 is inserted into the through hole 31 of the power supply board 3. The pillar 4 is soldered to the power supply board 3 by the DIP method. Solder 6 is formed in the through hole 31 of the power supply board 3. The main board 2 is soldered to the other end (base end) of the pillar 4. The power supply board 3 is an example of the first board. The main board 2 is an example of the second board.

メインボード２と電源基板３との間にボルスタープレート７が配置されている。ボルスタープレート７は、メインボード２や電源基板３の歪を抑制するために、メインボード２及び電源基板３に取り付けられる金属板である。ボルスタープレート７は、ネジ２１によってメインボード２に固定され、ネジ２２によって電源基板３に固定されている。メインボード２とボルスタープレート７との間に絶縁シート２３が設けられている。 A bolster plate 7 is arranged between the main board 2 and the power supply board 3. The bolster plate 7 is a metal plate attached to the main board 2 and the power supply board 3 in order to suppress distortion of the main board 2 and the power supply board 3. The bolster plate 7 is fixed to the main board 2 by screws 21 and fixed to the power supply board 3 by screws 22. An insulating sheet 23 is provided between the main board 2 and the bolster plate 7.

図３の（Ａ）は、ピラー４の一例の外観図であって、ピラー４の側面を示している。図３の（Ｂ）は、ピラー４の一例の外観図であって、ピラー４の底面を示している。図３の（Ｃ）は、ピラー４の一例の断面図であって、図３の（Ａ）の一点鎖線Ａ−Ａに沿った断面を示している。ピラー４は、ピラー４の一端に凸部４１を有すると共に、凸部４１の周囲に凹部４２を有する。凹部４２は、ピラー４の外周に沿って凸部４１の周囲に設けられている。このように、ピラー４の一端が、袋状構造（ザグリ）を有している。図４は、電源基板３及びピラー４の拡大断面図である。電源基板３のスルーホール３１の内周面３２とピラー４の凸部４１の外周面４３とが離間した状態で、ピラー４の凸部４１が電源基板３のスルーホール３１内に挿し込まれた状態にある。ピラー４の凸部４１が、電源基板３の下面から突出している。例えば、ピラー４の凸部４１の中心軸と電源基板３のスルーホール３１の中心軸とが略一致するように、ピラー４の凸部４１が電源基板３のスルーホール３１内に配置されてもよい。内周面３２は、第１内周面の一例である。外周面４３は、第１外周面の一例である。 FIG. 3A is an external view of an example of the pillar 4, showing the side surface of the pillar 4. FIG. 3B is an external view of an example of the pillar 4, showing the bottom surface of the pillar 4. FIG. 3C is a cross-sectional view of an example of the pillar 4, showing a cross section along the alternate long and short dash line AA of FIG. 3A. The pillar 4 has a convex portion 41 at one end of the pillar 4 and a concave portion 42 around the convex portion 41. The concave portion 42 is provided around the convex portion 41 along the outer circumference of the pillar 4. As described above, one end of the pillar 4 has a bag-like structure (counterbore). FIG. 4 is an enlarged cross-sectional view of the power supply board 3 and the pillar 4. The convex portion 41 of the pillar 4 is inserted into the through hole 31 of the power supply board 3 in a state where the inner peripheral surface 32 of the through hole 31 of the power supply board 3 and the outer peripheral surface 43 of the convex portion 41 of the pillar 4 are separated from each other. It is in a state. The convex portion 41 of the pillar 4 projects from the lower surface of the power supply board 3. For example, even if the convex portion 41 of the pillar 4 is arranged in the through hole 31 of the power supply board 3 so that the central axis of the convex portion 41 of the pillar 4 and the central axis of the through hole 31 of the power supply board 3 substantially coincide with each other. Good. The inner peripheral surface 32 is an example of the first inner peripheral surface. The outer peripheral surface 43 is an example of the first outer peripheral surface.

ピラー４の凹部４２は、電源基板３のスルーホール３１内に挿し込まれていない。すなわち、ピラー４の凹部４２は、電源基板３のスルーホール３１の外側に配置されている。
はんだ６が、電源基板３のスルーホール３１とピラー４の凸部４１とを接合している。詳細には、はんだ６が、電源基板３のスルーホール３１の銅めっきとピラー４の凸部４１とを接合している。はんだ６がピラー４の凸部４１を覆うと共に、はんだ６がピラー４の凹部４２内の空間４４に入り込んでいる。はんだ６が、電源基板３の上面の一部及び下面の一部を覆っている。また、飛散したはんだ６（以下、飛散はんだ６Ａと表記する）がピラー４の凹部４２内の空間４４に形成されている。 The recess 42 of the pillar 4 is not inserted into the through hole 31 of the power supply board 3. That is, the recess 42 of the pillar 4 is arranged outside the through hole 31 of the power supply board 3.
The solder 6 joins the through hole 31 of the power supply board 3 and the convex portion 41 of the pillar 4. Specifically, the solder 6 joins the copper plating of the through hole 31 of the power supply board 3 and the convex portion 41 of the pillar 4. The solder 6 covers the convex portion 41 of the pillar 4, and the solder 6 has entered the space 44 in the concave portion 42 of the pillar 4. The solder 6 covers a part of the upper surface and a part of the lower surface of the power supply board 3. Further, the scattered solder 6 (hereinafter, referred to as scattered solder 6A) is formed in the space 44 in the recess 42 of the pillar 4.

ピラー４の凹部４２は、底面４５と、底面４５に連続する内周面４６及び内周面４６の反対側の外周面４７を含む外周壁４８とを有する。凹部４２の外周壁４８が、電源基板３に接触していてもよい。また、電源基板３と凹部４２の外周壁４８との間に隙間が設けられていてもよい。凸部４１の外周面４３と外周壁４８の内周面４６との間の距離が、凸部４１の外周面４３とスルーホール３１の内周面３２との間の距離よりも大きい。したがって、スルーホール３１の内周面３２と外周壁４８の内周面４６との間に段差が形成されている。スルーホール３１の内周面３２と外周壁４８の内周面４６との間に段差が形成されることにより、はんだ６が電源基板３の上面の一部を覆っている。電源基板３の上面側にはんだ６のフィレット６Ｂが形成されることにより、電源基板３とピラー４との接続強度が向上する。また、電源基板３の下面側にはんだ６のフィレット６Ｃが形成されることにより、電源基板３とピラー４との接続強度が向上する。内周面４６は、第２内周面の一例である。外周面４７は、第２外周面の一例である。 The recess 42 of the pillar 4 has a bottom surface 45 and an outer peripheral wall 48 including an inner peripheral surface 46 continuous with the bottom surface 45 and an outer peripheral surface 47 on the opposite side of the inner peripheral surface 46. The outer peripheral wall 48 of the recess 42 may be in contact with the power supply board 3. Further, a gap may be provided between the power supply board 3 and the outer peripheral wall 48 of the recess 42. The distance between the outer peripheral surface 43 of the convex portion 41 and the inner peripheral surface 46 of the outer peripheral wall 48 is larger than the distance between the outer peripheral surface 43 of the convex portion 41 and the inner peripheral surface 32 of the through hole 31. Therefore, a step is formed between the inner peripheral surface 32 of the through hole 31 and the inner peripheral surface 46 of the outer peripheral wall 48. A step is formed between the inner peripheral surface 32 of the through hole 31 and the inner peripheral surface 46 of the outer peripheral wall 48, so that the solder 6 covers a part of the upper surface of the power supply board 3. By forming the fillet 6B of the solder 6 on the upper surface side of the power supply board 3, the connection strength between the power supply board 3 and the pillar 4 is improved. Further, by forming the fillet 6C of the solder 6 on the lower surface side of the power supply board 3, the connection strength between the power supply board 3 and the pillar 4 is improved. The inner peripheral surface 46 is an example of the second inner peripheral surface. The outer peripheral surface 47 is an example of the second outer peripheral surface.

図５〜図８を参照して、電源基板３にピラー４をＤＩＰ方式ではんだ付けする工程について説明する。図５に示すように、はんだ槽６１内にはんだ６を充填した後、ピラー４の凸部４１にフラックス６２を塗布する。はんだ槽６１内のはんだ６は、噴流はんだである。次に、図６に示すように、ピラー４の凸部４１をはんだ槽６１内のはんだ６に浸すことにより、はんだ６が電源基板３のスルーホール３１に入り込む。 The process of soldering the pillar 4 to the power supply board 3 by the DIP method will be described with reference to FIGS. 5 to 8. As shown in FIG. 5, after filling the solder tank 61 with the solder 6, the flux 62 is applied to the convex portion 41 of the pillar 4. The solder 6 in the solder tank 61 is jet solder. Next, as shown in FIG. 6, by immersing the convex portion 41 of the pillar 4 in the solder 6 in the solder tank 61, the solder 6 enters the through hole 31 of the power supply board 3.

図７に示すように、はんだ６が電源基板３のスルーホール３１を通り抜けて、ピラー４の凹部４２内の空間４４にはんだ６が到達する。ピラー４の凹部４２内の空間４４にはんだ６が流れ込む際に、はんだ６が飛散することにより、ピラー４の凹部４２内の空間４４に飛散はんだ６Ａが形成される。ピラー４の凹部４２内の空間４４は、電源基板３のスルーホール３１内の空間よりも広いため、ピラー４の凹部４２内の空間４４にはんだ６が流れ込む際に、はんだ６の流路が急激に拡大する。したがって、ピラー４の凹部４２内の圧力が電源基板３のスルーホール３１内の圧力よりも低下している。ピラー４の凹部４２内の圧力が電源基板３のスルーホール３１内の圧力よりも低下しているので、ピラー４の凹部４２内の空間４４にはんだ６が流れ込む際に、フラックス６２の溶剤がはんだ６の熱により気化し、ピラー４の凹部４２内の空間４４においてはんだ６の飛散が発生する。 As shown in FIG. 7, the solder 6 passes through the through hole 31 of the power supply board 3 and reaches the space 44 in the recess 42 of the pillar 4. When the solder 6 flows into the space 44 in the recess 42 of the pillar 4, the solder 6 scatters, so that the scattered solder 6A is formed in the space 44 in the recess 42 of the pillar 4. Since the space 44 in the recess 42 of the pillar 4 is wider than the space in the through hole 31 of the power supply board 3, when the solder 6 flows into the space 44 in the recess 42 of the pillar 4, the flow path of the solder 6 suddenly flows. Expand to. Therefore, the pressure in the recess 42 of the pillar 4 is lower than the pressure in the through hole 31 of the power supply board 3. Since the pressure in the recess 42 of the pillar 4 is lower than the pressure in the through hole 31 of the power supply board 3, when the solder 6 flows into the space 44 in the recess 42 of the pillar 4, the solvent of the flux 62 is soldered. It is vaporized by the heat of 6 and the solder 6 is scattered in the space 44 in the recess 42 of the pillar 4.

図８に示すように、ピラー４の凹部４２内の空間４４に飛散はんだ６Ａが形成されるため、ピラー４の周囲へのはんだ６の飛散が抑制される。このように、はんだ６の飛散場所をピラー４の凹部４２内に確保することで、はんだ６の飛散場所を制御することができる。その結果、飛散はんだ６Ａによってピラー４と電子部品１３とが接続されることが回避され、電子部品１３等のショートが抑制される。例えば、メインボード２と電源基板３との間の距離が短い場合や、メインボード２と電源基板３との間にボルスタープレート７が配置されている場合、電源基板３とピラー４との接続部分を目視で確認することが難しい。第１実施形態に係る電子基板１によれば、電源基板３とピラー４との接続部分を目視で確認することが難しい場合であっても、電子部品１３等のショートが抑制される。したがって、製造時の電源基板３や電子部品１３等の品質が向上する。また、電源基板３とピラー４との接続部分の目視確認を省くことができると共に、飛散はんだ６Ａの除去処理を省くことができる。電源基板３の上面側にはんだ６のフィレット６Ｂが形成され、電源基板３の下面側にはんだ６のフィレット６Ｃが形成されているため、電源基板３とピラー４と
の接続強度が向上している。 As shown in FIG. 8, since the scattered solder 6A is formed in the space 44 in the recess 42 of the pillar 4, the scattering of the solder 6 around the pillar 4 is suppressed. In this way, by securing the scattering location of the solder 6 in the recess 42 of the pillar 4, the scattering location of the solder 6 can be controlled. As a result, it is avoided that the pillar 4 and the electronic component 13 are connected by the scattered solder 6A, and a short circuit of the electronic component 13 and the like is suppressed. For example, when the distance between the main board 2 and the power supply board 3 is short, or when the bolster plate 7 is arranged between the main board 2 and the power supply board 3, the connection portion between the power supply board 3 and the pillar 4 Is difficult to visually confirm. According to the electronic board 1 according to the first embodiment, even if it is difficult to visually confirm the connection portion between the power supply board 3 and the pillar 4, a short circuit of the electronic component 13 or the like is suppressed. Therefore, the quality of the power supply board 3 and the electronic component 13 at the time of manufacturing is improved. Further, it is possible to omit the visual confirmation of the connection portion between the power supply board 3 and the pillar 4, and it is possible to omit the removal process of the scattered solder 6A. Since the fillet 6B of the solder 6 is formed on the upper surface side of the power supply board 3 and the fillet 6C of the solder 6 is formed on the lower surface side of the power supply board 3, the connection strength between the power supply board 3 and the pillar 4 is improved. ..

〈第２実施形態〉
第２実施形態について説明する。第２実施形態において、第１実施形態と同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。図９の（Ａ）は、ピラー４の一例の外観図であって、ピラー４の側面を示している。図９の（Ｂ）は、ピラー４の一例の外観図であって、ピラー４の底面を示している。図１０は、ピラー４の一例の断面図であって、図９の（Ａ）の一点鎖線Ｂ−Ｂに沿った断面を示している。図１１は、ピラー４の一例の斜視図である。ピラー４の凹部４２は、底面４５と、底面４５に連続する内周面４６及び内周面４６の反対側の外周面４７を含む外周壁４８とを有する。凹部４２の外周壁４８は、内周面４６及び外周面４７に連続する上面４９と、上面４９に形成され、ピラー４の外周に沿って延伸する溝部５０とを有する。外周壁４８の上面４９は、ピラー４の一端と同一方向を向いている。 <Second Embodiment>
The second embodiment will be described. In the second embodiment, the same components as those in the first embodiment are designated by the same reference numerals as those in the first embodiment, and the description thereof will be omitted. FIG. 9A is an external view of an example of the pillar 4, showing the side surface of the pillar 4. FIG. 9B is an external view of an example of the pillar 4, showing the bottom surface of the pillar 4. FIG. 10 is a cross-sectional view of an example of the pillar 4, showing a cross section along the alternate long and short dash line BB of FIG. 9A. FIG. 11 is a perspective view of an example of the pillar 4. The recess 42 of the pillar 4 has a bottom surface 45 and an outer peripheral wall 48 including an inner peripheral surface 46 continuous with the bottom surface 45 and an outer peripheral surface 47 on the opposite side of the inner peripheral surface 46. The outer peripheral wall 48 of the recess 42 has an upper surface 49 continuous with the inner peripheral surface 46 and the outer peripheral surface 47, and a groove portion 50 formed on the upper surface 49 and extending along the outer periphery of the pillar 4. The upper surface 49 of the outer peripheral wall 48 faces in the same direction as one end of the pillar 4.

図９〜図１１に示すピラー４の構成例では、外周壁４８の上面４９から溝部５０の底面までの深さ（高さ）は、外周壁４８の上面４９から凹部４２の底面４５までの深さ（高さ）よりも浅い（低い）。図９〜図１１に示すピラー４の構成例に限定されず、外周壁４８の上面４９から溝部５０の底面までの深さ（高さ）が、外周壁４８の上面４９から凹部４２の底面４５までの深さと一致してもよい。また、外周壁４８の上面４９から溝部５０の底面までの深さが、外周壁４８の上面４９から凹部４２の底面４５までの深さよりも深くてもよい。 In the configuration example of the pillar 4 shown in FIGS. 9 to 11, the depth (height) from the upper surface 49 of the outer peripheral wall 48 to the bottom surface of the groove 50 is the depth from the upper surface 49 of the outer peripheral wall 48 to the bottom surface 45 of the recess 42. Shallow (lower) than sa (height). Not limited to the configuration example of the pillar 4 shown in FIGS. 9 to 11, the depth (height) from the upper surface 49 of the outer peripheral wall 48 to the bottom surface of the groove 50 is the bottom surface 45 of the recess 42 from the upper surface 49 of the outer peripheral wall 48. May match the depth to. Further, the depth from the upper surface 49 of the outer peripheral wall 48 to the bottom surface of the groove 50 may be deeper than the depth from the upper surface 49 of the outer peripheral wall 48 to the bottom surface 45 of the recess 42.

凹部４２の外周壁４８の上面４９に溝部５０を形成することにより、電源基板３と凹部４２の外周壁４８との間に設けられた隙間を空気が通り易くなる。したがって、電源基板３にピラー４をはんだ付けする際、はんだ６が電源基板３のスルーホール３１を通り抜け易くなると共に、凹部４２内の空間４４にはんだ６が流れ込み易くなる。これにより、電源基板３に対するピラー４のはんだ付けが容易になる。 By forming the groove 50 on the upper surface 49 of the outer peripheral wall 48 of the recess 42, air can easily pass through the gap provided between the power supply board 3 and the outer wall 48 of the recess 42. Therefore, when the pillar 4 is soldered to the power supply board 3, the solder 6 easily passes through the through hole 31 of the power supply board 3, and the solder 6 easily flows into the space 44 in the recess 42. This facilitates soldering of the pillars 4 to the power supply board 3.

〈第３実施形態〉
第３実施形態について説明する。第３実施形態において、第１実施形態と同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。図１２の（Ａ）は、ピラー４の一例の外観図であって、ピラー４の側面を示している。図１２の（Ｂ）は、ピラー４の一例の外観図であって、ピラー４の底面を示している。図１３は、ピラー４の一例の断面図であって、図１２の（Ａ）の一点鎖線Ｃ−Ｃに沿った断面を示している。図１４は、ピラー４の一例の斜視図である。ピラー４の凹部４２は、底面４５と、底面４５に連続する内周面４６及び内周面４６の反対側の外周面４７を含む外周壁４８とを有する。凹部４２の外周壁４８は、内周面４６及び外周面４７に連続する上面４９と、上面４９に形成され、内周面４６から外周面４７まで達する溝部５１とを有する。 <Third Embodiment>
A third embodiment will be described. In the third embodiment, the same components as those in the first embodiment are designated by the same reference numerals as those in the first embodiment, and the description thereof will be omitted. FIG. 12A is an external view of an example of the pillar 4, showing the side surface of the pillar 4. FIG. 12B is an external view of an example of the pillar 4, showing the bottom surface of the pillar 4. FIG. 13 is a cross-sectional view of an example of the pillar 4, showing a cross section along the alternate long and short dash line CC of FIG. 12 (A). FIG. 14 is a perspective view of an example of the pillar 4. The recess 42 of the pillar 4 has a bottom surface 45 and an outer peripheral wall 48 including an inner peripheral surface 46 continuous with the bottom surface 45 and an outer peripheral surface 47 on the opposite side of the inner peripheral surface 46. The outer peripheral wall 48 of the recess 42 has an upper surface 49 continuous with the inner peripheral surface 46 and the outer peripheral surface 47, and a groove 51 formed on the upper surface 49 and extending from the inner peripheral surface 46 to the outer peripheral surface 47.

図１２〜図１４に示すピラー４の構成例では、複数の溝部５１が、外周壁４８の上面４９に形成されている。図１２〜図１４に示すピラー４の構成例に限定されず、一つの溝部５１が、外周壁４８の上面４９に形成されていてもよい。図１２〜図１４に示すピラー４の構成例では、外周壁４８の上面４９から溝部５１の底面までの深さ（高さ）は、外周壁４８の上面４９から凹部４２の底面４５までの深さ（高さ）よりも浅い（低い）。図１２〜図１４に示すピラー４の構成例に限定されず、外周壁４８の上面４９から溝部５１の底面までの深さ（高さ）が、外周壁４８の上面４９から凹部４２の底面４５までの深さと一致してもよい。また、外周壁４８の上面４９から溝部５１の底面までの深さが、外周壁４８の上面４９から凹部４２の底面４５までの深さよりも深くてもよい。 In the configuration example of the pillar 4 shown in FIGS. 12 to 14, a plurality of groove portions 51 are formed on the upper surface 49 of the outer peripheral wall 48. The configuration of the pillar 4 shown in FIGS. 12 to 14 is not limited to that, and one groove 51 may be formed on the upper surface 49 of the outer peripheral wall 48. In the configuration example of the pillar 4 shown in FIGS. 12 to 14, the depth (height) from the upper surface 49 of the outer peripheral wall 48 to the bottom surface of the groove 51 is the depth from the upper surface 49 of the outer peripheral wall 48 to the bottom surface 45 of the recess 42. Shallow (lower) than sa (height). The depth (height) from the upper surface 49 of the outer peripheral wall 48 to the bottom surface of the groove 51 is not limited to the configuration example of the pillar 4 shown in FIGS. 12 to 14, and the depth (height) from the upper surface 49 of the outer peripheral wall 48 to the bottom surface 45 of the recess 42 May match the depth to. Further, the depth from the upper surface 49 of the outer peripheral wall 48 to the bottom surface of the groove 51 may be deeper than the depth from the upper surface 49 of the outer peripheral wall 48 to the bottom surface 45 of the recess 42.

凹部４２の外周壁４８の上面４９に溝部５１を形成することにより、電源基板３と凹部
４２の外周壁４８との間に設けられた隙間を空気が通り易くなると共に、溝部５１を空気が通る。また、凹部４２の外周壁４８が、電源基板３に接触している場合、溝部５１を空気が通る。したがって、電源基板３にピラー４をはんだ付けする際、はんだ６が電源基板３のスルーホール３１を通り抜け易くなると共に、凹部４２内の空間４４にはんだ６が流れ込み易くなる。これにより、電源基板３に対するピラー４のはんだ付けが容易になる。 By forming the groove 51 on the upper surface 49 of the outer peripheral wall 48 of the recess 42, air can easily pass through the gap provided between the power supply board 3 and the outer wall 48 of the recess 42, and air can pass through the groove 51. .. Further, when the outer peripheral wall 48 of the recess 42 is in contact with the power supply board 3, air passes through the groove 51. Therefore, when the pillar 4 is soldered to the power supply board 3, the solder 6 easily passes through the through hole 31 of the power supply board 3, and the solder 6 easily flows into the space 44 in the recess 42. This facilitates soldering of the pillars 4 to the power supply board 3.

１電子機器
２メインボード
３電源基板
４ピラー
５、６はんだ
７ボルスタープレート
１１、１２、１３電子部品
１４電源装置
３１スルーホール
４１凸部
４２凹部
５０、５１溝部 1 Electronic equipment 2 Main board 3 Power supply board 4 Pillars 5, 6 Solder 7 Bolster plates 11, 12, 13 Electronic components 14 Power supply equipment 31 Through holes 41 Convex parts 42 Convex parts 50, 51 Grooves

Claims

1st board and
Through holes penetrating the first substrate and
A pillar having a convex portion at one end and a concave portion around the convex portion,
Solder that joins the through hole and the convex portion,
A second substrate soldered to the other end of the pillar,
With
A part of the convex portion is inserted into the through hole in a state where the first inner peripheral surface of the through hole and the first outer peripheral surface of the convex portion are separated from each other.
The recess is arranged outside the through hole and
The recess has a bottom surface and an outer peripheral wall including a second inner peripheral surface continuous with the bottom surface and a second outer peripheral surface on the opposite side of the second inner peripheral surface.
The distance between the first outer peripheral surface of the convex portion and the second inner peripheral surface of the outer peripheral wall is between the first outer peripheral surface of the convex portion and the first inner peripheral surface of the through hole. Greater than the distance of
The outer peripheral wall is a substrate having an upper surface continuous with the second inner peripheral surface and the second outer peripheral surface, and a groove portion formed on the upper surface and extending along the outer peripheral surface of the pillar .