JP6756197B2 - 誘電体膜の成膜方法 - Google Patents

誘電体膜の成膜方法 Download PDF

Info

Publication number
JP6756197B2
JP6756197B2 JP2016171773A JP2016171773A JP6756197B2 JP 6756197 B2 JP6756197 B2 JP 6756197B2 JP 2016171773 A JP2016171773 A JP 2016171773A JP 2016171773 A JP2016171773 A JP 2016171773A JP 6756197 B2 JP6756197 B2 JP 6756197B2
Authority
JP
Japan
Prior art keywords
film
dielectric film
forming
dielectric
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016171773A
Other languages
English (en)
Other versions
JP2018035425A (ja
Inventor
智子 上野
智子 上野
吉岡 尚規
尚規 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2016171773A priority Critical patent/JP6756197B2/ja
Publication of JP2018035425A publication Critical patent/JP2018035425A/ja
Application granted granted Critical
Publication of JP6756197B2 publication Critical patent/JP6756197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Elements Other Than Lenses (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、誘電体膜の成膜方法に係り、特に誘電体多層膜の成膜方法に関する。
軽量化や光学特性の向上などのために、樹脂基板の表面に金属膜を形成し、この金属膜を誘電体膜で覆った製品が製造されている。例えば、プロジェクターからの映像を反射させて映写面に投影するミラーなどに、樹脂基板に形成された金属膜を覆って増反射膜が配置された構造が使用されている。この増反射膜には、高屈折率の誘電体膜と低屈折率の誘電体膜を交互に積層した構造が用いられる。増反射膜は、スパッタリング法や蒸着法などの真空成膜法で形成されるのが一般的である(例えば、特許文献1参照。)。
増反射膜を構成する誘電体膜は、成膜装置の内部に残留する水分(以下において「残留水分」という。)や酸素の影響を受けやすく、残留水分や酸素が誘電体膜に取り込まれることにより、誘電体膜の屈折率や成膜速度が低下する。特に、高屈折率の誘電体膜においてその影響が大きい。高屈折率の誘電体膜の屈折率が低下すると、低屈折率の誘電体膜との屈折率の差が小さくなるため、増反射膜としての光学設計上、高屈折率の誘電体膜の膜厚を厚くする必要が生じる。その結果、成膜工程のタクトタイムの増大や原料ガスの使用量の増加といった成膜コストの上昇を招いてしまう。
このため、成膜装置の内部の残留ガスを低減するために、1×10-4〜10-5Paまで真空排気してから成膜を行う方法が用いられている。
特開平07−281013号公報
しかしながら、1×10-4〜10-5Paまで真空排気するには時間がかかる。特に、樹脂基板を用いる場合には、吸湿しやすい樹脂基板から水分が放出されるため、シリコン基板やガラス基板を用いる場合よりも真空排気に時間がかかる。残留ガスに関しては、吸着係数の大きい水分が最後まで成膜装置の内部に残留するため、真空排気だけで数時間を要する。このため、高屈折率の誘電体膜の形成において、成膜時間が増大するという問題があった。
上記問題点に鑑み、本発明は、屈折率の低下及び成膜速度の低下を抑制しつつ、成膜時間の増大が抑制された誘電体膜の成膜方法を提供することを目的とする。
本発明の一態様によれば、チャンバーの内部の残留水分を消費する過程を含む第1の成膜方法によって、前記チャンバーの内部で第1の屈折率の第1誘電体膜を形成する第1の成膜処理と、前記第1の成膜方法と異なる第2の成膜方法によって、前記第1の屈折率よりも高い第2の屈折率の第2誘電体膜を、前記チャンバーの内部で前記第1の成膜処理と真空連続で前記第1誘電体膜の上面に形成する第2の成膜処理とを含み、前記チャンバーの内部の到達圧力が0.1〜1Paまで真空排気した後に前記第1の成膜処理を開始することにより、前記第1誘電体膜と前記第2誘電体膜を積層した誘電体多層膜を形成する ことを特徴とする誘電体膜の成膜方法が提供される。
本発明によれば、屈折率の低下及び成膜速度の低下を抑制しつつ、成膜時間の増大が抑制された誘電体膜の成膜方法を提供できる。
本発明の第1の実施形態に係る誘電体膜の成膜方法を説明するためのフローチャートである。 本発明の第1の実施形態に係る誘電体膜の成膜方法により形成される誘電体多層膜の構成を示す模式図である。 本発明の第1の実施形態に係る誘電体膜の成膜方法を説明するための模式図である(その1)。 本発明の第1の実施形態に係る誘電体膜の成膜方法を説明するための模式図である(その2)。 本発明の第1の実施形態に係る誘電体膜の成膜方法を説明するための模式図である(その3)。 本発明の第1の実施形態に係る誘電体膜の成膜方法におけるプレスパッタリングを説明するための模式図である。 本発明の第2の実施形態に係る誘電体膜の成膜方法を説明するためのフローチャートである。 本発明の第2の実施形態に係る誘電体膜の成膜方法により形成される誘電体多層膜の構成を示す模式図である。
図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施形態)
本発明の第1の実施形態に係る誘電体膜の成膜方法は、図1に示すように、チャンバーの内部の残留水分を消費する過程を含む第1の成膜方法によって、第1の屈折率の第1誘電体膜を形成する第1の成膜処理(ステップS1)と、第1の成膜方法と異なる第2の成膜方法によって、第1の屈折率よりも高い第2の屈折率の第2誘電体膜を、第1誘電体膜の上面に形成する第2の成膜処理(ステップS2)とを含む。第1誘電体膜及び第2誘電体膜は、チャンバーの内部で真空連続に形成される。
更に、図1に示す誘電体膜の成膜方法は、第2誘電体膜の上面に第3誘電体膜を形成する第3の成膜処理(ステップS3)を更に含む。第3の成膜処理は、第2の成膜処理と真空連続で行われる。第3誘電体膜は、例えば第1の成膜方法によって形成される。
図2に、図1に示した成膜方法により成膜された誘電体多層膜10の例を示す。第3誘電体膜13は、第2誘電体膜12の酸化を防止するなど、保護膜として機能する。
第1の成膜方法には、例えばプラズマCVD法が好適に使用される。プラズマCVD法では、残留水分がプラズマ化されるため、成膜中の誘電体膜と残留水分が結合しやすい。即ち、成膜中に第1誘電体膜11に残留水分が取り込まれ、チャンバーの内部の水分が除去される。このように、プラズマCVD法ではチャンバーの内部の残留水分が成膜中に多く消費される。
第2の成膜方法には、高い屈折率の誘電体膜を形成できる成膜方法が使用される。例えば、スパッタリング法や真空蒸着法などを、第2の成膜方法に選択可能である。ただし、真空蒸着法では、チャンバーの内部を高真空にする必要があり、タクトタイムの増大を招くおそれがある。このため、スパッタリング法の方がより好ましい。なお、高屈折率の誘電体膜として酸化チタン、酸化ニオブ、酸化タンタルなどが考えられるが、これらの誘電体膜をCVD法で形成することには安全上の問題がある。このため、第2の成膜方法にはスパッタリング法が好適に使用される。第2の成膜方法には、残留水分を消費する過程を含む必要はない。
以下では、第1の成膜処理にプラズマCVD法を使用し、プラズマCVD法よりも高い屈折率の誘電体膜を形成できるスパッタリング法を第2の成膜処理に使用する場合について、例示的に説明する。即ち、図2に示した誘電体多層膜10は、プラズマCVD法によって形成された第1誘電体膜11と、スパッタリング法によって形成された第2誘電体膜12と、プラズマCVD法によって形成された第3誘電体膜13を、この順に積層して形成される。
第2誘電体膜12の屈折率は第1誘電体膜11の屈折率より高く、第1誘電体膜11の屈折率と第3誘電体膜13の屈折率は同等である。例えば、第1誘電体膜11と第3誘電体膜13は、波長550nmの入射光に対する屈折率(以下において、単に「屈折率」という。)が1.4〜1.5程度の誘電体膜である。また、第1誘電体膜11は、屈折率が2.2〜2.3程度の誘電体膜である。
図2に示すように、樹脂基板21上に金属膜22が形成された基体20の上に、金属膜22を覆って誘電体多層膜10が形成されている。樹脂基板21は、例えば、ポリカーボネイト材やアクリル材などを使用可能である。金属膜22は、例えば、アルミニウム(Al)膜である。樹脂基板21の表面に金属膜22を配置することによって、軽量の製品を提供することができる。誘電体多層膜10は、この製品の増反射膜として機能する。
誘電体多層膜10は、例えば図3に示す成膜装置を用いて成膜される。図3に示した成膜装置は、成膜処理がそれぞれ行われる第1の処理領域101と第2の処理領域102が内部に用意されたチャンバー100を有する。後述するように、第1の処理領域101においてプラズマCVD法による第1の成膜処理が行われ、第2の処理領域102においてスパッタリング法による第2の成膜処理が行われる。
2つの処理領域が用意されたチャンバー100を有する成膜装置によれば、それぞれの処理領域における成膜処理を、チャンバー100の内部を大気開放することなく、真空連続で行うことができる。以下に、図3に示した成膜装置によって誘電体多層膜10を成膜する方法を説明する。
樹脂基板21の上に金属膜22を形成した基体20を準備する。次いで、サンプルホルダ200に搭載された基体20を、チャンバー100に格納する。チャンバー100の内部では、基体20を搭載したサンプルホルダ200が、搬送装置130によって第1の処理領域101と第2の処理領域102との間で搬送される。まず、図3に示すように、基体20は第1の処理領域101に配置される。
チャンバー100の内部が0.1〜1Pa程度、例えば0.5Paの到達圧力まで真空排気された後、プラズマCVD法によって、金属膜22を覆うように第1誘電体膜11が形成される。この成膜処理は、図1のステップS1に相当する。成膜開始時の到達圧力が高いため、チャンバー100の内部を真空排気するのに要する時間を数十秒程度と短くすることができる。一般的に、到達圧力が高いほど残留水分が多い。しかし、プラズマCVD法を採用することにより、第1の成膜処理において残留水分が消費される。
第1の処理領域101におけるプラズマCVD法による第1の成膜処理では、第1のガス供給装置113によって、基体20に形成する膜の原料ガスを含むプロセスガス110がチャンバー100の内部に導入される。第1の処理領域101には、基体20と対向するカソード電極112が配置されている。サンプルホルダ200はアノード電極として機能し、交流電源111によってサンプルホルダ200とカソード電極112間に所定の交流電力が供給される。これにより、チャンバー100内の原料ガスを含むプロセスガス110がプラズマ化される。形成されたプラズマに基体20を曝すことにより、基体20の表面に第1誘電体膜11が形成される。このとき、成膜中の第1誘電体膜11と結合することにより、チャンバー100の内部の残留水分が消費され、チャンバー100の内部から残留水分が除去される。その後、排気装置140によって、プロセスガス110がチャンバー100の内部から排気される。
低屈折率の第1誘電体膜11として、例えば、屈折率が1.4〜1.5のSiOC膜が60nm〜80nmの膜厚で形成される。SiOC膜は、ヘキサメチルジシロキサン(HMDSO:O[Si(CH332)ガスを含む原料ガスをプラズマ化して形成可能である。
次いで、基体20を搭載したサンプルホルダ200が、搬送装置130によって第1の処理領域101から搬送され、図4に示すように第2の処理領域102に配置される。第2の処理領域102において、スパッタリング法によって第2誘電体膜12が形成される。この成膜処理は、図1のステップS2に相当する。
第2の処理領域102では、ターゲット123がターゲット電極122上に取り付けられている。ターゲット電極122は高周波(RF)電力或いは直流(DC)電力を供給するスパッタ電源121に接続される。第2のガス供給装置124から、アルゴン(Ar)ガスなどの不活性ガス120がチャンバー100の内部に導入される。スパッタ電源121からターゲット電極122に電力を供給して放電を生じさせ、ターゲット123の表面近傍の気相中にプラズマを形成する。プラズマ中で加速された不活性ガス120の正イオンがターゲット123の表面に衝突し、スパッタリングによりターゲット原子が放出される。ターゲット123の表面から放出された原子は、基体20に成膜した第1誘電体膜11の上面に被着・堆積される。これにより、第1誘電体膜11の上面に第2誘電体膜12が形成される。その後、排気装置140によって、不活性ガス120がチャンバー100の内部から排気される。
高屈折率の第2誘電体膜12の形成には、導電性酸化物ターゲットを用いたDCマグネトロンスパッタリング法が好適に用いられる。例えば、ターゲット123に酸化チタン(TiOx)材を使用して、屈折率が2.2〜2.3のTiOx膜を、膜厚30nm〜50nmで形成する。
次に、基体20を搭載したサンプルホルダ200が、搬送装置130によって第2の処理領域102から搬送され、図5に示すように第1の処理領域101に配置される。そして、第1誘電体膜11の形成と同様にして、プラズマCVD法によって第2誘電体膜12の上面に第3誘電体膜13が形成される。この成膜処理は、図1のステップS3に相当する。例えば、第3誘電体膜13として、屈折率が1.4〜1.5で膜厚10nm程度のSiOC膜を形成する。以上により、図2に示した誘電体多層膜10が形成される。
なお、第2誘電体膜12を形成する直前に、ターゲット123の表面近傍の気相中にプラズマを形成するプレスパッタリングを行うことが好ましい。例えば、ターゲット電極122に供給する電力を、第2誘電体膜12を形成する放電を生じさせる所定の電力まで徐々に上げていく過程で、プレスパッタリングを行う。これにより、ターゲット123の表面酸化層の除去などが行われる。例えば、図6に示すようにサンプルホルダ200が第1の処理領域101から第2の処理領域102に搬送される前に、プレスパッタリングが行われる。
上記に説明した成膜方法では、プラズマCVD法による第1の成膜処理の後に、スパッタリング法による第2の成膜処理が行われる。つまり、高屈折率の第2誘電体膜12を形成する工程の前に、低屈折率の第1誘電体膜11を形成する工程において残留水分が消費される。このため、残留水分が除去されたチャンバー100の内部で、高屈折率の第2誘電体膜を形成することができる。
なお、第1誘電体膜11は、残留水分が結合することにより、屈折率が低下する。このため、第1誘電体膜11と第2誘電体膜12の屈折率の差を大きくすることができる。
通常、成膜処理において、成膜装置の内部で成膜対象物が戴置されるステージや成膜処理に使用される電極に堆積物が付着する。例えば、ロードロック室を備えない図3に示した成膜装置では、成膜処理の後に、基体20の入れ替えのためにチャンバー100の内部が大気開放される。このとき、チャンバー100の内部に付着した堆積物が吸湿し、これが残留水分の供給源になる。
しかし、上記に説明した成膜方法では、高屈折率である第2誘電体膜12を形成する第2の成膜処理の前に、第1誘電体膜11を形成する第1の成膜処理において、ステージや電極に付着した堆積物が吸湿した水分が消費され、内部の残留水分が除去される。このため、第2の成膜処理の期間に第2誘電体膜12が残留水分と結合することが抑制される。したがって、第2誘電体膜12の屈折率は低下しない。このため、光学設計上の観点から第2誘電体膜12の膜厚を厚くする必要がなく、タクトタイムの増加や原料ガスの使用量の増大が生じない。その結果、成膜コストの上昇が抑えられる。
これに対し、残留水分が消費されない場合には、成膜処理による堆積物の増加とともに堆積物に吸湿される水分が増加する。また、ロードロック室を備えた成膜装置においても、樹脂基板から放出される水分が残留水分となり、第2誘電体膜12の屈折率の低下が発生する。
なお、成膜速度を高めることによって誘電体膜と残留水分との結合を抑制する対策が考えられる。しかし、比較的に高い成膜速度で高屈折率の誘電体膜が形成される導電性酸化物ターゲットを用いたDCマグネトロンスパッタリング法であっても、その成膜速度は1nm/秒程度である。この成膜速度では、誘電体膜と残留水分との結合を抑制するには不十分である。
例えば、第1誘電体膜11と第2誘電体膜12の両方をスパッタリング法により形成した比較例の場合、第2誘電体膜12を形成する前に残留水分は消費されない。更に、誘電体膜と残留水分との結合を抑制するほどには、第2誘電体膜12の成膜速度は速くない。このため、第2誘電体膜12の屈折率が低下するなどの問題が生じる。第2誘電体膜12の形成の前に残留水分が消費されない比較例の場合、第2誘電体膜12の屈折率は2.0〜2.1程度と低い。一方、到達圧力を低くする成膜方法によって第2誘電体膜12を形成する場合には、真空排気に要する時間が増え、タクトタイムが増大する。
以上に説明したように、本発明の第1の実施形態に係る成膜方法では、残留水分を消費する第1の成膜方法によって低屈折率の第1誘電体膜11を形成して残留水分を除去した後に、高屈折率の第2誘電体膜12を第2の成膜方法によって真空連続で形成する。これにより、第2誘電体膜12が残留水分と結合することが抑制される。このため、高屈折率の第2誘電体膜12の屈折率の低下及び成膜速度の低下を抑制することができる。その結果、屈折率の低下を補うために第2誘電体膜12を厚く形成する必要がなく、タクトタイムの増大やコストの上昇が抑制された成膜処理を実現できる。更に、第1の成膜処理の成膜開始時におけるチャンバー100の内部の到達圧力が例えば0.1〜1Pa程度と高く、真空排気に要する時間が短い。このため、成膜時間の増大が抑制される。
また、図3などに示したように2つの処理領域が用意されたチャンバー100を有する成膜装置を使用することにより、第1の処理領域101における第1の成膜処理と、第2の処理領域102における第2の成膜処理とを、真空連続で行うことができる。このため、誘電体多層膜10を成膜する一連の工程の途中において、チャンバー100の内部は大気開放されない。つまり、成膜工程の途中でチャンバー100の内部が水分を含んだ大気に曝されることがない。したがって、チャンバー100の内部に付着した堆積物や誘電体膜が、吸湿によって残留水分の供給源になることが防止される。
上記に説明した成膜方法は、ロードロック室を備えず、基体20を入れ替えるたびにチャンバーの内部が大気に曝される成膜装置の場合に、特に有効である。ロードロック室を用いない成膜装置によれば、基体20の入れ替えを短時間で行うことができるため、タクトタイムを短縮することができる。また、ロードロック室を配置しないことにより、成膜装置の製造コストを低減することができる。
ところで、第2の成膜方法にスパッタリング法を使用した場合は、基体20を入れ替えるためにチャンバー100の内部を大気開放する際に、ターゲット123の表面が酸化するなどの問題が生じるおそれがある。特に、第2の成膜処理を行った直後にチャンバー100の内部を大気開放すると、ターゲット123の表面が反応しやすくなっているため、酸化しやすい。このため、チャンバー100の内部を大気開放する直前の成膜処理は、スパッタリング法による成膜処理ではなく、第1の処理領域101における成膜処理であることが好ましい。例えば、第3誘電体膜13を形成する第3の成膜処理を行った後に、チャンバー100の内部を大気開放する。また、第3の成膜処理において、第3誘電体膜13を構成する材料によってターゲット123の表面を被覆することにより、大気開放におけるターゲット123の表面での酸化を抑制することができる。なお、ターゲット123の表面に被覆された物質は、前述したプレスパッタリングによって除去することができる。
(第2の実施形態)
上記では、第1誘電体膜11、第2誘電体膜12及び第3誘電体膜13を積層した3層構造の誘電体多層膜10を形成する例を示した。しかし、誘電体多層膜10の層数は3層に限られず、4層以上の誘電体多層膜10の形成にも、本発明は適用可能である。即ち、第1の成膜処理の後に第2の成膜処理を行う組み合わせを単位工程とし、真空連続で単位工程を複数回繰り返して、誘電体多層膜10を形成してもよい。
この単位工程では、第2の成膜処理において例えばスパッタリング法によって高屈折率の誘電体膜を形成する前に、残留水分を消費する第1の成膜処理において例えばプラズマCVD法によって低屈折率の誘電体膜が形成される。このため、形成する途中の誘電体多層膜10を大気に曝すことなく、真空連続で単位工程を繰り返すことにより、高屈折率の誘電体膜の屈折率の低下及び成膜速度の低下が抑制される。上記のように、単位工程を繰り返す成膜フローによって、高屈折率の誘電体膜と低屈折率の誘電体膜が交互に積層された誘電体多層膜10を形成できる。
例えば、第1誘電体膜11と第2誘電体膜12が交互に積層された4層以上の誘電体多層膜10を形成可能である。図7に、単位工程を繰り返して第1誘電体膜11と第2誘電体膜12が交互に積層された誘電体多層膜10を形成する場合のフローチャートを示した。ステップS13において所望の誘電体多層膜10が形成されたと判断されるまで、第1誘電体膜11を形成するステップS11と第2誘電体膜12を形成するステップS12を含む単位工程が繰り返される。例えば、所定の膜厚に達するまで、或いは、第1誘電体膜11と第2誘電体膜12が所定の層数になるまで、単位工程を繰り返す。
第1誘電体膜11と第2誘電体膜12が交互に積層された誘電体多層膜10の構成例を図8に示す。その後、必要に応じて、図8に示した誘電体多層膜10の最上層の第2誘電体膜12の上に第3誘電体膜13を形成する。
上記の成膜方法によれば、複数の高屈折率の誘電体膜を含む誘電体多層膜10を成膜する場合にも、高屈折率の誘電体膜の屈折率の低下及び成膜速度の低下を抑制することができる。他は、第1の実施形態と実質的に同様であり、重複した記載を省略する。
(その他の実施形態)
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記では、低屈折率の第1誘電体膜11をプラズマCVD法で形成し、高屈折率の第2誘電体膜12をスパッタリング法で形成する場合を説明した。しかし、第1誘電体膜11を形成する過程で残留水分が消費された後は、誘電体多層膜10の成膜の途中で残留水分を発生させないのであれば、それ以降の誘電体膜について任意の成膜方法を採用可能である。例えば、誘電体多層膜10の成膜中にチャンバー100の内部を大気開放せずに、真空連続で誘電体多層膜10の各層を形成するのであれば、第3誘電体膜13以降の低屈折率の誘電体膜についてもスパッタリング法を採用してもよい。ただし、成膜装置の構成の観点からは、第1誘電体膜11と同じ成膜方法によって他の低屈折率の誘電体膜を形成し、第2誘電体膜12と同じ成膜方法によって他の高屈折率の誘電体膜を形成することが好ましい。
また、複数の処理領域が内部に用意されたチャンバー100を有する成膜装置によって誘電体多層膜10を形成する場合を例示的に示したが、他の構成の成膜装置を用いてもよいことはもちろんである。例えば、複数のチャンバーを有する成膜装置によって誘電体多層膜10を形成する場合にも、本発明は適用可能である。
このように、本発明はここでは記載していない様々な実施形態等を含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
10…誘電体多層膜
11…第1誘電体膜
12…第2誘電体膜
13…第3誘電体膜
20…基体
21…樹脂基板
22…金属膜

Claims (9)

  1. チャンバーの内部の残留水分を消費する過程を含む第1の成膜方法によって、前記チャンバーの内部で第1の屈折率の第1誘電体膜を形成する第1の成膜処理と、
    前記第1の成膜方法と異なる第2の成膜方法によって、前記第1の屈折率よりも高い第2の屈折率の第2誘電体膜を、前記チャンバーの内部で前記第1の成膜処理と真空連続で前記第1誘電体膜の上面に形成する第2の成膜処理と
    を含み、
    前記チャンバーの内部の到達圧力が0.1〜1Paまで真空排気した後に前記第1の成膜処理を開始することにより、
    前記第1誘電体膜と前記第2誘電体膜を積層した誘電体多層膜を形成する ことを特徴とする誘電体膜の成膜方法。
  2. 前記第1の成膜方法において、成膜中に前記第1誘電体膜に前記残留水分が取り込まれることを特徴とする請求項1に記載の誘電体膜の成膜方法。
  3. 前記第1の成膜方法がプラズマCVD法であることを特徴とする請求項1又は2に記載の誘電体膜の成膜方法。
  4. 前記第2の成膜方法がスパッタリング法であることを特徴とする請求項1乃至3のいずれか1項に記載の誘電体膜の成膜方法。
  5. 前記第2誘電体膜を形成する直前に、前記第2の成膜方法で使用されるターゲットの表面近傍の気相中にプラズマを形成するプレスパッタリングを行うことを特徴とする請求項4に記載の誘電体膜の成膜方法。
  6. 前記第2の成膜処理と真空連続で前記第2誘電体膜の上面に第3誘電体膜を形成する第3の成膜処理を更に含むことを特徴とする請求項1乃至5のいずれか1項に記載の誘電体膜の成膜方法。
  7. 前記第2の成膜方法がスパッタリング法であり、
    前記第3の成膜処理において、前記第2の成膜方法で使用されるターゲットの表面を、
    前記第3誘電体膜を構成する材料によって被覆することを特徴とする請求項6に記載の誘電体膜の成膜方法。
  8. 前記第1の成膜処理の後に前記第2の成膜処理を行う組み合わせを単位工程とし、真空連続で前記単位工程を複数回繰り返すことにより、前記第1誘電体膜と前記第2誘電体膜が交互に積層された誘電体多層膜を形成することを特徴とする請求項1乃至7のいずれか1項に記載の誘電体膜の成膜方法。
  9. 樹脂基板の上に形成された金属膜を覆うように前記第1誘電体膜を形成することを特徴とする請求項1乃至8のいずれか1項に記載の誘電体膜の成膜方法。
JP2016171773A 2016-09-02 2016-09-02 誘電体膜の成膜方法 Active JP6756197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016171773A JP6756197B2 (ja) 2016-09-02 2016-09-02 誘電体膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016171773A JP6756197B2 (ja) 2016-09-02 2016-09-02 誘電体膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2018035425A JP2018035425A (ja) 2018-03-08
JP6756197B2 true JP6756197B2 (ja) 2020-09-16

Family

ID=61564733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016171773A Active JP6756197B2 (ja) 2016-09-02 2016-09-02 誘電体膜の成膜方法

Country Status (1)

Country Link
JP (1) JP6756197B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000017457A (ja) * 1998-07-03 2000-01-18 Shincron:Kk 薄膜形成装置および薄膜形成方法
JP3732451B2 (ja) * 2002-03-26 2006-01-05 大日本印刷株式会社 透明積層フィルムの製造方法及び透明積層フィルム及び反射防止フィルム
JP2014178401A (ja) * 2013-03-14 2014-09-25 Asahi Glass Co Ltd 反射性部材、太陽熱発電システム用の二次ミラー、および反射性部材の製造方法
JP6237221B2 (ja) * 2013-12-26 2017-11-29 旭硝子株式会社 非晶質酸化物およびそのエレクトライドの薄膜の製造方法
JP6302688B2 (ja) * 2014-02-03 2018-03-28 ジオマテック株式会社 高反射膜、高反射膜付き基板及び高反射膜の製造方法

Also Published As

Publication number Publication date
JP2018035425A (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
US8693099B2 (en) Antireflection film
JP4178190B2 (ja) 多層膜を有する光学素子およびその製造方法
TW201606335A (zh) 具有非晶層之極紫外線反射元件及其製造方法
JP6038229B2 (ja) 光学ミラーのためのアルミニウム上の強化され保護された銀被覆
JP4434949B2 (ja) 薄い、安定した、フッ素ドープ処理シリカ層を得る方法、得られた薄い層、およびこれらの眼科光学における応用
JP2003315977A (ja) リソグラフィーマスクブランクの製造方法及び製造装置
JP5504091B2 (ja) 成膜方法及び成膜装置
US20230228914A1 (en) Optical device and manufacturing method therefor
JP4623349B2 (ja) 薄膜型ndフィルタおよびその製造方法
JP6756197B2 (ja) 誘電体膜の成膜方法
JP2007154242A (ja) 酸化物の混合膜の製造方法
JP4793056B2 (ja) 反射防止膜のスパッタ成膜方法
US10018759B2 (en) Plastic substrate having a porous layer and method for producing the porous layer
JP2017066429A (ja) スパッタリング装置および薄膜の製造方法
JP4858492B2 (ja) スパッタリング装置
JP2008032757A (ja) レーザ損傷抑制膜を有する光学素子
JP3825936B2 (ja) 光学薄膜の製造方法及びその薄膜形成装置
JP4895897B2 (ja) 薄膜構造体及びその製造方法
JP2018193581A (ja) 成膜方法
JP7307420B1 (ja) 反射防止膜
US20210124253A1 (en) Extreme ultraviolet mask blank defect reduction methods
US20230367226A1 (en) Layer-forming method, optical element and optical system
KR20220149442A (ko) 반사형 마스크 블랭크 및 반사형 마스크의 제조 방법
JP2005226088A (ja) 成膜方法及び成膜装置
JP2014084487A (ja) 薄膜積層シートの形成方法、及び、薄膜積層シートの形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200421

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200810

R151 Written notification of patent or utility model registration

Ref document number: 6756197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151