JP6746745B2 - Amusement machine - Google Patents

Amusement machine Download PDF

Info

Publication number
JP6746745B2
JP6746745B2 JP2019065611A JP2019065611A JP6746745B2 JP 6746745 B2 JP6746745 B2 JP 6746745B2 JP 2019065611 A JP2019065611 A JP 2019065611A JP 2019065611 A JP2019065611 A JP 2019065611A JP 6746745 B2 JP6746745 B2 JP 6746745B2
Authority
JP
Japan
Prior art keywords
command
control circuit
special symbol
game
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019065611A
Other languages
Japanese (ja)
Other versions
JP2019103881A (en
Inventor
篤 西田
篤 西田
由香里 安間
由香里 安間
田中 浩一
浩一 田中
大野 修司
修司 大野
尚広 河口
尚広 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2019065611A priority Critical patent/JP6746745B2/en
Publication of JP2019103881A publication Critical patent/JP2019103881A/en
Application granted granted Critical
Publication of JP6746745B2 publication Critical patent/JP6746745B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技機に関する。 The present invention relates to a gaming machine.

従来、パチンコ遊技機と呼ばれる遊技機が知られており、このパチンコ遊技機は、一般に、遊技盤に発射された遊技球が転動可能な遊技領域と、この遊技領域に設けられた始動領域と、図柄表示装置と、図柄表示装置を制御する可変表示制御手段とを備えている。このような遊技機では、始動領域を遊技球が通過(遊技球の始動口入賞)したことなどの所定の条件が成立すると、可変表示制御手段が図柄表示装置を制御して、図柄表示装置の表示領域上に識別情報(例えば後述の特別図柄等)を変動表示させる。そして、図柄表示装置の表示領域上に最終的に導出表示された識別情報が所定の組合せ(特定の表示態様)となった場合に、遊技状態が遊技者に有利な大当り遊技状態(所謂「大当り」)に移行する。 Conventionally, a game machine called a pachinko game machine is known, and this pachinko game machine generally has a game area in which a game ball shot on a game board can roll and a starting area provided in this game area. , A symbol display device and variable display control means for controlling the symbol display device. In such a gaming machine, when a predetermined condition such as that the game ball passes through the starting area (starting prize of the game ball) is satisfied, the variable display control means controls the symbol display device to change the symbol display device. Identification information (for example, a special symbol described later) is variably displayed on the display area. Then, when the identification information finally derived and displayed on the display area of the symbol display device becomes a predetermined combination (specific display mode), the gaming state is a jackpot gaming state that is advantageous to the player (so-called "big hit"). )).

また、従来、上記遊技動作に合わせて表示装置を用いた画像表示演出を行う機能を備えた遊技機が知られている(例えば、特許文献1参照)。特許文献1では、キャラクタ画像フレームの背面側及び前面側に実写画像フレームを配置して画像を重ね合わせることにより、よりリアルな画像の表示制御を行う技術が提案されている。 Further, conventionally, a game machine having a function of performing an image display effect using a display device in accordance with the above-mentioned game operation is known (for example, refer to Patent Document 1). Patent Document 1 proposes a technique for arranging real image frames on the back side and the front side of a character image frame and superimposing the images to perform more realistic image display control.

特開2001−300064号公報JP 2001-300064 A

ところで、従来、複数のランプ(LED)を備えたパチンコ遊技機では、LED(ランプ)点灯による演出パターンの種類を増加させ、該増加させた演出パターンを円滑に制御し、演出効果(遊技の興趣)を高めることが可能となる技術が求められている。 By the way, conventionally, in a pachinko gaming machine provided with a plurality of lamps (LEDs), the number of types of effect patterns by lighting the LEDs (lamps) is increased, the increased effect patterns are smoothly controlled, and the effect of the effect (game of entertainment) is increased. ) Is required to improve the technology.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、例えば、ランプ点灯による演出パターンの種類を増加させ、増加させた演出パターンを円滑に制御し、遊技に対する遊技者の興趣を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above problems, and an object of the present invention is, for example, to increase the types of effect patterns by lighting a lamp, to smoothly control the increased effect patterns, and for a player to play a game. It is to provide a game machine capable of enhancing the interest of the player.

上記目的を達成するために、本発明は、以下のような遊技機を提供する。 In order to achieve the above object, the present invention provides the following gaming machine.

演出で使用されるエフェクトの描画処理で使用される記憶手段(例えば、後述の内蔵VRAM237)と、
エフェクトの描画処理で使用される記憶領域のサイズが、前記記憶手段の記憶領域内において所定のサイズ以下である場合に、前記所定のサイズの記憶領域をエフェクトバッファとして動作させ、前記記憶手段の残りの記憶領域をコピーバッファとして動作させる動作手段(例えば、後述の描画処理中のS427)と、
エフェクトの描画処理が行われるときに、前記コピーバッファにエフェクトのソース画像が転送済みである場合には、前記コピーバッファから前記エフェクトバッファにソース画像を読み出してエフェクトの描画処理を行い、エフェクトの描画処理が行われるときに、前記コピーバッファにエフェクトのソース画像が転送済みでない場合には、前記コピーバッファにエフェクトのソース画像を読み出した後、エフェクトの描画処理を行う描画手段(例えば、後述の描画処理中のS428)と、
所定の発光パターン(例えば、後述のLEDアニメーション)で演出動作を行う複数の発光手段(例えば、後述のLED281)と、
前記発光パターンを制御可能な発光制御手段(例えば、後述の音声・LED制御回路220)と、
前記発光パターンに対応する駆動データ(例えば、後述のLEDデータ)に基づく制御信号を前記発光手段に出力する発光駆動手段(例えば、後述のLEDドライバ280)と、
前記描画手段及び前記発光制御手段のそれぞれに動作開始要求を行う開始要求手段と、
を備え、
前記描画手段は、前記開始要求手段による動作開始要求に応じて描画処理を開始し、前記発光制御手段は、前記開始要求手段による動作開始要求に応じて前記発光パターンの制御を開始し、
前記発光制御手段は、
前記駆動データ、前記駆動データの再生方式を示す再生方式情報(例えば、後述の「SHOT」等)、及び、前記駆動データに基づく制御信号の出力先を示す出力先情報(例えば、後述の制御部位の情報)と、
前記再生方式情報で指定された再生方式に従い、前記出力先情報で指定された出力先の前記発光手段と接続可能な前記発光駆動手段に前記駆動データを送信する駆動データ制御手段(例えば、後述のシーケンサー)と、
前記駆動データの実行優先順位が設定された複数のチャンネルと、を有し、
前記複数のチャンネルのそれぞれには、第1の系統に対応する駆動データ及び第2の系統に対応する駆動データが設定可能であり、
前記駆動データ制御手段は、前記第1の系統に対応する第1の駆動データ制御手段と、前記第2の系統に対応する第2の駆動データ制御手段と、を有し、
前記第1の駆動データ制御手段が参照する前記出力先情報で指定された出力先の前記発光手段と、前記第2の駆動データ制御手段が参照する前記出力先情報で指定された出力先の前記発光手段とが、互いに重複しないように制御される
ことを特徴とする遊技機。
Storage means (for example, a built-in VRAM 237 described later) used in the rendering process of the effect used in the presentation,
When the size of the storage area used in the effect drawing processing is equal to or smaller than a predetermined size in the storage area of the storage means, the storage area of the predetermined size is operated as an effect buffer, and the rest of the storage means is left. Operating means for operating the storage area of the storage device as a copy buffer (for example, S427 during drawing processing described later),
When the effect source image has been transferred to the copy buffer when the effect drawing process is performed, the source image is read from the copy buffer to the effect buffer, the effect drawing process is performed, and the effect drawing is performed. When the effect source image has not been transferred to the copy buffer at the time of processing, the effect source image is read to the copy buffer and then the effect drawing process is performed (for example, a drawing described below). S428 during processing,
A plurality of light emitting means (for example, an LED 281 described below) that performs a production operation with a predetermined light emission pattern (for example, an LED animation described below);
A light emission control means capable of controlling the light emission pattern (for example, a voice/LED control circuit 220 described later),
A light emission drive unit (for example, an LED driver 280 described below) that outputs a control signal based on drive data (for example, LED data described below) corresponding to the light emission pattern to the light emission unit;
Start request means for making an operation start request to each of the drawing means and the light emission control means,
Equipped with
The drawing means starts drawing processing in response to an operation start request by the start requesting means, and the light emission control means starts control of the light emission pattern in response to an operation start request by the start requesting means,
The light emission control means,
The drive data, reproduction method information indicating a reproduction method of the drive data (for example, “SHOT” described later), and output destination information indicating an output destination of a control signal based on the drive data (for example, a control part described later). Information), and
Drive data control means for transmitting the drive data to the light emission drive means connectable to the light emitting means of the output destination specified by the output destination information according to the reproduction method specified by the reproduction method information (for example, to be described later). Sequencer),
A plurality of channels in which the execution priority of the drive data is set,
Wherein the each of the plurality of channels, a drive data corresponding to the drive data and the second system corresponding to the first system can be set,
The drive data control means includes a first drive data control means corresponding to the first system and a second drive data control means corresponding to the second system.
The light emitting means of the output destination designated by the output destination information referred to by the first drive data control means, and the output destination designated by the output destination information referred to by the second drive data control means. A game machine characterized in that the light emitting means and the light emitting means are controlled so as not to overlap each other.

上記構成の本発明の遊技機によれば、例えば、ランプ点灯による演出パターンの種類を増加させ、増加させた演出パターンを円滑に制御し、遊技に対する遊技者の興趣を高めることができる。 According to the gaming machine of the present invention having the above-described configuration, for example, it is possible to increase the types of effect patterns by lighting the lamps, smoothly control the increased effect patterns, and increase the player's interest in the game.

本発明の一実施形態に係るパチンコ遊技機の機能フローを示す図である。It is a figure showing a functional flow of a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の外観斜視図である。It is an appearance perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の分解斜視図である。It is an exploded perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の遊技盤の構成を示す正面図である。It is a front view showing the composition of the game board of the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の回路構成を示すブロック図である。It is a block diagram showing a circuit configuration of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の副制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a sub-control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の音声・LED制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a voice/LED control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の内蔵中継基板及びスピーカ間の概略接続構成図である。It is a schematic connection block diagram between the built-in relay board and the speaker of the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の表示制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a display control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。It is a schematic connection block diagram between the sub-board and the CGROM board (NOR type) of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NAND型)間の概略接続構成図である。It is a schematic connection block diagram between the sub-board and the CGROM board (NAND type) of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられたAND回路の動作を説明するための真理値表である。It is a truth table for explaining the operation of the AND circuit provided on the sub-board of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられた双方向バランストランシーバの動作を説明するための真理値表である。It is a truth table for explaining the operation of the bidirectional balance transceiver provided on the sub-board of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure showing an example of the big hit random number judgment table (at the time of the 1st starting mouth winning) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure showing an example of a big hit random number determination table (at the time of a 2nd starting mouth winning) in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of 1st starting opening winning a prize) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of 2nd starting opening winning a prize) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その1)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 1) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その2)の一例を示す図である。It is a figure showing an example of the big hit kind determination table (the 2) in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その3)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 3) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その4)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 4) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における入賞時演出情報決定テーブルの一例を示す図である。It is a diagram showing an example of a winning effect information determination table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出パターン決定テーブルの一例を示す図である。It is a diagram showing an example of a variation effect pattern determination table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出テーブルの一例を示す図である。It is a diagram showing an example of a variation effect table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における保留演出テーブルの一例を示す図である。It is a figure showing an example of a reservation effect table in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における先読み演出テーブルの一例を示す図である。It is a diagram showing an example of a prefetch effect table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドデータの概略構成図である。It is a schematic block diagram of the command data in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモ表示コマンドの構成及びデモ表示コマンドに含まれる情報の内容を示す図である。It is a figure which shows the structure of the demo display command and the content of the information contained in a demo display command in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄演出開始コマンドの構成及び特別図柄演出開始コマンドに含まれる情報の内容を示す図である。It is the figure which shows the constitution of the special design production start command in the pachinko game machine which relates to one execution form of this invention, and the contents of the information which is included in the special design production start command. 本発明の一実施形態に係るパチンコ遊技機における第1電断復帰コマンドの構成及び第1電断復帰コマンドに含まれる情報の内容を示す図である。It is a figure which shows the structure of the 1st power failure return command in the pachinko game machine which concerns on one Embodiment of this invention, and the content of the information contained in a 1st power failure return command. 本発明の一実施形態に係るパチンコ遊技機における第2電断復帰コマンドの構成及び第2電断復帰コマンドに含まれる情報の内容を示す図である。It is a figure which shows the structure of the 2nd power failure return command in the pachinko game machine which concerns on one Embodiment of this invention, and the content of the information contained in a 2nd power failure return command. 本発明の一実施形態に係るパチンコ遊技機における保留加算コマンドの構成及び保留加算コマンドに含まれる情報の内容を示す図である。It is a figure which shows the structure of the hold addition command in the pachinko gaming machine which concerns on one Embodiment of this invention, and the content of the information contained in a hold addition command. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行されるメイン・サブ間コマンド制御処理の概要を説明するための図である。In the pachinko gaming machine according to an embodiment of the present invention, is a diagram for explaining the outline of the main-sub command control processing executed by the host control circuit (sub-control circuit). 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路の内部に設けられたリングバッファの概略構成図である。It is a schematic block diagram of a ring buffer provided inside a host control circuit in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における各種リクエストの生成動作の概要を説明するための図である。It is a figure for explaining the outline of the generation operation of various requests in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。It is a figure for explaining an outline of animation request construction processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。It is a figure for explaining an outline of animation request construction processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の概要を説明するための図である。It is a figure for explaining an outline of drawing processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作の概要を説明するための図である。It is a figure for explaining the outline of the sound reproduction operation in the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作で用いられれるアクセスデータの概略構成図である。It is a schematic block diagram of the access data used in the audio reproduction operation in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ(LED)点灯動作の概要を説明するための図である。It is a figure for explaining an outline of a lamp (LED) lighting operation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路、LEDドライバ及びLED間の概略接続構成図である。It is a schematic connection block diagram between a voice/LED control circuit, an LED driver, and an LED in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。It is a SPI connection block diagram between a voice/LED control circuit and an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路からLEDドライバに送信されるシリアル・データの概略構成図である。In the pachinko gaming machine according to an embodiment of the present invention, it is a schematic configuration diagram of serial data transmitted from the voice/LED control circuit to the LED driver. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバの概略構成図である。It is a schematic block diagram of an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのデータ入力動作を説明するための図である。It is a figure for demonstrating the data input operation of the LED driver in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのアドレス設定動作を説明するための図である。It is a figure for demonstrating the address setting operation of the LED driver in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機において、各SPIチャンネル(物理系統)と、それに接続されたLEDドライバのデバイスアドレス及び出力端子との対応関係を示す図である。In the pachinko gaming machine according to an embodiment of the present invention, it is a diagram showing a correspondence relationship between each SPI channel (physical system), the device address and the output terminal of the LED driver connected thereto. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータのフォーマット(データ型)を示す図である。It is a figure which shows the format (data type) of LED data in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータの出力制御例を示す図である。It is a figure which shows the output control example of LED data in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例1を示す図である。It is a figure showing example 1 of generation of an LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例2を示す図である。It is a figure showing example 2 of generation of an LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure showing example 3 of generation of an LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure showing example 3 of generation of an LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a figure showing the example of composition of the reproduction channel and the expansion channel in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a figure showing the example of composition of the reproduction channel and the expansion channel in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの切り替え再生パターンの各種例を示す図である。It is a figure showing various examples of a switching reproduction pattern of LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン2における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction mode (flow on a time axis) of LED animation in the switching reproduction pattern 2 of LED animation of the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン4における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction mode (flow on a time axis) of LED animation in the switching reproduction pattern 4 of the LED animation of the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン6における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction mode (flow on a time axis) of LED animation in the switching reproduction pattern 6 of LED animation of the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン7における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction mode (flow on a time axis) of LED animation in the switching reproduction pattern 7 of the LED animation of the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの連続再生時の切り替え再生態様(時間軸上のフロー)を示す図である。It is a figure which shows the switching reproduction mode (flow on a time axis) at the time of continuous reproduction of the LED animation in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定無し時のLEDアニメーションの再生例を示す図である。It is a figure which shows the reproduction example of LED animation at the time of not specifying "ODONLY" in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定有り時のLEDアニメーションの再生例を示す図である。It is a figure which shows the reproduction example of the LED animation at the time of "ODONLY" designation|designated in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における役物駆動動作の概要を説明するための図である。It is a figure for explaining the outline of the accessory drive operation in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路及びモータドライバ間のI2C接続構成図である。It is an I2C connection block diagram between the host control circuit and the motor driver in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される主制御メイン処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the main control main processing which is executed by the main CPU. 本発明の一実施形態に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。It is the flowchart which shows one example of the special design control processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。It is the flowchart which shows one example of the special design memory check processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。It is a flowchart showing an example of a special symbol display time management process in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。It is the flowchart which shows one example of the big hit ending interval processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機における普通図柄制御処理の一例を示すフローチャートである。It is the flowchart which shows one example of the normal design control processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される電源投入時処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the power-on processing which is executed by the main CPU. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行されるシステムタイマ割込処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the system timer interruption processing which is executed by the main CPU. 本発明の一実施形態に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。It is a flow chart which shows an example of switch input detection processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における始動口入賞検出処理の一例を示すフローチャートである。It is a flow chart which shows an example of the starting mouth winning detection processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される副制御メイン処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the sub control main processing which is executed by the host control circuit (sub control circuit). 本発明の一実施形態に係るパチンコ遊技機における、ホスト制御回路(副制御回路)により実行される初期化処理の概要を説明するための図である。It is a figure for explaining the outline of the initialization processing performed by the host control circuit (sub control circuit) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行される初期化処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the initialization processing which is executed by the host control circuit. 本発明の一実施形態に係るパチンコ遊技機におけるバックアップ復帰初期化処理の一例を示すフローチャートである。It is a flow chart which shows an example of backup restoration initialization processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御初期化処理の一例を示すフローチャートである。It is a flow chart which shows an example of the accessory control initialization processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLED登録処理の一例を示すフローチャートである。It is a flow chart which shows an example of LED registration processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される操作入力時処理の概要を説明するための図である。In the pachinko gaming machine according to an embodiment of the present invention, is a diagram for explaining the outline of the operation input time processing executed by the host control circuit (sub-control circuit). 本発明の一実施形態に係るパチンコ遊技機における操作入力タイマ割込処理の一例を示すフローチャートである。It is a flow chart which shows an example of the operation input timer interruption processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力情報取得処理の一例を示すフローチャートである。It is a flow chart which shows an example of operation input information acquisition processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド受信処理(受信割込)の一例を示すフローチャートである。It is a flow chart which shows an example of command reception processing (reception interruption) in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における受信データ記憶処理の一例を示すフローチャートである。It is a flow chart which shows an example of reception data storage processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド解析処理の一例を示すフローチャートである。It is a flow chart which shows an example of command analysis processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドパラメータチェック処理の一例を示すフローチャートである。It is a flow chart which shows an example of the command parameter check processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の一例を示すフローチャートである。It is a flow chart which shows an example of animation request construction processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of drawing control processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における動画コマンド作成処理の一例を示すフローチャートである。It is a flow chart which shows an example of animation command creation processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションデータ読込処理の一例を示すフローチャートである。It is a flow chart which shows an example of animation data reading processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における全コマンドリスト作成処理の一例を示すフローチャートである。It is a flow chart showing an example of all command list creation processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flow chart which shows an example of the drawing processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flow chart which shows an example of the drawing processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。It is a flow chart which shows an example of the drawing processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the voice control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the lamp control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the accessory control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動開始コマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of an accessory processing at the time of receiving a fluctuation start command in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモコマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of an accessory processing at the time of receiving a demo command in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるエラー処理の一例を示すフローチャートである。It is a flow chart which shows an example of error processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動停止コマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of a combination processing at the time of a fluctuation stop command reception in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り系コマンド受信時役物処理の一例を示すフローチャートである。It is a flow chart which shows an example of the bonus product processing at the time of the big hit system command reception in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における初期位置復旧動作処理の一例を示すフローチャートである。It is a flow chart which shows an example of initial position restoration operation processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路により実行されるSPIを介したLEDドライバへのシリアル・データ出力処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the serial data output processing to the LED driver via SPI which is executed by the voice/LED control circuit. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行されるI2Cインターフェイスを介したモータドライバへのシリアル・データ出力処理の一例を示すフローチャートである。In the pachinko gaming machine according to an embodiment of the present invention, is a flowchart showing an example of a serial data output process to a motor driver via an I2C interface, which is executed by a host control circuit. 変形例1における音声制御処理の一例を示すフローチャートである。9 is a flowchart showing an example of a voice control process in Modification 1. 変形例2におけるランプ制御処理の一例を示すフローチャートである。9 is a flowchart showing an example of a lamp control process in Modification 2. 変形例3におけるランプ制御処理の一例を示すフローチャートである。9 is a flowchart showing an example of a lamp control process in Modification 3; 変形例3における各ポートのデータ設定処理の一例を示すフローチャートである。13 is a flowchart showing an example of data setting processing of each port in Modification 3. 変形例4における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。FIG. 11 is a SPI connection configuration diagram between a sound/LED control circuit and an LED driver in Modification 4; 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。FIG. 11 is a diagram for explaining an input/output operation of serial data between a sound/LED control circuit and an LED driver in Modification 4. 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。FIG. 11 is a diagram for explaining an input/output operation of serial data between a sound/LED control circuit and an LED driver in Modification 4. 変形例4において、音声・LED制御回路及びLEDドライバ間で実行されるシリアル・データ入出力処理の一例を示すフローチャートである。21 is a flowchart showing an example of serial data input/output processing executed between the audio/LED control circuit and the LED driver in Modification 4. 変形例5におけるLEDデータの出力制御例を示す図である。FIG. 16 is a diagram showing an output control example of LED data in Modification 5. 変形例6における役物の励磁状態検知部の概略構成図である。It is a schematic block diagram of the excitation state detection part of the accessory in the modification 6. 変形例6における役物制御処理の一例を示すフローチャートである。16 is a flowchart showing an example of an accessory control process in Modification 6; 変形例8におけるパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。FIG. 11 is a schematic connection configuration diagram between a sub-board and a CGROM board (NOR type) of a pachinko gaming machine in Modification Example 8.

以下、本発明の一実施形態に係るパチンコ遊技機(遊技機)の構成及び各種動作について、図面を参照しながら説明する。 Hereinafter, a configuration and various operations of a pachinko gaming machine (gaming machine) according to an embodiment of the present invention will be described with reference to the drawings.

<機能フロー>
まず、図1を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図1は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Function flow>
First, the function of the pachinko gaming machine according to the present embodiment will be described with reference to FIG. FIG. 1 is a diagram showing a functional flow of the pachinko gaming machine according to the present embodiment.

パチンコゲームは、図1に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。 As shown in FIG. 1, a pachinko game is a game in which a game ball is shot by a user's operation and a payout control process of the game ball is performed when the game ball wins various prizes. Further, the pachinko game includes a special symbol game using a special symbol and a normal symbol game using a normal symbol. When it becomes a "big hit" in the special symbol game, or when it becomes a "hit" in the normal symbol game, the possibility of winning the game ball relatively increases, and the payout control process of the game ball is easily performed. Become.

また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。 In addition, in various prizes, the special symbol starting prize is one condition for the variable display of the special symbol in the special symbol game, and the one condition for the variable display of the ordinary symbol in the ordinary symbol game. It also includes a normal symbol starting prize.

なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄(識別情報)が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を1回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。 The “variable display” in the present specification is a concept that is variably displayed. For example, a “variable display” that is actually changed and displayed, and a “stop display that is actually stopped and displayed. And so on. Further, in the "variable display", for example, "deriving display" in which special symbols (identification information) are displayed as a result of the special symbol game can be performed. That is, in this specification, the operation from the start of the “variable display” to the “derivative display” is referred to as one “variable display”. Further, in the present specification, "identification information" means a "design" used in a pachinko game such as a special design, an ordinary design, a decorative design, an identification design, or an identification design or a decoration used in a pachi-slot or slot game. It is a meaning that, when the player plays the game, such as a design, it may include a design used when displaying or suggesting the result of the game, and various designs in the embodiments and various modifications described below are also included. May be included.

以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。 Hereinafter, the outline of the processing flow of the special symbol game and the normal symbol game will be described.

(1)特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値(大当り判定用乱数値及び図柄決定用乱数値)が抽出され、抽出された各乱数値が記憶される(図1に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照)。
(1) Special symbol game When there is a special symbol start prize in the special symbol game, random numbers (random numbers for jackpot determination and symbol determination) are extracted from the jackpot determination counter and the symbol determination counter, respectively. , Each extracted random number value is stored (see the flow of special symbol start winning process in the special symbol game shown in FIG. 1).

また、図1に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the special symbol control process during the special symbol game, first, it is determined whether or not the condition for starting the variable display of the special symbol is satisfied. In this determination process, referring to whether or not a random number value is stored by the special symbol starting winning, as one condition that the random number value is stored, the condition for starting the variable display of the special symbol is satisfied. judge.

次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。 Next, when the variable display of the special symbols is started, the random number value for jackpot determination extracted from the jackpot determination counter is referred to, and a jackpot determination as to whether or not to make a "jackpot" is performed. Then, the stop symbol determination process is performed. In this process, the random number for symbol determination extracted from the symbol determination counter and the result of the above-described jackpot determination are referred to, and the special symbol to be stopped and displayed is determined.

次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。 Then, a variation pattern determination process is performed. In this process, a random number value is extracted from the variation pattern determination counter, the random number value, the result of the above-described big hit determination, and the above-mentioned special symbol to be stopped and displayed are referred to to determine the variation pattern of the special symbol.

次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。 Next, an effect pattern determination process is performed. In this process, a random number value is extracted from the effect pattern determination counter, the random number value, the result of the above-mentioned big hit determination, the above-mentioned special symbol to be stopped and displayed, and the variation pattern of the above-mentioned special symbol are referred to, The effect pattern to be executed is determined along with the variable display of the special symbol.

次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, as a result of the determined big hit, the special symbol to be stopped and displayed, the variation pattern of the special symbol, and the effect pattern accompanying the variable display of the special symbol are referred to, and the variable display control process for controlling the variable display of the special symbol is performed. , And effect control processing for performing a predetermined effect is executed.

そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。 Then, when the variable display control process and the effect display control process are completed, it is determined whether or not a "big hit" will occur. In this determination process, when it is determined that the "big hit" is reached, a big hit game control process for playing a big hit game is executed. In the jackpot game, the possibility of various prizes described above increases. On the other hand, if it is determined that the "big hit" has not occurred, the big hit game control process is not executed.

「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態(以下、「確変遊技状態」という)や、特別図柄始動入賞が得られやすくなる遊技状態(以下、「時短遊技状態」という)などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。 When it is determined that the "big hit" is not reached, or when the big hit game control process is completed, a game state transition control process for shifting the game state is performed. In this game state transition control process, a normal game state different from the big hit game state is managed. As the normal game state, for example, in the above-mentioned big hit determination, a game state in which the probability of being judged as a "big hit" increases (hereinafter referred to as "probability variation game state"), or a special symbol start winning is easily obtained. A game state (hereinafter, referred to as a "time saving game state") and the like can be mentioned. After that, again, the determination process of whether to start the variable display of the special symbol is performed, and thereafter, the various processes of the special symbol control process described above are repeated.

なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ(大当り判定用乱数値、図柄決定用乱数値等)が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示(変動表示)が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。 In the pachinko gaming machine of the present embodiment, when the game ball wins during the variation display of the special symbol, various data acquired at the time of winning the start (random number value for jackpot determination, random number value for symbol determination, etc.) ) Is suspended. That is, when the game ball wins during the variable display of the special symbol, the variable display (variable display) of the special symbol corresponding to the start winning is suspended, and after the variable display of the special symbol currently being executed ends. The variable display of the special symbols that have been held is started. In the following, the variable display of special symbols that are being held is also referred to as "holding ball".

また、本実施形態のパチンコ遊技機では、後述するように、2種類の特別図柄始動入賞(第1始動口入賞及び第2始動口入賞)を設け、各特別図柄始動入賞に対して最大4個の保留球を取得することができる。すなわち、本実施形態では、最大8個の保留球を取得することができる。 Further, in the pachinko gaming machine of the present embodiment, as will be described later, two types of special symbol start prizes (first start mouth prize and second start mouth prize) are provided, and a maximum of four for each special symbol start prize. It is possible to obtain a reserved ball of. That is, in this embodiment, a maximum of eight reserved balls can be acquired.

さらに、本実施形態のパチンコ遊技機は、図1には示さないが、上述した保留球の情報に基づいて保留球の当落(「大当り」当選の有無)を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。 Further, although not shown in FIG. 1, the pachinko gaming machine of the present embodiment determines the winning or losing of the reserved ball (whether or not the “big hit” is won) based on the information of the reserved ball described above, and further, the determination result It also has a function of performing a predetermined effect based on this, that is, a look-ahead effect function.

(2)普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される(図1に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照)。
(2) Normal symbol game When there is a normal symbol start winning in the normal symbol game, a random number value is extracted from the hit determination counter and the random number value is stored (ordinary in the ordinary symbol game shown in FIG. 1 Refer to the flow of the symbol start winning process).

また、図1に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the normal symbol control process during the normal symbol game, first, it is determined whether or not the condition for starting the variable display of the normal symbol is satisfied. In this determination process, it is referred to whether or not a random number value is stored by the normal symbol start winning, and one condition that the random number value is stored is that the condition for starting variable display of the normal symbol is satisfied. judge.

次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。 Next, when the variable display of the normal symbols is started, the random number value extracted from the hit determination counter is referred to, and a hit determination as to whether or not to make a "hit" is performed. After that, the variation pattern determination process is performed. In this process, the result of the hit determination is referred to, and the variation pattern of the normal symbol is determined.

次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, the determined hit determination result and the variation pattern of the normal symbol are referred to, and the variable display control process for controlling the variable display of the normal symbol and the effect control process for performing a predetermined effect are executed.

可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。 When the variable display control process and the effect display control process are completed, it is determined whether or not a “hit” is achieved. In this determination process, when it is determined that a "hit" is achieved, a hit game control process for performing a hit game is executed. In the winning game control process, the possibility of the various prizes described above, particularly the possibility of the special symbol starting prize of the game ball in the special symbol game increases. On the other hand, if it is determined that the "hit" is not achieved, the hit game control process is not executed. After that, again, the determination process of whether or not to start the variable display of the normal symbol is performed, and thereafter, the various processes of the above-mentioned normal symbol control process are repeated.

上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。 As described above, in the pachinko game, the payout control of the game ball is performed depending on conditions such as whether or not the "big hit" occurs in the special symbol game, the transition status of the game state, and whether or not the "hit" occurs in the normal symbol game. The ease with which processing is performed changes.

なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ(いわゆる、リングカウンタ)から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。 In this embodiment, a soft random number method that generates a random number value by executing a program is used as a method of extracting various random number values. However, the present invention is not limited to this, and for example, when the pachinko gaming machine is provided with a random number generator in which random numbers are updated in a predetermined cycle, a random number value from a counter (so-called ring counter) in the random number generator. A hard random number method for extracting the above may be adopted as the above-described method for extracting various random number values. In the case of using the hard random number method, it is possible to prevent the same random number value from being extracted in a predetermined cycle by determining the initial value of the random number value at a timing different from the predetermined cycle.

<パチンコ遊技機の構造>
次に、図2及び図3を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図2は、パチンコ遊技機の外観を示す斜視図である。また、図3は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, with reference to FIG. 2 and FIG. 3, the structure of the pachinko gaming machine in the present embodiment will be described. 2. FIG. 2 is a perspective view showing the outer appearance of the pachinko gaming machine. Further, FIG. 3 is an exploded perspective view of the pachinko gaming machine.

パチンコ遊技機1は、図2及び図3に示すように、本体2と、本体2に対して開閉自在に取り付けられたベースドア3と、ベースドア3に対して開閉自在に取り付けられたガラスドア4とを備える。 As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 that is openably and closably attached to the main body 2, and a glass door that is openably and closably attached to the base door 3. 4 and 4.

[本体]
本体2は、長方形状の開口2aを有する枠状部材で構成される(図3参照)。この本体2は、例えば、木材等の材料により形成される。
[Body]
The main body 2 is composed of a frame-shaped member having a rectangular opening 2a (see FIG. 3). The main body 2 is made of, for example, a material such as wood.

[ベースドア]
ベースドア3は、本体2の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア3は、本体2の前方(パチンコ遊技機1の正面側)に配置されており、ベースドア3を本体2の一方の側辺端部を軸にして回動させることにより、本体2の開口2aが開閉される。ベースドア3には、図3に示すように、四角形状の開口3aが設けられる。この開口3aは、ベースドア3の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is composed of a plate-shaped member having a rectangular outer shape that is substantially the same as the outer shape of the main body 2. The base door 3 is arranged in front of the main body 2 (on the front side of the pachinko gaming machine 1), and by rotating the base door 3 about one side edge of the main body 2, The opening 2a is opened and closed. As shown in FIG. 3, the base door 3 is provided with a rectangular opening 3a. The opening 3a is formed from a substantially central portion of the base door 3 to an upper region, and has a size that occupies most of the region.

また、ベースドア3には、スピーカ11(音声発生手段)と、遊技盤12と、表示装置13(演出手段、表示手段)と、皿ユニット14と、発射装置15と、払出装置16と、基板ユニット17とが取り付けられる。 Further, on the base door 3, a speaker 11 (voice generating means), a game board 12, a display device 13 (production means, display means), a dish unit 14, a launching device 15, a payout device 16, and a board. The unit 17 is attached.

スピーカ11は、ベースドア3の上部(上端部付近)に配置される。遊技盤12は、ベースドア3の前方(パチンコ遊技機1の正面側)に配置され、ベースドア3の開口3aを覆うように配置される。 The speaker 11 is arranged above the base door 3 (near the upper end). The game board 12 is arranged in front of the base door 3 (on the front side of the pachinko gaming machine 1) and is arranged so as to cover the opening 3a of the base door 3.

遊技盤12は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。 The game board 12 is made of a light-transmissive plate-shaped resin member. In addition, as the resin having a light transmitting property, for example, an acrylic resin, a polycarbonate resin, a methacrylic resin, or the like can be used.

また、遊技盤12の前面(パチンコ遊技機1の正面側の表面)には、発射装置15から発射された遊技球が転動する遊技領域12aが形成される。この遊技領域12aは、ガイドレール41(具体的には後述の図4に示す外レール41a)に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域12aには、複数の遊技釘(後述の図4参照)が打ちこまれている。なお、遊技盤12(遊技領域12a)の構成については、後述の図4を参照しながら後で詳述する。 In addition, on the front surface of the game board 12 (the surface on the front side of the pachinko gaming machine 1), a game area 12a in which a game ball shot from the launching device 15 rolls is formed. This game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4 described later), and its outer peripheral shape is substantially circular. Further, a plurality of game nails (see FIG. 4, which will be described later) are driven into the game area 12a. The configuration of the game board 12 (game area 12a) will be described later in detail with reference to FIG. 4 described later.

表示装置13は、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)に取り付けられる。この表示装置13は、画像を表示する表示領域13aを有する。表示領域13aの大きさは、遊技盤12の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置13の表示領域13aには、演出用の識別図柄、演出画像、装飾用画像(装飾図柄)などの各種画像が表示される。遊技者は、遊技盤12を介して、表示装置13の表示領域13aに表示された各種画像を視認することができる。 The display device 13 is attached to the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The display device 13 has a display area 13a for displaying an image. The size of the display area 13a is set so as to occupy the whole or a part of the surface of the game board 12. In the display area 13a of the display device 13, various images such as a performance identification pattern, a performance image, and a decorative image (decorative pattern) are displayed. The player can visually recognize various images displayed in the display area 13a of the display device 13 via the game board 12.

なお、本実施形態では、表示装置13としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置13として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、CRT(Cathode Ray Tube)ディスプレイなどの表示機器を適用してもよい。 In this embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited to this, and as the display device 13, for example, a display device such as a plasma display, a rear projection display, or a CRT (Cathode Ray Tube) display may be applied.

また、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)には、スペーサ19が設けられる。このスペーサ19は、遊技盤12の背面(パチンコ遊技機1の背面側の表面)と表示装置13の前面(パチンコ遊技機1の正面側の表面)との間に設けられ、遊技盤12の遊技領域12aを転動する遊技球の流路となる空間を形成する。スペーサ19は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ19は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。 Further, a spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). This spacer 19 is provided between the back surface of the game board 12 (the surface on the back side of the pachinko gaming machine 1) and the front surface of the display device 13 (the surface on the front side of the pachinko gaming machine 1), and the game of the game board 12 is performed. A space is formed which serves as a flow path for the game balls rolling in the area 12a. The spacer 19 is formed of a material having light transparency. The present invention is not limited to this, and the spacer 19 may be partially formed of a material having a light-transmitting property or may be formed of a material having no light-transmitting property. ..

皿ユニット14は、遊技盤12の下方に配置される。この皿ユニット14は、上皿21と、その下方に配置された下皿22とを有する。上皿21及び下皿22には、図2に示すように、遊技球の貸し出し、遊技球の払出し(賞球)を行うための払出口21a及び払出口22aがそれぞれ形成される。所定の払出条件が成立した場合には、払出口21a及び払出口22aから遊技球が排出されて、それぞれ、上皿21及び下皿22に貯留される。また、上皿21に貯留された遊技球は、発射装置15によって遊技領域12aに発射される。 The dish unit 14 is arranged below the game board 12. The plate unit 14 has an upper plate 21 and a lower plate 22 arranged below the upper plate 21. As shown in FIG. 2, the upper plate 21 and the lower plate 22 are respectively formed with a payout opening 21a and a payout opening 22a for renting out game balls and paying out game balls (prize balls). When the predetermined payout condition is satisfied, the game balls are discharged from the payout opening 21a and the payout opening 22a and stored in the upper plate 21 and the lower plate 22, respectively. The game balls stored in the upper plate 21 are shot by the launching device 15 to the game area 12a.

また、皿ユニット14には、演出ボタン23が設けられる。この演出ボタン23は、上皿21上に取り付けられる。また、演出ボタン23の周縁には、ダイヤル操作部(ジョグダイヤル)24が演出ボタン23に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機1は、演出ボタン23及び/又はダイヤル操作部24を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置13の表示領域13aに、演出ボタン23及び/又はダイヤル操作部24の操作を促す画像が表示される。 In addition, the dish unit 14 is provided with an effect button 23. The effect button 23 is attached on the upper plate 21. A dial operation unit (jog dial) 24 is rotatably attached to the effect button 23 with respect to the effect button 23. The pachinko gaming machine 1 of the present embodiment has a predetermined effect function that is performed by using the effect button 23 and/or the dial operation unit 24, and when performing a predetermined effect, in the display area 13a of the display device 13, An image prompting the user to operate the effect button 23 and/or the dial operation unit 24 is displayed.

発射装置15は、ベースドア3の前面において、右下の領域(右下角部付近)に配置される。この発射装置15は、遊技者によって操作可能な発射ハンドル25と、皿ユニット14の右下部に係合するパネル体26とを備える。発射ハンドル25は、パネル体26の前面側に配置され、パネル体26に回動可能に支持される。 The launching device 15 is arranged in the lower right region (near the lower right corner) on the front surface of the base door 3. The launching device 15 includes a launching handle 25 that can be operated by a player, and a panel body 26 that engages with the lower right portion of the dish unit 14. The firing handle 25 is disposed on the front side of the panel body 26 and is rotatably supported by the panel body 26.

なお、図2及び図3には示さないが、パネル体26の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ(駆動装置)が設けられる。また、図2及び図3には示さないが、発射ハンドル25の周縁部には、タッチセンサが設けられ、発射ハンドル25の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル25の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。 Although not shown in FIGS. 2 and 3, on the back side of the panel body 26, a solenoid actuator (driving device) for controlling the shooting operation of the game ball is provided. Although not shown in FIGS. 2 and 3, a touch sensor is provided on the periphery of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the electric power supplied to the solenoid actuator.

本実施形態のパチンコ遊技機1では、遊技者の手が発射ハンドル25のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル25を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル25を把持して時計回り(遊技者側から見て右回り)の方向へ回動操作すると、発射ハンドル25の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿21に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール41(後述の図4参照)に案内されて遊技盤12の遊技領域12aへ放出される。 In the pachinko gaming machine 1 of the present embodiment, when the player's hand touches the touch sensor of the firing handle 25, the touch sensor outputs a detection signal. As a result, it is detected that the player holds the firing handle 25, and the game ball can be fired by the solenoid actuator. Then, when the player grips the firing handle 25 and rotates it clockwise (clockwise when viewed from the player side), the resistance value of the firing volume changes according to the rotation angle of the firing handle 25. , The electric power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper plate 21 are sequentially fired, and the fired game balls are guided to the guide rails 41 (see FIG. 4 described later) and discharged to the game area 12a of the game board 12.

また、図2及び図3には示さないが、発射ハンドル25の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル25を把持して回動させた状態であっても、遊技球の発射が停止される。 Although not shown in FIGS. 2 and 3, a firing stop button is provided on a side portion of the firing handle 25. The firing stop button is a button provided to stop the firing of the game ball by the solenoid actuator. When the player presses the firing stop button, the firing of the game ball is stopped even if the firing handle 25 is gripped and rotated.

払出装置16及び基板ユニット17は、ベースドア3の背面側に配置される。払出装置16には、貯留ユニット(不図示)から遊技球が供給される。払出装置16は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿21又は下皿22に払い出す。基板ユニット17は、各種制御基板を有する。各種制御基板には、後述する主制御回路70や副制御回路200などが設けられる(後述の図5参照)。 The payout device 16 and the substrate unit 17 are arranged on the back side of the base door 3. The payout device 16 is supplied with game balls from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls to the upper plate 21 or the lower plate 22 from the game balls supplied from the storage unit based on the establishment of the payout condition. The board unit 17 has various control boards. Various control boards are provided with a main control circuit 70, a sub control circuit 200, and the like, which will be described later (see FIG. 5, which will be described later).

[ガラスドア]
ガラスドア4は、表面が略四角形状の板状部材で構成される。また、ガラスドア4は、遊技盤12の前面側に配置され、遊技盤12を覆う大きさを有する。このガラスドア4の前面において、スピーカ11と対向する上部領域には、スピーカカバー29が設けられる。
[Glass door]
The glass door 4 is composed of a plate-shaped member having a substantially square surface. The glass door 4 is arranged on the front side of the game board 12 and has a size to cover the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.

また、ガラスドア4の中央部において、遊技盤12の遊技領域12aと対向する領域には、少なくとも遊技領域12aを露出させるような大きさの開口4aが形成される。ガラスドア4の開口4aは、光透過性を有する保護ガラス28が取り付けられ、これにより、開口4aが塞がれる。したがって、ガラスドア4をベースドア3に対して閉じると、保護ガラス28は、遊技盤12の少なくとも遊技領域12aに対面するように配置される。 Further, in the central portion of the glass door 4, an opening 4a having a size that exposes at least the game area 12a is formed in a region facing the game area 12a of the game board 12. A protective glass 28 having a light transmitting property is attached to the opening 4a of the glass door 4, whereby the opening 4a is closed. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is arranged so as to face at least the game area 12a of the game board 12.

[遊技盤]
次に、遊技盤12の構成について、図4を参照して説明する。図4は、遊技盤12の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be described with reference to FIG. FIG. 4 is a front view showing the configuration of the game board 12.

遊技盤12の前面には、図4に示すように、ガイドレール41と、球通過検出器43と、第1始動口44と、第2始動口45(始動領域)と、普通電動役物46とが設けられる。また、遊技盤12の前面には、一般入賞口51,52と、第1大入賞口53(可変入賞装置)と、第2大入賞口54(可変入賞装置)と、アウト口55と、複数の遊技釘56とが設けられる。さらに、遊技盤12の前面において、その略中央に配置された表示装置13の表示領域13aの上部には、特別図柄表示装置61(特別図柄表示手段)と、普通図柄表示装置62と、普通図柄保留表示装置63と、第1特別図柄保留表示装置64と、第2特別図柄保留表示装置65とが設けられる。 On the front surface of the game board 12, as shown in FIG. 4, a guide rail 41, a ball passage detector 43, a first starting port 44, a second starting port 45 (starting region), and an ordinary electric accessory 46. And are provided. In addition, on the front surface of the game board 12, general winning openings 51, 52, a first big winning opening 53 (variable winning device), a second big winning opening 54 (variable winning device), an outlet 55, a plurality of And the game nail 56 of. Furthermore, on the front surface of the game board 12, the special symbol display device 61 (special symbol display means), the normal symbol display device 62, and the normal symbol are provided on the upper part of the display area 13a of the display device 13 arranged substantially in the center thereof. The hold display device 63, the first special symbol hold display device 64, and the second special symbol hold display device 65 are provided.

なお、図4には示さないが、遊技盤12の前面には、演出用7セグカウンタも設けられる。演出用7セグカウンタは、二桁の数字や2つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知LED(Light Emitting Diode)や、大当り遊技中のラウンド数を表示するラウンド数表示LEDなどを設けてもよい。 Although not shown in FIG. 4, a production 7-segment counter is also provided on the front surface of the game board 12. The production 7-segment counter is composed of a display counter capable of displaying two-digit numbers and two alphabetic characters. In addition, in the present embodiment, a notification LED (Light Emitting Diode) that lights up when the result of the stop display of the special symbol is "big hit", a round number display LED that displays the number of rounds during the big hit game, etc. are provided. Good.

[遊技領域の各種構成部材]
ガイドレール41は、遊技領域12aを区画する円弧状に延在した外レール41aと、この外レール41aの内側(内周側)に配置された、円弧状に延在した内レール41bとで構成される。遊技領域12aは、外レール41aの内側に形成される。外レール41a及び内レール41bは、遊技者側から見て、遊技領域12aの左側端部付近において互いに対向するように配置され、これにより、外レール41aと内レール41bとの間に、発射装置15によって発射された遊技球を遊技領域12aの上部へ案内するガイド経路41cが形成される。
[Various components in the game area]
The guide rail 41 is configured by an outer rail 41a extending in an arc shape that partitions the game area 12a, and an inner rail 41b extending in an arc shape, which is arranged inside (outer circumferential side) of the outer rail 41a. To be done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are arranged so as to face each other in the vicinity of the left end portion of the game area 12a when viewed from the player side, whereby the launch device is provided between the outer rail 41a and the inner rail 41b. A guide path 41c for guiding the game ball shot by 15 to the upper part of the game area 12a is formed.

また、遊技領域12aの左側上部に位置する内レール41bの先端部には、該内レール41bの先端部と、それと対向する外レール41aの一部とにより、玉放出口41dが形成される。そして、内レール41bの先端部には、玉放出口41dを塞ぐようにして、玉戻り防止片42が設けられる。この玉戻り防止片42は、玉放出口41dから遊技領域12aに放出された遊技球が、再び玉放出口41dを通過してガイド経路41cに進入することを防止する。 Further, at the tip of the inner rail 41b located on the upper left side of the game area 12a, a ball discharge port 41d is formed by the tip of the inner rail 41b and a part of the outer rail 41a facing it. A ball return prevention piece 42 is provided at the tip of the inner rail 41b so as to close the ball discharge port 41d. The ball return prevention piece 42 prevents the game ball discharged from the ball discharge port 41d into the game area 12a from passing through the ball discharge port 41d again and entering the guide path 41c.

玉放出口41dから放出された遊技球は、遊技領域12aの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘56、第1始動口44、第2始動口45等の遊技領域12aに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域12aの上部から下部に向かって流下する。 The game ball discharged from the ball discharge port 41d flows down from the upper part to the lower part of the game area 12a. At this time, the game ball collides with various members provided in the game area 12a such as the plurality of game nails 56, the first starting opening 44, the second starting opening 45, etc., and changes the traveling direction of the gaming area 12a. Run down from the top to the bottom.

遊技領域12aの略中央には、表示装置13の表示領域13aが設けられる。この表示領域13aの上端には、障害物13bが設けられる。障害物13bを設けることにより、遊技球は、遊技領域12a内の表示領域13aと重なる領域上を通過しない。 The display area 13a of the display device 13 is provided in the approximate center of the game area 12a. An obstacle 13b is provided at the upper end of the display area 13a. By providing the obstacle 13b, the game ball does not pass over the area that overlaps the display area 13a in the game area 12a.

球通過検出器43は、遊技者側から見て、表示領域13aの右側端部付近に配置される。球通過検出器43には、球通過検出器43を通過する遊技球を検出するための通過球センサ43a(後述の図5参照)が設けられる。また、球通過検出器43を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。 The ball passage detector 43 is arranged near the right end of the display area 13a when viewed from the player side. The ball passing detector 43 is provided with a passing ball sensor 43a (see FIG. 5 described later) for detecting a game ball passing through the ball passing detector 43. Further, by passing the game ball through the ball passage detector 43, a lottery of whether or not to "win" is performed, and the variable display of the normal symbol is started based on the result of the lottery.

第1始動口44は、表示領域13aの下方に配置され、第2始動口45は、第1始動口44の下方に配置される。第1始動口44及び第2始動口45は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第1始動口44又は第2始動口45に入ること又は通過することを「入賞」という。そして、遊技球が第1始動口44又は第2始動口45に入賞すると、第1所定数(本実施形態では3個)の遊技球が払い出される。また、第1始動口44に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第2始動口45に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。 The first starting port 44 is arranged below the display area 13a, and the second starting port 45 is arranged below the first starting port 44. The 1st starting opening 44 and the 2nd starting opening 45 are comprised by the member which can receive a game ball. Hereinafter, entering or passing of the game ball into or out of the first start opening 44 or the second start opening 45 is referred to as "winning prize". Then, when the game balls enter the first start opening 44 or the second start opening 45, the first predetermined number (three in the present embodiment) of the game balls are paid out. In addition, by entering the game ball into the first start opening 44, a lottery is made as to whether it is a "big hit" or a "small win", and the variation of the special symbol based on the result of the lottery. The display starts. Furthermore, by entering the game ball into the second starting opening 45, a lottery of "big hit" or not is performed, and the variable display of the special symbol is started based on the result of the lottery.

第1始動口44には、第1始動口44に入賞した遊技球を検出するための第1始動口入賞球センサ44a(後述の図5参照)が設けられる。また、第2始動口45には、第2始動口45に入賞した遊技球を検出するための第2始動口入賞球センサ45a(後述の図5参照)が設けられる。なお、第1始動口44及び第2始動口45に入賞した遊技球は、遊技盤12に設けられた回収口(不図示)を通過して遊技球の回収部(不図示)に搬送される。 The first starting opening 44 is provided with a first starting opening winning ball sensor 44a (see FIG. 5, which will be described later) for detecting a game ball winning the first starting opening 44. In addition, the second starting port 45 is provided with a second starting port winning ball sensor 45a (see FIG. 5, which will be described later) for detecting a game ball that has won the second starting port 45. The game balls that have won the first start port 44 and the second start port 45 pass through a recovery port (not shown) provided on the game board 12 and are conveyed to a game ball recovery unit (not shown). ..

普通電動役物46は、第2始動口45に設けられる。普通電動役物46は、第2始動口45の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド46a(後述の図5参照)とを有する。この普通電動役物46は、普通電動役物ソレノイド46aにより駆動され、一対の羽根部材を拡げて第2始動口45に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第2始動口45に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物46が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。 The ordinary electric accessory 46 is provided in the second starting port 45. The ordinary electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second starting port 45, and an ordinary electric accessory solenoid 46a (see FIG. 5 described later) for driving the pair of blade members. Have. The ordinary electric accessory 46 is driven by the ordinary electric accessory solenoid 46a to open the pair of blade members to make it easier to enter the game ball into the second starting port 45, and to close the pair of blade members. The second start port 45 is caused to generate one of the closed states in which the game balls cannot be won. In the present embodiment, when the normal electric accessory 46 is in the closed state, the opening configuration of the pair of blade members is not made impossible to win the prize, but is made difficult to win the game ball. Good.

一般入賞口51は、遊技者側から見て、遊技領域12aの左下部付近に配置される。また、一般入賞口52は、球通過検出器43の下方に配置され、且つ、遊技者側から見て、遊技領域12aの右下部付近に配置される。一般入賞口51及び一般入賞口52は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口51又は一般入賞口52に入ること又は通過することもまた、「入賞」という。一般入賞口51又は一般入賞口52に遊技球が入賞すると、第2所定数(本実施形態では10個)の遊技球が払い出される。 The general winning opening 51 is arranged near the lower left part of the game area 12a when viewed from the player side. Further, the general winning opening 52 is arranged below the ball passage detector 43, and is arranged near the lower right portion of the game area 12a as viewed from the player side. The general winning opening 51 and the general winning opening 52 are made of members that can receive game balls. In the following, entering or passing of the game ball into the general winning opening 51 or the general winning opening 52 is also referred to as “winning”. When the game balls are won in the general winning opening 51 or the general winning opening 52, the second predetermined number (10 in the present embodiment) of the game balls are paid out.

一般入賞口51には、一般入賞口51に入賞した遊技球を検出するための一般入賞球センサ51a(後述の図5参照)が設けられる。また、一般入賞口52には、一般入賞口52に入賞した遊技球を検出するための一般入賞球センサ52a(後述の図5参照)が設けられる。 The general winning opening 51 is provided with a general winning ball sensor 51a (see FIG. 5, which will be described later) for detecting a game ball that has won the general winning opening 51. Further, the general winning opening 52 is provided with a general winning ball sensor 52a (see FIG. 5 described later) for detecting a game ball that has won the general winning opening 52.

第1大入賞口53及び第2大入賞口54は、球通過検出器43の下方で、且つ、第1始動口44と一般入賞口52との間に配置される。そして、第1大入賞口53及び第2大入賞口54は、遊技球の流路に沿って上下方向に配置され、第1大入賞口53は、第2大入賞口54の上方に配置される。第1大入賞口53及び第2大入賞口54は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ53a及び54aと、シャッタを駆動させるソレノイドアクチュエータ(後述の図5中の第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54b)とを有する。 The first special winning opening 53 and the second special winning opening 54 are arranged below the ball passage detector 43 and between the first starting opening 44 and the general winning opening 52. The first special winning opening 53 and the second special winning opening 54 are arranged vertically along the flow path of the game ball, and the first special winning opening 53 is arranged above the second special winning opening 54. It The first special winning opening 53 and the second special winning opening 54 are so-called attacker-type opening/closing devices, and include openable/closable shutters 53a and 54a and a solenoid actuator for driving the shutters (first in FIG. 5 described later). It has a special winning opening solenoid 53b and a second special winning opening solenoid 54b).

第1大入賞口53及び第2大入賞口54のそれぞれは、対応するシャッタが開いている状態(開放状態)のときに遊技球を受け入れ、シャッタが閉じている状態(閉鎖状態)のときには遊技球を受け入れない。以下では、遊技球が第1大入賞口53又は第2大入賞口54に入ること又は通過することもまた、「入賞」という。第1大入賞口53に遊技球が入賞すると、第3所定数球(本実施形態では10個)の遊技球が払い出される。一方、第2大入賞口54に遊技球が入賞すると、第4所定数球(本実施形態では15個)の遊技球が払い出される。 Each of the first big winning opening 53 and the second big winning opening 54 accepts a game ball when the corresponding shutter is open (open state), and the game when the shutter is closed (closed state). Do not accept the ball. In the following, the game ball entering or passing through the first big winning opening 53 or the second big winning opening 54 is also referred to as “winning”. When a game ball wins the first big winning opening 53, a third predetermined number of balls (10 balls in this embodiment) are paid out. On the other hand, when a game ball is won in the second big winning opening 54, a fourth predetermined number of balls (15 balls in this embodiment) are paid out.

また、第1大入賞口53には、第1大入賞口53に入賞した遊技球を計数するためのカウントセンサ53c(後述の図5参照)が設けられる。さらに、第2大入賞口54には、第2大入賞口54に入賞した遊技球を計数するためのカウントセンサ54c(後述の図5参照)が設けられる。 Further, the first big winning opening 53 is provided with a count sensor 53c (see FIG. 5, which will be described later) for counting the game balls that have won the first big winning opening 53. Further, the second special winning opening 54 is provided with a count sensor 54c (see FIG. 5, which will be described later) for counting the game balls that have won the second special winning opening 54.

アウト口55は、遊技領域12aの最下部に設けられる。このアウト口55は、第1始動口44、第2始動口45、一般入賞口51、一般入賞口52、第1大入賞口53及び第2大入賞口54のいずれにも入賞しなかった遊技球を受け入れる。 The outlet 55 is provided at the bottom of the game area 12a. This out port 55 is a game in which none of the first starting port 44, the second starting port 45, the general winning opening 51, the general winning opening 52, the first big winning opening 53 and the second big winning opening 54 is won. Accept the ball.

本実施形態の遊技領域12aにおける各種構成部材の配置を図4に示すような配置にすると、遊技者により遊技領域12aの右側の領域に遊技球が打ち込まれた場合(右打ちされた場合)、遊技釘56等により遊技球が第2始動口45に誘導される。この場合、第1始動口44に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第2始動口45に入賞した方が、第1始動口44に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第2始動口45への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第1始動口44への入賞の可能性(遊技者にとって不利な遊技状態となる可能性)を低くすることができる。 When the arrangement of the various constituent members in the game area 12a of the present embodiment is arranged as shown in FIG. 4, when the player hits a game ball in the area on the right side of the game area 12a (when right hitting), The game ball is guided to the second starting opening 45 by the game nail 56 and the like. In this case, there is almost no possibility of winning the first start opening 44. In the present embodiment, as will be described later, a player who wins in the second starting opening 45 is more likely to receive a lottery for "big hit", which is advantageous to the player, than a case where the winning is in the first starting opening 44. Therefore, in the later-described "time saving game state" in which winning in the second starting opening 45 is relatively easy, there is a possibility of winning in the first starting opening 44 (a disadvantage to the player) by performing a right-handed strike. The possibility of becoming a game state) can be reduced.

[特別図柄表示装置]
特別図柄表示装置61は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。
[Special symbol display device]
As shown in FIG. 4, the special symbol display device 61 is arranged substantially in the center of the upper part of the display area 13a of the display device 13.

特別図柄表示装置61は特別図柄ゲームにおいて、特別図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置61を構成する。なお、本発明はこれに限定されず、特別図柄表示装置61を、例えば、複数のLEDにより構成してもよい。この場合には、複数のLEDの点灯・消灯によって構成される表示パターンを特別図柄として表す。 The special symbol display device 61 is a display device that variably displays (variable display and stop display) the special symbol in the special symbol game. In the present embodiment, as shown in FIG. 4, the special symbol display device 61 is configured by a device that displays the special symbol with a symbol such as a number or a symbol. The present invention is not limited to this, and the special symbol display device 61 may be composed of, for example, a plurality of LEDs. In this case, a display pattern configured by turning on/off a plurality of LEDs is represented as a special symbol.

特別図柄表示装置61は、遊技球が第1始動口44又は第2始動口45に入賞したこと(特別図柄始動入賞)を契機に、特別図柄(識別情報)の変動表示を行う。そして、特別図柄表示装置61は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第1始動口44に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第1特別図柄という。また、遊技球が第2始動口45に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第2特別図柄という。 The special symbol display device 61 performs a variable display of special symbols (identification information) when the game ball wins the first starting opening 44 or the second starting opening 45 (special symbol starting winning). Then, the special symbol display device 61 performs a variable display of the special symbol for a predetermined time, and then performs a stop display of the special symbol. In the following, when the game ball wins the first starting opening 44, the special symbol that is variably displayed on the special symbol display device 61 is referred to as a first special symbol. Further, when the game ball wins the second starting port 45, the special symbol that is variably displayed on the special symbol display device 61 is referred to as a second special symbol.

特別図柄表示装置61において、停止表示された第1特別図柄又は第2特別図柄が特定の態様(「大当り」の態様)である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置61において、第1特別図柄又は第2特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。 In the special symbol display device 61, when the first special symbol or the second special symbol stopped and displayed is in a specific mode (a mode of "big hit"), the gaming state is advantageous to the player from the normal gaming state. It shifts to the big hit game state which is a state. That is, in the special symbol display device 61, that the first special symbol or the second special symbol is stopped and displayed in a mode in which it shifts to the big hit game state is a "big hit".

大当り遊技状態では、第1大入賞口53又は第2大入賞口54が開放状態になる。具体的には、本実施形態では、遊技球が第1始動口44に入賞し、特別図柄表示装置61において第1特別図柄が特定の態様で停止表示された場合には、第1大入賞口53が開放状態となる。一方、遊技球が第2始動口45に入賞し、特別図柄表示装置61において第2特別図柄が特定の態様で停止表示された場合には、第2大入賞口54が開放状態となる。 In the big hit game state, the first big winning opening 53 or the second big winning opening 54 is opened. Specifically, in the present embodiment, when the game ball wins the first starting opening 44 and the first special symbol is stopped and displayed in a specific mode on the special symbol display device 61, the first big winning opening. 53 is opened. On the other hand, when the game ball wins the second starting port 45 and the second special symbol is stopped and displayed in a specific mode on the special symbol display device 61, the second special winning port 54 is opened.

各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間(例えば30sec)が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。 The open state of each special winning opening is maintained until a predetermined number of game balls are won or until a certain period (for example, 30 sec) elapses. Then, when the elapsed time of the open state of each special winning opening satisfies any one of these conditions, the special winning opening that has been open is closed.

以下では、第1大入賞口53又は第2大入賞口54が遊技球を受け入れやすい状態(開放状態)となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、1ラウンド、2ラウンド等のラウンド数として計数される。例えば、1回目のラウンドゲームを第1ラウンド、2回目のラウンドゲームを第2ラウンドと称する。 In the following, a game in which the first big winning opening 53 or the second big winning opening 54 is in a state (open state) where it is easy to receive a game ball is called a round game. During the round game, the special winning opening is closed. The round game is counted as the number of rounds such as 1 round and 2 rounds. For example, the first round game is called the first round, and the second round game is called the second round.

なお、特別図柄表示装置61において、停止表示された特別図柄が特定の態様以外の態様(「ハズレ」の態様)である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置61により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。 In the special symbol display device 61, when the special symbol stopped and displayed is in a mode other than the specific mode (a mode of “miss”), the gaming state does not shift unless the winning of the falling lottery is won. That is, the special symbol game is a game in which the special symbol display device 61 variably displays the special symbol, and then the special symbol is stopped and displayed, and the game state is shifted or maintained depending on the result.

また、本実施形態のパチンコ遊技機1では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第1始動口44に入賞した場合、該入賞に対応する第1特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第1特別図柄の変動表示が開始される。本実施形態では、保留される第1特別図柄の可変表示の数(いわゆる、「保留個数(保留球の個数)」)を、最大4回(個)に規定する。 Further, in the pachinko gaming machine 1 of the present embodiment, when the game ball wins the first starting opening 44 during the variable display of the first special symbol or the second special symbol, the first special symbol corresponding to the winning is variable. The display (holding ball) is put on hold. Then, when the first special symbol or the second special symbol that is currently displayed in a variable manner is stopped and displayed, the variable display of the first special symbol that has been held is started. In the present embodiment, the number of variable display of the first special symbol to be held (so-called "holding number (number of holding balls)") is defined as a maximum of four times (pieces).

さらに、本実施形態では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第2始動口45に入賞した場合、該入賞に対応する第2特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第2特別図柄の変動表示が開始される。本実施形態では、保留される第2特別図柄の可変表示の数(保留個数)を、最大4回(個)に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大8個となる。 Further, in the present embodiment, when the game ball wins the second starting port 45 during the variable display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (holding ball) Is suspended. Then, when the first special symbol or the second special symbol which is currently displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been held is started. In the present embodiment, the number of variable displays of the second special symbols to be held (holding number) is defined to be a maximum of four times (pieces). Therefore, in the present embodiment, the maximum number of variable display of special symbols is 8 in total.

また、本実施形態では、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。 Further, in the present embodiment, when the holding balls of the first special symbol and the holding balls of the second special symbol are mixed, the variable display of one special symbol is executed preferentially to the variable display of the other special symbol. .. Note that the present invention is not limited to this, and when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, the variable display of the special symbols may be executed in the reserved order.

[普通図柄表示装置]
普通図柄表示装置62は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置62は、遊技者側から見て、特別図柄表示装置61の右側に配置される。
[Normal symbol display device]
As shown in FIG. 4, the normal symbol display device 62 is arranged substantially in the center of the upper part of the display area 13a of the display device 13. And in this embodiment, the normal symbol display device 62 is arranged on the right side of the special symbol display device 61 when viewed from the player side.

普通図柄表示装置62は、普通図柄ゲームにおいて、普通図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、普通図柄表示装置62を、上下方向に配列された2つのLED(普通図柄表示LED)により構成する。そして、普通図柄表示装置62では、各普通図柄表示LEDの点灯・消灯によって構成される表示パターンを普通図柄として表す。 The normal symbol display device 62 is a display device that variably displays (variable display and stop display) the normal symbol in the normal symbol game. In the present embodiment, as shown in FIG. 4, the normal symbol display device 62 is configured by two LEDs (normal symbol display LED) arranged vertically. Then, in the normal symbol display device 62, the display pattern configured by turning on/off each normal symbol display LED is represented as a normal symbol.

普通図柄表示装置62は、遊技球が球通過検出器43を通過したことを契機に、2つの普通図柄表示LEDを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置62は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。 The normal symbol display device 62 alternately turns on and off the two normal symbol display LEDs when the game ball has passed the ball passage detector 43, and performs a variable display of the normal symbol. Then, the normal symbol display device 62 performs a variable display of the normal symbol for a predetermined time, and then performs a stop display of the normal symbol.

普通図柄表示装置62において、停止表示された普通図柄が所定の態様(「当り」の態様)である場合には、普通電動役物46が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様(「ハズレ」の態様)である場合には、普通電動役物46は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置62により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物46が動作するゲームである。 In the normal symbol display device 62, when the normal symbol stopped and displayed is in a predetermined mode (a mode of "hit"), the normal electric accessory 46 is changed from the closed state to the open state for a predetermined period. On the other hand, when the normal symbol stopped and displayed is in a mode other than the predetermined mode (a mode of “miss”), the normal electric accessory 46 maintains the closed state. That is, the ordinary symbol game is a game in which the ordinary symbol display device 62 variably displays the ordinary symbol, then the ordinary symbol is stopped and displayed, and the ordinary electric auditors product 46 operates according to the result.

なお、普通図柄の変動表示中に遊技球が球通過検出器43を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数(すなわち、「保留個数」)を、最大4回(個)に規定する。 In addition, when the game ball passes the ball passage detector 43 during the variable display of the ordinary symbol, the variable display of the ordinary symbol is suspended. Then, when the normal symbol which is currently displayed in a variable state is stopped and displayed, the variable display of the held normal symbol is started. In the present embodiment, the number of variable displays of the ordinary symbols to be held (that is, the "held number") is defined to be a maximum of four times (pieces).

[普通図柄保留表示装置]
普通図柄保留表示装置63は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置63は、特別図柄表示装置61及び普通図柄表示装置62の下方に配置される。
[Ordinary symbol hold display device]
As shown in FIG. 4, the normal symbol hold display device 63 is arranged in the approximate center of the upper part of the display area 13a of the display device 13. And in this embodiment, the normal symbol suspension display device 63 is arranged below the special symbol display device 61 and the normal symbol display device 62.

普通図柄保留表示装置63は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図4に示すように、普通図柄保留表示装置63を、左右方向に配列された4つのLED(普通図柄保留表示LED)により構成する。そして、普通図柄保留表示装置63では、各普通図柄保留表示LEDの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。 The normal symbol hold display device 63 is a device that displays the number of normally held variable display hold numbers. In the present embodiment, as shown in FIG. 4, the normal symbol hold display device 63 is configured by four LEDs (ordinary symbol hold display LEDs) arranged in the left-right direction. Then, in the normal symbol hold display device 63, by turning on and off each normal symbol hold display LED, the number of held variable display of the normal symbol is displayed.

具体的には、普通図柄の可変表示の保留個数が1個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示LED(左から1つ目の普通図柄保留表示LED)が点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が2個の場合には、左から1つ目及び2つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が3個の場合は、左から1つ目〜3つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。そして、普通図柄の可変表示の保留個数が4個の場合には、全ての普通図柄保留表示LEDが点灯する。 Specifically, when the number of variable displays of the normal symbol is one, when viewed from the player side, the normal symbol hold display LED located on the leftmost side (the first normal symbol hold display LED from the left) Lights up, and other ordinary symbol hold display LEDs go out. In the case where the number of variable displays of the normal symbols is two, the first and second normal symbol hold display LEDs are turned on from the left, and the other normal symbol hold display LEDs are turned off. If the number of variable display of normal symbols is 3, the first to third normal symbol hold display LEDs from the left are turned on, and the other normal symbol hold display LEDs are turned off. Then, when the number of variable display of the normal symbols is four, all the normal symbol hold display LEDs are turned on.

[第1特別図柄保留表示装置]
第1特別図柄保留表示装置64は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、特別図柄表示装置61の左側に配置される。
[First special symbol hold display device]
As shown in FIG. 4, the first special symbol hold display device 64 is arranged on the left side of the special symbol display device 61 when viewed from the player side in the upper part of the display area 13a of the display device 13.

第1特別図柄保留表示装置64は、保留されている第1特別図柄の可変表示(第1特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第1特別図柄保留表示装置64は、第1特別図柄保留個数表示部64aと、第1特別図柄保留情報表示部64bとで構成される。そして、第1特別図柄保留情報表示部64bは、特別図柄表示装置61の左側に配置され、第1特別図柄保留個数表示部64aは、第1特別図柄保留情報表示部64bの左側に配置される。 The first special symbol hold display device 64 is a device that displays information about the variable display of the first special symbol that is being held (holding ball of the first special symbol). In the present embodiment, as shown in FIG. 4, the first special symbol reservation display device 64 is composed of a first special symbol reservation number display section 64a and a first special symbol reservation information display section 64b. Then, the first special symbol reservation information display unit 64b is arranged on the left side of the special symbol display device 61, and the first special symbol reservation number display unit 64a is arranged on the left side of the first special symbol reservation information display unit 64b. ..

第1特別図柄保留個数表示部64aは、左右方向に配列された4つのLED(第1特別図柄保留表示LED)を有する。なお、第1特別図柄保留個数表示部64aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第1特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第1特別図柄保留表示LEDから保留個数目までの第1特別図柄保留表示LEDが点灯する。 The first special symbol reservation number display section 64a has four LEDs (first special symbol reservation display LED) arranged in the left-right direction. The display mode of the first special symbol reservation number display unit 64a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the first special symbol is suspended, as viewed from the player side, the first special symbol reserved display LED from the first special symbol reserved display LED located on the leftmost side to the reserved number. Lights up.

また、第1特別図柄保留情報表示部64bは、第1特別図柄の保留球に関する情報を表示する。例えば、第1特別図柄保留情報表示部64bは、次に変動表示させる第1特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第1特別図柄保留表示装置64の構成は、図4に示す例に限定されず、少なくとも第1特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 Further, the first special symbol reservation information display unit 64b displays information about the reserved balls of the first special symbol. For example, the 1st special symbol reservation information display section 64b displays the information (identification information) about the reserved balls of the 1st special symbol to be variably displayed next in the form of numbers or symbols. The configuration of the first special symbol hold display device 64 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display hold of the first special symbol. ..

[第2特別図柄保留表示装置]
第2特別図柄保留表示装置65は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、普通図柄表示装置62の右側に配置される。
[Second special symbol hold display device]
As shown in FIG. 4, the second special symbol hold display device 65 is arranged on the right side of the normal symbol display device 62 as viewed from the player side in the upper part of the display area 13a of the display device 13.

第2特別図柄保留表示装置65は、保留されている第2特別図柄の可変表示(第2特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第2特別図柄保留表示装置65は、第2特別図柄保留個数表示部65aと、第2特別図柄保留情報表示部65bとで構成される。そして、第2特別図柄保留情報表示部65bは、普通図柄表示装置62の右側に配置され、第2特別図柄保留個数表示部65aは、第2特別図柄保留情報表示部65bの右側に配置される。 The second special symbol hold display device 65 is a device that displays information about the variable display of the second special symbol that is being held (holding ball of the second special symbol). In the present embodiment, as shown in FIG. 4, the second special symbol reservation display device 65 includes a second special symbol reservation number display section 65a and a second special symbol reservation information display section 65b. Then, the second special symbol reservation information display unit 65b is arranged on the right side of the normal symbol display device 62, and the second special symbol reservation number display unit 65a is arranged on the right side of the second special symbol reservation information display unit 65b. ..

第2特別図柄保留個数表示部65aは、左右方向に配列された4つのLED(第2特別図柄保留表示LED)を有する。なお、第2特別図柄保留個数表示部65aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第2特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第2特別図柄保留表示LEDから保留個数目までの第2特別図柄保留表示LEDが点灯する。 The second special symbol reservation number display section 65a has four LEDs (second special symbol reservation display LED) arranged in the left-right direction. The display mode of the second special symbol reservation number display section 65a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the second special symbol is suspended, as seen from the player side, the second special symbol suspension display LED from the second special symbol suspension display LED located on the leftmost side to the reserved number Lights up.

また、第2特別図柄保留情報表示部65bは、第2特別図柄の保留球に関する情報を表示する。例えば、第2特別図柄保留情報表示部65bは、次に変動表示させる第2特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第2特別図柄保留表示装置65の構成は、図4に示す例に限定されず、少なくとも第2特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 In addition, the second special symbol reservation information display unit 65b displays information about the reservation ball of the second special symbol. For example, the second special symbol reservation information display unit 65b displays information (identification information) about the reserved balls of the second special symbol to be variably displayed next in the form of numbers or symbols. The configuration of the second special symbol hold display device 65 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the number of variable display hold of the second special symbol. ..

[表示装置]
表示装置13は、上述のように液晶表示装置で構成され、その表示領域13aにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is configured by the liquid crystal display device as described above, and performs various image display effects in the display area 13a.

具体的には、本実施形態では、特別図柄表示装置61に表示される特別図柄と関連する演出画像が表示領域13aに表示される。この際、例えば、特別図柄表示装置61において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、1〜8までの数字や各種文字などからなる複数の演出用識別図柄(装飾図柄)が表示領域13aに変動表示される。そして、特別図柄表示装置61において特別図柄が停止表示されると、表示領域13aにも、特別図柄に対応する複数の装飾図柄(後述の大当り図柄等)が停止表示される。 Specifically, in the present embodiment, the effect image associated with the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being variably displayed on the special symbol display device 61, except for a specific case, for example, a plurality of production identification symbols (decoration) including numbers 1 to 8 and various characters (Pattern) is variably displayed in the display area 13a. Then, when the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (a big hit symbol described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.

そして、特別図柄表示装置61において停止表示された特別図柄が特定の態様である(停止表示の結果が「大当り」である)場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域13aに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様(例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様)となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。 Then, in the case where the special symbol stopped and displayed in the special symbol display device 61 is in a specific mode (the result of the stop display is "big hit"), the player recognizes that it is "big hit". The effect image is displayed in the display area 13a. As an effect for letting the player know that it is a "big hit", for example, first, a plurality of stop-displayed decorative symbols are in a specific mode (for example, a mode in which the same decorative pattern is arranged in a predetermined direction). ), and then an effect of displaying an image for notifying the "big hit" is given.

また、本実施形態では、表示装置13の表示領域13aに、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65の表示内容と関連する演出画像が表示される。例えば、表示領域13aには、特別図柄の可変表示の保留個数を報知する保留情報(例えば、保留個数と同じ数の保留用図柄)が表示される。また、例えば、本実施形態のパチンコ遊技機1では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域13aに表示される。 Further, in the present embodiment, in the display area 13a of the display device 13, an effect image related to the display contents of the first special symbol hold display device 64 and the second special symbol hold display device 65 is displayed. For example, in the display area 13a, hold information (for example, the same number of holding symbols as the holding number) for notifying the holding number of the variable display of the special symbol is displayed. Further, for example, in the pachinko gaming machine 1 of the present embodiment, the prefetching effect is performed based on the information of the reserved ball of the special symbol, but the notice of notice at this time is also displayed in the display area 13a.

なお、本実施形態では、普通図柄表示装置62において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置13の表示領域13aに表示させる機能をさらに設けてもよい。 In the present embodiment, when the ordinary symbol stopped and displayed on the ordinary symbol display device 62 is in a predetermined mode, an effect image for the player to grasp the information is displayed in the display area 13a of the display device 13. A function may be further provided.

<パチンコ遊技機が備える回路の構成>
次に、図5を参照しながら、本実施形態のパチンコ遊技機1が備える各種回路の構成について説明する。なお、図5は、パチンコ遊技機1の回路構成を示すブロック図である。
<Circuit configuration of pachinko gaming machine>
Next, the configuration of various circuits included in the pachinko gaming machine 1 of the present embodiment will be described with reference to FIG. Note that FIG. 5 is a block diagram showing a circuit configuration of the pachinko gaming machine 1.

パチンコ遊技機1は、図5に示すように、主に遊技動作の制御を行う主制御回路70(主制御手段)と、払出・発射制御回路123と、遊技の進行に応じた演出動作の制御を行う副制御回路200(副制御手段、演出制御手段)とを有する。 As shown in FIG. 5, the pachinko gaming machine 1 mainly controls a game operation, that is, a main control circuit 70 (main control means), a payout/launch control circuit 123, and control of effect operation according to progress of the game. And a sub-control circuit 200 (sub-control means, effect control means).

[主制御回路]
主制御回路70は、ワンチップマイコン77と、クロック発生回路74と、初期リセット回路75とを備える。なお、上述のように、本実施形態では、第1始動口44又は第2始動口45の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路70により制御される。すなわち、主制御回路70は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段(抽選手段)も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in the present embodiment, the special symbol lottery process is performed at the time of winning the first start port 44 or the second start port 45, but this process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as a means (lottery means) for performing a lottery process as to whether or not to shift the game state to a state advantageous to the player.

ワンチップマイコン77は、メインCPU(Central Processing Unit)71と、メインROM(Read Only Memory)72と、メインRAM(Random Access Memory)73と、シリアル通信部76とにより構成される。なお、メインCPU71、メインROM72、メインRAM73及びシリアル通信部76は、それぞれ別個に設けられていてもよい。 The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication unit 76. The main CPU 71, the main ROM 72, the main RAM 73, and the serial communication unit 76 may be separately provided.

また、本実施形態では、主制御回路70の基板にメインROM72を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路70の基板に、メインROM72を搭載したROM基板を接続してもよい。さらに、本実施形態では、主制御回路70内の各種回路(各種手段)は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインROM72は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。 Further, in the present embodiment, a configuration in which the main ROM 72 is built in the substrate of the main control circuit 70 will be described, but the present invention is not limited to this. For example, a ROM substrate having the main ROM 72 mounted thereon may be connected to the substrate of the main control circuit 70. Further, in this embodiment, the various circuits (various means) in the main control circuit 70 may be integrally formed or may be separately formed. Further, the main ROM 72 does not have to be configured to be installed in the gaming machine, and may be configured to be communicable with the gaming machine.

ワンチップマイコン77には、クロック発生回路74及び初期リセット回路75が接続される。メインROM72には、メインCPU71によりパチンコ遊技機1の動作を制御するための各種プログラム(後述の図67〜図76参照)や、各種データテーブル(後述の図14〜図23参照)等が記憶されている。 A clock generation circuit 74 and an initial reset circuit 75 are connected to the one-chip microcomputer 77. The main ROM 72 stores various programs (see FIGS. 67 to 76 described below) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71, various data tables (see FIGS. 14 to 23 described below), and the like. ing.

メインCPU71は、メインROM72に記憶されたプログラムに従って、各種処理を実行する。メインRAM73は、メインCPU71が各種処理を実行する際の一時記憶領域として作用し、メインCPU71が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインCPU71の一時記憶領域としてメインRAM73を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。 The main CPU 71 executes various types of processing according to the programs stored in the main ROM 72. The main RAM 73 acts as a temporary storage area when the main CPU 71 executes various processes, and stores various flags and variable values required by the main CPU 71 for various processes. Although the main RAM 73 is used as the temporary storage area of the main CPU 71 in the present embodiment, the present invention is not limited to this, and any recording medium can be used as the temporary storage area as long as it is a readable/writable storage medium. ..

クロック発生回路74は、後述するシステムタイマ割込処理を実行するために、所定の周期(例えば2msec)でクロックパルスを発生する。初期リセット回路75は、電源投入時にリセット信号を生成する。そして、シリアル通信部76は、副制御回路200に対してコマンドを供給する。 The clock generation circuit 74 generates a clock pulse at a predetermined cycle (for example, 2 msec) in order to execute a system timer interrupt process described later. The initial reset circuit 75 generates a reset signal when the power is turned on. Then, the serial communication unit 76 supplies a command to the sub control circuit 200.

また、主制御回路70には、図5に示すように、主制御回路70から送られた出力信号に応じて動作する各種の装置が接続される。 As shown in FIG. 5, the main control circuit 70 is connected to various devices that operate according to the output signal sent from the main control circuit 70.

具体的には、主制御回路70には、特別図柄表示装置61、普通図柄表示装置62、普通図柄保留表示装置63、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65が接続される。これらの各装置は、主制御回路70から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路70から特別図柄表示装置61に所定の出力信号が送信されると、特別図柄表示装置61は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。 Specifically, the main control circuit 70, the special symbol display device 61, the normal symbol display device 62, the normal symbol hold display device 63, the first special symbol hold display device 64 and the second special symbol hold display device 65 are connected. To be done. Each of these devices performs a predetermined operation based on the output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61 controls the operation of the variable display of the special symbol in the special symbol game based on the output signal. To do.

また、主制御回路70には、普通電動役物ソレノイド46a、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bが接続される。そして、主制御回路70は、普通電動役物ソレノイド46aを駆動制御して、普通電動役物46の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路70は、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bをそれぞれ駆動制御して、第1大入賞口53及び第2大入賞口54を開放状態又は閉鎖状態にする。 Further, the main control circuit 70 is connected to an ordinary electric accessory solenoid 46a, a first special winning opening solenoid 53b, and a second special winning opening solenoid 54b. Then, the main control circuit 70 drives and controls the ordinary electric accessory solenoid 46a to open or close the pair of blade members of the ordinary electric accessory 46. Further, the main control circuit 70 drives and controls the first big winning opening solenoid 53b and the second big winning opening solenoid 54b, respectively, to open or close the first big winning opening 53 and the second big winning opening 54. To do.

さらに、主制御回路70には、図5に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路70には、カウントセンサ53c,54c、一般入賞球センサ51a,52a、通過球センサ43a、第1始動口入賞球センサ44a、第2始動口入賞球センサ45a、バックアップクリアスイッチ121などが接続される。 Further, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, the main control circuit 70 includes count sensors 53c and 54c, general winning ball sensors 51a and 52a, a passing ball sensor 43a, a first starting mouth winning ball sensor 44a, a second starting mouth winning ball sensor 45a, and a backup. The clear switch 121 and the like are connected.

カウントセンサ53cは、第1大入賞口53に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。カウントセンサ54cは、第2大入賞口54に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。一般入賞球センサ51aは、一般入賞口51に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力し、一般入賞球センサ52aは、一般入賞口52に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力する。 The count sensor 53c counts the game balls that have won the first big winning opening 53, and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54c counts the game balls that have won the second big winning opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51a outputs a predetermined detection signal to the main control circuit 70 when the game ball has won the general winning opening 51, and the general winning ball sensor 52a has the game ball winning in the general winning opening 52. In this case, a predetermined detection signal is output to the main control circuit 70.

また、通過球センサ43aは、遊技球が球通過検出器43を通過した場合に、所定の検知信号を主制御回路70に出力する。第1始動口入賞球センサ44aは、遊技球が第1始動口44に入賞した場合に、所定の検知信号を主制御回路70に出力する。第2始動口入賞球センサ45aは、遊技球が第2始動口45に入賞した場合に、所定の検知信号を主制御回路70に出力する。また、バックアップクリアスイッチ121は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路70及び払出・発射制御回路123に出力する。 In addition, the passing ball sensor 43a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes the ball passing detector 43. The first start opening winning ball sensor 44a outputs a predetermined detection signal to the main control circuit 70 when a game ball enters the first starting opening 44. The second start opening winning ball sensor 45a outputs a predetermined detection signal to the main control circuit 70 when a game ball enters the second starting opening 45. In addition, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout/launch control circuit 123 when the backup data is cleared in response to an operation by a manager of a game shop at the time of power failure or the like. Output.

さらに、主制御回路70には、払出・発射制御回路123が接続される。なお、払出・発射制御回路123及びそれに接続された各種周辺装置の内容については、後で詳述する。 Further, a payout/launch control circuit 123 is connected to the main control circuit 70. Details of the payout/launch control circuit 123 and various peripheral devices connected thereto will be described later.

[払出・発射制御回路及びその周辺装置]
払出・発射制御回路123は、賞球ケースユニット170、払出状態報知表示装置178、下皿満タンスイッチ179、発射装置15、外部端子板140及びカードユニット150に接続される。また、外部端子板140は、データ表示器141に接続され、カードユニット150は、貸し出し用操作部151に接続される。
[Payment/launch control circuit and its peripherals]
The payout/launch control circuit 123 is connected to the prize ball case unit 170, the payout state notification display device 178, the lower plate full tank switch 179, the launching device 15, the external terminal board 140, and the card unit 150. Also, the external terminal board 140 is connected to the data display 141, and the card unit 150 is connected to the lending operation unit 151.

払出・発射制御回路123は、主制御回路70から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路123は、主制御回路70から送信される賞球制御コマンド、カードユニット150から送信される後述の貸し球制御信号を受信し、賞球ケースユニット170に対して所定の信号を送信する。これにより、賞球ケースユニット170は、遊技球を払い出す。 The payout/launch control circuit 123 inputs/outputs signals and the like to and from these peripheral devices based on various commands transmitted from the main control circuit 70, and controls the operation of each peripheral device. For example, the payout/launch control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a loan ball control signal (to be described later) transmitted from the card unit 150, and determines a predetermined value for the prize ball case unit 170. Send a signal. Thereby, the prize ball case unit 170 pays out the game balls.

賞球ケースユニット170は、遊技球の払出を行う装置であり、第1の15球担保スイッチ172a、第2の15球担保スイッチ172b、第1の計数スイッチ181a、第2の計数スイッチ181b及び払出モータ174を有する。なお、賞球ケースユニット170に含まれるこれらの構成部は、それぞれ払出・発射制御回路123に接続される。 The prize ball case unit 170 is a device for paying out game balls, and includes a first 15-ball guarantee switch 172a, a second 15-ball guarantee switch 172b, a first counting switch 181a, a second counting switch 181b and a payout. It has a motor 174. The components included in the prize ball case unit 170 are connected to the payout/launch control circuit 123, respectively.

また、ここでは図示しないが、賞球ケースユニット170の内部には、2つの球供給通路が設けられる。そして、第1の15球担保スイッチ172aは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の15球担保スイッチ172bは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Although not shown here, two ball supply passages are provided inside the prize ball case unit 170. Then, the first 15-ball security switch 172a detects the game ball replenished in one ball supply passage and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. Further, the second 15-ball security switch 172b detects the game ball supplied to the other ball supply passage, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

さらに、ここでは図示しないが、賞球ケースユニット170の内部には、2つの払出通路が設けられる。そして、第1の計数スイッチ181aは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の計数スイッチ181bは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Further, although not shown here, two payout passages are provided inside the prize ball case unit 170. Then, the first counting switch 181a detects a game ball paid out to one payout passage, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. In addition, the second counting switch 181b detects the game ball paid out to the other payout passage, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

払出モータ174は、ステッピングモータで構成され、払出・発射制御回路123から入力された制御信号に応じて駆動される。払出モータ174は、賞球ケースユニット170内に設けられた図示しないスプロケット(回転部材)を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が1球ずつ、対応する払出通路に移動する。 The payout motor 174 is composed of a stepping motor, and is driven according to a control signal input from the payout/firing control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member) (not shown) provided in the prize ball case unit 170. Then, by the rotation operation of this sprocket, the game balls accumulated in each ball supply path are moved one by one to the corresponding payout path.

払出状態報知表示装置178は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、7セグメントディスプレイにより構成される。払出状態報知表示装置178は、遊技店(遊技場)の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機1の裏面の所定箇所に取り付けられる。 The payout state notification display device 178 is a device for notifying the type of the abnormality when an abnormality occurs with respect to the payout of gaming balls, and includes a 7-segment display. The payout state notification display device 178 is attached to a position where only a manager of a game shop (game hall) can see it, and is attached to a predetermined position on the back surface of the pachinko gaming machine 1, for example.

下皿満タンスイッチ179は、下皿22に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路123に出力する。 The lower plate full tank switch 179 detects when the gaming balls stored in the lower plate 22 are full, and outputs the detection result to the payout/launch control circuit 123.

なお、払出・発射制御回路123は、下皿満タンスイッチ179から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置178を用いて報知するとともに、主制御回路70に下皿満タン状態であることを示す信号を出力する。その後、主制御回路70から副制御回路200に演出制御コマンドが送信されると、副制御回路200は、例えばスピーカ11、ランプ群18、表示装置13等を用いて下皿22が満タン状態であることを報知する。 Note that, when a signal indicating that the lower plate is full is input from the lower plate full tank switch 179, the payout/launch control circuit 123 displays the state of the lower plate full tank by displaying the payout state notification display device 178. The main control circuit 70 is informed and a signal indicating that the lower plate is full is output. After that, when the production control command is transmitted from the main control circuit 70 to the sub control circuit 200, the sub control circuit 200 uses, for example, the speaker 11, the lamp group 18, the display device 13, and the like to make the lower plate 22 full. Notify that there is.

発射装置15は、上皿21に貯留された遊技球を遊技領域12aに発射する際に遊技者に回動操作可能な発射ハンドル25を有する。払出・発射制御回路123は、発射ハンドル25が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置15のソレノイドアクチュエータ(不図示)に電力を供給する。これにより、発射装置15は、遊技球を発射する。なお、発射装置15の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。 The launching device 15 has a launching handle 25 that can be rotated by the player when launching the game balls stored in the upper plate 21 to the game area 12a. The payout/launch control circuit 123 causes a solenoid actuator (not shown) of the launching device 15 in accordance with the turning angle when the player holds the firing handle 25 and turns the handle in a clockwise direction. Supply power. Thereby, the launching device 15 launches the game ball. A motor may be used as the driving unit of the launching device 15 instead of the solenoid actuator.

外部端子板140は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器141は、例えばパチンコ遊技機1の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。 The external terminal board 140 is used for transmitting data to a hall computer that manages all the pachinko gaming machines in the gaming shop. The data display 141 is installed as, for example, an accessory facility of a game store on the top of the pachinko gaming machine 1, and has a function of calling a hall staff member and a function of displaying the number of hits.

貸し出し用操作部151は、遊技者に操作されると、カードユニット150に遊技球の貸し出しを要求する信号を出力する。カードユニット150は、貸し出し用操作部151から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット170を介して払出される遊技球の数(貸し球数)を決定する。そして、カードユニット150は、貸し出し用操作部151から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路123に送信する。 When the player operates the lending operation unit 151, the lending operation unit 151 outputs to the card unit 150 a signal requesting for lending a game ball. The card unit 150 determines the number of game balls (rental ball number) to be paid out through the prize ball case unit 170, based on a signal requesting the lending of game balls output from the lending operation unit 151. When the card unit 150 receives a signal requesting to lend a game ball from the lending operation unit 151, the card unit 150 transmits a lending ball control signal including information on the determined number of lending balls to the payout/launch control circuit 123.

[副制御回路]
副制御回路200は、主制御回路70のシリアル通信部76に接続される。そして、副制御回路200(後述のホスト制御回路210)は、主制御回路70から送信される各種のコマンド(遊技の進行に関する情報)に従って、副制御回路200全体の制御を行う。そして、副制御回路200は、主制御回路70から送信される各種のコマンドに基づいて、スピーカ11による音声再生動作の制御、表示装置13による画像表示動作の制御、LEDを含むランプ群18(演出手段)によるランプ点灯/消灯動作の制御、役物20(装飾部材)による演出動作の制御等を行う。すなわち、副制御回路200は、主制御回路70からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路200から主制御回路70に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路200から主制御回路70に信号送信可能な構成を備えていてもよい。
[Sub control circuit]
The sub control circuit 200 is connected to the serial communication unit 76 of the main control circuit 70. Then, the sub control circuit 200 (host control circuit 210 described later) controls the entire sub control circuit 200 in accordance with various commands (information regarding the progress of the game) transmitted from the main control circuit 70. Then, the sub control circuit 200 controls the audio reproduction operation by the speaker 11, the image display operation by the display device 13, and the lamp group 18 including the LED (effect) based on various commands transmitted from the main control circuit 70. Means) to control the lamp lighting/extinguishing operation, the effect operation by the accessory 20 (decorative member), and the like. That is, the sub control circuit 200 controls various effect devices based on the command from the main control circuit 70, and executes various effects according to the progress of the game. In the present embodiment, the sub-control circuit 200 is configured to be unable to supply a signal to the main control circuit 70, but the present invention is not limited to this, and the sub-control circuit 200 can transmit a signal to the main control circuit 70. It may be provided with various configurations.

次に、図6を参照しながら、副制御回路200の内部構成について、より詳細に説明する。なお、図6は、副制御回路200内部の回路構成、並びに、副制御回路200とその各種周辺装置との接続関係を示すブロック図である。 Next, the internal configuration of the sub control circuit 200 will be described in more detail with reference to FIG. 6 is a block diagram showing a circuit configuration inside the sub control circuit 200 and a connection relationship between the sub control circuit 200 and various peripheral devices thereof.

副制御回路200は、図6に示すように、中継基板201と、サブ基板202(第1基板)と、制御ROM基板203と、CGROM(Character Generator ROM)基板204(第2基板)とを備える。そして、サブ基板202は、中継基板201、制御ROM基板203及びCGROM基板204に接続される。なお、副制御回路200内において、サブ基板202と各種ROM基板(制御ROM基板203及びCGROM基板204)とは、ボード・トゥ・ボードコネクタ(不図示)を介して接続される。 As shown in FIG. 6, the sub control circuit 200 includes a relay board 201, a sub board 202 (first board), a control ROM board 203, and a CGROM (Character Generator ROM) board 204 (second board). .. The sub-board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204. In the sub control circuit 200, the sub board 202 and various ROM boards (control ROM board 203 and CGROM board 204) are connected via a board-to-board connector (not shown).

中継基板201は、主制御回路70から送信されたコマンドを受信し、該受信したコマンドをサブ基板202に送信するための中継基板である。 The relay board 201 is a relay board for receiving a command transmitted from the main control circuit 70 and transmitting the received command to the sub-board 202.

サブ基板202には、ホスト制御回路210(ホスト制御手段)、音声・LED制御回路220(発光制御手段、音声制御手段)、表示制御回路230(演出制御手段)、SDRAM(Synchronous Dynamic RAM)250及び内蔵中継基板260が設けられる。 On the sub-board 202, a host control circuit 210 (host control means), a sound/LED control circuit 220 (light emission control means, sound control means), a display control circuit 230 (production control means), an SDRAM (Synchronous Dynamic RAM) 250, and A built-in relay board 260 is provided.

ホスト制御回路210は、主制御回路70から送信される各種のコマンドに基づいて、副制御回路200全体の動作を制御する回路であり、CPUプロセッサにより構成される。ホスト制御回路210は、サブ基板202内において、音声・LED制御回路220、表示制御回路230及び内蔵中継基板260に接続される。また、ホスト制御回路210は、制御ROM基板203に接続される。 The host control circuit 210 is a circuit that controls the overall operation of the sub control circuit 200 based on various commands transmitted from the main control circuit 70, and is configured by a CPU processor. The host control circuit 210 is connected to the audio/LED control circuit 220, the display control circuit 230, and the built-in relay board 260 in the sub-board 202. Further, the host control circuit 210 is connected to the control ROM board 203.

また、ホスト制御回路210は、サブワークRAM210a及びSRAM(Static RAM)210bを有する。サブワークRAM210aは、ホスト制御回路210が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路210が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。SRAM210bは、サブワークRAM210a内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路210の一時記憶領域としてRAMを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。 The host control circuit 210 has a sub-work RAM 210a and an SRAM (Static RAM) 210b. The sub-work RAM 210a is a storage device that acts as a work temporary storage area when the host control circuit 210 executes various processes, and various flags and variables required when the host control circuit 210 executes various processes. The value of is memorized. The SRAM 210b is a storage device that backs up predetermined data in the sub-work RAM 210a. Although the RAM is used as the temporary storage area of the host control circuit 210 in the present embodiment, the present invention is not limited to this, and any recording medium may be used as the temporary storage area as long as it is a readable/writable storage medium. ..

音声・LED制御回路220は、内蔵中継基板260を介してスピーカ11及びランプ群18に接続され、ホスト制御回路210から入力される制御信号(後述のサウンドリクエスト及びランプリクエスト)に基づいて、スピーカ11による音声再生動作の制御及びランプ群18による発光動作の制御を行う回路である。それゆえ、機能的には、音声・LED制御回路220は、音声コントローラ220aと、ランプコントローラ220bとを有する。音声コントローラ220a及びランプコントローラ220bは、実質、後述のサウンド・ランプ制御モジュール226に含まれる。音声・LED制御回路220の内部構成については、後で図面を参照しながら詳述する。 The voice/LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and based on the control signal (sound request and lamp request described later) input from the host control circuit 210, the speaker 11 Is a circuit for controlling the sound reproduction operation by the and the light emission operation by the lamp group 18. Therefore, functionally, the voice/LED control circuit 220 has a voice controller 220a and a lamp controller 220b. The voice controller 220a and the lamp controller 220b are substantially included in the sound/lamp control module 226 described below. The internal configuration of the audio/LED control circuit 220 will be described later in detail with reference to the drawings.

なお、本実施形態では、音声・LED制御回路220から出力された制御信号及びデータ(例えば、後述のLEDデータ等)が内蔵中継基板260を介してランプ群18に送信される際、音声・LED制御回路220及びランプ群18間の通信は、SPI(Serial Periperal Interface)の通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、ランプ群18には、1個以上のLED、及び、各LEDを制御するための1個以上のLEDドライバが含まれる(後述の図41〜図43参照)。 In the present embodiment, when the control signal and data (for example, LED data described below) output from the voice/LED control circuit 220 is transmitted to the lamp group 18 via the built-in relay board 260, the voice/LED is transmitted. Communication between the control circuit 220 and the lamp group 18 is performed by an SPI (Serial Periperal Interface) communication method (a type of serial communication method). In addition, in the present embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED (see FIGS. 41 to 43 described later).

表示制御回路230は、表示装置13に接続され、ホスト制御回路210から入力される制御信号(描画リクエスト)に基づいて演出に関する画像(装飾図柄画像、背景画像、演出用画像等)を表示装置13で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路230は、ディスプレイコントローラ(後述の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239)と、内蔵VRAM(Video RAM)237(第4情報格納手段、第3記憶手段)とを有する。 The display control circuit 230 is connected to the display device 13 and displays an image (decorative pattern image, background image, effect image, etc.) related to the effect based on a control signal (drawing request) input from the host control circuit 210. It is a circuit for controlling various processing operations at the time of displaying. The display control circuit 230 has a display controller (first display controller 238 and second display controller 239 described later) and a built-in VRAM (Video RAM) 237 (fourth information storage means, third storage means).

また、表示制御回路230は、サブ基板202内においてSDRAM250に接続される。さらに、表示制御回路230は、CGROM基板204に接続される。また、表示制御回路230内のディスプレイコントローラは、中継基板を介さず直接、表示装置13に接続される。なお、表示制御回路230の内部構成については、後で図面を参照しながら詳述する。 Further, the display control circuit 230 is connected to the SDRAM 250 in the sub-board 202. Further, the display control circuit 230 is connected to the CGROM board 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without the relay board. The internal structure of the display control circuit 230 will be described later in detail with reference to the drawings.

SDRAM250(第3情報格納手段、第2記憶手段)は、DDR2(Double-Date Rate2) SDRAMで構成される。また、SDRAM250には、表示装置13により表示される画像(動画及び静止画)の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、後述の図95〜図97に示すように、SDRAM250には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、2つのフレームバッファ(第1フレームバッファ及び第2フレームバッファ)、モーションバッファ等が設けられる。 The SDRAM 250 (third information storage means, second storage means) is composed of a DDR2 (Double-Date Rate2) SDRAM. Further, the SDRAM 250 is provided with various buffers for temporarily storing various image data in the drawing process of the image (moving image and still image) displayed by the display device 13. Specifically, for example, as shown in FIGS. 95 to 97 described later, the SDRAM 250 includes a texture buffer, a movie buffer, a blend buffer, two frame buffers (first frame buffer and second frame buffer), and a motion buffer. Etc. are provided.

内蔵中継基板260は、ホスト制御回路210及び音声・LED制御回路220から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ11、ランプ群18及び役物20に送信する中継基板である。 The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the voice/LED control circuit 220, and transmits the various received signals and various data to the speaker 11, the lamp group 18, and the accessory 20. It is a relay board for transmission.

また、内蔵中継基板260は、I2C(Inter-Integrated Circuit)コントローラ261及びデジタルオーディオパワーアンプ262(音声増幅手段)を有する。なお、本実施形態では、I2Cコントローラ261及びデジタルオーディオパワーアンプ262が同じ中継基板に搭載された例を示すが、本発明はこれに限定されず、I2Cコントローラ261を搭載した中継基板を、デジタルオーディオパワーアンプ262を搭載した中継基板とは別個に設けてもよい。 In addition, the built-in relay board 260 has an I2C (Inter-Integrated Circuit) controller 261 and a digital audio power amplifier 262 (voice amplification means). Although the present embodiment shows an example in which the I2C controller 261 and the digital audio power amplifier 262 are mounted on the same relay board, the present invention is not limited to this, and the relay board on which the I2C controller 261 is mounted can be mounted on the digital audio board. It may be provided separately from the relay board on which the power amplifier 262 is mounted.

I2Cコントローラ261は、ホスト制御回路210、及び、役物20のモータコントローラ270に接続される。すなわち、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270を介して役物20に接続される。そして、ホスト制御回路210から出力された制御信号及びデータ(例えば後述の励磁データ等)は、I2Cコントローラ261及びモータコントローラ270を介して役物20に入力される。 The I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. Then, the control signal and data (for example, excitation data described later) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.

なお、本実施形態では、I2Cコントローラ261及びモータコントローラ270間の通信は、I2Cの通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、役物20内には、1個以上のモータが含まれ、モータコントローラ270内には、各モータを駆動するための1個以上のモータドライバが含まれる(後述の図65及び図66参照)。なお、図6には、役物20が1つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物20が設けられていてもよい。 In this embodiment, the communication between the I2C controller 261 and the motor controller 270 is performed by the I2C communication method (a kind of serial communication method). Further, in the present embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving the respective motors (see later-described drawings). 65 and FIG. 66). Although FIG. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessory 20 may be provided.

また、本実施形態の構成において、モータコントローラ270を使用せずにホスト制御回路210が直接、役物20のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、1つの制御回路で複数のモータドライバ(モータ)を制御する構成を説明するが(後述の図65及び図66参照)、本発明はこれに限定されない。本実施形態において、1以上(1又は複数)の制御回路により1以上(1又は複数)のモータ(モータドライバ)を制御する構成にしてもよいし、1以上(1又は複数)の制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよいし、1つの制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよい。 Further, in the configuration of the present embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a control circuit for motor control may be separately provided. Good. Furthermore, in the present embodiment, a configuration in which one control circuit controls a plurality of motor drivers (motors) is described (see FIGS. 65 and 66 described later), but the present invention is not limited to this. In this embodiment, one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits may be used. It may be configured to control one motor (motor driver), or may be configured to control one motor (motor driver) by one control circuit.

また、デジタルオーディオパワーアンプ262は、音声・LED制御回路220、及び、スピーカ11に接続される。すなわち、音声・LED制御回路220は、デジタルオーディオパワーアンプ262を介してスピーカ11に接続される。それゆえ、音声・LED制御回路220から出力された音声信号等は、デジタルオーディオパワーアンプ262を介してスピーカ11に入力される。 Further, the digital audio power amplifier 262 is connected to the audio/LED control circuit 220 and the speaker 11. That is, the voice/LED control circuit 220 is connected to the speaker 11 via the digital audio power amplifier 262. Therefore, the audio signal output from the audio/LED control circuit 220 is input to the speaker 11 via the digital audio power amplifier 262.

制御ROM基板203には、サブメインROM205が設けられる。サブメインROM205には、ホスト制御回路210によりパチンコ遊技機1の演出動作を制御するための各種プログラム(後述の図77、図79〜図82、図84〜図108参照)や、各種データテーブル(後述の図24〜図26参照)が記憶される。そして、ホスト制御回路210は、サブメインROM205に記憶されたプログラムに従って、各種の処理を実行する。 A sub-main ROM 205 is provided on the control ROM substrate 203. In the sub-main ROM 205, various programs (see FIGS. 77, 79 to 82, and 84 to 108 described later) for controlling the staging operation of the pachinko gaming machine 1 by the host control circuit 210 and various data tables ( 24 to 26 described later) are stored. Then, the host control circuit 210 executes various kinds of processing according to the program stored in the sub-main ROM 205.

なお、本実施形態では、ホスト制御回路210で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインROM205を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、CD−ROM及びDVD−ROM、ROMカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインROM205に記録されてもよい。 In the present embodiment, the sub-main ROM 205 is applied as a storage means for storing the programs used in the host control circuit 210, various tables, etc., but the present invention is not limited to this. As such a storage unit, a storage medium of another mode may be used as long as it is a computer-readable storage medium including a control unit. For example, a hard disk device, a CD-ROM and a DVD-ROM, a ROM cartridge, etc. Other storage media may be applied. Moreover, each of the programs may be recorded in different storage media. Further, the program may be recorded in a recording medium in advance, or may be downloaded from the outside or the like after the power is turned on and recorded in the sub-main ROM 205.

CGROM基板204には、CGROM206(第1情報格納手段、第2情報格納手段、第1記憶手段)が設けられる。CGROM206は、NOR型又はNAND型のフラッシュメモリにより構成される。また、CGROM206には、例えば表示装置13で表示される画像データや、スピーカ11により再生される音声データ(後述のアクセスデータ)などが記憶される。なお、この際、各種データは圧縮(符号化)されてCGROM206に格納されるが、本発明はこれに限定されず、各種データが圧縮されずにCGROM206に格納されていてもよい。 The CGROM substrate 204 is provided with a CGROM 206 (first information storage means, second information storage means, first storage means). The CGROM 206 is composed of a NOR type or NAND type flash memory. Further, the CGROM 206 stores, for example, image data displayed on the display device 13, audio data reproduced by the speaker 11 (access data described below), and the like. At this time, various data are compressed (encoded) and stored in the CGROM 206, but the present invention is not limited to this, and various data may be stored in the CGROM 206 without being compressed.

なお、本実施形態では、副制御回路200内において、各種ROM基板(制御ROM基板203及びCGROM基板204)とサブ基板202とがボード・トゥ・ボードコネクタで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ROMをサブ基板202に設けられたソケット等のポートに直接挿入して、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202を構成してもよい。すなわち、サブ基板202と各種ROMとを一体的に構成してもよい。また、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202が構成されている場合には、副制御回路200は、CGROMとして使用されるメモリの種類に応じて使用するサブ基板上の回路を物理的或いは電気的に切り替える切り替え手段、又は、メモリの種類に応じて使用するサブ基板上の回路の情報を切り替える切り替え手段を備えていてもよい。 In the present embodiment, the configuration in which various ROM boards (control ROM board 203 and CGROM board 204) and sub-board 202 are connected by the board-to-board connector in the sub-control circuit 200 has been described. The invention is not limited to this. For example, various ROMs may be directly inserted into ports such as sockets provided on the sub-board 202 to configure the sub-board 202 with a single board having a ROM function or having the ROM itself. That is, the sub-board 202 and various ROMs may be integrally configured. Further, when the sub-board 202 is composed of one board having the ROM function or having the ROM itself, the sub-control circuit 200 uses the sub-board according to the type of the memory used as the CGROM. A switching means for physically or electrically switching the circuit on the board or a switching means for switching the information of the circuit on the sub-board to be used depending on the type of memory may be provided.

また、本実施形態では、各種記憶手段(サブメインROM205、CGROM206、内蔵VRAM237、SDRAM250)のそれぞれと、対応する制御回路との間におけるデータの通信速度の大小関係は、内蔵VRAM237>SDRAM250>サブメインROM205≒CGROM206となる。すなわち、本実施形態では、内蔵VRAM237と表示制御回路230内の各種回路との間の通信速度が最も早く、次いで、SDRAM250と表示制御回路230との間の通信速度が早くなる。そして、サブメインROM205とホスト制御回路210との間の通信速度、及び、CGROM206と表示制御回路230との間の通信速度が最も遅くなる。しかしながら、本発明はこれに限定されず、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係は任意に設定することができる。例えば、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係が、本実施形態と異なっていてもよいし、各記憶手段と、対応する制御回路との間の通信速度が全て同じであってもよい。 Further, in the present embodiment, the magnitude relationship of the data communication speed between each of the various storage units (sub-main ROM 205, CGROM 206, built-in VRAM 237, SDRAM 250) and the corresponding control circuit is as follows: built-in VRAM 237>SDRAM 250>sub main ROM205≈CGROM206. That is, in this embodiment, the communication speed between the built-in VRAM 237 and the various circuits in the display control circuit 230 is the fastest, and then the communication speed between the SDRAM 250 and the display control circuit 230 is the fastest. Then, the communication speed between the sub-main ROM 205 and the host control circuit 210 and the communication speed between the CGROM 206 and the display control circuit 230 become the lowest. However, the present invention is not limited to this, and the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit can be arbitrarily set. For example, the magnitude relationship of the communication speed between each of the various storage units and the corresponding control circuit may be different from that of the present embodiment, or the communication speed between each storage unit and the corresponding control circuit may be different. May all be the same.

ここで、上述した各種記憶手段(第1情報格納手段〜第4情報格納手段)の取り得る構成について説明する。本実施形態では、画像データに関する情報(圧縮(符号化)された画像データ)の記憶手段(第1情報格納手段)が、画像データに対して透明度を設定する際に使用可能な透明度データに関する情報(後述のアルファテーブル)の記憶手段(第2情報格納手段)と同じ(CGROM206)である構成例を説明した。すなわち、「第1情報格納手段」が、「第2情報格納手段」と物理的に同じである構成例を説明した。しかしながら、本発明は、これに限定されない。例えば「第1情報格納手段」が、「第2情報格納手段」と物理的に異なる記憶手段(記憶媒体)で構成されていてもよい。 Here, configurations that can be taken by the above-mentioned various storage means (first information storage means to fourth information storage means) will be described. In the present embodiment, the storage unit (first information storage unit) for storing information about image data (compressed (encoded) image data) is information about transparency data that can be used when setting transparency for image data. The configuration example is the same (CGROM 206) as the storage unit (second information storage unit) of (alpha table to be described later). That is, the configuration example in which the “first information storage means” is physically the same as the “second information storage means” has been described. However, the present invention is not limited to this. For example, the “first information storage means” may be configured by a storage means (storage medium) that is physically different from the “second information storage means”.

また、本明細書でいう「情報格納手段」は、CGROM206等の記憶手段だけでなく、該記憶手段に記憶されているテーブルや、記憶手段内のデータ記憶領域などを意味するものであってもよい。それゆえ、例えば、「第1情報格納手段」及び「第2情報格納手段」が、同じ記憶手段内における、互いに異なるデータ記憶領域であってもよいし、互いに異なるテーブルであってもよいし、また、互いに異なるレジスタアドレスに記憶されている態様であってもよい。すなわち、本明細書でいう「情報格納手段」が異なるとは、物理的に記憶手段(記憶媒体)が異なる場合だけでなく、物理的には同じ記憶手段(例えば、ROM、RAM等)であるが、該記憶手段内においてデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)が異なる場合も含む意味である。 Further, the "information storage means" referred to in the present specification means not only the storage means such as the CGROM 206, but also a table stored in the storage means, a data storage area in the storage means, or the like. Good. Therefore, for example, the "first information storage means" and the "second information storage means" may be different data storage areas in the same storage means, or may be different tables. Further, it may be stored in different register addresses. That is, "different information storage means" in the present specification means not only physically different storage means (storage medium) but also physically the same storage means (for example, ROM, RAM, etc.). However, it is meant to include the case where the data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in the storage means are different.

なお、上述した本明細書における「情報格納手段」に関する意味は、上述した「第3情報格納手段」(SDRAM250)及び「第4情報格納手段」(内蔵VRAM237)にも適用可能である。それゆえ、例えば、「第1情報格納手段」〜「第4情報格納手段」は、物理的に互いに異なる記憶手段(記憶媒体)で構成されていてもよいし、「第1情報格納手段」〜「第4情報格納手段」が、一つの記憶手段内において、互いに異なるデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)で構成されていてもよい。 The meaning of the “information storage means” in the present specification described above is also applicable to the “third information storage means” (SDRAM 250) and “fourth information storage means” (built-in VRAM 237) described above. Therefore, for example, the "first information storage means" to the "fourth information storage means" may be physically composed of different storage means (storage media), or the "first information storage means" to The “fourth information storage unit” may be composed of different data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in one storage unit.

また、本実施形態では、「第1情報格納手段」及び「第2情報格納手段」を、一つの記憶手段(CGROM206)内において、互いに異なるデータ領域で構成し、「第3情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)と物理的に異なる記憶手段(SDRAM250)で構成し、且つ、「第4情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)、並びに、「第3情報格納手段」(SDRAM250)と物理的に異なる記憶手段(内蔵VRAM237)で構成する例を説明したが、本発明はこれに限定されない。「情報格納手段」をデータ領域及び記憶手段のいずれで構成するか、並びに、データ領域として定義される「情報格納手段」と、記憶手段として定義される「情報格納手段」との組み合わせをどのような態様にするかは、例えば遊技機に設けられる記憶手段の構成(個数や種別など)等に応じて適宜に設定することができる。例えば、本実施形態において、「第1情報格納手段」〜「第3情報格納手段」を、一つの記憶手段内の互いに異なるデータ領域で構成し、且つ、「第4情報格納手段」を「第1情報格納手段」〜「第3情報格納手段」を含む記憶手段と物理的に異なる記憶手段で構成してもよい。 Further, in the present embodiment, the “first information storage means” and the “second information storage means” are configured by different data areas in one storage means (CGROM 206), and the “third information storage means” is formed. , A storage means (SDRAM 250) physically different from the storage means (CGROM 206) including the “first information storage means” and the “second information storage means”, and the “fourth information storage means” is referred to as the “fourth information storage means”. An example will be described in which a storage unit (CGROM 206) including “1 information storage unit” and “second information storage unit” and a storage unit (built-in VRAM 237) physically different from the “third information storage unit” (SDRAM 250) are provided. However, the present invention is not limited to this. Which of the data area and the storage means constitutes the "information storage means", and how is the combination of the "information storage means" defined as the data area and the "information storage means" defined as the storage means? It can be set appropriately depending on the configuration (number, type, etc.) of the storage means provided in the gaming machine, for example. For example, in the present embodiment, the "first information storage means" to the "third information storage means" are configured with different data areas in one storage means, and the "fourth information storage means" is referred to as the "fourth information storage means". It may be configured by a storage means physically different from the storage means including "1 information storage means" to "third information storage means".

[音声・LED制御回路]
次に、図7を参照しながら、音声・LED制御回路220の内部構成について説明する。図7は、音声・LED制御回路220の内部の回路構成、並びに、音声・LED制御回路220とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図7では、説明を簡略化するため、音声・LED制御回路220と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Voice/LED control circuit]
Next, the internal configuration of the voice/LED control circuit 220 will be described with reference to FIG. 7. FIG. 7 is a block diagram showing the internal circuit configuration of the voice/LED control circuit 220 and the connection relationship between the voice/LED control circuit 220 and its various peripheral devices and peripheral circuit units. Note that, in FIG. 7, for simplification of description, illustration of a relay board or the like provided between the audio/LED control circuit 220 and various peripheral devices and circuit units is omitted.

音声・LED制御回路220は、図7に示すように、LSI(Large-Scale Integration)インターフェイス221と、メモリインターフェイス222と、デジタルオーディオインターフェイス223と、ペリフェラルインターフェイス224と、コマンドレジスタ225と、サウンド・ランプ制御モジュール226と、メインジェネレータ227と、マルチエフェクタ228とを備える。音声・LED制御回路220内における各部の接続関係は、次の通りである。 As shown in FIG. 7, the audio/LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, and a sound lamp. The control module 226, the main generator 227, and the multi-effector 228 are provided. The connection relation of each part in the voice/LED control circuit 220 is as follows.

音声・LED制御回路220内において、サウンド・ランプ制御モジュール226は、メモリインターフェイス222、ペリフェラルインターフェイス224、コマンドレジスタ225、メインジェネレータ227及びマルチエフェクタ228に接続される。また、コマンドレジスタ225は、サウンド・ランプ制御モジュール226以外に、LSIインターフェイス221に接続される。また、メインジェネレータ227は、サウンド・ランプ制御モジュール226以外に、メモリインターフェイス222及びマルチエフェクタ228に接続される。さらに、マルチエフェクタ228は、サウンド・ランプ制御モジュール226及びメインジェネレータ227以外に、メモリインターフェイス222及びデジタルオーディオインターフェイス223に接続される。 In the sound/LED control circuit 220, the sound/lamp control module 226 is connected to the memory interface 222, the peripheral interface 224, the command register 225, the main generator 227, and the multi-effector 228. The command register 225 is connected to the LSI interface 221 in addition to the sound/lamp control module 226. Further, the main generator 227 is connected to the memory interface 222 and the multi-effector 228 in addition to the sound/lamp control module 226. Furthermore, the multi-effector 228 is connected to the memory interface 222 and the digital audio interface 223 in addition to the sound/lamp control module 226 and the main generator 227.

次に、音声・LED制御回路220内の各部の構成について説明する。 Next, the configuration of each unit in the voice/LED control circuit 220 will be described.

LSIインターフェイス221は、ホスト制御回路210とコマンドレジスタ225との間で制御信号等(例えば、サウンドリクエスト、ランプリクエスト等)の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ225は、LSIインターフェイス221を介してホスト制御回路210に接続される。 The LSI interface 221 is an interface circuit used when inputting/outputting control signals and the like (for example, sound request, lamp request, etc.) between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.

メモリインターフェイス222は、サブメインROM205と、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。 The memory interface 222 is an interface circuit used when inputting/outputting audio data and the like between the sub-main ROM 205 and each of the sound/lamp control module 226, the main generator 227, and the multi-effector 228.

デジタルオーディオインターフェイス223は、マルチエフェクタ228からスピーカ11に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス223は、オーディオ入力信号をマルチエフェクタ228に出力する。 The digital audio interface 223 is an interface circuit used when outputting a sound signal or the like from the multi-effector 228 to the speaker 11. The digital audio interface 223 also outputs an audio input signal to the multi-effector 228.

ペリフェラルインターフェイス224は、ランプ群18とサウンド・ランプ制御モジュール226との間でランプ信号等(後述のLEDデータ等)の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス224には、ランプ群18に含まれるLEDドライバにデータ出力を行う際の物理系統(SPIチャンネル)として、3つの物理系統が設けられている。なお、本実施形態では、後述のように、2つの物理系統(物理系統0(SPIチャンネル0)及び物理系統1(SPIチャンネル1))を用いる。 The peripheral interface 224 is an interface circuit used when inputting/outputting a lamp signal or the like (LED data or the like described later) between the lamp group 18 and the sound/lamp control module 226. Further, the peripheral interface 224 is provided with three physical systems as physical systems (SPI channels) when outputting data to the LED drivers included in the lamp group 18. In this embodiment, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used as described later.

コマンドレジスタ225は、レジスタ群で構成される。コマンドレジスタ225は、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228の機能制御の設定を行う。また、コマンドレジスタ225は、各インターフェイス(LSIインターフェイス221、メモリインターフェイス222、デジタルオーディオインターフェイス223、ペリフェラルインターフェイス224)の動作条件の設定も行う。 The command register 225 is composed of a register group. The command register 225 sets the function control of the sound/lamp control module 226, the main generator 227, and the multi-effector 228. The command register 225 also sets the operating conditions of each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).

なお、コマンドレジスタ225を構成する各レジスタには、IC(Integrated Circuit)が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ(レジスタ)を増やすことにより、容易に、メモリ・モジュール1枚当りの容量(コマンドレジスタ225の容量)を増加させることができる。 An IC (Integrated Circuit) is mounted on each register that constitutes the command register 225, and each register is configured by a memory chip whose operation is stabilized by memory access control. When a register having such a configuration is used, the load on the signal bus to which each register is connected is reduced. Therefore, by increasing the number of memory chips (registers), the capacity per memory module ( The capacity of the command register 225) can be increased.

サウンド・ランプ制御モジュール226は、コマンドレジスタ225の設定内容に従い、音声・LED制御回路220内の各構成部(各ブロック)の動作を制御する。サウンド・ランプ制御モジュール226は、図7に示すように、シンプルアクセス制御部226a、シーケンサー部226b、ランプ制御部226c及びペリフェラル制御部226dを有する。 The sound/lamp control module 226 controls the operation of each component (each block) in the voice/LED control circuit 220 according to the setting contents of the command register 225. As shown in FIG. 7, the sound/lamp control module 226 includes a simple access control unit 226a, a sequencer unit 226b, a lamp control unit 226c, and a peripheral control unit 226d.

シンプルアクセス制御部226aは、コマンドを一括処理する回路部である。シーケンサー部226bは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサー(自動再生機能部)を有する。そして、各シーケンサーは、タイマーやステップ条件(例えば、後述のLEDアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件)に従って、各種動作を制御する。 The simple access control unit 226a is a circuit unit that collectively processes commands. The sequencer unit 226b has various sequencers (automatic reproduction function unit) for controlling the automatic reproduction operation such as lamp lighting and voice. Then, each sequencer controls various operations according to a timer and a step condition (for example, a condition set for each step process during sequence reproduction such as an LED animation and a sound described later).

ランプ制御部226cは、後述のLEDデータが設定可能な全チャンネル(8つのチャンネル)において、セットされる輝度値の計算を行い、その算出結果を外部(LEDドライバ)に送信する。また、ペリフェラル制御部226dは、ランプ制御部226cから出力された算出結果のデータをLEDドライバに送信する際の物理的な送信制御を行う。 The lamp control unit 226c calculates the brightness value to be set in all channels (8 channels) to which LED data described later can be set, and transmits the calculation result to the outside (LED driver). In addition, the peripheral control unit 226d performs physical transmission control when transmitting the data of the calculation result output from the lamp control unit 226c to the LED driver.

メインジェネレータ227は、音声信号を生成する回路部である。具体的には、メインジェネレータ227は、サウンド・ランプ制御モジュール226から入力された制御信号に基づいて、CGROM206に記憶されている所定の音声データ(例えば、後述のアクセスデータ等)を取得し、該取得した音声データを所定の音声信号に変換する。また、メインジェネレータ227では、生成された音声信号の増幅処理も行う。 The main generator 227 is a circuit unit that generates an audio signal. Specifically, the main generator 227 acquires predetermined audio data (for example, access data described below) stored in the CGROM 206 based on the control signal input from the sound/lamp control module 226, and The acquired voice data is converted into a predetermined voice signal. The main generator 227 also performs amplification processing of the generated audio signal.

マルチエフェクタ228は、メインジェネレータ227から入力される音声信号とデジタルオーディオインターフェイス223から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ228は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス223を介してスピーカ11に出力する。 The multi-effector 228 has a mixer for synthesizing an audio signal input from the main generator 227 and an audio input signal input from the digital audio interface 223, and various effectors for applying various acoustic effects to audio. Then, the multi-effector 228 outputs the audio signal synthesized by the mixer, the output signal from the effector, and the like to the speaker 11 via the digital audio interface 223.

[デジタルオーディオパワーアンプ及びスピーカ間の接続構成]
次に、図8を参照しながら、内蔵中継基板260内に設けられたデジタルオーディオパワーアンプ262及びその周辺回路と、スピーカ11との間の接続構成について説明する。図8は、内蔵中継基板260及びスピーカ11間の接続構成図である。なお、図8では、接続部分の構成をより明確にするため、スピーカ11が内蔵中継基板260に接続されていない状態を示す。
[Connection structure between digital audio power amplifier and speaker]
Next, a connection configuration between the digital audio power amplifier 262 and its peripheral circuit provided in the built-in relay board 260 and the speaker 11 will be described with reference to FIG. FIG. 8 is a connection configuration diagram between the built-in relay board 260 and the speaker 11. Note that FIG. 8 shows a state in which the speaker 11 is not connected to the built-in relay board 260 in order to clarify the configuration of the connection portion.

本実施形態のパチンコ遊技機1では、図8に示すように、スピーカ11が設けられたスピーカボックス11aは、ハーネス300(信号配線手段)を介して内蔵中継基板260に接続される。 In the pachinko gaming machine 1 of the present embodiment, as shown in FIG. 8, the speaker box 11a provided with the speaker 11 is connected to the built-in relay board 260 via the harness 300 (signal wiring means).

内蔵中継基板260は、デジタルオーディオパワーアンプ262と、LC回路263と、4つの接続端子(第1接続端子〜第4接続端子)を含む接続端子群264(第2端子群)と、2つの抵抗265,266と、コンデンサ267と、NOT回路(論理回路)268とを有する。 The built-in relay board 260 includes a digital audio power amplifier 262, an LC circuit 263, a connection terminal group 264 (second terminal group) including four connection terminals (first connection terminal to fourth connection terminal), and two resistors. 265, 266, a capacitor 267, and a NOT circuit (logic circuit) 268.

デジタルオーディオパワーアンプ262は、入力された音声信号(オーディオデータ)を増幅し、該増幅された音声信号をスピーカ11に出力して、スピーカ11を駆動する。LC回路263は、コイル及びコンデンサを含む共振回路で構成される。また、NOT回路268は入力された信号のレベルを反転して出力する論理回路である。 The digital audio power amplifier 262 amplifies the input audio signal (audio data), outputs the amplified audio signal to the speaker 11, and drives the speaker 11. The LC circuit 263 is composed of a resonance circuit including a coil and a capacitor. The NOT circuit 268 is a logic circuit that inverts the level of the input signal and outputs the inverted signal.

デジタルオーディオパワーアンプ262のクロック入力端子(MCK)及びデータ入力端子(SDATA)は、音声・LED制御回路220に接続される。そして、デジタルオーディオパワーアンプ262のクロック入力端子(MCK)には、音声・LED制御回路220から出力されたクロック信号(マスタークロック信号)が入力され、データ入力端子(SDATA)には、音声・LED制御回路220から出力された音声信号(オーディオデータ)が入力される。 The clock input terminal (MCK) and the data input terminal (SDATA) of the digital audio power amplifier 262 are connected to the audio/LED control circuit 220. The clock signal (master clock signal) output from the audio/LED control circuit 220 is input to the clock input terminal (MCK) of the digital audio power amplifier 262, and the audio/LED is input to the data input terminal (SDATA). The audio signal (audio data) output from the control circuit 220 is input.

また、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、LC回路263を介して、それぞれ、内蔵中継基板260の接続端子群264内の第1接続端子及び第2接続端子(第1の接続端子)に接続される。なお、本実施形態では、デジタルオーディオパワーアンプ262の出力端子を2つ設ける例を示すが、本発明はこれに限定されず、例えば、スピーカ11が有する機能や仕様などに応じて適宜変更することができる。 The first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected to the first connection terminal in the connection terminal group 264 of the built-in relay board 260 via the LC circuit 263, respectively. It is connected to the second connection terminal (first connection terminal). In the present embodiment, an example in which two output terminals of the digital audio power amplifier 262 are provided is shown, but the present invention is not limited to this, and may be appropriately changed according to the function and specifications of the speaker 11, for example. You can

さらに、デジタルオーディオパワーアンプ262は、ミュート端子(MUTE:音声出力制御端子)を有する。デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベル(振幅値)がLOWレベルである場合には、第1出力端子(OUTM1)及び第2出力端子(OUTM2)からの音声信号の出力を停止する、又は、これらの出力端子を高抵抗を介して接地した状態にする機能(以下、ミュート機能という)を有する。すなわち、デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベルがLOWレベルである場合に、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態を生成する機能を有する。 Furthermore, the digital audio power amplifier 262 has a mute terminal (MUTE: audio output control terminal). The digital audio power amplifier 262 outputs the audio signals from the first output terminal (OUTM1) and the second output terminal (OUTM2) when the level (amplitude value) of the voltage signal applied to the mute terminal is the LOW level. It has a function of stopping the output or putting these output terminals in a state of being grounded via a high resistance (hereinafter referred to as a mute function). That is, when the level of the voltage signal applied to the mute terminal is the LOW level, the digital audio power amplifier 262 operates from the first output terminal (OUTM1) and the second output terminal (OUTM2) to the first relay board 260. It has a function of generating a state in which the output of the audio signal to the connection terminal and the second connection terminal is stopped.

一方、ミュート端子(MUTE)に印加される電圧信号のレベル(振幅値)がHIGHレベルである場合には、デジタルオーディオパワーアンプ262は、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から音声信号を出力する。 On the other hand, when the level (amplitude value) of the voltage signal applied to the mute terminal (MUTE) is the HIGH level, the digital audio power amplifier 262 has the first output terminal (OUTM1) and the second output terminal (OUTM2). Output an audio signal from.

内蔵中継基板260の接続端子群264内の第3接続端子(第2の接続端子)は、抵抗266を介して、NOT回路268の入力端子に接続される。また、NOT回路268の出力端子は、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に接続される。なお、内蔵中継基板260の第3接続端子及び抵抗266間の信号配線は、抵抗265を介して内蔵中継基板260内に設けられた電源電圧(+5V)端子に接続される。また、NOT回路268の入力端子及び抵抗266間の信号配線は、コンデンサ267を介して内蔵中継基板260内に設けられた接地(GND)端子に接続される(接地される)。さらに、内蔵中継基板260の第4接続端子(第3の接続端子)は、接地(GND)端子に接続される。 The third connection terminal (second connection terminal) in the connection terminal group 264 of the built-in relay board 260 is connected to the input terminal of the NOT circuit 268 via the resistor 266. The output terminal of the NOT circuit 268 is connected to the mute terminal (MUTE) of the digital audio power amplifier 262. The signal wiring between the third connection terminal of the built-in relay board 260 and the resistor 266 is connected to the power supply voltage (+5V) terminal provided in the built-in relay board 260 via the resistor 265. The signal wiring between the input terminal of the NOT circuit 268 and the resistor 266 is connected (grounded) to the ground (GND) terminal provided in the built-in relay board 260 via the capacitor 267. Further, the fourth connection terminal (third connection terminal) of the built-in relay board 260 is connected to the ground (GND) terminal.

スピーカ11は、図8に示すように、木枠で構成されたスピーカボックス11aに取り付けられている。また、スピーカボックス11aには、4つの接続端子(第1接続端子〜第4接続端子)を含む接続端子群11b(第1端子群)が設けられる。そして、スピーカボックス11aの第1接続端子及び第2接続端子は、信号配線を介してスピーカ11に接続される。また、スピーカボックス11aの第3接続端子(特定の接続端子)は、信号配線W1により、第4接続端子に電気的に接続される。 As shown in FIG. 8, the speaker 11 is attached to a speaker box 11a formed of a wooden frame. Further, the speaker box 11a is provided with a connection terminal group 11b (first terminal group) including four connection terminals (first connection terminal to fourth connection terminal). Then, the first connection terminal and the second connection terminal of the speaker box 11a are connected to the speaker 11 via signal wiring. Further, the third connection terminal (specific connection terminal) of the speaker box 11a is electrically connected to the fourth connection terminal by the signal wiring W1.

ハーネス300は、図8に示すように、4本の信号配線を束にして構成される。そして、4本の信号配線の一方の4つの接続端子(第1接続端子〜第4接続端子)は、内蔵中継基板260の第1接続端子〜第4接続端子にそれぞれ接続される。一方、4本の信号配線の他方の4つの接続端子(第5接続端子〜第8接続端子)は、スピーカボックス11aの第1接続端子〜第4接続端子にそれぞれ接続される。すなわち、内蔵中継基板260の第1接続端子とスピーカボックス11aの第1接続端子との間は、ハーネス300内の第1接続端子及び第5接続端子間の信号配線(第1の信号配線)により接続され、内蔵中継基板260の第2接続端子とスピーカボックス11aの第2接続端子との間は、ハーネス300内の第2接続端子及び第6接続端子間の信号配線により接続される。また、内蔵中継基板260の第3接続端子とスピーカボックス11aの第3接続端子との間は、ハーネス300内の第3接続端子及び第7接続端子間の信号配線(第2の信号配線)により接続され、内蔵中継基板260の第4接続端子とスピーカボックス11aの第4接続端子との間は、ハーネス300内の第4接続端子及び第8接続端子間の信号配線(第3の信号配線)により接続される。これにより、スピーカ11は、ハーネス300を介して内蔵中継基板260に接続される。 As shown in FIG. 8, the harness 300 is formed by bundling four signal wires. Then, one of the four connection terminals (first connection terminal to fourth connection terminal) of the four signal wirings is connected to each of the first connection terminal to fourth connection terminal of the built-in relay board 260. On the other hand, the other four connection terminals (fifth connection terminal to eighth connection terminal) of the four signal wirings are connected to the first connection terminal to fourth connection terminal of the speaker box 11a, respectively. That is, between the first connection terminal of the built-in relay board 260 and the first connection terminal of the speaker box 11a, there is a signal wiring (first signal wiring) between the first connection terminal and the fifth connection terminal in the harness 300. The second connection terminal of the built-in relay board 260 and the second connection terminal of the speaker box 11a are connected by signal wiring between the second connection terminal and the sixth connection terminal in the harness 300. Further, between the third connecting terminal of the built-in relay board 260 and the third connecting terminal of the speaker box 11a, there is a signal wiring (second signal wiring) between the third connecting terminal and the seventh connecting terminal in the harness 300. Signal wiring between the fourth connection terminal of the built-in relay board 260 and the fourth connection terminal of the speaker box 11a between the fourth connection terminal and the eighth connection terminal (third signal wiring). Connected by. As a result, the speaker 11 is connected to the built-in relay board 260 via the harness 300.

なお、ハーネス300に含まれる信号配線の本数は4本に限定されず、例えば、デジタルオーディオパワーアンプ262及びスピーカ11の各仕様、両者間の接続構成等に応じて適宜変更される。ハーネス300には、少なくとも、デジタルオーディオパワーアンプ262の出力端子とスピーカ11とを接続するための信号配線、及び、デジタルオーディオパワーアンプ262のミュート端子をスピーカボックス11aを介して接地するための信号配線が含まれていればよい。 Note that the number of signal wirings included in the harness 300 is not limited to four, and may be changed as appropriate according to the specifications of the digital audio power amplifier 262 and the speaker 11, the connection configuration between the two, and the like. In the harness 300, at least a signal wiring for connecting the output terminal of the digital audio power amplifier 262 and the speaker 11 and a signal wiring for grounding the mute terminal of the digital audio power amplifier 262 via the speaker box 11a. Should be included.

上述のようにして、内蔵中継基板260とスピーカ11とをハーネス300を介して接続すると、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、ハーネス300を介して、スピーカ11に接続される。また、デジタルオーディオパワーアンプ262のミュート端子(MUTE)は、NOT回路268、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して接地される。 When the built-in relay board 260 and the speaker 11 are connected via the harness 300 as described above, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected via the harness 300. Connected to the speaker 11. The mute terminal (MUTE) of the digital audio power amplifier 262 is grounded via the NOT circuit 268, the harness 300, and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a.

この結果、スピーカ11がハーネス300を介して内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されている状態では、LOWレベルの電圧信号がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はHIGHレベルとなる。この場合、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)からスピーカ11に音声信号が出力される。 As a result, in the state where the speaker 11 is connected to the built-in relay board 260 (digital audio power amplifier 262) via the harness 300, the LOW level voltage signal is input to the NOT circuit 268, and therefore the digital audio power amplifier 262. The level (amplitude value) of the voltage signal input to the mute terminal (MUTE) becomes high level. In this case, an audio signal is output from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 to the speaker 11.

一方、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されていない場合には、内蔵中継基板260の第3接続端子が開放状態となる。この場合、電源電圧(+5V)がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はLOWレベルとなり、デジタルオーディオパワーアンプ262の上述したミュート機能が作動する。 On the other hand, when the speaker 11 is not connected to the built-in relay board 260 (digital audio power amplifier 262), the third connection terminal of the built-in relay board 260 is open. In this case, since the power supply voltage (+5V) is input to the NOT circuit 268, the level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 becomes LOW level, and the digital audio power amplifier The above described mute function of 262 is activated.

すなわち、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)から外れている場合には、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態が生成される。この結果、デジタルオーディオパワーアンプ262(出力端子)と、内蔵中継基板260の第1及び第2接続端子との間における共振現象の発生を抑制し、デジタルオーディオパワーアンプ262の故障等の不具合発生を防止することができる。 That is, when the speaker 11 is detached from the built-in relay board 260 (digital audio power amplifier 262), the built-in relay board 260 is output from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262. A state is generated in which the output of the audio signal to the first connection terminal and the second connection terminal is stopped. As a result, the occurrence of a resonance phenomenon between the digital audio power amplifier 262 (output terminal) and the first and second connection terminals of the built-in relay board 260 is suppressed, and a malfunction such as a failure of the digital audio power amplifier 262 is prevented. Can be prevented.

上述のように、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるソフトウェア上の制御とは関係無く、デジタルオーディオパワーアンプ262のミュート機能を作動させることができる。それゆえ、例えば、スピーカ11が内蔵中継基板260から外れている状況において、ホスト制御回路210及び音声・LED制御回路220が音声信号の出力停止制御を行っていると認識していてもプログラム上のバグ(不具合)等により誤って音声信号が出力されているような場合や、スピーカ11をハーネス300から外さなければ遊技盤の付け替えることができない構造のパチンコ遊技機1において、遊技盤の付け替え終了後に誤ってスピーカ11とハーネス300とを接続せずに扉を閉じ、音声出力を開始した場合などの状況が発生しても、ハード的に、上述したデジタルオーディオパワーアンプ262のミュート機能が作動する。この場合、確実に、デジタルオーディオパワーアンプ262を保護することができ、パチンコ遊技機1の安全性を向上させることができる。 As described above, in the present embodiment, the mute function of the digital audio power amplifier 262 can be activated regardless of the software control by the host control circuit 210 and the audio/LED control circuit 220. Therefore, for example, even if the host control circuit 210 and the audio/LED control circuit 220 recognize that the audio signal output stop control is being performed in the situation where the speaker 11 is detached from the built-in relay board 260, the program In the case where a sound signal is erroneously output due to a bug (defect), or in the pachinko gaming machine 1 having a structure in which the game board cannot be replaced unless the speaker 11 is removed from the harness 300, after the game board is replaced. Even if a situation occurs in which the speaker 11 and the harness 300 are not connected to each other and the door is closed to start the audio output, the mute function of the digital audio power amplifier 262 described above operates in hardware. In this case, the digital audio power amplifier 262 can be reliably protected, and the safety of the pachinko gaming machine 1 can be improved.

さらに、本実施形態では、上述のように、内蔵中継基板260の第3接続端子は、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して、内蔵中継基板260内に設けられた接地(GND)端子に接続される。このような構成では、内蔵中継基板260の第3接続端子の信号レベルがLOWになっている場合に、この要因が内蔵中継基板260の第4接続端子が接地されていることによるものであるか否かを、内蔵中継基板260の第4接続端子の信号レベルを計測することにより判定することができるので、デジタルオーディオパワーアンプ262からのデジタル出力動作をより正確に管理することができる。 Further, in the present embodiment, as described above, the third connection terminal of the built-in relay board 260 is connected via the harness 300 and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a, It is connected to a ground (GND) terminal provided in the built-in relay board 260. In such a configuration, when the signal level of the third connection terminal of the built-in relay board 260 is LOW, is this factor caused by the fourth connection terminal of the built-in relay board 260 being grounded? Since it can be determined by measuring the signal level of the fourth connection terminal of the built-in relay board 260, the digital output operation from the digital audio power amplifier 262 can be managed more accurately.

[表示制御回路]
次に、図9を参照しながら、表示制御回路230の内部構成について説明する。図9は、表示制御回路230内部の回路構成、並びに、表示制御回路230とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, the internal configuration of the display control circuit 230 will be described with reference to FIG. FIG. 9 is a block diagram showing a circuit configuration inside the display control circuit 230 and a connection relationship between the display control circuit 230 and various peripheral devices and peripheral circuit portions thereof.

表示制御回路230は、図14に示すように、メモリコントローラ231と、コマンドメモリ232と、コマンドパーサ233と、動画デコーダ234と、静止画デコーダ235と、SDRAMコントローラ236と、内蔵VRAM237と、第1ディスプレイコントローラ238と、第2ディスプレイコントローラ239と、3D(Dimension)ジオメトリエンジン240と、レンダリングエンジン241とを備える。表示制御回路230内における各部の接続関係、並びに、表示制御回路230とその各種周辺装置及び周辺回路との接続関係は、次の通りである。 As shown in FIG. 14, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a moving picture decoder 234, a still picture decoder 235, an SDRAM controller 236, a built-in VRAM 237, and a first controller. A display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241 are provided. The connection relation of each part in the display control circuit 230 and the connection relation between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.

表示制御回路230内において、メモリコントローラ231は、コマンドパーサ233、動画デコーダ234及び静止画デコーダ235に接続される。コマンドパーサ233は、メモリコントローラ231以外に、コマンドメモリ232、動画デコーダ234、静止画デコーダ235及び3Dジオメトリエンジン240に接続される。動画デコーダ234は、メモリコントローラ231及びコマンドパーサ233以外に、SDRAMコントローラ236に接続される。静止画デコーダ235は、メモリコントローラ231及びコマンドパーサ233以外に、内蔵VRAM237に接続される。 In the display control circuit 230, the memory controller 231 is connected to the command parser 233, the moving image decoder 234, and the still image decoder 235. The command parser 233 is connected to the command memory 232, the moving image decoder 234, the still image decoder 235, and the 3D geometry engine 240 in addition to the memory controller 231. The moving picture decoder 234 is connected to the SDRAM controller 236 in addition to the memory controller 231 and the command parser 233. The still image decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and the command parser 233.

また、表示制御回路230内において、SDRAMコントローラ236は、動画デコーダ234以外に、内蔵VRAM237、第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。内蔵VRAM237は、静止画デコーダ235及びSDRAMコントローラ236以外に、第1ディスプレイコントローラ238、第2ディスプレイコントローラ239及びレンダリングエンジン241に接続される。さらに、3Dジオメトリエンジン240は、コマンドパーサ233以外に、レンダリングエンジン241に接続される。 In addition, in the display control circuit 230, the SDRAM controller 236 is connected to the built-in VRAM 237, the first display controller 238, and the second display controller 239 in addition to the moving image decoder 234. The built-in VRAM 237 is connected to the first display controller 238, the second display controller 239, and the rendering engine 241 in addition to the still image decoder 235 and the SDRAM controller 236. Further, the 3D geometry engine 240 is connected to the rendering engine 241 in addition to the command parser 233.

なお、SDRAM250は、表示制御回路230内のメモリコントローラ231及びSDRAMコントローラ236に接続される。また、CGROM基板204は、表示制御回路230内のメモリコントローラ231に接続される。また、ホスト制御回路210は、表示制御回路230内のメモリコントローラ231及びコマンドメモリ232に接続される。さらに、表示装置13は、表示制御回路230内の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。 The SDRAM 250 is connected to the memory controller 231 and the SDRAM controller 236 in the display control circuit 230. Further, the CGROM board 204 is connected to the memory controller 231 in the display control circuit 230. Further, the host control circuit 210 is connected to the memory controller 231 and the command memory 232 in the display control circuit 230. Further, the display device 13 is connected to the first display controller 238 and the second display controller 239 in the display control circuit 230.

次に、表示制御回路230内の各部の構成について説明する。 Next, the configuration of each unit in the display control circuit 230 will be described.

メモリコントローラ231は、主に、外部の各種メモリ(CGROM基板204及びSDRAM250)と表示制御回路230との間の通信制御を行う。例えば、メモリコントローラ231は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ(演出データ、コマンドデータなど)を取得する処理を行う。 The memory controller 231 mainly controls communication between various external memories (CGROM substrate 204 and SDRAM 250) and the display control circuit 230. For example, the memory controller 231 performs processing such as transmission/reception of an address designation signal of an external memory to be controlled, memory ready, busy management, etc., and stores data stored at addresses designated for various memories (rendering data). , Command data, etc.) is acquired.

コマンドメモリ232は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ232以外に、SDRAM250、CGROM基板204(CGROM206)に格納することもできる。 The command memory 232 is a built-in memory that stores a command list. The command list may be stored in the SDRAM 250 or the CGROM board 204 (CGROM 206) in addition to the command memory 232.

コマンドパーサ233は、指定されたメモリ(コマンドメモリ232、SDRAM250又はCGROM206)からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路210により表示制御回路230内のシステム制御レジスタ(不図示)に、コマンドリストが配置されたメモリの種別(コマンドメモリ232、SDRAM250又はCGROM206)と、その開始アドレスとが設定される。そして、コマンドパーサ233は、システム制御レジスタ(不図示)に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。 The command parser 233 acquires the command list from the designated memory (command memory 232, SDRAM 250 or CGROM 206). Specifically, in the present embodiment, the host control circuit 210 causes the system control register (not shown) in the display control circuit 230 to store the type of memory (command memory 232, SDRAM 250 or CGROM 206) in which the command list is arranged, Its start address and is set. Then, the command parser 233 accesses the start address in the memory designated by the system control register (not shown) and acquires the command list.

また、コマンドパーサ233は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ234、静止画デコーダ235、3Dジオメトリエンジン240に出力する。本実施形態では、コマンドパーサ233により出力された制御コードに基づいて、表示制御回路230内の各画像処理モジュールが作動する。 The command parser 233 analyzes the acquired command list to generate a specific control code, and outputs the control code to the moving image decoder 234, the still image decoder 235, and the 3D geometry engine 240. In the present embodiment, each image processing module in the display control circuit 230 operates based on the control code output by the command parser 233.

動画デコーダ234は、CGROM基板204又はSDRAM250から取得された動画圧縮データを復号(デコード)する。そして、動画デコーダ234は、復号した動画データをSDRAM250(外付けRAM)に出力する。なお、動画デコーダ234から出力された動画データ(デコード結果)は、SDRAM250内に設けられたムービバッファに格納される。 The moving image decoder 234 decodes (decodes) the moving image compressed data acquired from the CGROM substrate 204 or the SDRAM 250. Then, the moving picture decoder 234 outputs the decoded moving picture data to the SDRAM 250 (external RAM). The moving image data (decoding result) output from the moving image decoder 234 is stored in the movie buffer provided in the SDRAM 250.

静止画デコーダ235は、CGROM基板204又はSDRAM250から取得された静止画圧縮データを復号する。そして、静止画デコーダ235は、復号した静止画データを内蔵VRAM237に出力する。なお、静止画デコーダ235から出力された静止画データ(デコード結果)は、内蔵VRAM237内に設けられた後述のスプライトバッファに一時的に格納される。 The still image decoder 235 decodes the still image compressed data acquired from the CGROM board 204 or the SDRAM 250. Then, the still image decoder 235 outputs the decoded still image data to the built-in VRAM 237. The still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer (described later) provided in the built-in VRAM 237.

SDRAMコントローラ236は、後述する描画処理(後述の図95〜図97参照)で説明するように、デコードされた動画データ及び静止画データのRAMへの格納処理や、内蔵VRAM237とCGROM基板204又はSDRAM250との間における画像データの転送処理などの動作を制御するコントローラである。 The SDRAM controller 236 stores the decoded moving image data and the still image data in the RAM, and stores the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, as described in a later-described drawing process (see FIGS. 95 to 97 described later). And a controller for controlling operations such as transfer processing of image data between and.

内蔵VRAM237は、表示制御回路230による後述の描画処理(後述の図95〜図97参照)において、デコード処理やレンダリング処理などの各種処理を実行する際のワークRAMとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵VRAM237とCGROM基板204又はSDRAM250との間の画像データの転送処理において、各種画像データが内蔵VRAM237に一時的に格納される。 The built-in VRAM 237 operates as a work RAM when executing various processes such as a decoding process and a rendering process in a later-described drawing process (see FIGS. 95 to 97 described later) by the display control circuit 230. Further, in image data transfer processing between the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, which is performed in each processing step in the later-described drawing processing, various image data are temporarily stored in the built-in VRAM 237.

第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239のそれぞれは、レンダリングエンジン241により生成されたレンダリング結果(描画結果)を取得し、該レンダリング結果を表示装置13に出力する。これにより、表示装置13の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機1のように、2つのディスプレイコントローラを設けた場合には、一つの表示制御回路230(1チップ)により、2つの画面を表示装置13に設けて各画面を独立して制御することができる。 Each of the first display controller 238 and the second display controller 239 acquires the rendering result (drawing result) generated by the rendering engine 241, and outputs the rendering result to the display device 13. As a result, a predetermined image is displayed on the display screen of the display device 13. When two display controllers are provided like the pachinko gaming machine 1 of the present embodiment, two screens are provided on the display device 13 by one display control circuit 230 (one chip) and each screen is displayed. It can be controlled independently.

3Dジオメトリエンジン240は、コマンドパーサ233から入力された制御コードに基づいて、3次元情報を2次元情報に変換する処理(投影変換処理)や、図形の拡大、縮小、回転及び移動等のアフィン変換(図形変換)処理を行う。そして、3Dジオメトリエンジン240は、変換処理の結果をレンダリングエンジン241に出力する。 The 3D geometry engine 240 converts the three-dimensional information into two-dimensional information (projection conversion processing) based on the control code input from the command parser 233, and performs affine transformation such as enlargement, reduction, rotation and movement of a figure. (Graphic conversion) processing is performed. Then, the 3D geometry engine 240 outputs the result of the conversion process to the rendering engine 241.

レンダリングエンジン241は、伸張された静止画データ及び動画データが格納されたテクスチャソース(本実施形態ではSDRAM250)を参照し、該画像データに対してレンダリング(描画)処理を施する。そして、レンダリングエンジン241は、レンダリング結果をレンダリングターゲット(本実施形態では、内蔵VRAM237又はSDRAM250)に書き出す。 The rendering engine 241 refers to the texture source (SDRAM 250 in this embodiment) in which the decompressed still image data and moving image data are stored, and performs rendering (drawing) processing on the image data. Then, the rendering engine 241 writes the rendering result to the rendering target (in this embodiment, the built-in VRAM 237 or SDRAM 250).

なお、本明細書でいう「レンダリング(描画)する」とは、動画の拡大縮小や回転などの指定情報(本実施形態では、3Dジオメトリエンジン240から出力された情報)に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン241では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ARGB値(A:透明度(不透明度)を示すアルファ値、R:赤色成分の輝度値、G:緑色成分の輝度値、B:青色成分の輝度値)の演算処理も行われる。 It should be noted that the term "rendering (drawing)" referred to in the present specification means that the decoded data is edited according to specified information (in this embodiment, information output from the 3D geometry engine 240) such as scaling and rotation of a moving image. It is to be. The "rendering engine" here includes, for example, a "rasterizer" and a "pixel shader". Therefore, in the rendering engine 241, similar to the pixel shader, ARGB values (A: alpha value indicating transparency (opacity), R: luminance value of red component, G: green component) in pixel units for image data. Brightness value, B: brightness value of blue component) is also calculated.

[表示制御回路及びCGROM間の接続構成]
本実施形態のパチンコ遊技機1では、表示制御回路230に接続されるCGROMの種別(NOR型又はNAND型)が異なっていても対処可能な構成を有する。ここで、図10及び図11を参照しながら、サブ基板202内に設けられた表示制御回路230及びその周辺回路と、CGROM基板に搭載されたCGROMとの間の接続構成について説明する。
[Connection between display control circuit and CGROM]
The pachinko gaming machine 1 of the present embodiment has a configuration capable of coping with different types (NOR type or NAND type) of CGROMs connected to the display control circuit 230. Here, the connection configuration between the display control circuit 230 and its peripheral circuits provided in the sub-board 202 and the CGROM mounted on the CGROM board will be described with reference to FIGS. 10 and 11.

図10は、CGROMがNOR型のCGROM206a(NOR型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204a間の接続構成図である。また、図11は、CGROMがNAND型のCGROM206b(NAND型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204b間の接続構成図である。なお、図10及び図11では、接続部分の構成をより明確にするため、CGROM基板がサブ基板202から外れた状態を示すが、実際には、両基板はボード・トゥ・ボードコネクタを介して接続される。 FIG. 10 is a connection configuration diagram between the sub-board 202 and the CGROM board 204a when the CGROM is a NOR CGROM 206a (NOR flash memory). Further, FIG. 11 is a connection configuration diagram between the sub-board 202 and the CGROM board 204b when the CGROM is a NAND-type CGROM 206b (NAND flash memory). 10 and 11 show the state in which the CGROM substrate is detached from the sub-board 202 in order to make the configuration of the connection portion clearer, but in reality, both boards are connected via a board-to-board connector. Connected.

(1)サブ基板の構成
まず、サブ基板202の内部構成を説明する。なお、図10と図11との比較から明らかなように、CGROM基板204aにNOR型のCGROM206aを搭載した場合におけるサブ基板202の構成は、CGROM基板204bにNAND型のCGROM206bを搭載した場合のそれと同様である。
(1) Configuration of Sub Substrate First, the internal configuration of the sub substrate 202 will be described. As is clear from the comparison between FIG. 10 and FIG. 11, the configuration of the sub-board 202 when the NOR type CGROM 206a is mounted on the CGROM board 204a is the same as that when the NAND type CGROM 206b is mounted on the CGROM board 204b. It is the same.

サブ基板202には、図10及び図11に示すように、表示制御回路230が設けられるとともに、その周辺回路として、双方向バランストランシーバ301(通信形態設定手段)及びAND回路302(ANDゲート)が設けられる。また、サブ基板202には、各種信号配線(バス)と、各種バスを介して表示制御回路230に直接的又は間接的に接続された複数の接続端子を含む端子群303(第1端子群)とが設けられる。 As shown in FIGS. 10 and 11, the sub-board 202 is provided with a display control circuit 230, and as its peripheral circuits, a bidirectional balance transceiver 301 (communication form setting means) and an AND circuit 302 (AND gate). It is provided. The sub-board 202 also includes a terminal group 303 (first terminal group) including various signal wirings (buses) and a plurality of connection terminals directly or indirectly connected to the display control circuit 230 via the various buses. And are provided.

双方向バランストランシーバ301は、一方の4つの入出力端子(図10中の端子A0〜端子A3)と、該一方の4つの入出力端子(端子A0〜端子A3)にそれぞれ接続された他方の4つの入出力端子(図10中の端子B0〜端子B3)とを有する。また、双方向バランストランシーバ301は、入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3間における信号の通信方向を切替制御するための2つの制御端子(図10中の端子OE及び端子DIR)を有する。 The bidirectional balanced transceiver 301 has four input/output terminals on one side (terminals A0 to A3 in FIG. 10) and the other four input/output terminals (terminals A0 to A3) on the other side. It has one input/output terminal (terminal B0 to terminal B3 in FIG. 10). The bidirectional balance transceiver 301 has two control terminals (terminals in FIG. 10) for switching and controlling the communication direction of signals between the input/output terminals A0 to A3 and the input/output terminals B0 to B3. OE and terminal DIR).

双方向バランストランシーバ301は、制御端子OE及び制御端子DIRにそれぞれ印加される電圧信号の信号レベルの組み合わせに応じて、入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3間における信号の通信方向を切り替える。これにより、何らかの原因により通信方向(通信動作)に不整合が発生した場合であっても、表示制御回路230及びCGROM間における通信動作の安全性を確保することができる。なお、双方向バランストランシーバ301における通信方向の切替制御動作については、後で詳述する。また、本実施形態で用いる双方向バランストランシーバ301は、3.3V及び5Vの2電源を有するシステムにも対応可能である。 The bidirectional balance transceiver 301 includes the input/output terminal A0 to the input/output terminal A3 and the input/output terminal B0 to the input/output terminal B3 according to the combination of the signal levels of the voltage signals applied to the control terminal OE and the control terminal DIR, respectively. Switch the communication direction of the signal in. As a result, even if a mismatch occurs in the communication direction (communication operation) for some reason, the safety of the communication operation between the display control circuit 230 and the CGROM can be ensured. The communication direction switching control operation in the bidirectional balance transceiver 301 will be described in detail later. The bidirectional balanced transceiver 301 used in this embodiment can also be applied to a system having two power supplies of 3.3V and 5V.

表示制御回路230には、4つの入出力兼用端子(図10中の端子GMA31/GRB3〜端子GMA28/GRB0)が設けられる。この入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、CGROMがNOR型のCGROM206aである場合にはアドレスバスの出力端子として作用し、CGROMがNAND型のCGROM206bである場合にはレディ/ビジー信号の入力端子として作用する。また、表示制御回路230には、CGROM内のデータ格納領域のアドレスに関するデータ(アドレスの指定データ等)の出力端子として作用する26個の出力端子(図10中の端子GMA27〜端子GMA2)が設けられる。 The display control circuit 230 is provided with four input/output terminals (terminal GMA31/GRB3 to terminal GMA28/GRB0 in FIG. 10). The input/output combined terminal GMA31/GRB3 to input/output combined terminal GMA28/GRB0 act as the output terminal of the address bus when the CGROM is the NOR type CGROM 206a, and the ready terminal when the CGROM is the NAND type CGROM 206b. /Acts as a busy signal input terminal. Further, the display control circuit 230 is provided with 26 output terminals (terminals GMA27 to GMA2 in FIG. 10) which serve as output terminals for data (address designation data, etc.) relating to addresses of data storage areas in the CGROM. To be

また、表示制御回路230には、2つのCGメモリチップイネーブル出力端子(図10中の端子GCE_0,端子GCE_1)が設けられる。なお、本実施形態では、表示制御回路230は、2つのCGメモリチップイネーブル出力端子(GCE_0,GCE_1:特定の出力端子)に対応した2つのメモリ空間を有し、各メモリ空間には、メモリの種類、バス幅、アクセスタイミング等の情報が設定される。ただし、本実施形態では、表示制御回路230は、同期モードのROMと非同期モードのROMとを混在した場合には対応(使用)できない構成になっている。 Further, the display control circuit 230 is provided with two CG memory chip enable output terminals (terminal GCE_0 and terminal GCE_1 in FIG. 10). In the present embodiment, the display control circuit 230 has two memory spaces corresponding to the two CG memory chip enable output terminals (GCE_0, GCE_1: specific output terminals), and each memory space has a memory space. Information such as type, bus width and access timing is set. However, in the present embodiment, the display control circuit 230 is configured so that it cannot handle (use) when the synchronous mode ROM and the asynchronous mode ROM are mixed.

さらに、表示制御回路230には、CGROMから画像データ(動画/静止画の圧縮データ)をデータバスを介して取得するための複数のデータバス入力端子が設けられる。 Further, the display control circuit 230 is provided with a plurality of data bus input terminals for obtaining image data (compressed data of moving image/still image) from the CGROM via the data bus.

なお、サブ基板202に設けられた上記構成部の電気的な接続関係は次の通りである。 The electrical connection relationship of the above-mentioned components provided on the sub-board 202 is as follows.

表示制御回路230の入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、図10及び図11に示すように、双方向バランストランシーバ301の入出力端子B0〜入出力端子B3にそれぞれ接続される。そして、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は、端子群303の第1接続端子〜第4接続端子にそれぞれ接続される。すなわち、表示制御回路230の入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、双方向バランストランシーバ301を介して、端子群303の第1接続端子〜第4接続端子にそれぞれ接続される。 Input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 of the display control circuit 230 are connected to the input/output terminals B0 to B3 of the bidirectional balance transceiver 301, respectively, as shown in FIGS. 10 and 11. To be done. The input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are connected to the first to fourth connection terminals of the terminal group 303, respectively. That is, the input/output combined terminal GMA31/GRB3 to input/output combined terminal GMA28/GRB0 of the display control circuit 230 are connected to the first connection terminal to the fourth connection terminal of the terminal group 303 via the bidirectional balance transceiver 301, respectively. It

また、表示制御回路230の出力端子GMA27〜出力端子GMA2は、端子群303の第9接続端子〜第34接続端子にそれぞれ接続され、CGメモリチップイネーブル出力端子GCE_0及びCGメモリチップイネーブル出力端子GCE_1は、端子群303の第35接続端子及び第36接続端子にそれぞれ接続される。さらに、表示制御回路230の複数のデータバス入力端子は、端子群303の第37接続端子以降の対応する接続端子にそれぞれ接続される。 The output terminals GMA27 to GMA2 of the display control circuit 230 are connected to the ninth to thirty-fourth connection terminals of the terminal group 303, respectively, and the CG memory chip enable output terminal GCE_0 and the CG memory chip enable output terminal GCE_1 are connected to each other. , And the 35th connection terminal and the 36th connection terminal of the terminal group 303, respectively. Further, the plurality of data bus input terminals of the display control circuit 230 are respectively connected to the corresponding connection terminals of the terminal group 303 on and after the 37th connection terminal.

双方向バランストランシーバ301の制御端子DIRは、端子群303の第5接続端子に接続され、制御端子OEは、AND回路302の出力端子に接続される。AND回路302の一方の入力端子は、CGメモリチップイネーブル出力端子GCE_0に接続され、AND回路302の他方の入力端子は、CGメモリチップイネーブル出力端子GCE_1に接続される。また、サブ基板202の端子群303の第6接続端子及び第7接続端子は、サブ基板202に設けられた電源電圧(+3.3V)端子に接続され、第8接続端子は、サブ基板202に設けられた接地(GND)端子に接続される。 The control terminal DIR of the bidirectional balance transceiver 301 is connected to the fifth connection terminal of the terminal group 303, and the control terminal OE is connected to the output terminal of the AND circuit 302. One input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_0, and the other input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_1. The sixth connection terminal and the seventh connection terminal of the terminal group 303 of the sub-board 202 are connected to the power supply voltage (+3.3V) terminal provided on the sub-board 202, and the eighth connection terminal is connected to the sub-board 202. It is connected to the provided ground (GND) terminal.

(2)CGROM基板(NOR型)の構成
次に、NOR型のCGROM206aを搭載したCGROM基板204aの内部構成を、図10を参照しながら説明する。
(2) Configuration of CGROM Substrate (NOR Type) Next, the internal configuration of the CGROM substrate 204a on which the NOR type CGROM 206a is mounted will be described with reference to FIG.

CGROM基板204aにNOR型のCGROM206aを搭載した場合、CGROM基板204aには、NOR型のCGROM206aとともに、各種信号配線(バス)と、各種バスを介してCGROM206aに接続された複数の接続端子を含む端子群311(第2端子群)とが設けられる。 When the NOR-type CGROM 206a is mounted on the CGROM board 204a, the CGROM board 204a includes a NOR-type CGROM 206a, various signal wirings (buses), and terminals including a plurality of connection terminals connected to the CGROM 206a via the various buses. And a group 311 (second terminal group).

CGROM基板204aに設けられた端子群311中の第1接続端子〜第4接続端子及び第9接続端子以降の接続端子は、CGROM206aに接続される。 The connection terminals from the first connection terminal to the fourth connection terminal and the ninth connection terminal and after in the terminal group 311 provided on the CGROM substrate 204a are connected to the CGROM 206a.

なお、図10に示す例では、CGROM206aは、NOR型フラッシュメモリ(ランダムアクセス方式のフラッシュメモリ)であるので、端子群311中の第1接続端子〜第4接続端子及び第9接続端子〜第34接続端子は、CGROM206aのアドレスバスの入力端子(不図示)に接続される。また、端子群311中の第35接続端子及び第36接続端子は、CGROM206aのCGメモリチップイネーブル入力端子(不図示)に接続され、第37接続端子以降の接続端子は、表示制御回路230がCGROM206aから画像データ(動画/静止画の圧縮データ)を取得する際に用いられるCGROM206aのデータ出力端子に接続される。 In the example shown in FIG. 10, the CGROM 206a is a NOR flash memory (random access type flash memory), and therefore the first connection terminal to the fourth connection terminal and the ninth connection terminal to the 34th connection terminal in the terminal group 311. The connection terminal is connected to the input terminal (not shown) of the address bus of the CGROM 206a. The 35th connection terminal and the 36th connection terminal in the terminal group 311 are connected to the CG memory chip enable input terminal (not shown) of the CGROM 206a, and the display control circuit 230 operates as the CGROM 206a for the connection terminals after the 37th connection terminal. It is connected to the data output terminal of the CGROM 206a used when acquiring image data (compressed data of a moving image/still image) from the.

また、CGROM基板204aに設けられた端子群311中の第5接続端子(所定の接続端子)は、信号配線W2を介して第8接続端子に接続され、第8接続端子は、CGROM基板204aに設けられた接地(GND)端子に接続される。すなわち、CGROM206aがNOR型フラッシュメモリである場合には、第5接続端子は、信号配線W2を介して接地される。さらに、端子群311中の第6接続端子及び第7接続端子は、CGROM基板204aに設けられた電源電圧(+3.3V)端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 provided on the CGROM board 204a is connected to the eighth connection terminal via the signal wiring W2, and the eighth connection terminal is connected to the CGROM board 204a. It is connected to the provided ground (GND) terminal. That is, when the CGROM 206a is a NOR flash memory, the fifth connection terminal is grounded via the signal wire W2. Further, the sixth connection terminal and the seventh connection terminal in the terminal group 311 are connected to the power supply voltage (+3.3V) terminal provided on the CGROM substrate 204a.

端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204aをサブ基板202に接続(装着)する際には、CGROM基板204aの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図10に示すように、CGROM基板204aの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 The number of connection terminals included in the terminal group 311 is the same as the number of connection terminals in the terminal group 303 for connecting the CGROM substrate provided on the sub-substrate 202. When connecting (mounting) the CGROM board 204a to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204a is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 10, the first connection terminal, the second connection terminal,..., The 37th connection terminal,... Of the CGROM board 204a are the first connection terminal, the second connection terminal,. 37 connection terminals, respectively.

(3)CGROM基板(NAND型)の構成
次に、NAND型のCGROM206bを搭載したCGROM基板204bの内部構成を、図11を参照しながら説明する。なお、図11に示すCGROM基板204bの構成において、図10に示すNOR型のCGROM206aを搭載したCGROM基板204aと同じ構成には同じ符号を付して示す。
(3) Configuration of CGROM Substrate (NAND Type) Next, the internal configuration of the CGROM substrate 204b on which the NAND type CGROM 206b is mounted will be described with reference to FIG. In the configuration of the CGROM substrate 204b shown in FIG. 11, the same components as those of the CGROM substrate 204a having the NOR type CGROM 206a shown in FIG. 10 are designated by the same reference numerals.

CGROM基板204bにNAND型のCGROM206bを搭載した場合、CGROM基板204bには、NAND型のCGROM206bとともに、その周辺回路として、トランジスタ回路312が設けられる。また、CGROM基板204bには、各種信号配線(バス)と、各種バスを介してCGROM206bに直接的又は間接的に接続された複数の接続端子を含む端子群311(第2端子群)とが設けられる。 When the NAND type CGROM 206b is mounted on the CGROM substrate 204b, the CGROM substrate 204b is provided with the NAND type CGROM 206b and a transistor circuit 312 as a peripheral circuit thereof. The CGROM board 204b is provided with various signal wirings (buses) and a terminal group 311 (second terminal group) including a plurality of connection terminals directly or indirectly connected to the CGROM 206b via various buses. To be

CGROM基板204bの端子群311中の第1接続端子〜第4接続端子は、トランジスタ回路312のドレイン端子に接続される。なお、トランジスタ回路312のゲート端子はCGROM206bに接続され、ソース端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。すなわち、第1接続端子〜第4接続端子はトランジスタ回路312を介してCGROM206bに接続される。 The first to fourth connection terminals in the terminal group 311 of the CGROM substrate 204b are connected to the drain terminals of the transistor circuit 312. The gate terminal of the transistor circuit 312 is connected to the CGROM 206b, and the source terminal is connected to the ground (GND) terminal provided on the CGROM substrate 204b. That is, the first to fourth connection terminals are connected to the CGROM 206b via the transistor circuit 312.

なお、図11に示す例では、CGROM206bは、NAND型フラッシュメモリ(シーケンシャルアクセス方式のフラッシュメモリ)であるので、トランジスタ回路312のゲート端子、すなわち、端子群311中の第1接続端子〜第4接続端子は、CGROM206bに設けられたレディ/ビジー出力端子(不図示)に接続される。 Note that, in the example shown in FIG. 11, the CGROM 206b is a NAND flash memory (flash memory of the sequential access system), so the gate terminal of the transistor circuit 312, that is, the first connection terminal to the fourth connection terminal in the terminal group 311. The terminal is connected to a ready/busy output terminal (not shown) provided in the CGROM 206b.

また、CGROM基板204bの端子群311中の第5接続端子(所定の接続端子)は、信号配線W3を介して第6接続端子及び第7接続端子に接続され、第6接続端子及び第7接続端子は、CGROM基板204bに設けられた電源電圧(+3.3V)端子に接続される。すなわち、CGROM206bがNAND型フラッシュメモリである場合には、第5接続端子は、信号配線W3を介して電源電圧(+3.3V)端子に接続される。 The fifth connection terminal (predetermined connection terminal) in the terminal group 311 of the CGROM board 204b is connected to the sixth connection terminal and the seventh connection terminal via the signal wiring W3, and the sixth connection terminal and the seventh connection terminal are connected. The terminal is connected to the power supply voltage (+3.3V) terminal provided on the CGROM board 204b. That is, when the CGROM 206b is a NAND flash memory, the fifth connection terminal is connected to the power supply voltage (+3.3V) terminal via the signal wire W3.

また、CGROM基板204bの端子群311中の第8接続端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。 The eighth connection terminal in the terminal group 311 of the CGROM board 204b is connected to the ground (GND) terminal provided on the CGROM board 204b.

さらに、CGROM基板204bの端子群311中の第9接続端子以降の接続端子は、CGROM206bに接続される。この際、第9接続端子〜第34接続端子は、CGROM206bに設けられたアドレスに関するデータの入力端子(不図示)に接続され、第35接続端子及び第36接続端子は、CGROM206bに設けられたCGメモリチップイネーブル入力端子に接続される。また、第37接続端子以降の接続端子は、表示制御回路230がCGROM206bから画像データ(動画/静止画の圧縮データ)を取得する際に使用されるCGROM206bのデータ出力端子(不図示)に接続される。 Further, the connection terminals after the ninth connection terminal in the terminal group 311 of the CGROM board 204b are connected to the CGROM 206b. At this time, the ninth to thirty-fourth connection terminals are connected to data input terminals (not shown) provided in the CGROM 206b, and the thirty-fifth and thirty-sixth connection terminals are connected to the CGROM206b. Connected to the memory chip enable input terminal. The connection terminals after the 37th connection terminal are connected to a data output terminal (not shown) of the CGROM 206b used when the display control circuit 230 acquires image data (compressed data of moving image/still image) from the CGROM 206b. It

なお、CGROM基板204bにNAND型のCGROM206bが搭載された場合においても、CGROM基板204bの端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204bをサブ基板202に接続(装着)する際には、CGROM基板204bの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図11に示すように、CGROM基板204bの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 Even when the NAND type CGROM 206b is mounted on the CGROM board 204b, the number of connection terminals included in the terminal group 311 of the CGROM board 204b is the same as that of the CGROM board connection terminal group 303 provided on the sub-board 202. It is the same as the number of connection terminals. When connecting (mounting) the CGROM board 204b to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204b is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 11, the first connection terminal, the second connection terminal,..., The 37th connection terminal of the CGROM board 204b are the first connection terminal, the second connection terminal,. 37 connection terminals, respectively.

[表示制御回路及びCGROM間の通信動作]
次に、図10〜図13を参照しながら、表示制御回路230がCGROMから画像データ(動画/静止画の圧縮データ)を取得する際の動作を説明する。なお、図12は、サブ基板202に設けられたAND回路302における入力信号と出力信号との対応関係を示す真理値表であり、図13は、サブ基板202に設けられた双方向バランストランシーバ301における、制御端子OE及び制御端子DIRに印加される信号レベルと、通信方向との対応関係を示す真理値表である。
[Communication operation between display control circuit and CGROM]
Next, the operation when the display control circuit 230 acquires image data (compressed data of a moving image/still image) from the CGROM will be described with reference to FIGS. 12 is a truth table showing the correspondence relationship between the input signal and the output signal in the AND circuit 302 provided on the sub-board 202, and FIG. 13 is the bidirectional balance transceiver 301 provided on the sub-board 202. 3 is a truth table showing the correspondence between the signal levels applied to the control terminal OE and the control terminal DIR and the communication direction in FIG.

(1)AND回路及び双方向バランストランシーバの動作
AND回路302は、図12に示すように、両方の入力端子にHIGHレベルの信号(電圧信号)が入力された場合にのみ、双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号を出力し、それ以外の入力条件では、制御端子OEにLOWレベルの信号を出力する。
(1) Operation of AND Circuit and Bidirectional Balance Transceiver The AND circuit 302, as shown in FIG. 12, has a bidirectional balance transceiver 301 only when a HIGH level signal (voltage signal) is input to both input terminals. A high level signal is output to the control terminal OE, and under other input conditions, a low level signal is output to the control terminal OE.

双方向バランストランシーバ301は、図13に示すように、制御端子OEにLOWレベルの信号(電圧信号)が入力され、且つ、制御端子DIRにLOWレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3を出力端子として作用させ、入出力端子B0〜入出力端子B3を入力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、表示制御回路230からCGROMに向かう方向になる。 As shown in FIG. 13, the bidirectional balanced transceiver 301 includes a bidirectional balanced transceiver 301 when a LOW level signal (voltage signal) is input to the control terminal OE and a LOW level signal is input to the control terminal DIR. The input/output terminals A0 to A3 of 301 are operated as output terminals, and the input/output terminals B0 to B3 are operated as input terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is from the display control circuit 230 to the CGROM.

また、双方向バランストランシーバ301は、制御端子OEにLOWレベルの信号が入力され、且つ、制御端子DIRにHIGHレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3を入力端子として作用させ、入出力端子B0〜入出力端子B3を出力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、CGROMから表示制御回路230に向かう方向になる。 In the bidirectional balanced transceiver 301, when a LOW level signal is input to the control terminal OE and a HIGH level signal is input to the control terminal DIR, the input/output terminals A0 to I/O of the bidirectional balanced transceiver 301 are input. The terminal A3 acts as an input terminal, and the input/output terminals B0 to B3 act as output terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is from the CGROM to the display control circuit 230.

なお、双方向バランストランシーバ301の制御端子OEに入力される信号レベルと制御端子DIRに入力される信号レベルとの組み合わせが上記以外の組み合わせである場合(双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号が入力された場合)には、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3は、HIGHインピーダンス状態(図13中の「Z」)、すなわち、開放状態と同等の状態となり、表示制御回路230及びCGROM間で通信は行われない。 When the combination of the signal level input to the control terminal OE of the bidirectional balance transceiver 301 and the signal level input to the control terminal DIR is a combination other than the above (when the control terminal OE of the bidirectional balance transceiver 301 is HIGH) (When a level signal is input), the input/output terminals A0 to A3 and the input/output terminals B0 to B3 of the bidirectional balanced transceiver 301 are in the HIGH impedance state (“Z” in FIG. 13). ) That is, the state is equivalent to the open state, and communication is not performed between the display control circuit 230 and the CGROM.

(2)表示制御回路及びCGROM(NOR型)間の通信動作
ここで、まず、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続(装着)した場合を考える。
(2) Communication Operation Between Display Control Circuit and CGROM (NOR Type) Here, first, consider the case where the CGROM substrate 204a having the NOR type CGROM 206a mounted thereon is connected (mounted) to the sub-substrate 202.

この場合、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子GCE_0,GCE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。なお、CGメモリチップイネーブル出力端子GCE_0,GCE_1の信号レベルは、ハードウェアの初期化処理(後述の図79参照)において設定される。 In this case, in this embodiment, since a LOW level signal is output from at least one of the two CG memory chip enable output terminals GCE_0 and GCE_1 of the display control circuit 230, the LOW level signal is output to the control terminal OE of the bidirectional balance transceiver 301. The level signal is input. The signal levels of the CG memory chip enable output terminals GCE_0 and GCE_1 are set in the hardware initialization process (see FIG. 79 described later).

本実施形態では、CGROM(記憶手段)の種類に応じて、副制御回路200により予め設定される、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)からの出力信号の振幅値が異なるので、表示制御回路230に設けられたCGメモリチップイネーブル出力端子GCE_0,GCE_1から出力される信号の振幅値が記憶手段の種類に応じて出力される変化する。しかしながら、「CGROM(記憶手段)の種類の応じて出力される信号の振幅値が変化する」態様は、この態様に限定されない。後述の変形例7で説明するように、表示制御回路230が、接続された記憶手段の種類を検出し、該検出結果に基づいて、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)から出力される信号の振幅値を設定してもよい。 In the present embodiment, the amplitude values of the output signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals), which are preset by the sub control circuit 200, differ depending on the type of CGROM (storage means). The amplitude values of the signals output from the CG memory chip enable output terminals GCE_0 and GCE_1 provided in the display control circuit 230 vary depending on the type of storage means. However, the mode in which the amplitude value of the output signal changes according to the type of CGROM (storage means) is not limited to this mode. As described in Modification Example 7 described later, the display control circuit 230 detects the type of the connected storage means, and based on the detection result, outputs from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals). The amplitude value of the output signal may be set.

また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図10に示すように、CGROM基板204aの第5接続端子及び信号配線W2を介して接地されるので、制御端子DIRにはLOWレベルの信号が入力される。 The fifth connection terminal of the sub-board 202, to which the control terminal DIR of the bidirectional balance transceiver 301 is connected, is grounded via the fifth connection terminal of the CGROM board 204a and the signal wiring W2, as shown in FIG. Therefore, a LOW level signal is input to the control terminal DIR.

それゆえ、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続した場合には、図13に示すように、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は出力端子として作用し、入出力端子B0〜入出力端子B3は入力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206a間の通信方向は、表示制御回路230からCGROM206aに向かう方向になる。 Therefore, when the CGROM board 204a having the NOR type CGROM 206a mounted thereon is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as output terminals as shown in FIG. The input/output terminals B0 to B3 function as input terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206a in the bidirectional balance transceiver 301 is from the display control circuit 230 to the CGROM 206a.

この場合、サブ基板202の第1接続端子〜第4接続端子及びCGROM基板204aの第1接続端子〜第4接続端子を介して接続された信号配線をアドレスバスとして使用することができ、表示制御回路230は、NOR型のCGROM206aに対して正常に、メモリのアドレス指定動作を実行することができる。その結果、表示制御回路230は、アドレスバスを介して直接アドレス指定を行い、データの読み出し動作を行うことができる。 In this case, the signal wiring connected through the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204a can be used as an address bus, and display control can be performed. The circuit 230 can normally perform the memory addressing operation for the NOR type CGROM 206a. As a result, the display control circuit 230 can directly perform addressing via the address bus and perform a data read operation.

(3)表示制御回路及びCGROM(NAND型)間の通信動作
次に、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続(装着)した場合を考える。
(3) Communication Operation Between Display Control Circuit and CGROM (NAND Type) Next, consider a case where the CGROM substrate 204b mounting the NAND type CGROM 206b is connected (mounted) to the sub-substrate 202.

この場合においても、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子CGE_0,CGE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。すなわち、本実施形態では、CGROMの種類がNOR型及びNAND型のいずれであっても、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図11に示すように、CGROM基板204bの第5接続端子及び信号配線W3を介して電源電圧(+3.3V)端子に接続されるので、制御端子DIRにはHIGHレベルの信号が入力される。 Even in this case, in this embodiment, since the LOW level signal is output from at least one of the two CG memory chip enable output terminals CGE_0 and CGE_1 of the display control circuit 230, the control terminal OE of the bidirectional balance transceiver 301 is output. Is input with a LOW level signal. That is, in this embodiment, a LOW level signal is input to the control terminal OE of the bidirectional balance transceiver 301 regardless of whether the type of CGROM is NOR type or NAND type. In addition, the fifth connection terminal of the sub-board 202, to which the control terminal DIR of the bidirectional balance transceiver 301 is connected, has the power supply voltage (via the fifth connection terminal of the CGROM board 204b and the signal wire W3, as shown in FIG. Since it is connected to the (+3.3V) terminal, a HIGH level signal is input to the control terminal DIR.

それゆえ、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続した場合には、図13に示すように、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は入力端子として作用し、入出力端子B0〜入出力端子B3は出力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206b間の通信方向は、CGROM206bから表示制御回路230に向かう方向になる。 Therefore, when the CGROM board 204b mounting the NAND type CGROM 206b is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as input terminals as shown in FIG. The input/output terminals B0 to B3 act as output terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206b in the bidirectional balance transceiver 301 is from the CGROM 206b to the display control circuit 230.

この場合、サブ基板202の第1接続端子〜第4接続端子及びCGROM基板204bの第1接続端子〜第4接続端子を介して接続された信号配線をレディ/ビジー信号の通信配線として使用することができる。すなわち、この場合、NAND型のCGROM206bからシーケンシャルアクセス方式でデータを読み出す際に表示制御回路230が参照するレディ/ビジー信号のCGROM206から表示制御回路230への送信処理が実行可能になる。この結果、表示制御回路230は、NAND型のCGROM206bに対して正常に、メモリの状態(レディ/ビジー状態)の取得動作を実行することができる。 In this case, the signal wirings connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204b should be used as communication wirings for ready/busy signals. You can That is, in this case, it becomes possible to execute the transmission process from the CGROM 206 to the display control circuit 230 of the ready/busy signal referred to by the display control circuit 230 when reading data from the NAND type CGROM 206b by the sequential access method. As a result, the display control circuit 230 can normally perform the operation of acquiring the memory state (ready/busy state) with respect to the NAND type CGROM 206b.

上述のように、本実施形態では、CGROMの種類が変わっても、サブ基板202の構成を変えることなく、表示制御回路230及びCGROM間の通信動作を正常に実行することができる。それゆえ、本実施形態では、例えば、データ容量、通信速度、価格等を考慮して、最適なCGROMを選択することができる。また、例えば、新たなパチンコ遊技機1を作製する際に、データ容量、通信速度等の条件から過去に作製されたパチンコ遊技機で使用されたサブ基板202を流用し、CGROMの種類だけを変更するような場合であっても、容易に対処することができる。すなわち、本実施形態のパチンコ遊技機1では、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機1の拡張性を担保することができる。 As described above, in the present embodiment, even if the type of CGROM is changed, the communication operation between the display control circuit 230 and the CGROM can be normally executed without changing the configuration of the sub-board 202. Therefore, in this embodiment, for example, the optimum CGROM can be selected in consideration of the data capacity, the communication speed, the price, and the like. Further, for example, when a new pachinko gaming machine 1 is manufactured, the sub-board 202 used in the pachinko gaming machine manufactured in the past is diverted from the conditions such as data capacity and communication speed, and only the type of CGROM is changed. Even in such a case, it can be easily dealt with. That is, in the pachinko gaming machine 1 of the present embodiment, it is possible to select the CGROM according to the mode of implementation, and the expandability of the pachinko gaming machine 1 can be ensured.

さらに、本実施形態では、双方向バランストランシーバ301を用いることにより、サブ基板202の端子群303中の第1接続端子〜第4接続端子、並びに、CGROM基板204の端子群311中の第1接続端子〜第4接続端子を、データの入出力兼用端子として用いることができる。この場合、サブ基板202及びCGROM基板204の第1接続端子〜第4接続端子に対応するデータの入力用端子及び出力用端子を別個に設ける必要がなく、サブ基板202及びCGROM基板204の省スペース化を図ることができる。 Further, in this embodiment, by using the bidirectional balanced transceiver 301, the first to fourth connection terminals in the terminal group 303 of the sub-board 202 and the first connection in the terminal group 311 of the CGROM board 204 are used. The terminals to the fourth connection terminal can be used as terminals for both input and output of data. In this case, it is not necessary to separately provide the data input terminals and the data output terminals corresponding to the first to fourth connection terminals of the sub-board 202 and the CGROM board 204, and the sub-board 202 and the CGROM board 204 can save space. Can be promoted.

なお、上述のように、本実施形態では、双方向バランストランシーバ301により、CGROMの種類に応じて、表示制御回路230及びCGROM間の「通信形態」を切り替えることができる。ただし、本明細書でいう表示制御回路230及びCGROM間の「通信形態」とは、表示制御回路230及びCGROM間における各種情報の送受信態様全般を意味する。 As described above, in the present embodiment, the bidirectional balance transceiver 301 can switch the “communication mode” between the display control circuit 230 and the CGROM according to the type of the CGROM. However, the “communication form” between the display control circuit 230 and the CGROM in this specification means all transmission/reception modes of various information between the display control circuit 230 and the CGROM.

例えば、本明細書でいう表示制御回路230及びCGROM間における「通信形態」には、表示装置13で演出動作に関する情報を表示する際に必要となるデータ(画像データ(動画/静止画の圧縮データ))の表示制御回路230及びCGROM間における送受信態様だけでなく、CGROM内に格納されている該データのアドレスを指定する情報を表示制御回路230及びCGROM間で通信する際の送受信態様や、表示制御回路230がCGROMからレディ/ビジー信号を受信する際の送受信態様なども含む意味である。なお、本発明はこれに限定されず、本明細書でいう「通信形態」が、CGROMの種類に応じて情報の送受信態様が変化する部分の通信形態のみを意味するものであってもよい。 For example, in the “communication form” between the display control circuit 230 and the CGROM referred to in this specification, data (image data (compressed data of moving image/still image) required for displaying information on the rendering operation on the display device 13 is displayed. )) not only the transmission/reception mode between the display control circuit 230 and the CGROM, but also the transmission/reception mode when the information designating the address of the data stored in the CGROM is communicated between the display control circuit 230 and the CGROM, and This also includes a transmission/reception mode when the control circuit 230 receives the ready/busy signal from the CGROM. Note that the present invention is not limited to this, and the “communication form” in the present specification may mean only the communication form of a portion in which the transmission/reception form of information changes depending on the type of CGROM.

<遊技状態の種別>
次に、メインCPU71で制御及び管理される遊技状態の種別について説明する。
<Type of game state>
Next, the types of game states controlled and managed by the main CPU 71 will be described.

本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」(特別遊技状態)及び「小当り遊技状態」(特定遊技状態)がある。「大当り遊技状態」は、第1大入賞口53又は第2大入賞口54のシャッタの開放期間(すなわち、1ラウンドの期間)が長い(例えば30sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。 In the present embodiment, as the types of game states controlled and managed by the main CPU 71, "big hit game state" (special game state) and "small hit game state" (specific game state) having different expectation of prize balls from each other. There is. The “big hit gaming state” is a gaming state in which a round game occurs in which the shutter opening period of the first big winning opening 53 or the second big winning opening 54 (that is, one round period) is long (for example, 30 sec), This is a game state in which a large prize ball can be expected for the player. That is, in the "big hit game state", the repeated state of the open state and the closed state of the shutter of the special winning opening is advantageous for the player.

一方、「小当り遊技状態」は、「大当り遊技状態」に比べて1ラウンドの期間が短い(例えば1.8sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。 On the other hand, the "small hitting gaming state" is a gaming state in which a round game occurs in which the period of one round is shorter than the "big hitting gaming state" (for example, 1.8 sec), and a player cannot expect a big prize ball. It is in a game state. That is, in the "small hitting game state", the repeated state of the open state and the closed state of the shutter of the special winning opening is disadvantageous to the player.

また、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」(高確率遊技状態)及び「通常遊技状態」(低確率遊技状態)がある。 Further, in the present embodiment, as the types of gaming states controlled and managed by the main CPU 71, "probability variation gaming state" (high probability gaming state) and "normal gaming state" (low There is a probability game state).

「確変遊技状態」は、「大当り」の当選確率(本実施形態では1/131)が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率(本実施形態では1/392)が低い遊技状態である。 The “probability variation gaming state” is a gaming state in which the winning probability of “big hit” (1/131 in this embodiment) is high. On the other hand, the "normal gaming state" is a gaming state in which the "big hit" winning probability (1/392 in this embodiment) is lower than that in the "probability variation gaming state".

さらに、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、普通図柄の当選確率(普通図柄が「当り」の態様になる確率)が互いに異なる「時短遊技状態」(高入賞遊技状態)及び「非時短遊技状態」(低入賞遊技状態)がある。 Further, in the present embodiment, as a type of gaming state controlled and managed by the main CPU 71, the winning probability of a normal symbol (probability that a regular symbol becomes a "hit" mode) is different from each other in a "time saving game state" (high There are a winning game state) and a "non-time saving game state" (low winning game state).

本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第2始動口45に設けられた普通電動役物46(羽根部材)が開放状態になり易い遊技状態(第2始動口入賞が発生し易い遊技状態)であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。 The "time saving game state" referred to in this specification is a game state in which the winning probability of a normal symbol is high. That is, the "time saving game state" is a game state in which the normal electric auditors product 46 (blade member) provided in the second starting port 45 is easily opened (a game state in which the second starting port winning is apt to occur). The game state is advantageous for the player. The "time saving game state" ends when "big hit" is determined or when a variable display of special symbols for a predetermined time saving number described later is executed. Further, in the time saving game state, as the variation time which is the time for performing the variable display of the special symbol executed in the state, the variation time shorter than the variation time selected in the normal gaming state is easily selected. It may be controlled. By such control, the variable time may be shortened in the time-saving game state than in the normal game state, and the advantageous game state may be given to the player by increasing the number of games per unit time.

一方、「非時短(時短なし)遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物46(羽根部材)が開放状態になり難い遊技状態(第2始動口入賞が発生し難い遊技状態)であり、遊技者にとって不利な遊技状態である。 On the other hand, the "non-time saving (no time saving) gaming state" is a gaming state in which the winning probability of a normal symbol is lower than that of the "time saving gaming state". Therefore, the "non-time saving game state" is a game state in which the ordinary electric accessory 46 (vane member) is unlikely to be in an open state (a game state in which the second starting winning a prize is unlikely to occur), which is a disadvantageous game for the player. It is in a state.

そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短あり」の状態という)、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短なし」の状態という)が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「低確時短なし」の状態という)、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態(以下、「低確時短あり」の状態という)も設けられる。 And in this embodiment, the game state of various combinations of the above-mentioned game states other than the "big hit game state" and the "small hit game state" is provided. Specifically, in the present embodiment, a "probability variation game state" and a "time saving game state" that occur at the same time (hereinafter referred to as a "high-probability time saving state"), and a "probability variation game state" A gaming state in which a "non-time saving game state" occurs at the same time (hereinafter, referred to as "highly accurate time saving" state) is provided. In addition, in the state of "no high accuracy time saving", it is difficult for the player to determine whether or not the game state is "probability variation game state", so here, such a game state is referred to as "substantial probability game state". Also called. Further, in the present embodiment, a gaming state in which a "normal gaming state" and a "non-time saving gaming state" occur at the same time (hereinafter referred to as a "low accurate time saving" state), and a "normal gaming status" and a "time saving" A gaming state in which a "gaming state" occurs at the same time (hereinafter, referred to as "state of low accuracy and short time") is also provided.

<メインROMに記憶されているデータテーブルの構成>
次に、図14〜図23を参照しながら、主制御回路70のメインROM72に記憶される各種データテーブルの構成について説明する。
<Structure of data table stored in main ROM>
Next, the configuration of various data tables stored in the main ROM 72 of the main control circuit 70 will be described with reference to FIGS. 14 to 23.

[大当り乱数判定テーブル(第1始動口入賞時)]
まず、図14を参照して、大当り乱数判定テーブル(第1始動口入賞時)について説明する。大当り乱数判定テーブル(第1始動口入賞時)は、第1始動口44に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Big hit random number determination table (at the time of winning the first starting mouth)]
First, with reference to FIG. 14, a jackpot random number determination table (at the time of winning at the first starting opening) will be described. The big hit random number determination table (at the time of winning the first starting opening) is based on the big hit determining random number value obtained when the game ball enters the first starting opening 44 (winning), "big hit", "small hit" It is a table that is referred to when any of the "and" is lost by lottery.

なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄(第1特別図柄及び第2特別図柄)の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値(特別図柄の抽選用乱数値)は、0〜65535(65536種類)の中から選ばれる。 The jackpot determination random number value is a random number value for determining the result of the lottery that is triggered by the winning of the starting mouth, and more specifically, the special symbol (first special symbol and second special symbol) is selected. It is a random number value indicating the result. Further, in the present embodiment, the big hit determination random number value (random number value for special symbol lottery) is selected from 0 to 65535 (65536 types).

本実施形態では、第1始動口44に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル(第1始動口入賞時)には、図14に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」、「小当り」及び「ハズレ」のそれそれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。なお、確変フラグは、メインRAM73に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「1」となる。 In the present embodiment, when a game ball wins the first starting opening 44, any one of "big hit", "small hit" and "miss" is determined by lottery. Therefore, in the big hit random number determination table (at the time of winning at the first starting opening), as shown in FIG. 14, for each value of the probability variation flag (“0 (=off)” or “1 (=on)”), The range of random numbers for jackpot determination that determines the winning of each of "big hit", "small hit" and "miss", and the corresponding judgment value data ("big hit judgment value data", "small hit judgment value data") And any one of “miss judgment value data”). The probability variation flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the “probability variation gaming state”. When the gaming state is the “probability variation gaming state”, the confirmation flag is “1”.

本実施形態では、図14に示すように、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図14中の「選択率」)は、167/65536となる。 In the present embodiment, as shown in FIG. 14, when the probability variation flag is “0” and the big hit determination random number value is any of “777” to “943” at the time of winning the first starting opening 44, , "Big hit" is won, and "Big hit judgment value data" is determined. That is, the winning probability of the “big hit” (“selection rate” in FIG. 14) in this case is 167/65536.

また、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となる。 When the probability variation flag is “0” and the big hit determination random number value is any of “1” to “300” at the time of winning the first start opening 44, “small hit” is won, "Small hit judgment value data" is determined. That is, the winning probability of "small hit" in this case is 300/65536.

さらに、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the probability variation flag is “0” and the big hit determination random number value is neither “1” to “300” nor “777” to “943” at the time of winning the first starting opening 44, “miss” is generated. Is won, and the “miss judgment value data” is determined.

一方、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図14に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図14中の「選択率」)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, at the time of winning the first start opening 44, if the probability variation flag is "1" and the big hit determination random number value is any of "777" to "1277", as shown in FIG. Is won and the “big hit judgment value data” is determined. That is, the winning probability of the “big hit” (“selection rate” in FIG. 14) in this case is 500/65536, which is higher than that when the probability variation flag is “0”.

また、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となり、確変フラグが「0」である場合のそれと同じになる。 When the probability variation flag is “1” and the big hit determination random number value is any of “1” to “300” at the time of winning the first start opening 44, “small hit” is won, and “ "Small hit judgment value data" is determined. That is, the winning probability of "small hit" in this case is 300/65536, which is the same as that when the probability variation flag is "0".

さらに、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「1277」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the probability variation flag is "1" and the jackpot determination random number value is neither "1" to "300" nor "777" to "1277" at the time of winning the first starting opening 44, "miss" Is won, and the “miss judgment value data” is determined.

上述のように、本実施形態では、第1始動口44に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、遊技状態が「確変遊技状態」である時に第1始動口44に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in the present embodiment, when a game ball is won in the first starting opening 44, the selection rate (big hit probability) depends on whether or not the game state at the time of winning is the “probability variation game state”. fluctuate. Specifically, the jackpot probability when a game ball wins the first starting opening 44 when the gaming state is the “probability variation gaming state” is about three times that when the gaming state is not the “probability variation gaming state”. Get higher

[大当り乱数判定テーブル(第2始動口入賞時)]
次に、図15を参照して、大当り乱数判定テーブル(第2始動口入賞時)について説明する。大当り乱数判定テーブル(第2始動口入賞時)は、第2始動口45に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Big hit random number determination table (at the time of winning the second starting mouth)]
Next, with reference to FIG. 15, a jackpot random number determination table (at the time of winning at the second starting opening) will be described. The big hit random number determination table (at the time of winning at the second starting opening) is a lottery on whether or not it is a "big hit" based on the big hit determining random number value obtained when a game ball enters (wins) at the second starting opening 45. It is a table referred to when performing.

本実施形態では、第2始動口45に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第2始動口45に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル(第2始動口入賞時)には、図15に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。 In the present embodiment, when a game ball wins the second starting opening 45, either "big hit" or "miss" is determined by lottery. In addition, when a game ball is won in the second starting opening 45, the "small hit" is not won. Therefore, in the big hit random number determination table (at the time of winning the second starting opening), as shown in FIG. 15, for each value of the probability variation flag (“0 (=off)” or “1 (=on)”), Relationship between the range of random numbers for jackpot determination that determines the winning of each "big hit" and "miss" and the corresponding determination value data (either "big hit determination value data" or "miss determination value data") Is prescribed.

本実施形態では、図15に示すように、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図15中の「選択率」)は、167/65536となる。 In the present embodiment, as shown in FIG. 15, when the probability change flag is "0" and the big hit determination random number value is any one of "777" to "943" at the time of winning the second starting opening 45, , "Big hit" is won, and "Big hit judgment value data" is determined. That is, the winning probability of the “big hit” (“selection rate” in FIG. 15) in this case is 167/65536.

また、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Further, when the probability variation flag is “0” and the big hit determination random number value is neither “777” to “943” at the time of winning the second start opening 45, “miss” is won and “miss determination” is made. Value data” is determined.

一方、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図15に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(大当り確率)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, at the time of winning the second starting opening 45, if the probability variation flag is "1" and the big hit determination random number value is any of "777" to "1277", as shown in FIG. Is won and the “big hit judgment value data” is determined. That is, the winning probability (big hit probability) of the “big hit” in this case is 500/65536, which is higher than that when the probability variation flag is “0”.

また、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。 In addition, when the probability variation flag is "1" and the big hit determination random number value is neither "777" to "1277" at the time of winning the second starting opening 45, the result is "miss", and "miss determination value data". Is determined.

上述のように、本実施形態では、第2始動口45に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、第1始動口44入賞時と同様に、第2始動口45入賞時においても、遊技状態が「確変遊技状態」である時に第2始動口45に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in the present embodiment, even when the game ball wins the second starting opening 45, the selection rate (big hit probability) is also determined depending on whether or not the gaming state at the time of winning is the “probability variation gaming state”. Fluctuates. Specifically, as in the case of winning the first starting opening 44, in the case of winning the second starting opening 45, when the game ball is won in the second starting opening 45 when the gaming state is the "probability variation gaming state". The jackpot probability is about three times higher than that when the gaming state is not the “probability variation gaming state”.

[図柄判定テーブル(第1始動口入賞時)]
次に、図16を参照して、図柄判定テーブル(第1始動口入賞時)について説明する。
[Design determination table (at the time of winning the first starting opening)]
Next, with reference to FIG. 16, the symbol determination table (at the time of winning the first starting opening) will be described.

本実施形態では、第1始動口44に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」、「小当り」又は「ハズレ」)と、第1始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第1始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、0〜99(100種類)の中から選ばれる。 In the present embodiment, the winning type (“big hit”, “small hit” or “miss”) of the lottery based on the random number value for big hit determination performed when the game ball wins the first starting opening 44, and the first start The special symbol is selected based on the symbol random number value (random number value for symbol determination) acquired at the time of oral winning. The symbol determination table (at the time of winning the first starting opening) is a table that is referred to when selecting the special symbol. The symbol random number value is a random number value for determining the special symbol, and is selected from 0 to 99 (100 types) regardless of the lottery type based on the big hit determination random number value.

図柄判定テーブル(第1始動口入賞時)には、図16に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」〜「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 In the symbol determination table (at the time of the first start winning), as shown in FIG. 16, a symbol designating command for designating a special symbol for each determination value data indicating a winning type of lottery based on the random number value for jackpot determination (“ZA1” to “zA3”) and the relationship between the symbol random number value for which the symbol designation command is selected are defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」(小当り判定値データ)である場合には、選択される図柄指定コマンドは1種類(zA2)であり、必ずその図柄指定コマンド(zA2)が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 In addition, when the winning type of the lottery based on the big hit determination random number value is "small hit" (small hit determination value data), the symbol designation command to be selected is one type (zA2), and the symbol is always designated. The command (zA2) is determined. Further, even when the winning type of the lottery based on the big hit determination random number value is “miss” (miss determination value data), the symbol designating command selected is one type (zA3), and the symbol designating command (always). zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図16に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図16中の大当り時選択図柄コマンド)も複数種(「z0」〜「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「40」〜「59」のいずれかである場合には、大当り時選択図柄コマンド「z2」が選択され、その選択率は、20/100となる。 On the other hand, when the winning type of the lottery based on the big hit determination random number value is "big hit" (big hit determination value data), there are a plurality of types of special symbols to be selected, as shown in FIG. A plurality of types (“z0” to “z4”) of time symbol designating commands (big hit selection symbol commands in FIG. 16) are also prepared. Then, at the time of "big hit", the big hit selection symbol command that is determined also changes according to the symbol random number value that is acquired. For example, when the symbol random number value acquired at the time of "big hit" is any of "40" to "59", the big hit selection symbol command "z2" is selected, and the selection rate is 20/100. Become.

[図柄判定テーブル(第2始動口入賞時)]
次に、図17を参照して、図柄判定テーブル(第2始動口入賞時)について説明する。
[Pattern judgment table (at the time of winning the second starting mouth)]
Next, with reference to FIG. 17, the symbol determination table (at the time of winning the second starting opening) will be described.

本実施形態では、第2始動口45に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」又は「ハズレ」)と、第2始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第2始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。 In the present embodiment, the winning type (“big hit” or “miss”) of the lottery based on the random number value for jackpot determination, which is performed when the game ball wins the second starting mouth 45, and the second starting mouth winning is acquired. The special symbol is selected based on the random number value of the symbol (random number value for symbol determination). The symbol determination table (at the time of winning the second starting opening) is a table that is referred to when selecting the special symbol.

図柄判定テーブル(第2始動口入賞時)には、図17に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」及び「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 In the symbol determination table (at the time of winning the second starting mouth), as shown in FIG. 17, for each determination value data indicating the winning type of the lottery based on the random number value for jackpot determination, a symbol designating command for designating a special symbol (“ZA1” and “zA3”) and the relation between the symbol random number value for which the symbol designation command is selected are defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 Even when the winning type of the lottery based on the big hit determination random number value is “miss” (miss determination value data), the symbol designating command selected is one type (zA3), and the symbol designating command (always). zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図17に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図17中の大当り時選択図柄コマンド)も複数種(「z0」及び「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「29」〜「99」のいずれかである場合には、大当り時選択図柄コマンド「z4」が選択され、その選択率は、80/100となる。 On the other hand, when the winning type of the lottery based on the big hit determination random number value is "big hit" (big hit determination value data), as shown in FIG. 17, there are a plurality of types of special symbols to be selected, "big hit". A plurality of kinds (“z0” and “z4”) of time symbol designating commands (big hit selection symbol commands in FIG. 17) are also prepared. Then, at the time of "big hit", the big hit selection symbol command that is determined also changes according to the symbol random number value that is acquired. For example, when the symbol random number value acquired at the time of "big hit" is any of "29" to "99", the big hit selection symbol command "z4" is selected, and the selection rate is 80/100. Become.

[大当り種類決定テーブル]
次に、図18〜図21を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル(図16及び図17参照)を参照して大当り時選択図柄コマンド(「z0」〜「z4」のいずれか)が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する際に参照されるテーブルである。
[Big hit type determination table]
Next, the jackpot type determination table will be described with reference to FIGS. In the present embodiment, when the jackpot selection symbol command (one of "z0" to "z4") is determined with reference to the symbol determination table (see FIGS. 16 and 17), the determined jackpot selection Based on the symbol command, determine the type of "big hit" (contents of the big hit game). The big hit type determination table is a table that is referred to when the type of "big hit" (contents of a big hit game) is decided based on the big hit selection symbol command.

また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図18は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その1)であり、図19は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その2)である。また、図20は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その3)であり、図21は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その4)である。 In addition, in the present embodiment, a jackpot type determination table is provided for each gaming state at the time of winning the "jackpot". FIG. 18 is a jackpot type determination table (No. 1) that is referred to when the "big hit" is won when the gaming state is "no low accuracy hour/hour", and FIG. It is a jackpot type determination table (No. 2) that is referred to when the "big hit" is won when "Yes". In addition, FIG. 20 is a jackpot type determination table (No. 3) that is referred to when the “big hit” is won when the gaming state is “high-accuracy short-time”, and FIG. 21 is a gaming state of “high”. It is a jackpot type determination table (No. 4) that is referred to when the "big hit" is won when "there is an accurate time reduction".

各大当り種類決定テーブルには、大当り時選択図柄コマンド(「z0」〜「z4」)と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。 In each jackpot type determination table, the relationship between the jackpot selection symbol command (“z0” to “z4”) and various parameters that determine the type of “jackpot” is defined. As various parameters for determining the type of "big hit" (contents of the big hit game), the value of the time saving flag, the number of time saving, the value of the probability variation flag, and the number of rounds in the big hit game are defined.

例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「z1」が決定された場合には、図21に示すように、「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとして、時短フラグ「1」、時短回数「100」、確変フラグ「0」、ラウンド数「10」がセットされる。 For example, if the "big hit" is won in the state of "high accuracy time saving", and "z1" is determined as the big hit selection symbol command, as shown in FIG. 21, the kind of "big hit" ( As various parameters for determining the jackpot game contents), a time saving flag "1", a time saving frequency "100", a probability variation flag "0", and a round number "10" are set.

なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインRAM73に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「1(オン)」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。 The "round number" defined in each jackpot type determination table is the number of rounds in which the opening time of the special winning opening is relatively long in the big hit game. The "time saving flag" is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the "time saving gaming state". When the game state is the "time saving game state", the time saving flag is "1 (on)". Further, the "time saving number" is the number of times of variable display of special symbols given in the "time saving game state".

[入賞時演出情報決定テーブル]
次に、図22を参照して、入賞時演出情報決定テーブルについて説明する。
[Demonstration information decision table]
Next, the winning effect information determination table will be described with reference to FIG.

本実施形態では、主制御回路70(メインCPU71)は、入賞時(始動口入賞時)に決定された当選種別(「大当り」、「小当り」又は「ハズレ」)と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路200が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路200において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時(始動口入賞時)に主制御回路70で取得された情報に基づいて、副制御回路200で実行される演出内容の概要を決定する際に参照されるテーブルである。 In the present embodiment, the main control circuit 70 (main CPU 71), the winning type (“big hit”, “small hit” or “miss”) determined at the time of winning (starting winning), and a symbol designating command or big hit. Based on the time selection symbol command, the sub-control circuit 200 determines the information used when determining the effect content. For example, in the sub control circuit 200, the information used when determining the content regarding the color change effect of the holding symbol indicating the holding ball of the special symbol, the content regarding the prefetching effect, and the like is determined. The winning effect information determination table is referred to when determining the outline of the effect contents executed by the sub control circuit 200 based on the information acquired by the main control circuit 70 at the time of winning (at the time of starting winning). It's a table.

入賞時演出情報決定テーブルには、入賞時(始動口入賞時)に決定される各種情報の組合せと、副制御回路200で実行される演出内容の概要を示す「入賞時演出情報1」及び「入賞時演出情報2」との関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。 In the winning effect information information determination table, "winning effect information 1" and "winning effect information 1" and a combination of various kinds of information determined at the time of winning (starting winning) and an outline of effect contents executed by the sub control circuit 200. The relationship with the winning effect information 2” is defined. In this embodiment, as the various information determined at the time of winning (starting mouth winning), the type of starting mouth, the type of determination value data, the type of big hit selection symbol command and the type of symbol designating command are It is defined in the time performance information determination table.

入賞時演出情報決定テーブルに規定されている入賞時演出情報1(「1A」〜「1D」)は、副制御回路200において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報1を受信すると、副制御回路200は、該入賞時演出情報1の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。 The winning effect information 1 (“1A” to “1D”) defined in the winning effect information determination table is mainly used in the sub-control circuit 200 to mainly show the color change effect of the holding symbol indicating the holding ball of the special symbol. It is the production information used when determining the content regarding. When the sub control circuit 200 receives the winning effect information 1 determined based on the winning effect information determination table, the sub control circuit 200 causes the holding symbol color change effect included in the category of the winning effect information 1 to be changed. One effect pattern is selected from a plurality of effect patterns related to.

また、入賞時演出情報決定テーブルに規定されている入賞時演出情報2(「2A」〜「2D」)は、副制御回路200において、主に、特別図柄の保留球に基づく先読み演出(先読み連続演出)に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報2を受信すると、副制御回路200は、該入賞時演出情報2の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。 In addition, the winning effect information 2 (“2A” to “2D”) defined in the winning effect information determining table is pre-reading effect (pre-reading continuation) mainly based on the special design holding balls in the sub control circuit 200. It is the production information used when determining the content regarding (production). When the sub control circuit 200 receives the winning effect information 2 determined based on the winning effect information determination table, the sub control circuit 200 causes the sub control circuit 200 to include a plurality of types of pre-reading effects included in the classification of the winning effect information 2. Select one performance pattern from the patterns.

本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第1始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報1として「1A」が決定され、入賞時演出情報2として「2A」が決定される。 When referring to the winning effect information determination table of the present embodiment, for example, when the "big hit" is won at the time of winning the first starting mouth, regardless of the type of the big hit selection symbol command, "1A" as the winning effect information 1 Is determined, and “2A” is determined as the winning effect information 2.

[変動演出パターン決定テーブル]
次に、図23を参照して、変動演出パターン決定テーブルについて説明する。
[Variable production pattern determination table]
Next, the variation effect pattern determination table will be described with reference to FIG.

本実施形態では、主制御回路70(メインCPU71)は、特別図柄の変動表示開始時に、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。 In the present embodiment, the main control circuit 70 (main CPU 71), at the start of variable display of the special symbol, the winning type (“big hit”, “small hit” or “miss”), the symbol designating command, the big hit selection symbol command, The variation effect pattern of the special symbol is determined based on the information such as the variation time. The variation effect pattern determination table is a table referred to when determining the variation effect pattern of this special symbol.

なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン(後述の特別図柄演出開始コマンドに含まれる情報)は、主制御回路70から副制御回路200(ホスト制御回路210)に送信される。そして、副制御回路200は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。 The variation effect pattern determined based on the variation effect pattern determination table (information included in a special symbol effect start command described later) is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). .. Then, when the sub control circuit 200 receives the information on the fluctuating effect pattern, the sub control circuit 200 determines the type of effect based on the received information on the fluctuating effect pattern and the game state.

変動演出パターン決定テーブルには、図23に示すように、入賞時(始動口入賞時)に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路200で実行される演出の種類(変動演出パターン)との関係が規定される。 In the variation effect pattern determination table, as shown in FIG. 23, a combination of the symbol designating command, the jackpot selection symbol command, and the variation time of the special symbol determined at the time of winning (starting winning), and the variable display of the special symbol The relationship with the type of effect (variable effect pattern) executed by the sub control circuit 200 is defined therein.

本実施形態では、変動演出パターンは、2桁の数文字で表され、図23中の変動演出パターン欄に記載の「上位」(1桁目)のパラメータと「下位」(2桁目)のパラメータとの組合せで表される。例えば、入賞時(始動口入賞時)に決定される図柄指定コマンドが「zA1」であり、大当り選択図柄コマンドが「z0」であり、特別図柄の変動時間が「15000msec」である場合の変動演出パラメータは「C1」(上位の「C」と下位「1」との組合せ)となる。 In this embodiment, the fluctuating effect pattern is represented by a two-digit number, and the parameters of “upper” (first digit) and “lower” (second digit) described in the fluctuating effect pattern column in FIG. It is expressed as a combination with parameters. For example, the symbol designation command determined at the time of winning (starting winning) is “zA1”, the jackpot selection symbol command is “z0”, and the variation time of the special symbol is “15000 msec”. The parameter is “C1” (combination of high-order “C” and low-order “1”).

なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。 In addition, in this embodiment, the information of the variable effect parameter is included in the special symbol effect start command described later. At this time, the “upper” parameter and the “lower” parameter defined in the variation effect pattern column are stored in different parameter areas. Therefore, in the variation effect pattern determination table, the “upper” parameter and the “lower” parameter of the variation effect pattern are separately defined.

<サブメインROMに記憶されているデータテーブルの構成>
次に、副制御回路200のサブメインROM205に記憶される各種データテーブルの構成について、図24〜図26を参照して説明する。
<Structure of data table stored in sub-main ROM>
Next, the configuration of various data tables stored in the sub-main ROM 205 of the sub-control circuit 200 will be described with reference to FIGS. 24 to 26.

[変動演出テーブル]
まず、図24を参照して、変動演出テーブルについて説明する。
[Variation production table]
First, the variation effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、上述のように、副制御回路200(ホスト制御回路210)の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容(演出パターン)を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 of the present embodiment, as described above, by the control of the sub control circuit 200 (host control circuit 210), various effects are executed during the variable display of the special symbol. The contents of the effect performed at this time (effect pattern), the fluctuation effect of the special symbol included in the special symbol effect start command to be described later transmitted from the main control circuit 70 to the sub control circuit 200 at the start of the variable display of the special symbol. It is determined based on pattern information and the like. The variation effect table is referred to when determining the effect contents (effect pattern) based on information such as the effect effect pattern and the game state.

変動演出テーブルには、図24に示すように、入賞時(始動口入賞時)に決定される各種情報(変動演出パターンの情報を含む)の組合せと、抽選により決定される演出パターン(「EN00」〜「EN44」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、特別図柄の変動演出パターンの種別(「A0」〜「A4」、「B1」〜「B3」及び「C1」〜「CF」)、特別図柄の変動時間、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。 As shown in FIG. 24, in the variation effect table, a combination of various information (including information on the variation effect pattern) determined at the time of winning (at the time of winning of the starting mouth) and the effect pattern determined by the lottery (“EN00 "-"EN44") and effect contents, and a random number value for selecting (determining) each effect pattern and a selection ratio (winning probability) are defined. In addition, in this embodiment, as various information determined at the time of winning (at the time of winning at the starting mouth), the type of variable effect pattern of special symbols (“A0” to “A4”, “B1” to “B3” and “C1”) "-"CF"), the variation time of the special symbol, the winning type ("big hit", "small hit" or "miss"), the symbol designating command and the big hit selection symbol command are defined in the variation effect table.

本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、後述の図88に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。 In the present embodiment, the variation time of the special symbol defined in the variation effect table is assumed to be substantially the same as the effect time of the corresponding effect pattern. Further, the random number value defined in the variation effect table is a random number value acquired in the process (sub lottery process) of S319 during the command analysis process shown in FIG. 88 described later, and is “0” to “999” ( 1000 kinds).

本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「C1」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、演出パターンとして「EN15」が選択される。この場合には、特別図柄の変動表示期間(15000msec)に、「ノーマルリーチ演出A」と称する演出が行われる。そして、「ノーマルリーチ演出A」の終了とともに、表示装置13の表示領域13aに「大当り」態様の表示が行われ、特別図柄が変動停止する。 When determining the effect pattern with reference to the variable effect table of the present embodiment, for example, when the change pattern of the special symbol determined at the start of the variable display of the special symbol is “C1”, and when selecting the effect pattern When the random number value acquired in any one of the values is "0" to "499", "EN15" is selected as the effect pattern. In this case, an effect called "normal reach effect A" is performed during the variable display period (15000 msec) of the special symbol. Then, with the end of the "normal reach effect A", the "big hit" mode is displayed in the display area 13a of the display device 13, and the special symbol stops changing.

[保留演出テーブル]
次に、図25を参照して、保留演出テーブルについて説明する。
[Holding production table]
Next, the hold effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、副制御回路200(ホスト制御回路210)の制御により、特別図柄の保留球を示す保留用図柄の色変化に関する様々な演出が実行される。この際に行われる保留用図柄の色変化演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報1(「1A」〜「1D」)などに基づいて決定される。保留演出テーブルは、この保留用図柄の色変化演出の内容(演出パターン)を入賞時演出情報1などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 of the present embodiment, by the control of the sub control circuit 200 (host control circuit 210), various effects relating to the color change of the holding symbol indicating the holding ball of the special symbol are executed. The content (effect pattern) of the color change effect of the holding symbol performed at this time is included in a later-described hold addition command transmitted from the main control circuit 70 to the sub control circuit 200 when the variable display of the special symbol is started. It is determined based on time performance information 1 (“1A” to “1D”) and the like. The hold effect table is referred to when the content (effect pattern) of the color change effect of the hold design is determined based on information such as the winning effect information 1.

保留演出テーブルには、図25に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報1を含む)の組合せと、抽選により決定される保留用図柄の色変化演出の演出パターン(「HE00」〜「HE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報1(「1A」〜「1D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、保留演出テーブルに規定される。また、保留演出テーブルに規定されている乱数値は、後述の図88に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。 As shown in FIG. 25, the hold effect table has a combination of various information (including win effect information 1) determined at the time of winning (starting winning a prize) and the color of the hold symbol determined by lottery. Correspondence relations between the effect patterns (“HE00” to “HE19”) and effect contents of the change effect, the random number value and the selection rate (winning probability) for selecting (determining) each effect pattern are defined. In the present embodiment, as the various information determined at the time of winning (at the time of winning at the start mouth), the winning effect information 1 (“1A” to “1D”), the winning type (“big hit”, “small hit” or "Loss"), the symbol designating command and the big hit selection symbol command are defined in the holding effect table. Further, the random number value defined in the hold effect table is a random number value acquired in the process of S319 (sub lottery process) during the command analysis process shown in FIG. 88 described later, and is “0” to “999” ( 1000 kinds).

本実施形態の保留演出テーブルを参照して保留用図柄の色変化演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報1が「1A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、保留用図柄の色変化演出の演出パターンとして「HE00」が選択される。この場合には、保留用図柄の色変化演出として、「保留演出A」と称する演出が行われる。 When determining the effect pattern of the color change effect of the holding symbol with reference to the hold effect table of the present embodiment, for example, the winning effect information 1 determined when the variable display of the special symbol is started is “1A”, When the big hit selection symbol command is "z0", and the random number value acquired when selecting the effect pattern is any value of "0" to "499", the color of the holding symbol "HE00" is selected as the effect pattern of the change effect. In this case, an effect called "holding effect A" is performed as the color change effect of the holding design.

[先読み演出テーブル]
次に、図26を参照して、先読み演出テーブルについて説明する。
[Prefetch production table]
Next, the look-ahead effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、特別図柄の可変表示が保留されている場合、副制御回路200(ホスト制御回路210)は、該保留されている特別図柄の可変表示の内容(保留球の内容)に応じて所定の先読み演出を行う。この際に行われる先読み演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報2(「2A」〜「2D」)などに基づいて決定される。先読み演出テーブルは、この先読み演出の内容(演出パターン)を入賞時演出情報2などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 of the present embodiment, when the variable display of the special symbol is suspended, the sub control circuit 200 (host control circuit 210), the content of the variable display of the suspended special symbol (reserved ball A predetermined look-ahead effect is performed according to the content). The contents of the pre-reading effect (effect pattern) performed at this time is the winning effect information 2 (included in the below-described hold addition command transmitted from the main control circuit 70 to the sub control circuit 200 at the time of starting the variable display of the special symbol. “2A” to “2D”) and the like. The look-ahead effect table is referred to when the content (effect pattern) of the look-ahead effect is determined based on information such as the winning effect information 2.

先読み演出テーブルには、図26に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報2を含む)の組合せと、抽選により決定される先読み演出の演出パターン(「SE00」〜「SE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報2(「2A」〜「2D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、先読み演出テーブルに規定される。また、先読み演出テーブルに規定されている乱数値は、後述の図88に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。 As shown in FIG. 26, the look-ahead effect table has a combination of various information (including win effect information 2) determined at the time of winning (starting winning) and a look-ahead effect effect pattern determined by lottery. Correspondences are defined between (“SE00” to “SE19”) and effect contents, and a random value and a selection rate (probability of winning) for selecting (determining) each effect pattern. In addition, in the present embodiment, as various information determined at the time of winning (at the time of winning at the starting mouth), the presentation information 2 at the time of winning (“2A” to “2D”), the type of winning (“big hit”, “small hit” or "Loss"), the symbol designating command and the big hit selection symbol command are defined in the prefetch effect table. Further, the random number value defined in the prefetch effect table is a random number value acquired in the process (sub lottery process) of S319 during the command analysis process shown in FIG. 88 described later, and is “0” to “999” ( 1000 kinds).

本実施形態の先読み演出テーブルを参照して先読み演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報2が「2A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、先読み演出の演出パターンとして「SE00」が選択される。この場合には、先読み演出として、「先読み演出A」と称する演出が行われる。 When determining the effect pattern of the look-ahead effect by referring to the look-ahead effect table of the present embodiment, for example, the winning-time effect information 2 determined at the start of the variable display of the special symbol is "2A", and the big hit selection symbol command Is “z0” and the random number value obtained when selecting the effect pattern is any value from “0” to “499”, “SE00” is the effect pattern of the prefetch effect. To be selected. In this case, an effect called "prefetch effect A" is performed as the prefetch effect.

<各種コマンドの構成>
ここで、主制御回路70から副制御回路200に送信される各種コマンドの構成について説明する。なお、本実施形態では、主制御回路70は、遊技の進行に関する情報を含むコマンドを生成して、該コマンドデータを副制御回路200に送信する手段(コマンド送信手段、遊技情報送信手段)を兼ねる。
<Structure of various commands>
Here, the configuration of various commands transmitted from the main control circuit 70 to the sub control circuit 200 will be described. In the present embodiment, the main control circuit 70 also serves as a unit (command transmitting unit, game information transmitting unit) that generates a command including information regarding the progress of the game and transmits the command data to the sub control circuit 200. ..

[基本構成]
まず、図27を参照して、コマンドの基本構成を説明する。なお、図27は、コマンドデータの基本構成(基本フォーマット)を示す図である。
[Basic configuration]
First, the basic structure of the command will be described with reference to FIG. 27. FIG. 27 is a diagram showing a basic configuration (basic format) of command data.

本実施形態において、主制御回路70から副制御回路200に送信されるコマンドは、コマンド種別の情報が格納されたコマンド種別部と、遊技及び演出に関する各種情報が格納されたパラメータフィールド部とで構成される。本実施形態では、副制御回路200において実行される後述のコマンド解析処理により、パラメータフィールド部の情報が解析され、遊技及び演出に関する各種情報が取得される。 In the present embodiment, the command transmitted from the main control circuit 70 to the sub control circuit 200 is composed of a command type section in which command type information is stored and a parameter field section in which various types of information regarding games and effects are stored. To be done. In the present embodiment, the information in the parameter field section is analyzed by the command analysis processing described below executed in the sub-control circuit 200, and various kinds of information regarding games and effects are acquired.

コマンド種別部は、コマンドの先頭部に設けられ、8ビット(1バイト:固定長)で構成される。一方、パラメータフィールド部には、ビット単位で遊技及び演出に関する情報が規定されており、パラメータフィールド部のビット長(長さ)は、コマンド種別に応じて変化する。 The command type section is provided at the beginning of the command and is composed of 8 bits (1 byte: fixed length). On the other hand, in the parameter field section, information about games and effects is defined in bit units, and the bit length (length) of the parameter field section changes according to the command type.

なお、本実施形態では、コマンドの送受信動作は、8ビット単位で繰り返し行われるので、パラメータフィールド部も8ビット単位で管理され、ここでは、この8ビット単位の領域を「パラメータ」と称する。また、パラメータフィールド部内に配置されているパラメータの名称を、コマンドの先頭側(コマンド種別部側)から、「第1パラメータ」、「第2パラメータ」、「第3パラメータ」、…、と称する。 In the present embodiment, the command transmission/reception operation is repeatedly performed in 8-bit units, so that the parameter field portion is also managed in 8-bit units. Here, the 8-bit unit area is referred to as a “parameter”. Further, the names of the parameters arranged in the parameter field section are referred to as “first parameter”, “second parameter”, “third parameter”,... From the head side of the command (command type section side).

以下に、コマンドの一例として、デモ表示コマンド、特別図柄演出開始コマンド、電断復帰コマンド及び保留加算コマンドの構成、並びに、これらのコマンドに含まれる各種情報の内容を図面を参照しながら具体的に説明する。 Below, as an example of the command, the demo display command, the special symbol effect start command, the power interruption return command and the hold addition command configuration, and the contents of various information included in these commands will be specifically described with reference to the drawings. explain.

[デモ表示コマンド]
まず、図28を参照しながら、デモ表示コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図28は、デモ表示コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Demo display command]
First, the configuration of the demo display command and the contents of various information included in the command will be described with reference to FIG. Note that FIG. 28 is a diagram showing the bit-by-bit configuration of the demo display command and the contents of various information stored in each bit.

デモ表示コマンドは、コマンド種別部と、1つのパラメータ(第1パラメータ)からなるパラメータフィールド部とで構成される。すなわち、デモ表示コマンド全体のバイト数(コマンド長さ)は2バイト(16ビット)となり、パラメータフィールド部のバイト数は1バイト(8ビット)となる。 The demo display command includes a command type section and a parameter field section including one parameter (first parameter). That is, the total number of bytes (command length) of the demo display command is 2 bytes (16 bits), and the number of bytes of the parameter field portion is 1 byte (8 bits).

デモ表示コマンドのコマンド種別部には、デモ表示コマンドの種別を示す値「80H」が格納される。 A value "80H" indicating the type of the demo display command is stored in the command type portion of the demo display command.

デモ表示コマンドの第1パラメータのビット0(b0)〜ビット2(b2)には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。例えば、確変フラグの値が「0」であり、時短フラグの値が「0」であれば、「状態番号」として、「0」〜「7」のうち「0」〜「2」のいずれかの値がビット0(b0)〜ビット2(b2)に設定される。第1パラメータのビット4(b4)及びビット5(b5)には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。また、第1パラメータのビット3(b3)、ビット6(b6)及びビット7(b7)のそれぞれには、常時、データ「0」が格納される。なお、以下では、常時、データ「0」が格納されるビットを「常時0領域」ともいう。 The "state number" (any of 0 to 7) corresponding to the game state is stored in bit 0 (b0) to bit 2 (b2) of the first parameter of the demo display command. For example, when the value of the probability variation flag is “0” and the value of the time saving flag is “0”, one of “0” to “2” among “0” to “7” is set as the “state number”. Is set to bit 0 (b0) to bit 2 (b2). The value of the time saving flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”) are stored in bit 4 (b4) and bit 5 (b5) of the first parameter, respectively. .. Further, data “0” is always stored in each of the bit 3 (b3), the bit 6 (b6), and the bit 7 (b7) of the first parameter. Note that, hereinafter, the bit in which the data “0” is always stored is also referred to as “always 0 area”.

副制御回路200において、上記構成のデモ表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータからデモ画面表示時の遊技状態情報(ゲームステータス)が取得される。 When the sub-control circuit 200 performs a command analysis process described later on the demo display command having the above-described configuration, game state information (game status) at the time of displaying the demo screen is acquired from the first parameter as an analysis result.

[特別図柄演出開始コマンド]
次に、図29を参照しながら、特別図柄演出開始コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図29は、特別図柄演出開始コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Special symbol production start command]
Next, the configuration of the special symbol effect start command and the contents of various information included in the command will be described with reference to FIG. 29. FIG. 29 is a diagram showing a bit-by-bit configuration of the special symbol effect start command and the contents of various types of information stored in each bit.

特別図柄演出開始コマンドは、コマンド種別部と、5つのパラメータ(第1パラメータ〜第5パラメータ)からなるパラメータフィールド部とで構成される。すなわち、特別図柄演出開始コマンド全体のバイト数は6バイト(48ビット)となり、パラメータフィールド部のバイト数は5バイト(40ビット)となる。 The special symbol effect start command includes a command type section and a parameter field section including five parameters (first parameter to fifth parameter). That is, the total number of bytes of the special symbol effect start command is 6 bytes (48 bits), and the number of bytes of the parameter field portion is 5 bytes (40 bits).

特別図柄演出開始コマンドのコマンド種別部には、特別図柄演出開始コマンドの種別を示す値「81H」が格納される。 The value "81H" indicating the type of the special symbol effect start command is stored in the command type portion of the special symbol effect start command.

特別図柄演出開始コマンドの第1パラメータのビット0〜ビット2には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。 The "state number" (any of 0 to 7) corresponding to the game state is stored in bits 0 to 2 of the first parameter of the special symbol effect start command. The value of the time saving flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”) are stored in bits 4 and 5 of the first parameter, respectively.

第1パラメータのビット6には、転落抽選の当選/非当選の情報(「転落抽選当否情報」)が格納される。なお、転落抽選に非当選の場合には、「転落抽選当否情報」として「0」が第1パラメータのビット6に格納され、転落抽選に当選の場合には、「転落抽選当否情報」として「1」が第1パラメータのビット6に格納される。また、第1パラメータのビット3及びビット7は、常時0領域となる。 Bit 6 of the first parameter stores information on the winning/non-winning of the falling lottery (“falling lottery winning/disapproving information”). If the falling lottery is non-winning, "0" is stored in bit 6 of the first parameter as "falling lottery winning/disapproving information". “1” is stored in bit 6 of the first parameter. Bits 3 and 7 of the first parameter are always 0 area.

特別図柄演出開始コマンドの第2パラメータのビット0〜ビット6には、上記図柄判定テーブル(図16及び図17参照)を用いた抽選により決定される図柄指定コマンド(「zA1」〜「zA3」)に対応する値が格納される。なお、第2パラメータのビット7は、常時0領域となる。 Bit 0 to bit 6 of the second parameter of the special symbol effect start command, the symbol designation command (“zA1” to “zA3”) determined by lottery using the symbol determination table (see FIGS. 16 and 17). The value corresponding to is stored. Bit 7 of the second parameter is always 0 area.

特別図柄演出開始コマンドの第3パラメータのビット0〜ビット3には、上記変動演出パターン決定テーブル(図23参照)を用いた抽選により決定される変動演出パターンの「上位」の情報(「A」〜「C」)に対応する値が格納される。なお、第3パラメータのビット4〜ビット7は、「常時0領域」となる。 In bits 0 to 3 of the third parameter of the special symbol effect start command, "higher" information ("A") of the variable effect pattern determined by lottery using the above-mentioned variable effect pattern determination table (see FIG. 23). ~ "C") is stored. Note that bits 4 to 7 of the third parameter are "always 0 area".

特別図柄演出開始コマンドの第4パラメータのビット0〜ビット3には、上記変動演出パターン決定テーブル(図23参照)を用いた抽選により決定される変動演出パターンの「下位」の情報(「0」〜「9」及び「A」〜「F」)に対応する値が格納される。なお、第4パラメータのビット4〜ビット7は、「常時0領域」となる。 Bits 0 to 3 of the fourth parameter of the special symbol effect start command include "lower" information ("0") of the variable effect pattern determined by lottery using the variable effect pattern determination table (see FIG. 23). ~ "9" and "A" to "F") are stored. Note that bits 4 to 7 of the fourth parameter are “always 0 area”.

また、特別図柄演出開始コマンドの第5パラメータのビット0〜ビット6には、残り時短変動回数に対応する値が格納される。なお、第5パラメータのビット7は、常時0領域となる。 In addition, a value corresponding to the number of remaining time reduction fluctuations is stored in bits 0 to 6 of the fifth parameter of the special symbol effect start command. Note that bit 7 of the fifth parameter is always 0 area.

副制御回路200において、上記構成の特別図柄演出開始コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから特別図柄演出開始時の遊技状態情報(ゲームステータス)が取得され、第2パラメータから特別図柄の停止図柄指定情報が取得され、第3パラメータ及び第4パラメータから変動演出パターン番号の指定情報が取得され、第5パラメータから残り時短変動回数の指定情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed for the special symbol effect start command having the above-described configuration, game state information (game status) at the time of starting the special symbol effect is acquired from the first parameter as an analysis result. The stop symbol designating information of the special symbol is acquired from the second parameter, the designating information of the variable effect pattern number is acquired from the third parameter and the fourth parameter, and the designating information of the remaining time saving fluctuation number is acquired from the fifth parameter. It

[電断復帰コマンド]
次に、図30及び図31を参照しながら、電断復帰コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、本実施形態では、電断復帰コマンドは、2つのコマンド(第1電断復帰コマンド及び第2電断復帰コマンド)のセットで構成される。そして、図30は、第1電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。また、図31は、第2電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Power recovery command]
Next, with reference to FIGS. 30 and 31, the configuration of the power failure recovery command and the contents of various information included in the command will be described. In the present embodiment, the power failure recovery command is composed of a set of two commands (a first power failure recovery command and a second power failure recovery command). FIG. 30 is a diagram showing a bit-by-bit configuration of the first power failure recovery command and contents of various information stored in each bit. Further, FIG. 31 is a diagram showing a bit-by-bit configuration of the second power failure recovery command and the contents of various information stored in each bit.

(1)第1電断復帰コマンド
第1電断復帰コマンドは、図30に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第1電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(1) First Power Failure Recovery Command As shown in FIG. 30, the first power failure recovery command is composed of a command type section and a parameter field section including three parameters (first parameter to third parameter). It That is, the total number of bytes of the first power failure recovery command is 4 bytes (32 bits), and the number of bytes of the parameter field portion is 3 bytes (24 bits).

第1電断復帰コマンドのコマンド種別部には、第1電断復帰コマンドの種別を示す値「D1H」が格納される。 The value “D1H” indicating the type of the first power failure recovery command is stored in the command type section of the first power failure recovery command.

第1電断復帰コマンドの第1パラメータのビット0〜ビット2には、遊技状態に対応する「状態番号」(0〜7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。第1パラメータのビット6には、「転落抽選当否情報」が格納される。なお、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。 The "state number" (any of 0 to 7) corresponding to the game state is stored in bits 0 to 2 of the first parameter of the first power failure recovery command. The value of the time saving flag (“0” or “1”) and the value of the probability variation flag (“0” or “1”) are stored in bits 4 and 5 of the first parameter, respectively. In the bit 6 of the first parameter, "falling lottery winning/unwinning winning/unwinning win/win information" is stored. Note that bit 3 and bit 7 of the first parameter are always 0 areas.

第1電断復帰コマンドの第2パラメータのビット0〜ビット5には、特別図柄の停止図柄指定情報(「特別停止図柄指定情報」)が格納される。また、第2パラメータのビット6には、電断検知時における第1特別図柄の停止図柄の選択状態(「第1特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第1特別図柄の停止図柄が選択されていれば、「第1特別停止図柄選択状態」の値は「1」となり、第1特別図柄の停止図柄が選択されていなければ、「第1特別図柄選択状態」の値は「0」となる。また、第2パラメータのビット7は、常時0領域となる。 Bit 0 to bit 5 of the second parameter of the first power failure recovery command stores the stop symbol designating information of the special symbol ("special stop symbol designating information"). Further, in bit 6 of the second parameter, a value (“0” or “1”) corresponding to the selection state of the stop symbol of the first special symbol (“the first special stop symbol selection state”) at the time of detection of power failure Is stored. It should be noted that the latest special symbol variation display (of the variation display executed at the time of power interruption detection and before the power interruption detection, the latest variation display executed), the stop symbol of the first special symbol is selected. For example, the value of the "first special stop symbol selection state" is "1", and if the stop symbol of the first special symbol is not selected, the value of the "first special symbol selection state" is "0". Bit 7 of the second parameter is always 0 area.

第1電断復帰コマンドの第3パラメータのビット0〜ビット5には、「特別停止図柄指定情報」が格納される。また、第3パラメータのビット6には、電断検知時における第2特別図柄の停止図柄の選択状態(「第2特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第2特別図柄の停止図柄が選択されていれば、「第2特別停止図柄選択状態」の値は「1」となり、第2特別図柄の停止図柄が選択されていなければ、「第2特別図柄選択状態」の値は「0」となる。また、第3パラメータのビット7は、常時0領域となる。 "Special stop symbol designating information" is stored in bits 0 to 5 of the third parameter of the first power failure recovery command. In addition, in bit 6 of the third parameter, a value (“0” or “1”) corresponding to the selected state of the stop symbol of the second special symbol (“the second special stop symbol selected state”) at the time of detection of power failure Is stored. In addition, in the latest special symbol variation display (of the variation display executed at the time of power interruption detection and before the power interruption detection, the latest variation display executed), the stop symbol of the second special symbol is selected. For example, the value of the "second special stop symbol selection state" is "1", and the stop symbol of the second special symbol is not selected, the value of the "second special symbol selection state" is "0". Also, bit 7 of the third parameter is always 0 area.

副制御回路200において、上記構成の第1電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における遊技状態情報(ゲームステータス)が取得され、第2パラメータから電断復帰時における第1特別図柄の停止図柄の情報が取得され、第3パラメータから電断復帰時における第2特別図柄の停止図柄の情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the first power failure recovery command having the above-described configuration, game state information (game status) at the time of power failure recovery is acquired from the first parameter as an analysis result. Then, the information of the stop symbol of the first special symbol at the time of power interruption recovery is acquired from the second parameter, and the information of the stop symbol of the second special symbol at the time of power failure recovery is acquired from the third parameter.

(2)第2電断復帰コマンド
第2電断復帰コマンドは、図31に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第2電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(2) Second Power Failure Recovery Command As shown in FIG. 31, the second power failure recovery command is composed of a command type section and a parameter field section including three parameters (first parameter to third parameter). It That is, the total number of bytes of the second power failure recovery command is 4 bytes (32 bits), and the number of bytes of the parameter field portion is 3 bytes (24 bits).

第2電断復帰コマンドのコマンド種別部には、第2電断復帰コマンドの種別を示す値「D2H」が格納される。 The value “D2H” indicating the type of the second power failure recovery command is stored in the command type section of the second power failure recovery command.

第2電断復帰コマンドの第1パラメータのビット0〜ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4〜ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。 In bits 0 to 2 of the first parameter of the second power failure recovery command, a value corresponding to the number of variable display pending numbers of the second special symbol is stored. In the bits 4 to 6 of the first parameter, a value corresponding to the number of variable display pending numbers of the first special symbol is stored. Bits 3 and 7 of the first parameter are always 0 areas.

なお、第2電断復帰コマンドの第1パラメータのビット0〜ビット2又はビット4〜ビット6には、保留個数が0個の場合には「000」が格納され、保留個数が1個の場合には「001」が格納され、保留個数が2個の場合には「010」が格納され、保留個数が3個の場合には「011」が格納され、保留個数が4個の場合には「100」が格納される。 If the number of reservations is 0, "000" is stored in bit 0 to bit 2 or bit 4 to bit 6 of the first parameter of the second power failure recovery command, and if the number of reservations is 1 "001" is stored in the field, "010" is stored when the number of reservations is two, "011" is stored when the number of reservations is three, and "011" is stored when the number of reservations is four. “100” is stored.

第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、「内部制御状態番号」が格納される。また、第2パラメータのビット3〜ビット7は、常時0領域となる。 The "internal control state number" is stored in bits 0 to 2 of the second parameter of the second power failure recovery command. Bits 3 to 7 of the second parameter are always 0 area.

なお、第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、内部制御状態がデモ画面表示状態である場合には「000」が「内部制御状態番号」として格納され、内部制御状態が特別図柄変動状態(特別図柄の変動中状態)である場合には「001」が「内部制御状態番号」として格納され、内部制御状態が特別図柄確定状態である場合には「010」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当り開始状態である場合には「011」が「内部制御状態番号」として格納される。また、第2電断復帰コマンドの第2パラメータのビット0〜ビット2には、内部制御状態が大入賞口開放状態である場合には「100」が「内部制御状態番号」として格納され、内部制御状態がラウンド間インターバル状態である場合には「101」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当たり終了状態である場合には「110」が「内部制御状態番号」として格納される。 In the bit 0 to bit 2 of the second parameter of the second power failure recovery command, "000" is stored as the "internal control status number" when the internal control status is the demo screen display status. If the state is a special symbol variation state (variation state of the special symbol), "001" is stored as "internal control state number", and if the internal control state is a special symbol confirmation state, "010" is It is stored as "internal control state number", and when the internal control state is the special symbol start state, "011" is stored as "internal control state number". Further, in the bit 0 to bit 2 of the second parameter of the second power failure recovery command, "100" is stored as the "internal control state number" when the internal control state is the special winning opening open state, and When the control state is an interval state between rounds, "101" is stored as the "internal control state number", and when the internal control state is the special symbol end state, "110" is the "internal control state number". Is stored as

また、第2電断復帰コマンドの第3パラメータのビット0〜ビット6には、「残り時短状態変動回数」(「0」〜「99」)が格納される。また、第3パラメータのビット7は、常時0領域となる。 In addition, “remaining shortened time state change count” (“0” to “99”) is stored in bits 0 to 6 of the third parameter of the second power failure recovery command. Also, bit 7 of the third parameter is always 0 area.

副制御回路200において、上記構成の第2電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから電断復帰時における内部状態の情報が取得され、第3パラメータから電断復帰時における残り時短変動回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed on the second power failure recovery command having the above-described configuration, as a result of analysis, the number of reserved variable display of special symbols at the time of power failure recovery from the first parameter is displayed. The information is acquired, the information on the internal state at the time of restoration from the power failure is acquired from the second parameter, and the information on the number of remaining short-time fluctuations at the time of restoration from the power failure is acquired from the third parameter.

[保留加算コマンド]
次に、図32を参照しながら、保留加算コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図32は、保留加算コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Hold addition command]
Next, the configuration of the hold addition command and the contents of various information included in the command will be described with reference to FIG. Note that FIG. 32 is a diagram showing the bit-by-bit configuration of the hold addition command and the contents of various information stored in each bit.

保留加算コマンドは、コマンド種別部と、3つのパラメータ(第1パラメータ〜第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、保留加算コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。 The hold addition command includes a command type section and a parameter field section including three parameters (first parameter to third parameter). That is, the total number of bytes of the hold addition command is 4 bytes (32 bits), and the number of bytes of the parameter field portion is 3 bytes (24 bits).

保留加算コマンドのコマンド種別部には、保留加算コマンドの種別を示す値「85H」が格納される。 A value "85H" indicating the type of the hold addition command is stored in the command type portion of the hold addition command.

保留加算コマンドの第1パラメータのビット0〜ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4〜ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。 In bits 0 to 2 of the first parameter of the hold addition command, a value corresponding to the number of held variable display of the second special symbol is stored. In the bits 4 to 6 of the first parameter, a value corresponding to the number of variable display pending numbers of the first special symbol is stored. Bits 3 and 7 of the first parameter are always 0 areas.

保留加算コマンドの第2パラメータのビット0〜ビット2には、「大当り時選択図柄情報」が格納される。なお、「大当り時選択図柄情報」は、上記図柄判定テーブル(図16及び図17参照)を用いた抽選により決定される大当り時選択図柄コマンド(「z0」〜「z4」)に対応する情報である。 "Big hit selection symbol information" is stored in bits 0 to 2 of the second parameter of the hold addition command. The "big hit selection symbol information" is information corresponding to the big hit selection symbol command ("z0" to "z4") determined by lottery using the symbol determination table (see FIGS. 16 and 17). is there.

第2パラメータのビット3には、「低確率時大当り当否情報」が格納される。なお、低確時に「大当り」に当選した場合には、「低確率時大当り当否情報」として「1」がビット3に格納され、低確時に「ハズレ」に当選した場合には、「低確率時大当り当否情報」として「0」がビット3に格納される。また、第2パラメータのビット4には、「高確率時大当り当否情報」が格納される。なお、高確時に「大当り」に当選した場合には、「高確率時大当り当否情報」として「1」がビット4に格納され、高確時に「ハズレ」に当選した場合には、「高確率時大当り当否情報」として「0」がビット4に格納される。これらの情報は、大当り種類決定テーブル(図18〜図21参照)に用いた抽選の結果に基づいて決定される。 In bit 3 of the second parameter, "low probability big hit/miss information" is stored. If the "big hit" is won when the probability is low, "1" is stored in bit 3 as the "big probability win/failure information at low probability", and if the "miss" is won when the probability is low, the "low probability" "0" is stored in bit 3 as "time jackpot winning/unwinning information". In addition, “high probability jackpot winning/losing information” is stored in bit 4 of the second parameter. In addition, when "big hit" is won at high accuracy, "1" is stored in bit 4 as "high probability big hit win/failure information", and when "miss" is won at high accuracy, "high probability" "0" is stored in bit 4 as "time jackpot winning/unwinning information". These pieces of information are determined based on the result of the lottery used in the jackpot type determination table (see FIGS. 18 to 21).

第2パラメータのビット5及びビット6には、「第1入賞時演出情報」が格納される。なお、「第1入賞時演出情報」は、上記入賞時演出情報決定テーブル(図22参照)を用いた抽選により決定される入賞時演出情報1(「1A」〜「1D」)に対応する情報である。例えば、入賞時演出情報1が「1A」である場合には、「第1入賞時演出情報」として「00」がビット5及びビット6に格納され、入賞時演出情報1が「1B」である場合には、「第1入賞時演出情報」として「01」がビット5及びビット6に格納される。また、例えば、入賞時演出情報1が「1C」である場合には、「第1入賞時演出情報」として「10」がビット5及びビット6に格納され、入賞時演出情報1が「1D」である場合には、「第1入賞時演出情報」として「11」がビット5及びビット6に格納される。また、第2パラメータのビット7は、常時0領域となる。 The "first winning effect information" is stored in bits 5 and 6 of the second parameter. Note that the "first winning effect information" is information corresponding to winning effect information 1 ("1A" to "1D") determined by lottery using the above winning effect information determination table (see FIG. 22). Is. For example, when the winning effect information 1 is “1A”, “00” is stored in bits 5 and 6 as the “first winning effect information”, and the winning effect information 1 is “1B”. In this case, “01” is stored in bits 5 and 6 as the “first winning effect information”. Further, for example, when the winning effect information 1 is "1C", "10" is stored in bits 5 and 6 as the "first winning effect information", and the winning effect information 1 is "1D". If it is, “11” is stored in bits 5 and 6 as the “first winning effect information”. Bit 7 of the second parameter is always 0 area.

保留加算コマンドの第3パラメータのビット4及びビット5には、「第2入賞時演出情報」が格納される。なお、「第2入賞時演出情報」は、上記入賞時演出情報決定テーブル(図22参照)を用いた抽選により決定される入賞時演出情報2(「2A」〜「2D」)に対応する情報である。例えば、入賞時演出情報2が「2A」である場合には、「第2入賞時演出情報」として「00」がビット4及びビット5に格納され、入賞時演出情報2が「2B」である場合には、「第2入賞時演出情報」として「01」がビット4及びビット5に格納される。また、例えば、入賞時演出情報2が「2C」である場合には、「第2入賞時演出情報」として「10」がビット4及びビット5に格納され、入賞時演出情報2が「2D」である場合には、「第2入賞時演出情報」として「11」がビット4及びビット5に格納される。 "Second winning effect information" is stored in bits 4 and 5 of the third parameter of the hold addition command. The "second winning effect information" is information corresponding to winning effect information 2 ("2A" to "2D") determined by lottery using the above winning effect information determination table (see FIG. 22). Is. For example, when the winning effect information 2 is “2A”, “00” is stored in the bit 4 and the bit 5 as the “second winning effect information”, and the winning effect information 2 is “2B”. In this case, “01” is stored in bit 4 and bit 5 as “second winning effect information”. Further, for example, when the winning effect information 2 is “2C”, “10” is stored in the bit 4 and the bit 5 as the “second winning effect information”, and the winning effect information 2 is “2D”. If it is, “11” is stored in bit 4 and bit 5 as “second winning effect information”.

なお、「第1入賞時演出情報」及び「第2入賞時演出情報」の値は、保留加算コマンド生成時(保留加算時)における、先読み情報(変動前の保留に関する情報)に基づいて実行される演出の数(先読み演出が実行される保留個数)に応じて、変更(更新)してもよい。 The values of the "first winning effect information" and the "second winning effect information" are executed based on the prefetch information (information about the hold before change) at the time of generating the hold addition command (when holding addition). The number may be changed (updated) according to the number of effects (the number of holdings for which the prefetch effect is executed).

第3パラメータのビット6には、「転落抽選情報」が格納される。なお、転落なしの場合には、「転落抽選情報」として「0」がビット6に格納され、転落ありの場合には、「転落抽選情報」として「1」がビット6に格納される。また、第3パラメータのビット0〜ビット3及びビット7のそれぞれは、常時0領域となる。 “Falling lottery information” is stored in bit 6 of the third parameter. When there is no fall, "0" is stored in bit 6 as "falling lottery information", and when there is fall, "1" is stored in bit 6 as "falling lottery information". Also, each of bit 0 to bit 3 and bit 7 of the third parameter is always the 0 area.

副制御回路200において、上記構成の保留加算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから入賞時の特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから保留演出の指定情報が取得され、第3パラメータから先読み演出の指定情報が取得される。 In the sub-control circuit 200, when the command analysis process described below is performed on the hold addition command having the above-described configuration, as the analysis result, information on the number of held variable display of special symbols at the time of winning is obtained from the first parameter, The designation information of the holding effect is acquired from the second parameter, and the designation information of the look-ahead effect is acquired from the third parameter.

[その他のコマンド]
次に、上述した各種コマンド以外のコマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、ここでは、他の各種コマンドの構成の図示を省略し、各コマンド内のパラメータフィールド部の構成及び該コマンドに含まれる各種情報の概要のみを説明する。
[Other commands]
Next, the configuration of commands other than the various commands described above and the contents of various information included in the commands will be described. Here, the illustration of the configuration of other various commands is omitted, and only the configuration of the parameter field portion in each command and the outline of various information included in the command will be described.

(1)特別演出停止コマンド
特別演出停止コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(1) Special effect stop command The parameter field portion of the special effect stop command is composed of two parameters (first parameter and second parameter).

特別演出停止コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。 In the first parameter of the special effect stop command, for example, game state information (game status) such as a falling lottery, a probability change flag, a time saving flag, and a state number is stored. Further, the second parameter stores information on the stop symbol of the special symbol.

副制御回路200において、上記構成の特別演出停止コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の変動表示時の演出を終了する際の各種遊技情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed for the special effect stop command having the above-described configuration, as an analysis result, when the effect at the time of variable display of the special symbol is finished from the first parameter and the second parameter Various game information of is acquired.

(2)特別図柄当り開始表示コマンド
特別図柄当り開始表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(2) Special symbol start display command The parameter field portion of the special symbol start display command is composed of two parameters (first parameter and second parameter).

特別図柄当り開始表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。 In the first parameter of the special symbol start display command, for example, game state information (game status) such as a state number is stored. Further, the second parameter stores information on the stop symbol of the special symbol.

副制御回路200において、上記構成の特別図柄当り開始表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報(例えば、大当り中であるか否か、小当り中であるか否か等の情報)が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed for the special symbol hit start display command having the above configuration, as a result of the analysis, information on the special symbol hit state from the first parameter and the second parameter (for example, Information such as whether or not a big hit is in progress and whether or not a small hit is in progress) is acquired.

(3)大入賞口開放中表示コマンド
大入賞口開放中表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(3) Special winning opening open display command The parameter field portion of the special winning opening open display command is composed of three parameters (first parameter to third parameter).

大入賞口開放中表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」〜「15」)の情報が格納される。 Game state information (game status) such as a state number is stored in the first parameter of the special winning opening open display command. In the second parameter, information on the stop symbol of the special symbol is stored. In addition, information on the number of rounds (“0” to “15”) is stored in the third parameter.

副制御回路200において、上記構成の大入賞口開放中表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。 In the sub-control circuit 200, when the command analysis process described below is performed on the special winning opening open display command having the above-described configuration, as a result of analysis, information on the winning state of the special symbol is acquired from the first parameter and the second parameter. Then, information on the number of rounds is acquired from the third parameter.

(4)ラウンド間表示コマンド
ラウンド間表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(4) Round-to-round display command The parameter field portion of the round-to-round display command is composed of three parameters (first parameter to third parameter).

ラウンド間表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」〜「14」)の情報が格納される。 Game state information (game status) such as a state number is stored in the first parameter of the display command between rounds. In the second parameter, information on the stop symbol of the special symbol is stored. Further, information on the number of rounds (“0” to “14”) is stored in the third parameter.

副制御回路200において、上記構成のラウンド間表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。 In the sub-control circuit 200, when the command analysis process described below is performed on the round-to-round display command having the above-described configuration, as a result of analysis, information on the winning state of the special symbol is acquired from the first parameter and the second parameter, and Information on the number of rounds is acquired from the three parameters.

(5)特別図柄当り終了表示コマンド
特別図柄当り終了表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(5) Special symbol per end display command The parameter field portion of the special symbol per end display command is composed of two parameters (first parameter and second parameter).

特別図柄当り終了表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。 In the first parameter of the special symbol end display command, for example, game state information such as a state number (game status) is stored. Further, the second parameter stores information on the stop symbol of the special symbol.

副制御回路200において、上記構成の特別図柄当り終了表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得される。 In the sub-control circuit 200, when a command analysis process described later is performed for the special symbol hit end display command having the above-described configuration, as a result of analysis, information on the hit state of the special symbol is acquired from the first parameter and the second parameter. It

(6)保留減算コマンド
保留減算コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ〜第3パラメータ)で構成される。
(6) Pending Subtraction Command The parameter field portion of the pending subtraction command is composed of three parameters (first parameter to third parameter).

保留減算コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の可変表示の保留個数の情報が格納される。また、第3パラメータには、残り時短遊技回数の情報が格納される。 Game state information (game status) such as a falling lottery, a probability change flag, a time saving flag, and a state number is stored in the first parameter of the hold subtraction command. In the second parameter, information on the number of reserved special variable symbols is stored. The third parameter stores information on the number of remaining short-time games.

副制御回路200において、上記構成の保留減算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから変動開始時の遊技状態の情報が取得され、第2パラメータから変動開始時の保留個数の情報が取得され、第3パラメータから残り時短遊技回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process described below is performed on the pending subtraction command having the above-described configuration, as a result of analysis, information on the game state at the start of fluctuation is acquired from the first parameter, and fluctuation from the second parameter. Information on the number of holdings at the start is acquired, and information on the number of remaining short-time games is acquired from the third parameter.

(7)入賞情報コマンド
入賞情報コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(7) Winning Information Command The parameter field portion of the winning information command is composed of one parameter (first parameter).

入賞情報コマンドの第1パラメータには、例えば、カウントセンサ53c,54cの検知結果等の入賞検知情報が格納される。 The first parameter of the winning information command stores winning detection information such as the detection results of the count sensors 53c and 54c, for example.

副制御回路200において、上記構成の入賞情報コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから大入賞口の入賞検知情報が取得される。 In the sub-control circuit 200, when the command analysis process described later is performed on the winning information command having the above-described configuration, the winning detection information of the special winning opening is acquired from the first parameter as an analysis result.

(8)不正検知関連コマンド
不正検知関連コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(8) Fraud Detection Related Command The parameter field portion of the fraud detection related command is composed of two parameters (first parameter and second parameter).

不正検知関連コマンドの第1パラメータには、例えば、扉開放検知(開閉未検知、閉鎖検知、開放検知)、第1大入賞口の不正入賞検知、第2大入賞口の不正入賞検知、普通電動役物の不正入賞検知等の情報が格納される。また、第2パラメータには、例えば、誘導磁界検知、磁気検知、センサ異常検知等の情報が格納される。 The first parameter of the fraud detection related command includes, for example, door opening detection (open/closed detection, closing detection, opening detection), first big winning opening fraud detection, second big winning opening fraud detection, ordinary electric Information such as illegal prize detection of a winning character is stored. The second parameter stores information such as induction magnetic field detection, magnetism detection, and sensor abnormality detection.

副制御回路200において、上記構成の不正検知関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから不正検知情報が取得される。 In the sub-control circuit 200, when the command analysis processing described below is performed on the fraud detection related command having the above-described configuration, fraud detection information is acquired from the first parameter and the second parameter as an analysis result.

(9)払出異常関連コマンド
払出異常関連コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(9) Discharge Abnormality Related Command The parameter field portion of the disbursement abnormality related command is composed of one parameter (first parameter).

払出異常関連コマンドの第1パラメータには、例えば、払出エラー情報、下皿満タン情報等の情報が格納される。 Information such as payout error information and lower plate full tank information is stored in the first parameter of the payout abnormality related command, for example.

副制御回路200において、上記構成の払出異常関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから払出異常情報が取得される。 In the sub-control circuit 200, when the command analysis processing described below is performed on the payout abnormality related command having the above-described configuration, the payout abnormality information is acquired from the first parameter as an analysis result.

(10)初期化コマンド
初期化コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(10) Initialization Command The parameter field portion of the initialization command is composed of one parameter (first parameter).

初期化コマンドの第1パラメータには、例えば、チェックサム異常、電断未検知での電断復帰、バックアップクリア押下時等の電源投入時の初期化要因の情報が格納される。 The first parameter of the initialization command stores, for example, information on an initialization factor at power-on such as checksum abnormality, restoration of power failure without detection of power failure, and pressing of backup clear.

副制御回路200において、上記構成の初期化コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから初期化要因の指定情報が取得される。 When the sub-control circuit 200 performs a command analysis process, which will be described later, on the initialization command having the above configuration, the initialization factor designation information is acquired from the first parameter as an analysis result.

<コマンド受信時処理及びコマンド解析処理の概要>
次に、図33を参照しながら、ホスト制御回路210が、上述した各種コマンドを受信した際に行うコマンド受信時処理及びコマンド解析処理の概要を説明する。図33は、本実施形態におけるコマンド受信時処理の概要を示す図である。なお、このコマンド受信時処理は、ホスト制御回路210により実行される後述のメイン・サブ間コマンド制御処理(後述の図77参照)の中で受信割込処理として行われる。
<Outline of command reception process and command analysis process>
Next, with reference to FIG. 33, an outline of a command reception process and a command analysis process performed when the host control circuit 210 receives the above-described various commands will be described. FIG. 33 is a diagram showing an outline of the command reception process in this embodiment. The command reception process is performed as a reception interrupt process in a main-sub command control process (see FIG. 77 described later) executed by the host control circuit 210, which will be described later.

本実施形態では、図33に示すように、主制御回路70(メインCPU71)からホスト制御回路210に上述したコマンドが送信され、該コマンドをホスト制御回路210が受信すると、まず、ホスト制御回路210は、受信したコマンドのデータをホスト制御回路210内に設けられたリングバッファに書き込む。なお、コマンド受信時にエラーが発生した場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。 In this embodiment, as shown in FIG. 33, when the main control circuit 70 (main CPU 71) transmits the above-mentioned command to the host control circuit 210 and the host control circuit 210 receives the command, first, the host control circuit 210. Writes the received command data in a ring buffer provided in the host control circuit 210. When an error occurs during command reception, the set information of the received command data and error information is written in the ring buffer.

ここで、図34に、リングバッファの概略構成を示す。本実施形態では、リングバッファは、受信したコマンドデータを格納するためのバッファ領域と、対応するエラー情報を格納するためのバッファ領域とで構成される。なお、各バッファ領域のサイズは2048バイトであり、1バイトの格納領域毎にアドレス(「0」〜「2047」)が割り当てられている。 Here, FIG. 34 shows a schematic configuration of the ring buffer. In this embodiment, the ring buffer is composed of a buffer area for storing the received command data and a buffer area for storing the corresponding error information. The size of each buffer area is 2048 bytes, and addresses (“0” to “2047”) are assigned to each 1-byte storage area.

コマンドデータを格納するためのバッファ領域では、1バイトの格納領域毎にコマンドデータが格納され、バッファ領域の先頭アドレスの領域からコマンド受信順にコマンドデータが格納される。また、エラー情報を格納するためのバッファ領域においても、1バイトの格納領域毎にエラー情報が格納され、バッファ領域の先頭アドレス側からコマンド受信順にエラー情報が格納される。この際、エラー情報は、対応するコマンドデータの格納領域のアドレスに一対一で対応付けられたエラー情報のアドレスの格納領域に格納される。 In the buffer area for storing command data, command data is stored for each 1-byte storage area, and command data is stored in the order of command reception from the area of the head address of the buffer area. Also in the buffer area for storing error information, the error information is stored for each 1-byte storage area, and the error information is stored in the order of command reception from the head address side of the buffer area. At this time, the error information is stored in the storage area of the address of the error information that is associated one-to-one with the address of the storage area of the corresponding command data.

また、リングバッファの最後尾のアドレス「2047」にコマンドデータが格納された後にコマンドを受信した場合には、リングバッファの先頭アドレス「0」の格納領域にコマンドデータが格納される。 When a command is received after the command data is stored in the last address “2047” of the ring buffer, the command data is stored in the storage area of the leading address “0” of the ring buffer.

次いで、上述したリングバッファにコマンドデータが格納された後、ホスト制御回路210は、リングバッファに格納されたコマンドデータをサブワークRAM210aに転送して格納する。 Next, after the command data is stored in the ring buffer described above, the host control circuit 210 transfers the command data stored in the ring buffer to the sub-work RAM 210a and stores it.

そして、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析して各種情報を取得する。具体的には、ホスト制御回路210は、コマンドのコマンド種別部に格納された情報に基づいてコマンド種別を判別するとともに、コマンドのパラメータフィールド部に格納された遊技及び演出に関する各種情報を取得する。 Then, the host control circuit 210 analyzes the content of the command stored in the sub-work RAM 210a and acquires various information. Specifically, the host control circuit 210 determines the command type based on the information stored in the command type portion of the command, and acquires various kinds of information regarding the game and the effect stored in the parameter field portion of the command.

上述したコマンド解析処理を行った場合、コマンドの構成上の特徴に基づいて、次のような効果が得られる。 When the command analysis processing described above is performed, the following effects can be obtained based on the structural characteristics of the command.

上述のように、上記各種コマンドのうち、例えば、デモ表示コマンド、特別図柄演出開始コマンド、第1電断復帰コマンド、特別演出停止コマンド、特別図柄当り開始表示コマンド等のコマンドでは、パラメータフィールド部の先頭(コマンドの先頭から2バイト目)に配置された第1パラメータにゲームステータスの情報(遊技状態情報)が格納される。それゆえ、これらのコマンドを受信しながら、1バイト毎にそのコマンドの解析処理を行った場合には、コマンド種別に関係なく、コマンドの受信開始から2バイト目のコマンド解析処理が必ずゲームスステータスの解析処理となるので、この2バイト目の解析処理を、これらのコマンドの解析処理において共通化することができる。すなわち、これらのコマンドに対してコマンド解析処理を行った場合、いずれのコマンドであっても、コマンド解析処理開始時を基準にしたゲームステータスの解析処理のタイミングが同じになるとともに、そのゲームステータスの解析処理も共通化することができる。この場合、ホスト制御回路210におけるコマンド解析処理の効率を向上させることができ、より高度な演出制御を行うことが可能になる。 As described above, among the above-mentioned various commands, for example, in the commands such as the demo display command, the special symbol effect start command, the first power interruption return command, the special effect stop command, the special symbol hit start display command, etc. Game status information (game state information) is stored in the first parameter located at the beginning (second byte from the beginning of the command). Therefore, if the command analysis processing is performed for each byte while receiving these commands, the command analysis processing of the second byte from the start of command reception is always the game status regardless of the command type. Since this is an analysis process, the analysis process of the second byte can be shared by the analysis processes of these commands. That is, when command analysis processing is performed on these commands, the timing of the game status analysis processing based on the command analysis processing start time becomes the same for any command, and Analysis processing can also be made common. In this case, the efficiency of the command analysis process in the host control circuit 210 can be improved, and more advanced effect control can be performed.

また、上記構成を有するコマンドに対するコマンド解析処理では、各パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行うことにより、コマンドの有効性の有無を判定することができる。この場合、判定処理のチェック項目が増えるので、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を提供することができる。 Further, in the command analysis processing for the command having the above configuration, the constant 0 area provided in a predetermined bit area in each parameter is checked, the valid range of each data stored in the parameter is checked, and the stored data is checked. Whether or not the command is valid can be determined by checking the combination of. In this case, the number of check items in the determination process is increased, so that the validity of the received command can be determined more accurately, and a safer game can be provided to the player.

<アニメーションリクエスト構築手法>
本実施形態のパチンコ遊技機1では、副制御回路200内のホスト制御回路210は、主制御回路70から受信した各種コマンドに基づいて、表示装置13を用いた演出の動作を制御する際、各種演出装置(表示装置13も含む)を動作させるための指令信号(リクエスト)を生成する処理(以下、アニメーションリクエスト構築処理という)を行う。
<Animation request construction method>
In the pachinko gaming machine 1 of the present embodiment, the host control circuit 210 in the sub control circuit 200 controls various operations when controlling the operation of the effect using the display device 13 based on various commands received from the main control circuit 70. A process of generating a command signal (request) for operating the rendering device (including the display device 13) (hereinafter referred to as an animation request construction process) is performed.

[アニメーションリクエスト構築処理の概要]
まず、図35を参照しながら、アニメーションリクエスト構築処理の概要を説明する。なお、図35は、アニメーションリクエスト構築時の動作概要を示す図である。
[Outline of animation request construction processing]
First, an outline of the animation request construction process will be described with reference to FIG. Note that FIG. 35 is a diagram showing an operation outline when constructing an animation request.

ホスト制御回路210は、主制御回路70から各種コマンドを受信すると、図35に示すように、まず、受信コマンドに基づいて、演出内容の指定情報を含むアニメーションリクエストと称するリクエストを生成するためのオブジェクト(以下、アニメーションオブジェクトという)を生成する。 When the host control circuit 210 receives various commands from the main control circuit 70, as shown in FIG. 35, first, an object for generating a request called an animation request including designation information of effect contents based on the received command. (Hereinafter referred to as animation object) is generated.

なお、本明細書でいう「オブジェクト」(処理情報)とは、広義にはプログラムの手続きの対象を抽象化する概念であり、本実施形態では、1つ又は複数の処理の集合である。具体的には、本実施形態の「オブジェクト」は、処理を呼び出す(実行契機となる名称の指定、コール、実行開始処理)ためのコマンドの集合であり、構造体が1つ又は複数の変数を内包し、各変数に対して実行する処理の呼び出しID(処理を特定するための名称など)を登録する。そして、「オブジェクト」では、このような構造体を実行することで各変数に登録された処理を実行する。また、「オブジェクト」は構造体の名称、構造体を特定可能なID又は構造体そのものであるので、「オブジェクト」は、構造体に限定されず、1つ又は複数の処理をグループ化することにより処理の実行順序などを管理することが可能な名称、ID、処理、記憶情報などを含む意味である。 The “object” (processing information) in this specification is, in a broad sense, a concept of abstracting the object of the procedure of the program, and is a set of one or a plurality of processes in the present embodiment. Specifically, the “object” of the present embodiment is a set of commands for calling a process (designation of a name that becomes an execution trigger, a call, an execution start process), and a structure has one or more variables. A call ID (a name for specifying a process, etc.) of a process that is included and executed for each variable is registered. Then, in the "object", the process registered in each variable is executed by executing such a structure. Also, since the “object” is the name of the structure, the ID that can specify the structure, or the structure itself, the “object” is not limited to the structure, and one or more processes can be grouped together. It is a meaning including a name, an ID, a process, stored information, and the like that can manage the execution order of the process.

近年では、ソフトウェア構築の際にはオブジェクト単位で管理され、複数のオブジェクトを組み合わせることによりソフトウェアが構築される。この場合、すでに存在するオブジェクトを利用する場合には、その内部構成や動作原理の詳細を知る必要が無く、外部からオブジェクトにメッセージ(識別コマンド、引数等)を送信すれば、オブジェクトの機能を作動させることさせることができる。 In recent years, software is managed on an object-by-object basis, and software is built by combining a plurality of objects. In this case, when using an already existing object, it is not necessary to know the details of the internal configuration and operation principle, and if the message (identification command, argument, etc.) is sent from the outside to the object, the function of the object is activated. You can let them do it.

次いで、ホスト制御回路210は、アニメーションオブジェクトに基づいて(アニメーションオブジェクトを用いて)、アニメーションリクエストを生成する。そして、ホスト制御回路210は、生成されたアニメーションリクエストに基づいて、描画リクエスト、サウンドリクエスト、ランプリクエスト、役物リクエストなどの各種リクエスト(演出開始要求)を生成する。 The host control circuit 210 then generates an animation request based on (using the animation object) the animation object. Then, the host control circuit 210 generates various requests (production start request) such as a drawing request, a sound request, a lamp request, and an accessory request based on the generated animation request.

その後、ホスト制御回路210は、生成された各リクエストを、対応する演出装置の制御回路(コントローラ)に出力する。具体的には、ホスト制御回路210は、サウンドリクエスト及びランプリクエストを、音声・LED制御回路220に出力し、描画リクエストを表示制御回路230に出力する。なお、図35には示さないが、ホスト制御回路210で生成された役物リクエストは、ホスト制御回路210内で行う役物制御に関する処理間において受け渡される。 After that, the host control circuit 210 outputs each generated request to the control circuit (controller) of the corresponding rendering device. Specifically, the host control circuit 210 outputs a sound request and a lamp request to the voice/LED control circuit 220, and outputs a drawing request to the display control circuit 230. Although not shown in FIG. 35, the accessory request generated by the host control circuit 210 is passed between processes related to accessory control performed in the host control circuit 210.

そして、音声・LED制御回路220は、入力されたサウンドリクエストに基づいて、スピーカ11による音声再生動作の制御を行う。また、音声・LED制御回路220は、入力されたランプリクエストに基づいて、ランプ(LED)群18による発光演出(LEDアニメーション)動作の制御を行う。表示制御回路230は、入力された描画リクエストに基づいて、表示装置13による画像表示演出動作の制御を行う。また、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20による演出動作の制御を行う。 Then, the audio/LED control circuit 220 controls the audio reproduction operation by the speaker 11 based on the input sound request. Further, the voice/LED control circuit 220 controls the light emission effect (LED animation) operation by the lamp (LED) group 18 based on the input lamp request. The display control circuit 230 controls the image display effect operation by the display device 13 based on the input drawing request. In addition, the host control circuit 210 controls the effect operation by the accessory 20 based on the generated accessory request.

[アニメーションオブジェクトの種別]
ここで、アニメーションリクエスト構築処理で生成される(用いられる)各種アニメーションオブジェクトについて説明する。本実施形態のアニメーションリクエスト構築処理では、基本的には、演出オブジェクトと称するアニメーションオブジェクトと、保留オブジェクトと称するアニメーションオブジェクトとが生成され、この2つのアニメーションオブジェクトを用いてアニメーションリクエストが生成される。
[Type of animation object]
Here, various animation objects generated (used) in the animation request construction process will be described. In the animation request construction process of the present embodiment, basically, an animation object called a rendering object and an animation object called a hold object are generated, and an animation request is generated using these two animation objects.

演出オブジェクトは、受信コマンドに応じて生成されるアニメーションオブジェクトである。例えば、デモ表示コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「Demo」、識別コマンド「80H」:以下、デモオブジェクトという)や、特別図柄演出開始コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「HendoTz01」、識別コマンド「81H」:以下、変動オブジェクトという)などが演出オブジェクトの例として挙げられる。 The effect object is an animation object generated according to the received command. For example, an animation object (object name “Demo”, identification command “80H”: hereinafter, referred to as a demo object) generated when the demo display command is received, or an animation object (object name “HendoTz01” that is generated when the special symbol effect start command is received. , Identification command “81H”: hereinafter referred to as a variable object) and the like are examples of effect objects.

なお、上述した演出オブジェクトは、抽選処理後、コマンド受信毎に後着優先で1つだけ生成される。すなわち、上述した演出オブジェクトは、複数同時に生成されることはなく、コマンド受信毎に、演出オブジェクトが上書きされる。なお、受信コマンドの呼び出しが1つずつであるため、先着順でオブジェクトが生成されていく中で、後着の受信コマンドに基づいてオブジェクトが生成されると、該後着の受信コマンドに基づいて生成されたオブジェクトにより先着の受信コマンドに基づいて生成されたオブジェクトが上書きされる。それゆえ、ここでは、「後着優先」と称する。なお、本実施形態では、後着の受信コマンドに基づいてオブジェクトが生成された場合に、先着の受信コマンドに基づいて生成されたオブジェクトを破棄するようにしてもよい。 It should be noted that, after the lottery process, only one of the above-described effect objects is generated with the later arrival priority every time a command is received. That is, the above-described effect objects are not generated at the same time, and the effect objects are overwritten each time a command is received. It should be noted that since the reception command is called one by one, when the object is generated based on the last-arrival received command while the objects are generated in the first-come-first-served basis, based on the latter-arrival received command The created object overwrites the object created based on the first-come-first-received command. Therefore, it is referred to as "last arrival priority" here. In the present embodiment, when an object is generated based on a late-arriving receive command, the object generated based on the first-arriving receive command may be discarded.

保留オブジェクト(オブジェクト名「Horyu」)は、起動時に生成されるアニメーションオブジェクトである。この保留オブジェクトでは、現在の保留状態を画面表示する処理が行われる。また、保留オブジェクトは、基本的には、起動中は破棄されないオブジェクト(常駐型のオブジェクトの一つ)である。ただし、後述のシンプルモードオブジェクトが生成された場合には、保留オブジェクトも破棄される。 The hold object (object name “Horyu”) is an animation object generated at startup. With this hold object, a process of displaying the current hold state on the screen is performed. Further, the suspended object is basically an object (one of resident type objects) that is not destroyed during activation. However, when a simple mode object described later is created, the pending object is also destroyed.

また、本実施形態では、上記アニメーションオブジェクト以外に、例えば、オブジェクト名「SimpleMode」のアニメーションオブジェクト(以下、シンプルモードオブジェクトという)や、オブジェクト名「InitAnm」のアニメーションオブジェクトなどが、アニメーションリクエスト構築処理において生成される(用いられる)。なお、シンプルモードオブジェクトについては、後で詳述する。 Further, in the present embodiment, in addition to the animation object, for example, an animation object with an object name “SimpleMode” (hereinafter referred to as a simple mode object), an animation object with an object name “InitAnm”, etc. are generated in the animation request construction process. Be used (used). The simple mode object will be described later in detail.

オブジェクト名「InitAnm」のアニメーションオブジェクトは、起動時又はRTC(Real Time Clock)エラー発生時に、サブ基板202内で発生したコマンド(例えば、時間設定画面の呼び出しコマンド、時間設定画面で時刻変更が実行された際のコマンド等)に基づいて生成されるオブジェクトであり、時刻設定画面の表示処理を行う。なお、ホスト制御回路210が主制御回路70からコマンドを受信し、他の演出オブジェクトが生成されると、オブジェクト名「InitAnm」のアニメーションオブジェクトは破棄される。 The animation object with the object name "InitAnm" has a command (for example, a time setting screen call command or a time setting screen whose time has been changed when the RTC (Real Time Clock) error occurs when the object is started. Object, which is generated based on a command etc.), and performs display processing of the time setting screen. When the host control circuit 210 receives a command from the main control circuit 70 and another effect object is generated, the animation object with the object name “InitAnm” is discarded.

[アニメーションオブジェクトで実行される各種処理]
次に、上述したアニメーションオブジェクト内で行われる各種処理の概要について説明する。アニメーションオブジェクト内には、基本的には、初期化処理、メイン処理及び終了処理が含まれる。また、受信コマンドに応じて生成される演出オブジェクトでは、さらに、コマンド受信処理がアニメーションオブジェクト内に含まれる。そして、遊技の状況に応じて、アニメーションオブジェクト内に含まれるこれらの各種処理の中から所定の処理が呼び出されて実行される。
[Various processing executed by animation object]
Next, an outline of various processes performed in the animation object described above will be described. The animation object basically includes initialization processing, main processing, and end processing. Further, in the effect object generated according to the received command, the command receiving process is further included in the animation object. Then, according to the game situation, a predetermined process is called and executed from these various processes included in the animation object.

初期化処理は、オブジェクト生成開始時に一度だけ実行される処理である。初期化処理では、例えば、オブジェクトの初期化や抽選結果の取得などの処理が行われる。メイン処理は、オブジェクト生成中にフレーム毎に(FPS(Frames per Second)周期で)実行される処理である。メイン処理では、アニメーションリクエストの生成、セット等の処理が行われる。なお、オブジェクト生成開始時には、同フレームで初期化処理及びメイン処理が実行される。終了処理は、オブジェクト破棄時に一度だけ実行される処理である。終了処理では、不要な演出の再生終了等の処理が行われる。また、コマンド受信時理は、コマンド受信時に一度だけ実行される処理である。このコマンド受信処理は、例えば、保留加算コマンドや保留減算コマンドに基づいてアニメーション制御等を行う際に使用される。 The initialization process is a process that is executed only once when object generation is started. In the initialization processing, for example, processing such as initialization of objects and acquisition of lottery results is performed. The main process is a process executed for each frame (at an FPS (Frames per Second) cycle) during object generation. In the main processing, processing such as animation request generation and setting is performed. At the start of object generation, the initialization process and the main process are executed in the same frame. The termination process is a process that is executed only once when the object is destroyed. In the end processing, processing such as end of reproduction of unnecessary effects is performed. Further, the command reception timing is a process executed only once when the command is received. This command reception process is used, for example, when performing animation control or the like based on a hold addition command or a hold subtraction command.

ここで、図36及び図37を参照しながら、上述したアニメーションオブジェクトを用いたアニメーションリクエスト構築処理の流れの一例を説明する。なお、図36は、デモ表示コマンド受信時に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。また、図37は、デモ表示コマンドの後に特別図柄演出開始コマンドを受信した際に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。図36及び図37では、説明を簡略化するため、ホスト制御回路210が行うメイン処理のフロー(後述の図77参照)中の、メイン・サブ間コマンド制御処理、コマンド解析処理及びアニメーションリクエスト構築処理を受信コマンド数分だけループ処理するフロー部分のみを示す。 Here, an example of the flow of the animation request construction process using the above-described animation object will be described with reference to FIGS. 36 and 37. Note that FIG. 36 is a diagram showing a processing flow of the animation object during the animation request construction processing performed when the demo display command is received. In addition, FIG. 37 is a diagram showing a processing flow of the animation object during the animation request construction processing performed when the special symbol effect start command is received after the demo display command. 36 and 37, in order to simplify the description, main-sub command control processing, command analysis processing, and animation request construction processing in the main processing flow (see FIG. 77 described later) performed by the host control circuit 210. Only the flow part for loop processing for the number of received commands is shown.

デモ表示コマンド受信時のアニメーションリクエスト構築処理内では、デモオブジェクトの初期化処理、デモオブジェクトのコマンド受信時処理、保留オブジェクトのコマンド受信処理及びデモオブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの初期化処理では、デモオブジェクトが生成される。また、デモオブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「80H」を引数として呼び出され、実行される。そして、デモオブジェクトのメイン処理では、アニメーションリクエストが生成される。 In the animation request construction process when the demo display command is received, the demo object initialization process, the demo object command reception process, the hold object command reception process, and the demo object main process are executed in this order. In the demo object initialization process, a demo object is generated. Further, the command reception process of the demo object and the command reception process of the hold object are called and executed with the identification command “80H” as an argument. Then, in the main processing of the demo object, an animation request is generated.

次いで、デモ表示コマンドの後に特別図柄演出開始コマンドが受信されると、デモオブジェクトの終了処理、変動オブジェクトの初期化処理、変動オブジェクトのコマンド受信処理、保留オブジェクトのコマンド受信処理及び変動オブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの終了処理では、この時点で生成されているデモオブジェクトが破棄される。また、変動オブジェクトの初期化処理では、変動オブジェクトが生成される。変動オブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「81H」を引数として呼び出され、実行される。そして、変動オブジェクトのメイン処理では、アニメーションリクエストが生成される。なお、このメイン処理は、次のコマンドが受信されるまで行われる。 Then, when the special symbol effect start command is received after the demo display command, the demo object end process, the variable object initialization process, the variable object command reception process, the suspended object command reception process, and the variable object main process Are executed in this order. In the demo object termination process, the demo object generated at this time is discarded. In addition, in the variable object initialization process, a variable object is generated. The command receiving process of the variable object and the command receiving process of the suspended object are called and executed with the identification command “81H” as an argument. Then, in the main process of the variable object, an animation request is generated. It should be noted that this main processing is performed until the next command is received.

保留オブジェクトのコマンド受信処理は、コマンド種別に関係なく実行されるが、その処理内容(処理結果)は、保留オブジェクト実行時の保留個数やゲームステータス等の状態に応じて異なる。 The command receiving process of the suspended object is executed regardless of the command type, but the processing content (process result) differs depending on the state such as the number of suspended objects and the game status when the suspended object is executed.

[シンプルモードオブジェクト]
シンプルモードオブジェクト(特定の処理情報)は、簡易画面状態時に生成されるオブジェクトであり、シンプルモードオブジェクトでは簡易画面の表示処理が行われる。シンプルモードオブジェクトは、基本的には、電断復帰コマンド(識別コマンド「D1H」)受信時であり、且つ、受信した電断復帰コマンド(図30参照)に含まれる内部制御状態(識別図柄の変動表示に関する情報)の情報が特別図柄変動状態である場合にのみ生成される。すなわち、シンプルモードオブジェクトは、特別図柄の変動表示中に電断が発生し、その後、電断復帰した際に生成される。しかしながら、本実施形態では、毎フレーム、簡易画面状態の発生の有無をチェックしているので、簡易画面状態が発生すれば、シンプルモードオブジェクトが生成される。
[Simple mode object]
The simple mode object (specific processing information) is an object generated in the simple screen state, and the simple mode object performs the simple screen display processing. Basically, the simple mode object is at the time of receiving the power failure recovery command (identification command "D1H"), and the internal control state (identification symbol fluctuation) included in the received power failure recovery command (see FIG. 30). It is generated only when the information of (display-related information) is in a special symbol variation state. That is, the simple mode object is generated when the power failure occurs during the variable display of the special symbol, and then the power failure is restored. However, in the present embodiment, since the presence or absence of the simple screen state is checked every frame, if the simple screen state occurs, the simple mode object is generated.

本実施形態では、シンプルモードオブジェクトを生成する際には、その時点で生成されている全てのオブジェクト(保留オブジェクト等の常駐型オブジェクトも含む)を終了(破棄)する。 In this embodiment, when a simple mode object is generated, all objects (including resident objects such as pending objects) generated at that time are terminated (discarded).

そして、電断復帰コマンド受信時(起動時)であり、且つ、内部制御状態が特別図柄変動状態である場合には、ホスト制御回路210は、シンプルモードオブジェクトに基づいて、アニメーションリクエストを生成し、該アニメーションリクエストに基づいて、上述した各種リクエストを生成する。なお、本実施形態では、シンプルモードオブジェクトに基づいて生成された描画リクエストがホスト制御回路210から表示制御回路230に出力されると、表示制御回路230は、該描画リクエストに基づいて、電断復帰に関する情報の報知を行うアニメーション(動画、静止画含む)を作成し、該アニメーションを表示装置13に表示させる。 Then, at the time of receiving the power interruption recovery command (at the time of activation), and when the internal control state is the special symbol variation state, the host control circuit 210 generates an animation request based on the simple mode object, The various requests described above are generated based on the animation request. In the present embodiment, when the drawing request generated based on the simple mode object is output from the host control circuit 210 to the display control circuit 230, the display control circuit 230 returns the power failure based on the drawing request. An animation (including a moving image and a still image) for notifying information regarding is created, and the animation is displayed on the display device 13.

また、本実施形態では、シンプルモードオブジェクトが生成された場合には、シンプルモードオブジェクトが終了するまで、新たなオブジェクトは生成されない。すなわち、簡易画面状態中には、シンプルモードオブジェクト以外の他の演出オブジェクトは生成されない。そして、シンプルモードオブジェクトは、主制御回路70から変動停止に関するコマンド(変動停止コマンドや、大当たりを示すコマンドなど)が送信された場合に終了する。 Further, in the present embodiment, when a simple mode object is generated, a new object is not generated until the simple mode object ends. That is, during the simple screen state, no effect object other than the simple mode object is generated. Then, the simple mode object ends when a command related to fluctuation stop (a fluctuation stop command, a command indicating a big hit, etc.) is transmitted from the main control circuit 70.

上述したように、本実施形態において、内部制御状態が特別図柄変動状態(識別情報の変動表示状態)であるときに実行される電断復帰時の処理では、シンプルモードオブジェクトのみが生成されるので、電断復帰を迅速に行うことができる。 As described above, in the present embodiment, only the simple mode object is generated in the process when the power is restored when the internal control state is the special symbol variation state (variation display state of the identification information). The power failure can be quickly restored.

また、本実施形態では、シンプルモードオブジェクトの生成時に、受信した電断復帰コマンドに内部制御状態(識別図柄の変動表示に関する情報)が特別図柄変動状態であるという情報が含まれるか否かを判別する。それゆえ、本実施形態では、電断検知前と電断復帰後との間の遊技状態の整合性を考慮して電断復帰処理を行うことができる。 Further, in the present embodiment, when the simple mode object is generated, it is determined whether or not the received power interruption recovery command includes the information that the internal control state (variable display of the identification symbol) is the special symbol variation state. To do. Therefore, in the present embodiment, it is possible to perform the power failure recovery process in consideration of the consistency of the game state before the power failure detection and after the power failure recovery.

さらに、本実施形態では、上述のように、ホスト制御回路210がコマンドを受信する度に後着優先でオブジェクトが1つだけ生成される(オブジェクトが上書きされる)が、シンプルモードオブジェクトが存在しているときは、新たにオブジェクトが生成されない。それゆえ、ホスト制御回路210により受信コマンドに基づいて生成されるオブジェクトの整合性も確保される。 Further, in the present embodiment, as described above, each time the host control circuit 210 receives a command, only one object is generated with the last arrival priority (the object is overwritten), but the simple mode object exists. , No new object is created. Therefore, the consistency of the object generated by the host control circuit 210 based on the received command is also ensured.

また、本実施形態では、電断復帰時にはシンプルモードオブジェクトにより生成されたアニメーションリクエストに基づいて、表示装置13により電断復帰中である旨の情報が報知されるので、動画を特別図柄の変動時間に合わせて途中から再生するような機能を有していない遊技機であっても、遊技者に違和感を与えることなく電断復帰を行うことができる。 Further, in the present embodiment, when the power is restored, information indicating that the power is being restored is notified by the display device 13 based on the animation request generated by the simple mode object. Even if the gaming machine does not have a function of playing from the middle according to the above, it is possible to perform the power interruption recovery without giving the player a feeling of strangeness.

さらに、本実施形態では、上述のように、シンプルモードオブジェクトの終了契機は、主制御回路70からホスト制御回路210に変動停止に関するコマンドが送信された場合である。それゆえ、例えば、変動中に電断を検知し、その後、電源復帰を行った場合であっても、例えば、シンプルモードオブジェクト終了時の表示装置13において、電断復帰後のアニメーション種別が電断検知前の変動中におけるアニメーションの種別と異なる演出が実行される、又は、再度、電断復帰前の演出と同じ演出が最初から実行されるといった不自然な演出の実行が抑制される。この結果、電断復帰時等の異常な状態であっても、遊技者に違和感を与えるような演出の発生を抑制することができ、円滑に遊技を進めることができる。 Further, in the present embodiment, as described above, the termination trigger of the simple mode object is when the main control circuit 70 transmits a command regarding fluctuation stop to the host control circuit 210. Therefore, for example, even when the power failure is detected during the fluctuation and then the power is restored, for example, in the display device 13 at the end of the simple mode object, the animation type after the power failure is restored to the power failure. Execution of an unnatural production in which an effect different from the animation type during the change before detection is executed, or the same effect as that before the power failure recovery is executed again from the beginning is suppressed. As a result, even in an abnormal state such as when power is restored, it is possible to suppress the production of an effect that gives the player a feeling of strangeness, and the game can be smoothly advanced.

<描画制御手法の概要>
次に、ホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230が実行する描画処理の概要を、図38を参照しながら説明する。なお、図38は、描画処理時における画像データ(動画データ及び静止画データ)のフローを示す図である。
<Outline of drawing control method>
Next, an outline of the drawing process executed by the display control circuit 230 when the drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. Note that FIG. 38 is a diagram showing a flow of image data (moving image data and still image data) at the time of drawing processing.

本実施形態では、表示装置13の液晶画面に表示する画像(動画及び/又は静止画)のデータ(圧縮データ)は、CGROM基板204内のCGROM206に格納されている。そして、描画リクエストが表示制御回路230に入力されると、表示制御回路230は、まず、CGROM206から画像圧縮データを読み出しデコード(伸張)する。この際、動画圧縮データが読み出された場合には、表示制御回路230内の動画デコーダ234により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路230内の静止画デコーダ235により静止画圧縮データがデコードされる。 In this embodiment, the data (compressed data) of the image (moving image and/or still image) displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM substrate 204. Then, when the drawing request is input to the display control circuit 230, the display control circuit 230 first reads the compressed image data from the CGROM 206 and decodes (decompresses) it. At this time, when the moving image compressed data is read, the moving image decoder 234 in the display control circuit 230 decodes the moving image compressed data, and when the still image compressed data is read, in the display control circuit 230. The still image decoder 235 decodes the still image compressed data.

次いで、表示制御回路230は、画像データのデコード結果(画像伸張データ)をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、SDRAM250(外部RAM)内に設けられたムービバッファ、テクスチャバッファや、内蔵VRAM237内のスプライトバッファが指定される。例えば、動画1枚を表示する場合には、伸張された動画データ(デコード結果)は、SDRAM250内のムービバッファに書き出される。また、例えば、静止画1枚を表示する場合には、伸張された静止画データは、内蔵VRAM237内のスプライトバッファに書き出される。 Next, the display control circuit 230 writes the decoding result of the image data (image expansion data) in a predetermined buffer designated as the texture source. In this embodiment, a movie buffer or texture buffer provided in the SDRAM 250 (external RAM) or a sprite buffer in the built-in VRAM 237 is designated as the texture source. For example, when displaying one moving image, the expanded moving image data (decoding result) is written to the movie buffer in the SDRAM 250. Further, for example, when displaying one still image, the decompressed still image data is written to the sprite buffer in the built-in VRAM 237.

次いで、表示制御回路230は、画像データのレンダリング(描画)結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、SDRAM250(外部RAM)内に設けられたフレームバッファや、内蔵VRAM237内に設けられたフレームバッファなどを指定することができる。 Next, the display control circuit 230 specifies a rendering target for writing the rendering (drawing) result of the image data. As the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM) or a frame buffer provided in the built-in VRAM 237 can be designated.

次いで、表示制御回路230は、レンダリングエンジン241を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報(3Dジオメトリエンジン240から入力される各種情報)に従ってレンダリング処理が行われる。 Next, the display control circuit 230 operates the rendering engine 241, performs rendering processing on the decoding result of the image data written to the texture source, and writes the rendering result to the rendering target. It should be noted that in this process, the rendering process is performed in accordance with designation information (various information input from the 3D geometry engine 240) such as scaling and rotation of the moving image.

次いで、表示制御回路230は、レンダリングターゲットに書き出されたレンダリング結果(表示出力データ)を、表示装置13の表示画面に表示する。 Next, the display control circuit 230 displays the rendering result (display output data) written in the rendering target on the display screen of the display device 13.

なお、本実施形態では、レンダリングターゲットとして、2つのフレームバッファを用意する(後述の図95〜図97参照)。そして、レンダリングエンジン241からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。 In this embodiment, two frame buffers are prepared as rendering targets (see FIGS. 95 to 97 described later). When the rendering result is written from the rendering engine 241 to the frame buffer, the frame buffer to which the rendering result is written is switched for each frame. For example, when a rendering result is written in one frame buffer in a predetermined frame, the rendering result is written in the other frame buffer in the next frame, and the rendering result is written in one frame buffer in the next frame. That is, in the present embodiment, the process of writing the rendering result in one frame buffer and the process of writing the rendering result in the other frame buffer are alternately switched for each frame.

また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置13の表示画面に表示される(一方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置13の表示画面に表示される(他方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。 Further, in the above-described rendering result writing process and display process flow, the rendering result written in one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one The frame buffer function can be switched from the drawing function to the display function). The rendering result written in the other frame buffer in the next frame is displayed in the display screen of the display device 13 in the next frame (the function of the other frame buffer is switched from the drawing function to the display function). That is, in the present embodiment, the rendering result display processing in one frame buffer and the rendering result display processing in the other frame buffer are alternately switched for each frame and executed.

<音声再生制御手法の概要>
次に、ホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220が実行する音声再生処理の概要を、図39を参照しながら説明する。なお、図39は、音声再生処理時における音声・LED制御回路220の動作概要を示す図である。
<Outline of voice reproduction control method>
Next, an outline of a sound reproduction process executed by the sound/LED control circuit 220 when a sound request is output from the host control circuit 210 to the sound/LED control circuit 220 will be described with reference to FIG. 39. Note that FIG. 39 is a diagram showing an outline of the operation of the audio/LED control circuit 220 during the audio reproduction process.

本実施形態では、スピーカ11に出力するサウンドデータは、CGROM206に格納されている。そして、音声・LED制御回路220にサウンドリクエストが入力されると、音声・LED制御回路220は、サウンドリクエストに基づいてアクセスナンバーを特定し、アクセスナンバーに対応付けられたアクセスデータをCGROM206から読み出す。 In the present embodiment, the sound data output to the speaker 11 is stored in the CGROM 206. When a sound request is input to the voice/LED control circuit 220, the voice/LED control circuit 220 specifies the access number based on the sound request, and reads the access data associated with the access number from the CGROM 206.

なお、本実施形態では、サウンドリクエストには、アクセスナンバーだけでなく、サブ基板202内で生成された音声再生処理に必要な各種シーケンス再生制御コマンド(例えば、音声再生のスタート、ストップ、ループ等の指令するコマンド)などが含まれる。 In the present embodiment, the sound request includes not only the access number but also various sequence reproduction control commands (for example, start, stop, loop of sound reproduction, etc.) necessary for the sound reproduction processing generated in the sub-board 202. Command to command) etc. are included.

そして、音声・LED制御回路220は、読み出したアクセスデータに基づいて、音声再生処理を行う。この際、本実施形態では、シンプルアクセス制御により、サウンドの再生制御を行う。なお、ここでいう、「シンプルアクセス制御」とは、ホスト制御回路210から送信されたサウンドリクエストに基づいて、音声・LED制御回路220がCGROM206(外部ROM)に登録された複数のコマンドレジスタ列を一括設定する制御手法のことである。また、音声・LED制御回路220が同時に実行できるシンプルアクセス制御の数は、実行系統の数(本実施形態では4つ)に依存する。 Then, the voice/LED control circuit 220 performs a voice reproduction process based on the read access data. At this time, in the present embodiment, the sound reproduction control is performed by the simple access control. The “simple access control” here means that the voice/LED control circuit 220 refers to a plurality of command register strings registered in the CGROM 206 (external ROM) based on the sound request transmitted from the host control circuit 210. It is a control method that sets all at once. Further, the number of simple access controls that the voice/LED control circuit 220 can simultaneously execute depends on the number of execution systems (four in this embodiment).

図40に、アクセスデータの概略構成を示す。アクセスデータは、図40に示すように、設定データとアドレスとのセット情報が複数、所定の順序で配置されており、アクセスデータの最後尾にはシンプルアクセス終了コード(音声再生の終了を示すコード)に対応する情報が格納される。なお、図39に示すように、一つのアクセスナンバーに複数のアクセスデータが対応付けられている場合には、最後尾のアクセスデータにのみ、シンプルアクセス終了コードが設けられる。 FIG. 40 shows a schematic structure of access data. As shown in FIG. 40, the access data has a plurality of set information of setting data and addresses arranged in a predetermined order. At the end of the access data, a simple access end code (code indicating the end of voice reproduction) is set. ) Is stored. Note that, as shown in FIG. 39, when a plurality of access data are associated with one access number, the simple access end code is provided only to the last access data.

このような構成のアクセスデータに対して、設定データを対応するアドレスにセットすると、設定データに対応する再生コードが実行され、音声再生が行われる。そして、この再生コードの実行処理を、アクセスデータ内の先頭側の設定データから最後尾まで順次行い、最終的にシンプルアクセス終了コードがセットされると、読み出したアクセスデータに基づく音声再生動作が終了する。 When the setting data is set to the corresponding address with respect to the access data having such a configuration, the reproduction code corresponding to the setting data is executed, and the audio reproduction is performed. Then, the execution processing of this reproduction code is sequentially performed from the setting data on the head side to the end of the access data, and when the simple access end code is finally set, the audio reproduction operation based on the read access data ends. To do.

<ランプ(LED)の各種駆動制御手法>
次に、ホスト制御回路210から音声・LED制御回路220にランプリクエストが出力された際に、音声・LED制御回路220が実行する、ランプ群18に含まれる複数のLEDの各種駆動制御処理の内容について説明する。なお、以下に説明する本実施形態のランプ制御手法では、発光素子としてLEDを例に挙げて説明するが、本発明はこれに限定されず、他の任意の発光素子に対しても本実施形態のランプ制御手法は同様に適用することができる。
<Various drive control methods for lamps (LEDs)>
Next, when the lamp request is output from the host control circuit 210 to the audio/LED control circuit 220, the content of various drive control processing of the plurality of LEDs included in the lamp group 18 which is executed by the audio/LED control circuit 220. Will be described. In the lamp control method of the present embodiment described below, an LED is used as an example of the light emitting element for description, but the present invention is not limited to this, and the present embodiment can be applied to any other light emitting element. The lamp control method described in (1) can be similarly applied.

[LED制御の概要]
まず、図41を参照しながら、パチンコ遊技機1に設けられたLEDを駆動(点灯/消灯)する際の制御手法の概要を説明する。なお、図41は、LED駆動(点灯/消灯)時の信号フロー図である。
[Outline of LED control]
First, with reference to FIG. 41, an outline of a control method for driving (turning on/off) an LED provided in the pachinko gaming machine 1 will be described. Note that FIG. 41 is a signal flow diagram when the LED is driven (turned on/off).

LEDの駆動(点灯/消灯)時には、まず、副制御回路200内のホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が出力される。なお、本実施形態では、ホスト制御回路210の演出制御処理(後述の図77に示す副制御メイン処理)は、所定のFPS周期(例えば、約16.7msec、約33.3msec等)で行われるので、音声・LED制御回路220へのランプリクエストの送信処理も所定のFPS周期で行われる。 When driving (turning on/off) the LED, first, a lamp request (LED control request) is output from the host control circuit 210 in the sub control circuit 200 to the voice/LED control circuit 220. In this embodiment, the effect control process of the host control circuit 210 (sub-control main process shown in FIG. 77 described later) is performed in a predetermined FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.). Therefore, the transmission process of the lamp request to the voice/LED control circuit 220 is also performed in a predetermined FPS cycle.

次いで、音声・LED制御回路220にランプリクエストが入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、LEDの点灯パターン(LEDアニメーション)を設定するためのLEDデータ(駆動データ)をランプ群18内の各LEDドライバ280(発光駆動手段、演出駆動手段)に送信する。この際、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信は、SPIの通信方式で行われる。また、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理は、約4msec周期で行われる。 Next, when a lamp request is input to the voice/LED control circuit 220, the voice/LED control circuit 220 sets the LED data (drive data) for setting the lighting pattern (LED animation) of the LED based on the lamp request. ) Is transmitted to each LED driver 280 (light emission drive means, effect drive means) in the lamp group 18. At this time, the LED data is transmitted from the voice/LED control circuit 220 to the LED driver 280 by the SPI communication method. Further, the process of transmitting the LED data from the voice/LED control circuit 220 to the LED driver 280 is performed in a cycle of about 4 msec.

そして、LEDドライバ280は、受信したLEDデータに基づいて、接続されているLED281(発光手段)を所定のパターンで点灯/消灯する。これによりLEDアニメーションによる演出動作が実行される。 Then, the LED driver 280 turns on/off the connected LED 281 (light emitting means) in a predetermined pattern based on the received LED data. As a result, the production operation by the LED animation is executed.

なお、LEDデータに基づく発光態様は、LEDドライバ280からLED281に送信される、発光態様を制御可能なLEDデータに基づいて生成された信号(制御信号)より制御される。具体的には、LEDドライバ280からLED281に送信される信号の電気的な波形パラメータ(電圧値、電流値、パルス幅のデューティー比等)により、LED281の点灯、消灯、点滅、輝度等の発光態様が制御される。 The light emission mode based on the LED data is controlled by a signal (control signal) generated from the LED data which is transmitted from the LED driver 280 to the LED 281 and is capable of controlling the light emission mode. Specifically, according to the electrical waveform parameters (voltage value, current value, duty ratio of pulse width, etc.) of the signal transmitted from the LED driver 280 to the LED 281, the LED 281 emits light such as lighting, extinguishing, blinking, and brightness. Is controlled.

また、本実施形態では、LED281を駆動するための「駆動データに基づく制御信号」として、LEDデータに基づいて生成された信号を用いる例を説明したが、本発明はこれに限定されない。LED281を駆動する際の「駆動データに基づく制御信号」としては、LEDデータ(駆動データ)の転送態様や、LEDデータに基づいて生成されるデータであってもよい。なお、ここでいう「LEDデータに基づいて生成されるデータ」とは、信号、コマンド、電圧変化を含み、この場合には、LEDデータを受信した制御手段が、他の制御手段に対して駆動データ又は駆動データに基づく制御信号を送信する態様となる。 Further, in the present embodiment, an example in which a signal generated based on LED data is used as the “control signal based on drive data” for driving the LED 281, has been described, but the present invention is not limited to this. The "control signal based on drive data" when driving the LED 281 may be a transfer mode of LED data (drive data) or data generated based on the LED data. The "data generated based on the LED data" includes a signal, a command, and a voltage change. In this case, the control means that receives the LED data drives the other control means. This is a mode in which a control signal based on data or drive data is transmitted.

[音声・LED制御回路及びLED間の接続構成]
次に、図42を参照しながら、音声・LED制御回路220及び各LED281間の接続構成について説明する。なお、図42は、音声・LED制御回路220及びLED281間の概略接続構成図である。
[Connection structure between voice/LED control circuit and LED]
Next, the connection configuration between the sound/LED control circuit 220 and each LED 281 will be described with reference to FIG. Note that FIG. 42 is a schematic connection configuration diagram between the sound/LED control circuit 220 and the LED 281.

本実施形態では、音声・LED制御回路220は、図42に示すように、LEDデータの出力系統(SPIチャンネル)として、物理系統0(SPIチャンネル0)と物理系統1(SPIチャンネル1)とを使用する。各物理系統には、複数のLEDドライバ(デバイス)280がSPIバスを介して並列に接続される。図42に示す例では、16個のLEDドライバ280(デバイス0〜デバイス15)が各物理系統に並列接続される。 In the present embodiment, as shown in FIG. 42, the audio/LED control circuit 220 includes a physical system 0 (SPI channel 0) and a physical system 1 (SPI channel 1) as the LED data output system (SPI channel). use. A plurality of LED drivers (devices) 280 are connected to each physical system in parallel via an SPI bus. In the example shown in FIG. 42, 16 LED drivers 280 (device 0 to device 15) are connected in parallel to each physical system.

そして、各LEDドライバ280には、LEDデータがセットされる複数の出力ポート(以下、単に「ポート」という)が設けられ、各ポート(接続部)に1つのLED281が接続される。すなわち、本実施形態では、LED281は、スタティック制御されるLED281である。なお、本明細書では、スタティック制御されるLED281をスタティックLED281と称する。 Then, each LED driver 280 is provided with a plurality of output ports (hereinafter simply referred to as “ports”) to which LED data is set, and one LED 281 is connected to each port (connection portion). That is, in the present embodiment, the LED 281 is the statically controlled LED 281. In this specification, the statically controlled LED 281 is referred to as a static LED 281.

また、図42に示す例では、各LEDドライバ280(各デバイス)に、16個のポート(ポート0〜ポート15)が設けられる。すなわち、各LEDドライバ280(各デバイス)には16個のLED281が接続される。なお、本実施形態では、各LEDドライバ280には16個のLED281が接続されているが、本発明はこれに限定されず、LEDドライバ280(デバイス)の機能及び仕様に応じて、各LEDドライバ280に、8個、32個、64個等のLED281が接続されるようにしてもよい。 Further, in the example shown in FIG. 42, each LED driver 280 (each device) is provided with 16 ports (port 0 to port 15). That is, 16 LEDs 281 are connected to each LED driver 280 (each device). Although 16 LEDs 281 are connected to each LED driver 280 in the present embodiment, the present invention is not limited to this, and each LED driver 280 (device) may be connected to each LED driver 280 according to the function and specifications of the LED driver 280. The LEDs 281 such as 8, 32, and 64 may be connected to the 280.

図42に示す構成のパチンコ遊技機1では、起動時に、音声・LED制御回路220は、LED281の接続構成に関する各種パラメータをSPIチャンネル毎に設定する。具体的には、音声・LED制御回路220は、起動時に、各SPIにおける使用デバイス数(各SPIチャンネルに接続されているLEDドライバ280の数)、LED281の開始ポート、LED281の終了ポート及びLEDドライバ280の開始アドレスを設定する。例えば、図42に示す例では、SPIの使用デバイス数に「16」、開始ポートに「0」、終了ポートに「15」及び開始アドレスに「0」が、それぞれセットされる。なお、LEDドライバ280の開始アドレスは、SPIチャンネル毎に適宜設定されるので、「0」に限定されない。 In the pachinko gaming machine 1 having the configuration shown in FIG. 42, the voice/LED control circuit 220 sets various parameters regarding the connection configuration of the LED 281 for each SPI channel at the time of startup. Specifically, the voice/LED control circuit 220, when activated, has the number of devices used in each SPI (the number of LED drivers 280 connected to each SPI channel), the start port of the LED 281, the end port of the LED 281, and the LED driver. Set the starting address of 280. For example, in the example shown in FIG. 42, "16" is set to the number of devices used by SPI, "0" is set to the start port, "15" is set to the end port, and "0" is set to the start address. The start address of the LED driver 280 is appropriately set for each SPI channel, and is not limited to "0".

LED281の接続構成に関する各種パラメータを上述のようにセットすると、例えば、図42中のSPIチャンネル0に接続されたデバイス15(LEDドライバ)のポート15に接続されたLED281のアドレスは、SPI番号=0、デバイス番号=15及びポート番号=15で指定(設定)することができる。 When various parameters related to the connection configuration of the LED 281 are set as described above, for example, the address of the LED 281 connected to the port 15 of the device 15 (LED driver) connected to the SPI channel 0 in FIG. 42 is SPI number=0. , Device number=15 and port number=15 can be specified (set).

ここで、図43を参照しながら、音声・LED制御回路220及びLEDドライバ280間の接続構成をより詳細に説明する。なお、図43は、音声・LED制御回路220及びLEDドライバ280間の接続構成図である。 Here, the connection configuration between the audio/LED control circuit 220 and the LED driver 280 will be described in more detail with reference to FIG. Note that FIG. 43 is a connection configuration diagram between the sound/LED control circuit 220 and the LED driver 280.

音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバス(信号配線手段)により接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線(タイミング信号線)と、シリアル・データ(SDO、SDI)の信号配線(データ信号線)とが別配線で設けられる。そして、音声・LED制御回路220(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路220のシリアル・クロック信号(タイミング信号)の出力端子(SCL_P*,SCL_N*:「*」は1又は2)は、各LEDドライバ280(スレーブ)のシリアル・クロック信号の入力端子(SCL_P,SCL_N)に接続される。また、音声・LED制御回路220のシリアル・データ(駆動データを含む送信データ)の出力端子(SDO_P*,SDO_N*)は、各LEDドライバ280のシリアル・データの入力端子(SDI_P,SDI_N)に接続される。 Since the audio/LED control circuit 220 and the LED driver 280 are connected by the SPI bus (signal wiring means) as described above, in each physical system (SPI channel), the serial clock (SCL) signal wiring ( The timing signal line) and the signal wiring (data signal line) for serial data (SDO, SDI) are provided as separate wirings. Then, in each physical system (SPI channel) of the audio/LED control circuit 220 (master), the output terminals (SCL_P*, SCL_N*: “*”) of the serial clock signal (timing signal) of the audio/LED control circuit 220 are 1 or 2) is connected to the input terminals (SCL_P, SCL_N) of the serial clock signal of each LED driver 280 (slave). Further, the output terminals (SDO_P*, SDO_N*) of the audio/LED control circuit 220 for serial data (transmission data including drive data) are connected to the serial data input terminals (SDI_P, SDI_N) of each LED driver 280. To be done.

本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、基本的には、音声・LED制御回路220(マスタ)がデータを送信し続け、各LEDドライバ280(スレーブ)は、送信されたデータを一方的に受信する。なお、この際、各LEDドライバ280は、シリアル・データの立ち上がりエッジを検出して、内部のシフトレジスタへのシリアル・データの入力を開始する。 In the present embodiment, basically, between the audio/LED control circuit 220 and the LED driver 280, the audio/LED control circuit 220 (master) continues to transmit data, and each LED driver 280 (slave) transmits. Received data unilaterally. At this time, each LED driver 280 detects the rising edge of the serial data and starts the input of the serial data to the internal shift register.

[シリアル・データの構成]
ここで、図44に、音声・LED制御回路220からLEDドライバ280に送信されるシリアル・データの構成(フォーマット)を示す。
[Structure of serial data]
Here, FIG. 44 shows the configuration (format) of serial data transmitted from the audio/LED control circuit 220 to the LED driver 280.

本実施形態では、図44に示すように、シリアル・データの先頭に、16ビット以上の領域に連続して「1」(特定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知すると、LEDドライバ280の状態は、シリアル・データの入力待機状態になる。 In the present embodiment, as shown in FIG. 44, “1” (specific data) is continuously stored in an area of 16 bits or more at the head of serial data. Therefore, when the LED driver 280 detects and receives "1" 16 times or more continuously, the state of the LED driver 280 is in the serial data input standby state.

シリアル・データ内の16ビット以上の「1」の格納領域(第1データ部)の後には、デバイスアドレス(LEDドライバ280のアドレス)の格納領域及びレジスタアドレスの格納領域がこの順で配置される。なお、デバイスアドレス(出力先情報)の格納領域(第2データ部)及びレジスタアドレスの格納領域は、それぞれ8ビット(1バイト)の領域で構成される。 After the storage area (first data portion) of 16 bits or more in the serial data, the storage area of the device address (address of the LED driver 280) and the storage area of the register address are arranged in this order. .. The device address (output destination information) storage area (second data portion) and the register address storage area are each formed of an 8-bit (1 byte) area.

本実施形態では、図44に示すように、デバイスアドレスの先頭ビットの格納領域には「0」(所定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知した後、「0」を受信検知すると、LEDドライバ280の状態はデバイスアドレスに対応する信号(出力先指定信号)の待ち受け状態となる。 In the present embodiment, as shown in FIG. 44, “0” (predetermined data) is stored in the storage area of the first bit of the device address. Therefore, when the LED driver 280 detects "0" after receiving "1" 16 times or more continuously, the state of the LED driver 280 indicates that the signal corresponding to the device address (output destination designation signal) is detected. It will be in a standby state.

また、シリアル・データ内のレジスタアドレスの格納領域の後には、LEDデータの格納領域(第3データ部)が配置され、シリアル・データの最後尾の格納領域には、シリアル・データの送信終了を示す「0FFH」(FF)が配置される。この「0FFH」は、8ビット(1バイト)の格納領域で構成され、各ビット領域には、「1」が格納される。 In addition, the LED data storage area (third data section) is arranged after the register address storage area in the serial data, and the end of the serial data transmission is stored in the last storage area of the serial data. “0FFH” (FF) shown is arranged. This "0FFH" is composed of a storage area of 8 bits (1 byte), and "1" is stored in each bit area.

[LEDドライバの構成及び動作概要]
次に、図45を参照しながら、LEDドライバ280の内部構成の一例を説明する。なお、図45は、LEDドライバ280の概略内部構成図である。
[Overview of LED driver configuration and operation]
Next, an example of the internal configuration of the LED driver 280 will be described with reference to FIG. Note that FIG. 45 is a schematic internal configuration diagram of the LED driver 280.

LEDドライバ280は、図45に示すように、デジタルコントロール部280aと、I/O部280bと、ISET部280cと、端子群280dと、ポート群280eとを有する。 As shown in FIG. 45, the LED driver 280 has a digital control unit 280a, an I/O unit 280b, an ISET unit 280c, a terminal group 280d, and a port group 280e.

デジタルコントロール部280aは、端子群280d及びI/O部280bを介して受信した信号に基づいて、自身のLEDドライバ280に接続されたLED281に駆動信号(点灯/消灯信号)を出力する。 The digital control unit 280a outputs a drive signal (lighting/extinguishing signal) to the LED 281 connected to its own LED driver 280 based on the signal received via the terminal group 280d and the I/O unit 280b.

ISET部280cは、LED281に過大電流が流れることを防止するために設けられた機能部である。ISET部280cは、過大電流を検知した場合にLEDドライバ280の動作を強制的に停止する(消灯する)。 The ISET unit 280c is a functional unit provided to prevent an excessive current from flowing through the LED 281. The ISET unit 280c forcibly stops (turns off) the operation of the LED driver 280 when an excessive current is detected.

端子群280dは、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)、シリアル・データの出力端子(SDO)、信号形式選択端子(IFMODE)、出力イネーブル端子(OE)、複数のデバイスアドレス選択端子(DA0〜DA5)、及び、エラーフラグ出力端子(XERR)を含む。なお、図45では、説明を簡略化するため、図43に示すシリアル・クロック信号の2つの入力端子「SCL_P」,「SCL_N」を一つの入力端子「SCL」で示し、図43に示すシリアル・データの2つの入力端子「SDI_P」,「SDI_N」を一つの入力端子「SDI」で示す。 The terminal group 280d includes a serial clock signal input terminal (SCL), a serial data input terminal (SDI), a serial data output terminal (SDO), a signal format selection terminal (IFMODE), and an output enable terminal (OE). , A plurality of device address selection terminals (DA0 to DA5) and an error flag output terminal (XERR). Note that in FIG. 45, in order to simplify the description, the two input terminals “SCL_P” and “SCL_N” of the serial clock signal shown in FIG. 43 are shown by one input terminal “SCL”, and the serial clock shown in FIG. Two input terminals "SDI_P" and "SDI_N" for data are shown by one input terminal "SDI".

本実施形態では、LEDドライバ280は、SPI対応のドライバであるので、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)及びシリアル・データの出力端子(SDO)にそれぞれ接続された3本の通信配線により外部と通信することができる。この際、LEDドライバ280(スレーブ)は、マスタ(音声・LED制御回路220)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。 In this embodiment, since the LED driver 280 is a SPI-compatible driver, it is connected to the serial clock signal input terminal (SCL), the serial data input terminal (SDI), and the serial data output terminal (SDO), respectively. It is possible to communicate with the outside through the three connected communication wires. At this time, the LED driver 280 (slave) controls input/output of serial data based on the serial clock signal input from the master (voice/LED control circuit 220).

なお、本実施形態で、上述のように、音声・LED制御回路220及びLEDドライバ280間では、シリアル・データが音声・LED制御回路220からLEDドライバ280に一方的に送信される構成である。それゆえ、本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、シリアル・データを送受信する際には、3本の通信配線のうち、LEDドライバ280のシリアル・クロック信号の入力端子(SCL)及びシリアル・データの入力端子(SDI)に接続された通信配線が使用される。 In the present embodiment, as described above, serial data is unilaterally transmitted from the voice/LED control circuit 220 to the LED driver 280 between the voice/LED control circuit 220 and the LED driver 280. Therefore, in the present embodiment, when transmitting/receiving serial data between the audio/LED control circuit 220 and the LED driver 280, the serial clock signal input terminal of the LED driver 280 among the three communication wirings is used. Communication wiring connected to (SCL) and the serial data input terminal (SDI) is used.

ここで、図46に、LEDドライバ280に1ビットのデータが各入力端子(SDI_P、SDI_N、SCL_P、SCL_N)に入力された際の動作概要を示す。 Here, FIG. 46 shows an outline of operation when 1-bit data is input to each input terminal (SDI_P, SDI_N, SCL_P, SCL_N) in the LED driver 280.

本実施形態において、LEDドライバ280の入力端子SDI_Pに「0」が入力され、且つ、入力端子SDI_Nに「1」が入力された場合には、図46に示すように、LEDドライバ280の内部のデジタル回路(例えば、後述のデジタルコントロール部280a等)に「0」が入力される。LEDドライバ280の入力端子SDI_Pに「1」が入力され、且つ、入力端子SDI_Nに「0」が入力された場合には、LEDドライバ280の内部のデジタル回路に「1」が入力される。また、LEDドライバ280の入力端子SDI_P及び入力端子SDI_Nに入力される1ビットのデータが互い同じである場合(両入力端子に「0」又は「1」が入力された場合)には、LEDドライバ280の内部のデジタル回路において、前回の入力値が維持される。 In the present embodiment, when “0” is input to the input terminal SDI_P of the LED driver 280 and “1” is input to the input terminal SDI_N, as shown in FIG. “0” is input to a digital circuit (for example, a digital control unit 280a described later). When “1” is input to the input terminal SDI_P of the LED driver 280 and “0” is input to the input terminal SDI_N, “1” is input to the internal digital circuit of the LED driver 280. When the 1-bit data input to the input terminal SDI_P and the input terminal SDI_N of the LED driver 280 is the same as each other (when “0” or “1” is input to both input terminals), the LED driver The previous input value is maintained in the digital circuit inside 280.

なお、図46に示すように、LEDドライバ280の入力端子SCL_P及び入力端子SCL_Nのそれぞれに入力される1ビットのデータの組み合わせと、内部のデジタル回路に入力される入力値との関係も、上述した入力端子SDI_P及び入力端子SDI_Nのそれと同様である。 Note that, as shown in FIG. 46, the relationship between the combination of 1-bit data input to each of the input terminal SCL_P and the input terminal SCL_N of the LED driver 280 and the input value input to the internal digital circuit is also as described above. The input terminals SDI_P and SDI_N are the same as those of the input terminals SDI_P and SDI_N.

信号形式選択端子(IFMODE)では、SDI、SCLにおける論理演算手法が異なる差動インターフェイス及びシングルエンドモード時のインターフェイスの中から所定のインターフェイスが選択可能である。出力イネーブル端子(OE)は、外部端子による全LED281の点灯/非点灯を可能にする端子である。具体的には、出力イネーブル端子(OE)の信号レベルをハイレベルにすることにより、LEDドライバ280の出力をオンすることができ、出力イネーブル端子(OE)の信号レベルをローレベルにすることにより、LEDドライバ280の出力をオフすることができる。 At the signal format selection terminal (IFMODE), a predetermined interface can be selected from the differential interface and the interface in the single end mode which are different in the logical operation method in SDI and SCL. The output enable terminal (OE) is a terminal that enables lighting/non-lighting of all the LEDs 281 by an external terminal. Specifically, by setting the signal level of the output enable terminal (OE) to the high level, the output of the LED driver 280 can be turned on, and by setting the signal level of the output enable terminal (OE) to the low level. The output of the LED driver 280 can be turned off.

複数のデバイスアドレス選択端子(DA0〜DA5)には、LEDドライバ280のデバイスアドレスが設定される。そして、LEDドライバ280内のシフトレジスタにシリアル・データを読み込む際には、シリアル・データの出力先が指定するデバイスアドレス(音声・LED制御回路220から入力されたデバイスアドレスの情報)が、複数のデバイスアドレス選択端子(DA0〜DA5)に設定されたアドレスと一致した場合に、シリアル・データが読み込まれる。なお、このデバイスアドレスの判定処理は、デジタルコントロール部280aで行われる。 The device address of the LED driver 280 is set to the plurality of device address selection terminals (DA0 to DA5). When the serial data is read into the shift register in the LED driver 280, a plurality of device addresses (device address information input from the audio/LED control circuit 220) designated by the output destination of the serial data are stored. The serial data is read when it matches the address set in the device address selection terminals (DA0 to DA5). The device address determination processing is performed by the digital control unit 280a.

ここで、図47に、LEDドライバ280のアドレス設定モードの概要をまとめた表を示す。 Here, FIG. 47 shows a table summarizing the address setting modes of the LED driver 280.

本実施形態では、LEDドライバ280のアドレス設定モードとして、デバイス制御モード及びバス制御モードの2種類のモードが設けられている。なお、バス制御モードは、複数のデバイスアドレス選択端子(DA0〜DA5)に設定されたデータ(デバイスアドレス)に関係なく、シリアル・データを読み込むモードである。 In this embodiment, as the address setting mode of the LED driver 280, two types of modes, that is, a device control mode and a bus control mode, are provided. The bus control mode is a mode in which serial data is read regardless of the data (device address) set in the plurality of device address selection terminals (DA0 to DA5).

デバイス制御モードにより、LEDドライバ280のデバイスアドレスを設定する場合には、図47中の「Bit0」〜「Bit5」に規定されたデータ「a0」〜「a5」がそれぞれデバイスアドレス選択端子(DA0)〜デバイスアドレス選択端子(DA5)にセットされる。なお、図47中の「Bit0」〜「Bit5」に規定されたデータ「a0」〜「a5」は、LEDドライバ280のデバイスアドレスに応じて変化する。また、図47中の「Bit6」に規定されたデータから、現在設定されているアドレス設定モードがバス制御モード及びデバイス制御モードのいずれであるかを判別することができる。 When the device address of the LED driver 280 is set in the device control mode, the data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 47 are respectively device address selection terminals (DA0). ~ Set to device address selection terminal (DA5). The data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 47 changes according to the device address of the LED driver 280. Further, it is possible to determine whether the currently set address setting mode is the bus control mode or the device control mode from the data defined in “Bit6” in FIG. 47.

また、エラーフラグ出力端子(XERR)は、異常検知時にエラーフラグ値「1」が出力される端子である。エラーフラグ出力端子(XERR)からのエラーフラグの出力動作は、異常検知期間のみで行われ、エラーフラグ値「1」が出力された場合には、LEDドライバ280は自動復帰する。 The error flag output terminal (XERR) is a terminal to which the error flag value “1” is output when an abnormality is detected. The output operation of the error flag from the error flag output terminal (XERR) is performed only during the abnormality detection period, and when the error flag value “1” is output, the LED driver 280 automatically returns.

なお、エラーフラグ出力端子(XERR)から出力されたエラーフラグ値「1」はレジスタに格納される。また、エラーフラグ出力端子(XERR)からエラーフラグ値「1」が出力されている間、LEDドライバ280のレジスタはラッチされる(状態を保持する)。そして、レジスタがリード可能になると、エラーが解除され、エラーフラグ出力端子(XERR)から「0」がレジスタに出力される。 The error flag value “1” output from the error flag output terminal (XERR) is stored in the register. Further, while the error flag value “1” is output from the error flag output terminal (XERR), the register of the LED driver 280 is latched (holds the state). Then, when the register becomes readable, the error is released and “0” is output to the register from the error flag output terminal (XERR).

ポート群280eは、複数のポート(図45に示す例では48個)で構成され、各ポートには1つのLED281が接続される。また、図45中のポート「OUTR*」(「*」は0〜15)には、赤色成分のLED281が接続され、ポート「OUTG*」には、緑色成分のLED281が接続され、ポート「OUTB*」には、青色成分のLED281が接続される。 The port group 280e includes a plurality of ports (48 in the example shown in FIG. 45), and one LED 281 is connected to each port. Also, the red component LED 281 is connected to the port “OUTR*” (“*” is 0 to 15) in FIG. 45, the green component LED 281 is connected to the port “OUTG*”, and the port “OUTB A blue component LED 281 is connected to “*”.

本実施形態では、互いに隣り合うポート「OUTR*」、「OUTG*」及び「OUTB*」にそれぞれ接続された赤色成分のLED281、緑色成分のLED281及び青色成分のLED281により一つの色を発光させる構成にする。なお、本発明は、これに限定されず、LEDドライバ280のポートに接続されるLEDの種別として、3原色の各色成分のLED281を用いて一つの色を発光するようなLED種別以外にも、単色発光専用のLEDを別途、設けてもよい。 In this embodiment, one color is emitted by the red component LED 281, the green component LED 281, and the blue component LED 281 connected to the adjacent ports “OUTR*”, “OUTG*”, and “OUTB*”, respectively. To It should be noted that the present invention is not limited to this, and as the type of the LED connected to the port of the LED driver 280, other than the LED type that emits one color by using the LED 281 of each color component of the three primary colors, An LED dedicated to monochromatic light emission may be separately provided.

ここで、図48に、LED281が接続される物理系統(SPIチャンネル)と、LEDドライバ280のデバイスアドレスと、LEDドライバ280の出力端子との関係をまとめた表を示す。なお、図48に示す例は、物理系統として、2つの物理系統(物理系統0及び物理系統1)を用い、各物理系統に接続されたLEDドライバ280の個数を16個とし、各LEDドライバ280に接続されたLED281の個数を48個とした場合の構成例である。 Here, FIG. 48 shows a table summarizing the relationship between the physical system (SPI channel) to which the LED 281 is connected, the device address of the LED driver 280, and the output terminal of the LED driver 280. In the example shown in FIG. 48, two physical systems (physical system 0 and physical system 1) are used as the physical system, the number of LED drivers 280 connected to each physical system is 16, and each LED driver 280 is used. This is a configuration example when the number of LEDs 281 connected to is 48.

[LEDデータ]
次に、図49を参照しながら、音声・LED制御回路220からLEDドライバ280(LED281)に出力されるLEDデータ(ポート毎にセットされるLEDデータ)の構成について説明する。なお、図49は、LEDデータのフォーマット(データ型)を示す図である。
[LED data]
Next, the configuration of the LED data (LED data set for each port) output from the audio/LED control circuit 220 to the LED driver 280 (LED 281) will be described with reference to FIG. 49. Note that FIG. 49 is a diagram showing a format (data type) of LED data.

LEDデータは、再生時間(点灯時間)、赤色成分の輝度データ(発光データ)、緑色成分の輝度データ及び青色成分の輝度データを含み、ポート毎にセットされる。なお、LEDデータは、CGROM206に格納される。また、再生時間のデータ長(バイト数)は2バイトであり、各色成分の輝度データのデータ長は1バイトである。 The LED data includes reproduction time (lighting time), red component brightness data (light emission data), green component brightness data, and blue component brightness data, and is set for each port. The LED data is stored in the CGROM 206. The data length (the number of bytes) of the reproduction time is 2 bytes, and the data length of the luminance data of each color component is 1 byte.

なお、図49中に示す例では、LEDデータに、1バイトの「アライメント」と称するデータ領域も設けられるが、これは、LEDデータのデータ長(バイト数)を偶数バイトにするために設けられた調整領域である。 In the example shown in FIG. 49, the LED data is also provided with a 1-byte data area called “alignment”, which is provided to make the data length (the number of bytes) of the LED data an even number of bytes. It is the adjustment area.

再生時間(点灯時間)の欄に規定される値は、時間の値ではなく、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理の周期(約4msec)、すなわち、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期を「1」としたときの値である。例えば、再生時間(点灯時間)に「12」がセットされている場合には、LEDの実際の点灯時間は約48msec(約4msec×12)となる。また、LEDデータ内の再生時間(点灯時間)に「0」がセットされている場合には、LEDデータの出力終了(所定のLEDアニメーションの終了)を意味し、該LEDデータが対応するLED281に出力されると、一連のLEDアニメーションによる演出動作が終了する。 The value defined in the playback time (lighting time) column is not the time value, but the cycle of LED data transmission processing from the audio/LED control circuit 220 to the LED driver 280 (about 4 msec), that is, the audio/LED. It is a value when the cycle of the interrupt processing for the LED driver 280 of the control circuit 220 is "1". For example, when the reproduction time (lighting time) is set to “12”, the actual lighting time of the LED is about 48 msec (about 4 msec×12). Also, when "0" is set to the reproduction time (lighting time) in the LED data, it means that the output of the LED data is completed (the end of the predetermined LED animation), and the LED data corresponds to the corresponding LED 281. When output, the production operation by a series of LED animations ends.

なお、LEDデータ内における再生時間(点灯時間)の規定手法は、図49に示す例に限定されず、再生時間(点灯時間)の時間値を規定してもよい。この場合にも、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期(約4msec)の整数倍の値がLEDデータ内に規定される。なお、計算不具合等により、LEDデータ内の再生時間(点灯時間)の欄に、割込処理の周期(約4msec)の整数倍以外の値が規定された場合には、周期(約4msec)の整数倍の値を超えた分が切り捨てられる。例えば、割込処理の周期が4msecであり、再生時間(点灯時間)の欄に47msecが規定された場合には、再生時間(点灯時間)の欄の値が44msecに書き換えられる。 The method of defining the reproduction time (lighting time) in the LED data is not limited to the example shown in FIG. 49, and the time value of the reproduction time (lighting time) may be specified. In this case as well, a value that is an integral multiple of the interrupt processing cycle (about 4 msec) for the LED driver 280 of the voice/LED control circuit 220 is defined in the LED data. If a value other than an integer multiple of the interrupt processing cycle (about 4 msec) is specified in the reproduction time (lighting time) column in the LED data due to a calculation error, etc., the cycle (about 4 msec) The value exceeding the integer multiple is truncated. For example, when the interrupt processing cycle is 4 msec and 47 msec is specified in the reproduction time (lighting time) column, the value in the reproduction time (lighting time) column is rewritten to 44 msec.

各色成分の輝度データには、「0」(消灯)〜「255」の範囲内の整数値がセットされる。なお、本実施形態のように、LEDデータに、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データを含ませることにより、赤色LED、青色LED及び緑色LEDの3つでフルカラー発光させる場合だけでなく、赤色LED、青色LED及び緑色LEDのそれぞれを単色LEDとして使用する場合にも対応することができる。 An integer value within the range of "0" (extinguished) to "255" is set to the luminance data of each color component. As in the present embodiment, the LED data includes red component luminance data, green component luminance data, and blue component luminance data, so that three LEDs, a red LED, a blue LED, and a green LED, emit full-color light. Not only the case where it is made to correspond, but also when using each of a red LED, a blue LED, and a green LED as a monochromatic LED, it can respond.

また、輝度データ「244」及び「255」はそれぞれ16進数(HEX)で「0xFF」及び「0xFE」である。赤色、緑色、青色成分の各輝度データが「0xFE」であるときには、LED281は白色点灯する。赤色、緑色、青色成分の各輝度データが「0xFF」であるときには、該輝度データは「透明定義」の輝度データであり、「透明定義」の点灯態様は、後述のLEDデータの生成(合成)手法において説明する。また、赤色、緑色、青色成分の各輝度データが「0」であるときには、LED281は消灯するので、これらの輝度データを「消灯データ」と称する。 The luminance data “244” and “255” are hexadecimal (HEX) numbers “0xFF” and “0xFE”, respectively. When the brightness data of each of the red, green, and blue components is "0xFE", the LED 281 lights up in white. When the brightness data of each of the red, green, and blue components is “0xFF”, the brightness data is the brightness data of “transparency definition”, and the lighting mode of “transparency definition” is the generation (combination) of LED data described later. The method will be described. Further, when the brightness data of each of the red, green, and blue components is “0”, the LED 281 is turned off, so these brightness data are referred to as “light off data”.

ここで、図50を参照しながら、スタティックLEDに対するLEDデータの出力制御処理の一例を説明する。なお、図50に示す例では、一つのLEDドライバ280に赤色LED、青色LED及び緑色LEDがそれぞれ1個ずつ接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色の輝度データ、緑色の輝度データ及び青色の輝度データのそれぞれを「0xFE」とする例を説明する。なお、このLEDデータでは、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。 Here, an example of the output control process of the LED data for the static LED will be described with reference to FIG. In the example shown in FIG. 50, one red driver, one blue LED, and one green LED are connected to one LED driver 280. In this example, the reproduction time (lighting time) in the LED data is set to "12" (about 48 msec), and each of the red brightness data, the green brightness data, and the blue brightness data is set to "0xFE". Will be explained. In addition, in this LED data, white lighting is performed by three LEDs of a red LED, a blue LED, and a green LED.

上述したLEDデータがLEDドライバ280に入力されると、LEDドライバ280は、後述の制御部位の情報(各ポートのポート情報)を参照して、LEDデータの中から接続されたLED281の種別に対応する輝度データを参照し、該輝度データに対応する駆動信号をLED281に出力する。それゆえ、図50に示す例では、ポート0に接続された赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、この際、ポート1に接続された青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、この際、ポート2に接続された緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。 When the above-mentioned LED data is input to the LED driver 280, the LED driver 280 refers to the information of the control portion (port information of each port) described later and corresponds to the type of the connected LED 281 from the LED data. The brightness data is referred to and the drive signal corresponding to the brightness data is output to the LED 281. Therefore, in the example shown in FIG. 50, only the red luminance data “0xFE” in the LED data is output to the red LED connected to the port 0, and the red LED corresponds to the red luminance data “0xFE”. The light is turned on for about 48 msec. Further, at this time, only the blue luminance data “0xFE” in the LED data is output to the blue LED connected to the port 1, and the blue LED has a luminance corresponding to the blue luminance data “0xFE” for about 48 msec. Lights for a while. Furthermore, at this time, only the green brightness data “0xFE” in the LED data is output to the green LED connected to the port 2, and the green LED has a brightness corresponding to the green brightness data “0xFE” for about 48 msec. Lights for a while.

なお、図50に示す例において、消灯動作を行う場合には、各色の輝度データに「0」がセットされる。 Note that, in the example shown in FIG. 50, when the extinguishing operation is performed, "0" is set to the luminance data of each color.

上述のように、本実施形態では、LEDドライバ280に対して出力されるLEDデータは、各色(赤、青、緑)成分の輝度値を少なくとも含み、発光態様を特定可能なデータ形態を有する。そして、LEDドライバ280からそれに接続された複数のLED281にLEDデータが出力されると、各LED281には、LEDデータ内の自身の発光色に対応する色成分の輝度データが出力される(各LED281において、LEDデータ内の対応する色成分の輝度データのみが参照される)。 As described above, in this embodiment, the LED data output to the LED driver 280 includes at least the luminance value of each color (red, blue, green) component, and has a data form capable of specifying the light emission mode. Then, when the LED data is output from the LED driver 280 to the plurality of LEDs 281 connected to the LED driver 280, the brightness data of the color component corresponding to the emitted color of the LED data itself is output to each LED 281 (each LED 281). In, only the luminance data of the corresponding color component in the LED data is referenced).

このような構成のLEDデータを用いて、一つのLEDドライバ280により複数のLED281を発光制御した場合、複数のLEDが互いに異なる発光色のLED281であっても、各LED281の輝度値(データ)を把握することが容易になるので、複数のLED281による発光色の合成処理が容易になる。また、この際の発光色の合成にかかる処理を、LEDデータがセットされたLEDドライバ280により実行することも可能になるので、複雑なLED発光制御も容易に実行可能となり、LED281を用いたより高度な演出制御(LEDアニメーション制御)を容易に実行することができる。 When light emission control of a plurality of LEDs 281 is performed by one LED driver 280 using the LED data having such a configuration, even if the plurality of LEDs are LEDs 281 having different emission colors, the brightness value (data) of each LED 281 is calculated. Since it is easy to grasp the information, the process of combining the emission colors by the plurality of LEDs 281 becomes easy. Further, since the process related to the combination of the emission colors at this time can be executed by the LED driver 280 in which the LED data is set, the complicated LED emission control can be easily executed, and it is possible to perform the process more highly than that using the LED 281. It is possible to easily perform various production control (LED animation control).

また、本実施形態では、LEDドライバ280に対して出力されるLEDデータの構成は、LEDドライバ280に接続されたLED281の種別に関係なく同じである。それゆえ、所定のLEDドライバ280における発光態様(発光色)と同じ発光態様を行う他のLEDドライバ280に対して、所定のLEDドライバ280で用いるLEDデータを他のLEDドライバ280でも用いる(LEDデータを共通化する)ことができる。この場合、LEDデータを共通化することができるとともに、LED281の点灯動作に関する処理も共通化することができる。 Further, in the present embodiment, the configuration of the LED data output to the LED driver 280 is the same regardless of the type of the LED 281 connected to the LED driver 280. Therefore, the LED data used in the predetermined LED driver 280 is also used in the other LED driver 280 (LED data is used for the other LED driver 280 that performs the same light emission mode (light emission color) as the predetermined LED driver 280). Can be shared). In this case, the LED data can be made common, and the processing regarding the lighting operation of the LED 281 can be made common.

このようなLEDデータ及び点灯動作処理の共通化という効果は、1つのLEDドライバ280に接続された赤色LED、緑色LED及び青色LEDを用いてフルカラー点灯を行う場合、すなわち、各色の発光配分が重要なパラメータとなるLED発光制御を実行する場合において、特に顕著になる。それゆえ、本実施形態では、フルカラーLEDの発光制御もまた容易に実行することができる。 The effect of standardizing the LED data and the lighting operation process is to perform full-color lighting by using the red LED, the green LED, and the blue LED connected to one LED driver 280, that is, the light emission distribution of each color is important. It becomes particularly remarkable when the LED light emission control with various parameters is executed. Therefore, in this embodiment, the emission control of the full-color LED can also be easily executed.

なお、本明細書でいう、「LEDデータ(駆動データ)の形式」は、上述した複数種の色成分の輝度データ及び点灯時間に関するデータからなるデータフォーマットに限定されない。例えば、輝度データのデータフォーマットには、輝度データを生成する時に使用されるデータフォーマット、CGROM206内に格納される時のデータフォーマット等が含まれる。また、CGROM206内に格納されている輝度データが、圧縮処理やファイル形式の変換処理などによりデータフォーマットの形式を有していない変数、変数の群又はデータである場合においても、プログラム上で、該変数、変数の群(構造体)又はデータの使用方法として、それらを輝度データの一群として使用している場合には、該変数、変数の群(構造体)又はデータを輝度データのデータフォーマットとして認識することができる。それゆえ、本明細書でいう、「LEDデータ(駆動データ)の形式」とは、これらの輝度データのデータフォーマットを含む意味である。 The “LED data (driving data) format” referred to in the present specification is not limited to the above-described data format including the luminance data of a plurality of types of color components and the data regarding the lighting time. For example, the data format of the brightness data includes a data format used when generating the brightness data, a data format stored in the CGROM 206, and the like. Further, even when the brightness data stored in the CGROM 206 is a variable, a group of variables, or data that does not have a data format format due to compression processing, file format conversion processing, or the like, the As a method of using a variable, a group of variables (structure) or data, when they are used as a group of luminance data, the variable, a group of variables (structure) or data is used as a data format of luminance data. Can be recognized. Therefore, the term “format of LED data (driving data)” as used herein means to include the data format of these luminance data.

[LEDデータの生成(合成)手法]
次に、音声・LED制御回路220で行われるLEDデータの生成(合成)処理の手法について説明する。本実施形態では、音声・LED制御回路220は、CGROM206から読み出した所定のLEDデータをそのままLEDドライバ280(ポート)に出力することもできるが、CGROM206から複数のLEDデータを読み出し、それらのLEDデータを合成して対応するポートに出力する機能も備える。
[Method of generating (combining) LED data]
Next, a method of LED data generation (synthesis) processing performed by the voice/LED control circuit 220 will be described. In the present embodiment, the voice/LED control circuit 220 can output the predetermined LED data read from the CGROM 206 to the LED driver 280 (port) as it is, but it reads a plurality of LED data from the CGROM 206 and outputs the LED data. It also has the function of combining and outputting to the corresponding port.

この機能を実現するために、音声・LED制御回路220には、複数のLEDデータのそれぞれを読み出して各種処理を施すための複数のチャンネルがポート毎に設けられる。具体的には、音声・LED制御回路220において、LEDデータをセット可能な8つのチャンネル(第1チャンネル〜第8チャンネル)がポート毎に設けられる。 In order to realize this function, the audio/LED control circuit 220 is provided with a plurality of channels for reading each of a plurality of LED data and performing various processes for each port. Specifically, in the audio/LED control circuit 220, eight channels (first channel to eighth channel) capable of setting LED data are provided for each port.

そして、本実施形態では、チャンネル毎にLEDデータの実行優先順位が予め決められており、複数のチャンネルにLEDデータがセットされている場合には、その実行優先順位に従って(基づいて、応じて、又は、対応して)、LEDドライバ280内のポートにセットされるLEDデータが決定される。なお、本実施形態では、第1チャンネルが最もLEDデータの実行優先順位が低いチャンネルとし、チャンネル番号の増加とともに実行優先順位が高くなるようにLEDデータの実行優先順位が設定されている。それゆえ、本実施形態では、第8チャンネルが実行優先順位の最も高いチャンネルとなる。また、本実施形態では、第8チャンネルは、エラー発生時専用のチャンネルに設定される。なお、本明細書でいうチャンネル毎に設定される「LEDデータの実行優先順位」とは、LEDデータ(駆動データ)の出力、使用、設定、セット、ロードなどを行う際の優先順位である。 Then, in the present embodiment, the execution priority order of the LED data is predetermined for each channel, and when the LED data is set in a plurality of channels, according to the execution priority order (based on, according to, Or (correspondingly), the LED data set to the port in the LED driver 280 is determined. In this embodiment, the first channel is the channel having the lowest LED data execution priority, and the LED data execution priority is set such that the execution priority becomes higher as the channel number increases. Therefore, in the present embodiment, the eighth channel has the highest execution priority. In addition, in the present embodiment, the eighth channel is set as a dedicated channel when an error occurs. It should be noted that the “priority of execution of LED data” set for each channel in the present specification is a priority for output, use, setting, setting, loading, etc. of LED data (driving data).

例えば、LEDドライバ280内の所定のポートに対して、第2、第4及び第6チャンネルにそれぞれLEDデータ(輝度データ)がセットされている場合には、これらのチャンネルのうち、実行優先順位の最も高い第6チャンネルのLEDデータが合成結果として音声・LED制御回路220からLEDドライバ280内の所定のポートに出力(セット)される。 For example, when LED data (luminance data) is set to the second, fourth, and sixth channels for a predetermined port in the LED driver 280, the execution priority order of these channels is set. The highest LED data of the sixth channel is output (set) from the audio/LED control circuit 220 to a predetermined port in the LED driver 280 as a synthesis result.

なお、チャンネルに読み出されたLEDデータは、後述のデータテーブル情報とともに、チャンネルの登録バッファ(記憶手段)に格納される。具体的には、まず、ホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、CGROM206に格納されたデータテーブル情報及びそれに対応付けられたLEDデータを取得する。データテーブル情報には、読み出したLEDデータをセットするチャンネルの情報が含まれており、音声・LED制御回路220は、このデータテーブル情報で指定されたチャンネルの登録バッファに、読み出したLEDデータ及びデータテーブル情報を上書きして格納する。ただし、読み出されたLEDデータを登録バッファに格納(上書き)する際には、チャンネルに設定されたLEDデータの実行優先順位に基づいて、LEDデータを登録バッファに上書きするか否かの判断が行われる。なお、データテーブル情報の内容については、後で詳述する。 The LED data read out to the channel is stored in the channel registration buffer (storage means) together with the data table information described later. Specifically, first, when a lamp request (LED control request) is input from the host control circuit 210 to the voice/LED control circuit 220, the voice/LED control circuit 220 stores it in the CGROM 206 based on the lamp request. The obtained data table information and the LED data associated with it are acquired. The data table information includes information on the channel in which the read LED data is set, and the audio/LED control circuit 220 stores the read LED data and the data in the registration buffer of the channel specified by the data table information. Overwrite table information and store. However, when storing (overwriting) the read LED data in the registration buffer, it is determined whether or not to overwrite the LED data in the registration buffer based on the execution priority of the LED data set in the channel. Done. The contents of the data table information will be described later in detail.

本実施形態では、登録バッファに読み出したLEDデータ及びデータテーブル情報を上書きして格納する例を説明したが、後述の図53に示すようなLEDデータ及びデータテーブル情報を指定可能な情報(発光制御情報に対応する情報)を登録バッファに上書きして格納する構成にしてもよい。この場合には、LEDデータ及びデータテーブル情報を登録バッファとは異なる記憶領域(物理的に同じ記憶媒体の中で領域的に該記憶領域と登録バッファとが分けられている場合)から取得するように制御してもよいし、また、登録バッファに格納された情報に基づいて、物理的に異なる記憶媒体の記憶領域からLEDデータ及びデータテーブル情報を取得するように制御してもよい。 In the present embodiment, an example in which the read LED data and data table information are overwritten and stored in the registration buffer has been described. However, information that can specify LED data and data table information as shown in FIG. Information corresponding to information) may be overwritten and stored in the registration buffer. In this case, the LED data and the data table information should be obtained from a storage area different from the registration buffer (when the storage area and the registration buffer are physically separated in the same storage medium). Alternatively, the LED data and the data table information may be controlled to be acquired from the storage areas of physically different storage media based on the information stored in the registration buffer.

なお、「発光制御情報に対応する情報」は、後述の図48に示すLED制御IDを含む情報(発光制御情報を特定する情報)に限定されず、発光制御情報に関する情報であれば任意の情報を採用することができる。それゆえ、本実施形態の構成のように、発光制御情報に対応する情報として、発光制御情報そのもの(LEDデータ及びデータテーブル情報)を採用してもよい。 The “information corresponding to the light emission control information” is not limited to the information including the LED control ID (information specifying the light emission control information) shown in FIG. Can be adopted. Therefore, like the configuration of the present embodiment, the light emission control information itself (LED data and data table information) may be adopted as the information corresponding to the light emission control information.

また、ここで、「透明定義」のLEDデータ(輝度データ)がセットされている場合の点灯態様を説明する。例えば、第4チャンネルに赤点灯を行うLEDデータ(輝度データ)が設定され、且つ、第6チャンネルに「透明定義」のLEDデータ(輝度データ)が設定されている場合には、第4チャンネルの赤点灯を行うLEDデータが出力される。すなわち、複数のチャンネルにLEDデータが設定されている場合に、実行優先順位の低いチャンネルのLEDデータを優先して出力したい場合には、「透明定義」のLEDデータを実行優先順位の高いチャンネルに設定する。なお、第4チャンネルに赤点灯を行うLEDデータが設定され、且つ、第6チャンネルに「消灯データ」が設定されている場合には、実行優先順位の高い第6チャンネルの「消灯データ」が優先して出力され、LED281は点灯しない。なお、例えば、第2チャンネル、第4チャンネル及び第6チャンネルにのみLEDデータがセットされ、且つ、セットされているLEDデータが全て「透明定義」のLEDデータである場合にもまた、LED281は発光しない。 Further, here, a lighting mode in the case where the LED data (luminance data) of “transparency definition” is set will be described. For example, when the LED data (luminance data) for turning on red is set in the fourth channel and the LED data (luminance data) of “transparency definition” is set in the sixth channel, LED data for lighting in red is output. That is, when the LED data is set to a plurality of channels and the LED data of the channel having the lower execution priority is to be preferentially output, the LED data of "transparency definition" is set to the channel having the higher execution priority. Set. If the LED data for turning on red is set for the fourth channel and the "light-off data" is set for the sixth channel, the "light-off data" of the sixth channel having the higher execution priority is given priority. Is output, and the LED 281 does not light up. Note that, for example, when the LED data is set only in the second channel, the fourth channel, and the sixth channel, and the set LED data are all “transparency defined” LED data, the LED 281 also emits light. do not do.

また、本実施形態では、最も実行優先順位の低いチャンネルには「透明定義」のLEDデータが設定されない構成とするが、本発明はこれに限定されず、最も実行優先順位の低いチャンネルに「透明定義」のLEDデータを設定してもよい。 Further, in the present embodiment, the LED data of “transparency definition” is not set to the channel having the lowest execution priority, but the present invention is not limited to this, and the channel having the lowest execution priority is “transparent”. LED data of "definition" may be set.

さらに、「消灯データ」及び「透明定義」のデータを同一に扱い、両データを、「消灯データ」又は「透明定義」のデータとして扱ってもよい。その場合には、LEDデータの構成を任意に変更し、各チャンネルで制御可能なLEDが予め重複しないようにするなど、LED制御を行う上での設定を適宜変更する。このような構成を採用した場合、例えば、「消灯データ」及び「透明定義」のデータの一方のデータしか取り扱わない遊技機においても対応可能になる。 Furthermore, the data of “light-out data” and the data of “transparency definition” may be treated as the same, and both data may be treated as the data of “light-off data” or “transparency definition”. In that case, the configuration of the LED data is arbitrarily changed, and the controllable LEDs in each channel are not overlapped in advance, so that the settings for performing the LED control are appropriately changed. When such a configuration is adopted, for example, it becomes possible to handle even a gaming machine that handles only one of the data of "light-out data" and the data of "transparency definition".

なお、本実施形態では、「チャンネル」(系統)とは、シーケンサーチャンネルのことを示し、シーケンサーチャンネルが変数やレジスタに値を設定するというような表現が可能である。しかしながら、本発明はこれに限定されず、「チャンネル」は、例えば、単にシーケンサーの数を示すものであってもよいし、シーケンサーを含む再生手段(自動再生機能)であってもよい。また、ストップチャンネル(指定される音声再生をストップするチャンネル)などが「チャンネル」に含まれていてもよい。さらに、「チャンネル」は、表示装置13で表示されるアニメーションやLEDアニメーション、音声の再生の実行(開始、停止、終了、中断などを含む)可能な再生機能の総称であり、また、再生機能において同時に再生可能なデータ数(アニメーション数)を表すための単位(8チャンネルと言えば、同時に8つのデータを再生可能)でもある。 In the present embodiment, “channel” (system) indicates a sequencer channel, and can be expressed such that the sequencer channel sets a value in a variable or register. However, the present invention is not limited to this, and the “channel” may be, for example, simply indicating the number of sequencers, or may be reproduction means (automatic reproduction function) including a sequencer. In addition, a stop channel (a channel that stops the designated audio reproduction) or the like may be included in the “channel”. Further, “channel” is a general term for a reproduction function capable of executing (including start, stop, end, interruption, etc.) reproduction of animation, LED animation, and sound displayed on the display device 13, and in the reproduction function. It is also a unit for expressing the number of data (the number of animations) that can be reproduced simultaneously (speaking of 8 channels, 8 data can be reproduced at the same time).

[LEDアニメーションの生成手法]
本実施形態のパチンコ遊技機1では、上述のように、ランプ群18に、複数のLED281が含まれる。そして、決定された演出内容に応じて、音声・LED制御回路220は、複数のLED281を様々なパターンで点灯/消灯させて所定の演出(LEDアニメーション)を行う。それゆえ、本実施形態では、LEDアニメーションが決まれば、その演出に必要な各種LEDデータが指定される。
[LED animation generation method]
In the pachinko gaming machine 1 of the present embodiment, the lamp group 18 includes the plurality of LEDs 281 as described above. Then, according to the determined effect contents, the sound/LED control circuit 220 turns on/off the plurality of LEDs 281 in various patterns to perform a predetermined effect (LED animation). Therefore, in the present embodiment, once the LED animation is determined, various LED data required for the effect are designated.

また、本実施形態では、複数のLED281を連動させて所定のLEDアニメーションによる演出を行うので、所定のLEDアニメーションに関与する複数のLED281の点灯/消灯動作を一括して管理及び制御する。以下では、音声・LED制御回路220によりLEDアニメーションを実行するために、発光動作を一括して管理及び制御するポート群(LED群)を「制御部位」という。 Further, in the present embodiment, since a plurality of LEDs 281 are interlocked with each other to perform an effect by a predetermined LED animation, the lighting/extinguishing operations of the plurality of LEDs 281 involved in the predetermined LED animation are collectively managed and controlled. In the following, a port group (LED group) that collectively manages and controls the light emitting operation in order to execute the LED animation by the voice/LED control circuit 220 is referred to as a “control part”.

本実施形態では、上述のように、音声・LED制御回路220には、LED281(ポート)毎にLEDデータがセット可能な8つのチャンネル(第1チャンネル〜第8チャンネル)が設けられているので、制御部位もチャンネル毎に設定される。そして、音声・LED制御回路220によりLEDアニメーションを実行する際には、各チャンネルの制御部位のLEDデータをチャンネル間で合成したデータがLEDアニメーションのデータとして出力される。なお、制御部位は、チャンネル間で互いに同じであってもよいし、チャンネル毎に異なっていてもよい。 In the present embodiment, as described above, the voice/LED control circuit 220 is provided with eight channels (first to eighth channels) in which LED data can be set for each LED 281 (port). The control part is also set for each channel. Then, when the LED animation is executed by the voice/LED control circuit 220, the data obtained by synthesizing the LED data of the control part of each channel between the channels is output as the data of the LED animation. The control parts may be the same among the channels or may be different for each channel.

また、音声・LED制御回路220には、各チャンネルにおいて設定された制御部位におけるLED281の点灯/消灯動作を一括して管理及び制御するための、シーケンサー(駆動データ制御手段)が制御部位毎に設けられる。 In the audio/LED control circuit 220, a sequencer (driving data control means) for collectively managing and controlling the turning on/off operation of the LEDs 281 in the control parts set in each channel is provided for each control part. To be

ここで、LEDアニメーションの生成例(LEDデータの合成例)を、図51〜図54を参照しながら具体的に説明する。 Here, a generation example of an LED animation (a combination example of LED data) will be specifically described with reference to FIGS. 51 to 54.

(1)生成例1
図51A及び図51Bは、制御部位の範囲がチャンネル間で互いに同じである場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図51A及び図51Bに示す例では、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図51A及び図51Bに示す例では、8つのチャンネルのうち、第6チャンネル〜第8チャンネルにLEDデータがセットされる例を説明する。
(1) Generation example 1
FIG. 51A and FIG. 51B are diagrams showing the outline of the generation and output operation of the LED animation when the range of the control part is the same between the channels. In the example illustrated in FIGS. 51A and 51B, an example in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED) will be described. Further, in the example shown in FIGS. 51A and 51B, an example in which the LED data is set to the sixth to eighth channels out of the eight channels will be described.

さらに、図51A及び図51Bに示す例では、第6チャンネル〜第8チャンネルのそれぞれにおいて、全てのLED281(第1LED〜第8LED)が制御部位として設定されている例を説明する。このような場合には、第6チャンネル〜第8チャンネルの各LED281にそれぞれ所定のLEDデータがセットされる。 Further, in the example shown in FIGS. 51A and 51B, an example in which all the LEDs 281 (first LED to eighth LED) are set as control parts in each of the sixth to eighth channels will be described. In such a case, predetermined LED data is set in each of the LEDs 281 of the sixth to eighth channels.

具体的には、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。また、第7チャンネルでは、第1LED〜第5LEDに「緑色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。 Specifically, in the eighth channel, LED data of "red" lighting is set in the first LED and the third LED, and "no data" (light-out data) is set in the other LEDs 281. Further, in the seventh channel, the LED data of “green” lighting is set to the first LED to the fifth LED, and “no data” (light-out data) is set to the other LEDs 281. Then, in the sixth channel, the LED data of "blue" lighting is set to all the LEDs 281.

図51Aに示す例において、第6チャンネル〜第8チャンネルのLEDデータを合成すると、制御部位(全LED)内の各LED281には、最も実行優先順位の高い第8チャンネルのLEDデータが合成結果としてセットされる。それゆえ、この例では、図51Bに示すように、第8チャンネルに格納されているLED281の点灯パターンと同じパターンが合成後のLEDアニメーションとして出力される。 In the example shown in FIG. 51A, when the LED data of the sixth to eighth channels is combined, the LED data of the eighth channel having the highest execution priority is obtained as a combination result in each LED 281 in the control part (all LEDs). Is set. Therefore, in this example, as shown in FIG. 51B, the same pattern as the lighting pattern of the LED 281 stored in the eighth channel is output as the combined LED animation.

(2)生成例2
図52A及び図52Bは、制御部位の範囲がチャンネル間で互いに異なる場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図52A及び図52Bに示す例では、生成例1と同様に、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図52A及び図52Bに示す例では、生成例1と同様に、8つのチャンネルのうち、第6チャンネル〜第8チャンネルにLEDデータがセットされる例を説明する。
(2) Generation example 2
52A and 52B are diagrams showing an outline of the generation and output operation of the LED animation when the range of the control part is different between the channels. Note that, in the example illustrated in FIGS. 52A and 52B, an example in which a predetermined LED animation is executed by using the eight LEDs 281 (first LED to eighth LED) will be described, similar to the generation example 1. Also, in the example shown in FIGS. 52A and 52B, similar to the generation example 1, an example in which LED data is set to the sixth to eighth channels of the eight channels will be described.

さらに、図52A及び図52Bに示す例では、第8チャンネルの制御部位が第1LED〜第3LEDに設定され、第7チャンネルの制御部位が第1LED〜第5LEDに設定され、そして、第6チャンネルの制御部位は全てのLED281に設定されている例を説明する。 Further, in the example shown in FIGS. 52A and 52B, the control part of the eighth channel is set to the first LED to the third LED, the control part of the seventh channel is set to the first LED to the fifth LED, and the control part of the sixth channel is set. An example in which the control parts are set in all the LEDs 281 will be described.

また、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、第2LEDには「データ無し」(消灯データ)がセットされる。第7チャンネルでは、第1LED〜第5LEDに「緑色」点灯のLEDデータがセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。なお、第8及び第7チャンネルにおいて、制御部位に指定されていないLED281のポートにはLEDデータはセットされない。 Further, in the eighth channel, LED data of "red" lighting is set to the first LED and the third LED, and "no data" (light-out data) is set to the second LED. In the seventh channel, LED data of "green" lighting is set to the first LED to the fifth LED. Then, in the sixth channel, the LED data of "blue" lighting is set to all the LEDs 281. In the eighth and seventh channels, LED data is not set in the port of the LED 281 which is not designated as the control part.

図52Aに示す例において、第6チャンネル〜第8チャンネルのLEDデータを合成すると、第1LED〜第3LEDでは、第6チャンネル〜第8チャンネルのLEDデータが重複するが、実行優先順位の最も高い第8チャンネルのLEDデータが合成結果としてセットされる。第4LED及び第5LEDでは、第7チャンネル及び第6チャンネルのLEDデータが重複するが、実行優先順位の高い第7チャンネルのLEDデータが合成結果としてセットされる。また、第6LED〜第8LEDでは、第6チャンネルにのみLEDデータがセットされているので、第6チャンネルのLEDデータが合成結果としてセットされる。 In the example shown in FIG. 52A, when the LED data of the sixth channel to the eighth channel is combined, the LED data of the sixth channel to the eighth channel overlap in the first LED to the third LED, but the LED data of the highest execution priority is used. The 8-channel LED data is set as the synthesis result. Although the LED data of the 7th channel and the LED data of the 6th channel are duplicated in the 4th LED and the 5th LED, the LED data of the 7th channel having a higher execution priority is set as the synthesis result. Further, in the sixth LED to the eighth LED, since the LED data is set only in the sixth channel, the LED data of the sixth channel is set as the combination result.

それゆえ、合成後のLEDアニメーションにおける、第1LED〜第3LEDの点灯パターンは、図52Bに示すように、第8チャンネルの第1LED〜第3LEDの点灯パターンと同じになり、第4LED及び第5LEDの点灯パターンは、第7チャンネルの第4LED及び第5LEDの点灯パターンと同じになり、第6LED〜第8LEDの点灯パターンは、第6チャンネルの第6LED〜第8LEDの点灯パターンと同じになる。 Therefore, in the LED animation after composition, the lighting pattern of the first LED to the third LED is the same as the lighting pattern of the first LED to the third LED of the eighth channel, as shown in FIG. 52B. The lighting pattern is the same as the lighting pattern of the fourth LED and the fifth LED of the seventh channel, and the lighting pattern of the sixth LED to the eighth LED is the same as the lighting pattern of the sixth LED to the eighth LED of the sixth channel.

(3)生成例3
LEDアニメーションの生成例3では、図53並びに図54A〜図54Cを参照しながら、各チャンネルのLEDデータの上書き手順の一例を説明する。なお、図53は、各チャンネルと、各チャンネルにセットされているLEDデータ名(LED制御ID)との対応を示す図である。また、図54A〜図54Cは、生成例3における各ポートのLEDデータの上書き手順のフローを示す図である。
(3) Generation example 3
In the LED animation generation example 3, an example of the procedure for overwriting the LED data of each channel will be described with reference to FIGS. 53 and 54A to 54C. Note that FIG. 53 is a diagram showing the correspondence between each channel and the LED data name (LED control ID) set in each channel. Further, FIGS. 54A to 54C are diagrams showing a flow of an LED data overwrite procedure of each port in the third generation example.

生成例3では、図54A〜図54Cに示すように、ポートAに接続されたLED281、ポートBに接続されたLED281、ポートCに接続されたLED281、及び、ポートDに接続されたLED281が、矩形状に配列されているLED群の構成例を説明する。また、第1チャンネルの制御部位は全ポートとし、第3チャンネルの制御部位はポートA〜ポートCとし、第6チャンネルの制御部位はポートAのみとする。そして、この例では、第1チャンネルに、LED281を「青色」点灯させるLEDデータ「LED_ID_B」がセットされ、第3チャンネルに、LED281を「赤色」点灯させるLEDデータ「LED_ID_R」がセットされ、第6チャンネルに、LED281を「黄色」点灯させるLEDデータ「LED_ID_G」がセットされる場合を考える。 In the generation example 3, as shown in FIGS. 54A to 54C, the LED 281 connected to the port A, the LED 281 connected to the port B, the LED 281 connected to the port C, and the LED 281 connected to the port D are A configuration example of the LED group arranged in a rectangular shape will be described. Further, the control parts of the first channel are all ports, the control parts of the third channel are ports A to C, and the control part of the sixth channel is only port A. In this example, the LED data “LED_ID_B” for lighting the LED 281 “blue” is set to the first channel, and the LED data “LED_ID_R” for lighting the LED 281 “red” to the third channel is set. Consider a case where the LED data “LED_ID_G” for lighting the LED 281 “yellow” is set in the channel.

このようなLEDデータを音声・LED制御回路220で合成して出力する際には、まず、音声・LED制御回路220は、図54Aに示すように、最も実行優先順位の低い第1チャンネルのLEDデータ「LED_ID_B」を全ポートにセットする。 When synthesizing and outputting such LED data by the voice/LED control circuit 220, first, as shown in FIG. 54A, the voice/LED control circuit 220 first outputs the LED of the first channel having the lowest execution priority. Set the data “LED_ID_B” to all ports.

次いで、音声・LED制御回路220は、図54Bに示すように、次に実行優先順位の低い(第1チャンネルより実行優先順位の高い)第3チャンネルのLEDデータ「LED_ID_R」をポートA〜ポートCにセットする。この結果、ポートA〜ポートCでは、LEDデータ「LED_ID_B」上に、LEDデータ「LED_ID_R」が上書きされる。 Next, as shown in FIG. 54B, the audio/LED control circuit 220 outputs the LED data “LED_ID_R” of the third channel having the next lowest execution priority (higher execution priority than the first channel) to the ports A to C. Set to. As a result, in the ports A to C, the LED data “LED_ID_R” is overwritten on the LED data “LED_ID_B”.

そして、音声・LED制御回路220は、図54Cに示すように、次に実行優先順位の低い(第3チャンネルより実行優先順位の高い)第6チャンネルのLEDデータ「LED_ID_Y」をポートAにセットする。この結果、ポートAでは、LEDデータ「LED_ID_R」上に、LEDデータ「LED_ID_Y」が上書きされる。 Then, as shown in FIG. 54C, the audio/LED control circuit 220 sets the LED data “LED_ID_Y” of the sixth channel having the next lowest execution priority (higher execution priority than the third channel) to the port A. .. As a result, in the port A, the LED data “LED_ID_R” is overwritten on the LED data “LED_ID_R”.

上述したLEDデータの上書き動作が終了すると、ポートAにはLEDデータ「LED_ID_Y」がセットされ、ポートB及びポートCにはLEDデータ「LED_ID_R」がセットされ、ポートDにはLEDデータ「LED_ID_B」がセットされる。その結果、ポートAのLED281が黄色点灯し、ポートB及びポートCのLED281が赤色点灯し、ポートDのLED281が青色点灯するLEDアニメーションが実行される。 When the above-mentioned LED data overwrite operation is completed, the LED data “LED_ID_Y” is set to the port A, the LED data “LED_ID_R” is set to the ports B and C, and the LED data “LED_ID_B” is set to the port D. Is set. As a result, the LED animation in which the LED 281 of the port A lights yellow, the LEDs 281 of the port B and port C light red, and the LED 281 of the port D lights blue is executed.

なお、LEDデータの上書き処理は、チャンネル間の実行優先順位に基づいて行われるので、LEDデータの上書き順序は、図54A〜図54Cに示す例に限定されず、LEDデータの上書き順序は任意である。 Since the LED data overwrite processing is performed based on the execution priority order between the channels, the LED data overwrite order is not limited to the example shown in FIGS. 54A to 54C, and the LED data overwrite order is arbitrary. is there.

[再生チャンネル及び拡張チャンネル]
本実施形態のパチンコ遊技機1は、1回のランプリクエストに基づいて1つのLEDアニメーションを実行する機能だけでなく、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する機能も有する。本実施形態では、後者の機能を実現するために、各チャンネルを2つの制御部位に分割し、一方の制御部位を用いて一方のLEDアニメーションを実行し、他方の制御部位を用いて他方のLEDアニメーションを実行する。
[Playback channel and extension channel]
The pachinko gaming machine 1 of the present embodiment has not only the function of executing one LED animation based on one lamp request, but also the function of executing two LED animations simultaneously based on one lamp request. In this embodiment, in order to realize the latter function, each channel is divided into two control parts, one control part is used to execute one LED animation, and the other control part is used to another LED part. Run the animation.

なお、以下では、1回のランプリクエストに基づいて1つのLEDアニメーション(通常のLEDアニメーション)を実行する際に使用される一方の制御部位を「再生チャンネル」と称し、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する際に使用される他方の制御部位を「拡張チャンネル」と称す。それゆえ、図51〜図54を参照して説明したLEDアニメーションの各種生成例の処理は、各チャンネル内の再生チャンネルを用いて実行され、2つのLEDアニメーションを同時に実行する際には、所定のチャンネルにおいて再生チャンネル(第1の系統)及び拡張チャンネル(第2の系統)の両方が使用される。 In the following, one control part used when executing one LED animation (ordinary LED animation) on the basis of one lamp request is referred to as a "playback channel", and based on one lamp request. The other control part used when simultaneously executing two LED animations is called an "expansion channel". Therefore, the processes of the various generation examples of the LED animation described with reference to FIGS. 51 to 54 are executed by using the reproduction channel in each channel, and when two LED animations are simultaneously executed, the predetermined process is performed. In the channel, both the reproduction channel (first system) and the extension channel (second system) are used.

また、2つのLEDアニメーションを同時に実行する場合には、再生チャンネル及び拡張チャンネルの動作を別個に制御する必要があるので、再生チャンネル及び拡張チャンネルに対してそれぞれ別個にシーケンサー(自動再生制御機能)及び登録バッファ(第1の登録バッファ及び第2の登録バッファ)が設けられる。 In addition, when two LED animations are executed simultaneously, it is necessary to control the operation of the reproduction channel and the extension channel separately, so the sequencer (automatic reproduction control function) and the extension channel are separately provided. Registration buffers (first registration buffer and second registration buffer) are provided.

ここで、各チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成の概要を、図55及び図56を参照しながら説明する。図55は、第8チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図であり、図56は、第7チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図である。 Here, an outline of the configuration of the reproduction channel and extension channel provided in each channel and the configuration of the sequencer associated with them will be described with reference to FIGS. 55 and 56. FIG. 55 is a diagram showing a configuration of a reproduction channel and an extension channel provided in the eighth channel, and a configuration of a sequencer associated therewith, and FIG. 56 is a diagram showing the reproduction channel and the extension channel provided in the seventh channel. It is a figure which shows the structure of an extension channel, and the structure of the sequencer matched with them.

なお、図55及び図56に示す例では、8つのLED281(第1LED〜第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、この例では、各チャンネルに対して2つのシーケンサーが設けられる。すなわち、トータル(8チャンネル分)で、16個のシーケンサーが設けられる。そして、各シーケンサーには、第1チャンネルのシーケンサーから順次シーケンサー番号が設定されている。 In the examples shown in FIGS. 55 and 56, an example will be described in which a predetermined LED animation is executed using eight LEDs 281 (first LED to eighth LED). Also, in this example, two sequencers are provided for each channel. That is, 16 sequencers are provided in total (for 8 channels). Then, a sequencer number is sequentially set to each sequencer from the sequencer of the first channel.

それゆえ、例えば、第1チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「0」及び「1」が設定され、第4チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「6」及び「7」が設定される。また、各チャンネルにおいて、2つのシーケンサーのうち、シーケンサー番号が小さい方のシーケンサーが再生チャンネルで使用するシーケンサーに設定される。すなわち、例えば、第1チャンネルの再生チャンネルでは、シーケンサー番号「0」のシーケンサーが使用され、第1チャンネルにおいて拡張チャンネルが設定されている場合には、シーケンサー番号「1」のシーケンサーが拡張チャンネルに対して使用される。 Therefore, for example, the two sequencers of the first channel are set to the sequencer numbers “0” and “1” respectively, and the two sequencers of the fourth channel are set to the sequencer numbers “6” and “7”, respectively. It Also, in each channel, the sequencer with the smaller sequencer number of the two sequencers is set as the sequencer used for the playback channel. That is, for example, in the playback channel of the first channel, the sequencer with the sequencer number “0” is used, and when the extension channel is set in the first channel, the sequencer with the sequencer number “1” is used for the extension channel. Used.

それゆえ、図55に示す例のように、第8チャンネルにおいて、第1LED〜第5LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第6LED〜第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「14」のシーケンサー(図中のシーケンサー14:第1の駆動データ制御手段)が再生チャンネルで使用され、シーケンサー番号「15」のシーケンサー(図中のシーケンサー15:第2の駆動データ制御手段)が拡張チャンネルで使用される。また、図56に示す例のように、第7チャンネルにおいて、第1LED〜第7LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「12」のシーケンサー(図中のシーケンサー12)が再生チャンネルで使用され、シーケンサー番号「13」のシーケンサー(図中のシーケンサー13)が拡張チャンネルで使用される。 Therefore, as in the example shown in FIG. 55, in the eighth channel, the control parts of the first LED to the fifth LED are controlled as the reproduction channel, and the control parts of the remaining LEDs 281 (the sixth LED to the eighth LED) are controlled as the extension channel. In this case, the sequencer with the sequencer number "14" (sequencer 14 in the figure: first drive data control means) is used in the reproduction channel, and the sequencer with the sequencer number "15" (sequencer 15 in the figure: second Drive data control means) is used in the extension channel. Further, as in the example shown in FIG. 56, in the seventh channel, when the control parts of the first LED to the seventh LED are controlled as reproduction channels and the control parts of the remaining LEDs 281 (eighth LED) are controlled as expansion channels, , The sequencer with the sequencer number “12” (sequencer 12 in the figure) is used in the playback channel, and the sequencer with the sequencer number “13” (sequencer 13 in the figure) is used in the extension channel.

上述した再生チャンネル及び拡張チャンネルを使用して、2つのLEDアニメーションを同時に実行する場合、2つのシーケンサーが1つのチャンネルに対してデータ更新を行うので、再生チャンネルと拡張チャンネルとの間で重複するLED281が存在すると、該LED281の制御をどちらのシーケンサーで制御するのか判断し難くなる。それゆえ、本実施形態では、再生チャンネルと拡張チャンネルとの間で重複するLED281が発生しないように、制御対象の全てのLED281に対して、再生チャンネル及び拡張チャンネルのどちらの制御部位に属するかを予め定義する。すなわち、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界を予め定義する。 When two LED animations are simultaneously executed by using the above-mentioned playback channel and extension channel, since two sequencers perform data update for one channel, overlapping LED 281 between the playback channel and the extension channel is used. Is present, it becomes difficult to determine which sequencer controls the LED 281. Therefore, in the present embodiment, it is determined which of the reproduction channel and the extension channel belongs to all the control-target LEDs 281 so that the overlapping LEDs 281 between the reproduction channel and the extension channel do not occur. Define in advance. That is, the boundary between the control part of the reproduction channel and the control part of the extension channel is defined in advance.

なお、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は任意に設定することができる。しかしながら、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は、プログラム初期化時において、LED制御プログラムに登録される。それゆえ、LED制御プログラムの動作中は該境界の位置を変更することはできない。 The boundary between the control part of the reproduction channel and the control part of the extension channel can be set arbitrarily. However, the boundary between the control part of the reproduction channel and the control part of the extension channel is registered in the LED control program at the time of program initialization. Therefore, the position of the boundary cannot be changed during the operation of the LED control program.

また、本実施形態のパチンコ遊技機1は、再生チャンネルのみの使用時には、再生チャンネルのクリア機能(再生チャンネルの各ポートに消灯データをセットする機能)を備えるが、再生チャンネル及び拡張チャンネルの両方を使用している場合には、各チャンネルのクリア機能が設けられていない。それゆえ、本実施形態では、再生チャンネル及び拡張チャンネルの両方を使用する場合を考慮して、予め各チャンネルのクリアデータ(消灯データ)を用意し、再生チャンネル及び拡張チャンネルをクリアする際(LEDアニメーション終了時)には、その予め用意されたクリアデータを用いる。 In addition, the pachinko gaming machine 1 of the present embodiment has a function of clearing a reproduction channel (a function of setting light-out data to each port of the reproduction channel) when only the reproduction channel is used. When used, the clear function for each channel is not provided. Therefore, in the present embodiment, in consideration of the case where both the reproduction channel and the extension channel are used, clear data (extinguishing data) of each channel is prepared in advance to clear the reproduction channel and the extension channel (LED animation). At the end), the previously prepared clear data is used.

[LEDアニメーションの再生方式の種別]
本実施形態では、ランプリクエスト(LED制御リクエスト)に基づいて、音声・LED制御回路220は、上述のようにして生成されたLEDデータをランプ(LED)群18に出力して、所定のLEDアニメーションを実行する。この際、該所定のLEDアニメーションは、ランプリクエスト入力時に取得されるデータテーブル情報内で指定された再生方式(LEDアニメーションの実行タイミングや再生形態を指定した情報)に従って実行される。ここで、本実施形態で用意されているLEDアニメーションの各種再生方式について説明する。なお、再生方式は、LEDアニメーションの各フレーム(ランプリクエストの受信毎)において、チャンネル毎に指定される。
[Type of LED animation playback method]
In the present embodiment, based on the lamp request (LED control request), the sound/LED control circuit 220 outputs the LED data generated as described above to the lamp (LED) group 18 to perform a predetermined LED animation. To execute. At this time, the predetermined LED animation is executed according to the reproduction method (information specifying the execution timing and reproduction form of the LED animation) specified in the data table information acquired when the lamp request is input. Here, various reproduction methods of the LED animation prepared in this embodiment will be described. The reproduction method is specified for each channel in each frame of the LED animation (each reception of a lamp request).

本実施形態では、次の5種類の名称の再生方式を用意する。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「NEXT」
(5)「ODONLY」
In the present embodiment, the reproduction methods having the following five types of names are prepared.
(1) "SHOT"
(2) "SHOT2"
(3) "LOOP"
(4) "NEXT"
(5) "ODONLY"

なお、本実施形態において、「再生方式」の情報には、LED281の点灯態様やLED281の点灯時間などのLED281の点灯/消灯に関わる情報を指定可能な情報であれば、任意の情報を採用することができる。再生方式として、例えば、LED281の再生方式を指定可能なID、数値、記号などを設定し、これらの情報に基づいてLED281の点灯態様の情報を参照する構成にしてもよいし、再生方式に直接、LED281の点灯態様の情報が設定されていてもよい。 Note that in the present embodiment, any information is adopted as the “reproduction method” information as long as it is information that can specify information relating to the lighting state of the LED 281 and the lighting time of the LED 281 such as lighting/lighting of the LED 281. be able to. As the reproduction method, for example, an ID, a numerical value, a symbol or the like capable of designating the reproduction method of the LED 281 may be set, and the information on the lighting mode of the LED 281 may be referred to based on these pieces of information. Information of the lighting mode of the LED 281 may be set.

「SHOT」は、セットされたLEDアニメーションを1回再生し、その後、最終フレームの点灯状態(LEDアニメーション終了時のLEDの点灯パターン)を維持する再生方式である。「SHOT2」は、セットされたLEDアニメーションを1回再生し、その後、LED281を消灯する再生方式である。 "SHOT" is a reproduction method in which the set LED animation is reproduced once, and then the lighting state of the final frame (LED lighting pattern at the end of the LED animation) is maintained. "SHOT2" is a reproduction method in which the set LED animation is reproduced once and then the LED 281 is turned off.

「LOOP」は、LEDアニメーションが最終フレームまで再生されれば、再度、開始フレームに戻ってLEDアニメーションの再生を繰り返す再生方式、すなわち、LEDアニメーションをループ再生する方式である。 “LOOP” is a reproduction method in which, when the LED animation is reproduced up to the final frame, the LED animation is reproduced again by returning to the start frame, that is, a loop reproduction of the LED animation.

「NEXT」(所定の再生方式)は、ランプリクエストが音声・LED制御回路220に入力された時に、他のLEDアニメーションが再生中であれば、ランプリクエストにより指定されたLEDアニメーションを、再生中のLEDアニメーションの終了後に続いて再生する方式である。なお、ランプリクエスト入力時に得られる再生方式の情報に「NEXT」指定が含まれていても、ランプリクエスト入力時に再生中のLEDアニメーションがなければ、「NEXT」指定されたLEDアニメーションを即時再生する。また、「NEXT」指定のランプリクエスト入力時に再生中であるLEDアニメーションが「LOOP」再生方式のLEDアニメーションである場合には、ループ再生中であるLEDアニメーションの最終フレーム再生後に続いて、「NEXT」指定のLEDアニメーションの再生を行う。 “NEXT” (predetermined reproduction method) means that when another LED animation is being reproduced when the lamp request is input to the voice/LED control circuit 220, the LED animation specified by the lamp request is being reproduced. In this method, the LED animation is played back after the end. Even if the reproduction method information obtained when the lamp request is input includes "NEXT" designation, if there is no LED animation being played when the lamp request is input, the LED animation designated "NEXT" is immediately reproduced. If the LED animation being played when the lamp request with "NEXT" is input is the "LOOP" playback type LED animation, "NEXT" is displayed after the last frame of the LED animation being looped is played. Plays the specified LED animation.

「ODONLY」(特定の再生方式)は、ポートにセットするLEDデータ(第2の駆動データ)がある場合にのみ、該ポートからLEDデータが出力される再生方式である。ただし、「ODONLY」指定されたチャンネルにおいて、ポートにセットするLEDデータが消灯データ(第1の駆動データ)である場合(例えば、隣り合う赤色LED、青色LED及び緑色LEDに出力するLEDデータが全て0である場合)には、「LEDデータ無し」の状態であるとし、該ポートには、LEDデータ(消灯データ)がセットされない。 "ODONLY" (specific reproduction method) is a reproduction method in which LED data is output from the port only when there is LED data (second drive data) set in the port. However, in the channel designated as "ODONLY", when the LED data to be set to the port is the extinguishing data (first drive data) (for example, all the LED data output to the adjacent red LED, blue LED and green LED are all If it is 0), it means that there is no LED data, and LED data (light-out data) is not set to the port.

なお、ランプリクエストが音声・LED制御回路220に入力された時に取得されるデータテーブル情報内で指定される再生方式のパターンは、次の12種類である。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「SHOT|NEXT」
(5)「SHOT2|NEXT」
(6)「LOOP|NEXT」
(7)「SHOT|ODONLY」
(8)「SHOT2|ODONLY」
(9)「LOOP|ODONLY」
(10)「SHOT|NEXT|ODONLY」
(11)「SHOT2|NEXT|ODONLY」
(12)「LOOP|NEXT|ODONLY」
Note that there are the following 12 types of reproduction method patterns specified in the data table information acquired when the lamp request is input to the voice/LED control circuit 220.
(1) "SHOT"
(2) "SHOT2"
(3) "LOOP"
(4) "SHOT|NEXT"
(5) "SHOT2|NEXT"
(6) "LOOP|NEXT"
(7) "SHOT|ODONLY"
(8) "SHOT2|ODONLY"
(9) “LOOP|ODONLY”
(10) "SHOT|NEXT|ODONLY"
(11) "SHOT2|NEXT|ODONLY"
(12) "LOOP|NEXT|ODONLY"

上述のように、本実施形態では、LEDアニメーションの再生方式として、「SHOT」、「SHOT2」及び「LOOP」のいずれかが必ず指定され、「NEXT」及び/又は「ODONLY」は、必要(演出内容)に応じて「SHOT」、「SHOT2」及び「LOOP」のいずれかに付随して指定される。なお、上述した各種再生方式に基づくLEDアニメーションの再生動作例は、後で図面を参照しながら具体的に説明する。 As described above, in the present embodiment, any one of “SHOT”, “SHOT2”, and “LOOP” is always designated as the LED animation reproduction method, and “NEXT” and/or “ODONLY” is necessary (effect). It is designated in association with any of "SHOT", "SHOT2", and "LOOP" depending on the content. It should be noted that examples of LED animation playback operations based on the above-described various playback methods will be specifically described later with reference to the drawings.

[再生方式に基づくLEDアニメーションの切り替え再生]
本実施形態では、LEDアニメーションの実行期間が、ホスト制御回路210のランプリクエストの出力処理のFPS周期(例えば、約16.7msec、約33.3msec等)より長い場合もある。この場合には、LEDアニメーションの再生途中に、次のランプリクエストが音声・LED制御回路220に入力されることもある。
[Switching playback of LED animation based on playback method]
In the present embodiment, the execution period of the LED animation may be longer than the FPS cycle of the lamp request output processing of the host control circuit 210 (for example, about 16.7 msec, about 33.3 msec, etc.). In this case, the next lamp request may be input to the audio/LED control circuit 220 during the reproduction of the LED animation.

このような場合には、音声・LED制御回路220は、新たに入力されたランプリクエストに基づいて取得される再生方式に従ってLEDアニメーションの切り替え再生を行う。例えば、次のランプリクエストに基づいて取得される再生方式に「NEXT」が指定されていなければ、再生中のLEDアニメーションのデータを破棄し、新たに入力されたランプリクエストに基づいて作成されたLEDアニメーションの再生を即時開始する。 In such a case, the sound/LED control circuit 220 performs switching reproduction of the LED animation according to the reproduction method acquired based on the newly input lamp request. For example, if "NEXT" is not specified in the reproduction method acquired based on the next lamp request, the data of the LED animation being reproduced is discarded, and the LED created based on the newly input lamp request. Immediately start playing the animation.

ここで、図57に、LEDアニメーションの切り替え再生パターンの各種例を示す。なお、図57は、第1ランプリクエストに基づいて作成されたLEDアニメーションの再生中に、同一チャンネルに対して、第2ランプリクエスト、又は、第2ランプリクエスト及び第3ランプリクエストが音声・LED制御回路220に入力された場合における、LEDアニメーションの切り替え再生パターンの一例をまとめた表である。 Here, FIG. 57 shows various examples of LED animation switching reproduction patterns. Note that, in FIG. 57, during the reproduction of the LED animation created based on the first lamp request, the second lamp request, or the second lamp request and the third lamp request are voice/LED controlled for the same channel. 6 is a table summarizing an example of a switching reproduction pattern of an LED animation when the pattern is input to the circuit 220.

以下、図58〜図62を参照しながら、図57中の一部のLEDアニメーションの切り替え再生パターンについて説明する。 Hereinafter, the switching reproduction pattern of a part of the LED animation in FIG. 57 will be described with reference to FIGS. 58 to 62.

図58は、図57中の切り替え再生パターン2に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン2は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「LOOP」が指定されている場合の切り替え再生パターンである。 FIG. 58 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 2 in FIG. In the switching reproduction pattern 2, the second lamp request is input to the voice/LED control circuit 220 during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, and the reproduction at that time is performed. This is a switching reproduction pattern when “LOOP” is designated as the method.

切り替え再生パターン2では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「LOOP」のみが指定されていると、図58に示すように、第2ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータが破棄され(再生中のLEDアニメーションを終了し)、第2ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が即時開始される。 In the switching reproduction pattern 2, first, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the voice/LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. If only "LOOP" is specified in the reproduction method information obtained at this time, as shown in FIG. 58, when the second lamp request is input, the data of the LED animation based on the first lamp request being reproduced. Is discarded (the LED animation being reproduced is ended), and the reproduction of the LED animation of the reproduction method “LOOP” based on the second lamp request is immediately started.

図59は、図57中の切り替え再生パターン4に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン4は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。 FIG. 59 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 4 in FIG. In the switching reproduction pattern 4, the second lamp request is input to the audio/LED control circuit 220 during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request, and the reproduction at that time is performed. This is a switching reproduction pattern when “SHOT|NEXT” is designated as the method.

切り替え再生パターン4では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図59に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。 In the switching reproduction pattern 4, first, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Next, the second lamp request is input to the voice/LED control circuit 220 during the reproduction of the LED animation based on the first lamp request. When "SHOT|NEXT" is specified in the reproduction method information obtained at this time, as shown in FIG. 59, the second lamp request is made after the reproduction of the LED animation based on the first lamp request being reproduced is completed. The reproduction of the LED animation of the reproduction system “SHOT|NEXT” based on is started. In this case, the reproduction operation of the LED animation based on the second lamp request is in the standby state for the period from the input of the second lamp request to the end of the reproduction of the LED animation based on the first lamp request.

図60は、図57中の切り替え再生パターン6に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン6は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、各ランプリクエストにおいて再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。 FIG. 60 is a diagram showing a switching reproduction flow on the time axis of the LED animation corresponding to the switching reproduction pattern 6 in FIG. The switching reproduction pattern 6 is such that the second lamp request and the third lamp request are in this order during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request. Is a switching reproduction pattern when “SHOT|NEXT” is designated as the reproduction method in each lamp request.

切り替え再生パターン6では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力される。そして、各ランプリクエストにおいて再生方式の情報として「SHOT|NEXT」が指定されていると、図60に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始され、第2ランプリクエストに基づくLEDアニメーションの再生終了後に第3ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。 In the switching reproduction pattern 6, first, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “SHOT” based on the first lamp request is started. Then, during the reproduction of the LED animation based on the first lamp request, the second lamp request and the third lamp request are input to the audio/LED control circuit 220 in this order. When “SHOT|NEXT” is specified as the reproduction method information in each lamp request, as shown in FIG. 60, the second lamp request is made after the reproduction of the LED animation based on the first lamp request being reproduced is completed. The reproduction of the LED animation of the reproduction method “SHOT|NEXT” based on the reproduction method is started, and the reproduction of the LED animation of the reproduction method “SHOT|NEXT” based on the third lamp request is started after the reproduction of the LED animation based on the second lamp request is completed. It

この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。また、第3ランプリクエストに基づくLEDアニメーションの再生動作は、第3ランプリクエスト入力時から第2ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。 In this case, the reproduction operation of the LED animation based on the second lamp request is in the standby state for the period from the input of the second lamp request to the end of the reproduction of the LED animation based on the first lamp request. In addition, the reproduction operation of the LED animation based on the third lamp request is in a standby state during the period from the input of the third lamp request to the end of the reproduction of the LED animation based on the second lamp request.

図61は、図57中の切り替え再生パターン7に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン7は、第1ランプリクエストに基づいて作成された再生方式「LOOP」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。 FIG. 61 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to the switching playback pattern 7 in FIG. In the switching reproduction pattern 7, the second lamp request is input to the audio/LED control circuit 220 during the reproduction of the LED animation of the reproduction method “LOOP” created based on the first lamp request, and the reproduction at that time is performed. This is a switching reproduction pattern when “SHOT|NEXT” is designated as the method.

切り替え再生パターン7では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの所定回数目(図61に示す例では2回目)のループ再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図61に示すように、第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了時までの期間、待機状態になる。 In the switching reproduction pattern 7, first, when the first lamp request is input, the reproduction of the LED animation of the reproduction method “LOOP” based on the first lamp request is started. Next, the second lamp request is input to the sound/LED control circuit 220 during the predetermined number of times (second time in the example shown in FIG. 61) of loop reproduction of the LED animation based on the first lamp request. Then, if "SHOT|NEXT" is specified in the reproduction method information obtained at this time, as shown in FIG. 61, after the loop reproduction for the predetermined number of times of the LED animation based on the first lamp request is completed, the second reproduction is completed. The reproduction of the LED animation of the reproduction system “SHOT|NEXT” based on the lamp request is started. In this case, the reproduction operation of the LED animation based on the second lamp request is in the standby state for the period from the input of the second lamp request to the end of the loop reproduction for the predetermined number of times of the LED animation based on the first lamp request.

なお、本実施形態では、例えば、図60や図61などで示したように、「NEXT」指定となるランプリクエストが続けて音声・LED制御回路220に入力された場合には、LEDアニメーションの連続再生が行われる。しかしながら、本実施形態では、1回の連続再生で再生されるLEDアニメーションの最大個数は8個とする。そして、8個目のLEDアニメーション再生中にランプリクエストが音声・LED制御回路220に入力され、その際に得られる再生方式が「NEXT」指定を含むものである場合には、該ランプリクエストに基づいて作成されたLEDアニメーションのデータは破棄される。この再生動作の時間軸上の切り替え再生フローを、図62に示す。 Note that, in the present embodiment, for example, as shown in FIG. 60, FIG. 61, etc., when a lamp request that designates “NEXT” is continuously input to the audio/LED control circuit 220, continuous LED animation is performed. Playback is performed. However, in the present embodiment, the maximum number of LED animations reproduced in one continuous reproduction is eight. Then, when the lamp request is input to the voice/LED control circuit 220 during the reproduction of the eighth LED animation, and the reproduction method obtained at that time includes the "NEXT" designation, it is created based on the lamp request. The data of the created LED animation is discarded. FIG. 62 shows a switching reproduction flow on the time axis of this reproduction operation.

また、時間軸上のフロー図を示さないが、図57中の切り替え再生パターン11の切り替え再生態様について、簡単に説明する。切り替え再生パターン11は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、第2ランプリクエスト入力時に得られる再生方式の情報が「LOOP|NEXT」であり、且つ、第3ランプリクエスト入力時に得られる再生方式の情報が「SHOT」である場合のパターンである。この切り替え再生パターン11では、最遅のリクエストである第3ランプリクエストの再生方式に「NEXT」が指定されていないので、第3ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータ、及び、第2ランプリクエストに基づいて生成されたLEDアニメーションのデータが破棄され、第3ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が即時開始される。 Although not shown in the flowchart on the time axis, the switching reproduction mode of the switching reproduction pattern 11 in FIG. 57 will be briefly described. In the switching reproduction pattern 11, the second lamp request and the third lamp request are input to the audio/LED control circuit 220 in this order during the reproduction of the LED animation of the reproduction method “SHOT” created based on the first lamp request. The pattern of the reproduction method obtained when the second lamp request is input is “LOOP|NEXT”, and the reproduction method information obtained when the third lamp request is input is “SHOT”. In this switching reproduction pattern 11, since "NEXT" is not specified as the reproduction method of the third lamp request, which is the latest request, the LED animation based on the first lamp request being reproduced is input when the third lamp request is input. The data and the data of the LED animation generated based on the second lamp request are discarded, and the reproduction of the LED animation of the reproduction method “SHOT” based on the third lamp request is immediately started.

[ODONLY指定時の再生例]
次に、再生方式に「ODONLY」指定がある場合のLEDアニメーションの点灯動作(LEDデータの合成動作)について説明する。
[Example of playback when ODONLY is specified]
Next, the lighting operation of the LED animation (LED data synthesizing operation) in the case where "ODONLY" is designated in the reproduction method will be described.

ここでは、後述の図63及び図64に示すように、矩形状に配列された複数のLED281によりLEDアニメーションを実行する例を説明する。また、LEDアニメーション作成時に用いる再生チャンネルには、第1チャンネルの再生チャンネル(以下、第1再生チャンネルという)及び第2チャンネルの再生チャンネル(以下、第2再生チャンネルという)を用いる。そして、第1再生チャンネルの制御部位は全てのLED281とし、第2再生チャンネルの制御部位は、左辺部及び右辺部(サイド)に配列された複数(後述の図63及び図64に示す例では、8個)のLED281とする。 Here, as shown in FIGS. 63 and 64 described later, an example in which an LED animation is executed by a plurality of LEDs 281 arranged in a rectangular shape will be described. As the reproduction channel used when creating the LED animation, the reproduction channel of the first channel (hereinafter referred to as the first reproduction channel) and the reproduction channel of the second channel (hereinafter referred to as the second reproduction channel) are used. The control parts of the first reproduction channel are all LEDs 281, and the control parts of the second reproduction channel are plural (in the example shown in FIGS. 63 and 64 described later, arranged in the left side portion and the right side portion (side), 8 LEDs 281.

まず、各再生チャンネルに「ODONLY」が指定されていない場合のLEDアニメーションの再生態様の一例を、図63A及び図63Bを参照しながら説明する。なお、図63Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図63Bは、図63Aのテーブルに規定されている各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。 First, an example of the reproduction mode of the LED animation when “ODONLY” is not designated for each reproduction channel will be described with reference to FIGS. 63A and 63B. Note that FIG. 63A is a table in which information on the reproduction specifications of the respective reproduction channels included in the data table information acquired when the lamp request is input to the voice/LED control circuit 220 is summarized. Further, FIG. 63B is a diagram showing a state in which an LED animation is generated based on the reproduction specification information of each reproduction channel defined in the table of FIG. 63A.

なお、この例では、第1再生チャンネル(1ch)の制御部位(全体)において全LED281を赤色点灯させる点灯パターン(ptnA)と、第2再生チャンネル(2ch)の制御部位(サイド)において12msec周期で青色点灯するLED281を制御部位内で順次移動させる点灯パターン(ptnB)とを合成して、LEDアニメーションを作成する例を説明する。 In this example, the lighting pattern (ptnA) for lighting all the LEDs 281 in red in the control part (entire) of the first reproduction channel (1ch) and the control part (side) of the second reproduction channel (2ch) at a cycle of 12 msec. An example in which an LED animation is created by synthesizing a lighting pattern (ptnB) in which the LED 281 that lights in blue is sequentially moved within the control part will be described.

各再生チャンネルに「ODONLY」が指定されていない場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。それゆえ、各再生チャンネルに「ODONLY」が指定されていない場合には、図63Bに示すように、合成後のLEDアニメーションでは、サイドのLED点灯パターンが第2再生チャンネルの点灯パターン(ptnB)と同じになる。 If "ODONLY" is not specified for each reproduction channel, the execution priority of the second reproduction channel is higher than that of the first reproduction channel, so that the LED data in the control portion of the second reproduction channel is the first reproduction channel. Is overwritten on the LED data of the corresponding LED 281 in the control part of. Therefore, when “ODONLY” is not designated for each reproduction channel, as shown in FIG. 63B, in the LED animation after combination, the side LED lighting pattern is the second playback channel lighting pattern (ptnB). Will be the same.

次に、第2再生チャンネルに「ODONLY」が指定されている場合のLEDアニメーションの再生態様の一例を、図64A及び図64Bを参照しながら説明する。なお、図64Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図64Bは、図64A中の各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。 Next, an example of the reproduction mode of the LED animation when “ODONLY” is designated for the second reproduction channel will be described with reference to FIGS. 64A and 64B. Note that FIG. 64A is a table in which information on the reproduction specifications of the respective reproduction channels included in the data table information acquired when the lamp request is input to the audio/LED control circuit 220 is summarized. Also, FIG. 64B is a diagram showing a state when an LED animation is generated based on the information on the reproduction specification of each reproduction channel in FIG. 64A.

この場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。しかしながら、この際、第2再生チャンネルには再生方式に「ODONLY」が指定されているので、消灯データ以外の出力データ(LEDデータ)があるポートにおいてのみLEDデータが上書きされ、出力データが無いポート(消灯データがセットされているポート)では、LEDデータは上書きされず、第1再生チャンネルのLEDデータが維持される。それゆえ、第2再生チャンネルに「ODONLY」が指定されている場合には、図64Bに示すように、合成後のLEDアニメーションでは、サイドに配置された複数のLED281のうち、青色点灯のLEDデータがセットされているLED281のみが青色点灯し、その他のLED281は赤色点灯となる。 In this case, since the second reproduction channel has a higher execution priority than the first reproduction channel, the LED data in the control portion of the second reproduction channel is the LED data of the corresponding LED 281 in the control portion of the first reproduction channel. Overwritten on top. However, at this time, since "ODONLY" is designated as the reproduction method for the second reproduction channel, the LED data is overwritten only in the port having the output data (LED data) other than the light-off data, and the port having no output data is present. In the (port where light-off data is set), the LED data is not overwritten and the LED data of the first reproduction channel is maintained. Therefore, when “ODONLY” is specified for the second reproduction channel, as shown in FIG. 64B, in the LED animation after composition, among the plurality of LEDs 281 arranged on the side, the LED data which is lit in blue is displayed. Only the LED 281 in which is set is lit in blue, and the other LEDs 281 are lit in red.

[データテーブル情報]
上述のように、本実施形態では、音声・LED制御回路220において、ランプリクエスト(LED制御リクエスト)に基づいてLEDアニメーションを生成して再生する場合、各LED281に出力するLEDデータだけでなく、各チャンネルの制御部位や再生方式などの各種情報も必要になる。これらの情報をまとめたものが、データテーブル情報であり、このデータテーブル情報は、LEDデータと同様に、CGROM206に格納される。
[Data table information]
As described above, in the present embodiment, when the sound/LED control circuit 220 generates and reproduces the LED animation based on the lamp request (LED control request), not only the LED data output to each LED 281 but also each LED Various information such as the control part of the channel and the reproduction method is also required. Data table information is a collection of these pieces of information, and this data table information is stored in the CGROM 206 in the same manner as the LED data.

データテーブル情報は、ランプリクエストが音声・LED制御回路220に入力された際に、該ランプリクエストで指定されるLEDアニメーションのID(LEDアニメーションパターン)に基づいて、各種LEDデータとともに取得される。そして、取得されたデータテーブル情報及び各種LEDデータは、データテーブル情報で指定された再生チャンネルの登録バッファに格納される。 When the lamp request is input to the voice/LED control circuit 220, the data table information is acquired together with various LED data based on the ID (LED animation pattern) of the LED animation specified by the lamp request. Then, the acquired data table information and various LED data are stored in the registration buffer of the reproduction channel designated by the data table information.

ここで、データテーブル情報に含まれる各種情報の内容について説明する。本実施形態では、データテーブル情報には、主に、次の6つの情報が登録される。
(1)再生方式
(2)再生チャンネル
(3)拡張チャンネル
(4)消灯データ識別
(5)制御部位
(6)LEDデータ名
Here, the contents of various information included in the data table information will be described. In the present embodiment, the following six pieces of information are mainly registered in the data table information.
(1) Playback method (2) Playback channel (3) Expansion channel (4) Light-out data identification (5) Control part (6) LED data name

再生方式の情報(再生方式情報)としては、上述した12種類の再生方式の種別が登録される。再生チャンネルの情報としては、使用する再生チャンネルの種別(チャンネル番号)が登録される。 As the reproduction method information (reproduction method information), the above-mentioned 12 kinds of reproduction methods are registered. As the reproduction channel information, the type (channel number) of the reproduction channel to be used is registered.

拡張チャンネルの情報としては、拡張チャンネルの使用の有無が登録される。例えば、拡張チャンネルを使用しない場合には「0」が登録され、使用する場合には「1」が登録される。なお、拡張チャンネルの情報として「1」が登録された場合には、指定された再生チャンネルが含まれるチャンネルの拡張チャンネルが使用される。 Whether or not the extension channel is used is registered as the extension channel information. For example, "0" is registered when the extension channel is not used, and "1" is registered when the extension channel is used. When "1" is registered as the information of the extension channel, the extension channel of the channel including the designated reproduction channel is used.

消灯データ識別の情報としては、拡張チャンネルを使用する場合に予め用意する消灯データをどのチャンネルに登録するかを識別するための情報が登録される。なお、拡張チャンネルを使用しない場合には、この消灯データ識別の情報は登録されない。 As the information for identifying the turn-off data, information for identifying which channel the turn-off data prepared in advance when using the extension channel is registered is registered. When the extension channel is not used, the information for identifying the extinguished data is not registered.

制御部位の情報(出力先情報)としては、再生チャンネルの制御部位で使用するSPIチャンネル(物理系統)の情報(通信経路の情報)、及び、再生チャンネルで制御するポート情報(発光手段の指定情報)が登録される。ポート情報には、ポートに対して予め設定されたポート番号及びポートに接続されるLED281の種別の情報が含まれる。なお、LED281の種別の情報としては、例えば、赤色成分用のスタティックLED、緑色成分用のスタティックLED、青色成分用のスタティックLED、単色発光用LED等を識別するための情報が登録される。 As the information (output destination information) of the control part, information of the SPI channel (physical system) used in the control part of the reproduction channel (information of the communication path), and port information controlled by the reproduction channel (designating information of the light emitting means) ) Is registered. The port information includes the port number preset for the port and the type information of the LED 281 connected to the port. As the information of the type of the LED 281, for example, information for identifying a static LED for a red component, a static LED for a green component, a static LED for a blue component, an LED for monochromatic light emission, etc. is registered.

また、拡張チャンネルを使用する場合には、制御部位の情報として、指定されたチャンネルにおいて、再生チャンネルの制御部位と拡張チャンネルの制御部位との境界を規定する情報等も登録される。なお、制御部位の情報は、データテーブル情報でなく、LEDデータやランプリクエストに含まれていてもよい。また、LEDデータ名の情報は、デバッグ処理でLEDアニメーションの再生履歴等を表示する際に使用されるデータ名である。 When the extension channel is used, information that defines the boundary between the control portion of the reproduction channel and the control portion of the extension channel in the designated channel is also registered as the information of the control portion. The information on the control part may be included in the LED data or the lamp request instead of the data table information. The LED data name information is a data name used when displaying the reproduction history of the LED animation in the debug process.

[本実施形態のランプ(LED)制御手法により得られる各種効果]
ここで、上述した本実施形態のパチンコ遊技機1において実行されるランプ(LED)制御手法により得られる各種効果をまとめて説明する。
[Various effects obtained by the lamp (LED) control method of the present embodiment]
Here, various effects obtained by the lamp (LED) control method executed in the pachinko gaming machine 1 of the present embodiment described above will be collectively described.

本実施形態のランプ(LED)制御手法では、上述のように、ランプリクエストが音声・LED制御回路220に入力される度(LEDアニメーションのフレーム毎)に、LEDアニメーションの再生方式が指定される。そして、その指定された再生方式に従ってLEDアニメーションの再生が実行される。この場合、例えば、LEDアニメーションのフレーム毎にLED281に対して出力されるLEDデータ(出力データ)の出力回数(再使用回数)を設定するとともに、LEDデータを出力(セット)するタイミング(先に記憶されているLEDデータを破棄し、新しいLEDデータをセットする、又は、先に記憶されているLEDデータが出力された後に、新しいLEDデータをセットする)を決定することができる。この場合、次のような効果が得られる。 In the lamp (LED) control method of the present embodiment, as described above, every time a lamp request is input to the audio/LED control circuit 220 (for each frame of the LED animation), the LED animation reproduction method is designated. Then, the LED animation is reproduced in accordance with the designated reproduction method. In this case, for example, the output count (reuse count) of the LED data (output data) output to the LED 281 is set for each frame of the LED animation, and the LED data output timing (set) is stored (previously stored). Current LED data may be discarded and new LED data may be set, or new LED data may be set after the previously stored LED data is output). In this case, the following effects can be obtained.

例えば、ホスト制御回路210又は音声・LED制御回路220が直接LED281に対してLEDデータを指定して制御する場合には、各LEDデータの出力回数と、LEDデータを出力(セット)するタイミングとを予め決定しておく必要がある。また、複数のLEDデータの出力制御を行う場合には、各LEDデータで同一のLED281が制御されているか否かなどの複雑な出力制御形態を全て予め設定しておく必要がある。それゆえ、この場合には、パチンコ遊技機1の開発期間が延びるといった問題だけでなく、演出のバリエーションを増やすことが困難になるという問題も発生する。 For example, when the host control circuit 210 or the voice/LED control circuit 220 directly controls the LED 281 by designating LED data, the number of times each LED data is output and the timing at which the LED data is output (set) are set. It is necessary to decide in advance. Further, when performing output control of a plurality of LED data, it is necessary to preset all complicated output control forms such as whether or not the same LED 281 is controlled by each LED data. Therefore, in this case, not only the problem that the development period of the pachinko gaming machine 1 is extended, but also the problem that it becomes difficult to increase the variation of the performance occurs.

しかしながら、本実施形態では、ホスト制御回路210から入力されるランプリクエストに基づいて、音声・LED制御回路220が、LEDデータ(LEDアニメーション)の再生方式を指定し、該再生方式に基づいてフレーム単位でLEDデータの出力制御を行う。この際、本実施形態では、再生方式に「SHOT」や「LOOP」などを指定することにより、LEDデータの出力回数を容易に制御できるとともに、再生方式に「NEXT」指定を行うか否かにより、LEDデータを出力(セット)するタイミングも容易に制御することができる。それゆえ、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるLED出力制御の管理を容易に行うことができるとともに、LED(ランプ)点灯による演出パターンの種類を増加させ、該増加させた演出パターンを円滑に制御し、演出効果(遊技の興趣)を高めることができる。 However, in the present embodiment, the audio/LED control circuit 220 specifies the reproduction method of the LED data (LED animation) based on the lamp request input from the host control circuit 210, and the frame unit is determined based on the reproduction method. The LED data output control is performed with. At this time, in the present embodiment, the number of output times of the LED data can be easily controlled by specifying "SHOT" or "LOOP" as the reproduction method, and whether or not "NEXT" is specified as the reproduction method. The timing of outputting (setting) the LED data can also be easily controlled. Therefore, in the present embodiment, it is possible to easily manage the LED output control by the host control circuit 210 and the voice/LED control circuit 220, and increase the types of effect patterns by lighting the LED (lamp), and increase the increase. The produced effect pattern can be smoothly controlled, and the effect of the effect (the interest of the game) can be enhanced.

また、本実施形態では、上述のように、LED281毎(ポート毎)に再生チャンネルが複数設けられ、再生チャンネル毎にLEDデータの実行優先順位が予め設定される。さらに、再生中のLEDデータに対する上述したLEDデータの上書き、追加等の判定は、指定された再生方式に従って再生チャンネル毎に個別に行われる。 Further, in the present embodiment, as described above, a plurality of reproduction channels are provided for each LED 281 (each port), and the execution priority order of the LED data is preset for each reproduction channel. Further, the above-mentioned determination of overwriting or addition of the LED data to the LED data being reproduced is individually performed for each reproduction channel according to the specified reproduction method.

それゆえ、本実施形態では、例えば、複数の再生チャンネルを実行するような状況下であっても、各再生チャンネルの登録バッファへのLEDデータの記憶制御を容易にすることができる。その結果、複数の再生チャンネルを使用して、LED281による演出パターンの組み合わせ処理を実行することが可能になるので、より複雑なLEDアニメーションの演出パターンを生成することができ、演出効果をより一層高めることができる。 Therefore, in this embodiment, for example, even under a situation where a plurality of reproduction channels are executed, it is possible to easily control the storage of the LED data in the registration buffer of each reproduction channel. As a result, since it is possible to execute the process of combining the effect patterns by the LEDs 281 by using a plurality of reproduction channels, it is possible to generate a more complicated effect pattern of the LED animation and further improve the effect. be able to.

また、本実施形態では、待機中(再生中)の再生チャンネルに対して複数のランプリクエストが発生しても、再生方式に基づいてデータの切り替え再生制御が行われるので、単純なデータの蓄積を行うような遊技機に比べて、より複雑な演出を実行することができる。それゆえ、本実施形態では、演出効果をより一層高めることが可能となる。 In addition, in the present embodiment, even if a plurality of lamp requests are generated for the playback channel in standby (playback), the data switching playback control is performed based on the playback method, so simple data storage is possible. It is possible to execute a more complicated effect as compared to a gaming machine that performs such a game. Therefore, in this embodiment, it is possible to further enhance the effect.

また、本実施形態のランプ(LED)制御手法では、上述のように、各チャンネルにおいて、再生チャンネル及び拡張チャンネルを設けることができ、その際、再生チェンネルの制御部位の範囲と、拡張チャンネルの制御部位の範囲とが互いに重ならないようにチャンネルを分割して、再生チャンネル及び拡張チャンネルが設定される。そして、拡張チャンネルの動作を制御するシーケンサーは、再生チャンネルの動作を制御するシーケンサーとは別個に設けられる。 Further, in the lamp (LED) control method according to the present embodiment, as described above, the reproduction channel and the extension channel can be provided in each channel, and in this case, the range of the control portion of the reproduction channel and the extension channel control. The channels are divided so that the ranges of the parts do not overlap each other, and the reproduction channel and the extension channel are set. The sequencer that controls the operation of the extension channel is provided separately from the sequencer that controls the operation of the playback channel.

このような構成を設けることにより、本実施形態では、1つのチャンネルにおいて、2チャンネル分のLEDアニメーションを同時に再生することができ、且つ、各LEDアニメーションを独立して制御することができる。それゆえ、本実施形態において、拡張チャンネルを使用したときには、再生チャンネルのみでLEDアニメーションを再生する場合に比べて、より多くのLED281を用いて、より複雑なLEDアニメーション(ランプ点灯パターン)の再生が可能なり、遊技に対する遊技者の興趣を高めることができる。 By providing such a configuration, in the present embodiment, the LED animations for two channels can be simultaneously reproduced in one channel, and each LED animation can be independently controlled. Therefore, in the present embodiment, when the extension channel is used, more complicated LED animation (lamp lighting pattern) is reproduced by using more LEDs 281 than when the LED animation is reproduced only by the reproduction channel. This makes it possible to increase the interest of the player in the game.

さらに、本実施形態のランプ(LED)制御手法では、上述のように、複数のLED281(演出装置)を1つのLEDドライバ280で制御することができる。また、各LEDドライバ280は、音声・LED制御回路220から送信されるLEDデータを自身で受信可能であるか否かを、自身のデバイスアドレス選択端子(DA0〜DA5)に設定されたデバイスアドレスに基づいて判別することができる。それゆえ、本実施形態では、音声・LED制御回路220は、各LEDドライバ280にSPIバスを介してデータを送信するだけの処理を行えばよいので、音声・LED制御回路220と各LEDドライバ280との間で処理を分散させることができ、音声・LED制御回路220の処理負荷を軽減することができる。 Furthermore, in the lamp (LED) control method of the present embodiment, as described above, the plurality of LEDs 281 (production devices) can be controlled by the single LED driver 280. In addition, each LED driver 280 determines whether or not it can receive the LED data transmitted from the voice/LED control circuit 220, by using the device address set in its own device address selection terminal (DA0 to DA5). It can be determined based on. Therefore, in the present embodiment, the voice/LED control circuit 220 only needs to perform a process of transmitting data to each LED driver 280 via the SPI bus, and thus the voice/LED control circuit 220 and each LED driver 280. The processing can be distributed between and, and the processing load of the voice/LED control circuit 220 can be reduced.

また、本実施形態では、各LEDドライバ280は、データテーブル情報に含まれる制御部位の情報に基づいて、演出に関わる信号(輝度値)を送信するLED281を特定するとともに、該LED281に送信する信号の内容も特定することもできる。この場合、音声・LED制御回路220及び各LEDドライバ280間のデータ通信における音声・LED制御回路220の処理は、データの送信処理のみとなり、データの送信速度を高速化することができる。その結果、音声・LED制御回路220及び各LEDドライバ280間におけるデータの送信速度が早くなると、LEDドライバ280の立ち上がりも早くなるので、演出制御処理の高速化を図ることができる。 Further, in the present embodiment, each LED driver 280 specifies the LED 281 that transmits a signal (luminance value) related to the effect based on the information of the control part included in the data table information, and also transmits the signal to the LED 281. The contents of can also be specified. In this case, the process of the voice/LED control circuit 220 in the data communication between the voice/LED control circuit 220 and each LED driver 280 is only the data transmission process, and the data transmission speed can be increased. As a result, when the data transmission speed between the voice/LED control circuit 220 and each LED driver 280 becomes faster, the LED driver 280 also starts up faster, so that the production control process can be speeded up.

さらに、本実施形態では、上述のように、各LEDドライバ280は、シリアル・データ受信時に、「1」を16回以上連続して受信検知した後(スリープモードの状態から立ち上がった後)、「0」を受信検知することによりデバイスアドレスの待ち受け状態となる。それゆえ、各LEDドライバ280は、LED281を制御するタイミング以外のタイミングにおいて、誤ってデバイスアドレスを受信しても演出制御を実行しないようにすることができ、より正確にLED281を制御することができる。 Further, in the present embodiment, as described above, each LED driver 280 detects “1” continuously 16 times or more during serial data reception (after rising from the sleep mode state), and then “ By detecting the reception of "0", the device enters the standby state for the device address. Therefore, each LED driver 280 can prevent the performance control from being executed even if the device address is erroneously received at a timing other than the timing of controlling the LED 281, and can control the LED 281 more accurately. ..

<役物制御手法の概要>
次に、図65を参照しながら、パチンコ遊技機1に設けられた役物20の駆動制御手法の概要を説明する。なお、図65は、役物20の駆動時のデータフロー図である。
<Outline of accessory control method>
Next, with reference to FIG. 65, an outline of a drive control method of the accessory 20 provided in the pachinko gaming machine 1 will be described. Note that FIG. 65 is a data flow diagram when the accessory 20 is driven.

本実施形態では、ホスト制御回路210内において、役物リクエストが生成(取得)されると、ホスト制御回路210は、図65に示すように、役物20を駆動するためのモータ272(ステッピングモータ)の励磁データをI2Cコントローラ261を介してモータコントローラ270内のモータドライバ271(駆動制御手段)に送信する。そして、モータドライバ271は、受信した励磁データを、接続されているモータ272(駆動手段)に出力する。これにより、役物20による演出動作が開始される。なお、役物20が複数のモータ272により駆動される場合や、役物20が複数ある場合には、各モータ272に対応するモータドライバ271が設けられる。 In the present embodiment, when the accessory control request is generated (acquired) in the host control circuit 210, the host control circuit 210 causes the motor 272 (stepping motor) for driving the accessory 20 as shown in FIG. 2) to the motor driver 271 (drive control means) in the motor controller 270 via the I2C controller 261. Then, the motor driver 271 outputs the received excitation data to the connected motor 272 (driving unit). As a result, the performance operation by the accessory 20 is started. In addition, when the accessory 20 is driven by a plurality of motors 272, or when there are a plurality of the accessory 20, a motor driver 271 corresponding to each motor 272 is provided.

また、ホスト制御回路210及びモータコントローラ270(モータドライバ271)間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(励磁データ)の送受信が行われる。 Further, since the host control circuit 210 and the motor controller 270 (motor driver 271) are connected by the I2C bus, signals (excitation data) are transmitted and received between them by the I2C method.

ここで、図66を参照しながら、ホスト制御回路210及びモータドライバ271間の接続構成をより詳細に説明する。図66は、ホスト制御回路210及びモータドライバ271間の接続構成図であり、図66には、複数のモータドライバ271が設けられている例を示す。すなわち、図66には、複数のモータ272により役物20が駆動制御される場合、又は、複数の役物20が駆動制御される場合の接続構成例を示す。 Here, the connection configuration between the host control circuit 210 and the motor driver 271 will be described in more detail with reference to FIG. 66. FIG. 66 is a connection configuration diagram between the host control circuit 210 and the motor driver 271, and FIG. 66 shows an example in which a plurality of motor drivers 271 are provided. That is, FIG. 66 shows a connection configuration example when the accessory 20 is drive-controlled by the plurality of motors 272, or when the accessory 20 is drive-controlled.

ホスト制御回路210及び複数のモータドライバ271間は、上述のように、I2Cバスにより接続されているので、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDA)の信号配線とが別配線で設けられる。そして、ホスト制御回路210(マスタ)のシリアル・クロック信号の出力端子(SCL)は、各モータドライバ271(スレーブ)のシリアル・クロック信号の入力端子(SCL)に接続され、ホスト制御回路210のシリアル・データの入出力端子(SDA)は、各モータドライバ271のシリアル・データの入出力端子(SDA)に接続される。すなわち、本実施形態では、複数のモータドライバ271(スレーブ)がホスト制御回路210(マスタ)に対して並列接続される。 Since the host control circuit 210 and the plurality of motor drivers 271 are connected by the I2C bus as described above, the serial clock (SCL) signal wiring and the serial data (SDA) signal wiring are separate. It is provided by wiring. Then, the serial clock signal output terminal (SCL) of the host control circuit 210 (master) is connected to the serial clock signal input terminal (SCL) of each motor driver 271 (slave), and the serial clock signal of the host control circuit 210 is serially connected. The data input/output terminal (SDA) is connected to the serial data input/output terminal (SDA) of each motor driver 271. That is, in this embodiment, a plurality of motor drivers 271 (slaves) are connected in parallel to the host control circuit 210 (master).

本実施形態では、ホスト制御回路210及び各モータドライバ271間において、シリアル・クロック信号の通信形態は、ホスト制御回路210から各モータドライバ271に一方的に送信する一方向通信となる。一方、シリアル・データの通信形態は、ホスト制御回路210及び各モータドライバ271間において互いにシリアル・データを入出力し合うことが可能な双方向通信となる。 In the present embodiment, the communication mode of the serial clock signal between the host control circuit 210 and each motor driver 271 is a one-way communication in which the host control circuit 210 unilaterally transmits to each motor driver 271. On the other hand, the serial data communication mode is a bidirectional communication in which serial data can be input and output between the host control circuit 210 and each motor driver 271.

各モータドライバ271(スレーブ)は、ホスト制御回路210(マスタ)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。また、各モータドライバ271(スレーブ)には固有のアドレスが割り当てられており、ホスト制御回路210(マスタ)は、シリアル・データの送信先のモータドライバ271のアドレスを指定してシリアル・データを送信する。 Each motor driver 271 (slave) controls input/output of serial data based on the serial clock signal input from the host control circuit 210 (master). A unique address is assigned to each motor driver 271 (slave), and the host control circuit 210 (master) transmits the serial data by designating the address of the motor driver 271 to which the serial data is transmitted. To do.

<主制御回路の動作説明>
次に、図67〜図76を参照して、主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Explanation of operation of main control circuit>
Next, the contents of various processes executed by the main CPU 71 of the main control circuit 70 will be described with reference to FIGS. 67 to 76.

[主制御メイン処理]
まず、図67を参照して、メインCPU71の制御による主制御メイン処理について説明する。なお、図67は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, the main control main processing under the control of the main CPU 71 will be described with reference to FIG. 67. Note that FIG. 67 is a flowchart showing the procedure of the main control main process in the present embodiment.

パチンコ遊技機1に電源が投入されると、最初に、メインCPU71は、初期設定処理を行う(S1)。この処理では、メインCPU71は、例えば、メインRAM73へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインCPU71は、初期値乱数の更新処理を行う(S2)。この処理では、メインCPU71は、初期乱数カウンタ値を更新する。 When the power of the pachinko gaming machine 1 is turned on, first, the main CPU 71 conducts initialization processing (S1). In this processing, the main CPU 71 performs processing such as access permission to the main RAM 73, backup restoration, and initialization of the work area. Next, the main CPU 71 conducts update processing of initial value random numbers (S2). In this process, the main CPU 71 updates the initial random number counter value.

次いで、メインCPU71は、特別図柄制御処理を行う(S3)。この処理では、メインCPU71は、特別図柄ゲームの進行、特別図柄表示装置61に表示される特別図柄(第1特別図柄及び第2特別図柄)に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図68を参照しながら後で説明する。 Next, the main CPU 71 conducts special symbol control processing (S3). In this process, the main CPU 71 performs a predetermined control process regarding the progress of the special symbol game, the special symbols displayed on the special symbol display device 61 (the first special symbol and the second special symbol). The details of the special symbol control process will be described later with reference to FIG. 68 described later.

次いで、メインCPU71は、普通図柄制御処理を行う(S4)。この処理では、メインCPU71は、普通図柄ゲームの進行、及び、普通図柄表示装置62に表示される普通図柄に関する所定の制御処理を行う。なお、普通図柄制御処理の詳細については、後述の図72を参照しながら後で説明する。 Next, the main CPU 71 carries out normal symbol control processing (S4). In this process, the main CPU 71 carries out a predetermined control process relating to the progress of the normal symbol game and the normal symbol displayed on the normal symbol display device 62. The details of the normal symbol control processing will be described later with reference to FIG. 72 described later.

次いで、メインCPU71は、図柄表示装置の制御処理を行う(S5)。この処理では、メインCPU71は、特別図柄制御処理(S3)及び普通図柄制御処理(S4)の実行結果に基づいて、特別図柄(第1特別図柄及び第2特別図柄)、並びに、普通図柄の可変表示の表示制御を行う。 Next, the main CPU 71 conducts control processing of the symbol display device (S5). In this process, the main CPU 71, based on the execution result of the special symbol control process (S3) and the normal symbol control process (S4), the special symbol (the first special symbol and the second special symbol), and the variable of the normal symbol Performs display control of the display.

次いで、メインCPU71は、遊技情報データ生成処理を行う(S6)。この処理では、メインCPU71は、払出・発射制御回路123、副制御回路200、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインRAM73に格納する。 Next, the main CPU 71 conducts game information data generation processing (S6). In this process, the main CPU 71 generates game information data to be transmitted to the payout/launch control circuit 123, the sub control circuit 200, a hall computer of a game store, etc., and stores the game information data in the main RAM 73.

次いで、メインCPU71は、記憶・遊技状態データ生成処理を行う(S7)。この処理では、メインCPU71は、確変フラグの値及び時短フラグの値に基づいて、副制御回路200に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインRAM73に格納する。 Next, the main CPU 71 conducts storage/game state data generation processing (S7). In this process, the main CPU 71 generates storage/game state data to be transmitted to the sub control circuit 200 based on the value of the probability variation flag and the value of the time saving flag, and stores the storage/game state data in the main RAM 73.

そして、S7の処理後、メインCPU71は、処理をS2の処理に戻し、上述したS2以降の処理を繰り返す。 Then, after the processing of S7, the main CPU 71 returns the processing to the processing of S2 and repeats the processing of S2 and subsequent steps described above.

[特別図柄制御処理]
次に、図68を参照して、主制御メイン処理(図67参照)中のS3で行う特別図柄制御処理について説明する。図68は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図68に示す各処理ステップの符号に並記した括弧書きの数値(「00」〜「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
Next, with reference to FIG. 68, the special symbol control process performed in S3 in the main control main process (see FIG. 67) will be described. FIG. 68 is a flowchart showing the procedure of special symbol control processing in the present embodiment. 68. The numerical values in parentheses ("00" to "08") written in parallel to the reference numerals of the processing steps shown in FIG. 68 indicate the value of the control state flag, and this control state flag is stored in the main RAM 73 in a predetermined memory. It is stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

まず、メインCPU71は、制御状態フラグをロードする(S11)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S11でロードされた制御状態フラグの値に基づいて、後述のS12〜S20の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S12〜S20のいずれかの処理を実行可能にするものである。 The main CPU 71 determines, based on the value of the control state flag loaded in S11, whether to execute various processes of S12 to S20 described below. This control state flag indicates the state of the game of the special symbol game, and makes it possible to execute any one of the processes of S12 to S20.

また、メインCPU71は、S12〜S20の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図74参照)も実行される。 Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time set for each process of S12 to S20. In the period before reaching the predetermined timing, the process of each step is not executed, but another subroutine process is executed. Further, a system timer interrupt process described later (see FIG. 74 described later) is also executed at a predetermined cycle.

そして、S11の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S12)。 Then, when the processing of S11 ends, the main CPU 71 conducts special symbol storage check processing (S12).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S13)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S12の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。 In this process, the main CPU 71, when the control state flag is a value (“00”) indicating the special symbol storage check process, checks the variable number of the special symbols that is held, and if the number of reserved items is not “0” In the case of (holding ball), processing such as hit determination, determination of special symbol, determination of variation pattern of special symbol, etc. is performed. In addition, in this process, the main CPU 71 sets a control state flag to a value (“01”) indicating a special symbol variation time management process (S13) described later, and corresponds to the variation pattern determined in this process. Set the waiting time timer for the variable time of the special symbol. That is, by this process, after the variation time of the special symbol corresponding to the variation pattern determined in the process of S12 has elapsed, the special symbol variation time management process described later is set to be executed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図69を参照しながら後で説明する。 On the other hand, when the number of held balls is “0” (when there is no held ball), the main CPU 71 conducts a demo display process for displaying a demo screen. The details of the special symbol storage check process will be described later with reference to FIG. 69 described later.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S13)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S14)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S13の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。 Next, the main CPU 71 conducts special symbol variation time management processing (S13). In this process, the main CPU 71, the control state flag is a value indicating the special symbol variation time management process (“01”), when the variation time of the special symbol has elapsed, the control state flag, the special symbol display described later. A value (“02”) indicating the time management process (S14) is set, and the waiting time after confirmation is set in the waiting time timer. That is, by this process, after the waiting time after confirmation set in the process of S13 has elapsed, the special symbol display time management process described below is set to be executed.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S14)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S13の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S15)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。 Next, the main CPU 71 conducts special symbol display time management processing (S14). In this processing, the main CPU 71 determines that the control state flag is the value (“02”) indicating the special symbol display time management processing, and if the waiting time after confirmation set in the processing of S13 has elapsed, the result of hit determination. Is a "big hit" or a "small hit". Then, when the result of the hit determination is "big hit" or "small hit", the main CPU 71 sets a value ("03") indicating a big hit start interval management process (S15) described later in the control state flag, The waiting time timer is set to the time corresponding to the big hit start interval. That is, by this process, after the time corresponding to the big hit start interval set in the process of S14 has elapsed, the big hit start interval management process described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S20)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図70を参照しながら後で説明する。 On the other hand, when the result of the hit determination is not “big hit” or “small hit”, the main CPU 71 sets the control state flag to a value (“08”) indicating a special symbol game end process (S20) described later. That is, in this case, the special symbol game ending process described later is set to be executed. The details of the special symbol display time management process will be described later with reference to FIG. 70 described later.

次いで、メインCPU71は、S14において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S15)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口54を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。 Next, when the result of the hit determination is "big hit" or "small hit" in S14, the main CPU 71 conducts big hit start interval management processing (S15). In this process, the main CPU 71 determines whether the control state flag is the value (“03”) indicating the big hit start interval management process, and the first hit when the time corresponding to the big hit start interval set in the process of S14 has elapsed. In order to open the special winning opening 53 or the second special winning opening 54, the variables located in the main RAM 73 are updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S16)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。 In addition, in this process, the main CPU 71 sets a value (“04”) indicating a later-described special winning opening opening process (S16) in the control state flag, and the maximum winning opening upper limit time (for example, 30 sec). Is set to the special winning opening time timer. That is, this processing is set to execute the after-mentioned special winning opening opening processing.

次いで、メインCPU71は、大入賞口開放中処理を行う(S16)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。 Next, the main CPU 71 conducts a special winning opening opening process (S16). In this process, first, when the control state flag is a value (“04”) indicating the process during opening of the special winning opening, the condition that the special winning opening winning counter is equal to or more than a predetermined number, and the opening It is determined whether or not one of the conditions that the upper limit time has elapsed (the special winning opening opening time timer is “0”) is satisfied (a predetermined closing condition is satisfied).

S16において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S17)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。 When one of the conditions is satisfied in S16, the main CPU 71 updates the variable positioned in the main RAM 73 in order to close a predetermined special winning opening (first special winning opening or second special winning opening). To do. Then, the main CPU 71 sets, in the control state flag, a value (“05”) indicating the after-big-winning-hole remaining ball monitoring processing (S17), which will be described later, and sets the during-win-winning-mouth remaining ball monitoring time in the waiting time timer. .. That is, by this process, after the special winning opening residual ball monitoring time set in S17 elapses, it is set to execute the special winning opening residual ball monitoring process described later.

また、メインCPU71は、S16において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。 Further, in S16, the main CPU 71 transmits an inter-round display command to the sub control circuit 200 immediately before the end of the special winning opening opening process.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S17)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。 Next, the main CPU 71 conducts a special winning opening residual ball monitoring process (S17). In this processing, the main CPU 71 determines that the control state flag is the value (“05”) indicating the special winning opening residual ball monitoring processing, and when the special winning opening residual ball monitoring time elapses, the special winning opening opening counter. It is determined whether or not the condition that the value is equal to or larger than the maximum number of times of opening the special winning opening (that is the final round) is satisfied.

S17において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。 In S17, when the main CPU 71 determines that the above condition is not satisfied, the main CPU 71 sets a value (“06”) indicating the special winning opening reopening waiting time management process in the control state flag. Further, the main CPU 71 sets the time corresponding to the inter-round interval in the waiting time timer. That is, by this processing, after the time corresponding to the inter-round interval elapses, the special winning opening pre-opening waiting time management processing described later is set to be executed.

一方、S17において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。 On the other hand, in S17, when the main CPU 71 determines that the above condition is satisfied, the main CPU 71 sets a value (“07”) indicating the big hit end interval process in the control state flag, and the time corresponding to the big hit end interval. (Big hit end interval time) is set to the waiting time timer. That is, by this process, after the time corresponding to the big hit ending interval set in S17 has elapsed, the big hit ending interval process described later is set to be executed.

次いで、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S18)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S18の処理後に上述した大入賞口開放中処理(S16)が再度実行されるように設定される。 Next, in S17, when the main CPU 71 determines that the value of the special winning opening opening number counter is not equal to or larger than the maximum value of the special winning opening opening number, the main CPU 71 performs the special winning opening pre-opening waiting time management process ( S18). In this processing, the main CPU 71 opens the special winning opening when the control state flag has a value (“06”) indicating the waiting time before opening special opening management processing and the time corresponding to the inter-round interval has elapsed. The value of the frequency counter is stored and updated so as to be incremented by "1". Further, the main CPU 71 sets a value (“04”) indicating the special winning opening opening process in the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 sec) in the special winning opening opening time timer. That is, by this processing, the processing for opening the special winning opening (S16) is executed again after the processing of S18.

さらに、メインCPU71は、S18において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。 Further, in S18, the main CPU 71 transmits a special winning opening open display command to the sub-control circuit 200 immediately before the end of the special winning opening re-opening waiting time management processing.

また、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S19)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S19の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図71を参照しながら後で説明する。 Further, in S17, when the main CPU 71 determines that the value of the special winning opening opening number counter is equal to or larger than the maximum value of the special winning opening opening number, it performs the big hit ending interval process (S19). In this process, the main CPU 71, the control state flag is a value (“07”) indicating the big hit end interval process, and when the time corresponding to the big hit end interval has elapsed, a value indicating the special symbol game end process (“ 08") is set in the control status flag. That is, by this process, the special symbol game ending process described later is set to be executed after the process of S19. The details of the big hit end interval process will be described later with reference to FIG. 71 described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。 Then, the main CPU 71, when the big hit symbol is the probability variation symbol, performs control to shift the game state to the probability variation gaming state, and when the big hit symbol is the non-probability variation symbol, shifts the game state to the normal gaming state. Control. When the big hit symbol is a symbol corresponding to "small hit", the main CPU 71 determines that the gaming state after the "small hit" game is finished is more than the gaming state controlled when "small hit" is won. Is controlled so as not to shift to an advantageous gaming state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S20)。 Next, the main CPU 71 performs a special symbol game ending process when the big hit game state or the small hit game state is finished, or when the "miss" is won (S20).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S20の処理後、上述した特別図柄記憶チェック処理(S12)が実行されるように設定される。 In this process, when the control state flag is the value (“08”) indicating the special symbol game end process, the main CPU 71 updates the storage number so that the data (starting storage information) indicating the reserved number is decreased by “1”. To do. Further, the main CPU 71 updates the special symbol storage area in order to display the variable display of the next special symbol. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, by this processing, after the processing of S20, the special symbol storage check processing (S12) described above is set to be executed.

そして、S20の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図67参照)のS4に移す。 Then, after the process of S20, the main CPU 71 ends the special symbol control process, and moves the process to S4 of the main control main process (see FIG. 67).

上述したように、本実施形態のパチンコ遊技機1では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインCPU71は、制御状態フラグを「00」、「01」、「02」、「08」の順にセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行する。 As described above, in the pachinko gaming machine 1 of the present embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, when the game state is neither the big hit game state nor the small hit game state and the result of the hit determination is "miss", the main CPU 71 sets the control state flags to "00" and "01". , “02”, and “08” in this order. As a result, the main CPU 71 performs the special symbol storage check process (S12), the special symbol variation time management process (S13), the special symbol display time management process (S14), and the special symbol game end process (S20) in this order. It is executed at a predetermined timing.

また、メインCPU71は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「00」、「01」、「02」、「03」の順でセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び大当り開始インターバル管理処理(S15)をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。 Further, when the gaming state is neither the big hit gaming state nor the small hit gaming state and the result of the hit determination is "big hit" or "small hit", the control state flag is "00", " Set in the order of "01", "02", "03". Thereby, the main CPU 71, the special symbol storage check process (S12), the special symbol variation time management process (S13), the special symbol display time management process (S14) and the big hit start interval management process (S15) in this order. It is executed at a predetermined timing, and the transition control to the big hit game state or the small hit game state is executed.

さらに、メインCPU71は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「04」、「05」、「06」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)及び大入賞口再開放前待ち時間管理処理(S18)をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。 Further, the main CPU 71 sets the control state flag in the order of "04", "05", "06" when the control to shift to the big hit game state or the small hit game state is executed. As a result, the main CPU 71 performs the above-described special winning opening opening process (S16), the special winning opening remaining ball monitoring process (S17), and the special winning opening pre-opening waiting time management process (S18) in this order at predetermined timings. The big hit game or the small hit game is executed.

なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインCPU71は、制御状態フラグを「04」、「05」、「07」、「08」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)、大当り終了インターバル処理(S19)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。 It should be noted that, during the big hit game, when the ending condition of the big hit game state is satisfied, the main CPU 71 sets the control state flags in the order of “04”, “05”, “07”, and “08”. Thereby, the main CPU 71 performs the above-described special winning opening opening process (S16), the special winning hole remaining ball monitoring process (S17), the big hit ending interval process (S19), and the special symbol game ending process (S20) in this order. It executes at a predetermined timing and ends the big hit game state.

上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図67に示す主制御メイン処理中のS4の普通図柄制御処理(後述の図72参照)もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。 As described above, in the special symbol control process, the process flow is branched according to the status. Further, the normal symbol control process of S4 in the main control main process shown in FIG. 67 (see FIG. 72 described later) also branches the process flow according to the status, as in the special symbol control process, as described later. ..

本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。 The processing program of this embodiment is programmed so that a pure return processing from a small module to a parent module is possible with a call instruction when processing is branched depending on the status. As a result, the capacity of the program can be reduced in the present embodiment as compared with the case where the jump table is arranged to execute the above processing.

[特別図柄記憶チェック処理]
次に、図69を参照して、特別図柄制御処理(図68参照)中のS12で行う特別図柄記憶チェック処理について説明する。なお、図69は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special symbol memory check processing]
Next, with reference to FIG. 69, the special symbol storage check process performed in S12 of the special symbol control process (see FIG. 68) will be described. Note that FIG. 69 is a flowchart showing the procedure of the special symbol storage check process in this embodiment.

まず、メインCPU71は、制御状態フラグをロードする(S31)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S32)。S32において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S32がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 Next, the main CPU 71 determines whether or not the control state flag is a value (“00”) indicating the special symbol storage check process (S32). In S32, when the main CPU 71 determines that the control state flag is not “00” (NO in S32), the main CPU 71 ends the special symbol storage check process, and the process is the special symbol control process (FIG. 68). Refer to).

一方、S32において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S32がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S33)。 On the other hand, in S32, when the main CPU 71 determines that the control state flag is “00” (YES in S32), the main CPU 71 determines that the second starting mouth winning (variable display of the second special symbol) It is determined whether or not the reserved number (second startup memory number) is "0" (S33).

S33において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S33がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S34)。 In S33, when the main CPU 71 determines that the number of reserved second starting opening winnings is not “0” (NO in S33), the main CPU 71 determines whether the number of reserved second starting opening winnings is the second. The value of the starting memory number is subtracted by "1" (S34).

本実施形態では、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)〜第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)〜第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In the present embodiment, the main CPU 71 determines whether or not data is stored in the second special symbol starting storage area (0) to the second special symbol starting storage area (4) provided in the main RAM 73, It is determined whether or not there is a starting memory of the special symbol game corresponding to the variable display of the second special symbol that is changing or is on hold. In the second special symbol starting storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing second special symbol is stored as starting memory. Then, in the second special symbol starting storage area (1) to the second special symbol starting storage area (4), the special symbol game corresponding to the variable display (holding ball) of the second special symbol for four times being held. Data (information) is stored as a starting memory. The data included in the starting memory stored in each of the second special symbol starting memory areas is, for example, data such as a big hit determination random number value and a big hit symbol random number value acquired at the time of winning the second starting opening 45. ..

S34の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S35)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S35の処理後、メインCPU71は、後述のS40の処理を行う。 After the process of S34, the main CPU 71 performs a special symbol memory transfer process based on the second starting opening winning (S35). In this process, the main CPU 71 transfers (stores) the data of the second special symbol starting storage areas (1) to (4) to the second special symbol starting storage areas (0) to (3), respectively. Then, after the processing of S35, the main CPU 71 carries out the processing of S40 described later.

ここで、再度、S33の処理に戻って、S33において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S33がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S36)。 Here, returning to the process of S33 again, in S33, when the main CPU 71 determines that the number of retained second winning opening winning prizes is “0” (when YES is determined in S33), the main CPU 71 determines It is determined whether or not the number of reserved first starting winnings (variable display of the first special symbol) (first starting memory number) is "0" (S36).

S36において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S36がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S37)。そして、S37の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 In S36, when the main CPU 71 determines that the number of held first start opening prizes is "0" (YES in S36), the main CPU 71 performs demo display processing (S37). Then, after the process of S37, the main CPU 71 ends the special symbol storage check process, and returns the process to the special symbol control process (see FIG. 68).

なお、S37のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S37のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。 In the demo display process of S37, the main CPU 71 sets the demo display permission value in the main RAM 73. That is, the main CPU 71, a state in which the number of holding the first starting mouth winning and the second starting mouth winning is "0" (the starting memory of the special symbol game is "0") is a predetermined time (for example, If maintained for 30 sec), a predetermined value is set as the demo display permission value. If the demo display permission value is the predetermined value in the demo display process of S37, the main CPU 71 sets the demo display command data in the main RAM 73. Then, the demo display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. Upon receiving the demo display command data, the sub control circuit 200 displays a demo screen in the display area 13a of the display device 13.

一方、S36において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S36がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S38)。 On the other hand, in S36, when the main CPU 71 determines that the number of held first starting mouth prizes is not “0” (NO in S36), the main CPU 71 corresponds to the number of held first starting mouth winnings. The value of the first starting memory number is subtracted by "1" (S38).

本実施形態では、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)〜第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)〜第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In the present embodiment, the main CPU 71 determines whether or not data is stored in the first special symbol starting storage area (0) to the first special symbol starting storage area (4) provided in the main RAM 73. It is determined whether or not there is a starting memory of the special symbol game corresponding to the variable display of the first special symbol that is changing or is on hold. In the first special symbol starting storage area (0), the data (information) of the special symbol game corresponding to the variable display of the changing first special symbol is stored as the starting memory. Then, in the first special symbol starting storage area (1) to the first special symbol starting storage area (4), the special symbol game corresponding to the variable display (holding ball) of the first special symbol for four times being held. Data (information) is stored as a starting memory. The data included in the start-up memory stored in each first special symbol start-up memory area is, for example, data such as a big-hit determination random number value and a big-hit symbol random number value acquired at the time of winning the first starting opening 44. ..

S38の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S39)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S39の処理後、メインCPU71は、後述のS40の処理を行う。 After the processing of S38, the main CPU 71 carries out a special symbol memory transfer processing based on the first starting opening winning combination (S39). In this process, the main CPU 71 transfers (stores) the data of the first special symbol starting storage areas (1) to (4) to the first special symbol starting storage areas (0) to (3), respectively. Then, after the processing of S39, the main CPU 71 performs the processing of S40 described below.

次いで、S35又はS39の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S40)。 Next, after the processing of S35 or S39, the main CPU 71 determines whether or not the value of the time saving state variation counter is "0" (S40).

S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S40がYES判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S40がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S41)。 In S40, when the main CPU 71 determines that the value of the time saving state variation number counter is “0” (YES in S40), the main CPU 71 performs the process of S44 described below. On the other hand, in S40, when the main CPU 71 determines that the value of the time saving state variation number counter is not "0" (NO in S40), the main CPU 71 subtracts "1" from the value of the time saving state variation number counter. Yes (S41).

S41の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S42)。 After the processing of S41, the main CPU 71 determines whether or not the value of the time saving state variation number counter is "0" (S42).

S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S42がNO判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S42がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S43)。 In S42, when the main CPU 71 determines that the value of the time saving state variation number counter is not “0” (NO in S42), the main CPU 71 performs the process of S44 described below. On the other hand, when the main CPU 71 determines in S42 that the value of the time saving state variation number counter is "0" (YES in S42), the main CPU 71 sets the time saving flag to "0" (S43). ).

S43の処理後、S40がYES判定の場合、又は、S42がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S44)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。 After the process of S43, if S40 is YES, or if S42 is NO, the main CPU 71 sets a value (“01”) indicating the special symbol variation time management process in the control state flag (S44). In addition, in this process, the main CPU 71 transmits a hold subtraction command and a special symbol effect start command to the sub control circuit 200.

次いで、メインCPU71は、大当り判断処理を行う(S45)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。 Next, the main CPU 71 conducts a big hit determination process (S45). In this process, the main CPU 71 determines (determines) which one of the “big hit”, “small hit” and “miss” has been won by lottery based on the big hit determination random number value obtained at the time of winning the starting mouth.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S46)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S47)。そして、S47の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 Next, the main CPU 71 clears the information (data) in the storage area used for the previous variable display (S46). Next, the main CPU 71 sets a fluctuation time corresponding to the fluctuation pattern of the determined special symbol in the waiting time timer (S47). Then, after the process of S47, the main CPU 71 ends the special symbol storage check process, and returns the process to the special symbol control process (see FIG. 68).

[特別図柄表示時間管理処理]
次に、図70を参照して、特別図柄制御処理(図68参照)中のS14で行う特別図柄表示時間管理処理について説明する。なお、図70は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management process]
Next, with reference to FIG. 70, the special symbol display time management process performed in S14 of the special symbol control process (see FIG. 68) will be described. 70. FIG. 70 is a flowchart showing the procedure of special symbol display time management processing in the present embodiment.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S51)。S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S51がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 First, the main CPU 71 determines whether or not the control state flag is a value (“02”) indicating the special symbol display time management process (S51). In S51, if the main CPU 71 determines that the control state flag is not the value ("02") indicating the special symbol display time management process (NO in S51), the main CPU 71 performs the special symbol display time management process. It ends and returns the process to the special symbol control process (see FIG. 68).

一方、S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S51がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S52)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。 On the other hand, in S51, when the main CPU 71 determines that the control state flag is the value (“02”) indicating the special symbol display time management process (YES in S51), the main CPU 71 determines that the waiting time timer It is determined whether the value (waiting time) is "0" (S52). In this processing, the main CPU 71 determines whether or not the waiting time after the fluctuation is set (variation start waiting time) set in the waiting time timer has been exhausted.

S52において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S52がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。一方、S52において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S52がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S53)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。 In S52, if the main CPU 71 determines that the value of the waiting time timer is not "0" (NO in S52), the main CPU 71 ends the special symbol display time management process, and the process is the special symbol control process. (See FIG. 68). On the other hand, in S52, when the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S52), the main CPU 71 determines whether or not the special symbol game is "big hit". It is determined (S53). In addition, in this processing, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S53において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S53がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S54)。そして、S54の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 In S53, when the main CPU 71 determines that the special symbol game is not a "big hit" (NO in S53), the main CPU 71 sets the control state flag to a value ("08") indicating the special symbol game end process. Set (S54). Then, after the process of S54, the main CPU 71 ends the special symbol display time management process, and returns the process to the special symbol control process (see FIG. 68).

一方、S53において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S53がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S55)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。 On the other hand, in S53, when the main CPU 71 determines that the special symbol game is “big hit” (YES in S53), the main CPU 71 sets the big hit flag to the ON state (S55). The big hit flag is a flag indicating whether or not to play a big hit game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S56)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S57)。 Next, the main CPU 71 clears the value of the time saving state variation number counter, the value of the time saving flag and the value of the probability variation flag (S56). Next, the main CPU 71 sets the control state flag to a value (“03”) indicating the big hit start interval management process (S57).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S58)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S59)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。 Next, the main CPU 71 sets the big hit start interval time (for example, 5000 msec) corresponding to the special symbol (first special symbol or second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a big hit start command (special symbol start display command) corresponding to the special symbol in the main RAM 73 (S59). In addition, in this process, the main CPU 71 simultaneously transmits a special symbol hit start display command to the sub control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S60)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、S60の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 Next, the main CPU 71 sets the round number display LED pattern flag to the on state (S60). The round number display LED pattern flag is a flag indicating whether or not the remaining round number is displayed in a predetermined pattern. Then, after the processing of S60, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 68).

[大当り終了インターバル処理]
次に、図71を参照して、特別図柄制御処理(図68参照)中のS19で行う大当り終了インターバル処理について説明する。なお、図71は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Big hit end interval processing]
Next, with reference to FIG. 71, the jackpot end interval process performed in S19 of the special symbol control process (see FIG. 68) will be described. Note that FIG. 71 is a flowchart showing the procedure of the big hit ending interval process in the present embodiment.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S71)。 First, the main CPU 71 determines whether or not the control state flag has a value (“07”) indicating a big hit end interval process (S71).

S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S71がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。一方、S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S71がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S72)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。 In S71, when the main CPU 71 determines that the control state flag is not the value (“07”) indicating the big hit ending interval process (NO in S71), the main CPU 71 ends the big hit ending interval process and executes the process. To the special symbol control process (see FIG. 68). On the other hand, in S71, when the main CPU 71 determines that the control state flag is the value (“07”) indicating the big hit end interval processing (YES in S71), the main CPU 71 determines that the wait timer value is It is determined whether or not it is "0" (S72). In this processing, the main CPU 71 determines whether or not the jackpot end interval time set in the waiting time timer has been exhausted.

S72において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S72がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。一方、S72において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S72がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S73)。 In S72, when the main CPU 71 determines that the value of the waiting time timer is not "0" (NO in S72), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (Fig. 68)). On the other hand, in S72, when the main CPU 71 determines that the value of the waiting time timer is “0” (YES in S72), the main CPU 71 clears the special winning opening opening number display LED pattern flag ( S73).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S74)。 Next, the main CPU 71 clears the round number distribution flag (sets it to "0") (S74).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S75)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S76)。 Next, the main CPU 71 sets the control state flag to a value (“08”) indicating the special symbol game ending process (S75). Further, in this processing, the main CPU 71 simultaneously transmits a special symbol per end display command to the sub control circuit 200. Next, the main CPU 71 clears the big hit flag (S76).

次いで、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする(S77)。次いで、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S78)。 Next, the main CPU 71 refers to the jackpot type determination table (see FIG. 18 to FIG. 21), and sets the value of the probability variation flag based on the game state at the time of jackpot winning and the type of the jackpot selection symbol command (S77). .. Next, the main CPU 71 refers to the jackpot type determination table (see FIG. 18 to FIG. 21), and sets the value of the time saving flag based on the gaming state at the time of jackpot winning and the type of the jackpot selection symbol command (S78). ..

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S79)。S79において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S79がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 Next, the main CPU 71 determines whether or not the value of the time saving flag is "1" (whether the time saving flag is in the ON state) (S79). In S79, when the main CPU 71 determines that the value of the time saving flag is not "1" (NO in S79), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (Fig. 68). Refer to).

一方、S79において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S79がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図18〜図21参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S80)。そして、S80の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図68参照)に戻す。 On the other hand, in S79, when the main CPU 71 determines that the value of the time saving flag is “1” (YES in S79), the main CPU 71 refers to the jackpot type determination table (see FIGS. 18 to 21). Then, based on the game state at the time of big hit and the type of selection symbol command at the time of big hit, the value of the corresponding time saving number is set in the time saving state variation number counter (S80). Then, after the processing of S80, the main CPU 71 ends the big hit end interval processing, and returns the processing to the special symbol control processing (see FIG. 68).

[普通図柄制御処理]
次に、図72を参照して、主制御メイン処理(図67参照)中のS4で行う普通図柄制御処理について説明する。図72は、本実施形態における普通図柄制御処理の手順を示すフローチャートである。
[Normal symbol control processing]
Next, with reference to FIG. 72, the normal symbol control process performed in S4 of the main control main process (see FIG. 67) will be described. FIG. 72 is a flowchart showing a procedure of normal symbol control processing in the present embodiment.

なお、図72に示すフローチャート中の各処理ステップの符号に並記した括弧書きの数値(「00」〜「04」)は普通図柄制御状態フラグを示し、この普通図柄制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、普通図柄制御状態フラグの数値に対応する各処理ステップを実行することにより、普通図柄ゲームを進行させる。 Incidentally, the parenthesized numerical values (“00” to “04”) written in parallel to the reference numerals of the processing steps in the flowchart shown in FIG. 72 indicate the normal symbol control state flag, and this normal symbol control state flag is the main RAM 73. Is stored in a predetermined storage area in the. The main CPU 71 advances the normal symbol game by executing each processing step corresponding to the numerical value of the normal symbol control state flag.

まず、メインCPU71は、普通図柄制御状態フラグをロードする(S91)。この処理では、メインCPU71は、メインRAM73に記憶された普通図柄制御状態フラグを読み出す。メインCPU71は、S91でロードされた普通図柄制御状態フラグの値に基づいて、後述のS92〜S96の各種の処理を実行するか否かを判定する。この普通制御制御状態フラグは、普通図柄ゲームの遊技の状態を示すものであり、S92〜S96のいずれかの処理を実行可能にするものである。 First, the main CPU 71 loads the normal symbol control state flag (S91). In this process, the main CPU 71 reads the normal symbol control state flag stored in the main RAM 73. The main CPU 71 determines, based on the value of the normal symbol control state flag loaded in S91, whether to execute various processes of S92 to S96 described later. This normal control control status flag indicates the status of the game of the normal symbol game, and makes it possible to execute any one of the processes of S92 to S96.

また、メインCPU71は、S92〜S96の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図74参照)も実行される。 Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time or the like set for each process of S92 to S96. In the period before reaching the predetermined timing, the process of each step is not executed, but another subroutine process is executed. Further, a system timer interrupt process described later (see FIG. 74 described later) is also executed at a predetermined cycle.

そして、S91の処理が終了すると、メインCPU71は、普通図柄記憶チェック処理を行う(S92)。 Then, when the processing of S91 ends, the main CPU 71 conducts normal symbol storage check processing (S92).

この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄記憶チェック処理を示す値(「00」)である場合に、普通図柄の可変表示の保留個数をチェックし、保留個数が「0」でないときには、当り判定等の処理を行う。また、メインCPU71は、この処理において、普通図柄制御状態フラグに、後述の普通図柄変動時間監視処理(S93)を示す値(「01」)をセットし、今回の処理で決定された変動時間を待ち時間タイマにセットする。すなわち、この処理により、S92の処理で決定された普通図柄の変動時間が経過した後、後述の普通図柄変動時間監視処理が実行されるように設定される。 In this process, the main CPU 71, when the normal symbol control status flag is a value ("00") indicating the normal symbol storage check process, checks the variable number of normally displayed variable symbols and the retained number is "0". If not, a process such as a hit determination is performed. In addition, in this process, the main CPU 71 sets a value (“01”) indicating a normal symbol variation time monitoring process (S93), which will be described later, in the normal symbol control state flag, and the variation time determined in this process. Set the waiting time timer. That is, by this process, after the variation time of the normal symbol determined in the process of S92 has elapsed, the normal symbol variation time monitoring process described later is set to be executed.

次いで、メインCPU71は、普通図柄変動時間監視処理を行う(S93)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄変動時間監視処理を示す値(「01」)であり、普通図柄の変動時間が経過した場合に、普通図柄制御状態フラグに、後述の普通図柄表示時間監視処理(S94)を示す値(「02」)をセットし、確定後待ち時間(例えば0.5sec)を待ち時間タイマにセットする。すなわち、この処理により、S93の処理でセットされた確定後待ち時間が経過した後、後述の普通図柄表示時間監視処理が実行されるように設定される。 Next, the main CPU 71 normally carries out symbol variation time monitoring processing (S93). In this process, the main CPU 71, the normal symbol control state flag is a value indicating the normal symbol variation time monitoring process ("01"), when the variation time of the normal symbol has passed, the normal symbol control state flag, which will be described later. The value (“02”) indicating the normal symbol display time monitoring process (S94) is set, and the waiting time after confirmation (for example, 0.5 sec) is set in the waiting time timer. That is, by this process, after the post-determination waiting time set in the process of S93 has elapsed, the normal symbol display time monitoring process described below is set to be executed.

次いで、メインCPU71は、普通図柄表示時間監視処理を行う(S94)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄表示時間監視処理を示す値(「02」)であり、S93の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「当り」であるか否かを判断する。そして、当り判定の結果が「当り」である場合、メインCPU71は、普通電動役物開放設定処理を行い、普通図柄制御状態フラグに、後述の普通電動役物開放処理(S95)を示す値(「03」)をセットする。すなわち、この処理により、後述の普通電動役物開放処理が実行されるように設定される。 Next, the main CPU 71 conducts normal symbol display time monitoring processing (S94). In this processing, the main CPU 71 determines whether or not the normal symbol control status flag is a value ("02") indicating the normal symbol display time monitoring processing, and the waiting time after confirmation set in the processing of S93 has elapsed. It is determined whether or not the result of is a "hit". When the result of the hit determination is "hit", the main CPU 71 performs the normal electric auditors product release setting process, and the normal symbol control state flag is a value (S95) indicating a later-described normal electric auditors product release process (S95). "03") is set. That is, by this processing, it is set to execute the later-described normal electric auditors product opening processing.

一方、当り判定の結果が「当り」でない場合、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この場合には、後述の普通図柄ゲーム終了処理が実行されるように設定される。 On the other hand, when the result of the hit determination is not “win”, the main CPU 71 sets a value (“04”) indicating a normal symbol game end process (S96) described later in the normal symbol control state flag. That is, in this case, the normal symbol game ending process described later is set to be executed.

次いで、メインCPU71は、S94において当り判定の結果が「当り」であると判定された場合、普通電動役物開放処理を行う(S95)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通電動役物開放処理を示す値(「03」)である場合に、普通電動役物46の開放中において所定数の始動入賞があったという条件、及び、普通電動役物46の開放上限時間を経過した(普通電役開放時間タイマが「0」である)という条件の一方が満たされたか否かを判断する。 Next, when the result of the hit determination is "hit" in S94, the main CPU 71 conducts a normal electric auditors product opening process (S95). In this process, the main CPU 71, when the normal symbol control state flag is a value (“03”) indicating the normal electric auditors product opening process, has a predetermined number of starting prizes while the normal electric auditors product 46 is opened. It is determined whether or not one of the above conditions and the condition that the opening upper limit time of the ordinary electric auditors product 46 has passed (the ordinary electric auditors opening time timer is "0") are satisfied.

S95において、上記一方の条件が満たされた場合には、メインCPU71は、普通電動役物46である羽根部材を閉鎖状態にするため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この処理により、後述の普通図柄ゲーム終了処理が実行されるように設定される。 When one of the above conditions is satisfied in S95, the main CPU 71 updates the variable positioned in the main RAM 73 in order to close the blade member which is the normal electric accessory 46. Then, the main CPU 71 sets a value (“04”) indicating a normal symbol game ending process (S96) described later in the normal symbol control state flag. That is, by this process, the normal symbol game ending process described later is set to be executed.

次いで、メインCPU71は、普通図柄ゲーム終了処理を行う(S96)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄ゲーム終了処理を示す値(「04」)である場合に、普通図柄の可変表示の保留個数を示すデータを「1」減少させるように記憶更新する。また、メインCPU71は、次回の普通図柄の変動表示を行うために、普通図柄記憶領域の更新を行う。さらに、メインCPU71は、普通図柄制御状態フラグに普通図柄記憶チェック処理を示す値(「00」)をセットする。すなわち、この処理により、S96の処理後、上述した普通図柄記憶チェック処理(S92)が実行されるように設定される。 Next, the main CPU 71 conducts normal symbol game end processing (S96). In this process, the main CPU 71, when the normal symbol control state flag is a value (“04”) indicating the normal symbol game end process, decreases the data indicating the number of reserved variable displays of the normal symbol by “1”. To update the memory. Further, the main CPU 71 updates the normal symbol storage area in order to perform the variable display of the next normal symbol. Further, the main CPU 71 sets a value (“00”) indicating the normal symbol storage check process in the normal symbol control state flag. That is, by this process, after the process of S96, the above-mentioned normal symbol storage check process (S92) is set to be executed.

そして、S96の処理後、メインCPU71は、普通図柄制御処理を終了し、処理を主制御メイン処理(図67参照)のS5に移す。 Then, after the processing of S96, the main CPU 71 ends the normal symbol control processing, and moves the processing to S5 of the main control main processing (see FIG. 67).

[電源投入時処理]
次に、図73を参照して、メインCPU71により実行される電源投入時処理について説明する。図73は、本実施形態における電源投入時処理の手順を示すフローチャートである。
[Power-on processing]
Next, the power-on process executed by the main CPU 71 will be described with reference to FIG. 73. FIG. 73 is a flowchart showing the procedure of power-on processing in this embodiment.

まず、メインCPU71は、スタックポインタに所定の初期値を設定する(S101)。次いで、メインCPU71は、電断検知信号がオフ状態(LOWレベル)であるか否かを判別する(S102)。なお、この判定処理において、電断検知信号がオフ状態である場合には、電断検知処理が実行可能な状態に無い場合に対応する。すなわち、電断検知可能な状態では、電断検知信号がオン状態となる。 First, the main CPU 71 sets a predetermined initial value in the stack pointer (S101). Next, the main CPU 71 determines whether or not the power failure detection signal is in the off state (LOW level) (S102). In this determination process, the case where the power failure detection signal is in the off state corresponds to the case where the power failure detection process is not in the executable state. That is, the power failure detection signal is in the ON state in the power failure detectable state.

S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)であると判別した場合(S102がYES判定の場合)、メインCPU71は、電断検知信号がオン状態(HIGHレベル)になるまで、S102の判定処理を繰り返す。一方、S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)でないと判別した場合(S102がNO判定の場合)、メインCPU71は、内蔵のRWM(Read Write Memory)、すなわち、メインRAM73へのアクセス許可処理を行う(S103)。また、この処理では、メインCPU71は、例えば、メインRAM73の作業領域の初期化処理等の各種初期設定処理を行う。 In S102, when the main CPU 71 determines that the power failure detection signal is in the OFF state (LOW level) (YES in S102), the main CPU 71 turns the power failure detection signal into the ON state (HIGH level). Until then, the determination process of S102 is repeated. On the other hand, when the main CPU 71 determines in S102 that the power failure detection signal is not in the OFF state (LOW level) (NO in S102), the main CPU 71 determines that the built-in RWM (Read Write Memory), that is, the main Access permission processing to the RAM 73 is performed (S103). Further, in this processing, the main CPU 71 performs various initialization processing such as initialization processing of the work area of the main RAM 73, for example.

次いで、メインCPU71は、副制御受信受付ウエイト処理を行う(S104)。この処理では、メインCPU71は、副制御回路200の動作状態が、例えばコマンドデータ等のデータを受付可能な状態になるまで待機する。次いで、メインCPU71は、CPUを内蔵したデバイスの初期化処理を行う(S105)。 Next, the main CPU 71 executes a sub-control reception acceptance weight process (S104). In this processing, the main CPU 71 waits until the operation state of the sub control circuit 200 becomes a state in which data such as command data can be received. Next, the main CPU 71 conducts an initialization process of a device having a built-in CPU (S105).

次いで、メインCPU71は、バックアップクリア信号がオン状態(HIGHレベル)であるか否かを判別する(S106)。具体的には、メインCPU71は、バックアップクリアスイッチ121(図5参照)がオン状態であるか否かを判別する。 Next, the main CPU 71 determines whether or not the backup clear signal is in the ON state (HIGH level) (S106). Specifically, the main CPU 71 determines whether the backup clear switch 121 (see FIG. 5) is on.

S106において、メインCPU71が、バックアップクリア信号がオン状態であると判別した場合(S106がYES判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S106において、メインCPU71が、バックアップクリア信号がオン状態でないと判別した場合(S106がNO判定の場合)、メインCPU71は、電断検知フラグが設定されている(電断検知フラグの値が「1」である)か否かを判別する(S107)。 In S106, when the main CPU 71 determines that the backup clear signal is in the ON state (YES in S106), the main CPU 71 performs the process of S113 described below. On the other hand, when the main CPU 71 determines in S106 that the backup clear signal is not in the ON state (NO in S106), the main CPU 71 sets the power failure detection flag (the value of the power failure detection flag is It is determined whether it is "1" (S107).

S107において、メインCPU71が、電断検知フラグが設定されていないと判別した場合(S107がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S107において、メインCPU71が、電断検知フラグが設定されていると判別した場合(S107がYES判定の場合)、メインCPU71は、作業領域の損傷チェック処理を行う(S108)。なお、この処理では、メインCPU71は、チェックサム値等に基づいて、作業領域に損傷があるか否かをチェックする。 In S107, when the main CPU 71 determines that the power failure detection flag is not set (NO in S107), the main CPU 71 performs the process of S113 described below. On the other hand, in S107, when the main CPU 71 determines that the power failure detection flag is set (YES in S107), the main CPU 71 performs a work area damage check process (S108). In this process, the main CPU 71 checks whether or not the work area is damaged based on the checksum value and the like.

S108の処理後、メインCPU71は、S108の作業領域の損傷チェック処理の結果に基づいて、作業領域が正常であるか否かを判別する(S109)。S109において、メインCPU71が、作業領域が正常でないと判別した場合(S109がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。 After the processing of S108, the main CPU 71 determines whether or not the work area is normal based on the result of the work area damage check processing of S108 (S109). In S109, when the main CPU 71 determines that the work area is not normal (NO in S109), the main CPU 71 performs the process of S113 described below.

一方、S109において、メインCPU71が、作業領域が正常であると判別した場合(S109がYES判定の場合)、メインCPU71は、電断復帰時に初期値のセットが必要となる作業領域の初期設定処理を行う(S110)。次いで、メインCPU71は、電断復帰時の高確率遊技状態の報知設定処理を行う(S111)。 On the other hand, when the main CPU 71 determines in S109 that the work area is normal (YES in S109), the main CPU 71 performs the work area initial setting process in which the initial value needs to be set when the power is restored. Is performed (S110). Next, the main CPU 71 conducts notification setting processing of the high-probability game state at the time of power failure recovery (S111).

S111の処理後、メインCPU71は、電断復帰コマンドを副制御回路200に送信する(S112)。この処理では、メインCPU71は、上述した第1電断復帰コマンド及び第2電断復帰コマンド(図30及び図31参照)を副制御回路200に送信する。そして、S112の処理後、メインCPU71は、電源投入時処理を終了する。 After the processing of S111, the main CPU 71 transmits a power failure recovery command to the sub control circuit 200 (S112). In this process, the main CPU 71 transmits the above-described first power failure recovery command and second power failure recovery command (see FIGS. 30 and 31) to the sub control circuit 200. Then, after the processing of S112, the main CPU 71 ends the power-on processing.

ここで、再度、S106、S107又はS109の処理に戻って、S106がYES判定の場合、又は、S107或いはS109がNO判定の場合、すなわち、パチンコ遊技機1を電断検知前の状態に復帰させることができない場合、メインCPU71は、全ての作業領域をクリアする(S113)。 Here, returning to the processing of S106, S107 or S109 again, if S106 is YES, or if S107 or S109 is NO, that is, the pachinko gaming machine 1 is returned to the state before the detection of the power failure. If not possible, the main CPU 71 clears all work areas (S113).

次いで、メインCPU71は、メインRAM73の初期化時に初期値のセットが必要となる作業領域の初期設定処理を行う(S114)。次いで、メインCPU71は、メインRAM73の初期化コマンドを副制御回路200に送信する(S115)。そして、S115の処理後、メインCPU71は、電源投入時処理を終了する。 Next, the main CPU 71 conducts an initial setting process of a work area in which an initial value needs to be set when the main RAM 73 is initialized (S114). Next, the main CPU 71 transmits an initialization command for the main RAM 73 to the sub control circuit 200 (S115). Then, after the processing of S115, the main CPU 71 ends the power-on processing.

[システムタイマ割込処理]
本実施形態のパチンコ遊技機1では、メインCPU71は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインCPU71は、クロック発生回路74から所定周期(例えば2msec)で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図74を参照して、メインCPU71により実行されるシステムタイマ割込処理について説明する。なお、図74は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main processing at a predetermined cycle and executes the system timer interrupt processing even while the main processing is being executed. Specifically, the main CPU 71 executes a system timer interrupt process in response to a clock pulse generated by the clock generation circuit 74 in a predetermined cycle (for example, 2 msec). Here, the system timer interrupt processing executed by the main CPU 71 will be described with reference to FIG. Note that FIG. 74 is a flowchart showing the procedure of the system timer interrupt process in this embodiment.

まず、メインCPU71は、各レジスタのデータ(情報)を退避させる(S121)。次いで、メインCPU71は、乱数更新処理を行う(S122)。この処理では、メインCPU71は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために2msec周期で決まったタイミングで更新を行う。 First, the main CPU 71 saves the data (information) in each register (S121). Next, the main CPU 71 conducts random number update processing (S122). In this process, the main CPU 71 updates various random number values extracted from the big hit determination counter, the symbol determination counter, the hit determination counter, the falling determination counter, the variation pattern determination counter, the effect pattern determination counter, and the like. .. It should be noted that the jackpot determination counter and the symbol determination counter lack fairness when the update timing of the counter value is indefinite. Therefore, the jackpot determination counter and the symbol determination counter are updated at a fixed timing in a 2 msec cycle in order to ensure fairness.

次いで、メインCPU71は、スイッチ入力検出処理を行う(S123)。この処理では、メインCPU71は、各種始動口、各種入賞口及び球通過検出器43への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図75を参照しながら後で説明する。 Next, the main CPU 71 conducts switch input detection processing (S123). In this processing, the main CPU 71 detects winning or passing of various starting openings, various winning openings, and the ball passage detector 43. The details of the switch input detection process will be described later with reference to FIG.

次いで、メインCPU71は、タイマ更新処理を行う(S124)。具体的には、メインCPU71は、主制御回路70と副制御回路200との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。 Next, the main CPU 71 conducts timer update processing (S124). Specifically, the main CPU 71 has various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub control circuit 200, and a special winning opening time timer for measuring the opening time of the special winning opening. Update process.

次いで、メインCPU71は、コマンド出力処理を行う(S125)。この処理では、メインCPU71は、副制御回路200のホスト制御回路210に、例えば、入賞コマンド、変動コマンド等の各種コマンドを出力する。 Next, the main CPU 71 conducts command output processing (S125). In this processing, the main CPU 71 outputs various commands such as a winning command and a variation command to the host control circuit 210 of the sub control circuit 200.

次いで、メインCPU71は、遊技情報出力処理を行う(S126)。この処理では、メインCPU71は、主制御回路70、副制御回路200、払出・発射制御回路123等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。 Next, the main CPU 71 conducts game information output processing (S126). In this processing, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub control circuit 200, the payout/launch control circuit 123, etc., to the hall computer of the game store.

次いで、メインCPU71は、S121で退避させた各レジスタのデータを復帰させる(S127)。そして、S127の処理後、メインCPU71は、システムタイマ割込処理を終了する。 Next, the main CPU 71 restores the data of each register saved in S121 (S127). Then, after the processing of S127, the main CPU 71 ends the system timer interrupt processing.

[スイッチ入力検出処理]
次に、図75を参照して、システムタイマ割込処理(図74参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図75は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, with reference to FIG. 75, the switch input detection processing performed in S123 during the system timer interrupt processing (see FIG. 74) will be described. Note that FIG. 75 is a flowchart showing the procedure of the switch input detection processing in this embodiment.

まず、メインCPU71は、始動口入賞検出処理を行う(S131)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図76を参照しながら後で説明する。 First, the main CPU 71 conducts a starting mouth winning detection process (S131). In this process, the main CPU 71 determines whether or not the game ball has entered (passed) into the first starting opening 44 or the second starting opening 45. That is, the main CPU 71 detects whether or not the winning of the game ball has been detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the starting mouth winning detection process will be described later with reference to FIG.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S132)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 conducts general winning opening passage detection processing (S132). In this process, the main CPU 71 determines whether or not a game ball has entered the general winning opening 51 or 52. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the general winning ball sensor 51a or 52a. Then, when the winning of the game ball into the general winning opening 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S133)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 conducts special winning opening passage detection processing (S133). In this process, the main CPU 71 determines whether or not a game ball has entered the first big winning opening 53 or the second big winning opening 54. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the first big winning opening solenoid 53b or the second big winning opening solenoid 54b. Then, when the winning of the game ball to the first big winning opening 53 or the second big winning opening 54 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、ゲート通過検出処理を行う(S134)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。そして、S134の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図74参照)のS124に移す。 Next, the main CPU 71 conducts gate passage detection processing (S134). In this processing, the main CPU 71 determines whether or not the game ball has passed the ball passage detector 43. That is, the main CPU 71 detects whether or not the passage of the game ball has been detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed the ball passing detector 43, the main CPU 71 performs various predetermined processes corresponding to the passing. After the processing of S134, the main CPU 71 ends the switch input detection processing, and moves the processing to S124 of the system timer interrupt processing (see FIG. 74).

[始動口入賞検出処理]
次に、図76を参照して、スイッチ入力検出処理(図75参照)中のS131で行う始動口入賞検出処理について説明する。なお、図75は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Starting mouth winning detection processing]
Next, with reference to FIG. 76, the start mouth winning detection process performed in S131 in the switch input detection process (see FIG. 75) will be described. It should be noted that FIG. 75 is a flowchart showing the procedure of the starting mouth winning detection process in the present embodiment.

まず、メインCPU71は、第1始動口入賞球センサ44aの出力信号に基づいて、第1始動口44への遊技球の入賞が検出されたか否かを判別する(S141)。 First, the main CPU 71 determines whether or not the winning of the game ball into the first starting opening 44 is detected based on the output signal of the first starting opening winning ball sensor 44a (S141).

S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されていないと判別した場合(S141がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されたと判別した場合(S141がYES判定の場合)、メインCPU71は、第1始動口入賞に対応する払出情報をメインRAM73にセットする(S142)。本実施形態では、遊技球が第1始動口44に入賞すると所定数の遊技球が払い出される。それゆえ、S142の処理では、所定数の遊技球の払出情報がセットされる。 In S141, when the main CPU 71 determines that the winning of the game ball into the first starting opening 44 is not detected (NO in S141), the main CPU 71 performs the process of S149 described later. On the other hand, in S141, when the main CPU 71 determines that the winning of the game ball into the first starting opening 44 is detected (YES in S141), the main CPU 71 causes the payout information corresponding to the first starting opening winning. Is set in the main RAM 73 (S142). In this embodiment, when a game ball wins the first starting opening 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information of a predetermined number of game balls is set.

S142の処理後、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S143)。 After the processing of S142, the main CPU 71 determines whether or not the number of reserves (the number of reserve balls) of the first starting opening winning prize (variable display of the first special symbol) is less than "4" (S143).

S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満でないと判別した場合(S143がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満であると判別した場合(S143がYES判定の場合)、メインCPU71は、第1始動口入賞の保留個数を「1」加算する処理を行う(S144)。 In S143, when the main CPU 71 determines that the number of held first start opening prizes is not less than “4” (NO in S143), the main CPU 71 performs the process of S149 described below. On the other hand, when the main CPU 71 determines in S143 that the number of held first starting mouth winnings is less than “4” (YES in S143), the main CPU 71 determines the number of held first starting mouth winnings. A process of adding "1" is performed (S144).

S144の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S145)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 After the processing of S144, the main CPU 71 acquires various random number values used in the lottery, and stores the acquired various random number values in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 acquires various random number values such as a big hit determination random number value, a symbol random number value, and a fall determination random number value.

次いで、メインCPU71は、第1特別停止図柄判定処理を行う(S146)。この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図14参照)及び図柄判定テーブル(第1始動口)(図16参照)を参照し、S145で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 conducts first special stop symbol determination processing (S146). In this process, the main CPU 71 refers to the jackpot random number determination table (first starting opening) (see FIG. 14) and the symbol determination table (first starting opening) (see FIG. 16), and obtains the jackpot determination random number acquired in S145. Based on the numerical value and the random number of the symbol, it is determined whether or not the "big hit", and in the case of the "big hit", the big hit pattern (production identification pattern) to be displayed on the display screen of the display device 13 Make a selection (judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S147)。この処理では、メインCPU71は、S145で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 conducts a process for determining whether or not there is a fall (S147). In this process, the main CPU 71 conducts a fall lottery based on the fall determination random number value acquired in S145, and determines whether or not a fall has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no falling, or “1”: falling).

次いで、メインCPU71は、第1始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S148)。 Next, the main CPU 71 sets the hold addition command data at the time of winning the first starting opening in the main RAM 73 (S148).

この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図14参照)、図柄判定テーブル(第1始動口)(図16参照)、大当り種類決定テーブル(図18〜図21参照)及び入賞時演出情報決定テーブル(図22参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「小当り」、「ハズレ」)、始動記憶数(第1特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this processing, the main CPU 71 causes the jackpot random number determination table (first starting port) (see FIG. 14), the symbol determination table (first starting port) (see FIG. 16), the jackpot type determination table (see FIGS. 18 to 21). ) And a winning effect information determination table (see FIG. 22), a game state (“normal”, “probability change”, “shorter time”), a winning type (“big hit”, “small hit”, “miss”) )), starting memory number (holding number of the first special symbol), a symbol designating command, a jackpot selection symbol command, prize winning presentation information, jackpot determination result information, fall lottery information, and other holding addition commands. Information (transmission content) to be included in.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第1始動口)(図14参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第1始動口)(図16参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図22参照)を参照することにより取得される。また、大当り判定の結果情報は、S146の処理で取得され、転落抽選情報は、S147の処理で取得される。 At this time, the gaming state is obtained by referring to the values of the probability variation flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (first starting opening) (see FIG. 14), The symbol designating command and the big hit selection symbol command are acquired by referring to the symbol determination table (first starting opening) (see FIG. 16), and the winning effect information is the winning effect information determination table (see FIG. 22). It is obtained by referring to. The result information of the jackpot determination is acquired in the process of S146, and the falling lottery information is acquired in the process of S147.

また、本実施形態では、S148の処理において、第1始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。そして、この第1始動口入賞時の保留加算コマンドに基づいて、副制御回路200は、保留演出及び先読み演出の演出パターンを選択する。 Further, in the present embodiment, in the processing of S148, the hold addition command at the time of winning the first start opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, based on the hold addition command at the time of winning the first start opening, the sub-control circuit 200 selects the effect pattern of the hold effect and the prefetch effect.

S148の処理後、又は、S141或いはS143がNO判定の場合、メインCPU71は、第2始動口入賞球センサ45aの出力信号に基づいて、第2始動口45への遊技球の入賞が検出されたか否かを判別する(S149)。 After the process of S148, or when the determination of S141 or S143 is NO, whether the main CPU 71 has detected the winning of the game ball into the second starting opening 45 based on the output signal of the second starting opening winning ball sensor 45a. It is determined whether or not (S149).

S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されていないと判別した場合(S149がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図75参照)のS132に移す。一方、S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されたと判別した場合(S149がYES判定の場合)、メインCPU71は、第2始動口入賞に対応する払出情報をメインRAM73にセットする(S150)。本実施形態では遊技球が第2始動口45に入賞すると、所定数の遊技球が払い出される。それゆえ、S150の処理では、所定数の遊技球の払出情報がセットされる。 In S149, when the main CPU 71 determines that the winning of the game ball into the second starting opening 45 has not been detected (NO in S149), the main CPU 71 ends the starting opening winning detection processing, and the processing. To S132 of the switch input detection processing (see FIG. 75). On the other hand, in S149, when the main CPU 71 determines that the winning of the game ball into the second starting opening 45 has been detected (YES in S149), the main CPU 71 causes the payout information corresponding to the second starting opening winning. Is set in the main RAM 73 (S150). In this embodiment, when a game ball wins the second starting opening 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, payout information of a predetermined number of game balls is set.

S150の処理後、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S151)。 After the processing of S150, the main CPU 71 determines whether or not the number of reserves (the number of reserve balls) of the second starting opening winning prize (variable display of the second special symbol) is less than "4" (S151).

S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満でないと判別した場合(S151がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図75参照)のS132に移す。一方、S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満であると判別した場合(S151がYES判定の場合)、メインCPU71は、第2始動口入賞の保留個数を「1」加算する処理を行う(S152)。S152の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S153)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 In S151, when the main CPU 71 determines that the number of held second start opening prizes is not less than “4” (NO in S151), the main CPU 71 ends the start opening winning detection process and switches the process. The process moves to S132 of the input detection process (see FIG. 75). On the other hand, in S151, when the main CPU 71 determines that the number of held second starting mouth winnings is less than “4” (YES in S151), the main CPU 71 determines the number of held second starting mouth winnings. A process of adding "1" is performed (S152). After the processing of S152, the main CPU 71 acquires various random number values used in the lottery, and stores the acquired various random number values in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 acquires various random number values such as a big hit determination random number value, a symbol random number value, and a fall determination random number value.

次いで、メインCPU71は、第2特別停止図柄判定処理を行う(S154)。この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図15参照)及び図柄判定テーブル(第2始動口)(図17参照)を参照し、S153で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 conducts second special stop symbol determination processing (S154). In this process, the main CPU 71 refers to the big hit random number determination table (second starting opening) (see FIG. 15) and the symbol determination table (second starting opening) (see FIG. 17), and obtains the big hit determining disorder acquired in S153. Based on the numerical value and the random number of the design, it is determined whether or not it is a "big hit", and in the case of a big hit, selection of a big hit design (identification design for production) to be displayed on the display screen of the display device 13 ( Judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S155)。この処理では、メインCPU71は、S153で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 conducts a determination process for the presence/absence of a fall (S155). In this process, the main CPU 71 conducts a fall lottery based on the fall determination random number value acquired in S153, and determines whether or not a fall has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no falling, or “1”: falling).

次いで、メインCPU71は、第2始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S156)。 Next, the main CPU 71 sets the hold addition command data at the time of winning the second starting opening in the main RAM 73 (S156).

この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図15参照)、図柄判定テーブル(第2始動口)(図17参照)、大当り種類決定テーブル(図18〜図21参照)及び入賞時演出情報決定テーブル(図22参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「ハズレ」)、始動記憶数(第2特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this processing, the main CPU 71 causes the jackpot random number determination table (second starting port) (see FIG. 15), the symbol determination table (second starting port) (see FIG. 17), the jackpot type determination table (see FIGS. 18 to 21). ) And a winning effect information determination table (see FIG. 22), a game state (“normal”, “probability change”, “time saving”), a winning type (“big hit”, “miss”), start memory Information to be included in the hold addition command, based on information such as number (holding number of the second special symbol), symbol designating command, big hit selection symbol command, winning effect information, big hit determination result information, and falling lottery information ( Send content) is determined.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第2始動口)(図15参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第2始動口)(図17参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図22参照)を参照することにより取得される。また、大当り判定の結果情報は、S154の処理で取得され、転落抽選情報は、S155の処理で取得される。 At this time, the game state is obtained by referring to the values of the probability variation flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (second starting opening) (see FIG. 15). The symbol designation command and the big hit selection symbol command are acquired by referring to the symbol determination table (second starting opening) (see FIG. 17), and the winning effect information is the winning effect information determination table (see FIG. 22). It is obtained by referring to. The result information of the jackpot determination is acquired in the process of S154, and the falling lottery information is acquired in the process of S155.

また、本実施形態では、S156の処理において、第2始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。副制御回路200は、この第2始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、S156の処理後、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図75参照)のS132に移す。 Further, in the present embodiment, in the processing of S156, the hold addition command at the time of winning the second starting opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects the effect pattern of the hold effect and the prefetch effect based on the hold addition command at the time of winning the second starting opening. Then, after the processing of S156, the main CPU 71 ends the starting mouth winning detection processing, and moves the processing to S132 of the switch input detection processing (see FIG. 75).

<副制御回路の動作説明>
次に、図77〜図108を参照して、副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Explanation of operation of sub-control circuit>
Next, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 will be described with reference to FIGS. 77 to 108. The sub control circuit 200 receives various commands transmitted from the main control circuit 70 and performs various processes based on the various commands.

[副制御メイン処理]
最初に、図77を参照して、ホスト制御回路210により実行される副制御メイン処理について説明する。図77は、本実施形態における副制御メイン処理の手順を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。
[Sub-control main processing]
First, the sub-control main processing executed by the host control circuit 210 will be described with reference to FIG. FIG. 77 is a flowchart showing the procedure of the sub-control main processing according to this embodiment. The sub-control main process is a process started when the power is turned on.

まず、ホスト制御回路210は、初期化処理を行う(S201)。この処理では、ホスト制御回路210は、例えば、ハードウェアの初期化、デバイスの初期化、アプリケーション(各種処理)の初期化、バックアップデータの復帰初期化等の各種初期設定処理を行う。なお、初期化処理の詳細については、後述の図78及び図79を参照しながら後で説明する。 First, the host control circuit 210 performs initialization processing (S201). In this process, the host control circuit 210 performs various initial setting processes such as hardware initialization, device initialization, application (various processes) initialization, backup data restoration initialization, and the like. The details of the initialization process will be described later with reference to FIGS. 78 and 79 described later.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S202)。なお、起動時には、ウォッチドッグタイマのリセット時間(例えば200msec)が設定され、その後、サービスパルスの書込みが行われなかった場合(タイムアウト時)には、電断処理が開始される。また、ウォッチドッグタイマカウンタをクリアするタイミングは、副制御メイン処理内のメインループ処理(S202〜S212の処理)の開始時、デバイス初期化処理の開始時、アプリケーション初期化処理の開始時及び電断処理の開始時である。 Next, the host control circuit 210 clears the counter of the watchdog timer (S202). When the watchdog timer is reset, the reset time (for example, 200 msec) is set at the time of startup, and if the service pulse is not written (time-out) thereafter, the power interruption process is started. Further, the timing of clearing the watchdog timer counter is at the start of the main loop processing (processing of S202 to S212) in the sub-control main processing, at the start of the device initialization processing, at the start of the application initialization processing, and at the time of power interruption. It is at the start of processing.

次いで、ホスト制御回路210は、操作手段入力処理を行う(S203)。この処理では、ホスト制御回路210は、遊技者により例えばボタンやジョグダイアルなどの操作手段に対して操作が行われたか否かの判定処理、及び、操作内容の情報取得処理を行う。なお、操作手段入力処理の詳細については、後述の図83〜図85を参照しながら後で説明する。 Next, the host control circuit 210 performs an operation unit input process (S203). In this process, the host control circuit 210 performs a process of determining whether or not the player has operated an operation means such as a button or a jog dial, and a process of acquiring information on the operation content. The details of the operation means input process will be described later with reference to FIGS.

次いで、ホスト制御回路210は、メイン・サブ間コマンド制御処理を行う(S204)。この処理では、ホスト制御回路210は、メインCPU71からコマンドデータを受信した際のコマンドデータの読み込み処理(コマンド受信処理)及びサブワークRAM210aへのコマンドデータの格納処理(受信データ記憶処理)を行う。なお、メイン・サブ間コマンド制御処理の詳細については、後述の図86及び図87を参照しながら後で説明する。 Next, the host control circuit 210 performs main-sub command control processing (S204). In this process, the host control circuit 210 performs a command data read process (command reception process) when command data is received from the main CPU 71 and a command data storage process (received data storage process) in the sub-work RAM 210a. The details of the main/sub command control processing will be described later with reference to FIGS. 86 and 87 described later.

次いで、ホスト制御回路210は、コマンド解析処理を行う(S205)。この処理では、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析し、コマンドに含まれる各種情報を取得する。なお、コマンド解析処理の詳細については、後述の図88を参照しながら後で説明する。 Next, the host control circuit 210 performs command analysis processing (S205). In this process, the host control circuit 210 analyzes the content of the command stored in the sub-work RAM 210a and acquires various information contained in the command. The details of the command analysis process will be described later with reference to FIG. 88 described later.

次いで、ホスト制御回路210は、アニメーションリクエスト構築処理を行う(S206)。この処理では、ホスト制御回路210は、表示装置13を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、該アニメーションリクエストに基づいて(該アニメーションリクエストに対応して、該アニメーションリクエストに応じて、該アニメーションリクエストに基づいて実行される表示装置13における演出制御(表示)に対応して、などと表現可能な)各種演出装置を動作させるための各種リクエスト(サウンドリクエスト、ランプリクエスト及び役物リクエスト)を生成する。なお、アニメーションリクエスト構築処理の詳細については、後述の図90を参照しながら後で説明する。 Next, the host control circuit 210 performs an animation request construction process (S206). In this process, the host control circuit 210 generates an animation request necessary for performing the effect control using the display device 13, and based on the animation request (corresponding to the animation request, responding to the animation request And various requests (sound request, lamp request, and accessory) for operating various effect devices (which can be expressed as, corresponding to effect control (display) on the display device 13 executed based on the animation request). Request) is generated. The details of the animation request construction process will be described later with reference to FIG. 90 described later.

なお、本実施形態では、上述のように、コマンドの種別に応じてコマンドのパケット数(バイト数)が異なる。そして、ホスト制御回路210において、複数のコマンドデータを受信した際に、その全てのコマンドデータの総パケット数が所定の最大パケット数以下である場合には、上述したコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は、受信した複数のコマンドデータに対して同一フレームで実施される。しかしながら、受信した複数のコマンドデータの総パケット数が所定の最大パケット数を超える場合には、受信した複数のコマンドデータのうち、所定の最大パケット数分のコマンドデータに対しては同一フレームにおいてコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)を行い、残りのパケット数分のコマンドデータに対するコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は次フレームで実施される。 In this embodiment, as described above, the number of packets (number of bytes) of a command differs depending on the type of command. When the host control circuit 210 receives a plurality of command data and the total number of packets of all the command data is less than or equal to a predetermined maximum number of packets, the command analysis process (S205) and animation described above are performed. The request construction process (S206) is executed in the same frame for the plurality of received command data. However, if the total number of packets of the plurality of received command data exceeds the predetermined maximum number of packets, the command data for the predetermined maximum number of packets of the received plurality of command data is commanded in the same frame. The analysis process (S205) and the animation request construction process (S206) are performed, and the command analysis process (S205) and the animation request construction process (S206) for the remaining packet number of command data are performed in the next frame.

次いで、ホスト制御回路210は、上記S204〜S206の処理が受信コマンド数分実施されたか否かを判別する(S207)。 Next, the host control circuit 210 determines whether or not the processes of S204 to S206 have been executed for the number of received commands (S207).

S207において、ホスト制御回路210が、上記S204〜S206の処理が受信コマンド数分実施されていないと判別した場合(S207がNO判定の場合)、ホスト制御回路210は、処理をS204に戻し、S204以降の処理を繰り返す。 When the host control circuit 210 determines in S207 that the processes of S204 to S206 have not been executed for the number of received commands (NO in S207), the host control circuit 210 returns the process to S204, and returns to S204. The subsequent processing is repeated.

一方、S207において、ホスト制御回路210が、上記S204〜S206の処理が受信コマンド数分実施されたと判別した場合(S207がYES判定の場合)、ホスト制御回路210は、描画制御処理を行う(S208)。この処理では、ホスト制御回路210は、アニメーションリクエストに基づいて、動画コマンド及び描画リクエストを生成し、該生成された動画コマンド及び前フレームで生成された描画リクエストを表示制御回路230に送信する。また、この際、表示制御回路230は、受信した動画コマンド及び描画リクエストに基づいて、表示装置13に演出画像を表示(描画)するための各種処理を行う。なお、描画制御処理の詳細については、後述の図91A及び図91Bを参照しながら後で説明する。 On the other hand, when the host control circuit 210 determines in S207 that the processes of S204 to S206 have been executed for the number of received commands (YES in S207), the host control circuit 210 performs the drawing control process (S208). ). In this processing, the host control circuit 210 generates a moving image command and a drawing request based on the animation request, and transmits the generated moving image command and the drawing request generated in the previous frame to the display control circuit 230. In addition, at this time, the display control circuit 230 performs various processes for displaying (drawing) an effect image on the display device 13 based on the received moving image command and drawing request. The details of the drawing control process will be described later with reference to FIGS. 91A and 91B described later.

次いで、ホスト制御回路210は、音声制御処理を行う(S209)。この処理では、ホスト制御回路210は、サウンドリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したサウンドリクエストに基づいて、スピーカ11による音声再生の制御処理を行う。なお、音声制御処理の詳細については、後述の図98A及び図98Bを参照しながら後で説明する。 Next, the host control circuit 210 performs a voice control process (S209). In this process, the host control circuit 210 sends a sound request (command) to the voice/LED control circuit 220. Further, at this time, the voice/LED control circuit 220 performs control processing of voice reproduction by the speaker 11 based on the received sound request. The details of the voice control process will be described later with reference to FIGS. 98A and 98B described later.

次いで、ホスト制御回路210は、ランプ制御処理を行う(S210)。この処理では、ホスト制御回路210は、ランプリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したランプリクエストに基づいて、ランプ群18の発光制御を行う。なお、ランプ制御処理の詳細については、後述の図99A及び図99Bを参照しながら後で説明する。 Next, the host control circuit 210 performs a lamp control process (S210). In this process, the host control circuit 210 sends a lamp request (command) to the voice/LED control circuit 220. Further, at this time, the voice/LED control circuit 220 controls the light emission of the lamp group 18 based on the received lamp request. The details of the lamp control process will be described later with reference to FIGS. 99A and 99B described later.

次いで、ホスト制御回路210は、役物制御処理を行う(S211)。この処理では、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20を駆動させるための励磁データをI2Cコントローラ261を介してモータコントローラ270(モータドライバ271)に送信する。また、モータドライバ271は、受信した励磁データを対応するモータ272に出力して役物20を駆動する。なお、役物制御処理の詳細については、後述の図100を参照しながら後で説明する。 Next, the host control circuit 210 performs an accessory control process (S211). In this process, the host control circuit 210 transmits excitation data for driving the accessory 20 to the motor controller 270 (motor driver 271) via the I2C controller 261 based on the generated accessory request. Further, the motor driver 271 outputs the received excitation data to the corresponding motor 272 to drive the accessory 20. The details of the accessory control process will be described later with reference to FIG.

次いで、ホスト制御回路210は、上述したS202の処理開始からの経過時間が設定された所定のFPS周期の時間以上であるか否かを判別する(S212)。本実施形態では、ホスト制御回路210は、上述したS202〜S211の一連の処理(メインループ処理)を所定のFPS周期で実行する。なお、FPS周期は、例えば、約16.7msec(60FPS)、約33.3msec(30FPS)等に設定される。 Next, the host control circuit 210 determines whether or not the elapsed time from the start of the processing in S202 described above is equal to or longer than the set predetermined FPS cycle time (S212). In the present embodiment, the host control circuit 210 executes the series of processes (main loop process) of S202 to S211 described above in a predetermined FPS cycle. The FPS cycle is set to, for example, about 16.7 msec (60 FPS) or about 33.3 msec (30 FPS).

S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上でないと判別した場合(S212がNO判定の場合)、ホスト制御回路210は、S212の判定処理を繰り返す。一方、S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上であると判別した場合(S212がYES判定の場合)、ホスト制御回路210は、処理をS202に戻し、S202以降の処理を繰り返す。 In S212, when the host control circuit 210 determines that the elapsed time from the start of the process of S202 is not longer than the predetermined FPS cycle time (NO in S212), the host control circuit 210 executes the determination process of S212. repeat. On the other hand, when the host control circuit 210 determines in S212 that the elapsed time from the start of the process in S202 is equal to or longer than the predetermined FPS cycle time (YES in S212), the host control circuit 210 executes the process. The process returns to S202, and the processes after S202 are repeated.

[初期化処理]
次に、図78及び図79を参照して、副制御メイン処理(図77参照)中のS201で行う初期化処理について説明する。なお、図78は、本実施形態における初期化処理の動作概要を示す図であり、図79は、本実施形態における初期化処理の手順を示すフローチャートである。
[Initialization processing]
Next, with reference to FIGS. 78 and 79, the initialization process performed in S201 of the sub-control main process (see FIG. 77) will be described. 78. FIG. 78 is a diagram showing the outline of the operation of the initialization processing in this embodiment, and FIG. 79 is a flowchart showing the procedure of the initialization processing in this embodiment.

パチンコ遊技機1に電源が投入されると、初期化処理において、ホスト制御回路210は、図78に示すように、自身だけでなく、ホスト制御回路210に接続された各種制御回路及びコントローラのハードウェアの初期化処理を行う。次いで、各制御回路又はコントローラは、対応するデバイス(ランプ群18、スピーカ11、表示装置13、役物20)の初期化処理を行う。以下に、この初期化処理の具体的にな手順を、図79のフローチャートを参照しながら説明する。 When the pachinko gaming machine 1 is powered on, in the initialization process, as shown in FIG. 78, the host control circuit 210 not only itself but also various control circuits and controller hardware connected to the host control circuit 210. Performs initialization processing for the wear. Next, each control circuit or controller initializes the corresponding device (lamp group 18, speaker 11, display device 13, accessory 20). The specific procedure of this initialization processing will be described below with reference to the flowchart of FIG. 79.

まず、ホスト制御回路210は、電源オンを検知したか否かを判別する(S221)。S221において、ホスト制御回路210が、電源オンを検知していないと判別した場合(S221がNO判定の場合)、ホスト制御回路210は、S221の判定処理を繰り返す。なお、電源オンの検知処理では、ホスト制御回路210に供給されている電源電圧が、安定しているか否かを判定するので、電源オンが検知されていない状態は、実際に電源がオン状態であってもホスト制御回路210に供給されている電源電圧が安定していないことを表す。それゆえ、S221で繰り返し行われる電源オン状態の検知処理は、ホスト制御回路210に供給されている電源電圧が安定するまでの待機処理となる。 First, the host control circuit 210 determines whether power-on is detected (S221). In S221, when the host control circuit 210 determines that power-on is not detected (NO in S221), the host control circuit 210 repeats the determination process of S221. In the power-on detection processing, it is determined whether the power supply voltage supplied to the host control circuit 210 is stable. Therefore, the power-on is not detected when the power-on is actually detected. Even if there is, it means that the power supply voltage supplied to the host control circuit 210 is not stable. Therefore, the power-on state detection process that is repeatedly performed in S221 is a standby process until the power supply voltage supplied to the host control circuit 210 stabilizes.

一方、S221において、ホスト制御回路210が、電源オンを検知したと判別した場合(S221がYES判定の場合)、ホスト制御回路210は、ハードウェア初期化処理を行う(S222)。この処理では、ホスト制御回路210は、サブ基板202内に設けられた各種制御回路(自身の回路、音声・LED制御回路220及び表示制御回路230)、並びに、ホスト制御回路210に接続されたモータコントローラ270のハードウェアを初期化する。具体的には、各制御回路及びモータコントローラ270内の、レジスタの初期化処理、制御ROMの設定処理等が行われる。 On the other hand, when the host control circuit 210 determines in S221 that power-on is detected (YES in S221), the host control circuit 210 performs a hardware initialization process (S222). In this process, the host control circuit 210 includes various control circuits (the own circuit, the sound/LED control circuit 220 and the display control circuit 230) provided in the sub-board 202, and a motor connected to the host control circuit 210. Initialize the hardware of the controller 270. Specifically, register initialization processing, control ROM setting processing, and the like in each control circuit and the motor controller 270 are performed.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S223)。 Next, the host control circuit 210 clears the counter of the watchdog timer (S223).

次いで、サブ基板202内に設けられた各種制御回路、並びに、モータコントローラ270は、それぞれ対応するデバイスの初期化処理を行う(S224)。この処理では、音声・LED制御回路220は、ランプ群18及びスピーカ11のドライバ(制御プログラム)の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、表示制御回路230は、表示装置13のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、モータコントローラ270は、役物20を駆動するためのモータドライバ271の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。さらに、本実施形態では、この処理において、ホスト制御回路210は、図示しない操作手段のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)も行う。 Next, the various control circuits provided in the sub-board 202 and the motor controller 270 perform initialization processing of the corresponding devices (S224). In this processing, the voice/LED control circuit 220 performs initialization/setting processing (including ROM access setting processing) of the driver (control program) of the lamp group 18 and the speaker 11. Further, the display control circuit 230 performs initialization/setting processing (including ROM access setting processing) of the driver of the display device 13. Further, the motor controller 270 performs initialization/setting processing (including ROM access setting processing) of the motor driver 271 for driving the accessory 20. Further, in the present embodiment, in this process, the host control circuit 210 also performs a driver initialization/setting process (including a ROM access setting process and the like) of the operating means (not shown).

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S225)。 Next, the host control circuit 210 clears the watchdog timer counter (S225).

次いで、ホスト制御回路210は、アプリケーション初期化処理を行う(S226)。この処理では、ホスト制御回路210は、図77で説明した副制御メイン処理中のメインループ処理で行われる各種処理で使用される各種設定値の初期化処理を行う。具体的には、ホスト制御回路210は、操作手段入力処理(S203)、メイン・サブ間コマンド制御処理(S204)、アニメーションリクエスト構築処理(S206)、描画制御処理(S208)、音声制御処理(S209)及びランプ制御処理(S210)のそれぞれにおいて使用される各種設定値の初期化処理を行う。 Next, the host control circuit 210 performs an application initialization process (S226). In this process, the host control circuit 210 initializes various set values used in various processes performed in the main loop process in the sub-control main process described in FIG. Specifically, the host control circuit 210 has an operation means input process (S203), a main/sub command control process (S204), an animation request construction process (S206), a drawing control process (S208), and a voice control process (S209). ) And lamp control processing (S210).

次いで、ホスト制御回路210は、その他の各種初期化処理を行う(S227)。この処理では、ホスト制御回路210は、バックアップ復帰初期化処理、役物制御初期化処理及びLED登録処理を行う。なお、バックアップ復帰初期化処理の詳細については、後述の図80を参照しながら後で説明し、役物制御初期化処理の詳細については、後述の図81を参照しながら後で説明し、LED登録処理の詳細については、後述の図82を参照しながら後で説明する。 Next, the host control circuit 210 performs various other initialization processes (S227). In this process, the host control circuit 210 performs a backup restoration initialization process, an accessory control initialization process, and an LED registration process. The details of the backup restoration initialization process will be described later with reference to FIG. 80 described later, and the details of the accessory control initialization process will be described later with reference to FIG. 81 described later. Details of the registration process will be described later with reference to FIG. 82 described later.

そして、S227の処理後、ホスト制御回路210は、初期化処理を終了し、処理を副制御メイン処理(図77参照)のS202に移す。 Then, after the processing of S227, the host control circuit 210 ends the initialization processing, and moves the processing to S202 of the sub-control main processing (see FIG. 77).

[バックアップ復帰初期化処理]
次に、図80を参照して、初期化処理(図79参照)中のS227で行うバックアップ復帰初期化処理について説明する。なお、図80は、本実施形態におけるバックアップ復帰初期化処理の手順を示すフローチャートである。
[Backup restore initialization processing]
Next, with reference to FIG. 80, the backup restoration initialization process performed in S227 during the initialization process (see FIG. 79) will be described. Note that FIG. 80 is a flowchart showing the procedure of the backup restoration initialization process in this embodiment.

まず、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータの整合性チェック処理を行う(S231)。このゲームデータの整合性チェック処理では、ゲームデータのサム値判定、プログラムバージョン及びマジックコード(一般的にはマジックナンバーと呼ばれるもの)のチェック、サムチェック等の処理が行われる。なお、「ゲームデータ」とは、コマンド内のパラメータの情報などが含まれ、ホスト制御回路210で行われる各種抽選処理やアニメーションリクエスト構築処理などで参照されるデータの構造体(記憶領域又は変数の集合体)のことをいう。また、後述のように、「ゲームデータ」には、各種抽選処理の抽選結果の情報(例えば演出パターン等)もまた登録される。 First, the host control circuit 210 performs a consistency check process of game data stored in the backup area of the SRAM 210b (S231). In the game data consistency check process, a game data sum value determination, a program version and a magic code (generally called a magic number) check, and a sum check are performed. Note that the “game data” includes information about parameters in the command and the like, and is a structure of data (storage area or variable Aggregate). Further, as will be described later, information on lottery results of various lottery processes (for example, effect patterns) is also registered in the “game data”.

次いで、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータに整合性があるか否かを判別する(S232)。この処理では、ホスト制御回路210は、ゲームデータが破損していないか否かを判別している。 Next, the host control circuit 210 determines whether or not the game data stored in the backup area of the SRAM 210b has consistency (S232). In this processing, the host control circuit 210 determines whether or not the game data is damaged.

S232において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S232がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。 In S232, when the host control circuit 210 determines that the game data is consistent (YES in S232), the host control circuit 210 performs the process of S236 described below.

一方、S232において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S232がNO判定の場合)、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータの整合性チェック処理を行う(S233)。次いで、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータに整合性があるか否かを判別する(S234)。 On the other hand, when the host control circuit 210 determines in S232 that the game data is not consistent (NO in S232), the host control circuit 210 determines that the game data stored in the mirroring area in the SRAM 210b is consistent. A sex check process is performed (S233). Next, the host control circuit 210 determines whether or not the game data stored in the mirroring area in the SRAM 210b has consistency (S234).

S234において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S234がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。 In S234, when the host control circuit 210 determines that the game data is consistent (YES in S234), the host control circuit 210 performs the process of S236 described below.

一方、S234において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S234がNO判定の場合)、ホスト制御回路210は、ゲームデータ初期化処理(RAMクリア時)を行う(S235)。この処理では、ホスト制御回路210は、ゲームデータが記憶されているRAM領域をクリアする際の初期化処理を行う。具体的には、ホスト制御回路210は、変数等を初期化してゲームデータを初期値に戻す(ゲームデータを完全初期化する)。 On the other hand, when the host control circuit 210 determines in S234 that the game data is not consistent (NO in S234), the host control circuit 210 performs the game data initialization process (when RAM is cleared) ( S235). In this processing, the host control circuit 210 performs initialization processing when clearing the RAM area in which game data is stored. Specifically, the host control circuit 210 initializes variables and the like and returns the game data to the initial value (completely initializes the game data).

S235の処理後、又は、S232或いはS234がYES判定の場合、ホスト制御回路210は、ゲームデータ初期化処理(電源オン時)を行う(S236)。 After the process of S235, or when the determination of S232 or S234 is YES, the host control circuit 210 performs a game data initialization process (when the power is on) (S236).

なお、この際、S236の処理がS232の処理後に行われた場合には、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されているゲームデータの復帰処理を行う。S236の処理がS234の処理後に行われた場合には、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されているゲームデータの復帰処理を行う。また、S236の処理がS235の処理後に行われた場合には、ホスト制御回路210は、完全初期化されたゲームデータ(初期値)の復帰処理を行う。 At this time, if the processing of S236 is performed after the processing of S232, the host control circuit 210 performs the restoration processing of the game data stored in the backup area of the SRAM 210b. When the processing of S236 is performed after the processing of S234, the host control circuit 210 performs the restoration processing of the game data stored in the mirroring area in the SRAM 210b. If the process of S236 is performed after the process of S235, the host control circuit 210 performs a process of returning the completely initialized game data (initial value).

次いで、ホスト制御回路210は、S236の処理により復帰させたゲームデータをSRAM210bにバックアップする(S237)。そして、S237の処理後、ホスト制御回路210は、バックアップ復帰初期化処理を終了する。 Next, the host control circuit 210 backs up the game data restored by the process of S236 in the SRAM 210b (S237). Then, after the processing of S237, the host control circuit 210 ends the backup restoration initialization processing.

[役物制御初期化処理]
次に、図81を参照して、初期化処理(図79参照)中のS227で行う役物制御初期化処理について説明する。図81は、本実施形態における役物制御初期化処理の手順を示すフローチャートである。なお、この処理では、図77で説明した副制御メイン処理中の役物制御処理(S211)において、使用される各種設定の初期化処理を行う。
[Accessory control initialization processing]
Next, with reference to FIG. 81, the accessory control initialization process performed in S227 during the initialization process (see FIG. 79) will be described. FIG. 81 is a flowchart showing the procedure of the accessory control initialization process in this embodiment. In this process, initialization processing of various settings used in the accessory control process (S211) in the sub-control main process described in FIG. 77 is performed.

まず、ホスト制御回路210は、役物20の動作回数に「0」をセットする(S241)。次いで、ホスト制御回路210は、役物20を駆動するモータ272が初期位置にあるか否かを判別する(S242)。なお、この判定処理は、モータ272が初期位置にあるか否かを判別するために設けられた図示しないセンサの検出結果に基づいて行われる。 First, the host control circuit 210 sets "0" to the number of operations of the accessory 20 (S241). Next, the host control circuit 210 determines whether or not the motor 272 that drives the accessory 20 is in the initial position (S242). The determination process is performed based on the detection result of a sensor (not shown) provided to determine whether the motor 272 is in the initial position.

S242において、ホスト制御回路210が、モータ272が初期位置にあると判別した場合(S242がYES判定の場合)、ホスト制御回路210は、使用する全てのモータ272に対してS242の判定処理が行われたか否かを判別する(S243)。 In S242, when the host control circuit 210 determines that the motor 272 is in the initial position (YES in S242), the host control circuit 210 performs the determination process of S242 on all the motors 272 to be used. It is determined whether or not it has been broken (S243).

S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われていないと判別した場合(S243がNO判定の場合)、ホスト制御回路210は、処理をS241に戻し、S241以降の処理を繰り返す。 When the host control circuit 210 determines in S243 that the determination process of S242 has not been performed for all the motors 272 to be used (when S243 is NO), the host control circuit 210 shifts the process to S241. The processing is returned and the processing from S241 onward is repeated.

一方、S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われたと判別した場合(S243がYES判定の場合)、ホスト制御回路210は、電源投入時処理を行う(S244)。S244の処理では、ホスト制御回路210は、電源投入時おいて、役物20の動作確認処理を行う。具体的には、ホスト制御回路210は、役物20を最大可動域まで又は予め定められた可動域まで移動させ、その後、役物20を初期位置に戻す。そして、S244の処理後、ホスト制御回路210は、後述のS249の処理を行う。 On the other hand, in S243, when the host control circuit 210 determines that the determination process of S242 has been performed for all the motors 272 to be used (YES in S243), the host control circuit 210 determines that the power-on process has been performed. Is performed (S244). In the process of S244, the host control circuit 210 performs an operation confirmation process of the accessory 20 after the power is turned on. Specifically, the host control circuit 210 moves the accessory 20 to the maximum movable range or a predetermined movable range, and then returns the accessory 20 to the initial position. Then, after the processing of S244, the host control circuit 210 performs the processing of S249 described later.

ここで、再度、S242の処理に戻って、S242において、ホスト制御回路210が、モータ272が初期位置にないと判別した場合(S242がNO判定の場合)、ホスト制御回路210は、動作回数が10回以上であるか否かを判別する(S245)。なお、この処理では、検査対象のモータ272に動作停止させるほどの異常(エラー)が発生しているか否かを判定するが、このエラー判定の閾値となる動作回数は10回に限定されず、任意に設定することができる。 Here, returning to the processing of S242 again, when the host control circuit 210 determines in S242 that the motor 272 is not in the initial position (when NO is determined in S242), the host control circuit 210 determines that the number of operations is It is determined whether it is 10 times or more (S245). In this process, it is determined whether or not there is an abnormality (error) that causes the motor 272 to be inspected to stop its operation. However, the number of operations as the threshold value for this error determination is not limited to 10 times, It can be set arbitrarily.

S245において、ホスト制御回路210が、動作回数が10回以上であると判別した場合(S245がYES判定の場合)、ホスト制御回路210は、エラーが発生したモータ272(エラーモータ)の動作停止を設定する(S246)。そして、S246の処理後、ホスト制御回路210は、後述のS249の処理を行う。 When the host control circuit 210 determines in S245 that the number of operations is 10 or more (YES in S245), the host control circuit 210 stops the operation of the motor 272 (error motor) in which the error has occurred. It is set (S246). Then, after the processing of S246, the host control circuit 210 performs the processing of S249 described later.

一方、S245において、ホスト制御回路210が、動作回数が10回以上でないと判別した場合(S245がNO判定の場合)、ホスト制御回路210は、検査対象のモータ272を駆動して初期位置に移動させる(S247)。次いで、ホスト制御回路210は、動作回数に「1」を加算する(S248)。そして、S248の処理後、ホスト制御回路210は、処理をS242に戻し、S242以降の処理を繰り返す。 On the other hand, if the host control circuit 210 determines in S245 that the number of operations is not 10 or more (NO in S245), the host control circuit 210 drives the motor 272 to be inspected to move to the initial position. (S247). Next, the host control circuit 210 adds "1" to the number of operations (S248). After the processing of S248, the host control circuit 210 returns the processing to S242 and repeats the processing of S242 and thereafter.

S244又はS246の処理後、ホスト制御回路210は、エラーモータの動作停止を検出したか否かを判別する(S249)。 After the processing of S244 or S246, the host control circuit 210 determines whether or not the operation stop of the error motor is detected (S249).

S249において、ホスト制御回路210が、エラーモータの動作停止を検出していないと判別した場合(S249がNO判定の場合)、ホスト制御回路210は、動作状態をコマンド受信待機状態に移行させる(S250)。そして、S250の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。 When the host control circuit 210 determines in S249 that the operation stop of the error motor is not detected (NO in S249), the host control circuit 210 shifts the operation state to the command reception standby state (S250). ). After the processing of S250, the host control circuit 210 ends the accessory control initialization processing.

一方、S249において、ホスト制御回路210が、エラーモータの動作停止を検出したと判別した場合(S249がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不可の状態をセットする(S251)。なお、本実施形態では、役物リクエストは、ホスト制御回路210により実行される役物制御に関する処理間において受け渡される。 On the other hand, when the host control circuit 210 determines in S249 that the operation stop of the error motor has been detected (YES in S249), the host control circuit 210 sets a state in which the accessory request cannot be delivered ( S251). It should be noted that in the present embodiment, the accessory request is passed between processes related to accessory control executed by the host control circuit 210.

次いで、ホスト制御回路210は、電源が再投入されて、役物20の初期化処理が行われるまでモータ停止させる状態をセットする(S252)。そして、S252の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。 Next, the host control circuit 210 sets a state in which the motor is stopped until the accessory 20 is initialized after the power is turned on again (S252). After the processing of S252, the host control circuit 210 ends the accessory control initialization processing.

[LED登録処理]
次に、図82を参照して、初期化処理(図79参照)中のS227で行うLED登録処理について説明する。なお、図82は、本実施形態におけるLED登録処理の手順を示すフローチャートである。
[LED registration processing]
Next, the LED registration processing performed in S227 in the initialization processing (see FIG. 79) will be described with reference to FIG. 82. Note that FIG. 82 is a flowchart showing the procedure of the LED registration processing in this embodiment.

まず、ホスト制御回路210は、使用するLED281のチャンネルのハード情報を登録する(S261)。具体的には、ホスト制御回路210は、使用する各SPIのチャンネル開始ポート番号、チャンネル終了ポート番号及びチャンネル開始アドレスの設定を行う。 First, the host control circuit 210 registers the hardware information of the channel of the LED 281 to be used (S261). Specifically, the host control circuit 210 sets the channel start port number, channel end port number, and channel start address of each SPI to be used.

次いで、ホスト制御回路210は、使用するLEDドライバ280の情報設定を行う(S262)。具体的には、ホスト制御回路210は、LEDドライバ280にデータテーブル(LED281の点灯パターンの総数、LEDドライバ280に出力される輝度値に対応する情報テーブルなど)を登録する。そして、S262の処理後、ホスト制御回路210は、LED登録処理を終了する。 Next, the host control circuit 210 sets the information of the LED driver 280 to be used (S262). Specifically, the host control circuit 210 registers a data table (such as the total number of lighting patterns of the LEDs 281 and an information table corresponding to the brightness value output to the LED driver 280) in the LED driver 280. Then, after the processing of S262, the host control circuit 210 ends the LED registration processing.

[操作手段入力処理]
次に、図83〜図85を参照して、副制御メイン処理(図77参照)中のS203で行う操作手段入力処理について説明する。なお、図83は、本実施形態における操作手段入力処理の動作概要を示す図である。また、図84は、本実施形態の操作手段入力処理内で行われる操作入力タイマ割込処理の手順を示すフローチャートであり、図85は、操作手段入力処理内で行われる操作入力情報取得処理の手順を示すフローチャートである。
[Operation input processing]
Next, with reference to FIGS. 83 to 85, the operation means input process performed in S203 in the sub-control main process (see FIG. 77) will be described. Note that FIG. 83 is a diagram showing an operation outline of the operation means input processing in the present embodiment. FIG. 84 is a flowchart showing the procedure of the operation input timer interrupt processing performed in the operation means input processing of this embodiment, and FIG. 85 is the operation input information acquisition processing performed in the operation means input processing. It is a flowchart which shows a procedure.

本実施形態の操作手段入力処理では、パチンコ遊技機1に設けられた図示しない各種操作手段(例えば、ボタン、ジョグダイヤル等)に対して遊技者により演出に関する所定操作が行われた場合、図83に示すように、該所定操作に対応する信号(図83中の入力信号)が操作手段のドライバからホスト制御回路210に出力される。そして、ホスト制御回路210は、入力信号に基づいて、遊技者の所定操作による入力状態の情報を取得する。 In the operation means input process of the present embodiment, when various operations (not shown) provided in the pachinko gaming machine 1 (for example, buttons, jog dials, etc.) are operated by the player for a predetermined operation, the operation shown in FIG. As shown, a signal corresponding to the predetermined operation (input signal in FIG. 83) is output from the driver of the operating means to the host control circuit 210. Then, the host control circuit 210 acquires information on the input state by the player's predetermined operation based on the input signal.

操作手段入力処理内では、1msec周期のタイマ割込処理(測定用タイマ更新処理)として行われる操作入力タイマ割込処理と、予め設定されたFPS周期(例えば、16.7msecや33.3msec)で行われる操作入力情報取得処理とが行われる。以下に、操作入力タイマ割込処理及び操作入力情報取得処理の具体的にな手順を、それぞれ図84及び図85のフローチャートを参照しながら説明する。 In the operation means input process, an operation input timer interrupt process performed as a timer interrupt process (measurement timer update process) of 1 msec cycle and a preset FPS cycle (for example, 16.7 msec or 33.3 msec). The operation input information acquisition processing that is performed is performed. Hereinafter, specific procedures of the operation input timer interrupt process and the operation input information acquisition process will be described with reference to the flowcharts of FIGS. 84 and 85, respectively.

(1)操作入力タイマ割込処理
操作入力タイマ割込処理では、まず、ホスト制御回路210は、図84に示すように、操作手段のドライバから操作入力信号の入力があるか否かを判別する(S271)。
(1) Operation Input Timer Interrupt Processing In the operation input timer interrupt processing, first, as shown in FIG. 84, the host control circuit 210 determines whether or not there is an operation input signal input from the driver of the operation means. (S271).

S271において、ホスト制御回路210が、操作入力信号の入力がないと判別した場合(S271がNO判定の場合)、ホスト制御回路210は、操作入力タイマ割込処理を終了する。 When the host control circuit 210 determines in S271 that there is no operation input signal input (NO in S271), the host control circuit 210 ends the operation input timer interrupt process.

一方、S271において、ホスト制御回路210が、操作入力信号の入力があると判別した場合(S271がYES判定の場合)、ホスト制御回路210は、操作入力信号に基づいて、操作入力状態を判断し、操作入力状態の情報をサブワークRAM210aに格納する(S272)。そして、S272の処理後、ホスト制御回路210は、操作入力タイマ割込処理を終了する。 On the other hand, if the host control circuit 210 determines in S271 that the operation input signal is input (YES in S271), the host control circuit 210 determines the operation input state based on the operation input signal. The information of the operation input state is stored in the sub-work RAM 210a (S272). Then, after the processing of S272, the host control circuit 210 ends the operation input timer interrupt processing.

(2)操作入力情報取得処理
操作入力情報取得処理では、ホスト制御回路210は、図85に示すように、サブワークRAM210aを参照し、操作入力状態の情報がサブワークRAM210aに格納されていれば、該操作入力状態の情報を取得する(S281)。そして、S281の処理後、ホスト制御回路210は、操作入力情報取得処理を終了する。
(2) Operation input information acquisition processing In the operation input information acquisition processing, the host control circuit 210 refers to the sub-work RAM 210a as shown in FIG. 85, and if the operation input state information is stored in the sub-work RAM 210a. , Information on the operation input state is acquired (S281). Then, after the processing of S281, the host control circuit 210 ends the operation input information acquisition processing.

なお、S281の処理では、例えば、操作入力がボタンに対する操作入力である場合には、操作されたボタンの種別や押下回数などの情報が、操作入力状態の情報として取得される。また、例えば、操作入力がジョグダイヤルに対する操作入力である場合には、ジョグダイヤルの回転方向、回転角度、回転速度等の情報が操作入力状態の情報として取得される。そして、S281で取得された操作入力状態の情報は、操作手段に対する遊技者の操作入力に基づいて実行される演出の内容(演出のエフェクトなど)を決定(設定)する際に使用される。 In the process of S281, for example, when the operation input is an operation input for a button, information such as the type of the operated button and the number of presses is acquired as the operation input state information. Further, for example, when the operation input is an operation input to the jog dial, information such as the rotation direction, the rotation angle, and the rotation speed of the jog dial is acquired as the operation input state information. Then, the information on the operation input state acquired in S281 is used when determining (setting) the content of the effect (effect of the effect, etc.) to be executed based on the operation input of the player to the operation means.

[メイン・サブ間コマンド制御処理]
次に、図86及び図87を参照して、副制御メイン処理(図77参照)中のS204で行うメイン・サブ間コマンド制御処理について説明する。なお、図86は、本実施形態のメイン・サブ間コマンド制御処理内で行われるコマンド受信処理の手順を示すフローチャートであり、図87は、メイン・サブ間コマンド制御処理内で行われる受信データ記憶処理の手順を示すフローチャートである。
[Command control processing between main and sub]
Next, with reference to FIG. 86 and FIG. 87, the main/sub command control processing performed in S204 in the sub control main processing (see FIG. 77) will be described. Note that FIG. 86 is a flowchart showing the procedure of the command reception process performed in the main/sub command control process of the present embodiment, and FIG. 87 is the reception data storage performed in the main/sub command control process. It is a flowchart which shows the procedure of a process.

本実施形態では、主制御回路70(メインCPU71)から副制御回路200(ホスト制御回路210)にコマンドが送信され、該コマンドをホスト制御回路210が受信すると、ホスト制御回路210は、メイン・サブ間コマンド制御処理を割込処理として行う。そして、メイン・サブ間コマンド制御処理内では、コマンド受信時の割込処理として行われるコマンド受信処理と、該コマンド受信処理の後に実行される受信データ記憶処理とが行われる。以下に、コマンド受信処理及び受信データ記憶処理の具体的にな手順を、それぞれ図86及び図87のフローチャートを参照しながら説明する。 In the present embodiment, when a command is transmitted from the main control circuit 70 (main CPU 71) to the sub control circuit 200 (host control circuit 210) and the host control circuit 210 receives the command, the host control circuit 210 causes the main/sub Inter-command control processing is performed as interrupt processing. Then, in the main/sub command control process, a command reception process performed as an interrupt process at the time of command reception and a reception data storage process executed after the command reception process are performed. Specific procedures of the command receiving process and the received data storing process will be described below with reference to the flowcharts of FIGS. 86 and 87, respectively.

(1)コマンド受信処理(受信割込処理)
コマンド受信処理では、まず、ホスト制御回路210は、主制御回路70から送信されたコマンドを受信すると、図86に示すように、コマンド受信エラーが発生したか否かを判別する(S291)。
(1) Command reception process (reception interrupt process)
In the command reception process, first, when the host control circuit 210 receives the command transmitted from the main control circuit 70, as shown in FIG. 86, the host control circuit 210 determines whether or not a command reception error has occurred (S291).

S291において、ホスト制御回路210が、コマンド受信エラーが発生していないと判別した場合(S291がNO判定の場合)、ホスト制御回路210は、後述のS293の処理を行う。一方、S291において、ホスト制御回路210が、コマンド受信エラーが発生したと判別した場合(S291がYES判定の場合)、ホスト制御回路210は、エラー情報の設定処理を行う(S292)。 When the host control circuit 210 determines in S291 that a command reception error has not occurred (NO in S291), the host control circuit 210 performs the process of S293 described below. On the other hand, when the host control circuit 210 determines in S291 that a command reception error has occurred (YES in S291), the host control circuit 210 performs error information setting processing (S292).

S292の処理後又はS291がNO判定の場合、ホスト制御回路210は、コマンドデータ受信処理を行う(S293)。この処理では、ホスト制御回路210は、受信したコマンドデータをホスト制御回路210内のリングバッファ(図34参照)に書き込む。なお、コマンド受信エラーが発生し、S292においてエラー情報がセットされている場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。そして、S293の処理後、ホスト制御回路210は、コマンド受信処理を終了する。 After the processing of S292 or when the determination of S291 is NO, the host control circuit 210 performs command data reception processing (S293). In this process, the host control circuit 210 writes the received command data in the ring buffer (see FIG. 34) in the host control circuit 210. If a command reception error occurs and error information is set in S292, the set information of the received command data and error information is written in the ring buffer. Then, after the processing of S293, the host control circuit 210 ends the command reception processing.

(2)受信データ記憶処理
受信データ記憶処理では、ホスト制御回路210は、図86に示すように、上述のコマンド受信処理でリングバッファに書き込まれた受信コマンドデータをサブワークRAM210aに格納する(S301)。この処理により、受信コマンドがサブワークRAM210aに記憶される。なお、この処理では、受信コマンドデータは、1バイトずつ、リングバッファからサブワークRAM210aに転送される。
(2) Received Data Storage Processing In the received data storage processing, the host control circuit 210 stores, in the sub-work RAM 210a, the received command data written in the ring buffer in the command reception processing described above, as shown in FIG. 86 (S301). ). By this processing, the received command is stored in the sub-work RAM 210a. In this process, the received command data is transferred byte by byte from the ring buffer to the sub work RAM 210a.

そして、S301の処理後、ホスト制御回路210は、受信データ記憶処理を終了する。 Then, after the processing of S301, the host control circuit 210 ends the received data storage processing.

[コマンド解析処理]
次に、図88を参照して、副制御メイン処理(図77参照)中のS205で行うコマンド解析処理について説明する。図88は、本実施形態におけるコマンド解析処理の手順を示すフローチャートである。なお、以下に説明するコマンド解析処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、コマンド解析処理を行う手段(コマンド解析手段)も兼ねる。
[Command analysis processing]
Next, with reference to FIG. 88, the command analysis process performed in S205 of the sub-control main process (see FIG. 77) will be described. FIG. 88 is a flowchart showing the procedure of command analysis processing in this embodiment. The command analysis process described below is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as a unit (command analysis unit) that performs command analysis processing.

まず、ホスト制御回路210は、サブワークRAM210aに格納された受信コマンドデータを取得する(S311)。なお、この際、受信コマンドデータに対応付けられたエラー情報がある場合には、ホスト制御回路210は、該受信コマンドデータを破棄する。 First, the host control circuit 210 acquires the received command data stored in the subwork RAM 210a (S311). At this time, if there is error information associated with the received command data, the host control circuit 210 discards the received command data.

次いで、ホスト制御回路210は、受信したコマンドの種別を特定する(S312)。また、この処理では、ホスト制御回路210は、特定したコマンド種別の情報をサブワークRAM210aに保存する。なお、コマンド種別は、上述のように、各コマンドのコマンド種別部(先頭バイト領域)に格納された情報(予め設定された値)に基づいて特定される(図27〜図32参照)。例えば、受信したコマンドがデモ表示コマンドである場合には、S312の処理において、コマンド種別「80H」が、サブワークRAM210aに格納される。 Next, the host control circuit 210 identifies the type of the received command (S312). Further, in this processing, the host control circuit 210 saves the information of the specified command type in the subwork RAM 210a. The command type is specified based on the information (preset value) stored in the command type portion (leading byte area) of each command as described above (see FIGS. 27 to 32). For example, when the received command is a demo display command, the command type “80H” is stored in the sub-work RAM 210a in the process of S312.

次いで、ホスト制御回路210が、S312のコマンド種別の特定処理において受信したコマンドと対応するコマンド種別がないと判断した場合、ホスト制御回路210は、該受信コマンドデータを破棄する(S313)。次いで、ホスト制御回路210は、受信コマンドデータに含まれるパラメータ数を確認し、該パラメータ数が特定されたコマンド種別に対応するパラメータ数と異なる場合には、該受信コマンドデータを破棄する(S314)。 Next, when the host control circuit 210 determines that there is no command type corresponding to the command received in the command type identification process of S312, the host control circuit 210 discards the received command data (S313). Next, the host control circuit 210 confirms the number of parameters included in the received command data, and if the number of parameters is different from the number of parameters corresponding to the specified command type, the received command data is discarded (S314). ..

次いで、ホスト制御回路210は、コマンドパラメータチェック処理を行う(S315)。この処理では、ホスト制御回路210は、コマンド毎に設定されている各種パラメータ(図28〜図32参照)内の情報(以下、コマンドパラメータという)の内容をチェックする。具体的には、ホスト制御回路210は、例えば、パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行う。なお、コマンドパラメータチェック処理の詳細については、後述の図89を参照しながら後で説明する。 Next, the host control circuit 210 performs a command parameter check process (S315). In this process, the host control circuit 210 checks the contents of information (hereinafter referred to as command parameters) in various parameters (see FIGS. 28 to 32) set for each command. Specifically, the host control circuit 210 checks, for example, the always 0 area provided in a predetermined bit area in the parameter, the valid range of each data stored in the parameter, and the storage data Check the combination. The details of the command parameter check processing will be described later with reference to FIG. 89 described later.

次いで、ホスト制御回路210は、受信コマンドに含まれるコマンドパラメータが正常であるか否かを判別する(S316)。この判別処理では、ホスト制御回路210は、S315のコマンドパラメータチェック処理の結果に基づいて、コマンドパラメータが正常であるか否か(コマンドの有効性の有無)を判別する。 Next, the host control circuit 210 determines whether or not the command parameter included in the received command is normal (S316). In this determination process, the host control circuit 210 determines whether the command parameter is normal (whether the command is valid or not) based on the result of the command parameter check process of S315.

S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常でないと判別した場合(S316がNO判定の場合)、ホスト制御回路210は、該受信コマンドのデータを破棄する(S317)。そして、S317の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図77参照)のS206に移す。 When the host control circuit 210 determines in S316 that the command parameter included in the received command is not normal (NO in S316), the host control circuit 210 discards the data of the received command (S317). After the processing of S317, the host control circuit 210 ends the command analysis processing and moves the processing to S206 of the sub-control main processing (see FIG. 77).

一方、S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常であると判別した場合(S316がYES判定の場合)、ホスト制御回路210は、コマンドパラメータ(ゲームステータス等の情報)をゲームデータに反映(登録)させる(S318)。また、この処理では、コマンドパラメータが反映されたゲームデータをサブワークRAM210a内の所定領域に格納する。 On the other hand, in S316, when the host control circuit 210 determines that the command parameter included in the received command is normal (YES in S316), the host control circuit 210 determines that the command parameter (information such as the game status). Is reflected (registered) in the game data (S318). In addition, in this process, the game data in which the command parameters are reflected is stored in a predetermined area in the sub-work RAM 210a.

次いで、ホスト制御回路210は、サブ抽選処理を行う(S319)。この処理では、ホスト制御回路210は、演出用の各種乱数値を取得し、受信したコマンドのコマンド種別に対応する演出内容の決定に係る抽選処理を行う。 Next, the host control circuit 210 performs a sub lottery process (S319). In this process, the host control circuit 210 obtains various random number values for effect, and performs a lottery process for determining effect contents corresponding to the command type of the received command.

例えば、受信したコマンドが特別図柄演出開始コマンドである場合には、ホスト制御回路210は、変動演出テーブル(図24参照)を用いた抽選処理により、変動演出パターン(「EN00」〜「EN44」)を決定する。また、例えば、受信したコマンドが保留加算コマンドである場合には、ホスト制御回路210は、保留演出テーブル(図25参照)を用いた抽選処理により、保留用図柄の色変化演出に係る演出パターン(「HE00」〜「HE19」)を決定するとともに、先読み演出テーブル(図26参照)を用いた抽選処理により、先読み演出に係る演出パターン(「SE00」〜「SE19」)を決定する。 For example, when the received command is the special symbol effect start command, the host control circuit 210 performs the variable effect pattern (“EN00” to “EN44”) by the lottery process using the variable effect table (see FIG. 24). To decide. Further, for example, when the received command is the hold addition command, the host control circuit 210 performs the lottery process using the hold effect table (see FIG. 25) to perform an effect pattern related to the color change effect of the hold design ( "HE00" to "HE19") are determined, and the effect patterns ("SE00" to "SE19") related to the prefetch effect are also determined by the lottery process using the prefetch effect table (see FIG. 26).

また、S319の処理では、ホスト制御回路210は、サブ抽選処理の抽選結果(例えば、上述した各種演出パターンの情報)をサブワークRAM210a内の所定領域に格納する。 Further, in the processing of S319, the host control circuit 210 stores the lottery result of the sub lottery processing (for example, the information of the above-mentioned various effect patterns) in a predetermined area in the sub work RAM 210a.

次いで、ホスト制御回路210は、S319のサブ抽選処理により得られた抽選結果をサブワークRAM210aに格納されたゲームデータに反映(登録)させる(S320)。 Next, the host control circuit 210 reflects (registers) the lottery result obtained by the sub lottery process of S319 in the game data stored in the sub work RAM 210a (S320).

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータのバックアップ処理を行う(S321)。この処理により、ゲームデータが、SRAM210b内の所定領域及びそのミラーリング領域に保存される。なお、この処理でバックアップされたゲームデータは、上述したバックアップ復帰初期化処理(図80参照)において、ゲームデータが破損している場合に参照される。そして、S321の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図77参照)のS206に移す。 Next, the host control circuit 210 performs a backup process of the game data stored in the sub-work RAM 210a (S321). By this processing, the game data is saved in the predetermined area in the SRAM 210b and its mirroring area. The game data backed up in this process is referred to when the game data is damaged in the above-described backup restoration initialization process (see FIG. 80). After the processing of S321, the host control circuit 210 ends the command analysis processing and moves the processing to S206 of the sub-control main processing (see FIG. 77).

なお、本実施形態では、上述のように、コマンド解析処理において、受信コマンドの破棄処理が行われる場合もあるが、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが全く送信されていない場合には、アニメーションリクエストが生成されないので、表示装置13の表示画面には、真っ黒な画像が表示される。一方、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが送信されている場合には、破棄した受信コマンドに基づくアニメーションリクエストは生成されず、表示装置13の表示画面には、破棄した受信コマンドの前のコマンドに基づくアニメーションリクエストにより生成された画像が維持して表示される。 In the present embodiment, as described above, in the command analysis process, the received command may be discarded. However, before the discarded received command, the command is transmitted from the main CPU 71 to the host control circuit 210 at all. If not, an animation request is not generated, so a black image is displayed on the display screen of the display device 13. On the other hand, when the command is transmitted from the main CPU 71 to the host control circuit 210 before the discarded received command, an animation request based on the discarded received command is not generated, and the discard is displayed on the display screen of the display device 13. The image generated by the animation request based on the command before the received command is maintained and displayed.

[コマンドパラメータチェック処理]
次に、図89を参照して、コマンド解析処理(図88参照)中のS315で行うコマンドパラメータチェック処理について説明する。なお、図89は、本実施形態におけるコマンドパラメータチェック処理の手順を示すフローチャートである。
[Command parameter check processing]
Next, with reference to FIG. 89, the command parameter check processing performed in S315 in the command analysis processing (see FIG. 88) will be described. Note that FIG. 89 is a flowchart showing the procedure of the command parameter check processing in this embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別を取得し、受信コマンドのコマンド種別に対応するチェック項目(マスキング)を設定する(S331)。 First, the host control circuit 210 acquires the command type stored in the sub-work RAM 210a and sets a check item (masking) corresponding to the command type of the received command (S331).

次いで、ホスト制御回路210は、受信コマンドに含まれる全ての常時0領域の情報をチェックする(S332)。なお、この処理において、ホスト制御回路210が、1以上の常時0領域において「0」以外の情報が格納されていることを検出した場合、ホスト制御回路210は、該受信コマンドを破棄する。また、解析対象の受信コマンドに常時0領域が設けられていない場合には、S332の処理は行われない。 Next, the host control circuit 210 checks the information of all the 0 areas included in the received command (S332). In this process, when the host control circuit 210 detects that information other than “0” is stored in one or more always 0 areas, the host control circuit 210 discards the received command. Further, when the received command to be analyzed does not always have the 0 area, the process of S332 is not performed.

次いで、ホスト制御回路210は、受信コマンドに含まれる各情報の値が対応する所定の範囲内の値であるか否かをチェックする(S333)。本実施形態では、受信コマンドのパラメータフィールド部に格納された情報の値は、予め所定の範囲(有効範囲)内の値となるように定義されている。例えば、第1電断復帰コマンド(図30参照)の第2パラメータの格納領域(「b0」〜「b7」の8ビットの領域)には、特別停止図柄指定情報が格納されているが、この特別停止図柄指定情報の値の有効範囲は「0x00」〜「0x20」に設定されている。そして、この処理において、ホスト制御回路210が、受信コマンドに含まれる1以上の情報において、その値が対応する所定の範囲内の値でないと判断した場合には、ホスト制御回路210は、該受信コマンドを破棄する。 Next, the host control circuit 210 checks whether or not the value of each piece of information included in the received command is within a corresponding predetermined range (S333). In this embodiment, the value of the information stored in the parameter field portion of the received command is defined in advance to be a value within a predetermined range (effective range). For example, the special stop symbol designating information is stored in the storage area (8-bit area of “b0” to “b7”) of the second parameter of the first power interruption recovery command (see FIG. 30). The valid range of the value of the special stop symbol designating information is set to "0x00" to "0x20". In this process, when the host control circuit 210 determines that the value of one or more pieces of information included in the reception command is not within the corresponding predetermined range, the host control circuit 210 determines that the reception Discard the command.

次いで、ホスト制御回路210は、受信コマンドに含まれる各種情報の組合せをチェックする(S334)。本実施形態では、受信コマンドに含まれる各情報の値が対応する有効範囲内の値であっても、コマンドに含まれる各種情報の組合せに矛盾が発生する場合には、ホスト制御回路210は、該受信コマンドを破棄する。例えば、受信コマンドが特別図柄演出開始コマンドである場合、その受信コマンドに含まれるゲームステータスの情報が「小当り」を示し、図柄指定コマンドの情報が大当り図柄であるときには、コマンド内の情報の組合せに矛盾が発生しているので、ホスト制御回路210は、受信した特別図柄演出開始コマンドを破棄する。 Next, the host control circuit 210 checks the combination of various information included in the received command (S334). In the present embodiment, even if the value of each information included in the received command is a value within the corresponding effective range, if a contradiction occurs in the combination of various information included in the command, the host control circuit 210 The received command is discarded. For example, if the received command is a special symbol effect start command, the information of the game status included in the received command indicates "small hit", when the information of the symbol designating command is a big hit symbol, a combination of information in the command Since there is a contradiction, the host control circuit 210 discards the received special symbol effect start command.

そして、S334の処理後、ホスト制御回路210は、コマンドパラメータチェック処理を終了し、処理をコマンド解析処理(図88参照)のS316に移す。 After the processing of S334, the host control circuit 210 ends the command parameter check processing and moves the processing to S316 of the command analysis processing (see FIG. 88).

なお、本実施形態では、上述のように、コマンドパラメータチェック処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S332の常時0領域のチェック処理を行う手段(第1コマンド判定手段)、S333の受信コマンドに含まれる各情報の値の有効性のチェック処理を行う手段(第2コマンド判定手段)、及び、S334の受信コマンドに含まれる各種情報の組合せのチェック処理を行う手段(第3コマンド判定手段)も兼ねる。 In the present embodiment, the command parameter check process is controlled by the host control circuit 210 (sub control circuit 200) as described above. That is, the host control circuit 210 (sub-control circuit 200) is a unit (first command determination unit) for performing the process of always checking the 0 area in S332, and a process of checking the validity of each information value included in the received command in S333. It also serves as a means (second command determination means) and a means (third command determination means) for checking the combination of various information included in the received command in S334.

[アニメーションリクエスト構築処理]
次に、図90を参照して、副制御メイン処理(図77参照)中のS206で行うアニメーションリクエスト構築処理について説明する。なお、図90は、本実施形態におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。
[Animation request construction processing]
Next, with reference to FIG. 90, the animation request construction process performed in S206 of the sub-control main process (see FIG. 77) will be described. Note that FIG. 90 is a flowchart showing the procedure of the animation request construction process in this embodiment.

まず、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S341)。 First, the host control circuit 210 determines whether or not a command has been received from the main control circuit 70 (S341).

S341において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S341がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S341において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S341がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第1電断復帰コマンド及び第2電断復帰コマンド)を受信したか否かを判別する(S342)。 When the host control circuit 210 determines in S341 that the command is not received from the main control circuit 70 (NO in S341), the host control circuit 210 performs the process of S352 described below. On the other hand, when the host control circuit 210 determines in S341 that the command has been received from the main control circuit 70 (YES in S341), the host control circuit 210 determines that the power failure recovery command (first power failure recovery command) has occurred. And a second power failure recovery command) are received (S342).

S342において、ホスト制御回路210が、電断復帰コマンドを受信していないと判別した場合(S342がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。一方、S342において、ホスト制御回路210が、電断復帰コマンドを受信したと判別した場合(S342がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第2電断復帰コマンド)に含まれるステータス(内部制御状態)の情報が変動状態であるか否かを判別する(S343)。具体的には、ホスト制御回路210は、第2電断復帰コマンド内の第2パラメータに含まれる内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされているか否かを判別する。なお、電断検知時の状態が特別図柄の変動表示中である場合には、S343の処理の時点において、第2電断復帰コマンドの第2パラメータ内の内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされている。 When the host control circuit 210 determines in S342 that the power failure recovery command has not been received (NO in S342), the host control circuit 210 performs the process of S346 described below. On the other hand, when the host control circuit 210 determines in S342 that the power failure recovery command has been received (YES in S342), the host control circuit 210 outputs the power failure recovery command (second power failure recovery command). It is determined whether or not the included status (internal control state) information is in a fluctuating state (S343). Specifically, the host control circuit 210 determines whether or not "001" (special symbol variation state) is set in the storage area of the internal control state number included in the second parameter in the second power failure recovery command. Determine. In addition, when the state at the time of power failure detection is the variable display of the special symbol, at the time of the processing of S343, "001" is stored in the storage area of the internal control status number in the second parameter of the second power failure recovery command. "(Special symbol fluctuation state) is set.

S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態でないと判別した場合(S343がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。 In S343, when the host control circuit 210 determines that the status information included in the power failure recovery command is not in the fluctuating state (NO in S343), the host control circuit 210 performs the process of S346 described below.

一方、S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態であると判別した場合(S343がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトの生成処理を予約する(S344)。次いで、ホスト制御回路210は、シンプルモードオブジェクト以外の全てのオブジェクト(常駐しているオブジェクトも含む)の終了処理を行う(S345)。そして、S345の処理後、ホスト制御回路210は、後述のS350の処理を行う。 On the other hand, when the host control circuit 210 determines in S343 that the status information included in the power failure recovery command is in the changing state (YES in S343), the host control circuit 210 generates the simple mode object. The processing is reserved (S344). Next, the host control circuit 210 performs termination processing for all objects (including resident objects) other than simple mode objects (S345). Then, after the processing of S345, the host control circuit 210 performs the processing of S350 described later.

ここで、再度、S342又はS343の処理に戻って、S342又はS343がNO判定の場合、ホスト制御回路210は、オブジェクトが存在するか否かを判別する(S346)。 Here, returning to the processing of S342 or S343 again, when the determination of S342 or S343 is NO, the host control circuit 210 determines whether or not an object exists (S346).

S346において、ホスト制御回路210が、オブジェクトが存在しないと判別した場合(S346がNO判定の場合)、ホスト制御回路210は、後述のS350の処理を行う。一方、S346において、ホスト制御回路210が、オブジェクトが存在すると判別した場合(S346がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトが存在するか否かを判別する(S347)。 In S346, when the host control circuit 210 determines that the object does not exist (NO in S346), the host control circuit 210 performs the process of S350 described below. On the other hand, when the host control circuit 210 determines in S346 that the object exists (YES in S346), the host control circuit 210 determines whether the simple mode object exists (S347).

S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在しないと判別した場合(S347がNO判定の場合)、ホスト制御回路210は、後述のS349の処理を行う。一方、S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在すると判別した場合(S347がYES判定の場合)、ホスト制御回路210は、特別図柄の変動表示が終了することを示すコマンド(例えば、特別演出停止コマンド、特別図柄当り終了表示コマンド等)を受信したか否かを判別する(S348)。 When the host control circuit 210 determines in S347 that the simple mode object does not exist (NO in S347), the host control circuit 210 performs the process of S349 described below. On the other hand, in S347, when the host control circuit 210 determines that a simple mode object exists (YES in S347), the host control circuit 210 issues a command indicating that the variable display of the special symbol ends (for example, It is determined whether a special effect stop command, a special symbol end display command, or the like) has been received (S348).

S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信しなかったと判別した場合(S348がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信したと判別した場合(S348がYES判定の場合)、すなわち、シンプルモードオブジェクトを終了する場合、ホスト制御回路210は、後述のS349の処理を行う。 In S348, when the host control circuit 210 determines that it has not received the command indicating that the variable display of the special symbol is finished (NO in S348), the host control circuit 210 performs the process of S352 described below. To do. On the other hand, in S348, if the host control circuit 210 determines that it has received a command indicating that the variable display of the special symbol is ended (YES in S348), that is, if the simple mode object is ended, the host The control circuit 210 performs the process of S349 described below.

S347がNO判定の場合又はS348がYES判定の場合、ホスト制御回路210は、既に生成されているオブジェクトの終了処理を行う(S349)。この処理により、不要な演出動作(演出画像再生、役物可動、音声再生などを示すコマンドの生成)が終了する。なお、既に生成されているオブジェクトがシンプルモードオブジェクトである場合には、この処理によりシンプルモードオブジェクトによる演出動作が終了する。 If S347 is NO, or if S348 is YES, the host control circuit 210 performs termination processing for the object that has already been generated (S349). By this processing, unnecessary production operation (production of a command indicating production image reproduction, accessory movement, voice reproduction, etc.) is completed. If the already generated object is a simple mode object, this process ends the effect operation by the simple mode object.

S349或いはS345の処理後、又は、S346がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別の情報に基づいて、コマンド種別に対応するオブジェクトを生成する(S350)。なお、S345の処理後にこの処理が行われる場合には、ホスト制御回路210は、S350の処理において、シンプルモードオブジェクトを生成する。また、電源の初期投入時又はシンプルモードオブジェクトの終了時には、ホスト制御回路210は、S350の処理において、常駐型のオブジェクトも生成する。 After the processing of S349 or S345, or when the determination of S346 is NO, the host control circuit 210 generates an object corresponding to the command type based on the command type information stored in the sub-work RAM 210a (S350). When this processing is performed after the processing of S345, the host control circuit 210 generates a simple mode object in the processing of S350. In addition, when the power is initially turned on or when the simple mode object is terminated, the host control circuit 210 also generates a resident object in the processing of S350.

次いで、ホスト制御回路210は、オブジェクトの初期化処理を行う(S351)。この処理では、ホスト制御回路210は、オブジェクトにより使用される記憶領域を初期化する。 Next, the host control circuit 210 performs an object initialization process (S351). In this process, the host control circuit 210 initializes the storage area used by the object.

S351の処理後、又は、S341或いはS348がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータの情報を参照し、オブジェクト(例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど)に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークRAM210aの所定領域にセットする(S352)。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。 After the processing of S351 or when the determination of S341 or S348 is NO, the host control circuit 210 refers to the information of the game data stored in the sub-work RAM 210a, and determines whether an object (for example, an effect object, a hold object, a simple mode object). Etc.), and sets the animation request in a predetermined area of the sub-work RAM 210a (S352). By this processing, an animation request corresponding to the command reception is generated.

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、アニメーションリクエストが指定する演出に対応するサウンドリクエスト、ランプリクエスト及び役物リクエストを生成する(S353)。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエスト、ランプリクエスト及び役物リクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。なお、本実施形態では、リクエストバッファは、例えば、サブワークRAM210a、SDRAM210b等に設けられるが、リクエストバッファの形成場所は特に限定されない。 Next, the host control circuit 210 generates a sound request, a lamp request, and a accessory request corresponding to the effect specified by the animation request, based on the animation request (S353). Further, in this process, the host control circuit 210 synchronizes the video display operation with the audio reproduction operation, the light emitting operation, and the accessory driving operation, so that the generated sound request, lamp request, and accessory request are transmitted to the host. It is temporarily stored in the request buffer provided in the control circuit 210. In the present embodiment, the request buffer is provided in, for example, the sub-work RAM 210a, the SDRAM 210b, etc., but the formation location of the request buffer is not particularly limited.

そして、S353の処理後、ホスト制御回路210は、アニメーションリクエスト構築処理を終了し、処理を副制御メイン処理(図77参照)のS207に移す。 After the processing of S353, the host control circuit 210 ends the animation request construction processing and moves the processing to S207 of the sub-control main processing (see FIG. 77).

なお、本実施形態では、上述のように、アニメーションリクエスト構築処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S350のオブジェクト生成処理を行う手段(処理情報生成手段)、及び、S352のアニメーションリクエストの生成処理を行う手段(演出開始要求作成手段)も兼ねる。 In the present embodiment, as described above, the animation request construction process is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as a means (processing information generation means) for performing object generation processing in S350 and a means (production start request generation means) for performing animation request generation processing in S352. ..

[描画制御処理]
次に、図91A及び図91Bを参照して、副制御メイン処理(図77参照)中のS208で行う描画制御処理について説明する。なお、図91Aは、ホスト制御回路210により実行される描画制御処理の手順を示すフローチャートである。また、図91Bは、描画制御処理においてホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230により実行される処理の手順を示すフローチャートである。
[Drawing control processing]
Next, the drawing control process performed in S208 of the sub-control main process (see FIG. 77) will be described with reference to FIGS. 91A and 91B. Note that FIG. 91A is a flowchart showing the procedure of the drawing control process executed by the host control circuit 210. FIG. 91B is a flowchart showing the procedure of processing executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 in the drawing control processing.

(1)ホスト制御回路により実行される描画制御処理
まず、ホスト制御回路210は、図91Aに示すように、動画コマンド作成処理を行う(S361)。なお、動画コマンド作成処理の詳細については、後述の図92を参照しながら後で説明する。
(1) Drawing Control Process Executed by Host Control Circuit First, the host control circuit 210 performs a moving image command creation process as shown in FIG. 91A (S361). The details of the moving image command creation processing will be described later with reference to FIG.

次いで、ホスト制御回路210は、動画再生状態の管理処理を行う(S362)。次いで、ホスト制御回路210は、動画コマンド(動画のデコード開始指令)を表示制御回路230に発行(出力)する(S363)。この処理により表示制御回路230の処理が開始される。 Next, the host control circuit 210 performs management processing of the moving image reproduction state (S362). Next, the host control circuit 210 issues (outputs) a moving image command (moving image decoding start command) to the display control circuit 230 (S363). By this processing, the processing of the display control circuit 230 is started.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されている、前回フレーム(前回の描画制御処理)で生成された描画リクエストを表示制御回路230に発行(出力)する(S364)。表示制御回路230は、この送信された前回フレームの描画リクエストに基づいて、描画処理を行う。 Next, the host control circuit 210 issues (outputs) the drawing request stored in the sub-work RAM 210a and generated in the previous frame (previous drawing control processing) to the display control circuit 230 (S364). The display control circuit 230 performs the drawing process based on the transmitted drawing request of the previous frame.

次いで、ホスト制御回路210は、全コマンドリスト作成処理を行う(S365)。この処理により、次回フレームにおいて、表示制御回路230により実行される描画処理で用いられる描画リクエストが生成され、該描画リクエストがサブワークRAM210aに格納される。なお、全コマンドリスト作成処理の詳細については、後述の図94を参照しながら後で説明する。 Next, the host control circuit 210 performs an all command list creation process (S365). By this processing, the drawing request used in the drawing processing executed by the display control circuit 230 is generated in the next frame, and the drawing request is stored in the sub-work RAM 210a. Details of the all command list creation processing will be described later with reference to FIG. 94 described later.

次いで、ホスト制御回路210は、表示制御回路230から出力された表示開始コマンドに基づいて、レンダリング結果の表示処理が開始されたことを確認する(S366)。そして、S366の処理後、ホスト制御回路210は、描画制御処理を終了し、処理を副制御メイン処理(図77参照)のS209に移す。 Next, the host control circuit 210 confirms that the display process of the rendering result has started based on the display start command output from the display control circuit 230 (S366). After the processing of S366, the host control circuit 210 ends the drawing control processing and moves the processing to S209 of the sub-control main processing (see FIG. 77).

(2)描画制御処理時に実行される表示制御回路の処理
まず、ホスト制御回路210から出力された動画コマンド(動画のデコード開始指令)が表示制御回路230に入力されると、表示制御回路230は、動画のデコード処理を開始する(S371)。なお、本実施形態では、このデコード処理及び後述の描画処理は、2フレームの期間に渡って行われる。
(2) Processing of Display Control Circuit Executed During Drawing Control Processing First, when the moving picture command (moving picture decoding start command) output from the host control circuit 210 is input to the display control circuit 230, the display control circuit 230 , And starts decoding processing of a moving image (S371). It should be noted that in the present embodiment, the decoding process and the drawing process described later are performed over a period of two frames.

次いで、ホスト制御回路210から出力された描画リクエスト(前回フレームで生成された描画リクエスト)が表示制御回路230に入力されると、表示制御回路230は、該描画リクエストに基づいて、描画処理を行う(S372)。なお、描画処理の詳細については、後述の図95〜図97を参照しながら後で説明する。 Next, when the drawing request (drawing request generated in the previous frame) output from the host control circuit 210 is input to the display control circuit 230, the display control circuit 230 performs drawing processing based on the drawing request. (S372). Details of the drawing process will be described later with reference to FIGS. 95 to 97 described later.

次いで、表示制御回路230は、S372の描画処理で得られたレンダリング結果(描画結果)の表示処理を開始する(S373)。この処理では、表示制御回路230は、レンダリング結果が格納されたSDRAM250内の一方のフレームバッファ(機能可変データ領域)の機能を描画機能(第2の機能)から表示機能(第1の機能)に切り替えて、レンダリング結果の表示処理を開始する。 Next, the display control circuit 230 starts display processing of the rendering result (drawing result) obtained in the drawing processing of S372 (S373). In this process, the display control circuit 230 changes the function of one frame buffer (function variable data area) in the SDRAM 250 in which the rendering result is stored from the drawing function (second function) to the display function (first function). After switching, the rendering result display process is started.

次いで、表示制御回路230は、レンダリング結果(描画結果)の表示処理が開始されたことを示す表示開始コマンドをホスト制御回路210に出力する(S374)。そして、S374の処理後、表示制御回路230は、描画制御処理時に行う上記一連の処理を終了する。このように、前回フレームで生成された描画リクエストに基づいて当該描画処理を実行するため、描画処理の終了後に実行されるフレームバッファの機能(使用領域)を描画機能(描画用記憶領域)から表示機能(表示用記憶領域)に切り替えるタイミングに合わせて、サウンドリクエスト及び役物リクエストがそれぞれ対応する制御回路に送信される。このため、サウンドリクエストや役物リクエストは、各リクエストが生成されてから2フレーム遅れて対応する制御回路に送信される。 Next, the display control circuit 230 outputs to the host control circuit 210 a display start command indicating that the display process of the rendering result (drawing result) has started (S374). Then, after the processing of S374, the display control circuit 230 ends the series of processing performed at the time of the drawing control processing. In this way, since the drawing processing is executed based on the drawing request generated in the previous frame, the function (use area) of the frame buffer executed after the drawing processing is completed is displayed from the drawing function (drawing storage area). The sound request and the accessory request are transmitted to the corresponding control circuits at the timing of switching to the function (display storage area). Therefore, the sound request and the accessory request are transmitted to the corresponding control circuit with a delay of two frames after each request is generated.

[動画コマンド作成処理]
次に、図92を参照して、描画制御処理(図91A参照)中のS361で行う動画コマンド作成処理について説明する。なお、図92は、本実施形態における動画コマンド作成処理の手順を示すフローチャートである。
[Video command creation process]
Next, with reference to FIG. 92, the moving image command creation processing performed in S361 in the drawing control processing (see FIG. 91A) will be described. It should be noted that FIG. 92 is a flowchart showing the procedure of the moving image command creation processing in this embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのルートコンポジションを設定するための情報を取得する(S381)。なお、ルートコンポジションは、演出時に表示する主な描画データのことであり、本実施形態では、設定可能なルートコンポジションの個数は最大8個である。それゆえ、本実施形態では、ルートコンポジションに設定された描画データを最大8個まで同時に再生することができる。 First, the host control circuit 210 refers to the animation request stored in the sub-work RAM 210a and acquires the information for setting the root composition of the drawing data (S381). The root composition is the main drawing data to be displayed at the time of rendering, and in the present embodiment, the maximum number of root compositions that can be set is eight. Therefore, in the present embodiment, it is possible to simultaneously reproduce up to eight drawing data set in the root composition.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのサブコンポジションを設定するための情報を取得する(S382)。なお、サブコンポジションは、ルートコンポジションに対して副次的な視覚的効果(エフェクトなど)を与える描画データのことである。 Next, the host control circuit 210 refers to the animation request stored in the subwork RAM 210a and acquires information for setting the subcomposition of the drawing data (S382). The sub-composition is drawing data that gives a secondary visual effect (effect, etc.) to the root composition.

次いで、ホスト制御回路210は、後述のS384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたか否かを判別する(S383)。ここでいう、「全レイヤに応じて実行される」には、全レイヤ分実行される、全レイヤに対応した回数実行される、又は、全レイヤに基づいて実行されるなどが含まれ、アニメーションリクエスト又は描画データと対応するレイヤ数に応じた回数、後述のS384〜S387の処理が行われればよい。また、全てのレイヤでなくとも各レイヤに対して取捨選択を行うなど、様々な前提条件の下で後述のS384〜S387の処理を実行してもよい。 Next, the host control circuit 210 determines whether or not the processes of S384 to S387, which will be described later, are executed according to all layers corresponding to the drawing data designated by the animation request or all layers designated by the animation request. (S383). Here, "executed according to all layers" includes execution for all layers, execution for a number of times corresponding to all layers, or execution based on all layers. The processes of S384 to S387 described below may be performed a number of times according to the number of layers corresponding to the request or the drawing data. Further, the processes of S384 to S387 described below may be executed under various prerequisites, such as selecting each layer instead of all layers.

S383において、ホスト制御回路210が、後述のS384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されていないと判別した場合(S383がNO判定の場合)、ホスト制御回路210は、サブメインROM205に格納されたアニメーションデータ読込処理を行う(S384)。なお、アニメーションデータ読込処理の詳細については、後述の図93A及び図93Bを参照しながら後で説明する。 In S383, the host control circuit 210 determines that the processes of S384 to S387, which will be described later, are not executed according to all layers corresponding to the drawing data designated by the animation request or all layers designated by the animation request. In that case (NO in S383), the host control circuit 210 performs a process of reading the animation data stored in the sub-main ROM 205 (S384). The details of the animation data reading process will be described later with reference to FIGS. 93A and 93B described later.

S384の処理後、ホスト制御回路210は、アニメーションデータから描画データに関する情報を取得する(S385)。次いで、ホスト制御回路210は、アニメーションリクエストにより指定された演出内容に応じて、描画データに関する情報を書き換える(S386)。この処理では、例えば、演出内容に応じて、フッテージ、エフェクト、動きに関する情報を書き換える。 After the processing of S384, the host control circuit 210 acquires information regarding drawing data from the animation data (S385). Next, the host control circuit 210 rewrites the information regarding the drawing data according to the effect contents specified by the animation request (S386). In this processing, for example, the information about the footage, the effect, and the movement is rewritten according to the effect contents.

次いで、ホスト制御回路210は、動画コマンド(画像データのデコード処理を開始させるコマンド)の作成処理を行う(S387)。S387の処理後、ホスト制御回路210は、処理をS383に戻し、S383以降の処理を繰り返す。 Next, the host control circuit 210 performs a process of creating a moving image command (a command to start the decoding process of image data) (S387). After the processing of S387, the host control circuit 210 returns the processing to S383 and repeats the processing of S383 and thereafter.

ここで、再度、S383の処理に戻って、S383において、ホスト制御回路210が、S384〜S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたと判別した場合(S383がYES判定の場合)、ホスト制御回路210は、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたか否かを判別する(S388)。 Here, returning to the processing of S383 again, in S383, the host control circuit 210 performs the processing of S384 to S387 on all layers corresponding to the drawing data designated by the animation request or all layers designated by the animation request. If the host control circuit 210 determines that the root composition designated by the animation request is set, the host control circuit 210 determines that the processing is performed according to the drawing data (YES in step S383). It is determined whether or not it has been executed (S388).

S388において、ホスト制御回路210が、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されていないと判別した場合(S388がNO判定の場合)、ホスト制御回路210は、処理をS381に戻し、S381以降の処理を繰り返す。一方、S388において、ホスト制御回路210が、上述したS381〜S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたと判別した場合(S388がYES判定の場合)、ホスト制御回路210は、動画コマンド作成処理を終了し、処理を描画制御処理(図91A参照)のS362に移す。 In S<b>388, when the host control circuit 210 determines that the processes of S<b>381 to S<b>387 described above are not executed according to the drawing data for which the root composition designated by the animation request is set (S<b>388 returns NO determination). In the case), the host control circuit 210 returns the processing to S381, and repeats the processing from S381. On the other hand, in S388, when the host control circuit 210 determines that the above-described processing of S381 to S387 has been executed according to the drawing data in which the root composition designated by the animation request is set (S388 makes a YES determination). In the case), the host control circuit 210 ends the moving image command creation process, and moves the process to S362 of the drawing control process (see FIG. 91A).

[アニメーションデータ読込処理]
次に、図93A及び図93Bを参照して、動画コマンド作成処理(図92参照)中のS384で行うアニメーションデータ読込処理について説明する。なお、図93Aは、本実施形態におけるアニメーションデータ読込処理の手順を示すフローチャートである。また、図93Bは、サブメインROM205に格納されているアニメーションデータに含まれる各種データ及びそれらのデータの格納領域の構成を示す図である。
[Animation data read processing]
Next, with reference to FIGS. 93A and 93B, the animation data reading process performed in S384 in the moving image command creating process (see FIG. 92) will be described. Note that FIG. 93A is a flowchart showing the procedure of the animation data reading process in this embodiment. Further, FIG. 93B is a diagram showing a configuration of various data included in the animation data stored in the sub-main ROM 205 and a storage area for storing those data.

まず、ホスト制御回路210は、サブメインROM205内の構成指定テーブルを参照し、オブジェクトで指定されたアニメーションの構成データを確認する(S391)。次いで、ホスト制御回路210は、指定された構成データのアドレスを取得する(S392)。 First, the host control circuit 210 refers to the configuration designation table in the sub-main ROM 205 and confirms the configuration data of the animation designated by the object (S391). Next, the host control circuit 210 acquires the address of the designated configuration data (S392).

次いで、ホスト制御回路210は、サブメインROM205内の指定された構成データの格納領域を参照する(S393)。次いで、ホスト制御回路210は、構成データに含まれる構成情報を参照して、描画対象の情報を取得する(S394)。なお、構成情報には、主に、フレームの位置、幅、高さ、レイヤ数、開始フレーム、終了フレーム、データ更新回数(毎フレーム、2フレームなど)等の情報が含まれる。次いで、ホスト制御回路210は、構成データの格納領域を参照して、参照するレイヤデータのアドレスを取得する(S395)。 Next, the host control circuit 210 refers to the designated storage area of the configuration data in the sub-main ROM 205 (S393). Next, the host control circuit 210 refers to the configuration information included in the configuration data and acquires the drawing target information (S394). The configuration information mainly includes information such as frame position, width, height, number of layers, start frame, end frame, and number of data updates (every frame, 2 frames, etc.). Next, the host control circuit 210 refers to the storage area of the configuration data and acquires the address of the layer data to refer to (S395).

次いで、ホスト制御回路210は、S395の処理で取得されたアドレスのレイヤデータの格納領域を参照する(S396)。そして、ホスト制御回路210は、レイヤデータに含まれるレイヤ情報を取得する(S397)。なお、レイヤ情報には、例えば、フッテージID/コンポID、開始フレーム、終了フレーム、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、レイヤの各種パラメータを取得する際に参照する各種データアドレス(例えば、パラメータアドレスやエフェクトテーブルアドレスなど)を取得する(S398)。 Next, the host control circuit 210 refers to the layer data storage area of the address acquired in S395 (S396). Then, the host control circuit 210 acquires the layer information included in the layer data (S397). The layer information includes, for example, footage ID/component ID, start frame, end frame, number of parameters, and the like. Next, the host control circuit 210 acquires various data addresses (for example, parameter addresses, effect table addresses, etc.) that are referred to when acquiring various parameters of the layer (S398).

次いで、ホスト制御回路210は、S398の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S399)。次いで、ホスト制御回路210は、パラメータデータに含まれるレイヤのパラメータ情報及びレイヤの各種パラメータを取得する(S400)。なお、レイヤのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。また、レイヤの各種パラメータは、フレーム毎にセットされたパラメータで構成され、副制御メイン処理がフレーム単位で実行されるたびに、対応するフレームのパラメータがリクエストされる。 Next, the host control circuit 210 refers to the storage area of the parameter data of the parameter address acquired in the processing of S398 (S399). Next, the host control circuit 210 acquires layer parameter information and various layer parameters included in the parameter data (S400). The layer parameter information includes, for example, information such as the number of frames and data type. Further, various parameters of the layer are configured by parameters set for each frame, and each time the sub-control main process is executed in units of frames, the parameters of the corresponding frame are requested.

次いで、ホスト制御回路210は、S397の処理で取得されたレイヤ情報に含まれるフッテージIDに対応するフッテージテーブルを参照する(S401)。次いで、ホスト制御回路210は、フッテージテーブルに格納された、フッテージ情報及びフッテージ種別毎の情報を取得する(S402)。なお、フッテージ情報には、例えば、フッテージ種別、画像幅、高さ等の情報が含まれる。また、フッテージ種別毎の情報には、例えば、デコードレート等の情報が含まれる。 Next, the host control circuit 210 refers to the footage table corresponding to the footage ID included in the layer information acquired in the processing of S397 (S401). Next, the host control circuit 210 acquires the footage information and the information for each footage type stored in the footage table (S402). Note that the footage information includes, for example, footage type, image width, height, and other information. Further, the information for each footage type includes information such as the decoding rate, for example.

次いで、ホスト制御回路210は、レイヤデータで指定されたエフェクトテーブル、すなわち、S398の処理で取得されたエフェクトテーブルアドレスのエフェクトテーブルを参照する(S403)。次いで、ホスト制御回路210は、参照するエフェクトデータのアドレスを取得する(S404)。 Next, the host control circuit 210 refers to the effect table designated by the layer data, that is, the effect table of the effect table address acquired in the process of S398 (S403). Next, the host control circuit 210 acquires the address of the effect data to refer to (S404).

次いで、ホスト制御回路210は、S404の処理で取得されたアドレスのエフェクトデータの格納領域を参照する(S405)。そして、ホスト制御回路210は、エフェクトデータに含まれるエフェクト情報を取得する(S406)。なお、エフェクト情報には、例えば、エフェクト種類、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、エフェクトデータに含まれるパラメータデータのアドレスを取得する(S407)。 Next, the host control circuit 210 refers to the effect data storage area of the address acquired in the processing of S404 (S405). Then, the host control circuit 210 acquires the effect information included in the effect data (S406). Note that the effect information includes, for example, information on the effect type, the number of parameters, and the like. Next, the host control circuit 210 acquires the address of the parameter data included in the effect data (S407).

次いで、ホスト制御回路210は、S407の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S408)。次いで、ホスト制御回路210は、パラメータデータに含まれるエフェクトのパラメータ情報及びエフェクトの各種パラメータを取得する(S409)。なお、エフェクトのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。 Next, the host control circuit 210 refers to the storage area of the parameter data of the parameter address acquired in the processing of S407 (S408). Next, the host control circuit 210 acquires the effect parameter information and various effect parameters included in the parameter data (S409). The effect parameter information includes, for example, information such as the number of frames and data type.

そして、S409の処理後、ホスト制御回路210は、アニメーションデータ読込処理を終了し、処理を動画コマンド作成処理(図92参照)のS385に移す。 Then, after the processing of S409, the host control circuit 210 ends the animation data reading processing, and moves the processing to S385 of the moving image command creation processing (see FIG. 92).

[全コマンドリスト作成処理(描画リクエスト生成処理)]
次に、図94を参照して、描画制御処理(図91A参照)中のS365で行う全コマンドリスト作成処理について説明する。なお、図94は、本実施形態における全コマンドリスト作成処理の手順を示すフローチャートである。
[All command list creation processing (drawing request generation processing)]
Next, with reference to FIG. 94, a description will be given of the all command list creation processing performed in S365 during the drawing control processing (see FIG. 91A). Note that FIG. 94 is a flowchart showing the procedure of the all command list creation processing in this embodiment.

まず、ホスト制御回路210は、後述のS412〜S418の処理が描画データの全ルートコンポジションに対して実行されたか否かを判別する(S411)。 First, the host control circuit 210 determines whether or not the processes of S412 to S418 described below have been executed for all root compositions of drawing data (S411).

S411において、ホスト制御回路210が、後述のS412〜S418の処理が描画データの全ルートコンポジションに対して実行されていないと判別した場合(S411がNO判定の場合)、ホスト制御回路210は、2つ目以降のルートコンポジションに対する後述のS413〜S418の処理時において、1つ目のルートコンポジションに対する処理における、静止画のデコード処理や後述の各種コマンド(静止画デコード、描画コマンド等)の生成処理などが終了するまで待機する(S412)。 When the host control circuit 210 determines in S411 that the processes of S412 to S418 described below are not executed for all the root compositions of the drawing data (when S411 is NO determination), the host control circuit 210 determines that During the processing of S413 to S418 described later for the second and subsequent root compositions, the still image decoding processing and various commands (still picture decoding, drawing commands, etc.) described later in the processing for the first root composition are performed. The system waits until the generation process is completed (S412).

次いで、ホスト制御回路210は、スプライトバッファ0用コマンドを作成する(S413)。なお、スプライトバッファ0用コマンドは、後述の描画処理において、例えば内蔵VRAM237にスプライトバッファ0を設けて、該スプライトバッファ0にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a command for sprite buffer 0 (S413). Note that the sprite buffer 0 command is used, for example, when a sprite buffer 0 is provided in the built-in VRAM 237 and a still image (sprite) is read from the CGROM board 204 to the sprite buffer 0 and is decoded in the drawing process described later Is a command used for.

次いで、ホスト制御回路210は、テクスチャ情報を取得する(S414)。この処理では、ホスト制御回路210は、指定されたテクスチャソース(SDRAM250)の情報を取得する。 Next, the host control circuit 210 acquires texture information (S414). In this process, the host control circuit 210 acquires information on the designated texture source (SDRAM 250).

次いで、ホスト制御回路210は、エフェクト用コマンドを作成する(S415)。なお、エフェクト用コマンドは、後述の描画処理において、例えば内蔵VRAM237にエフェクトバッファを設けて、該エフェクトバッファを用いてエフェクトデータに対して各種処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates an effect command (S415). It should be noted that the effect command is a command that is used, for example, when an effect buffer is provided in the built-in VRAM 237 and various processes are performed on the effect data using the effect buffer in the drawing process described later.

次いで、ホスト制御回路210は、描画用コマンドを作成する(S416)。なお、描画用コマンドは、後述の描画処理において、例えば内蔵VRAM237に読み込まれた各種デコード結果に対してレンダリング(描画)処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a drawing command (S416). Note that the drawing command is a command used when a rendering (drawing) process is executed on various decoding results read in the built-in VRAM 237 in the drawing process described later.

次いで、ホスト制御回路210は、静止画デコード用コマンドを作成する(S417)。なお、静止画デコード用コマンドは、後述の描画処理において、例えば内蔵VRAM237内の半分の領域にスプライトバッファ1を設けて、該スプライトバッファ1にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a still image decoding command (S417). In the drawing processing described later, the still image decoding command is provided with the sprite buffer 1 in a half area of the built-in VRAM 237, and reads the still image (sprite) from the CGROM board 204 into the sprite buffer 1 and decodes it. It is a command used when executing a process.

次いで、ホスト制御回路210は、フレーム終端用コマンドを作成する(S418)。なお、フレーム終端用コマンドは、後述の描画処理において、例えば内蔵VRAM237内に設けらえたコンポジション描画バッファに最終的に格納されたレンダリング結果を、レンダリングターゲットに指定されたSDRAM250内のフレームバッファ(第1フレームバッファ又は第2フレームバッファ)に書き出す処理を実行する際に用いられるコマンドである。そして、S418の処理後、ホスト制御回路210は、処理をS411に戻し、S411以降の処理を繰り返す。 Next, the host control circuit 210 creates a frame end command (S418). It should be noted that the frame end command uses the rendering result finally stored in, for example, the composition rendering buffer provided in the built-in VRAM 237 in the rendering processing to be described later, in the frame buffer (first number) in the SDRAM 250 designated as the rendering target. This command is used when executing the process of writing to the 1-frame buffer or the 2nd frame buffer. Then, after the processing of S418, the host control circuit 210 returns the processing to S411, and repeats the processing of S411 and thereafter.

ここで、再度、S411の処理に戻って、S411において、ホスト制御回路210が、S412〜S418の処理が描画データの全ルートコンポジションに対して実行されたと判別した場合(S411がYES判定の場合)、ホスト制御回路210は、上述したS412〜S418のループ処理により生成された全てのコマンドを含む描画リクエストを生成する(S419)。そして、S419の処理後、ホスト制御回路210は、全コマンドリスト作成処理を終了し、処理を描画制御処理(図91A参照)のS366に移す。なお、本実施形態では、上述した描画制御処理(図91A)、動画コマンド作成処理(図92)、アニメーションデータ読込処理(図93A)及び全コマンドリスト作成処理(図94)において、ホスト制御回路210が実行する処理を表示制御回路230が実行してもよい。この場合には、ホスト制御回路210から表示制御回路230にアニメーションリクエストが送信され、表示制御回路230は受信したアニメーションリクエストに基づいて、これらの各種処理を行う。 Here, returning to the processing of S411 again, in S411, when the host control circuit 210 determines that the processing of S412 to S418 has been executed for all the root compositions of the drawing data (in the case of YES determination in S411). ), the host control circuit 210 generates a drawing request including all commands generated by the loop processing of S412 to S418 described above (S419). Then, after the processing of S419, the host control circuit 210 ends the all command list creation processing, and moves the processing to S366 of the drawing control processing (see FIG. 91A). In the present embodiment, the host control circuit 210 in the above-described drawing control process (FIG. 91A), moving image command creation process (FIG. 92), animation data reading process (FIG. 93A) and all command list creation process (FIG. 94). The display control circuit 230 may execute the processing executed by the display control circuit 230. In this case, an animation request is transmitted from the host control circuit 210 to the display control circuit 230, and the display control circuit 230 performs these various processes based on the received animation request.

[描画処理]
次に、図95〜図97を参照して、描画制御処理(図91B参照)中のS372において表示制御回路230により実行される描画処理について説明する。なお、図95A、図96A及び図97Aは、本実施形態における描画処理の手順を示すフローチャートである。また、図95B、図96B及び図97Bは、描画処理の各処理ステップにおいて行われる、CGROM基板204(CGROM206)、内蔵VRAM237及びSDRAM250間の各種データの入出力動作及び格納動作の様子を示す図である。
[Drawing process]
Next, the drawing process executed by the display control circuit 230 in S372 in the drawing control process (see FIG. 91B) will be described with reference to FIGS. 95 to 97. Note that FIG. 95A, FIG. 96A, and FIG. 97A are flowcharts showing the procedure of the drawing process in this embodiment. Further, FIGS. 95B, 96B, and 97B are diagrams showing states of input/output operations and storage operations of various data between the CGROM substrate 204 (CGROM 206), the built-in VRAM 237, and the SDRAM 250, which are performed in each processing step of the drawing processing. is there.

まず、表示制御回路230は、CGROM基板204に格納された所定の動画データ(圧縮された所定の動画データ:第1の画像データに関する情報)をデコードして、そのデコード結果(第1の画像データ)をSDRAM250内に設けられたムービバッファ(第1データ領域)に格納する(S421:図95B中の矢印T1参照)。なお、ムービバッファは、動画データのデコード結果を格納するバッファである。SDRAM250内において確保されるムービバッファのサイズは、使用する動画データの大きさ(容量)、ストリーム数などに応じて変化する。 First, the display control circuit 230 decodes predetermined moving image data (compressed predetermined moving image data: information relating to first image data) stored in the CGROM board 204, and decodes the decoding result (first image data). ) Is stored in the movie buffer (first data area) provided in the SDRAM 250 (S421: see arrow T1 in FIG. 95B). The movie buffer is a buffer that stores the decoding result of moving image data. The size of the movie buffer secured in the SDRAM 250 changes according to the size (capacity) of moving image data used, the number of streams, and the like.

次いで、表示制御回路230は、デコードされた動画データがエフェクト描画動作において参照されるか否かを判断する(S422)。 Next, the display control circuit 230 determines whether the decoded moving image data is referred to in the effect drawing operation (S422).

S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されないと判別した場合(S422がNO判定の場合)、表示制御回路230は、後述のS424の処理を行う。一方、S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されると判別した場合(S422がYES判定の場合)、表示制御回路230は、ムービバッファに格納された動画データのデコード結果をSDRAM250内のテクスチャバッファ(第2データ領域)に転送して格納する(S423)。 In S422, when the display control circuit 230 determines that the moving image data is not referred to in the effect drawing operation (NO in S422), the display control circuit 230 performs the process of S424 described below. On the other hand, when the display control circuit 230 determines in S422 that the moving image data is referred to in the effect drawing operation (YES in S422), the display control circuit 230 decodes the moving image data stored in the movie buffer. The result is transferred to and stored in the texture buffer (second data area) in the SDRAM 250 (S423).

なお、S423の処理では、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内に生成されたムービブレンドバッファに展開する(図95B中の矢印T2参照)。なお、この処理では、内蔵VRAM237の全領域をムービブレンドバッファとして使用する。次いで、表示制御回路230は、ムービブレンドバッファに展開された動画データのデコード結果をSDRAM250内のテクスチャバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図95B中の矢印T3参照)。この処理により画像データのデコード結果に対して透明度が設定される。このようなアルファ化処理が施された動画は、動画を3原色(RGB)で表現しない場合(白黒等で表現する場合)に使用される。 In the process of S423, first, the display control circuit 230 expands the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 into the movie blend buffer generated in the internal VRAM 237 (arrow in FIG. 95B). See T2). In this process, the entire area of the built-in VRAM 237 is used as a movie blend buffer. Next, the display control circuit 230 transfers the decoding result of the moving image data expanded in the movie blend buffer to the texture buffer in the SDRAM 250, and performs the alpha processing on the decoding result (see arrow T3 in FIG. 95B). .. By this processing, the transparency is set for the decoding result of the image data. The moving image that has been subjected to such alpha processing is used when the moving image is not expressed in the three primary colors (RGB) (when expressed in black and white or the like).

なお、本実施形態では、アルファ化処理の手法として、次の2つの手法を使用することが可能であり、該2つの手法うちの一方の手法が用いられる。ただし、使用するアルファ化処理の手法は、例えば、画像データの構成や種類、画像演出の内容等に応じて適宜選択してもよいし、例えば遊技機の機種等に応じて予め一方の手法が設定されていてもよい。 In the present embodiment, the following two methods can be used as the method of the alpha processing, and one of the two methods is used. However, the method of alpha processing to be used may be appropriately selected according to, for example, the configuration and type of image data, the content of the image effect, etc. It may be set.

アルファ化処理の第1の手法(第2透明度設定手段)は、CGROM206に格納されているアルファテーブルを用いて、デコード結果に対してアルファ化処理を施す手法である。アルファテーブルは、カラーデータ(RGB)とは独立したアルファ値(不透明度)を規定するテーブルであり、パターンデータの1ドット毎に1つのアルファ値が割り当てられる。すなわち、アルファ化処理の第1の手法では、表示制御回路230は、アルファテーブルを参照して、画像データに対応するアルファ値(不透明度)のデータ(透明度データ)を取得することにより、画像データに対して透明度を設定する。なお、アルファ値のデータ(アルファテーブル)は、CGROM206に圧縮されて格納されていてもよいし、圧縮されずに格納されていてもよい。また、アルファテーブルは、CGROM206以外の他の記憶手段(情報格納手段)に格納されていてもよい。 The first method (second transparency setting means) of the alpha processing is a method of performing the alpha processing on the decoding result using the alpha table stored in the CGROM 206. The alpha table is a table that defines an alpha value (opacity) independent of color data (RGB), and one alpha value is assigned to each dot of pattern data. That is, in the first method of the alpha conversion processing, the display control circuit 230 refers to the alpha table and acquires the data (transparency data) of the alpha value (opacity) corresponding to the image data, thereby obtaining the image data. Set transparency for. The alpha value data (alpha table) may be compressed and stored in the CGROM 206, or may be stored without being compressed. The alpha table may be stored in a storage unit (information storage unit) other than the CGROM 206.

一方、アルファ化処理の第2の手法(第1透明度設定手段)は、アルファテーブルを用いない手法である。この第2の手法に基づくデコード結果のアルファ化処理では、表示制御回路230は、画像データに含まれる所定のカラー成分の輝度値をアルファ値(不透明度)として用いる(カラー成分の輝度値をアルファ成分の値(アルファ値)に変換する)。例えば、第2の手法では、R(赤)成分の輝度値をA(アルファ)成分の値(アルファ値)に変換することにより、画像データに対して透明度を設定することができる。 On the other hand, the second method (first transparency setting means) of the alpha processing is a method that does not use an alpha table. In the alphaization processing of the decoding result based on the second method, the display control circuit 230 uses the brightness value of a predetermined color component included in the image data as an alpha value (opacity) (the brightness value of the color component is alpha. Convert to component value (alpha value)). For example, in the second method, the transparency can be set for the image data by converting the brightness value of the R (red) component into the value (alpha value) of the A (alpha) component.

S423の処理後又はS422がNO判定の場合、表示制御回路230は、CGROM基板204に格納された、各ルートコンポジションで使用するスプライトデータの静止画データ(圧縮された静止画データ:第2の画像データに関する情報)を内蔵VRAM237内のスプライトバッファ0に読み出して(図95B中の矢印T4参照)デコードし、該デコード結果(スプライトデータ:第2の画像データ)をSDRAM250内のテクスチャバッファに転送する(S424:図95B中の矢印T5参照)。なお、ここでいう「スプライトデータ」は、静止画データが伸張した画像データとするが、本発明はこれに限定されず、静止画データに対して、例えば、縮小、拡大、湾曲、明度変更等の加工を施したものであってもよい。S424の処理でデコードされるスプライトデータは、複数回描画される画像データ、エフェクトで利用される画像データ及びスプライトバッファ1で格納できないサイズの画像データである。また、この処理では、内蔵VRAM237の全領域をスプライトバッファ0として使用する。 After the process of S423 or when the determination of S422 is NO, the display control circuit 230 stores still image data (compressed still image data: second still image data of the sprite data stored in the CGROM substrate 204 and used in each root composition. Information about image data) is read to the sprite buffer 0 in the built-in VRAM 237 (see arrow T4 in FIG. 95B), is decoded, and the decoding result (sprite data: second image data) is transferred to the texture buffer in the SDRAM 250. (S424: See arrow T5 in FIG. 95B). Note that the “sprite data” referred to here is image data obtained by expanding still image data, but the present invention is not limited to this, and for example, reduction, enlargement, curvature, change in brightness, etc., with respect to still image data. It may be processed. The sprite data decoded in the process of S424 is image data drawn a plurality of times, image data used for effects, and image data of a size that cannot be stored in the sprite buffer 1. Further, in this processing, the entire area of the built-in VRAM 237 is used as the sprite buffer 0.

次いで、表示制御回路230は、エフェクトデータの描画処理で使用するバッファサイズ(エフェクトバッファのサイズ)が内蔵VRAM237のサイズの半分以下であるか否かを判別する(S425)。なお、内蔵VRAM237内のエフェクトバッファは、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、S424でテクスチャバッファに転送されたスプライトデータに含まれるエフェクトデータ(エフェクトで利用される画像データ)を適用するためのバッファである。 Next, the display control circuit 230 determines whether the buffer size (effect buffer size) used in the effect data drawing process is equal to or less than half the size of the built-in VRAM 237 (S425). The effect buffer in the built-in VRAM 237 includes the effect data (image data used in the effect) included in the sprite data transferred to the texture buffer in S424 based on the decoding results of various images stored in the texture buffer in the SDRAM 250. Is a buffer for applying.

S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下でないと判別した場合(S425がNO判定の場合)、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、エフェクトデータを適用するための描画処理(エフェクト演算描画処理)を行う(S426)。 When the display control circuit 230 determines in S425 that the buffer size used in the effect data drawing process is not less than half the size of the built-in VRAM 237 (NO in S425), the display control circuit 230 determines that the buffer size in the SDRAM 250 Drawing processing for applying effect data (effect calculation drawing processing) is performed on the decoding results of various images stored in the texture buffer (S426).

具体的には、S426の処理では、まず、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファに読み出す(図96B中の矢印T6参照)。なお、この際、内蔵VRAM237の全領域をエフェクトバッファとして使用する。次いで、表示制御回路230は、エフェクトデータを各種画像のデコード結果に適用するための描画処理(エフェクト演算描画処理:効果演出付加処理)を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)を内蔵VRAM237内のエフェクトバッファからSDRAM250内のテクスチャバッファに転送する(図96B中の矢印T7参照)。 Specifically, in the process of S426, first, the display control circuit 230 reads the decoding results of various images and effect data stored in the texture buffer into the effect buffer provided in the built-in VRAM 237 (arrow in FIG. 96B). See T6). At this time, the entire area of the built-in VRAM 237 is used as an effect buffer. Next, the display control circuit 230 performs drawing processing (effect calculation drawing processing: effect effect addition processing) for applying the effect data to the decoding results of various images. Then, the display control circuit 230 transfers the result of the effect calculation drawing processing (effect result) from the effect buffer in the built-in VRAM 237 to the texture buffer in the SDRAM 250 (see arrow T7 in FIG. 96B).

一方、S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下であると判別した場合(S425がYES判定の場合)、表示制御回路230は、内蔵VRAM237の半分の領域をエフェクトバッファとして動作させ、残りの半分の領域をコピーバッファとして動作させる(S427)。次いで、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファを読み出してエフェクト演算描画処理を行う(S428)。 On the other hand, when the display control circuit 230 determines in S425 that the buffer size used in the effect data drawing process is equal to or smaller than half the size of the internal VRAM 237 (YES in S425), the display control circuit 230 determines Half the area of the built-in VRAM 237 is operated as an effect buffer, and the other half area is operated as a copy buffer (S427). Next, the display control circuit 230 reads the decoding results of various images and effect data stored in the texture buffer from the effect buffer provided in the built-in VRAM 237 and performs effect calculation drawing processing (S428).

この際、コピーバッファにエフェクトデータのデコード結果(エフェクトのソース画像)がすでに転送済みである場合には、表示制御回路230は、SDRAM250のテクスチャバッファからエフェクトのソース画像を読み出さずに、コピーバッファからエフェクトバッファにエフェクトのソース画像を直接読み出して(図96B中の矢印T8参照)エフェクト演算描画処理を行う。一方、コピーバッファにエフェクトのソース画像が転送済みでない場合には、表示制御回路230は、SDRAM250のテクスチャバッファからコピーバッファにエフェクトのソース画像を読み出した後(図96B中の矢印T9参照)、該エフェクトのソース画像をコピーバッファからエフェクトバッファに読み出してエフェクト演算描画処理を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)をコピーバッファに保存し(図96B中の矢印T10参照)、コピーバッファに保存されたエフェクト結果をSDRAM250のテクスチャバッファに転送する(図96B中の矢印T11参照)。なお、エフェクトが複数適用され、且つ、各エフェクトのバッファ使用量が内蔵VRAM237のサイズの半分以下である場合には、表示制御回路230は、エフェクト演算描画処理毎にその結果(エフェクト結果)をコピーバッファに転送し、複数のエフェクトの描画結果が最後まで終了した後、エフェクト結果をコピーバッファからSDRAM250のテクスチャバッファに転送する。 At this time, if the result of decoding the effect data (effect source image) has already been transferred to the copy buffer, the display control circuit 230 does not read the effect source image from the texture buffer of the SDRAM 250, but reads it from the copy buffer. The source image of the effect is directly read into the effect buffer (see arrow T8 in FIG. 96B), and effect calculation drawing processing is performed. On the other hand, if the effect source image has not been transferred to the copy buffer, the display control circuit 230 reads the effect source image from the texture buffer of the SDRAM 250 to the copy buffer (see arrow T9 in FIG. 96B), and then reads the effect source image. The source image of the effect is read from the copy buffer to the effect buffer, and effect calculation drawing processing is performed. Then, the display control circuit 230 stores the result of the effect calculation drawing processing (effect result) in the copy buffer (see arrow T10 in FIG. 96B), and transfers the effect result stored in the copy buffer to the texture buffer of the SDRAM 250. (See arrow T11 in FIG. 96B). When a plurality of effects are applied and the buffer usage amount of each effect is less than half the size of the built-in VRAM 237, the display control circuit 230 copies the result (effect result) for each effect calculation drawing process. After being transferred to the buffer and the rendering results of the plurality of effects are completed to the end, the effect results are transferred from the copy buffer to the texture buffer of the SDRAM 250.

上述のように、本実施形態では、後述のコンポジション描画処理の前に、各コンポジション内で使用されるレイヤに適用される全てのエフェクトに対して描画処理が施される。また、本実施形態では、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下である場合には、内蔵VRAM237内の半分の領域をコピーバッファとして利用し、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下でない場合には、内蔵VRAM237の全領域をエフェクトバッファとして使用する。すなわち、エフェクトで使用するバッファ容量に応じて、エフェクトバッファとして使用される内蔵VRAM237内の領域が適宜変更される。このような処理を行うことにより、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することができる。 As described above, in the present embodiment, the rendering process is performed on all the effects applied to the layers used in each composition before the composition rendering process described later. Further, in the present embodiment, when the buffer capacity used for the effect is less than half the capacity of the built-in VRAM 237, half the area in the built-in VRAM 237 is used as a copy buffer, and the buffer capacity used for the effect is the built-in VRAM 237. If it is not less than half of the capacity of, the entire area of the built-in VRAM 237 is used as an effect buffer. That is, the area in the built-in VRAM 237 used as the effect buffer is appropriately changed according to the buffer capacity used in the effect. By performing such processing, it is possible to speed up the processing when applying the effect calculation drawing processing to a plurality of effects.

S426又はS428の処理後、表示制御回路230は、S424でデコードされていない(テクスチャバッファに格納されていない)スプライトデータの静止画データを内蔵VRAM237内に設けられたコンポジション描画バッファに読み出して描画する(S429)。具体的には、まず、表示制御回路230は、CGROM基板204からS424でデコードされていない静止画データを内蔵VRAM237内の半分の領域に設けられたスプライトバッファ1に読み出してデコードする(図97B中の矢印T12参照)。なお、静止画データを「スプライトバッファ1に読み出してデコードする」とは、静止画データをスプライトバッファ1にデコードしながら読み出す態様を含む意味である。それゆえ、この処理では、静止画データの読み出し処理とデコード処理とが同じタイミングで行われてもよいし、静止画データのデコード処理を行ってから読み出し処理を行ってもよい。すなわち、静止画データを「スプライトバッファ1に読み出してデコードする」処理には、静止画データの読み出し処理及びデコード処理の処理順序に関係なく、両処理が含まれていればよい。なお、「スプライトバッファ1に読み出してデコードする」処理が静止画データの読み出し処理及びデコード処理のみが含まれる処理であってもよい。 After the processing of S426 or S428, the display control circuit 230 reads the still image data of the sprite data that has not been decoded in S424 (not stored in the texture buffer) into the composition drawing buffer provided in the internal VRAM 237 and draws it. Yes (S429). Specifically, the display control circuit 230 first reads the still image data that has not been decoded in S424 from the CGROM substrate 204 into the sprite buffer 1 provided in the half area of the internal VRAM 237 and decodes it (see FIG. 97B). Arrow T12). It should be noted that “reading still image data into the sprite buffer 1 and decoding” means including a mode in which still image data is read into the sprite buffer 1 while being decoded. Therefore, in this process, the reading process of the still image data and the decoding process may be performed at the same timing, or the decoding process of the still image data may be performed before the reading process. That is, the process of “reading the still image data to the sprite buffer 1 and decoding” may include both processes regardless of the processing order of the still image data reading process and the decoding process. The process of “reading to the sprite buffer 1 and decoding” may be a process that includes only the still image data reading process and the decoding process.

次いで、表示制御回路230は、スプライトバッファ1に格納された静止画データのデコード結果(スプライトデータ)をコンポジション描画バッファに転送して描画処理を行う(図97B中の矢印T13参照)。 Next, the display control circuit 230 transfers the decoding result (sprite data) of the still image data stored in the sprite buffer 1 to the composition drawing buffer and performs drawing processing (see arrow T13 in FIG. 97B).

S429の処理後、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内のコンポジション描画バッファに読み出して描画する(S430)。具体的には、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果のカラー成分を内蔵VRAM237内の残りの半分の領域に設けられたムービブレンドバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図97B中の矢印T14参照)。次いで、表示制御回路230は、ムービブレンドバッファに転送され且つアルファ化処理が施された動画データのデコード結果をコンポジション描画バッファに転送して描画処理を行う(図97B中の矢印T15参照)。 After the processing of S429, the display control circuit 230 reads the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 into the composition drawing buffer in the built-in VRAM 237 and draws it (S430). Specifically, first, the display control circuit 230 transfers the color component of the decoding result of the moving image data stored in the movie buffer in the SDRAM 250 to the movie blend buffer provided in the remaining half area in the internal VRAM 237. At the same time, the decoding result is subjected to alpha processing (see arrow T14 in FIG. 97B). Next, the display control circuit 230 transfers the decoding result of the moving image data transferred to the movie blend buffer and subjected to the alpha processing to the composition drawing buffer to perform the drawing process (see arrow T15 in FIG. 97B).

次いで、表示制御回路230は、コンポジション描画処理を行う(S431)。なお、この処理では、次の各種処理が行われる。 Next, the display control circuit 230 performs composition drawing processing (S431). In addition, in this process, the following various processes are performed.

まず、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を内蔵VRAM237内に設けられたコンポジション描画バッファ(特定のデータ領域)に読み出す(図97B中の矢印T16参照)。また、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種ソース画像をSDRAM250内に設けられたブレンドバッファ(第3データ領域)及び内蔵VRAM237内に設けられたコピーバッファ(所定のデータ領域)に転送する(図97B中の矢印T17及びT18参照)。 First, the display control circuit 230 stores various source images (moving image/still image decoding result, effect result, composition drawing result) of each layer stored in the texture source (texture source in SDRAM 250, movie buffer) in the built-in VRAM 237. The data is read out to the composition drawing buffer (specific data area) provided in (see arrow T16 in FIG. 97B). In addition, the display control circuit 230 uses the blend buffer (third data area) provided in the SDRAM 250 and the copy buffer (predetermined data area) provided in the internal VRAM 237 for the various source images stored in the texture buffer in the SDRAM 250. ) (See arrows T17 and T18 in FIG. 97B).

次いで、表示制御回路230は、SDRAM250のブレンドバッファ及び内蔵VRAM237のコピーバッファの間で各種データを入出力させて(図97B中の矢印T19参照)、ブレンド演算描画処理を行う。なお、ブレンド演算描画処理では、動画(ムービ)データと静止画(スプライト)データとを合成する演算処理が行われる。そして、表示制御回路230は、ブレンド演算描画処理の結果(合成結果)をコンポジション描画バッファに転送する(図97B中の矢印T20参照)。 Next, the display control circuit 230 inputs/outputs various data between the blend buffer of the SDRAM 250 and the copy buffer of the built-in VRAM 237 (see arrow T19 in FIG. 97B), and performs blend calculation drawing processing. In addition, in the blend calculation drawing process, a calculation process for combining moving image (movie) data and still image (sprite) data is performed. Then, the display control circuit 230 transfers the result of the blend calculation drawing process (composite result) to the composition drawing buffer (see arrow T20 in FIG. 97B).

次いで、表示制御回路230は、コンポジション描画バッファに読み出された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画)及びブレンド結果を用いて描画(レンダリング)処理を施す。 Next, the display control circuit 230 performs drawing (rendering) processing using the various source images (moving image/still image decoding result, effect result, composition drawing) and blending result of each layer read to the composition drawing buffer. Give.

そして、表示制御回路230は、描画(レンダリング)処理により構築された描画結果(レンダリング結果)をSDRAM250のテクスチャバッファ又はSDRAM250の所定のフレームバッファ(第1フレームバッファ又は第2フレームバッファ:第4データ領域)に保存する(図97B中の矢印T21又はT22参照)。なお、この際、描画処理の実施対象がサブコンポジションである場合には、描画結果はテクスチャバッファに保存され、描画処理の実施対象がルートコンポジションである場合には、描画結果はフレームバッファに保存される。また、描画結果をフレームバッファに保存する場合には、前回フレームのコンポジション描画処理で描画結果が保存されたフレームバッファとは別のフレームバッファに描画結果が保存される。S431のコンポジション描画処理は上述のようにして行われる。 Then, the display control circuit 230 uses the drawing result (rendering result) constructed by the drawing (rendering) process as a texture buffer of the SDRAM 250 or a predetermined frame buffer (first frame buffer or second frame buffer: fourth data area) of the SDRAM 250. ) (See arrow T21 or T22 in FIG. 97B). At this time, when the drawing process execution target is the sub-composition, the drawing result is saved in the texture buffer, and when the drawing process execution target is the root composition, the drawing result is saved in the frame buffer. To be done. When the drawing result is saved in the frame buffer, the drawing result is saved in a frame buffer different from the frame buffer in which the drawing result was saved in the composition drawing process of the previous frame. The composition drawing process of S431 is performed as described above.

なお、S431のコンポジション描画処理において、以下の条件(1)〜(5)の全てが成立する場合には、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を、内蔵VRAM237内のコピーバッファにコピー描画した後、各種ソース画像をコンポジション描画バッファに読み出してコンポジション描画処理が行われる。
(1)テクスチャの左上座標が8ドットアラインに不一致
(2)回転、拡大・縮小有り
(3)バイリニアフィルタを使用
(4)ブレンド描画演算処理がマルチレンダリング処理である。
(5)テクスチャソースに格納された各レイヤの各種ソース画像がコピーバッファのサイズに収まる。
In the composition drawing process of S431, if all of the following conditions (1) to (5) are satisfied, the display control circuit 230 is stored in the texture source (the texture source in the SDRAM 250, the movie buffer). After various source images (moving image/still image decoding result, effect result, composition drawing result) of each layer are copied and drawn in the copy buffer in the built-in VRAM 237, various source images are read to the composition drawing buffer and composition is performed. Drawing processing is performed.
(1) The upper left coordinate of the texture does not match the 8-dot alignment (2) With rotation and enlargement/reduction (3) Use of bilinear filter (4) Blend rendering operation is multi-rendering.
(5) The various source images of each layer stored in the texture source fit within the size of the copy buffer.

また、上述したコンポジション描画処理が、連続して同一のテクスチャソース内の各種ソース画像に対して行われる場合には、コピーバッファにキャッシュされた各種ソース画像が使用される。 When the composition drawing process described above is continuously performed on various source images in the same texture source, various source images cached in the copy buffer are used.

そして、上述したS431の処理後、表示制御回路230は、描画処理を終了し、処理を、描画制御処理(図91B参照)中のS373に移す。 Then, after the processing of S431 described above, the display control circuit 230 ends the drawing processing, and moves the processing to S373 in the drawing control processing (see FIG. 91B).

本実施形態の描画処理では、上述のように、演出に使用される各種画像データに関する情報(圧縮された動画データ及び/又は静止画データ)をデコードし、そのデコード結果(画像データ)を所定の記憶手段(SDRAM250や内蔵VRAM237)に一時的に格納する。そして、該デコード結果に対して各種演算処理を行い、最終的に、各種画像データを合成する。この一連の処理を、上述した各種記憶手段(内蔵VRAM237及びSDRAM250)に設けられた各種データ記憶領域(各種バッファ)を用いて、上述した手順により実行することにより、各種画像データの合成を容易に実行することができるとともに、各種記憶手段の記憶容量を効率よく使用することができる。すなわち、本実施形態では、画像データの演算処理をより効率良く実施することができる。 In the drawing process of the present embodiment, as described above, the information (compressed moving image data and/or still image data) relating to various image data used for rendering is decoded, and the decoding result (image data) is set to a predetermined value. It is temporarily stored in the storage means (SDRAM 250 or built-in VRAM 237). Then, various calculation processes are performed on the decoded result, and finally various image data are combined. By executing this series of processes by using the various data storage areas (various buffers) provided in the various storage means (the built-in VRAM 237 and SDRAM 250) described above, it is possible to easily synthesize various image data. It can be executed, and the storage capacity of various storage means can be efficiently used. That is, in the present embodiment, the arithmetic processing of the image data can be carried out more efficiently.

また、本実施形態の描画処理では、第1フレームバッファ及び第2フレームバッファに格納された描画結果のデータをフレーム毎に交互に切り替えながら、表示する。そして、一方のフレームバッファに格納された描画結果が表示されている期間に、次に表示される描画結果のデータ(他方のフレームバッファに格納される描画結果)の生成処理が行われる。この際、本実施形態では、記憶手段間におけるデータの通信回数と、各記憶手段において必要となる記憶容量とのバランスを考慮しながら、描画結果の生成処理が行われる。それゆえ、上述したフレームバッファの切り替え機能を用いた画像表示処理及び描画処理では、描画結果の表示処理及び生成処理の効率を向上させることができる。 Further, in the drawing processing of the present embodiment, the drawing result data stored in the first frame buffer and the second frame buffer are displayed while being alternately switched for each frame. Then, while the drawing result stored in one of the frame buffers is being displayed, generation processing of the data of the drawing result to be displayed next (drawing result stored in the other frame buffer) is performed. At this time, in the present embodiment, the drawing result generation process is performed in consideration of the balance between the number of times data is communicated between the storage units and the storage capacity required in each storage unit. Therefore, in the image display process and the drawing process using the frame buffer switching function described above, the efficiency of the display process and the generation process of the drawing result can be improved.

さらに、本実施形態の描画処理では、上述のように、デコードされた動画データ(画像データ)に対してアルファ化処理を施して、透明度(不透明度)を設定する(上述のS423(矢印T3)、S430(矢印T14)の処理参照)。なお、本実施形態では、デコードされた動画データ(画像データに関する情報)に対してアルファ化処理を施す例を説明したが、本発明はこれに限定されず、例えば画像表示演出の内容等に応じて、デコードされた静止画データ(スプライトデータ)に対してアルファ化処理を施してもよい。そして、本実施形態では、アルファ化処理の手法として、アルファテーブルを参照して、画像データに対応する透明度を設定する第1の手法、又は、アルファテーブルを用いずに画像データに含まれる所定のカラー成分の輝度値をアルファ値(アルファ成分の値)に変換することにより透明度を設定する第2の手法を用いることができる。 Further, in the rendering process of the present embodiment, as described above, the decoded moving image data (image data) is subjected to the alpha processing to set the transparency (opacity) (S423 (arrow T3) described above). , S430 (arrow T14)). It should be noted that in the present embodiment, an example has been described in which alphanumeric processing is performed on decoded moving image data (information regarding image data), but the present invention is not limited to this and, for example, depending on the content of the image display effect, Then, the decoded still image data (sprite data) may be subjected to alpha processing. Then, in the present embodiment, as a method of the alpha processing, a first method of referring to the alpha table and setting the transparency corresponding to the image data, or a predetermined method included in the image data without using the alpha table is used. It is possible to use the second method of setting the transparency by converting the brightness value of the color component into the alpha value (alpha component value).

前者の第1の手法を用いて、動画データ及びスプライト(静止画)データの各画像データに対して設定する透明度を動的に変更する場合、変更用の透明度のデータ(アルファ値)もCGROM206に予め記憶しておく必要がある。それゆえ、この手法を用いた場合には、CGROM206(記憶手段)の記憶領域において、透明度に関するデータが占める割合が増加し、CGROM206の記憶容量を圧迫する可能性がある。また、この場合、透明度を変更する度に、アルファテーブルを参照する処理が必要となり、表示制御回路230の処理負荷が増大する可能性もある。 When dynamically changing the transparency set for each image data of moving image data and sprite (still image) data using the former first method, the transparency data for change (alpha value) is also stored in the CGROM 206. It must be stored in advance. Therefore, when this method is used, the ratio of the transparency data in the storage area of the CGROM 206 (storage unit) increases, and the storage capacity of the CGROM 206 may be pressed. Further, in this case, a process of referencing the alpha table is required every time the transparency is changed, and the processing load of the display control circuit 230 may increase.

一方、後者の第2の手法を用いた場合、すなわち、画像データに含まれる所定のカラー成分の輝度値を用いて直接透明度を設定する手法を用いた場合には、アルファテーブルが不要になるだけでなく、アルファテーブルを参照する処理も不要になる。 On the other hand, when the latter second method is used, that is, when the method of directly setting the transparency using the luminance value of the predetermined color component included in the image data is used, the alpha table is not necessary. In addition, the process of referencing the alpha table is also unnecessary.

それゆえ、第2の手法を用いて、動画データ及びスプライト(静止画)データの各画像データに対して設定する透明度を動的に変更する場合には、CGROM206(記憶手段)の記憶容量を圧迫することもなく、表示制御回路230の処理負荷も増大しない。この結果、第2の手法を用いた場合には、動的に透明度を変更するような場合であっても、その処理負荷の増大や記憶手段の圧迫などの影響を受けることなく、透明度を用いた画像の演出効果を調整することができる。また、第2の手法を用いた場合には、エフェクトとして使用する動画データに対してもアルファテーブルを参照することなくエフェクト用データを生成することができ、エフェクト用のアルファ値(透明度のデータ)を予め用意する必要が無いので、さらに、処理負荷の低減及び記憶容量の削減を図ることが可能になる。 Therefore, when dynamically changing the transparency set for each image data of the moving image data and the sprite (still image) data using the second method, the storage capacity of the CGROM 206 (storage unit) is compressed. Also, the processing load on the display control circuit 230 does not increase. As a result, when the second method is used, even if the transparency is dynamically changed, the transparency can be used without being affected by an increase in the processing load and pressure on the storage means. It is possible to adjust the effect of the existing image. Further, when the second method is used, it is possible to generate effect data without referring to the alpha table even for moving image data used as an effect, and an alpha value for effect (transparency data) Since it is not necessary to prepare in advance, it is possible to further reduce the processing load and the storage capacity.

なお、本実施形態では、上述した描画処理、及び、描画処理内の各工程の処理は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、描画処理を行う手段(画像制御手段、描画制御手段)も兼ねる。また、表示制御回路230(副制御回路200)は、描画処理内の各工程の処理を実行する手段(第1画像制御手段,第1描画制御手段(S421)、第2画像制御手段(S423)、第3画像制御手段,第2描画制御手段(S424)、第4画像制御手段,第3描画制御手段(S426〜S428)、第5画像制御手段,第4描画制御手段(S431))も兼ねる。 In the present embodiment, the above-described drawing processing and the processing of each step in the drawing processing are executed by the display control circuit 230 (sub control circuit 200). That is, the display control circuit 230 (sub control circuit 200) also serves as a unit (image control unit, drawing control unit) that performs drawing processing. Further, the display control circuit 230 (sub control circuit 200) is a means (first image control means, first drawing control means (S421), second image control means (S423) for executing processing of each step in the drawing processing. , Third image control means, second drawing control means (S424), fourth image control means, third drawing control means (S426 to S428), fifth image control means, fourth drawing control means (S431)) ..

また、本実施形態では、上記描画処理中のアルファ化処理(矢印T3、T14の動作時に行われる処理)は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、アルファ化処理を行う手段(透明度設定手段、第1透明度設定手段、第2透明度設定手段)も兼ねる。さらに、上記コンポジション描画処理の図面中に矢印で示す各種データの転送処理及び描画処理は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、上記コンポジション描画処理における各種データ転送処理及び描画処理を行う手段(第1画像生成制御手段(T16)、第2画像生成制御手段(T17及びT18)、第3画像生成制御手段(T19)、第4画像生成制御手段(T20)、第5画像生成制御手段、第6画像生成制御手段(T22))も兼ねる。 Further, in the present embodiment, the alpha processing (processing performed when the arrows T3 and T14 operate) during the drawing processing is executed by the display control circuit 230 (sub control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) also serves as a unit (transparency setting unit, first transparency setting unit, second transparency setting unit) that performs alpha processing. Further, the transfer processing and drawing processing of various data indicated by arrows in the drawing of the composition drawing processing are executed by the display control circuit 230 (sub control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) is a unit (first image generation control unit (T16), second image generation control unit (T17 and T17) that performs various data transfer processes and drawing processes in the composition drawing process. T18), third image generation control means (T19), fourth image generation control means (T20), fifth image generation control means, sixth image generation control means (T22)).

[音声制御処理]
次に、図98A及び図98Bを参照して、副制御メイン処理(図77参照)中のS209で行う音声制御処理について説明する。なお、図98Aは、ホスト制御回路210により実行される音声制御処理の手順を示すフローチャートである。また、図98Bは、音声制御処理においてホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Voice control processing]
Next, with reference to FIG. 98A and FIG. 98B, the voice control process performed in S209 in the sub-control main process (see FIG. 77) will be described. It should be noted that FIG. 98A is a flowchart showing a procedure of a voice control process executed by the host control circuit 210. FIG. 98B is a flowchart showing the procedure of processing executed by the voice/LED control circuit 220 when a sound request is output from the host control circuit 210 to the voice/LED control circuit 220 in the voice control processing.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S441)。
(1) Audio control process executed by host control circuit The host control circuit 210 outputs the sound request stored in the request buffer in the animation request construction process of FIG. 90 to the audio/LED control circuit 220 (S441).

なお、本実施形態では、ホスト制御回路210は、スピーカ11による音声再生演出の動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。これは、上述したように、本実施形態の表示制御回路230による画像のデコード処理及び描画処理では、その一連の処理に2フレームの期間が必要になるためである。 In the present embodiment, the host control circuit 210 outputs a sound request after two frames have elapsed from the generation of the request for effect control in order to synchronize the operation of the sound reproduction effect by the speaker 11 with the effect operation by the display device 13. To do. This is because, as described above, in the image decoding process and the drawing process by the display control circuit 230 of the present embodiment, a period of two frames is required for the series of processes.

そして、S441の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図77参照)のS210に移す。 Then, after the processing of S441, the host control circuit 210 ends the voice control processing, and moves the processing to S210 of the sub-control main processing (see FIG. 77).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S451)。次いで、音声・LED制御回路220は、音声再生の4つの実行系統の中に処理(コード)を実行可能な空いた実行系統があるか否かを判別する(S452)。
(2) Processing of voice/LED control circuit executed during voice control processing First, the sound request output from the host control circuit 210 is input to the voice/LED control circuit 220 (S451). Next, the voice/LED control circuit 220 determines whether or not there is an empty execution system capable of executing the process (code) in the four execution systems of the voice reproduction (S452).

S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統がないと判別した場合(S452がNO判定の場合)、音声・LED制御回路220は、空きの実行系統が発生するまで待機する(S453)。 If the voice/LED control circuit 220 determines in S452 that there is no free execution system among the four execution systems for voice reproduction (NO in S452), the voice/LED control circuit 220 determines that there is an empty system. The system waits until an execution system is generated (S453).

S453の処理後、又は、S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統があると判別した場合(S452がYES判定の場合)、音声・LED制御回路220は、空いている所定の実行系統にアクセスナンバーをセットする(S454)。 After the processing of S453 or in S452, when the sound/LED control circuit 220 determines that there is an empty execution system among the four execution systems of the sound reproduction (when YES is determined in S452), the sound/LED The control circuit 220 sets an access number in a vacant predetermined execution system (S454).

次いで、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、アクセスナンバーに基づき、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S455)。 Next, the voice/LED control circuit 220 reads out the access data associated with the access number from the CGROM board 204 based on the access number in the execution system in which the access number is set (S455).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S456)。この処理によりスピーカ11による音声再生演出が開始される。なお、本実施形態では、音声の再生制御は、シンプルアクセス制御により実行される。 Next, the voice/LED control circuit 220 sequentially sets each of the plurality of setting data defined in the access data to the corresponding address based on the access data, and starts the execution process of the code (process). Yes (S456). By this processing, the sound reproduction effect by the speaker 11 is started. It should be noted that in the present embodiment, the audio reproduction control is executed by simple access control.

次いで、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S457)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S457がNO判定の場合)、音声・LED制御回路220は、後述のS459の処理を行う。 Next, the voice/LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S457). Specifically, the voice/LED control circuit 220 determines whether or not there is an access from another execution system to the code (setting data) being referred to be executed in the execution system in which the access number is set. To do. If the voice/LED control circuit 220 determines in S457 that there is no multiple access to the code being referred to (NO in S457), the voice/LED control circuit 220 performs the process of S459 described below. To do.

一方、S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S457がYES判定の場合)、音声・LED制御回路220は、該コードの実行を最遅のサウンドリクエストに基づいて実行する(S458)。具体的には、例えば、所定のサウンドリクエストに基づいて、所定の実行系統でコード1、コード2及びコード3を実行し、且つ、次のサウンドリクエストに基づいて、他の実行系統でコード3、コード4及びコード5を実行する場合には、複数のアクセスがあるコード3の音声再生は、該次のサウンドリクエストに基づいて実行される。 On the other hand, if the voice/LED control circuit 220 determines in S457 that there is a plurality of accesses to the code being referred to (YES in S457), the voice/LED control circuit 220 executes the code. Is executed based on the latest sound request (S458). Specifically, for example, code 1, code 2 and code 3 are executed in a predetermined execution system based on a predetermined sound request, and code 3 is executed in another execution system based on the next sound request. When executing the code 4 and the code 5, the voice reproduction of the code 3 having a plurality of accesses is executed based on the next sound request.

S458の処理後又はS457がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S459)。そして、S459の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。 After the processing of S458 or when the determination of S457 is NO, the voice/LED control circuit 220 sets the simple access end code (S459). Then, after the processing of S459, the voice/LED control circuit 220 ends the above-described series of processing at the time of the voice control processing, and the processing is performed in a predetermined control state (for example, standby state, voice control) of the voice/LED control circuit 220. Control state before processing, control state of processing executed after voice control processing, etc.).

[ランプ制御処理]
次に、図99A及び図99Bを参照して、副制御メイン処理(図77参照)中のS210で行うランプ制御処理について説明する。なお、図99Aは、ホスト制御回路210により実行されるランプ制御処理の手順を示すフローチャートである。また、図99Bは、ランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Lamp control processing]
Next, with reference to FIGS. 99A and 99B, the lamp control process performed in S210 of the sub-control main process (see FIG. 77) will be described. Note that FIG. 99A is a flowchart showing the procedure of the lamp control process executed by the host control circuit 210. Further, FIG. 99B is a flowchart showing a procedure of processing executed by the voice/LED control circuit 220 in the lamp control processing.

なお、本実施形態では、LEDアニメーションの再生方式において、上述した「NEXT」及び「ODONLY」が指定されていない場合の処理例を説明する。再生方式に「NEXT」及び「ODONLY」が指定されている場合を考慮したランプ制御処理については、後述の変形例2及び3(後述の図110〜図112参照)において詳述する。 In the present embodiment, a processing example in the case where the above-mentioned "NEXT" and "ODONLY" are not specified in the LED animation reproduction method will be described. The lamp control process in consideration of the case where “NEXT” and “ODONLY” are designated as the reproduction method will be described in detail in Modifications 2 and 3 described later (see FIGS. 110 to 112 described below).

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S461)。なお、本実施形態では、ホスト制御回路210は、ランプ(LED)群18による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp control process executed by host control circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request construction process of FIG. 90 to the audio/LED control circuit 220 (S461). In the present embodiment, the host control circuit 210 sends a lamp request after two frames have elapsed from the generation of the request for effect control in order to synchronize the effect operation by the lamp (LED) group 18 with the effect operation by the display device 13. Output.

そして、S461の処理後、ホスト制御回路210は、ランプ制御処理を終了し、処理を副制御メイン処理(図77参照)のS211に移す。 Then, after the processing of S461, the host control circuit 210 ends the lamp control processing, and moves the processing to S211 of the sub-control main processing (see FIG. 77).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたランプリクエストが、音声・LED制御回路220に入力される(S471)。
(2) Processing of voice/LED control circuit executed during lamp control processing First, the lamp request output from the host control circuit 210 is input to the voice/LED control circuit 220 (S471).

次いで、音声・LED制御回路220は、ランプリクエスト(LEDアニメーションのIDを含む)に基づいて、CGROM206から読み出すLEDアニメーション及びデータテーブル情報を指定する(S472)。この処理によりLEDアニメーションが指定されれば、各LED281に出力するLEDデータを指定することができる。また、この処理によりデータテーブル情報が指定されれば、再生方式、再生チャンネル、拡張チャンネル、消灯データ識別、制御部位及びLEDデータ名(デバック用)のデータを指定することができる。 Next, the voice/LED control circuit 220 specifies the LED animation and the data table information to be read from the CGROM 206 based on the lamp request (including the ID of the LED animation) (S472). If the LED animation is designated by this processing, the LED data to be output to each LED 281 can be designated. Further, if the data table information is designated by this processing, the data of the reproduction system, the reproduction channel, the extension channel, the extinction data identification, the control part and the LED data name (for debugging) can be specified.

次いで、音声・LED制御回路220は、指定されたデータテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する(S473)。次いで、音声・LED制御回路220は、同じ再生チャンネルに複数のランプリクエストがあるか否かを判別する(S474)。 Next, the audio/LED control circuit 220 refers to the designated data table information and acquires data such as a reproduction channel (sequencer, layer) for executing the LED animation (S473). Next, the audio/LED control circuit 220 determines whether or not there are a plurality of lamp requests for the same reproduction channel (S474).

S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがあると判別した場合(S474がYES判定の場合)、音声・LED制御回路220は、最後に受信したランプリクエストに基づいて、再生チャンネル、又は、再生チャンネル及び拡張チャンネル(再生チャンネルと同チャンネルの拡張チャンネル)に、LEDアニメーションをセットする(S475)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、現在登録されているデータテーブル情報が、最後に受信したランプリクエストに基づいて取得されたデータテーブル情報により上書きされる。 If the voice/LED control circuit 220 determines in S474 that there are a plurality of lamp requests for the same playback channel (YES in S474), the voice/LED control circuit 220 determines based on the last received lamp request. Then, the LED animation is set to the reproduction channel or the reproduction channel and the extension channel (the extension channel of the same channel as the reproduction channel) (S475). By this process, the data table information currently registered in the playback channel registration buffer or each playback channel and extension channel registration buffer is overwritten by the data table information acquired based on the last received lamp request. To be done.

一方、S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがないと判別した場合(S474がNO判定の場合)、音声・LED制御回路220は、再生チャンネル、又は、再生チャンネル及び拡張チャンネルに、LEDアニメーションをセットする(S476)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、今回受信したランプリクエストに基づいて取得されたデータテーブル情報が登録される。 On the other hand, in S474, when the audio/LED control circuit 220 determines that there are no multiple lamp requests for the same playback channel (NO in S474), the audio/LED control circuit 220 determines that the playback channel or the playback channel. The LED animation is set to the channel and the extension channel (S476). By this processing, the data table information acquired based on the lamp request received this time is registered in the reproduction channel registration buffer or the reproduction channel and extension channel registration buffers.

S475又はS476の処理後、音声・LED制御回路220は、セットされたLEDアニメーションに基づいて、所定のチャンネルにおける制御対象(制御部位内)の所定のポートに設定するLEDデータ(出力データ)をCGROM206から読み込む(S477)。なお、このS477以降の処理はポート毎に実行される。 After the processing of S475 or S476, the audio/LED control circuit 220 outputs the LED data (output data) to be set to the predetermined port of the control target (within the control part) in the predetermined channel, based on the set LED animation. Read from (S477). The processing from S477 onward is executed for each port.

次いで、音声・LED制御回路220は、所定のポートにおいて、チャンネル間におけるLEDデータ(出力データ)の重複があるか否か、すなわち、複数のチャンネル間においてLEDデータを合成する必要があるか否かを判別する(S478)。 Next, the voice/LED control circuit 220 determines whether or not there is duplication of LED data (output data) between channels at a predetermined port, that is, whether or not it is necessary to combine LED data between a plurality of channels. Is determined (S478).

S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複がないと判別した場合(S478がNO判定の場合)、音声・LED制御回路220は、後述のS480の処理を行う。一方、S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複があると判別した場合(S478がYES判定の場合)、音声・LED制御回路220は、予めチャンネルに設定されたLEDデータの実行優先順位に基づいて、所定のポートにおけるLEDデータ(輝度データ)を決定する(S479)。 If the voice/LED control circuit 220 determines in S478 that there is no duplication of the LED data between the channels at the predetermined port (NO determination in S478), the voice/LED control circuit 220 performs the process of S480 described later. Perform processing. On the other hand, if the voice/LED control circuit 220 determines in step S478 that there is duplication of the LED data between the channels at the predetermined port (YES in step S478), the voice/LED control circuit 220 determines that the channel is in advance. The LED data (luminance data) at a predetermined port is determined based on the execution priority of the LED data set in (S479).

S479の処理では、例えば、この処理以前に、処理対象となっている所定のポートにLEDデータがセットされていなければ、今回取得したLEDデータを所定のポートにセットする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が低いチャンネルのLEDデータである場合には、今回取得したLEDデータで所定のポートのLEDデータを上書きする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が高いチャンネルのLEDデータである場合には、今回取得したLEDデータを破棄し、所定のポートのLEDデータを上書きしない(維持する)。このような処理をチャンネル毎に繰り返すことにより、処理対象の所定のポートにおいて、複数のチャンネルのLEDデータが合成される(複数のチャンネルの中から最も実行優先順位の高いチャンネルのLEDデータがセットされる)。 In the processing of S479, for example, if LED data has not been set in the predetermined port that is the processing target before this processing, the LED data acquired this time is set in the predetermined port. Further, for example, when the LED data of the predetermined port set before this processing is the LED data of the channel whose execution priority is lower than the channel which is the processing target this time, the LED data acquired this time Overwrites the LED data of the specified port with. Further, for example, when the LED data of the predetermined port set before this processing is the LED data of the channel whose execution priority is higher than the channel which is the processing target this time, the LED data acquired this time Is discarded and the LED data of a predetermined port is not overwritten (maintained). By repeating such processing for each channel, LED data of a plurality of channels is combined at a predetermined port to be processed (LED data of a channel having the highest execution priority among the plurality of channels is set. ).

S479の処理後又はS478がNO判定の場合、音声・LED制御回路220は、所定のポートに対する上記S477〜S479の処理が、全てのチャンネル(本実施形態では8チャンネル分)に対して実行されたか否かを判別する(S480)。 After the processing of S479 or when the determination of S478 is NO, the voice/LED control circuit 220 determines whether the processing of S477 to S479 for a predetermined port has been executed for all channels (8 channels in this embodiment). It is determined whether or not (S480).

S480において、音声・LED制御回路220が、所定のポートに対する上記S477〜S479の処理が全てのチャンネルに対して実行されていないと判別した場合(S480がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のチャンネルを変更してS477以降の処理を繰り返す。一方、S480において、音声・LED制御回路220が、所定のポートに対する上記S477〜S479の処理が全てのチャンネルに対して実行されたと判別した場合(S480がYES判定の場合)、音声・LED制御回路220は、所定のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、所定のポートのLEDデータをポート直接指定データで上書きする(S481)。 In S480, if the voice/LED control circuit 220 determines that the processes of S477 to S479 for the predetermined port are not executed for all the channels (NO in S480), the voice/LED control circuit The 220 returns the processing to S477, changes the channel to be processed, and repeats the processing from S477 onward. On the other hand, when the voice/LED control circuit 220 determines in S480 that the processes of S477 to S479 for the predetermined port have been executed for all the channels (YES in S480), the voice/LED control circuit 220 determines whether or not the port direct designation data for a predetermined port is included in the lamp request, and when the port direct designation data is included in the lamp request, the voice/LED control circuit 220 causes the predetermined value. The LED data of the port is overwritten with the port direct designation data (S481).

次いで、音声・LED制御回路220は、上述したS477〜S481の処理が全てのポートに対して実行されたか否かを判別する(S482)。なお、ここでいう、「全てのポート」とは、図82に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図82に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図82に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。 Next, the voice/LED control circuit 220 determines whether or not the processes of S477 to S481 described above have been executed for all ports (S482). The “all ports” here mean all the ports set by the LED registration processing shown in FIG. 82, but the present invention is not limited to this. “All ports” may be all ports that can be physically set arbitrarily regardless of the ports set in the LED registration processing shown in FIG. 82, or set in the LED registration processing shown in FIG. Some of the selected ports may be selected.

S482において、音声・LED制御回路220が、S477〜S481の処理が全てのポートに対して実行されていないと判別した場合(S482がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のポートを変更してS477以降の処理を繰り返す。一方、S482において、音声・LED制御回路220が、S477〜S481の処理が全てのポートに対して実行されたと判別した場合(S482がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。 If the voice/LED control circuit 220 determines in S482 that the processes of S477 to S481 are not executed for all ports (NO in S482), the voice/LED control circuit 220 performs the process. The process returns to S477, the port to be processed is changed, and the processes from S477 are repeated. On the other hand, in S482, when the voice/LED control circuit 220 determines that the processes of S477 to S481 have been executed for all the ports (YES in S482), the voice/LED control circuit 220 performs the lamp control. The above-described series of processes at the time of processing is terminated, and the process is performed in a predetermined control state of the sound/LED control circuit 220 (for example, a standby state, a control state before the lamp control process, a control state of a process executed after the lamp control process, etc.). ) Return to time processing.

[役物制御処理]
次に、図100を参照して、副制御メイン処理(図77参照)中のS211で行う役物制御処理について説明する。なお、図100は、本実施形態における役物制御処理の手順を示すフローチャートである。
[Accessory control processing]
Next, with reference to FIG. 100, the accessory control process performed in S211 of the sub-control main process (see FIG. 77) will be described. It should be noted that FIG. 100 is a flowchart showing the procedure of the accessory control process in the present embodiment.

まず、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S491)。 First, the host control circuit 210 determines whether or not the current operating condition is a standby operation for receiving a command from the main control circuit 70 (S491).

S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S491がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。 In S491, when the host control circuit 210 determines that the current operation status is not in the standby operation for receiving the command from the main control circuit 70 (NO in S491), the host control circuit 210 determines that the accessory control process is performed. Ends, and the process proceeds to S212 of the sub-control main process (see FIG. 77).

一方、S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S491がYES判定の場合)、ホスト制御回路210は、主制御回路70から演出に関するコマンドを受信したか否かを判別する(S492)。なお、この処理で判断対象となる演出に関するコマンドは、例えば、特別図柄の変動開始、変動停止、デモ、大当りに関するコマンドであり、これらのコマンドがホスト制御回路210で受信された際に、役物20が可動する。 On the other hand, when the host control circuit 210 determines in S491 that the current operation status is the standby operation for receiving the command from the main control circuit 70 (YES in S491), the host control circuit 210 determines It is determined whether or not a command relating to the effect has been received from the control circuit 70 (S492). The commands related to the effects to be judged in this process are, for example, commands related to start, stop, change, and jackpot of special symbols, and when these commands are received by the host control circuit 210, 20 moves.

S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信していないと判別した場合(S492がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。 In S492, when the host control circuit 210 determines that it has not received the command related to the effect from the main control circuit 70 (NO in S492), the host control circuit 210 ends the accessory control process and executes the process. Is transferred to S212 of the sub-control main processing (see FIG. 77).

一方、S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信したと判別した場合(S492がYES判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を行う(S493)。この処理では、ホスト制御回路210は、主に、ホスト制御回路210が実行する役物制御に関わる処理間における、役物リクエストの受け渡し許可/不許可を設定する。なお、変動開始コマンド受信時役物処理の詳細については、後述の図101を参照しながら後で説明する。 On the other hand, in S492, when the host control circuit 210 determines that the command related to the effect has been received from the main control circuit 70 (YES in S492), the host control circuit 210 performs the variation start command reception accessory processing. Perform (S493). In this process, the host control circuit 210 sets permission/non-permission of passing of the accessory request, mainly between processes related to accessory control executed by the host control circuit 210. The details of the accessory processing at the time of receiving the fluctuation start command will be described later with reference to FIG.

次いで、ホスト制御回路210は、デモコマンド受信時役物処理を行う(S494)。なお、デモコマンド受信時役物処理の詳細については、後述の図102を参照しながら後で説明する。次いで、ホスト制御回路210は、変動停止コマンド受信時役物処理を行う(S495)。なお、変動停止コマンド受信時役物処理の詳細については、後述の図104を参照しながら後で説明する。次いで、ホスト制御回路210は、大当り系コマンド受信時役物処理を行う(S496)。なお、大当り系コマンド受信時役物処理の詳細については、後述の図105を参照しながら後で説明する。 Next, the host control circuit 210 performs the accessory processing upon reception of the demo command (S494). The details of the bonus command processing upon reception of the demo command will be described later with reference to FIG. Next, the host control circuit 210 performs the accessory processing when the fluctuation stop command is received (S495). The details of the accessory processing upon reception of the fluctuation stop command will be described later with reference to FIG. 104 described later. Next, the host control circuit 210 executes a bonus object command reception accessory processing (S496). It should be noted that the details of the bonus object command reception bonus processing will be described later with reference to FIG.

本実施形態では、S493〜S496の各種コマンド受信時役物処理を役物制御処理の中で行う例を説明したが、本発明はこれに限定されず、演出に関するコマンドを受信した際に、割込処理として各役物処理を行ってもよいし、上述したコマンド解析処理(図88参照)の直後に各役物処理を行ってもよい。 In the present embodiment, an example is described in which the character command process at the time of receiving various commands in S493 to S496 is performed in the character product control process, but the present invention is not limited to this, and when the command related to the effect is received, it is interrupted. Each accessory process may be performed as an embedded process, or each accessory process may be performed immediately after the command analysis process (see FIG. 88) described above.

次いで、ホスト制御回路210は、初期位置復旧動作処理を行う(S497)。なお、初期位置復旧動作処理の詳細については、後述の図106を参照しながら後で説明する。次いで、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S498)。 Next, the host control circuit 210 performs an initial position recovery operation process (S497). The details of the initial position restoration operation process will be described later with reference to FIG. Next, the host control circuit 210 determines whether or not the current operation status is the standby operation for receiving a command from the main control circuit 70 (S498).

S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S498がYES判定の場合)、ホスト制御回路210は、処理をS492に戻し、S492以降の処理を繰り返す。一方、S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S498がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S499)。 When the host control circuit 210 determines in S498 that the current operating condition is the standby operation for receiving the command from the main control circuit 70 (YES in S498), the host control circuit 210 performs the process in S492. Then, the processing after S492 is repeated. On the other hand, when the host control circuit 210 determines in S498 that the current operation status is not in the standby operation for receiving the command from the main control circuit 70 (NO in S498), the host control circuit 210 determines that the accessory It is determined whether or not the request passing permission is set (S499).

S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S499がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。 In S499, when the host control circuit 210 determines that the permission to pass the accessory request is not set (NO in S499), the host control circuit 210 ends the accessory control process, and the process is sub-processed. The process moves to S212 of the control main process (see FIG. 77).

一方、S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S499がYES判定の場合)、ホスト制御回路210は、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納された役物リクエストを取得する(S500)。なお、本実施形態では、ホスト制御回路210は、役物20による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、役物リクエストを取得する。 On the other hand, in S499, when the host control circuit 210 determines that the passing permission of the accessory request is set (YES in S499), the host control circuit 210 requests the animation request construction process of FIG. The accessory request stored in the buffer is acquired (S500). In the present embodiment, the host control circuit 210 obtains a character role request after two frames have elapsed from the generation of the effect control request in order to synchronize the effect operation by the character role 20 with the effect operation by the display device 13. ..

次いで、ホスト制御回路210は、役物リクエストに基づいて、I2Cコントローラ261を介して励磁データをモータドライバ271に送信する(S501)。次いで、ホスト制御回路210は、I2Cコントローラ261から通信エラー信号が受信されたか否かを判別する(S502)。この処理では、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270間の通信エラー又はI2Cコントローラ261のエラーを検知したか(取得したか又は入力されたか)否かを判別してよい。 Next, the host control circuit 210 transmits excitation data to the motor driver 271 via the I2C controller 261 based on the accessory request (S501). Next, the host control circuit 210 determines whether or not a communication error signal is received from the I2C controller 261 (S502). In this processing, the host control circuit 210 may determine whether or not a communication error between the I2C controller 261 and the motor controller 270 or an error of the I2C controller 261 is detected (acquired or input).

S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信したと判別した場合(S502がYES判定の場合)、ホスト制御回路210は、通信コントローラエラーを設定する(S503)。そして、S503の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。 When the host control circuit 210 determines in S502 that the communication error signal is received from the I2C controller 261 (YES in S502), the host control circuit 210 sets a communication controller error (S503). After the processing of S503, the host control circuit 210 ends the accessory control processing, and moves the processing to S212 of the sub-control main processing (see FIG. 77).

一方、S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信していないと判別した場合(S502がNO判定の場合)、ホスト制御回路210は、各モータドライバ271のアドレスにアクセスできるか否かを判別する(S504)。 On the other hand, when the host control circuit 210 determines in S502 that the communication error signal is not received from the I2C controller 261 (NO in S502), the host control circuit 210 accesses the address of each motor driver 271. It is determined whether or not it is possible (S504).

S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできないと判別した場合(S504がNO判定の場合)、ホスト制御回路210は、接続エラーを設定する(S505)。そして、S505の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。 When the host control circuit 210 determines in S504 that the address of each motor driver 271 cannot be accessed (NO in S504), the host control circuit 210 sets a connection error (S505). After the processing of S505, the host control circuit 210 ends the accessory control processing and moves the processing to S212 of the sub-control main processing (see FIG. 77).

一方、S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできると判別した場合(S504がYES判定の場合)、ホスト制御回路210は、役物20による演出動作が終了するまで役物20(モータ272)を可動する(S506)。なお、この処理では、モータ272の動作が停止した後、センサーによりモータ272(役物20)が初期位置に戻ったことが検知されるまで、役物20(モータ272)を可動する。 On the other hand, in S504, when the host control circuit 210 determines that the address of each motor driver 271 can be accessed (YES in S504), the host control circuit 210 plays a role until the rendering operation by the accessory 20 ends. The object 20 (motor 272) is moved (S506). In this process, after the operation of the motor 272 is stopped, the accessory 20 (motor 272) is moved until the sensor detects that the motor 272 (accessory 20) has returned to the initial position.

次いで、ホスト制御回路210は、役物20(モータ272)の動作が正常に終了した否かを判別する(S507)。S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了したと判別した場合(S507がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。一方、S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了していないと判別した場合(S507がNO判定の場合)、ホスト制御回路210は、データエラーを設定する(S508)。そして、S508の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図77参照)のS212に移す。 Next, the host control circuit 210 determines whether or not the operation of the accessory 20 (motor 272) has ended normally (S507). In S507, when the host control circuit 210 determines that the operation of the accessory 20 (motor 272) is normally completed (YES in S507), the host control circuit 210 ends the accessory control process, The processing moves to S212 of the sub-control main processing (see FIG. 77). On the other hand, when the host control circuit 210 determines in S507 that the operation of the accessory 20 (motor 272) is not normally completed (NO in S507), the host control circuit 210 sets a data error. Yes (S508). After the processing of S508, the host control circuit 210 ends the accessory control processing and moves the processing to S212 of the sub-control main processing (see FIG. 77).

[変動開始コマンド受信時役物処理]
次に、図101を参照して、役物制御処理(図100参照)中のS493で行う変動開始コマンド受信時役物処理について説明する。なお、図101は、本実施形態における変動開始コマンド受信時役物処理の手順を示すフローチャートである。
[Handle processing when receiving fluctuation start command]
Next, with reference to FIG. 101, the variation start command reception accessory processing performed in S493 during the accessory control processing (see FIG. 100) will be described. It should be noted that FIG. 101 is a flowchart showing the procedure of the accessory processing when the fluctuation start command is received in the present embodiment.

まず、ホスト制御回路210は、変動開始コマンドを受信したか否かを判別する(S511)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄演出開始コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a fluctuation start command has been received (S511). Specifically, the host control circuit 210 determines whether or not the above-mentioned special symbol effect start command has been received, for example.

S511において、ホスト制御回路210が、変動開始コマンドを受信していないと判別した場合(S511がNO判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS494に移す。一方、S511において、ホスト制御回路210が、変動開始コマンドを受信したと判別した場合(S511がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S512)。 In S511, when the host control circuit 210 determines that the fluctuation start command has not been received (NO in S511), the host control circuit 210 ends the fluctuation start command reception accessory processing and executes the processing. The process proceeds to S494 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S511 that the fluctuation start command has been received (YES in S511), the host control circuit 210 determines whether all the motors 272 are in the initial position. Yes (S512).

S512において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S512がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S513)。役物リクエストの受け渡し許可がセットされると、役物20の制御状態が、コマンド受信待機状態から役物リクエスト受け渡し許可状態に移行する。 In S512, when the host control circuit 210 determines that all the motors 272 are in the initial position (YES in S512), the host control circuit 210 sets permission/delivery of the accessory request (S513). When the passing permission of the accessory request is set, the control state of the accessory 20 shifts from the command reception standby state to the accessory request passing permission state.

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S514)。なお、初期位置復旧カウンタは、モータ272の初期位置復旧動作の実行回数を計数するカウンタであり、サブワークRAM210aに設けられる。そして、S514の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS494に移す。 Next, the host control circuit 210 sets "0" to the initial position recovery counter (S514). The initial position recovery counter is a counter that counts the number of executions of the initial position recovery operation of the motor 272, and is provided in the sub-work RAM 210a. After the processing of S514, the host control circuit 210 ends the variation start command reception accessory processing, and moves the processing to S494 of the accessory control processing (see FIG. 100).

一方、S512において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S512がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S515)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S516)。そして、S516の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS494に移す。 On the other hand, in S512, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (NO in S512), the host control circuit 210 sets the non-delivery of the accessory request. Yes (S515). Next, the host control circuit 210 makes a transition setting to the initial position recovery operation (S516). Then, after the processing of S516, the host control circuit 210 ends the variation start command reception accessory processing, and moves the processing to S494 of the accessory control processing (see FIG. 100).

[デモコマンド受信時役物処理]
次に、図102を参照して、役物制御処理(図100参照)中のS494で行うデモコマンド受信時役物処理について説明する。なお、図102は、本実施形態におけるデモコマンド受信時役物処理の手順を示すフローチャートである。
[Handle processing when receiving demo command]
Next, with reference to FIG. 102, the demo command reception time accessory process performed in S494 during the accessory control process (see FIG. 100) will be described. Note that FIG. 102 is a flow chart showing the procedure of the bonus command processing when the demo command is received in this embodiment.

まず、ホスト制御回路210は、デモコマンドを受信したか否かを判別する(S521)。具体的には、ホスト制御回路210は、例えば、上述のデモ表示コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether a demo command has been received (S521). Specifically, the host control circuit 210 determines, for example, whether the demo display command described above has been received.

S521において、ホスト制御回路210が、デモコマンドを受信していないと判別した場合(S521がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。一方、S521において、ホスト制御回路210が、デモコマンドを受信したと判別した場合(S521がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S522)。この処理では、ホスト制御回路210は、例えば、役物制御処理(図100参照)中のS502以降の処理で設定された各種エラー(通信コントローラエラー、接続エラー、データエラー)などが発生しているか否かを判別する。 When the host control circuit 210 determines in S521 that the demo command is not received (NO in S521), the host control circuit 210 ends the demo command reception accessory process and performs the process. The process moves to S495 of the control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S521 that the demo command has been received (YES in S521), the host control circuit 210 determines whether or not an error due to a malfunction of the motor 272 is detected. It is determined (S522). In this process, the host control circuit 210 has detected, for example, various errors (communication controller error, connection error, data error) set in the processes after S502 in the accessory control process (see FIG. 100). Determine whether or not.

S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S522がYES判定の場合)、ホスト制御回路210は、エラー処理を行う(S523)。なお、エラー処理の詳細については、後述の図103を参照しながら後で説明する。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S524)。そして、S524の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。 When the host control circuit 210 determines in S522 that an error due to a malfunction of the motor 272 or the like is detected (YES in S522), the host control circuit 210 performs error processing (S523). The details of the error processing will be described later with reference to FIG. 103 described later. Next, the host control circuit 210 makes a transition setting to the error operation during accessory operation (S524). Then, after the processing of S524, the host control circuit 210 ends the demo command reception accessory processing, and moves the processing to S495 of the accessory control processing (see FIG. 100).

一方、S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S522がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S525)。 On the other hand, when the host control circuit 210 determines in S522 that an error due to a malfunction of the motor 272 has not been detected (NO determination in S522), the host control circuit 210 determines that all the motors 272 are in the initial positions. It is determined whether there is any (S525).

S525において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S525がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。一方、S525において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S525がYES判定の場合)、ホスト制御回路210は、役物励磁開放処理を行う(S526)。この処理では、ホスト制御回路210は、全てのモータ272(モータドライバ271)への励磁データの出力を停止する。 In S525, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (NO determination in S525), the host control circuit 210 ends the demo command reception accessory processing, The process proceeds to S495 of the accessory control process (see FIG. 100). On the other hand, in S525, when the host control circuit 210 determines that all the motors 272 are in the initial position (YES in S525), the host control circuit 210 performs accessory excitation release processing (S526). In this process, the host control circuit 210 stops the output of the excitation data to all the motors 272 (motor drivers 271).

次いで、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S527)。次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S528)。そして、S528の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS495に移す。 Next, the host control circuit 210 sets the pass permission of the accessory request (S527). Next, the host control circuit 210 sets "0" to the initial position recovery counter (S528). After the processing of S528, the host control circuit 210 ends the demo command reception accessory processing, and moves the processing to S495 of the accessory control processing (see FIG. 100).

[エラー処理]
次に、図103を参照して、デモコマンド受信時役物処理(図102参照)中のS523で行うエラー処理について説明する。なお、図103は、本実施形態におけるエラー処理の手順を示すフローチャートである。
[Error handling]
Next, with reference to FIG. 103, the error processing performed in S523 in the demo command reception accessory processing (see FIG. 102) will be described. It should be noted that FIG. 103 is a flowchart showing a procedure of error processing in the present embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S531)。次いで、ホスト制御回路210は、全てのモータ272を停止する(S532)。 First, the host control circuit 210 sets the non-permission of passing of the accessory request (S531). Next, the host control circuit 210 stops all the motors 272 (S532).

次いで、ホスト制御回路210は、モータドライバ271のソフトウェアをリセットする(S533)。次いで、ホスト制御回路210は、I2Cコントローラ261をリセットする(S534)。そして、S534の処理後、ホスト制御回路210は、エラー処理を終了し、処理をデモコマンド受信時役物処理(図102参照)のS524に移す。 Next, the host control circuit 210 resets the software of the motor driver 271 (S533). Next, the host control circuit 210 resets the I2C controller 261 (S534). Then, after the processing of S534, the host control circuit 210 ends the error processing, and moves the processing to S524 of the demo command reception accessory processing (see FIG. 102).

[変動停止コマンド受信時役物処理]
次に、図104を参照して、役物制御処理(図100参照)中のS495で行う変動停止コマンド受信時役物処理について説明する。なお、図104は、本実施形態における変動停止コマンド受信時役物処理の手順を示すフローチャートである。
[Handle processing when variable stop command is received]
Next, with reference to FIG. 104, a variation stop command reception accessory processing performed in S495 during the accessory control processing (see FIG. 100) will be described. It should be noted that FIG. 104 is a flowchart showing a procedure of the accessory product processing when the fluctuation stop command is received in the present embodiment.

まず、ホスト制御回路210は、変動停止コマンドを受信したか否かを判別する(S541)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄停止コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a fluctuation stop command has been received (S541). Specifically, the host control circuit 210 determines whether or not the above-mentioned special symbol stop command is received, for example.

S541において、ホスト制御回路210が、変動停止コマンドを受信していないと判別した場合(S541がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。一方、S541において、ホスト制御回路210が、変動停止コマンドを受信したと判別した場合(S541がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S542)。 If the host control circuit 210 determines in S541 that the fluctuation stop command has not been received (NO in S541), the host control circuit 210 ends the fluctuation stop command reception accessory processing, and executes the processing. The process proceeds to S496 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S541 that the fluctuation stop command has been received (YES in S541), the host control circuit 210 determines whether or not an error due to a malfunction of the motor 272 is detected. Is determined (S542).

S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S542がYES判定の場合)、ホスト制御回路210は、図103で説明したエラー処理を行う(S543)。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S544)。そして、S544の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。 In S542, when the host control circuit 210 determines that an error due to a malfunction of the motor 272 or the like is detected (YES in S542), the host control circuit 210 performs the error processing described in FIG. 103 ( S543). Next, the host control circuit 210 makes a shift setting to an error operation during accessory operation (S544). After the processing of S544, the host control circuit 210 ends the variation stop command reception accessory processing, and moves the processing to S496 of the accessory control processing (see FIG. 100).

一方、S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S542がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S545)。 On the other hand, in S542, when the host control circuit 210 determines that an error due to a malfunction of the motor 272 is not detected (NO determination in S542), the host control circuit 210 causes all the motors 272 to be in the initial positions. It is determined whether there is any (S545).

S545において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S545がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。一方、S545において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S545がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S546)。 In S545, when the host control circuit 210 determines that one or more motors 272 are not in the initial position (NO in S545), the host control circuit 210 ends the variation stop command reception accessory processing. , The process proceeds to S496 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S545 that all the motors 272 are in the initial position (YES in S545), the host control circuit 210 sets the handing request transmission permission (S546). ).

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S547)。そして、S547の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS496に移す。 Next, the host control circuit 210 sets "0" to the initial position recovery counter (S547). After the processing of S547, the host control circuit 210 ends the variation stop command reception accessory processing, and moves the processing to S496 of the accessory control processing (see FIG. 100).

[大当り系コマンド受信時役物処理]
次に、図105を参照して、役物制御処理(図100参照)中のS496で行う大当り系コマンド受信時役物処理について説明する。なお、図105は、本実施形態における大当り系コマンド受信時役物処理の手順を示すフローチャートである。
[Handle processing when big hit type command is received]
Next, with reference to FIG. 105, the jackpot system command reception accessory processing performed in S496 during the accessory control processing (see FIG. 100) will be described. Note that FIG. 105 is a flow chart showing the procedure of the bonus object processing upon reception of the big hit type command in this embodiment.

まず、ホスト制御回路210は、大当り系コマンドを受信したか否かを判別する(S551)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄当り開始表示コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a big hit system command has been received (S551). Specifically, the host control circuit 210 determines, for example, whether or not the above special symbol start display command has been received.

S551において、ホスト制御回路210が、大当り系コマンドを受信していないと判別した場合(S551がNO判定の場合)、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS497に移す。一方、S551において、ホスト制御回路210が、大当り系コマンドを受信したと判別した場合(S551がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S552)。 In S551, when the host control circuit 210 determines that the big hit type command is not received (NO in S551), the host control circuit 210 ends the big hit type command reception accessory process and executes the process. The process proceeds to S497 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S551 that the big hit system command has been received (YES in S551), the host control circuit 210 determines whether all the motors 272 are in the initial position. Yes (S552).

S552において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S552がNO判定の場合)、ホスト制御回路210は、後述のS554の処理を行う。一方、S552において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S552がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S553)。 When the host control circuit 210 determines in S552 that one or more motors 272 are not in the initial position (NO in S552), the host control circuit 210 performs the process of S554 described below. On the other hand, in S552, when the host control circuit 210 determines that all the motors 272 are in the initial position (YES in S552), the host control circuit 210 sets the handing request permission for passing (S553). ).

S553の処理後又はS552がNO判定の場合、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S554)。そして、S554の処理後、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図100参照)のS497に移す。 After the processing of S553 or when the determination of S552 is NO, the host control circuit 210 sets "0" to the initial position recovery counter (S554). After the processing of S554, the host control circuit 210 ends the jackpot system command reception accessory processing, and moves the processing to S497 of the accessory control processing (see FIG. 100).

[初期位置復旧動作処理]
次に、図106を参照して、役物制御処理(図100参照)中のS497で行う初期位置復旧動作処理について説明する。なお、図106は、本実施形態における初期位置復旧動作処理の手順を示すフローチャートである。
[Initial position recovery operation processing]
Next, with reference to FIG. 106, the initial position recovery operation process performed in S497 during the accessory control process (see FIG. 100) will be described. It should be noted that FIG. 106 is a flowchart showing the procedure of the initial position recovery operation process in this embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S561)。 First, the host control circuit 210 determines whether or not the permission to pass the accessory request is set (S561).

S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S561がYES判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。一方、S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S561がNO判定の場合)、ホスト制御回路210は、役物動作時エラー動作への移行が設定されているか否かを判別する(S562)。 If the host control circuit 210 determines in S561 that the permission to pass the accessory request has been set (YES in S561), the host control circuit 210 ends the initial position recovery operation process and executes the process. The process proceeds to S498 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S561 that the permission to pass the accessory request is not set (NO in S561), the host control circuit 210 shifts to the accessory operation error operation. It is determined whether or not is set (S562).

S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていないと判別した場合(S562がNO判定の場合)、ホスト制御回路210は、後述のS565の処理を行う。 In S562, when the host control circuit 210 determines that the transition to the accessory action error operation is not set (NO in S562), the host control circuit 210 performs the process of S565 described below.

一方、S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていると判別した場合(S562がYES判定の場合)、ホスト制御回路210は、役物20の動作を終了する(S563)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S564)。 On the other hand, in S562, when the host control circuit 210 determines that the shift to the accessory operation error operation is set (YES in S562), the host control circuit 210 determines the operation of the accessory 20. It ends (S563). Next, the host control circuit 210 makes a transition setting to the initial position recovery operation (S564).

S564の処理後又はS562がNO判定の場合、ホスト制御回路210は、初期位置復旧動作への移行が設定されているか否かを判別する(S565)。 After the processing of S564 or when the determination of S562 is NO, the host control circuit 210 determines whether or not the transition to the initial position recovery operation is set (S565).

S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていないと判別した場合(S565がNO判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。一方、S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていると判別した場合(S565がYES判定の場合)、ホスト制御回路210は、初期位置復旧カウンタの値に「1」を加算する(S566)。 In S565, when the host control circuit 210 determines that the transition to the initial position recovery operation is not set (NO in S565), the host control circuit 210 ends the initial position recovery operation process and executes the processing. Is moved to S498 of the accessory control process (see FIG. 100). On the other hand, when the host control circuit 210 determines in S565 that the transition to the initial position recovery operation is set (YES in S565), the host control circuit 210 sets the value of the initial position recovery counter to " 1” is added (S566).

次いで、ホスト制御回路210は、初期位置復旧カウンタの値が「10」以上であるか否かを判別する(S567)。 Next, the host control circuit 210 determines whether or not the value of the initial position restoration counter is “10” or more (S567).

S567において、ホスト制御回路210が、初期位置復旧カウンタの値が「10」以上でないと判別した場合(S567がNO判定の場合)、ホスト制御回路210は、全てのモータ272を初期位置に移動させる(S568)。次いで、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S569)。 In S567, when the host control circuit 210 determines that the value of the initial position recovery counter is not “10” or more (NO in S567), the host control circuit 210 moves all the motors 272 to the initial position. (S568). Next, the host control circuit 210 determines whether or not all the motors 272 are in the initial position (S569).

S569において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S569がNO判定の場合)、ホスト制御回路210は、処理をS566に戻し、S566以降の処理を繰り返す。一方、S569において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S569がYES判定の場合)、ホスト制御回路210は、コマンド受信待機動作への移行設定を行う(S570)。そして、S570の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。 When the host control circuit 210 determines in S569 that the one or more motors 272 are not in the initial position (NO in S569), the host control circuit 210 returns the process to S566 and executes the processes in S566 and thereafter. repeat. On the other hand, in S569, when the host control circuit 210 determines that all the motors 272 are in the initial position (YES in S569), the host control circuit 210 sets the transition to the command reception standby operation ( S570). After the processing of S570, the host control circuit 210 ends the initial position recovery operation processing, and moves the processing to S498 of the accessory control processing (see FIG. 100).

ここで、再度、S567の処理に戻って、S567において、ホスト制御回路210が、初期位置復旧カウンタの値が「10」以上であると判別した場合(S567がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S571)。次いで、ホスト制御回路210は、電源再投入により初期化処理が行われるまで、全てのモータ272を停止する(S572)。 Here, returning to the processing of S567 again, in S567, when the host control circuit 210 determines that the value of the initial position recovery counter is equal to or more than “10” (when YES is determined in S567), the host control circuit 210 sets the non-permission of passing the accessory request (S571). Next, the host control circuit 210 stops all the motors 272 until initialization processing is performed by turning the power on again (S572).

なお、本実施形態では、上述のように、初期位置復旧カウンタの値が「10」以上の場合にモータ272を停止する例を説明したが、本発明はこれに限定されない。モータ272を停止させるための初期位置復旧カウンタの閾値は、例えば、役物20の演出動作内容やモータ272の性能等に応じて任意に設定することができる。 In the present embodiment, as described above, the example in which the motor 272 is stopped when the value of the initial position recovery counter is “10” or more has been described, but the present invention is not limited to this. The threshold value of the initial position recovery counter for stopping the motor 272 can be arbitrarily set, for example, according to the contents of the performance operation of the accessory 20 and the performance of the motor 272.

そして、S572の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図100参照)のS498に移す。 Then, after the processing of S572, the host control circuit 210 ends the initial position restoration operation processing, and moves the processing to S498 of the accessory control processing (see FIG. 100).

[音声・LED制御回路及びLEDドライバ間のデータ通信処理]
次に、図107A及び図107Bを参照して、音声・LED制御回路220及びLEDドライバ280間で行われる通信処理について説明する。なお、図107Aは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、音声・LED制御回路220により実行される信号及びデータの送信処理の手順を示すフローチャートである。また、図107Bは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、LEDドライバ280により実行される信号及びデータの受信処理の手順を示すフローチャートである。
[Data communication processing between voice/LED control circuit and LED driver]
Next, a communication process performed between the audio/LED control circuit 220 and the LED driver 280 will be described with reference to FIGS. 107A and 107B. Note that FIG. 107A is a flowchart showing a procedure of a signal and data transmission process executed by the voice/LED control circuit 220 in the communication process between the voice/LED control circuit 220 and the LED driver 280. Further, FIG. 107B is a flowchart showing a procedure of signal and data reception processing executed by the LED driver 280 in the communication processing between the audio/LED control circuit 220 and the LED driver 280.

本実施形態では、ホスト制御回路210から音声・LED制御回路220にランプリクエストが入力されると、該ランプリクエストに基づいて、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をランプ群18に含まれる各LEDドライバ280に送信する。この際、音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバスで接続されているので、両者間ではSPI方式で信号及びシリアル・データの通信が行われる。なお、本実施形態では、音声・LED制御回路220及びLEDドライバ280間の通信形態は、音声・LED制御回路220からLEDドライバ280に一方的に信号及びシリアル・データの送信する形態となる。 In the present embodiment, when a lamp request is input from the host control circuit 210 to the audio/LED control circuit 220, the audio/LED control circuit 220 outputs the lamp output data (LED data) to the lamp group based on the lamp request. It transmits to each LED driver 280 included in 18. At this time, since the audio/LED control circuit 220 and the LED driver 280 are connected by the SPI bus as described above, communication of signals and serial data is performed between them by the SPI method. In the present embodiment, the communication mode between the voice/LED control circuit 220 and the LED driver 280 is such that the voice/LED control circuit 220 unilaterally transmits a signal and serial data to the LED driver 280.

以下に、ランプリクエストに基づいて、音声・LED制御回路220により実行される信号及びシリアル・データの送信処理、並びに、LEDドライバ280により実行されるデータ受信処理の具体的な手順を、それぞれ図107A及び図107Bのフローチャートを参照しながら説明する。なお、本実施形態において、音声・LED制御回路220から送信されるシリアル・データの構成は、上記図44で説明した構成とする。 The specific procedure of the signal/serial data transmission process executed by the audio/LED control circuit 220 and the data reception process executed by the LED driver 280 based on the lamp request will be described below with reference to FIG. 107A. And the flowchart of FIG. 107B. In addition, in the present embodiment, the configuration of the serial data transmitted from the voice/LED control circuit 220 is the configuration described in FIG.

(1)音声・LED制御回路のシリアル・データ送信処理
まず、音声・LED制御回路220は、図107Aに示すように、データ「1」を連続して16回以上、LEDドライバ280に送信する(S581)。すなわち、音声・LED制御回路220は、シリアル・データの先頭に配置された、データ「1」が16ビット以上連続して格納された領域のデータ(図44参照)をLEDドライバ280に送信する。
(1) Audio/LED Control Circuit Serial Data Transmission Processing First, as shown in FIG. 107A, the audio/LED control circuit 220 continuously transmits data “1” to the LED driver 280 16 times or more ( S581). That is, the voice/LED control circuit 220 transmits to the LED driver 280 the data (refer to FIG. 44) of the area arranged at the head of the serial data in which the data “1” is continuously stored for 16 bits or more.

次いで、音声・LED制御回路220は、デバイスアドレスをLEDドライバ280に送信する(S582)。次いで、音声・LED制御回路220は、レジスタアドレスをLEDドライバ280に送信する(S583)。 Next, the voice/LED control circuit 220 transmits the device address to the LED driver 280 (S582). Next, the voice/LED control circuit 220 transmits the register address to the LED driver 280 (S583).

次いで、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をLEDドライバ280に送信する(S584)。そして、S584の処理後、音声・LED制御回路220は、シリアル・データの送信処理を終了する。 Next, the voice/LED control circuit 220 transmits the lamp output data (LED data) to the LED driver 280 (S584). After the processing of S584, the audio/LED control circuit 220 ends the serial data transmission processing.

(2)LEDドライバの受信処理(受信データに基づく状態遷移処理)
まず、LEDドライバ280は、図107Bに示すように、スリープ状態をセットする(S591)。なお、「スリープ状態にする」とは、LEDドライバ280の動作状態を休眠(休止)状態にして動作待機の状態にすることである。また、セットされたスリープ状態は、LEDドライバ280が音声・LED制御回路220から最初のデータ「1」を受信(検出)した際に解除される。
(2) LED driver reception processing (state transition processing based on received data)
First, the LED driver 280 sets a sleep state as shown in FIG. 107B (S591). Note that “putting the sleep state” means putting the operation state of the LED driver 280 into the sleep state (sleep state) and putting it in the operation standby state. The set sleep state is released when the LED driver 280 receives (detects) the first data “1” from the voice/LED control circuit 220.

次いで、LEDドライバ280は、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したか否かを判別する(S592)。 Next, the LED driver 280 determines whether or not the data "1" has been received (detected) from the audio/LED control circuit 220 16 times in a row (S592).

S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)していないと判別した場合(S592がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したと判別した場合(S592がYES判定の場合)、LEDドライバ280は、スタート待機状態をセットする(S593)。 If the LED driver 280 determines in step S592 that the data "1" has not been received (detected) from the audio/LED control circuit 220 16 times in a row (NO in step S592), the LED driver 280 executes the process. To S591, and the processes after S591 are repeated. On the other hand, if the LED driver 280 determines in S592 that the data "1" has been received (detected) 16 times in succession from the voice/LED control circuit 220 (YES in S592), the LED driver 280 starts The standby state is set (S593).

次いで、LEDドライバ280は、データ「0」を受信したか否かを判別する(S594)。この処理では、LEDドライバ280は、デバイスアドレスの先頭ビットに格納されたデータ「0」(図44参照)を受信したか否かを判別する。 Next, the LED driver 280 determines whether or not the data “0” has been received (S594). In this process, the LED driver 280 determines whether or not the data “0” (see FIG. 44) stored in the first bit of the device address has been received.

S594において、LEDドライバ280が、データ「0」を受信していないと判別した場合(S594がNO判定の場合)、LEDドライバ280は、処理をS593に戻し、S593以降の処理を繰り返す。なお、所定時間、LEDドライバ280でデータ「0」が受信されずにスタート待機状態が続いている場合には、LEDドライバ280は、タイムアウト処理として動作状態をスリープ状態に戻す処理を行ってもよい。 When the LED driver 280 determines in S594 that the data "0" is not received (NO in S594), the LED driver 280 returns the process to S593 and repeats the processes from S593. If the LED driver 280 does not receive the data “0” for a predetermined time and the start standby state continues, the LED driver 280 may perform a process of returning the operation state to the sleep state as a timeout process. ..

一方、S594において、LEDドライバ280が、データ「0」を受信したと判別した場合(S594がYES判定の場合)、LEDドライバ280は、デバイスアドレス待ち受け状態をセットする(S595)。 On the other hand, when the LED driver 280 determines in step S594 that the data "0" is received (YES in step S594), the LED driver 280 sets the device address standby state (step S595).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたデバイスアドレスを受信し、デバイスアドレスが当該LEDドライバ280に設定されたそれと一致するか否かを判別する(S596)。S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致しないと判別した場合(S596がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致すると判別した場合(S596がYES判定の場合)、LEDドライバ280は、レジスタアドレス待ち受け状態をセットする(S597)。 Next, the LED driver 280 receives the device address transmitted from the audio/LED control circuit 220, and determines whether the device address matches that set in the LED driver 280 (S596). In S596, when the LED driver 280 determines that the received device address does not match that set in the LED driver 280 (NO in S596), the LED driver 280 returns the process to S591, and S591 and subsequent steps. The process of is repeated. On the other hand, when the LED driver 280 determines in S596 that the received device address matches that set in the LED driver 280 (YES in S596), the LED driver 280 sets the register address standby state. (S597).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたレジスタアドレスを受信し、該レジスタアドレスが存在するレジスタアドレスであるか否かを判別する(S598)。S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスでないと判別した場合(S598がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。 Next, the LED driver 280 receives the register address transmitted from the voice/LED control circuit 220, and determines whether or not the register address is the existing register address (S598). In S598, when the LED driver 280 determines that the received register address is not the existing register address (NO in S598), the LED driver 280 returns the process to S591 and repeats the processes from S591.

一方、S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスであると判別した場合(S598がYES判定の場合)、LEDドライバ280は、データ受信状態をセットする(S599)。これにより、音声・LED制御回路220から送信されたランプ出力データ(LEDデータ)の受信処理が開始される。次いで、LEDドライバ280は、ランプ出力データ(LEDデータ)の最終データを示すデータ「0FFH(1111111B)」(図44参照)を受信したか否かを判別する(S600)。 On the other hand, when the LED driver 280 determines in S598 that the received register address is the existing register address (YES in S598), the LED driver 280 sets the data reception state (S599). As a result, the reception process of the lamp output data (LED data) transmitted from the voice/LED control circuit 220 is started. Next, the LED driver 280 determines whether or not the data “0FFH (1111111B)” (see FIG. 44) indicating the final data of the lamp output data (LED data) has been received (S600).

S600において、LEDドライバ280が、データ「0FFH」を受信していないと判別した場合(S600がNO判定の場合)、LEDドライバ280は、処理をS599に戻し、S599以降の処理を繰り返す。一方、S600において、LEDドライバ280が、データ「0FFH」を受信したと判別した場合(S600がYES判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。 In S600, when the LED driver 280 determines that the data “0FFH” has not been received (NO in S600), the LED driver 280 returns the process to S599 and repeats the processes from S599. On the other hand, in S600, when the LED driver 280 determines that the data “0FFH” is received (YES in S600), the LED driver 280 returns the process to S591 and repeats the processes from S591.

[ホスト制御回路及びモータドライバ間のデータ通信処理]
次に、図108A及び図108Bを参照して、ホスト制御回路210及びモータドライバ271間で行われる通信処理について説明する。なお、図108Aは、ホスト制御回路210及びモータドライバ271間の通信処理において、ホスト制御回路210により実行される信号及びシリアル・データの送受信処理の手順を示すフローチャートである。また、図108Bは、ホスト制御回路210及びモータドライバ271間の通信処理において、モータドライバ271により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Data communication processing between host control circuit and motor driver]
Next, a communication process performed between the host control circuit 210 and the motor driver 271 will be described with reference to FIGS. 108A and 108B. It should be noted that FIG. 108A is a flowchart showing a procedure of signal and serial data transmission/reception processing executed by the host control circuit 210 in the communication processing between the host control circuit 210 and the motor driver 271. Further, FIG. 108B is a flowchart showing a procedure of signal and data transmission/reception processing executed by the motor driver 271 in the communication processing between the host control circuit 210 and the motor driver 271.

本実施形態では、上述のように、ホスト制御回路210において役物リクエストが生成されると、役物リクエストに基づいて、ホスト制御回路210は、モータドライバ271に励磁データに出力する。この際、ホスト制御回路210及びモータドライバ271間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(データ)の送受信が行われる。なお、本実施形態では、ホスト制御回路210及びモータドライバ271間の通信方向は、双方向となる。 In this embodiment, as described above, when the host control circuit 210 generates the accessory request, the host control circuit 210 outputs the excitation data to the motor driver 271 based on the accessory request. At this time, since the host control circuit 210 and the motor driver 271 are connected by the I2C bus, signals (data) are transmitted and received between them by the I2C method. In this embodiment, the communication direction between the host control circuit 210 and the motor driver 271 is bidirectional.

以下に、役物リクエストに基づいて、ホスト制御回路210により実行される信号及びデータの送受信処理、並びに、モータドライバ271により実行される信号及びデータの送受信処理の具体的な手順を、それぞれ図108A及び図108Bのフローチャートを参照しながら説明する。 A specific procedure of the signal and data transmission/reception processing executed by the host control circuit 210 and the signal/data transmission/reception processing executed by the motor driver 271 based on the accessory request will be described below with reference to FIG. 108A. And the flowchart of FIG. 108B.

(1)ホスト制御回路210のデータ送受信処理(シリアルデータ入出力処理)
まず、ホスト制御回路210は、図108Aに示すように、スタート・コンディションを発行し、I2Cバスを介してホスト制御回路210に接続された全てのモータドライバ271にコントロール・バイトを送信する(S601)。なお、この処理で送信されるコントロール・バイトには、データの送信先となる所定のモータドライバ271を特定するアドレス情報、並びに、モータドライバ271がホスト制御回路210からデータを受信するか又はモータドライバ271がホスト制御回路210にデータを送信するかを決定する後述の送受信ビットの値が含まれる。
(1) Data transmission/reception processing of the host control circuit 210 (serial data input/output processing)
First, as shown in FIG. 108A, the host control circuit 210 issues a start condition and sends a control byte to all the motor drivers 271 connected to the host control circuit 210 via the I2C bus (S601). .. The control byte transmitted in this process includes address information that identifies a predetermined motor driver 271 to which data is to be transmitted, and whether the motor driver 271 receives data from the host control circuit 210 or the motor driver 271. The value of a transmission/reception bit, which will be described later, that determines whether 271 transmits data to the host control circuit 210 is included.

次いで、ホスト制御回路210は、所定のモータドライバ271との間でシリアル・データの送受信を行う(S602)。S601でモータドライバ271に送信したコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210からデータを受信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、モータ272の励磁データ等をモータドライバ271に送信する。一方、S601でモータドライバ271に送信されたコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210にデータを送信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、エラー情報等をモータドライバ271から受信する。 Next, the host control circuit 210 transmits/receives serial data to/from the predetermined motor driver 271 (S602). If the value of the transmission/reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation of the motor driver 271 receiving data from the host control circuit 210, in the processing of S602, the host The control circuit 210 transmits, for example, excitation data of the motor 272 to the motor driver 271. On the other hand, if the value of the transmission/reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation of the motor driver 271 transmitting data to the host control circuit 210, the process of S602 is performed. In, the host control circuit 210 receives, for example, error information and the like from the motor driver 271.

次いで、ホスト制御回路210は、データの送受信処理が完了すれば、ストップ・コンディションを発行する(S603)。そして、ホスト制御回路210は、役物リクエスト取得時のデータの送受信処理を終了する。 Next, when the data transmission/reception process is completed, the host control circuit 210 issues a stop condition (S603). Then, the host control circuit 210 ends the data transmission/reception process when acquiring the accessory request.

(2)モータドライバのデータ送受信処理
まず、モータドライバ271は、図108Bに示すように、ホスト制御回路210で発行されたスタート・コンディションに含まれるコントロール・バイトの情報を参照し、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致するか否かを判別する(S611)。なお、ホスト制御回路210からモータドライバ271に送信されるシリアルデータの構成は、図44に示すシリアルデータの構成と同一ではないが、ホスト制御回路210からモータドライバ271に送信されるシリアルデータには、図44中のデバイスアドレスに対応する領域が設けられ、該領域に上述したコントロール・バイトの情報が格納されている。
(2) Motor Driver Data Transmission/Reception Processing First, the motor driver 271 refers to the control byte information included in the start condition issued by the host control circuit 210, as shown in FIG. It is determined whether the included address matches the address of the motor driver 271 (S611). The configuration of the serial data transmitted from the host control circuit 210 to the motor driver 271 is not the same as the configuration of the serial data shown in FIG. 44, but the serial data transmitted from the host control circuit 210 to the motor driver 271 is , An area corresponding to the device address in FIG. 44 is provided, and the information of the control byte described above is stored in the area.

S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致しないと判別した場合(S611がNO判定の場合)、モータドライバは、後述のS614の処理を行う。 When the motor driver 271 determines in S611 that the address included in the control byte does not match the address of the motor driver 271 (NO in S611), the motor driver performs the process of S614 described below. ..

一方、S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致すると判別した場合(S611がYES判定の場合)、モータドライバ271は、コントロール・バイトに含まれる送受信ビットの値に基づいて、ホスト制御回路210に所定のデータ(エラー情報等)を送信する、又は、特定のデータ(励磁データ等)を受信する(S612)。 On the other hand, when the motor driver 271 determines in S611 that the address included in the control byte matches the address of the motor driver 271 (YES in S611), the motor driver 271 includes the control byte. Based on the value of the transmitted/received bit, predetermined data (error information or the like) is transmitted to the host control circuit 210, or specific data (excitation data or the like) is received (S612).

次いで、モータドライバ271は、ホスト制御回路210から発行されたストップ・コンディションを受信したか否かを判別する(S613)。S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信したと判別した場合(S613がYES判定の場合)、モータドライバ271は、後述のS614の処理を行う。一方、S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信していないと判別した場合(S613がNO判定の場合)、モータドライバ271は、処理をS612に戻し、S612以降の処理を繰り返す。 Next, the motor driver 271 determines whether or not the stop condition issued from the host control circuit 210 has been received (S613). In S613, when the motor driver 271 determines that the stop condition issued from the host control circuit 210 is received (YES in S613), the motor driver 271 performs the process of S614 described below. On the other hand, when the motor driver 271 determines in S613 that the stop condition issued from the host control circuit 210 is not received (NO in S613), the motor driver 271 returns the process to S612, The processing from S612 onward is repeated.

そして、S611がNO判定の場合又はS613がYES判定の場合、モータドライバ271は、状態を待機状態に移行させる(S614)。なお、S611がNO判定の場合、すなわち、当該モータドライバ271がホスト制御回路210とデータの送受信を行うモータドライバ271でない場合には、S614の処理の時点で待機状態であるので、この場合には、モータドライバ271は、待機状態を維持する処理を行う。 Then, if S611 is NO, or if S613 is YES, the motor driver 271 shifts the state to the standby state (S614). Note that if S611 is NO, that is, if the motor driver 271 is not the motor driver 271 that transmits/receives data to/from the host control circuit 210, it is in a standby state at the time of the processing of S614. The motor driver 271 performs processing for maintaining the standby state.

<各種変形例>
本発明に係るパチンコ遊技機の構成及び演出動作の制御手法は、上記実施形態の例に限定されず、各種変形例が考えられる。以下では、その各種変形例について説明する。
<Variations>
The configuration of the pachinko gaming machine according to the present invention and the control method of the production operation are not limited to the example of the above-described embodiment, and various modifications can be considered. Hereinafter, various modifications will be described.

[変形例1]
上記実施形態の音声制御処理(図98A及び図98B参照)では、音声・LED制御回路220が、アクセスナンバーをサウンド再生の実行系統にセットする際、4つの実行系統の空き状況を判別して、空いている実行系統にアクセスナンバーをセットする例を説明したが、本発明はこれに限定されない。例えば、アクセスナンバー毎にセットする実行系統が予め決定されていてもよい。変形例1では、そのような場合における音声制御処理の処理例を説明する。
[Modification 1]
In the voice control processing (see FIGS. 98A and 98B) of the above-described embodiment, when the voice/LED control circuit 220 sets the access number to the sound reproduction execution system, it determines the availability of the four execution systems, Although the example of setting the access number to the vacant execution system has been described, the present invention is not limited to this. For example, the execution system to be set for each access number may be determined in advance. In the first modification, a processing example of the voice control processing in such a case will be described.

なお、変形例1では、音声制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、音声制御処理についてのみ説明する。 In the modified example 1, processes other than the voice control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be similar to that in the above embodiment. Therefore, only the voice control process will be described here.

図109A及び図109Bを参照して、副制御メイン処理(図77参照)中のS209で行う変形例1の音声制御処理について説明する。なお、図109Aは、ホスト制御回路210により実行されるこの例の音声制御処理の手順を示すフローチャートである。また、図109Bは、この例の音声制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。 With reference to FIGS. 109A and 109B, the audio control process of the first modification performed in S209 in the sub-control main process (see FIG. 77) will be described. Note that FIG. 109A is a flowchart showing the procedure of the audio control processing of this example executed by the host control circuit 210. FIG. 109B is a flowchart showing the procedure of processing executed by the audio/LED control circuit 220 in the audio control processing of this example.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図109Aに示すように、図90のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S701)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。
(1) Audio Control Processing Executed by Host Control Circuit As shown in FIG. 109A, the host control circuit 210 sends to the audio/LED control circuit 220 the sound request stored in the request buffer in the animation request construction processing of FIG. 90. It is output (S701). In this example as well, the host control circuit 210 outputs a sound request after two frames have elapsed from the generation of the request for effect control in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. ..

そして、S701の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図77参照)のS210に移す。 After the processing of S701, the host control circuit 210 ends the voice control processing and moves the processing to S210 of the sub-control main processing (see FIG. 77).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、図109Bに示すように、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S711)。次いで、音声・LED制御回路220は、サウンドリクエストに基づいて、アクセスナンバーを特定する(S712)。次いで、音声・LED制御回路220は、特定したアクセスナンバーに基づいて、該アクセスナンバーをセットするサウンド再生の実行系統を決定する(S713)。
(2) Processing of voice/LED control circuit executed during voice control processing First, as shown in FIG. 109B, the sound request output from the host control circuit 210 is input to the voice/LED control circuit 220 (S711). .. Next, the voice/LED control circuit 220 identifies the access number based on the sound request (S712). Next, the voice/LED control circuit 220 determines, based on the specified access number, the sound reproduction execution system for setting the access number (S713).

次いで、音声・LED制御回路220は、決定された実行系統において処理が実行中であるか否かを判別する(S714)。 Next, the voice/LED control circuit 220 determines whether or not the process is being executed in the determined execution system (S714).

S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中でないと判別した場合(S714がNO判定の場合)、音声・LED制御回路220は、決定された実行系統にアクセスナンバーをセットする(S715)。一方、S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中であると判別した場合(S714がYES判定の場合)、音声・LED制御回路220は、決定された実行系統において現在実行されているアクセスナンバーの処理終了後に、S712で特定されたアクセスナンバーの処理が実行されるように、該実行系統にS712で特定されたアクセスナンバーをセットする(S716)。この場合、S713で決定された実行系統において、現在実行されているアクセスナンバーの処理が終了するまで、音声・LED制御回路220の動作状態は待機状態となる。 In S714, if the voice/LED control circuit 220 determines that the process is not being executed in the determined execution system (NO in S714), the voice/LED control circuit 220 accesses the determined execution system. Set the number (S715). On the other hand, if the voice/LED control circuit 220 determines in S714 that the process is being executed in the determined execution system (YES in S714), the voice/LED control circuit 220 determines the determined execution. After the processing of the access number currently executed in the system is completed, the access number specified in S712 is set in the execution system so that the processing of the access number specified in S712 is executed (S716). In this case, in the execution system determined in S713, the operation state of the voice/LED control circuit 220 is in the standby state until the processing of the currently executed access number is completed.

S715又はS716の処理後、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S717)。 After the processing of S715 or S716, the voice/LED control circuit 220 reads the access data associated with the access number from the CGROM board 204 in the execution system in which the access number is set (S717).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S718)。この処理により、スピーカ11による音声再生の演出動作が開始される。なお、この際、この例においても、音声の再生制御は、シンプルアクセス制御により実行される。 Next, the voice/LED control circuit 220 sequentially sets each of the plurality of setting data defined in the access data to the corresponding address based on the access data, and starts the execution process of the code (process). Yes (S718). By this processing, the effect operation of the sound reproduction by the speaker 11 is started. At this time, also in this example, the audio reproduction control is executed by the simple access control.

S718の処理後、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S719)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。 After the processing of S718, the voice/LED control circuit 220 determines whether or not there is a plurality of accesses to the code being referred to (S719). Specifically, the voice/LED control circuit 220 determines whether or not there is an access from another execution system to the code (setting data) being referred to be executed in the execution system in which the access number is set. To do.

S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S719がNO判定の場合)、音声・LED制御回路220は、後述のS721の処理を行う。一方、S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S719がYES判定の場合)、音声・LED制御回路220は、該参照中のコードを最遅のサウンドリクエストに基づいて実行する(S720)。 In S719, when the voice/LED control circuit 220 determines that there is no multiple access to the code being referred to (when the determination in S719 is NO), the voice/LED control circuit 220 performs the process of S721 described below. To do. On the other hand, in S719, when the voice/LED control circuit 220 determines that there is a plurality of accesses to the code being referred to (when YES is determined in S719), the voice/LED control circuit 220 determines that the reference is being made. The code is executed based on the latest sound request (S720).

S720の処理後又はS719がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S721)。そして、S721の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。 After the processing of S720 or when the determination of S719 is NO, the voice/LED control circuit 220 sets a simple access end code (S721). Then, after the processing of S721, the voice/LED control circuit 220 ends the above-described series of processing at the time of the voice control processing, and the processing is performed in a predetermined control state (for example, standby state, voice control) of the voice/LED control circuit 220. Control state before processing, control state of processing executed after voice control processing, etc.).

[変形例2]
上記実施形態のランプ制御処理(図99A及び図99B参照)では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されない場合の処理例を説明したが、本発明はこれに限定されない。変形例2では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されている場合も考慮したランプ制御処理について説明する。また、変形例2では、再生チャンネルのみを使用する処理例を説明する。
[Modification 2]
In the lamp control process (see FIGS. 99A and 99B) of the above-described embodiment, an example of the process when “NEXT” and/or “ODONLY” is not specified as the reproduction method of the LED data (LED animation) has been described. Is not limited to this. In the second modification, the lamp control process will be described in consideration of the case where “NEXT” and/or “ODONLY” is designated as the reproduction method of the LED data (LED animation). In the second modification, a processing example using only the reproduction channel will be described.

なお、変形例2では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。 In the second modification, the processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the lamp control process will be described here.

図110A及び図110Bを参照して、副制御メイン処理(図77参照)中のS210で行う変形例2のランプ制御処理について説明する。なお、図110Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図110Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。 With reference to FIGS. 110A and 110B, the lamp control process of the second modification performed in S210 of the sub-control main process (see FIG. 77) will be described. Note that FIG. 110A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. Further, FIG. 110B is a flowchart showing a procedure of processing executed by the sound/LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図110Aに示すように、図90のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S731)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp Control Processing Executed by Host Control Circuit As shown in FIG. 110A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 90 to the audio/LED control circuit 220. Yes (S731). In this example as well, the host control circuit 210 outputs a lamp request after two frames have elapsed from the generation of a request for effect control in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. ..

そして、S731の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図77参照)のS211に移す。 Then, after the processing of S731, the host control circuit 210 ends the lamp control processing of this example, and moves the processing to S211 of the sub-control main processing (see FIG. 77).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図110Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S741)。
(2) Processing of voice/LED control circuit executed during lamp control processing First, as shown in FIG. 110B, the lamp request transmitted from the host control circuit 210 is input to the voice/LED control circuit 220 (S741). ..

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)を指定する(S742)。具体的には、音声・LED制御回路220は、ランプリクエストに基づいて、CGROM206から読み出すLEDアニメーション(各種LEDデータ)及びデータテーブル情報を指定し、該データテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する。 Next, the audio/LED control circuit 220 specifies a reproduction channel (sequencer, layer) for executing the LED animation based on the lamp request (S742). Specifically, the voice/LED control circuit 220 specifies the LED animation (various LED data) and data table information read from the CGROM 206 based on the lamp request, and executes the LED animation by referring to the data table information. Acquire data such as playback channels (sequencer, layer).

次いで、音声・LED制御回路220は、処理対象(参照中)の再生チャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S743)。なお、ここでは図示しないが、S743〜後述のS745の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether or not “NEXT” is specified as the reproduction method of the LED animation based on the data table information specified in the reproduction channel of the processing target (reference), that is, the input. It is determined whether or not the issued lamp request is a request for immediately executing the lamp lighting operation (S743). Although not shown here, the processes of S743 to S745 described later are repeatedly executed for the number of channels.

S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S743がYES判定の場合)、音声・LED制御回路220は、現在、再生チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S744)。 If the sound/LED control circuit 220 determines in S743 that "NEXT" is not designated as the reproduction method of the LED animation of the reproduction channel being referred to (in the case of YES determination in S743), the sound/LED control circuit 220 Updates various information (data table information and LED data) currently stored in the reproduction channel registration buffer with corresponding various information acquired when the lamp request is received this time (S744).

一方、S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S743がNO判定の場合)、音声・LED制御回路220は、現在、登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S745)。 On the other hand, when the sound/LED control circuit 220 determines in S743 that "NEXT" is designated as the reproduction method of the LED animation of the reproduction channel being referred to (when S743 is NO determination), the sound/LED control is performed. The circuit 220 additionally stores (additionally updates) various information corresponding to the lamp information received at this time after the various information (data table information and LED data) currently stored in the registration buffer (S745). ).

S744の処理後又はS745の処理後、音声・LED制御回路220は、各再生チャンネルの登録バッファの参照処理を行う(S746)。次いで、音声・LED制御回路220は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて、LEDデータをLEDドライバ280に送信する際に使用するSPIチャンネル(物理系統)を指定する(S747)。 After the processing of S744 or the processing of S745, the audio/LED control circuit 220 performs the reference processing of the registration buffer of each reproduction channel (S746). Next, the voice/LED control circuit 220 determines the SPI channel (physical system) to be used when transmitting the LED data to the LED driver 280 based on the information of the control part included in the data table information stored in the registration buffer. It is designated (S747).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(制御部位内)のポートであるか否かを判別する(S748)。なお、S748の判別処理は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて実行され、S748以降の処理はポート数分だけ繰り返し実行される。 Next, the voice/LED control circuit 220 determines whether or not the port of the process target (during reference) is the port of the control target (within the control part) in the predetermined channel (S748). The determination process of S748 is executed based on the information of the control part included in the data table information stored in the registration buffer, and the processes of S748 and subsequent steps are repeatedly executed for the number of ports.

S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S748がNO判定の場合)、音声・LED制御回路220は、後述のS752の処理を行う。一方、S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S748がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S749)。 If the voice/LED control circuit 220 determines in S748 that the port being referred to is not the control target port (NO in S748), the voice/LED control circuit 220 performs the process of S752 described below. On the other hand, in S748, when the voice/LED control circuit 220 determines that the port being referred to is the control target port (YES in S748), the voice/LED control circuit 220 determines based on the data table information. Then, it is determined whether or not "ODONLY" is designated as the reproduction method in the reproduction channel (control part) to be processed (S749).

S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S749がYES判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S750)。 If the audio/LED control circuit 220 determines in S749 that the reproduction method "ODONLY" is specified for the reproduction channel being processed (reference) (YES in S749), the audio/LED control is performed. The circuit 220 performs the overwrite processing of the port information (LED data) based on the execution priority set for the channel and the presence/absence of output data (S750).

S750の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポート(制御対象のポート)に出力されるLEDデータ(消灯データ以外のLEDデータ)がある場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポートに出力されるLEDデータが無い場合(出力データが消灯データである場合)には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。なお、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、参照中のポートに出力されるLEDデータの有無に関係なく、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。 In the processing of S750, for example, the audio/LED control circuit 220 causes the channel to be processed to have a higher execution priority than the channel corresponding to the LED data currently set in the port, and is being referred to by the port (control). When there is LED data (LED data other than the extinguishing data) output to the target port), the LED data is overwritten on the LED data currently set in the port. On the other hand, if the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, and there is no LED data to be output to the port being referred to (output data is unlit data In the case of), the LED data is not overwritten and the LED data currently set in the port is maintained. If the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data is output regardless of the presence or absence of the LED data output to the port being referred to. Is not overwritten, and the LED data currently set in the port is maintained.

一方、S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S749がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S751)。 On the other hand, in S749, when the sound/LED control circuit 220 determines that the reproduction method "ODONLY" is not specified in the reproduction channel to be processed (referenced) (NO in S749), the sound/LED The LED control circuit 220 performs the overwrite process of the port information (LED data) based on the execution priority order set for the channel (S751).

S751の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高い場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。なお、この際、出力データが透明定義のLEDデータ(消灯データ)である場合にも、LEDデータの上書き処理が行われる。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。 In the processing of S751, for example, when the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, the audio/LED control circuit 220 The LED data currently set in the port is overwritten. At this time, even when the output data is the LED data (light-out data) of the transparent definition, the LED data is overwritten. On the other hand, when the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set to the port, the LED data is not overwritten and the LED currently set to the port is not processed. Data is maintained.

S750或いはS751の処理後、又は、S748がNO判定の場合、音声・LED制御回路220は、上述したS748〜S751の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S752)。 After the processing of S750 or S751 or when the determination of S748 is NO, the audio/LED control circuit 220 performs the above-described processing of S748 to S751 on all the reproduction channels (8 channels) of the port being referred to. It is determined whether it has been executed (S752).

S752において、音声・LED制御回路220が、S748〜S751の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S752がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象の再生チャンネルを変更してS748以降の処理を繰り返す。 In S752, when the audio/LED control circuit 220 determines that the processes of S748 to S751 are not executed for all the reproduction channels (when S752 is NO determination), the audio/LED control circuit 220 performs the process. To S748, the reproduction channel to be processed is changed, and the processing from S748 onward is repeated.

一方、S752において、音声・LED制御回路220が、S748〜S751の処理が全ての再生チャンネルに対して実行されたと判別した場合(S752がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S753)。 On the other hand, when the sound/LED control circuit 220 determines in S752 that the processes of S748 to S751 have been executed for all the reproduction channels (when YES is determined in S752), the sound/LED control circuit 220 refers to It is determined whether or not the port direct designation data for the internal port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice/LED control circuit 220 determines that the port being referred to The LED data of is overwritten with the port direct designation data (S753).

次いで、音声・LED制御回路220は、上述したS748〜S753の処理が全てのポートに対して実行されたか否かを判別する(S754)。なお、ここでいう、「全てのポート」とは、図82に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図82に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図82に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。 Next, the voice/LED control circuit 220 determines whether or not the processes of S748 to S753 described above have been executed for all ports (S754). The “all ports” here mean all the ports set by the LED registration processing shown in FIG. 82, but the present invention is not limited to this. “All ports” may be all ports that can be physically set arbitrarily regardless of the ports set in the LED registration processing shown in FIG. 82, or set in the LED registration processing shown in FIG. Some of the selected ports may be selected.

S754において、音声・LED制御回路220が、S748〜S753の処理が全てのポートに対して実行されていないと判別した場合(S754がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象のポートを変更してS748以降の処理を繰り返す。一方、S754において、音声・LED制御回路220が、S748〜S753の処理が全てのポートに対して実行されたと判別した場合(S754がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。 In S754, when the voice/LED control circuit 220 determines that the processes of S748 to S753 are not executed for all the ports (when S754 is NO determination), the voice/LED control circuit 220 performs the process. The process returns to S748, the port to be processed is changed, and the processes after S748 are repeated. On the other hand, in S754, when the voice/LED control circuit 220 determines that the processes of S748 to S753 have been executed for all the ports (YES in S754), the voice/LED control circuit 220 performs the lamp control. The above-described series of processes at the time of processing is terminated, and the process is performed in a predetermined control state of the sound/LED control circuit 220 (for example, a standby state, a control state before the lamp control process, a control state of a process executed after the lamp control process, etc.). ) Return to time processing.

[変形例3]
変形例3では、上記変形例2のランプ制御処理において、再生チャンネルだけでなく、拡張チャンネルも使用した場合の処理例を説明する。なお、変形例3では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。
[Modification 3]
The third modification will describe a processing example in which not only the reproduction channel but also the extension channel is used in the lamp control process of the second modification. It should be noted that in the third modification, the processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can be the same as that in the above embodiment. Therefore, only the lamp control process will be described here.

図111A及び図111Bを参照して、副制御メイン処理(図77参照)中のS210で行う変形例3のランプ制御処理について説明する。なお、図111Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図111Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。 With reference to FIGS. 111A and 111B, the lamp control process of the modified example 3 performed in S210 of the sub-control main process (see FIG. 77) will be described. Note that FIG. 111A is a flowchart showing the procedure of the lamp control process of this example executed by the host control circuit 210. Further, FIG. 111B is a flowchart showing a procedure of processing executed by the voice/LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図111Aに示すように、図90のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S761)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを送信する。
(1) Lamp control process executed by host control circuit As shown in FIG. 111A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request process of FIG. 90 to the sound/LED control circuit 220. Yes (S761). Also in this example, the host control circuit 210 transmits a lamp request after two frames have elapsed from the generation of the request for the effect control, in order to synchronize the effect operation using the LED data with the effect operation by the display device 13. ..

そして、S761の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図77参照)のS211に移す。 After the processing of S761, the host control circuit 210 ends the lamp control processing of this example, and moves the processing to S211 of the sub-control main processing (see FIG. 77).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図111Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S771)。
(2) Processing of voice/LED control circuit executed during lamp control processing First, as shown in FIG. 111B, the lamp request transmitted from the host control circuit 210 is input to the voice/LED control circuit 220 (S771). ..

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行するチャンネル(シーケンサ、レイヤ)を指定する(S772)。なお、拡張チャンネルを使用する場合には、この処理において、音声・LED制御回路220は、該拡張チャンネル及びそれと同じチャンネルの再生チャンネルで使用するシーケンサーやレイヤを指定する。一方、拡張チャンネルを使用しない場合には、この処理において、音声・LED制御回路220は、再生チャンネルで使用するシーケンサーやレイヤを指定する。 Next, the audio/LED control circuit 220 specifies a channel (sequencer, layer) on which the LED animation is to be executed, based on the lamp request (S772). When the extension channel is used, in this processing, the audio/LED control circuit 220 designates the sequencer or layer to be used for the extension channel and the reproduction channel of the same channel. On the other hand, when the extension channel is not used, in this processing, the audio/LED control circuit 220 designates the sequencer or layer to be used in the reproduction channel.

次いで、音声・LED制御回路220は、処理対象(参照中)のチャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S773)。なお、ここでは図示しないが、S733〜後述のS775の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether or not “NEXT” is designated as the reproduction method of the LED animation based on the data table information designated by the channel to be processed (reference), that is, the input is made. It is determined whether or not the lamp request is a request for immediately executing the lamp lighting operation (S773). Although not shown here, the processes of S733 to S775, which will be described later, are repeatedly executed for the number of channels.

S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S773がYES判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S774)。 If the sound/LED control circuit 220 determines in S773 that "NEXT" is not specified as the LED animation reproduction method of the channel being referred to (YES in S773), the sound/LED control circuit 220 The various information (data table information and LED data) currently stored in the channel registration buffer is overwritten and updated with the corresponding various information acquired when the lamp request is received this time (S774).

一方、S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S773がNO判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S775)。 On the other hand, when the sound/LED control circuit 220 determines in S773 that "NEXT" is designated as the reproduction method of the LED animation of the channel being referred to (in the case of NO determination in S773), the sound/LED control circuit The 220 stores (additionally updates) the various information (data table information and LED data) currently stored in the registration buffer of the channel after the various information acquired at the time of receiving the current lamp request (additional update). S775).

なお、拡張チャンネルを使用する場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネル及び拡張チャンネルの各登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。一方、拡張チャンネルを使用しない場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネルの登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。 When the extension channel is used, in the processing of S774 or S775, the audio/LED control circuit 220 performs various kinds of information (data table information and data table information on the registration buffer of the reproduction channel of the channel being referred to and the extension channel). (LED data) overwrite update processing or additional update processing is performed. On the other hand, when the extension channel is not used, in the processing of S774 or S775, the audio/LED control circuit 220 sends various information (data table information and LED data) to the registration buffer of the reproduction channel of the channel being referred to. Overwrite update processing or additional update processing is performed.

S774の処理後又はS775の処理後、音声・LED制御回路220は、各ポートのデータ設定処理を行う(S776)。この処理により、制御対象の各ポートに合成されたLEDデータ(出力データ)が設定される。なお、各ポートのデータ設定処理の詳細については、後述の図112を参照しながら後で説明する。そして、S776の処理後、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。 After the processing of S774 or the processing of S775, the audio/LED control circuit 220 performs the data setting processing of each port (S776). By this processing, the LED data (output data) combined with each port to be controlled is set. The details of the data setting process for each port will be described later with reference to FIG. 112 described later. Then, after the processing of S776, the voice/LED control circuit 220 ends the above-described series of processing at the time of the lamp control processing, and the processing is performed in a predetermined control state of the voice/LED control circuit 220 (for example, standby state, lamp control). Control state before processing, control state of processing executed after lamp control processing, etc.).

(3)各ポートのデータ設定処理
次に、図112を参照して、この例のランプ制御処理時に実行される音声・LED制御回路の処理(図111B参照)中のS776で行う各ポートのデータ設定処理について説明する。なお、図112は、この例のランプ制御処理内において音声・LED制御回路220により実行される各ポートのデータ設定処理の手順を示すフローチャートである。
(3) Data Setting Process of Each Port Next, with reference to FIG. 112, data of each port performed in S776 in the process of the audio/LED control circuit (see FIG. 111B) executed during the lamp control process of this example. The setting process will be described. Note that FIG. 112 is a flowchart showing the procedure of the data setting process of each port executed by the voice/LED control circuit 220 in the lamp control process of this example.

まず、音声・LED制御回路220は、各チャンネルの登録バッファの参照処理を行う(S781)。 First, the voice/LED control circuit 220 performs a reference process of the registration buffer of each channel (S781).

次いで、音声・LED制御回路220は、処理対象(参照中)の所定のチャンネルの登録バッファに格納されたデータテーブル情報に基づいて、該所定のチャンネルで2つのシーケンサーを使用する(再生チャンネル及び拡張チャンネルを使用する)か否かを判別する(S782)。なお、ここでは図示しないが、S782〜後述のS784の一連の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 uses two sequencers on the predetermined channel (reproduction channel and expansion) based on the data table information stored in the registration buffer of the predetermined channel to be processed (reference). It is determined whether or not the channel is used) (S782). Although not shown here, a series of processing from S782 to S784 described later is repeatedly executed for the number of channels.

S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用すると判別した場合(S782がYES判定の場合)、音声・LED制御回路220は、再生チャンネル及び拡張チャンネルの各登録バッファに格納されたデータテーブル情報に基づいて、各シーケンサーが制御する各制御部位で使用するSPIチャンネル(物理系統)を指定する(S783)。一方、S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用しないと判別した場合(S782がNO判定の場合)、音声・LED制御回路220は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて、再生チャンネル用のシーケンサーが制御する制御部位で使用するSPIチャンネル(物理系統)を指定する(S784)。 If the audio/LED control circuit 220 determines in S782 that the two sequencers are to be used on the predetermined channel (YES in S782), the audio/LED control circuit 220 determines that the playback channel and the extension channel are registered in the respective buffers. The SPI channel (physical system) used in each control part controlled by each sequencer is designated based on the data table information stored in (S783). On the other hand, in S782, when the audio/LED control circuit 220 determines that the two sequencers are not used for the predetermined channel (NO in S782), the audio/LED control circuit 220 stores in the reproduction channel registration buffer. Based on the stored data table information, the SPI channel (physical system) used in the control part controlled by the sequencer for the reproduction channel is designated (S784).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(再生チャンネル内)のポートであるか否かを判別する(S785)。なお、S785の判別処理は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて実行され、S785〜後述のS791の一連の処理はポート数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether or not the port to be processed (in reference) is the port to be controlled (in the reproduction channel) in the predetermined channel (S785). The determination process of S785 is executed based on the data table information stored in the reproduction channel registration buffer, and the series of processes of S785 to S791 described later is repeatedly executed for the number of ports.

S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S785がNO判定の場合)、音声・LED制御回路220は、後述のS789の処理を行う。一方、S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S785がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象(参照中)の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S786)。 When the voice/LED control circuit 220 determines in S785 that the port being referred to is not the control target port (NO in S785), the voice/LED control circuit 220 performs the process of S789 described below. On the other hand, when the voice/LED control circuit 220 determines in S785 that the port being referred to is the control target port (YES in S785), the voice/LED control circuit 220 determines based on the data table information. Then, it is determined whether or not "ODONLY" is designated as the reproduction method in the reproduction channel (control site) of the processing target (reference) (S786).

S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S786がYES判定の場合)、音声・LED制御回路220は、チャンネルの実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S787)。なお、この処理では、上記変形例2のランプ制御処理(図110A及び図110B)中のS750と同様の処理が行われる。 If the sound/LED control circuit 220 determines in S786 that the reproduction method "ODONLY" is specified in the reproduction channel being referred to (in the case of YES judgment in S786), the sound/LED control circuit 220 The port information (LED data) is overwritten based on the channel execution priority and the presence/absence of output data (S787). In this process, the same process as S750 in the lamp control process (FIGS. 110A and 110B) of Modification 2 is performed.

一方、S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S786がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S788)。なお、この処理では、上記変形例2のランプ制御処理(図110A及び図110B)中のS751と同様の処理が行われる。 On the other hand, when the audio/LED control circuit 220 determines in S786 that the reproduction method "ODONLY" is not designated in the reproduction channel being referred to (when NO in S786), the audio/LED control circuit 220 is determined. Performs the overwrite process of the port information (LED data) based on the execution priority set for the channel (S788). Note that in this process, the same process as S751 in the lamp control process (FIGS. 110A and 110B) of Modification 2 is performed.

S787或いはS788の処理後、又は、S785がNO判定の場合、音声・LED制御回路220は、上述したS785〜S788の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S789)。 After the processing of S787 or S788, or when the determination of S785 is NO, the audio/LED control circuit 220 performs the above-described processing of S785 to S788 on all the reproduction channels (8 channels) of the port being referred to. It is determined whether it has been executed (S789).

S789において、音声・LED制御回路220が、S785〜S788の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S789がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象の再生チャンネルを変更してS785以降の処理を繰り返す。 If the audio/LED control circuit 220 determines in S789 that the processes of S785 to S788 are not executed for all the reproduction channels (NO in S789), the audio/LED control circuit 220 performs the process. Is returned to S785, the reproduction channel to be processed is changed, and the processes from S785 are repeated.

一方、S789において、音声・LED制御回路220が、S785〜S788の処理が全ての再生チャンネルに対して実行されたと判別した場合(S789がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S790)。 On the other hand, if the audio/LED control circuit 220 determines in S789 that the processes of S785 to S788 have been executed for all the reproduction channels (YES in S789), the audio/LED control circuit 220 refers to It is determined whether or not the port direct designation data for the internal port is included in the lamp request. If the port direct designation data is included in the lamp request, the voice/LED control circuit 220 determines that the port being referred to The LED data of is overwritten with the port direct designation data (S790).

次いで、音声・LED制御回路220は、上述したS785〜S790の処理が全てのポートに対して実行されたか否かを判別する(S791)。 Next, the voice/LED control circuit 220 determines whether or not the above-described processing of S785 to S790 has been executed for all ports (S791).

S791において、音声・LED制御回路220が、S785〜S790の処理が全てのポートに対して実行されていないと判別した場合(S791がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象のポートを変更してS785以降の処理を繰り返す。一方、S791において、音声・LED制御回路220が、S785〜S790の処理が全てのポートに対して実行されたと判別した場合(S791がYES判定の場合)、音声・LED制御回路220は、後述のS792の処理を行う。 If the voice/LED control circuit 220 determines in S791 that the processes of S785 to S790 are not executed for all ports (NO in S791), the voice/LED control circuit 220 performs the process. The process returns to S785, the port to be processed is changed, and the processes from S785 are repeated. On the other hand, in S791, when the voice/LED control circuit 220 determines that the processes of S785 to S790 have been executed for all the ports (YES in S791), the voice/LED control circuit 220 will be described later. The process of S792 is performed.

なお、この例において、拡張チャンネルも使用する場合には、再生チャンネルに対して行った上記S785〜S791の処理と同様の処理を、拡張チャンネルに対しても同様に行う。この際、再生チャンネルに対する上記S785〜S791の処理と、拡張チャンネルに対する上記S785〜S791の処理とを並列処理で同時に行う。なお、この際、再生チャンネルに対する上記S785〜S791の処理は、実際には、再生チャンネルに設定されたシーケンサーにより実行され、拡張チャンネルに対する上記S785〜S791の処理は、拡張チャンネルに設定されたシーケンサーにより実行される。 In this example, when the extension channel is also used, the same processing as the processing of S785 to S791 performed on the reproduction channel is also performed on the extension channel. At this time, the processes of S785 to S791 for the reproduction channel and the processes of S785 to S791 for the extension channel are simultaneously performed in parallel. At this time, the processes of S785 to S791 for the reproduction channel are actually executed by the sequencer set to the reproduction channel, and the processes of S785 to S791 for the extension channel are executed by the sequencer set to the expansion channel. To be executed.

S791がYES判定の場合、音声・LED制御回路220は、所定のチャンネルにおいて、2つのシーケンサー(再生チャンネル用シーケンサー及び拡張チャンネル用シーケンサー)を使用して上記S785〜S791の一連の処理を実行したか否かを判別する(S792)。なお、ここでは、図示しないが、S792〜後述のS794の一連の処理は、チャンネル数分繰り返して実行される。 If the result of S791 is YES, has the audio/LED control circuit 220 executed the series of processes of S785 to S791 by using two sequencers (a playback channel sequencer and an extension channel sequencer) in a predetermined channel? It is determined whether or not (S792). Although not shown here, a series of processing from S792 to S794 described later is repeatedly executed for the number of channels.

S792において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785〜S791の一連の処理を実行したと判別した場合(S792がYES判定の場合)、音声・LED制御回路220の各シーケンサーは、対応する制御部位にクリアデータ(消灯データ)を設定(予約)する(S793)。一方、S782において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785〜S791の一連の処理を実行しなかったと判別した場合(S792がNO判定の場合)、音声・LED制御回路220は、再生チャンネルクリア機能を実行する(S794)。この処理により、再生チャンネルの制御部位にクリアデータ(消灯データ)が設定(予約)される。 When it is determined in S792 that the voice/LED control circuit 220 has performed the series of processes in S785 to S791 using two sequencers (YES in S792), each of the voice/LED control circuits 220 is determined. The sequencer sets (reserves) clear data (light-out data) in the corresponding control part (S793). On the other hand, when the voice/LED control circuit 220 determines in S782 that the series of processes of S785 to S791 has not been executed by using the two sequencers (when NO is determined in S792), the voice/LED control circuit The 220 executes the reproduction channel clear function (S794). By this processing, clear data (light-out data) is set (reserved) in the control part of the reproduction channel.

そして、上述したS792〜S794の一連の処理が、全チャンネルにおいて実行された後、音声・LED制御回路220は、各ポートのデータ設定処理を終了する。 Then, after the series of processing of S792 to S794 described above is executed for all the channels, the audio/LED control circuit 220 ends the data setting processing of each port.

[変形例4]
上記実施形態では、SPIバスで接続された音声・LED制御回路220(マスタ)及び各LEDドライバ280(スレーブ)間において、音声・LED制御回路220から各LEDドライバ280に一方的に、LEDデータ及びデバイスアドレスデータを含むシリアル・データを送信し、シリアル・データに含まれるデバイスアドレスデータにより送信のLEDドライバ280を指定する構成を説明したが、本発明はこれに限定されない。
[Modification 4]
In the above-described embodiment, between the audio/LED control circuit 220 (master) and each LED driver 280 (slave) connected by the SPI bus, the audio/LED control circuit 220 unilaterally sends the LED data to each LED driver 280. The configuration in which the serial data including the device address data is transmitted and the LED driver 280 for transmission is designated by the device address data included in the serial data has been described, but the present invention is not limited to this.

例えば、音声・LED制御回路220及びLEDドライバ間においてシリアル・データを送受信する際に、スレーブ・セレクト信号により送受信するLEDドライバを指定する構成にしてもよい。変形例4では、スレーブ・セレクト信号(SS信号)を用いて、シリアル・データ(LEDデータ等)の送信先となるLEDドライバを指定する構成例を説明する。 For example, when transmitting/receiving serial data between the audio/LED control circuit 220 and the LED driver, the LED driver to be transmitted/received may be designated by the slave select signal. In Modification 4, a configuration example will be described in which a slave select signal (SS signal) is used to specify an LED driver as a transmission destination of serial data (LED data or the like).

以下に、この例における音声・LED制御回路及びLEDドライバ間の接続構成、通信原理、及び、通信処理の手順について説明するが、この例のパチンコ遊技機では、音声・LED制御回路及びLEDドライバ間の通信形態以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、音声・LED制御回路及びLEDドライバ間の通信形態(構成及び通信制御手法)についてのみ説明する。 Hereinafter, the connection configuration between the voice/LED control circuit and the LED driver in this example, the communication principle, and the procedure of the communication processing will be described. In the pachinko gaming machine of this example, between the voice/LED control circuit and the LED driver. The configuration other than the communication mode can be configured in the same manner as the above embodiment. Therefore, here, only the communication mode (configuration and communication control method) between the voice/LED control circuit and the LED driver will be described.

[音声・LED制御回路及びLEDドライバ間の接続構成]
まず、図113を参照しながら、変形例4の音声・LED制御回路290及びLEDドライバ291間の接続構成を説明する。なお、図113は、この例の音声・LED制御回路290及びLEDドライバ291間の接続構成を示す図である。
[Connection structure between voice/LED control circuit and LED driver]
First, the connection configuration between the audio/LED control circuit 290 and the LED driver 291 according to the modified example 4 will be described with reference to FIG. 113. Note that FIG. 113 is a diagram showing a connection configuration between the audio/LED control circuit 290 and the LED driver 291 in this example.

この例においても、音声・LED制御回路290及びLEDドライバ291間は、SPIバスにより接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDO、SDI)の信号配線とが別配線で設けられる。そして、音声・LED制御回路290(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路290のシリアル・クロック信号の各出力端子(SCL1,SCL2)は、対応する複数のLEDドライバ291(スレーブ)のシリアル・クロック信号の入力端子(SCL)に並列接続される。また、音声・LED制御回路290のシリアル・データの各出力端子(SDO1,SDO2)は、対応するLEDドライバ291のシリアル・データの入力端子(SDI)に並列接続される。さらに、音声・LED制御回路290のシリアル・データの各入力端子(SDI1,SDI2)は、対応する複数のLEDドライバ291のシリアル・データの出力端子(SDO)に並列接続される。 Also in this example, since the audio/LED control circuit 290 and the LED driver 291 are connected by the SPI bus, the serial clock (SCL) signal wiring and the serial data (SPI channel) are connected in each physical system (SPI channel). The signal wiring for SDO and SDI) is provided separately. Then, in each physical system (SPI channel) of the audio/LED control circuit 290 (master), each output terminal (SCL1, SCL2) of the serial clock signal of the audio/LED control circuit 290 corresponds to the plurality of LED drivers 291. It is connected in parallel to the (slave) serial clock signal input terminal (SCL). Further, each output terminal (SDO1, SDO2) of the serial data of the audio/LED control circuit 290 is connected in parallel to the input terminal (SDI) of the corresponding serial data of the LED driver 291. Further, each input terminal (SDI1, SDI2) of the serial data of the audio/LED control circuit 290 is connected in parallel to the output terminal (SDO) of the corresponding serial data of the plurality of LED drivers 291.

さらに、この例では、図113に示すように、音声・LED制御回路290(マスタ)には、複数のスレーブ・セレクト端子(SS1,SS2,SS3)が設けられ、各LEDドライバ291(スレーブ)にもスレーブ・セレクト端子(SS)が設けられる。なお、各LEDドライバ291に設けられたスレーブ・セレクト端子(SS)は、例えば、図45で説明した上記実施形態のLEDドライバ280の端子群280d内に追加して設けられる。そして、音声・LED制御回路290の各スレーブ・セレクト端子は、対応するLEDドライバ291のスレーブ・セレクト端子(SS)に接続される。 Further, in this example, as shown in FIG. 113, the audio/LED control circuit 290 (master) is provided with a plurality of slave select terminals (SS1, SS2, SS3), and each LED driver 291 (slave) is provided. Is also provided with a slave select terminal (SS). The slave select terminal (SS) provided in each LED driver 291 is additionally provided, for example, in the terminal group 280d of the LED driver 280 of the above-described embodiment described in FIG. Then, each slave select terminal of the audio/LED control circuit 290 is connected to the slave select terminal (SS) of the corresponding LED driver 291.

[通信原理]
次に、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信原理を、図114を参照しながら説明する。なお、図114は、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作の様子を示す図である。
[Communication principle]
Next, the principle of serial data communication between the voice/LED control circuit 290 (master) and the LED driver 291 (slave) will be described with reference to FIG. Note that FIG. 114 is a diagram showing a state of serial data communication operation between the voice/LED control circuit 290 (master) and the LED driver 291 (slave).

音声・LED制御回路290は、図114に示すように、バッファ(第1記憶手段)、シフト・レジスタ(第1入出力手段)及びシフト・クロック発生部を有し、各LEDドライバ291は、バッファ(第2記憶手段)及びシフト・レジスタ(第2入出力手段)を有する。なお、音声・LED制御回路290内のシフト・レジスタは、8ビットのシフト・レジスタで構成される。また、LEDドライバ291内のシフト・レジスタも、8ビットのシフト・レジスタで構成される。 As shown in FIG. 114, the audio/LED control circuit 290 has a buffer (first storage means), a shift register (first input/output means), and a shift clock generator, and each LED driver 291 has a buffer. It has a (second storage means) and a shift register (second input/output means). The shift register in the voice/LED control circuit 290 is composed of an 8-bit shift register. The shift register in the LED driver 291 is also composed of an 8-bit shift register.

音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作において、音声・LED制御回路290内のシフト・レジスタの動作は、シフト・クロック発生部から入力されるシリアル・クロック信号に基づいて制御される。また、LEDドライバ291内のシフト・レジスタの動作もまた、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号に基づいて制御される。なお、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号は、シリアル・クロックの信号配線(音声・LED制御回路290のSCL端子(SCL1,SCL2)及びLEDドライバ291のSCL端子間の接続配線)を介して、LEDドライバ291に入力される。なお、この例では、8ビット単位でデータ通信が行われる。 In the serial data communication operation between the audio/LED control circuit 290 (master) and the LED driver 291 (slave), the operation of the shift register in the audio/LED control circuit 290 is input from the shift clock generator. It is controlled based on the serial clock signal. The operation of the shift register in the LED driver 291 is also controlled based on the serial clock signal output from the shift clock generator in the audio/LED control circuit 290. The serial clock signal output from the shift clock generator in the audio/LED control circuit 290 is a serial clock signal wiring (SCL terminals (SCL1, SCL2) of the audio/LED control circuit 290) and the LED driver 291. Is input to the LED driver 291 via the SCL terminal connection wiring). In this example, data communication is performed in 8-bit units.

音声・LED制御回路290(マスタ)からLEDドライバ291(スレーブ)へのシリアル・データの通信動作が開始されると、音声・LED制御回路290(マスタ)内のバッファから音声・LED制御回路290内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(M0〜M7)がシフト・レジスタ内の対応するレジスタに格納される。また、LEDドライバ291(スレーブ)内のバッファからLEDドライバ291内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(S0〜S7)がシフト・レジスタ内の対応するレジスタに格納される。 When the serial/data communication operation from the voice/LED control circuit 290 (master) to the LED driver 291 (slave) is started, the buffer in the voice/LED control circuit 290 (master) starts from the voice/LED control circuit 290. The transmission data (8 bits) is transmitted to the shift register of the above, and the data (M0 to M7) of each bit forming the transmission data is stored in the corresponding register in the shift register. Further, transmission data (8 bits) is transmitted from the buffer in the LED driver 291 (slave) to the shift register in the LED driver 291, and each bit data (S0 to S7) forming the transmission data is shifted in the shift register. It is stored in the corresponding register in.

次いで、音声・LED制御回路290内のシフト・レジスタの先頭レジスタに格納された1ビットのデータM7が、シリアル・データの通信配線(音声・LED制御回路290のSDO端子(SDO1又はSDO2)及びLEDドライバ291のSDI端子間の接続配線)を介して、LEDドライバ291に送信される。また、この際、音声・LED制御回路290のシフト・レジスタ内に格納されたデータ(M0〜M6)が一つ先頭側のレジスタにシフトして格納される。 Next, the 1-bit data M7 stored in the head register of the shift register in the voice/LED control circuit 290 is the serial data communication wiring (SDO terminal (SDO1 or SDO2) of the voice/LED control circuit 290) and the LED. It is transmitted to the LED driver 291 via the connection wiring between the SDI terminals of the driver 291. Further, at this time, the data (M0 to M6) stored in the shift register of the voice/LED control circuit 290 is shifted and stored in the register on the head side.

また、音声・LED制御回路290のデータM7の送信処理と同時に、LEDドライバ291内のシフト・レジスタの先頭レジスタに格納された1ビットのデータS7が、シリアル・データの通信配線(音声・LED制御回路290のSDI端子(SDI1又はSDI2)及びLEDドライバ291のSDO端子間の接続配線)を介して、音声・LED制御回路290に送信される。また、この際、LEDドライバ291のシフト・レジスタ内に格納されたデータ(S0〜S6)が一つ先頭側のレジスタにシフトして格納される。 Simultaneously with the transmission processing of the data M7 of the voice/LED control circuit 290, the 1-bit data S7 stored in the head register of the shift register in the LED driver 291 is serial data communication wiring (voice/LED control). It is transmitted to the audio/LED control circuit 290 via the SDI terminal (SDI1 or SDI2) of the circuit 290 and the connection wiring between the SDO terminal of the LED driver 291. Further, at this time, the data (S0 to S6) stored in the shift register of the LED driver 291 is shifted and stored in the register at the head side.

次いで、音声・LED制御回路290からLEDドライバ291に送信されたデータM7は、LEDドライバ291のシフト・レジスタ内の最後尾レジスタに格納される。また、この際、LEDドライバ291から音声・LED制御回路290に送信されたデータS7は、音声・LED制御回路290のシフト・レジスタ内の最後尾レジスタに格納される。 Next, the data M7 transmitted from the voice/LED control circuit 290 to the LED driver 291 is stored in the last register in the shift register of the LED driver 291. At this time, the data S7 transmitted from the LED driver 291 to the voice/LED control circuit 290 is stored in the last register in the shift register of the voice/LED control circuit 290.

上述した1ビットのデータ通信が終了した際の、音声・LED制御回路290内のシフト・レジスタのデータ格納状態、及び、LEDドライバ291内のシフト・レジスタのデータ格納状態を、図115に示す。図115に示すように、この例のデータ通信では、各シフト・レジスタの最後尾側のレジスタから順次データが入れ替わる。 FIG. 115 shows the data storage state of the shift register in the voice/LED control circuit 290 and the data storage state of the shift register in the LED driver 291 when the above-described 1-bit data communication is completed. As shown in FIG. 115, in the data communication of this example, data is sequentially exchanged from the rearmost register of each shift register.

そして、上述した1ビットのデータ通信が8回繰り返されると、音声・LED制御回路290のシフト・レジスタ内のデータと、LEDドライバ291のシフト・レジスタ内のデータとが互いに入れ替わり、8ビットのデータ通信が終了する。なお、8ビットのデータ通信が終了すると、音声・LED制御回路290のシフト・レジスタに格納された8ビットの受信データ(S0〜S7)は、音声・LED制御回路290内のバッファに送信され格納される。また、LEDドライバ291のシフト・レジスタに格納された8ビットの受信データ(M0〜M7)は、LEDドライバ291内のバッファに送信され格納される。 When the above-described 1-bit data communication is repeated eight times, the data in the shift register of the voice/LED control circuit 290 and the data in the shift register of the LED driver 291 are exchanged with each other, and the 8-bit data is exchanged. Communication ends. When the 8-bit data communication is completed, the 8-bit received data (S0 to S7) stored in the shift register of the voice/LED control circuit 290 is transmitted to and stored in the buffer in the voice/LED control circuit 290. To be done. The 8-bit received data (M0 to M7) stored in the shift register of the LED driver 291 is transmitted to and stored in the buffer in the LED driver 291.

[音声・LED制御回路及びLEDドライバ間の通信処理]
次に、図116A及び図116Bを参照して、音声・LED制御回路290及びLEDドライバ291間で行われるこの例の通信処理について説明する。なお、図116Aは、音声・LED制御回路290により実行されるこの例の信号及びデータの送受信処理の手順を示すフローチャートである。また、図116Bは、この例の音声・LED制御回路290及びLEDドライバ291間の通信処理において、LEDドライバ291により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Communication process between voice/LED control circuit and LED driver]
Next, with reference to FIGS. 116A and 116B, a communication process of this example performed between the sound/LED control circuit 290 and the LED driver 291 will be described. Note that FIG. 116A is a flowchart showing the procedure of signal and data transmission/reception processing of this example executed by the voice/LED control circuit 290. Further, FIG. 116B is a flowchart showing a procedure of signal and data transmission/reception processing executed by the LED driver 291 in the communication processing between the audio/LED control circuit 290 and the LED driver 291 of this example.

(1)音声・LED制御回路のシリアル・データ入出力処理
まず、音声・LED制御回路290は、図116Aに示すように、スレーブ・セレクタ信号(SS信号)を全LEDドライバ291に対して送信する(S801)。この際、スレーブ・セレクト信号(アドレス指定信号)で指定されたデバイスアドレスに対応するLEDドライバ291においてのみ、スレーブ・セレクト信号が受信される。
(1) Serial Data Input/Output Processing of Voice/LED Control Circuit First, the voice/LED control circuit 290 transmits a slave selector signal (SS signal) to all the LED drivers 291 as shown in FIG. 116A. (S801). At this time, the slave select signal is received only by the LED driver 291 corresponding to the device address designated by the slave select signal (address designation signal).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号で指定したデバイスアドレスのLEDドライバ291との間で、シリアル・データの送受信処理を行う(S802)。この際、音声・LED制御回路290は、上記図114及び図115を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。次いで、音声・LED制御回路290は、シリアル・データの送受信処理を完了する(S803)。 Next, the voice/LED control circuit 290 performs a serial data transmission/reception process with the LED driver 291 having the device address designated by the slave select signal (S802). At this time, the voice/LED control circuit 290 transmits/receives serial data in 8-bit units according to the communication principle described with reference to FIGS. 114 and 115. Next, the voice/LED control circuit 290 completes the transmission/reception process of the serial data (S803).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号の送信を停止する(S804)。そして、S804の処理後、音声・LED制御回路290は、シリアル・データ入出力処理を終了する。 Next, the voice/LED control circuit 290 stops the transmission of the slave select signal (S804). Then, after the processing of S804, the audio/LED control circuit 290 ends the serial/data input/output processing.

(2)LEDドライバのシリアル・データ入出力処理
まず、LEDドライバ291は、図116Bに示すように、スレーブ・セレクト信号を受信したか否かを判別する(S811)。この処理において、該LEDドライバ291がスレーブ・セレクト信号で指定されたデバイスアドレスに対応するLEDドライバ291である場合には、S811の判定処理の結果はYES判定となる。
(2) LED Driver Serial Data Input/Output Processing First, as shown in FIG. 116B, the LED driver 291 determines whether or not a slave select signal has been received (S811). In this process, when the LED driver 291 is the LED driver 291 corresponding to the device address specified by the slave select signal, the result of the determination process in S811 is YES.

S811において、LEDドライバ291が、スレーブ・セレクト信号を受信していないと判別した場合(S811がNO判定の場合)、LEDドライバ291は、後述のS814の処理を行う。一方、S811において、LEDドライバ291が、スレーブ・セレクト信号を受信したと判別した場合(S811がYES判定の場合)、LEDドライバ291は、動作状態を待機状態から起動状態に移行させる(S812)。 When the LED driver 291 determines in S811 that the slave select signal is not received (NO in S811), the LED driver 291 performs the process of S814 described below. On the other hand, if the LED driver 291 determines in S811 that the slave select signal is received (YES in S811), the LED driver 291 shifts the operating state from the standby state to the activated state (S812).

S812の処理後、LEDドライバ291は、音声・LED制御回路290との間で、シリアル・データの送受信処理を行う(S813)。この際、LEDドライバ291は、上記図114及び図115を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。そして、LEDドライバ291は、シリアル・データの送受信処理を完了する。 After the processing of S812, the LED driver 291 performs the serial data transmission/reception processing with the audio/LED control circuit 290 (S813). At this time, the LED driver 291 transmits/receives serial data in 8-bit units according to the communication principle described with reference to FIGS. 114 and 115. Then, the LED driver 291 completes the serial data transmission/reception process.

S813の処理後又はS811がNO判定の場合、LEDドライバ291は、動作状態を待機状態に移行又は待機状態を維持する(S814)。そして、S814の処理後、LEDドライバ291は、シリアル・データ入出力処理を終了する。 After the processing of S813 or when the determination of S811 is NO, the LED driver 291 shifts the operating state to the standby state or maintains the standby state (S814). Then, after the processing of S814, the LED driver 291 ends the serial data input/output processing.

この例では、上述のように、音声・LED制御回路290から送信されるスレーブ・セレクト信号により、特定のLEDドライバ291のみを指定して、該LEDドライバ291にデータを送信することができる。この場合、上記実施形態に比べて、音声・LED制御回路290及びLEDドライバ291間の信号配線の数は多くなるが、LEDドライバ291の処理負担を減らすことができ、音声・LED制御回路290の処理負荷と、LEDドライバ291の処理負荷とのバランスを調節することができる。 In this example, as described above, only the specific LED driver 291 can be designated by the slave select signal transmitted from the voice/LED control circuit 290, and the data can be transmitted to the LED driver 291. In this case, although the number of signal wirings between the audio/LED control circuit 290 and the LED driver 291 is larger than that in the above-described embodiment, the processing load of the LED driver 291 can be reduced, and the audio/LED control circuit 290 can be processed. The balance between the processing load and the processing load of the LED driver 291 can be adjusted.

[変形例5]
上記実施形態では、各ポートに1つのLED281が接続された構成、すなわち、LED281がスタティックLEDである例(スタティック出力制御の例)を説明したが、本発明はこれに限定されない。各ポートに複数のLEDが接続された構成、すなわち、LEDがダイナミック制御されるLED(以下、ダイナミックLEDと称す)であってもよい。
[Modification 5]
In the above embodiment, the configuration in which one LED 281 is connected to each port, that is, the example in which the LED 281 is a static LED (example of static output control) has been described, but the present invention is not limited to this. A configuration in which a plurality of LEDs are connected to each port, that is, an LED in which the LEDs are dynamically controlled (hereinafter referred to as a dynamic LED) may be used.

変形例5では、LEDがダイナミックLEDである場合の構成例(ダイナミック出力制御の構成例)を、図117を参照しながら説明する。なお、図117は、LEDデータのダイナミック出力制御の一例を示す例である。図117に示す例では、一つのポート1に3つのLED(赤色LED、青色LED及び緑色LED)が接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データのそれぞれを「0xFE」とする例を説明する。すなわち、この例では、LEDデータのデータ型(フォーマット)と、上記実施形態のそれと同様にする(図50参照)。 In Modification 5, a configuration example (configuration example of dynamic output control) in the case where the LED is a dynamic LED will be described with reference to FIG. 117. Note that FIG. 117 is an example showing an example of dynamic output control of LED data. The example shown in FIG. 117 shows an example in which three LEDs (red LED, blue LED and green LED) are connected to one port 1. Further, in this example, the reproduction time (lighting time) in the LED data is set to “12” (about 48 msec), and the red component brightness data, the green component brightness data, and the blue component brightness data are each set to “0xFE”. An example will be described. That is, in this example, the data type (format) of the LED data is the same as that of the above embodiment (see FIG. 50).

上記データ型のLEDデータがLEDドライバに入力されると、LEDドライバは、制御部位の情報(LEDの種別情報を含む)を参照して、LEDデータの中から接続されたLEDの種別に対応する輝度データに対応する駆動信号をポート1を介してLEDに出力する。それゆえ、赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。なお、この場合、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。また、この例では、LEDをダイナミック制御するので、点灯期間が48msecである場合、LEDドライバは、2msec間隔で赤色LED、緑色LED及び青色LEDをこの順に切り替えながら、輝度データ「0xFE」に対応する駆動信号を各LEDに出力し、この一連の駆動信号の切替動作が8回繰り替えされる。 When the LED data of the above data type is input to the LED driver, the LED driver refers to the information of the control part (including the LED type information) and corresponds to the type of the connected LED from the LED data. A drive signal corresponding to the brightness data is output to the LED via the port 1. Therefore, only the red luminance data “0xFE” in the LED data is output to the red LED, and the red LED is turned on at the luminance corresponding to the red luminance data “0xFE” for about 48 msec. Further, only the blue brightness data “0xFE” in the LED data is output to the blue LED, and the blue LED is lit at the brightness corresponding to the blue brightness data “0xFE” for about 48 msec. Further, only the green brightness data “0xFE” in the LED data is output to the green LED, and the green LED is lit at the brightness corresponding to the green brightness data “0xFE” for about 48 msec. In this case, white lighting is performed by the three LEDs of the red LED, the blue LED, and the green LED. Further, in this example, since the LED is dynamically controlled, when the lighting period is 48 msec, the LED driver switches the red LED, the green LED, and the blue LED in this order at intervals of 2 msec and corresponds to the luminance data “0xFE”. A drive signal is output to each LED, and this series of drive signal switching operations is repeated eight times.

上述のように、この例では、LEDデータのデータ型が上記実施形態のそれと同じになるので、上記実施形態のパチンコ遊技機1が備える全てのスタティックLEDをダイナミックLEDで置き換えてもよいし、一部のスタティックLEDをダイナミックLEDで置き換えてもよい。 As described above, in this example, since the data type of the LED data is the same as that of the above embodiment, all static LEDs provided in the pachinko gaming machine 1 of the above embodiment may be replaced with dynamic LEDs. Some static LEDs may be replaced by dynamic LEDs.

この例では、上述のように、ダイナミックLEDに出力するLEDデータのデータ型(フォーマット)を上記実施形態におけるスタティックLEDのそれと同様にすることができる。この場合、LEDの出力制御手法が互いに異なる複数のLEDを同時に使用する場合であっても、同じデータ型のLEDデータを送信することができるので、LEDドライバが実行する出力制御の種別毎に、異なるデータ型のLEDデータを用意する必要がなくなる。また、この場合、LEDデータの作成処理及びLEDデータの出力処理を、LEDの出力制御の種別に関係なく、共通化することができる。それゆえ、LEDデータの出力制御手法が互いに異なる複数種のLEDを併用しても、再生チャンネルで使用されるLEDデータの合成(上書きや更新など)が容易となり、複雑なLED出力制御を容易に実行することができる。 In this example, as described above, the data type (format) of the LED data output to the dynamic LED can be the same as that of the static LED in the above embodiment. In this case, even when a plurality of LEDs having different LED output control methods are used at the same time, the LED data of the same data type can be transmitted. Therefore, for each type of output control executed by the LED driver, It is not necessary to prepare LED data of different data types. Further, in this case, the LED data creation process and the LED data output process can be made common regardless of the type of LED output control. Therefore, even if a plurality of types of LEDs having different LED data output control methods are used together, it is easy to combine (overwrite or update) the LED data used in the reproduction channel, thereby facilitating complicated LED output control. Can be executed.

さらに、この例及び上記実施形態では、LEDの出力制御の種別に関係なく、LEDデータのデータ型が同じであるので、LEDドライバで制御する制御部位のLEDの個数に関係なく、各LEDデータの合成処理が容易となり、より複雑なLED制御を実施することが可能となる。すなわち、この例では、LEDを用いた演出制御の選択肢を増やすことができ、より高度な演出制御を実現することができる。 Further, in this example and the above-described embodiment, since the data type of the LED data is the same regardless of the type of LED output control, regardless of the number of LEDs of the control portion controlled by the LED driver, the LED data of each LED data The synthesizing process becomes easy, and more complicated LED control can be performed. That is, in this example, it is possible to increase the options for effect control using LEDs, and it is possible to realize more advanced effect control.

[変形例6]
変形例6では、役物20を駆動するモータ272の励磁状態(励磁継続時間等)を検知して、該検知結果に基づいて、エラー検知を行う機能をさらに備えたパチンコ遊技機の構成例についで説明する。なお、変形例6では、モータ272の励磁状態検知機能以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、モータ272の励磁状態の検知機能を実現するための構成及び処理についてのみ説明する。
[Modification 6]
In the modified example 6, a configuration example of a pachinko gaming machine further having a function of detecting an excitation state (excitation duration time, etc.) of the motor 272 driving the accessory 20 and performing error detection based on the detection result will be described. Described in. In Modification 6, the configuration other than the excitation state detection function of the motor 272 can be configured in the same manner as the above embodiment. Therefore, here, only the configuration and processing for realizing the function of detecting the excitation state of the motor 272 will be described.

(1)モータの励磁状態検知の構成例
まず、モータ272の励磁状態の検知機能の構成例を、図118を参照しながら説明する。図118は、変形例6におけるモータ272の励磁状態の検知機能部の概略構成図である。なお、この例では、モータドライバ271に、4つのモータ272が接続されている例を説明する。
(1) Configuration Example of Motor Excitation State Detection First, a configuration example of the excitation state detection function of the motor 272 will be described with reference to FIG. 118. FIG. 118 is a schematic configuration diagram of a detection function unit of the excitation state of the motor 272 in the modification 6. In addition, in this example, an example in which four motors 272 are connected to the motor driver 271 will be described.

この例におけるモータ272の励磁状態の検知機能部275(以下、励磁状態検知部275という)は、図118に示すように、3つのOR回路(第1OR回路276、第2OR回路277及び第3OR回路278)を含む論理回路により構成される。 The detection function unit 275 of the excitation state of the motor 272 (hereinafter referred to as the excitation state detection unit 275) in this example includes three OR circuits (first OR circuit 276, second OR circuit 277, and third OR circuit) as shown in FIG. 118. 278).

励磁状態検知部275内の第1OR回路276の一方の入力端子は、モータドライバ271の4つの出力端子のうち、出力端子OUT0に接続され、第1OR回路276の他方の入力端子は、モータドライバ271の出力端子OUT1に接続される。また、第2OR回路277の一方の入力端子は、モータドライバ271の出力端子OUT3に接続され、第2OR回路277の他方の入力端子は、モータドライバ271の出力端子OUT4に接続される。 One input terminal of the first OR circuit 276 in the excitation state detection unit 275 is connected to the output terminal OUT0 among the four output terminals of the motor driver 271, and the other input terminal of the first OR circuit 276 is connected to the motor driver 271. Of the output terminal OUT1. Further, one input terminal of the second OR circuit 277 is connected to the output terminal OUT3 of the motor driver 271, and the other input terminal of the second OR circuit 277 is connected to the output terminal OUT4 of the motor driver 271.

励磁状態検知部275内の第3OR回路278の一方の入力端子は、第1OR回路276の出力端子に接続され、第3OR回路278の他方の入力端子は、第2OR回路277の出力端子に接続される。そして、第3OR回路278の出力端子は、モータドライバ271に設けられた励磁状態検知用の所定の入力端子Pに接続される。 One input terminal of the third OR circuit 278 in the excitation state detection unit 275 is connected to the output terminal of the first OR circuit 276, and the other input terminal of the third OR circuit 278 is connected to the output terminal of the second OR circuit 277. It The output terminal of the third OR circuit 278 is connected to a predetermined input terminal P for detecting the excitation state provided in the motor driver 271.

図118に示す構成の励磁状態検知部275(励磁検知手段)を備えるパチンコ遊技機において、モータドライバ271から4つのモータ272の少なくとも1つに励磁データが出力されていると、励磁状態検知部275内の第3OR回路278からは、励磁検知信号(判別結果信号)としてデータ「1」がモータドライバ271に出力される。一方、モータドライバ271から4つのモータ272のいずれにも励磁データが出力されていない場合には、励磁状態検知部275内の第3OR回路278からは、励磁検知信号としてデータ「0」がモータドライバ271に出力される。 In the pachinko gaming machine including the excitation state detection unit 275 (excitation detection unit) configured as shown in FIG. 118, when the excitation data is output from the motor driver 271 to at least one of the four motors 272, the excitation state detection unit 275. Data “1” is output to the motor driver 271 as an excitation detection signal (discrimination result signal) from the third OR circuit 278 therein. On the other hand, when the excitation data is not output from the motor driver 271 to any of the four motors 272, the data “0” is output as the excitation detection signal from the third OR circuit 278 in the excitation state detection unit 275. It is output to 271.

この例では、ホスト制御回路210は、モータドライバ271に入力された励磁検知信号(「1」又は「0」)に基づいて、4つのモータ272の少なくとも1つが励磁状態であるか否かを判別する。そして、ホスト制御回路210は、モータ272が連続して励磁されている時間(励磁検知信号「1」が連続して検知されている時間)をカウントし、その連続励磁時間が所定値以上になれば、全てのモータ272の駆動を停止する。なお、ここでいう、「全てのモータ272」とは、モータドライバ271に接続された全てのモータ272を意味するが、本発明はこれに限定されず、役物20を駆動させる全モータであってもよいし、複数のモータドライバ271に接続された複数のモータ272であってもよい。 In this example, the host control circuit 210 determines whether or not at least one of the four motors 272 is in the excited state based on the excitation detection signal (“1” or “0”) input to the motor driver 271. To do. Then, the host control circuit 210 counts the time during which the motor 272 is continuously excited (the time during which the excitation detection signal “1” is continuously detected), and the continuous excitation time does not exceed the predetermined value. For example, driving of all the motors 272 is stopped. The “all motors 272” here means all the motors 272 connected to the motor driver 271, but the present invention is not limited to this, and is all the motors that drive the accessory 20. Or a plurality of motors 272 connected to a plurality of motor drivers 271.

なお、励磁状態検知部275の構成は、図118に示す例に限定されず、複数のモータ272の少なくとも1つが励磁状態であるか否かを判別することができる構成であれば任意の構成にすることができる。例えば、励磁状態検知部275に含まれるOR回路の個数及びOR回路間の接続形態は、例えばモータドライバ271に接続されるモータ272の個数に応じて適宜変更することができる。また、例えば、複数のモータ272のうち、稼働率の高い一部のモータ272の励磁状態を判別するような構成にしてもよい。この場合には、励磁状態検知部275は、モータドライバ271に設けられた励磁データの複数の出力端子のうち、監視対象となる稼働率の高い一部のモータ272に対応する出力端子のみに接続される。また、複数のモータ272のうち、監視対象となる一部のモータ272の励磁状態を判別する構成では、稼働率に関係なく任意に一部のモータ272を選択し、該選択された一部のモータ272の励磁状態を監視するようにしてもよい。 The configuration of the excitation state detection unit 275 is not limited to the example shown in FIG. 118, and may be any configuration as long as it can determine whether at least one of the plurality of motors 272 is in the excitation state. can do. For example, the number of OR circuits included in the excitation state detection unit 275 and the connection form between the OR circuits can be appropriately changed according to, for example, the number of motors 272 connected to the motor driver 271. Further, for example, the configuration may be such that the excitation state of a part of the motors 272 having a high operating rate among the plurality of motors 272 is determined. In this case, the excitation state detection unit 275 is connected only to the output terminals corresponding to a part of the motor 272 having a high operating rate to be monitored among the plurality of output terminals of the excitation data provided in the motor driver 271. To be done. Further, in the configuration in which the excitation state of some of the motors 272 to be monitored among the plurality of motors 272 is determined, some of the selected motors 272 are arbitrarily selected irrespective of the operating rate, and the selected one of the selected motors 272 is selected. The excitation state of the motor 272 may be monitored.

(2)役物制御処理
次に、図119を参照して、ホスト制御回路210により実行されるこの例の役物制御処理についてより詳細に説明する。なお、図119は、この例の役物制御処理の手順を示すフローチャートである。
(2) Accessory Product Control Processing Next, with reference to FIG. 119, the accessory product control processing of this example executed by the host control circuit 210 will be described in more detail. Note that FIG. 119 is a flowchart showing the procedure of the accessory control process of this example.

まず、ホスト制御回路210は、I2Cコントローラ261のリセット処理中であるか否かを判別する(S821)。 First, the host control circuit 210 determines whether or not the reset process of the I2C controller 261 is in progress (S821).

S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中であると判別した場合(S821がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了する。一方、S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中でないと判別した場合(S821がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S822)。 When the host control circuit 210 determines in S821 that the I2C controller 261 is in the process of being reset (YES in S821), the host control circuit 210 ends the accessory control process. On the other hand, in S821, when the host control circuit 210 determines that the reset process of the I2C controller 261 is not being performed (NO in S821), the host control circuit 210 determines whether all the motors 272 are in the initial position. Is determined (S822).

S822において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S822がYES判定の場合)、ホスト制御回路210は、役物リクエストに基づいて、各モータドライバ271(モータ272)に励磁データを出力する(S823)。これにより、役物20を用いた演出動作(モータ272の駆動動作)が開始される。次いで、ホスト制御回路210は、役物20を用いた演出動作(モータ272の駆動動作)中にエラーが発生したか否かを判別する(S824)。 In S822, when the host control circuit 210 determines that all the motors 272 are in the initial positions (YES in S822), the host control circuit 210 determines the motor drivers 271 (motors) based on the accessory request. The excitation data is output to 272) (S823). As a result, the effect operation (drive operation of the motor 272) using the accessory 20 is started. Next, the host control circuit 210 determines whether or not an error occurs during the performance operation (drive operation of the motor 272) using the accessory 20 (S824).

S824において、ホスト制御回路210が、エラーが発生したと判別した場合(S824がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S824において、ホスト制御回路210が、エラーが発生していないと判別した場合(S824がNO判定の場合)、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)を計測する(S825)。この処理では、ホスト制御回路210は、励磁状態検知部275内の第3OR回路278からモータドライバ271に入力される励磁検知信号に基づいて、モータ272の連続励磁時間を計測する。 In S824, when the host control circuit 210 determines that an error has occurred (YES in S824), the host control circuit 210 performs the process of S830 described below. On the other hand, when the host control circuit 210 determines in S824 that an error has not occurred (NO in S824), the host control circuit 210 determines the duration of the excitation state of the motor 272 (continuous excitation time). Measure (S825). In this process, the host control circuit 210 measures the continuous excitation time of the motor 272 based on the excitation detection signal input from the third OR circuit 278 in the excitation state detection unit 275 to the motor driver 271.

S825の処理後、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)が所定時間以上であるか否かを判別する(S826)。 After the processing of S825, the host control circuit 210 determines whether or not the duration of the excitation state of the motor 272 (continuous excitation time) is equal to or longer than a predetermined time (S826).

S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上であると判別した場合(S826がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上でないと判別した場合(S826がNO判定の場合)、ホスト制御回路210は、モータ272の励磁中であるか否かを判別する(S827)。 When the host control circuit 210 determines in S826 that the continuous excitation time of the motor 272 is equal to or longer than the predetermined time (YES in S826), the host control circuit 210 performs the process of S830 described below. On the other hand, when the host control circuit 210 determines in S826 that the continuous excitation time of the motor 272 is not longer than the predetermined time (when S826 is NO determination), the host control circuit 210 determines whether the motor 272 is being excited. It is determined (S827).

S827において、ホスト制御回路210が、モータ272の励磁中であると判別した場合(S827がYES判定の場合)、ホスト制御回路210は、処理をS824に戻し、S824以降の処理を行う。一方、S827において、ホスト制御回路210が、モータ272の励磁中でないと判別した場合(S827がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。 If the host control circuit 210 determines in S827 that the motor 272 is being excited (YES in S827), the host control circuit 210 returns the process to S824, and performs the processes in and after S824. On the other hand, in S827, when the host control circuit 210 determines that the motor 272 is not being excited (NO in S827), the host control circuit 210 ends the accessory control process.

ここで、再度、S822の処理に戻って、S822において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S822がNO判定の場合)、ホスト制御回路210は、役物20を初期位置に移動させる(戻す)ための励磁データをモータ272に出力する(S828)。次いで、ホスト制御回路210は、役物20を初期位置に移動させる動作(モータ272の駆動動作)においてエラーが発生したか否かを判別する(S829)。 Here, returning to the processing of S822 again, if the host control circuit 210 determines in S822 that one or more motors 272 are not at the initial position (NO determination in S822), the host control circuit 210 , Excitation data for moving (returning) the accessory 20 to the initial position is output to the motor 272 (S828). Next, the host control circuit 210 determines whether or not an error has occurred in the operation of moving the accessory 20 to the initial position (drive operation of the motor 272) (S829).

S829において、ホスト制御回路210が、エラーが発生したと判別した場合(S829がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S829において、ホスト制御回路210が、エラーが発生していないと判別した場合(S829がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。 When the host control circuit 210 determines in S829 that an error has occurred (YES in S829), the host control circuit 210 performs the process of S830 described below. On the other hand, if the host control circuit 210 determines in S829 that no error has occurred (NO in S829), the host control circuit 210 ends the accessory control process.

S824、S826又はS829がYES判定の場合、ホスト制御回路210は、全てのモータ272の駆動動作を停止する(S830)。具体的には、ホスト制御回路210は、全てのモータ272の励磁を開放する。そして、S830の処理後、ホスト制御回路210は、役物制御処理を終了する。 When S824, S826, or S829 is YES, the host control circuit 210 stops the driving operation of all the motors 272 (S830). Specifically, the host control circuit 210 releases the excitation of all the motors 272. Then, after the processing of S830, the host control circuit 210 ends the accessory control processing.

なお、S830の処理では、ホスト制御回路210は、さらに、表示装置13を制御して、役物20の駆動エラーが発生した旨の情報を表示画面に表示させる。ただし、このエラー表示は、電源をオフするまで解除されないようにする。 In the process of S830, the host control circuit 210 further controls the display device 13 to display information indicating that a drive error of the accessory 20 has occurred on the display screen. However, this error display should not be canceled until the power is turned off.

上述のように、この例では、モータ272の連続励磁時間が所定時間以上になると、全てのモータ272の駆動動作が停止される。このモータ272の駆動動作の停止処理(モータ272の保護処理)を実行するか否かの判別するためのモータ272の連続励磁時間の閾値は、例えば、役物20による演出内容に応じて任意に設定することができる。なお、上述したモータ272の励磁状態(連続励磁時間)の検知処理及びその検知結果に基づくモータ272の保護処理は、上記実施形態で行わる役物制御処理(図100参照)の追加処理として行われてもよいし、上記実施形態の役物制御処理(図100参照)中のS499以降の処理を、図119に示すフローチャートの処理で置き換えてもよい。 As described above, in this example, the driving operation of all the motors 272 is stopped when the continuous excitation time of the motors 272 exceeds the predetermined time. The threshold value of the continuous excitation time of the motor 272 for determining whether or not to execute the process of stopping the driving operation of the motor 272 (the process of protecting the motor 272) is arbitrarily set, for example, according to the effect contents of the accessory 20. Can be set. The detection process of the excitation state (continuous excitation time) of the motor 272 and the protection process of the motor 272 based on the detection result are performed as an additional process of the accessory control process (see FIG. 100) performed in the above embodiment. Alternatively, the processes after S499 in the accessory control process (see FIG. 100) of the above embodiment may be replaced by the process of the flowchart shown in FIG. 119.

なお、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に出力される励磁データは、役物20の一つの所定動作に対応する励磁データで構成される場合もあるが、複数の所定動作にそれぞれ対応する複数の励磁データで構成される場合もある。 The excitation data output from the host control circuit 210 to the motor 272 (motor driver 271) based on the accessory request may be composed of excitation data corresponding to one predetermined operation of the accessory 20. , May be composed of a plurality of excitation data corresponding to a plurality of predetermined operations.

後者の場合には、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に複数の励磁データが所定の順序で出力される。そして、この場合には、この例の役物制御処理において、図119中のS824〜S827の処理を励磁データ毎(役物の一つの動作毎)に繰り返す。それゆえ、例えば、役物20の一連の駆動動作の中で、途中の所定動作に対応する励磁データの出力動作において、モータ272の連続励磁時間が所定時間以上になる(S826がYES判定になる)と、モータ272の駆動動作がその時点で停止され、その後に出力予定の動作毎の励磁データの出力処理も停止される。 In the latter case, based on the accessory request, the host control circuit 210 outputs a plurality of excitation data to the motor 272 (motor driver 271) in a predetermined order. Then, in this case, in the accessory control process of this example, the processing of S824 to S827 in FIG. 119 is repeated for each excitation data (each operation of the accessory). Therefore, for example, in the series of driving operations of the accessory 20, in the operation of outputting the excitation data corresponding to the predetermined operation in the middle, the continuous excitation time of the motor 272 becomes the predetermined time or more (YES in S826). ), the driving operation of the motor 272 is stopped at that point, and thereafter the output processing of the excitation data for each output scheduled operation is also stopped.

(3)この例の構成により得られる各種効果
上述のように、この例では、モータドライバ271から少なくとも一つモータ272に出力される励磁データ(電圧信号)の出力状態(モータ272の励磁状態)を励磁状態検知部275で検知し、該検知結果に基づいて、モータ272の連続励磁時間(役物20の連続駆動時間)を計測する。そして、計測されたモータ272の連続励磁時間(役物20の連続駆動時間)に基づいて、全てのモータ272を停止(励磁開放)するか否かを判別する。
(3) Various effects obtained by the configuration of this example As described above, in this example, the output state of the excitation data (voltage signal) output from the motor driver 271 to at least one motor 272 (excitation state of the motor 272). Is detected by the excitation state detection unit 275, and the continuous excitation time of the motor 272 (continuous drive time of the accessory 20) is measured based on the detection result. Then, based on the measured continuous excitation time of the motor 272 (continuous driving time of the accessory 20), it is determined whether or not all the motors 272 are stopped (excitation is released).

このようなモータ272の励磁状態の検知機能を設けることにより、例えば、モータ272に対して過剰に励磁データが出力されている場合や、意図しないモータ励磁が実行されている場合などを検知することができる。その結果、役物20の動作を保証することができるとともに、モータ272の故障を抑制することができる。 By providing such a function of detecting the excitation state of the motor 272, it is possible to detect, for example, a case where excessive excitation data is output to the motor 272 or a case where unintended motor excitation is executed. You can As a result, the operation of the accessory 20 can be guaranteed and the failure of the motor 272 can be suppressed.

また、役物20の一つの動作毎にモータ272の励磁状態の検知(管理)した場合には、演出動作の区切りよいタイミングでモータ272の駆動を停止することができるので、演出内容に合わせたモータ272の停止処理を行うことができる。 In addition, when the excitation state of the motor 272 is detected (managed) for each operation of the accessory 20, the driving of the motor 272 can be stopped at a timing when the production operation can be divided, so that the production content can be adjusted. The stopping process of the motor 272 can be performed.

さらに、この例では、モータ272の励磁状態において異常を検知した場合、電源がオフされるまで、表示装置13の表示画面でエラー表示が継続される。それゆえ、この場合には、電源をオフさせてモータ272を強制的に励磁開放させる処理を促すことができる。 Further, in this example, when an abnormality is detected in the excited state of the motor 272, the error display is continued on the display screen of the display device 13 until the power is turned off. Therefore, in this case, it is possible to prompt the processing of turning off the power supply and forcibly releasing the excitation of the motor 272.

[変形例7]
上記実施形態のパチンコ遊技機1では、図8に示すように、内蔵中継基板260に設けられた接続端子群264中の第4接続端子を内蔵中継基板260内に設けられた接地(GND)端子に接続する例を説明したが、本発明は、これに限定されない。
[Modification 7]
In the pachinko gaming machine 1 of the above embodiment, as shown in FIG. 8, the fourth connection terminal in the connection terminal group 264 provided on the built-in relay board 260 is a ground (GND) terminal provided in the built-in relay board 260. However, the present invention is not limited to this.

例えば、スピーカボックス11aに設けられた端子群11b中の第3又は第4接続端子を、スピーカボックス11a内に設けられた接地端子(不図示)に接続してもよい。 For example, the third or fourth connection terminal in the terminal group 11b provided in the speaker box 11a may be connected to the ground terminal (not shown) provided in the speaker box 11a.

また、例えば、内蔵中継基板260に設けられた接続端子群264中の第4接続端子を内蔵中継基板260内に設けられた電源電圧端子に接続してもよい。なお、この場合には、図8に示す内蔵中継基板260の構成において、デジタルオーディオパワーアンプ262のミュート端子(MUTE)とNOT回路268との間にさらにNOT回路が設けられる、又は、NOT回路268が省略される。 Further, for example, the fourth connection terminal in the connection terminal group 264 provided in the built-in relay board 260 may be connected to the power supply voltage terminal provided in the built-in relay board 260. In this case, in the structure of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268. Is omitted.

また、上記実施形態では、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される信号のレベル(振幅値)がLOWレベルである場合にミュート機能を作動させる例を説明したが、本発明はこれに限定されない。デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される信号のレベル(振幅値)がHIGHレベルである場合にミュート機能を作動させる構成にしてもよい。この場合には、図8に示す内蔵中継基板260の構成において、デジタルオーディオパワーアンプ262のミュート端子(MUTE)とNOT回路268との間にさらにNOT回路が設けられる、又は、NOT回路268が省略される。 In the above embodiment, an example in which the mute function is activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is the LOW level has been described. It is not limited to this. The mute function may be activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is HIGH level. In this case, in the structure of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268 is omitted. To be done.

さらに、上記実施形態では、内蔵中継基板260とスピーカボックス11aとの間を複数の信号配線を1つの束にしたハーネス300を用いて接続する例を説明したが、本発明はこれに限定されず、別個の信号配線を複数用いて、内蔵中継基板260及びスピーカボックス11a間を接続してもよい。 Furthermore, in the above-described embodiment, an example in which the built-in relay board 260 and the speaker box 11a are connected using the harness 300 in which a plurality of signal wirings are bundled has been described, but the present invention is not limited to this. The built-in relay board 260 and the speaker box 11a may be connected by using a plurality of separate signal wirings.

[変形例8]
サブ基板202及びCGROM基板間の接続構成は、上記実施形態で説明した例に限定されない。例えば、サブ基板202内の双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230で把握できるような構成にしてもよい。変形例8では、その一構成例を説明する。
[Modification 8]
The connection configuration between the sub-board 202 and the CGROM board is not limited to the example described in the above embodiment. For example, the display control circuit 230 may be configured so that the level of a signal input to one control terminal DIR of the bidirectional balance transceiver 301 in the sub-board 202 can be grasped. In modification 8, one configuration example thereof will be described.

図120は、CGROM基板204aにNOR型のCGROM206aが搭載された場合における、変形例8のサブ基板202a及びCGROM基板204a間の接続構成図である。なお、図120に示すこの例のサブ基板202aの構成において、図10に示す上記実施形態のサブ基板202と同じ構成には同じ符号を付して示す。 FIG. 120 is a connection configuration diagram between the sub-board 202a and the CGROM board 204a of the modification 8 when the NOR type CGROM 206a is mounted on the CGROM board 204a. Note that in the configuration of the sub-board 202a of this example shown in FIG. 120, the same configurations as the sub-board 202 of the above-described embodiment shown in FIG.

また、図120に示す例では、NOR型のCGROM206aが搭載されたCGROM基板204aをサブ基板202aに接続(装着)する例を示すが、本発明はこれに限定されず、この例において、図11に示すNAND型のCGROM206bが搭載されたCGROM基板204bをこの例のサブ基板202aに接続(装着)してもよい。 Further, in the example shown in FIG. 120, an example is shown in which the CGROM substrate 204a on which the NOR type CGROM 206a is mounted is connected (mounted) to the sub-substrate 202a, but the present invention is not limited to this, and in this example, FIG. The CGROM board 204b on which the NAND type CGROM 206b shown in (1) is mounted may be connected (mounted) to the sub-board 202a in this example.

図120に示す構成と上記実施形態で説明した図10の構成との比較から明らかなように、NOR型のCGROM206aが搭載されたCGROM基板204aの構成は同じであるので、ここでは、CGROM基板204aの構成についての説明は省略する。 As is clear from a comparison between the configuration shown in FIG. 120 and the configuration of FIG. 10 described in the above embodiment, the configuration of the CGROM substrate 204a on which the NOR type CGROM 206a is mounted is the same, so here, the CGROM substrate 204a is used. The description of the configuration will be omitted.

この例のサブ基板202aでは、図120に示すように、サブ基板202aの端子群303中の第5接続端子(所定の接続端子)は、双方向バランストランシーバ301の一方の制御端子DIRに接続されるだけでなく、信号配線W4を介して表示制御回路230aの通信選択バス入力端子(所定の入力端子)にも接続される。これにより、双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230aで管理することができる。なお、この接続構成以外のサブ基板202aの構成は、上記実施形態で説明した図10に示すサブ基板202の対応する構成と同様であるので、ここでは、これらの構成の説明は省略する。 In the sub-board 202a of this example, as shown in FIG. 120, the fifth connection terminal (predetermined connection terminal) in the terminal group 303 of the sub-board 202a is connected to one control terminal DIR of the bidirectional balance transceiver 301. In addition to being connected, it is also connected to the communication selection bus input terminal (predetermined input terminal) of the display control circuit 230a via the signal wiring W4. This allows the display control circuit 230a to manage the level of the signal input to one control terminal DIR of the bidirectional balance transceiver 301. The configuration of the sub-board 202a other than this connection configuration is the same as the corresponding configuration of the sub-board 202 shown in FIG. 10 described in the above embodiment, and therefore the description of these configurations is omitted here.

上記実施形態で説明したように、CGROMの種別がNOR型である場合には、双方向バランストランシーバ301の制御端子DIR(第5接続端子)に入力される信号のレベルはLOWになり、CGROMの種別がNAND型である場合には、双方向バランストランシーバ301の制御端子DIR(第5接続端子)に入力される信号のレベルはHIGHになる。それゆえ、この例のように、双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230aで管理可能な構成では、制御端子DIRに入力される信号レベルに応じて、接続されたCGROMの種別がNOR型であるのか、又は、NAND型であるのかを判別することができる。 As described in the above embodiment, when the type of the CGROM is the NOR type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balance transceiver 301 becomes LOW and the CGROM When the type is the NAND type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balance transceiver 301 becomes HIGH. Therefore, as in this example, in the configuration in which the level of the signal input to one control terminal DIR of the bidirectional balance transceiver 301 can be managed by the display control circuit 230a, it depends on the signal level input to the control terminal DIR. Then, it is possible to determine whether the type of the connected CGROM is the NOR type or the NAND type.

この場合、表示制御回路230aは、起動時に表示制御回路230aの初期設定処理において、通信選択バス入力端子に入力された信号のレベル(振幅値)に基づき、通信形態としてNOR型のCGROMとの通信形態及びNAND型のCGROMとの通信形態の一方を選択して設定することができる。すなわち、この例のパチンコ遊技機においても、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機の拡張性を担保することができる。 In this case, the display control circuit 230a communicates with the NOR type CGROM as a communication mode based on the level (amplitude value) of the signal input to the communication selection bus input terminal in the initial setting process of the display control circuit 230a at the time of startup. One of the form and the communication form with the NAND type CGROM can be selected and set. That is, also in the pachinko gaming machine of this example, it is possible to select the CGROM according to the embodiment, and the expandability of the pachinko gaming machine can be ensured.

なお、この例のように、サブ基板202aの第5接続端子の信号レベルを監視し、該信号レベルに基づいて、接続されたCGROMに対する通信形態を選択できる構成では、双方向バランストランシーバ301を省略してもよい。この場合には、表示制御回路230aの第1入出力兼用端子GMA31/GRB3〜第4入出力兼用端子GMA28/GRB0を、サブ基板202aの第5接続端子の信号レベルに基づいて、入力端子及び出力端子のいずれで作用させるかの選択制御を表示制御回路230aで行う。すなわち、この場合には、表示制御回路230aは、サブ基板202の第5接続端子に印加される信号のレベルに基づいて、表示制御回路230a及びCGROM間の通信形態を設定する通信形態設定手段も兼ねる。 It should be noted that the bidirectional balance transceiver 301 is omitted in the configuration in which the signal level of the fifth connection terminal of the sub-board 202a can be monitored and the communication mode for the connected CGROM can be selected based on the signal level as in this example. You may. In this case, the first input/output combined terminal GMA31/GRB3 to the fourth input/output combined terminal GMA28/GRB0 of the display control circuit 230a are input and output based on the signal level of the fifth connection terminal of the sub-board 202a. The display control circuit 230a controls selection of which of the terminals is used. That is, in this case, the display control circuit 230a also includes a communication mode setting unit that sets the communication mode between the display control circuit 230a and the CGROM based on the level of the signal applied to the fifth connection terminal of the sub-board 202. Also serve.

上記実施形態及び上記各種変形例では、遊技機としてパチンコ遊技機を例に挙げ説明したが、本発明はこれに限定されない。上述した本発明の各種技術は、他の遊技機にも適用可能であり、例えば、弾球遊技機、パチスロ遊技機、ゲーミングマシン、封入式遊技機、回動式遊技機等の各種遊技機に適用することもできる。
ところで、上述のように、従来、画像フレームを重ね合わせて画像の表示制御を行う機能を備えた遊技機が知られている。また、近年の遊技機では、画像表示演出における画像の精密度の向上、エフェクトの種類増加、演出バリエーションの増加等の影響により、画像のデータ容量の肥大化が進んでいる。それゆえ、従来、この技術分野では、画像演算処理の効率をより向上させることが可能な技術の開発が求められている。しかしながら、例えば、画像データを格納するための記憶領域を拡張することが難しい遊技機では、限られた記憶領域内において、画像演算処理を実行する際の記憶領域を如何にして確保し、効率よく演算制御を実行するかが大きな課題であった。
また、この技術分野では、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を提供することが可能な技術の開発が求められている。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を与えることが可能な遊技機を提供することである。
そして、上記構成の本発明の遊技機によれば、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を与えることができる。
Although the pachinko gaming machine has been described as an example of the gaming machine in the embodiment and the various modifications described above, the present invention is not limited to this. The various techniques of the present invention described above can be applied to other game machines, for example, various game machines such as a ball game machine, a pachi-slot game machine, a gaming machine, an enclosed game machine, and a rotary game machine. It can also be applied.
By the way, as described above, conventionally, there has been known a gaming machine having a function of superposing image frames and controlling display of images. Further, in recent game machines, the data capacity of the image has been bloated due to the effects of the improvement of the precision of the image in the image display effect, the increase of the kind of effect, the increase of the effect variation and the like. Therefore, conventionally, in this technical field, there has been a demand for the development of a technique capable of further improving the efficiency of image calculation processing. However, for example, in a gaming machine in which it is difficult to expand the storage area for storing image data, how to secure a storage area for executing image calculation processing within the limited storage area, and efficiently The major issue was whether to execute arithmetic control.
Further, in this technical field, there is a demand for the development of a technique capable of more accurately determining the validity of a received command and providing a safer game to a player.
The present invention has been made to solve the above problems, and an object of the present invention is to more accurately determine the validity of a received command and provide a safer game to the player. It is to provide a game machine capable of doing so.
According to the gaming machine of the present invention having the above configuration, it is possible to more accurately determine whether the received command is valid, and to provide a safer game to the player.

1…パチンコ遊技機(遊技機)、2…本体、3…ベースドア、4…ガラスドア、11…スピーカ、11a…スピーカボックス、11b…接続端子群、12…遊技盤、13…表示装置、15…発射装置、16…払出装置、18…ランプ(LED)群、20…役物、43…球通過検出器、44…第1始動口、45…第2始動口、46…普通電動役物、51,52…一般入賞口、53…第1大入賞口、54…第2大入賞口、55…アウト口、56…遊技釘、61…特別図柄表示装置、62…普通図柄表示装置、63…普通図柄保留表示装置、64…第1特別図柄保留表示装置、65…第2特別図柄保留表示装置、70…主制御回路、71…メインCPU、72…メインROM、73…メインRAM、77…ワンチップマイコン、123…払出・発射制御回路、200…副制御回路、201…中継基板、202,202a…サブ基板、203…制御ROM基板、204,204a,204b…CGROM基板、205…サブメインROM、206,206a,206b…CGROM、210…ホスト制御回路、210a…サブワークRAM、210b…SRAM、220,290…音声・LED制御回路、230,230a…表示制御回路、234…動画デコーダ、235…静止画デコーダ、236…SDRAMコントローラ、237…内蔵VRAM、238…第1ディスプレイコントローラ、239…第2ディスプレイコントローラ、240…3Dジオメトリエンジン、241…レンダリングエンジン、250…SDRAM、260…内蔵中継基板、261…I2Cコントローラ、262…デジタルオーディオパワーアンプ、263…LC回路、264…接続端子群、268…NOT回路、270…モータコントローラ、271…モータドライバ、272…モータ、275…励磁状態検知部、276…第1OR回路、277…第2OR回路、278…第3OR回路、280,291…LEDドライバ、281…LED、300…ハーネス、301…双方向バランストランシーバ、302…AND回路、303,311…端子群、312…トランジスタ回路 DESCRIPTION OF SYMBOLS 1... Pachinko gaming machine (gaming machine), 2... Main body, 3... Base door, 4... Glass door, 11... Speaker, 11a... Speaker box, 11b... Connection terminal group, 12... Game board, 13... Display device, 15 ... Launching device, 16... Dispensing device, 18... Lamp (LED) group, 20... Accessory, 43... Ball passage detector, 44... First starting port, 45... Second starting port, 46... Ordinary electric accessory, 51, 52... General prize hole, 53... First prize hole, 54... Second prize hole, 55... Out mouth, 56... Game nail, 61... Special symbol display device, 62... Normal symbol display device, 63... Normal symbol hold display device, 64... First special symbol hold display device, 65... Second special symbol hold display device, 70... Main control circuit, 71... Main CPU, 72... Main ROM, 73... Main RAM, 77... One Chip microcomputer, 123... Delivery/launch control circuit, 200... Sub control circuit, 201... Relay board, 202, 202a... Sub board, 203... Control ROM board, 204, 204a, 204b... CGROM board, 205... Sub main ROM, 206, 206a, 206b... CGROM, 210... Host control circuit, 210a... Subwork RAM, 210b... SRAM, 220, 290... Voice/LED control circuit, 230, 230a... Display control circuit, 234... Video decoder, 235... Stationary Image decoder 236... SDRAM controller, 237... Built-in VRAM, 238... First display controller, 239... Second display controller, 240... 3D geometry engine, 241... Rendering engine, 250... SDRAM, 260... Built-in relay board, 261... I2C controller, 262... Digital audio power amplifier, 263... LC circuit, 264... Connection terminal group, 268... NOT circuit, 270... Motor controller, 271... Motor driver, 272... Motor, 275... Excitation state detector, 276... 1 OR circuit, 277... Second OR circuit, 278... Third OR circuit, 280, 291... LED driver, 281... LED, 300... Harness, 301... Bidirectional balance transceiver, 302... AND circuit, 303, 311... Terminal group, 312 ...Transistor circuit

Claims (1)

演出で使用されるエフェクトの描画処理で使用される記憶手段と、
エフェクトの描画処理で使用される記憶領域のサイズが、前記記憶手段の記憶領域内において所定のサイズ以下である場合に、前記所定のサイズの記憶領域をエフェクトバッファとして動作させ、前記記憶手段の残りの記憶領域をコピーバッファとして動作させる動作手段と、
エフェクトの描画処理が行われるときに、前記コピーバッファにエフェクトのソース画像が転送済みである場合には、前記コピーバッファから前記エフェクトバッファにソース画像を読み出してエフェクトの描画処理を行い、エフェクトの描画処理が行われるときに、前記コピーバッファにエフェクトのソース画像が転送済みでない場合には、前記コピーバッファにエフェクトのソース画像を読み出した後、エフェクトの描画処理を行う描画手段と、
所定の発光パターンで演出動作を行う複数の発光手段と、
前記発光パターンを制御可能な発光制御手段と、
前記発光パターンに対応する駆動データに基づく制御信号を前記発光手段に出力する発光駆動手段と、
前記描画手段及び前記発光制御手段のそれぞれに動作開始要求を行う開始要求手段と、
を備え、
前記描画手段は、前記開始要求手段による動作開始要求に応じて描画処理を開始し、前記発光制御手段は、前記開始要求手段による動作開始要求に応じて前記発光パターンの制御を開始し、
前記発光制御手段は、
前記駆動データ、前記駆動データの再生方式を示す再生方式情報、及び、前記駆動データに基づく制御信号の出力先を示す出力先情報と、
前記再生方式情報で指定された再生方式に従い、前記出力先情報で指定された出力先の前記発光手段と接続可能な前記発光駆動手段に前記駆動データを送信する駆動データ制御手段と、
前記駆動データの実行優先順位が設定された複数のチャンネルと、を有し、
前記複数のチャンネルのそれぞれには、第1の系統に対応する駆動データ及び第2の系統に対応する駆動データが設定可能であり、
前記駆動データ制御手段は、前記第1の系統に対応する第1の駆動データ制御手段と、前記第2の系統に対応する第2の駆動データ制御手段と、を有し、
前記第1の駆動データ制御手段が参照する前記出力先情報で指定された出力先の前記発光手段と、前記第2の駆動データ制御手段が参照する前記出力先情報で指定された出力先の前記発光手段とが、互いに重複しないように制御される
ことを特徴とする遊技機。
A storage means used in the drawing process of the effect used in the production,
When the size of the storage area used in the effect drawing process is equal to or smaller than a predetermined size in the storage area of the storage means, the storage area of the predetermined size is operated as an effect buffer, and the rest of the storage means is left. Operating means for operating the storage area of as a copy buffer,
When the effect source image has been transferred to the copy buffer when the effect drawing process is performed, the source image is read from the copy buffer to the effect buffer, the effect drawing process is performed, and the effect drawing is performed. When the processing is performed, if the source image of the effect has not been transferred to the copy buffer, after the source image of the effect is read to the copy buffer, drawing means for performing the effect drawing processing,
A plurality of light emitting means for performing a production operation in a predetermined light emitting pattern,
A light emission control means capable of controlling the light emission pattern,
Light emission drive means for outputting to the light emission means a control signal based on drive data corresponding to the light emission pattern,
Start request means for making an operation start request to each of the drawing means and the light emission control means,
Equipped with
The drawing means starts drawing processing in response to an operation start request by the start requesting means, and the light emission control means starts control of the light emission pattern in response to an operation start request by the start requesting means,
The light emission control means,
Drive data, reproduction method information indicating a reproduction method of the drive data, and output destination information indicating an output destination of a control signal based on the drive data,
Drive data control means for transmitting the drive data to the light emission drive means connectable to the light emitting means of the output destination specified by the output destination information according to the reproduction method specified by the reproduction method information;
A plurality of channels in which the execution priority of the drive data is set,
Wherein the each of the plurality of channels, a drive data corresponding to the drive data and the second system corresponding to the first system can be set,
The drive data control means includes a first drive data control means corresponding to the first system and a second drive data control means corresponding to the second system.
The light emitting means of the output destination designated by the output destination information referred to by the first drive data control means, and the output destination designated by the output destination information referred to by the second drive data control means. A game machine characterized in that the light emitting means and the light emitting means are controlled so as not to overlap each other.
JP2019065611A 2019-03-29 2019-03-29 Amusement machine Active JP6746745B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019065611A JP6746745B2 (en) 2019-03-29 2019-03-29 Amusement machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019065611A JP6746745B2 (en) 2019-03-29 2019-03-29 Amusement machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017100741A Division JP6506795B2 (en) 2017-05-22 2017-05-22 Gaming machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020132388A Division JP7015880B2 (en) 2020-08-04 2020-08-04 Pachinko machine

Publications (2)

Publication Number Publication Date
JP2019103881A JP2019103881A (en) 2019-06-27
JP6746745B2 true JP6746745B2 (en) 2020-08-26

Family

ID=67060661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019065611A Active JP6746745B2 (en) 2019-03-29 2019-03-29 Amusement machine

Country Status (1)

Country Link
JP (1) JP6746745B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004166904A (en) * 2002-11-19 2004-06-17 Aruze Corp Game machine and simulation game program
JP4758760B2 (en) * 2005-12-28 2011-08-31 株式会社三共 Game machine
JP4937681B2 (en) * 2006-09-01 2012-05-23 株式会社三共 Game machine
JP2014018491A (en) * 2012-07-19 2014-02-03 Sankyo Co Ltd Game machine
JP5953524B2 (en) * 2012-10-11 2016-07-20 株式会社オリンピア Game machine
JP6009371B2 (en) * 2013-02-26 2016-10-19 ルネサスエレクトロニクス株式会社 Image processing LSI and image processing program
JP5812085B2 (en) * 2013-12-18 2015-11-11 株式会社三洋物産 Game machine

Also Published As

Publication number Publication date
JP2019103881A (en) 2019-06-27

Similar Documents

Publication Publication Date Title
JP6506795B2 (en) Gaming machine
JP6559319B2 (en) Game machine
JP6892940B2 (en) Pachinko machine
JP6892941B2 (en) Pachinko machine
JP6719850B2 (en) Amusement machine
JP6625149B2 (en) Gaming machine
JP6449952B2 (en) Game machine
JP6746745B2 (en) Amusement machine
JP7015880B2 (en) Pachinko machine
JP6999630B2 (en) Pachinko machine
JP6149025B2 (en) Game machine
JP6302821B2 (en) Game machine
JP6080828B2 (en) Game machine
JP7015817B2 (en) Pachinko machine
JP6908751B2 (en) Pachinko machine
JP6200400B2 (en) Game machine
JP6974533B2 (en) Pachinko machine
JP7047000B2 (en) Pachinko machine
JP7046999B2 (en) Pachinko machine
JP6671650B2 (en) Gaming machine
JP6869148B2 (en) Game machine
JP7108580B2 (en) game machine
JP6664356B2 (en) Gaming machine
JP6552662B2 (en) Game machine
JP6664266B2 (en) Gaming machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200805

R150 Certificate of patent or registration of utility model

Ref document number: 6746745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250