JP6731315B2 - Simulated target generation device and method - Google Patents

Simulated target generation device and method Download PDF

Info

Publication number
JP6731315B2
JP6731315B2 JP2016163843A JP2016163843A JP6731315B2 JP 6731315 B2 JP6731315 B2 JP 6731315B2 JP 2016163843 A JP2016163843 A JP 2016163843A JP 2016163843 A JP2016163843 A JP 2016163843A JP 6731315 B2 JP6731315 B2 JP 6731315B2
Authority
JP
Japan
Prior art keywords
phase
waveform data
waveform
output
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016163843A
Other languages
Japanese (ja)
Other versions
JP2018031662A (en
Inventor
卓哉 小山
卓哉 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2016163843A priority Critical patent/JP6731315B2/en
Publication of JP2018031662A publication Critical patent/JP2018031662A/en
Application granted granted Critical
Publication of JP6731315B2 publication Critical patent/JP6731315B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

本発明は、模擬目標発生装置及び方法に関する。 The present invention relates to a simulated target generation device and method.

飛来するレーダ波が物体によって反射されて発生する反射波を模擬したＲＦ（radio frequency）信号を生成する装置は、レーダ装置の試験や妨害電波の発生に好適に用いられる。本明細書では、このような装置を模擬目標発生装置と呼ぶことにする。 An apparatus for generating an RF (radio frequency) signal simulating a reflected wave generated when an incoming radar wave is reflected by an object is suitably used for testing the radar apparatus and generating an interfering radio wave. In this specification, such a device will be referred to as a simulated target generator.

模擬目標発生装置としてＲＦ入力信号を用いる場合の最も典型的な構成は、ＤＲＦＭ（Digital Radio Frequency Memory）を使用する構成である。ＤＲＦＭとは、受信したレーダ波に対して高速Ａ／Ｄ変換を行って該レーダ波の波形を表す波形データを取得し、該波形データをメモリに記憶するように構成されたデバイスである。メモリに記憶された波形データに対して伝搬遅延を模擬するための遅延処理やドップラー効果による周波数遷移（ドップラーシフト）を模擬するデジタル処理を行い、該デジタル処理で得られたデジタルデータに対してＤ／Ａ変換を行えば、目的とするＲＦ信号が得られる。 The most typical configuration when an RF input signal is used as the simulated target generator is a configuration that uses a DRFM (Digital Radio Frequency Memory). The DRFM is a device configured to perform high-speed A/D conversion on a received radar wave to obtain waveform data representing the waveform of the radar wave and store the waveform data in a memory. The waveform data stored in the memory is subjected to delay processing for simulating propagation delay and digital processing for simulating frequency transition (Doppler shift) due to the Doppler effect, and D is applied to the digital data obtained by the digital processing. If the /A conversion is performed, the target RF signal can be obtained.

ＤＲＦＭを使用する模擬目標発生装置は、例えば、特許第３２４２５８７号、特許第４４１３７５７号、及び、特許第２６６７６３７号に開示されている。特に、特許第２６６７６３７号は、レーダ波受信信号からＩ信号、Ｑ信号を含む直交ビデオ信号を復調し、Ｉ信号、Ｑ信号をデジタル化して波形データに変換するアナログ・デジタル変換回路と、Ｉ信号、Ｑ信号を波形データを記憶するメモリ回路と、メモリ回路から出力されるＩ信号、Ｑ信号の波形データをアナログ信号に戻して出力するデジタル・アナログ変換回路を含むレーダ・ターゲット波模擬装置を開示している。 Simulated target generators using DRFM are disclosed in, for example, Japanese Patent Nos. 3242587, 4413757, and 2667637. In particular, Japanese Patent No. 2667637 discloses an analog/digital conversion circuit that demodulates a quadrature video signal including an I signal and a Q signal from a radar wave reception signal, digitizes the I signal and the Q signal to convert them into waveform data, and an I signal. Discloses a radar target wave simulation apparatus including a memory circuit for storing waveform data of Q and Q signals, and a digital-analog conversion circuit for returning waveform data of I and Q signals output from the memory circuit to analog signals and outputting the analog signals. doing.

これらの公知の模擬目標発生装置の課題の一つは、反射によって発生する周波数スペクトルの広がりを適切に模擬できないことである。上記の模擬目標発生装置は、ドップラー効果による周波数遷移を模擬できるが、周波数スペクトルの広がりを模擬することを想定していない。例えば、合成開口レーダにより生成されたレーダ波の反射波は、元のレーダ波の周波数スペクトルよりも広がった周波数スペクトルを有しているが、上記の模擬目標発生装置は、周波数スペクトルの広がりを模擬する処理を行うことはできない。 One of the problems of these known simulated target generators is that the spread of the frequency spectrum generated by reflection cannot be properly simulated. The simulated target generator described above can simulate the frequency transition due to the Doppler effect, but it is not supposed to simulate the spread of the frequency spectrum. For example, the reflected wave of the radar wave generated by the synthetic aperture radar has a frequency spectrum that is wider than the frequency spectrum of the original radar wave. It is not possible to perform the processing that does.

特許第３２４２５８７号Patent No. 3242587 特許第４４１３７５７号Patent No. 4413757 特許第２６６７６３７号Patent No. 2667637

したがって、本発明の目的は、反射波における周波数スペクトルの広がりを模擬できる模擬目標発生装置を提供することにある。 Therefore, an object of the present invention is to provide a simulated target generator capable of simulating the spread of the frequency spectrum in a reflected wave.

以下に、「発明を実施するための形態」で使用される符号を参照しながら、課題を解決するための手段を説明する。これらの符号は、「特許請求の範囲」の記載と「発明を実施するための形態」との対応関係の一例を示すために付記されたものである。 The means for solving the problems will be described below with reference to the reference numerals used in the "Description of Embodiments". These reference signs are added to indicate an example of a correspondence relationship between the description of "Claims" and the "Description of Embodiments".

本発明の一の観点では、レーダ波に対応するＲＦ入力信号（３１、６１）に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ（３４Ｉ、６３Ｉ）及びＱ入力波形データ（３４Ｑ、６３Ｑ）を生成するＡ／Ｄ変換・直交復調回路部（１１、１２１、１２２、１３Ｉ、１３Ｑ、１４Ｉ、１４Ｑ、４１、４２、４３１、４３２）と、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対してデジタル処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するＩ相処理部（１５Ｉ、４４Ｉ）と、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対してデジタル処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するＱ相処理部（１５Ｑ、４４Ｑ）と、Ｉ出力波形データ（３５Ｉ、６４Ｉ）とＱ出力波形データ（３５Ｑ、６４Ｑ）とに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するＤ／Ａ変換・直交復調回路部（１６Ｉ、１６Ｑ、１７１、１７２、１８、４５１、４５２、４６、４７）と、Ｉ相処理部（１５Ｉ、４４Ｉ）におけるデジタル処理と、Ｑ相処理部（１５Ｑ、４４Ｑ）におけるデジタル処理とを個別に制御する波形制御器（２０、４９）とを具備する。 According to one aspect of the present invention, RF input signals (31, 61) corresponding to radar waves are subjected to A/D conversion and quadrature demodulation to obtain I input waveform data (34I, 63I) and Q input waveform data ( 34Q, 63Q) to generate A/D conversion/quadrature demodulation circuit section (11, 12 1 , 12 2 , 13I, 13Q, 14I, 14Q, 41, 42, 43 1 , 43 2 ) and I input waveform data ( 34I, 63I) is digitally processed to generate I output waveform data (35I, 64I), and digital processing is performed for the Q input waveform data (34Q, 63Q). The Q phase processing unit (15Q, 44Q) for performing the Q output waveform data (35Q, 64Q) and the D/D for the I output waveform data (35I, 64I) and the Q output waveform data (35Q, 64Q) A D/A conversion/quadrature demodulation circuit unit (16I, 16Q, 17 1 , 17 2 , 18, 45 1 , 45 2 , 46, 47) that performs A conversion and quadrature modulation to generate an RF output signal, and an I phase A waveform controller (20, 49) for individually controlling the digital processing in the processing unit (15I, 44I) and the digital processing in the Q-phase processing unit (15Q, 44Q) is provided.

一実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対し、第１利得を乗じると共に第１遅延時間だけ遅延するＩ相波形成形処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対し、第２利得を乗じると共に第２遅延時間だけ遅延するＱ相波形成形処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。 In one embodiment, the I-phase processing unit (15I, 44I) performs an I-phase waveform shaping process of multiplying the I input waveform data (34I, 63I) by the first gain and delaying by the first delay time. The Q-phase processing unit (15Q, 44Q) is configured to generate output waveform data (35I, 64I) and multiplies the Q input waveform data (34Q, 63Q) by the second gain and by the second delay time. A delayed Q-phase waveform shaping process is performed to generate Q output waveform data (35Q, 64Q).

他の実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対し、それぞれ第１乃至第ｎＩ相利得を乗じると共にそれぞれ第１乃至第ｎＩ相遅延時間だけ遅延して第１乃至第ｎＩ相波形データを生成し（ｎは、２以上の整数）、第１乃至第ｎＩ相波形データを合成するＩ相波形成形処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対し、それぞれ第１乃至第ｎＱ相利得を乗じると共にそれぞれ第１乃至第ｎＱ相遅延時間だけ遅延して第１乃至第ｎＱ相波形データを生成し、第１乃至第ｎＱ相波形データを合成するＱ相波形成形処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。 In another embodiment, the I-phase processing unit (15I, 44I) multiplies the I-input waveform data (34I, 63I) by the first to n-th I-phase gains and only the first to the n-th I-phase delay time, respectively. The first to n-th I-phase waveform data are generated with a delay (n is an integer of 2 or more), the I-phase waveform shaping process of synthesizing the first to n-th I-phase waveform data is performed, and the I output waveform data (35I, 64I), and the Q-phase processing section (15Q, 44Q) multiplies the Q input waveform data (34Q, 63Q) by the 1st to nQth phase gains and the 1st to nQth respectively. The 1st to n-th Q-phase waveform data is generated after being delayed by the phase delay time, and the Q-phase waveform shaping process for synthesizing the 1st to n-th Q-phase waveform data is performed to generate the Q output waveform data (35Q, 64Q). Is configured as follows.

一実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ相波形成形処理に加え、レーダ波を出射するレーダ装置とレーダ波を反射する物体との距離に依存して発生する伝搬遅延に対応する伝搬遅延時間の遅延を与えるＩ相伝搬遅延処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対し、同一の伝搬遅延時間の遅延を与えるＱ相伝搬遅延処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。 In one embodiment, the I-phase processing unit (15I, 44I) performs, in addition to the I-phase waveform shaping process, a propagation delay that occurs depending on the distance between the radar device that emits the radar wave and the object that reflects the radar wave. The Q-phase processing section (15Q, 44Q) is configured to perform I-phase propagation delay processing that gives a delay of a corresponding propagation delay time to generate I-output waveform data (35I, 64I). 34Q, 63Q) is subjected to Q-phase propagation delay processing for giving the same propagation delay time to generate Q output waveform data (35Q, 64Q).

一実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＩ相波形圧縮伸長処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＱ相波形圧縮伸長処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。 In one embodiment, the I-phase processing unit (15I, 44I) performs the I-phase waveform compression processing to compress or expand the waveform in the time axis direction in addition to the I-phase waveform shaping processing to perform the I-output waveform data (35I). , 64I) and the Q-phase processing unit (15Q, 44Q) performs a Q-phase waveform compression/expansion process for compressing or expanding the waveform in the time axis direction in addition to the Q-phase waveform shaping process. It is configured to generate Q output waveform data (35Q, 64Q).

本発明の他の観点では、模擬目標発生方法が、レーダ波に対応するＲＦ入力信号（３１、６１）に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ（３４Ｉ、６３Ｉ）及びＱ入力波形データ（３４Ｑ、６３Ｑ）を生成するステップと、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対してデジタル処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するステップと、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対してデジタル処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するステップと、Ｉ出力波形データ（３５Ｉ、６４Ｉ）とＱ出力波形データ（３５Ｑ、６４Ｑ）とに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するステップとを具備する。Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対して行われるデジタル処理と、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対して行われるデジタル処理とは、個別に制御される。 In another aspect of the present invention, a simulated target generation method performs A/D conversion and quadrature demodulation on an RF input signal (31, 61) corresponding to a radar wave to obtain I input waveform data (34I, 63I). And a step of generating Q input waveform data (34Q, 63Q), a step of digitally processing the I input waveform data (34I, 63I) to generate I output waveform data (35I, 64I), and a Q input A step of digitally processing the waveform data (34Q, 63Q) to generate Q output waveform data (35Q, 64Q); I output waveform data (35I, 64I) and Q output waveform data (35Q, 64Q). To D/A convert and quadrature modulate to generate an RF output signal. The digital processing performed on the I input waveform data (34I, 63I) and the digital processing performed on the Q input waveform data (34Q, 63Q) are individually controlled.

本発明によれば、反射波における周波数スペクトルの広がりを模擬できる模擬目標発生装置を提供することができる。 According to the present invention, it is possible to provide a simulated target generator capable of simulating the spread of the frequency spectrum in a reflected wave.

第１の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulation target generator of 1st Embodiment. 第２の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulation target generator of 2nd Embodiment. 第３の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulated target generator of 3rd Embodiment. 第４の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulated target generator of 4th Embodiment. 第５の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulation target generator of 5th Embodiment. 第６の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulated target generator of 6th Embodiment. 第７の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulated target generator of 7th Embodiment. 時間軸方向において波形を伸長する処理を示すグラフである。It is a graph which shows the process which extends a waveform in a time-axis direction. 時間軸方向において波形を圧縮する処理を示すグラフである。It is a graph which shows the process which compresses a waveform in the time-axis direction. 第８の実施形態の模擬目標発生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the simulated target generator of 8th Embodiment.

以下、添付図面を参照しながら実施形態を説明する。以下の説明において、同一又は対応する構成要素は、同一又は対応する参照符号によって参照することがある。また、同一構成の複数の構成要素が存在する場合、それらを参照符号に添字を付すことによって区別することがある。 Hereinafter, embodiments will be described with reference to the accompanying drawings. In the following description, the same or corresponding components may be referred to by the same or corresponding reference numerals. Further, when there are a plurality of constituent elements having the same structure, they may be distinguished by adding a subscript to the reference numeral.

（第１の実施形態）
図１は、第１の実施形態の模擬目標発生装置１０の構成を示すブロック図である。模擬目標発生装置１０は、分配器１１と、ミキサ１２１、１２２と、フィルタ１３Ｉ、１３Ｑと、Ａ／Ｄコンバータ１４Ｉ、１４Ｑと、Ｉ相処理部１５Ｉと、Ｑ相処理部１５Ｑと、Ｄ／Ａコンバータ１６Ｉ、１６Ｑと、ミキサ１７１、１７２と、合成器１８と、ローカル発振器１９と、波形制御器２０とを備えている。 (First embodiment)
FIG. 1 is a block diagram showing the configuration of the simulated target generation device 10 of the first embodiment. The simulated target generator 10 includes a distributor 11, mixers 12 1 and 12 2 , filters 13I and 13Q, A/D converters 14I and 14Q, an I-phase processing unit 15I, a Q-phase processing unit 15Q, and D. The A/A converters 16I and 16Q, mixers 17 1 and 17 2 , a synthesizer 18, a local oscillator 19, and a waveform controller 20 are provided.

分配器１１とミキサ１２１、１２２とは、レーダ波に対応するＲＦ（radio frequency）入力信号３１（例えば、レーダ波をアンテナで受信して得られる信号）に対して直交復調（quadrature demodulation）を行ってＩ入力信号３３Ｉ、Ｑ入力信号３３Ｑを生成するＩＱ分離部として動作する。ここで、Ｉ入力信号３３Ｉは、Ｉ相のＩＦ（intermediate frequency）信号（ベースバンド信号）であり、Ｑ入力信号３３Ｑは、Ｑ相のＩＦ信号である。 The distributor 11 and the mixers 12 1 and 12 2 perform quadrature demodulation on an RF (radio frequency) input signal 31 (for example, a signal obtained by receiving a radar wave by an antenna) corresponding to the radar wave. And operates as an IQ separation unit that generates the I input signal 33I and the Q input signal 33Q. Here, the I input signal 33I is an I-phase IF (intermediate frequency) signal (baseband signal), and the Q input signal 33Q is a Q-phase IF signal.

詳細には、分配器１１は、ＲＦ入力信号３１をミキサ１２１、１２２に分配する。以下では、ミキサ１２１に分配された信号をＲＦ分配信号３２１と記載し、ミキサ１２２に分配された信号を、ＲＦ分配信号３２２と記載する。 Specifically, the distributor 11 distributes the RF input signal 31 to the mixers 12 1 and 12 2 . The following describes a signal distributed to the mixers 12 1 and the RF distribution signals 32 1, the signal distributed to the mixer 12 2, referred to as RF distribution signal 32 2.

ミキサ１２１は、ＲＦ分配信号３２１に対し、ローカル発振器１９から供給されたＩ相のローカル発振信号３８Ｉを用いてダウンコンバージョンを行ってＩ入力信号３３Ｉを生成する。一方、ミキサ１２２は、ＲＦ分配信号３２２に対し、ローカル発振器１９から供給されたＱ相のローカル発振信号３８Ｑを用いてダウンコンバージョンを行ってＱ入力信号３３Ｑを生成する。Ｉ相のローカル発振信号３８ＩとＱ相のローカル発振信号３８Ｑとは、同一の周波数を有しているが、位相が９０°ずれている。 The mixer 12 1 down-converts the RF distribution signal 32 1 by using the I-phase local oscillation signal 38I supplied from the local oscillator 19 to generate an I input signal 33I. Meanwhile, the mixer 12 2, compared RF distribution signals 32 2, to generate a Q input signal 33Q performs down conversion using a local oscillation signal 38Q Q-phase supplied from the local oscillator 19. The I-phase local oscillation signal 38I and the Q-phase local oscillation signal 38Q have the same frequency but are out of phase with each other by 90°.

フィルタ１３Ｉは、ミキサ１２１からＩ入力信号３３Ｉを受け取り、Ｉ入力信号３３Ｉに含まれるエイリアス成分を除去するように構成されている。同様に、フィルタ１３Ｑは、ミキサ１２２からＱ入力信号３３Ｑを受け取り、Ｑ入力信号３３Ｑに含まれるエイリアス成分を除去するように構成されている。フィルタ１３Ｉ、１３Ｑとしては、例えば、低域通過フィルタが用いられ得る。 Filter 13I receives the I input signal 33I from the mixer 12 1, and is configured to remove aliasing components contained in the I input signal 33I. Similarly, filter 13Q receives the Q input signal 33Q from the mixer 12 2, and is configured to remove aliasing components included in the Q input signal 33Q. As the filters 13I and 13Q, for example, low pass filters can be used.

Ａ／Ｄコンバータ１４Ｉは、フィルタ１３Ｉから出力されるＩＦ信号に対してＡ／Ｄ変換を行ってＩ相の波形を表すＩ入力波形データ３４Ｉを生成する。同様に、Ａ／Ｄコンバータ１４Ｑは、フィルタ１３Ｑから出力されるＩＦ信号に対してＡ／Ｄ変換を行ってＱ相の波形を表すＱ入力波形データ３４Ｑを生成する。 The A/D converter 14I performs A/D conversion on the IF signal output from the filter 13I to generate I input waveform data 34I representing an I-phase waveform. Similarly, the A/D converter 14Q performs A/D conversion on the IF signal output from the filter 13Q to generate Q input waveform data 34Q representing a Q-phase waveform.

Ｉ相処理部１５Ｉは、Ｉ入力波形データ３４Ｉに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＩ出力波形データ３５Ｉを生成する。同様に、Ｑ相処理部１５Ｑは、Ｑ入力波形データ３４Ｑに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＱ出力波形データ３５Ｑを生成する。Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑの構成は、下記のとおりである。 The I-phase processing unit 15I performs a process for simulating a reflected wave of a radar wave reflected by an object on the I input waveform data 34I to generate I output waveform data 35I. Similarly, the Q-phase processing unit 15Q performs a process on the Q input waveform data 34Q to simulate a reflected wave of a radar wave reflected by an object, and generates Q output waveform data 35Q. The configurations of the I-phase processing unit 15I and the Q-phase processing unit 15Q are as follows.

Ｉ相処理部１５Ｉは、メモリ２１Ｉと、波形成形部２２Ｉとを備えている。 The I-phase processing unit 15I includes a memory 21I and a waveform shaping unit 22I.

メモリ２１Ｉは、Ｉ入力波形データ３４ＩをＡ／Ｄコンバータ１４Ｉから受け取って保存する。 The memory 21I receives the I input waveform data 34I from the A/D converter 14I and stores it.

波形成形部２２Ｉは、メモリ２１ＩからＩ入力波形データ３４Ｉを読み出し、Ｉ入力波形データ３４Ｉに対してＩ相の波形を調節するデジタル処理（Ｉ相波形成形処理）を行ってＩ出力波形データ３５Ｉを生成する。本実施形態では、波形成形部２２Ｉが、直列に接続された乗算器２３Ｉと遅延器２４Ｉとを備えている。波形成形部２２Ｉは、乗算器２３Ｉ及び遅延器２４Ｉを用いて利得ＡＩを乗じると共に遅延時間ＴＩだけ遅延するデジタル演算をＩ入力波形データ３４Ｉに対して行い、これにより、Ｉ出力波形データ３５Ｉを生成する。 The waveform shaping section 22I reads the I input waveform data 34I from the memory 21I, performs digital processing (I phase waveform shaping processing) for adjusting the I phase waveform on the I input waveform data 34I, and outputs I output waveform data 35I. To generate. In the present embodiment, the waveform shaping section 22I includes a multiplier 23I and a delay device 24I connected in series. The waveform shaping section 22I performs digital calculation delayed by a delay time T I with multiplying the gain A I using multipliers 23I and delay unit 24I for the I input waveform data 34I, thereby, I output waveform data 35I To generate.

詳細には、乗算器２３Ｉには利得ＡＩが設定され、乗算器２３Ｉは、メモリ２１Ｉから読み出したＩ入力波形データ３４Ｉに利得ＡＩを乗じる乗算を行う。遅延器２４Ｉは、遅延時間ＴＩが設定され、乗算器２３Ｉから受け取ったデータを遅延時間ＴＩだけ遅延し、Ｉ出力波形データ３５Ｉとして出力する。乗算器２３Ｉの利得ＡＩと遅延器２４Ｉの遅延時間ＴＩとは、波形制御器２０によって設定される。 Specifically, the gain A I is set in the multiplier 23I, and the multiplier 23I multiplies the I input waveform data 34I read from the memory 21I by the gain A I. The delay unit 24I has a delay time T I set, delays the data received from the multiplier 23I by the delay time T I , and outputs it as I output waveform data 35I. The gain A I of the multiplier 23I and the delay time T I of the delay device 24I are set by the waveform controller 20.

乗算器２３Ｉは、高速動作できるように構成されており、その利得ＡＩがＡ／Ｄコンバータ１４Ｉのサンプリングごとに変更可能である。更に、遅延器２４Ｉも、高速動作できるように構成されており、その遅延時間ＴＩは、Ａ／Ｄコンバータ１４Ｉのサンプリングごとに変更可能である。 Multiplier 23I is configured to allow high speed operation, the gain A I can be changed for each sampling of the A / D converter 14I. Further, the delay device 24I is also configured to operate at high speed, and its delay time T I can be changed for each sampling of the A/D converter 14I.

なお、乗算器２３Ｉと遅延器２４Ｉの位置は、逆であってもよい。遅延器２４Ｉがメモリ２１Ｉから読み出されたＩ入力波形データ３４Ｉを遅延時間ＴＩだけ遅延して出力し、乗算器２３Ｉが遅延器２４Ｉから出力されるデータに利得ＡＩを乗じる乗算を行うことでＩ出力波形データ３５Ｉを生成してもよい。 The positions of the multiplier 23I and the delay device 24I may be reversed. The delay unit 24I delays and outputs the I input waveform data 34I read from the memory 21I by a delay time T I , and the multiplier 23I multiplies the data output from the delay unit 24I by the gain A I. The I output waveform data 35I may be generated by.

Ｑ相処理部１５Ｑは、Ｉ相処理部１５Ｉと同様に構成されており、メモリ２１Ｑと、波形成形部２２Ｑとを備えている。 The Q-phase processing unit 15Q is configured similarly to the I-phase processing unit 15I and includes a memory 21Q and a waveform shaping unit 22Q.

メモリ２１Ｑは、Ｑ入力波形データ３４ＱをＡ／Ｄコンバータ１４Ｑから受け取って保存する。 The memory 21Q receives the Q input waveform data 34Q from the A/D converter 14Q and stores it.

波形成形部２２Ｑは、メモリ２１ＱからＱ入力波形データ３４Ｑを読み出し、Ｑ入力波形データ３４Ｑに対してＱ相の波形を調節するデジタル処理（Ｑ相波形成形処理）を行ってＱ出力波形データ３５Ｑを生成する。本実施形態では、波形成形部２２Ｑが、直列に接続された乗算器２３Ｑと遅延器２４Ｑとを備えている。波形成形部２２Ｑは、乗算器２３Ｑ及び遅延器２４Ｑを用いて利得ＡＱを乗じると共に遅延時間ＴＱだけ遅延するデジタル演算をＱ入力波形データ３４Ｑに対して行い、これにより、Ｑ出力波形データ３５Ｑを生成する。 The waveform shaping section 22Q reads the Q input waveform data 34Q from the memory 21Q, performs digital processing (Q phase waveform shaping processing) for adjusting the Q phase waveform on the Q input waveform data 34Q, and outputs Q output waveform data 35Q. To generate. In the present embodiment, the waveform shaping section 22Q includes a multiplier 23Q and a delay device 24Q connected in series. The waveform shaping section 22Q performs a digital operation on the Q input waveform data 34Q by multiplying the gain A Q by using the multiplier 23Q and the delay device 24Q and delaying by the delay time T Q , whereby the Q output waveform data 35Q is obtained. To generate.

詳細には、乗算器２３Ｑには利得ＡＱが設定されており、乗算器２３Ｑは、メモリ２１Ｑから読み出したＱ入力波形データ３４Ｑに利得ＡＱを乗じる乗算を行う。遅延器２４Ｑは、遅延時間ＴＱが設定されており、乗算器２３Ｑから受け取ったデータを遅延時間ＴＱだけ遅延し、Ｑ出力波形データ３５Ｑとして出力する。乗算器２３Ｑの利得ＡＱと遅延器２４Ｑの遅延時間ＴＱとは、波形制御器２０によって設定される。 Specifically, the multiplier 23Q are set gain A Q is, multiplier 23Q performs multiplication of multiplying a gain A Q to Q input waveform data 34Q read from the memory 21Q. Delayer 24Q is set the delay time T Q is, the multiplier data delayed by the delay time T Q received from 23Q, and outputs it as Q output waveform data 35Q. The gain A Q of the multiplier 23Q and the delay time T Q of the delay device 24Q are set by the waveform controller 20.

乗算器２３Ｑは、乗算器２３Ｉと同様に、高速動作できるように構成されており、その利得ＡＱがＡ／Ｄコンバータ１４Ｑのサンプリングごとに変更可能である。更に、遅延器２４Ｑも、高速動作できるように構成されており、その遅延時間ＴＱは、Ａ／Ｄコンバータ１４Ｑのサンプリングごとに変更可能である。 Like the multiplier 23I, the multiplier 23Q is configured to operate at high speed, and its gain A Q can be changed for each sampling of the A/D converter 14Q. Further, the delay device 24Q is also configured to operate at high speed, and its delay time T Q can be changed for each sampling of the A/D converter 14Q.

なお、乗算器２３Ｑと遅延器２４Ｑの位置は、逆であってもよい。遅延器２４Ｑがメモリ２１Ｑから読み出されたＱ入力波形データ３４Ｑを遅延時間ＴＱだけ遅延して出力し、乗算器２３Ｑが遅延器２４Ｑから出力されるデータに利得ＡＱを乗じる乗算を行うことでＱ出力波形データ３５Ｑを生成してもよい。 The positions of the multiplier 23Q and the delay device 24Q may be reversed. The delay device 24Q delays and outputs the Q input waveform data 34Q read from the memory 21Q by a delay time T Q , and the multiplier 23Q multiplies the data output from the delay device 24Q by the gain A Q. The Q output waveform data 35Q may be generated at.

Ｄ／Ａコンバータ１６Ｉは、Ｉ相処理部１５Ｉによるデジタル処理によって生成されたＩ出力波形データ３５Ｉに対してＤ／Ａ変換を行ってＩ出力信号３６Ｉを生成する。Ｄ／Ａコンバータ１６Ｉから出力されるＩ出力信号３６Ｉは、ミキサ１７１に供給される。 The D/A converter 16I performs D/A conversion on the I output waveform data 35I generated by digital processing by the I phase processing unit 15I to generate an I output signal 36I. The I output signal 36I output from the D/A converter 16I is supplied to the mixer 17 1 .

同様に、Ｄ／Ａコンバータ１６Ｑは、Ｑ相処理部１５Ｑによるデジタル処理によって生成されたＱ出力波形データ３５Ｑに対してＤ／Ａ変換を行ってＱ出力信号３６Ｑを生成する。Ｄ／Ａコンバータ１６Ｑから出力されるＱ出力信号３６Ｑは、ミキサ１７２に供給される。 Similarly, the D/A converter 16Q performs D/A conversion on the Q output waveform data 35Q generated by digital processing by the Q phase processing unit 15Q to generate a Q output signal 36Q. Q output signal 36Q output from the D / A converter 16Q is supplied to the mixer 17 2.

ミキサ１７１、１７２と合成器１８とは、Ｉ出力信号３６Ｉ及びＱ出力信号３６Ｑに対して直交変調（quadrature modulation）を行ってＲＦ出力信号３７を生成する直交変調部として動作する。ＲＦ出力信号３７は、レーダ波が物体によって反射された反射波を模擬した波形を有するＲＦ信号である。 The mixers 17 1 and 17 2 and the combiner 18 operate as a quadrature modulator that performs quadrature modulation on the I output signal 36I and the Q output signal 36Q to generate the RF output signal 37. The RF output signal 37 is an RF signal having a waveform simulating a reflected wave of a radar wave reflected by an object.

詳細には、ミキサ１７１は、Ｉ出力信号３６Ｉに対し、ローカル発振器１９から供給されたＩ相のローカル発振信号３８Ｉを用いてアップコンバージョンを行ってＩ相のＲＦ信号を生成する。また、ミキサ１７２は、Ｑ出力信号３６Ｑに対し、ローカル発振器１９から供給されたＱ相のローカル発振信号３８Ｑを用いてアップコンバージョンを行ってＱ相のＲＦ信号を生成する。 In particular, the mixer 17 1, compared I output signal 36I, and generates an RF signal of I phase performs up-conversion using a local oscillation signal 38I I-phase supplied from the local oscillator 19. Further, the mixer 17 2, compared Q output signal 36Q, generates an RF signal of Q phase performs up-conversion using a local oscillation signal 38Q Q-phase supplied from the local oscillator 19.

合成器１８は、ミキサ１７１から出力されるＩ相のＲＦ信号とミキサ１７２から出力されるＱ相のＲＦ信号とを合成してＲＦ出力信号３７を生成する。出力されたＲＦ出力信号３７は、例えば、レーダ装置の評価に用いてもよいし、また、増幅した上でアンテナ装置によってレーダ波が飛来している方向に向けて発信してもよい。 The combiner 18 combines the I-phase RF signal output from the mixer 17 1 and the Q-phase RF signal output from the mixer 17 2 to generate an RF output signal 37. The output RF output signal 37 may be used for, for example, the evaluation of the radar device, or may be amplified and then emitted toward the direction in which the radar wave is flying by the antenna device.

ローカル発振器１９は、ミキサ１２１によるダウンコンバージョン及びミキサ１７１によるアップコンバージョンに用いられるＩ相のローカル発振信号３８Ｉと、ミキサ１２２によるダウンコンバージョン及びミキサ１７２によるアップコンバージョンに用いられるＱ相のローカル発振信号３８Ｑとを生成する。上述のように、ローカル発振信号３８Ｉとローカル発振信号３８Ｑとは９０°位相がずれている。本実施形態では、ローカル発振信号３８Ｉの位相を基準として（即ち、ローカル発振信号３８Ｉの位相を０°と定義して）、ローカル発振信号３８Ｑの位相は９０°である。 The local oscillator 19 includes an I-phase local oscillation signal 38I used for down conversion by the mixer 12 1 and up conversion by the mixer 17 1, and a Q phase local oscillation signal 38I used for down conversion by the mixer 12 2 and up conversion by the mixer 17 2. The oscillation signal 38Q is generated. As described above, the local oscillation signal 38I and the local oscillation signal 38Q are 90° out of phase with each other. In the present embodiment, the phase of the local oscillation signal 38I is 90° with reference to the phase of the local oscillation signal 38I (that is, the phase of the local oscillation signal 38I is defined as 0°).

波形制御器２０は、ＲＦ出力信号３７の波形が所望の波形になるように、Ｉ相処理部１５Ｉ及びＱ相処理部１５Ｑを制御する。ここで、本実施形態では、Ｉ相処理部１５Ｉにおいて行われる処理とＱ相処理部１５Ｑにおいて行われる処理とが個別に制御可能であることに留意されたい。後に詳細に説明するように、Ｉ相処理部１５Ｉにおいて行われる処理とＱ相処理部１５Ｑにおいて行われる処理とが個別に制御可能であることにより、本実施形態の模擬目標発生装置１０は、ＲＦ入力信号３１よりも周波数スペクトルの幅が広いＲＦ出力信号３７を生成することができる。 The waveform controller 20 controls the I-phase processing unit 15I and the Q-phase processing unit 15Q so that the waveform of the RF output signal 37 becomes a desired waveform. Here, in the present embodiment, it should be noted that the process performed in the I-phase processing unit 15I and the process performed in the Q-phase processing unit 15Q can be individually controlled. As will be described in detail later, since the process performed in the I-phase processing unit 15I and the process performed in the Q-phase processing unit 15Q can be individually controlled, the simulated target generation device 10 according to the present embodiment can perform RF The RF output signal 37 having a wider frequency spectrum than the input signal 31 can be generated.

本実施形態の模擬目標発生装置１０は、Ｉ相処理部１５Ｉにおいて行われる処理と、Ｑ相処理部１５Ｑにおいて行われる処理とが、個別に制御可能であるため、複雑な波形のＲＦ出力信号３７を生成可能であり、反射波における周波数スペクトルの広がりを適切に模擬できる。例えば、本実施形態の模擬目標発生装置１０では、Ｉ相処理部１５Ｉの処理に用いられる利得ＡＩ及び遅延時間ＴＩと、Ｑ相処理部１５Ｑの処理に用いられる利得ＡＱ及び遅延時間ＴＱとが、個別に設定可能であり、このような構成により、複雑な波形のＲＦ出力信号３７を生成し、反射波における周波数スペクトルの広がりを有効に模擬できる。 In the simulated target generator 10 according to the present embodiment, the process performed by the I-phase processing unit 15I and the process performed by the Q-phase processing unit 15Q can be individually controlled, so that the RF output signal 37 having a complicated waveform is generated. Can be generated, and the spread of the frequency spectrum in the reflected wave can be appropriately simulated. For example, in the simulated target generator 10 of the present embodiment, the gain A I and the delay time T I used for the processing of the I-phase processing unit 15I, and the gain A Q and the delay time T used for the processing of the Q-phase processing unit 15Q are used. Q and Q can be set individually, and with such a configuration, the RF output signal 37 having a complicated waveform can be generated and the spread of the frequency spectrum in the reflected wave can be effectively simulated.

また、Ｉ相処理部１５ＩとＱ相処理部１５Ｑとは、それぞれが位相を可変に調節可能であるように構成されているので、Ｉ相処理部１５ＩとＱ相処理部１５Ｑによって生成されたＩ出力波形データ３５ＩとＱ出力波形データ３５Ｑとの重ねあわせにより、ＲＦ出力信号３７においてドップラー効果によって歪んだ波形を模擬した波形を生成可能である。詳細には、乗算器２３Ｉ、２３Ｑは、利得ＡＩ、ＡＱが可変であり、振幅変化を与えることができる。また、遅延器２４Ｉ、２４Ｑは、遅延時間を与えることができる。これらの動作は、いずれも、ＲＦ出力信号３７の位相を可変に制御する効果を与える。一例としては、乗算器２３Ｉ、２３Ｑの利得ＡＩ、ＡＱを正規分布に従って個別に可変すれば、ＲＦ出力信号３７にレイリー分布に従った歪波形を与えることも可能である。 Further, since the I-phase processing unit 15I and the Q-phase processing unit 15Q are configured such that the phases thereof can be variably adjusted, the I-phase processing unit 15I and the I-phase processing unit 15Q generate the I-phase processing unit 15I. By superimposing the output waveform data 35I and the Q output waveform data 35Q, it is possible to generate a waveform simulating a waveform distorted by the Doppler effect in the RF output signal 37. In detail, the gains A I and A Q of the multipliers 23I and 23Q are variable, and the amplitudes can be changed. Further, the delay devices 24I and 24Q can give a delay time. All of these operations give the effect of variably controlling the phase of the RF output signal 37. As an example, if the gains A I and A Q of the multipliers 23I and 23Q are individually varied according to the normal distribution, it is possible to give the RF output signal 37 a distorted waveform according to the Rayleigh distribution.

（第２の実施形態）
図２は、第２の実施形態の模擬目標発生装置４０の構成を示すブロック図である。第２の実施形態の模擬目標発生装置４０は、第１の実施形態の模擬目標発生装置１０と類似した構成を有しているが、デジタル処理によって直交復調（ＩＱ分離）及び直交変調を行うように構成されている点で第１の実施形態の模擬目標発生装置１０と相違している。以下、第２の実施形態の模擬目標発生装置４０の構成について詳細に説明する。 (Second embodiment)
FIG. 2 is a block diagram showing the configuration of the simulated target generation device 40 of the second embodiment. The simulated target generation device 40 of the second embodiment has a configuration similar to that of the simulated target generation device 10 of the first embodiment, but performs quadrature demodulation (IQ separation) and quadrature modulation by digital processing. Is different from the simulated target generator 10 of the first embodiment. Hereinafter, the configuration of the simulated target generation device 40 of the second embodiment will be described in detail.

第２の実施形態の模擬目標発生装置４０は、フィルタ４１と、Ａ／Ｄコンバータ４２と、デジタルミキサ４３１、４３２と、Ｉ相処理部４４Ｉと、Ｑ相処理部４４Ｑと、デジタルミキサ４５１、４５２と、合成器４６と、Ｄ／Ａコンバータ４７と、正弦波発生器４８と、波形制御器４９とを備えている。 Simulated target generator 40 of the second embodiment includes a filter 41, A / D converter 42, the digital mixer 43 1, 43 2, and the I-phase processing section 44I, and the Q-phase processing unit 44Q, the digital mixer 45 1, 45 2, a synthesizer 46, a D / a converter 47, a sine wave generator 48, a waveform controller 49.

フィルタ４１は、レーダ波に対応するＲＦ入力信号６１（例えば、レーダ波をアンテナで受信して得られる信号）を受け取り、ＲＦ入力信号６１の、Ａ／Ｄコンバータ４２が対応可能な周波数帯域よりも高い周波数の成分を遮断するように構成されている。フィルタ４１としては、例えば、低域通過フィルタが用いられ得る。 The filter 41 receives an RF input signal 61 corresponding to a radar wave (for example, a signal obtained by receiving a radar wave at an antenna), and has a frequency band of the RF input signal 61 that is greater than the frequency band compatible with the A/D converter 42. It is configured to block high frequency components. As the filter 41, for example, a low pass filter can be used.

Ａ／Ｄコンバータ４２は、フィルタ４１から出力されるＲＦ信号に対してＡ／Ｄ変換を行って波形データ６２を生成する。波形データ６２は、デジタルミキサ４３１、４３２に供給される。 The A/D converter 42 performs A/D conversion on the RF signal output from the filter 41 to generate waveform data 62. The waveform data 62 is supplied to the digital mixers 43 1 and 43 2 .

デジタルミキサ４３１、４３２は、デジタル処理によって直交復調（quadrature demodulation）を行ってＩ入力波形データ６３Ｉ、Ｑ入力波形データ６３Ｑを生成するＩＱ分離部として動作する。ここで、Ｉ入力波形データ６３Ｉは、ＲＦ入力信号６１のＩ相の波形を表すデータであり、Ｑ入力波形データ６３Ｑは、Ｑ相の波形を表すデータである。 Digital mixers 43 1, 43 2, quadrature demodulation by the digital processing (quadrature stands for demodulation) performing I input waveform data 63I, operates as IQ separating section for generating a Q input waveform data 63q. Here, the I input waveform data 63I is data representing the I phase waveform of the RF input signal 61, and the Q input waveform data 63Q is data representing the Q phase waveform.

詳細には、デジタルミキサ４３１は、正弦波発生器４８から受け取った正弦波デジタル値６７Ｉを用いてダウンコンバージョンを行ってＩ入力波形データ６３Ｉを生成する。同様に、デジタルミキサ４３２は、正弦波発生器４８から受け取った正弦波デジタル値６７Ｑを用いてダウンコンバージョンを行ってＱ入力波形データ６３Ｑを生成する。なお、正弦波デジタル値６７Ｉ、６７Ｑは、同一の周波数で正弦波状に変化するが、位相が９０°ずれている。 Specifically, the digital mixer 43 1 generates an I input waveform data 63I performs down-conversion using a sine-wave digital values 67I received from the sine wave generator 48. Similarly, the digital mixer 43 2 generates a Q input waveform data 63Q performs down-conversion using a sine-wave digital value 67Q received from the sine wave generator 48. The sine wave digital values 67I and 67Q change in a sine wave shape at the same frequency, but their phases are shifted by 90°.

Ｉ相処理部４４Ｉは、Ｉ入力波形データ６３Ｉに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＩ出力波形データ６４Ｉを生成する。一方、Ｑ相処理部４４Ｑは、Ｑ入力波形データ６３Ｑに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＱ出力波形データ６４Ｑを生成する。Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑは、いずれも、ＤＲＦＭ（digital radio frequency memory）として実装されてもよい。 The I-phase processing unit 44I performs processing for simulating a reflected wave of a radar wave reflected by an object on the I input waveform data 63I to generate I output waveform data 64I. On the other hand, the Q-phase processing unit 44Q performs a process on the Q input waveform data 63Q to simulate a reflected wave of a radar wave reflected by an object, and generates Q output waveform data 64Q. Both the I-phase processing unit 44I and the Q-phase processing unit 44Q may be implemented as a DRFM (digital radio frequency memory).

Ｉ相処理部４４Ｉは、フィルタ５１Ｉと、メモリ５２Ｉと、波形成形部５３Ｉとを備えている。 The I-phase processing unit 44I includes a filter 51I, a memory 52I, and a waveform shaping unit 53I.

フィルタ５１Ｉは、デジタルミキサ４３１からＩ入力波形データ６３Ｉを受け取り、Ｉ入力波形データ６３Ｉに含まれるエイリアス成分を除去するように構成されている。フィルタ５１Ｉとしては、例えば、低域通過フィルタが用いられ得る。 Filter 51I receives the I input waveform data 63I from the digital mixer 43 1, and is configured to remove aliasing components contained in the I input waveform data 63I. As the filter 51I, for example, a low pass filter can be used.

メモリ５２Ｉは、フィルタ５１Ｉから出力されるＩ入力波形データを受け取って保存する。 The memory 52I receives and stores the I input waveform data output from the filter 51I.

波形成形部５３Ｉは、メモリ５２ＩからＩ入力波形データを読み出し、該Ｉ入力波形データに対してＩ相の波形を調節するデジタル処理を行ってＩ出力波形データ６４Ｉを生成する。波形成形部５３Ｉは、第１の実施形態の模擬目標発生装置１０の波形成形部２２Ｉと同様の構成を有しており、乗算器５４Ｉと、遅延器５５Ｉとを備えている。乗算器５４Ｉには利得ＡＩが設定されており、乗算器５４Ｉは、メモリ５２Ｉから読み出したＩ入力波形データに利得ＡＩを乗じる乗算を行う。遅延器５５Ｉは、遅延時間ＴＩが設定されており、乗算器５４Ｉから受け取ったデータを遅延時間ＴＩだけ遅延し、Ｉ出力波形データ６４Ｉとして出力する。乗算器５４Ｉの利得ＡＩと遅延器５５Ｉの遅延時間ＴＩとは、波形制御器４９によって設定される。 The waveform shaping section 53I reads the I input waveform data from the memory 52I, performs digital processing for adjusting the I phase waveform on the I input waveform data, and generates I output waveform data 64I. The waveform shaping section 53I has the same configuration as the waveform shaping section 22I of the simulated target generation device 10 of the first embodiment, and includes a multiplier 54I and a delay device 55I. The gain A I is set in the multiplier 54I, and the multiplier 54I multiplies the I input waveform data read from the memory 52I by the gain A I. Delayer 55I is set a delay time T I is the data received from the multiplier 54I delayed by a delay time T I, and outputs it as I output waveform data 64I. The gain A I of the multiplier 54I and the delay time T I of the delay device 55I are set by the waveform controller 49.

第１の実施形態と同様に、乗算器５４Ｉは、高速動作できるように構成されており、その利得ＡＩはＡ／Ｄコンバータ４２のサンプリングごとに変更可能である。更に、遅延器５５Ｉも、高速動作できるように構成されており、その遅延時間ＴＩは、Ａ／Ｄコンバータ４２のサンプリングごとに変更可能である。 As in the first embodiment, the multiplier 54I is configured to allow high speed operation, the gain A I can be changed for each sampling of the A / D converter 42. Further, the delay device 55I is also configured to operate at high speed, and its delay time T I can be changed for each sampling of the A/D converter 42.

なお、乗算器５４Ｉと遅延器５５Ｉの位置は、逆であってもよい。遅延器５５Ｉがメモリ５２Ｉから読み出されたＩ波形データを遅延時間ＴＩだけ遅延して出力し、乗算器５４Ｉが遅延器５５Ｉから出力されるデータに利得ＡＩを乗じる乗算を行うことでＩ出力波形データ６４Ｉを生成してもよい。 The positions of the multiplier 54I and the delay device 55I may be reversed. The delay unit 55I delays and outputs the I waveform data read from the memory 52I by a delay time T I , and the multiplier 54I multiplies the data output from the delay unit 55I by a gain A I to obtain I The output waveform data 64I may be generated.

Ｑ相処理部４４Ｑは、Ｉ相処理部４４Ｉと同様に構成されており、フィルタ５１Ｑと、メモリ５２Ｑと、波形成形部５３Ｑとを備えている。 The Q-phase processing unit 44Q has the same configuration as the I-phase processing unit 44I and includes a filter 51Q, a memory 52Q, and a waveform shaping unit 53Q.

フィルタ５１Ｑは、デジタルミキサ４３２からＱ入力波形データ６３Ｑを受け取り、Ｑ入力波形データ６３Ｑに含まれるエイリアス成分を除去するように構成されている。フィルタ５１Ｑとしては、例えば、低域通過フィルタが用いられ得る。 Filter 51Q receives Q input waveform data 63q from the digital mixer 43 2, and is configured to remove aliasing components included in the Q input waveform data 63q. As the filter 51Q, for example, a low pass filter can be used.

メモリ５２Ｑは、フィルタ５１Ｑから出力されるＱ入力波形データを受け取って保存する。 The memory 52Q receives and stores the Q input waveform data output from the filter 51Q.

波形成形部５３Ｑは、メモリ５２ＱからＱ入力波形データを読み出し、該Ｑ入力波形データに対してＱ相の波形を調節するデジタル処理を行ってＱ出力波形データ６４Ｑを生成する。波形成形部５３Ｑは、波形成形部５３Ｉと同様の構成を有しており、乗算器５４Ｑと、遅延器５５Ｑとを備えている。乗算器５４Ｑには利得ＡＱが設定されており、乗算器５４Ｑは、メモリ５２Ｑから読み出したＱ入力波形データに利得ＡＱを乗じる乗算を行う。遅延器５５Ｑは、遅延時間ＴＱが設定されており、乗算器５４Ｑから受け取ったデータを遅延時間ＴＱだけ遅延し、Ｑ出力波形データ６４Ｑとして出力する。乗算器５４Ｑの利得ＡＱと遅延器５５Ｑの遅延時間ＴＱとは、波形制御器４９によって設定される。 The waveform shaping section 53Q reads the Q input waveform data from the memory 52Q, performs digital processing for adjusting the Q-phase waveform on the Q input waveform data, and generates Q output waveform data 64Q. The waveform shaping section 53Q has the same configuration as the waveform shaping section 53I, and includes a multiplier 54Q and a delay device 55Q. The gain A Q is set in the multiplier 54Q, and the multiplier 54Q performs multiplication by multiplying the Q input waveform data read from the memory 52Q by the gain A Q. Delayer 55Q is set the delay time T Q is, the multiplier data delayed by the delay time T Q received from 54Q, and outputs it as Q output waveform data 64q. The gain A Q of the multiplier 54Q and the delay time T Q of the delay device 55Q are set by the waveform controller 49.

第１の実施形態と同様に、乗算器５４Ｑは、高速動作できるように構成されており、その利得ＡＱはＡ／Ｄコンバータ４２のサンプリングごとに変更可能である。更に、遅延器５５Ｑも、高速動作できるように構成されており、その遅延時間ＴＱは、Ａ／Ｄコンバータ４２のサンプリングごとに変更可能である。 Similar to the first embodiment, the multiplier 54Q is configured to operate at high speed, and its gain A Q can be changed for each sampling of the A/D converter 42. Further, the delay device 55Q is also configured to operate at high speed, and its delay time T Q can be changed for each sampling of the A/D converter 42.

なお、乗算器５４Ｑと遅延器５５Ｑの位置は、逆であってもよい。遅延器５５Ｑがメモリ５２Ｑから読み出されたＱ波形データを遅延時間ＴＱだけ遅延して出力し、乗算器５４Ｑが遅延器５５Ｑから出力されるデータに利得ＡＱを乗じる乗算を行うことでＱ出力波形データ６４Ｑを生成してもよい。 The positions of the multiplier 54Q and the delay device 55Q may be reversed. Q by performing multiplication delayer 55Q outputs delayed by the delay time Q waveform data T Q read from the memory 52Q, multiplier 54Q is multiplied by the gain A Q data output from the delay unit 55Q The output waveform data 64Q may be generated.

デジタルミキサ４５１、４５２と合成器４６とは、Ｉ出力波形データ６４Ｉ及びＱ出力波形データ６４Ｑに対して直交変調（quadrature modulation）を行って出力波形データ６５を生成する直交変調部として動作する。 The digital mixer 45 1, 45 2 and combiner 46, operates as a quadrature modulation section for generating an output waveform data 65 performs quadrature modulation on the I output waveform data 64I and the Q output waveform data 64Q (quadrature modulation) ..

詳細には、デジタルミキサ４５１は、Ｉ出力波形データ６４Ｉに対して正弦波発生器４８から供給されたＩ相の正弦波デジタル値６７Ｉを用いてアップコンバージョンを行ってＲＦ領域のＩ出力波形データを生成する。また、デジタルミキサ４５２は、Ｑ出力波形データ６４Ｑに対し、正弦波発生器４８から供給されたＱ相の正弦波デジタル値６７Ｑを用いてアップコンバージョンを行ってＲＦ領域のＱ出力波形データを生成する。 Specifically, the digital mixer 45 1, I output waveform data in the RF domain by performing upconversion using a sine-wave digital values 67I I-phase supplied from the sine wave generator 48 to the I output waveform data 64I To generate. Further, the digital mixer 45 2, compared Q output waveform data 64q, generates a Q output waveform data in the RF domain by performing upconversion using a sine-wave digital value 67Q Q-phase supplied from the sine wave generator 48 To do.

合成器４６は、デジタルミキサ４５１から出力されるＲＦ領域のＩ出力波形データとデジタルミキサ４５２から出力されるＲＦ領域のＱ出力波形データとを合成して（即ち、加算して）出力波形データ６５を生成する。 The synthesizer 46 synthesizes (ie, adds) the I output waveform data of the RF region output from the digital mixer 45 1 and the Q output waveform data of the RF region output from the digital mixer 45 2 and outputs the output waveform. Data 65 is generated.

Ｄ／Ａコンバータ４７は、出力波形データ６５に対してＤ／Ａ変換を行ってＲＦ出力信号６６を生成する。出力されたＲＦ出力信号６６は、例えば、レーダ装置の評価に用いてもよいし、また、増幅した上でアンテナ装置によってレーダ波が飛来している方向に向けて発信してもよい。 The D/A converter 47 performs D/A conversion on the output waveform data 65 to generate an RF output signal 66. The output RF output signal 66 may be used for, for example, the evaluation of the radar device, or may be amplified and then emitted toward the direction in which the radar wave is flying by the antenna device.

正弦波発生器４８は、デジタルミキサ４３１、４５１によるアップコンバージョン及びダウンコンバージョンに用いられるＩ相の正弦波デジタル値６７Ｉと、デジタルミキサ４３２、４５２によるアップコンバージョン及びダウンコンバージョンに用いられるＱ相の正弦波デジタル値６７Ｑとを生成する。上述のように、正弦波デジタル値６７Ｉと正弦波デジタル値６７Ｑとは９０°位相がずれている。本実施形態では、正弦波デジタル値６７Ｉの位相を基準として（即ち、正弦波デジタル値６７Ｉの位相を０°と定義して）、正弦波デジタル値６７Ｑの位相は９０°である。 The sine wave generator 48 has an I-phase sine wave digital value 67I used for up-conversion and down-conversion by the digital mixers 43 1 and 45 1 and a Q used for up-conversion and down-conversion by the digital mixers 43 2 and 45 2. And a sine wave digital value 67Q of the phase. As described above, the sine wave digital value 67I and the sine wave digital value 67Q are 90° out of phase with each other. In the present embodiment, the sine wave digital value 67Q has a phase of 90° with reference to the phase of the sine wave digital value 67I (that is, the phase of the sine wave digital value 67I is defined as 0°).

波形制御器４９は、ＲＦ出力信号６６の波形が所望の波形になるように、Ｉ相処理部４４Ｉ及びＱ相処理部４４Ｑを制御する。より具体的には、波形制御器４９は、Ｉ相処理部４４Ｉの乗算器５４Ｉの利得ＡＩと遅延器５５Ｉの遅延時間ＴＩとを設定し、更に、Ｑ相処理部４４Ｑの乗算器５４Ｑの利得ＡＱと遅延器５５Ｑの遅延時間ＴＱとを設定する。 The waveform controller 49 controls the I-phase processing unit 44I and the Q-phase processing unit 44Q so that the RF output signal 66 has a desired waveform. More specifically, the waveform controller 49 sets the gain A I of the multiplier 54I of the I-phase processing unit 44I and the delay time T I of the delay device 55I, and further sets the multiplier 54Q of the Q-phase processing unit 44Q. The gain A Q and the delay time T Q of the delay device 55Q are set.

第２の実施形態ではデジタル処理によって直交復調及び直交変調が行われるが、本質的には、第２の実施形態の模擬目標発生装置４０の動作は、第１の実施形態の模擬目標発生装置１０と同じである。詳細には、第１の実施形態の模擬目標発生装置１０では、分配器１１、ミキサ１２１、１２２、フィルタ１３Ｉ、１３Ｑ及びＡ／Ｄコンバータ１４Ｉ、１４Ｑが、全体として、直交復調とＡ／Ｄ変換とを行ってＩ入力波形データ３４ＩとＱ入力波形データ３４Ｑとを生成する回路部を構成している一方、第２の実施形態では、フィルタ４１、Ａ／Ｄコンバータ４２及びデジタルミキサ４３１、４３２が、直交復調とＡ／Ｄ変換とを行ってＩ入力波形データ６３ＩとＱ入力波形データ６３Ｑとを生成する回路部を構成している。また、第１の実施形態の模擬目標発生装置１０では、Ｄ／Ａコンバータ１６Ｉ、１６Ｑ、ミキサ１７１、１７２及び合成器１８が、全体として、波形成形部２２Ｉ、２２Ｑによって生成されたＩ出力波形データ３５ＩとＱ出力波形データ３５Ｑに対してＡ／Ｄ変換と直交変調を行ってＲＦ出力信号３７を生成する回路部を構成している。一方で、第２の実施形態の模擬目標発生装置４０では、デジタルミキサ４５１、４５２、合成器４６、Ｄ／Ａコンバータ４７が、全体として、波形成形部５３Ｉ、５３Ｑによって生成されたＩ出力波形データ６４ＩとＱ出力波形データ６４Ｑに対して直交変調とＡ／Ｄ変換とを行ってＲＦ出力信号６６を生成する回路部を構成している。このように、第１の実施形態の模擬目標発生装置１０と第２の実施形態の模擬目標発生装置４０とが、Ａ／Ｄ変換と直交復調の順序、及び、Ｄ／Ａ変換と直交変調の順序が入れ替わっているだけで、本質的な動作が同じである。 Although quadrature demodulation and quadrature modulation are performed by digital processing in the second embodiment, the operation of the simulated target generator 40 of the second embodiment is essentially the same as that of the simulated target generator 10 of the first embodiment. Is the same as. Specifically, in the simulated target generation device 10 of the first embodiment, the distributor 11, the mixers 12 1 and 12 2 , the filters 13I and 13Q, and the A/D converters 14I and 14Q as a whole are orthogonal demodulation and A/D. On the other hand, a circuit unit that performs D conversion to generate the I input waveform data 34I and the Q input waveform data 34Q is configured, while in the second embodiment, the filter 41, the A/D converter 42, and the digital mixer 43 1 , 43 2 constitute a circuit for generating the I input waveform data 63I and Q input waveform data 63Q performs quadrature demodulation and a / D conversion. Further, the simulated target generator 10 of the first embodiment, D / A converters 16I, 16Q, mixers 17 1, 17 2 and the synthesizer 18, as a whole, the waveform shaping section 22I, I output generated by 22Q A circuit unit that generates the RF output signal 37 by performing A/D conversion and quadrature modulation on the waveform data 35I and Q output waveform data 35Q is configured. On the other hand, in the simulated target generator 40 according to the second embodiment, the digital mixers 45 1 and 45 2 , the synthesizer 46, and the D/A converter 47 as a whole are I outputs generated by the waveform shaping units 53I and 53Q. A circuit unit for generating an RF output signal 66 by performing quadrature modulation and A/D conversion on the waveform data 64I and Q output waveform data 64Q is configured. As described above, the simulated target generation device 10 of the first embodiment and the simulated target generation device 40 of the second embodiment perform A/D conversion and quadrature demodulation in order, and D/A conversion and quadrature modulation. The essential behavior is the same, only the order is reversed.

このことから、第２の実施形態の模擬目標発生装置４０が、第１の実施形態の模擬目標発生装置１０と同様の利点を有することも容易に理解されよう。第２の実施形態の模擬目標発生装置４０は、複雑な波形のＲＦ出力信号６６を生成可能であり、反射波における周波数スペクトルの広がりを適切に模擬することができる。本実施形態においても、Ｉ相処理部４４Ｉにおいて行われる処理と、Ｑ相処理部４４Ｑにおいて行われる処理とが、個別に制御可能である。例えば、本実施形態の模擬目標発生装置４０においても、Ｉ相処理部４４Ｉの処理に用いられる利得ＡＩ及び遅延時間ＴＩと、Ｑ相処理部４４Ｑの処理に用いられる利得ＡＱ及び遅延時間ＴＱとが、個別に設定可能であり、このような構成により、複雑な波形のＲＦ出力信号６６を生成し、反射波における周波数スペクトルの広がりを有効に模擬できる。 From this, it will be easily understood that the simulated target generation device 40 of the second embodiment has the same advantages as the simulated target generation device 10 of the first embodiment. The simulated target generation device 40 of the second embodiment can generate the RF output signal 66 having a complicated waveform, and can appropriately simulate the spread of the frequency spectrum in the reflected wave. Also in this embodiment, the process performed in the I-phase processing unit 44I and the process performed in the Q-phase processing unit 44Q can be individually controlled. For example, also in the simulated target generator 40 of the present embodiment, the gain A I and the delay time T I used for the processing of the I-phase processing unit 44I and the gain A Q and the delay time used for the processing of the Q-phase processing unit 44Q are also included. T Q and T Q can be set individually, and with such a configuration, the RF output signal 66 having a complicated waveform can be generated and the spread of the frequency spectrum in the reflected wave can be effectively simulated.

（第３の実施形態）
図３は、第３の実施形態の模擬目標発生装置１０Ａの構成を示すブロック図である。第３の実施形態の模擬目標発生装置１０Ａは、第１の実施形態の模擬目標発生装置１０と類似した構成を有している。ただし、第３の実施形態の模擬目標発生装置１０Ａでは、Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑの波形成形部２２Ｉ、２２Ｑの構成が変更されている。 (Third Embodiment)
FIG. 3 is a block diagram showing the configuration of the simulated target generation device 10A of the third embodiment. The simulated target generation device 10A of the third embodiment has a configuration similar to that of the simulated target generation device 10 of the first embodiment. However, in the simulated target generator 10A of the third embodiment, the configurations of the waveform shaping sections 22I and 22Q of the I-phase processing section 15I and the Q-phase processing section 15Q are changed.

本実施形態では、波形成形部２２Ｉが、直列に接続された乗算器２３Ｉ及び遅延器２４Ｉの組を複数備えている。図３には、波形成形部２２Ｉが、２組の乗算器２３Ｉ及び遅延器２４Ｉを備える構成が図示されている。 In the present embodiment, the waveform shaping section 22I includes a plurality of sets of a multiplier 23I and a delay device 24I connected in series. FIG. 3 shows a configuration in which the waveform shaping section 22I includes two sets of a multiplier 23I and a delay device 24I.

詳細には、本実施形態では、波形成形部２２Ｉが、乗算器２３Ｉ１、２３Ｉ２と、遅延器２４Ｉ１、２４Ｉ２と、合成器２５Ｉとを備えている。乗算器２３Ｉ１、２３Ｉ２には、それぞれ、利得ＡＩ１、ＡＩ２が設定される。乗算器２３Ｉ１は、メモリ２１Ｉから読み出したＩ入力波形データ３４Ｉに利得ＡＩ１を乗じる乗算を行い、乗算器２３Ｉ２は、Ｉ入力波形データ３４Ｉに利得ＡＩ２を乗じる乗算を行う。 Specifically, in the present embodiment, the waveform shaping section 22I includes multipliers 23I 1 and 23I 2 , delay units 24I 1 and 24I 2, and a combiner 25I. Gains A I1 and A I2 are set in the multipliers 23I 1 and 23I 2 , respectively. The multiplier 23I 1 performs multiplication by multiplying the I input waveform data 34I read from the memory 21I by the gain A I1 , and the multiplier 23I 2 performs multiplication by multiplying the I input waveform data 34I by the gain A I2 .

遅延器２４Ｉ１、２４２には、それぞれ、遅延時間ＴＩ１、ＴＩ２が設定される。遅延器２４Ｉ１は、乗算器２３Ｉ１から受け取ったデータを遅延時間ＴＩ１だけ遅延して出力する。同様に、遅延器２４Ｉ２は、乗算器２３Ｉ２から受け取ったデータを遅延時間ＴＩ２だけ遅延して出力する。 The delay device 24I 1, 24 2, respectively, the delay time T I1, T I2 is set. The delay unit 24I 1 delays the data received from the multiplier 23I 1 by a delay time T I1 and outputs the delayed data. Similarly, the delay unit 24I 2 delays the data received from the multiplier 23I 2 by the delay time T I2 and outputs the delayed data.

乗算器２３Ｉ１と遅延器２４Ｉ１との組は、Ｉ入力波形データ３４Ｉに対して利得ＡＩ１を乗じると共に遅延時間ＴＩ１だけ遅延するデジタル演算を行う演算器として動作する。同様に、乗算器２３Ｉ２と遅延器２４Ｉ２との組は、Ｉ入力波形データ３４Ｉに対して利得ＡＩ２を乗じると共に遅延時間ＴＩ２だけ遅延するデジタル演算を行う演算器として動作する。乗算器２３Ｉ１と遅延器２４Ｉ１との組と、乗算器２３Ｉ２と遅延器２４Ｉ２との組は、互いに並列に設けられている。 The set of the multiplier 23I 1 and the delay device 24I 1 operates as an arithmetic unit that performs a digital operation of multiplying the I input waveform data 34I by the gain A I1 and delaying it by the delay time T I1 . Similarly, the set of the multiplier 23I 2 and the delay device 24I 2 operates as an arithmetic unit that performs a digital operation of multiplying the I input waveform data 34I by the gain A I2 and delaying it by the delay time T I2 . The group of the multiplier 23I 1 and the delay unit 24I 1 and the group of the multiplier 23I 2 and the delay unit 24I 2 are provided in parallel with each other.

合成器２５Ｉは、遅延器２４Ｉ１、２４Ｉ２から出力されるデータを合成して（即ち、加算して）Ｉ出力波形データ３５Ｉを生成する。 The synthesizer 25I synthesizes (ie, adds) the data output from the delay units 24I 1 and 24I 2 to generate I output waveform data 35I.

同様に、波形成形部２２Ｑは、直列に接続された乗算器２３Ｑ及び遅延器２４Ｑの組を複数備えている。図３には、波形成形部２２Ｑが、２組の乗算器２３Ｑ及び遅延器２４Ｑを備える構成が図示されている。 Similarly, the waveform shaping section 22Q includes a plurality of sets of a multiplier 23Q and a delay device 24Q connected in series. FIG. 3 illustrates a configuration in which the waveform shaping unit 22Q includes two sets of multipliers 23Q and delay units 24Q.

詳細には、本実施形態では、波形成形部２２Ｑが、乗算器２３Ｑ１、２３Ｑ２と、遅延器２４Ｑ１、２４Ｑ２と、合成器２５Ｑとを備えている。乗算器２３Ｑ１、２３Ｑ２には、波形制御器２０により、それぞれ、利得ＡＱ１、ＡＱ２が設定される。乗算器２３Ｑ１は、メモリ２１Ｑから読み出したＱ入力波形データ３４Ｑに利得ＡＱ１を乗じる乗算を行い、乗算器２３Ｑ２は、Ｑ入力波形データ３４Ｑに利得ＡＱ２を乗じる乗算を行う。 Specifically, in this embodiment, the waveform shaping section 22Q includes multipliers 23Q 1 and 23Q 2 , delay units 24Q 1 and 24Q 2, and a combiner 25Q. The waveform controllers 20 set gains A Q1 and A Q2 in the multipliers 23Q 1 and 23Q 2 , respectively. The multiplier 23Q 1 performs multiplication by multiplying the Q input waveform data 34Q read from the memory 21Q by the gain A Q1 , and the multiplier 23Q 2 performs multiplication by multiplying the Q input waveform data 34Q by the gain A Q2 .

遅延器２４Ｑ１、２４Ｑ２には、波形制御器２０により、それぞれ、遅延時間ＴＱ１、ＴＱ２が設定される。遅延器２４Ｑ１は、乗算器２３Ｑ１から受け取ったデータを遅延時間ＴＱ１だけ遅延して出力する。同様に、遅延器２４Ｑ２は、乗算器２３Ｑ２から受け取ったデータを遅延時間ＴＱ２だけ遅延して出力する。 The waveform controllers 20 set delay times T Q1 and T Q2 in the delay units 24Q 1 and 24Q 2 , respectively. The delay device 24Q 1 delays the data received from the multiplier 23Q 1 by the delay time T Q1 and outputs the delayed data. Similarly, the delay circuit 24Q 2, and outputs the delay data received from the multiplier 23Q 2 by the delay time T Q2.

乗算器２３Ｑ１と遅延器２４Ｑ１との組は、Ｑ入力波形データ３４Ｑに対して利得ＡＱ１を乗じると共に遅延時間ＴＱ１だけ遅延するデジタル演算を行う演算器として動作する。同様に、乗算器２３Ｑ２と遅延器２４Ｑ２との組は、Ｑ入力波形データ３４Ｑに対して利得ＡＱ２を乗じると共に遅延時間ＴＱ２だけ遅延するデジタル演算を行う演算器として動作する。乗算器２３Ｑ１と遅延器２４Ｑ１との組と、乗算器２３Ｑ２と遅延器２４Ｑ２との組は、互いに並列に設けられている。 The set of the multiplier 23Q 1 and the delay device 24Q 1 operates as a computing unit that performs a digital computation that multiplies the Q input waveform data 34Q by the gain A Q1 and delays by the delay time T Q1 . Similarly, the set of the multiplier 23Q 2 and the delay device 24Q 2 operates as an arithmetic unit that performs a digital operation of multiplying the Q input waveform data 34Q by the gain A Q2 and delaying it by the delay time T Q2 . The group of the multiplier 23Q 1 and the delay unit 24Q 1 and the group of the multiplier 23Q 2 and the delay unit 24Q 2 are provided in parallel with each other.

合成器２５Ｑは、遅延器２４Ｑ１、２４Ｑ２から出力されるデータを合成して（即ち、加算して）Ｑ出力波形データ３５Ｑを生成する。 The combiner 25Q combines (ie, adds) the data output from the delay devices 24Q 1 and 24Q 2 to generate Q output waveform data 35Q.

本実施形態では、波形制御器２０は、ＲＦ出力信号３７が所望の波形になるように、波形成形部２２Ｉの乗算器２３Ｉ１、２３Ｉ２の利得ＡＩ１、ＡＩ２、遅延器２４Ｉ１、２４Ｉ２の遅延時間ＴＩ１、ＴＩ２、波形成形部２２Ｑの乗算器２３Ｑ１、２３Ｑ２の利得ＡＱ１、ＡＱ２及び遅延器２４Ｑ１、２４Ｑ２の遅延時間ＴＱ１、ＴＱ２を設定する。 In the present embodiment, the waveform controller 20 controls the gains A I1 , A I2 of the multipliers 23I 1 and 23I 2 of the waveform shaping unit 22I and the delay devices 24I 1 and 24I so that the RF output signal 37 has a desired waveform. second delay time T I1, T I2, sets the multiplier 23Q 1, gain a Q1 of 23Q 2, a Q2 and delay unit 24Q 1, the delay time T Q1 of 24Q 2, T Q2 of the waveform shaping section 22Q.

本実施形態の模擬目標発生装置１０Ａは、第１の実施形態の模擬目標発生装置１０と同様に、Ｉ相処理部１５Ｉにおいて行われる処理と、Ｑ相処理部１５Ｑにおいて行われる処理とが、個別に制御可能であり、これにより、反射波における周波数スペクトルの広がりを適切に模擬できる。 Similar to the simulated target generation device 10 of the first exemplary embodiment, the simulated target generation device 10A of the present exemplary embodiment separately performs the process performed by the I-phase processing unit 15I and the processing performed by the Q-phase processing unit 15Q. It is possible to appropriately control the spread of the frequency spectrum in the reflected wave.

加えて、第３の実施形態では、波形成形部２２Ｉにおいて、乗算器２３Ｉと遅延器２４Ｉの組が並列に設けられ、それぞれの組から出力されるデータが合成器２５Ｉによって合成されてＩ出力波形データ３５Ｉが生成され、波形成形部２２Ｑにおいて、乗算器２３Ｑと遅延器２４Ｑの組が並列に設けられ、それぞれの組から出力されるデータが合成器２５Ｑによって合成されてＱ出力波形データ３５Ｑが生成される。このような構成によれば、ＲＦ出力信号３７において、より複雑な波形を模擬することができる。 In addition, in the third embodiment, in the waveform shaping section 22I, a pair of the multiplier 23I and the delay unit 24I is provided in parallel, and the data output from each pair is combined by the combiner 25I to form the I output waveform. Data 35I is generated, a pair of multiplier 23Q and delay unit 24Q is provided in parallel in waveform shaping section 22Q, and data output from each pair is combined by combiner 25Q to generate Q output waveform data 35Q. To be done. With such a configuration, a more complicated waveform can be simulated in the RF output signal 37.

（第４の実施形態）
図４は、第４の実施形態の模擬目標発生装置４０Ａの構成を示すブロック図である。第４の実施形態の模擬目標発生装置４０Ａは、第２の実施形態の模擬目標発生装置４０と類似した構成を有しており、デジタル処理によって直交復調（ＩＱ分離）及び直交変調を行うように構成されている。ただし、第４の実施形態の模擬目標発生装置４０Ａでは、第３の実施形態の模擬目標発生装置１０Ａと同様に、Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑにおいて、乗算器と遅延器の組が並列に設けられる構成の波形成形部５３Ｉ、５３Ｑが用いられる。 (Fourth Embodiment)
FIG. 4 is a block diagram showing the configuration of the simulated target generation device 40A of the fourth embodiment. The simulated target generation device 40A of the fourth embodiment has a configuration similar to that of the simulated target generation device 40 of the second embodiment, and performs quadrature demodulation (IQ separation) and quadrature modulation by digital processing. It is configured. However, in the simulated target generation device 40A of the fourth embodiment, as in the simulated target generation device 10A of the third embodiment, in the I-phase processing unit 44I and the Q-phase processing unit 44Q, a combination of a multiplier and a delay device is provided. Waveform shaping sections 53I and 53Q having a configuration in which are provided in parallel are used.

詳細には、図４に図示された模擬目標発生装置４０Ａでは、波形成形部５３Ｉが図３の模擬目標発生装置１０Ａの波形成形部２２Ｉと同様に構成され、波形成形部５３Ｑが図３の模擬目標発生装置１０Ａの波形成形部２２Ｑと同様に構成されている。 In detail, in the simulated target generator 40A shown in FIG. 4, the waveform shaping section 53I is configured similarly to the waveform shaping section 22I of the simulated target generator 10A in FIG. 3, and the waveform shaping section 53Q is simulated in FIG. It is configured similarly to the waveform shaping unit 22Q of the target generation device 10A.

詳細には、本実施形態では、波形成形部５３Ｉが、乗算器５４Ｉ１、５４Ｉ２と、遅延器５５Ｉ１、５５Ｉ２と、合成器５６Ｉとを備えている。乗算器５４Ｉ１、５４Ｉ２には、それぞれ、利得ＡＩ１、ＡＩ２が設定される。乗算器５４Ｉ１は、メモリ５２Ｉから読み出したＩ入力波形データに利得ＡＩ１を乗じる乗算を行い、乗算器５４Ｉ２は、Ｉ入力波形データに利得ＡＩ２を乗じる乗算を行う。 Specifically, in the present embodiment, the waveform shaping unit 53I includes multipliers 54I 1 and 54I 2 , delay devices 55I 1 and 55I 2, and a combiner 56I. Gains A I1 and A I2 are set in the multipliers 54I 1 and 54I 2 , respectively. The multiplier 54I 1 performs multiplication by multiplying the I input waveform data read from the memory 52I by the gain A I1 , and the multiplier 54I 2 performs multiplication by multiplying the I input waveform data by the gain A I2 .

遅延器５５Ｉ１、５５Ｉ２には、それぞれ、遅延時間ＴＩ１、ＴＩ２が設定される。遅延器５５Ｉ１は、乗算器５４Ｉ１から受け取ったデータを遅延時間ＴＩ１だけ遅延して出力する。同様に、遅延器５５Ｉ２は、乗算器５４Ｉ２から受け取ったデータを遅延時間ＴＩ２だけ遅延して出力する。 Delay times T I1 and T I2 are set in the delay devices 55I 1 and 55I 2 , respectively. The delay device 55I 1 delays the data received from the multiplier 54I 1 by a delay time T I1 and outputs the delayed data. Similarly, the delay device 55I 2 delays the data received from the multiplier 54I 2 by the delay time T I2 and outputs the delayed data.

合成器５６Ｉは、遅延器５５Ｉ１、５５Ｉ２から出力されるデータを合成して（即ち、加算して）、デジタルミキサ４５１に供給されるＩ出力波形データ６４Ｉを生成する。 The combiner 56I combines (ie, adds) the data output from the delay devices 55I 1 and 55I 2 to generate I output waveform data 64I supplied to the digital mixer 45 1 .

同様に、波形成形部５３Ｑは、直列に接続された乗算器５４Ｑ及び遅延器５５Ｑの組を複数備えている。図４には、波形成形部５３Ｑが、２組の乗算器５４Ｑ及び遅延器５５Ｑを備える構成が図示されている。 Similarly, the waveform shaping section 53Q includes a plurality of sets of a multiplier 54Q and a delay device 55Q connected in series. FIG. 4 shows a configuration in which the waveform shaping section 53Q includes two sets of multipliers 54Q and delay units 55Q.

詳細には、本実施形態では、波形成形部５３Ｑが、乗算器５４Ｑ１、５４Ｑ２と、遅延器５５Ｑ１、５５Ｑ２と、合成器５６Ｑとを備えている。乗算器５４Ｑ１、５４Ｑ２には、波形制御器４９により、それぞれ、利得ＡＱ１、ＡＱ２が設定される。乗算器５４Ｑ１は、メモリ５２Ｑから読み出したＱ入力波形データに利得ＡＱ１を乗じる乗算を行い、乗算器２３Ｑ２は、Ｑ入力波形データに利得ＡＱ２を乗じる乗算を行う。 Specifically, in the present embodiment, the waveform shaping section 53Q includes multipliers 54Q 1 and 54Q 2 , delay units 55Q 1 and 55Q 2, and a combiner 56Q. The gains A Q1 and A Q2 are set to the multipliers 54Q 1 and 54Q 2 by the waveform controller 49, respectively. The multiplier 54Q 1 performs multiplication by multiplying the Q input waveform data read from the memory 52Q by the gain A Q1 , and the multiplier 23Q 2 performs multiplication by multiplying the Q input waveform data by the gain A Q2 .

遅延器５５Ｑ１、５５Ｑ２には、波形制御器４９により、それぞれ、遅延時間ＴＱ１、ＴＱ２が設定される。遅延器５５Ｑ１は、乗算器５４Ｑ１から受け取ったデータを遅延時間ＴＱ１だけ遅延して出力する。同様に、遅延器５５Ｑ２は、乗算器５４Ｑ２から受け取ったデータを遅延時間ＴＱ２だけ遅延して出力する。 The delay times T Q1 and T Q2 are set to the delay devices 55Q 1 and 55Q 2 by the waveform controller 49, respectively. The delay device 55Q 1 delays the data received from the multiplier 54Q 1 by the delay time T Q1 and outputs the delayed data. Similarly, the delay device 55Q 2 delays the data received from the multiplier 54Q 2 by the delay time T Q2 and outputs the delayed data.

合成器５６Ｑは、遅延器５５Ｑ１、５５Ｑ２から出力されるデータを合成して（即ち、加算して）、デジタルミキサ４５２に供給されるＱ出力波形データ６４Ｑを生成する。 The synthesizer 56Q synthesizes (ie, adds) the data output from the delay devices 55Q 1 and 55Q 2 to generate Q output waveform data 64Q supplied to the digital mixer 45 2 .

波形制御器４９は、ＲＦ出力信号６６が所望の波形になるように、波形成形部５３Ｉの乗算器５４Ｉ１、５４Ｉ２の利得ＡＩ１、ＡＩ２、遅延器５５Ｉ１、５５Ｉ２の遅延時間ＴＩ１、ＴＩ２、波形成形部５３Ｑの乗算器５４Ｑ１、５４Ｑ２の利得ＡＱ１、ＡＱ２及び遅延器５５Ｑ１、５５Ｑ２の遅延時間ＴＱ１、ＴＱ２を設定する。 The waveform controller 49 controls the gains A I1 and A I2 of the multipliers 54I 1 and 54I 2 of the waveform shaping unit 53I and the delay time T of the delay devices 55I 1 and 55I 2 so that the RF output signal 66 has a desired waveform. I1, T I2 , the gains A Q1 and A Q2 of the multipliers 54Q 1 and 54Q 2 of the waveform shaping unit 53Q, and the delay times T Q1 and T Q2 of the delay devices 55Q 1 and 55Q 2 are set.

図４に図示された模擬目標発生装置４０Ａの構成でも、図３に図示された模擬目標発生装置１０Ａと同様に、ＲＦ出力信号６６においてより複雑な波形を模擬することができる。 Even with the configuration of the simulated target generator 40A shown in FIG. 4, similar to the simulated target generator 10A shown in FIG. 3, a more complicated waveform can be simulated in the RF output signal 66.

（第５の実施形態）
図５は、第５の実施形態の模擬目標発生装置１０Ｂの構成を示すブロック図である。第５の実施形態の模擬目標発生装置１０Ｂは、第１の実施形態の模擬目標発生装置１０と類似した構成を有している。ただし、第５の実施形態の模擬目標発生装置１０Ｂでは、Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑの構成が変更されている。 (Fifth Embodiment)
FIG. 5: is a block diagram which shows the structure of the simulated target generator 10B of 5th Embodiment. The simulated target generator 10B of the fifth embodiment has a configuration similar to that of the simulated target generator 10 of the first embodiment. However, in the simulated target generator 10B of the fifth embodiment, the configurations of the I-phase processing unit 15I and the Q-phase processing unit 15Q are changed.

具体的には、第５の実施形態では、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するための伝搬遅延器２６Ｉ、２６Ｑが、それぞれＩ相処理部１５Ｉ、Ｑ相処理部１５Ｑに設けられる。Ｉ相処理部１５Ｉにおいて、伝搬遅延器２６Ｉは、波形成形部２２Ｉと直列に接続され、Ｑ相処理部１５Ｑにおいて、伝搬遅延器２６Ｑは、波形成形部２２Ｑと直列に接続される。 Specifically, in the fifth embodiment, the propagation delay devices 26I and 26Q for simulating the propagation delay generated depending on the distance between the radar device that emits the radar wave and the object that reflects the radar wave are provided. , And the I-phase processing unit 15I and the Q-phase processing unit 15Q, respectively. In the I-phase processing unit 15I, the propagation delay device 26I is connected in series with the waveform shaping unit 22I, and in the Q-phase processing unit 15Q, the propagation delay device 26Q is connected in series with the waveform shaping unit 22Q.

伝搬遅延器２６Ｉ、２６Ｑには、伝搬遅延に対応する遅延時間ＴＰが設定され、伝搬遅延器２６Ｉ、２６Ｑは、入力された波形データを遅延時間ＴＰだけ遅延して出力するように構成される。レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離が近い場合を模擬する場合には、短い遅延時間ＴＰが設定され、レーダ装置と物体との距離が遠い場合を模擬する場合には、長い遅延時間ＴＰが設定される。ここで、伝搬遅延器２６Ｉ、２６Ｑに設定される遅延時間ＴＰが同一であることに留意されたい。 A delay time T P corresponding to the propagation delay is set in the propagation delay devices 26I and 26Q, and the propagation delay devices 26I and 26Q are configured to delay the input waveform data by the delay time T P and output the delayed waveform data. It When simulating the case where the distance between the radar device that emits the radar wave and the object that reflects the radar wave is short, a short delay time T P is set, and the case where the distance between the radar device and the object is long is simulated. In this case, a long delay time T P is set. It should be noted that the delay times T P set in the propagation delay devices 26I and 26Q are the same.

伝搬遅延器２６Ｉは、波形成形部２２Ｉから受け取った波形データを遅延時間ＴＰだけ遅延してＩ出力波形データ３５Ｉを生成し、Ｄ／Ａコンバータ１６Ｉに出力する。Ｄ／Ａコンバータ１６Ｉは、伝搬遅延器２６Ｉから受け取ったＩ出力波形データ３５Ｉに対してＤ／Ａ変換を行ってＩ出力信号３６Ｉを生成する。 The propagation delay device 26I delays the waveform data received from the waveform shaping section 22I by the delay time T P to generate I output waveform data 35I, and outputs it to the D/A converter 16I. The D/A converter 16I performs D/A conversion on the I output waveform data 35I received from the propagation delay device 26I to generate an I output signal 36I.

同様に、伝搬遅延器２６Ｑは、波形成形部２２Ｑから受け取った波形データを遅延時間ＴＰだけ遅延してＱ出力波形データ３５Ｑを生成し、Ｄ／Ａコンバータ１６Ｑに出力する。Ｄ／Ａコンバータ１６Ｑは、伝搬遅延器２６Ｑから受け取ったＱ出力波形データ３５Ｑに対してＤ／Ａ変換を行ってＱ出力信号３６Ｑを生成する。 Similarly, the propagation delay unit 26Q delays the waveform data received from the waveform shaping unit 22Q by the delay time T P to generate Q output waveform data 35Q, and outputs it to the D/A converter 16Q. The D/A converter 16Q performs D/A conversion on the Q output waveform data 35Q received from the propagation delay device 26Q to generate a Q output signal 36Q.

本実施形態の模擬目標発生装置１０Ｂは、第１乃至第４の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号３７を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。 Similar to the simulated target generators of the first to fourth embodiments, the simulated target generator 10B of the present embodiment can generate the RF output signal 37 having a complicated waveform, and spreads the frequency spectrum of the reflected wave. Can be effectively simulated.

加えて、本実施形態では、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するために専用に用いられる伝搬遅延器２６Ｉ、２６ＱがＩ相処理部１５Ｉ、Ｑ相処理部１５Ｑに設けられるため、波形成形部２２Ｉ、２２ＱによってＲＦ出力信号３７の波形を成形する処理と、伝搬遅延を模擬する処理とを分離することができる。このような構成は、波形制御器２０における処理の複雑化を抑制できるという利点がある。 In addition, in the present embodiment, the propagation delay devices 26I and 26Q exclusively used to simulate the propagation delay generated depending on the distance between the radar device that emits the radar wave and the object that reflects the radar wave are provided. Since it is provided in the I-phase processing unit 15I and the Q-phase processing unit 15Q, the process of shaping the waveform of the RF output signal 37 by the waveform shaping units 22I and 22Q and the process of simulating the propagation delay can be separated. Such a configuration has an advantage that it is possible to suppress complication of processing in the waveform controller 20.

なお、伝搬遅延器２６Ｉと波形成形部２２Ｉとの位置は、逆であってもよい。この場合、伝搬遅延器２６Ｉは、メモリ２１Ｉから受け取ったＩ入力波形データを遅延時間ＴＰだけ遅延して波形成形部２２Ｉに出力する。波形成形部２２Ｉは、伝搬遅延器２６Ｉから受け取ったデータに対して利得ＡＩを乗じると共に遅延時間ＴＩだけ遅延するデジタル演算を行う。 The positions of the propagation delay device 26I and the waveform shaping section 22I may be reversed. In this case, the propagation delay device 26I delays the I input waveform data received from the memory 21I by the delay time T P and outputs it to the waveform shaping section 22I. The waveform shaping section 22I performs a digital operation of multiplying the data received from the propagation delay device 26I by a gain A I and delaying the data by a delay time T I.

同様に、伝搬遅延器２６Ｑと波形成形部２２Ｑとの位置は、逆であってもよい。この場合、伝搬遅延器２６Ｑは、メモリ２１Ｑから受け取ったＱ入力波形データを遅延時間ＴＰだけ遅延して波形成形部２２Ｑに出力する。波形成形部２２Ｑは、伝搬遅延器２６Ｑから受け取ったデータに対して利得ＡＱを乗じると共に遅延時間ＴＱだけ遅延するデジタル演算を行う。 Similarly, the positions of the propagation delay device 26Q and the waveform shaping section 22Q may be reversed. In this case, the propagation delay device 26Q delays the Q input waveform data received from the memory 21Q by the delay time T P and outputs it to the waveform shaping section 22Q. The waveform shaping unit 22Q performs a digital operation of multiplying the data received from the propagation delay device 26Q by the gain A Q and delaying the data by the delay time T Q.

また、本実施形態において、Ｉ相処理部１５Ｉにおいて、第３の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成（図３参照）の波形成形部２２Ｉが用いられてもよい。同様に、Ｑ相処理部１５Ｑにおいて、第３の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成の波形成形部２２Ｑが用いられてもよい。 Further, in the present embodiment, the I-phase processing unit 15I uses the waveform shaping unit 22I having the configuration (see FIG. 3) in which the set of the multiplier and the delay device presented in the third embodiment is provided in parallel. May be. Similarly, in the Q-phase processing unit 15Q, the waveform shaping unit 22Q having a configuration in which the set of the multiplier and the delay device presented in the third embodiment is provided in parallel may be used.

（第６の実施形態）
図６は、第６の実施形態の模擬目標発生装置４０Ｂの構成を示すブロック図である。第６の実施形態の模擬目標発生装置４０Ｂは、第２の実施形態の模擬目標発生装置４０と類似した構成を有している。ただし、第６の実施形態の模擬目標発生装置４０Ｂでは、Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑの構成が変更されている。 (Sixth Embodiment)
FIG. 6 is a block diagram showing the configuration of the simulated target generation device 40B of the sixth embodiment. The simulated target generator 40B of the sixth embodiment has a configuration similar to that of the simulated target generator 40 of the second embodiment. However, in the simulated target generator 40B of the sixth embodiment, the configurations of the I-phase processing unit 44I and the Q-phase processing unit 44Q are changed.

具体的には、第６の実施形態では、第５の実施形態と同様に、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するための伝搬遅延器５７Ｉ、５７Ｑが、それぞれＩ相処理部４４Ｉ、Ｑ相処理部４４Ｑに設けられる。Ｉ相処理部４４Ｉにおいて、伝搬遅延器５７Ｉは、波形成形部５３Ｉと直列に接続され、Ｑ相処理部４４Ｑにおいて、伝搬遅延器５７Ｑは、波形成形部５３Ｑと直列に接続される。 Specifically, in the sixth embodiment, similarly to the fifth embodiment, the propagation delay that occurs depending on the distance between the radar device that emits the radar wave and the object that reflects the radar wave is simulated. Propagation delay devices 57I and 57Q are provided in the I-phase processing unit 44I and the Q-phase processing unit 44Q, respectively. In the I-phase processing unit 44I, the propagation delay unit 57I is connected in series with the waveform shaping unit 53I, and in the Q-phase processing unit 44Q, the propagation delay unit 57Q is connected in series with the waveform shaping unit 53Q.

伝搬遅延器５７Ｉ、５７Ｑには、伝搬遅延に対応する遅延時間ＴＰが設定される。伝搬遅延器５７Ｉは、波形成形部５３Ｉから受け取ったＩ出力波形データを遅延時間ＴＰだけ遅延し、Ｉ出力波形データ６４Ｉとしてデジタルミキサ４５１に出力する。同様に、伝搬遅延器５７Ｑは、波形成形部５３Ｑから受け取ったＱ出力波形データを遅延時間ＴＰだけ遅延し、Ｑ出力波形データ６４Ｑとしてデジタルミキサ４５２に出力する。 A delay time T P corresponding to the propagation delay is set in the propagation delay devices 57I and 57Q. Propagation delay unit 57I delays the I output waveform data received from the waveform shaping section 53I delay time T P, and outputs to the digital mixer 45 1 as the I output waveform data 64I. Similarly, propagation delay unit 57Q delays the Q output waveform data received from the waveform shaping section 53Q delay time T P, and outputs to the digital mixer 45 2 as Q output waveform data 64q.

第６の実施形態の模擬目標発生装置４０Ｂは、第１乃至第５の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号６６を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。 The simulated target generator 40B of the sixth embodiment is capable of generating the RF output signal 66 having a complicated waveform, similarly to the simulated target generators of the first to fifth embodiments, and is capable of generating the frequency spectrum of the reflected wave. The spread can be effectively simulated.

加えて、第６の実施形態の模擬目標発生装置４０Ｂは、第５の実施形態の模擬目標発生装置１０Ｂと同様に、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するために専用に用いられる伝搬遅延器５７Ｉ、５７ＱがＩ相処理部４４Ｉ、Ｑ相処理部４４Ｑに設けられるため、波形成形部５３Ｉ、５３ＱによってＲＦ出力信号６６の波形を成形する処理と、伝搬遅延を模擬する処理とを分離することができる。このような構成は、波形制御器４９における処理の複雑化を抑制できるという利点がある。 In addition, the simulated target generation device 40B of the sixth embodiment is similar to the simulated target generation device 10B of the fifth embodiment in that the distance between the radar device that emits the radar wave and the object that reflects the radar wave is increased. Propagation delay devices 57I and 57Q, which are used exclusively for simulating the propagation delay that occurs depending on each other, are provided in the I-phase processing unit 44I and the Q-phase processing unit 44Q. It is possible to separate the process of shaping the waveform of and the process of simulating the propagation delay. Such a configuration has an advantage that it is possible to prevent the waveform controller 49 from becoming complicated in processing.

なお、伝搬遅延器５７Ｉと波形成形部５３Ｉとの位置は、逆であってもよい。この場合、伝搬遅延器５７Ｉは、メモリ５２Ｉから受け取ったＩ入力波形データを遅延時間ＴＰだけ遅延して波形成形部５３Ｉに出力する。波形成形部５３Ｉは、伝搬遅延器５７Ｉから受け取ったデータに対して利得ＡＩを乗じると共に遅延時間ＴＩだけ遅延するデジタル演算を行う。 The positions of the propagation delay device 57I and the waveform shaping section 53I may be reversed. In this case, the propagation delay unit 57I delays the I input waveform data received from the memory 52I by the delay time T P and outputs it to the waveform shaping unit 53I. The waveform shaping unit 53I multiplies the data received from the propagation delay unit 57I by the gain A I and performs a digital operation of delaying the data by the delay time T I.

同様に、伝搬遅延器５７Ｑと波形成形部５３Ｑとの位置は、逆であってもよい。この場合、伝搬遅延器５７Ｑは、メモリ５２Ｑから受け取ったＱ入力波形データを遅延時間ＴＰだけ遅延して波形成形部５３Ｑに出力する。波形成形部５３Ｑは、伝搬遅延器５７Ｑから受け取ったデータに対して利得ＡＱを乗じると共に遅延時間ＴＱだけ遅延するデジタル演算を行う。 Similarly, the positions of the propagation delay device 57Q and the waveform shaping section 53Q may be reversed. In this case, the propagation delay unit 57Q delays the Q input waveform data received from the memory 52Q by the delay time T P and outputs it to the waveform shaping unit 53Q. The waveform shaping unit 53Q performs a digital operation of multiplying the data received from the propagation delay unit 57Q by the gain A Q and delaying the data by the delay time T Q.

また、本実施形態において、Ｉ相処理部４４Ｉにおいて、第４の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成（図４参照）の波形成形部５３Ｉが用いられてもよい。同様に、Ｑ相処理部４４Ｑにおいて、第４の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成の波形成形部５３Ｑが用いられてもよい。 Further, in the present embodiment, the I-phase processing unit 44I uses the waveform shaping unit 53I having the configuration (see FIG. 4) in which the set of the multiplier and the delay device presented in the fourth embodiment is provided in parallel. May be. Similarly, in the Q-phase processing unit 44Q, the waveform shaping unit 53Q having a configuration in which the set of the multiplier and the delay device presented in the fourth embodiment is provided in parallel may be used.

（第７の実施形態）
図７は、第７の実施形態の模擬目標発生装置１０Ｃの構成を示すブロック図である。第７の実施形態の模擬目標発生装置１０Ｃは、第５の実施形態の模擬目標発生装置１０Ｂと類似した構成を有している。ただし、第７の実施形態の模擬目標発生装置１０Ｃでは、ドップラー効果による周波数遷移（ドップラーシフト）を模擬するためのデジタル処理を行う信号処理器２８が追加的に設けられる。加えて、信号処理器２８によるデジタル処理のワークメモリとして用いられるメモリ２７Ｉ、２７Ｑが、それぞれ、Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑに設けられる。図７に図示された構成では、メモリ２７Ｉが波形成形部２２Ｉと伝搬遅延器２６Ｉの間に設けられ、メモリ２７Ｑが波形成形部２２Ｑと伝搬遅延器２６Ｑの間に設けられている。 (Seventh embodiment)
FIG. 7 is a block diagram showing the configuration of the simulated target generation device 10C of the seventh embodiment. The simulated target generation device 10C of the seventh embodiment has a configuration similar to that of the simulated target generation device 10B of the fifth embodiment. However, the simulated target generator 10C of the seventh embodiment is additionally provided with a signal processor 28 that performs digital processing for simulating frequency transition (Doppler shift) due to the Doppler effect. In addition, memories 27I and 27Q used as work memories for digital processing by the signal processor 28 are provided in the I-phase processing unit 15I and the Q-phase processing unit 15Q, respectively. In the configuration shown in FIG. 7, the memory 27I is provided between the waveform shaping section 22I and the propagation delay device 26I, and the memory 27Q is provided between the waveform shaping section 22Q and the propagation delay device 26Q.

第７の実施形態では、Ｉ相処理部１５Ｉにおいて、下記の処理が行われる。
波形成形部２２Ｉは、メモリ２１ＩからＩ入力波形データ３４Ｉを読み出し、読み出したＩ入力波形データ３４Ｉに対し、利得ＡＩを乗じると共に遅延時間ＴＩだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部２２Ｉから出力されてメモリ２７Ｉに保存される。 In the seventh embodiment, the I-phase processing unit 15I performs the following processing.
The waveform shaping unit 22I reads the I input waveform data 34I from the memory 21I, and performs a digital operation of multiplying the read I input waveform data 34I by a gain A I and delaying the delay time T I. The waveform data obtained by this digital calculation is output from the waveform shaping section 22I and stored in the memory 27I.

信号処理器２８は、波形成形部２２Ｉから出力された波形データに対して、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行い、Ｉ相波形圧縮／伸長データを生成する。Ｉ相波形圧縮／伸長データは、メモリ２７Ｉに保存される。 The signal processor 28 performs digital processing on the waveform data output from the waveform shaping section 22I to compress or expand the waveform in the time axis direction, and generate I-phase waveform compression/expansion data. The I-phase waveform compression/expansion data is stored in the memory 27I.

図８Ａは、時間軸方向において波形を伸長するデジタル処理を図示しており、図８Ｂは、時間軸方向において波形を圧縮するデジタル処理を図示している。図８Ａ、図８Ｂにおいて、破線は元の波形（波形成形部２２Ｉから出力される波形データで示されている波形）を示しており、実線は、Ｉ相波形圧縮／伸長データで示されている波形を示している。時間軸方向において波形を圧縮する処理は、周波数が高くなるように周波数をシフトする処理に相当しており、時間軸方向において波形を伸長する処理は、周波数が低くなるように周波数をシフトする処理に相当している。このような処理によれば、レーダ波が反射する物体の速度に応じて発生するドップラーシフトを模擬することができる。 FIG. 8A illustrates digital processing for expanding a waveform in the time axis direction, and FIG. 8B illustrates digital processing for compressing a waveform in the time axis direction. 8A and 8B, the broken line shows the original waveform (the waveform shown by the waveform data output from the waveform shaping section 22I), and the solid line shows the I-phase waveform compression/expansion data. The waveform is shown. The process of compressing the waveform in the time axis direction is equivalent to the process of shifting the frequency so that the frequency becomes higher, and the process of expanding the waveform in the time axis direction is the process of shifting the frequency so that the frequency becomes lower. Is equivalent to. According to such processing, it is possible to simulate the Doppler shift generated according to the speed of the object reflected by the radar wave.

例えば、波形成形部２２Ｉから出力される波形データの時刻ｔｉについてのデータ値をＱＩ（ｔｉ）とした場合（ｉ＝１，２，３，・・・）、時系列データＱＩ（Ａ・ｔｉ）は、Ａ＞１の場合に波形が時間軸方向にＡ倍に圧縮され、Ａ＜１の場合に波形が１／Ａ倍に伸長されたデータになる。時間軸方向において波形を圧縮又は伸長した波形データＱＩ＾（ｔｋ）（ｋ＝１，２，３，・・・）は、時系列データＱＩ（Ａ・ｔｉ）から補間により求めることができる。一実施形態では、このようにして算出された時系列データＱＩ＾（ｔｋ）を、Ｉ相波形圧縮／伸長データとして用いてもよい。 For example, when the data value of the waveform data output from the waveform shaping unit 22I at time t i is Q I (t i ) (i=1, 2, 3,... ), the time series data Q I ( A·t i ) is data in which the waveform is compressed A times in the time axis direction when A>1, and the waveform is expanded 1/A times when A<1. Waveform data Q I ^(t k ) (k=1, 2, 3,...) In which a waveform is compressed or expanded in the time axis direction is obtained by interpolation from time series data Q I (A·t i ). You can In one embodiment, the way-series data Q when calculated I ^ (t k), may be used as the I-phase waveform compression / decompression data.

伝搬遅延器２６Ｉは、メモリ２７Ｉから受け取った波形圧縮／伸長データを更に遅延時間ＴＰだけ遅延してＩ出力波形データ３５Ｉを生成し、Ｄ／Ａコンバータ１６Ｉに出力する。Ｄ／Ａコンバータ１６Ｉは、伝搬遅延器２６Ｉから受け取ったＩ出力波形データ３５Ｉに対してＤ／Ａ変換を行ってＩ出力信号３６Ｉを生成する。 The propagation delay device 26I further delays the waveform compression/expansion data received from the memory 27I by the delay time T P to generate I output waveform data 35I and outputs it to the D/A converter 16I. The D/A converter 16I performs D/A conversion on the I output waveform data 35I received from the propagation delay device 26I to generate an I output signal 36I.

Ｑ相処理部１５Ｑにおいても、Ｉ相処理部１５Ｉと同様の処理が行われる。波形成形部２２Ｑは、メモリ２１ＱからＱ入力波形データ３４Ｑを読み出し、読み出したＱ入力波形データＱに対し、利得ＡＱを乗じると共に遅延時間ＴＱだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部２２Ｑから出力されてメモリ２７Ｑに保存される。 The Q-phase processing unit 15Q also performs the same processing as the I-phase processing unit 15I. The waveform shaping section 22Q reads the Q input waveform data 34Q from the memory 21Q, performs a digital operation of multiplying the read Q input waveform data Q by a gain A Q and delaying it by a delay time T Q. The waveform data obtained by this digital calculation is output from the waveform shaping section 22Q and stored in the memory 27Q.

信号処理器２８は、メモリ２７Ｑに保存された波形データに対して、上述されているような、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行ってＱ相波形圧縮／伸長データを生成する。Ｑ相波形圧縮／伸長データは、メモリ２７Ｑに保存される。 The signal processor 28 performs Q-phase waveform compression/expansion data by performing digital processing on the waveform data stored in the memory 27Q to compress or expand the waveform in the time axis direction as described above. To generate. The Q-phase waveform compression/expansion data is stored in the memory 27Q.

伝搬遅延器２６Ｑは、メモリ２７Ｑから受け取ったＱ相波形圧縮／伸長データを更に遅延時間ＴＰだけ遅延してＱ出力波形データ３５Ｑを生成し、Ｄ／Ａコンバータ１６Ｑに出力する。Ｄ／Ａコンバータ１６Ｑは、伝搬遅延器２６Ｑから受け取ったＱ出力波形データ３５Ｑに対してＤ／Ａ変換を行ってＱ出力信号３６Ｑを生成する。 The propagation delay device 26Q further delays the Q-phase waveform compression/expansion data received from the memory 27Q by a delay time T P to generate Q output waveform data 35Q and outputs it to the D/A converter 16Q. The D/A converter 16Q performs D/A conversion on the Q output waveform data 35Q received from the propagation delay device 26Q to generate a Q output signal 36Q.

本実施形態の模擬目標発生装置１０Ｃも、第１乃至第６の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号３７を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。 Similar to the simulated target generators of the first to sixth embodiments, the simulated target generator 10C of the present embodiment can also generate the RF output signal 37 having a complicated waveform, and can spread the frequency spectrum in the reflected wave. Can be effectively simulated.

加えて、本実施形態では、ＲＦ出力信号３７の波形の成形のためのデジタル処理（波形成形部２２Ｉ、２２Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器２８によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器２６Ｉ、２６Ｑによる伝搬遅延処理）が互いに分離されているので、波形制御器２０における処理の複雑化を抑制できるという利点がある。 In addition, in the present embodiment, digital processing for shaping the waveform of the RF output signal 37 (waveform shaping processing by the waveform shaping units 22I and 22Q), digital processing for simulating frequency transition due to the Doppler effect (signal processor) 28) and the delay processing for simulating the propagation delay (the propagation delay processing by the propagation delay devices 26I and 26Q) are separated from each other, which has the advantage of suppressing the complication of the processing in the waveform controller 20. is there.

なお、Ｉ相について行われる３つのデジタル処理：ＲＦ出力信号３７の波形の成形のためのデジタル処理（波形成形部２２Ｉによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器２８によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器２６Ｉによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部２２Ｉ、メモリ２７Ｉ及び伝搬遅延器２６Ｉが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。 Three digital processes performed on the I phase: digital process for shaping the waveform of the RF output signal 37 (waveform shaping process by the waveform shaping section 22I), digital process for simulating frequency transition due to Doppler effect (signal). The order of the digital processing by the processor 28) and the delay processing for simulating the propagation delay (propagation delay processing by the propagation delay device 26I) can be interchanged. The order in which the waveform shaping section 22I, the memory 27I, and the propagation delay device 26I are connected is determined according to the order in which the three digital processes should be performed.

同様に、Ｑ相について行われる３つのデジタル処理：ＲＦ出力信号３７の波形の成形のためのデジタル処理（波形成形部２２Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器２８によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器２６Ｑによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部２２Ｑ、メモリ２７Ｑ及び伝搬遅延器２６Ｑが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。 Similarly, three digital processes performed for the Q phase: a digital process for shaping the waveform of the RF output signal 37 (a waveform shaping process by the waveform shaping section 22Q) and a digital process for simulating the frequency transition due to the Doppler effect ( The order of the digital processing by the signal processor 28) and the delay processing for simulating the propagation delay (propagation delay processing by the propagation delay device 26Q) can be interchanged. The order in which the waveform shaping unit 22Q, the memory 27Q, and the propagation delay device 26Q are connected is determined according to the order in which the three digital processes should be performed.

また、図７において、伝搬遅延器２６Ｉ、２６Ｑによる遅延処理は必ずしも行われなくてもよい。伝搬遅延器２６Ｉ、２６Ｑによる遅延処理に相当する遅延処理は、波形成形部２２Ｉ、２２Ｑ又は信号処理器２８によって行われてもよい。 Further, in FIG. 7, the delay processing by the propagation delay devices 26I and 26Q does not necessarily have to be performed. The delay processing corresponding to the delay processing by the propagation delay devices 26I and 26Q may be performed by the waveform shaping units 22I and 22Q or the signal processor 28.

更に、図７においては、Ｉ相処理部１５Ｉが２つのメモリ２１Ｉ、２７Ｉを含むとしてメモリ２１Ｉ、２７Ｉが別々に図示されているが、実際の実装においては、メモリ２１Ｉ、２７Ｉは、物理的に分離されずに１つのメモリデバイスとしてＩ相処理部１５Ｉに実装されてもよい。同様に、実際の実装においては、メモリ２１Ｑ、２７Ｑが物理的に分離されずに１つのメモリデバイスとしてＱ相処理部１５Ｑに実装されてもよい。 Further, in FIG. 7, the memories 21I and 27I are illustrated separately as the I-phase processing unit 15I includes two memories 21I and 27I, but in an actual implementation, the memories 21I and 27I are physically It may be mounted in the I-phase processing unit 15I as one memory device without being separated. Similarly, in actual implementation, the memories 21Q and 27Q may be implemented as one memory device in the Q-phase processing unit 15Q without being physically separated.

（第８の実施形態）
図９は、第８の実施形態の模擬目標発生装置４０Ｃの構成を示すブロック図である。第８の実施形態の模擬目標発生装置４０Ｃは、第６の実施形態の模擬目標発生装置４０Ｂと類似した構成を有している。ただし、第８の実施形態の模擬目標発生装置４０Ｃでは、第７の実施形態の模擬目標発生装置１０Ｃと同様に、ドップラー効果による周波数遷移（ドップラーシフト）を模擬するためのデジタル処理を行う信号処理器５９が追加的に設けられる。加えて、信号処理器５９によるデジタル処理のワークメモリとして用いられるメモリ５８Ｉ、５８Ｑが、それぞれ、Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑに設けられる。図９に図示された構成では、メモリ５８Ｉが波形成形部５３Ｉと伝搬遅延器５７Ｉの間に設けられ、メモリ５８Ｑが波形成形部５３Ｑと伝搬遅延器５７Ｑの間に設けられる。 (Eighth Embodiment)
FIG. 9 is a block diagram showing the configuration of the simulated target generation device 40C of the eighth embodiment. The simulated target generator 40C of the eighth embodiment has a configuration similar to that of the simulated target generator 40B of the sixth embodiment. However, in the simulated target generator 40C of the eighth embodiment, similar to the simulated target generator 10C of the seventh embodiment, signal processing for performing digital processing for simulating frequency transition (Doppler shift) due to the Doppler effect. A device 59 is additionally provided. In addition, memories 58I and 58Q used as work memories for digital processing by the signal processor 59 are provided in the I-phase processing unit 44I and the Q-phase processing unit 44Q, respectively. In the configuration shown in FIG. 9, the memory 58I is provided between the waveform shaping section 53I and the propagation delay unit 57I, and the memory 58Q is provided between the waveform shaping section 53Q and the propagation delay unit 57Q.

第８の実施形態では、Ｉ相処理部４４Ｉにおいて、下記の処理が行われる。
波形成形部５３Ｉは、メモリ５２ＩからＩ入力波形データを読み出し、読み出したＩ入力波形データに対し、利得ＡＩを乗じると共に遅延時間ＴＩだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部５３Ｉから出力されてメモリ５８Ｉに保存される。 In the eighth embodiment, the I-phase processing unit 44I performs the following processing.
The waveform shaping unit 53I reads the I input waveform data from the memory 52I, performs a digital operation of multiplying the read I input waveform data by a gain A I and delaying the delay time T I. The waveform data obtained by this digital calculation is output from the waveform shaping section 53I and stored in the memory 58I.

信号処理器５９は、波形成形部５３Ｉから出力された波形データに対して、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行い、Ｉ相波形圧縮／伸長データを生成する。時間軸方向において波形を圧縮し、又は、伸長するデジタル処理については、第７の実施形態で説明した通りである。Ｉ相波形圧縮／伸長データは、メモリ５８Ｉに保存される。 The signal processor 59 performs digital processing on the waveform data output from the waveform shaping unit 53I to compress or expand the waveform in the time axis direction, and generate I-phase waveform compression/expansion data. The digital processing for compressing or expanding the waveform in the time axis direction is as described in the seventh embodiment. The I-phase waveform compression/expansion data is stored in the memory 58I.

伝搬遅延器５７Ｉは、メモリ５８Ｉから受け取った波形圧縮／伸長データを更に遅延時間ＴＰだけ遅延してＩ出力波形データ６４Ｉを生成する。生成されたＩ出力波形データ６４Ｉは、デジタルミキサ４５１に供給される。 The propagation delay unit 57I further delays the waveform compression/decompression data received from the memory 58I by the delay time T P to generate I output waveform data 64I. The generated I output waveform data 64I is supplied to the digital mixer 45 1 .

Ｑ相処理部４４Ｑにおいても、Ｉ相処理部４４Ｉと同様の処理が行われる。波形成形部５３Ｑは、メモリ５２ＱからＱ入力波形データを読み出し、読み出したＱ入力波形データに対し、利得ＡＱを乗じると共に遅延時間ＴＱだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部５３Ｑから出力されてメモリ５８Ｑに保存される。 The Q-phase processing unit 44Q also performs the same processing as the I-phase processing unit 44I. The waveform shaping section 53Q reads the Q input waveform data from the memory 52Q, and performs a digital operation of multiplying the read Q input waveform data by the gain A Q and delaying the delay time T Q. The waveform data obtained by this digital calculation is output from the waveform shaping section 53Q and stored in the memory 58Q.

信号処理器５９は、メモリ５８Ｑに保存された波形データに対して、上述されているような、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行ってＱ相波形圧縮／伸長データを生成する。 The signal processor 59 subjects the waveform data stored in the memory 58Q to digital processing for compressing or expanding the waveform in the time axis direction, as described above, to perform Q-phase waveform compression/expansion data. To generate.

伝搬遅延器５７Ｑは、メモリ５８Ｑから受け取ったＱ相波形圧縮／伸長データを更に遅延時間ＴＰだけ遅延してＱ出力波形データ６４Ｑを生成する。生成されたＱ出力波形データ６４Ｑは、デジタルミキサ４５２に供給される。 The propagation delay unit 57Q further delays the Q-phase waveform compression/expansion data received from the memory 58Q by the delay time T P to generate Q output waveform data 64Q. The generated Q output waveform data 64Q is supplied to the digital mixer 45 2.

本実施形態の模擬目標発生装置４０Ｃも、第１乃至第７の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号６６を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。 The simulated target generator 40C of the present embodiment can also generate the RF output signal 66 having a complicated waveform as in the simulated target generators of the first to seventh embodiments, and can spread the frequency spectrum in the reflected wave. Can be effectively simulated.

加えて、本実施形態では、ＲＦ出力信号６６の波形の成形のためのデジタル処理（波形成形部５３Ｉ、５３Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器５９によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器５７Ｉ、５７Ｑによる伝搬遅延処理）が互いに分離されているので、波形制御器４９における処理の複雑化を抑制できるという利点がある。 In addition, in the present embodiment, digital processing for shaping the waveform of the RF output signal 66 (waveform shaping processing by the waveform shaping units 53I and 53Q), digital processing for simulating frequency transition due to the Doppler effect (signal processor) Since the digital processing by 59) and the delay processing for simulating the propagation delay (the propagation delay processing by the propagation delay devices 57I and 57Q) are separated from each other, there is an advantage that the processing in the waveform controller 49 can be prevented from becoming complicated. is there.

なお、Ｉ相について行われる３つのデジタル処理：ＲＦ出力信号６６の波形の成形のためのデジタル処理（波形成形部５３Ｉによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器５９によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器５７Ｉによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部５３Ｉ、メモリ５８Ｉ及び伝搬遅延器５７Ｉが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。 Three digital processes performed on the I phase: digital process for shaping the waveform of the RF output signal 66 (waveform shaping process by the waveform shaping unit 53I), digital process for simulating frequency transition due to Doppler effect (signal). The order of the digital processing by the processor 59) and the delay processing for simulating the propagation delay (propagation delay processing by the propagation delay unit 57I) can be interchanged. The order in which the waveform shaping unit 53I, the memory 58I, and the propagation delay device 57I are connected is determined according to the order in which the three digital processes should be performed.

同様に、Ｑ相について行われる３つのデジタル処理：ＲＦ出力信号６６の波形の成形のためのデジタル処理（波形成形部５３Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器５９によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器５７Ｑによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部５３Ｑ、メモリ５８Ｑ及び伝搬遅延器５７Ｑが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。 Similarly, three digital processes performed for the Q phase: a digital process for shaping the waveform of the RF output signal 66 (a waveform shaping process by the waveform shaping unit 53Q) and a digital process for simulating the frequency transition due to the Doppler effect ( The order of the digital processing by the signal processor 59) and the delay processing for simulating the propagation delay (propagation delay processing by the propagation delay unit 57Q) can be interchanged. The order in which the waveform shaping section 53Q, the memory 58Q, and the propagation delay device 57Q are connected is determined according to the order in which the three digital processes should be performed.

また、図９においては、Ｉ相処理部４４Ｉが２つのメモリ５２Ｉ、５８Ｉを含むとしてメモリ５２Ｉ、５８Ｉが別々に図示されているが、実際の実装においては、メモリ５２Ｉ、５８Ｉは、物理的に分離されずに１つのメモリデバイスとしてＩ相処理部４４Ｉに実装されてもよい。同様に、実際の実装においては、メモリ５２Ｑ、５８Ｑが物理的に分離されずに１つのメモリデバイスとしてＱ相処理部４４Ｑに実装されてもよい。 Further, in FIG. 9, the I-phase processing unit 44I is illustrated as including the two memories 52I and 58I, but the memories 52I and 58I are illustrated separately. However, in an actual implementation, the memories 52I and 58I are physically illustrated. It may be mounted in the I-phase processing unit 44I as one memory device without being separated. Similarly, in actual implementation, the memories 52Q and 58Q may be implemented as one memory device in the Q-phase processing unit 44Q without being physically separated.

以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。 Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments. Those skilled in the art will appreciate that the present invention can be implemented with various modifications.

１０、１０Ａ〜１０Ｃ：模擬目標発生装置
１１ ：分配器
１２１、１２２：ミキサ
１３Ｉ、１３Ｑ：フィルタ
１４Ｉ、１４Ｑ：Ａ／Ｄコンバータ
１５Ｉ ：Ｉ相処理部
１５Ｑ ：Ｑ相処理部
１６Ｉ、１６Ｑ：Ｄ／Ａコンバータ
１８ ：合成器
１９ ：ローカル発振器
２０ ：波形制御器
２１Ｉ、２１Ｑ：メモリ
２２Ｉ、２２Ｑ：波形成形部
２３Ｉ、２３Ｉ１、２３Ｉ２、２３Ｑ、２３Ｑ１、２３Ｑ２：乗算器
２４Ｉ、２４Ｉ１、２４Ｉ２、２４Ｑ、２４Ｑ１、２４Ｑ２：遅延器
２５Ｉ、２５Ｑ：合成器
２６Ｉ、２６Ｑ：伝搬遅延器
２７Ｉ、２７Ｑ：メモリ
２８ ：信号処理器
３１ ：ＲＦ入力信号
３２１、３２２：ＲＦ分配信号
３３Ｉ ：Ｉ入力信号
３３Ｑ ：Ｑ入力信号
３４Ｉ ：Ｉ入力波形データ
３４Ｑ ：Ｑ入力波形データ
３５ ：出力波形データ
３６Ｉ ：Ｉ出力信号
３６Ｑ ：Ｑ出力信号
４０、４０Ａ〜４０Ｃ：模擬目標発生装置
４１ ：フィルタ
４２ ：Ａ／Ｄコンバータ
４３１、４３２：デジタルミキサ
４４Ｉ ：Ｉ相処理部
４４Ｑ ：Ｑ相処理部
４５１、４５２：デジタルミキサ
４６ ：合成器
４７ ：Ｄ／Ａコンバータ
４８ ：正弦波発生器
４９ ：波形制御器
５１Ｉ、５１Ｑ：フィルタ
５２Ｉ、５２Ｑ：メモリ
５３Ｉ ：波形成形部
５３Ｑ ：波形成形部
５４Ｉ、５４Ｉ１、５４Ｉ２、５４Ｑ、５４Ｑ１、５４Ｑ２：乗算器
５５Ｉ、５５Ｉ１、５５Ｉ２、５５Ｑ、５５Ｑ１、５５Ｑ２：遅延器
５６Ｉ、５６Ｑ：合成器
５７Ｉ、５７Ｑ：伝搬遅延器
５８Ｉ、５８Ｑ：メモリ
５９ ：信号処理器
６１ ：ＲＦ入力信号
６２ ：波形データ
６３Ｉ ：Ｉ入力波形データ
６３Ｑ ：Ｑ入力波形データ
６４Ｉ ：Ｉ出力波形データ
６４Ｑ ：Ｑ出力波形データ
６５ ：出力波形データ
６６ ：ＲＦ出力信号
６７Ｉ、６７Ｑ：正弦波デジタル値 10, 10A to 10C: Simulated target generator 11: Distributors 12 1 and 12 2 : Mixers 13I and 13Q: Filters 14I and 14Q: A/D converter 15I: I-phase processing unit 15Q: Q-phase processing units 16I and 16Q: D/A converter 18: synthesizer 19: local oscillator 20: waveform controllers 21I, 21Q: memories 22I, 22Q: waveform shaping units 23I, 23I 1 , 23I 2 , 23Q, 23Q 1 , 23Q 2 : multipliers 24I, 24I 1 , 24I 2 , 24Q, 24Q 1 , 24Q 2 : Delay device 25I, 25Q: Combiner 26I, 26Q: Propagation delay device 27I, 27Q: Memory 28: Signal processor 31: RF input signal 32 1 , 32 2 : RF Distribution signal 33I: I input signal 33Q: Q input signal 34I: I input waveform data 34Q: Q input waveform data 35: Output waveform data 36I: I output signal 36Q: Q output signal 40, 40A to 40C: Simulated target generator 41 : filter 42: A / D converter 43 1, 43 2: digital mixers 44I: I phase processing unit 44Q: Q phase processing unit 45 1, 45 2: digital mixers 46: synthesizer 47: D / A converter 48: sine wave Generator 49: Waveform controller 51I, 51Q: Filter 52I, 52Q: Memory 53I: Waveform shaping unit 53Q: Waveform shaping unit 54I, 54I 1 , 54I 2 , 54Q, 54Q 1 , 54Q 2 : Multiplier 55I, 55I 1 , 55I 2 , 55Q, 55Q 1 , 55Q 2 : Delay devices 56I, 56Q: Combiner 57I, 57Q: Propagation delay device 58I, 58Q: Memory 59: Signal processor 61: RF input signal 62: Waveform data 63I: I input waveform Data 63Q: Q input waveform data 64I: I output waveform data 64Q: Q output waveform data 65: Output waveform data 66: RF output signals 67I and 67Q: Sine wave digital value

Claims (6)

レーダ波に対応するＲＦ入力信号に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ及びＱ入力波形データを生成するＡ／Ｄ変換・直交復調回路部と、
前記Ｉ入力波形データに対してデジタル処理を行ってＩ出力波形データを生成するＩ相処理部と、
前記Ｑ入力波形データに対してデジタル処理を行ってＱ出力波形データを生成するＱ相処理部と、
前記Ｉ出力波形データと前記Ｑ出力波形データとに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するＤ／Ａ変換・直交変調回路部と、
前記Ｉ相処理部におけるデジタル処理と、前記Ｑ相処理部におけるデジタル処理とを個別に制御する波形制御器と、
を具備し、
前記Ｉ相処理部が、前記Ｉ入力波形データに対し、第１Ｉ相利得を乗じると共に第１Ｉ相遅延時間だけ遅延するＩ相波形成形処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ入力波形データに対し、第１Ｑ相利得を乗じると共に第１Ｑ相遅延時間だけ遅延するＱ相波形成形処理を行って前記Ｑ出力波形データを生成するように構成され、
前記波形制御器が、前記第１Ｉ相利得と、前記第１Ｑ相利得と、を個別に設定可能であるように構成された
模擬目標発生装置。 An A/D conversion/quadrature demodulation circuit section that performs I/D conversion and quadrature demodulation on an RF input signal corresponding to a radar wave to generate I input waveform data and Q input waveform data;
An I-phase processing unit that performs digital processing on the I input waveform data to generate I output waveform data;
A Q-phase processing unit that performs digital processing on the Q input waveform data to generate Q output waveform data;
A D/A conversion/quadrature modulation circuit section for performing D/A conversion and quadrature modulation on the I output waveform data and the Q output waveform data to generate an RF output signal;
A waveform controller for individually controlling digital processing in the I-phase processing section and digital processing in the Q-phase processing section ;
Equipped with,
The I-phase processing unit is configured to perform a I-phase waveform shaping process for multiplying the I-input waveform data by a first I-phase gain and delaying by a first I-phase delay time to generate the I output waveform data. ,
The Q-phase processing unit is configured to perform a Q-phase waveform shaping process for multiplying the Q-input waveform data by a first Q-phase gain and delaying by a first Q-phase delay time to generate the Q output waveform data. ,
The simulated target generation device configured such that the waveform controller can individually set the first I-phase gain and the first Q-phase gain . 請求項１に記載の模擬目標発生装置であって、The simulated target generator according to claim 1,
前記波形制御器は、前記第１Ｉ相遅延時間と、前記第１Ｑ相遅延時間と、を個別に設定可能であるように構成されたThe waveform controller is configured to be able to individually set the first I-phase delay time and the first Q-phase delay time.
模擬目標発生装置。Simulated target generator. 請求項１に記載の模擬目標発生装置であって、
前記Ｉ相処理部が、前記Ｉ入力波形データに対し、それぞれ前記第１Ｉ相利得乃至第ｎＩ相利得を乗じると共にそれぞれ前記第１Ｉ相遅延時間乃至第ｎＩ相遅延時間だけ遅延して第１Ｉ相波形データ乃至第ｎＩ相波形データを生成し（ｎは、２以上の整数）、前記第１Ｉ相波形データ乃至前記第ｎＩ相波形データを合成するＩ相波形成形処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ入力波形データに対し、それぞれ前記第１Ｑ相利得乃至第ｎＱ相利得を乗じると共にそれぞれ前記第１Ｑ相遅延時間乃至第ｎＱ相遅延時間だけ遅延して第１Ｑ相波形データ乃至第ｎＱ相波形データを生成し、前記第１Ｑ相波形データ乃至前記第ｎＱ相波形データを合成するＱ相波形成形処理を行って前記Ｑ出力波形データを生成するように構成され、
前記波形制御器が、前記第１Ｉ相利得乃至前記第ｎＩ相利得と、前記第１Ｑ相利得乃至前記第ｎＱ相利得と、を個別に設定可能であり、前記第１Ｉ相遅延時間乃至前記第ｎＩ相遅延時間と、前記第１Ｑ相遅延時間乃至前記第ｎＱ相遅延時間と、を個別に設定可能である、ように構成された
模擬目標発生装置。 The simulated target generator according to claim 1,
The I-phase processing unit, the I input to waveform data, the first is delayed by each of the first I-phase delay time, second nI phase delay time with each multiplying said first I-phase gain, second nI phase gain to generate an I-phase waveform data, second nI phase waveform data (n is an integer of 2 or more), the first 1 I-phase waveform data to said performing I phase waveform shaping processing for combining the first nI phase waveform data I Configured to generate output waveform data,
The Q-phase processing unit, the Q input to the waveform data, the first is delayed by each of the first Q-phase delay time, second nQ phase delay time with each multiplying said first Q-phase gain, second nQ phase gain generates a Q-phase waveform data, second nQ phase waveform data, configured such that the first 1 Q-phase waveform data to perform the Q-phase waveform shaping processing for combining the first nQ phase waveform data to generate the Q output waveform data It is,
The waveform controller can individually set the first I-phase gain to the n-th I-phase gain and the first Q-phase gain to the n-th Q-phase gain, and the first I-phase delay time to the n-th I-phase gain. A simulated target generator configured such that the phase delay time and the first Q-phase delay time to the n-th Q-phase delay time can be individually set . 請求項１乃至３のいずれかに記載の模擬目標発生装置であって、
前記Ｉ相処理部が、前記Ｉ相波形成形処理に加え、前記レーダ波を出射するレーダ装置と前記レーダ波を反射する物体との距離に依存して発生する伝搬遅延に対応する伝搬遅延時間の遅延を与えるＩ相伝搬遅延処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ入力波形データに対し、前記伝搬遅延時間の遅延を与えるＱ相伝搬遅延処理を行って前記Ｑ出力波形データを生成するように構成された
模擬目標発生装置。 The simulated target generator according to any one of claims 1 to 3,
In addition to the I-phase waveform shaping processing, the I-phase processing unit includes a propagation delay time corresponding to a propagation delay generated depending on a distance between a radar device that emits the radar wave and an object that reflects the radar wave. Is configured to perform the I-phase propagation delay process for giving a delay to generate the I-output waveform data,
The simulated target generation device, wherein the Q-phase processing unit is configured to perform Q-phase propagation delay processing for delaying the propagation delay time on the Q input waveform data to generate the Q output waveform data. 請求項１乃至４のいずれかに記載の模擬目標発生装置であって、
前記Ｉ相処理部が、前記Ｉ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＩ相波形圧縮伸長処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＱ相波形圧縮伸長処理を行って前記Ｑ出力波形データを生成するように構成された
模擬目標発生装置。 The simulated target generation device according to any one of claims 1 to 4,
The I-phase processing unit is configured to perform the I-phase waveform compression/expansion process of compressing or expanding the waveform in the time axis direction in addition to the I-phase waveform shaping process to generate the I-output waveform data,
The Q-phase processing section is configured to generate the Q-output waveform data by performing Q-phase waveform compression/expansion processing for compressing or expanding the waveform in the time axis direction in addition to the Q-phase waveform shaping processing. Target generator. レーダ波に対応するＲＦ入力信号に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ及びＱ入力波形データを生成するステップと、
前記Ｉ入力波形データに対して、Ｉ相利得を乗じると共にＩ相遅延時間だけ遅延するＩ相波形成形処理を行ってＩ出力波形データを生成するステップと、
前記Ｑ入力波形データに対して、Ｑ相利得を乗じると共にＱ相遅延時間だけ遅延するＱ相波形成形処理を行ってＱ出力波形データを生成するステップと、
前記Ｉ出力波形データと前記Ｑ出力波形データとに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するステップと、を具備し、
前記Ｉ相利得と、前記Ｑ相利得と、が個別に設定される
模擬目標発生方法。 Performing A/D conversion and quadrature demodulation on an RF input signal corresponding to a radar wave to generate I input waveform data and Q input waveform data,
Generating I output waveform data by subjecting the I input waveform data to I phase waveform shaping processing for multiplying the I phase gain and delaying by the I phase delay time ;
Generating Q output waveform data by subjecting the Q input waveform data to a Q phase waveform shaping process for multiplying the Q phase gain and delaying by a Q phase delay time ;
Anda step of generating an RF output signal by performing D / A conversion and quadrature modulation with the I output waveform data to said Q output waveform data,
Simulated target generating method and the I-phase gain, and the Q-phase gain, are set separately.
JP2016163843A 2016-08-24 2016-08-24 Simulated target generation device and method Active JP6731315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016163843A JP6731315B2 (en) 2016-08-24 2016-08-24 Simulated target generation device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016163843A JP6731315B2 (en) 2016-08-24 2016-08-24 Simulated target generation device and method

Publications (2)

Publication Number Publication Date
JP2018031662A JP2018031662A (en) 2018-03-01
JP6731315B2 true JP6731315B2 (en) 2020-07-29

Family

ID=61304319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016163843A Active JP6731315B2 (en) 2016-08-24 2016-08-24 Simulated target generation device and method

Country Status (1)

Country Link
JP (1) JP6731315B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109975775B (en) * 2019-04-03 2022-12-23 西安邮电大学 Radar echo semi-actual measurement data simulation method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713662A (en) * 1986-10-17 1987-12-15 Westinghouse Electric Corp. Modulated digital radio frequency memory
JP3242587B2 (en) * 1997-02-07 2001-12-25 三菱電機株式会社 Radar simulation signal generator
JP3978896B2 (en) * 1998-10-08 2007-09-19 富士通株式会社 Repeater modulator for electromagnetic interference device
US6624780B1 (en) * 2002-10-02 2003-09-23 The United States Of America As Represented By The Secretary Of The Navy False target radar image generator for countering wideband imaging radars
US7835463B2 (en) * 2007-04-26 2010-11-16 The United States Of America As Represented By The Secretary Of The Department Of The Navy Digital radio frequency memory

Also Published As

Publication number Publication date
JP2018031662A (en) 2018-03-01

Similar Documents

Publication Publication Date Title
JP5736545B2 (en) Phased array antenna inter-branch correction device and phased array antenna inter-branch correction method
JP6637395B2 (en) Simulated target generator and method
JP6720019B2 (en) Simulated target generation device and method
JP6731315B2 (en) Simulated target generation device and method
JP2010127645A (en) Arbitrary signal generator
CN111669200A (en) CSS transmitter design method based on low-complexity chrip signal generator
JP4322268B2 (en) Signal generating apparatus and method
CN107484197B (en) Wireless fading channel simulation device and method of any Doppler power spectrum
JP2019020368A (en) Simulation target generation device and method for generating simulation target
JP2009229277A (en) Radar pseudo signal generator
JP5603890B2 (en) Signal generation method and signal generation system
US7130361B1 (en) Telecommunication device with analog fourier transformation unit
JP2009303212A (en) Digital modulator, digital modulating method, digital transceiver system, and testing apparatus
JP4241353B2 (en) Arbitrary waveform generator
JP5221480B2 (en) Quadrature modulator and transmitter
JP4521007B2 (en) Noise signal generator
JP2012165097A (en) Harmonic rejection mixer
JP4426398B2 (en) Array antenna receiver
JP3709357B2 (en) Active phased array antenna
JP4445358B2 (en) Fading signal generator and multipath fading simulator
JP4803227B2 (en) Test signal generator
JP2002217787A (en) Digital filter
CN102645657A (en) Same frequency point multi-way signal constant envelope combining transmitting method and circuit on navigational satellite
JP2009159422A (en) Rayleigh fading simulator
JP5009641B2 (en) Signal generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181212

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R150 Certificate of patent or registration of utility model

Ref document number: 6731315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150