JP6730300B2 - ファブリペロー干渉計のためのミラープレート、およびファブリペロー干渉計 - Google Patents

Description

いくつかの変形形態は、ファブリペロー干渉計に関する。

ファブリペロー干渉計は、光学キャビティを形成するように構成された、第１の半透過性ミラーおよび第２の半透過性ミラーを備えている。ファブリペロー干渉計は、１つまたは複数の透過率のピークを提供する場合がある。透過率のピークのスペクトル位置は、ミラー間の距離を変化させることによって変化し得る。ミラー間の距離は、ミラーギャップまたはミラースペーシングと呼ばれる場合がある。スペクトル測定を実施することには、透過率のピークのスペクトル位置を判定することが含まれ得る。干渉計は、調整可能なミラーギャップを監視するための静電容量センサを備えている場合がある。干渉計の透過率のピークのスペクトル位置は、たとえば、静電容量センサの静電容量を監視することにより、判定され得る。

いくつかの変形形態は、ファブリペロー干渉計に関する場合がある。いくつかの変形形態は、ファブリペロー干渉計のためのミラープレートに関する場合がある。いくつかの変形形態は、ファブリペロー干渉計を備えた装置に関する場合がある。いくつかの変形形態は、ファブリペロー干渉計のためのミラープレートを製造する方法に関する場合がある。いくつかの変形形態は、ファブリペロー干渉計のスペクトル位置を判定するための方法に関する場合がある。いくつかの変形形態は、ファブリペロー干渉計を製造する方法に関する場合がある。いくつかの変形形態は、ファブリペロー干渉計によるスペクトルデータの測定に関する場合がある。いくつかの変形形態は、ファブリペロー干渉計の較正に関する場合がある。

一態様によれば、ファブリペロー干渉計（３００）のためのミラープレート（１００）を製造するための方法であって、
−シリコン（Ｓｉ）を含む基板（５０）を提供することと、
−基板（５０）上に半透過性反射コーティング（１１０）を実施することと、
−基板（５０）に複数の隙間（Ｅ１）をエッチングすること、および、隙間（Ｅ１）の表面を被覆することにより、基板（５０）内および／または基板（５０）上に被覆領域（７０ａ）を形成することと、
−被覆領域（７０ａ）の頂部上に第１のセンサ電極（Ｇ１ａ）を形成することと、
−基板（５０）によって支持された第２のセンサ電極（Ｇ１ｂ）を形成することと、を含む、方法が提供される。

さらなる態様は、特許請求の範囲に規定されている。

ファブリペロー干渉計のミラープレートは、第１のセンサ電極の、第２のセンサ電極に対する、シリコン基板を解しての結合を低減または防止するように構成され得る、１つまたは複数の被覆領域を備え得る。被覆領域により、測定の精度が向上し得る。

ファブリペロー干渉計は、第１のミラープレートおよび第２のミラープレートを備えている。干渉計の透過率のピークのスペクトル位置は、ミラーギャップを変化させることによって変化し得る。干渉計は、ミラーギャップを監視するためのセンサ電極を備えている場合がある。センサ電極は、センサコンデンサを形成し得、それにより、センサコンデンサの静電容量がミラーギャップに依存するようになっている。ミラーギャップの変化により、センサ電極間の距離が変化し得る。センサ電極間の距離を変化させることにより、センサコンデンサの静電容量が変化し得る。したがって、センサコンデンサの静電容量は、ミラーギャップに依存し得、それにより、ミラーギャップが、センサコンデンサの静電容量に基づいて監視され得るようになっている。

ミラープレートの反射コーティングおよびセンサ電極は、たとえば、低い製造コストで高度に安定した領域を提供するために、シリコン基板上で実施され得る。干渉計は、微小電気機械システム（ＭＥＭＳ）である場合がある。シリコンは、１．１μｍを超える波長では、ほぼ透過性である場合がある。したがって、干渉計は、赤外領域における使用に適切である場合がある。ホウケイ酸塩ガラスと比較すると、シリコンの吸光度は、２μｍを超える波長における、低膨張ホウケイ酸塩ガラス（「ＢＫ７」）の吸光度よりも実質的に低い場合がある。しかしながら、シリコン基板の近似性により、静電容量センサ電極の動作が妨げられる場合がある。シリコンの導電性は、動作温度に依存する場合があり、センサ電極は、基板に結合している場合がある。センサ電極は、基板を介して互いに結合している場合がある。基板への結合により、ミラーギャップの監視において、温度に依存する誤差を生じる場合がある。基板の導電性が変化することにより、ミラーギャップの静電容量の監視が妨げられる場合がある。干渉計は、妨害の影響を抑制または除去するように構成され得る、１つまたは複数の被覆領域を備え得る。

被覆領域は、被覆された三次元構造を備え得る。被覆領域は、被覆された三次元微細構造を備え得る。被覆構造により、センサ電極と基板との結合を低減する場合がある、厚さのある電気絶縁層が提供され得る。被覆領域の厚さは、たとえば、１０μｍより大である場合がある。被覆された微細構造により、センサ電極が基板から結合解除される場合がある。被覆領域により、センサ電極から基板への漏洩電流の大きさが低減される場合がある。

被覆された三次元微細構造は、シリコン基板の複数の微小な隙間をエッチングすること、および、この隙間の表面を被覆することによって形成され得る。被覆により、隙間の表面の導電性が実質的に低減され得る。被覆は、隙間の表面を電気絶縁材料でカバーすること、および／または、隙間の壁の材料を電気絶縁材料に変化させることにより、実施され得る。

隙間の表面は、たとえば酸化により、電気絶縁材料に変化され得る。隙間の壁は、酸化によってシリカＳｉＯ₂に変化し得るシリコンを含み得る。シリコンのＳｉＯ₂への変化は、材料の体積を局所的に増大させる場合もあり、それにより、隙間が部分的にＳｉＯ₂で充填され得ることになる。

一実施形態では、１つまたは複数の被覆領域が、被覆された多孔性シリコンを含み得る。シリコン基板の選択された領域は、たとえば電気化学エッチングを使用することにより、エッチングによって多孔性シリコンに変化し得る。エッチングされた領域は、次いで、被覆された多孔性シリコン（ＰＰＳ）を形成するために、被覆され得る。多孔性シリコンは、たとえば酸化により、被覆され得る。

隙間は、隙間の壁に絶縁材料を堆積させることにより、部分的または完全に充填され得る。隙間は、たとえば、原子層堆積（ＡＬＤ）または化学蒸着（ＣＶＤ）によって被覆され得る。

隙間は、たとえば、シリコン基板の複数の微小な溝、穴、チャネル、および／または孔をエッチングすることにより、形成され得る。たとえば、深く狭い溝または穴は、電気化学エッチング、反応性イオンエッチング（ＲＩＥ）、または深反応性イオンエッチング（ＤＲＩＥ）によって形成され得る。隙間が孔である場合、複数の相互接続された、開いた孔が、たとえば電気化学エッチングによって形成され得る。相互接続された孔は、基板内に深く延びるチャネルを形成し得る。被覆領域は、比較的短時間で提供され得る。被覆領域の厚さは、エッチングによって有効に判定され得る。比較的深い溝またはチャネルであっても、エッチングステップによって形成され得、それにより、被覆領域の厚さは、酸化速度論によっては限定されないようになっている。

被覆領域の形成により、たとえば、隙間のサイズを制御すること、酸化パラメータを制御すること、および／または堆積パラメータを制御することで、基板内の機械的応力を制御することが可能になる場合がある。被覆領域は、機械的応力が、公称動作温度において所定の限界よりも低く維持されるように形成され得る。したがって、反射コーティングは、干渉計の通常の動作の間、フラットなままであり得る。

具体的には、被覆多孔性シリコンの形成は、孔のサイズおよび酸化パラメータを制御することにより、基板内の機械的応力を制御することが可能になり得る。被覆多孔性シリコンは、機械的応力が、公称動作温度において所定の限界よりも低く維持されるように形成され得る。

１つまたは複数の被覆領域は、第１のセンサ電極と第２のセンサ電極との間の、熱によって誘導されたリアクタンスの変化が、基板の温度が１℃だけ変化した際に、たとえば参照値の０．１％より小さくなるように、実施され得る。

以下の例では、添付図面を参照して、実施形態がより詳細に記載される。

例として、ファブリペロー干渉計を備えた分光計を示す側断面図。 例として、ファブリペロー干渉計のスペクトルの透過率のピークを示す図。 例として、ミラーギャップと、センサコンデンサの静電容量との間の関係を示す図。 例として、寄生コンデンサを備えたファブリペロー干渉計を示す側断面図。 例として、図４ａのファブリペロー干渉計の寄生コンデンサを示す側断面図。 図４ａの干渉計を示すコンデンサ回路を示す図。 例として、被覆領域を備えたファブリペロー干渉計を示す側断面図。 例として、図５ａのファブリペロー干渉計の寄生コンデンサを示す側断面図。 図５ａの干渉計を示すコンデンサ回路を示す図。 例として、被覆領域を含むミラープレートを製造するためのステップを示す側断面図。 例として、被覆領域を含むミラープレートを製造するためのステップを示す側断面図。 例として、被覆領域を含むミラープレートを製造するための方法のステップを示す図。 例として、酸化によって形成された被覆領域を含むミラープレートを製造するためのステップを示す側断面図。 例として、酸化によって形成された被覆領域を含むミラープレートを製造するための方法のステップを示す図。 例として、被覆した多孔性シリコンを含むミラープレートを製造するためのステップを示す側断面図。 例として、被覆した多孔性シリコンを含むミラープレートを製造するための方法のステップを示す図。 例として、被覆した多孔性シリコンを含むミラープレートを製造するための方法のステップを示す側断面図。 例として、被覆した多孔性シリコンを含むミラープレートを製造するための方法のステップを示す図。 例として、ファブリペロー干渉計の第１のミラープレートおよび第２のミラープレートを示す三次元分解図。 例として、図１０ａのファブリペロー干渉計のセンサ電極の位置を示す三次元図。 例として、ミラーギャップを較正するためのセットアップを示す図。 例として、干渉計の透過率のピークのスペクトル位置を示す図。 例として、対象のスペクトルの測定を示す図。

図１を参照すると、分光計７００は、ファブリペロー干渉計３００を備え得る。対象ＯＢＪ１は、光ＬＢ１を反射、放射、および／または透過させる場合があり、光ＬＢ１は、光ＬＢ１のスペクトルを監視するために、干渉計３００を通して透過され得る。干渉計３００は、たとえば、対象ＯＢＪ１の光ＬＢ１の反射、透過（吸収）、および／または放射を測定するために、使用され得る。

ファブリペロー干渉計３００は、第１のミラープレート１００および第２のミラープレート２００を備えている。第１のミラープレート１００は、外側層１１１を有する半透過性反射コーティングを備え得る。第１のミラープレート１００は、光ＬＢ１を透過および／または反射させるアパーチャ部分ＡＰ１を有し得る。アパーチャ部分ＡＰ１は、光ＬＢ１を透過および／または反射させることが可能である、半透過性反射コーティングの露出部分である。アパーチャ部分ＡＰ１に当たる光ＬＢ１は、アパーチャ部分ＡＰ１を通して透過し得、かつ／または、アパーチャＡＰ１に当たる光ＬＢ１は、アパーチャ部分ＡＰ１によって反射され得る。ミラーギャップｄ_Fは、所与の波長における透過光に関し、強め合う干渉を生じるように調整され得、それにより、アパーチャ部分ＡＰ１が光を透過させ得るようになっている。ミラーギャップｄ_Fは、所与の波長における透過光に関し、弱め合う干渉を生じるように調整され得、それにより、アパーチャ部分ＡＰ１が光を反射させ得るようになっている。

アパーチャ部分ＡＰ１の幅は、たとえば、０．５ｍｍから２．０ｍｍの範囲、２ｍｍから２０ｍｍの範囲、２０ｍｍから５０ｍｍの範囲、または５０ｍｍから１００ｍｍの範囲である場合がある。アパーチャ部分ＡＰ１の幅は、たとえば、０．５ｍｍから５０ｍｍの範囲である場合がある。アパーチャ部分ＡＰ１の幅は、たとえば、２．０ｍｍから５０ｍｍの範囲である場合がある。アパーチャ部分ＡＰ１は、たとえば、ほぼ円形の形態、またはほぼ矩形の形態を有する場合がある。

第２のミラープレート２００は、外側層２１１を有する半透過性反射コーティングを備え得る。第２のプレート２００の外側層２１１は、第１のプレート１００の外側層１１１と対向し得る。

干渉計３００は、ミラーギャップｄ_Fを容量的に監視するためのセンサ電極Ｇ１ａ、Ｇ２ａ、Ｇ１ｂ、Ｇ２ｂを備えている場合がある。センサ電極Ｇ１ａ、Ｇ１ｂは、第１のミラープレート１００の基板５０に取り付けられている場合がある。センサ電極Ｇ２ａ、Ｇ２ｂは、第２のミラープレート２００に取り付けられている場合がある。電極Ｇ１ａ、Ｇ２ａは、第１のセンサコンデンサＣ１を形成し得る。電極Ｇ１ｂ、Ｇ２ｂは、第２のセンサコンデンサＣ２を形成し得る。電極Ｇ１ａと電極Ｇ２ａとの間の距離ｄ_Gaは、ミラーギャップｄ_Fに依存し得、第１のセンサコンデンサＣ１の静電容量Ｃ₁は、距離ｄ_Gaに依存し得、それにより、ミラーギャップｄ_Fが、第１のセンサコンデンサＣ１の静電容量Ｃ₁を監視することによって監視され得るようになっている。電極Ｇ１ｂと電極Ｇ２ｂとの間の距離ｄ_Gbは、ミラーギャップｄ_Fに依存し得、第２のセンサコンデンサＣ２の静電容量Ｃ₂は、距離ｄ_Gbに依存し得、それにより、ミラーギャップｄ_Fが、第２のセンサコンデンサＣ２の静電容量Ｃ₂を監視することによっても監視され得るようになっている。

ミラーギャップｄ_Fは、距離ｄ_Gaおよび／または距離ｄ_Gbに依存し得る。ミラーギャップｄ_Fは、静電容量Ｃ₁および／またはＣ₂を監視することによって監視され得る。センサ電極Ｇ１ａとセンサ電極Ｇ２ａとの間の距離ｄ_Gaは、電極ギャップとも呼ばれる場合がある。

センサコンデンサＣ１、Ｃ２は、導電体ＣＯＮａ、ＣＯＮｂによって静電容量監視ユニット４１０と接続され得る。ミラープレート２００は、ミラープレート１００に対して移動し得る。センサコンデンサＣ１、Ｃ２は、たとえば、ミラープレート２００と静電容量監視ユニット４１０との間で移動する電気伝導体を使用することを避けるために、直列に接続され得る。センサコンデンサＣ１、Ｃ２は、たとえば導電体ＣＯＮ２によって直列に接続され得る。電極Ｇ２ａは、導電体ＣＯＮ２により、電極Ｇ２ｂに直流的に接続され得る。

基板５０は、ミラーギャップｄ_Fの静電容量の監視を妨げる、半導電パスＰＴＨ５０を提供する。半導電パスＰＴＨ５０により、センサ電極Ｇ１ａとセンサ電極Ｇ１ｂとの間の、温度に依存する結合が生じ得る。半導電パスＰＴＨ５０により、センサ電極Ｇ１ａ、Ｇ１ｂからの、温度に依存する電流の漏洩も生じ得る。ミラープレート１００は、半導電パスＰＴＨ５０の妨害の影響を低減するか除去するように構成され得る、１つまたは複数の被覆領域７０ａ、７０ｂを備え得る。

ファブリペロー干渉計３００は、第１のミラープレート１００および第２のミラープレート２００を備え得る。第１のミラープレート１００は、
−シリコンを含む基板５０と、
−基板５０上に実施された半透過性反射コーティング１１０と、
−基板５０内および／または基板５０上に形成された被覆領域７０ａと、
−被覆領域７０ａの頂部上に形成された第１のセンサ電極Ｇ１ａと、
−第２のセンサ電極Ｇ１ｂと、を備え得る。

第２のミラープレート２００は、第３のセンサ電極Ｇ２ａおよび第４のセンサ電極Ｇ２ｂを備え得、それにより、第１のセンサ電極Ｇ１ａと第３のセンサ電極Ｇ２ａが第１のセンサコンデンサＣ１を形成し、第２のセンサ電極Ｇ１ｂと第４のセンサ電極Ｇ２ｂとが第２のセンサコンデンサＣ２を形成し、第１のセンサコンデンサＣ１と第２のセンサコンデンサＣ２とが直列に接続され得、第１のセンサコンデンサＣ１の静電容量Ｃ₁が、ファブリペロー干渉計３００のミラーギャップｄ_Fを示し得るようになっている。

電極Ｇ１ａ、Ｇ１ｂと基板とはともに、寄生インピーダンスを有する組合せを形成し得る。前述の寄生インピーダンスの反応性パートは、寄生静電容量Ｃ_PARで示され得る。電極Ｇ１ａと基板とは、第１の寄生コンデンサを形成し得る。電極Ｇ１ｂと基板とは、第２の寄生コンデンサを形成し得る。第１の寄生コンデンサと第２の寄生コンデンサとは、半導電パスＰＴＨ５０によって直列に接続され得、それにより、組合せの寄生静電容量Ｃ_PARが、たとえば、第１の寄生コンデンサの静電容量の５０％に等しくなり得るようになっている。

ミラープレート１００の被覆領域７０ａ、７０ｂの厚さｄ７０は、第１のセンサ電極Ｇ１ａと第２のセンサ電極Ｇ１ｂとの間の、静電容量Ｃ_PARの熱的に誘導された変化が、たとえば、第１のセンサコンデンサＣ１の静電容量Ｃ₁の０．１％未満であるように、実施され得る。一実施形態では、静電容量Ｃ_PARの熱的に誘導された変化は、０．０２％よりも小さい場合さえある。

寄生インピーダンスは、リアクタンスＸ_PAR（すなわち、反応性パート）を有する場合がある。静電容量Ｃ_PARおよび／またはリアクタンスＸ_PARは、たとえば、第１のセンサ電極Ｇ１ａと第２のセンサ電極Ｇ１ｂとの間に正弦波のテスト電圧Ｖ_TESTを印加することにより、測定され得る。正弦波のテスト電圧Ｖ_TESTのＲＭＳ電圧は、たとえば１Ｖである場合があり、正弦波のテスト電圧Ｖ_TESTの周波数は、たとえば１０ｋＨｚである場合がある。ＲＭＳは、二乗平均平方根を意味している。

リアクタンスＸ_PARは、以下の式に従って、寄生静電容量Ｃ_PARに依存する場合がある。

テスト周波数ｆは、たとえば１０ｋＨｚに等しい場合がある。

リアクタンスＸ_PARの熱的に誘導された変化ΔＸ_PARは、参照リアクタンスＸ_REFと比較され得る。参照リアクタンスＸ_REFは、たとえば、テスト周波数ｆが参照周波数に等しく、かつ、電極Ｇ１ａと電極Ｇ２ａとが参照距離だけ離れている状況において、第１のセンサコンデンサＣ１のリアクタンスＸ₁に等しい場合がある。

第１のセンサコンデンサＣ１の静電容量Ｃ₁は、以下の式によって近似され得る。

ここで、εは、真空空間の誘電体の誘電率を示し、Ａは、第１のセンサ電極Ｇ１ａの面積を示し、ｄ_Gaは、電極Ｇ１ａと電極Ｇ２ａとの間の距離を示している。

第１のセンサコンデンサＣ１のリアクタンスＸ₁は、以下の式に従って計算され得る。

参照リアクタンスＸ_REFは、たとえば、電極Ｇ１ａと電極Ｇ２ａとの間の参照距離（ｄ_Ga）が５０μｍに等しく、参照周波数（ｆ）が１０ｋＨｚに等しいと推定することにより、式（１ｄ）から計算され得る。

被覆領域７０ａは、リアクタンスＸ_PARの、熱によって誘導された変化ΔＸ_PARが、距離ｄ_Gaが一定に維持され、温度が１℃だけ変化した際に、参照リアクタンスＸ_REFの０．１％より小さくなるように、実施され得る。

被覆領域７０ａは、第１のセンサ電極Ｇ１ａと第２のセンサ電極Ｇ１ｂとの間の、熱によって誘導されたリアクタンスＸ_PARの変化ΔＸ_PARが、たとえば、基板５０の温度が１℃だけ変化した際に、参照値Ｘ_REFの０．１％より小さくなるように、実施され得る。ここで、リアクタンスＸ_PARは、１０ｋＨｚの周波数で判定され、参照値Ｘ_REFは、以下の式に従って計算される。

ここで、εは、真空空間の誘電体の誘電率を示し、Ａは、第１のセンサ電極Ｇ１ａの面積を示している。

干渉計３００のミラープレート１００の被覆領域７０ａおよび／または７０ｂは、第１のセンサ電極Ｇ１ａと第２のセンサ電極Ｇ１ｂとの間の、熱によって誘導されたリアクタンスＸ_PARの相対変化ΔＸ_PAR／Ｘ_PARが、距離ｄ_Gaが一定に維持され、温度が１℃だけ変化した際に、０．１％より小さくなるように、実施され得る。

第１のミラープレート１００のセンサ電極は、コンデンサＣ１、Ｃ２の静電容量を監視するために、静電容量監視ユニット４１０に接続され得る。コンデンサＣ１および／またはＣ２の静電容量値は、ミラーギャップｄ_Fで示され得る。静電容量監視ユニット４１０は、コンデンサＣ１およびＣ２を備えたコンデンサ回路の静電容量を示すセンサ信号Ｓ_dを提供し得る。静電容量監視ユニット４１０は、ミラーギャップｄ_Fを示すセンサ信号Ｓ_dを提供し得る。静電容量監視ユニット４１０は、透過率のピークＰＥＡＫ１（図２参照）のスペクトル位置を示すセンサ信号Ｓ_dを提供し得る。センサ信号Ｓ_dは、フィードバック信号とも呼ばれる場合がある。

直列に接続される場合、第１のセンサコンデンサＣ１と第２のセンサコンデンサＣ２とは、静電容量Ｃ_dを有するセンサ・コンデンサ・システムをともに形成し得る。静電容量監視ユニット４１０は、たとえば、センサ・コンデンサ・システムに所定の電流で充電することと、センサ・コンデンサ・システムを所定の電圧まで充電するのに必要な時間を測定することとにより、静電容量Ｃ_dを監視するように構成され得る。静電容量監視ユニット４１０は、たとえば、センサ・コンデンサ・システムを共振回路の一部として結合することと、共振回路の共振周波数を測定することとにより、静電容量Ｃ_dを監視するように構成され得る。静電容量監視ユニット４１０は、たとえば、補助タンクコンデンサに電荷を繰り返し伝達するためにセンサ・コンデンサ・システムを使用すること、および、所定のタンクコンデンサ電圧に達するために必要な電荷伝達サイクル数をカウントすることにより、静電容量Ｃ_dを監視するように構成され得る。静電容量監視ユニット４１０は、たとえば、センサ・コンデンサ・システムの静電容量を参照コンデンサと比較することにより、静電容量Ｃ_dを監視するように構成され得る。

ミラーギャップｄ_Fは、１つまたは複数のアクチュエータ３０１によって調整され得る。１つまたは複数のアクチュエータ３０１は、第２のミラープレート２００を、第１のミラープレート１００に対して移動するように構成され得る。アクチュエータ３０１は、たとえば、圧電アクチュエータ、静電アクチュエータ、電否アクチュエータ、またはフレキソ電気アクチュエータである場合がある。ミラープレート１００、２００の反射コーティングは、ほぼフラットであるとともに、互いに対してほぼ平行である。ミラープレート１００のアパーチャ部分ＡＰ１の平滑度は、たとえば、適切なフィネス（すなわち、透過率のピークのスペクトル幅に対するフリースペクトル領域の比）を提供するために、λ_N／２０より良いか、λ_N／５０より良いか、λ_N／１００より良いか、λ_N／２００より良い場合さえある。λ_Nは、所定の作動波長を示している。赤外領域で作動する場合、所定の作動波長λ_Nは、たとえば２０００ｎｍまたは４０００ｎｍである場合がある。具体的には、所定の作動波長λ_Nは、（λ_min＋λ_max）／２に等しい場合がある。ここで、λ_minおよびλ_maxは、干渉計のカットオフ波長λ_minおよびλ_maxを示している（図２参照）。平滑度がλ_N／１００より良い場合、このことは、仮想の平滑参照表面からの、ミラーの表面の局所的な高さのＲＭＳの偏差が、λ_N／１００より小であることを意味している。ＲＭＳは、二乗平均平方根を意味している。

分光計７００は、制御ユニットＣＮＴ１を備える場合がある。制御ユニットＣＮＴ１は、ミラーギャップｄ_Fを調整するために、制御信号ＳＥＴ_Dを干渉計３００に送信するように構成され得る。干渉計３００は、ドライバユニット４２０を備え得る。ドライバユニット４２０は、たとえば、デジタル制御信号ＳＥＴ_Dを、１つまたは複数のアクチュエータ３０１を駆動させるのに適切なアナログ信号に変換し得る。ドライバユニット４２０は、アクチュエータ３０１を駆動させるための信号ＨＶ１を提供し得る。ドライバユニット４２０は、圧電アクチュエータ３０１を駆動させるための高電圧信号ＨＶ１を提供し得る。

静電容量監視ユニット４１０は、センサ信号Ｓ_dを提供し得る。センサ信号は、ミラーギャップｄ_Fを監視するために使用され得る。分光計７００のスペクトル応答は、たとえばミラーギャップｄ_Fの関数として、較正され得る。分光計７００は、スペクトル較正パラメータＤＰＡＲ２を記録するためのメモリＭＥＭ２を備え得る。ミラーギャップｄ_Fおよび／またはスペクトル位置λは、たとえばスペクトル較正パラメータＤＰＡＲ２を使用することにより、センサ信号Ｓ_dから判定され得る。

ファブリペロー干渉計３００は、対象ＯＢＪ１から得られた光ＬＢ１をフィルタリングすることにより、透過光ＬＢ２を形成し得る。分光計７００は、光検出器６００を備え得る。干渉計３００は、検出器６００に光学的に結合し得る。透過光ＬＢ２は、検出器６００に当たる場合がある。

光検出器６００は、イメージセンサまたは非結像検出器である場合がある。非結像スペクトル分析に関し、センサ６００は、非結像検出器である場合がある。非結像検出器は、透過光ＬＢ２の強度を示す強度信号を提供し得る。光検出器６００は、透過光ＬＢ２の強度を示す信号Ｓ_Rを提供するように構成され得る。

分光計７００は、任意選択的に、結像レンズ５００を備え得る。結像レンズ５００は、光ＬＢ２をイメージセンサ６００に収束させるように構成され得る。透過光ＬＢ２は、イメージセンサ６００によって取得され得る光イメージを形成し得る。結像レンズ５００は、イメージセンサ６００上の対象ＯＢＪ１の１つまたは複数の二次元光イメージを形成するように構成され得る。

イメージセンサ６００は、対象ＯＢＪ１の光イメージをデジタルイメージに変換するように構成され得る。イメージセンサ６００は、対象ＯＢＪ１のデジタルイメージを取得するように構成され得る。イメージセンサ６００は、複数の検出ピクセルを備え得る。各検出ピクセルは、前述のピクセルに当たる強度を示す信号Ｓ_Rを提供するように構成され得る。イメージセンサ６００は、たとえば、ＣＭＯＳイメージセンサ（相補型金属酸化膜半導体）またはＣＣＤイメージセンサ（荷電結合デバイス）である場合がある。

結像レンズ５００は、たとえば、１つもしくは複数の屈折レンズ、および／または、１つもしくは複数の反射表面（たとえば、放物面反射器）を備え得る。結像レンズ５００は、たとえば、干渉計３００とイメージセンサ６００との間、および／または、対象ＯＢＪ１と干渉計３００との間に配置され得る。結像レンズ５００の１つまたは複数の構成要素は、干渉計３００の前に配置される場合もある。また、結像レンズ５００の１つまたは複数の構成要素は、干渉計３００の後ろに配置される場合がある。レンズ５００は、たとえば、分光計７００が非結像スペクトル分析に使用される場合、省略される場合がある。しかしながら、結像レンズ５００は、透過光ＬＢ２を非結像検出器６００に収束させるために使用される場合もある。

分光計７００は、たとえば赤外領域において、スペクトル強度を測定するように構成され得る。イメージセンサ６００は、たとえば赤外領域において、感度がある場合がある。

分光計７００は、任意選択的には、強度較正パラメータＣＡＬＰＡＲ１を記録するためのメモリＭＥＭ１を備え得る。分光計７００は、検出器６００からの検出器信号値Ｓ_Rを得るように、かつ、１つまたは複数の強度較正パラメータＣＡＬＰＡＲ１を使用することにより、検出器信号値Ｓ_Rからの強度値Ｘ（λ）を判定するように構成され得る。各ミラーギャップｄ_Fでは、光ＬＢ１の強度値Ｘ（λ）は、１つまたは複数の強度較正パラメータＣＡＬＰＡＲ１を使用することにより、検出器信号Ｓ_Rから判定され得る。たとえば、信号Ｓ_R（λ）は、干渉計がスペクトル位置λ₀に調整されている場合、検出器６００、または、検出器６００の単一の検出ピクセルに当たる強度にほぼ比例する場合がある。強度較正パラメータＣＡＬＰＡＲ１は、強度較正関数Ｑ_Rn（λ）を規定する、１つまたは複数のパラメータを含み得る。強度Ｘ（λ）は、たとえば以下の式により、信号Ｓ_R（λ）から判定され得る。

分光計７００は、任意選択的には、出力ＯＵＴ１を記録するためのメモリＭＥＭ３を備え得る。出力ＯＵＴ１は、たとえば、検出器信号Ｓ_R、および／または、検出器信号から判定された強度値を含み得る。出力ＯＵＴ１は、対象ＯＢＪ１の１つまたは複数のデジタル画像を含み得る。

分光計７００は、コンピュータプログラムＰＲＯＧ１を記録するためのメモリＭＥＭ４を備え得る。コンピュータプログラムＰＲＯＧ１は、１つまたは複数のデータプロセッサ（たとえばＣＮＴ１）によって実行される場合、装置３００、７００に、センサコンデンサＣ１、Ｃ２の静電容量を監視することにより、１つまたは複数のスペクトル位置λを判定させるように構成され得る。１つまたは複数のスペクトル位置λは、センサコンデンサＣ１、Ｃ２の静電容量を監視すること、および、スペクトル較正データＤＰＡＲ２を使用することにより、判定され得る。

コンピュータプログラムＰＲＯＧ１は、１つまたは複数のデータプロセッサ（たとえばＣＮＴ１）によって実行された場合、光センサ６００から１つまたは複数の検出器信号値Ｓ_Rを得るように、かつ、強度較正パラメータＣＡＬＰＡＲ１を使用することにより、検出器信号値Ｓ_Rから１つまたは複数の強度値Ｘ（λ）を判定するように構成され得る。分光計７００は、１つまたは複数の強度値Ｘ（λ）を提供するように構成され得る。一実施形態では、分光計７００は、測定された強度値Ｘ（λ）を参照値と比較するように構成され得る。一実施形態では、分光計７００は、測定された強度値の参照値に対する割合を比較するように構成され得る。

分光計７００は、任意選択的には、たとえば、ユーザに情報を表示するため、および／または、ユーザからのコマンドを受信するために、ユーザインターフェースＵＳＲ１を備え得る。ユーザインターフェースＵＳＲ１は、たとえば、ディスプレイ、キーボード、および／またはタッチスクリーンを含み得る。

分光計７００は、任意選択的には、通信ユニットＲＸＴＸ１を備え得る。通信ユニットＲＸＴＸ１は、たとえば、コマンドを受信し、較正データを受信し、かつ／または出力データＯＵＴ１を送信するために、信号ＣＯＭ１を送信および／または受信し得る。通信ユニットＲＸＴＸ１は、たとえば、有線および／または無線通信能力を有し得る。通信ユニットＲＸＴＸ１は、たとえば、ローカル無線ネットワーク（ＷＬＡＮ）、インターネット、および／または移動電話ネットワークと通信するように構成され得る。

分光計７００は、単一の物理的ユニットとして、または、別々のユニットの組合せとして実施され得る。

分光計７００は、任意選択的には、検出器６００のスペクトル応答を制限するために、１つまたは複数の光学カットオフフィルタ５１０を備え得る。１つまたは複数のフィルタ５１０は、分光計７００のスペクトル領域を規定し得る。１つまたは複数のフィルタ５１０は、干渉計３００の前および／または後ろに配置され得る。

分光計７００は、任意選択的には、たとえばレンズおよび／またはアパーチャを備え得る。レンズおよび／またはアパーチャは、透過率のピークＰＥＡＫ１（図２）に関するナローバンド幅を提供するために、干渉計３００を通して透過した光ＬＢ２の散乱を制限するように構成されている。たとえば、光ＬＢ２の散乱は、１０度以下に制限され得る。収束レンズ５００を使用する場合、レンズ５００は、ミラープレート１００、２００によって形成された光学キャビティ内の光の散乱を最小化するために、干渉計３００とセンサ６００との間に配置される場合もある。

ミラープレート１００および／またはミラープレート２００の逆側は、任意選択的には、反射防止コーティングでコートされ得る。

いくつかの用途に関し、較正された強度値を判定することは必要ではない。たとえば、レーザビームのスペクトル位置（波長）も、スペクトル較正データＤＰＡＲ２を使用することにより、強度較正データＣＡＬＰＡＲ１を使用することなく、分光計７００によって測定され得る。

ＳＸ、ＳＹ、およびＳＺは、垂直方向を示している。光ＬＢ２は、実質的に方向ＳＺに伝播し得る。

図２は、例として、ファブリペロー干渉計３００のスペクトル透過率、および、光学フィルタ５１０の通過幅を示す図である。図２の最上のカーブは、ファブリペロー干渉計３００のスペクトル透過率Ｔ_F（λ）を示している。スペクトル透過率Ｔ_F（λ）は、ファブリペロー干渉計３００の１つまたは複数の隣接する透過率のピークＰＥＡＫ１、ＰＥＡＫ２、ＰＥＡＫ３を有し得る。たとえば、第１の透過率のピークＰＥＡＫ１は、波長λ₀にある場合があり、第２の透過率のピークＰＥＡＫ２は、波長λ₁にある場合があり、第３の透過率のピークＰＥＡＫ１は、波長λ₂にある場合がある。透過率のピークＰＥＡＫ１のスペクトル位置λ₀、透過率のピークＰＥＡＫ２のスペクトル位置λ₁、透過率のピークＰＥＡＫ３のスペクトル位置λ₂は、ファブリペロー透過率関数に従って、ミラーギャップｄ_Fに基づく場合がある。第１のピークＰＥＡＫ１のスペクトル位置は、ミラーギャップｄ_Fの関数λ₀（ｄ_F）である場合がある。第２のピークＰＥＡＫ２のスペクトル位置は、ミラーギャップｄ_Fの関数λ₁（ｄ_F）である場合がある。第３のピークＰＥＡＫ３のスペクトル位置は、ミラーギャップｄ_Fの関数λ₂（ｄ_F）である場合がある。透過率のピークのスペクトル位置は、ミラーギャップｄ_Fを変化させることによって変化し得る。透過率のピークのスペクトル位置は、ミラーギャップｄ_Fを調整することによって変化し得る。

透過率のピークＰＥＡＫ１、ＰＥＡＫ２、ＰＥＡＫ３は、ファブリペロー干渉計の通過帯域とも呼ばれ得る。スペクトル位置λ₀、λ₁、λ₂は、ミラーギャップｄ_Fを変化させることによってシフトし得る。隣接するピーク間のフリースペクトル領域ＦＳＲは、ミラーギャップｄ_Fに依存する場合がある。ファブリペロー干渉計は、少なくとも１つの透過率のピークＰＥＡＫ１のスペクトル位置を監視するための静電容量電極Ｇ１ａ、Ｇ２ａ、Ｇ１ｂ、Ｇ２ｂを含み得る。

少なくとも１つの透過率のピークＰＥＡＫ１のスペクトル位置は、電極Ｇ１ａ、Ｇ２ａを備えたセンサコンデンサの静電容量を監視することによって監視され得る。少なくとも１つの透過率のピークＰＥＡＫ１のスペクトル位置は、電極Ｇ１ａ、Ｇ２ａを備えたセンサコンデンサの静電容量を監視することによって判定され得る。

ファブリペロー干渉計の透過率のピークＰＥＡＫ１、ＰＥＡＫ２、ＰＥＡＫ３の各々は、干渉の特定の順番に関連付けられている場合がある。たとえば、第１の透過率のピークＰＥＡＫ１は、干渉の順番ｍに関連付けられている場合があり、第２の透過率のピークＰＥＡＫ２は、干渉の順番ｍ＋１に関連付けられている場合があり、第３の透過率のピークＰＥＡＫ３は、干渉の順番ｍ＋２に関連付けられている場合がある。干渉の順番ｍは、たとえば、正の整数である。

分光計７００は、任意選択的には、分光計７００のスペクトル応答を制限するために、１つまたは複数の光学カットオフフィルタ５１０を備え得る。１つまたは複数のフィルタ５１０は、ともにスペクトル透過率Ｔ_S（λ）を提供し得る。１つまたは複数のフィルタ５１０は、カットオフ波長λ_minおよびλ_maxによって規定された通過帯域を提供し得る。

波長λ_minおよびλ_maxによって規定されたスペクトル領域が１つのピークＰＥＡＫ１のみを含む場合、単一の強度値Ｘ（λ）が、検出器６００から得られた単一の検出信号Ｓ_Rから判定され得る。

一実施形態では、検出器ユニット６００は、２つ（または、それより多く）の異なるスペクトル感度カーブを有するいくつかの検出器（たとえば、検出器ピクセル）を備え得る。その場合、波長λ_minおよびλ_maxによって規定されたスペクトル領域は、２つ以上のピークＰＥＡＫ１、ＰＥＡＫ２、ならびに、いくつかの強度値（たとえば、Ｘ（λ₀）およびＸ（λ₁））が、検出器から得られた検出器信号を使用することにより、同時に測定され得る。

図３は、例として、ミラーギャップｄ_Fと、センサ・コンデンサ・システムの静電容量値Ｃ_dとの間の関係を示す図である。図３のカーブＣＣＲＶ１は、ミラーギャップｄ_Fの関数としてのセンサ静電容量Ｃ_dを示している。第１の近似に対し、センサ静電容量Ｃ_dの値は、電極のギャップｄ_Gaに反比例する場合がある。Ｃ_d,1は、ミラーギャップ値ｄ_F,1におけるセンサ静電容量を示している。Ｃ_d,2は、ミラーギャップ値ｄ_F,2におけるセンサ静電容量を示している。

制御ユニットＣＮＴ１は、センサ静電容量Ｃ_dの測定値からミラーギャップｄ_Fの値を判定するように構成され得る。静電容量監視ユニット４１０は、センサ静電容量が値Ｃ_d,1を有する場合、センサ信号値Ｓ_d,1を提供し得る。静電容量監視ユニット４１０は、センサ静電容量が値Ｃ_d,2を有する場合、センサ信号値Ｓ_d,2を提供し得る。

図４ａおよび図４ｂに示されている比較例を参照すると、ファブリペロー干渉計３００は、第１のミラープレート１００および第２のミラープレート２００を備え得る。第１のミラープレート１００は、センサ電極Ｇ１ａ、Ｇ１ｂを備え得る。第２のミラープレート２００は、センサ電極Ｇ２ａ、Ｇ２ｂを備え得る。電極Ｇ１ａと電極Ｇ２ａとは、ともに、静電容量Ｃ₁を有する第１のセンサコンデンサＣ１を形成し得る。電極Ｇ１ｂと電極Ｇ２ｂとは、ともに、静電容量Ｃ₂を有する第２のセンサコンデンサＣ２を形成し得る。

電極Ｇ１ａ、Ｇ１ｂは、第１のミラープレート１００の基板５０によって支持されている場合がある。電極Ｇ１ａは、基板５０上に実施された絶縁層６０ａ上に形成され得る。電極Ｇ１ｂは、基板５０上に実施された絶縁層６０ｂ上に形成され得る。ｄ₆₀は、電極Ｇ１ａと基板５０との間の距離を示し得る。電極Ｇ１ａは、たとえば、導電材料を絶縁層６０ａ上に堆積させることにより、絶縁層６０ａ上に実施され得る。

第２のミラープレート２００の電極Ｇ２ａ、Ｇ２ｂは、導電体ＣＯＮ２により、互いに対して直流的に接続され得る。

絶縁層６０ａは、基板５０の支持部ＰＯＲ５０ａによって支持され得る。絶縁層６０ｂは、基板５０の支持部ＰＯＲ５０ｂによって支持され得る。基板５０は、支持部ＰＯＲ５０ａを支持部ＰＯＲ５０ｂに電気的に接続する半導体パスＰＴＨ５０を提供し得る。基板５０は、支持部ＰＯＲ５０ａと支持部ＰＯＲ５０ｂとの間に半導体パスＰＴＨ５０を提供し得る。

絶縁層６０ａ、６０ｂは、固形シリカ（ＳｉＯ₂）で構成されている場合がある。絶縁シリカ層は、たとえば、堆積および／または酸化によって形成され得る。実際には、絶縁シリカ層は、限定された時間、たとえば数時間で、形成されるものとする。処理時間が限定されていることに起因して、絶縁シリカ層の厚さは、通常、２μｍ以下である。シリカ層の厚さを増大させることは、シリカ層の厚さの増大に過度に長い処理時間を必要とする場合があることから、困難であるか不可能である場合がある。層６０ａ、６０ｂが薄いことに起因して、センサ電極Ｇ１ａは、センサ電極Ｇ１ｂにパスＰＴＨ５０を解して容量結合され得る。パスＰＴＨ５０のインピーダンスは、基板５０の不純物の凝縮に依存する場合がある。パスＰＴＨ５０のインピーダンスは、温度に強く依存する場合がある。パスＰＴＨ５０のインピーダンスは、基板５０毎に変化する場合がある。

電極Ｇ１ａと支持部ＰＯＲ５０ａとは、ともに、第１の寄生コンデンサＣ５１を形成し得る。電極Ｇ１ｂと支持部ＰＯＲ５０ｂとは、ともに、第２の寄生コンデンサＣ５２を形成し得る。第１の寄生コンデンサＣ５１は、第２の寄生コンデンサＣ５２にパスＰＴＨ５０を介して接続され得る。

監視ユニット４１０は、ミラーギャップｄ_Fを監視するために、電極Ｇ１ａ、Ｇ１ｂに接続され得る。監視ユニット４１０は、直列に接続されたコンデンサＣ１、Ｃ２を備えたコンデンサシステムの静電容量を監視するために、電極Ｇ１ａ、Ｇ１ｂに接続され得る。しかしながら、寄生コンデンサＣ５１、Ｃ５２は、ミラーギャップｄ_Fの正確な監視を妨げる場合がある。寄生コンデンサＣ５１、Ｃ５２の総静電容量Ｃ_totに対する寄与は、基板５０の作動温度に依存する場合がある。寄生コンデンサＣ５、Ｃ５２の寄与は、基板５０毎に変化する場合がある。

図４ｃは、静電容量監視ユニット４１０に接続されたコンデンサ回路ＣＩＲ１を示している。回路ＣＩＲ１は、図４ａおよび図４ｂに示された干渉計３００を示している。監視ユニット４１０は、入力ノードＮ１、Ｎ２を有し得る。第１のセンサコンデンサＣ１の電極Ｇ１ａは、導電体ＣＯＮａによって入力ノードＮ１に接続され得る。第２のセンサコンデンサＣ２の電極Ｇ１ｂは、導電体ＣＯＮｂによって入力ノードＮ２に接続され得る。電極Ｇ２ａは、電極Ｇ２ｂに接続され得る。

寄生コンデンサ回路ＰＡＲ１は、第１の寄生コンデンサＣ５１および第２の寄生コンデンサＣ５２を備え得、それにより、寄生コンデンサＣ５１と寄生コンデンサＣ５２とが、半導体パスＰＴＨ５０によって直列に接続されているようになっている。半導体パスＰＴＨ５０のインピーダンスは変化する場合がある。たとえば、半導体パスＰＴＨ５０のインピーダンスは、基板の温度に依存する場合がある。たとえば、半導体パスＰＴＨ５０のインピーダンスは、パスＰＴＨ５０を通って流れる電流に依存する場合がある。半導体パスＰＴＨ５０の導電性は、温度に依存する場合がある。

寄生コンデンサ回路ＰＡＲ１は、寄生静電容量Ｃ_PARを有する場合がある。

コンデンサ回路ＣＩＲ１の総静電容量Ｃ_totは、センサ静電容量値Ｃ_dと寄生静電容量値Ｃ_PARとの合計にほぼ等しい場合がある。

センサ静電容量値Ｃ_dは、たとえば以下の式から求めることができる。

第１のセンサコンデンサＣ１の静電容量Ｃ₁は、第２のセンサコンデンサＣ２の静電容量Ｃ₂にほぼ等しい場合がある。その場合、センサコンデンサ値Ｃ_dは静電容量Ｃ₁の５０％にほぼ等しくなる。すなわち、Ｃ_d＝０．５Ｃ₁となる。

寄生コンデンサＣ５１、Ｃ５２の寄生静電容量値Ｃ_PARへの影響は、たとえば以下の近似式により、見積もられる場合がある。

式（３）および式（５）は、たとえば、部分ＰＯＲ５０ａと部分ＰＯＲ５０ｂとの間のインピーダンスに起因して、近似している。パスＰＴＨ５０のインピーダンスは、式（３）によって計算されたＣ_totの値と、寄生静電容量値Ｃ_PARの実際の値との間の差を生じ得る。パスＰＴＨ５０のインピーダンスは、式（５）によって計算されたＣ_PARの値と、寄生静電容量値Ｃ_PARの実際の値との間の差を生じ得る。

第１の寄生コンデンサＣ５１の静電容量Ｃ₅₁は、第２の寄生コンデンサＣ５２の静電容量Ｃ₅₂にほぼ等しい場合がある。その場合、寄生静電容量値Ｃ_PARは静電容量Ｃ₅₁の５０％にほぼ等しくなる。すなわち、Ｃ_PAR＝０．５Ｃ₅₁となる。

静電容量監視ユニット４１０は、コンデンサ回路ＣＩＲ１の総静電容量Ｃ_totを監視するように構成され得る。監視ユニット４１０の入力ノードＮ１、Ｎ２は、導電体ＣＯＮａ、ＣＯＮｂによってコンデンサ回路ＣＩＲ２に接続され得る。寄生静電容量Ｃ_PARは、たとえば基板５０の温度に依存する場合があり、それにより、寄生静電容量Ｃ_PARの変化により、総静電容量Ｃ_totに基づくミラーギャップの監視を妨げる場合がある。

基本的には、基板の作動温度は、測定することができ、妨害の影響は、デバイス特有の較正データを使用することにより、作動温度に基づいて補償され得る。しかしながら、このことは、干渉計の製造コストを増大させる場合があり、干渉計の動作をより複雑にする場合がある。

図５ａおよび図５ｂは、被覆領域７０ａ、７０ｂを含むファブリペロー干渉計を示している。被覆領域７０ａ、７０ｂは、たとえば、基本的に被覆された多孔性シリコンで構成され得る。寄生コンデンサの影響は、電極Ｇ１ａと支持部ＰＯＲ５０ａとの間の距離を増大させることにより、低減されるか除去され得る。ミラープレート１００は、電極Ｇ１ａを支持部分ＰＯＲ５０ａから分離する被覆領域７０ａを備え得る。ｄ７０は、領域７０ａおよび／または領域７０ｂの厚さを示している。被覆領域７０ａ、７０ｂの厚さｄ７０は、たとえば、１０μｍより大、２０μｍより大、５０μｍより大、または１００μｍより大でさえある場合がある。領域７０ａ、７０ｂの厚さｄ７０は、たとえば、２０μｍから２００μｍの範囲にある場合がある。領域７０ａ、７０ｂの厚さｄ７０は、たとえば、１０μｍから２００μｍの範囲にある場合がある。

第１のミラープレート１００は、半透過性反射コーティング１１０を備え得る。第２のミラープレート２００は、半透過性反射コーティング２１０を備え得る。ミラーギャップｄ_Fは、コーティング１１０とコーティング２１０との間の距離を示し得る。ミラーギャップｄ_Fは、コーティング１１０の外側表面とコーティング２１０の外側表面との間の距離を示し得る。外側表面は、たとえば固気界面、すなわち、固体と気体との間の界面とも呼ばれ得る。

基板５０は、基本的にシリコン（Ｓｉ）で構成され得る。電極Ｇ１ａ、Ｇ１ｂは、導電材料を含み得る。電極Ｇ１ａ、Ｇ１ｂの材料は、たとえば、金、銀、銅、アルミニウム、またはポリシリコンである場合がある。電極Ｇ１ａ、Ｇ１ｂは、基本的に金属で構成され得る。

被覆領域７０ａ、７０ｂの導電性は、基板５０の固形（非多孔性）シリコンの導電性よりも実質的に低い場合がある。被覆領域７０ａの導電性σ₇₀は、たとえば、２５℃の温度における基板５０のシリコンの導電性σ_Siの２０％よりも低い場合がある。

第１のセンサ電極Ｇ１ａは、第１の被覆領域７０ａ上に形成され得る。第２のセンサ電極Ｇ１ｂは、第２の被覆領域７０ｂ上に形成され得る。電極Ｇ１ａ、Ｇ１ｂの導電性は、基板５０の固形（非多孔性）シリコンの導電性よりも実質的に高い場合がある。電極Ｇ１ａ、Ｇ１ｂは、たとえば、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、および／または原子層堆積（ＡＬＤ）により、形成され得る。具体的には、電極Ｇ１ａ、Ｇ１ｂは、スパッタリングによって形成され得る。

干渉計３００の第２のミラープレート２００は、センサ電極Ｇ２ａおよびＧ２ｂを含み得る。センサ電極Ｇ１ａとセンサ電極Ｇ２ａとは、ともに、静電容量Ｃ₁を有する第１のセンサコンデンサＣ１を形成し得る。センサ電極Ｇ１ｂとセンサ電極Ｇ２ｂとは、ともに、静電容量Ｃ₂を有する第２のセンサコンデンサＣ２を形成し得る。静電容量Ｃ₁、Ｃ₂は、ミラーギャップｄ_Fに依存する場合がある。

第１の近似に対し、センサ静電容量Ｃ₁は、電極間の距離ｄ_Gaに反比例する場合がある。

図５ｂを参照すると、電極Ｇ２ａは、電極Ｇ２ｂに直流的に接続され得る。たとえば、電極Ｇ２ａは、導電体ＣＯＮ２によって電極Ｇ２ｂに接続され得る。電極Ｇ２ａ、Ｇ２ｂは、同じ導電層の各部分である場合もある。Ｖ_aは、電極Ｇ１ａの電圧を示している。Ｖ_bは、電極Ｇ１ｂの電圧を示している。

図５ｃは、静電容量監視ユニット４１０に接続されたコンデンサ回路ＣＩＲ２を示している。回路ＣＩＲ２は、図５ａおよび図５ｂに示された干渉計３００を示している。

監視ユニット４１０は、回路ＣＩＲ２の静電容量を監視するために、回路ＣＩＲ２に接続され得る。監視ユニット４１０は、入力ノードＮ１、Ｎ２を有し得る。第１のセンサコンデンサＣ１の電極Ｇ１ａは、導電体ＣＯＮａによって入力ノードＮ１に接続され得る。第２のセンサコンデンサＣ２の電極Ｇ１ｂは、導電体ＣＯＮｂによって入力ノードＮ２に接続され得る。第１のセンサコンデンサＣ１の電極Ｇ２ａは、第２のセンサコンデンサＣ２の電極Ｇ２ｂに接続される場合がある。

センサ電極Ｇ１ａおよび支持部ＰＯＲ５０ａは、第１の寄生コンデンサＣ７１を形成し得る。センサ電極Ｇ１ｂおよび支持部ＰＯＲ５０ｂは、第２の寄生コンデンサＣ７２を形成し得る。寄生回路ＰＡＲ２は、第１の寄生コンデンサＣ７１および第２の寄生コンデンサＣ７２を備え得、それにより、寄生コンデンサＣ７１と寄生コンデンサＣ７２とが、半導体パスＰＴＨ５０によって直列に接続されているようになっている。半導体パスＰＴＨ５０の導電性は変化する場合がある。たとえば、半導体パスＰＴＨ５０の導電性は、温度に依存する場合がある。寄生コンデンサ回路ＰＡＲ２は、寄生静電容量Ｃ_PARを有する場合がある。

被覆領域７０ａ、７０ｂの厚さｄ７０は、パスＰＴＨ５０の導電性の変化の、総静電容量Ｃ_totへの影響が十分に小さくなるように選択され得る。被覆領域７０ａ、７０ｂの厚さｄ７０は、パスＰＴＨ５０のインピーダンスの変化の、総静電容量Ｃ_totへの影響が十分に小さくなるように選択され得る。

コンデンサ回路ＣＩＲ２の総静電容量Ｃ_totは、センサ静電容量値Ｃ_dと寄生静電容量値Ｃ_PARとの合計にほぼ等しい場合がある。

式（７）は、たとえば半導体パスＰＴＨ５０のインピーダンスに起因して、近似値である。

センサ静電容量値Ｃ_dは、たとえば以下の式から求めることができる。

一実施形態では、第１のセンサコンデンサＣ１の静電容量Ｃ₁は、第２のセンサコンデンサＣ２の静電容量Ｃ₂にほぼ等しい場合がある。その場合、センサコンデンサ値Ｃ_dは静電容量Ｃ₁の５０％にほぼ等しくなる。すなわち、Ｃ_d≒０．５Ｃ₁となる。

寄生静電容量値Ｃ_PARは、たとえば以下の近似式を使用して見積もられる場合がある。

一実施形態では、第１の寄生コンデンサＣ７１の静電容量Ｃ₇₁は、第２の寄生コンデンサＣ７２の静電容量Ｃ₇₂にほぼ等しい場合がある。その場合、寄生静電容量値Ｃ_PARは静電容量Ｃ₇₁の５０％にほぼ等しくなる。すなわち、Ｃ_PAR＝０．５Ｃ₇₁となる。

静電容量監視ユニット４１０は、コンデンサ回路ＣＩＲ２の総静電容量Ｃ_totを監視するように構成され得る。監視ユニット４１０の入力ノードＮ１、Ｎ２は、コンデンサ回路ＣＩＲ２に接続され得る。入力ノードＮ１は、導電体ＣＯＮａによって電極Ｇ１ａに接続され得る。入力ノードＮ２は、導電体ＣＯＮｂによって電極Ｇ１ｂに接続され得る。

被覆領域７０ａ、７０ｂのおかげで、寄生静電容量Ｃ_PARは、センサ静電容量Ｃ_dよりも低くなる場合がある。被覆領域７０ａ、７０ｂの厚さｄ７０は、パスＰＴＨ５０の導電性の変化の、総静電容量Ｃ_totへの影響が十分に小さくなるように選択され得る。一実施形態では、総静電容量Ｃ_totは、半導体パスＰＴＨ５０の導電性から実質的に独立している場合がある。

一実施形態では、第２の被覆領域７０ｂは省略される場合がある。プレート１００は、電極Ｇ１ａ、Ｇ１ｂ、および被覆領域７０ａを備える場合があり、それにより、領域７０ａが、電極Ｇ１ａを基板５０から結合解除させ、電極Ｇ１ｂが基板５０と直接接触している場合があるようになっている。

しかしながら、プレート１００は、電極Ｇ１ａ、Ｇ１ｂ、および被覆領域７０ａを備える場合があり、それにより、領域７０ａが、電極Ｇ１ａを基板５０から結合解除させ、電極Ｇ１ｂが、固形シリカの層によって基板５０から絶縁されている場合があるようになっている。

しかしながら、第１の被覆領域７０ａおよび第２の被覆領域７０ｂの使用により、ミラーギャップの監視の正確さがより高くなる場合がある。

一実施形態では、第１の導電体ＣＯＮａは、第１のミラープレート１００の電極Ｇ１ａに直流的に接続され得、さらなる導電体が、第２のミラープレート２００の電極Ｇ２ａに直流的に接続され得る。静電容量監視ユニット４１０は、第１の導電体ＣＯＮａおよび追加の導電体を使用することにより、第１のセンサコンデンサＣ１を監視するように構成され得る。したがって、第１のセンサコンデンサＣ１は、静電容量監視ユニット４１０によって直接監視され得る。第２の導電体ＣＯＮｂは、第１のミラープレート１００の第２の電極Ｇ１ｂに直流的に接続され得、さらなる導電体が、第２のミラープレート２００の電極Ｇ２ｂに直流的に接続され得る。静電容量監視ユニット４１０は、第２の導電体ＣＯＮｂおよび追加の導電体を使用することにより、第２のセンサコンデンサＣ２を監視するように構成され得る。同じ静電容量監視ユニット４１０または異なる静電容量監視ユニットが、センサコンデンサＣ１、Ｃ２を監視するために使用され得る。同じ追加の導電体または異なる追加の導電体が、センサコンデンサＣ１、Ｃ２を監視するために使用され得る。追加の導電体または複数の導電体は、第２のミラープレート２００の移動を可能にするために、可撓性である場合がある。被覆領域７０ａは、第１のセンサコンデンサＣ１が追加の導電体を使用することによって監視されている場合にも、電極Ｇ１ａから電極Ｇ１ｂへの容量結合を低減するか防止し得る。

被覆領域７０ａ、７０ｂは、センサ電極から基板への容量結合を抑制する場合がある。被覆領域７０ａ、７０ｂは、反射ミラーコーティング１１０が基板５０に堆積される前に形成され得る。反射ミラーコーティング１１０は、たとえば、金属コーティングまたは誘電体多層コーティングである場合がある。センサ電極Ｇ１ａ、Ｇ１ｂは、次いで、被覆領域７０ａ、７０ｂの頂面上に形成され得る。被覆領域７０ａ、７０ｂは、反射ミラーコーティング１１０が基板に堆積された後に形成される場合もある。被覆領域７０ａ、７０ｂを形成する場合、反射ミラーコーティング１１０は、マスク層によって一時的に保護される場合がある。保護マスク層は、たとえば窒化ケイ素を含み得る。多孔性シリコンは、ハードマスク、たとえば窒化ケイ素を使用すること、ならびに／または、ｐタイプおよびｎタイプのシリコンの異なるエッチングを利用することにより、良好に規定されたパターンを形成することができる。

被覆領域７０ａ、７０ｂは、被覆された三次元微細構造を備え得る。微細構造は、シリコン基板の複数の微小な隙間をエッチングすること、および、この隙間の表面を被覆することによって形成され得る。三次元微細構造は、絶縁材料を備え得る。三次元微細構造は、たとえば、非結晶シリカＳｉＯ₂を備え得る。領域７０ａ、７０ｂの三次元微細構造は、たとえば、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、シリコン（Ｓｉ）を含む複数の微細ゾーン、および／または複数の微細拡張ジョイント（Ｅ２）を含み得る。

プレートの基板は、被覆時および／または被覆後に、不均質微細構造を有し得る。被覆領域７０ａ、７０ｂは、不均質微細構造を有し得る。被覆領域７０ａ、７０ｂは、共形的にコートされた、微細構造のシリコンマトリクスを備え得る。共形的にコートされた微細構造のシリコンマトリクスは、シリコンマトリクス、および、絶縁材料の１つまたは複数の共形層を含み得る。シリコンマトリクスは、絶縁材料の１つまたは複数の共形層のための支持構造として動作する場合がある。絶縁材料の共形層は、たとえば、絶縁材料をシリコンマトリクス上に堆積させること、および／または、シリコンマトリクスを酸化させることにより、形成され得る。

被覆領域７０ａ、７０ｂ内の電気絶縁材料の体積の割合は、たとえば、８０％より高いか、９５％より高い場合さえある。被覆領域７０ａ、７０ｂ内の電気絶縁材料の質量の割合は、たとえば、８０％より高いか、９５％より高い場合さえある。被覆領域７０ａ、７０ｂは、基本的に電気絶縁材料で構成され得る。

被覆領域７０ａ、７０ｂを形成することは、
−エッチングにより、基板５０に複数の隙間を形成することと、
−隙間の表面上に絶縁材料を提供することと、を含み得る。

被覆領域７０ａ、７０ｂを形成することは、
−エッチングにより、基板５０に複数の隙間を形成することと、
−隙間の表面を酸化させることと、を含み得る。

被覆領域７０ａ、７０ｂを形成することは、
−エッチングにより、基板５０に複数の隙間を形成することと、
−隙間の表面上に絶縁材料を堆積させることと、を含み得る。

具体的には、被覆領域７０ａ、７０ｂは、被覆多孔性シリコンを含み得、被覆領域７０ａ、７０ｂを形成することは、
−エッチングにより、シリコンを多孔性シリコンに変化させることと、
−多孔性シリコンの孔の表面を被覆することと、を含み得る。

領域７０ａ、７０ｂの微細構造は、たとえば、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、および、シリコン（Ｓｉ）を含む複数の微細ゾーンを含み得る。領域７０ａ、７０ｂは、共形的にコートされた、微細構造のシリコンマトリクスを含み得る。

領域７０ａ、７０ｂの微細構造は、たとえば、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、および、複数の拡張ジョイント（Ｅ２）を含み得る。

領域７０ａ、７０ｂの微細構造は、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、シリコン（Ｓｉ）を含む複数の微細ゾーン、および複数の微細拡張ジョイント（Ｅ２）を含み得る。

図６ａから図６ｈは、エッチングおよび、隙間の表面上の絶縁材料の堆積により、被覆領域７０ａ、７０ｂを形成するための方法のステップを示している。

図６ａは、基板５０を示している。基板５０は、基本的にシリコン（Ｓｉ）で構成され得る。基板５０は、シリコンで構成されている場合がある。基板５０は、基本的にシリコンで構成されている最上層を備えている場合がある。参照符号１００’は、未完成のミラープレートを示している。

図６ｂを参照すると、マスク層Ｍ１は、基板５０上に形成されている場合がある。マスク層Ｍ１は、たとえば、基板５０上に窒化ケイ素（ＳｉＮ）を堆積させることによって形成され得る。マスク層Ｍ１は、被覆領域７０ａ、７０ｂの所望の位置に応じてパターンが形成され得る。マスク層Ｍ１は、隙間Ｅ１の所望の位置に応じてパターンが付けられ得る。

図６ｃを参照すると、基板５０の材料は、複数の隙間Ｅ１を形成するように、エッチングで局所的に除去され得る。隙間Ｅ１は、たとえば、電気化学エッチング、反応性イオンエッチング（ＲＩＥ）、または深反応性イオンエッチング（ＤＲＩＥ）によって形成され得る。

エッチングによって形成された隙間Ｅ１は、たとえば、溝、穴、チャネル、および／または孔である場合がある。エッチングされた領域の厚さｄ７０’は、たとえば、１０μｍより大である場合がある。溝、穴、および／またはチャネルの深さは、（ＳＸ方向に）１０μｍより大である場合がある。隙間が孔である場合、複数の相互接続された、開いた孔が、たとえば電気化学エッチングによって形成され得る。相互接続された孔は、基板内に深く延びるチャネルを形成し得る。たとえば、相互接続された孔は、１０μｍより大である深さに拡大され得る。

微細な隙間Ｅ１の内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。微細な隙間Ｅ１の内側の幅ｗ_E1が小さいことにより、たとえば、堆積による隙間Ｅ１の迅速な充填が促進され得る。幅ｗ_E1が狭いことにより、たとえば、基板５０に対するセンサ電極Ｇ１ａの位置の規定が促進され得る（図６ｇ参照）。

微細な隙間Ｅ１の内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。

隙間間の壁Ｓ１の幅ｗ_S1は、横方向（ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。壁Ｓ１の幅ｗ_S1が狭いことにより、被覆領域７０ａのインピーダンスが低減され得る。壁Ｓ１の幅ｗ_S1が狭いことにより、壁Ｓ１の迅速な酸化が促され得る。

隙間間の壁Ｓ１の幅ｗ_S1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。

隙間Ｅ１は、比較的大である表面を有し得る。隙間の表面の合計は、たとえば、被覆領域７０ａの突出面の５倍より大である場合がある。被覆領域７０ａの突出面は、平面上の領域７０ａの、ミラープレート１００の反射コーティング１１０に対して平行である、直線状で平行な突出部を意味する場合がある（図６ｇ）。

図６ｄを参照すると、隙間Ｅ１の表面は、被覆領域７０ａ、７０ｂのインピーダンスを安定化させるために、少なくとも部分的に絶縁材料Ｐ１でカバーされ得る。絶縁材料Ｐ１は、たとえば、原子層堆積（ＡＬＤ）または化学蒸着（ＣＶＤ）によって表面上に堆積され得る。

図６ｅを参照すると、マスク層Ｍ１は、未完成のプレート１００’から除去され得る。マスク層Ｍ１は、たとえばエッチングによって除去され得る。

図６ｆを参照すると、反射コーティング１１０は、基板５０上に生成され得る。反射コーティング１１０は、誘電体多層コーティングである場合がある。反射コーティング１１０は、たとえば、層１１１、１１２、１１３、１１４、１１５を備え得る。

代替的には、反射コーティング１１０は、隙間Ｅ１のエッチングの前に形成される場合もある。

図６ｇを参照すると、電極Ｇ１ａ、Ｇ１ｂは、たとえば、金属またはポリシリコンの堆積により、被覆領域７０ａ、７０ｂの頂面上に形成され得る。上方表面は、連続した導電層でカバーされ得る。連続した導電層は、次いで、パターンが形成され得る。代替的に、または付加的に、選択された部分のみが、導電層でカバーされ得る。

ミラープレート１００の領域７０ａ、７０ｂの微細構造は、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、および、シリコン（Ｓｉ）を含む複数の微細ゾーンを含み得る。領域７０ａ、７０ｂは、共形的にコートされた、微細構造のシリコンマトリクスを含み得る。

導電体ＣＯＮａ、ＣＯＮｂは、次いで、電極Ｇ１ａ、Ｇ１ｂに接続される場合がある。導電体ＣＯＮａ、ＣＯＮｂは、電極Ｇ１ａ、Ｇ１ｂに接着される場合がある。

図６ｈは、被覆領域７０ａ、７０ｂを含むミラープレートを製造するための方法のステップを示す図である。

ステップ８０５では、シリコン基板５０が提供され得る。

ステップ８１０では、マスクＭ１が形成され得る。

ステップ８１５では、複数の微細な隙間Ｅ１が、エッチングによって基板５０に形成され得る。

ステップ８２０では、隙間Ｅ１の表面は、たとえば、表面への絶縁材料Ｐ１の堆積により、被覆され得る。

ステップ８２５では、マスクＭ１が除去され得る。

ステップ８３０では、反射コーティング１１０が基板５０上に形成され得る。

ステップ８３５では、電極Ｇ１ａ、Ｇ１ｂは、被覆領域７０ａ、７０ｂ上に形成され得る。

図７ａから図７ｈは、エッチングおよび酸化により、被覆領域７０ａ、７０ｂを形成するための方法のステップを示している。

図７ａは、基板５０を示している。基板５０は、基本的にシリコン（Ｓｉ）で構成され得る。基板５０は、シリコンで構成されている場合がある。基板５０は、基本的にシリコンで構成されている最上層を備えている場合がある。参照符号１００’は、未完成のミラープレートを示している。

図７ｂを参照すると、マスク層Ｍ１は、基板５０上に形成されている場合がある。マスク層Ｍ１は、たとえば、基板５０上に窒化ケイ素（ＳｉＮ）を堆積させることによって形成され得る。マスク層Ｍ１は、被覆領域７０ａ、７０ｂの所望の位置に応じてパターンが形成され得る。マスク層Ｍ１は、隙間Ｅ１の所望の位置に応じてパターンが付けられ得る。

図７ｃを参照すると、基板５０の材料は、複数の隙間Ｅ１を形成するように、エッチングで局所的に除去され得る。隙間Ｅ１は、たとえば、電気化学エッチング、反応性イオンエッチング（ＲＩＥ）、または深反応性イオンエッチング（ＤＲＩＥ）によって形成され得る。

エッチングによって形成された隙間Ｅ１は、たとえば、溝、穴、チャネル、および／または孔である場合がある。エッチングされた領域の厚さｄ７０’は、たとえば、１０μｍより大である場合がある。微細な隙間Ｅ１の内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。幅ｗ_E1が狭いことにより、たとえば、基板５０に対するセンサ電極Ｇ１ａの位置の規定が促進され得る。微細な隙間Ｅ１の内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。隙間間の壁Ｓ１の幅ｗ_S1は、横方向（ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。隙間間の壁Ｓ１の幅ｗ_S1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。壁Ｓ１の幅ｗ_S1が小さいことにより、たとえば、壁Ｓ１の酸化が促され得る。隙間の表面の合計は、たとえば、被覆領域７０ａの突出面の５倍より大である場合がある。

図７ｄを参照すると、隙間Ｅ１の表面は、少なくとも部分的に、表面の酸化により、絶縁材料Ｓ２に変化され得る。Ｓ２は、酸化によって形成された絶縁材料（ＳｉＯ₂）を示している。エッチングの後かつ酸化の前に、隙間Ｅ１間の壁Ｓ１は、基本的にシリコンＳｉで構成されている場合がある。壁Ｓ１の材料は、酸化により、少なくとも部分的にシリカＳｉＯ₂に変化され得る。シリコンの酸化は、材料の体積を増大させる場合もあり、それにより、隙間Ｅ１が少なくとも部分的にシリカＳｉＯ₂で充填され得る。換言すると、酸化により、壁Ｓ１の材料の膨張が生じ得る。

隙間Ｅ１の対向する壁Ｓ１間の距離は、未処理の隙間または拡張ジョイントＥ２が、対向する壁間にあるままである限り、堆積または酸化に起因して、低減され得る。領域７０ａ、７０ｂは、任意選択的には、酸化後の未処理の隙間またはジョイントＥ２を含み得る。未処理の隙間またはジョイントＥ２は、領域７０ａ、７０ｂにおける機械的応力の低減および／または制御を促進し得る。領域７０ａ、７０ｂは、複数の拡張ジョイントＥ２を含む場合がある。

図７ｅを参照すると、マスク層Ｍ１は、未完成のプレート１００’から除去され得る。マスク層Ｍ１は、たとえばエッチングによって除去され得る。

図７ｆを参照すると、反射コーティング１１０は、基板５０上に生成され得る。反射コーティング１１０は、誘電体多層コーティングである場合がある。反射コーティング１１０は、たとえば、層１１１、１１２、１１３、１１４、１１５を備え得る。

反射コーティング１１０は、隙間Ｅ１のエッチングの前に形成される場合もある。

ミラープレート１００の領域７０ａ、７０ｂの微細構造は、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、および、複数の拡張ジョイント（Ｅ２）を含み得る。領域７０ａ、７０ｂは、共形的にコートされた、微細構造のシリコンマトリクスを含み得る。

領域７０ａ、７０ｂの微細構造は、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、シリコン（Ｓｉ）を含む複数の微細ゾーン、および複数の微細拡張ジョイント（Ｅ２）を含み得る。

図７ｇを参照すると、電極Ｇ１ａ、Ｇ１ｂは、たとえば、金属またはポリシリコンの堆積により、被覆領域７０ａ、７０ｂの頂面上に形成され得る。上方表面は、連続した導電層でカバーされ得る。連続した導電層は、次いで、パターンが形成され得る。代替的に、または付加的に、選択された部分のみが、導電層でカバーされ得る。

導電体ＣＯＮａ、ＣＯＮｂは、次いで、電極Ｇ１ａ、Ｇ１ｂに接続される場合がある。導電体ＣＯＮａ、ＣＯＮｂは、電極Ｇ１ａ、Ｇ１ｂに接着される場合がある。

図７ｈは、被覆領域７０ａ、７０ｂを含むミラープレートを製造するための方法のステップを示す図である。

ステップ８０５では、シリコン基板５０が提供され得る。

ステップ８１０では、マスクＭ１が形成され得る。

ステップ８１５では、複数の微細な隙間Ｅ１が、エッチングによって基板５０に形成され得る。

ステップ８２０では、隙間Ｅ１の表面は、たとえば酸化により、被覆され得る。

ステップ８２５では、マスクＭ１が除去され得る。

ステップ８３０では、反射コーティング１１０が基板５０上に形成され得る。

ステップ８３５では、電極Ｇ１ａ、Ｇ１ｂは、被覆領域７０ａ、７０ｂ上に形成され得る。

図８ａから図８ｆおよび図９ａから図９ｆは、被覆した多孔性シリコンを含む被覆領域７０ａ、７０ｂを形成するための方法のステップを示している。

固形シリコンは、たとえばエッチングにより、多孔性シリコンに変化される場合がある。多孔性シリコンは、たとえば電気化学エッチングによって形成される場合がある。多孔性シリコンは、多孔性材料の導電性を低減するため、多孔性材料の電気的特性を安定させるため、および／または、多孔性材料の比誘電率を低減するために、後に被覆され得る。多孔性シリコンは、たとえば酸化および／または堆積により、被覆され得る。多孔性シリコンは、たとえば熱酸化によって被覆され得る。堆積は、たとえば化学蒸着（ＣＶＤ）または原子層堆積（ＡＬＤ）によって実施され得る。

図８ａは、基板５０を示している。基板５０は、基本的にシリコン（Ｓｉ）で構成され得る。基板５０は、シリコンで構成されている場合がある。基板５０は、基本的にシリコンで構成されている最上層を備えている場合がある。

図８ｂを参照すると、マスク層Ｍ１は、基板５０上に形成されている場合がある。マスク層Ｍ１は、たとえば、基板５０上に窒化ケイ素（ＳｉＮ）を堆積させることによって形成され得る。マスク層Ｍ１は、被覆領域７０ａ、７０ｂの所望の位置に応じてパターンが形成され得る。

図８ｃを参照すると、基板５０の材料は、たとえば電気化学エッチングにより、多孔性シリコンに局所的に変化されて、多孔性部分７０ａ’、７０ｂ’を形成し得る。多孔性部分７０ａ’、７０ｂ’は、多孔性シリコンを含む場合がある。複数の相互接続された、開いた孔Ｅ１が、たとえば電気化学エッチングによって形成され得る。相互接続された孔Ｅ１は、基板内に深く延びるチャネルを形成し得る。たとえば、相互接続された孔Ｅ１は、１０μｍより大である深さに拡大され得る。

孔Ｅ１の内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。幅ｗ_E1が狭いことにより、たとえば、基板５０に対するセンサ電極Ｇ１ａの位置の規定が促進され得る。内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。孔Ｅ１間の壁Ｓ１の幅ｗ_S1は、横方向（ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。壁Ｓ１の幅ｗ_S1が狭いことにより、被覆領域７０ａのインピーダンスが低減され得る。壁Ｓ１の幅ｗ_S1が狭いことにより、壁Ｓ１の迅速な酸化が促され得る。壁Ｓ１の幅ｗ_S1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。

図８ｄを参照すると、多孔性シリコンは、被覆される場合がある。被覆領域７０ａ、７０ｂは、たとえば、多孔性部分７０ａ、７０ｂ’の多孔性シリコンを被覆することにより、形成され得る。多孔性シリコンは、たとえば、孔Ｅ１の表面上に絶縁材料を堆積させること、および／または、孔Ｅ１間の壁Ｓ１を酸化させることにより、被覆され得る。酸化により、壁Ｓ１のシリコンＳｉをシリカＳｉＯ₂に、少なくとも部分的に変化させる。Ｓ２は、酸化によって形成された絶縁材料（ＳｉＯ₂）を示している。

領域７０ａ、７０ｂは、任意選択的には、未処理の隙間Ｅ２またはジョイントＥ２を含み得る。未処理の隙間またはジョイントＥ２は、領域７０ａ、７０ｂにおける機械的応力の制御を促進し得る。領域７０ａ、７０ｂは、拡張ジョイントＥ２を含む場合がある。

図８ｅを参照すると、マスク層Ｍ１は、未完成のプレート１００’から除去され得る。マスク層Ｍ１は、エッチングによって除去され得る。

図８ｆを参照すると、反射コーティング１１０は、基板５０上に生成され得る。反射コーティング１１０は、誘電体多層コーティングである場合がある。反射コーティング１１０は、たとえば、層１１１、１１２、１１３、１１４、１１５を備え得る。

図８ｇを参照すると、電極Ｇ１ａ、Ｇ１ｂは、たとえば、金属またはポリシリコンの堆積により、被覆領域７０ａ、７０ｂの頂面上に形成され得る。上方表面は、連続した導電層でカバーされ得る。連続した導電層は、次いで、パターンが形成され得る。代替的に、または付加的に、選択された部分のみが、導電層でカバーされ得る。

導電体ＣＯＮａ、ＣＯＮｂは、次いで、電極Ｇ１ａ、Ｇ１ｂに接続される場合がある。導電体ＣＯＮａ、ＣＯＮｂは、電極Ｇ１ａ、Ｇ１ｂに接着される場合がある。

ミラープレート１００の領域７０ａ、７０ｂの微細構造は、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、および、複数の拡張ジョイント（Ｅ２）を含み得る。領域７０ａ、７０ｂの微細構造は、絶縁材料（たとえば、ＳｉＯ₂）で構成された複数の微細ゾーン、シリコン（Ｓｉ）を含む複数の微細ゾーン、および複数の微細拡張ジョイント（Ｅ２）を含み得る。領域７０ａ、７０ｂは、共形的にコートされた、微細構造のシリコンマトリクスを含み得る。

図８ｈは、被覆領域７０ａ、７０ｂを含むミラープレートを製造するための方法のステップを示す図である。

ステップ８０５では、シリコン基板５０が提供され得る。

ステップ８１０では、マスクＭ１が形成され得る。

ステップ８１５では、基板５０の固形シリコンは、多孔性シリコンに局所的に変化する場合がある。

ステップ８２０では、被覆領域７０ａ、７０ｂは、多孔性シリコンを被覆することによって形成され得る。被覆には、孔Ｅ１の壁Ｓ１の酸化、および／または、孔Ｅ１の表面上への絶縁材料Ｐ１の堆積が含まれる場合がある。酸化により、孔Ｅ１が部分的に充填される場合がある。

ステップ８２５では、マスクＭ１が除去され得る。

ステップ８３０では、反射コーティング１１０が基板５０上に形成され得る。

ステップ８３５では、電極Ｇ１ａ、Ｇ１ｂは、被覆領域７０ａ、７０ｂ上に形成され得る。

図９ａから図９ｆは、反射コーティングの材料層が堆積された後に被覆領域７０ａ、７０ｂが形成されるように、ミラープレート１００を提供することを示している。

図９ａを参照すると、シリコン基板５０が提供され得る。

図９ｂを参照すると、反射コーティング１１０は、基板５０上に形成され得る。コーティング５０は、たとえば、材料層１１１、１１２、１１３、１１４、１１５を備え得る。材料層は、基板５０上に堆積され得る。

図９ｃを参照すると、パターンが形成されたマスク層Ｍ１は、基板５０およびコーティング１１０上に形成されている場合がある。マスク層Ｍ１は、たとえば、基板５０上に窒化ケイ素（ＳｉＮ）を堆積させることによって形成され得る。

図９ｄを参照すると、基板５０のシリコンは、たとえば電気化学エッチングにより、多孔性シリコン７０ａ’、７０ｂ’に局所的に変化され得る。

孔Ｅ１の内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。幅ｗ_E1が狭いことにより、たとえば、基板５０に対するセンサ電極Ｇ１ａの位置の規定が促進され得る。内側の幅ｗ_E1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。孔Ｅ１間の壁Ｓ１の幅ｗ_S1は、横方向（ＳＹ）において、１００μｍより小、好ましくは、１０μｍより小である場合がある。壁Ｓ１の幅ｗ_S1が狭いことにより、被覆領域７０ａのインピーダンスが低減され得る。壁Ｓ１の幅ｗ_S1が狭いことにより、壁Ｓ１の迅速な酸化が促され得る。壁Ｓ１の幅ｗ_S1は、たとえば、横方向（たとえば、方向ＳＹ）において、１０ｎｍから１０μｍの範囲である場合がある。

図９ｅを参照すると、被覆領域７０ａ、７０ｂは、多孔性シリコンを被覆することによって形成され得る。多孔性シリコンは、たとえば、孔Ｅ１の表面上に材料を堆積させること、および／または、孔Ｅ１間の壁Ｓ１を酸化させることにより、被覆され得る。Ｓ２は、酸化によって形成された絶縁材料（ＳｉＯ₂）を示している。

図９ｆを参照すると、マスク層Ｍ１は、未完成のミラープレート１００’から除去され得る。

図９ｇを参照すると、電極Ｇ１ａ、Ｇ１ｂは、被覆領域７０ａ、７０ｂ上に形成され得る。領域７０ａ、７０ｂは、共形的にコートされた、微細構造のシリコンマトリクスを含み得る。電極Ｇ１ａ、Ｇ１ｂは、たとえば、被覆領域７０ａ、７０ｂ上に金属層を堆積させることにより、形成され得る。上方表面は、連続した金属層でカバーされ得る。連続した金属層は、次いで、パターンが形成され得る。代替的に、または付加的に、選択された部分のみが、金属層でカバーされ得る。

図９ｈは、被覆領域を含むミラープレートを製造するための方法のステップを示す図である。

シリコン基板５０は、ステップ８５５で提供され得る。

ステップ８６０では、反射コーティング１１０が基板５０上に形成され得る。

ステップ８６５では、マスク層Ｍ１が形成され得る。

ステップ８７０では、基板５０の固形シリコンは、電気化学エッチングにより、多孔性シリコンに局所的に変化する場合がある。

ステップ８７５では、多孔性シリコンは被覆され得る。被覆には、孔Ｅ１の壁Ｓ１の酸化、および／または、孔Ｅ１の表面上への絶縁材料Ｐ１の堆積が含まれる場合がある。酸化により、孔Ｅ１が部分的に充填される場合がある。

ステップ８８０では、マスクが除去され得る。

ステップ８８５では、電極Ｇ１ａ、Ｇ１ｂは、被覆領域７０ａ、７０ｂの頂部上に形成され得る。

図１０ａは、例として、ファブリペロー干渉計３００の三次元分解図を示している。干渉計３００は、第１のミラープレート１００、第２のミラープレート２００、および、１つまたは複数のアクチュエータ３０１、３０２、３０３を備え得る。

第１のミラープレート１００は、電極Ｇ１ａ₁、Ｇ１ｂ₁、Ｇ１ａ₂、Ｇ１ｂ₂、Ｇ１ａ₃、Ｇ１ｂ₃、Ｇ１ａ₄、Ｇ１ｂ₄を有し得る。第２のミラープレート２００は、電極Ｇ２₁、Ｇ２₂、Ｇ２₃、Ｇ２₄を有し得る。電極Ｇ１ａ₁、Ｇ１ｂ₁、Ｇ１ａ₂、Ｇ１ｂ₂、Ｇ１ａ₃、Ｇ１ｂ₃、Ｇ１ａ₄、Ｇ１ｂ₄は、第１のプレート１００の基板５０を介しての電気的な相互結合を防止するために、１つまたは複数の被覆領域７０ａ、７０ｂの頂部に実施され得る。第１のプレート１００の基板５０を介しての電気的な相互接続を防止するために、電極Ｇ１ａ₁が第１の被覆領域７０ａの頂部上に実施され得、かつ／または、電極Ｇ１ｂ₁が第２の被覆領域７０ｂの頂部上に実施され得る。

電極Ｇ１ａ₁、Ｇ１ｂ₁、Ｇ１ａ₂、Ｇ１ｂ₂、Ｇ１ａ₃、Ｇ１ｂ₃、Ｇ１ａ₄、Ｇ１ｂ₄、Ｇ２₁、Ｇ２₂、Ｇ２₃、Ｇ２₄は、直流的に、相互に分離される場合がある。電極Ｇ２₁は、電極部分Ｇ２ａ₁、Ｇ２ｂ₁を有する場合がある。電極Ｇ１ａ₁および電極部分Ｇ２ａ₁は、第１のセンサコンデンサＣ１を形成し得る。電極Ｇ１ｂ₁および電極部分Ｇ２ｂ₁は、第２のセンサコンデンサＣ２を形成し得る。センサコンデンサＣ１とセンサコンデンサＣ２とは、直列に接続されて、静電容量Ｃ_dを有する第１のセンサ・コンデンサ・システムをともに形成し得る。電極Ｇ１ａ₁は、ターミナルＮ１₁を有し得、電極Ｇ１ｂ₁は、ターミナルＮ２₁を有し得る。静電容量Ｃ_dは、ターミナルＮ１₁、Ｎ２₁に接続された監視ユニット４１０を使用して監視され得る。

第２のミラープレート２００は、外側層２１１を有する場合がある反射コーティング２１０を備え得る。第２のミラープレート２００は、１つまたは複数の電極Ｇ２₁、Ｇ２₂、Ｇ２₃、Ｇ２₄を有し得る。電極Ｇ２₁、Ｇ２₂、Ｇ２₃、Ｇ２₄は、たとえばカウンタ電極と呼ばれる場合がある。電極Ｇ２₁の寸法および位置は、電極Ｇ１ａ₁およびＧ１ｂ₁が少なくとも部分的に、干渉計３００が組み付けられたカウンタ電極Ｇ２₁と重なるように、選択され得る。

ミラープレート１００は、任意選択的に、アクチュエータ３０１、３０２、３０３のための空間を提供するように、凹状部分８１を備え得る。

図１０ｂは、電極Ｇ１ａ₁、Ｇ１ｂ₁、Ｇ１ａ₂、Ｇ１ｂ₂、Ｇ１ａ₃、Ｇ１ｂ₃、Ｇ１ａ₄、Ｇ１ｂ₄に対するカウンタ電極Ｇ２₁、Ｇ２₂、Ｇ２₃、Ｇ２₄の位置を示す三次元図である。

電極Ｇ１ａ₁、Ｇ２₁、およびＧ１ｂ₁は、アパーチャ部分ＡＰ１の第１の所定の位置におけるミラーギャップｄ_Fを示す、静電容量Ｃ_dを有する第１のセンサ・コンデンサ・システムを形成するように構成され得る。監視ユニット４１０は、導電体ＣＯＮａ、ＣＯＮｂによって電極Ｇ１ａ₁およびＧ１ｂ₁に接続され得る。ミラープレート１００は、固定されている場合がある。一実施形態では、可撓性導電体を、移動する第２のミラープレート２００に接着する必要はない。導電体ＣＯＮａ、ＣＯＮｂは、静電容量監視ユニット４１０に対して移動不可能である場合がある、ミラープレート１００に取り付けられている場合がある。

電極Ｇ１ａ₂、Ｇ２₂、およびＧ１ｂ₂は、第２のセンサ・コンデンサ・システムを形成し得る。電極Ｇ１ａ₃、Ｇ２₃、およびＧ１ｂ₃は、第３のセンサ・コンデンサ・システムを形成し得る。電極Ｇ１ａ₄、Ｇ２₄、およびＧ１ｂ₄は、第４のセンサ・コンデンサ・システムを形成し得る。各センサ・コンデンサ・システムは、静電容量監視ユニットに接続するためのターミナル部を有し得る。

センサ電極は、第１のミラープレート１００に対する第２のミラープレート２００の整列を監視するように構成され得る。ファブリペロー干渉計は、第２のプレート１００の反射コーティング１１０が、第１のプレート２００の反射コーティング２１０にほぼ平行になるように動作し得る。プレート１００とプレート２００との相互平行は、第２のセンサ・コンデンサ・システムの静電容量を第１のセンサ・コンデンサ・システムの静電容量と比較することによって監視され得る。たとえば、第１のセンサ・コンデンサ・システムの静電容量と、第２のセンサ・コンデンサ・システムの静電容量との間の差がゼロではないことにより、第２のプレート２００が軸ＳＸ周りに傾けられていることが示される場合がある。たとえば、第２のセンサ・コンデンサ・システムの静電容量と、第３のセンサ・コンデンサ・システムの静電容量との間の差がゼロではないことにより、第２のプレート２００が軸ＳＹ周りに傾けられていることが示される場合がある。

制御ユニットＣＮＴ１は、プレート２００の反射コーティング２１０が、プレート１００の反射コーティング１１０にほぼ平行に維持され得るように、アクチュエータ３０１、３０２、３０３を駆動するように構成され得る。制御ユニットＣＮＴ１は、プレート２００の反射コーティングが、ミラーギャップｄ_Fを変化させている間、プレート１００の反射コーティングにほぼ平行に維持され得るように、アクチュエータ３０１、３０２、３０３を駆動するように構成され得る。

一実施形態では、干渉計３００は、プレート２００の軸ＳＸ周りの傾斜角度を監視するため、プレート２００の軸ＳＹ周りの傾斜角度を監視するため、および、ミラーギャップｄ_Fの空間的平均値を監視するための、３つのセンサ・コンデンサ・システムを備え得る。軸ＳＸ周りの第１の傾斜角度は、たとえば、第１のセンサ・コンデンサ・システムの静電容量値を第２のセンサ・コンデンサ・システムの静電容量値と比較することにより、監視され得る。軸ＳＹ周りの第２の傾斜角度は、たとえば、第２のセンサ・コンデンサ・システムの静電容量値を第３のセンサ・コンデンサ・システムの静電容量値と比較することにより、監視され得る。第１のセンサ・コンデンサ・システムは、電極Ｇ１ａ₁、Ｇ２₁、およびＧ１ｂ₁によって形成され得る。第２のセンサ・コンデンサ・システムは、電極Ｇ１ａ₂、Ｇ２₂、およびＧ１ｂ₂によって形成され得る。第３のセンサ・コンデンサ・システムは、電極Ｇ１ａ₃、Ｇ２₃、およびＧ１ｂ₃によって形成され得る。

一実施形態では、電極Ｇ２₁、Ｇ２₂、Ｇ２₃、Ｇ２₄も、第２のプレート２００の基板を介しての電気的な相互結合を防止するために、被覆領域の頂部に実施され得る。しかしながら、第２のプレート２００は、たとえば、センサコンデンサが同時に監視されていない状況では、被覆領域を有する必要はない。

図１１ａは、ミラーギャップｄ_Fに関連付けられたセンサ静電容量Ｃ_dの値を測定するための較正システムＣＡＬ１を示している。較正システムＣＡＬ１は、関連する各ミラーギャップｄ_Fに関連付けられたセンサ静電容量値Ｃ_dを提供するように構成され得る。較正システムＣＡＬ１は、ミラーギャップｄ_Fに関連付けられたセンサ信号値Ｓ_dを提供し得る。較正システムＣＡＬ１は、関連する各ミラーギャップｄ_Fに関連付けられた各センサ信号値Ｓ_dを提供し得る。

較正システムＣＡＬ１は、ナローバンド較正光ＬＢ１１を提供するように構成され得る。較正光ＬＢ１１は、ほぼ単色である場合がある。較正光ＬＢ１１は波長λ_Mを有する。波長λ_Mは、固定されているか、調整可能である場合がある。較正光ＬＢ１１は、ブロードバンド光源ＳＲＣ１の光ＬＢ１０をモノクロメータＦＩＬ１でフィルタリングすることにより、提供され得る。干渉計３００は、較正光ＬＢ１１をフィルタリングすることにより、透過光ＬＢ２を提供し得る。光検出器ＤＥＴ１は、ファブリペロー干渉計３００を通して透過した光ＬＢ２の強度を監視するように構成され得る。検出器ＤＥＴ１は、透過した強度を示す検出器信号Ｓ_DET1を提供し得る。

静電容量監視ユニット４１０は、センサ静電容量Ｃ_dの値を示すセンサ信号Ｓ_dを提供するように構成され得る。システムＣＡＬ１は、較正光ＬＢ１１の波長λ_M、および／またはミラーギャップｄ_Fを変化させるように、かつ、パラメータλ_MおよびＳ_dの関数として検出器信号Ｓ_DET1を監視するように構成され得る制御ユニットＣＮＴ２を含む場合がある。

較正システムＣＡＬ１は、１つまたは複数のデータプロセッサによって実行される場合、システムＣＡＬ１にミラーギャップの較正を実施させ得る、コンピュータ・プログラム・コードＰＲＯＧ２を記録するためのメモリＭＥＭ５を備え得る。

センサ信号Ｓ_dと、対応するミラーギャップｄ_Fとの各値の間の関係は、１つまたは複数のスペクトル較正パラメータＤＰＡＲ２として、メモリＭＥＭ２内に記録され得る。スペクトル較正パラメータＤＰＡＲ２は、それぞれのミラーギャップ値ｄ_Fに関連付けられたセンサ信号値Ｓ_dのリストを含む、たとえば表を含む場合がある。スペクトル較正パラメータＤＰＡＲ２は、たとえば、センサ信号Ｓ_dの関数として、ミラーギャップｄ_Fの実際の値の見積もりの計算を可能にし得る回帰関数を含む場合がある。ミラーギャップｄ_Fの実際の値の見積もりは、前述の回帰関数を使用することにより、センサ信号Ｓ_dから判定され得る。スペクトル較正パラメータＤＰＡＲ２は、たとえば、センサ信号Ｓ_dの関数として、透過率のピークＰＥＡＫ１のスペクトル位置λ₀の計算を可能にし得る回帰関数を含む場合がある。

図１１ｂを参照すると、干渉計の透過率のピークＰＥＡＫ１、ＰＥＡＫ２、ＰＥＡＫ３のスペクトル位置λ₀は、ミラーギャップｄ_Fに基づく場合がある。システムＣＡＬ１の制御ユニットＣＮＴ２は、ナローバンド較正光ＬＢ１１が、所望の（既知の）波長λ_Mを有するように、モノクロメータＦＩＬ１を調整する場合がある。マーキングＭＰＥＡＫは、較正光ＬＢ１１のスペクトルのピークを示している。制御ユニットＣＮＴ２は、ミラーギャップｄ_Fを変化させることにより、透過率のピークＰＥＡＫ１のスペクトル位置λ₀を変化させ得る。較正には、ミラーギャップｄ_Fを変化させること、および／または、波長λ_Mを変化させることが含まれる場合がある。たとえば、ミラーギャップｄ_Fは、波長λ_Mを一定に維持しつつ、変化させられる場合がある。たとえば、波長λ_Mは、ミラーギャップｄ_Fを一定に維持しつつ、変化させられる場合がある。たとえば、波長λ_Mとミラーギャップｄ_Fとは、変化させられる場合がある。

干渉計３００を通して透過される強度は、透過率のピークＰＥＡＫ１のスペクトル位置λ₀が、ナローバンド較正光ＬＢ１１の波長λ_Mにほぼ一致する場合に最大に達する場合がある。制御ユニットＣＮＴ２は、ミラーギャップｄ_Fをスキャンし、透過した強度が最大に達した時を監視することにより、λ₀＝λ_Mの場合に、既知の波長λ_Mに関連付けられたセンサ信号値Ｓ_dを判定するように構成され得る。

本方法は、ミラーギャップｄ_Fを変化させること、ならびに、静電容量値Ｃ_dおよび／またはセンサ信号値Ｓ_dを記録することを含む場合がある。センサ信号値Ｓ_dは、最大透過強度に関連付けられている。透過した強度が（局所的）最大値に達した場合、ミラーギャップ値ｄ_Fは、ファブリペロー透過関数を使用すること、および、干渉の順番に関する知識を使用することにより、波長λ_Mから判定することができる。判定されたミラーギャップ値ｄ_Fは、記録された静電容量値Ｃ_dと関連付けられる場合がある。判定されたミラーギャップ値ｄ_Fは、記録されたセンサ信号値Ｓ_dと関連付けられる場合がある。波長λ_Mは、記録された静電容量値Ｃ_dと関連付けられる場合がある。波長λ_Mは、記録されたセンサ信号値Ｓ_dと関連付けられる場合がある。

関連付けられた値のペア（Ｃ_d、ｄ_F）は、ミラーギャップをセンサコンデンサの静電容量の関数として判定することを可能にする、回帰関数を提供するために使用され得る。関連付けられた値のペア（Ｓ_d、ｄ_F）は、ミラーギャップをセンサ信号の関数として判定することを可能にする、回帰関数を提供するために使用され得る。関連付けられた値のペア（Ｃ_d、λ_M）は、透過率のピークの波長をセンサコンデンサの静電容量の関数として判定することを可能にする、回帰関数を提供するために使用され得る。関連付けられた値のペア（Ｓ_d、λ_M）は、透過率のピークの波長をセンサ信号の関数として判定することを可能にする、回帰関数を提供するために使用され得る。値のいくつかのペア（Ｃ_d、ｄ_F）が測定され得る。回帰関数は、値のいくつかのペア（Ｃ_d、ｄ_F）に基づいて判定され得る。スペクトル較正データＤＰＡＲ２は、回帰関数を規定する、１つまたは複数のパラメータを含み得る。

制御ユニットＣＮＴ２は、ミラーギャップｄ_Fが一定に維持される場合、波長λ_Mをスキャンするように構成され得る。制御ユニットＣＮＴ２は、たとえば、透過した強度が最大に達した時を監視することにより、λ₀＝λ_Mの場合に、既知の波長λ_Mに関連付けられたセンサ信号値Ｓ_dを判定するように構成され得る。

本方法は、
−第１のミラープレート１００および第２のミラープレート２００を備えたファブリペロー干渉計３００を組み立てることであって、ミラープレートが、静電容量Ｃ_dがミラーギャップｄ_Fに依存するセンサコンデンサを形成する電極を備えている、組み立てることと、
−ファブリペロー干渉計３００を通して検出器ＤＥＴ１にナローバンド光ＬＢ１１を結合することと、
−ナローバンド光ＬＢ１１の波長λ_Mを変化させること、および／または、ミラーギャップｄ_Fを変化させることと、
−ファブリペロー干渉計３００を通して透過された光の強度を監視することと、を含み得る。

ナローバンド較正光ＬＢ１１は、たとえば、レーザビームである場合もある。較正光ＬＢ１１は、たとえばレーザによって提供される場合がある。

図１２は、例として、対象ＯＢＪ１から受信した光ＬＢ１のスペクトル強度Ｉ（λ）を示している。具体的には、カーブＯＳＰＥＣ１は、対象ＯＢＪ１の一定のポイントから受信した光ＬＢ１のスペクトル強度Ｉ（λ）を示し得る。スペクトル強度Ｉ（λ）は、波長λ₀における値Ｘ（λ₀）を有し得る。値Ｘ（λ₀）は、光検出器６００から得られた検出器信号Ｓ_Rから判定され得る。波長λ₀は、検出器信号Ｓ_Rが光検出器６００から得られる前に、ミラーギャップｄ_Fを調整することによって選択され得る。ミラーギャップｄ_Fは、対象ＯＢＪ１のスペクトルＯＳＰＥＣ１のスペクトル領域を測定するために、測定の間にスキャンされ得る。ミラーギャップｄ_Fは、対象ＯＢＪ１のより広いスペクトルを測定するために、測定の間にスキャンされ得る。

対象ＯＢＪ１は、たとえば、実際の対象であるか、仮想の対象である場合がある。実際の対象ＯＢＪ１は、たとえば、固体、液体、または気体の形態である場合がある。実際の対象ＯＢＪ１は、気体が充填されたキュベットである場合がある。実際の対象ＯＢＪ１は、たとえば、植物（たとえば、木または花）、燃焼炎、または、水の上に浮いた漏洩油である場合がある。実際の対象ＯＢＪ１は、たとえば、吸収気体の層を通して観測される太陽または星である場合がある。実際の対象は、たとえば、紙上にプリントされたイメージである場合がある。仮想の対象ＯＢＪ１は、たとえば、別の光学デバイスによって形成された光学イメージである場合がある。

干渉計３００は、赤外光をフィルタリングおよび／または分析するのに適切である場合がある。ミラープレート１００の材料および寸法は、ミラープレート１００を備えたファブリペロー干渉計３００が、赤外光のスペクトル分析に適用可能であり得るように、選択され得る。

ファブリペロー干渉計は、可変ミラーギャップを有する光学フィルタとして使用され得る。光学デバイスは、１つまたは複数のファブリペロー干渉計を備えている場合がある。光学デバイスは、たとえば、非結像分光計、結像分光計、化学分析器、生物医学センサ、および／または、遠隔通信システムの構成要素である場合がある。ファブリペロー干渉計は、ミラーギャップｄ_Fを調整するための１つまたは複数のアクチュエータ３０１を備え得る。

たとえば、ミラープレート１００を備えた分光計７００は、赤外領域の光学的吸収を監視することにより、気体の凝縮を測定するように構成され得る。たとえば、ミラープレート１００を備えた分光計７００は、たとえば癌または別の異常状態を検出するために、人間の組織から、または動物の組織からのスペクトルデータを判定するように構成され得る。

「プレート」との用語は、１つまたは複数のほぼ平坦な部分を有する本体に関する場合がある。プレートは、第１のほぼ平坦な部分を有する場合があり、それにより、前述の平坦な部分によって透過および／または反射された光の波面歪を最小にするようになっている。プレートは、任意選択的には、第２のほぼ平坦な部分を有する場合があり、それにより、第１のほぼ平坦な部分および第２のほぼ平坦な部分を通して透過された光の波面歪を最小にするようになっている。第１の平坦な部分は、プレートの頂面全体を覆う場合があるか、第１の平坦な部分は、プレートの頂面の１００％より小さい部分を覆う場合がある。第２の平坦な部分は、プレートの底面全体を覆う場合があるか、第２の平坦な部分は、プレートの底面の１００％より小さい部分を覆う場合がある。プレートは、任意選択的には、たとえば、１つまたは複数の凸状部分および／または凹状部分（たとえば、図１０ａの凹状部分８１を参照）を有する場合がある。一実施形態では、第１の平坦な部分は、第２の平坦な部分にほぼ平行である場合がある。一実施形態では、第１の平坦な部分および第２の平坦な部分は、たとえば、望ましくない反射を低減するために、非ゼロに楔角度を規定する場合がある。

一実施形態では、被覆領域７０ａ、７０ｂは、被覆多孔性シリコンの領域７０ａ、７０ｂに加え、１つまたは複数の追加の絶縁層をも含む場合がある。たとえば、被覆領域７０ａは、被覆多孔性シリコンの領域７０ａと、領域７０ａの頂面に実施されたシリカＳｉＯ₂層を含み得る。センサ電極Ｇ１ａは、被覆領域７０ａの最上の絶縁層の頂面上に形成され得る。

被覆領域７０ａは、基板５０の複数の隙間Ｅ１をエッチングすることによって形成され得、それにより、隙間Ｅ１の表面の合計が、被覆領域７０ａの突出した面の、たとえば５倍より大、１０倍より大、または、１００倍より大でさえあるようになっている。隙間Ｅ１の表面は、被覆領域７０ａを形成するように、エッチングの後に被覆され得る。

当業者には、本発明に係るデバイスおよび方法の変更および変形が認知可能であることが明らかになるであろう。図は概略的である。添付図面を参照して上述した特定の実施形態は、もっぱら説明的ものであり、添付の特許請求の範囲によって規定される本発明の範囲を限定することは意図していない。

Claims (13)

1. ファブリペロー干渉計（３００）のためのミラープレート（１００）を製造するための方法であって、
   −シリコン（Ｓｉ）を含む基板（５０）を提供することと、
   −前記基板（５０）上に半透過性反射コーティング（１１０）を実施することと、
   −前記基板（５０）に複数の隙間（Ｅ１）をエッチングで形成すること、および、複数の前記隙間（Ｅ１）の表面を被覆することにより、前記基板（５０）内および／または前記基板（５０）上に被覆領域（７０ａ）を形成することと、
   −前記被覆領域（７０ａ）の頂部上に第１のセンサ電極（Ｇ１ａ）を形成することと、
   −前記基板（５０）によって支持された第２のセンサ電極（Ｇ１ｂ）を形成することと、を含む、方法であって、
   前記隙間（Ｅ１）の内側の幅（ｗ _E1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
   前記隙間間の壁の幅（ｗ _S1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
   前記被覆領域（７０ａ）の導電率（σ ₇₀ ）が、２５℃の温度における前記基板（５０）の前記シリコンの導電率（σ _Si ）の２０％よりも低い、ことを特徴とする方法。
2. 前記被覆領域（７０ａ）を形成することが、
   −エッチングにより、前記基板（５０）に複数の隙間（Ｅ１）を形成することと、
   −前記隙間（Ｅ１）の前記表面上に絶縁材料（Ｐ１、Ｅ２）を形成することと、を含む、請求項１に記載の方法。
3. 前記被覆領域（７０ａ）を形成することが、
   −エッチングにより、前記基板（５０）に複数の隙間（Ｅ１）を形成することと、
   −前記隙間（Ｅ１）の前記表面を酸化させることと、を含む、請求項１に記載の方法。
4. 前記被覆領域（７０ａ）を形成することが、
   −エッチングにより、前記基板（５０）に複数の隙間（Ｅ１）を形成することと、
   −前記隙間（Ｅ１）の前記表面上に絶縁材料（Ｐ１）を堆積させることと、を含む、請求項１に記載の方法。
5. 前記被覆領域（７０ａ）が被覆多孔性シリコン（ＰＰＳ）を含み、
   前記隙間（Ｅ１）は前記シリコンを多孔性シリコン（７０ａ’）に変化させた多孔質部分であって、
   前記被覆領域（７０ａ）を形成することが、
   −前記シリコンを前記多孔性シリコン（７０ａ’）に変化させることと、
   −前記多孔性シリコン（７０ａ’）の前記隙間（Ｅ１）の表面を被覆することと、を含む、請求項１から請求項４のいずれか一項に記載の方法。
6. 前記隙間（Ｅ１）が、溝、穴、チャネル、および／または孔である、請求項１から請求項５のいずれか一項に記載の方法。
7. 前記被覆領域（７０ａ）の厚さ（ｄ７０）が、１０μｍより大である、請求項１から請求項６のいずれか一項に記載の方法。
8. ファブリペロー干渉計（３００）のためのミラープレート（１００）であって、
   −シリコン（Ｓｉ）を含む基板（５０）と、
   −前記基板（５０）上に実施された半透過性反射コーティング（１１０）と、
   −複数の隙間（Ｅ１）を形成する壁が絶縁材料で覆われている前記基板（５０）内および／または前記基板（５０）上に形成された被覆三次元微細構造を含む被覆領域（７０ａ）と、
   −前記被覆領域（７０ａ）の頂部上に形成された第１のセンサ電極（Ｇ１ａ）と、
   −前記基板（５０）によって支持された第２のセンサ電極（Ｇ１ｂ）と、を備えたミラープレート（１００）であって、
   前記隙間（Ｅ１）の内側の幅（ｗ _E1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
   前記隙間間の壁の幅（ｗ _S1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
   前記被覆領域（７０ａ）の導電率（σ ₇₀ ）が、２５℃の温度における前記基板（５０）の前記シリコンの導電率（σ _Si ）の２０％よりも低い、ことを特徴とするミラープレート（１００）。
9. 前記被覆領域（７０ａ）が、被覆多孔性シリコン（ＰＰＳ）を備えている、請求項８に記載のミラープレート（１００）。
10. 前記被覆領域（７０ａ）の厚さ（ｄ７０）が、前記第１のセンサ電極（Ｇ１ａ）と前記第２のセンサ電極（Ｇ１ｂ）との間の、熱によって誘導されたリアクタンス（Ｘ_PAR）の変化（ΔＸ_PAR）が、前記基板（５０）の温度が１℃だけ変化した際に、参照値Ｘ_REFの０．１％より小さくなるように、選択されており、前記リアクタンス（Ｘ_PAR）が、１０ｋＨｚの周波数で判定され、前記参照値Ｘ_REFが、以下の式に従って計算され、
    式中、εが、真空空間の誘電体の誘電率を示し、Ａが、前記第１のセンサ電極（Ｇ１ａ）の面積を示している、請求項８から請求項９のいずれか一項に記載のミラープレート（１００）。
11. 第１のミラープレート（１００）および第２のミラープレート（２００）を備えたファブリペロー干渉計（３００）であって、前記第１のミラープレート（１００）が、
    −シリコン（Ｓｉ）を含む基板（５０）と、
    −前記基板（５０）上に実施された半透過性反射コーティング（１１０）と、
    −複数の隙間（Ｅ１）を形成する壁が絶縁材料で覆われている前記基板（５０）内および／または前記基板（５０）上に形成された被覆三次元微細構造を含む被覆領域（７０ａ）と、
    −前記被覆領域（７０ａ）の頂部上に形成された第１のセンサ電極（Ｇ１ａ）と、
    −前記基板（５０）によって支持された第２のセンサ電極（Ｇ１ｂ）と、を備え、
    前記隙間（Ｅ１）の内側の幅（ｗ _E1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
    前記隙間間の壁の幅（ｗ _S1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
    前記被覆領域（７０ａ）の導電率（σ ₇₀ ）が、２５℃の温度における前記基板（５０）の前記シリコンの導電率（σ _Si ）の２０％よりも低く、
    前記第２のミラープレート（２００）が、第３のセンサ電極（Ｇ２ａ）および第４のセンサ電極（Ｇ２ｂ）を備え、それにより、前記第１のセンサ電極（Ｇ１ａ）および前記第３のセンサ電極（Ｇ２ａ）が第１のセンサコンデンサ（Ｃ１）を形成し、前記第２のセンサ電極（Ｇ１ｂ）および前記第４のセンサ電極（Ｇ２ｂ）が第２のセンサコンデンサ（Ｃ２）を形成し、前記第１のセンサコンデンサ（Ｃ１）の静電容量（Ｃ₁）が、前記ファブリペロー干渉計（３００）のミラーギャップ（ｄ_F）を示すようになっている、干渉計（３００）。
12. 前記被覆領域（７０ａ）の厚さ（ｄ７０）が、前記第１のセンサ電極（Ｇ１ａ）と前記第２のセンサ電極（Ｇ１ｂ）との間の、熱によって誘導されたリアクタンスの相対変化（ΔＸ_PAR／Ｘ_PAR）が、前記基板（５０）の温度が１℃だけ変化した際に、０．１％より小さくなるように、選択されている、請求項１１に記載の干渉計（３００）。
13. 第１のミラープレート（１００）および第２のミラープレート（２００）を含むファブリペロー干渉計（３００）であって、
    前記第１のミラープレート（１００）は、
    −シリコン（Ｓｉ）を含む基板（５０）と、
    −前記基板（５０）に実施された半透明の反射コーティング（１１０）と、
    −複数の隙間（Ｅ１）を形成する壁が絶縁材料で覆われている被覆三次元微細構造を含む１つ以上の被覆領域（７０ａ、７０ｂ）と、
    前記１つ以上の被覆領域（７０ａ、７０ｂ）の上に形成された複数のセンサ電極（Ｇ１ａ ₁ 、Ｇ２ ₁ 、Ｇ１ｂ ₁ 、Ｇ１ａ ₂ 、Ｇ２ ₂ 、Ｇ１ｂ ₂ ）と、を備え、
    前記隙間（Ｅ１）の内側の幅（ｗ _E1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
    前記隙間間の壁の幅（ｗ _S1 ）が、横方向（ＳＹ）において、１０μｍより小であり、
    前記被覆領域（７０ａ）の導電率（σ ₇₀ ）が、２５℃の温度における前記基板（５０）の前記シリコンの導電率（σ _Si ）の２０％よりも低く、
    前記第２のミラープレート（２００）は、センサ電極（Ｇ２ _１ 、Ｇ２ _２ ）を含み、
    前記第１のミラープレート（１００）の第１センサ電極（Ｇ１ａ ₁ ）、前記第１のミラープレート（１００）の第２センサ電極（Ｇ１ｂ ₁ ）、および前記第２のミラープレート（２００）の第１センサ電極（Ｇ２ _１ ）は、 第１のセンサ・コンデンサ・システムを形成し、
    前記第１のミラープレート（１００）の第３センサ電極（Ｇ１ａ ₂ ）、前記第１のミラープレート（１００）の第４センサ電極（Ｇ１ｂ ₂ ）、および前記第２のミラープレート（２００）の第２センサ電極（Ｇ２ ₂ ）は、第２のセンサ・コンデンサ・システムを形成し、
    前記複数のセンサ電極（Ｇ１ａ ₁ 、Ｇ２ ₁ 、Ｇ１ｂ ₁ 、Ｇ１ａ ₂ 、Ｇ２ ₂ 、Ｇ１ｂ ₂ ）は、前記第１のミラープレート（１００）に対する前記第２のミラープレート（２００）の整列を監視するように配置されている
    ことを特徴とするファブリペロー干渉計（３００）。