JP6724695B2 - Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system - Google Patents

Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system Download PDF

Info

Publication number
JP6724695B2
JP6724695B2 JP2016190284A JP2016190284A JP6724695B2 JP 6724695 B2 JP6724695 B2 JP 6724695B2 JP 2016190284 A JP2016190284 A JP 2016190284A JP 2016190284 A JP2016190284 A JP 2016190284A JP 6724695 B2 JP6724695 B2 JP 6724695B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
semiconductor
insulating film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016190284A
Other languages
Japanese (ja)
Other versions
JP2018056318A (en
Inventor
忠紘 今田
忠紘 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016190284A priority Critical patent/JP6724695B2/en
Publication of JP2018056318A publication Critical patent/JP2018056318A/en
Application granted granted Critical
Publication of JP6724695B2 publication Critical patent/JP6724695B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車及び情報システムに関するものである。 The present invention relates to a semiconductor device, a power supply device, an amplifier, a heating device, an exhaust emission control device, an automobile and an information system.

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるGaNのバンドギャップは3.4eVであり、Siのバンドギャップ(1.1eV)及びGaAsのバンドギャップ(1.4eV)よりも大きく、高い破壊電界強度を有する。そのため、GaN等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。 Nitride semiconductors, which have characteristics such as high saturation electron velocity and wide band gap, are being studied for application to semiconductor devices with high breakdown voltage and high output. For example, the band gap of GaN, which is a nitride semiconductor, is 3.4 eV, which is larger than the band gaps of Si (1.1 eV) and GaAs (1.4 eV), and has a high breakdown electric field strength. Therefore, a nitride semiconductor such as GaN is very promising as a material for a semiconductor device for a power supply that obtains high voltage operation and high output.

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)についての報告が数多くなされている。例えば、GaN系のHEMT(GaN−HEMT)では、GaNを電子走行層として、AlGaNを電子供給層として用いたAlGaN/GaNからなるHEMTが注目されている。AlGaN/GaNからなるHEMTでは、GaNとAlGaNとの格子定数差に起因した歪みがAlGaNに生じる。これにより発生したピエゾ分極及びAlGaNの自発分極差により、高濃度の2DEG(Two-Dimensional Electron Gas:2次元電子ガス)が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。 As a semiconductor device using a nitride semiconductor, many reports have been made on a field effect transistor, particularly a high electron mobility transistor (HEMT). For example, in a GaN-based HEMT (GaN-HEMT), attention is paid to an HEMT composed of AlGaN/GaN using GaN as an electron transit layer and AlGaN as an electron supply layer. In a HEMT made of AlGaN/GaN, strain due to the lattice constant difference between GaN and AlGaN occurs in AlGaN. Due to the piezoelectric polarization generated thereby and the spontaneous polarization difference of AlGaN, a high concentration of 2DEG (Two-Dimensional Electron Gas) can be obtained. Therefore, it is expected as a highly efficient switching element and a high withstand voltage power device for electric vehicles.

特開2002−359256号公報JP, 2002-359256, A 特開平5−110106号公報Japanese Patent Laid-Open No. 5-110106 特開平11−260834号公報Japanese Patent Laid-Open No. 11-260834

ところで、上記のGaN−HEMTを電力用に用いた場合、高電圧が印加され、大電流が流れるため、GaN−HEMTの温度が高くなる。このように、GaN−HEMTの温度が高くなると-、GaN−HEMTの特性が変化しオン電流が低下したり、熱により半導体装置が破壊されることがあり、半導体装置の信頼性の低下を招く。 By the way, when the above GaN-HEMT is used for electric power, a high voltage is applied and a large current flows, so that the temperature of the GaN-HEMT becomes high. As described above, when the temperature of the GaN-HEMT increases, the characteristics of the GaN-HEMT change, the on-current decreases, and the semiconductor device may be destroyed by heat, which causes the reliability of the semiconductor device to deteriorate. ..

このため、半導体装置において発熱が生じても、良好に放熱がなされ、信頼性の高い半導体装置が求められている。 Therefore, even if heat is generated in the semiconductor device, heat is satisfactorily radiated, and a highly reliable semiconductor device is demanded.

本実施の形態の一観点によれば、基板の上に、半導体により形成された半導体層と、前記半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、前記半導体層、ゲート電極、ソース電極及びドレイン電極の上に形成された絶縁膜と、前記絶縁膜の上に形成された放熱部と、前記絶縁膜及び前記放熱部の上にセラミックにより形成された膜と、前記膜の上に金属またはセラミックスにより形成された放熱板と、を有し、前記放熱部は、前記半導体に近い側よりも離れた側の幅が広く形成されていることを特徴とする。
According to one aspect of this embodiment, a semiconductor layer formed of a semiconductor on a substrate, a gate electrode, a source electrode, and a drain electrode formed on the semiconductor layer, the semiconductor layer, and a gate electrode. An insulating film formed on the source electrode and the drain electrode, a heat dissipation part formed on the insulating film, a film formed of ceramic on the insulating film and the heat dissipation part, and A heat radiating plate formed of metal or ceramics on the upper side, and the heat radiating portion is formed such that the width on the side distant from the side close to the semiconductor is wider.

開示の半導体装置によれば、半導体装置において発熱が生じても、良好に放熱がなされるため、半導体装置の信頼性を高めることができる。 According to the disclosed semiconductor device, even if heat is generated in the semiconductor device, heat is radiated favorably, so that the reliability of the semiconductor device can be improved.

半導体装置の平面図Top view of semiconductor device 半導体装置の断面図Cross section of semiconductor device 第1の実施の形態における半導体装置の平面図The top view of the semiconductor device in 1st Embodiment 第1の実施の形態における半導体装置の断面図Sectional drawing of the semiconductor device in 1st Embodiment 第1の実施の形態における半導体装置の製造方法の工程図(1)Process drawing (1) of the manufacturing method of the semiconductor device in 1st Embodiment 第1の実施の形態における半導体装置の製造方法の工程図(2)Process drawing of the manufacturing method of the semiconductor device in the first embodiment (2) 第1の実施の形態における半導体装置の製造方法の工程図(3)Process drawing of the manufacturing method of the semiconductor device in the first embodiment (3) 第1の実施の形態における半導体装置の製造方法の工程図(4)Process drawing of the manufacturing method of the semiconductor device in the first embodiment (4) 第1の実施の形態における半導体装置の製造方法の工程図(5)Process drawing of the manufacturing method of the semiconductor device in the first embodiment (5) 第1の実施の形態における半導体装置の製造方法の工程図(6)Process drawing (6) of the manufacturing method of the semiconductor device in 1st Embodiment 第1の実施の形態における半導体装置の変形例1の断面図Sectional drawing of the modification 1 of the semiconductor device in 1st Embodiment. 第1の実施の形態における半導体装置の変形例2の断面図Sectional drawing of the modification 2 of the semiconductor device in 1st Embodiment. 第2の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図Explanatory view of a discretely packaged semiconductor device according to a second embodiment. 第2の実施の形態における電源装置の回路図Circuit diagram of the power supply device in the second embodiment 第2の実施の形態における高周波増幅器の構造図Structural diagram of the high-frequency amplifier according to the second embodiment 第3の実施の形態におけるマイクロ波加熱装置の構造図Structural drawing of the microwave heating apparatus in the third embodiment 第4の実施の形態における排気浄化装置の構造図Structural diagram of the exhaust emission control device in the fourth embodiment 第4の実施の形態における自動車の説明図Explanatory drawing of the vehicle in 4th Embodiment 第4の実施の形態における情報システムの説明図Explanatory drawing of the information system in 4th Embodiment

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 A mode for carrying out the invention will be described below. The same members and the like are designated by the same reference numerals and the description thereof will be omitted.

〔第1の実施の形態〕
最初に、窒化物半導体を用いた半導体装置であるGaN−HEMTにおいて、動作させた際に生じる発熱について、図1及び図2に基づき説明する。図1は、この半導体装置を平面視した場合の平面図であり、図2は、図1における一点鎖線1A−1Bにおいて切断した断面図である。尚、本願において、「平面視」とは、半導体装置において、後述するゲート電極、ソース電極及びドレイン電極が形成されている面に対し、法線方向より見た視野を示すものとする。また、図1においては、便宜上、絶縁膜940は省略されている。
[First Embodiment]
First, heat generation that occurs when a GaN-HEMT, which is a semiconductor device using a nitride semiconductor, is operated will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the semiconductor device when viewed in plan, and FIG. 2 is a cross-sectional view taken along the alternate long and short dash line 1A-1B in FIG. In the present application, “plan view” refers to a field of view of a semiconductor device in a normal direction to a surface on which a gate electrode, a source electrode, and a drain electrode, which will be described later, are formed. Further, in FIG. 1, the insulating film 940 is omitted for convenience.

この半導体装置は、図2に示されるように、基板910の上に、窒化物半導体により形成されたバッファ層911、電子走行層921、電子供給層922が積層して形成されている。基板910は、SiC等の半導体基板により形成されており、バッファ層911は、AlN、AlGaN、GaN等により形成されている。電子走行層921は、GaN等により形成されており、電子供給層922は、AlGaN等により形成されている。これにより、電子走行層921において、電子走行層921と電子供給層922との界面近傍には、2DEG921aが生成される。 As shown in FIG. 2, this semiconductor device is formed by laminating a buffer layer 911 formed of a nitride semiconductor, an electron transit layer 921, and an electron supply layer 922 on a substrate 910. The substrate 910 is formed of a semiconductor substrate such as SiC, and the buffer layer 911 is formed of AlN, AlGaN, GaN or the like. The electron transit layer 921 is made of GaN or the like, and the electron supply layer 922 is made of AlGaN or the like. As a result, 2DEG 921a is generated in the electron transit layer 921 in the vicinity of the interface between the electron transit layer 921 and the electron supply layer 922.

また、電子供給層922の上には、櫛歯状の電極構造のゲート電極931、ソース電極932及びドレイン電極933が形成されている。具体的には、図1に示されるように、ソース電極932の櫛歯の間に、ドレイン電極933の櫛歯が入り込んでおり、ソース電極932の櫛歯とドレイン電極933の櫛歯との間に、ゲート電極931の櫛歯が形成されている。また、図2に示されるように、ゲート電極931、ソース電極932、ドレイン電極933及び電子供給層922の上には、これらを覆う保護膜となる絶縁膜940が形成されている。 Further, on the electron supply layer 922, a gate electrode 931, a source electrode 932, and a drain electrode 933 having a comb-tooth-shaped electrode structure are formed. Specifically, as shown in FIG. 1, the comb teeth of the drain electrode 933 are inserted between the comb teeth of the source electrode 932, and between the comb teeth of the source electrode 932 and the comb teeth of the drain electrode 933. At the bottom, comb teeth of the gate electrode 931 are formed. Further, as shown in FIG. 2, an insulating film 940 serving as a protective film covering these is formed on the gate electrode 931, the source electrode 932, the drain electrode 933, and the electron supply layer 922.

ところで、図1及び図2に示す構造の半導体装置を動作させると発熱が生じ、特に、破線で囲まれているゲート電極931のドレイン電極933側の直下の領域における電子走行層921及び電子供給層922における部分の温度が高くなる。このため、ゲート電極931、ソース電極932及びドレイン電極933が形成されている表面側とは反対の基板910の裏面側に金属により不図示の放熱板を設け、放熱板より放熱する構造がとられている場合がある。このような放熱板を設けることにより、ゲート電極931のドレイン電極933側の直下の領域の電子走行層921と電子供給層922との間で生じた熱は、電子走行層921、バッファ層911、基板910を介し、放熱板に流れ、放熱板より放熱がなされる。 By the way, when the semiconductor device having the structure shown in FIGS. 1 and 2 is operated, heat is generated, and in particular, the electron transit layer 921 and the electron supply layer in the region immediately below the drain electrode 933 side of the gate electrode 931 surrounded by the broken line. The temperature at the portion at 922 increases. Therefore, a heat sink (not shown) is provided by metal on the back surface side of the substrate 910 opposite to the front surface side on which the gate electrode 931, the source electrode 932, and the drain electrode 933 are formed, and the heat is dissipated from the heat sink plate. There is a case. By providing such a heat dissipation plate, the heat generated between the electron transit layer 921 and the electron supply layer 922 in the region immediately below the gate electrode 931 on the drain electrode 933 side is generated by the electron transit layer 921, the buffer layer 911, It flows to the heat sink through the substrate 910, and the heat is dissipated from the heat sink.

しかしながら、基板910は、SiC等により形成されているが、厚さが50μm〜300μmと厚いため、熱が生じる電子走行層921と電子供給層922との間から放熱板までの距離は長いため、放熱は効率よく行われない。このため、電子走行層921と電子供給層922との間に熱が溜まり、高温となり半導体装置の信頼性の低下を招く。特に、高電圧が印加され、大電流が流れる場合には、電子走行層921及び電子供給層922における発熱は顕著であり高温になりやすい。このため、半導体装置において発熱が生じても、良好に放熱がなされ、特性が変化すること等のない信頼性の高い半導体装置が求められている。 However, although the substrate 910 is made of SiC or the like, it has a large thickness of 50 μm to 300 μm, and thus the distance from the electron transit layer 921 and the electron supply layer 922 where heat is generated to the heat dissipation plate is long. The heat is not dissipated efficiently. For this reason, heat is accumulated between the electron transit layer 921 and the electron supply layer 922, and the temperature becomes high, leading to a decrease in reliability of the semiconductor device. Particularly, when a high voltage is applied and a large current flows, the heat generation in the electron transit layer 921 and the electron supply layer 922 is remarkable and the temperature tends to be high. Therefore, even if heat is generated in the semiconductor device, heat is satisfactorily radiated, and there is a demand for a highly reliable semiconductor device that does not change its characteristics.

(半導体装置)
次に、第1の実施の形態における半導体装置について、図3及び図4に基づき説明する。図3は、本実施の形態における半導体装置を平面視した場合の平面図であり、図4は、図1における一点鎖線3A−3Bにおいて切断した断面図である。尚、図3では、便宜上、絶縁膜40等は省略されている。
(Semiconductor device)
Next, the semiconductor device according to the first embodiment will be described with reference to FIGS. 3 and 4. FIG. 3 is a plan view of the semiconductor device according to the present embodiment when viewed in plan, and FIG. 4 is a cross-sectional view taken along alternate long and short dash line 3A-3B in FIG. Note that, in FIG. 3, the insulating film 40 and the like are omitted for convenience.

この半導体装置は、図4に示されるように、基板10の上に、窒化物半導体により形成されたバッファ層11、電子走行層21、電子供給層22が積層して形成されている。基板10は、SiC等の半導体基板により形成されており、バッファ層11は、AlN、AlGaN、GaN等により形成されている。電子走行層21は、GaN等により形成されており、電子供給層22は、AlGaN等により形成されている。これにより、電子走行層21において、電子走行層21と電子供給層22との界面近傍には、2DEG21aが生成される。 As shown in FIG. 4, this semiconductor device is formed by laminating a buffer layer 11, which is made of a nitride semiconductor, an electron transit layer 21, and an electron supply layer 22, on a substrate 10. The substrate 10 is formed of a semiconductor substrate such as SiC, and the buffer layer 11 is formed of AlN, AlGaN, GaN or the like. The electron transit layer 21 is made of GaN or the like, and the electron supply layer 22 is made of AlGaN or the like. As a result, 2DEG 21a is generated in the electron transit layer 21 in the vicinity of the interface between the electron transit layer 21 and the electron supply layer 22.

また、電子供給層22の上には、図3に示されるように、櫛歯状の電極構造のゲート電極31、ソース電極32及びドレイン電極33が形成されている。具体的には、ソース電極32の櫛歯の間に、ドレイン電極33の櫛歯が入り込んでおり、ソース電極32の櫛歯とドレイン電極33の櫛歯との間に、ゲート電極31の櫛歯が形成されている。また、図4に示されるように、ゲート電極31、ソース電極32、ドレイン電極33及び電子供給層22の上には、これらを覆う保護膜となる絶縁膜40が形成されている。 Further, as shown in FIG. 3, a gate electrode 31, a source electrode 32, and a drain electrode 33 having a comb-like electrode structure are formed on the electron supply layer 22. Specifically, the comb teeth of the drain electrode 33 are inserted between the comb teeth of the source electrode 32, and the comb teeth of the gate electrode 31 are inserted between the comb teeth of the source electrode 32 and the drain electrode 33. Are formed. Further, as shown in FIG. 4, an insulating film 40 serving as a protective film is formed on the gate electrode 31, the source electrode 32, the drain electrode 33, and the electron supply layer 22 to cover them.

ゲート電極31のドレイン電極33側の上方には、絶縁膜40を介し放熱部50が形成されており、絶縁膜40及び放熱部50の上には、放熱部50に接する放熱板60が形成されている。具体的には、放熱部50は絶縁膜40に埋め込まれており、絶縁膜40の上に放熱部50が形成されている。放熱部50は、金属、熱伝導率の低いセラミックス、カーボンナノチューブ等により形成されている。放熱部50を金属により形成する場合には、放熱部50を形成する金属としては、熱伝導率の高いAu、Cu、Al等が好ましい。また、放熱板60は、Au、Cu、Al等の金属やSiC等のセラミックスにより形成されている。形成される絶縁膜40の厚さは、約4.1μmである。また、ソース電極32の上には、放熱板60と接続されたソース配線部72が形成されており、ソース配線部72を介し、ソース電極32と放熱板60とは電気的に接続されている。従って、ソース配線部72は、絶縁膜40を貫通しソース電極32と放熱板60とを電気的に接続している。 A heat dissipation portion 50 is formed above the gate electrode 31 on the drain electrode 33 side with an insulating film 40 interposed therebetween, and a heat dissipation plate 60 in contact with the heat dissipation portion 50 is formed on the insulating film 40 and the heat dissipation portion 50. ing. Specifically, the heat dissipation part 50 is embedded in the insulating film 40, and the heat dissipation part 50 is formed on the insulating film 40. The heat dissipation part 50 is formed of metal, ceramics having a low thermal conductivity, carbon nanotube, or the like. When the heat dissipation part 50 is formed of a metal, the metal forming the heat dissipation part 50 is preferably Au, Cu, Al or the like having high thermal conductivity. The heat dissipation plate 60 is made of metal such as Au, Cu, Al or ceramics such as SiC. The formed insulating film 40 has a thickness of about 4.1 μm. Further, a source wiring part 72 connected to the heat dissipation plate 60 is formed on the source electrode 32, and the source electrode 32 and the heat dissipation plate 60 are electrically connected via the source wiring part 72. .. Therefore, the source wiring portion 72 penetrates the insulating film 40 and electrically connects the source electrode 32 and the heat dissipation plate 60.

放熱部50は、絶縁膜40を介し、ゲート電極31のドレイン電極33側の上方及びゲート電極31とドレイン電極33の間の電子供給層22のゲート電極31側の上方に形成されている。ゲート電極31のドレイン電極33側においては、ゲート電極31と放熱部50との間の絶縁膜40の厚さt1が約100nmとなるように形成されている。また、ゲート電極31とドレイン電極33の間のゲート電極31側においては、電子供給層22と放熱部50との間の絶縁膜40の厚さt2が約100nmとなるように形成されている。 The heat dissipation portion 50 is formed above the gate electrode 31 on the drain electrode 33 side and on the gate electrode 31 side of the electron supply layer 22 between the gate electrode 31 and the drain electrode 33 via the insulating film 40. On the drain electrode 33 side of the gate electrode 31, the thickness t1 of the insulating film 40 between the gate electrode 31 and the heat dissipation part 50 is formed to be about 100 nm. Further, on the gate electrode 31 side between the gate electrode 31 and the drain electrode 33, the thickness t2 of the insulating film 40 between the electron supply layer 22 and the heat dissipation portion 50 is formed to be about 100 nm.

よって、ゲート電極31のドレイン電極33側の直下の領域の電子走行層21と電子供給層22との間で発熱しても、電子供給層22やゲート電極31から厚さ約100nmの絶縁膜40を介し、放熱部50に熱が流れ、放熱板60より放熱される。従って、熱伝導率の高い金属等により形成されている放熱部50までの距離が短いため、電子走行層21と電子供給層22との間で生じた熱は、放熱部50を介し、放熱板60に伝えられ、放熱板60より円滑に放熱がなされる。 Therefore, even if heat is generated between the electron transit layer 21 and the electron supply layer 22 in the region immediately below the drain electrode 33 side of the gate electrode 31, the insulating film 40 having a thickness of about 100 nm from the electron supply layer 22 and the gate electrode 31. Heat flows to the heat radiating portion 50 via the heat radiation plate 50 and is radiated from the heat radiation plate 60. Therefore, since the distance to the heat dissipation portion 50 formed of a metal or the like having a high thermal conductivity is short, the heat generated between the electron transit layer 21 and the electron supply layer 22 passes through the heat dissipation portion 50 and the heat dissipation plate. The heat is transmitted to the heat sink 60 and is smoothly radiated from the heat sink 60.

また、本実施の形態においては、放熱部50は、電子供給層22から離れるに伴い、幅が広くなるように形成されている。具体的には、放熱部50は、電子供給層22に近い側の幅が狭く、電子供給層22から離れた放熱板60に近い側の幅が広くなるように形成されている。このように電子供給層22から離れるに伴い、放熱部50の幅を広くすることにより、電子走行層21と電子供給層22との間で生じた熱を円滑に放熱板60に伝えることができる。従って、放熱部50は、平面視した場合の面積が、電子供給層22に近い側が狭く、電子供給層22から離れた放熱板60に近い側が広くなるように形成されていてもよい。 Further, in the present embodiment, the heat dissipation portion 50 is formed so that the width thereof becomes wider as the distance from the electron supply layer 22 increases. Specifically, the heat dissipation portion 50 is formed such that the width on the side closer to the electron supply layer 22 is narrower and the width on the side closer to the heat dissipation plate 60 separated from the electron supply layer 22 is wider. As the distance from the electron supply layer 22 is increased, the width of the heat dissipation portion 50 is increased, so that the heat generated between the electron transit layer 21 and the electron supply layer 22 can be smoothly transferred to the heat dissipation plate 60. .. Therefore, the heat dissipation part 50 may be formed such that the area in a plan view is narrower on the side closer to the electron supply layer 22 and wider on the side closer to the heat dissipation plate 60 away from the electron supply layer 22.

よって、本実施の形態における半導体装置が高温になることを抑制することができるため、特性が変化すること等を防ぐことができ、半導体装置の信頼性を高めることができる。尚、発明者の知見によれば、図3及び図4に示される構造の半導体装置は、図1及び図2に示される構造の半導体装置よりも、3割程度熱抵抗が低減されるものと推察される。 Therefore, the semiconductor device in this embodiment can be prevented from being heated to a high temperature, characteristics can be prevented from being changed, and reliability of the semiconductor device can be improved. According to the inventor's knowledge, the semiconductor device having the structure shown in FIGS. 3 and 4 has a thermal resistance reduced by about 30% as compared with the semiconductor device having the structure shown in FIGS. 1 and 2. Inferred.

(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図5から図10に基づき説明する。尚、基板10の上に形成される窒化物半導体は、MOVPE(Metal-Organic Vapor Phase Epitaxy)によるエピタキシャル成長により形成されている。窒化物半導体をMOVPEにより成長する際には、Alの原料ガスにはTMA(トリメチルアルミニウム)が用いられ、Gaの原料ガスにはTMG(トリメチルガリウム)が用いられ、Nの原料ガスにはNH(アンモニア)が用いられる。
(Method of manufacturing semiconductor device)
Next, a method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. The nitride semiconductor formed on the substrate 10 is formed by epitaxial growth by MOVPE (Metal-Organic Vapor Phase Epitaxy). When growing a nitride semiconductor by MOVPE, TMA (trimethylaluminum) is used as a source gas of Al, TMG (trimethylgallium) is used as a source gas of Ga, and NH 3 is used as a source gas of N. (Ammonia) is used.

最初に、図5(a)に示すように、基板10の上に、MOVPEにより、不図示の核形成層、バッファ層11、電子走行層21、電子供給層22を順次積層して形成する。基板10には、SiC基板が用いられており、不図示の核形成層は、膜厚が1nmから300nm、例えば、160nmのAlN膜により形成されている。バッファ層11は、膜厚が1nmから1000nm、例えば、600nmのAlGaN膜により形成されている。電子走行層21は、膜厚が約3.0μmのi−GaN膜により形成されている。電子供給層22は、膜厚が約20nmのi−AlGaNにより形成されている。これにより、電子走行層21と電子供給層22との界面近傍における電子走行層21には、2DEG21aが生成される。尚、図示はしないが、電子走行層21と電子供給層22との間には、膜厚が約5nmのi−AlGaNによりスペーサ層を形成してもよく、電子供給層22の上には、膜厚が10nmのn−GaNによりキャップ層を形成してもよい。キャップ層にはn型となる不純物元素としてSiが、不純物濃度が5×1018cm−3となるようにドープされている。尚、電子供給層22は、InAlNにより形成されたものであってもよい。基板10には、SiC以外にも、サファイア、Si、GaAs等の基板を用いることが可能であり、基板の導電性は、半絶縁性であってもよく、導電性を有するものであってもよい。 First, as shown in FIG. 5A, a nucleation layer, a buffer layer 11, an electron transit layer 21, and an electron supply layer 22 (not shown) are sequentially laminated on the substrate 10 by MOVPE. A SiC substrate is used as the substrate 10, and the nucleation layer (not shown) is formed of an AlN film having a film thickness of 1 nm to 300 nm, for example, 160 nm. The buffer layer 11 is formed of an AlGaN film having a film thickness of 1 nm to 1000 nm, for example, 600 nm. The electron transit layer 21 is formed of an i-GaN film having a thickness of about 3.0 μm. The electron supply layer 22 is formed of i-AlGaN having a film thickness of about 20 nm. As a result, 2DEG 21a is generated in the electron transit layer 21 near the interface between the electron transit layer 21 and the electron supply layer 22. Although not shown, a spacer layer may be formed between the electron transit layer 21 and the electron supply layer 22 by i-AlGaN having a thickness of about 5 nm, and the spacer layer may be formed on the electron supply layer 22. The cap layer may be formed of n-GaN having a film thickness of 10 nm. The cap layer is doped with Si as an n-type impurity element so that the impurity concentration becomes 5×10 18 cm −3 . The electron supply layer 22 may be made of InAlN. As the substrate 10, a substrate of sapphire, Si, GaAs, or the like other than SiC can be used, and the conductivity of the substrate may be semi-insulating or conductive. Good.

この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、電子供給層22の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン(Ar)イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をRIE(Reactive Ion Etching)等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。 After that, although not shown, an element isolation region for isolating elements is formed. Specifically, a photoresist is applied on the electron supply layer 22, and exposure and development are performed by an exposure device to form a resist pattern having an opening in a region where an element isolation region is formed. Then, element isolation regions are formed by implanting argon (Ar) ions into the nitride semiconductor layer in the regions where the resist pattern is not formed. The element isolation region may be formed by removing a part of the nitride semiconductor layer in the region where the resist pattern is not formed by dry etching such as RIE (Reactive Ion Etching). After forming the element isolation region, the resist pattern is removed with an organic solvent or the like.

次に、図5(b)に示すように、電子供給層22の上に、ソース電極32及びドレイン電極33を形成する。具体的には、電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極32及びドレイン電極33が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりTi/Alの金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜により電子供給層22の上にソース電極32及びドレイン電極33が形成される。尚、Ti/Alの金属積層膜は、膜厚が20nmのTi膜と膜厚が200nmのAl膜の積層膜であり、Ti膜が電子供給層22の上になるように形成する。この後、窒素雰囲気中において、400℃〜1000℃、例えば、550℃の温度で熱処理を行い、ソース電極32及びドレイン電極33におけるオーミックコンタクトを確立させる。 Next, as shown in FIG. 5B, the source electrode 32 and the drain electrode 33 are formed on the electron supply layer 22. Specifically, a photoresist (not shown) having an opening in a region where the source electrode 32 and the drain electrode 33 are formed by applying a photoresist on the electron supply layer 22 and performing exposure and development with an exposure device. Form a pattern. After that, a Ti/Al metal laminated film is formed by vacuum vapor deposition and then immersed in an organic solvent or the like to remove the metal laminated film on the resist pattern together with the resist pattern by lift-off. As a result, the source electrode 32 and the drain electrode 33 are formed on the electron supply layer 22 by the remaining metal laminated film. The Ti/Al metal laminated film is a laminated film of a Ti film having a film thickness of 20 nm and an Al film having a film thickness of 200 nm, and is formed so that the Ti film is on the electron supply layer 22. Then, heat treatment is performed at a temperature of 400° C. to 1000° C., for example, 550° C. in a nitrogen atmosphere to establish ohmic contact in the source electrode 32 and the drain electrode 33.

次に、図6(a)に示すように、電子供給層22、ソース電極32及びドレイン電極33の上に、第1の絶縁膜41を形成する。具体的には、プラズマCVD(plasma-enhanced chemical vapor deposition)により膜厚が2nm〜1000nmのSiN膜を成膜することにより第1の絶縁膜41を形成する。本実施の形態においては、膜厚が約100nmのSiN膜を成膜することにより、第1の絶縁膜41を形成する。 Next, as shown in FIG. 6A, the first insulating film 41 is formed on the electron supply layer 22, the source electrode 32, and the drain electrode 33. Specifically, the first insulating film 41 is formed by forming a SiN film having a film thickness of 2 nm to 1000 nm by plasma CVD (plasma-enhanced chemical vapor deposition). In the present embodiment, the first insulating film 41 is formed by forming a SiN film having a film thickness of about 100 nm.

次に、図6(b)に示すように、ゲート電極31が形成される領域における第1の絶縁膜41を除去し、開口部41aを形成する。具体的には、第1の絶縁膜41の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極31が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたRIE等のドライエッチングにより、レジストパターンの開口部における第1の絶縁膜41を除去し、電子供給層22の表面を露出させる。 Next, as shown in FIG. 6B, the first insulating film 41 in the region where the gate electrode 31 is formed is removed and the opening 41a is formed. Specifically, a photoresist pattern (not shown) having an opening in a region where the gate electrode 31 is formed by applying a photoresist on the first insulating film 41 and performing exposure and development with an exposure device. To form. Then, the first insulating film 41 in the opening of the resist pattern is removed by dry etching such as RIE using a fluorine-based gas to expose the surface of the electron supply layer 22.

次に、図7(a)に示すように、電子供給層22の上に、ゲート電極31を形成する。具体的には、第1の絶縁膜41及び電子供給層22の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極31が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりNi/Auの金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜により電子供給層22の上にゲート電極31が形成される。尚、Ni/Auの金属積層膜は、膜厚が30nmのNi膜と膜厚が400nmのAu膜の積層膜であり、Ni膜が電子供給層22の上になるように形成する。 Next, as shown in FIG. 7A, the gate electrode 31 is formed on the electron supply layer 22. Specifically, a photoresist is applied on the first insulating film 41 and the electron supply layer 22, and exposure and development are performed by an exposure device, so that an opening is formed in a region where the gate electrode 31 is formed. The illustrated resist pattern is formed. After that, a metal laminated film of Ni/Au is formed by vacuum vapor deposition, and then the metal laminated film on the resist pattern is removed by lift-off together with the resist pattern by immersing it in an organic solvent or the like. As a result, the gate electrode 31 is formed on the electron supply layer 22 by the remaining metal laminated film. The Ni/Au metal laminated film is a laminated film of a Ni film having a film thickness of 30 nm and an Au film having a film thickness of 400 nm, and is formed so that the Ni film is on the electron supply layer 22.

次に、図7(b)に示すように、第1の絶縁膜41及びゲート電極31の上に、第2の絶縁膜42を形成する。具体的には、プラズマCVDにより膜厚が2nm〜10μmのSiN膜を成膜することにより第2の絶縁膜42を形成する。本実施の形態においては、膜厚が約2μmのSiN膜を成膜することにより、第2の絶縁膜42を形成する。 Next, as shown in FIG. 7B, a second insulating film 42 is formed on the first insulating film 41 and the gate electrode 31. Specifically, the second insulating film 42 is formed by forming a SiN film having a film thickness of 2 nm to 10 μm by plasma CVD. In the present embodiment, the second insulating film 42 is formed by forming a SiN film having a film thickness of about 2 μm.

次に、図8(a)に示すように、放熱部50及びソース配線部72が形成される領域における第1の絶縁膜41及び第2の絶縁膜42を除去することにより、開口部42a及び42bを形成する。第2の絶縁膜42における開口部42a及び42bの形成方法は、第1の絶縁膜41における開口部41aの形成方法と同様に、レジストパターンの形成とドライエッチングにより形成する。図8(a)では、開口部42aには段部42cが形成されているが、このような段部42cを有する開口部42aを形成する場合には、例えば、レジストパターンの形成とドライエッチングを2回行うことにより形成することができる。 Next, as shown in FIG. 8A, by removing the first insulating film 41 and the second insulating film 42 in the region where the heat dissipation portion 50 and the source wiring portion 72 are formed, the openings 42a and 42b is formed. The method of forming the openings 42a and 42b in the second insulating film 42 is the same as the method of forming the opening 41a in the first insulating film 41 by forming a resist pattern and dry etching. In FIG. 8A, a step 42c is formed in the opening 42a, but when forming the opening 42a having such a step 42c, for example, formation of a resist pattern and dry etching are performed. It can be formed by performing twice.

本実施の形態においては、ゲート電極31のドレイン電極33側においては、ゲート電極31の上の絶縁膜40の厚さt1が約100nmとなるように形成する。また、ゲート電極31とドレイン電極33の間のゲート電極31側においては、電子供給層22の上の絶縁膜40の厚さt2が約100nmとなるように形成する。 In this embodiment, on the drain electrode 33 side of the gate electrode 31, the thickness t1 of the insulating film 40 on the gate electrode 31 is formed to be about 100 nm. On the gate electrode 31 side between the gate electrode 31 and the drain electrode 33, the insulating film 40 on the electron supply layer 22 is formed to have a thickness t2 of about 100 nm.

次に、図8(b)に示すように、開口部42a及び開口部42bを埋め込むことにより、放熱部50の下部50a及びソース配線部72の下部72aを形成する。具体的には、開口部42a及び開口部42b内に不図示のシード層を形成し、Auのメッキにより、開口部42a及び開口部42bを埋め込むことにより、放熱部50の下部50a及びソース配線部72の下部72aを形成する。 Next, as shown in FIG. 8B, the lower part 50a of the heat dissipation part 50 and the lower part 72a of the source wiring part 72 are formed by embedding the opening part 42a and the opening part 42b. Specifically, a seed layer (not shown) is formed in the openings 42a and 42b, and the openings 42a and 42b are filled with Au plating to fill the openings 42a and 42b. A lower portion 72a of 72 is formed.

次に、図9(a)に示すように、第2の絶縁膜42、放熱部50の下部50a及びソース配線部72の下部72aの上に、第3の絶縁膜43を形成する。具体的には、プラズマCVDにより膜厚が2nm〜10μmのSiN膜を成膜することにより第3の絶縁膜43を形成する。本実施の形態においては、膜厚が約2μmのSiN膜を成膜することにより、第3の絶縁膜43を形成する。 Next, as shown in FIG. 9A, a third insulating film 43 is formed on the second insulating film 42, the lower portion 50a of the heat dissipation portion 50, and the lower portion 72a of the source wiring portion 72. Specifically, the third insulating film 43 is formed by forming a SiN film having a film thickness of 2 nm to 10 μm by plasma CVD. In the present embodiment, the third insulating film 43 is formed by forming a SiN film having a film thickness of about 2 μm.

次に、図9(b)に示すように、放熱部50及びソース配線部72が形成される領域における第3の絶縁膜43を除去することにより、開口部43a及び43bを形成する。第3の絶縁膜43における開口部43a及び43bの形成方法は、第1の絶縁膜41における開口部41aの形成方法と同様に、レジストパターンの形成とドライエッチングにより形成する。これにより、第3の絶縁膜43の開口部43aにおいて、放熱部50の下部50aの表面を露出させ、第3の絶縁膜43の開口部43bにおいて、ソース配線部72の下部72aの表面を露出させる。本実施の形態においては、第3の絶縁膜43に形成される開口部43aは、放熱部50の下部50aよりも広い幅に、また、開口部43bは、ソース配線部72の下部72aよりも広い幅になるように形成する。 Next, as shown in FIG. 9B, the openings 43a and 43b are formed by removing the third insulating film 43 in the region where the heat dissipation portion 50 and the source wiring portion 72 are formed. The method of forming the openings 43a and 43b in the third insulating film 43 is the same as the method of forming the opening 41a in the first insulating film 41 by forming a resist pattern and dry etching. As a result, the surface of the lower portion 50a of the heat dissipation portion 50 is exposed in the opening 43a of the third insulating film 43, and the surface of the lower portion 72a of the source wiring portion 72 is exposed in the opening 43b of the third insulating film 43. Let In the present embodiment, the opening 43a formed in the third insulating film 43 is wider than the lower part 50a of the heat dissipation part 50, and the opening 43b is smaller than the lower part 72a of the source wiring part 72. It is formed to have a wide width.

次に、図10(a)に示すように、開口部43a及び開口部43bを埋め込むことにより、放熱部50の上部50b及びソース配線部72の上部72bを形成する。具体的には、開口部43a及び開口部43b内に不図示のシード層を形成し、Auのメッキにより、開口部43a及び開口部43bを埋め込むことにより、放熱部50の上部50b及びソース配線部72の上部72bを形成する。これにより、下部50aと上部50bにより放熱部50が形成され、下部72aと上部72bによりソース配線部72が形成される。形成される放熱部50は、上部50bの幅が下部50aの幅よりも広くなっており、ソース配線部72は、上部72bの幅が下部72aの幅よりも広くなっている。また、第1の絶縁膜41、第2の絶縁膜42及び第3の絶縁膜43により絶縁膜40が形成される。 Next, as shown in FIG. 10A, the opening 43a and the opening 43b are embedded to form the upper portion 50b of the heat dissipation portion 50 and the upper portion 72b of the source wiring portion 72. Specifically, a seed layer (not shown) is formed in the openings 43a and 43b, and the openings 43a and 43b are buried by Au plating, so that the upper portion 50b of the heat dissipation portion 50 and the source wiring portion are formed. The upper portion 72b of 72 is formed. As a result, the lower portion 50a and the upper portion 50b form the heat dissipation portion 50, and the lower portion 72a and the upper portion 72b form the source wiring portion 72. In the formed heat dissipation portion 50, the width of the upper portion 50b is wider than that of the lower portion 50a, and in the source wiring portion 72, the width of the upper portion 72b is wider than that of the lower portion 72a. Further, the first insulating film 41, the second insulating film 42, and the third insulating film 43 form the insulating film 40.

次に、図10(b)に示すように、絶縁膜40、放熱部50及びソース配線部72の上に放熱板60を形成する。具体的には、絶縁膜40、放熱部50及びソース配線部72の上に、シード層を成膜し、メッキによりAuを膜厚が10μmとなるように、堆積させることにより形成する。 Next, as shown in FIG. 10B, the heat dissipation plate 60 is formed on the insulating film 40, the heat dissipation part 50, and the source wiring part 72. Specifically, a seed layer is formed on the insulating film 40, the heat dissipation part 50, and the source wiring part 72, and Au is deposited by plating so that the film thickness is 10 μm.

以上の工程により、本実施の形態における半導体装置を製造することができる。 Through the above steps, the semiconductor device in this embodiment can be manufactured.

(変形例1)
図3及び図4に示される半導体装置は、放熱板60は金属等により形成されており、ソース電極32と放熱板60とが金属等により形成されたソース配線部72により電気的に接続されているため、放熱板60の電位はソース電極32の電位と同電位となっている。このため、ドレイン電極33と放熱板60におけるドレイン電極33の上方の領域との間で、寄生容量が形成される。
(Modification 1)
In the semiconductor device shown in FIGS. 3 and 4, the heat dissipation plate 60 is formed of metal or the like, and the source electrode 32 and the heat dissipation plate 60 are electrically connected by the source wiring portion 72 formed of metal or the like. Therefore, the potential of the heat dissipation plate 60 is the same as the potential of the source electrode 32. Therefore, a parasitic capacitance is formed between the drain electrode 33 and the region of the heat dissipation plate 60 above the drain electrode 33.

従って、本実施の形態は、図11に示すように、ドレイン電極33の上方においては、放熱板60が形成されていない構造の半導体装置であってもよい。即ち、放熱板60は、ゲート電極31及びソース電極32の上方には形成されているが、ドレイン電極33の上方には形成されていない構造の半導体装置であってもよい。このような構造の半導体装置は、絶縁膜40、放熱部50及びソース配線部72の上に放熱板60を形成した後、放熱板60のドレイン電極33の上方の領域のみをウェットエッチングやドライエッチングにより除去することにより形成することができる。また、絶縁膜40、放熱部50及びソース配線部72の上において、ドレイン電極33の上方を除く領域にシード層を形成し、メッキによりAuを堆積させることにより形成してもよい。 Therefore, the present embodiment may be a semiconductor device having a structure in which the heat dissipation plate 60 is not formed above the drain electrode 33 as shown in FIG. That is, the heat dissipation plate 60 may be a semiconductor device having a structure which is formed above the gate electrode 31 and the source electrode 32 but not above the drain electrode 33. In the semiconductor device having such a structure, after the heat dissipation plate 60 is formed on the insulating film 40, the heat dissipation part 50, and the source wiring part 72, only the region above the drain electrode 33 of the heat dissipation plate 60 is wet-etched or dry-etched. It can be formed by removing with. Alternatively, a seed layer may be formed on the insulating film 40, the heat dissipation part 50, and the source wiring part 72 in a region except above the drain electrode 33, and Au may be deposited by plating.

(変形例2)
また、本実施の形態は、図12に示すように、絶縁膜40、放熱部50及びソース配線部72の上に、セラミックス等で熱伝導率の高いSiC膜80を形成し、SiC膜80の上に、放熱板60を形成した構造の半導体装置であってもよい。これにより、寄生容量を減らすことができる。図12に示す構造の半導体装置は、絶縁膜40、放熱部50及びソース配線部72の上に、スパッタリングにより膜厚が1μmのSiC膜80を成膜し、成膜されたSiC膜80の上に放熱板60を形成することにより作製することができる。
(Modification 2)
Further, in the present embodiment, as shown in FIG. 12, a SiC film 80 having a high thermal conductivity is formed of ceramics or the like on insulating film 40, heat dissipation part 50 and source wiring part 72, and SiC film 80 is formed. A semiconductor device having a structure in which the heat dissipation plate 60 is formed may be used. This can reduce the parasitic capacitance. In the semiconductor device having the structure shown in FIG. 12, a SiC film 80 having a film thickness of 1 μm is formed by sputtering on the insulating film 40, the heat dissipation part 50, and the source wiring part 72, and the formed SiC film 80 is formed. It can be manufactured by forming the heat dissipation plate 60 on.

〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
[Second Embodiment]
Next, a second embodiment will be described. This Embodiment is a semiconductor device, a power supply device, and a high frequency amplifier.

本実施の形態における半導体デバイスは、第1の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図13に基づき説明する。尚、図13は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1の実施の形態に示されているものとは、異なっている。 The semiconductor device according to the present embodiment is a discrete package of any one of the semiconductor devices according to the first embodiment. A semiconductor device thus discretely packaged will be described with reference to FIG. Note that FIG. 13 schematically shows the inside of a discretely packaged semiconductor device, and the arrangement of electrodes and the like are different from those shown in the first embodiment.

最初に、第1の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1の実施の形態における半導体装置に相当するものである。 First, the semiconductor device manufactured in the first embodiment is cut by dicing or the like to form a HEMT semiconductor chip 410 of a GaN-based semiconductor material. The semiconductor chip 410 is fixed onto the lead frame 420 with a die attach agent 430 such as solder. The semiconductor chip 410 corresponds to the semiconductor device according to the first embodiment.

次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1の実施の形態における半導体装置のゲート電極31と接続されている。また、ソース電極412はソース電極パッドであり、第1の実施の形態における半導体装置のソース電極32と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1の実施の形態における半導体装置のドレイン電極33と接続されている。 Next, the gate electrode 411 is connected to the gate lead 421 by the bonding wire 431, the source electrode 412 is connected to the source lead 422 by the bonding wire 432, and the drain electrode 413 is connected to the drain lead 423 by the bonding wire 433. The bonding wires 431, 432, 433 are made of a metal material such as Al. In addition, in the present embodiment, the gate electrode 411 is a gate electrode pad and is connected to the gate electrode 31 of the semiconductor device according to the first embodiment. Further, the source electrode 412 is a source electrode pad and is connected to the source electrode 32 of the semiconductor device according to the first embodiment. Further, the drain electrode 413 is a drain electrode pad and is connected to the drain electrode 33 of the semiconductor device according to the first embodiment.

次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。 Next, resin molding is performed with the mold resin 440 by the transfer molding method. In this manner, a HEMT discrete packaged semiconductor device using a GaN-based semiconductor material can be manufactured.

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。 Next, the power supply device and the high frequency amplifier according to the present embodiment will be described. The power supply device and the high frequency amplifier according to the present embodiment are the power supply device and the high frequency amplifier using any of the semiconductor devices according to the first embodiment.

最初に、図14に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子(図14に示す例では4つ)466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子(図14に示す例では3つ)468を備えている。図14に示す例では、第1の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いられている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFET(metal insulator semiconductor field effect transistor)を用いている。 First, the power supply device according to the present embodiment will be described with reference to FIG. The power supply device 460 in the present embodiment includes a high voltage primary side circuit 461, a low voltage secondary side circuit 462, and a transformer 463 disposed between the primary side circuit 461 and the secondary side circuit 462. The primary side circuit 461 includes an AC power supply 464, a so-called bridge rectifier circuit 465, a plurality of switching elements (four in the example shown in FIG. 14) 466, one switching element 467, and the like. The secondary circuit 462 includes a plurality of switching elements (three in the example shown in FIG. 14) 468. In the example shown in FIG. 14, the semiconductor device according to the first embodiment is used as the switching elements 466 and 467 of the primary side circuit 461. The switching elements 466 and 467 of the primary side circuit 461 are preferably normally-off semiconductor devices. Further, the switching element 468 used in the secondary side circuit 462 uses a normal MISFET (metal insulator semiconductor field effect transistor) formed of silicon.

次に、図15に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、トランジスタ471、入力整合回路472、出力整合回路473、抵抗474を有している。トランジスタ471には、第1の実施の形態における半導体装置が用いられている。トランジスタ471のゲートには入力整合回路が接続されており、ドレインには出力整合回路473及び抵抗474が接続されており、ソースは接地されている。入力整合回路472には、発振器475からの信号が入力しており、入力整合回路472においてインピーダンスの調整がされた後、トランジスタ471のゲートに入力し、トランジスタ471のドレインより出力整合回路473に出力される。この後、出力整合回路473においてインピーダンスの調整がされた後、アンテナ476等に出力される。 Next, the high frequency amplifier according to the present embodiment will be described with reference to FIG. The high frequency amplifier 470 in the present embodiment may be applied to, for example, a power amplifier for a base station of a mobile phone. The high frequency amplifier 470 has a transistor 471, an input matching circuit 472, an output matching circuit 473, and a resistor 474. The semiconductor device according to the first embodiment is used for the transistor 471. An input matching circuit is connected to the gate of the transistor 471, an output matching circuit 473 and a resistor 474 are connected to the drain, and the source is grounded. The signal from the oscillator 475 is input to the input matching circuit 472. After the impedance is adjusted in the input matching circuit 472, it is input to the gate of the transistor 471 and output from the drain of the transistor 471 to the output matching circuit 473. To be done. After that, the output matching circuit 473 adjusts the impedance, and then outputs the result to the antenna 476 and the like.

〔第3の実施の形態〕
第3の実施の形態におけるマイクロ波加熱装置について、図16に基づき説明する。本実施の形態におけるマイクロ波加熱装置は、マイクロ波を発生させるマイクロ波発生器510、加熱室520、制御部530等を有している。本実施の形態におけるマイクロ波加熱装置により加熱される対象となる被加熱物540は、加熱室520内に入れられている。
[Third Embodiment]
A microwave heating apparatus according to the third embodiment will be described based on FIG. The microwave heating device in this embodiment has a microwave generator 510 for generating microwaves, a heating chamber 520, a control unit 530, and the like. An object to be heated 540 to be heated by the microwave heating device in the present embodiment is placed in heating chamber 520.

マイクロ波発生器510は、加熱室520に接続されており、マイクロ波発生器510において発生させたマイクロ波を加熱室520内に供給することにより、加熱室520内に入れられている被加熱物540を加熱することができる。マイクロ波発生器510には、第1の実施の形態における半導体装置により形成されており、制御部530における制御により、発生させるマイクロ波の周波数やパワーを変化させることができる。 The microwave generator 510 is connected to the heating chamber 520, and by supplying the microwave generated in the microwave generator 510 into the heating chamber 520, the object to be heated contained in the heating chamber 520. 540 can be heated. The microwave generator 510 is formed of the semiconductor device according to the first embodiment, and the frequency and power of the generated microwave can be changed under the control of the control unit 530.

〔第4の実施の形態〕
次に、第4の実施の形態について説明する。
[Fourth Embodiment]
Next, a fourth embodiment will be described.

最初に、第4の実施の形態における排気浄化装置について図17に基づき説明する。 First, an exhaust emission control device according to the fourth embodiment will be described with reference to FIG.

本実施の形態における排気浄化装置600は、微粒子捕集部610、酸化触媒部611、筐体部620、マイクロ波発生器630、入射パワーセンサ641、反射パワーセンサ642、制御部650等を有している。 Exhaust gas purification device 600 in the present embodiment has a particulate collection part 610, an oxidation catalyst part 611, a housing part 620, a microwave generator 630, an incident power sensor 641, a reflection power sensor 642, a control part 650 and the like. ing.

微粒子捕集部610は、本実施の形態において被加熱物となるものであり、DPF等により形成されている。DPFは、例えば、隣り合う通気口が交互に閉じられたハニカム構造により形成されており、排気は入口の通気口とは異なる通気口より排出される。酸化触媒部611は、DOC(Diesel Oxidation Catalyst)等の酸化触媒により形成されている。 The particulate matter collecting portion 610 is an object to be heated in the present embodiment, and is made of DPF or the like. The DPF has, for example, a honeycomb structure in which adjacent vents are alternately closed, and exhaust gas is discharged from vents different from the vents at the inlet. The oxidation catalyst portion 611 is formed of an oxidation catalyst such as DOC (Diesel Oxidation Catalyst).

筐体部620は、ステンレス等の金属材料により形成されており、酸化触媒部611及び微粒子捕集部610の周囲を覆う筐体本体部620a、筐体本体部620aに接続されている吸入口620b及び排出口620cを有している。本実施の形態における排気浄化装置は、エンジン等からの排気ガス等の排気が、破線矢印Aに示される方向より吸入口620bから筐体部620内に入り、筐体本体部620a内に設置されている酸化触媒部611及び微粒子捕集部610を通ることにより浄化される。この後、酸化触媒部611及び微粒子捕集部610において浄化された排気は、排出口620cより破線矢印Bに示される方向に排出される。 The housing 620 is made of a metal material such as stainless steel, and covers a housing body 620a surrounding the oxidation catalyst portion 611 and the particulate collection portion 610, and an inlet 620b connected to the housing body 620a. And a discharge port 620c. In the exhaust emission control device according to the present embodiment, exhaust gas such as exhaust gas from the engine or the like enters the housing portion 620 through the inlet 620b from the direction indicated by the dashed arrow A, and is installed in the housing body portion 620a. It is purified by passing through the oxidation catalyst section 611 and the particulate collection section 610. After that, the exhaust gas purified by the oxidation catalyst unit 611 and the particulate collection unit 610 is discharged from the discharge port 620c in the direction shown by the broken line arrow B.

尚、筐体部620内では、吸入口620bより排出口620cに向かって、酸化触媒部611、微粒子捕集部610の順に配置されている。酸化触媒部611では、吸入口620bより入った排気ガスに含まれる成分を酸化するものであり、例えば、排気ガスに含まれているNOをより酸化力の強いNOにする。微粒子捕集部610では、PM等の微粒子が捕集されるが、捕集されたPM等の微粒子を燃焼させて除去する際に、酸化触媒部611において生成されたNOが用いられる。微粒子捕集部610において捕集されるPM等の微粒子は、すす等でありC(炭素)を多く含んでいる。微粒子捕集部610において捕集されたPM等の微粒子を燃焼させて除去する際に、NOを流すことによりCとNOとが化学反応しCOが生成される。これにより、微粒子捕集部610において捕集されたPM等の微粒子を効率よく除去することができる。 In the housing 620, the oxidation catalyst portion 611 and the particulate collection portion 610 are arranged in this order from the suction port 620b toward the discharge port 620c. The oxidation catalyst unit 611, which oxidizes the components contained in the exhaust gas entering from the suction port 620b, for example, the NO contained in the exhaust gas to the stronger oxidizing power NO 2. Fine particles such as PM are collected in the fine particle collecting unit 610, and when burning and removing the collected fine particles such as PM, NO 2 generated in the oxidation catalyst unit 611 is used. The fine particles such as PM collected in the fine particle collecting unit 610 are soot and contain a large amount of C (carbon). When burning fine particles such as PM collected in the fine particle collecting section 610 to remove them, by flowing NO 2 , C and NO 2 chemically react with each other to generate CO 2 . This makes it possible to efficiently remove fine particles such as PM collected in the fine particle collection unit 610.

マイクロ波発生器630は、筐体部620に接続されており、例えば、1GHz〜10GHzのマイクロ波を周波数を可変させて発生させることができる。また、マイクロ波発生器630において発生させたマイクロ波を微粒子捕集部610に照射することにより、微粒子捕集部610において捕集されたPM等の微粒子を燃焼させて除去することができる。本実施の形態においては、マイクロ波発生器630には、第1の実施の形態における半導体装置が用いられている。第1の実施の形態における半導体装置は、放熱特性が良好であるため、このような高温の環境下においても、良好に動作させることができる。 The microwave generator 630 is connected to the housing 620 and can generate microwaves of 1 GHz to 10 GHz by changing the frequency. Further, by irradiating the fine particle collecting section 610 with the microwave generated in the microwave generator 630, the fine particles such as PM collected in the fine particle collecting section 610 can be burned and removed. In the present embodiment, the microwave generator 630 uses the semiconductor device according to the first embodiment. Since the semiconductor device according to the first embodiment has good heat dissipation characteristics, it can be operated well even under such a high temperature environment.

入射パワーセンサ641及び反射パワーセンサ642は、筐体部620とマイクロ波発生器630との間に設けられている。入射パワーセンサ641は、マイクロ波発生器630から筐体部620内に入射する入射波のパワーを測定し、反射パワーセンサ642は、筐体部620内に入射したマイクロ波のうち筐体部620より戻ってくる反射波のパワーを測定する。制御部650は、主に、マイクロ波発生器630においてマイクロ波を発生させ、微粒子捕集部610を加熱する制御を行う。 The incident power sensor 641 and the reflected power sensor 642 are provided between the housing 620 and the microwave generator 630. The incident power sensor 641 measures the power of the incident wave that enters the housing 620 from the microwave generator 630, and the reflected power sensor 642 includes the housing 620 of the microwaves that enter the housing 620. Measure the power of the reflected wave that returns more. The control unit 650 mainly controls the microwave generator 630 to generate microwaves to heat the particle collecting unit 610.

図18は、本実施の形態における自動車660であり、本実施の形態における排気浄化装置600が取り付けられている。本実施の形態における自動車660では、自動車660において発生した排気ガスを排気浄化装置600により浄化することができる。 FIG. 18 shows an automobile 660 according to the present embodiment, to which an exhaust emission control device 600 according to the present embodiment is attached. In automobile 660 according to the present embodiment, exhaust gas generated in automobile 660 can be purified by exhaust emission purification device 600.

図19は、本実施の形態における情報システムを示すものである。本実施の形態における情報システムでは、複数の無線基地局670と複数の無線基地局670に接続されたデータセンタ671とを有している。自動車660には、無線機661が搭載されており、無線基地局670のいずれかと無線による情報通信を行うことが可能である。本実施の形態においては、自動車660に取り付けられている排気浄化装置600の微粒子捕集部610に堆積しているすすの量を排気浄化装置600において検知する。排気浄化装置600において検知された微粒子捕集部610に堆積しているすすの量は、自動車660に搭載されている無線機661を介し、無線基地局670に送信され、データセンタ671に集められる。データセンタ671では、堆積しているすすの量に基づき、後に堆積するであろうすすの量を予測し、最適ルートを探す。これにより得られた最適ルートは、無線基地局670より、自動車660に送信される。第1の実施の形態における半導体装置は、自動車660に取り付けられている排気浄化装置600に用いられているが、無線基地局670にも用いることが可能である。 FIG. 19 shows an information system according to this embodiment. The information system according to the present embodiment has a plurality of radio base stations 670 and a data center 671 connected to the plurality of radio base stations 670. A wireless device 661 is mounted on the automobile 660 and can perform wireless information communication with any of the wireless base stations 670. In the present embodiment, exhaust emission control device 600 detects the amount of soot accumulated in particulate collection portion 610 of exhaust emission control device 600 attached to automobile 660. The amount of soot accumulated in the particulate matter collection unit 610 detected by the exhaust emission control device 600 is transmitted to the wireless base station 670 via the wireless device 661 mounted on the automobile 660 and collected in the data center 671. .. The data center 671 predicts the amount of soot that will be deposited later based on the amount of deposited soot, and searches for the optimum route. The optimum route thus obtained is transmitted from the wireless base station 670 to the automobile 660. The semiconductor device according to the first embodiment is used for the exhaust emission control device 600 attached to the automobile 660, but can also be used for the wireless base station 670.

尚、第1の実施の形態における半導体装置は、上記以外にも、レーダ、飛行機、船舶、飛行場、海港等に用いることが可能である。 In addition to the above, the semiconductor device according to the first embodiment can be used in a radar, an airplane, a ship, an airfield, a seaport, and the like.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiments have been described in detail above, the invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the claims.

上記の説明に関し、更に以下の付記を開示する。
(付記1)
基板の上に、半導体により形成された半導体層と、
前記半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記半導体層、ゲート電極、ソース電極及びドレイン電極の上に形成された絶縁膜と、
前記絶縁膜の上に形成された放熱部と、
を有し、
前記放熱部は、前記半導体層に近い側よりも離れた側の幅が広く形成されていることを特徴とする半導体装置。
(付記2)
前記放熱部は、金属、セラミックス、カーボンナノチューブのうちのいずれかにより形成されていることを特徴とする付記1に記載の半導体装置。
(付記3)
前記絶縁膜及び前記放熱部の上には、金属またはセラミックスにより放熱板が形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記放熱板は、前記ゲート電極及び前記ソース電極の上方に形成されていることを特徴とする付記3に記載の半導体装置。
(付記5)
前記放熱板は、前記ドレイン電極の上方には形成されていないことを特徴とする付記3または4に記載の半導体装置。
(付記6)
前記絶縁膜及び前記放熱部と、前記放熱板との間には、セラミックスにより形成された膜が設けられていることを特徴とする付記3に記載の半導体装置。
(付記7)
前記ソース電極は、前記絶縁膜を貫通するソース配線部により、前記放熱板と接続されていることを特徴とする付記3または4に記載の半導体装置。
(付記8)
前記放熱部は、前記ゲート電極の前記ドレイン電極側の上方に形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
前記放熱部は、前記ゲート電極と前記ドレイン電極との間の領域における前記半導体層の前記ゲート電極側の上方に形成されていることを特徴とする付記1から8のいずれかに記載の半導体装置。
(付記10)
前記半導体層は、窒化物半導体により形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
前記半導体層は、前記基板の上に形成された第1の半導体層と、
前記第1の半導体層の上に形成された第2の半導体層と、
により形成されており、
前記ゲート電極、前記ソース電極及び前記ドレイン電極は、前記第2の半導体層の上に形成されていることを特徴とする付記1から10のいずれかに記載の半導体装置。
(付記12)
第1の半導体層は、GaNを含む材料により形成されており、
第2の半導体層は、AlGaNまたはInAlNを含む材料により形成されていることを特徴とする付記11に記載の半導体装置。
(付記13)
付記1から12のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記14)
付記1から12のいずれかに記載の半導体装置を有することを特徴とする増幅器。
(付記15)
付記1から12のいずれかに記載の半導体装置を有するマイクロ波発生器と、
被加熱物が設置される加熱室と、
を有することを特徴とする加熱装置。
(付記16)
付記1から12のいずれかに記載の半導体装置を有するマイクロ波発生器と、
微粒子捕集部が入れられている筐体と、
を有することを特徴とする排気浄化装置。
(付記17)
付記16に記載の排気浄化装置を有する自動車。
(付記18)
付記17に記載する自動車と、
前記自動車と無線による情報通信を行う無線基地局と、
を有することを特徴とする情報システム。
With respect to the above description, the following additional notes are disclosed.
(Appendix 1)
A semiconductor layer formed of a semiconductor on the substrate,
A gate electrode, a source electrode and a drain electrode formed on the semiconductor layer,
An insulating film formed on the semiconductor layer, the gate electrode, the source electrode and the drain electrode,
A heat dissipation portion formed on the insulating film,
Have
The semiconductor device is characterized in that the heat dissipation portion is formed such that a width thereof on a side farther from the side closer to the semiconductor layer is wider.
(Appendix 2)
2. The semiconductor device according to appendix 1, wherein the heat dissipation portion is formed of any one of metal, ceramics, and carbon nanotube.
(Appendix 3)
3. The semiconductor device according to appendix 1 or 2, wherein a heat dissipation plate made of metal or ceramics is formed on the insulating film and the heat dissipation part.
(Appendix 4)
4. The semiconductor device according to appendix 3, wherein the heat dissipation plate is formed above the gate electrode and the source electrode.
(Appendix 5)
5. The semiconductor device according to appendix 3 or 4, wherein the heat dissipation plate is not formed above the drain electrode.
(Appendix 6)
4. The semiconductor device according to appendix 3, wherein a film made of ceramics is provided between the heat dissipation plate and the insulating film and the heat dissipation portion.
(Appendix 7)
5. The semiconductor device according to appendix 3 or 4, wherein the source electrode is connected to the heat dissipation plate by a source wiring portion that penetrates the insulating film.
(Appendix 8)
8. The semiconductor device according to any one of appendices 1 to 7, wherein the heat dissipation portion is formed above the drain electrode side of the gate electrode.
(Appendix 9)
9. The semiconductor device according to any one of appendices 1 to 8, wherein the heat dissipation portion is formed above the gate electrode side of the semiconductor layer in a region between the gate electrode and the drain electrode. ..
(Appendix 10)
10. The semiconductor device according to any one of appendices 1 to 9, wherein the semiconductor layer is made of a nitride semiconductor.
(Appendix 11)
The semiconductor layer is a first semiconductor layer formed on the substrate,
A second semiconductor layer formed on the first semiconductor layer;
Is formed by
11. The semiconductor device according to any one of appendices 1 to 10, wherein the gate electrode, the source electrode, and the drain electrode are formed on the second semiconductor layer.
(Appendix 12)
The first semiconductor layer is formed of a material containing GaN,
12. The semiconductor device according to appendix 11, wherein the second semiconductor layer is formed of a material containing AlGaN or InAlN.
(Appendix 13)
A power supply device comprising the semiconductor device according to any one of appendices 1 to 12.
(Appendix 14)
An amplifier comprising the semiconductor device according to any one of appendices 1 to 12.
(Appendix 15)
A microwave generator including the semiconductor device according to any one of appendices 1 to 12,
A heating chamber where the object to be heated is installed,
A heating device comprising:
(Appendix 16)
A microwave generator including the semiconductor device according to any one of appendices 1 to 12,
A housing containing a particulate collection unit,
An exhaust emission control device comprising:
(Appendix 17)
An automobile having the exhaust emission control device according to appendix 16.
(Appendix 18)
The vehicle described in Appendix 17,
A wireless base station that performs wireless information communication with the vehicle,
An information system comprising:

10 基板
11 バッファ層
21 電子走行層
21a 2DEG
22 電子供給層
31 ゲート電極
32 ソース電極
33 ドレイン電極
40 絶縁膜
50 放熱部
60 放熱板
72 ソース配線部


10 substrate 11 buffer layer 21 electron transit layer 21a 2DEG
22 electron supply layer 31 gate electrode 32 source electrode 33 drain electrode 40 insulating film 50 heat dissipation part 60 heat dissipation plate 72 source wiring part


Claims (10)

基板の上に、半導体により形成された半導体層と、
前記半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記半導体層、ゲート電極、ソース電極及びドレイン電極の上に形成された絶縁膜と、
前記絶縁膜の上に形成された放熱部と、
前記絶縁膜及び前記放熱部の上にセラミックにより形成された膜と、
前記膜の上に金属またはセラミックスにより形成された放熱板と、
を有し、
前記放熱部は、前記半導体層に近い側よりも離れた側の幅が広く形成されていることを特徴とする半導体装置。
A semiconductor layer formed of a semiconductor on the substrate,
A gate electrode, a source electrode and a drain electrode formed on the semiconductor layer,
An insulating film formed on the semiconductor layer, the gate electrode, the source electrode and the drain electrode,
A heat dissipation portion formed on the insulating film,
A film formed of ceramic on the insulating film and the heat dissipation portion,
A heat sink formed of metal or ceramics on the film,
Have
The semiconductor device is characterized in that the heat dissipation portion is formed such that a width thereof on a side farther from the side closer to the semiconductor layer is wider.
前記放熱部は、金属、セラミックス、カーボンナノチューブのうちのいずれかにより形成されていることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the heat dissipation part is formed of any one of metal, ceramics, and carbon nanotubes. 前記放熱部は、前記ゲート電極の前記ドレイン電極側の上方に形成されていることを特徴とする請求項1又は2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the heat dissipation part is formed above the drain electrode side of the gate electrode. 前記放熱部は、前記ゲート電極と前記ドレイン電極との間の領域における前記半導体層の前記ゲート電極側の上方に形成されていることを特徴とする請求項1からのいずれかに記載の半導体装置。 The heat radiating portion, a semiconductor according to any one of claims 1 to 3, characterized in that the gate electrode is formed above the gate electrode side of the semiconductor layer in the region between the drain electrode apparatus. 請求項1からのいずれかに記載の半導体装置を有することを特徴とする電源装置。 Power supply, characterized in that it comprises a semiconductor device according to any one of claims 1 to 4. 請求項1からのいずれかに記載の半導体装置を有することを特徴とする増幅器。 Amplifier, characterized in that it comprises a semiconductor device according to any one of claims 1 to 4. 請求項1からのいずれかに記載の半導体装置を有するマイクロ波発生器と、
被加熱物が設置される加熱室と、
を有することを特徴とする加熱装置。
A microwave generator having a semiconductor device according to any one of claims 1 to 4,
A heating chamber where the object to be heated is installed,
A heating device comprising:
請求項1からのいずれかに記載の半導体装置を有するマイクロ波発生器と、
微粒子捕集部が入れられている筐体と、
を有することを特徴とする排気浄化装置。
A microwave generator having a semiconductor device according to any one of claims 1 to 4,
A housing containing a particulate collection unit,
An exhaust emission control device comprising:
請求項に記載の排気浄化装置を有する自動車。 An automobile having the exhaust emission control device according to claim 8 . 請求項に記載する自動車と、
前記自動車と無線による情報通信を行う無線基地局と、
を有することを特徴とする情報システム。
An automobile according to claim 9 ;
A wireless base station that performs wireless information communication with the vehicle,
An information system comprising:
JP2016190284A 2016-09-28 2016-09-28 Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system Active JP6724695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016190284A JP6724695B2 (en) 2016-09-28 2016-09-28 Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016190284A JP6724695B2 (en) 2016-09-28 2016-09-28 Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system

Publications (2)

Publication Number Publication Date
JP2018056318A JP2018056318A (en) 2018-04-05
JP6724695B2 true JP6724695B2 (en) 2020-07-15

Family

ID=61834335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016190284A Active JP6724695B2 (en) 2016-09-28 2016-09-28 Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system

Country Status (1)

Country Link
JP (1) JP6724695B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6615414B1 (en) * 2018-11-13 2019-12-04 三菱電機株式会社 High frequency amplifier and high frequency amplifier module
WO2020203506A1 (en) 2019-04-01 2020-10-08 パナソニックセミコンダクターソリューションズ株式会社 Power amplication device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481225B2 (en) * 2000-11-21 2003-12-22 松下電器産業株式会社 Semiconductor device and communication system equipment
JP4800099B2 (en) * 2005-08-19 2011-10-26 スタンレー電気株式会社 Light source device
JP4860395B2 (en) * 2006-07-28 2012-01-25 パナソニック株式会社 Microwave processing apparatus and microwave processing method
JP2009200397A (en) * 2008-02-25 2009-09-03 Toshiba Corp High-frequency semiconductor apparatus
JP5688556B2 (en) * 2010-05-25 2015-03-25 パナソニックIpマネジメント株式会社 Field effect transistor
JP5163695B2 (en) * 2010-05-31 2013-03-13 株式会社デンソー Exhaust gas purification device for internal combustion engine
JP5750937B2 (en) * 2011-02-25 2015-07-22 富士通株式会社 Semiconductor device and manufacturing method thereof
JP2015192060A (en) * 2014-03-28 2015-11-02 株式会社東芝 Field-effect transistor and method of manufacturing the same

Also Published As

Publication number Publication date
JP2018056318A (en) 2018-04-05

Similar Documents

Publication Publication Date Title
JP5982430B2 (en) Wide band gap field effect transistor having a source region connected to a field plate
EP1659622B1 (en) Field effect transistor and method of manufacturing the same
JP5292716B2 (en) Compound semiconductor device
TWI463656B (en) Semiconductor device and fabrication method
JP5765147B2 (en) Semiconductor device
TW201243964A (en) Wide bandgap HEMTs with source connected field plates
JP5468286B2 (en) Semiconductor device and manufacturing method thereof
JP2023528051A (en) Method for pillar connection on front side of die and passive device integration on back side
JP5741042B2 (en) Compound semiconductor device and manufacturing method thereof
KR20240007290A (en) Transistors and related fabrication methods involving semiconductor surface modification
US20180090476A1 (en) Compound semiconductor device and method of manufacturing the same
TWI434354B (en) Leakage barrier for gan based hemt active device
JP6877896B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP6724695B2 (en) Semiconductor device, power supply device, amplifier, heating device, exhaust gas purification device, automobile and information system
JP6885053B2 (en) Semiconductor device
JP5468287B2 (en) Semiconductor device and manufacturing method thereof
US20120305991A1 (en) Device having series-connected high electron mobility transistors and manufacturing method thereof
JP2020113625A (en) Semiconductor device, method of manufacturing semiconductor device, and amplifier
KR20190027700A (en) Field effect transistor
US11201235B2 (en) Semiconductor device, method for producing semiconductor device, power supply device, and amplifier
JP7352073B2 (en) Semiconductor device, semiconductor device manufacturing method, and electronic device
JP7099255B2 (en) Compound semiconductor equipment, high frequency amplifier and power supply equipment
JP2018120963A (en) Semiconductor device, heat dissipation structure, semiconductor integrated circuit, and method of manufacturing semiconductor device
JP6680169B2 (en) Semiconductor device and amplifier
JP6561559B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6724695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150