JP2009200397A - High-frequency semiconductor apparatus - Google Patents
High-frequency semiconductor apparatus Download PDFInfo
- Publication number
- JP2009200397A JP2009200397A JP2008042709A JP2008042709A JP2009200397A JP 2009200397 A JP2009200397 A JP 2009200397A JP 2008042709 A JP2008042709 A JP 2008042709A JP 2008042709 A JP2008042709 A JP 2008042709A JP 2009200397 A JP2009200397 A JP 2009200397A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor film
- region
- source electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、高出力の高周波半導体装置に関する。 The present invention relates to a high-power high-frequency semiconductor device.
高出力の高周波半導体装置は、通信システム、レーダシステム、高周波加熱装置などを実現するための、キーデバイスであり、システムの小型化、軽量化のために、出力電力の高密度化(単位サイズ当たりの高出力化)が望まれている。窒化物半導体からなる電界効果トランジスタは、従来の半導体を用いた高周波半導体装置に比べて、動作電圧を高く、また電流密度を高くすることができ、高周波で出力電力密度の高い素子を実現できる。しかし、電界効果トランジスタに入力された電力は、全て高周波電力として取り出すことは難しく、一部は素子内部で熱として消費される。出力電力の高密度化は、同時に発熱の高密度化(単位サイズ当たりの高発熱化)につながり、素子温度上昇による問題、すなわち出力電力の低下や信頼性の低下が生じる。 High-output high-frequency semiconductor devices are key devices for realizing communication systems, radar systems, high-frequency heating devices, etc., and increasing output power density (per unit size) to reduce system size and weight. Higher output) is desired. A field effect transistor made of a nitride semiconductor has a higher operating voltage and a higher current density than a high-frequency semiconductor device using a conventional semiconductor, and can realize an element with a high output power density at a high frequency. However, it is difficult to extract all the electric power input to the field effect transistor as high-frequency electric power, and a part is consumed as heat inside the element. Increasing the output power density leads to a higher heat generation density (higher heat generation per unit size) and causes a problem due to an increase in element temperature, that is, a decrease in output power and a decrease in reliability.
窒化物半導体の電界効果トランジスタは、窒化物半導体層下の基板に、熱伝導率の高いSiC基板を用いることで、この問題に対処してきた。SiC基板の熱伝導率は、金属に匹敵する。これまでは、SiC基板の、電界効果トランジスタを形成する半導体層とは反対側の面に放熱部材を接続し、熱を基板裏面に広く拡散させて、素子温度の上昇を回避する手法をとってきた。この手法で、動作電圧が50V程度までは十分な高い出力特性と高い信頼性が得られた。しかし、今後、さらに動作電圧を上昇させて電力密度を高めると、素子温度が上昇し、高い出力と高い信頼性が得られなくなるという問題が生じる。 Nitride semiconductor field effect transistors have addressed this problem by using a SiC substrate with high thermal conductivity as the substrate under the nitride semiconductor layer. The thermal conductivity of the SiC substrate is comparable to that of metal. Until now, a method has been adopted in which a heat dissipation member is connected to the surface of the SiC substrate opposite to the semiconductor layer forming the field effect transistor, and heat is diffused widely on the back surface of the substrate to avoid an increase in element temperature. It was. With this method, sufficiently high output characteristics and high reliability were obtained up to an operating voltage of about 50V. However, if the operating voltage is further increased to increase the power density in the future, the element temperature will rise, resulting in a problem that high output and high reliability cannot be obtained.
窒化物半導体の電界効トランジスタは、放熱に優れたSiC基板を用いるほかに、サファイア基板を用いる場合もある。サファイア基板の場合には、SiC基板よりも熱伝導率が低いため、放熱が難しく、その放熱への対策と、高周波回路の小型化を目的とした構造が提案されている(特許文献1参照)。これらの構造は、サファイア基板上に窒化物半導体の電界効果トランジスタを形成後、基板を剥離し、電極上部に厚いソース電極用Auメッキを付加する構造(特許文献1の図1)や、新たにSiC基板を接合する構造となっている(特許文献1の図3)。しかし、基板の剥離は極めて難しく、この構造の実現は容易でない。また、放熱の効果については、ソース電極やドレイン電極と、これらの電極上に形成された配線を介して、放熱される機構となっているが、電界効果トランジスタ内部での熱の主な発生点は、電流経路の電界強度が高い点、すなわちゲートのドレイン端近傍であることから、これらの構成では放熱の経路が長くなり、十分な効果が得られない問題がある。
上述したように、従来の高周波半導体装置では、動作電圧を高くすると、放熱性が不十分であり、高い出力を得ることができなかった。 As described above, in the conventional high-frequency semiconductor device, when the operating voltage is increased, the heat dissipation is insufficient and a high output cannot be obtained.
本発明は、上記事情を考慮してなされたものであって、動作電圧を高くしても、高い出力を得ることのできる高周波半導体装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a high-frequency semiconductor device capable of obtaining a high output even when the operating voltage is increased.
本発明の一態様による高周波半導体装置は、基板上に形成された半導体膜と、前記半導体膜のトランジスタ能動部形成領域となる第1領域上に離間して形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記第1領域上に形成されたゲート電極と、を有する電界効果トランジスタと、前記半導体膜、前記ソース電極、前記ゲート電極、および前記ドレイン電極を覆うように形成された絶縁膜と、前記ソース電極に接続し、前記ゲート電極を覆うように前記ゲート電極の上方にまで延在するように前記絶縁膜上に形成された放熱プレートと、前記放熱プレート上に形成された放熱部と、を備えていることを特徴とする。 A high-frequency semiconductor device according to an aspect of the present invention includes a semiconductor film formed over a substrate, a source electrode and a drain electrode formed separately on a first region that is a transistor active portion formation region of the semiconductor film, A field effect transistor having a gate electrode formed on the first region between the source electrode and the drain electrode; and covering the semiconductor film, the source electrode, the gate electrode, and the drain electrode. An insulating film formed on the insulating film, connected to the source electrode, and extended above the gate electrode so as to cover the gate electrode; and And a heat dissipating part formed on the surface.
本発明によれば、動作電圧を高くしても、高い出力を得ることができる。 According to the present invention, a high output can be obtained even if the operating voltage is increased.
以下に本発明の実施形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
(一実施形態)
本発明の一実施形態による高周波半導体装置を図1乃至図3に示す。図1は本実施形態の高周波半導体装置の平面図、図2は図1に示す切断線A−A’で切断した断面図、図3は図1に示す切断線B−B’で切断した断面図である。なお、図1は、後述する放熱装置、および放熱装置接続部が形成される直前の平面図を示している。
(One embodiment)
1 to 3 show a high-frequency semiconductor device according to an embodiment of the present invention. 1 is a plan view of the high-frequency semiconductor device according to the present embodiment, FIG. 2 is a cross-sectional view taken along a cutting line AA ′ shown in FIG. 1, and FIG. 3 is a cross-sectional view taken along a cutting line BB ′ shown in FIG. FIG. In addition, FIG. 1 has shown the top view just before the heat radiating device mentioned later and a heat radiating device connection part are formed.
本実施形態の高周波半導体装置は、図2に示すように、基板2、例えばSiC基板2上に窒化物半導体膜3が形成されている。この窒化物半導体膜3は、例えばGaN層4およびAlGaN層5を順次積層した積層構造を有し、この2層の界面には2次元電子が蓄積している。この窒化物半導体膜3上に絶縁膜8が形成されている。この絶縁膜8に、窒化物半導体膜3のトランジスタ能動部形成領域に通じる複数の開口が設けられ、これらの開口を埋め込むように、ソース電極10、ドレイン電極12、およびゲート電極14が形成されている。したがって、ソース電極10、ドレイン電極12、およびゲート電極14は、窒化物半導体膜3のトランジスタ能動部形成領域上に形成され、かつソース電極10、ドレイン電極12、およびゲート電極14は、絶縁膜8によって電気的に絶縁されている。ソース電極10およびドレイン電極12は、例えばTi層/Al層/Ti層/Au層の順で積層された積層構造を有している。また、ゲート電極は、例えばNi層/Au層の順で積層された積層構造を有している。そして、図1に示すように、ソース電極10およびドレイン電極12は交互にかつ一列に配置され、ソース電極10とドレイン電極12との間にゲート電極14が形成されている。すなわち、ソース電極10、ドレイン電極12、およびゲート電極14は、それぞれ複数個設けられている。そして、複数のドレイン電極12は、引き出し配線13に共通に接続され、複数のゲート電極14は、引き出し配線15に共通に接続されている。すなわち、本実施形態の高周波半導体装置は、複数の電界効果トランジスタがソース電極10またはドレイン電極12を共有するように一列に配列された構成となっている。
In the high-frequency semiconductor device according to the present embodiment, a nitride semiconductor film 3 is formed on a
また、図1に示すように、ソース電極10、ドレイン電極12、およびゲート電極14が一列に配列されている第1の領域に隣接する第2の領域には、引き出し配線15を介してゲート電極14に接続される、RF信号を入力する入力部26が絶縁膜8上に設けられている。この第2の領域は、第一の領域と異なり、イオン注入を施すか、またはAlGaN層5を除去して、2次元電子が蓄積しない構造となっている。この入力部26は、図3に示すように、絶縁膜8、窒化物半導体膜3、および基板2に設けられた貫通孔に埋め込まれた、例えば金属からなるコンタクト30に接続されている。このコンタクト30は、基板2の裏面(窒化物半導体膜3とは反対側の面)に設けられた入力パッド32に接続している。すなわち、入力部26はコンタクト30を介して入力パッド32に接続している。この入力パッド32に高周波半導体装置の外部からRF信号が入力される。
In addition, as shown in FIG. 1, the gate electrode is connected to the second region adjacent to the first region in which the
また、図1に示すように、ソース電極10、ドレイン電極12、およびゲート電極14が一列に配列されている領域に対して、入力部26が設けられた領域と反対側の領域には、引き出し配線13を介してドレイン電極12に接続される、RF信号を出力する出力部28が設けられている。この出力部28は、入力部26と同様に、絶縁膜8、窒化物半導体膜3、および基板2に設けられた貫通孔(図示せず)に埋め込まれた、例えば金属からなるコンタクト(図示せず)に接続されている。このコンタクトは、基板2の裏面(窒化物半導体膜3とは反対側の面)に設けられた出力パッド(図示せず)に接続している。すなわち、出力部28は上記コンタクトを介して上記出力パッドに接続している。この出力パッドから高周波半導体装置の出力が外部に出力される。なお、入力部26および出力部28は、トランジスタ能動部形成領域以外の領域に形成される。
In addition, as shown in FIG. 1, with respect to the region where the
本実施形態の高周波半導体装置においては、更に、図2に示すように、ソース電極10、ドレイン電極12、およびゲート電極14を覆うように層間絶縁膜16が形成されている。層間絶縁膜16に、ソース電極10に通じる開口が形成され、この開口を埋め込むように、金属(例えばAu)からなる放熱プレート18が形成されている。また、図3に示すように、入力部26および出力部28が形成された領域では、底面に絶縁膜8が露出する開口を層間絶縁膜16に形成し、この開口を埋め込むように、例えば金属からなる接地接続部19が形成されている。放熱プレート18は、図1に示すように接地接続部19と接続されている。この接地接続部19は、外部の接地電源に接続される。したがって、ソース電極10は、放熱プレート18および接地接続部19を介して接地電源に接続される。なお、放熱プレート18および接地接続部19は、上面が同一面となるように、同時に形成することが好ましい。なお、ゲート電極14と放熱プレート18との間には、層間絶縁膜16が存在している。
In the high-frequency semiconductor device of this embodiment, as shown in FIG. 2, an interlayer
放熱プレート18は、図1、図2に示すように、ソース電極10から延びてゲート電極14を覆うように形成されているが、ドレイン電極12を覆っていない。これは、放熱プレート18とドレイン電極12との間の絶縁破壊を防止するとともに、寄生容量の増加を防止するためである。また、図1に示すように、接地接続部19は、入力部26および出力部28を覆わないように形成されている。これも、接地接続部19と、入力部26および出力部28との間の絶縁破壊を防止するとともに、寄生容量の増加を防止するためである。
As shown in FIGS. 1 and 2, the
放熱プレート18および接地接続部19を覆うように、全面に、例えばSiO2からなる層間絶縁膜20を形成し、放熱プレート18および接地接続部19の上面が露出するまで、層間絶縁膜20を平坦化する。これにより、放熱プレート18および接地接続部19の上面と層間絶縁膜20の上面がほぼ同一平面となる。そして、これらの放熱プレート18および接地接続部19ならびに層間絶縁膜20上に、熱伝導率の高い材料(例えば、金属またはパッケージ部材、および接着層、を含む複数の層)からなる放熱装置接続部22が形成されている。この放熱装置接続部22上に放熱装置24が形成されている。放熱装置接続部22および放熱装置24が放熱部を構成する。この放熱部は半導体装置の外部に、半導体装置の内部で発生した熱を逃がす機能を有している。
An interlayer insulating
なお、本実施形態のように、放熱プレート18を形成する側に、放熱装置22、24を設けると、これを同じ側の面で、外部との、高周波信号の入力、または出力のための接続は、困難になる。そこで、本実施形態では、図3に示すように、電界効果トランジスタを形成した面の裏側の面に、高周波信号の入出力用のパッド32を形成し、このパッド32と、絶縁膜8の上面に形成した素子の高周波信号入出力部26、28とを、基板2および窒化物半導体膜3、絶縁膜8を貫通する金属からなるコンタクト30で接続する構成としている。
In addition, when the
このように構成された本実施形態においては、ソース電極10に接続する放熱プレート18および接地接続部19はドレイン電極12および入力部26ならびに出力部28が形成された領域を除いて高周波半導体装置の表面の50%以上の領域に形成され、更にこの放熱プレート18および接地接続部19に接続する、高熱伝導膜22および放熱膜24からなる放熱装置が高周波半導体装置のほぼ全面に形成されているので、電界効果トランジスタから発せられる熱を効率的に放熱することができる。これを、図4(a)、(b)に示すシミュレーション結果を参照して説明する。
In the present embodiment configured as described above, the
放熱プレート18の放熱の効果は、デバイスシミュレーションにより確認することができた。この計算は、ポアソン方程式、電子およびホールの電流連続式、熱流の連続式を同時に解くモデルを用いる。本実施形態のモデルとなる電界効果トランジスタの構造は、SiC基板上に形成した、本実施形態のような放熱プレート18を有するGaNからなるHEMT(High Electron Mobility Transistor)とし、SiC基板は100μmまで研磨することを想定した。そして、放熱プレート18はゲート電極14と、ドレイン電極12との間の中間点まで形成した。なお、このモデルにおいては、図3に示すような、放熱プレート18に接続する接地接続部19は設けられていない。
The effect of heat dissipation of the
また、比較例のモデルとして、本実施形態と異なり、ソース電極に接続する放熱プレートを設けないで、基板の裏面側に放熱部材を設けた電界効果トランジスタとした。本実施形態および比較例によるモデルの電界効果トランジスタは、放熱プレートおよび放熱部材以外は、同じ構成を有している。 Further, as a model of the comparative example, unlike the present embodiment, a field effect transistor in which a heat radiating member is provided on the back side of the substrate without providing a heat radiating plate connected to the source electrode is provided. The field effect transistor of the model according to the present embodiment and the comparative example has the same configuration except for the heat dissipation plate and the heat dissipation member.
本実施形態および比較例の電界効果トランジスタの内部における温度分布のシミュレーションを同一の電圧条件で行い、その結果を図4(a)、図4(b)にそれぞれ示す。SiC基板の裏面から放熱する場合では素子内部の最高温度が455K(ケルビン)になるのに対し(図4(a)参照)、放熱プレートの上面から放熱する場合は、320Kにとどまり(図4(b)参照)、素子内部の温度上昇を、大幅に抑制できることを示している。 The simulation of the temperature distribution inside the field effect transistor of this embodiment and the comparative example was performed under the same voltage condition, and the results are shown in FIGS. 4 (a) and 4 (b), respectively. When the heat is radiated from the back surface of the SiC substrate, the maximum temperature inside the element is 455 K (Kelvin) (see FIG. 4A), whereas when the heat is radiated from the upper surface of the heat radiating plate, the temperature is only 320 K (FIG. 4 ( b)), indicating that the temperature rise inside the device can be significantly suppressed.
このシミュレーション結果からもわかるように、本実施形態は、基板の裏面側に放熱部材を設けてこの裏面から放熱する比較例よりも、素子内部の温度を130度程度低くすることができる。この温度上昇の抑制により、ゲート幅1mmあたりのドレイン電流の計算値は、比較例の0.7Aに比べ、本実施形態では1.1Aと、1.5倍となった。このドレイン電流の増大により、高周波出力電力は、本実施形態の構成とすることにより、比較例の1.5倍となるとことが期待できる。 As can be seen from the simulation results, in this embodiment, the temperature inside the element can be lowered by about 130 degrees as compared with a comparative example in which a heat radiation member is provided on the back side of the substrate and heat is radiated from the back side. Due to the suppression of this temperature rise, the calculated value of the drain current per 1 mm of the gate width is 1.5 times, 1.1 A in this embodiment, compared to 0.7 A in the comparative example. Due to this increase in drain current, the high-frequency output power can be expected to be 1.5 times that of the comparative example by adopting the configuration of this embodiment.
また、上記シミュレーションにおいては、図1および図3に示す、放熱プレート18に接続する接地接続部19は考慮されていなかった。本実施形態では、放熱プレート18と同時に形成される接地接続部19が電界効果トランジスタが形成された領域を除いた領域に、入力部26および出力部28を覆わないように形成されている。このため、シミュレーションで考慮したモデルの場合よりも更に放熱面積が広いため、放熱の効果がより高くなる。
Further, in the simulation, the
また、一般に、電界効果トランジスタからなる高周波半導体装置においては、ドレイン電極に正の高電位が印加され、ゲート電極には、負の電圧を中心とする振幅を有するRF信号が印加され、ソース電極は接地電源に接続される。このため、ゲート電極のドレイン電極側の端部に高電界が発生し、電界効果トランジスタが破壊する可能性がある。しかし、上述のように構成された本実施形態においては、金属(例えばAu)からなる放熱プレート18は、ソース電極10から延びてゲート電極14を覆うように形成されかつソース電極10に接続しているので、ゲート電極14のドレイン電極12側の端部に発生する高電界を、放熱プレート18が緩和することが可能となり、耐圧を向上させることが可能となる。これにより動作電圧を高くすることができる。
In general, in a high-frequency semiconductor device composed of a field effect transistor, a positive high potential is applied to the drain electrode, an RF signal having an amplitude centered on a negative voltage is applied to the gate electrode, and the source electrode is Connected to ground power. Therefore, a high electric field is generated at the end of the gate electrode on the drain electrode side, and the field effect transistor may be destroyed. However, in the present embodiment configured as described above, the
次に、本実施形態のように、ソース電極10に接続する放熱プレート18を、ゲート電極14を覆うように形成した場合のゲート・ソース間容量Cgsの増加について考察する。
Next, an increase in the gate-source capacitance Cgs when the
電界効果トランジスタの真正部分のゲート・ソース間容量Cgsは、ゲート電極14からチャネルまでの深さをd、その間の物質の誘電率をεとすると、ε/dに比例する。一方、本実施形態で付加される、ゲート電極14を覆う放熱プレート18に起因する寄生容量は、ゲート電極14から放熱プレート18までの距離dp、その間の物質の誘電率εpとすると、εp/dpに比例する。本実施形態の場合、dpはdの3倍以上、逆に、εpはεの60%程度と小さいため、寄生容量によるゲート・ソース間容量Cgsの増加分は真正部分の20%以下となる。この寄生容量の増加により、素子の遮断周波数やカットオフ周波数といった特性は、やや低下するが、一般的に現時点で実現できるゲート形成プロセスを用いて、形成したゲートの素子で、GHzのオーダーで動作する素子を形成することは、まったく問題ない。
The gate-source capacitance Cgs of the genuine part of the field effect transistor is proportional to ε / d, where d is the depth from the
以上説明したように、本実施形態によれば、素子内部に発生する熱を効果的に放熱させることが可能となるので、素子内部の温度上昇を抑えて高周波の出力電力を増大させることができる。また、素子の耐圧を向上させることが可能となり動作電圧を高くすることができる。 As described above, according to the present embodiment, it is possible to effectively dissipate the heat generated inside the element, and thus it is possible to increase the high-frequency output power while suppressing the temperature rise inside the element. . Further, the breakdown voltage of the element can be improved, and the operating voltage can be increased.
(第1変形例)
本実施形態の高周波半導体装置においては、電界効果トランジスタの接地のための接続は、放熱プレート18と同時に形成する金属膜19を、電界効果トランジスタが形成される面に形成している。しかし、図5に示す、本実施形態の変形例のように、電界効果トランジスタを形成された面と反対側の面(基板2の裏面)に、接地のためのパッド36となる金属膜を形成し、電界効果トランジスタの接地接続部19またはソース電極の裏面と、基板2および窒化物半導体膜3を貫通する開口に埋め込まれた金属からなるコンタクト34で接続するようにしてもよい。なお、図5は、図1に示す切断線B−B’で切断した断面図である。
(First modification)
In the high-frequency semiconductor device of this embodiment, the connection for grounding the field effect transistor is formed by forming a
この第1変形例も本実施形態と同様の効果を得ることができる。 This first modification can also obtain the same effects as in the present embodiment.
(第2変形例)
本実施形態の第2変形例による高周波半導体装置の平面図を図6に示す。本変形例の高周波半導体装置は、図1に示す本実施形態の高周波半導体装置に比べて、ドレイン電極12の電極長が、ソース電極10の電極長よりも短くするように構成されている。このような構成とすることにより、放熱プレート18の面積を図1に示す本実施形態よりも広くすることが可能となり、放熱の効果を一層高めることができる。なお、図6に示す符号34は、図5で説明したコンタクトである。
(Second modification)
A plan view of a high-frequency semiconductor device according to a second modification of the present embodiment is shown in FIG. The high-frequency semiconductor device of this modification is configured such that the electrode length of the
この第2変形例も本実施形態と同様の効果を得ることができる。 This second modification can also obtain the same effect as that of the present embodiment.
上述の実施形態およびその変形例においては、窒化物半導体の電界効果トランジスタについて記述したが、他の半導体でも同様の効果が期待できる。 Although the nitride semiconductor field effect transistor has been described in the above-described embodiment and its modifications, the same effect can be expected from other semiconductors.
また、基板はSiC基板を使用したが、サファイア基板、Si基板など、他の基板を用いても同様の効果が得られる。 Moreover, although the SiC substrate was used as the substrate, the same effect can be obtained by using other substrates such as a sapphire substrate and a Si substrate.
また、窒化物半導体膜を構成する窒化物半導体層としては、GaNまたはAlGaNの他に、AlN、InN、InAlN、InGaN等を用いることができる。 In addition to GaN or AlGaN, AlN, InN, InAlN, InGaN, or the like can be used as the nitride semiconductor layer constituting the nitride semiconductor film.
また、上記実施形態においては、窒化物半導体膜3として、2層の窒化物半導体層を積層した構造を例にとって説明したが、3層以上の窒化物半導体層を積層した窒化物半導体膜であっても同様の効果が得られる。また、ゲート電極と窒化物半導体膜との間に、薄い絶縁膜を挟んだ構造にも適用できる。 In the above-described embodiment, the nitride semiconductor film 3 has been described as an example of a structure in which two nitride semiconductor layers are stacked. However, the nitride semiconductor film 3 is a nitride semiconductor film in which three or more nitride semiconductor layers are stacked. However, the same effect can be obtained. Further, the present invention can be applied to a structure in which a thin insulating film is sandwiched between a gate electrode and a nitride semiconductor film.
以上説明したように、本発明の一実施形態およびその変形例によれば、素子内部に発生する熱を効果的に放熱させることが可能となるので、素子内部の温度上昇を抑えて高周波の出力電力を増大させることができる。また、素子の耐圧を向上させることが可能となり動作電圧を高くすることができる。 As described above, according to one embodiment of the present invention and its modification, it is possible to effectively dissipate the heat generated inside the element, so that the temperature rise inside the element can be suppressed and high frequency output can be achieved. The power can be increased. Further, the breakdown voltage of the element can be improved, and the operating voltage can be increased.
2 基板
3 窒化物半導体膜
4 GaN層
5 AlGaN層
8 絶縁膜
10 ソース電極
12 ドレイン電極
13 引き出し配線
14 ゲート電極
15 引き出し配線
16 層間絶縁膜
18 放熱プレート
19 接地接続部
20 層間絶縁膜
22 放熱装置接続部
24 放熱装置
26 RF信号の入力部
28 出力部
30 コンタクト
32 入力パッド
34 コンタクト
36 パッド(接地用)
2 Substrate
3
Claims (6)
前記半導体膜のトランジスタ能動部形成領域となる第1領域に離間して形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記第1領域上に形成されたゲート電極と、を有する電界効果トランジスタと、
前記半導体膜、前記ソース電極、前記ゲート電極、および前記ドレイン電極を覆うように形成された絶縁膜と、
前記ソース電極に接続し、前記ゲート電極を覆うように前記ゲート電極の上方にまで延在するように前記絶縁膜上に形成された放熱プレートと、
前記放熱プレート上に形成された放熱部と、
を備えていることを特徴とする高周波半導体装置。 A semiconductor film formed on the substrate;
A source electrode and a drain electrode that are formed apart from each other in a first region to be a transistor active portion forming region of the semiconductor film;
A field effect transistor having a gate electrode formed on the first region between the source electrode and the drain electrode;
An insulating film formed to cover the semiconductor film, the source electrode, the gate electrode, and the drain electrode;
A heat dissipation plate connected to the source electrode and formed on the insulating film so as to extend above the gate electrode so as to cover the gate electrode;
A heat dissipating part formed on the heat dissipating plate;
A high-frequency semiconductor device comprising:
前記第2領域上に形成され前記ドレイン電極に接続する出力部と、
前記半導体膜の上面から前記基板の、前記半導体膜と反対側の面まで貫通するように形成され、前記入力部および前記出力部にそれぞれ接続する入力用コンタクトおよび出力用コンタクトと、
前記基板の、前記半導体膜と反対側の面に形成され、前記入力用コンタクトおよび前記出力用コンタクトにそれぞれ接続する入力用パッドおよび出力用パッドと、
を備えていることを特徴とする請求項1記載の高周波半導体装置。 An input portion formed on a second region different from the first region of the semiconductor film and connected to the gate electrode;
An output part formed on the second region and connected to the drain electrode;
An input contact and an output contact formed to penetrate from the upper surface of the semiconductor film to a surface of the substrate opposite to the semiconductor film, and connected to the input unit and the output unit, respectively,
An input pad and an output pad formed on a surface of the substrate opposite to the semiconductor film and connected to the input contact and the output contact;
The high-frequency semiconductor device according to claim 1, comprising:
前記半導体膜の上面から前記基板の、前記半導体膜と反対側の面まで貫通するように形成され、前記接地接続部に接続する接地用コンタクトと、
前記基板の、前記半導体膜と反対側の面に形成され、前記接地用コンタクトに接続する接地用パッドと、
を備えていることを特徴とする請求項2記載の高周波半導体装置。 A ground connection part that is formed in the second region other than the region where the input part and the output part are formed and is connected to the heat dissipation plate;
A grounding contact that is formed so as to penetrate from the upper surface of the semiconductor film to a surface of the substrate opposite to the semiconductor film, and connected to the ground connection portion;
A grounding pad formed on a surface of the substrate opposite to the semiconductor film and connected to the grounding contact;
The high-frequency semiconductor device according to claim 2, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008042709A JP2009200397A (en) | 2008-02-25 | 2008-02-25 | High-frequency semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008042709A JP2009200397A (en) | 2008-02-25 | 2008-02-25 | High-frequency semiconductor apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009200397A true JP2009200397A (en) | 2009-09-03 |
Family
ID=41143554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008042709A Pending JP2009200397A (en) | 2008-02-25 | 2008-02-25 | High-frequency semiconductor apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009200397A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056318A (en) * | 2016-09-28 | 2018-04-05 | 富士通株式会社 | Semiconductor device, power supply unit, amplifier, heating unit, exhaust air purification unit, vehicle, and information system |
-
2008
- 2008-02-25 JP JP2008042709A patent/JP2009200397A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056318A (en) * | 2016-09-28 | 2018-04-05 | 富士通株式会社 | Semiconductor device, power supply unit, amplifier, heating unit, exhaust air purification unit, vehicle, and information system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6156015B2 (en) | Semiconductor device and manufacturing method thereof | |
US9640632B2 (en) | Semiconductor device having improved heat dissipation | |
JP5450313B2 (en) | High frequency semiconductor package and manufacturing method thereof | |
US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
WO2012017588A1 (en) | Semiconductor device and method for manufacturing same | |
JP2011060912A (en) | Semiconductor device | |
JP2014209647A (en) | Wide bandgap field effect transistor having source region connected to field plate | |
CN102439713B (en) | Bumped, self-isolated GaN transistor chip with electrically isolated back surface | |
CN106910724A (en) | A kind of semiconductor devices | |
US9536803B2 (en) | Integrated power module with improved isolation and thermal conductivity | |
JPWO2014050054A1 (en) | Semiconductor device | |
US8629455B2 (en) | Power semiconductor device | |
JP2010016093A (en) | Semiconductor device | |
TWI624872B (en) | Nitride semiconductor device | |
JP2019527941A (en) | High power transistor | |
JP2009200397A (en) | High-frequency semiconductor apparatus | |
JP2012209334A (en) | Low-profile millimeter waveband package and method of manufacturing the same | |
JP2010165789A (en) | Semiconductor integrated circuit and method of manufacturing the same | |
WO2022178870A1 (en) | Semiconductor device, electronic apparatus, and preparation method for semiconductor device | |
JP2016072447A (en) | Transistor | |
US20180145020A1 (en) | Semiconductor device | |
JP7063186B2 (en) | Compound semiconductor equipment, manufacturing method of compound semiconductor equipment, and amplifier | |
EP3686923A1 (en) | Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die | |
TWI825498B (en) | Power transistor with heat dissipation function | |
TWI831713B (en) | Manufacturing method for a power transistor with heat dissipation function |