JP6719693B1 - 電力変換器の試験装置および試験方法 - Google Patents

Abstract

試験対象である電力変換器（１００ｘ）は、配線（１１０）によって補助変換器（２００ｘ）と接続状態で、ヒステリシスコンバータ（３００）から試験用のアーム電流（Ｉａｒｍ）を供給される。交流成分及び直流成分が重畳された基準電流指令値に従うアーム電流（Ｉａｒｍ）の出力開始後に、アーム電流（Ｉａｒｍ）の直流成分が予め定められたレベルに達するまでの間、電力変換器（１００ｘ）及び補助変換器（２００ｘ）では、蓄電素子（Ｃ１，Ｃ２）を迂回した電流経路が、電力変換器（１００ｘ）の出力端子（Ｔ１１）及び補助変換器（２００ｘ）の出力端子（Ｔ２１）の間に形成される、還流動作が実行される。環流動作の実行後、電力変換器（１００ｘ）及び補助変換器（２００ｘ）では、蓄電素子（Ｃ１，Ｃ２）及び出力端子（Ｔ１１，Ｔ２１）の電圧制御が開始される。

Description

本発明は、電力変換器の試験装置および試験方法に関する。

近年、電力系統などの高圧用途に用いられる電力変換装置においては、複数台の変換器セルを直列多重接続して構成するマルチレベル変換器の実用化が図られている。これらの変換器はモジュラー・マルチレベル変換器（ＭＭＣ）方式、又は、カスケード・マルチレベル変換器（ＣＭＣ）方式等と呼ばれる。

これらの変換器セル単体の試験のために、実際の運転時と同様の電流を模擬して変換器セルに通過させることで、変換器毎に動作検証を行う試験システムが、例えば、特開２０１６−１０２９５号公報（特許文献１）、及び、下記の非特許文献１に記載されている。

特許文献１では、複数の変換器（ＭＭＣ）をブリッジ接続したブリッジ回路が、直流電源からの直流電力に変換して交流負荷に供給するように動作することにより、実運転時に各変換器の１個当たりに供給される電圧及び電流を模擬して、各変換器の動作検証を行うことができる。又、非特許文献１には、単位変換器と、その単位変換器とほぼ同じ構造の補助変換器、ヒステリシスコンバータ、及び、リアクトルで構成された試験システムが記載される。

特開２０１６−１０２９５号公報

Yung Tang，Li Ran他著、タイトル"Design and Control of a Compensated Submodule Testing Scheme for Modular Multilevel Converter"，2016 IEEE Applied Power Electronics Conference and Exposition(APEC)

しかしながら、特許文献１では、ブリッジ回路を構成するために変換器（ＭＭＣ）は少なくとも４個接続される必要があるとともに、各変換器に直流リアクトルが接続される構成となる。このため、試験システムの大型化が懸念される。

非特許文献１の構成は、単位変換器の試験システムとして有用であるが、試験対象となる単位変換器に含まれるコンデンサの初期充電については言及されていない。一方で、試験開始直後での当該初期充電時に、単位変換器と補助変換器との間でコンデンサの電圧がアンバランスとなることで、回路動作が不安定となることが懸念される。

本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、電力変換器の試験開始時における回路動作を安定化することである。

本発明のある局面では、電力変換器の試験装置であって、試験対象となる電力変換器は、第１の端子を介して直列接続された第１及び第２の主スイッチング素子と、第１及び第２の主スイッチング素子の直列接続体と並列接続される第１の蓄電素子とを有する。試験装置は、補助変換器と、電力変換器と補助変換器との間を電気的に接続する配線と、電流出力回路と、電流出力回路、電力変換器、及び、補助変換器を制御する制御回路とを備える。補助変換器は、第２の端子を介して直列接続された第１及び第２の補助スイッチング素子の直列接続体と、直列接続体と並列接続される第２の蓄電素子とを有する。電流出力回路は、第１及び第２の端子と接続されて、交流電流指令値と直流電流指令値とが重畳された基準電流指令値に従う、電力変換器の試験用電流を出力する。制御回路は、電流出力回路からの基準電流指令値に従う試験用電流の出力開始後に、試験用電流の直流成分が予め定められたレベルに達するまでの間、第１及び第２の蓄電素子を迂回した電流経路が第１及び第２の端子間に形成されるように第１及び第２の主スイッチング素子並びに第１及び第２の補助スイッチング素子のオンオフを固定する還流動作を実行する。更に、制御回路は、直流成分が予め定められたレベルに達した後は、蓄電素子電圧指令値に従った第１及び第２の蓄電素子の電圧の制御を少なくとも含む電圧制御のための第１及び第２の主スイッチング素子並びに第１及び第２の補助スイッチング素子のオンオフ制御を開始する。

本発明の他のある局面では、電力変換器の試験方法であって、試験対象となる電力変換器は、第１の端子を介して直列接続された第１及び第２の主スイッチング素子と、第１及び第２の主スイッチング素子の直列接続体と並列接続される第１の蓄電素子とを有する。電力変換器は、配線を介して、第２の端子を介して直列接続された第１及び第２の補助スイッチング素子の直列接続体と、直列接続体と並列接続される第２の蓄電素子とを有する補助変換器と電気的に接続された状態で試験される。試験方法は、第１及び第２の端子と接続された電流出力回路からの、交流電流指令値と直流電流指令値とが重畳された基準電流指令値に従う試験用電流の出力開始後、試験用電流の直流成分が予め定められたレベルに達するまでの間、還流動作を実行するステップと、直流成分が予め定められたレベルに達した後に、蓄電素子電圧指令値に従った第１及び第２の蓄電素子の電圧の制御を少なくとも含む電圧制御のための第１及び第２の主スイッチング素子並びに第１及び第２の補助スイッチング素子のオンオフ制御を開始するステップとを備える。還流動作において、電力変換器及び補助変換器では、第１及び第２の蓄電素子を迂回した電流経路が第１及び第２の端子間に形成されるように、第１及び第２の主スイッチング素子並びに第１及び第２の補助スイッチング素子のオンオフが固定される。

本発明によれば、電力変換器及び補助変換器に供給される試験用電流の直流成分が上昇してから、蓄電素子電圧指令値に従う第１及び第２の蓄電素子の電圧制御が開始されるので、電力出力回路から、電力変換器及び補助変換器に流入する有効電力を、第１及び第２の蓄電素子の電圧制御による電力のみとできる。この結果、電力変換器の試験開始時において、第１及び第２の蓄電素子の電圧が急激に不均衡となることを回避して、回路動作を安定化することができる。

本実施の形態に係る試験装置を含む試験システムの構成例を説明する回路図である。 ヒステリシスコンバータの制御構成を説明するブロック図である。 ヒステリシスコンバータの制御動作を説明するためのアーム電流の波形図である。 電力変換器及び補助変換器の制御構成を説明するブロック図である。 試験システムの試験開始時における蓄電素子電圧指令値及びアーム電流の基準電流指令値の設定例を説明する概念図である。 図４に示された出力電圧指令値生成部の構成例を説明するためのブロック図である。 図４に示された出力電圧指令値生成部の他の構成例を説明するためのブロック図である。 図７に示されたＰＷＭ制御部の構成例を説明する回路図である。 本実施の形態に係る試験システムでの実施の形態１に係る試験時の制御処理を説明するフローチャートである。 実施の形態２に係る試験時の制御処理を説明するフローチャートである。 実施の形態２に係る充電ステップにおける動作波形図の一例である。 充電ステップにおける電力変換器及び補助変換器の動作を説明する第１の回路図である。 充電ステップにおける電力変換器及び補助変換器の動作を説明する第２の回路図である。 実施の形態３に係る試験時の制御処理を説明するフローチャートである。 実施の形態３に係る充電ステップにおける動作波形図の一例である。 実施の形態３に係る充電ステップにおける動作波形図の他の例である。 本実施の形態に係る試験装置を含む試験システムの構成の第１の変形例を説明する回路図である。 本実施の形態に係る試験装置を含む試験システムの構成の第２の変形例を説明する回路図である。

以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、本実施の形態に係る試験装置を含む試験システムの第１の構成例を説明する回路図である。

図１を参照して、本実施の形態に係る試験システム１ａは、制御回路２と、試験対象となる電力変換器１００ｘと、補助変換器２００ｘと、配線１１０と、実動作時を模擬した試験用電流を出力するための電流出力回路とを備える。電流出力回路は、ヒステリシスコンバータ３００、及び、リアクトルＬ１によって構成することが可能である。以下では、リアクトルＬ１のインダクタンス値についてもＬ１と表記する。尚、試験システム１ａのうち、試験対象である電力変換器１００ｘを除いた部分が、本実施の形態に係る試験装置を構成する。

試験対象となる電力変換器１００ｘは、例えば、直列接続されたスイッチング素子Ｑ１１及びＱ１２と、蓄電素子Ｃ１とを有するように構成される。以下では、蓄電素子Ｃ１のキャパシタンスについてもＣ１と表記する。蓄電素子Ｃ１は、スイッチング素子Ｑ１１，Ｑ１２の直列接続体と並列接続される。スイッチング素子Ｑ１１及びＱ１２の接続ノードは、出力端子Ｔ１１と接続される。即ち、スイッチング素子Ｑ１１及びＱ１２は、出力端子Ｔ１１を介して直列接続されている。スイッチング素子Ｑ１１は、ゲート駆動回路Ｇｄ１１によってオンオフ駆動され、スイッチング素子Ｑ１２は、ゲート駆動回路Ｇｄ１２によってオンオフ駆動される。

電力変換器１００ｘにおいて、出力端子Ｔ１１は「第１の端子」に対応し、スイッチング素子Ｑ１１及びＱ１２は「第１及び第２の主スイッチング素子」に対応し、蓄電素子Ｃ１は「第１の蓄電素子」に対応する。

補助変換器２００ｘは、電力変換器１００ｘと同様に構成されて、直列接続されたスイッチング素子Ｑ２１及びＱ２２と、蓄電素子Ｃ２とを有する。以下では、蓄電素子Ｃ２のキャパシタンスについてもＣ２と表記する。蓄電素子Ｃ２は、スイッチング素子Ｑ２１及びＱ２２の直列接続体と並列接続される。スイッチング素子Ｑ２１及びＱ２２は、出力端子Ｔ２１を介して直列接続されている。スイッチング素子Ｑ２１は、ゲート駆動回路Ｇｄ２１によってオンオフ駆動され、スイッチング素子Ｑ２２は、ゲート駆動回路Ｇｄ２２によってオンオフ駆動される。

尚、補助変換器２００ｘは、電力変換器１００ｘと同様の回路構成を有するが、各構成要素が全く同一である必要はない。例えば、電力変換器１００ｘのスイッチング素子Ｑ１１，Ｑ１２がＳｉＣ（Silicon Carbide）−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されるのに対して、補助変換器２００ｘのスイッチング素子Ｑ２１，Ｑ２２は、Ｓｉ−ＩＧＢＴ（Insulated Gate Bipolar Transistor）によって構成される等の差異を設けることができる。

補助変換器２００ｘにおいて、出力端子Ｔ２１は「第２の端子」に対応し、スイッチング素子Ｑ２１及びＱ２２は「第１及び第２の補助スイッチング素子」に対応し、蓄電素子Ｃ２は「第２の蓄電素子」に対応する。

ヒステリシスコンバータ３００は、第１レグ３０１と、第２レグ３０２と、蓄電素子Ｃ３を有する。第１レグ３０１は、端子Ｔ３１を介して直列接続された、スイッチング素子Ｑ３１及びＱ３２を有する。第２レグ３０２は、端子Ｔ３２を介して直列接続された、スイッチング素子Ｑ３３及びＱ３４を有する。第１レグ３０１、第２レグ３０２、及び、蓄電素子Ｃ３のそれぞれは並列に接続される。スイッチング素子Ｑ３１〜Ｑ３４は、ゲート駆動回路Ｇｄ３１〜Ｇｄ３４によってオンオフ駆動される。

リアクトルＬ１は、ヒステリシスコンバータ３００の端子Ｔ３１と、電力変換器１００ｘの出力端子Ｔ１１との間に接続される。ヒステリシスコンバータ３００の端子Ｔ３２は、補助変換器２００ｘの出力端子Ｔ２１と電気的に接続される。尚、リアクトルＬ１は、ヒステリシスコンバータ３００端子Ｔ３２及び補助変換器２００ｘの出力端子Ｔ２１との間に接続されてもよい。この場合には、ヒステリシスコンバータ３００の端子Ｔ３１と、電力変換器１００ｘの出力端子Ｔ１１は、リアクトルを介さずに電気的に接続されてもよい。即ち、リアクトルＬ１は、端子Ｔ３１及び出力端子Ｔ１１の間、及び、端子Ｔ３２及び出力端子Ｔ２１の間の少なくとも一方に接続される。尚、以下では、リアクトルＬ１のインダクタンスについてもＬ１と表記する。

配線１１０は、電力変換器１００ｘの蓄電素子Ｃ１と、補助変換器２００ｘの蓄電素子Ｃ２の負極側同士を接続する。これによって、ヒステリシスコンバータ３００の端子Ｔ３１及びＴ３２の間に、ヒステリシスコンバータ３００から出力された、電力変換器１００ｘを試験するための電流Ｉａｒｍ（以下、アーム電流Ｉａｒｍとも称する）が、電力変換器１００ｘ及び補助変換器２００ｘを通過する電流経路を形成することができる。即ち、端子Ｔ３１は「第１のテスト端子」に対応し、端子Ｔ３２は「第２のテスト端子」に対応し、アーム電流Ｉａｒｍは「試験用電流」の一実施例に対応する。

制御回路２は、電力変換器１００ｘ、補助変換器２００ｘ、及び、ヒステリシスコンバータ３００の動作を制御する。例えば、制御回路２は、ＣＰＵ（Central Processing Unit）２ａと、メモリ２ｂと、入出力（Ｉ／Ｏ）回路２ｃとを備えた、マイクロプセッサによって構成することができる。入出力回路２ｃは、試験システム１ａに配置されたセンサ類による検出値の入力、及び、試験システム１ａの構成要素に対する制御信号の出力を実行する。

制御回路２は、メモリ２ｂに格納されたプログラムに従う演算処理をＣＰＵ２ａで実行するソフトウェア処理によって、後述する各ブロック図に記載された各制御機能を実現することが可能である。或いは、制御回路２は、当該制御機能の一部又は全部を、専用の電子回路によるハードウェア処理によって実現することも可能である。

試験システム１ａにおいて、電力変換器１００ｘには、蓄電素子Ｃ１の電圧Ｖｃａｐ１（以下、キャパシタ電圧Ｖｃａｐ１とも称する）を検知するセンサＶＴ１が配置される。同様に、補助変換器２００ｘには、蓄電素子Ｃ２の電圧Ｖｃａｐ２（以下、キャパシタ電圧Ｖｃａｐ２とも称する）を検知するセンサＶＴ２が配置される。更に、試験システム１ａには、アーム電流Ｉａｒｍを検知するセンサＣＴ１が配置される。これらのセンサＶＴ１、ＶＴ２、及び、ＣＴ１による検出値は、制御回路２へ伝達される。

制御回路２は、ヒステリシスコンバータ３００に含まれるスイッチング素子Ｑ３１〜Ｑ３４のオンオフを制御するためのゲート信号Ｇ３１〜Ｇ３４と、電力変換器１００ｘに含まれるスイッチング素子Ｑ１１，Ｑ１２のオンオフを制御するためのゲート信号Ｇ１１，Ｇ１２、及び、補助変換器２００ｘに含まれるスイッチング素子Ｑ２１，Ｑ２２のオンオフを制御するためのゲート信号Ｇ２１，Ｇ２２を生成する。

ゲート信号Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２，Ｇ３１〜Ｇ３４は、ゲート駆動回路Ｇｄ１１，Ｇｄ１２，Ｇｄ２１，Ｇｄ２２，Ｇｄ３１〜Ｇｄ３４へ伝送される。ゲート駆動回路Ｇｄ１１，Ｇｄ１２，Ｇｄ２１，Ｇｄ２２，Ｇｄ３１〜Ｇｄ３４は、ゲート信号Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２，Ｇ３１〜Ｇ３４に応答して、スイッチング素子Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１〜Ｑ３４をオンオフ駆動する。尚、ゲート駆動回路Ｇｄ１１，Ｇｄ１２，Ｇｄ２１，Ｇｄ２２，Ｇｄ３１〜Ｇｄ３４に対して、ゲート信号Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２，Ｇ３１〜Ｇ３４は、光ファイバを用いて光信号として伝送されてもよく、ケーブルを用いて電気信号として伝送されてもよい。

又、制御回路２、ゲート駆動回路Ｇｄ１１，Ｇｄ１２，Ｇｄ２１，Ｇｄ２２，Ｇｄ３１〜Ｇｄ３４、及び、センサＶＴ１，ＶＴ２，ＣＴ１を駆動するための電源は、図示しないスイッチング電源等の外部電源を用いて供給することができる。或いは、蓄電素子Ｃ１，Ｃ２の蓄積エネルギから電圧変換機能によって上記電源として用いられる主回路給電装置を配置することも可能である。

次に、制御回路２による、電力変換器１００ｘ、補助変換器２００ｘ、及び、ヒステリシスコンバータ３００の制御について説明する。

図２は、ヒステリシスコンバータ３００の制御構成を説明するブロック図である。
図２を参照して、図１に示された制御回路２は、ヒステリシス制御部２０を含む。ヒステリシス制御部２０は、ヒステリシスコンバータ３００から出力されるアーム電流Ｉａｒｍを、基準電流指令値Ｉａｒｍ＊に従って制御する。具体的には、アーム電流Ｉａｒｍは、基準電流指令値Ｉａｒｍ＊を中心とした、ヒステリシス幅指令値ΔＩａｒｍ＊によって規定される一定範囲内に制御される。上述のように、アーム電流Ｉａｒｍは、リアクトルＬ１、電力変換器１００ｘ、及び、補助変換器２００ｘを通過し、センサＣＴ１によって検出される。

図３には、ヒステリシスコンバータ３００の制御動作を説明するためのアーム電流Ｉａｒｍの波形図が示される。

図３を参照して、基準電流指令値Ｉａｒｍ＊は、直流電流指令値Ｉｄｃ＊及び交流電流指令値Ｉａｃ＊・ｓｉｎ（ωｔ＋θ）が重畳された、下記の式（１）で示される。

Ｉａｒｍ＊＝Ｉｄｃ＊＋Ｉａｃ＊・ｓｉｎ（ωｔ＋θ） …（１）
式（１）において、時間ｔに対して、ω及びθは、交流成分の角周波数及び位相を示す。基準電流指令値Ｉａｒｍ＊を直流電流指令値（Ｉｄｃ＊）及び交流電流指令値（Ｉａｃ＊・ｓｉｎ（ωｔ＋θ））の重畳によって与えることにより、ＭＭＣの各変換器セルの実際の運転時における通過電流を模擬することが可能となる。尚、直流成分（直流電流指令値）Ｉｄｃ＊は負値（電力変換器１００ｘからヒステリシスコンバータ３００へ電流が流入する方向）に設定されてもよいが、以下では、Ｉｄｃ＊＞０のケースを説明する。

基準電流指令値Ｉａｒｍ＊と、予め設定されたヒステリシス幅指令値ΔＩａｒｍとにより、上限電流指令値Ｉａｒｍｈ＊（＝Ｉａｒｍ＊＋ΔＩａｒｍ）と、下限電流指令値Ｉａｒｍｌ＊（＝Ｉａｒｍ＊−ΔＩａｒｍ）とが設定される。

再び、図１を参照して、ヒステリシスコンバータ３００において、スイッチング素子Ｑ３１及びＱ３４をオンするとともに、スイッチング素子Ｑ３２及びＱ３３をオフする第１の期間では、端子Ｔ３１及びＴ３２の間に、蓄電素子Ｃ３の直流電圧を振幅とする正のパルス電圧が出力される。反対に、スイッチング素子Ｑ３２及びＱ３３をオンするとともに、スイッチング素子Ｑ３１及びＱ３４をオンする第２の期間では、端子Ｔ３１及びＴ３２の間に、蓄電素子Ｃ３の直流電圧を振幅とする負のパルス電圧が出力される。正のパルス電圧が出力される第１の期間では、アーム電流Ｉａｒｍが上昇する一方で、負のパルス電圧が出力される第２の期間では、アーム電流Ｉａｒｍは低下する。

再び図２及び図３を参照して、ヒステリシス制御部２０は、検出されたアーム電流Ｉａｒｍと、上限電流指令値Ｉａｒｍｈ＊及び下限電流指令値Ｉａｒｍｌ＊との比較に基づき、ゲート信号Ｇ３１〜Ｇ３４を生成する。

具体的には、アーム電流Ｉａｒｍが上昇する第１の期間中には、アーム電流Ｉａｒｍが上限電流指令値Ｉａｒｍｈ＊に達するまで、第１の期間が維持される。即ち、スイッチング素子Ｑ３１及びＱ３４をオンするとともに、スイッチング素子Ｑ３２及びＱ３３をオフするように、ゲート信号Ｇ３１〜Ｇ３４が生成される。

そして、上昇したアーム電流Ｉａｒｍが上限電流指令値Ｉａｒｍｈ＊に達すると、第２の期間への切替えが実行される。これにより、スイッチング素子Ｑ３２及びＱ３３をオンするとともに、スイッチング素子Ｑ３１及びＱ３４をオフするように、ゲート信号Ｇ３１〜Ｇ３４が生成される。

第２の期間は、アーム電流Ｉａｒｍが下限電流指令値Ｉａｒｍｌ＊に低下するまで継続される。そして、アーム電流Ｉａｒｍが下限電流指令値Ｉａｒｍｌ＊まで低下すると、第１の期間への切替えが実行される。これにより、スイッチング素子Ｑ３１及びＱ３４をオンするとともに、スイッチング素子Ｑ３２及びＱ３３をオフするように、ゲート信号Ｇ３１〜Ｇ３４が生成される。

このように、上限電流指令値Ｉａｒｍｈ＊及び下限電流指令値Ｉａｒｍｌ＊との比較に基づいて上記第１の期間及び第２の期間が交互に設けられることで、アーム電流Ｉａｒｍは、基準電流指令値Ｉａｒｍ＊に追従して、Ｉａｒｍ＊±ΔＩａｒｍ＊の範囲内に制御される。

ヒステリシス制御部２０には、ヒステリシスコンバータ３００の動作指令信号ＨＹＳоｎが更に入力される。ヒステリシス制御部２０は、動作指令信号ＨＹＳоｎ＝「１」のときは、上述したアーム電流制御に従ってゲート信号Ｇ３１〜Ｇ３４を生成する。一方で、動作指令信号ＨＹＳоｎ＝「０」のときは、スイッチング素子Ｑ３１〜Ｑ３４をオフに維持するように、ヒステリシス制御部２０は、全てのゲート信号Ｇ３１〜Ｇ３４を「０」に固定する。

次に、図４〜図８を用いて、試験システム１ａの定常動作時における電力変換器１００ｘ及び補助変換器２００ｘの制御を説明する。

図４を参照して、図１に示された制御回路２は、電力変換器１００ｘ及び補助変換器２００ｘを制御する電圧制御部１０を更に含む。電圧制御部１０は、出力電圧指令値生成部１１と、ＰＷＭ（Pulse Width Modulation）制御部１２及び１３を有する。

出力電圧指令値生成部１１は、電力変換器１００ｘの出力電圧指令値Ｖｃｅｌｌ１と、補助変換器２００ｘの出力電圧指令値Ｖｃｅｌｌ２を出力する。出力電圧指令値Ｖｃｅｌｌ１は、電力変換器１００ｘにおける蓄電素子Ｃ１の負極電圧に対する出力端子Ｔ１１の電圧の指令値に相当する。同様に、出力電圧指令値Ｖｃｅｌｌ２は、補助変換器２００ｘにおける蓄電素子Ｃ２の負極電圧に対する出力端子Ｔ２１の電圧の指令値に相当する。出力電圧指令値Ｖｃｅｌｌ１は「第１の出力電圧指令値」に対応し、出力電圧指令値Ｖｃｅｌｌ２は「第１の出力電圧指令値」に対応する。

出力電圧指令値生成部１１は、基準出力電圧指令値Ｖｃｅｌｌ＊、基準電流指令値Ｉａｒｍ＊、蓄電素子電圧指令値Ｖｃａｐ＊、センサＶＴ１によって検出されたキャパシタ電圧Ｖｃａｐ１、センサＶＴ２によって検出されたキャパシタ電圧Ｖｃａｐ２から、出力電圧指令値Ｖｃｅｌｌ１，Ｖｃｅｌｌ２を算出する。更に、出力電圧指令値生成部１１には、電圧制御の実行及び停止を指示するための電圧制御実行指令ＣＴＲＬоｎがさらに入力される。

ここで、基準出力電圧指令値Ｖｃｅｌｌ＊は、下記の式（２）で与えられる。
Ｖｃｅｌｌ＊＝Ｖｄｃ＊＋Ｖａｃ＊・ｓｉｎ（ωｔ＋φ） …（２）
式（２）において、時間ｔに対して、ωは、交流成分の角周波数であり、式（１）と共通である。φは、交流成分の位相であり、式（１）のθとは個別に設定されるが、φ≠θ及びφ＝θのいずれであってもよい。基準出力電圧指令値Ｖｃｅｌｌ＊についても、直流電圧指令値（Ｖｄｃ＊）及び交流電圧指令値（Ｖａｃ＊・ｓｉｎ（ωｔ＋φ））が重畳するように与えることにより、ＭＭＣの各変換器セルの実際の運転時における出力電圧を模擬することが可能となる。

図５には、試験システム１ａの試験開始時における、蓄電素子電圧指令値Ｖｃａｐ＊及びアーム電流の基準電流指令値Ｉａｒｍ＊の設定例が示される。

図５を参照して、試験システム１ａでは、ヒステリシスコンバータ３００からの、基準電流指令値Ｉａｒｍ＊に従ったアーム電流Ｉａｒｍの供給の開始時（ｔ＝０）において、式（１）中の直流成分Ｉｄｃ＊（絶対値）は、０に設定され（｜Ｉｄｃ＊｜＝０）、ｔ＝０以降では、定常状態での設定値（Ｉｄｃｓ）に向けて徐々に上昇される。一方で、式（１）中の交流成分Ｉａｃ＊は、基本的には、試験システム１ａの試験開始時から一定値に維持される。

更に、式（１）における位相θ＝０とすることで、ｔ＝０において、基準電流指令値Ｉａｒｍ＊＝０の状態から、ヒステリシスコンバータ３００が動作を開始することができる。

蓄電素子電圧指令値Ｖｃａｐ＊は、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２の指令値である。蓄電素子電圧指令値Ｖｃａｐ＊は、基本的には、ＭＭＣの各変換器セルの実際の運転時（定常状態）における蓄電素子Ｃ１，Ｃ２の電圧に相当するＶｃａｐｓに設定される。但し、電圧制御の開始時（時刻ｔｓ）には、蓄電素子Ｃ１，Ｃ２は充電されていないので、Ｖｃａｐ＊は、初期値（例えば、０又は極小値）から徐々に上昇される。Ｖｃａｐ＊＝Ｖｃａｐｓとなった後は、Ｖｃａｐ＊＝Ｖｃａｐｓが維持される。

図６は、出力電圧指令値生成部１１の構成例を説明するためのブロック図である。
図６を参照して、出力電圧指令値生成部１１は、電力変換器１００ｘの電圧制御指令値Ｖｃ１を生成する第１演算部１１ａと、補助変換器２００ｘの電圧制御指令値Ｖｃ２を算出する第２演算部１１ｂとを含む。

第１演算部１１ａは、偏差演算部１１ａＡと、ローパスフィルタ１１ａＢと、比例制御部１１ａＣと、乗算部１１ａＤとを有する。偏差演算部１１ａＡは、蓄電素子電圧指令値Ｖｃａｐ＊（図５）に対するキャパシタ電圧Ｖｃａｐ１（センサＶＴ１による検出値）の電圧偏差を算出する。偏差演算部１１ａＡによって算出された電圧偏差は、ローパスフィルタ１１ａＢに入力される。電圧偏差（Ｖｃａｐ＊−Ｖｃａｐ１）は「第１の電圧偏差」に対応する。

比例制御部１１ａＣは、ローパスフィルタ１１ａＢによって時間変化が平滑化された上記電圧偏差に、予め定められた制御ゲインＫｐ（比例ゲイン）を乗算した値を出力する。乗算部１１ａＤは、比例制御部１１ａＣの出力値と、基準電流指令値Ｉａｒｍ＊との乗算値を、電圧偏差（Ｖｃａｐ＊−Ｖｃａｐ１）を補償するための電圧制御指令値Ｖｃ１として生成する。即ち、電圧制御指令値Ｖｃ１は「第１の電圧制御指令値」に対応する。

第２演算部１１ｂは、偏差演算部１１ｂＡ、ローパスフィルタ１１ｂＢ、比例制御部１１ｂＣ、及び、乗算部１１ｂＤを有する。偏差演算部１１ｂＡは、蓄電素子電圧指令値Ｖｃａｐ＊（図５）に対するキャパシタ電圧Ｖｃａｐ２（センサＶＴ２による検出値）の電圧偏差を算出する。電圧偏差（Ｖｃａｐ＊−Ｖｃａｐ２）は「第２の電圧偏差」に対応する。

偏差演算部１１ｂＡによって算出された電圧偏差は、ローパスフィルタ１１ｂＢに入力され、比例制御部１１ｂＣは、ローパスフィルタ１１ｂＢから出力された上記電圧偏差に、制御ゲインＫｐ（比例ゲイン）を乗算した値を出力する。乗算部１１ｂＤは、比例制御部１１ｂＣの出力値と、基準電流指令値Ｉａｒｍ＊との乗算値を、電圧偏差（Ｖｃａｐ＊−Ｖｃａｐ２）を補償するための電圧制御指令値Ｖｃ２として生成する。即ち、電圧制御指令値Ｖｃ２は「第２の電圧制御指令値」に対応する。

出力電圧指令値生成部１１は、更に、加算部１１ａＥと、減算部１１ｂＥと、乗算部１１ａＦ，１１ｂＦとを有する。

加算部１１ａＥは、基準出力電圧指令値Ｖｃｅｌｌ＊と、第１演算部１１ａによる電圧制御指令値Ｖｃ１とを加算した値を出力する。乗算部１１ａＦは、加算部１１ａＥの出力値と、「０」又は「１」に設定される電圧制御実行指令ＣＴＲＬоｎとの乗算値を、電力変換器１００ｘの出力電圧指令値Ｖｃｅｌｌ１として出力する。

電圧制御のオン時には、ＣＴＲＬоｎ＝「１」とされて、Ｖｃｅｌｌ１＝Ｖｃｅｌｌ＊＋Ｖｃ１に設定される。即ち、出力電圧指令値Ｖｃｅｌｌ１は、電力変換器１００ｘにおいて、基準出力電圧指令値Ｖｃｅｌｌ＊に従った電圧が出力端子Ｔ１１から出力されるとともに、蓄電素子Ｃ１が蓄電素子電圧指令値Ｖｃａｐ＊に従って充放電されるように算出される。

一方で、減算部１１ｂＥは、基準出力電圧指令値Ｖｃｅｌｌ＊から、第２演算部１１ｂによる電圧制御指令値Ｖｃ２を減算した値を出力する。乗算部１１ｂＦは、減算部１１ｂＥからの出力値と、上述の電圧制御実行指令ＣＴＲＬоｎとの乗算値を、補助変換器２００ｘの出力電圧指令値Ｖｃｅｌｌ２として出力する。

従って、ＣＴＲＬоｎ＝「１」のときは、Ｖｃｅｌｌ２＝Ｖｃｅｌｌ＊−Ｖｃ２に設定される。これにより、電力変換器１００ｘに入力されたアーム電流Ｉａｒｍが、補助変換器２００ｘからは出力される点を考慮して、キャパシタ電圧Ｖｃｐ１，Ｖｃｐ２を同じ制御ブロック（図６）によって制御することが可能となる。即ち、出力電圧指令値Ｖｃｅｌｌ２は、補助変換器２００ｘにおいて、基準出力電圧指令値Ｖｃｅｌｌ＊に従った電圧が出力端子Ｔ２１から出力され、かつ、蓄電素子Ｃ２が蓄電素子電圧指令値Ｖｃａｐ＊に従って充放電されるように制御される。

尚、電圧制御をオフするためにＣＴＲＬоｎ＝「０」とすると、Ｖｃｅｌｌ１＝Ｖｃｅｌｌ２＝０に固定される。

図７には、出力電圧指令値生成部１１の他の構成例が示される。
図７を参照して、第１演算部１１ａ及び第２演算部１１ｂは、図６の構成例と比較して、ローパスフィルタ１１ａＢ及び１１ｂＢの配置が異なる。具体的には、ローパスフィルタ１１ａＢ及び１１ｂＢには、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２（センサＶＴ１及びＶＴ２による検出値）が入力されて、偏差演算部１１ａＡ及び１１ｂＡは、ローパスフィルタを通過したキャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２を、蓄電素子電圧指令値Ｖｃａｐ＊（図５）から減算することによって、比例制御部１１ａＣ及び１１ｂＣに入力される電圧偏差を算出する。このような構成としても、図６と同様に、電力変換器１００ｘの出力電圧指令値Ｖｃｅｌｌ１（第１の出力電圧指令値）、及び、補助変換器２００ｘの出力電圧指令値Ｖｃｅｌｌ２（第２の出力電圧指令値）を算出することができる。

又、図６及び図７での比例制御部１１ａＣ、１１ｂＣに代えて、比例積分（ＰＩ）制御等の他の公知の制御手法によって、電圧偏差に基づく制御演算を実行することも可能である。

再び図４を参照して、電力変換器１００ｘのＰＷＭ制御部１２は、出力電圧指令値生成部１１からの出力電圧指令値Ｖｃｅｌｌ１と、キャリア信号の電圧値であるキャリア電圧Ｖｃａｒｒに基づき、ゲート信号Ｇ１１，Ｇ１２を生成する。キャリア信号は、例えば、一定周波数の三角波又はのこぎり波で構成される。従って、キャリア電圧Ｖｃａｒｒは、予め定められた電圧範囲内で、キャリア波の周波数に従って、上昇及び下降を繰り返す。

図８は、ＰＷＭ制御部の構成例を説明する回路図である。
図８を参照して、ＰＷＭ制御部１２は、電圧比較器１２ａと、ＮＯＴ回路１２ｂと、ＡＮＤ回路１２ｃ，１２ｄとを有する。電圧比較器１２ａは、出力電圧指令値Ｖｃｅｌｌ１及びキャリア電圧Ｖｃａｒｒの比較結果を出力する。例えば、Ｖｃｅｌｌ１＞Ｖｃａｒｒのときには、電圧比較器１２ａは「１」を出力し、Ｖｃｅｌｌ１＜Ｖｃａｒｒのときには、電圧比較器１２ａは「０」を出力する。ＮＯＴ回路１２ｂは、電圧比較器１２ａの出力値を反転する。

ＡＮＤ回路１２ｃには、電圧比較器１２ａの出力値と、ゲートオン信号（ＧＡＴＥｏｎ）が入力される。ＡＮＤ回路１２ｃには、ＮＯＴ回路１２ｂの出力値と、ゲートオン信号（ＧＡＴＥｏｎ）が入力される。

ＧＡＴＥｏｎ＝「１」のとき、Ｖｃｅｌｌ１＞Ｖｃａｒｒの期間では、Ｇ１１＝「１」，Ｇ１２＝「０」に設定される。反対に、Ｖｃｅｌｌ１＜Ｖｃａｒｒの期間では、Ｇ１１＝「０」，Ｇ１２＝「１」に設定される。このように、ゲート信号Ｇ１１及びＧ１２は、互いに排反するレベルに設定される。尚、実際には、ゲート信号Ｇ１１及びＧ１２のレベルが入れ替わる際には、いわゆるデッドタイムとして、Ｇ１１＝Ｇ１２＝「０」となる期間が設けられることが一般的である。本実施の形態での「排反するレベルへの設定」は、レベル遷移時におけるデッドタイムの付与を含むものである点を確認的に記載する。

一方で、ＧＡＴＥｏｎ＝「０」のとき、Ｇ１１＝Ｇ１２＝「０」に固定されて、スイッチング素子Ｑ１１，Ｑ１２はオフ状態に維持される。これにより、ゲートオン信号（ＧＡＴＥｏｎ）を用いて電力変換器１００ｘのスイッチング動作を停止することができる。

尚、補助変換器２００ｘのＰＷＭ制御部１３についても、図８と同様に構成することが可能である。具体的には、電圧比較器１２ａに対して、出力電圧指令値Ｖｃｅｌｌ１に代えて出力電圧指令値Ｖｃｅｌｌ２を入力することにより、ＡＮＤ回路１２ｃからゲート信号Ｇ２１を出力し、ＡＮＤ回路１２ｄからゲート信号Ｇ２２を出力することが可能である。

図４〜図８に従って、電力変換器１００ｘ及び補助変換器２００ｘを制御することにより、電力変換器１００ｘでは、出力端子Ｔ１１の電圧が、出力電圧指令値Ｖｃｅｌｌ１（第１の出力電圧指令値）に追従するように、スイッチング素子Ｑ１１及びＱ１２のオンオフが制御される。これにより、電力変換器１００ｘは、基準電流指令値Ｉａｒｍ＊に従ったアーム電流Ｉａｒｍが通過する下で、蓄電素子Ｃ１が蓄電素子電圧指令値Ｖｃａｐ＊に従って充電された状態で、出力端子Ｔ１１から基準出力電圧指令値Ｖｃｅｌｌ＊に従った電圧を出力するように動作することができる。これにより、試験システム１ａでは、ＭＭＣの各変換器セルの実際の運転時を模擬するように、電力変換器１００ｘを試験することができる。

同様に、補助変換器２００ｘでは、出力端子Ｔ２１の電圧が、出力電圧指令値Ｖｃｅｌｌ２（第２の出力電圧指令値）に追従するように、スイッチング素子Ｑ２１及びＱ２２のオンオフが制御される。これにより、補助変換器２００ｘは、電力変換器１００ｘが上記のように動作する際に発生する電圧変動を吸収して、電源側（ヒステリシスコンバータ３００）へ影響を与えないように動作することになる。

一方で、試験開始直後には、定常状態に至るまでの期間において、以下に説明する点が懸念される。

電力変換器１００ｘが、基準電流指令値Ｉａｒｍ＊に従った電流が通過する下で（Ｉａｒｍ＊＞０）、基準出力電圧指令値Ｖｃｅｌｌ＊に従った電圧を出力端子Ｔ１１から出力する状態では、電力変換器１００ｘに対して流入する電力Ｐｃｅｌｌ＊は、角周波数ωに従った基本波１周期における平均電力として、下記の式（３）で示される。

Ｐｃｅｌｌ＊＝Ｖｄｃ＊×Ｉｄｃ＊
＋Ｖａｃ＊×Ｉａｃ＊×ｃｏｓ（φ−θ）／２ …（３）
式（３）は、式（１）のＩａｒｍ＊と、式（２）のＶｃｅｌｌ＊との積で示される瞬時電力を、基本波１周期分、即ち、ωｔ＝０〜２πの期間で積分することによって得られる。

一方で、補助変換器２００ｘでは、電力変換器１００ｘとは反対方向の電流（−Ｉａｒｍ＊）が通過する下で、基準出力電圧指令値Ｖｃｅｌｌ＊に従った電圧を出力端子Ｔ２１から出力する状態では、補助変換器２００ｘに対して流入する電力Ｐａｕｘ＊は、角周波数ωに従った基本波１周期における平均電力として、下記の式（４）で示される。

Ｐａｕｘ＊＝−Ｖｄｃ＊×Ｉｄｃ＊
−Ｖａｃ＊×Ｉａｃ＊×ｃｏｓ（φ−θ）／２ …（４）
ここで、電力変換器１００ｘに含まれる蓄電素子Ｃ１は、電力変換器１００ｘに流入する瞬時電力によって充放電される。同様に、補助変換器２００ｘに含まれる蓄電素子Ｃ２は、補助変換器２００ｘに流入する瞬時電力によって充放電される。一方で、式（３）及び式（４）から理解されるように、電力変換器１００ｘに流入する平均電力Ｐｃｅｌｌ＊と、補助変換器２００ｘに流入する平均電力Ｐａｕｘ＊との間には、Ｐａｕｘ＊＝−Ｐｃｅｌｌ＊の関係がある。

このため、蓄電素子Ｃ１及びＣ２について、一方の蓄電素子が充電されると、他方の蓄電素子は放電される。従って、蓄電素子Ｃ１，Ｃ２のキャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２が安定した状態、具体的には、基本波１周期の前後での電圧変動が０となる状態を定常状態とすると、定常状態となるための条件は、Ｐｃｅｌｌ＊＝０であることが理解される。式（３）について、Ｐｃｅｌｌ＊＝０を解くことにより、下記の式（５）を得ることができる。

Ｖｄｃ＊×Ｉｄｃ＊＝−Ｖａｃ＊×Ｉａｃ＊×ｃоｓ（φ−θ）／２ …（５）
定常状態においては、式（５）が成り立つように、基準出力電圧指令値Ｖｃｅｌｌ＊及び基準電流指令値Ｉａｒｍ＊を与える。通常、実際のＭＭＣにおける１個の変換器セルが出力する電圧と、当該変換器セルに流れる電流とに相当するように、基準出力電圧指令値Ｖｃｅｌｌ＊（Ｖｄｃ＊，Ｖａｃ＊，φ）及び基準電流指令値Ｉａｒｍ＊（Ｉｄｃ＊，Ｉａｃ＊，θ）が設定される。即ち、図５に示された、定常状態における直流電流指令値Ｉｄｃ＊＝Ｉｄｃｓは、上記式（５）が成立するように設定される。

ここで、図４で説明したように、ヒステリシスコンバータ３００は、アーム電流Ｉａｒｍが、上限電流指令値Ｉａｒｍｈ＊（＝Ｉａｒｍ＊＋ΔＩａｒｍ）と、下限電流指令値Ｉａｒｍｌ＊（＝Ｉａｒｍ＊−ΔＩａｒｍ）との間に収まるように動作する。従って、動作開始時に、基準電流指令値Ｉａｒｍ＊が直流成分Ｉｄｃ＊を有していると、実際のアーム電流Ｉａｒｍは、下限電流指令値Ｉａｒｍｌ＊を大きく下回る可能性（特に、Ｉｄｃ＊＞０のとき）、又は、上限電流指令値Ｉａｒｍｈ＊を大きく上回る可能性（特に、Ｉｄｃ＊＜０のとき）がある。これにより、アーム電流Ｉａｒｍの急激な変化が発生する虞がある。或いは、制御の人為的なミスが引き起こされることが懸念される。

上述のように、本実施の形態では、図５に示したようにＩｄｃ＊を設定するとともに、式（１）での位相θ＝０とすることで、基準電流指令値Ｉａｒｍ＊＝０の状態から、ヒステリシスコンバータ３００によるアーム電流の供給が開始されるので、このようなアーム電流Ｉａｒｍの急変を防止することができる。

図５に示された様に、基準電流指令値Ｉａｒｍ＊の直流成分Ｉｄｃ＊は、ｔ＝０から、時間経過とともに徐々に上昇する。この際に、上記の式（５）が成立する領域までＩｄｃ＊が上昇するまでの間に、電力変換器１００ｘ及び補助変換器２００ｘをスイッチング動作させると、蓄電素子Ｃ１及びＣ２の一方が充電し、他方が放電しようとするため、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２が不均衡化することが懸念される。キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２に不均衡が生じると、電力変換器１００ｘの上側のスイッチング素子Ｑ１１のオンと、補助変換器２００ｘの上側のスイッチング素子Ｑ２１のオンとが重なったタイミングにおいて、出力端子Ｔ１１及びＴ２１間に電圧差が発生し、当該電圧差がリアクトルＬ１に印加される電圧に重畳されることにより、ヒステリシスコンバータ３００の動作（電流制御）に影響を及ぼすことが懸念される。

従って、本実施の形態に係る試験システム１ａでは、上述したような問題点を回避して、動作開始時から定常状態への移行期間の動作を安定化するために、以下に説明する制御処理を実行する。

図９は、本実施の形態に係る試験システム１ａでの実施の形態１に係る試験時の制御処理を説明するフローチャートである。

図９を参照して、制御回路２は、試験システム１ａでの電力変換器１００ｘの試験が開始されると、還流ステップＳ１、及び、電圧制御開始ステップＳ２を実行する。

還流ステップＳ１は、電力変換器１００ｘのスイッチング素子Ｑ１１（上側）をオフに固定し、スイッチング素子Ｑ１２（下側）をオンに固定するステップＳ１Ａを含む。更に、還流ステップＳ１は、補助変換器２００ｘのスイッチング素子Ｑ２１（上側）をオフに固定し、スイッチング素子Ｑ２２（下側）をオンに固定するステップＳ１Ｂを含む。例えば、図６又は図７において、ＣＴＲＬоｎ＝「０」とし、図８において、ＧＡＴＥоｎ＝「１」とすることで、Ｇ１１＝Ｇ２１＝「０」、かつ、Ｇ１２＝Ｇ２２＝「１」に設定することが可能である。或いは、図４、図６又は図７、及び、図８とは別個に、還流ステップＳ１において、直接、Ｇ１１＝Ｇ２１＝「０」、かつ、Ｇ１２＝Ｇ２２＝「１」に設定する構成を設けることも可能である。

還流ステップＳ１は、動作開始時（ｔ＝０）から、図５に従って推移するＩａｃ＊及びＩｄｃ＊から設定された基準電流指令値Ｉａｒｍ＊に従ってヒステリシスコンバータ３００を動作させるステップＳ１Ｃを更に含む。例えば、時刻ｔ０において、ＨＹＳоｎを「０」から「１」に変化することで、ステップＳ１Ｃの処理が実現される。以降では、電力変換器１００ｘの試験時を通じて、ＨＹＳоｎ＝「１」に維持される。尚、ステップＳ１Ａ〜Ｓ１Ｃは、便宜上、別個のステップとして順次実行されるように表記されているが、実際には、並列に実行される。

ステップＳ１Ａ〜Ｓ１Ｃによる還流ステップＳ１では、ヒステリシスコンバータ３００からのアーム電流Ｉａｒｍは、端子Ｔ３１−出力端子Ｔ１１−スイッチング素子Ｑ１２−配線１１０−スイッチング素子Ｑ２２−出力端子Ｔ２１−端子Ｔ３２の経路により、蓄電素子Ｃ１及びＣ２を充電することなく還流される。

制御回路２は、還流ステップＳ１の実行時には、電圧制御開始ステップＳ２へ移行についての判定ステップＪ１を実行する。判定ステップＪ１では、ヒステリシスコンバータ３００からのアーム電流Ｉａｒｍの直流成分が、判定値Ｉｒまで上昇したか否かが判定される。判定値Ｉｒは、例えば、図５におけるＩｄｃｓに対応させて、予め定められる。

判定ステップＪ１では、アーム電流Ｉａｒｍの直流成分として、図５に従って設定された、当該時点における直流電流指令値Ｉｄｃ＊（基準電流指令値Ｉａｒｍ＊の直流成分）と、上記判定値Ｉｒとを比較することができる。或いは、基準電流指令値Ｉａｒｍ＊の交流成分が０となる位相でのアーム電流Ｉａｒｍの検出値（センサＣＴ１）と、上記判定値Ｉｒとを比較することも可能である。

アーム電流Ｉａｒｍの直流成分が判定値Ｉｒに達するまでの間は、判定ステップＪ１がＮＯ判定とされて、還流ステップＳ１が継続される。一方で、制御回路２は、アーム電流Ｉａｒｍの直流成分が、判定値Ｉｒに達したタイミングで（判定ステップＪ１のＹＥＳ判定時）、電圧制御開始ステップＳ２を実行する。例えば、図５での時刻ｔｓのタイミングにおいて、判定ステップＪ１がＹＥＳ判定とされる。上述のように、ＨＹＳоｎ＝「１」に維持されるので、以降でも、ヒステリシスコンバータ３００による基準電流指令値Ｉａｒｍ＊に従ったアーム電流Ｉａｒｍの出力は継続される。

電圧制御開始ステップＳ２は、電力変換器１００ｘ及び補助変換器２００ｘの蓄電素子Ｃ１，Ｃ２の電圧制御を開始するステップＳ２Ａと、電力変換器１００ｘ及び補助変換器２００ｘによるＰＷＭ制御を開始するステップＳ２Ｂとを含む。例えば、図８のＧＡＴＥоｎ＝「１」に維持したままで、図６又は図７のＣＴＲＬоｎを「０」から「１」に変化することにより、ステップＳ２Ａ及びＳ２Ｂの処理が実現される。

このタイミングでは、蓄電素子Ｃ１及びＣ２のキャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の間には電圧差が無いため、電力変換器１００ｘでのスイッチング素子Ｑ１１及びＱ１２のオンオフ制御によるスイッチング動作、及び、補助変換器２００ｘでのスイッチング素子Ｑ２１及びＱ２２のオンオフ制御によるスイッチング動作が開始されても、当該電圧差に起因する電流が発生することがない。

この状態から、図５に示された蓄電素子電圧指令値Ｖｃａｐ＊と、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２との電圧差に基づいて出力電圧指令値Ｖｃｅｌｌ１，Ｖｃｅｌｌ２が設定されることにより、蓄電素子Ｃ１及びＣ２は徐々に充電される。更に、判定ステップＪ２のＹＥＳ判定後の定常状態では、ＭＭＣの実際の運転時における電力変換器１００ｘ単体の動作を模擬するように設定された基準出力電圧指令値Ｖｃｅｌｌ＊に従って、定常状態の基準電流指令値Ｉａｒｍ＊に従ったアーム電流Ｉａｒｍが通過している下で、電力変換器１００ｘのスイッチング動作が実行される。

尚、定常状態以降では、センサ誤差、及び、損失の発生に起因して、実際には電力変換器１００ｘの出力電圧と、補助変換器２００ｘの出力電圧とは、蓄電素子Ｃ１，Ｃ２の電圧制御に従って異なる値とされることがある。

又、電圧制御開始ステップＳ２では、ステップＳ２Ａ及びステップＳ２Ｂを段階的に起動することも可能である。即ち、蓄電素子Ｃ１，Ｃ２の電圧制御のみを開始（ステップＳ２Ａ）して、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２が蓄電素子電圧指令値Ｖｃａｐ＊に制御されてから、電力変換器１００ｘ及び補助変換器２００ｘによるＰＷＭ制御を開始する（ステップＳ２Ｂ）ことも可能である。この場合には、ステップＳ２Ｂが実行されるまでの期間では、基準出力電圧指令値Ｖｃｅｌｌ＊は、一定値（例えば、Ｖｃｅｌｌ＊＝０）に固定することができる。

以上説明したように、実施の形態１に係る試験システムによれば、アーム電流Ｉａｒｍの直流成分が定常状態レベルまで上昇してから、蓄電素子電圧指令値Ｖｃａｐ＊に従う蓄電素子Ｃ１，Ｃ２の電圧制御が開始される。このため、電力出力装置（ヒステリシスコンバータ）３００から、電力変換器１００ｘ及び補助変換器２００ｘに流入する有効電力が、蓄電素子Ｃ１，Ｃ２の電圧制御による電力のみとなるので、蓄電素子Ｃ１，Ｃ２の電圧が急激に不均衡となることを回避して、試験開始時における回路動作を安定化することができる。

又、試験対象となる電力変換器１００ｘと配線１１０によって接続された補助変換器２００ｘを配置して、電力変換器１００ｘと同様に補助変換器２００ｘを動作させることで、電力変換器１００ｘの出力電圧と、補助変換器２００ｘの出力電圧の差を常時ほぼ０とすることができる。これにより、リアクトルＬ１に印加される電圧は、ヒステリシスコンバータ３００のスイッチング動作によって発生される正又は負のパルス電圧が支配的となる。この結果、ヒステリシスコンバータ３００の動作を安定化することで、電力変換器１００ｘ（試験対象）を流れるアーム電流Ｉａｒｍの制御安定度が向上するので、電力変換器１００ｘの試験を更に安定的に実行することができる。

実施の形態２．
実施の形態２では、還流ステップＳ１の前に、蓄電素子Ｃ１及びＣ２をプリチャージする充電ステップＳ３が実行される制御処理を説明する。

図１０は、実施の形態２に係る試験時の制御処理を説明するフローチャートである。
図１０を参照して、充電ステップＳ３は、電力変換器１００ｘのスイッチング素子Ｑ１１，Ｑ１２及び補助変換器２００ｘのスイッチング素子Ｑ２１，Ｑ２２をオフするステップＳ３Ａを含む。例えば、図８においてＧＡＴＥｏｎ＝「０」に固定することで、ステップＳ３Ａの処理を実行することができる。

充電ステップＳ３は、基準電流指令値Ｉａｒｍ＊＝０としてヒステリシスコンバータ３００を動作させるステップＳ３Ｂを更に含む。従って、充電ステップＳ３では、ヒステリシスコンバータ３００は、上限電流指令値Ｉａｒｍｈ＊＝ΔＩａｒｍ、及び、下限電流指令値Ｉａｒｍｌ＊＝−ΔＩａｒｍの間で上昇及び下降を繰り返すように、アーム電流Ｉａｒｍを発生する。

図１１には、充電ステップＳ３における動作波形図の一例が示される。
図１１を参照して、上限電流指令値Ｉａｒｍｈ＊及び基準電流指令値Ｉａｒｍ＊（＝０）の差（絶対値）と、下限電流指令値Ｉａｒｍｌ＊及び基準電流指令値Ｉａｒｍ＊（＝０）の差（絶対値）とは等しい。従って、上限電流指令値Ｉａｒｍｈ＊及び下限電流指令値Ｉａｒｍｌ＊が０を基準に正負対称であるので、アーム電流Ｉａｒｍは、Ｉａｒｍ＞０の期間と、Ｉａｒｍ＜０との期間とが周期的に現れる、０を基準に正負対称な交流電流（平均値＝０）に制御される。

図１２には、Ｉａｒｍ＞０の期間における電力変換器１００ｘ及び補助変換器２００ｘの動作を説明する回路図が示される。

図１２を参照して、充電ステップＳ３では、スイッチング素子Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２がオフに固定されるため、アーム電流Ｉａｒｍの経路は、各スイッチング素子の逆並列ダイオードによって確保される。

Ｉａｒｍ＞０の期間では、端子Ｔ３１から出力端子Ｔ１１に向かって流入するアーム電流Ｉａｒｍは、スイッチング素子Ｑ１１の逆並列ダイオードＤ１１−蓄電素子Ｃ１−スイッチング素子Ｑ２２の逆並列ダイオードＤ２２の経路で、出力端子Ｔ２１から端子Ｔ３２へ流れる。これにより、ヒステリシスコンバータ３００の蓄電素子Ｃ３の電圧（ＶＤＣ）と蓄電素子Ｃ１のキャパシタ電圧Ｖｃａｐ１との電圧差（ＶＤＣ−Ｖｃａｐ１）に依存して生じるアーム電流Ｉａｒｍにより、蓄電素子Ｃ１が充電される。

図１３には、Ｉａｒｍ＜０の期間における電力変換器１００ｘ及び補助変換器２００ｘの動作を説明する回路図が示される。

Ｉａｒｍ＜０の期間では、端子Ｔ３２から出力端子Ｔ２１に向かって流入したアーム電流Ｉａｒｍは、スイッチング素子Ｑ２１の逆並列ダイオードＤ２１−蓄電素子Ｃ２−スイッチング素子Ｑ１２の逆並列ダイオードＤ１２を経由して、出力端子Ｔ１１から端子Ｔ３１へ流れる。これにより、蓄電素子Ｃ３の電圧（ＶＤＣ）と蓄電素子Ｃ２のキャパシタ電圧Ｖｃａｐ２との電圧差（ＶＤＣ−Ｖｃａｐ２）に依存して生じるアーム電流Ｉａｒｍにより、蓄電素子Ｃ２が充電される。

再び図１１を参照して、Ｉａｒｍ＞０の期間と、Ｉａｒｍ＜０の期間とが交互に現れるため、蓄電素子Ｃ１と蓄電素子Ｃ２は交互にほぼ均一に充電されていく。この際に、アーム電流Ｉａｒｍが上昇する期間では、アーム電流の傾きは、（ＶＤＣ−Ｖｃａｐ１）／Ｌ１に比例し、アーム電流Ｉａｒｍが低下する期間では、アーム電流の傾きは、−（ＶＤＣ−Ｖｃａｐ２）／Ｌ１に比例する。

従って、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２の上昇に応じて、アーム電流Ｉａｒｍの傾きは徐々に小さくなり、交流電流の周期も徐々に長くなる。そして、キャパシタ電圧Ｖｃａｐ１又はＶｃａｐ２が、ヒステリシスコンバータ３００の蓄電素子Ｃ３の電圧（ＶＤＣ）まで上昇すると、アーム電流Ｉａｒｍ＝０となる。

この状態に至ると、ヒステリシスコンバータ３００は、スイッチング素子Ｑ３１〜Ｑ３４のスイッチングが切り替わらない状態となるので、充電ステップＳ３によって、蓄電素子Ｃ１及びＣ２をこれ以上は充電できなくなる。図１１の例では、Ｖｃａｐ１＝ＶＤＣに到達することで、蓄電素子Ｃ１及びＣ２の充電が終了される。この時点では、リアクトルＬ１にエネルギが蓄積されている状態で、ヒステリシスコンバータ３００のスイッチング動作が停止される。このため、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の間には、当該蓄積エネルギ分に相当する電圧差が生じている。

再び、図１０を参照して、制御回路２は、充電ステップＳ３の実行時には、充電ステップの終了条件についての判定ステップＪ２を実行する。例えば、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２が蓄電素子Ｃ３の電圧（ＶＤＣ）の近傍まで上昇したとき、又は、充電ステップＳ３の開始から予め定められた時間が経過したときに、判定ステップＪ２をＹＥＳ判定とすることができる。一方で、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の上昇、又は、予め定められた時間の経過が検出されるまでの間、判定ステップＪ２はＮＯ判定とされる。

或いは、判定ステップＪ２では、図１１に示した、蓄電素子Ｃ１，Ｃ２の充電終了に応じたアーム電流Ｉａｒｍの消滅（Ｉａｒｍ＝０）を検出することも可能である。例えば、｜Ｉａｒｍ｜＜ε（ε≒０）の状態が予め定められた時間継続すると、制御回路２は、Ｉａｒｍ＝０を検出して、判定ステップＪ２をＹＥＳ判定とすることができる。一方で、Ｉａｒｍ＝０が検出されるまでの間、判定ステップＪ２はＮＯ判定とされる。

判定ステップＪ２がＮＯ判定の間、還流ステップＳ１への移行は待機されて、充電ステップＳ３は継続される。一方で、判定ステップＪ２がＹＥＳ判定とされると、制御回路２は、実施の形態１（図９）と同様の、還流ステップＳ１、判定ステップＪ１、及び、電圧制御開始ステップＳ２を実行する。即ち、判定ステップＪ２のＹＥＳ判定後での試験システム１ａの動作は、実施の形態１と同様であるので、詳細な説明は繰り返さない。尚、実施の形態２では、図５に示された、蓄電素子電圧指令値Ｖｃａｐ＊について、電圧制御が開始される時刻ｔｓにおいて、直流電圧ＶＤＣ相当の値に設定されるように変形することが必要である。

以上説明したように、実施の形態２に係る試験システムでの試験時の制御処理によれば、充電ステップＳ３を加えることで、還流ステップＳ１の終了後に電圧制御開始ステップＳ２に移行した際に、蓄電素子Ｃ１及びＣ２が略均一の電圧まで予め充電されているため、蓄電素子Ｃ１，Ｃ２のキャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２に不均衡が発生することを防止しつつ、電圧制御の開始後に、蓄電素子Ｃ１，Ｃ２のキャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２が基準出力電圧指令値Ｖｃｅｌｌ＊に達するまでの時間を短縮することができる。

特に、電圧制御開始ステップＳ２後の電圧制御（図４）では、蓄電素子Ｃ１，Ｃ２は、充放電を繰り返しながら、徐々に充電されていく。このため、電圧制御単独で、キャパシタ電圧Ｖｃａｐ１＝Ｖｃａｐ２＝０の状態から、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２を基準出力電圧指令値Ｖｃｅｌｌ＊まで上昇させるのには、ある程度の時間を要することが理解される。

これに対して、上述の充電ステップＳ３では、蓄電素子Ｃ１，Ｃ２が放電される期間を設けることなく、蓄電素子Ｃ１，Ｃ２が充電される。従って、充電ステップＳ３を経由することによって、蓄電素子Ｃ１，Ｃ２の充電に要する時間は、電圧制御単独での充電と比較して、短縮できることが理解される。この様に、実施の形態２に係る試験時の制御処理によれば、試験開始から定常状態に至るまでの時間も短縮されるので、より効率的に試験を行うことも可能となる。

実施の形態３．
実施の形態３では、実施の形態２で説明した充電ステップＳ３の変形例を説明する。

図１１で説明したように、実施の形態２の充電ステップＳ３の終了時には、蓄電素子Ｃ１及びＣ２のキャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の間に、リアクトルＬ１の蓄積エネルギ分に相当する電圧差が生じている。実施の形態３では、このような電圧差を抑制するための充電ステップＳ３を説明する。

図１４は、実施の形態３に係る試験時の制御処理を説明するフローチャートである。
図１４を参照して、実施の形態３においても、制御回路２は、図９で説明した還流ステップＳ１に先立って、充電ステップＳ３を実行する。充電ステップＳ３は、図１０と同様のステップＳ３Ａと、ヒステリシスコンバータ３００を一定デューティで動作させるステップＳ３Ｃとを含む。即ち、実施の形態３に係る充電ステップＳ３では、基準電流指令値Ｉａｒｍ＊＝０としてヒステリシスコンバータ３００を動作するステップＳ３Ｂに代えて、ステップＳ３Ｃが実行される。

ステップＳ３Ｃにおいて、制御回路２は、一定のスイッチング周期の下で、スイッチング素子Ｑ３１及びＱ３４をオンするとともに、スイッチング素子Ｑ３２及びＱ３３をオフする第１の期間と、スイッチング素子Ｑ３２及びＱ３３をオンするとともに、スイッチング素子Ｑ３１及びＱ３４をオンする第２の期間とが、一定の周期の下で、一定の期間長の比（デューティ）に従って交互に設けられるように、ヒステリシスコンバータ３００を制御する。

例えば、第１の期間の長さＴ１、及び、第２の期間長さＴ２の比（Ｔ１：Ｔ２）は、蓄電素子Ｃ１及びＣ２のキャパシタンスの比（Ｃ１：Ｃ２）に従う一定値に設定される（Ｔ１：Ｔ２＝Ｃ１：Ｃ２）。例えば、上記一定デューティに従うスイッチングパターンによってスイッチング素子Ｑ１１，Ｑ２１，Ｑ２２，Ｑ２２をオンオフするためのゲート信号Ｇ１１，Ｇ２１，Ｇ２２，Ｇ２２の信号パターンを、充電ステップＳ３専用に予め生成することによって、ステップＳ３Ｃの処理を実現することが可能である。

図１５には、実施の形態３に係る充電ステップＳ３における動作波形図の一例が示される。

図１５を参照して、Ｃ１＝Ｃ２のときには、Ｔ１：Ｔ２＝１：１，即ち、デューティは５０（％）に設定される。これにより、ヒステリシスコンバータ３００が端子Ｔ３１及び端子Ｔ３２の間に正の電圧パルスを出力することによりアーム電流Ｉａｒｍが上昇する第１の期間（Ｑ３１，Ｑ３４がオン、Ｑ３２，Ｑ３３がオフ）と、ヒステリシスコンバータ３００が端子Ｔ３１及び端子Ｔ３２の間に負の電圧パルスを出力することによりアーム電流Ｉａｒｍが低下する第２の期間（Ｑ３２，Ｑ３３がオン、Ｑ３１，Ｑ３４がオフ）とが、１：１の時間長で交互に設けられる。

尚、図１５の動作例では、アーム電流Ｉａｒｍ＝０（ｔ＝０）から、アーム電流Ｉａｒｍが正負で対称となるように、初回の第１の期間の長さを調整（通常の半分の長さ）する初期位相調整が行われた例が示される。この結果、アーム電流Ｉａｒｍは、試験開始時（ｔ＝０）より、正負対称な波形となる。

これにより、図１２の電流経路によって蓄電素子Ｃ１が充電されて、キャパシタ電圧Ｖｃａｐ１が上昇するアーム電流Ｉａｒｍ＞０の期間と、図１３の電流経路によって蓄電素子Ｃ２が充電されて、キャパシタ電圧Ｖｃａｐ２が上昇するアーム電流Ｉａｒｍ＜０の期間とが、等時間長ずつ交互に設けられる。この結果、蓄電素子Ｃ１及びＣ２は、交互に均等充電される。

アーム電流Ｉａｒｍは、スイッチング素子Ｑ３１〜Ｑ３４のスイッチング周波数が固定されてヒステリシスコンバータ３００がスイッチング動作するため、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２の上昇に応じて徐々に減衰する。従って、最終的に、蓄電素子Ｃ３の電圧ＶＤＣ（図１２，図１３）と、キャパシタ電圧Ｖｃａｐ１，Ｖｃａｐ２との差が無くなって充電が終了されるときのリアクトルＬ１での蓄積エネルギも小さくなる。この結果、充電終了時におけるキャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の電圧差を、実施の形態２（図１１）と比較して大幅に低減することができる。

図１６には、図１５で説明した初期位相調整を行わずに充電ステップを実行したときの動作波形図が他の例として示される。

図１６を参照して、初期位相調整を実行しない場合には、充電ステップＳ３の開始直後において、アーム電流Ｉａｒｍは正負対称にはならないため、蓄電素子Ｃ１又はＣ２の一方に偏って充電が進行する。これにより、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の間には、ある程度の不均衡が発生する。

しかしながら、ヒステリシスコンバータ３００が一定デューティ制御されるため、蓄電素子Ｃ１及びＣ２の充電の進行ととともにアーム電流Ｉａｒｍが減衰していく。これに伴い、リアクトルＬ１に印加される電圧が小さくなることで、キャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の電圧差も徐々に小さくなる。

この結果、充電ステップＳ３による充電終了時点では、初期位相調整が行われた図１５と、初期位相調整が行われない図１６との間で、電圧及び電流の挙動に大きな差異は発生しない。即ち、実施の形態３に係る充電ステップにおいて、一定デューティ制御を開始する際の初期位相の調整は、必須ではないことが理解される。

再び、図１４を参照して、制御回路２は、充電ステップＳ３の実行時には、充電工程の終了についての判定ステップＪ２を実行する。図１５及び図１６に示されるように、実施の形態３の充電ステップＳ３においても、蓄電素子Ｃ１，Ｃ２の充電終了時には、アーム電流Ｉａｒｍの消滅（Ｉａｒｍ＝０）が検出される。このため、図１４の判定ステップＪ２についても、図１２の判定ステップＪ２と同様の処理とすることができる。尚、実施の形態３においても、図５に示された蓄電素子電圧指令値Ｖｃａｐ＊について、電圧制御が開始される時刻ｔｓにおいて、直流電圧ＶＤＣ相当の値に設定されるように変形することが必要である。

図１４においても、判定ステップＪ２がＮＯ判定の間、充電ステップＳ３は継続される一方で、判定ステップＪ２がＹＥＳ判定とされると、制御回路２は、実施の形態１（図９）と同様の、還流ステップＳ１、判定ステップＪ１、及び、電圧制御開始ステップＳ２を実行する。図１４（実施の形態３）においても、判定ステップＪ２のＹＥＳ判定後での試験システム１ａの動作は、実施の形態１と同様であるので、詳細な説明は繰り返さない。

以上説明したように、実施の形態３に係る試験システムでの試験時の制御処理によれば、実施の形態２で説明した効果に加えて、充電ステップＳ３での蓄電素子Ｃ１及びＣ２の充電終了時におけるキャパシタ電圧Ｖｃａｐ１及びＶｃａｐ２の不均衡を抑制することができる。この結果、電圧制御開始の動作を更に安定化することが可能である。

最後に、図１に示された試験システム１ａの構成の変形例について説明する。
図１７は、本実施の形態に係る試験装置を含む試験システムの構成の第１の変形例を説明する回路図である。

図１７を参照して、第１の変形例に係る試験システム１ｂでは、配線１１０は、電力変換器１００ｘの蓄電素子Ｃ１と、補助変換器２００ｘの蓄電素子Ｃ２との正極同士間を接続するように配置される。このようにしても、試験対象となる電力変換器１００ｘと、補助変換器２００ｘとを含むアーム電流Ｉａｒｍの経路を確保することが可能である。試験システム１ｂのその他の部分の構成は、試験システム１ａ（図１）と同様であるので、詳細な説明は繰り返さない。

図１７の試験システム１ｂにおいては、電力変換器１００ｘのスイッチング素子Ｑ１１をオンするとともにスイッチング素子Ｑ１２をオフし、補助変換器２００ｘのスイッチング素子Ｑ２１をオンするとともにスイッチング素子Ｑ２２をオフすることで、還流ステップＳ１を実現することができる。又、実施の形態２及び３での充電ステップＳ３では、電力変換器１００ｘのスイッチング素子Ｑ１１及びＱ１２をオフするとともに、補助変換器２００ｘのスイッチング素子Ｑ２１及びＱ２２をオフすることで、Ｉａｒｍ＞０の期間で蓄電素子Ｃ２を充電する一方で、Ｉａｒｍ＜０の期間では蓄電素子Ｃ１を充電することが可能である。

或いは、図１８に示されるように、試験対象となる電力変換器及び補助変換器の構成についても、図１での例示に限定されるものではない。

図１８は、本実施の形態に係る試験装置を含む試験システムの構成の第２の変形例を説明する回路図である。

図１８を参照して、第２の変形例に係る試験システム１ｃでは、図１及び図１７に示された、いわゆるハーフブリッジ構成の電力変換器１００ｘ及び補助変換器２００ｘに代えて、電力変換器１００ｙ及び補助変換器２００ｙを備える点で異なる。

試験対象である電力変換器１００ｙは、電力変換器１００ｘ（図１）の構成に加えて、直列接続されたスイッチング素子Ｑ１３及びＱ１４を更に備える。スイッチング素子Ｑ１３及びＱ１４の直列接続体は、蓄電素子Ｃ１、及び、スイッチング素子Ｑ１１及びＱ１２の直列接続体と並列に接続される。電力変換器１００ｙは、いわゆるフルブリッジ構成を有する。スイッチング素子Ｑ１３及びＱ１４は、制御回路２からのゲート信号Ｇ１３及びＧ１４に応答して、ゲート駆動回路Ｇｄ１３及びＧｄ１４によりオンオフ駆動される。スイッチング素子Ｑ１３及びＱ１４は「第３及び第４の主スイッチング素子」に対応する。

同様に、補助変換器２００ｙは、補助変換器２００ｘ（図１）の構成に加えて、直列接続されたスイッチング素子Ｑ２３及びＱ２４を更に備える。スイッチング素子Ｑ２３及びＱ２４の直列接続体は、蓄電素子Ｃ２、及び、スイッチング素子Ｑ２１及びＱ２２の直列接続体と並列に接続される。スイッチング素子Ｑ２３及びＱ２４は、制御回路２からのゲート信号Ｇ２３及びＧ２４に応答して、ゲート駆動回路Ｇｄ２３及びＧｄ２４によりオンオフ駆動される。スイッチング素子Ｑ２３及びＱ２４は「第３及び第４の補助スイッチング素子」に対応する。

配線１１０は、スイッチング素子Ｑ１３及びＱ１４の接続ノードと、スイッチング素子Ｑ２３及びＱ２４の接続ノードの間を接続するように配置することによって、試験対象となる電力変換器１００ｙと、補助変換器２００ｙとを含むアーム電流Ｉａｒｍの経路を確保する。試験システム１ｃのその他の部分の構成は、試験システム１ａ（図１）と同様であるので、詳細な説明は繰り返さない。

図１８の試験システム１ｃにおいては、電力変換器１００ｙのスイッチング素子Ｑ１２，Ｑ１４をオンするとともにスイッチング素子Ｑ１１，Ｑ１３をオフし、補助変換器２００ｙのスイッチング素子Ｑ２２，Ｑ２４をオンするとともにスイッチング素子Ｑ２１，Ｑ２３をオフすることで、還流ステップＳ１を実現することができる。又、実施の形態２及び３での充電ステップＳ３では、電力変換器１００ｘのスイッチング素子Ｑ１１〜Ｑ１４をオフするとともに、補助変換器２００ｙのスイッチング素子Ｑ２１〜Ｑ２４をオフすることで、アーム電流Ｉａｒｍの全波整流により、Ｉａｒｍ＞０の期間及びＩａｒｍ＜０の期間を通じて、直列接続された蓄電素子Ｃ１及びＣ２を充電することが可能である。

図１７、及び、図１８に示された試験システム１ｂ，１ｃの各々においても、試験対象となる電力変換器１００ｘ，１００ｙと配線１１０によって接続された補助変換器２００ｘ，２００ｙを配置して、電力変換器１００ｘ，１００ｙと同様に、補助変換器２００ｘ，２００ｙを動作させることで、電力変換器１００ｘ，１００ｙの出力電圧と、補助変換器２００ｘ，２００ｙの出力電圧の差を常時ほぼ０とすることができる。この結果、実施の形態１で説明したのと同様に、ヒステリシスコンバータ３００の動作を安定化して、電力変換器１００ｘ，１００ｙ（試験対象）を流れるアーム電流Ｉａｒｍの制御安定度が向上することができるので、試験システム１ｂ，１ｃの動作を安定化することができる。

このように、本実施の形態に係る試験システムにおいて、試験対象とされる電力変換器と、補助変換器の各々は、スイッチング素子の直列接続体と、当該直列接続体と並列接続された蓄電素子とを含む構成であり、還流ステップにおいて蓄電素子を含まない電流経路を形成可能であれば、任意の回路構成とすることができる。

又、試験対象となる電力変換器１００ｘの実際の運転時を模擬するアーム電流Ｉａｒｍ（試験用電流）を出力するための「電力出力回路」として、ヒステリシスコンバータ３００及びリアクトルＬ１による構成を例示したが、「電力出力回路」は、基準電流指令値Ｉａｒｍ＊に従ったアーム電流Ｉａｒｍを出力する機能を有する限り、任意の構成とすることができる。

例えば、ヒステリシスコンバータ３００及びリアクトルＬ１の代わりに、制御応答性の高い電流源を用いて「電流出力回路」を構成することも可能である。この場合にも、当該電流源が、０を基準に正負対称な交流電流を出力する状態下で、電力変換器１００ｘ，１００ｙ及び補助変換器２００ｘ，２００ｙの各スイッチング素子をオフ固定することによって、逆並列ダイオードによる蓄電素子Ｃ１，Ｃ２の充電電流経路を形成することができる。即ち、実施の形態２及び３での充電ステップＳ３を同様に実現することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。これらの新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

１ａ，１ｂ，１ｃ 試験システム、２ 制御回路、１０ 電圧制御部、１１ 出力電圧指令値生成部、１１ａ 第１演算部、１１ａＡ，１１ｂＡ 偏差演算部、１１ａＢ，１１ｂＢ ローパスフィルタ、１１ａＣ，１１ｂＣ 比例制御部、１１ａＤ，１１ａＦ，１１ｂＤ，１１ｂＦ 乗算部、１１ａＥ 加算部、１１ｂ 第２演算部、１１ｂＥ 減算部、１２，１３ ＰＷＭ制御部、１２ａ 電圧比較器、２０ ヒステリシス制御部、１００ｘ，１００ｙ 電力変換器、１１０ 配線、２００ｘ，２００ｙ 補助変換器、３００ ヒステリシスコンバータ、３０１ 第１レグ、３０２ 第２レグ、Ｃ１〜Ｃ３ 蓄電素子、ＣＴ１，ＶＴ１，ＶＴ２ センサ、ＣＴＲＬｏｎ 電圧制御実行指令、Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２ 逆並列ダイオード、Ｇ１１〜Ｇ１４，Ｇ２１〜Ｇ２４，Ｇ３１〜Ｇ３４ ゲート信号、Ｇｄ１１〜Ｇｄ１４，Ｇｄ２１〜Ｇｄ２４，Ｇｄ３１〜Ｇｄ３４ ゲート駆動回路、Ｉａｒｍ アーム電流（試験用電流）、Ｉａｒｍ＊ 基準電流指令値、Ｉａｒｍｈ 上限電流指令値、Ｉａｒｍｌ 下限電流指令値、Ｉｄｃ＊ 直流電流指令値、Ｉｒ 判定値、Ｊ１，Ｊ２ 判定ステップ、Ｌ１ リアクトル、Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４，Ｑ３１〜Ｑ３４ スイッチング素子、Ｓ１ 還流ステップ、Ｓ２ 電圧制御起動ステップ、Ｓ３ 充電ステップ、Ｔ１１ 出力端子（電力変換器）、Ｔ２１ 出力端子（補助変換器）、Ｔ３１，Ｔ３２ 端子（ヒステリシスコンバータ）、Ｖｃ１，Ｖｃ２ 電圧制御指令値、Ｖｃａｐ１，Ｖｃａｐ２ キャパシタ電圧、Ｖｃａｐ＊ 蓄電素子電圧指令値、Ｖｃａｒｒ キャリア電圧、Ｖｃｅｌｌ１，Ｖｃｅｌｌ２ 出力電圧指令値、Ｖｃｅｌｌ＊ 基準出力電圧指令値。

Claims (17)

1. 第１の端子を介して直列接続された第１及び第２の主スイッチング素子の直列接続体と、前記直列接続体と並列接続される第１の蓄電素子とを有する電力変換器の試験装置であって、
   第２の端子を介して直列接続された第１及び第２の補助スイッチング素子の直列接続体と、前記直列接続体と並列接続される第２の蓄電素子とを有する補助変換器と、
   前記電力変換器と前記補助変換器との間を電気的に接続する配線と、
   前記第１及び第２の端子と接続されて、交流電流指令値と直流電流指令値とが重畳された基準電流指令値に従う、前記電力変換器の試験用電流を出力する電流出力回路と、
   前記電流出力回路、前記電力変換器、及び、前記補助変換器を制御する制御回路とを備え、
   前記制御回路は、
   前記電流出力回路からの前記基準電流指令値に従う前記試験用電流の出力開始後に、前記試験用電流の直流成分が予め定められたレベルに達するまでの間、前記第１及び第２の蓄電素子を迂回した電流経路が前記第１及び第２の端子間に形成されるように前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子のオンオフを固定する還流動作を実行し、
   前記直流成分が前記予め定められたレベルに達した後は、蓄電素子電圧指令値に従った前記第１及び第２の蓄電素子の電圧の制御を少なくとも含む電圧制御のための前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子のオンオフ制御を開始する、電力変換器の試験装置。
2. 前記制御回路は、前記還流動作の前に、前記電流出力回路から直流成分を含まない交流電流が供給される状態の下で、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子をオフに固定して、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子の各々と逆並列に接続されたダイオードを経由する電流経路によって、前記第１及び第２の蓄電素子を充電する充電動作を実行する、請求項１記載の電力変換器の試験装置。
3. 前記電流出力回路は、
   前記第１及び第２の端子のそれぞれと電気的に接続される第１及び第２のテスト端子と、
   複数のスイッチング素子を有し、当該複数のスイッチング素子のオンオフ制御によって、直流電圧を正のパルス電圧又は負のパルス電圧に変換して前記第１及び第２のテスト端子間に出力するヒステリシスコンバータと、
   前記第１の端子及び前記第１のテスト端子の間、並びに、前記第２の端子及び前記第２のテスト端子の間との間の少なくとも一方に、前記試験用電流が通過するように接続されたリアクトルとを含み、
   前記制御回路は、
   前記正のパルス電圧の出力時に、前記試験用電流の検出値が、前記基準電流指令値よりも高く設定された上限電流指令値まで上昇すると前記負のパルス電圧の出力に切り替える一方で、前記負のパルス電圧の出力時には、前記試験用電流の検出値が、前記基準電流指令値よりも低く設定された下限電流指令値まで低下すると前記正のパルス電圧の出力に切り替えるように、前記ヒステリシスコンバータの前記複数のスイッチング素子のオンオフを制御する、請求項１記載の電力変換器の試験装置。
4. 前記制御回路は、前記還流動作の前に、前記第１及び第２の蓄電素子の充電動作を実行するように、前記ヒステリシスコンバータ、前記電力変換器、及び、前記補助変換器を制御し、
   前記基準電流指令値と前記上限電流指令値との差の絶対値と、前記基準電流指令値と前記下限電流指令値との差の絶対値とは同一であるとともに、前記充電動作において、前記基準電流指令値はゼロに設定され、
   前記充電動作において、前記電力変換器及び前記補助変換器では、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子がオフに固定されて、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子の各々と逆並列に接続されたダイオードを経由する電流経路によって、前記第１及び第２の蓄電素子が充電される、請求項３記載の電力変換器の試験装置。
5. 前記制御回路は、前記還流動作の前に、前記第１及び第２の蓄電素子の充電動作を実行するように、前記ヒステリシスコンバータ、前記電力変換器、及び、前記補助変換器を制御し、
   前記充電動作において、前記ヒステリシスコンバータは、前記基準電流指令値とは無関係に、前記正のパルス電圧を出力する第１の期間と、前記負のパルス電圧を出力する第２の期間とが、予め定められたそれぞれの期間長の比率に従って交互に出現するように、前記複数のスイッチング素子のオンオフが制御され、
   前記充電動作において、前記電力変換器及び前記補助変換器では、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子がオフに固定されて、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子の各々と逆並列に接続されたダイオードを経由する電流経路によって、前記第１及び第２の蓄電素子が充電される、請求項３記載の電力変換器の試験装置。
6. 前記電圧制御において、前記電力変換器では、前記第１の端子の出力電圧が、第１の出力電圧指令値に追従するように前記第１及び第２の主スイッチング素子のオンオフが制御されるとともに、前記補助変換器では、前記第２の端子の出力電圧が、第２の出力電圧指令値に追従するように前記第１及び第２の補助スイッチング素子のオンオフが制御され、 前記制御回路は、前記電圧制御において、
   前記第１の蓄電素子の電圧と前記蓄電素子電圧指令値との第１の電圧偏差を補償するための第１の電圧制御指令値と、交流電圧指令値と直流電圧指令値とが重畳された基準出力電圧指令値とを加算した値に従って前記第１の出力電圧指令値を算出するとともに、
   前記第２の蓄電素子の電圧と前記蓄電素子電圧指令値との第２の電圧偏差を補償するための第２の電圧制御指令値を、前記基準出力電圧指令値から減算した値に従って前記第２の出力電圧指令値を算出し、
   前記第１の電圧制御指令値は、前記第１の電圧偏差と、前記基準電流指令値との乗算に従って算出され、
   前記第２の電圧制御指令値は、前記第２の電圧偏差と、前記基準電流指令値との乗算に従って算出される、請求項１〜５のいずれか１項に記載の電力変換器の試験装置。
7. 前記配線は、前記第１の蓄電素子の負極と、前記第２の蓄電素子の負極との間を接続することによって、前記電力変換器と前記補助変換器との間を電気的に接続する、請求項１〜６のいずれか１項に記載の電力変換器の試験装置。
8. 前記配線は、前記第１の蓄電素子の正極と、前記第２の蓄電素子の正極との間を接続することによって、前記電力変換器と前記補助変換器との間を電気的に接続する、請求項１〜６のいずれか１項に記載の電力変換器の試験装置。
9. 前記電力変換器は、
   直列接続された第３及び第４の主スイッチング素子をさらに有し、
   前記第３及び第４の主スイッチング素子の直列接続体は、前記第１の蓄電素子と並列接続され、
   前記補助変換器は、
   直列接続された第３及び第４の補助スイッチング素子をさらに有し、
   前記第３及び第４の補助スイッチング素子の直列接続体は、前記第２の蓄電素子と並列接続され、
   前記配線は、前記第３及び第４の主スイッチング素子の接続ノードと、前記第３及び第４の補助スイッチング素子の接続ノードとの間を接続することによって、前記電力変換器と前記補助変換器との間を電気的に接続する、請求項１〜６のいずれか１項に記載の電力変換器の試験装置。
10. 第１の端子を介して直列接続された第１及び第２の主スイッチング素子の直列接続体と、前記直列接続体と並列接続される第１の蓄電素子とを有する電力変換器の試験方法であって、
    前記電力変換器は、配線を介して、第２の端子を介して直列接続された第１及び第２の補助スイッチング素子の直列接続体と、前記直列接続体と並列接続される第２の蓄電素子とを有する補助変換器と電気的に接続された状態で試験され、
    前記第１及び第２の端子と接続された電流出力回路からの、交流電流指令値と直流電流指令値とが重畳された基準電流指令値に従う試験用電流の出力開始後、前記試験用電流の直流成分が予め定められたレベルに達するまでの間、還流動作を実行するステップと、
    前記直流成分が前記予め定められたレベルに達した後に、蓄電素子電圧指令値に従った前記第１及び第２の蓄電素子の電圧の制御を少なくとも含む電圧制御のための前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子のオンオフ制御を開始するステップとを備え、
    前記還流動作において、前記電力変換器及び前記補助変換器では、前記第１及び第２の蓄電素子を迂回した電流経路が前記第１及び第２の端子間に形成されるように、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子のオンオフが固定される、電力変換器の試験方法。
11. 前記還流動作の実行前に、前記電流出力回路から直流成分を含まない交流電流が供給される状態の下で、前記第１及び第２の蓄電素子を充電するステップを更に備え、
    前記充電するステップにおいて、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子はオフに固定され、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子の各々と逆並列に接続されたダイオードを経由する電流経路によって、前記第１及び第２の蓄電素子は充電される、請求項１０記載の電力変換器の試験方法。
12. 前記電流出力回路は、
    前記第１及び第２の端子のそれぞれと電気的に接続される第１及び第２のテスト端子と、
    複数のスイッチング素子を有し、当該複数のスイッチング素子のオンオフ制御によって、直流電圧を正のパルス電圧又は負のパルス電圧に変換して前記第１及び第２のテスト端子間に出力するヒステリシスコンバータと、
    前記第１の端子及び前記第１のテスト端子の間、並びに、前記第２の端子及び前記第２のテスト端子の間との間の少なくとも一方に、前記試験用電流が通過するように接続されたリアクトルとを含み、
    前記ヒステリシスコンバータは、前記正のパルス電圧の出力時に、前記試験用電流の検出値が、前記基準電流指令値よりも高く設定された上限電流指令値まで上昇すると前記負のパルス電圧の出力に切り替える一方で、前記負のパルス電圧の出力時には、前記試験用電流の検出値が、前記基準電流指令値よりも低く設定された下限電流指令値まで低下すると前記正のパルス電圧の出力に切り替えるように、前記複数のスイッチング素子のオンオフが制御される、請求項１０記載の電力変換器の試験方法。
13. 前記還流動作の前に、前記第１及び第２の蓄電素子の充電動作を実行するように、前記ヒステリシスコンバータ、前記電力変換器、及び、前記補助変換器を制御するステップを更に備え、
    前記基準電流指令値と前記上限電流指令値との差の絶対値と、前記基準電流指令値と前記下限電流指令値との差の絶対値とは同一であるとともに、前記充電動作において、前記基準電流指令値はゼロに設定され、
    前記充電動作において、前記電力変換器及び前記補助変換器では、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子がオフに固定されて、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子の各々と逆並列に接続されたダイオードを経由する電流経路によって、前記第１及び第２の蓄電素子が充電される、請求項１２記載の電力変換器の試験方法。
14. 前記還流動作の前に、前記第１及び第２の蓄電素子の充電動作を実行するように、前記ヒステリシスコンバータ、前記電力変換器、及び、前記補助変換器を制御するステップを更に備え、
    前記充電動作において、前記基準電流指令値は設定されず、前記ヒステリシスコンバータは、前記正のパルス電圧を出力する第１の期間と、前記負のパルス電圧を出力する第２の期間とが、予め定められたそれぞれの期間長の比率に従って交互に出現するように、前記複数のスイッチング素子のオンオフが制御され、
    前記充電動作において、前記電力変換器及び前記補助変換器では、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子がオフに固定されて、前記第１及び第２の主スイッチング素子並びに前記第１及び第２の補助スイッチング素子の各々と逆並列に接続されたダイオードを経由する電流経路によって、前記第１及び第２の蓄電素子が充電される、請求項１２記載の電力変換器の試験方法。
15. 前記電圧制御において、前記電力変換器では、前記第１の端子の出力電圧が、第１の出力電圧指令値に追従するように前記第１及び第２の主スイッチング素子のオンオフが制御されるとともに、前記補助変換器では、前記第２の端子の出力電圧が、第２の出力電圧指令値に追従するように前記第１及び第２の補助スイッチング素子のオンオフが制御され、
    前記第１の出力電圧指令値は、前記電圧制御において、前記第１の蓄電素子の電圧と前記蓄電素子電圧指令値との第１の電圧偏差を補償するための第１の電圧制御指令値と、交流電圧指令値と直流電圧指令値とが重畳された基準出力電圧指令値とを加算した値に従って算出され、
    前記第２の出力電圧指令値は、前記電圧制御において、前記第２の蓄電素子の電圧と前記蓄電素子電圧指令値との第２の電圧偏差を補償するための第２の電圧制御指令値を、前記基準出力電圧指令値から減算した値に従って算出され、
    前記第１の電圧制御指令値は、前記第１の電圧偏差と、前記基準電流指令値との乗算に従って算出され、
    前記第２の電圧制御指令値は、前記第２の電圧偏差と、前記基準電流指令値との乗算に従って算出される、請求項１０〜１４のいずれか１項に記載の電力変換器の試験方法。
16. 前記還流動作を実行後における前記電圧制御の実行時において、前記基準電流指令値は、前記第１及び第２の端子の各々の出力電圧の指令値である基準出力電圧指令値と、前記基準電流指令値との積で示される瞬時電力を、前記基準電流指令値の基本波成分の一周期で積分した値が０になるように設定され、
    前記基準出力電圧指令値は、交流電圧指令値と直流電圧指令値とが重畳されて設定される、請求項１０〜１５のいずれか１項に記載の電力変換器の試験方法。
17. 前記基準電流指令値の瞬時値は、前記電流出力回路による前記試験用電流の出力開始時において０に設定される、請求項１０〜１６のいずれか１項に記載の電力変換器の試験方法。

Images