JP6716921B2

JP6716921B2 - 信号処理装置、プログラム、及び、方法

Info

Publication number: JP6716921B2
Application number: JP2016008880A
Authority: JP
Inventors: 慶彦川島
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2016-01-20
Filing date: 2016-01-20
Publication date: 2020-07-01
Anticipated expiration: 2036-01-20
Also published as: JP2017129729A

Description

この発明は、例えばデジタルオーディオ信号に対して量子化又は標本化の分解能を低減させる処理を行う信号処理装置に関する。

従来、デジタルオーディオ信号に対するエフェクタの１種に、「ビットクラッシャ」と呼ばれるものがある（例えば、下記特許文献１を参照）。これは入力されたオーディオ信号のサンプリング周波数（すなわち「標本化」の分解能）や量子化ビット数（すなわち「量子化」の分解能）を意図的に下げることで、低質な粗い音に聞こえるようにする、いわゆる「音を汚す」、効果を得るものである。

従来のビットクラッシャでは、サンプリング周波数や量子化ビット数を下げたときにオーディオ信号に対して付与される効果が単調に感じられることがあった。

特表２０１４−５２０３５２号公報

この発明は、上述の点に鑑みてなされたもので、例えばデジタルオーディオ信号に対して量子化又は該標本化の少なくとも一方による分解能を低減させる処理において、複雑で面白みのある効果を付与できるようにした信号処理装置及びプログラムを提供することを目的とする。

この発明は、或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、該量子化又は該標本化の少なくとも一方による分解能を低減させる処理を行う信号処理部と、前記信号処理部の出力信号を該信号処理部の入力に帰還する帰還部を備え、前記信号処理部は、標本化による分解能を低減させる第１処理部と量子化による分解能を低減させる第２処理部とを直列に接続して成ることを特徴とする信号処理装置である。

この発明に係る信号処理装置によれば、信号処理部において、或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、標本化による分解能を低減させる第１処理と量子化による分解能を低減させる第２処理とを直列的に施し、該信号処理部の出力信号を該信号処理部の入力に帰還するように構成したことにより、信号処理部には、帰還された出力信号が後続の入力信号に混合されて入力される。処理済みの出力信号が信号処理部への入力信号に影響を与えるので、信号処理部の処理対象となる信号が複雑な振る舞いを示すようになる。したがって、量子化及び標本化による分解能を低減させる処理において、処理対象の信号に対して、従来に比べて複雑で面白みのある効果を付与することができる。

一実施形態に係る信号処理装置において、前記信号はデジタルオーディオ信号である。デジタルオーディオ信号は、例えば楽器演奏音など何らかの音を、或る量子化ビット数及び或る標本化周波数で符号化した音データである。その場合、前記信号処理部は、オーディオ信号の量子化分解能及／又は標本化分解能を低減させる処理、すなわち「ビットクラッシャ」と呼ばれる効果付与処理を行うものである。

また、この発明は、装置の発明として実施しうるのみならず、前記信号処理装置の機能を実現するステップをコンピュータに実行させるためのプログラムの発明として、また、前記信号処理装置の機能を実現するステップを備える方法の発明として、実施及び構成されてよい。

この発明によれば、量子化又は該標本化の少なくとも一方の分解能を低減させる処理において、処理対象の信号に対して、従来に比べて複雑で面白みのある効果を付与することができるという優れた効果を奏する。

この発明に係る信号処理装置の概念的構成例を説明するブロック図。図１に示す信号処理装置を適用した電子楽器の電気的ハードウェア構成例を示すブロック図。ビットクラッシャの構成例を説明するブロック図。ビットクラッシャにより処理された信号を説明する図であって、（ａ）は入力信号、（ｂ）は、標本化分解能（サンプリグン周波数）を低減した結果、（ｃ）は、量子化分解能（量子化ビット数）を低減した結果を、それぞれ示す。ビットクラッシャの全体動作例を説明するフローチャート。図４における分解能低減処理の詳細例を説明するフローチャート。

以下、添付図面を参照して、この発明の一実施形態について詳細に説明する。

図１は、この発明に係る信号処理装置の概念的構成例を示す。図１において、信号処理装置１００は、或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、該量子化又は該標本化の少なくとも一方による分解能を低減させる処理を行う信号処理部１０１と、前記信号処理部１０１の出力信号を該信号処理部１０１の入力に帰還する帰還部１０２を備える。

信号は、例えばデジタルオーディオ信号（以下、「オーディオ信号」ともいう）である。デジタルオーディオ信号は、例えば楽器演奏音など何らかの音を、或る量子化ビット数及び或る標本化周波数で符号化した音データである。その場合、信号処理部１０１は、オーディオ信号に対して量子化及び／又は該標本化による分解能を低減させる処理、すなわち「ビットクラッシャ」と呼ばれる効果付与処理を行うものである。

一実施形態において、図１の信号処理装置１００は、例えば電子楽器に組み込まれたものである。図２は、図１の信号処理装置１００を組み込んだ電子楽器１０の電気的ハードウェア構成例を示す。図２において、電子楽器１０は、マイクロプロセッサユニット（ＣＰＵ）１、リードオンリメモリ（ＲＯＭ）２、ランダムアクセスメモリ（ＲＡＭ）３、演奏操作部４、設定操作部５、表示部６、信号処理回路７、外部記憶装置８及びインタフェース９を備える。ＣＰＵ１は、通信バス１２を介して各部２〜９に接続され、各種データ及び制御信号を相互に通信できる。

ＣＰＵ１は、ＲＯＭ２又はＲＡＭ３に記憶された各種のプログラムを実行して、電子楽器１０の全体動作を制御する。ＣＰＵ１により制御される動作は、例えば演奏情報の生成や効果付与処理などを含む。ＲＯＭ２及びＲＡＭ３は、ＣＰＵ１が実行する各種のプログラムや各種のデータなどを格納するほか、ＲＡＭ３はＣＰＵ１が実行するプログラムのロード領域やワーク領域に使用される。外部記憶装置８は、ハードディスク、ＦＤ（フレキシブルディスク又はフロッピー（登録商標）ディスク）、ＣＤ（コンパクトディスク）、ＤＶＤ（デジタル多目的ディスク）、あるいはフラッシュメモリ等の半導体メモリなどからなる。

演奏操作部４は、例えば複数の鍵からなる鍵盤と、該鍵盤の操作に応じた操作イベントを検出する機構とを含み、該鍵盤の操作に応じた操作イベントを検出して、該操作イベントに応じた検出信号を通信バス１２に出力する。操作イベントは、ノートナンバ、キーオン又はキーオフ、ベロシティ等を含む。

設定操作部５は、各種情報を入力するためのスイッチ群と、各スイッチの操作に応じた操作イベントを検出する機構を含む。設定操作部５は、各スイッチの操作に応じた操作イベントを検出して、該操作イベントに応じた検出信号を通信バス１２に出力する。

表示部６は、例えば液晶ディスプレイで構成され、通信バス１２を介してＣＰＵ１から受信した表示制御信号に基づく各種情報を表示する。

信号処理回路７は、音源回路７０と効果付与回路７１を含む。音源回路７０は、通信バス１２を介して供給された演奏情報に基づく音を示すデジタルオーディオ信号を電子的に生成する。音源回路７０は、例えばＦＭ音源、ＰＣＭ音源或いは物理モデル音源等、周知のどのような楽音合成方式を用いて構成されてもよい。

効果付与回路７１は、例えば音源回路７０により生成されたデジタルオーディオ信号が入力され、該入力信号に対する効果付与処理を行う。効果付与回路７１は、デジタルオーディオ信号のサンプリング周波数及び／又は量子化ビット数を任意に低減する処理を行うモジュール（以下、ビットクラッシャという）を含む、様々な効果付与モジュールを含み得る。効果付与回路７１を含む信号処理回路７が、図１の信号処理装置１００に対応する。

なお、信号処理回路７は、専用のハードウェア装置により構成されてもよいし、或いは、ＣＰＵ１又は信号処理回路７に組み込まれたＤＳＰ（DigitalSignalProcessor）によるソフトウェア処理により構成されてもよい。

サウンドシステム１１は、デジタルアナログ変換器、アンプ、スピーカなどを含み、信号処理回路７から出力されたデジタルオーディオ信号をアナログオーディオ信号に変更して外部へ出力する。

また、インタフェース９は、例えばＵＳＢ、イーサネット（登録商標）等の汎用インタフェース、ＭＩＤＩ規格の信号を送受信するためのＭＩＤＩインタフェース、外部機器からオーディオ信号を入力したり、外部機器へオーディオ信号を出力したりするオーディオインタフェースを含む。

図３は、効果付与回路７１におけるビットクラッシャの構成例を説明するブロック図である。図３に示すビットクラッシャは、サンプリング周波数を低減させる第１処理部３０と量子化ビット数を低減させる第２処理部４０とを直列に接続して成り、入力信号を第１処理部３０で処理し、該第１処理部３０の処理結果を第２処理部４０で処理して出力する。この場合、ビットクラッシャは、サンプリング周波数を低減する処理と量子化ビット数を低減する処理とを行う。第１処理部３０及び第２処理部４０は図１の信号処理部１０１に対応している。

図３に示すビットクラッシャは、第２処理部４０から出力されたオーディオ信号を第１処理部３０の入力に帰還する帰還路５０を備える。第１処理部３０の前段には混合部５２が設けられている。混合部５２は、帰還路５０を経由して帰還された帰還信号を入力信号と混合し、混合結果を第１処理部３０に入力する。一例において、帰還路５０にはレベル調整部５１が備わる。レベル調整部５１は、或るフィードバック係数αを乗算することにより、前記帰還されるオーディオ信号のレベル調整、すなわち帰還量の調整を行う。フィードバック係数αは、１以下の値をとり、一例として、０．５に設定されるとよい。フィードバック係数αは、ユーザが設定操作部５等を用いて可変設定できてよい。帰還路５０は、図１の帰還部１０２に対応している。

ビットクラッシャへの入力信号は、例えば音源回路７０（図２参照）で生成されたデジタルオーディオ信号である。また、別の例では、電子楽器１０に外部から入力されたデジタルオーディオ信号である。図４（ａ）は、入力信号を模擬的に示す図である。図４（ａ）において横軸が時間を示し、縦軸が音量振幅値を示す。

デジタルオーディオ信号は、周知の通り、例えば４４．１ｋＨｚなど所定のサンプリング周波数（サンプリングレート又はサンプルレートともいわれる）で、楽器演奏音など何らかの連続的なアナログ音データを標本化（サンプル）したデータである。サンプリング周波数により、音でデータの標本化に関する単位時間当たりの時間分解能が規定される。標本化された個々の標本値を「１サンプル」と呼ぶ。サンプリング周波数が高いほど時間分解能が細かくなるので、単位時間あたりサンプル数が多くなり、より高品質なデータなる。例えば、４４．１ｋＨｚの場合、１秒当たり、音データを４４１００個のサンプルに区切って標本化する。

また、周知の通り、デジタルオーディオ信号の音振幅値は、例えば１６ｂｉｔなど所定の量子化ビット数に従う分解能（量子化分解能）で表現されている。量子化ビット数が大きいほど、量子化分解能が細かくなるので、最小音量から最大音量までの音量差をより細かい段階に細分して滑らかに表現できる。

ビットクラッシャ処理は、入力されたデジタルオーディオ信号のサンプリング周波数及び／又は量子化ビット数を低減させることにより、低質な粗い音に聞こえるようにする、いわゆる「音を汚す」、効果を得るものである。従来のビットクラッシャは、単に入力信号のサンプリング周波数及び／又は量子化ビット数を低減させるだけであったため、効果が単調であり面白みにかけていた。この点、図３に示すビットクラッシャの構成では帰還路５０により出力信号を帰還することにより、複雑で面白みのある効果を得られるように工夫されている。

図５は、図３に示すビットクラッシャの全体的な動作例を説明するフローチャートである。図５に示すビットクラッシャの動作は、信号処理回路７により行われる。図５の処理は、例えば電子楽器１０の電源投入等に応じて開始され、所定の処理周期毎に繰り返して実行される。処理周期は、例えば、図示外のワードクロック源から与えられるワードクロックに基づく。周知の通り、ワードクロックは、機器間でオーディオ信号処理を同期させるためのクロックであり、入力信号のサンプリング周波数と同じ周期を持つ。ステップＳ１において、信号処理回路７は、ビットクラッシャモジュール２０に対する入力信号から、今回の処理周期（ｎ）にて処理対象となる、１サンプルｘ（ｎ）を取得する。

ステップＳ２において、信号処理回路７は、直前の処理周期で保存された帰還信号の１サンプル、すなわち、該直前の処理周期でのビットクラッシャ処理の処理結果（第２処理部４０の出力）である１サンプルｙ（ｎ−１）に、フィードバック係数αを掛けて、αｙ（ｎ−１）を求める。これにより、フィードバック係数αでレベル調整された帰還信号を得る。この処理は、帰還路５０とレベル調整部５１に相当する。

ステップＳ３において、前記ステップＳ１で取得した入力信号の１サンプルｘ（ｎ）と、前記ステップＳ２で求めた帰還信号のサンプルαｙ（ｎ−１）とを混合し、混合結果ｘ´（ｎ）を得る。ｘ´（ｎ）は、直前の処理周期での処理結果を、それに後続する入力信号を混合したものであるから、ビットクラシャ処理済みの直前サンプルからの影響を含むものとなる。

ステップＳ４において、信号処理回路７は、ｘ´（ｎ）に対して、第１処理部３０及び第２処理部４０による分解能低減処理を行う。図６は、前記ステップＳ４における分解能低減処理例を説明するフローチャートである。図６のステップＳ１０〜Ｓ１４が第１処理部３０におけるサンプリング周波数低減処理、すなわち標本化による時間分解能を低減する処理に対応しており、ステップＳ１５が第２処理部４０における量子化ビット数低減処理、すなわち量子化分解能を低減する処理に対応する。

前記図３に示す通り、第１処理部３０は、タイミング生成部３１と０次ホールド部３２とを備える。タイミング生成部３１は、時間分解能設定値と図示外のワードクロック源から供給されたワードクロックに基づき、０次ホールド部３２に対するタイミング信号を生成する。時間分解能設定値は、サンプリング周波数低減効果を調整するためのパラメータである。ユーザは、操作部５に含まれる操作子等を用いて、例えば低減処理された後のサンプリング周波数を指定する値を指定することにより、任意の時間分解能設定値を設定できる。０次ホールド部３２は、入力信号の１サンプルを保持し、タイミング生成部３１からタイミング信号が供給された時に、該保持された１サンプルをその時点での入力信号の１サンプルに更新する。

図６のステップＳ１０において、信号処理回路７は、ワードクロックに基づき、タイミング生成部３１のカウンタをインクリメントとする。そして、タイミング生成部３１のカウンタの値が時間分解能設定値に基づくカウント数に達した場合（ステップＳ１１のｙｅｓ）、信号処理回路７は、ステップＳ１２において、タイミング生成部３１のタイミング信号を生成し、該生成したタイミング信号を０次ホールド部３２に供給する。このタイミング信号に応じて、０次ホールド部３２の保持値が、今回の処理周期（ｎ）で処理対象となる１サンプルｘ´（ｎ）、すなわち、前記ステップＳ３で得た、入力信号の１サンプルｘ（ｎ）と帰還信号の１サンプルαｙ（ｎ−１）の混合結果、に更新される。そして、ステップＳ１３において、信号処理回路７は、タイミング生成部３１のカウンタをリセットする。ステップステップＳ１４において、信号処理回路７は、前記ステップＳ１２で更新された０次ホールド部３２の保持値ｘ´（ｎ）を後段の第２処理部４０に出力する。一方、該タイミング生成部３１のカウンタの値が前記カウント数に達しない場合（ステップＳ１１のｎｏ）は、信号処理回路７は、前記ステップＳ１２及びＳ１３による保持値の更新を行わずに、前記ステップＳ１４において０次ホールド部３２の保持値を後段の第２処理部４０に出力する。第１処理部３０は、上記ステップＳ１０〜Ｓ１４により、入力された信号（混合結果）の１サンプルを、時間分解能設定値に基づくタイミグ信号の生成周期毎に保持し、次回のタイミング信号が生成されるまで、該保持された１サンプルを出力する。したがって、処理結果の信号は、時間分解能設定値に応じた時間間隔で処理前の信号からサンプルを間引いたものとなる。図４（ｂ）は、第１処理部３０によるサンプリング周波数低減処理の結果を説明する図である。（ｂ）に示す通り、サンプリング周波数低減処理結果の信号は、処理前の信号を単位時間あたりより少ないサンプル数で粗く表現したもの、すなわち、処理対象の信号のサンプリング周波数を時間分解能設定値に応じて低減した信号に相当するものとなる。

前記第１処理部３０によりサンプリング周波数を低減された信号は、第２処理部４０に供給される。第２処理部４０は、前記図３に示す通り、量子化分解能設定値に基づき前記第１処理部３０から入力された１サンプルの量子化ビット数を低減する量子化分解能調整部４１を備える。量子化分解能設定値は、量子化ビット数低減効果を調整するためのパラメータである。ユーザは、操作部５に含まれる操作子等を用いて、例えば低減処理された後の量子化ビット数を指定することにより、任意の量子化分解能設定値を設定できる。

図６のステップＳ１５は、第２処理部４０による量子化ビット数の低減処理を示す。該ステップＳ１５において、信号処理回路７は、前記ステップＳ１４で出力された１サンプル（例えば、ｘ´（ｎ））のビット数を、設定された量子化分解能設定値に相当する量子化ビット数に変換して、処理結果のサンプルｙ（ｎ）を得る。前記量子化ビット数の変換は、例えば、設定された量子化分解能設定値に相当する量子化ビット数で、前記１サンプルの下位ビットをクリアすることにより、行われる。図４（ｃ）は、量子化ビット数低減処理の結果を説明する図である。量子化ビット数低減処理の結果は、図４（ｃ）に示す通り、処理前の信号では多段階で細かく表現されていた振幅（図において縦方向の長さ）を、より少ない段階（図の例では２段階）で粗く表現したもの、すなわち、処理前の信号の量子化ビット数を量子化分解能設定値に応じて低減した信号に相当するものとなる。

なお、図６のステップＳ１０〜Ｓ１４によるサンプリング周波数低減処理、及び、ステップＳ１５の量子化ビット数低減処理自体は周知技術を適用できる。

図５に戻ると、ステップＳ５において、信号処理回路７は、前記ステップＳ４における分解能低減処理の処理結果ｙ（ｎ）をビットクラッシャから出力する。処理結果ｙ（ｎ）は、図３の構成例では、第２処理部４０の出力信号の１サンプルである。出力先は、例えばサウンドシステム１１（図２）である。

ステップＳ６において、信号処理回路７は、今回の処理周期（ｎ）での処理結果ｙ（ｎ）を次回の処理周期にて帰還信号の１サンプルｙ（ｎ−１）として参照するために一時保存する。前記ステップＳ２及びＳ６が帰還路５０の動作である。

信号処理回路７は、前記所定の処理周期毎に、ステップＳ１〜Ｓ６を繰り返す。これにより、入力信号と帰還信号の混合結果に対する、ビットクラシャ処理（すなわち、サンプリング周波数低減処理と量子化ビット数低減処理）が行われる。このビットクラシャの処理の処理対象となる前記混合結果は、帰還信号の影響により、入力信号よりも複雑な振る舞いを示すものとなる。信号処理回路７（の効果付与回路７１）は、入力信号よりも複雑な振る舞いを示す信号に対してビットクラッシャ処理を行うので、単に入力信号を処理するだけの従来の構成に比べて、複雑で面白みのある効果を付与することができる。

以上、この発明の一実施形態を説明したが、この発明は上記実施形態に限定されるものではなく、特許請求の範囲、及び明細書と図面に記載された技術的思想の範囲内において種々の変形が可能である。

例えば、別の実施形態に係るビットクラシャの処理構成例は、図３の帰還路５０に更にローパスフィルタを備えてもよい。ローパスフィルタは、例えばレベル調整部５１の前段に挿入される。ローパスフィルタのパラメータはユーザが可変調整できてよい。

また、別の実施形態に係るビットクラシャの処理構成例は、図３の帰還路５０に更にディレイを備えてもよい。ディレイは、例えばレベル調整部５１の前段に挿入される。ディレイのパラメータはユーザが可変調整できてよい。

また、別の実施形態に係るビットクラシャの処理構成例は、図３において、第１処理部３０の処理結果を帰還する第２帰還路を設けてもよい。その場合、混合部５２は、入力信号と帰還路５０の帰還信号に、更に、第１処理部３０の出力信号も混合する。

また、別の実施形態に係るビットクラシャの処理構成例は、図３において、第１処理部３０と第２処理部４０が並列に接続されていてもよい。その場合、第１処理部３０の出力信号と第２処理部４０の出力信号を混合した混合出力信号がビットクラシャの処理結果となり、第１処理部３０と第２処理部４０の入力に帰還される。

また、別の実施形態に係るビットクラシャの処理構成例は、図３において、第１処理部３０のみを備える、すなわち、信号処理部１０１は標本化よる分解能を低減させる処理のみを行うように構成されてもよい。その場合、帰還路５０は、第１処理部３０の出力信号を第１処理部３０の入力に帰還するように構成される。

また、別の実施形態に係るビットクラシャの処理構成例は、図３において、第２処理部３０のみを備える、すなわち、信号処理部１０１は量子化よる分解能を低減させる処理のみを行うように構成されてもよい。その場合、帰還路５０は、第２処理部４０の出力信号を第２処理部４０の入力に帰還するように構成される。

また、別の実施形態に係るビットクラシャの処理構成例は、図３において、２以上の複数の処理モジュールを直列に接続するように構成されてもよい。その場合、帰還路５０は、例えば、最終段の出力信号を先頭の処理モジュールの入力に帰還するように構成される。また、直列に接続する処理モジュールは、如何なる順序であってもよい。したがって、図３に示すビットクラシャの処理構成例では、標本化よる分解能を低減させる処理モジュール（第１処理部３０）の後に量子化よる分解能を低減させる処理モジュール（第２処理部４０）を直列に接続したが、順序を逆にして、量子化よる分解能を低減させる処理モジュールの後に標本化よる分解能を低減させる処理モジュールを接続するようにしてもよい。

また、別の実施形態に係るビットクラシャの処理構成例は、図３において、帰還路５０が処理経路上の任意の位置に挿入され得る。すなわち、帰還路５０は、処理経路上の任意の位置から帰還信号を取り出し、該処理経路上の任意の位置に帰還信号を戻すように構成されてよい。ユーザが帰還路５０の挿入位置を任意に設定できてもよい。

また、この発明に係る信号処理装置１００は、電子楽器１０に組み込まれたものに限らず、例えばオーディオミキサに組み込まれたものでもよい。また、信号処理装置１００は、単体のエフェクタ装置で構成されてもよい。

また、この発明に係る信号処理装置１００は、装置の発明として構成及び実施するのみならず、コンピュータに、或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、該量子化又は該標本化の少なくとも一方による分解能を低減させる処理を行う信号処理ステップと、前記信号処理ステップの出力信号を該信号処理ステップの入力に帰還するステップを実行させるためのプログラムの発明として構成及び実施されてもよい。その場合、この発明に係るプログラムは、例えば、コンピュータに電子楽器１０の動作を実行させるためのソフトウエアプログラムに組み込まれたもの、コンピュータにオーディオミキサの動作を実行させるためのソフトウエアプログラムに組み込まれたもの、あるいは、コンピュータに音楽の録音、編集等の各種音楽作成機能を実行させるためのソフトウエアプログラムに組み込まれたものでもよい。あるいは、コンピュータに、本発明に係る信号処理の動作を行わせるプログラムとして構成及び提供されてもよい。この発明に係るプログラムを実装したコンピュータは、ユーザの所有するコンピュータ機器に限らず、コンピュータネットワーク上のサーバコンピュータでも良い。その場合、ユーザは、自身の端末装置からコンピュータネットワーク上のサーバコンピュータにアクセスして、該サーバコンピュータの提供する信号処理機能を通信ネットワーク経由で利用するだろう。

また、本発明はリアルタイム処理に限らずノンリアルタイムで処理するようにしてもよい。すなわち、前記実施例における処理周期はワードクロックに基づいていたが、それに限らず、予め記録されたデジタルオーディオのサンプル列を、プロセッサの能力に応じた処理周期で処理し、再び別のデジタルオーディオのサンプル列として出力するようにしてもよい。例えば、所謂ＤＡＷ（デジタルオーディオワークステーション）アプリケーションソフトウェアに付随する効果付与プラグインソフトウェアではこのような処理をするとよい。

また、この発明に係る信号処理の対象となる信号は、オーディオ信号に限らず、例えば、映像信号でもよい。映像信号の場合、信号処理は、具体的には、例えば、映像のフレームレートを低減する処理（時間分解能を低減する処理）や、映像の解像度を低減する処理を含む。

１００信号処理装置、１０１信号処理部、１０２帰還部、１０電子楽器、１ＣＰＵ、２ＲＯＭ、３ＲＡＭ、４演奏操作部、５設定操作部、６表示装置、７信号処理回路、８外部記憶装置、９インタフェース、１１サウンドシステム、１２バス、７０音源回路、７１効果付与回路、３０第１処理部、４０第２処理部、５０帰還路、５１レベル調整部、５２混合部

Claims

或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、該量子化又は該標本化の少なくとも一方による分解能を低減させる処理を行う信号処理部と、
前記信号処理部の出力信号を該信号処理部の入力に帰還する帰還部
を備え、
前記信号処理部は、標本化による分解能を低減させる第１処理部と量子化による分解能を低減させる第２処理部とを直列に接続して成ることを特徴とする信号処理装置。
前記信号は、デジタルオーディオ信号であることを特徴とする請求項１記載の信号処理装置。
前記帰還部は、前記帰還される信号のレベル調整を行うレベル調整部を含むことを特徴とする請求項１又は２記載の信号処理装置。
コンピュータに、
或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、標本化による分解能を低減させる第１処理と量子化による分解能を低減させる第２処理とを直列的に施す信号処理ステップと、
前記信号処理ステップの出力信号を該信号処理ステップの入力に帰還するステップ
を実行させるためのプログラム。
或る量子化ビット数及び或る標本化周波数で符号化された信号に対して、標本化による分解能を低減させる第１処理と量子化による分解能を低減させる第２処理とを直列的に施す信号処理ステップと、
前記信号処理ステップの出力信号を該信号処理ステップの入力に帰還するステップと
を備える方法。