JP6712735B2 - Power device - Google Patents

Power device Download PDF

Info

Publication number
JP6712735B2
JP6712735B2 JP2016025819A JP2016025819A JP6712735B2 JP 6712735 B2 JP6712735 B2 JP 6712735B2 JP 2016025819 A JP2016025819 A JP 2016025819A JP 2016025819 A JP2016025819 A JP 2016025819A JP 6712735 B2 JP6712735 B2 JP 6712735B2
Authority
JP
Japan
Prior art keywords
layer
diamond
film
recess
diamond substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016025819A
Other languages
Japanese (ja)
Other versions
JP2016157932A (en
Inventor
幹典 小林
幹典 小林
優文 稲葉
優文 稲葉
俊輝 斎藤
俊輝 斎藤
祐哉 北林
祐哉 北林
平岩 篤
篤 平岩
川原田 洋
洋 川原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Publication of JP2016157932A publication Critical patent/JP2016157932A/en
Application granted granted Critical
Publication of JP6712735B2 publication Critical patent/JP6712735B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、電力素子に関し、特にダイヤモンド半導体を用いた電力素子に関する。 The present invention relates to a power device, and more particularly to a power device using a diamond semiconductor.

電力素子は、電気機器の電力制御に不可欠であり、この電力素子の損失を低減することによって、エネルギー消費量を大幅に低減することができる。従来のシリコン素子より優れた特性(高耐圧性、低損失性)を備えた電力素子が得られる物質の一つとして、ダイヤモンドが知られている。ダイヤモンドはバンドギャップが大きく、ダイヤモンドを用いることによって、電力素子の小型化・低消費電力化・高効率化が可能である。 The power element is indispensable for power control of electrical equipment, and energy loss can be significantly reduced by reducing the loss of the power element. Diamond is known as one of the materials from which a power element having characteristics (high withstand voltage and low loss) superior to those of conventional silicon elements can be obtained. Diamond has a large band gap, and by using diamond, it is possible to reduce the size, power consumption, and efficiency of power elements.

ダイヤモンド基板の表面を水素化して水素化層を形成することにより、その水素化層の直下に導電層が誘起される。この導電層は、電界効果トランジスタ(FET)動作に必要な高い導電性を有するものであり、将来の高効率電力素子への応用が期待されている。最近では、ダイヤモンド半導体表面の水素化層の上に保護膜を設けることによって、安定して動作する電力素子が提案されている(例えば、特許文献1)。 By hydrogenating the surface of the diamond substrate to form a hydrogenated layer, a conductive layer is induced immediately below the hydrogenated layer. This conductive layer has high conductivity necessary for field effect transistor (FET) operation, and is expected to be applied to future high efficiency power devices. Recently, a power device that operates stably by providing a protective film on the hydrogenated layer on the surface of the diamond semiconductor has been proposed (for example, Patent Document 1).

特開2014−60377号公報JP, 2014-60377, A

電力素子に対する要求は、よりいっそう厳しいものとなってきている。例えば、電力素子は、耐圧性が高く損失性が低いことに加えて、絶縁耐圧をよりいっそう向上させることが求められている。 The requirements for power devices are becoming even more stringent. For example, a power device is required to have a higher withstand voltage and a lower loss property, and further to have a higher withstand voltage.

そこで本発明は、高耐圧、低損失で安定に動作し、絶縁耐圧をよりいっそう向上させることができる電力素子を提供することを目的とする。 Therefore, an object of the present invention is to provide a power element that can operate stably with high breakdown voltage and low loss and can further improve the withstand voltage.

本発明に係る電力素子は、ダイヤモンド基板と、前記ダイヤモンド基板の厚さ方向に形成された水素化層と、前記水素化層を被覆する保護膜とを備えることを特徴とする。 A power device according to the present invention is characterized by including a diamond substrate, a hydrogenation layer formed in a thickness direction of the diamond substrate, and a protective film covering the hydrogenation layer.

本発明によれば、ダイヤモンド基板の厚さ方向に水素化層が形成されており、この水素化層は保護膜により被覆されている。保護膜で被覆されることにより水素化層は保護されているので、高耐圧、低損失で安定に動作する電力素子が得られる。水素化層は、ダイヤモンド基板の厚さ方向に存在していることから、本発明の電力素子においては、導電層(二次元正孔層)もダイヤモンド基板の厚さ方向に存在する。これによって、ゲート−ドレイン電極間距離が長くなるため、絶縁耐圧をよりいっそう向上させた電力素子を提供することができる。 According to the present invention, the hydrogenated layer is formed in the thickness direction of the diamond substrate, and the hydrogenated layer is covered with the protective film. Since the hydrogenated layer is protected by being covered with the protective film, it is possible to obtain a power device that operates stably with high breakdown voltage and low loss. Since the hydrogenation layer exists in the thickness direction of the diamond substrate, in the power device of the present invention, the conductive layer (two-dimensional hole layer) also exists in the thickness direction of the diamond substrate. As a result, the distance between the gate and the drain electrode becomes long, so that it is possible to provide a power element with a further improved breakdown voltage.

本発明の第1実施形態に係る電力素子の外観図である。1 is an external view of a power device according to a first embodiment of the present invention. 本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図2Aはダイヤモンド基板を形成した段階、図2Bは金属マスクを形成した段階、図2Cはダイヤモンド基板に凹部を形成した段階を示す図である。FIG. 2B is a vertical cross-sectional view showing a method of manufacturing a power device according to the first embodiment of the present invention step by step, FIG. 2A is a step of forming a diamond substrate, FIG. 2B is a step of forming a metal mask, and FIG. It is a figure which shows the step which formed the recessed part in. 本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図3Aは金属マスクを除去した段階、図3Bはダイヤモンド膜および水素化層を形成した段階、図3Cは水素化層の所定の領域を酸素終端した段階を示す図である。FIG. 3A is a vertical cross-sectional view showing a method of manufacturing a power device according to the first embodiment of the present invention step by step, FIG. 3A is a step in which a metal mask is removed, FIG. 3B is a step in which a diamond film and a hydrogenated layer are formed FIG. 3C is a diagram showing a stage in which a predetermined region of the hydrogenation layer is oxygen-terminated. 本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図4Aはソース電極、ドレイン電極を形成した段階、図4Bは保護膜を形成した段階を示す図である。FIG. 4B is a vertical cross-sectional view showing a method of manufacturing a power device according to the first embodiment of the present invention step by step, FIG. 4A showing a step of forming a source electrode and a drain electrode, and FIG. 4B showing a step of forming a protective film. Is. 本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図5Aはソース電極、ドレイン電極の表面の一部を露出させた段階、図5Bはゲート電極が形成された段階を示す図である。FIG. 5B is a vertical cross-sectional view showing a method of manufacturing the power element according to the first exemplary embodiment of the present invention in stages, where FIG. 5A is a stage in which a part of the surface of the source electrode and the drain electrode is exposed, and FIG. It is a figure which shows the formed stage. 第1実施形態に係る電力素子の一例の動作特性を示すグラフであり、図6Aはドレイン電流(Ids)のドレイン電圧(Vds)依存性を示し、図6Bはドレイン電流(Ids)のゲート電圧(Vgs)依存性を示す。6A is a graph showing an operation characteristic of an example of the power device according to the first embodiment, FIG. 6A shows the drain voltage (Vds) dependency of the drain current (Ids), and FIG. 6B is the gate voltage (Ids) of the drain current (Ids). Vgs) dependency is shown. 第1実施形態に係る電力素子の他の例の動作特性を示すグラフであり、図7Aはドレイン電流(Ids)のドレイン電圧(Vds)依存性を示し、図7Bはドレイン電流(Ids)のゲート電圧(Vgs)依存性を示す。7A is a graph showing operating characteristics of another example of the power device according to the first embodiment, FIG. 7A shows drain voltage (Vds) dependence of drain current (Ids), and FIG. 7B shows gate of drain current (Ids). The voltage (Vgs) dependence is shown. 本発明の第2実施形態に係る電力素子の構成を示す縦断面図である。It is a longitudinal section showing the composition of the power element concerning a 2nd embodiment of the present invention. 本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図9Aはpダイヤモンド層の裏面にドレイン電極を形成した段階、図9Bはpダイヤモンド層の表面にアンドープダイヤモンド層を形成した段階、図9Cは金属マスクを形成した段階を示す図である。Is a longitudinal sectional view showing stepwise the manufacturing method of the power device according to a second embodiment of the present invention, FIG. 9A step of forming a drain electrode on the back surface of the p + diamond layer, FIG. 9B is a p + diamond layer FIG. 9C is a diagram showing a step of forming an undoped diamond layer on the surface, and FIG. 9C is a step of forming a metal mask. 本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図10Aはダイヤモンド基板に凹部を形成した段階、図10Bは金属マスクを除去した段階、図10Cはダイヤモンド膜および水素化層を形成した段階を示す図である。FIG. 10A is a vertical cross-sectional view showing a method of manufacturing a power device according to a second embodiment of the present invention step by step. FIG. 10A shows a step of forming a recess in a diamond substrate, FIG. 10B shows a step of removing a metal mask, and FIG. It is a figure which shows the stage which formed the diamond film and the hydrogenation layer. 本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図11Aは保護膜を形成した段階、図11Bはフィラーを挿入した段階、図11Cは金属膜を形成した段階を示す図である。FIG. 11A is a vertical cross-sectional view showing a method of manufacturing a power device according to a second embodiment of the present invention step by step. FIG. 11A shows a step of forming a protective film, FIG. 11B shows a step of inserting a filler, and FIG. It is a figure which shows the formed stage. 本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図12Aはゲート電極を埋め込み形成した段階、図12Bは絶縁膜を形成した段階を示す図である。12A and 12B are longitudinal cross-sectional views showing a method of manufacturing a power device according to a second embodiment of the present invention step by step, wherein FIG. 12A is a step in which a gate electrode is embedded and formed, and FIG. 12B is a step in which an insulating film is formed. .. 本発明の第3実施形態に係る電力素子の構成を示す縦断面図である。It is a longitudinal section showing the composition of the power element concerning a 3rd embodiment of the present invention. 本発明の第3実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図14Aは金属マスクを形成した段階、図14Bはダイヤモンド基板に凹部を形成した段階、図14Cは金属マスクを除去した段階を示す図である。14A and 14B are vertical cross-sectional views showing a method for manufacturing a power device according to a third embodiment of the present invention step by step. FIG. 14A shows a step of forming a metal mask, FIG. 14B shows a step of forming a recess in a diamond substrate, and FIG. It is a figure which shows the stage which removed the metal mask. 本発明の第3実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図15Aはダイヤモンド膜および水素化層を形成した段階、図15Bは保護膜を形成した段階、図15Cは金属膜を形成した段階を示す図である。FIG. 15A is a vertical cross-sectional view showing a method of manufacturing a power device according to a third embodiment of the present invention in stages, FIG. 15A is a stage in which a diamond film and a hydrogenated layer are formed, and FIG. 15B is a stage in which a protective film is formed. FIG. 15C is a diagram showing a stage where a metal film is formed. 本発明の第3実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図16Aはゲート電極を埋め込み形成した段階、図16Bは絶縁膜を形成した段階を示す図である。16A and 16B are vertical cross-sectional views showing a method of manufacturing a power device according to a third embodiment of the present invention step by step, wherein FIG. 16A is a step in which a gate electrode is embedded and formed, and FIG. 16B is a step in which an insulating film is formed. .. 本発明の第4実施形態に係る電力素子の構成を示す縦断面図である。It is a longitudinal section showing the composition of the power element concerning a 4th embodiment of the present invention. 本発明の第4実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図18Aはpダイヤモンド層の表面にダイヤモンドの積層体を形成した段階、図18Bは金属マスクを形成した段階、図18Cはダイヤモンド基板に凹部を形成した段階を示す図である。FIG. 18A is a vertical cross-sectional view showing a method for manufacturing a power element according to a fourth embodiment of the present invention step by step. FIG. 18A shows a step of forming a diamond stack on the surface of a p + diamond layer, and FIG. FIG. 18C is a diagram showing a stage where the recess is formed in the diamond substrate. 本発明の第4実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図19Aはダイヤモンド膜および水素化層を形成した段階、図19Bは保護膜を介して金属膜を形成した段階、図19Cは埋め込まれたゲート電極上に絶縁膜を形成した段階を示す図である。FIG. 19A is a vertical cross-sectional view showing a method of manufacturing a power device according to a fourth embodiment of the present invention step by step. FIG. 19A shows a step of forming a diamond film and a hydrogenation layer, and FIG. 19B shows a metal film via a protective film. FIG. 19C is a diagram showing a stage where the insulating film is formed on the buried gate electrode. 本発明の第5実施形態に係る電力素子の構成を示す縦断面図である。It is a longitudinal section showing the composition of the power element concerning a 5th embodiment of the present invention. 本発明の第5実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図21Aは凹部が形成されたダイヤモンド基板にダイヤモンド膜および水素化層を形成した段階、図21Bは水素化層の所定の領域を酸素終端した段階、図21Cはソース電極を形成した段階を示す図である。FIG. 21A is a vertical cross-sectional view showing a method for manufacturing a power element according to a fifth embodiment of the present invention step by step. FIG. 21A is a step in which a diamond film and a hydrogenation layer are formed on a diamond substrate having recesses, and FIG. FIG. 21C is a diagram showing a stage in which a predetermined region of the hydrogenated layer is terminated with oxygen, and FIG. 21C is a stage in which a source electrode is formed. 本発明の第5実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図22Aは絶縁膜を形成した段階、図22Bはソース電極の表面の一部を露出させた段階を示す図である。FIG. 22A is a vertical cross-sectional view showing a method of manufacturing a power device according to a fifth embodiment of the present invention step by step, wherein FIG. 22A is a step in which an insulating film is formed and FIG. FIG. 第5実施形態に係る電力素子の一例の動作特性を示すグラフであり、図23Aはドレイン電流(Ids)のドレイン電圧(Vds)依存性を示し、図23Bはブレークダウン電圧を示す。It is a graph which shows the operating characteristic of an example of the power element which concerns on 5th Embodiment, FIG. 23A shows the drain voltage (Vds) dependence of drain current (Ids), and FIG. 23B shows a breakdown voltage.

以下、図面を参照して本発明の実施形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

1.第1実施形態
(全体構成)
本発明の第1実施形態に係る電力素子30の全体構成について、図1を参照して説明する。
1. First embodiment (overall configuration)
The overall configuration of the power element 30 according to the first embodiment of the present invention will be described with reference to FIG.

本実施形態に係る電力素子30は、窒素を高濃度で含み半絶縁性のnダイヤモンド層(以下、単にn層とも称する)2上にアンドープダイヤモンド層4が形成されたダイヤモンド基板6を備えている。なお、窒素を高濃度で含むダイヤモンドは、Ib型と称されている。アンドープダイヤモンド層4は、マイクロ波励起プラズマを用いた化学気相堆積法(plasma-enhanced chemical vapor deposition:PECVD)により、n層2上にエピタキシャル成長させて形成されている。 The power device 30 according to the present embodiment includes a diamond substrate 6 in which an undoped diamond layer 4 is formed on a semi-insulating n diamond layer (hereinafter, also simply referred to as an n layer) 2 containing a high concentration of nitrogen. ing. A diamond containing a high concentration of nitrogen is called an Ib type diamond. The undoped diamond layer 4 is formed by epitaxial growth on the n layer 2 by a plasma-enhanced chemical vapor deposition (PECVD) method using microwave-excited plasma.

ダイヤモンド基板6は表面に凹部10を有し、この凹部10の側面の一部には保護膜24を介してゲート電極26aが形成されている。ダイヤモンド基板6の表面の所定の領域には、側面にゲート電極26aが形成された凹部10を挟んで、ソース電極22aおよびドレイン電極22bが形成されている。保護膜24は、ゲート電極26aの下層でゲート絶縁膜として作用する。また、保護膜24は、ソース電極22a、ドレイン電極22bの表面の一部を残して、ダイヤモンド基板6の表面を覆っている。 The diamond substrate 6 has a recess 10 on its surface, and a gate electrode 26a is formed on a part of the side surface of the recess 10 with a protective film 24 interposed therebetween. A source electrode 22a and a drain electrode 22b are formed in a predetermined region of the surface of the diamond substrate 6 with a recess 10 having a gate electrode 26a formed on a side surface thereof interposed therebetween. The protective film 24 acts as a gate insulating film below the gate electrode 26a. Further, the protective film 24 covers the surface of the diamond substrate 6, leaving a part of the surface of the source electrode 22a and the drain electrode 22b.

ゲート電極26aは、例えばアルミニウム(Al)を蒸着することにより形成することができる。ソース電極22a、ドレイン電極22bは、例えばチタン(Ti)膜と金(Au)膜とを順次蒸着した積層膜により形成することができる。 The gate electrode 26a can be formed by vapor-depositing aluminum (Al), for example. The source electrode 22a and the drain electrode 22b can be formed by, for example, a laminated film obtained by sequentially depositing a titanium (Ti) film and a gold (Au) film.

保護膜24は、酸化アルミニウム(Al)で形成されている。なお、保護膜24の組成は、必ずしもAl:O=2:3となっている訳でないが、本明細書においては、簡略化のために同保護膜をAlと記す。 The protective film 24 is made of aluminum oxide (Al 2 O 3 ). The composition of the protective film 24 is not necessarily Al:O=2:3, but in the present specification, the protective film is referred to as Al 2 O 3 for simplification.

本実施形態の電力素子30においては、保護膜24は、ダイヤモンド基板6上の水素化層(図示せず)を被覆して保護するものである。ソース電極22a、ドレイン電極22b以外の領域においては、凹部10の側面および底面を含めて、C−H結合を有する水素化層が保護膜24の下層に存在している。水素化層においては、ダイヤモンド結晶の表面が水素化されている。具体的には、ダイヤモンド結晶の表面の炭素原子のダングリングボンド、すなわち余った結合手(未結合手)に水素原子が結合している。水素化層の直下には、図示しない二次元正孔層が存在する。二次元正孔層は、高い導電性を有し、電界効果トランジスタのドリフト層として用いられる。こうした水素化層および二次元正孔層については、追って詳細に説明する。 In the power device 30 of the present embodiment, the protective film 24 covers and protects the hydrogenated layer (not shown) on the diamond substrate 6. In regions other than the source electrode 22 a and the drain electrode 22 b, a hydrogenated layer having a C—H bond is present in the lower layer of the protective film 24 including the side surface and the bottom surface of the recess 10. In the hydrogenated layer, the surface of the diamond crystal is hydrogenated. Specifically, hydrogen atoms are bonded to dangling bonds of carbon atoms on the surface of the diamond crystal, that is, extra bonds (unbonded bonds). A two-dimensional hole layer (not shown) exists immediately below the hydrogenated layer. The two-dimensional hole layer has high conductivity and is used as a drift layer of a field effect transistor. The hydrogenated layer and the two-dimensional hole layer will be described in detail later.

(製造方法)
次に、本実施形態に係る電力素子30の製造方法を説明する。
(Production method)
Next, a method for manufacturing the power element 30 according to this embodiment will be described.

まず、窒素を高濃度に含み半絶縁性のダイヤモンド層(n層)2を、順次アンモニア・過酸化水素混合水溶液および塩酸・過酸化水素混合水溶液を用いて洗浄する。これらは、半導体装置の製造において通常行われる方法である。さらに、80℃以上に加熱した硝酸・硫酸混合水溶液を用いて洗浄する。これにより、表面に残留している金属不純物、有機物およびグラファイト状の表面層を除去もしくは低減する。 First, the semi-insulating diamond layer (n layer) 2 containing nitrogen at a high concentration is sequentially washed with an ammonia/hydrogen peroxide mixed aqueous solution and a hydrochloric acid/hydrogen peroxide mixed aqueous solution. These are the methods usually performed in the manufacture of semiconductor devices. Further, cleaning is performed using a nitric acid/sulfuric acid mixed aqueous solution heated to 80° C. or higher. This removes or reduces the metal impurities, organic substances, and graphite-like surface layer remaining on the surface.

洗浄後のn層2の表面には、プラズマCVD法により、厚さ3〜10μm程度の厚さのアンドープダイヤモンド層4をエピタキシャル成長させる。合成ガスとしては、水素(Hガス)と炭素源としてのメタン(CH)ガスとが用いられる。こうして、図2Aに示すようなn層2上にアンドープダイヤモンド層4が積層されたダイヤモンド基板6を得る。 An undoped diamond layer 4 having a thickness of about 3 to 10 μm is epitaxially grown on the surface of the n layer 2 after cleaning by the plasma CVD method. Hydrogen (H 2 gas) and methane (CH 4 ) gas as a carbon source are used as the synthesis gas. Thus, the diamond substrate 6 having the undoped diamond layer 4 laminated on the n layer 2 as shown in FIG. 2A is obtained.

ダイヤモンド基板6上には、図2Bに示すような金属マスク8を、Auを用いてリフトオフ技術により形成する。具体的には、所定の領域に厚膜のレジストマスクを形成し、全面にスパッタリング法によりAu膜を形成する。厚膜レジストマスクをアセトン等の有機溶媒を用いて除去すると、厚膜レジストマスク上のAu膜もリフトオフにより除去されて金属マスク8が得られる。 A metal mask 8 as shown in FIG. 2B is formed on the diamond substrate 6 using Au by a lift-off technique. Specifically, a thick film resist mask is formed in a predetermined region, and an Au film is formed on the entire surface by a sputtering method. When the thick film resist mask is removed using an organic solvent such as acetone, the Au film on the thick film resist mask is also removed by lift-off, and the metal mask 8 is obtained.

さらに、Oプラズマを用いた誘導結合型反応性イオンエッチング(Inductively Coupled Plasma Reactive Ion Etching:ICP-RIE)によりダイヤモンド基板6の表面を加工して図2Cに示すように凹部10を形成する。その後、金エッチング液(関東化学(株):AURUMシリーズ)を用いて図3Aに示すように金属マスク8を除去する。ダイヤモンド基板6に形成される凹部10の寸法は、適宜設定することができる。例えば、凹部10の深さdは、0.1〜10μm程度、好ましくは1.2〜2.4μm程度とすることができる。凹部10の幅wは、1〜50μm程度、好ましくは5〜20μm程度とすることができる。凹部10のアスペクト比(d/w)は、少なくとも0.1以上であることが好ましい。これは、基板上における少ない面積でチャネル長を十分に確保して、絶縁耐圧の向上を図るためである。凹部10の底面とn層2の表面との距離dは、特に限定されない。場合によっては、凹部10がn層2に達していてもよい。 Further, the surface of the diamond substrate 6 is processed by Inductively Coupled Plasma Reactive Ion Etching (ICP-RIE) using O 2 plasma to form the recess 10 as shown in FIG. 2C. After that, the metal mask 8 is removed using a gold etching solution (Kanto Chemical Co., Inc.: AURUM series) as shown in FIG. 3A. The size of the recess 10 formed in the diamond substrate 6 can be set appropriately. For example, the depth d 1 of the recess 10 can be set to about 0.1 to 10 μm, preferably about 1.2 to 2.4 μm. The width w 1 of the recess 10 can be about 1 to 50 μm, preferably about 5 to 20 μm. The aspect ratio (d 1 /w 1 ) of the recess 10 is preferably at least 0.1 or more. This is to secure a sufficient channel length with a small area on the substrate to improve the dielectric strength voltage. The distance d 0 between the bottom surface of the recess 10 and the surface of the n layer 2 is not particularly limited. In some cases, the recess 10 may reach the n layer 2.

凹部10が形成されたダイヤモンド基板6の全面には、図3Bに示すようにプラズマCVD法によりダイヤモンド膜14をエピタキシャル成長させた後、ダイヤモンド膜14の表面に水素化層16を形成する。ダイヤモンド膜14の厚さは、50〜1000nm程度とすることが好ましい。また、ダイヤモンド膜14においては、窒素濃度をボロン濃度より低くすることが望ましい。ダイヤモンド膜14における窒素濃度がボロン濃度より低いことは、後程で行う水素化処理により水素化層16を形成し、その直下に二次正孔層を誘起するのに有利となる。水素化層16は、400〜700℃(ここでは600℃)に加熱しながら水素プラズマを照射することによって、ダイヤモンド膜14の表面に形成される。なお、ダイヤモンド基板6上にエピタキシャル成長させたダイヤモンド膜14は、透過型電子顕微鏡(Transmission Electron Microscope:TEM)観察により確認することができる。 As shown in FIG. 3B, a diamond film 14 is epitaxially grown on the entire surface of the diamond substrate 6 in which the recesses 10 are formed, and then a hydrogenated layer 16 is formed on the surface of the diamond film 14. The diamond film 14 preferably has a thickness of about 50 to 1000 nm. In the diamond film 14, it is desirable that the nitrogen concentration be lower than the boron concentration. The fact that the nitrogen concentration in the diamond film 14 is lower than the boron concentration is advantageous for forming the hydrogenated layer 16 by the hydrogenation treatment which will be performed later and inducing the secondary hole layer directly thereunder. The hydrogenated layer 16 is formed on the surface of the diamond film 14 by irradiating hydrogen plasma while heating at 400 to 700° C. (here, 600° C.). The diamond film 14 epitaxially grown on the diamond substrate 6 can be confirmed by observation with a transmission electron microscope (TEM).

水素化層16の直下には、C−H結合と表面に吸着した大気中の不純物とによって、図示しない二次元正孔層が誘起される。二次元正孔層は、2次元正孔ガス(two dimensional hole gas:2DHG)とも称される。二次元正孔層は、正孔が二次元状に分布してなる導電層であり、一般的には5〜20nmの厚さを有する。このように形成される二次元正孔層は、高い導電性を有し、電界効果トランジスタのドリフト層として用いられる。 Immediately below the hydrogenated layer 16, a two-dimensional hole layer (not shown) is induced by C—H bonds and impurities in the atmosphere adsorbed on the surface. The two-dimensional hole layer is also called a two-dimensional hole gas (2DHG). The two-dimensional hole layer is a conductive layer in which holes are two-dimensionally distributed, and generally has a thickness of 5 to 20 nm. The two-dimensional hole layer thus formed has high conductivity and is used as a drift layer of a field effect transistor.

次いで、少なくとも凹部10の側面および底面に形成された水素化層16を覆って、図3Cに示すようにホトレジストマスク12をホトリソグラフィー法により形成する。このように水素化層16の所定の領域をホトレジストマスク12で保護し、水素化層16の露出部を酸素プラズマ装置(ここでは酸素プラズマアッシャー)により酸素終端して、酸素終端領域18に変化させる。 Next, as shown in FIG. 3C, a photoresist mask 12 is formed by photolithography to cover at least the hydrogenated layer 16 formed on the side surface and the bottom surface of the recess 10. In this way, a predetermined region of the hydrogenated layer 16 is protected by the photoresist mask 12, and the exposed portion of the hydrogenated layer 16 is oxygen-terminated by an oxygen plasma device (here, oxygen plasma asher) to change into an oxygen-terminated region 18. ..

その後、図4Aに示すようなAu/Ti積層膜からなるソース電極22a、ドレイン電極22bを、50〜200nm程度の厚さでリフトオフ技術により形成する。ソース電極22a、ドレイン電極22bは、例えば所定の領域にホトレジストマスクを形成し、Ti膜、Au膜を蒸着法により全面に順次堆積してAu/Ti積層膜を得た後、ホトレジストマスクを除去して、所定領域以外のAu/Ti積層膜のみを残すことにより形成することができる。酸素終端領域18であったソース電極22a、ドレイン電極22bの下の領域には、450〜500℃での加熱によって3nm程度の厚さのTiC膜20が形成される。このTiC膜20は、ソース/ドレイン領域として作用する。図示するように、酸素終端領域18、TiC膜20上に形成されたソース電極22a、ドレイン電極22b以外の領域には、凹部10の側面および底面を含めて水素化層16が露出している。 After that, the source electrode 22a and the drain electrode 22b made of an Au/Ti laminated film as shown in FIG. 4A are formed by a lift-off technique with a thickness of about 50 to 200 nm. For the source electrode 22a and the drain electrode 22b, for example, a photoresist mask is formed in a predetermined region, a Ti film and an Au film are sequentially deposited on the entire surface by an evaporation method to obtain an Au/Ti laminated film, and then the photoresist mask is removed. Then, it can be formed by leaving only the Au/Ti laminated film other than the predetermined region. A TiC film 20 having a thickness of about 3 nm is formed by heating at 450 to 500° C. in the regions below the source electrode 22a and the drain electrode 22b, which were the oxygen termination region 18. This TiC film 20 acts as a source/drain region. As illustrated, the hydrogenated layer 16 is exposed in the regions other than the oxygen termination region 18 and the source electrode 22a and the drain electrode 22b formed on the TiC film 20, including the side surface and the bottom surface of the recess 10.

次いで、図4Bに示すように、保護膜24としてのAl膜を10〜400nmの厚さで全面に形成する。保護膜24は、200℃以上の高温で原子層堆積(Atomic Layer Deposition:ALD)法により形成することができる。具体的には、大気の混入を低減した状態、例えばロードロック装置を用い減圧した非酸化性雰囲気(ここでは窒素)中で、試料を反応室へ導入し、反応気体としてAl源と酸化剤とを用いた450℃の熱処理によって、Al膜が全面に堆積される。Al源としてはトリメチルアルミニウム(TMA)が用いられ、酸化剤としてはC−H結合と吸熱反応をする反応種(ここではHO)が用いられる。熱処理時間は、適宜選択することができ、例えば20分〜20時間である。 Next, as shown in FIG. 4B, an Al 2 O 3 film as the protective film 24 is formed on the entire surface with a thickness of 10 to 400 nm. The protective film 24 can be formed at a high temperature of 200° C. or higher by an atomic layer deposition (ALD) method. Specifically, the sample is introduced into the reaction chamber in a state in which the amount of air mixed in is reduced, for example, in a non-oxidizing atmosphere (here, nitrogen) that is depressurized using a load lock device, and an Al source and an oxidant as a reaction gas An Al 2 O 3 film is deposited on the entire surface by heat treatment at 450° C. Trimethyl aluminum (TMA) is used as the Al source, and a reactive species (here, H 2 O) that undergoes an endothermic reaction with the C—H bond is used as the oxidizing agent. The heat treatment time can be appropriately selected and is, for example, 20 minutes to 20 hours.

図4Bに示すように、ダイヤモンド基板6の表面のみならず、凹部10の側面および底面においても、水素化層16は、保護膜24に覆われて保護される。保護膜24は、追って形成されるゲート電極の下層でゲート絶縁膜として作用する。 As shown in FIG. 4B, the hydrogenated layer 16 is covered and protected by the protective film 24 not only on the surface of the diamond substrate 6 but also on the side surfaces and the bottom surface of the recess 10. The protective film 24 acts as a gate insulating film below the gate electrode formed later.

その後、ホトレジスト技術、エッチング技術により表面の保護膜をエッチングして、図5Aに示すように、ソース電極22a、ドレイン電極22bの表面の一部を露出する。最後に、図5Bに示すように、保護膜24の所定の領域にAl膜を用いてゲート電極26aを50nm程度の厚さで形成する。ゲート電極26aは、ゲート部以外の領域にレジストマスクを形成した後、Alを全面に蒸着してAl膜を得、ホトレジストマスクを除去して形成することができる。 After that, the protective film on the surface is etched by a photoresist technique and an etching technique to expose a part of the surface of the source electrode 22a and the drain electrode 22b as shown in FIG. 5A. Finally, as shown in FIG. 5B, an Al film is used to form a gate electrode 26a with a thickness of about 50 nm in a predetermined region of the protective film 24. The gate electrode 26a can be formed by forming a resist mask in a region other than the gate portion, depositing Al on the entire surface to obtain an Al film, and removing the photoresist mask.

以上の工程により、図5Bに示すような第1実施形態の電力素子30が得られる。電力素子30は、水素化層16直下に誘起された二次元正孔層をチャネル層としたMISFET(Metal-Insulator-Semiconductor Field Effect Transistor)である。この電力素子30においては、ダイヤモンド膜14を覆うゲート長Lは、例えば1〜20μm程度とすることができる。また、電極間距離LS-Dは、例えば10〜50μm程度とすることができる。上述したとおり、凹部10の深さdは、例えば0.1〜10μm程度とすることができる。 Through the above steps, the power element 30 of the first embodiment as shown in FIG. 5B is obtained. The power element 30 is a MISFET (Metal-Insulator-Semiconductor Field Effect Transistor) using a two-dimensional hole layer induced immediately below the hydrogenation layer 16 as a channel layer. In this power element 30, the gate length L G that covers the diamond film 14 may be, for example 1~20μm about. The inter-electrode distance L SD can be set to, for example, about 10 to 50 μm. As described above, the depth d 1 of the recess 10 can be, for example, about 0.1 to 10 μm.

(作用および効果)
本実施形態に係る電力素子30は、凹部10を有するダイヤモンド基板6を備え、凹部10の側面および底面には保護膜24が形成されている。この保護膜24は、ダイヤモンド基板6の凹部10の側面および底面において、水素化層16を被覆して保護するものである。凹部10の側面および底面で保護膜24に保護されている水素化層16の直下には、二次元正孔層が誘起されている。本実施形態に係る電力素子30においては、二次元正孔層は、ダイヤモンド基板6の主面に平行に存在し、さらに、ダイヤモンド基板6の厚さ方向にも存在することとなる。このため、ダイヤモンド基板6の厚さ方向の領域も伝導に寄与することができる。
(Action and effect)
The power device 30 according to the present embodiment includes the diamond substrate 6 having the recess 10, and the protective film 24 is formed on the side surface and the bottom surface of the recess 10. The protective film 24 covers and protects the hydrogenated layer 16 on the side surface and the bottom surface of the recess 10 of the diamond substrate 6. A two-dimensional hole layer is induced immediately below the hydrogenated layer 16 protected by the protective film 24 on the side surface and the bottom surface of the recess 10. In the power device 30 according to the present embodiment, the two-dimensional hole layer exists in parallel to the main surface of the diamond substrate 6 and also in the thickness direction of the diamond substrate 6. Therefore, the region of the diamond substrate 6 in the thickness direction can also contribute to conduction.

これによって、本実施形態に係る電力素子30においては、ゲート−ドレイン電極間距離LG−Dが長くなるため、基板の単位面積当たりでの絶縁耐圧を向上させることが可能である。 As a result, in the power device 30 according to the present embodiment, the gate-drain electrode distance LG -D becomes long, so that it is possible to improve the dielectric strength voltage per unit area of the substrate.

また、水素化層16は、凹部10を有するダイヤモンド基板6上にエピタキシャル成長させたダイヤモンド膜14の表面に形成されている。ダイヤモンド基板6の表面は、このダイヤモンド基板6に凹部10を形成する際のエッチングによりダメージを受けて、酸素終端されている場合が多い。こうしたダイヤモンド基板6の表面にダイヤモンド膜14が存在することによって、ダイヤモンド基板6の表面の影響を受けることなく安定した水素化層16を確実に形成することができる。しかも、水素化層16の直下に誘起される二次元正孔層の安定性も高い。 The hydrogenated layer 16 is formed on the surface of the diamond film 14 epitaxially grown on the diamond substrate 6 having the recess 10. In many cases, the surface of the diamond substrate 6 is damaged by etching when forming the recess 10 in the diamond substrate 6 and is oxygen-terminated. Due to the presence of the diamond film 14 on the surface of the diamond substrate 6, a stable hydrogenated layer 16 can be reliably formed without being affected by the surface of the diamond substrate 6. Moreover, the stability of the two-dimensional hole layer induced immediately below the hydrogenated layer 16 is also high.

本実施形態においては、ALD法により形成されたAl膜が保護膜24として用いられている。ALD法によって形成されるAl膜からなる保護膜24は、ステップカバレッジに優れているので、ダイヤモンド基板6の凹部10の側面の水素化層16を確実に被覆して、保護することができる。しかも、Al膜からなる保護膜は、非酸化性雰囲気中で形成されるので、水素化層16が大気中の酸素の影響を受けることはない。水素化層16の一部が消失することはなく、この水素化層16の直下に誘起された二次元正孔層の導電性が低下することも避けられる。 In this embodiment, an Al 2 O 3 film formed by the ALD method is used as the protective film 24. Since the protective film 24 made of an Al 2 O 3 film formed by the ALD method has excellent step coverage, it is possible to reliably cover and protect the hydrogenated layer 16 on the side surface of the recess 10 of the diamond substrate 6. it can. Moreover, since the protective film made of the Al 2 O 3 film is formed in the non-oxidizing atmosphere, the hydrogenated layer 16 is not affected by oxygen in the atmosphere. A part of the hydrogenated layer 16 does not disappear, and a decrease in conductivity of the two-dimensional hole layer induced immediately below the hydrogenated layer 16 can be avoided.

したがって、本実施形態に係る電力素子30は、高温での加熱後、もしくは高温環境下においても、良好な動作特性を有することができる。 Therefore, the power element 30 according to the present embodiment can have good operating characteristics even after being heated at a high temperature or under a high temperature environment.

なお、本実施形態に係る電力素子30においては、ソース電極22a、ドレイン電極22bの下層にはTiC膜20が形成されている。ここでのTiC膜20は、二次元正孔層より極めて抵抗の低い、極浅のソース/ドレイン領域である。このような極浅の接合は、デバイスの微細化に伴うショートチャネル効果に対する耐性が強く、これによっても電力素子30の特性が高められる。 In the power device 30 according to this embodiment, the TiC film 20 is formed below the source electrode 22a and the drain electrode 22b. The TiC film 20 here is an extremely shallow source/drain region having extremely lower resistance than the two-dimensional hole layer. Such an ultra-shallow junction is highly resistant to the short channel effect that accompanies the miniaturization of devices, which also enhances the characteristics of the power element 30.

ここで、第1実施形態に係る電力素子30の一例の動作特性を図6に示す。図5Bにおける電極間距離LS−Dは40μmとし、ゲート長Lは20μmとし、凹部10の深さdは1.2μmとした。図6Aには、−10Vから+10Vの間での2V毎のゲート電圧(Vgs)におけるドレイン電流(Ids)のドレイン電圧(Vds)依存性を示す。図6Bには、ドレイン電圧(Vds)=−10Vにおけるドレイン電流(Ids)のゲート電圧(Vgs)依存性を示す。図6A,図6Bには、典型的なソースードレイン間の電圧に対する電流の特性が示されており、電力素子に電流が流れてスイッチとして機能することが表れている。 Here, FIG. 6 shows an operation characteristic of an example of the power element 30 according to the first embodiment. The electrode distance L S-D in FIG. 5B was 40 μm, the gate length L G was 20 μm, and the depth d 1 of the recess 10 was 1.2 μm. FIG. 6A shows the drain voltage (V ds ) dependence of the drain current (I ds ) at the gate voltage (V gs ) for each 2 V between −10 V and +10 V. FIG. 6B shows the gate voltage (V gs ) dependence of the drain current (I ds ) at the drain voltage (V ds )=−10V. FIGS. 6A and 6B show typical characteristics of current with respect to voltage between source and drain, and it is shown that current flows through the power element to function as a switch.

また、凹部10の深さdを2.4μmとした以外は、前述と同様の電力素子の動作特性を図7に示す。図7Aには、−10Vから+10Vの間での2V毎のゲート電圧(Vgs)におけるドレイン電流(Ids)のドレイン電圧(Vds)依存性を示す。図7Bには、ドレイン電圧(Vds)=−10Vにおけるドレイン電流(Ids)のゲート電圧(Vgs)依存性を示す。図7A,図7Bにも、典型的なソースードレイン間の電圧に対する電流の特性が示されており、電力素子に電流が流れてスイッチとして機能することが表れている。 Further, FIG. 7 shows operating characteristics of the same power device as described above except that the depth d 1 of the recess 10 is set to 2.4 μm. FIG. 7A shows the drain voltage (V ds ) dependence of the drain current (I ds ) at the gate voltage (V gs ) for each 2 V between −10 V and +10 V. FIG. 7B shows the gate voltage (V gs ) dependence of the drain current (I ds ) at the drain voltage (V ds )=−10V. 7A and 7B also show typical current characteristics with respect to the voltage between the source and the drain, and it is shown that current flows through the power element to function as a switch.

上記のように構成された電力素子は、電気機器の電力制御に不可欠なパワーデバイスに適用でき、ハイブリッド自動車などのモータ駆動やエアコンの制御機器に適用することができる。 The power element configured as described above can be applied to a power device that is indispensable for power control of electric devices, and can be applied to motor drive devices such as hybrid cars and control devices for air conditioners.

2.第2実施形態
(全体構成)
次に、本発明の第2実施形態に係る電力素子40の全体構成について、第1実施形態に係る電力素子30と同様の構成について同様の符号を付した図8を参照して説明する。
2. Second embodiment (overall configuration)
Next, the overall configuration of the power element 40 according to the second embodiment of the present invention will be described with reference to FIG. 8 in which the same reference numerals are given to the same configuration as the power element 30 according to the first embodiment.

本実施形態に係る電力素子40は、ボロンを含有するpダイヤモンド層(以下、単にp層とも称する)32上にアンドープダイヤモンド層4が形成されたダイヤモンド基板34と、ダイヤモンド基板34の表面に形成されたAu/Ti積層膜からなるソース電極22aと、ダイヤモンド基板34の裏面に形成されたAu/Ti積層膜からなるドレイン電極22bとを備えている。 The power device 40 according to the present embodiment includes a diamond substrate 34 in which an undoped diamond layer 4 is formed on a p + diamond layer (hereinafter also simply referred to as a p + layer) 32 containing boron, and a diamond substrate 34 on the surface of the diamond substrate 34. The source electrode 22a made of the formed Au/Ti laminated film and the drain electrode 22b made of the Au/Ti laminated film formed on the back surface of the diamond substrate 34 are provided.

ダイヤモンド基板34は凹部10を有し、この凹部10内には、シリコン酸化物からなる絶縁性のフィラー36上に配置されたゲート電極26aが、Alからなる保護膜24を介して埋め込まれている。フィラー36とp層32との間には保護膜24が形成され、ゲート電極26aは絶縁膜38によってソース電極22aから絶縁されている。 The diamond substrate 34 has a recessed portion 10, and a gate electrode 26a disposed on an insulating filler 36 made of silicon oxide is embedded in the recessed portion 10 via a protective film 24 made of Al 2 O 3. Has been. The protective film 24 is formed between the filler 36 and the p + layer 32, and the gate electrode 26a is insulated from the source electrode 22a by the insulating film 38.

保護膜24は、ダイヤモンド基板34の凹部10の側面および表面の一部において、水素化層16を被覆して保護している。ダイヤモンド基板34におけるアンドープダイヤモンド層4と水素化層16との間には、エピタキシャル成長させて形成されたダイヤモンド膜14が存在する。第1実施形態に係る電力素子30と同様、第2実施形態に係る電力素子40においても、水素化されたダイヤモンド膜14の表面が、水素化層16に相当する。 The protective film 24 covers and protects the hydrogenated layer 16 on the side surface and a part of the surface of the recess 10 of the diamond substrate 34. Between the undoped diamond layer 4 and the hydrogenated layer 16 on the diamond substrate 34, the diamond film 14 formed by epitaxial growth exists. In the power element 40 according to the second embodiment as well as the power element 30 according to the first embodiment, the surface of the hydrogenated diamond film 14 corresponds to the hydrogenated layer 16.

(製造方法)
次に本実施形態に係る電力素子40の製造方法を説明する。
(Production method)
Next, a method for manufacturing the power device 40 according to this embodiment will be described.

まず、図9Aに示すように、ボロンを含有するダイヤモンド層(p層)32の裏面にドレイン電極22bを500nm程度の厚さで形成する。ドレイン電極22bは、蒸着法によりTi膜、Au膜を順次積層したAu/Ti積層膜により構成することができる。 First, as shown in FIG. 9A, a drain electrode 22b having a thickness of about 500 nm is formed on the back surface of a diamond layer (p + layer) 32 containing boron. The drain electrode 22b can be formed of an Au/Ti laminated film in which a Ti film and an Au film are sequentially laminated by a vapor deposition method.

裏面にドレイン電極22bを有するp層32の表面には、第1実施形態の場合と同様の手法により、図9Bに示すように、3〜10μm程度の厚さのアンドープダイヤモンド層4を形成する。p層32とアンドープダイヤモンド層4とによって、本実施形態に係る電力素子40におけるダイヤモンド基板34が構成される。 An undoped diamond layer 4 having a thickness of about 3 to 10 μm is formed on the surface of the p + layer 32 having the drain electrode 22b on the back surface by the same method as in the first embodiment, as shown in FIG. 9B. .. The p + layer 32 and the undoped diamond layer 4 constitute the diamond substrate 34 in the power device 40 according to this embodiment.

ダイヤモンド基板34の表面には、第1実施形態の場合と同様の手法により、Auを用いて図9Cに示すような金属マスク8を形成する。 On the surface of the diamond substrate 34, the metal mask 8 as shown in FIG. 9C is formed using Au by the same method as that of the first embodiment.

さらに、ICP-RIEによりダイヤモンド基板34の表面を加工して図10Aに示すように凹部10を形成した後、第1実施形態と同様の金エッチング液を用いて図10Bに示すように金属マスク8を除去する。本実施形態においては、凹部10の底面にはp層32が露出している。凹部10の幅wは適宜選択することができ、例えば1〜50μm程度、好ましくは2〜10μm程度とすることができる。凹部10のアスペクト比(d/w)は、少なくとも1以上であることが好ましい。 Further, after the surface of the diamond substrate 34 is processed by ICP-RIE to form the recesses 10 as shown in FIG. 10A, the same gold etching solution as that in the first embodiment is used, and then the metal mask 8 is provided as shown in FIG. 10B. To remove. In the present embodiment, the p + layer 32 is exposed on the bottom surface of the recess 10. The width w 2 of the recess 10 can be appropriately selected, and can be, for example, about 1 to 50 μm, preferably about 2 to 10 μm. The aspect ratio (d 2 /w 2 ) of the recess 10 is preferably at least 1 or more.

次いで、第1実施形態の場合と同様の手法により、エピタキシャル成長によりダイヤモンド膜14を成長させ、ダイヤモンド膜14の表面に水素化層16を形成する。第2実施形態においては、ダイヤモンド膜14および水素化層16は、図10Cに示すように、凹部10の底面のp層32上には形成されず、アンドープダイヤモンド層4の表面および側面に形成される。水素化層16の直下には、第1実施形態の場合と同様、図示しない二次正孔層が5〜20nmの厚さで誘起される。 Then, the diamond film 14 is grown by epitaxial growth by the same method as in the first embodiment, and the hydrogenated layer 16 is formed on the surface of the diamond film 14. In the second embodiment, the diamond film 14 and the hydrogenation layer 16 are not formed on the p + layer 32 on the bottom surface of the recess 10 as shown in FIG. 10C, but are formed on the surface and side surfaces of the undoped diamond layer 4. To be done. A secondary hole layer (not shown) having a thickness of 5 to 20 nm is induced immediately below the hydrogenation layer 16 as in the case of the first embodiment.

その後、図11Aに示すように、保護膜24としてのAl膜を、凹部10の側面および底面を含む全面に形成し、これにより水素化層16を被覆して保護する。保護膜24は、第1実施形態と同様の手法により、同様の厚さで形成することができる。 After that, as shown in FIG. 11A, an Al 2 O 3 film as the protective film 24 is formed on the entire surface including the side surface and the bottom surface of the recess 10, and thereby the hydrogenated layer 16 is covered and protected. The protective film 24 can be formed with the same thickness by the same method as in the first embodiment.

保護膜24により側面および底面が覆われた凹部10内には、絶縁材料としてのシリコン酸化物をスピンコート法、TEOS−CVD法などにより堆積して、図11Bに示すようにフィラー36を形成する。十分な絶縁耐圧を確保するため、フィラー36の表面とp層34との距離dは、少なくとも3μm程度であることが好ましい。 In the recess 10 whose side surface and bottom surface are covered with the protective film 24, silicon oxide as an insulating material is deposited by a spin coating method, a TEOS-CVD method or the like to form a filler 36 as shown in FIG. 11B. .. To ensure a sufficient dielectric withstand voltage, the distance d f between the surface and the p + layer 34 of the filler 36 is preferably at least 3μm approximately.

フィラー36が形成された凹部10内、および凹部10外の保護膜24の上には、図11Cに示すように、金属膜26としてのAl膜を形成する。CMP(Chemical Mechanical Polishing)を行って凹部10外の金属膜26を保護膜24とともに除去して、図12Aに示すように水素化層16を露出させる。凹部10内に保護膜24を介して残置された金属膜26が、ゲート電極26aとなる。ゲート電極26aに接している保護膜24は、ゲート絶縁膜として作用する。 As shown in FIG. 11C, an Al film as a metal film 26 is formed on the protective film 24 inside the recess 10 in which the filler 36 is formed and outside the recess 10. CMP (Chemical Mechanical Polishing) is performed to remove the metal film 26 outside the recess 10 together with the protective film 24 to expose the hydrogenated layer 16 as shown in FIG. 12A. The metal film 26 left in the recess 10 via the protective film 24 becomes the gate electrode 26a. The protective film 24 in contact with the gate electrode 26a acts as a gate insulating film.

次いで、図12Bに示すように、ゲート電極26a上に絶縁膜38を形成する。ここでの絶縁膜38は、例えば20V程度の電圧に耐えることが要求され、例えば10〜200nm程度の厚さとすることができる。こうした絶縁膜38は、必ずしもALD法により形成されたAl膜である必要はなく、SiO等を絶縁材料として用いることができる。絶縁膜38は、水素化層16の上に選択的にホトレジストマスクを形成し、全面に絶縁材料を堆積した後、ホトレジストマスクを除去して形成することができる。水素化層16および絶縁膜38の全面には、Ti膜、Au膜を蒸着法により順次堆積して、Au/Ti積層膜からなるソース電極22aを500nm程度の厚さで形成する。 Next, as shown in FIG. 12B, the insulating film 38 is formed on the gate electrode 26a. The insulating film 38 here is required to withstand a voltage of, for example, about 20 V, and can have a thickness of, for example, about 10 to 200 nm. The insulating film 38 does not necessarily have to be an Al 2 O 3 film formed by the ALD method, and SiO 2 or the like can be used as an insulating material. The insulating film 38 can be formed by selectively forming a photoresist mask on the hydrogenated layer 16, depositing an insulating material on the entire surface, and then removing the photoresist mask. A Ti film and an Au film are sequentially deposited on the entire surfaces of the hydrogenated layer 16 and the insulating film 38 by a vapor deposition method to form a source electrode 22a made of an Au/Ti laminated film with a thickness of about 500 nm.

以上の工程により、図8に示したような第2実施形態の電力素子40が得られる。 Through the above steps, the power device 40 of the second embodiment as shown in FIG. 8 is obtained.

(作用および効果)
本実施形態に係る電力素子40は、凹部10を有するダイヤモンド基板34を備え、凹部10の側面では、第1実施形態と同様、保護膜24が水素化層16を被覆して保護している。水素化層16の直下には、ダイヤモンド基板34の厚さ方向に二次元正孔層が誘起されていることから、本実施形態に係る電力素子40においても、上記第1実施形態と同様の効果を得ることができる。
(Action and effect)
The power device 40 according to the present embodiment includes the diamond substrate 34 having the recess 10, and the side surface of the recess 10 is covered with the hydrogenation layer 16 and protected by the protective film 24 as in the first embodiment. Since the two-dimensional hole layer is induced in the thickness direction of the diamond substrate 34 immediately below the hydrogenated layer 16, the power element 40 according to the present embodiment also has the same effect as that of the first embodiment. Can be obtained.

また、本実施形態に係る電力素子40においては、ゲート電極26aがダイヤモンド基板34内に埋め込まれていることから、単位セル面積を縮小することができる。これによって、オン抵抗を低減することが可能である。 Further, in the power device 40 according to the present embodiment, since the gate electrode 26a is embedded in the diamond substrate 34, the unit cell area can be reduced. This makes it possible to reduce the on-resistance.

さらに、第2実施形態に係る電力素子40では、ゲート電極26aの下層に絶縁材料(シリコン酸化物)からなるフィラー36が配置されている。この絶縁材料の熱伝導率が高いことから、効率的に放熱できるといった効果も得られる。 Further, in the power element 40 according to the second embodiment, the filler 36 made of an insulating material (silicon oxide) is arranged below the gate electrode 26a. Since the insulating material has a high thermal conductivity, an effect that heat can be efficiently dissipated can be obtained.

3.第3実施形態
(全体構成)
次に、本発明の第3実施形態に係る電力素子50の全体構成について、第2実施形態に係る電力素子40と同様の構成について同様の符号を付した図13を参照して説明する。
3. Third embodiment (overall configuration)
Next, the overall configuration of the power element 50 according to the third embodiment of the present invention will be described with reference to FIG. 13 in which the same reference numerals are given to the same configuration as the power element 40 according to the second embodiment.

本実施形態に係る電力素子50は、ボロンを含有するpダイヤモンド層(以下、単にp層とも称する)32上にアンドープダイヤモンド層4が形成されたダイヤモンド基板34と、ダイヤモンド基板34の表面に形成されたAu/Ti積層膜からなるソース電極22aと、ダイヤモンド基板34の裏面に形成されたAu/Ti積層膜からなるドレイン電極22bとを備えている。 The power device 50 according to the present embodiment has a diamond substrate 34 in which an undoped diamond layer 4 is formed on a p + diamond layer (hereinafter also simply referred to as a p + layer) 32 containing boron, and a diamond substrate 34 on the surface of the diamond substrate 34. The source electrode 22a made of the formed Au/Ti laminated film and the drain electrode 22b made of the Au/Ti laminated film formed on the back surface of the diamond substrate 34 are provided.

ダイヤモンド基板34は凹部10を有し、この凹部10内には、Alからなる保護膜24を介してゲート電極26aが埋め込まれている。ゲート電極26aは絶縁膜38によりソース電極22aから絶縁されている。 The diamond substrate 34 has a recess 10, and a gate electrode 26a is embedded in the recess 10 via a protective film 24 made of Al 2 O 3 . The gate electrode 26a is insulated from the source electrode 22a by the insulating film 38.

保護膜24は、ダイヤモンド基板34における凹部10の側面および底面を被覆して、水素化層16を保護している。水素化層16とダイヤモンド基板34との間には、エピタキシャル成長させて形成されたダイヤモンド膜14が存在する。第1実施形態、第2実施形態と同様、水素化されたダイヤモンド膜14の表面が、水素化層16に相当する。 The protective film 24 covers the side surface and the bottom surface of the recess 10 in the diamond substrate 34 to protect the hydrogenated layer 16. Between the hydrogenated layer 16 and the diamond substrate 34, the diamond film 14 formed by epitaxial growth exists. Similar to the first and second embodiments, the surface of the hydrogenated diamond film 14 corresponds to the hydrogenated layer 16.

第3実施形態に係る電力素子50は、ダイヤモンド基板34に設けられた凹部10がp層32に達しておらず、ゲート電極26aの下にフィラー36が配置されていない点が、第2実施形態に係る電力素子40とは異なっており、これ以外は、第2実施形態に係る電力素子40と同様である。 In the power element 50 according to the third embodiment, the recess 10 provided in the diamond substrate 34 does not reach the p + layer 32, and the filler 36 is not disposed below the gate electrode 26a, the second embodiment. It is different from the power element 40 according to the embodiment, and is otherwise the same as the power element 40 according to the second embodiment.

(製造方法)
次に、本実施形態に係る電力素子50の製造方法を説明する。
(Production method)
Next, a method for manufacturing the power element 50 according to this embodiment will be described.

まず、第2実施形態と同様にして、裏面にドレイン電極22bが形成されたダイヤモンド基板34の表面に、図14Aに示すように金属マスク8を形成する。 First, similarly to the second embodiment, the metal mask 8 is formed on the surface of the diamond substrate 34 having the drain electrode 22b formed on the back surface thereof, as shown in FIG. 14A.

次いで、ICP-RIEによりダイヤモンド基板34の表面を加工して図14Bに示すように凹部10を形成した後、第1実施形態と同様の金エッチング液を用いて図14Cに示すように金属マスク8を除去する。 Next, after the surface of the diamond substrate 34 is processed by ICP-RIE to form the recesses 10 as shown in FIG. 14B, the metal mask 8 as shown in FIG. 14C is formed using the same gold etching solution as in the first embodiment. To remove.

本実施形態においては、凹部10の深さdは、0.1〜50μm程度、好ましくは10〜30μm程度とすることができる。凹部10の幅wは適宜選択することができ、例えば1〜50μm程度、好ましくは2〜10μm程度とすることができる。凹部10のアスペクト比(d/w)は、少なくとも0.1以上であることが好ましい。これは、凹部10底面からでなくダイヤモンド基板34上面からp層32に直接伝導する伝導パスを抑制し、高いオン/オフ制御性を確保するためである。さらに、絶縁耐圧を向上させるために、凹部10の底面とp層32との距離dは、少なくとも1μm程度であることが好ましい。因みに、凹部10の底面とp層32との距離dを3μm以上として製造された電力素子は、3000Vの電圧に耐えることができる。 In this embodiment, the depth d 3 of the recess 10 may be about 0.1 to 50 μm, preferably about 10 to 30 μm. The width w 3 of the recess 10 can be appropriately selected and can be, for example, about 1 to 50 μm, preferably about 2 to 10 μm. The aspect ratio (d 3 /w 3 ) of the recess 10 is preferably at least 0.1 or more. This is to suppress the conduction path that is directly conducted to the p + layer 32 from the upper surface of the diamond substrate 34, not from the bottom surface of the recess 10, and secure a high on/off controllability. Further, in order to improve the withstand voltage, the distance d 4 between the bottom surface of the recess 10 and the p + layer 32 is preferably at least about 1 μm. Incidentally, the power device manufactured with the distance d 4 between the bottom surface of the recess 10 and the p + layer 32 being 3 μm or more can withstand a voltage of 3000V.

次いで、第1実施形態の場合と同様の手法により、凹部10が形成されたダイヤモンド基板34の全面に、図15Aに示すようにダイヤモンド膜14および水素化層16を形成する。第1実施形態、第2実施形態の場合と同様、第3実施形態においても、水素化層16の直下には、図示しない二次正孔層が5〜20nmの厚さで誘起される。水素化層16の上には、図15Bに示すように保護膜24としてのAl膜を形成し、これにより水素化層16を被覆して保護する。保護膜24は、第1実施形態と同様の手法により、同様の厚さで全面に形成することができる。 Then, the diamond film 14 and the hydrogenation layer 16 are formed on the entire surface of the diamond substrate 34 in which the recesses 10 are formed by the same method as in the first embodiment, as shown in FIG. 15A. As in the case of the first and second embodiments, also in the third embodiment, a secondary hole layer (not shown) having a thickness of 5 to 20 nm is induced immediately below the hydrogenation layer 16. As shown in FIG. 15B, an Al 2 O 3 film as a protective film 24 is formed on the hydrogenated layer 16 to cover and protect the hydrogenated layer 16. The protective film 24 can be formed on the entire surface with the same thickness by the same method as in the first embodiment.

保護膜24が形成された凹部10内、および凹部10外の保護膜24の上には、図15Cに示すように、金属膜26としてのAl膜を形成する。CMPを行って凹部10外の金属膜26を保護膜24とともに除去して、図16Aに示すように水素化層16を露出させる。凹部10内に残置された金属膜26が、ゲート電極26aとなる。ゲート電極26aに接している保護膜24は、ゲート絶縁膜として作用する。 As shown in FIG. 15C, an Al film as a metal film 26 is formed on the protective film 24 inside the concave portion 10 where the protective film 24 is formed and outside the concave portion 10. CMP is performed to remove the metal film 26 outside the recess 10 together with the protective film 24 to expose the hydrogenated layer 16 as shown in FIG. 16A. The metal film 26 left in the recess 10 becomes the gate electrode 26a. The protective film 24 in contact with the gate electrode 26a acts as a gate insulating film.

次いで、図16Bに示すように、ゲート電極26a上に絶縁膜38を形成する。絶縁膜38は、第2実施形態の場合と同様の材料を用いて、同様の手法により形成することができる。その後、水素化層16および絶縁膜38の全面に、Ti膜、Au膜を蒸着法により順次堆積して、Au/Ti積層膜からなるソース電極22aを500nm程度の厚さで形成する。 Next, as shown in FIG. 16B, the insulating film 38 is formed on the gate electrode 26a. The insulating film 38 can be formed by using a material similar to that of the second embodiment and a similar method. After that, a Ti film and an Au film are sequentially deposited on the entire surfaces of the hydrogenated layer 16 and the insulating film 38 by a vapor deposition method to form a source electrode 22a made of an Au/Ti laminated film with a thickness of about 500 nm.

以上の工程により、図13に示した第3実施形態の電力素子50が得られる。 Through the above steps, the power element 50 of the third embodiment shown in FIG. 13 is obtained.

(作用および効果)
本実施形態に係る電力素子50は、凹部10を有するダイヤモンド基板34を備え、凹部10の側面では、第1実施形態と同様、保護膜24が水素化層16を被覆して保護している。水素化層16の直下には、ダイヤモンド基板34の厚さ方向に二次元正孔層が誘起されていることから、本実施形態に係る電力素子50においても、上記第1実施形態と同様の効果を得ることができる。
(Action and effect)
The power device 50 according to the present embodiment includes the diamond substrate 34 having the recess 10, and on the side surface of the recess 10, the protective film 24 covers and protects the hydrogenation layer 16 as in the first embodiment. Since the two-dimensional hole layer is induced in the thickness direction of the diamond substrate 34 immediately below the hydrogenation layer 16, the power element 50 according to the present embodiment also has the same effect as that of the first embodiment. Can be obtained.

また、本実施形態に係る電力素子50においては、ゲート電極26aがダイヤモンド基板34内に埋め込まれていることから、単位セル面積をよりいっそう縮小することができ、第2実施形態と同様の効果も得られる。 Further, in the power device 50 according to the present embodiment, the gate electrode 26a is embedded in the diamond substrate 34, so that the unit cell area can be further reduced, and the same effect as the second embodiment can be obtained. can get.

さらに、本実施形態に係る電力素子50は、アンドープダイヤモンド層4の領域でキャリアはバルク伝導するため、キャリアは結晶中で電界集中を起こしにくく絶縁耐圧の向上が図りやすい。 Furthermore, in the power device 50 according to the present embodiment, the carriers are bulk-conducted in the region of the undoped diamond layer 4, so that the carriers are less likely to cause electric field concentration in the crystal and the dielectric strength is easily improved.

4.第4実施形態
(全体構成)
次に、本発明の第4実施形態に係る電力素子60の全体構成について、第3実施形態に係る電力素子50と同様の構成について同様の符号を付した図17を参照して説明する。
4. Fourth embodiment (overall configuration)
Next, the overall configuration of the power element 60 according to the fourth embodiment of the present invention will be described with reference to FIG. 17 in which the same reference numerals are given to the same configuration as the power element 50 according to the third embodiment.

本実施形態に係る電力素子60は、ボロンを含有するpダイヤモンド層(以下、単にp層とも称する)32上に、ダイヤモンドの積層体46が設けられたダイヤモンド基板44を備える。ダイヤモンド基板44の表面には、Au/Ti積層膜からなるソース電極22aが形成され、ダイヤモンド基板44の裏面には、Au/Ti積層膜からなるドレイン電極22bが形成されている。 The power device 60 according to the present embodiment includes a diamond substrate 44 in which a diamond laminated body 46 is provided on a p + diamond layer (hereinafter also simply referred to as a p + layer) 32 containing boron. A source electrode 22a made of an Au/Ti laminated film is formed on the front surface of the diamond substrate 44, and a drain electrode 22b made of an Au/Ti laminated film is formed on the rear surface of the diamond substrate 44.

本実施形態においては、ダイヤモンドの積層体46は、アンドープダイヤモンド層からなる第1の層47と、第1の層47上に積層されたn型ダイヤモンド層(以下、単にn層とも称する)からなる第2の層48とから構成される。第2の層48としてのn層は、n型不純物、例えば窒素を含む半絶縁性のダイヤモンド層である。 In the present embodiment, the diamond laminated body 46 is composed of a first layer 47 made of an undoped diamond layer and an n-type diamond layer (hereinafter, also simply referred to as n layer) laminated on the first layer 47. And a second layer 48. The n-layer as the second layer 48 is a semi-insulating diamond layer containing n-type impurities such as nitrogen.

ダイヤモンドの積層体46における第1の層47と第2の層48との境界は、凹部10の底面より上方に設けられているが、凹部10の底面と同等の高さでもよい。 The boundary between the first layer 47 and the second layer 48 in the diamond stack 46 is provided above the bottom surface of the recess 10, but may be at the same height as the bottom surface of the recess 10.

ダイヤモンド基板44は凹部10を有し、この凹部10内には、Alからなる保護膜24を介してゲート電極26aが埋め込まれている。ゲート電極26aは絶縁膜38によりソース電極22aから絶縁されている。 The diamond substrate 44 has a recess 10, and a gate electrode 26a is embedded in the recess 10 with a protective film 24 made of Al 2 O 3 interposed therebetween. The gate electrode 26a is insulated from the source electrode 22a by the insulating film 38.

保護膜24は、ダイヤモンド基板44における凹部10の側面および底面を被覆して、水素化層16を保護している。水素化層16とダイヤモンド基板44との間には、エピタキシャル成長させて形成されたダイヤモンド膜14が存在する。前述の実施形態と同様、水素化されたダイヤモンド膜14の表面が、水素化層16に相当する。 The protective film 24 covers the side surface and the bottom surface of the recess 10 in the diamond substrate 44 to protect the hydrogenated layer 16. Between the hydrogenated layer 16 and the diamond substrate 44, the diamond film 14 formed by epitaxial growth exists. Similar to the above-described embodiment, the surface of the hydrogenated diamond film 14 corresponds to the hydrogenated layer 16.

第4実施形態に係る電力素子60は、ダイヤモンド基板44が、アンドープダイヤモンド層からなる第1の層47と、第1の層47の上に積層されたn層からなる第2の層48とのダイヤモンドの積層体46を含む点が、第3実施形態に係る電力素子50とは異なっており、これ以外は、第3実施形態に係る電力素子50と同様である。 In the power device 60 according to the fourth embodiment, the diamond substrate 44 includes a first layer 47 made of an undoped diamond layer and a second layer 48 made of an n layer stacked on the first layer 47. The power element 50 according to the third embodiment is different from the power element 50 according to the third embodiment in that it includes a laminated body 46 of diamond, and is otherwise similar to the power element 50 according to the third embodiment.

(製造方法)
次に、本実施形態に係る電力素子60の製造方法を説明する。
(Production method)
Next, a method of manufacturing the power device 60 according to this embodiment will be described.

図18Aに示すように、Au/Ti積層膜からなるドレイン電極22bを裏面に有するp+層32の表面に、アンドープダイヤモンド層からなる第1の層47とn層からなる第2の層48とを含むダイヤモンドの積層体46を3〜10μm程度の厚さで形成して、ダイヤモンド基板44を得る。アンドープダイヤモンド層は、第1実施形態の場合と同様の方法で形成することができる。n層を形成するには、n型不純物源をさらに用いる。 As shown in FIG. 18A, a first layer 47 made of an undoped diamond layer and a second layer 48 made of an n layer are formed on the surface of the p + layer 32 having the back surface of the drain electrode 22b made of an Au/Ti laminated film. A diamond laminated body 46 including is formed with a thickness of about 3 to 10 μm to obtain a diamond substrate 44. The undoped diamond layer can be formed by the same method as in the first embodiment. An n-type impurity source is further used to form the n-layer.

ダイヤモンド基板44上には、図18Bに示すような金属マスク8を、第1実施形態の場合と同様にAuを用いてリフトオフ技術により形成する。ICP-RIEによりダイヤモンド基板44の表面を加工して図18Cに示すように凹部10を形成した後、第1実施形態と同様の金エッチング液を用いて金属マスク8を除去する。 A metal mask 8 as shown in FIG. 18B is formed on the diamond substrate 44 by a lift-off technique using Au similarly to the case of the first embodiment. After the surface of the diamond substrate 44 is processed by ICP-RIE to form the recess 10 as shown in FIG. 18C, the metal mask 8 is removed by using the same gold etching solution as in the first embodiment.

凹部10が形成されたダイヤモンド基板44の全面に、第1実施形態の場合と同様の手法により、図19Aに示すようにダイヤモンド膜14および水素化層16を形成する。前述の実施形態の場合と同様、水素化層16の直下には、図示しない二次正孔層が5〜20nmの厚さで誘起される。水素化層16の上には、図19Bに示すように、保護膜24を介して金属膜26を形成する。保護膜24および金属膜26は、第3実施形態の場合と同様に形成することができる。 As shown in FIG. 19A, the diamond film 14 and the hydrogenation layer 16 are formed on the entire surface of the diamond substrate 44 in which the recesses 10 are formed, by the same method as in the first embodiment. A secondary hole layer (not shown) having a thickness of 5 to 20 nm is induced immediately below the hydrogenation layer 16 as in the above-described embodiment. As shown in FIG. 19B, a metal film 26 is formed on the hydrogenated layer 16 with a protective film 24 interposed therebetween. The protective film 24 and the metal film 26 can be formed similarly to the case of the third embodiment.

CMPにより凹部10外の金属膜26を保護膜24とともに除去し、残置された金属膜26からなるゲート電極26a上に、図19Cに示すように絶縁膜38を形成する。絶縁膜38は、第3実施形態の場合と同様の材料を用いて、同様の手法により形成することができる。その後、第3実施形態の場合と同様にしてソース電極22aを形成する。 The metal film 26 outside the recess 10 is removed together with the protective film 24 by CMP, and an insulating film 38 is formed on the gate electrode 26a made of the remaining metal film 26 as shown in FIG. 19C. The insulating film 38 can be formed by the same method using the same material as that of the third embodiment. After that, the source electrode 22a is formed in the same manner as in the third embodiment.

以上の工程により、図17に示した第4実施形態の電力素子60が得られる。 Through the above steps, the power element 60 of the fourth embodiment shown in FIG. 17 is obtained.

(作用および効果)
本実施形態に係る電力素子60は、凹部10を有するダイヤモンド基板44を備え、凹部10の側面では、第1実施形態と同様、保護膜24が水素化層16を被覆して保護している。水素化層16の直下には、ダイヤモンド基板34の厚さ方向に二次元正孔層が誘起されていることから、本実施形態に係る電力素子60においても、上記第1実施形態と同様の効果を得ることができる。
(Action and effect)
The power device 60 according to the present embodiment includes the diamond substrate 44 having the recess 10, and the side surface of the recess 10 has the protective film 24 covering and protecting the hydrogenation layer 16 as in the first embodiment. Since the two-dimensional hole layer is induced in the thickness direction of the diamond substrate 34 immediately below the hydrogenated layer 16, the power element 60 according to the present embodiment also has the same effect as that of the first embodiment. Can be obtained.

また、本実施形態に係る電力素子60においては、ゲート電極26aがダイヤモンド基板44内に埋め込まれていることから、単位セル面積をよりいっそう縮小することができ、第2実施形態、第3実施形態と同様の効果も得られる。 Further, in the power device 60 according to the present embodiment, since the gate electrode 26a is embedded in the diamond substrate 44, the unit cell area can be further reduced, and the second embodiment and the third embodiment. The same effect as can be obtained.

さらに、本実施形態に係る電力素子60は、ダイヤモンド基板44が、アンドープダイヤモンド層からなる第1の層47と、n層からなる第2の層48とのダイヤモンドの積層体46を備えているため、リーク電流をより確実に抑えることができる。 Further, in the power device 60 according to the present embodiment, the diamond substrate 44 includes the diamond layered body 46 of the first layer 47 made of the undoped diamond layer and the second layer 48 made of the n layer. Therefore, the leak current can be suppressed more reliably.

5.第5実施形態
(全体構成)
次に、本発明の第5実施形態に係る電力素子70の全体構成について、第4実施形態に係る電力素子60と同様の構成について同様の符号を付した図20を参照して説明する。
5. Fifth embodiment (overall configuration)
Next, the overall configuration of the power element 70 according to the fifth embodiment of the present invention will be described with reference to FIG. 20 in which the same reference numerals are given to the same configuration as the power element 60 according to the fourth embodiment.

本実施形態に係る電力素子70は、ボロンを含有するpダイヤモンド層(以下、単にp層とも称する)32上に、ダイヤモンドの積層体46が設けられたダイヤモンド基板44を備える。ダイヤモンド基板44の裏面には、Au/Ti積層膜からなるドレイン電極22bが形成されている。 The power device 70 according to the present embodiment includes a diamond substrate 44 in which a diamond laminated body 46 is provided on a p + diamond layer (hereinafter also simply referred to as a p + layer) 32 containing boron. On the back surface of the diamond substrate 44, a drain electrode 22b made of an Au/Ti laminated film is formed.

ダイヤモンドの積層体46は、第4実施形態の場合と同様にアンドープダイヤモンド層からなる第1の層47と、第1の層47上に積層されたn型ダイヤモンド層(以下、単にn層とも称する)からなる第2の層48とから構成される。 The diamond laminated body 46 includes a first layer 47 made of an undoped diamond layer and an n-type diamond layer laminated on the first layer 47 (hereinafter, also simply referred to as n layer) as in the case of the fourth embodiment. And a second layer 48 of

ダイヤモンド基板44は表面に凹部10を有し、この凹部10の表面には、Al23からなる保護膜24を介してゲート電極26aが形成されている。保護膜24は、ダイヤモンド基板44における凹部10の側面および底面を被覆して、水素化層16を保護している。水素化層16とダイヤモンド基板44との間には、エピタキシャル成長させて形成されたダイヤモンド膜14が存在する。 The diamond substrate 44 has a recess 10 on its surface, and a gate electrode 26a is formed on the surface of the recess 10 via a protective film 24 made of Al 2 O 3 . The protective film 24 covers the side surface and the bottom surface of the recess 10 in the diamond substrate 44 to protect the hydrogenated layer 16. Between the hydrogenated layer 16 and the diamond substrate 44, the diamond film 14 formed by epitaxial growth exists.

ゲート電極26aが形成された凹部10を挟むダイヤモンド基板44の表面には、TiC層20を介して2つのソース電極22aが形成されている。ソース電極22aは、表面の一部を残して保護膜24で覆われている。 Two source electrodes 22a are formed via the TiC layer 20 on the surface of the diamond substrate 44 that sandwiches the recess 10 in which the gate electrode 26a is formed. The source electrode 22a is covered with a protective film 24 except for a part of the surface.

(製造方法)
次に、本実施形態に係る電力素子70の製造方法を説明する。
(Production method)
Next, a method of manufacturing the power device 70 according to this embodiment will be described.

図21Aに示すように、裏面にドレイン電極22bを有し、表面の所定の領域に凹部10が形成されたダイヤモンド基板44の全面に、第4実施形態の場合と同様の手法によりダイヤモンド膜14および水素化層16を形成する。前述の実施形態の場合と同様、水素化層16の直下には、図示しない二次正孔層が5〜20nmの厚さで誘起される。 As shown in FIG. 21A, the diamond film 14 and the diamond film 14 are formed on the entire surface of the diamond substrate 44 having the drain electrode 22b on the back surface and the recess 10 formed in a predetermined region on the front surface by the same method as in the fourth embodiment. The hydrogenated layer 16 is formed. A secondary hole layer (not shown) having a thickness of 5 to 20 nm is induced immediately below the hydrogenation layer 16 as in the above-described embodiment.

次いで、第1の実施形態の場合と同様の手法により、少なくとも凹部10の側面および底面に形成された水素化層16を覆って図21Bに示すようなホトレジストマスク12を形成し、水素化層16の露出部を酸素終端領域18に変化させる。 Next, by a method similar to that of the first embodiment, a photoresist mask 12 as shown in FIG. 21B is formed so as to cover at least the side surface and the bottom surface of the recess 10 and the hydrogenation layer 16 is formed. The exposed portion of is changed to the oxygen termination region 18.

酸素終端領域18上には、第1の実施形態の場合と同様の手法により、Au/Ti積層膜からなるソース電極22aを形成する。図21Cに示すように、ソース電極22aの直下の酸素終端領域18は、加熱によってTiC膜20となる。酸素終端領域18、TiC膜20上に形成されたソース電極22a以外の領域には、凹部10の側面および底面を含めて水素化層16が露出している。 The source electrode 22a made of the Au/Ti laminated film is formed on the oxygen termination region 18 by the same method as in the first embodiment. As shown in FIG. 21C, the oxygen termination region 18 immediately below the source electrode 22a becomes a TiC film 20 by heating. The hydrogenated layer 16 is exposed in the regions other than the oxygen termination region 18 and the source electrode 22a formed on the TiC film 20, including the side surface and the bottom surface of the recess 10.

水素化層16を含む全面には、図22Aに示すように保護膜24としてのAl膜を形成する。保護膜24は、第1実施形態と同様の手法により、同程度の厚さで形成することができる。図22Aに示すように、水素化層16は、ダイヤモンド基板44の表面に加え、凹部10の側面および底面においても保護膜24に覆われて保護される。保護膜24は、追って形成されるゲート電極の下層でゲート絶縁膜として作用する。 An Al 2 O 3 film as a protective film 24 is formed on the entire surface including the hydrogenated layer 16 as shown in FIG. 22A. The protective film 24 can be formed with the same thickness as in the first embodiment. As shown in FIG. 22A, the hydrogenated layer 16 is covered and protected by the protective film 24 not only on the surface of the diamond substrate 44 but also on the side surface and the bottom surface of the recess 10. The protective film 24 acts as a gate insulating film below the gate electrode formed later.

その後、第1実施形態と同様の手法により保護膜24の一部をエッチングして、図22Bに示すようにソース電極22aの表面の一部を露出する。最後に、保護膜24の所定の領域に、第1実施形態の場合と同様の手法によりゲート電極26aを形成して、図20に示した本実施形態の電力素子70が得られる。 After that, a part of the protective film 24 is etched by the same method as in the first embodiment to expose a part of the surface of the source electrode 22a as shown in FIG. 22B. Finally, the gate electrode 26a is formed in a predetermined region of the protective film 24 by the same method as in the first embodiment, and the power element 70 of the present embodiment shown in FIG. 20 is obtained.

(作用および効果)
本実施形態に係る電力素子70は、凹部10を有するダイヤモンド基板44を備え、凹部10の側面では、第1実施形態と同様、保護膜24が水素化層16を被覆して保護している。水素化層16の直下には、ダイヤモンド基板34の厚さ方向に二次元正孔層が誘起されていることから、本実施形態に係る電力素子70においても、上記第1実施形態と同様の効果を得ることができる。
(Action and effect)
The power device 70 according to the present embodiment includes the diamond substrate 44 having the recess 10, and the side surface of the recess 10 is covered with the hydrogenation layer 16 and protected by the protective film 24 as in the first embodiment. Since the two-dimensional hole layer is induced in the thickness direction of the diamond substrate 34 immediately below the hydrogenated layer 16, the power element 70 according to the present embodiment also has the same effect as that of the first embodiment. Can be obtained.

また、本実施形態に係る電力素子70においては、ゲート電極26aがダイヤモンド基板44内に埋め込まれていることから、単位セル面積をよりいっそう縮小することができ、第2実施形態、第3実施形態、第4実施形態と同様の効果も得られる。 Further, in the power device 70 according to the present embodiment, since the gate electrode 26a is embedded in the diamond substrate 44, it is possible to further reduce the unit cell area, and the second embodiment and the third embodiment. The same effect as the fourth embodiment can be obtained.

さらに、本実施形態に係る電力素子70は、ダイヤモンド基板44が、アンドープダイヤモンド層からなる第1の層47とn層からなる第2の層48とのダイヤモンドの積層体46を備えているため、第4実施形態と同様にリーク電流をより確実に抑えることができる。 Further, in the power device 70 according to the present embodiment, the diamond substrate 44 includes the diamond laminated body 46 including the first layer 47 made of the undoped diamond layer and the second layer 48 made of the n layer. The leak current can be suppressed more reliably as in the fourth embodiment.

ここで、第5実施形態に係る電力素子70の一例の動作特性を図23A、図23Bに示す。図20における電極間距離L11は40μmとし、ダイヤモンド基板44の表面におけるゲート電極26aの端部間の距離L12は20μmとした。凹部10側面における水素化層16の距離W11は10μmとし、凹部10の深さd11は2.5μmとした。第1の層47の厚さt11は1μmとし、第2の層48の厚さt12は2μmとした。ダイヤモンド膜14の厚さは100nmとした。 Here, operating characteristics of an example of the power element 70 according to the fifth embodiment are shown in FIGS. 23A and 23B. The interelectrode distance L 11 in FIG. 20 was set to 40 μm, and the distance L 12 between the end portions of the gate electrode 26 a on the surface of the diamond substrate 44 was set to 20 μm. The distance W 11 of the hydrogenated layer 16 on the side surface of the recess 10 was 10 μm, and the depth d 11 of the recess 10 was 2.5 μm. The thickness t 11 of the first layer 47 was 1 μm, and the thickness t 12 of the second layer 48 was 2 μm. The thickness of the diamond film 14 was 100 nm.

図23Aには、−20Vから+40Vの間のゲート電圧(Vgs)におけるドレイン電流(Ids)のドレイン電圧(Vds)依存性を示す。図23Aには、典型的なソースードレイン間の電圧に対する電流の特性が示されている。第5実施形態に係る電力素子70は、ブレークダウン電圧が634V(図23B)であり、高い耐圧性を有している。図23A,図23Bから、本実施形態の電力素子70に電流が流れてスイッチとして機能することが表れている。 FIG. 23A shows the drain voltage (Vds) dependence of the drain current (Ids) at the gate voltage (Vgs) between −20V and +40V. FIG. 23A shows a characteristic of a current with respect to a typical source-drain voltage. The power device 70 according to the fifth embodiment has a breakdown voltage of 634 V (FIG. 23B) and has high withstand voltage. 23A and 23B show that a current flows through the power element 70 of this embodiment to function as a switch.

6.変形例
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。例えば、上記実施形態では、エッチングによりダイヤモンド基板に凹部を形成する際の金属マスクとしてAu膜を用いたが、ダイヤモンド基板をエッチングから保護できる任意の金属、例えば、Al膜を金属マスクとして用いることもできる。また、凹部を形成するためにダイヤモンド基板のエッチングの際に用いるガスには、八フッ化プロパン(C)ガス等のクリーニングガスが含有されていてもよい。
6. Modifications The present invention is not limited to the above-described embodiment, and can be appropriately modified within the scope of the gist of the present invention. For example, in the above embodiment, the Au film is used as the metal mask when the recess is formed in the diamond substrate by etching. However, any metal that can protect the diamond substrate from etching, for example, an Al film may be used as the metal mask. it can. Further, the gas used for etching the diamond substrate to form the recess may contain a cleaning gas such as octafluoropropane (C 3 F 8 ) gas.

上記実施形態においては、水素化層は、凹部が形成されたダイヤモンド基板上にダイヤモンド膜をエピタキシャル成長させ、このダイヤモンド膜の表面に水素プラズマを照射することにより形成したが、水素プラズマ照射は必ずしも必要ではない。水素プラズマ照射を敢えて行わなくとも、ダイヤモンド膜の表面は十分な水素化がなされている場合も多い。これは、ダイヤモンド膜のエピタキシャル成長工程自体に水素化の作用が有るためであり、水素プラズマ照射を割愛することも可能である。この場合、ダイヤモンド膜のエピタキシャル成長自体が水素化処理工程を兼ねている。 In the above embodiment, the hydrogenation layer was formed by epitaxially growing a diamond film on the diamond substrate in which the recess was formed and irradiating the surface of this diamond film with hydrogen plasma, but hydrogen plasma irradiation is not always necessary. Absent. In many cases, the surface of the diamond film is sufficiently hydrogenated without intentionally irradiating it with hydrogen plasma. This is because the diamond film epitaxial growth process itself has a hydrogenation effect, and hydrogen plasma irradiation can be omitted. In this case, the epitaxial growth itself of the diamond film also serves as the hydrogenation treatment step.

凹部が形成されたダイヤモンド基板上にダイヤモンド膜をエピタキシャル成長させることなく、凹部が形成されたダイヤモンド基板の表面を水素終端することによって、ダイヤモンド基板の表面に水素化層を形成してもよい。この場合、水素化層は、凹部が形成されたダイヤモンド基板に水素プラズマを照射することによって、ダイヤモンド基板の表面に形成することができる。これにより、ダイヤモンド膜のエピタキシャル成長工程を省くことも可能となる。 A hydrogenation layer may be formed on the surface of the diamond substrate by terminating the surface of the diamond substrate having the recesses with hydrogen without epitaxially growing a diamond film on the diamond substrate having the recesses. In this case, the hydrogenated layer can be formed on the surface of the diamond substrate by irradiating the diamond substrate having the concave portion with hydrogen plasma. This makes it possible to omit the epitaxial growth step of the diamond film.

また、上記実施形態においては、水素化層を被覆して保護する保護膜としてのAl膜を形成する際、非酸化性の雰囲気として窒素を用いたが、Ar等の不活性気体、あるいは、窒素と不活性気体との混合気体を用いてもよい。Al膜を形成するために酸化剤としてはHOを用いたが、C−H結合と吸熱反応をする任意の反応種を酸化剤として用いることができる。例えば、メタノール(CHO)、エタノール(CO)、プロパノール(CO)、ブタノール(C10O)等のアルコールを酸化剤として用いてもよい。 Further, in the above embodiment, nitrogen was used as the non-oxidizing atmosphere when forming the Al 2 O 3 film as the protective film for covering and protecting the hydrogenation layer, but an inert gas such as Ar, Alternatively, a mixed gas of nitrogen and an inert gas may be used. Although H 2 O was used as the oxidant for forming the Al 2 O 3 film, any reactive species that undergoes an endothermic reaction with the C—H bond can be used as the oxidant. For example, methanol (CH 4 O), ethanol (C 2 H 6 O), propanol (C 3 H 8 O), alcohols such as butanol (C 4 H 10 O) may be used as the oxidizing agent.

なお、水素化層の直下に誘起された二次元正孔層を確実に維持するために、保護膜は、高温加熱後もしくは高温動作時においても水素化層を保護できることが要求される。このような保護膜をステップカバレッジよく形成できれば、成膜方法はALD法に限定されない。例えば、CVD法により形成することとしてもよい。適切な保護膜が形成されれば、窒化アルミニウム(AlN)を用いることもできる。 In order to reliably maintain the two-dimensional hole layer induced immediately below the hydrogenated layer, the protective film is required to be able to protect the hydrogenated layer even after heating at high temperature or during high temperature operation. The film forming method is not limited to the ALD method as long as such a protective film can be formed with good step coverage. For example, it may be formed by a CVD method. Aluminum nitride (AlN) can be used if a suitable protective film is formed.

さらに、各種材料の変更も可能である。例えばゲート電極は、Al膜に限らず、Au膜、W膜により形成することもできる。 Further, various materials can be changed. For example, the gate electrode is not limited to the Al film, but may be formed of an Au film or a W film.

第2実施形態において、ゲート電極の下層に用いられるフィラーには、シリコン酸化物の他、リンガラス(PSG)、ボロンリンガラス(BPSG)等の絶縁材料を用いてもよい。 In the second embodiment, the filler used in the lower layer of the gate electrode may be made of an insulating material such as phosphorus glass (PSG) or boron phosphorus glass (BPSG) in addition to silicon oxide.

第2実施形態、第3実施形態、第4実施形態および第5実施形態においては、Au/Ti積層膜によりソース電極、ドレイン電極を形成したが、Ti膜は必ずしも必須ではない。Auのみを蒸着してソース電極、ドレイン電極を形成することもできる。 In the second embodiment, the third embodiment, the fourth embodiment and the fifth embodiment, the source electrode and the drain electrode are formed by the Au/Ti laminated film, but the Ti film is not always essential. The source electrode and the drain electrode can be formed by vapor-depositing only Au.

第4実施形態、第5実施形態においては、ダイヤモンドの積層体46を構成する第1の層47としてp型ダイヤモンド層を用いてもよい。p型ダイヤモンド層は、例えばボロン等のp型不純物源を用いて、一般的な方法により形成することができる。 In the fourth and fifth embodiments, a p-type diamond layer may be used as the first layer 47 forming the diamond laminated body 46. The p-type diamond layer can be formed by a general method using a p-type impurity source such as boron.

上述したとおり、本発明においては、ダイヤモンド基板の厚さ方向の領域を伝導に用いるものである。上記実施形態では、ダイヤモンド基板に設けた凹部の側面に水素化層を形成することによって、ダイヤモンド基板の厚さ方向に二次元正孔層を誘起したが、水素化層の形成方法はこれに限定されない。水素化層は、ダイヤモンド基板の厚さ方向に存在していればよく、任意の方法により形成してダイヤモンド基板の厚さ方向に二次元正孔層を誘起し、本発明の電力素子を得ることができる。 As described above, in the present invention, the region in the thickness direction of the diamond substrate is used for conduction. In the above-mentioned embodiment, the two-dimensional hole layer was induced in the thickness direction of the diamond substrate by forming the hydrogenated layer on the side surface of the recess provided in the diamond substrate, but the method for forming the hydrogenated layer is not limited to this. Not done. The hydrogenation layer may be present in the thickness direction of the diamond substrate, and may be formed by any method to induce a two-dimensional hole layer in the thickness direction of the diamond substrate to obtain the power device of the present invention. You can

2 :nダイヤモンド層
4 :アンドープダイヤモンド層
6,34,44 :ダイヤモンド基板
14 :ダイヤモンド膜
16 :水素化層
22a :ソース電極
22b :ドレイン電極
24 :保護膜
26a :ゲート電極
32 :pダイヤモンド層
38 :絶縁膜
30,40,50,60,70 :電力素子
2: n - diamond layer 4: undoped diamond layer 6, 34, 44: diamond substrate 14: diamond film 16: hydrogenated layer 22a: source electrode 22b: drain electrode 24: protective film 26a: gate electrode 32: p + diamond layer 38: Insulating film 30, 40, 50, 60, 70: Power element

Claims (4)

凹部を有するダイヤモンド基板と、前記凹部の側面に形成された水素化層と、前記水素化層を被覆する保護膜とを備え
前記ダイヤモンド基板は、アンドープダイヤモンド層またはp型ダイヤモンド層からなる第1の層と、前記第1の層の上に積層され、n型ダイヤモンド層からなる第2の層とのダイヤモンドの積層体を備える
ことを特徴とする電力素子。
A diamond substrate having a recess, a hydrogenation layer formed on a side surface of the recess, and a protective film covering the hydrogenation layer ,
The diamond substrate includes a diamond stack including a first layer formed of an undoped diamond layer or a p-type diamond layer and a second layer formed on the first layer and formed of an n-type diamond layer. A power element characterized by the above.
前記ダイヤモンド基板と前記保護膜との間に、エピタキシャル成長させて形成したダイヤモンド膜をさらに備え、
前記水素化層は、前記ダイヤモンド膜の表面を水素化することにより形成されたものであることを特徴とする請求項1記載の電力素子。
Between the diamond substrate and the protective film, further comprising a diamond film formed by epitaxial growth,
The power element according to claim 1, wherein the hydrogenated layer is formed by hydrogenating the surface of the diamond film.
前記エピタキシャル成長させて形成したダイヤモンド膜の厚さは、50〜1000nmであることを特徴とする請求項2記載の電力素子。 The power element according to claim 2, wherein the diamond film formed by the epitaxial growth has a thickness of 50 to 1000 nm. 前記保護膜は、酸化アルミニウム膜で形成されていることを特徴とする請求項1〜3のいずれか1項記載の電力素子。 The power element according to claim 1, wherein the protective film is formed of an aluminum oxide film.
JP2016025819A 2015-02-25 2016-02-15 Power device Active JP6712735B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015035152 2015-02-25
JP2015035152 2015-02-25

Publications (2)

Publication Number Publication Date
JP2016157932A JP2016157932A (en) 2016-09-01
JP6712735B2 true JP6712735B2 (en) 2020-06-24

Family

ID=56826699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016025819A Active JP6712735B2 (en) 2015-02-25 2016-02-15 Power device

Country Status (1)

Country Link
JP (1) JP6712735B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327745B1 (en) * 2018-02-01 2021-11-17 미쓰비시덴키 가부시키가이샤 Semiconductor device and manufacturing method thereof
JP7084030B2 (en) * 2018-08-30 2022-06-14 学校法人早稲田大学 Diamond field effect transistor and its manufacturing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172187A (en) * 1995-12-19 1997-06-30 Hitachi Ltd Junction type field-effect semiconductor device and its manufacture
JP3364119B2 (en) * 1996-09-02 2003-01-08 東京瓦斯株式会社 Hydrogen-terminated diamond MISFET and method for manufacturing the same
JP2002057167A (en) * 2000-08-10 2002-02-22 Kobe Steel Ltd Semiconductor element and manufacturing method thereof
JP2006165013A (en) * 2004-12-02 2006-06-22 Nissan Motor Co Ltd Semiconductor device and its manufacturing method
JP5759398B2 (en) * 2012-02-21 2015-08-05 日本電信電話株式会社 Diamond field effect transistor and method for producing the same
JP5967572B2 (en) * 2012-08-17 2016-08-10 国立研究開発法人産業技術総合研究所 Diamond semiconductor device and manufacturing method thereof
JP6218062B2 (en) * 2012-08-24 2017-10-25 学校法人早稲田大学 Power element, power control device, and method of manufacturing power element
JP6143490B2 (en) * 2013-02-19 2017-06-07 ローム株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016157932A (en) 2016-09-01

Similar Documents

Publication Publication Date Title
JP5051980B2 (en) Semiconductor device
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
US8354715B2 (en) Semiconductor device and method of fabricating the same
JP4965576B2 (en) Semiconductor device and manufacturing method thereof
TW200924068A (en) III-nitride devices with recessed gates
CN104247026A (en) Silicon carbide semiconductor device and method for manufacturing same
WO2012131898A1 (en) Silicon carbide semiconductor device
WO2010098076A1 (en) Storage-, insulation gate-, and field effect-type transistor
JP5236281B2 (en) Manufacturing method of vertical MOSFET
JP2012164707A (en) Semiconductor device, and method of manufacturing the same
JP2019004078A (en) Semiconductor device and manufacturing method for semiconductor device
WO2013027471A1 (en) Semiconductor device
JP6095902B2 (en) Wide band gap semiconductor device and method of manufacturing the same
US10593792B2 (en) Semiconductor device and method for manufacturing the same
JP2012160485A (en) Semiconductor device and manufacturing method of the same
JP6242640B2 (en) Semiconductor device and manufacturing method thereof
JP5797266B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2016192479A (en) Semiconductor device and method for manufacturing the same
US8994034B2 (en) Semiconductor device and method of manufacturing the same
JP4844125B2 (en) Semiconductor device and manufacturing method thereof
JP6712735B2 (en) Power device
JP2009043880A (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
CN110875246A (en) Method for manufacturing semiconductor device and semiconductor device
JP5501684B2 (en) Manufacturing method of semiconductor device
JP2011238726A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200430

R150 Certificate of patent or registration of utility model

Ref document number: 6712735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250