JP6704855B2 - 高移動度電界効果トランジスタ用の最適化された緩衝層 - Google Patents

高移動度電界効果トランジスタ用の最適化された緩衝層 Download PDF

Info

Publication number
JP6704855B2
JP6704855B2 JP2016560812A JP2016560812A JP6704855B2 JP 6704855 B2 JP6704855 B2 JP 6704855B2 JP 2016560812 A JP2016560812 A JP 2016560812A JP 2016560812 A JP2016560812 A JP 2016560812A JP 6704855 B2 JP6704855 B2 JP 6704855B2
Authority
JP
Japan
Prior art keywords
buffer layer
transistor
zone
per unit
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016560812A
Other languages
English (en)
Other versions
JP2017510086A (ja
Inventor
ジャケ,ジャン−クロード
オブリー,ラファエル
ガマラ,ピエロ
ジャルデル,オリビエ
ピヨトロウィッチ,ステファーヌ
Original Assignee
タレス
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タレス, コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical タレス
Publication of JP2017510086A publication Critical patent/JP2017510086A/ja
Application granted granted Critical
Publication of JP6704855B2 publication Critical patent/JP6704855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は高電子移動度電界効果トランジスタ(すなわちHEMT)に関する。
本発明は、より具体的には、典型的に1MHz〜100GHzに含まれる周波数範囲をカバーする、低ノイズまたはパワーアンプとして、スイッチとして、または発振器として用いられるHEMTが作成される積層に関する。
図1は、トランジスタが基板11上に形成された、Oxz平面内における従来の基本的なHEMTトランジスタシステムの構造の断面を概略的に示す。従来、例えばシリコン(Si)、炭化ケイ素(SiC)またはサファイヤ(Al)を含む絶縁または半導体基板11が用いられ、その基板上で少なくとも2個の半導体層がz軸に沿って生成され、前記層がOxy平面内で延在する。
緩衝層と表記する第1層12は、広いバンドギャップ(いわゆる広バンドギャップ半導体材料と呼ばれる)を有し、例えばGaN等の二元窒素化合物材料、またはAlGaN、より正確にはAlGa1−xN等の三元III族窒素化合物(III族Nと表記)を主成分とする材料を含む。
障壁層13と表記する第2層は、緩衝層12よりも広バンドギャップを有する。この層は、Al、Ga、InまたはBを主成分とする四元、三元または二元III族窒素化合物(III族Nと表記する)を主成分とする材料を含む。
例えば、GaN緩衝層と共に、障壁層はAlGa1−xNもしくはIn1−xAlN、またはIn1−xAlN/AlNもしくはAlGa1−x/AlNのシーケンスを含む。
AlGa1−xNおよびIn1−xAlNのバンドギャップ幅は、アルミニウム含有量xに応じて各々、3.4eV(GaN)〜6.2eV(AlN)、および0.7eV(InN)〜6.2eV(AlN)で変動する。
障壁層13の厚さは典型的には5nm〜40nmに含まれ、緩衝層12の厚さは典型的には0.2μm〜3μmに含まれる。
追加的な層が、素子の表面に、または緩衝層と障壁層との間に存在し得る。
緩衝層12および障壁層13は従来、MOCVDまたはMBEによりエピタキシャルに生成される。例えば、AlGaNまたはInAlNを主成分とする、より正確にはAlGa1−xNまたはd’InAl1−zN(xは典型的には15%〜35%、zは典型的には15%〜25%に含まれる)を主成分とする障壁層を有する、GaNを主成分とする緩衝層が挙げられる。
緩衝層と障壁層との間の接合は、同様にOxy平面内で延在するヘテロ接合15を形成する。座標系Oxyzの原点Oは、この平面に明示的に配置されている。
HEMTトランジスタは従来、ソースS、ドレインD、およびゲートGを含み、これらは障壁層13の上面側14に堆積されている。
ゲートGは、ソースSとドレインDとの間に堆積されており、トランジスタを制御可能にする。ソースSとドレインDとの間のコンダクタンスは、従来ショットキー接触またはMIS(金属/絶縁体/半導体)積層であるゲートGの静電作用により変調され、ゲートとソースとの間に印加される電圧VGSがトランジスタを制御する。
二次元電子気体9(2DEGと表記)がヘテロ接合15の近傍に配置されている。これらの電子は、Oxy平面内で移動可能であり、典型的には1000cm/Vsを超える高い電子移動度μeを有する。通常のトランジスタ動作において、これらの電子は、Oxy平面内でヘテロ接合15の近傍に生じる電位井戸に閉じ込められるため、z方向に流れることはできない。電子気体9は、トランジスタのチャネルと表記されるものに閉じ込められているため、ドレインとソースとの間で電流IDSを搬送することができる。従来、ソースSとドレインDとの間に電位差VDSが印加され、ソースSは典型的には接地されていて、電流IDSの値はゲートGとソースSとの間に印加された電圧VGSに依存する。
トランジスタ効果は、制御電極Gの静電作用により接点SとDとの間のコンダクタンスgmの変調に基づいている。このコンダクタンスの変動がチャネル内の自由担体の個数に、従ってソースとドレイン間の電流に比例する。このトランジスタ増幅効果により、ゲートに印加された弱い信号を、ドレインで受信されるより強い信号に変換することが可能になる。
図2は、ヘテロ接合の近傍における電荷分布を示す。III族N系の材料は極めて高い電気陰性を示す。この系の2種の異なる化合物が接触した場合、正(σ+)(図2)または負(σ−)のいずれかの固定電荷がその界面に現れる。この固定電荷は可動電荷(図2のように正の場合は電子、または負の場合は正孔)を引きつける。これらの可動電荷emにより、ドレインとソースとの間に電圧が印加された際に電流が生じる。
GaNは、従来の成長条件下で、ドナー型不純物(n型不純物)(典型的には窒素空孔)が添加された半導体である。この種の欠陥では、トランジスタのドレインに印加される電圧が高くなり過ぎる(典型的には10V超)場合、およびゲートの長さLgが短くなり過ぎる(典型的には0.25μm未満)場合、チャネル内に電子を閉じ込めることができない。電子は従って緩衝層内を通って流れるため、トランジスタのコンダクタンスgmの低下につながる。
このようにチャネル内における電子の閉じ込めが弱いことで伝達関数Log(IDS)=f(VGS)に及ぼす影響は、図3に示すように傾きgm=ΔIDS/ΔVGSを減少させるものである。この減少は、ゲートによる電流の変調効果の低下に現れる。
良好なトランジスタ動作が得られるのは、曲線31Log(IDS)=f(VGS)が、一定の高VDS(例えば20V)で(図3に示すような)急峻な傾きを有し、かつゲート長が短い(例えば0.25μm未満)場合である。この急峻な傾きは、高い相互コンダクタンスgを表し、トランジスタが動作点30で十分な電力利得で高電流を変調できる能力を反映している。この場合、トランジスタの「ピンチオフ」が良好であると言われる。曲線32は、トランジスタの「ピンチオフ」が劣悪であることを示す。この値は、閾値下ウイングと呼ばれる量により定量化可能である。その値は150mV/decadeの電流より低いことが求められる。
所望の動作電圧に対して150mV/decadeより低い閾値下振れを伴うトランジスタ動作を得るには、最初のn型ドーピングを補償する必要がある。
第1の解決策は、例えばエピタキシャル成長条件を修正する、または成長中にアクセプタ型の不純物を添加する等、アクセプタ型不純物を導入することにより(GaNまたはAlGa1−xN)緩衝層にp型ドーピングを施すものである。緩衝層に導入される不純物の密度を最適化することで所望のトランジスタ挙動が得られる。
適当な不純物として、主に炭素および鉄があるが、マグネシウム、ベリリウムもしくは亜鉛、またはGaN内のアクセプタ中心であることが知られている任意の不純物であってもよい。
典型的には、n型不純物に対してp型不純物が数1016cm−3〜数1017cm−3個だけ余分にあることにより、最大動作電圧50V(VDS)およびゲート長0.15μmに対して150mV/decade未満の閾値下振れが得られる。
しかし、これらの不純物は深中心を構成する。「深中心」という表現は、不純物のエネルギー準位が、n型不純物の場合には伝導帯の最小値から、またはp型不純物の場合には価電子帯の最大値から、熱活性化エネルギー(=3/2kb*T)の2〜3倍離れて位置していることを指す。室温では熱活性化エネルギーは約40meVである。中心は従って、これらの極値の1個から100meVよりも離れて位置していれば深いと考えられ、この場合、GaNにアクセプタ型不純物が添加されている。
これらの中心は、トランジスタにバイアスが掛かれば負に帯電し、その中心が深いため、1MHzより高い動作周波数では放電しない。これは導電チャネルに存在する可動電荷を減少させる効果を有するため、電流を減少させてアクセス抵抗を増大させる。これにより、本方法の主な短所は、分散の発生に加えて、トランジスタの効率および生成可能な電力の低下をもたらす。この性能低下は、トランジスタの動作電圧VDSが増大する(典型的には20Vを超える)に従いより顕著になる。
「電流コラプス」と呼ばれる上述の可動電荷量の減少を図4に示す。本例では、トランジスタのGaN緩衝層は5×1017原子/cmの値まで均一にp型ドーピングされている。
曲線40は、特性の測定前はバイアスが掛けられていなかったトランジスタの電流/電圧特性(VGS=0Vで生じた)を示す。
曲線41は、特性の測定前は電圧VGS=−6VおよびVDS=40Vの形状をなす負荷が印加された後のトランジスタの電流/電圧特性(VGS=0Vで生じた)を示す。
DSの関数としてのIDSの曲線41が、初期曲線40に対して変更されていることが分かる。電流/電圧特性が低下しており、本例では、5Vの電圧VDSで電流IDS(従って利用可能な電力)の相対変動が60%である。
第2の解決策は、GaNチャネルを有する複合緩衝層、例えば図5に示すようなGaN/AlGa1−xN緩衝層を生成するものである。この場合、GaN/AlGa1−xN界面50に現れる負の圧電電荷は、電子をチャネル内に閉じ込めることが可能な電位障壁を生成する。AlGa1−xN層は、20V〜40Vに含まれる最大動作電圧および0.25μm未満のゲート長に対して電子を良好に閉じ込めるために数パーセント(典型的には3%〜10%)のアルミニウムを含む必要がある。
しかし、電子を良好に閉じ込めるために必要なアルミニウム含有量に対するAlGa1−xNの熱伝導率はGaNの3分の1〜5分の1程度低くなる。トランジスタの熱抵抗は従って大幅に(2分の1〜3分の1程度まで)低下し、本解決策で発生可能な電力は(目標用途に応じて)1.5分の1〜3分の1程度減少する。
本発明の目的の1つは、HEMTトランジスタ用に最適化された積層を提供し、かつこの積層から生成されるHEMTトランジスタが、トランジスタが高周波数(小ゲート寸法)または高いドレイン電圧VDSで動作する必要がある場合も含め、チャネル内での電子の良好な閉じ込めおよび低い電流分散を反映する良好な電流/電圧特性を示すことを可能にすることにより、上述の短所を緩和することである。
より正確には、本発明の主題は、高電子移動度電界効果トランジスタ用のz軸に沿った積層であって、
− 二元または三元または四元窒素化合物を含み、かつ第1のバンドギャップを有する第1の半導体材料を含む緩衝層、
− 二元または三元または四元窒素化合物を含み、かつ第2のバンドギャップを有する第2の半導体材料を含む障壁層
であって、
− 第2のバンドギャップは第1のバンドギャップよりも広い、緩衝層および障壁層と、
− 前記緩衝層と前記障壁層との間のヘテロ接合と、
− z軸に垂直なxy平面内かつヘテロ接合の近傍に配置される二次元電子気体と
を含む、積層において、
− 前記緩衝層が、単位体積当たりの密度が1017cm−3以上の固定負電荷を含むゾーンを含み、前記ゾーンが200nm以下の厚さを有し、固定負電荷の単位体積当たりの密度にゾーンの厚さを乗算した積が1012cm−2〜3.1013cm−2に含まれることを特徴とする、積層である。
好適には、ゾーンは、固定負電荷を生成するために前記緩衝層に導入されるアクセプタ型不純物を含む。
好適には、アクセプタ型不純物は炭素または鉄またはマグネシウムである。
好適には、熱力学的に平衡な固定負電荷の単位体積当たりの密度は、緩衝層の前記ゾーンVfに導入されるアクセプタ型不純物の単位体積当たりの密度にほぼ等しい。
好適には、固定負電荷の単位体積当たりの密度は1018cm−3以上であり、ゾーンの厚さは40nm以下であり、固定負電荷の単位体積当たりの密度にゾーンの厚さを乗算した積は4×1012cm−2以下であり、およびこれらの電荷はヘテロ接合から40nm以下の距離に位置している。
好適には、第1の半導体材料はGaNを含む。
好適には、第2の半導体材料はAlN、AlGaN、InAlN、InGaAlN、またはBGaAlNを含む。
一変型形態によれば、固定負電荷の単位体積当たりの密度は、z軸に沿ってシルクハット状のプロファイルを有する。
別の変型形態によれば、固定負電荷の単位体積当たりの密度は、z軸に沿って台形のプロファイルを有し、前記台形のプロファイルは、第1の上り傾斜、次いで一定値、次いで第2の下り傾斜を有する。
別の変型形態によれば、固定負電荷の単位体積当たりの密度は、z軸に沿ってベル状のプロファイルを有する。
一実施形態によれば、緩衝層は、GaN材料を主成分とする第1の緩衝層およびAlGaN材料を主成分とする第2の緩衝層を含む複合物であり、ゾーンVfは第1の緩衝層に含まれている。
別の態様によれば、本発明の主題は、本発明による積層から生成される高電子移動度電界効果トランジスタである。
一実施形態によれば、トランジスタは、ゲート長Lgを有し、ゾーンからのヘテロ接合までの距離はゲート長Lg以下である。
好適には、固定負電荷の単位体積当たりの密度にゾーンの厚さを乗算した積は、以下の関係:
[Fv].t=(1±0.3)×1013×VDSMAX/Lg
(式中、
Lgは、nmを単位とするトランジスタのゲート長であり、
DSMAXは、ボルトを単位とするトランジスタのソースとドレインとの間に印加された最大電圧であり、および
[Fv].tは、cm−2で表される
を満たす。
本発明の他の特徴、目的および利点は、非限定的な例として示す添付の図面を参照しながら以下の詳細な説明を精査することにより明らかになるであろう。
上述の従来型HEMTトランジスタの構造の断面図を概略的に示す。 上述の従来型HEMTトランジスタのヘテロ接合の近傍における電荷分布を示す。 良好および劣悪な「ピンチオフ」を有する上述のHEMTトランジスタの電流/電圧特性を概略的に示す。 電流分散を示す上述の従来技術によるHEMTトランジスタの挙動を概略的に示す。 複合緩衝層を含む上述の従来技術によるトランジスタの積層を概略的に示す。 本発明によるまたは電界効果トランジスタ(HEMT)積層を示す。 本発明による積層内の電荷構造をより正確に示す。 単位体積当たりの固定負電荷密度の各種のプロファイル形状を示す。 単位体積当たりの固定負電荷密度の各種のプロファイル形状を示す。 単位体積当たりの固定負電荷密度の各種のプロファイル形状を示す。 単位体積当たりの固定負電荷密度の各種のプロファイル形状を示す。 導入された不純物のプロファイルと帯電した不純物のプロファイルとの差異を、ゾーンVfとヘテロ接合との間の距離dの3個の値について概略的に示す。 本発明による積層で生成されたHEMTトランジスタのLog[IDS]=f(Vgs)特性を、ゾーンVfとヘテロ接合との間の距離dの3個の値について示す。 電流分散をゾーンVfとヘテロ接合との間の距離dの3個の値について示す。 導入された不純物のプロファイルと帯電した不純物のプロファイルとの差異を、ゾーンVfの厚さtの3個の値について概略的に示す。 複合緩衝層を含む、本発明による積層の一変型形態を示す。
図6は、本発明による高電界効果トランジスタ(HEMT)積層10を示す。
本発明による積層10は、従来この種の構成要素のために用いられる種類の基板11上に生成されている。
積層10は、z軸に垂直なxy平面内の複数の層を含む。慣習的に、積層は「z軸に沿って」積層されていると言われる。
積層10は、二元または三元窒素化合物を含み、かつ第1のバンドギャップを有する第1の半導体材料を含む緩衝層12を含む。第1の半導体材料は、通常「広バンドギャップ」半導体材料と呼ばれる。
好適には、第1の半導体材料はGaNを含む。一変型形態として、それはAlGaN、より正確にはAlGa1−xNを含み、xは典型的には1%〜35%に含まれる。緩衝層は基板11に堆積されている。この層は、導電チャネルが形成される障壁層との界面の材料に対して良好な結晶品質を保証するために十分に厚い。
積層はまた、二元または三元または四元窒素化合物を含み、かつ第2のバンドギャップを有する第2の半導体材料を含む障壁層13を含む。
一変型形態によれば、障壁層はAlNを含む。
第2の変型形態によれば、障壁層は好適には、AlGaNまたはInAlN、より正確にはAlGa1−xNまたはInAl1−yNを含み、xは典型的には15%〜35%に含まれ、yは典型的には15%〜25%に含まれる。
第3の変型形態によれば、障壁層は、BAlGaNまたはInGaAlNを含む。
第2のバンドギャップは、HEMTトランジスタ積層の従来型構造に応じて、第1のバンドギャップよりも広い。
積層は、HEMTトランジスタ積層の従来型構造に応じて、緩衝層12と障壁層13との間のヘテロ接合15、およびz軸に垂直なxy平面内かつヘテロ接合15の近傍に配置される二次元電子気体9を含む。
好適には、緩衝および障壁層12、13の材料は、ガリウム(Ga)を主成分とするHEMTトランジスタの製造に従来用いられる半導体である。
緩衝層と基板との間、または緩衝層と障壁層との間に中間層が挿入され得るが、簡潔のため本明細書では記述しない。
本発明による積層の緩衝層12は、従来技術のHEMTトランジスタに従いゲート、ソースおよびドレイン構造を堆積させることにより、本発明による積層10から製造されるHEMTトランジスタの性能を向上させるために最適化された特定の構造を有する。
本発明による積層の緩衝層12は、緩衝層の特定の位置にある固定負電荷を含むゾーンVfを含む。「固定負電荷」という表現は、非可動電荷(これに関連して、可動電荷は電子または正孔を意味する)を意味するものと理解され、可動という用語は半導体物理学の分野において慣習的な意味で理解されたい。ゾーンVfは、xy平面内において延在し、ヘテロ接合から距離dに位置して、厚さtを有する。
図7は、本発明による積層内の電荷の分布および性質をより正確に示す。電荷の固定された性質は電荷を囲む長方形により表され、一方、可動性質は楕円形により表されている。
上述のように、圧電効果に起因して、固定正電荷71の単位面積当たりの密度σ+はヘテロ接合の近傍に存在し、同じくヘテロ接合に近接して位置する移動負電荷emは、HEMTのトランジスタ動作の基となる二次元電子気体を形成する。チャネル内の電子emの単位面積当たりの密度は、典型的には約0.5〜3×1013cm−2である。
本発明による積層のゾーンVfは固定負電荷70を含む。
これらの固定負電荷は単位体積当たりの密度[Fv]を有し、慣習的にcm−3で表される。
本発明者らは多くの実験およびシミュレーションを行った後、良好な動作を保証するパラメータ[Fv]の範囲およびゾーンVfのtを決定し、上述のような積層上に生成されるHEMTトランジスタにおいて特に良好な「ピンチオフ」および低い電流分散(遅延効果)が得られる。この良好な動作はまた、従来技術による積層に伴う短所、例えば発生する電力の低下、効率の低下、線形性の低下等が緩和され、または更には除去されることを意味する。
本発明の全般的な発想は、所望の動作周波数および電圧で良好な伝達特性を得るのにまさに十分な量の固定負電荷を緩衝層12に導入することである。2D電子気体に関して電荷の量および位置を制御することにより、
− 線形性(分散効果)の劣化および利用可能な電力および効率の低下に至る望ましくない捕捉効果を生じることなくチャネル内に電子を良好に閉じ込めること、
− 例えばGaN製の緩衝層の熱伝導率の劣化を防ぐこと
が可能になる。
パラメータ[Fv]およびtは、本発明による積層10から生成されたHEMTトランジスタの動作に影響を及ぼす物理量に関する。
第1の物理量は、ゾーンVfの存在に起因して生じる電界Eである。
ヘテロ接合15とゾーンVfとの間に生じるz軸Ezに沿った電界Eは、以下の関係:
divEz=q.[Fs]/(ε.εr)
(式中、
qは電子に掛かる電荷であり、εは真空の誘電率であり、εは緩衝層の相対誘電率であり、[Fs]はチャネル内の可動電荷emから「見える」単位面積当たりの負電荷密度(cm−2で表される)である)
[Fs]≒[Fv].t
を満たす。
負電荷のゾーンVfにより生じる電界Ezの存在は、チャネル内に電子を閉じ込める効果を有しているため、「良好なピンチオフ」が得られる。
従って、本発明者らは、この電界Ezが電子を閉じ込める程度に十分であるためには量[Fv]およびtが以下の範囲に含まれなければならないことを示した。
[Fv]≧1017cm−3
t≦200nm
1012cm−2≦[Fv].t≦3×1013cm−2
パラメータ[Fv].tは、最適かつ界面15に近接して配置する必要がある負電荷の量を表す。
本発明の利点の1つは、導入する負電荷の位置および量により、緩衝層全体にアクセプタ型不純物を「添加」する方式に比べて電力の損失を抑制しながら、電子を確実に閉じ込めるためにまさに十分な電荷量を導入できる点である(この量は更に、後述のように動作電圧およびゲート長に依存する)。
後述のように低い電流分散を保証するために、記載される範囲もまた満たされなければならない。
z軸に沿った単位体積当たりの固定負電荷密度のプロファイルは任意の形状でよく、この形状は、作用する物理的効果に対して一次的な影響を及ぼさない。
図7は、一定値Fv0のシルクハット状のプロファイルを示す。
最小値Nrは、従来技術で「補償された」緩衝層と呼ばれる緩衝層12内の固定負電荷の残留密度に対応している。この場合、緩衝層全体が、ドナー型不純物の濃度に比べて1015cm−3よりも高く、かつ残留密度Nrに対応する過剰濃度のアクセプタ型不純物を含む。
図8(図8a〜8d)は、本発明による単位体積当たりの密度[Fv]の各種の形状を示す。
図8aは、第1の上り傾斜81、次いで一定値Fv0、次いで第2の下り傾斜82を有する台形のプロファイルを示す。図8bは、第1の上り傾斜、一定値、および第2の切り立った傾斜を有するプロファイルを示す。図8cは、第1の切り立った傾斜、一定値、および第2の下り傾斜を有するプロファイルを示す。図8dは、ベル状のプロファイルを示す。
本発明による積層10は、上述の条件を満たす厚さtに含まれる単位体積当たりの電荷密度に対応する他の任意の種類のプロファイルを有し得る。所与のプロファイルに対して、厚さtは、最大値と残留値との間で半最大値となる点において評価され得る。ヘテロ接合15までの距離dは、ヘテロ接合15側における半最大値の点に対応する点83に関して評価され得る。
好適には、緩衝層12に位置する固定負電荷70は、緩衝層12内に導入されたアクセプタ型不純物Aから得られる。
これらのアクセプタ型原子は、好適には、炭素もしくは鉄、またはマグネシウムもしくはベリリウム、またはGaNもしくはAlGaNのアクセプタ中心であることが知られている任意の種類の不純物である。
これらの不純物は例えば、緩衝層12のエピタキシャル成長条件を変化させることにより、または緩衝層12の成長中にこれらの不純物を意図的に導入することにより導入される。
これらの不純物Aは深中心を形成するため、従来の用語の意味でのドーピング機能を実行しない。
これらのアクセプタ型不純物は、ヘテロ接合15の近傍に配置される電荷平面σ+内に形成された固定正電荷71と静電相互作用し、それらのイオン化の程度はこのヘテロ接合15までの距離d、および緩衝層を構成する材料のバンドギャップ内における位置に依存する。
本発明による積層から生成されるHEMTトランジスタの動作に影響を及ぼす第2の物理量は次式で定義され、図9に示すパラメータΔである。
Figure 0006704855
(cm−2
式中、[A]は緩衝層12に導入されたアクセプタ型の不純物Aの単位体積当たりの密度(欠陥とも表記する)である。従って、[A]=[Fv]である。また[A]は静電相互作用(深中心による電子の捕捉に続く欠陥のイオン化)により「帯電」または「イオン化」された不純物の単位体積当たりの密度であり、各々の「帯電」された不純物は静電相互作用により「設定」された固定負電荷に対応している。
以下に、量Δの物理的意味を説明するが、そのために用語「設定済」および「未設定」の意味を指定する。
アクセプタ中心には2個の可能な状態がある。すなわち、電子に占められているため負に帯電しているか、または空であって中性である場合である。中心の占有度合(すなわち電子により占められる中心の個数、従って中心に関連付けられた負電荷の量)は動作条件(周波数、温度および電圧)に依存する。その結果、電力レベルは動作条件に依存する。
これらの不純物はトランジスタの動作温度(典型的には25℃〜250℃)で深中心であるため、これらの中心が平衡状態に達するのに要する時間は、トランジスタの特性動作時間(約1ns〜10ps毎に周期的に変化する電圧に対応する典型的には約1GHz〜100GHzの動作周波数)よりも長い。
従って、これらの中心は、印加された信号には直ちに応答しない。すなわち、これらの不純物が担持する負電荷、従って電力で電流レベルは時間および各種の印加電圧に依存する。従って、信号は、時刻tで印加された信号とは独立に時間の経過に伴い変化し、線形性が低下することが分かる。
しかし、これらの不純物が界面に十分近い場合、静電相互作用により、これらの不純物の一部(界面に最も近いもの)が、トランジスタに印加された電圧に依らず帯電するであろう。その状態は従って、トランジスタの動作条件にはもはや依存しない。従ってより線形なトランジスタ動作およびより小さい分散効果が得られる。量Δはこれらの分散効果を定量化する。すなわち、それは、状態が動作条件に依存する固定負電荷の個数を表す。
従って、これに関連して用語「設定済」は、アクセプタ中心の状態が動作条件に依存しないことを意味し、用語「未設定」はアクセプタ中心の状態が動作条件に依存することを意味する。
量Δは、ピンチオフ(従ってトランジスタの利得)を向上させるために緩衝層に導入された不純物(本明細書では負の不純物)の個数から、圧電電荷の存在により状態が「設定済」である不純物の個数を減算した値として定義される。Δは従って、電荷の状態が動作条件(温度、周波数、電圧)に応じて変化する残留未設定不純物を表す。換言すれば、Δは、電子を捕捉しない(すなわち「未設定」)、かつ状態が動作条件に依存する単位面積当たりの不純物の個数を表す。これらの中心は従って、潜在的に電子を捕捉することが可能であり、電子を捕捉するアクセプタ中心の量は動作条件に依存する。
図9のプロファイル91(実線)は初期プロファイル[A]に対応し、プロファイル92(破線)はプロファイル[A]に対応している。
2個のプロファイルの差異は、図9のハッチングされた領域Δに対応している。
プロファイル[A]を計算するシミュレーションが、ヘテロ接合15までの距離dの3個の値d1=25nm、d2=75nm、d3=140nmについて、かつ以下の仮定に基づいて行われた。単位体積当たりの密度[A]=1018cm−3で緩衝層に導入され、シルクハット状のプロファイルを有しかつ厚さがt=40nmであるゾーンVfを形成するアクセプタ型不純物であり、緩衝層を構成する材料のバンドギャップ内でのエネルギー準位EがE=E+0.9eVであった。
また、積層上に生成されたトランジスタのゲート長Lgは本例では150nmであり、「短い」ゲートと呼ばれるものに対応している。各種の対象用途でゲートサイズは典型的には4μm未満でなければならない。本発明者らは、トランジスタの性能がゾーンVfのヘテロ接合までの距離dに依存し、かつこの依存性がゲートLgの容積に依存することを示した。
HEMTトランジスタにバイアスが掛かっている(このケースではVGS=−3VおよびVDS=40V)場合、最初は帯電していなかった不純物(Δ)が帯電する。VGS=−3VおよびVDS=40Vに復帰する間、これらの不純物は深中心であるため、トランジスタの動作周波数で帯電したままである。従って、静電効果により負電荷が設定されない不純物は、電圧印加により変更される状態を有する。この変更により、電流、従って利用可能な電力の変化が生じる(トランジスタにバイアスを掛ける電圧の増大または減少に応じて減少または増大する)。
未設定電荷(従って電流分散)の個数が、ゾーンVfから原点Oに位置するヘテロ接合までの距離に応じて増加することが図9から分かる。
また、所与の距離dに対して、これらの電荷がヘテロ接合15と反対側に現れることも分かる。具体的には、ヘテロ接合の側では、不純物は固定された正電荷により近く、従って単位面積当たりの密度σ+を有する静電相互作用がより強く、電荷の状態の設定を可能にする。
図9に示す例(トランジスタのドレインに印加された最大電圧が40V)において、物理的なシミュレーションにより以下が示される。
Δ1≒0.1×1012cm−2
Δ2≒1.9×1012cm−2
Δ3≒2.7×1012cm−2
図10は、IDS_QP=100mA/mm(本例ではVGS_MAX=−6V)およびVDS_QP=の20V(VDS_MAX=2×VDS_QP=40V)である静止点(QP)、および先の3個の距離に生成されたゾーンVfに対して、本発明による上述の積層に生成されたHEMTトランジスタのLog[IDS]=f(VGS)特性を示す。特性がd1=25nmでは極めて良好、d2=75nmでは若干不良、d3=140nmでは劣悪であることが分かる。
図11は、上述の3つのケースについて説明した電流分散を示す。dが増大するに従い、この分散も増大することが分かる。
従って、典型的に200nmより短い長さLgの「短い」ゲートの場合、ヘテロ接合15から距離d<100nmに位置するゾーンVfで良好なトランジスタ動作が得られる。
距離dが長過ぎる場合、未設定の閉じ込められた電荷が多くなり過ぎるため、全体が均一にpドーピングされた緩衝層に対して本発明者らが観察したのと同様の効果(劣悪なピンチオフおよび電流分散)が観察される。距離dが長過ぎる場合もまた電子を閉じ込める電界Ezを弱める。
図12は、シルクハット状のプロファイルを有し、単位体積当たりの密度[A]=1018cm−3のアクセプタ型不純物を含み、緩衝層を構成する材料のバンドギャップ内でのエネルギー準位EがE=E+0.9eVであるゾーンVfの厚さtの関数として、パラメータΔの変動を示す。
tの値が増大(38nmから90nmまで)するほど、Δ増加の値も増大する。トランジスタが良好な動作を維持する最大厚さt値もまた、導入された不純物の密度[A]およびヘテロ接合dまでの距離に依存する。
図9〜12と共に提示した上述の考察から、本発明による積層に生成されたトランジスタで可能な最も線形性の高い動作を得、かつトランジスタの電力および効率の損失を減少させるため、パラメータΔの最小化を図るべきであることが明らかであろう。
0に近いΔの値は、固定負電荷の単位面積当たりの密度
Figure 0006704855
が、緩衝層12のゾーンVfに導入されたアクセプタ型不純物の単位面積当たりの密度
Figure 0006704855
にほぼ等しい状況に対応している。
最適状態は、以下のようなΔの値に対応している。
Δ≦1012cm−2
これを実現するには、十分に高い不純物の単位体積当たりの濃度[Fv]を(所与の積[Fv].tに対して、この層の厚さtを可能な限り薄くするために)界面15から十分短い距離dに配置して全ての導入された不純物が設定状態(全てのドーパントがイオン化され、全ての予想される動作条件下でそのままである)の電荷を有するようにしなければならない。この状況において、相互コンダクタンスgmおよび電流における分散は時間の経過に伴い減少し、これは信号の線形態様が重要である用途において利点がある。
この条件は例えば、本発明によるHEMTトランジスタ用積層により以下のように満たされる。
[Fv]≧1018cm−3
t≦40nm
[Fv].t≦4×1012cm−2
およびd≦40nm
第1の近似値までは、上述の好適な条件は、積層から生成されるトランジスタのゲート長Lgからは独立している。
別の態様によれば、本発明は、本発明による積層から生成される高電子移動度電界効果トランジスタに関する。
また、本発明者らは、多くの実験およびシミュレーションに従って、本発明による、すなわち所望の用途に応じて本発明による積層から生成されたHEMTトランジスタの寸法に関して満たすべき好適な条件を決定した。
トランジスタの動作中、「ピンチオフ」を向上させるために緩衝層に導入された不純物の一部は負に電荷する。これらの固定電荷は、中性状態(捕捉された電子が存在しない)から負に帯電した状態(深中心による電子の捕捉)へ移行する不純物に対応している。電子を捕捉する不純物の量は、動作条件(温度、周波数、電圧)およびこれらの不純物のプロファイルの特性(d、t、および[Fv])に依存する。
本発明者らは、距離dが、本発明によるトランジスタのゲート長Lg以下である、すなわちd≦Lgである場合に良好なトランジスタ動作が好適に得られることを示した。
シミュレーションにより、積層内に生成される固定電荷の単位面積(cm)当たりの密度を与える半経験的関係を、ゲート長Lgとドレインに印加される最大電圧VDSMaxとの関数として確定することは可能である。この関係は、50nm〜4μmに含まれるゲート長Lg、および数kV(最も長いゲートに対して)までの電圧VDSMaxの場合に、最大3×1013/cmまでのチャネル内電子密度についてのシミュレーションにより、以下のように検証された。
[Fv].t=[Fsopt]=(1±0.3)×1013×VDSMAX/Lg(第1の関係)
ここで、[Fsopt]はcm−2、Lgはnm、およびVDSMAXはVを単位とし、
例えば、最大動作電圧VDSMAXが40V、ゲート長が150nmの場合、以下を実現することが必要である。
[Fsopt]=(1±0.3)×1013×40V/150nm
すなわち約(2.7±0.8)×1012個の固定電荷/cm
以下の三例において、Δ≒0、すなわちΔ<1012/cmのケース(信号分散の観点から最も望ましいケース)を考える。更に、t=40nm、かつ[Fv]=1018cm−3、すなわち、[A]=[Fv].t=4×1012cmである。
関係1は、最適化が求められるパラメータ(ゲート長または最大動作電圧)に応じて2つの均等な形式で書くことができる。
電圧の場合、
MAX=Lg×([Fv]*t)/((1±0.3)×1013)(第2の関係)
ゲート長の場合、
Lg=VMAX×((1±0.3)×1013)/([Fv]*t)(第3の関係)
− 30GHzにおける衛星通信用途
これらの用途において、ゲート長は50nm〜150nmに含まれる。第2の関係を用いて以下が見出された。
− ゲート長Lg=50nmの場合、VMAX≒15V〜28V
− ゲート長Lg=150nmの場合、VMAX≒45V〜85V
− エンベロープ追跡型通信用途
このケースでは、60Vで動作可能な最短ゲート(最短切換時間)得ることが望ましい。第3の関係を用いて次式が得られた。
Lg=VMAX×(1±0.3)×1013/([Fv]*t)=60×(1±0.3)×1013/(4×1012)≒100nm〜200nm
− 自動車電力切換用途
この場合、トランジスタは650V〜1300Vの電圧に耐えられることが望ましい。従ってゲート長は以下のようでなければならない。
− 650Vの場合
Lg=VMAX×(1±0.3)×1013/([Fv]*d)=650×(1±0.3)×1013/(4×1012
≒1μm〜2μm
− 1300Vの場合
Lg=VMAX×(1±0.3)×1013/([Fv]*d)=1300×(1±0.3)×1013/(4×1012)≒2μm〜4μm
本発明による積層は、GaN材料を主成分とする第1の緩衝層およびAlGaN材料を主成分とする第2の緩衝層を含む複合緩衝層12の使用と互換性を有する。
GaNとAlGaNとの間の界面を50で示す(図5参照)。本発明によるゾーンVfの存在により、AlGaN材料内のアルミニウムの割合を例えば5%未満に減らすことができ、これは第2の緩衝層の熱抵抗の増大を抑える利点がある。
図13に示す好適な一変型形態によれば、ゾーンVfは第1の緩衝層内に含まれている。
別の変型形態によれば、ゾーンVfは第2の緩衝層内に含まれている。
別の変型形態によれば、ゾーンVfは界面50を含む。

Claims (12)

  1. 高電子移動度電界効果トランジスタ用のz軸に沿った積層(10)から生成される高電子移動度電界効果トランジスタであって、
    前記積層(10)は、
    − 二元または三元または四元窒素化合物を含み、かつ第1のバンドギャップを有する第1の半導体材料を含む緩衝層(12)と、
    − 二元または三元または四元窒素化合物を含み、かつ第2のバンドギャップを有する第2の半導体材料を含む障壁層(13)
    であって、
    − 前記第2のバンドギャップが前記第1のバンドギャップよりも広い、緩衝層(12)および障壁層(13)と、
    − 前記緩衝層(12)と前記障壁層(13)との間のヘテロ接合(15)と、
    − 前記z軸に垂直なxy平面内かつ前記ヘテロ接合(15)の近傍に配置される二次元電子気体(9)と
    を備え、
    − 前記緩衝層(12)が、単位体積当たりの密度([Fv])が1017cm−3以上の固定負電荷(70)を含むゾーン(Vf)を含み、前記ゾーン(Vf)が200nm以下の厚さ(t)を有し、前記固定負電荷の単位体積当たりの密度([Fv])に前記ゾーン(Vf)の前記厚さ(t)を乗算した積が1012cm−2〜3.1013cm−2に含まれ、
    前記固定負電荷の単位体積当たりの密度([Fv])に前記ゾーン(Vf)の前記厚さ(t)を乗算した前記積が、以下の関係:
    [Fv].t=(1±0.3)×1013×VDSMAX/Lg
    (式中、
    Lgは、nmを単位とする前記トランジスタのゲート長であり、
    DSMAXは、ボルトを単位とする前記トランジスタのソースとドレインとの間に印加された最大電圧であり、および
    [Fv].tは、cm−2で表される)
    を満たすことを特徴とする、高電子移動度電界効果トランジスタ。
  2. 前記ゾーン(Vf)が、前記固定負電荷(70)を生成するために前記緩衝層(12)に導入されるアクセプタ型不純物(A)を含む、請求項1に記載のトランジスタ。
  3. 前記アクセプタ型不純物が炭素または鉄またはマグネシウムである、請求項2に記載のトランジスタ。
  4. 固定負電荷の単位面積当たりの密度(
    Figure 0006704855
    )が、前記緩衝層(12)の前記ゾーン(Vf)に導入されるアクセプタ型不純物(
    Figure 0006704855
    )の単位面積当たりの密度にほぼ等しい、請求項1〜3のいずれか一項に記載のトランジスタ。
  5. 前記固定負電荷の単位体積当たりの密度([Fv])が1018cm−3以上であり、前記ゾーン(Vf)の前記厚さ(t)が40nm以下であり、前記固定負電荷の単位体積当たりの密度([Fv])に前記ゾーン(Vf)の前記厚さ(t)を乗算した前記積が4×1012cm−2以下であり、および前記ゾーン(Vf)から前記ヘテロ接合(15)までの距離(d)が40nm以下である、請求項1〜4のいずれか一項に記載のトランジスタ。
  6. 前記第1の半導体材料がGaNを含む、請求項1〜5のいずれか一項に記載のトランジスタ。
  7. 前記第2の半導体材料がAlN、AlGaN、InAlN、InGaAlN、またはBAlGaNを含む、請求項1〜6のいずれか一項に記載のトランジスタ。
  8. 前記固定負電荷の単位体積当たりの密度([Fv])が、前記z軸に沿ってシルクハット状のプロファイルを有する、請求項1〜7のいずれか一項に記載のトランジスタ。
  9. 前記固定負電荷の単位体積当たりの密度([Fv])が、前記z軸に沿って台形のプロファイルを有し、前記台形のプロファイルが、第1の上り傾斜、次いで一定値、次いで第2の下り傾斜を有する、請求項1〜7のいずれか一項に記載のトランジスタ。
  10. 前記固定負電荷の単位体積当たりの密度([Fv])が、前記z軸に沿ってベル状のプロファイルを有する、請求項1〜7のいずれか一項に記載のトランジスタ。
  11. 前記緩衝層(12)が、GaN材料を主成分とする第1の緩衝層およびAlGaN材料を主成分とする第2の緩衝層を含む複合物であり、前記ゾーン(Vf)が前記第1の緩衝層に含まれている、請求項1〜10のいずれか一項に記載のトランジスタ。
  12. ゲート長(Lg)を有し、前記ゾーン(Vf)から前記ヘテロ接合までの距離(d)が前記ゲート長(Lg)以下である、請求項1〜11のいずれか一項に記載のトランジスタ。
JP2016560812A 2014-04-04 2015-04-03 高移動度電界効果トランジスタ用の最適化された緩衝層 Active JP6704855B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1400825 2014-04-04
FR1400825A FR3019682B1 (fr) 2014-04-04 2014-04-04 Couche tampon optimisee pour transistor a effet de champ a haute mobilite
PCT/EP2015/097004 WO2015150582A1 (fr) 2014-04-04 2015-04-03 Couche tampon optimisée pour transistor a effet de champ a haute mobilité

Publications (2)

Publication Number Publication Date
JP2017510086A JP2017510086A (ja) 2017-04-06
JP6704855B2 true JP6704855B2 (ja) 2020-06-03

Family

ID=51518808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560812A Active JP6704855B2 (ja) 2014-04-04 2015-04-03 高移動度電界効果トランジスタ用の最適化された緩衝層

Country Status (8)

Country Link
US (1) US9935192B2 (ja)
EP (1) EP3127160B1 (ja)
JP (1) JP6704855B2 (ja)
CN (1) CN106463525B (ja)
ES (1) ES2727347T3 (ja)
FR (1) FR3019682B1 (ja)
PL (1) PL3127160T3 (ja)
WO (1) WO2015150582A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
US10692996B1 (en) * 2018-02-05 2020-06-23 United States Of America As Represented By The Secretary Of The Air Force Systems, methods and apparatus for radio frequency devices
CN110444600A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法
CN110335898A (zh) * 2019-08-05 2019-10-15 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4296195B2 (ja) * 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP4775859B2 (ja) * 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
KR101657327B1 (ko) * 2009-04-07 2016-09-13 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
KR101256466B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
US9911817B2 (en) * 2015-07-17 2018-03-06 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices

Also Published As

Publication number Publication date
FR3019682A1 (fr) 2015-10-09
CN106463525A (zh) 2017-02-22
PL3127160T3 (pl) 2019-09-30
US9935192B2 (en) 2018-04-03
WO2015150582A1 (fr) 2015-10-08
ES2727347T3 (es) 2019-10-15
FR3019682B1 (fr) 2016-04-29
EP3127160B1 (fr) 2019-02-20
EP3127160A1 (fr) 2017-02-08
JP2017510086A (ja) 2017-04-06
CN106463525B (zh) 2019-06-28
US20170110565A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
US9190508B2 (en) GaN based semiconductor device
US7612390B2 (en) Heterojunction transistors including energy barriers
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7948011B2 (en) N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
KR102174546B1 (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
US10910480B2 (en) Transistor with multi-metal gate
US10243057B2 (en) MISHFET having a comparatively high and selectable or customizable breakdown voltage
JP6704855B2 (ja) 高移動度電界効果トランジスタ用の最適化された緩衝層
US10008580B2 (en) FET including an InGaAs channel and method of enhancing performance of the FET
CN111213244A (zh) 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
JP2018536285A (ja) 最適化された性能及び利得を有する電界効果トランジスタ
TWI501354B (zh) 半導體基板、絕緣閘極型場效電晶體及半導體基板之製造方法
CN103003930B (zh) 场效应晶体管
US12068410B2 (en) Semiconductor power device
US20180019334A1 (en) Multilayer passivation of the upper face of the stack of semiconductor materials of a field-effect transistor
US9991372B2 (en) Device with channel having varying carrier concentration
Suh Lateral GaN HEMT Structures
JP2016208029A (ja) 窒化物半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200513

R150 Certificate of patent or registration of utility model

Ref document number: 6704855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250