JP6702019B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6702019B2 JP6702019B2 JP2016123869A JP2016123869A JP6702019B2 JP 6702019 B2 JP6702019 B2 JP 6702019B2 JP 2016123869 A JP2016123869 A JP 2016123869A JP 2016123869 A JP2016123869 A JP 2016123869A JP 6702019 B2 JP6702019 B2 JP 6702019B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- stress
- circuit board
- expansion member
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 218
- 239000002184 metal Substances 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 229910000679 solder Inorganic materials 0.000 claims description 55
- 238000003780 insertion Methods 0.000 claims description 41
- 230000037431 insertion Effects 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、回路基板上に実装された半導体素子を有する半導体装置に関する。 The present invention relates to a semiconductor device having a semiconductor element mounted on a circuit board.
半導体素子の高機能化に伴って、半導体素子に設けられる接続端子の数が増加する傾向にある。一方で、半導体素子の小型化も求められている。このため、複数の接続端子を狭い領域に効率よく設けるために、フリップチップ構造が半導体素子に採用されている。フリップチップ構造は、例えば、半導体素子の底面に複数の接続端子がアレイ状に配列された構造を有する。 The number of connection terminals provided in a semiconductor element tends to increase as the functionality of the semiconductor element increases. On the other hand, miniaturization of semiconductor elements is also required. Therefore, in order to efficiently provide a plurality of connection terminals in a narrow area, a flip chip structure is adopted for the semiconductor element. The flip chip structure has, for example, a structure in which a plurality of connection terminals are arranged in an array on the bottom surface of a semiconductor element.
しかし、フリップチップ構造を有する半導体素子を回路基板上に実装した場合、回路基板と半導体素子とを接続するはんだにおいて、クラックが発生することがある。 However, when a semiconductor element having a flip chip structure is mounted on a circuit board, cracks may occur in the solder that connects the circuit board and the semiconductor element.
半導体素子や、半導体素子の周辺に設置された熱源で発生する熱によって、回路基板及び半導体素子が膨張する。回路基板の線膨張係数が、半導体素子の線膨張係数よりも大きいため、回路基板は、半導体素子よりも大きく膨張する。このようにして生じる回路基板と半導体素子との膨張差によって、半導体素子において反りが発生する。半導体素子の反りは、半導体素子の接続端子と回路基板に形成された配線とを電気的に接続するはんだにおいて発生するクラックの原因となる。クラックは、半導体素子が設けられた半導体装置の故障の原因となるため、クラックの発生を防ぐ対策を取らなければならない。 The circuit board and the semiconductor element are expanded by the heat generated by the semiconductor element and the heat source installed around the semiconductor element. Since the linear expansion coefficient of the circuit board is larger than the linear expansion coefficient of the semiconductor element, the circuit board expands more than the semiconductor element. Due to the difference in expansion between the circuit board and the semiconductor element thus generated, the semiconductor element is warped. The warp of the semiconductor element causes cracks that occur in the solder that electrically connects the connection terminal of the semiconductor element and the wiring formed on the circuit board. A crack causes a failure of a semiconductor device provided with a semiconductor element, and therefore measures must be taken to prevent the occurrence of the crack.
特許文献1には、フリップチップ構造を有するLSI(Large-Scale Integration)と、LSIが実装される回路基板との接続構造が開示されている。特許文献1では、LSIの接続端子は、LSIの底面の中心領域(電気的接続端子領域)においてアレイ状に配置される。電気的接続端子領域の周囲に、LSIと回路基板との機械的な接合を補強する領域(機械的接続補強端子領域)が形成される。回路基板とLSIの機械的接続補強端子領域との間を、はんだボールを用いてリフローすることにより、回路基板とLSIの機械的接続補強端子領域とを機械的に接続するはんだがアレイ状に配置される。これにより、LSIと回路基板との接合が補強されるため、LSIの反りが抑制される。半導体素子と回路基板に設けられた配線との電気的接続の信頼性を向上させることができる。
本発明の目的は、半導体素子の接続端子と回路基板に設けられた配線とを電気的に接続するはんだでクラックが発生することを防ぐことができる半導体装置を提供することである。 It is an object of the present invention to provide a semiconductor device capable of preventing cracks from being generated by solder that electrically connects a connection terminal of a semiconductor element and a wiring provided on a circuit board.
本発明の一実施の形態に係る半導体装置は、第1の面と、第1の面に対向する第2の面とを有する回路基板と、第1の面及び第2の面の少なくとも一方に形成される少なくとも2つの金属配線と、第1の面に対向するように配置された端子形成面において、少なくとも2つの接続端子が形成されている半導体素子と、少なくとも2つの接続端子の各々と少なくとも2つの金属配線の各々とを電気的に接続するはんだと、半導体素子の端子形成面に固定され、半導体素子の線膨張係数よりも大きい線膨張係数を有し、少なくとも2つの接続端子のうち互いに隣り合う2つの接続端子の間隔よりも大きいサイズを有する膨張部材と、を備える。膨張部材は、金属配線の線膨張係数よりも大きい線膨張係数を有し、膨張部材において第1の面に対向する面は、第1の面に接触する接触面と、第1の面に接触しない非接触面とを有する。 A semiconductor device according to one embodiment of the present invention includes a circuit board having a first surface and a second surface facing the first surface, and at least one of the first surface and the second surface. At least two metal wirings to be formed, a semiconductor element in which at least two connection terminals are formed on the terminal formation surface arranged so as to face the first surface, and at least two connection terminals, respectively. Solder that electrically connects each of the two metal wirings and a solder that is fixed to the terminal formation surface of the semiconductor element and has a linear expansion coefficient larger than the linear expansion coefficient of the semiconductor element. And an expansion member having a size larger than a space between two adjacent connection terminals. The expansion member has a linear expansion coefficient larger than that of the metal wiring, and a surface of the expansion member facing the first surface is in contact with the first surface and in contact with the first surface. It has a non-contact surface.
好ましくは、上記の半導体装置において、膨張部材が、10〜33×10−6(1/K)の範囲内の線膨張係数を有する。 Preferably, in the above semiconductor device, the expansion member has a linear expansion coefficient within the range of 10 to 33×10 −6 (1/K).
好ましくは、上記の半導体装置は、さらに、第1の面と非接触面との間に挿入され、膨張部材の線膨張係数よりも小さい線膨張係数を有する挿入部材、を備える。 Preferably, the above semiconductor device further includes an insertion member inserted between the first surface and the non-contact surface and having a linear expansion coefficient smaller than that of the expansion member.
好ましくは、上記の半導体装置において、膨張部材は、端子形成面と対向する面に固定され、挿入部材が第1の面と非接触面との間に配置される。 Preferably, in the above semiconductor device, the expansion member is fixed to a surface facing the terminal formation surface, and the insertion member is arranged between the first surface and the non-contact surface.
本発明に係る半導体装置において、膨張部材は、半導体素子の線膨張係数よりも大きい線膨張係数を有し、半導体素子の端子形成面に固定される。膨張部材のサイズは、互いに隣り合う2つの接続端子の間隔よりも大きい。膨張部材の膨張により発生する応力が、半導体素子のうち、互いに隣り合う2つの接続端子の間の部分に伝わるため、本発明に係る半導体装置は、接続端子とはんだとの接続面に生じる剪断応力を小さくすることができる。従って、本発明に係る半導体装置は、接続端子とはんだとの接続面でクラックが発生することを防ぐことができる。 In the semiconductor device according to the present invention, the expansion member has a linear expansion coefficient larger than that of the semiconductor element and is fixed to the terminal formation surface of the semiconductor element. The size of the expansion member is larger than the distance between two adjacent connection terminals. Since the stress generated by the expansion of the expansion member is transmitted to the portion of the semiconductor element between the two adjacent connection terminals, the semiconductor device according to the present invention has a shear stress generated on the connection surface between the connection terminal and the solder. Can be made smaller. Therefore, the semiconductor device according to the present invention can prevent the occurrence of cracks on the connection surface between the connection terminal and the solder.
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts will be denoted by the same reference symbols and description thereof will not be repeated.
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る半導体装置100の構成を示す側面断面図である。図2は、図1に示す回路基板2の底面図である。図3は、図1に示す半導体素子1の底面図である。
[First Embodiment]
FIG. 1 is a side sectional view showing the configuration of a
以下の説明において、図1における横方向をx軸、図1における縦方向をy軸、図1における紙面奥行き方向をz軸と定義する。なお、説明の便宜上、y軸方向を上下方向と呼び、半導体素子1から見て回路基板2の位置する方向を下方向と呼ぶ場合がある。
In the following description, the horizontal direction in FIG. 1 is defined as the x-axis, the vertical direction in FIG. 1 is defined as the y-axis, and the paper depth direction in FIG. 1 is defined as the z-axis. For convenience of description, the y-axis direction may be referred to as a vertical direction, and the direction in which the
図1及び図2に示すように、半導体装置100は、半導体素子1と、回路基板2と、金属配線3A〜3Fと、はんだ4,4,・・・と、膨張部材5とを備える。以下、金属配線3A〜3Fを総称する場合、「金属配線3」と記載する。
As shown in FIGS. 1 and 2, the
半導体装置100は、例えば、自動車の電動パワーステアリング用のモータの制御回路であり、このモータを駆動させるための交流電流を生成するために用いられる。半導体素子1は、図示しないスイッチング素子の制御信号を生成して、スイッチング素子に供給する。
The
半導体素子1は、例えば、トランジスタ、ダイオードなどにより構成される回路部を含む半導体チップであり、回路基板2の上に位置する。図1及び図3に示すように、半導体素子1は、筐体11と、接続端子12A〜12Fとを備える。図1に示す半導体素子1において、トランジスタやダイオード等により形成される回路部の表示を省略している。
The
半導体素子1は、半導体素子1自身で発生する熱や、上記のスイッチング素子などの他の熱源で発生する熱により膨張する。半導体素子1の線膨張係数は、筐体11に用いられる素材や、回路部を構成する基板に用いられる素材等に基づいて決まる。半導体素子1の線膨張係数は、具体的には、2〜6×10−6(1/K)である。
The
接続端子12A〜12Fは、半導体素子1における入出力端子であり、回路部に接続される。以下、接続端子12A〜12Fを総称する場合、「接続端子12」と記載する。接続端子12は、半導体素子1において回路基板2の上面21に対向する端子形成面13にアレイ状に配置される。接続端子12は、端子形成面13において、x軸方向に沿って2つ配置され、z軸方向に沿って3つ配置される。端子形成面13は、筐体11の底面に相当する。半導体素子1は、半導体素子1において対向する2つの面のうち一方の面に接続端子12が配置された横型半導体素子であり、フリップチップ構造を有する。
The
図1及び図2に示すように、回路基板2は、平板状の部材である。回路基板2は、半導体素子1の線膨張係数よりも大きい線膨張係数を有する素材により形成される。回路基板2の線膨張係数は、具体的には、10〜20×10−6(1/K)である。
As shown in FIGS. 1 and 2, the
スルーホール23A〜23Fが、回路基板2を上下方向に貫通している。スルーホール23A〜23Fは、x軸方向に沿って2つ形成され、z軸方向に沿って3つ形成される。半導体装置100を上から下方向に見た場合において、スルーホール23A〜23Fの各々は、半導体素子1の接続端子12A〜12Fの各々に重なる位置に形成される。
The through
金属配線3A〜3Fの各々は、回路基板2の下面22と、回路基板2を上下方向に貫通するスルーホール23A〜23Fの内周面とに形成される。具体的には、金属配線3Aは、スルーホール23Aの内周面に金属めっきを施すことにより形成される層間接続部31Aと、回路基板2の下面22に形成されるパターン部32Aとを備える。
Each of the
金属配線3B〜3Fは、金属配線3Aと同様の構成を備える。すなわち、金属配線3Bは、層間接続部31Bと、パターン部32Bとを備える。金属配線3Cは、層間接続部31Cと、パターン部32Cとを備える。金属配線3Dは、層間接続部31Dと、パターン部32Dとを備える。金属配線3Eは、層間接続部31Eと、パターン部32Eとを備える。金属配線3Fは、層間接続部31Fと、パターン部32Fとを備える。
The
金属配線3に用いられる素材は、例えば、銅や、銅を主成分とする合金である。具体的には、線膨張係数が14〜23×10−6(1/K)である金属が、金属配線3として用いられる。つまり、回路基板2の線膨張係数は、金属配線3の線膨張係数と同程度となるように設定される。
The material used for the
はんだ4,4,・・・は、半導体素子1の接続端子12A〜12Fと、金属配線3A〜3Fとを電気的に接続する。はんだ4の線膨張係数は、半導体素子1の線膨張係数よりも大きい。はんだ4の線膨張係数は、具体的には、14〜30×10−6(1/K)である。接続端子12Aは、金属配線3Aの層間接続部31Aとはんだ4によりはんだ付けされることにより、金属配線3Aと電気的に接続される。同様に、接続端子12Bは、金属配線3Bと電気的に接続される。接続端子12Cは、金属配線3Cと電気的に接続される。接続端子12Dは、金属配線3Dと電気的に接続される。接続端子12Eは、金属配線3Eと電気的に接続される。接続端子12Fは、金属配線3Fと電気的に接続される。
The
膨張部材5は、図1及び図3に示すように、環状形状であり、半導体素子1の端子形成面13の外周に沿って配置される。つまり、膨張部材5は、接続端子12を囲むようにして配置される。膨張部材5の上面は、半導体素子1の端子形成面13に固定される。膨張部材5の下面は、回路基板2の上面21に接触しているが、回路基板2の上面21に固定されない。
As shown in FIGS. 1 and 3, the
膨張部材5は、半導体素子1の線膨張係数よりも大きい線膨張係数を有する素材により形成される。膨張部材5として、例えば、はんだや、半導体に接合された銅板などが用いられる。膨張部材5の線膨張係数は、好ましくは、10〜33×10−6(1/K)であり、さらに好ましくは、14〜30×10−6(1/K)である。
The
このように、膨張部材5は、半導体素子1の端子形成面13に固定され、端子形成面13の外周に沿って環状に配置される。膨張部材5を設けることにより、半導体素子1及び半導体素子1の近傍に配置された熱源で発生する熱により、半導体装置100においてクラックが発生することを防ぐことができる。以下、詳しく説明する。
In this way, the
ここで、クラックは、接続端子12とはんだ4との接続面において割れが発生することを示す。熱源は、例えば、半導体素子1により生成された制御信号に応じて動作するスイッチング素子や、半導体装置100の近傍に配置されたモータなどが挙げられる。
Here, the crack means that a crack occurs at the connection surface between the
最初に、クラックが発生する原因について、図4を参照しながら説明する。図4は、半導体装置100で発生する応力を説明する図である。図4において、膨張部材5の表示を省略している。また、図4において、スルーホール、層間接続部、及びパターン部の符号の表示を省略している。
First, the cause of cracks will be described with reference to FIG. FIG. 4 is a diagram for explaining the stress generated in the
半導体素子1と、回路基板2と、金属配線3と、はんだ4とは、半導体素子1及び熱源で発生する熱により膨張する。つまり、半導体素子1と、回路基板2と、金属配線3と、はんだ4との各々において、x軸方向、y軸方向、z軸方向の各々の方向に向かう応力が発生する。これら3軸方向に向かう応力のうち、x軸方向及びz軸方向の応力(xz平面に平行な方向の応力)が、クラックの原因となる。
The
回路基板2及び金属配線3は、上述のように、同程度の線膨張係数を有している。従って、回路基板2のxz平面に平行な方向の伸びは、金属配線3のxz平面に平行な方向の伸びと同程度となり、回路基板2及び金属配線3の各々で、応力60が発生する。回路基板2及び金属配線3において、膨張に大きな差が発生しないため、回路基板2に反りが発生することが抑制される。このように、回路基板2及び金属配線3は、熱膨張に関して、一体化された1つの部材とみなすことができる。
The
一方、半導体素子1の線膨張係数は、上述のように、回路基板2及び金属配線3の各々の線膨張係数よりも小さく、回路基板2及び金属配線3の各々の線膨張係数の3分の1程度である。従って、半導体素子1のxz平面に平行な方向への伸びは、回路基板2及び金属配線3のxz平面に平行な方向の伸びより小さい。半導体素子1のxz平面に平行な方向への伸びに応じて発生する応力61は、回路基板2及び金属配線3のxz平面に平行な方向への伸びに応じて発生する応力60よりも小さい。
On the other hand, the linear expansion coefficient of the
この結果、半導体素子1で発生する応力61と、回路基板2及び金属配線3で発生する応力60との差が、接続端子12とはんだ4との接続面において剪断応力として作用する。半導体素子1及び熱源において熱が発生している期間において、剪断応力が、接続端子12とはんだ4との接続面において継続的に作用する。この剪断応力は、半導体素子1の線膨張係数と、回路基板2及び金属配線3の各々の線膨張係数との差によって発生し、接続端子12とはんだ4との接続面でひずみを発生させる。従って、この剪断応力は、接続端子12とはんだ4との接続面において発生するクラックの原因となる。
As a result, the difference between the
また、半導体素子1の線膨張係数とはんだ4の線膨張係数との差も、クラックの原因となる。はんだ4の線膨張係数は、上述のように、半導体素子1の線膨張係数よりも大きいため、はんだ4のxz平面に平行な方向の伸びは、半導体素子1のxz平面に平行な方向の伸びよりも大きい。はんだ4で発生するxz平面に平行な方向の応力41が、半導体素子1で発生するxz平面に平行な応力61よりも大きいため、応力41と応力61との差も、接続端子12とはんだ4との接続面における剪断応力として作用する。つまり、半導体素子1の線膨張係数とはんだ4との線膨張係数との差によっても、剪断応力が、接続端子12とはんだ4との接続面で発生し、この剪断応力も、クラックの原因となる。
Further, the difference between the linear expansion coefficient of the
また、熱により生じる半導体素子1の反りも、クラックの原因となる。図4に示すように、回路基板2で発生する応力60が、接続端子12B,12Eの各々に接続されたはんだ4,4を介して、半導体素子1の中心部に伝わる。中心部とは、半導体素子1を上から下方向に見た場合において、半導体素子1において複数の接続端子12により挟まれた部分である。図3では、一点鎖線により囲まれた領域が中心部に相当する。
The warp of the
この結果、半導体素子1の中心部では、応力61と、回路基板2から伝わる応力60とが合成された合成応力62が発生する。合成応力62は、応力61よりも大きい。一方、半導体素子1の周縁部には、回路基板2及び金属配線3で発生する応力60は伝わらず、半導体素子1の周縁部は、応力60の影響を受けない。ここで、周縁部は、半導体素子1において、接続端子12から外方向の部分である。外方向は、接続端子12から見て膨張部材5が位置する方向である。この結果、応力の局所的な差が半導体素子1で発生するため、半導体素子1において、下に凸となるような反りが発生する。この反りは、半導体素子1を上方向に引っ張る力として作用するため、クラックの原因となる。
As a result, in the central portion of the
図5及び図6は、膨張部材5で発生する応力を説明する図である。図5は、半導体素子1の側面断面図に相当し、図6は、半導体素子1の底面図に相当する。図5において、スルーホール、層間接続部、及びパターン部の符号の表示を省略している。
5 and 6 are diagrams for explaining the stress generated in the
図5に示すように、応力61が半導体素子1に発生し、応力60が回路基板2及び金属配線3に発生し、応力41がはんだ4に発生する。また、半導体素子1の中心部において、合成応力62が発生する。
As shown in FIG. 5,
図5及び図6に示すように、膨張部材5が環状の形状をしている。このため、膨張部材5が熱により膨張した場合、膨張部材5において、xy平面に平行な方向であり、かつ、外方向に広がる応力55が発生する。膨張部材5は、半導体素子1の線膨張係数よりも大きい線膨張係数を有するため、応力55は、半導体素子1で発生する応力61よりも大きい。
As shown in FIGS. 5 and 6, the
膨張部材5が回路基板2の上面21に固定されていないため、膨張部材5は、膨張する際に、回路基板2に対して相対的に移動する。従って、応力55は、膨張部材5から回路基板2に伝わらない。一方、膨張部材5は、半導体素子1の端子形成面13に固定されているため、半導体素子1の周縁部は、膨張部材5で発生する応力55を受ける。上述のように、応力55は、膨張部材5の外方向に向かう力であるため、半導体素子1に伝わる応力55は、半導体素子1全体を、xz平面に平行な方向であり、かつ、半導体素子1の中心から外方向に伸ばす力として作用する。
Since the
半導体素子1において、応力61と、膨張部材5から伝わる応力55とが合成されるため、合成応力63が発生する。合成応力63は、半導体素子1から、接続端子12とはんだ4との接続面に伝わる。合成応力63が応力61よりも大きいため、応力60と合成応力63との差は、応力60と応力61との差よりも小さい。従って、半導体装置100は、半導体素子1の線膨張係数と、回路基板2及び金属配線3の各々の線膨張係数との差によって生じる剪断応力を小さくすることができる。また、応力55が半導体素子1に伝わることにより、半導体素子1の線膨張係数とはんだ4の線膨張係数との差によって生じる剪断応力を小さくすることができる。従って、半導体装置100は、接続端子12とはんだ4との接続面で発生するクラックを抑制することができる。
In the
膨張部材5で発生する応力55は、上述のように、半導体素子1の周縁部に伝わる。応力55は、半導体素子1の周縁部を外方向へ伸ばす力として作用する。膨張部材5は、半導体素子1における応力の局所的な差を小さくすることができる。半導体装置100は、半導体素子1の反りを抑制することができるため、接続端子12とはんだ4との接続面で発生するクラックを抑制することができる。
The
また、膨張部材5の下面は、上述のように、回路基板2の上面21に接触している。これにより、半導体装置100は、接続端子12とはんだ4との接続面におけるクラックの発生をさらに抑制することができる。以下、詳しく説明する。
The lower surface of the
半導体装置100において、図示しない熱源で発生する熱は、回路基板2及び金属配線3に伝わる。回路基板2及び金属配線3に伝わった熱は、はんだ4又は膨張部材5を介して半導体素子1に伝わる。半導体素子1の膨張が、回路基板2、金属配線3及びはんだ4よりも遅れて始まるため、応力60及び応力41は、応力61よりも時間的に先に発生する。従って、接続端子12とはんだ4との接続面における剪断応力は、回路基板2、金属配線3及びはんだ4が膨張を開始してから半導体素子1が膨張を開始するまでの期間において一時的に増加する。
In the
膨張部材5は、回路基板2の上面21に接触しているため、回路基板2を伝わる熱は、回路基板2から膨張部材5に直接伝わる。膨張部材5は、半導体素子1で応力61が発生するよりも時間的に早く応力55を発生させることができる。膨張部材5は、半導体素子1が膨張を開始する前に、応力55を半導体素子1に伝えることができるため、回路基板2が膨張を開始してから半導体素子1が膨張を開始するまでにおける剪断応力の一時的な増加を抑制することができる。
Since the
また、膨張部材5がはんだ等の金属により形成されているため、膨張部材5は、半導体素子1の端子形成面13と回路基板2の上面21との間の空間を電磁気的に遮蔽する。従って、半導体素子1に入力される信号や、半導体素子1から出力される信号にノイズが混入することを防ぐことができる。
Further, since the
なお、上記第1の実施の形態では、膨張部材5が円環形状である例を説明したが、これに限られない。図7は、半導体装置100が備える膨張部材5の変形例を示す図であり、半導体素子1の底面図に相当する。
In addition, in the said 1st Embodiment, although the example in which the
半導体装置100は、膨張部材5に代えて、図7に示す4つの膨張部材51〜54を備えてもよい。膨張部材51〜54の各々の形状は、直線形状である。膨張部材51〜54は、接続端子12を囲むように、端子形成面13に固定される。なお、膨張部材51〜54の下面は、図1に示す膨張部材5と同様に、回路基板2の上面21に固定されないが、回路基板2の上面21と接触している。
The
以下、膨張部材51〜54におけるxz平面に平行な方向におけるサイズについて説明する。図7に示すように、x軸方向に沿って互いに隣り合う2つの接続端子12の間隔は、D1である。z軸方向に沿って互いに隣り合う2つの接続端子の間隔は、D2である。2つの接続端子の間隔は、2つの接続端子の一方の中心から他方の接続端子の中心までの距離により定義される。
Hereinafter, the size of the
膨張部材51〜54は、互いに隣り合う2つの接続端子を結ぶ直線に沿って配置され、xz平面に平行な方向におけるサイズとして、この2つの接続端子の間隔よりも大きいサイズを有する。
The
例えば、膨張部材51は、接続端子12Aと接続端子12Dとをつなぐ直線に沿って配置され、膨張部材51のx軸方向のサイズは、間隔D1よりも大きい。また、膨張部材52は、接続端子12Aと接続端子12Bとをつなぐ直線に沿って配置され、膨張部材52のz軸方向のサイズは、間隔D2よりも大きい。これにより、膨張部材51〜54は、図1及び図3に示す膨張部材5と同様に、膨張部材51〜54の膨張により発生する応力を、半導体素子1の中心部に作用させることができる。膨張部材51〜54は、接続端子12とはんだ4との接続面に生じる剪断応力を小さくすることができるため、接続端子12とはんだ4との接続面で発生するクラックを防ぐことができる。
For example, the
図7では、膨張部材51〜54が互いに離間して配置されているが、膨張部材51〜54の各々の端部を接触させることにより、膨張部材51〜54が、四角い1つの枠を形成してもよい。
In FIG. 7, the
また、半導体装置100は、図7に示す膨張部材51〜54のうち、少なくとも1つを備えていればよい。例えば、半導体装置100は、図7に示す膨張部材51のみを備えていてもよく、あるいは、膨張部材52のみを備えていてもよい。つまり、半導体装置100が備える膨張部材は、端子形成面13に固定され、端子形成面13に形成された互いに隣り合う2つの接続端子を結ぶ直線方向のサイズとして、互いに隣り合う2つの接続端子の間隔よりも大きいサイズを有していればよい。また、膨張部材は、互いに隣りあう2つの接続端子12の一方側から他方側に向かって伸びるように配置される。
Further, the
膨張部材の膨張により膨張部材で発生する応力のうちxz平面に平行な方向の応力は、半導体素子1の周縁部に伝わる。周縁部に伝わった応力は、半導体素子1における互いに隣り合う2つの接続端子12の間の部分に伝わる。この結果、半導体装置100は、接続端子12とはんだ4との接続面の剪断応力を小さくすることができる。これにより、半導体素子1は、クラックの発生を抑制することができる。
Of the stress generated in the expansion member due to the expansion of the expansion member, the stress in the direction parallel to the xz plane is transmitted to the peripheral portion of the
また、上記実施の形態では、膨張部材51が、回路基板2の上面21に接触する例を説明したが、これに限られない。図8は、半導体装置100の他の変形例の側面断面図である。図8に示すように、膨張部材5の下面が、回路基板2の上面21に接触しなくてもよい。この場合、金属配線3を回路基板2の上面21に形成することができるため、回路基板2に形成される金属配線3の設計の自由度を向上させることができる。つまり、半導体装置100が図8に示す構成を有する場合、金属配線3は、回路基板2の上面21及び下面22の少なくとも一方に形成されていればよい。
Further, in the above embodiment, an example in which the
[第2の実施の形態]
図9は、本発明の第2の実施の形態に係る半導体装置200の構成を示す側面断面図である。図10は、図9に示す回路基板2の平面図である。図9及び図10に示す半導体装置200が上記第1の実施の形態に係る半導体装置100と異なる点は、半導体装置200が、膨張部材5に代えて、挿入部材7と膨張部材8とを備える点である。
[Second Embodiment]
FIG. 9 is a side sectional view showing the configuration of the
図10に示すように、挿入部材7は、回路基板2の上面21に固定される環状の部材である。挿入部材7は、半導体装置200を上から下方向に見た場合において、回路基板2の上面21のうち、半導体素子1と重複する重複領域21Aの外周に沿って配置される。従って、半導体装置200を上から下方向に見た場合、挿入部材7の外周は、半導体素子1の外周と一致する。挿入部材7の上下方向のサイズは、半導体素子1の端子形成面13と回路基板2の上面21との間の距離よりも小さい。すなわち、挿入部材7の上面は、半導体素子1の端子形成面13には接触しない。
As shown in FIG. 10, the insertion member 7 is an annular member fixed to the
挿入部材7は、例えば、はんだや、めっき材や樹脂などで形成される。また、挿入部材7は、膨張部材8と密着性の悪いめっき材により形成されてもよいし、回路基板2上に形成された銅などを用いてもよい。
The insertion member 7 is formed of, for example, solder, plated material, resin, or the like. Further, the insertion member 7 may be formed of a plated material having poor adhesion to the
膨張部材8は、半導体素子1の端子形成面13と、回路基板2の上面21との間の空間に充填される樹脂である。膨張部材8が、半導体素子1の端子形成面13に固定されている。膨張部材8は、回路基板2の上面21における重複領域21Aのうち、挿入部材7が形成されていない領域に固定される。つまり、挿入部材7は、回路基板2の上面21と、膨張部材8の下面のうち回路基板2の上面21と接触しない非接触面との間に配置される。また、膨張部材8は、挿入部材7の上面に固定される。膨張部材8の線膨張係数は、半導体素子1の線膨張係数よりも大きく、回路基板2及び金属配線3の線膨張係数よりも大きい。膨張部材8の線膨張係数は、好ましくは、10〜33×10−6(1/K)であり、さらに好ましくは、14〜30×10−6(1/K)である。
The
膨張部材8は、端子形成面13の全体にわたって固定されるため、膨張部材8のxz平面方向に平行な方向のサイズは、互いに隣接する2つの接続端子12の間隔よりも大きい。
Since the
上述のように、半導体装置200は、膨張部材5に代えて、膨張部材8を有する。これにより、半導体装置200は、半導体装置100と同様に、接続端子12とはんだ4との接続面におけるクラックの発生を抑制することができる。以下、詳しく説明する。
As described above, the
図11は、半導体装置200で発生する応力を示す図である。図11において、スルーホール、層間接続部、パターン部の符号の表示を省略している。
FIG. 11 is a diagram showing stress generated in the
図11に示すように、膨張部材8は、半導体素子1で発生する熱又は熱源からの熱によって膨張し、xz平面に平行な方向に向かって伸びる。膨張部材8の伸びに伴って、xz平面に平行な方向に向かう応力81が膨張部材8で発生する。また、半導体素子1において応力61が発生し、回路基板2において、応力60が発生する。膨張部材8の線膨張係数は、半導体素子1の線膨張係数よりも大きく、回路基板2及び金属配線3の線膨張係数より大きくい。このため、応力81は、応力60及び応力61よりも大きい。
As shown in FIG. 11, the
膨張部材8が、半導体素子1の端子形成面13と、回路基板2の上面21における重複領域21Aのうち挿入部材7が形成されていない領域とに固定されている。このため、半導体素子1と、回路基板2とは、膨張部材8から応力81を受ける。
The
半導体素子1が膨張部材8から受ける応力81について説明する。膨張部材8が半導体素子1の端子形成面13に固定されているため、半導体素子1は、膨張部材8の伸びに伴う応力81を、端子形成面13全体から受ける。つまり、半導体素子1は、xz平面の平行な方向であり、かつ、半導体素子1の外方向に広がる力を、膨張部材8から受ける。この結果、半導体素子1の中心部及び周縁部において、応力61と応力81とが合成された合成応力64が発生する。合成応力64は、半導体素子1の膨張に伴って発生する応力61よりも大きい。
The stress 81 that the
回路基板2が膨張部材8から受ける応力について説明する。膨張部材8は、回路基板2の上面21における重複領域21Aのうち一部の領域に固定されている。ここで、一部の領域とは、重複領域21Aのうち、挿入部材7が形成された領域を除く領域である。このため、回路基板2は、上記の一部の領域において、膨張部材8で発生する応力81を受ける。従って、回路基板2のうち、膨張部材5が固定された部分では、回路基板2で発生する応力60と、膨張部材8から受ける応力81の一部とが合成された合成応力65が発生する。
The stress that the
しかし、上記の一部の領域は、半導体素子1の端子形成面13よりも狭い。また、後述するように、挿入部材7が、膨張部材8から回路基板2に伝わる応力81を吸収する。従って、膨張部材8から回路基板2に伝わる応力81は、膨張部材8から半導体素子1の端子形成面13に伝わる応力81よりも小さい。この結果、合成応力64と合成応力65との差は、回路基板2及び金属配線3で発生する応力60と、半導体素子1で発生する応力61との差よりも小さくなるため、半導体装置200は、接続端子12とはんだ4との接続面で生じる剪断応力を小さくすることができる。従って、半導体装置200は、接続端子12とはんだ4との接続面で発生するクラックを抑制することができる。
However, the above-mentioned part of the region is narrower than the
はんだ4で発生する応力41については、図11に示していないが、半導体装置200は、半導体装置100と同様に、半導体素子1の線膨張係数とはんだ4の線膨張係数との差に起因する剪断応力を小さくすることができる。
Although the
また、半導体素子1が、端子形成面13全体で応力81を受けるため、半導体装置200は、半導体装置100と同様に、半導体素子1で発生する応力の局所的な差を小さくすることができる。半導体装置200は、半導体素子1の反りを抑制することができるため、接続端子12とはんだ4との接続面で発生するクラックを抑制することができる。
Further, since the
以下、挿入部材7が膨張部材8から回路基板2に伝わる応力81を吸収する理由について説明する。膨張部材8の線膨張係数が、上述のように、回路基板2及び金属配線3の各々の線膨張係数よりも大きいため、xz平面に平行な方向への膨張部材8の伸びは、xz平面に平行な方向への回路基板2及び金属配線3の伸びよりも大きい。また、挿入部材7は、回路基板2の上面21に固定されている。
Hereinafter, the reason why the insertion member 7 absorbs the stress 81 transmitted from the
この結果、挿入部材7と膨張部材8との接続面において、xz平面に平行な剪断応力が発生する。そして、挿入部材7の上面が、挿入部材7の下面に対してxz平面に平行な方向にずれるように移動する。この結果、挿入部材7は、膨張部材8から伝わる応力81を吸収することができる。挿入部材7が応力81を吸収することにより、回路基板2の上面21における重複領域21Aのうち、挿入部材7が形成された領域には、膨張部材8で発生する応力が伝わりにくくなる。従って、膨張部材8から回路基板2に伝わる応力81は、膨張部材8から半導体素子1に伝わる応力81よりも小さくなる。
As a result, shear stress parallel to the xz plane is generated at the connection surface between the insertion member 7 and the
また、挿入部材7と膨張部材8との接触面又は膨張部材8の内部で発生する応力が、大きくなった場合、膨張部材8が挿入部材7から剥離するか、あるいは、膨張部材8が破壊される。挿入部材7から剥離した膨張部材8又は破壊された膨張部材8は、挿入部材7に対して相対的に移動する。この場合、膨張部材8で発生する応力81が挿入部材7に伝わらないため、膨張部材8から回路基板2に伝わる応力81が膨張部材8から半導体素子1に伝わる応力81よりも小さい状態が継続される。従って、膨張部材8が挿入部材7から剥離した場合であっても、接続端子12とはんだ4との接続面で発生するクラックを抑制することができる。
When the stress generated in the contact surface between the insertion member 7 and the
なお、第2の実施の形態において、半導体装置200が、挿入部材7を備える例を説明したが、これに限られない。半導体装置200は、挿入部材7を備えなくてもよい。この場合、図12に示すように、膨張部材8の下面において、回路基板2の上面21と接触しない領域があればよい。つまり、回路基板2の上面21に対向する膨張部材8の下面は、上面21に接触する接触面83と、上面21に接触しない非接触面84とを備えていればよい。この場合であっても、回路基板2の重複領域21Aにおいて、膨張部材8で発生する応力21を直接受ける領域を小さくすることができるため、接続端子12とはんだ4との接続面においてクラックが発生することを防ぐことができる。
In addition, in the second embodiment, an example in which the
また、図12に示すように、半導体装置200が挿入部材7を備えない場合、金属配線3A〜3Fを、回路基板2の上面21に形成してもよい。つまり、半導体装置200が図12に示す構成を有する場合、金属配線3は、回路基板2の上面21及び下面22の少なくとも一方に形成されていればよい。
Further, as shown in FIG. 12, when the
また、第2の実施の形態において、挿入部材7の形状が環状である例を説明したが、これに限られない。挿入部材7は、回路基板2の上面21と、膨張部材8の非接触面84との間に挿入される部材であり、膨張部材8が挿入部材の上面(端子形成面13に対向する面)に固定されていれば、挿入部材7の形状及び挿入部材7の位置は特に限定されない。
Further, in the second embodiment, an example in which the shape of the insertion member 7 is annular has been described, but the present invention is not limited to this. The insertion member 7 is a member inserted between the
なお、上記実施の形態において、半導体素子1が、接続端子12A〜12Fを備える例を説明したが、これに限られない。半導体素子1は、少なくとも2つの接続端子を有し、少なくとも2つの接続端子が端子形成面13に配置されていればよい。
In addition, in the said embodiment, although the
また、上記実施の形態において、半導体素子1が、横型半導体素子である例を説明したが、これに限られない。半導体素子1における端子形成面13以外の面に、接続端子12が設けられていてもよい。
Further, in the above-described embodiment, an example in which the
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。 Although the embodiments of the present invention have been described above, the above-described embodiments are merely examples for carrying out the present invention. Therefore, the present invention is not limited to the above-described embodiments, and can be implemented by appropriately modifying the above-described embodiments without departing from the spirit of the present invention.
100,200 半導体装置
1 半導体素子
2 回路基板
3A〜3F 金属配線
4 はんだ
5,8 膨張部材
7 挿入部材
11 筐体
12A〜12F 接続端子
13 端子形成面
100, 200
Claims (4)
前記第1の面及び前記第2の面の少なくとも一方に形成される少なくとも2つの金属配線と、
前記第1の面に対向するように配置された端子形成面において、少なくとも2つの接続端子が形成されている半導体素子と、
前記少なくとも2つの接続端子の各々と前記少なくとも2つの金属配線の各々とを電気的に接続するはんだと、
前記半導体素子の前記端子形成面に固定され、前記半導体素子の線膨張係数よりも大きい線膨張係数を有し、前記少なくとも2つの接続端子のうち互いに隣り合う2つの接続端子の間隔よりも大きいサイズを有する膨張部材と、
を備え、
前記膨張部材は、前記金属配線の線膨張係数よりも大きい線膨張係数を有し、
前記膨張部材において前記第1の面に対向する面は、前記第1の面に接触する接触面と、前記第1の面に接触しない非接触面とを有する半導体装置。 A circuit board having a first surface and a second surface facing the first surface;
At least two metal wirings formed on at least one of the first surface and the second surface;
A semiconductor element having at least two connection terminals formed on a terminal formation surface arranged to face the first surface;
Solder for electrically connecting each of the at least two connection terminals and each of the at least two metal wirings,
A size fixed to the terminal formation surface of the semiconductor element, having a coefficient of linear expansion larger than that of the semiconductor element, and larger than a distance between two adjacent connection terminals of the at least two connection terminals. An inflatable member having
Equipped with
The expansion member has a linear expansion coefficient larger than that of the metal wiring,
A surface of the expansion member that faces the first surface has a contact surface that contacts the first surface and a non-contact surface that does not contact the first surface.
前記膨張部材が、10〜33×10−6(1/K)の範囲内の線膨張係数を有する半導体装置。 The semiconductor device according to claim 1, wherein
The semiconductor device in which the expansion member has a linear expansion coefficient within a range of 10 to 33×10 −6 (1/K).
前記第1の面と前記非接触面との間に挿入され、前記膨張部材の線膨張係数よりも小さい線膨張係数を有する挿入部材、
を備える半導体装置。 The semiconductor device according to claim 1, further comprising:
An insertion member inserted between the first surface and the non-contact surface and having a linear expansion coefficient smaller than that of the expansion member,
A semiconductor device comprising:
前記膨張部材は、前記端子形成面と対向する面に固定され、
前記挿入部材が前記第1の面と前記非接触面との間に配置される半導体装置。
The semiconductor device according to claim 3 , wherein
The expansion member is fixed to a surface facing the terminal formation surface,
A semiconductor device in which the insertion member is arranged between the first surface and the non-contact surface.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016123869A JP6702019B2 (en) | 2016-06-22 | 2016-06-22 | Semiconductor device |
US15/623,943 US10211135B2 (en) | 2016-06-22 | 2017-06-15 | Semiconductor device |
EP17177033.2A EP3261416A1 (en) | 2016-06-22 | 2017-06-21 | Semiconductor device |
CN201710474001.3A CN107527872A (en) | 2016-06-22 | 2017-06-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016123869A JP6702019B2 (en) | 2016-06-22 | 2016-06-22 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017228659A JP2017228659A (en) | 2017-12-28 |
JP2017228659A5 JP2017228659A5 (en) | 2019-02-28 |
JP6702019B2 true JP6702019B2 (en) | 2020-05-27 |
Family
ID=59101324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016123869A Expired - Fee Related JP6702019B2 (en) | 2016-06-22 | 2016-06-22 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US10211135B2 (en) |
EP (1) | EP3261416A1 (en) |
JP (1) | JP6702019B2 (en) |
CN (1) | CN107527872A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108925039B (en) * | 2018-06-25 | 2020-05-12 | 维沃移动通信有限公司 | Mobile terminal, circuit board assembly and preparation method of circuit board assembly |
US11631635B2 (en) * | 2020-01-09 | 2023-04-18 | International Business Machines Corporation | Flex prevention mechanical structure such as a ring for large integrated circuit modules and packages and methods of manufacture using same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5678356U (en) * | 1979-11-12 | 1981-06-25 | ||
US5852326A (en) * | 1990-09-24 | 1998-12-22 | Tessera, Inc. | Face-up semiconductor chip assembly |
JPH0897319A (en) | 1994-09-29 | 1996-04-12 | Toshiba Corp | Electronic-part package |
JP2000022034A (en) | 1998-07-01 | 2000-01-21 | Hitachi Ltd | Connection structure of electronic circuit device |
US6734540B2 (en) | 2000-10-11 | 2004-05-11 | Altera Corporation | Semiconductor package with stress inhibiting intermediate mounting substrate |
JP3860000B2 (en) * | 2001-09-07 | 2006-12-20 | Necエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
US6852926B2 (en) * | 2002-03-26 | 2005-02-08 | Intel Corporation | Packaging microelectromechanical structures |
JP4058642B2 (en) | 2004-08-23 | 2008-03-12 | セイコーエプソン株式会社 | Semiconductor device |
JP2008311584A (en) * | 2007-06-18 | 2008-12-25 | Elpida Memory Inc | Mounting structure of semiconductor package |
DE102009009586A1 (en) * | 2009-02-19 | 2010-08-26 | Emitec Gesellschaft Für Emissionstechnologie Mbh | Thermoelectric device |
JP2012199314A (en) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | Semiconductor device, printing apparatus, and manufacturing method |
JP6122284B2 (en) * | 2012-11-29 | 2017-04-26 | 京セラ株式会社 | Electronic element storage package and electronic device |
JP6169713B2 (en) * | 2013-09-27 | 2017-07-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
2016
- 2016-06-22 JP JP2016123869A patent/JP6702019B2/en not_active Expired - Fee Related
-
2017
- 2017-06-15 US US15/623,943 patent/US10211135B2/en not_active Expired - Fee Related
- 2017-06-21 EP EP17177033.2A patent/EP3261416A1/en not_active Withdrawn
- 2017-06-21 CN CN201710474001.3A patent/CN107527872A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3261416A1 (en) | 2017-12-27 |
CN107527872A (en) | 2017-12-29 |
JP2017228659A (en) | 2017-12-28 |
US20170372990A1 (en) | 2017-12-28 |
US10211135B2 (en) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279789B2 (en) | Thermally enhanced three-dimensional package and method for manufacturing the same | |
US8106521B2 (en) | Semiconductor device mounted structure with an underfill sealing-bonding resin with voids | |
US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
KR101376264B1 (en) | Stacked package and method for manufacturing the package | |
JP2007109790A (en) | Flip-chip semiconductor device | |
JP2009071251A (en) | Flip chip bga substrate | |
JP2012004166A (en) | Wiring board, wiring board assembly and semiconductor device | |
JP6702019B2 (en) | Semiconductor device | |
JP2005129663A (en) | Multilayer circuit board | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP4500347B2 (en) | Package mounting module | |
JP4637720B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6319477B1 (en) | Module, module manufacturing method, package | |
JP2008270303A (en) | Multilayer semiconductor device | |
KR100701695B1 (en) | Chip size package | |
JP5017991B2 (en) | Printed wiring boards, electronic devices | |
JP2008277691A (en) | Mounting structure of electronic part to double-sided mounting circuit substrate, semiconductor device, and method of manufacturing double-sided mounting semiconductor device | |
JP2004266016A (en) | Semiconductor device, its manufacturing method and semiconductor substrate | |
JP4128722B2 (en) | Circuit board and electronic equipment | |
US20170178985A1 (en) | Semiconductor device | |
JPH11121525A (en) | Semiconductor device | |
JP4294004B2 (en) | Electronic circuit unit | |
JP5401498B2 (en) | Electronic equipment | |
JP2008300498A (en) | Substrate with built-in electronic component and electronic apparatus using same, and manufacturing method thereof | |
JP2010251566A (en) | Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6702019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |