JP6698969B2 - 送信装置、制御回路、記憶媒体およびサブキャリアマッピング方法 - Google Patents

Description

本発明は、直交周波数分割多重方式に差動時空間ブロック符号化を適用する送信装置およびサブキャリアマッピング方法に関する。

無線通信の分野では、伝送路で生じるフェージングに対して性能を改善する技術として、送信ダイバーシチが用いられることがある。送信ダイバーシチの１つに、送信系列を時空間ブロック符号化し、直交した複数の系列を生成して、生成した複数の系列のそれぞれを異なるアンテナから送信するＳＴＢＣ（Space−Time Block Coding）と呼ばれる方式がある。

さらに、受信装置において伝送路の推定を不要とする差動符号化とＳＴＢＣとを組み合わせた差動時空間ブロック符号化（ＤＳＴＢＣ：Differential Space−Time Block Coding）も検討されている。特許文献１には、差動時空間ブロック符号化を直交周波数分割多重方式（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）に適用する技術が開示されている。

国際公開第２０１３／１２８９８３号

しかしながら、差動時空間ブロック符号化では、２つのブロックの差分に情報を載せるため、特許文献１に記載の技術では、最初のシンボルであるスタートシンボルには情報を載せていない。このため、スタートシンボルの分だけ伝送レートが低下する。差動時空間ブロック符号化をＯＦＤＭに適用する場合、スタートシンボルの数はサブキャリア数にアンテナ数を乗じた数となる。このため、サブキャリア数およびアンテナ数が多いほど情報を載せないシンボルの数が増えて伝送レートの低下も大きくなる。

本発明は、上記に鑑みてなされたものであって、直交周波数分割多重方式に差動ブロック符号化を適用する際に、伝送レートを向上させることが可能な送信装置およびサブキャリアマッピング方法を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる送信装置は、変調シンボルを直交周波数分割多重方式のサブキャリアに配置する第１マッピング部と、配置された変調シンボルの一部を差動ブロック符号化する第１差動ブロック符号化部と、第１差動ブロック符号化部の出力をスタートシンボルとして、第１差動ブロック符号化部の差動ブロック符号化の対象である変調シンボル以外の残りの変調シンボルを差動ブロック符号化する第２差動ブロック符号化部と、第２差動ブロック符号化部の出力を複数のアンテナから送信する送信信号に変換する第２マッピング部と、を備えることを特徴とする。

本発明にかかる送信装置は、伝送レートの低下を抑制することが可能であるという効果を奏する。

本発明の実施の形態１にかかる送信装置の構成を示す図 図１に示す第１マッピング部で配置されたシンボル系列を示す図 図２に示すシンボル配置をＯＦＤＭシンボル番号およびサブキャリア番号を用いて示す図 図１に示す第１差動ブロック符号化部が生成する差動符号化シンボルを示す図 図１に示す第２差動ブロック符号化部が生成する差動符号化シンボルを示す図 図１に示す第２マッピング部が生成する送信信号＃１および送信信号＃２を示す図 実施の形態２にかかる第１差動ブロック符号化部が生成する差動符号化シンボルを示す図 実施の形態２にかかる第２差動ブロック符号化部が生成する差動符号化シンボルを示す図 実施の形態３にかかる第１マッピング部が配置した変調シンボル系列を示す図 実施の形態３にかかる第１差動ブロック符号化部が生成する差動符号化シンボルを示す図 実施の形態３にかかる第２差動ブロック符号化部が生成する差動符号化シンボルを示す図 実施の形態３にかかる第２マッピング部が生成する送信信号＃１および送信信号＃２を示す図 実施の形態４にかかる第１差動ブロック符号化部が生成する差動符号化シンボルを示す図 実施の形態４にかかる第２差動ブロック符号化部が生成する差動符号化シンボルを示す図 図１に示す送信装置の機能を実現する処理回路を示す図 図１に示す送信装置の機能をソフトウェアを用いて実現するためのハードウェア構成を示す図

以下に、本発明の実施の形態にかかる送信装置およびサブキャリアマッピング方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかる送信装置１００の構成を示す図である。図１に示す送信装置１００は、変調部１と、第１マッピング部２と、第１差動ブロック符号化部３と、第２差動ブロック符号化部４と、第２マッピング部５と、複数のＩＤＦＴ（Inverse Discrete Fourier Transform：逆離散フーリエ変換）部６と、複数のＣＰ（Cyclic Prefix）付加部７と、複数の無線部８と、複数のアンテナ９とを有する。ＩＤＦＴ部６、ＣＰ付加部７および無線部８は、２つのアンテナ９のそれぞれに対応して設けられている。

変調部１は、入力された送信ビット系列を複素のシンボル系列である変調シンボルに変換する。変調部１は、ＢＰＳＫ（Binary Phase Shift Keying）、ＱＰＳＫ（Quadrature Phase Shift Keying）などの変調方式を用いて、送信ビット系列を変調シンボルに変換することができる。変調部１は、変換後の変調シンボルを第１マッピング部２に出力する。

第１マッピング部２は、変調部１が出力する変調シンボルを、ＩＤＦＴ部６が１回のＩＤＦＴでまとめて時間領域信号に変換するデータ単位であるＯＦＤＭシンボルのサブキャリアにマッピングする。具体的には、第１マッピング部２は、変調部１から入力されるシンボル系列を、Ｎ_os個のＯＦＤＭシンボルのＮ_sc個のサブキャリアに配置する。入力されるシンボル系列は（Ｎ_os・Ｎ_sc−２）個とする。

図２は、図１に示す第１マッピング部２で配置されたシンボル系列を示す図である。ここで入力シンボル系列をｓ₀、ｓ₁、…ｓ_{ＮosＮsc−３}とする。図２の横方向には、ＯＦＤＭシンボルＯＳ＃０〜ＯＳ＃（Ｎ_os−１）が並べられており、縦方向にはサブキャリアＳＣ＃０〜ＳＣ＃（Ｎ_sc−１）が並べられている。サブキャリアＳＣ＃０のＯＦＤＭシンボルＯＳ＃０およびＯＳ＃１は未配置である。入力シンボル系列のマッピング順は、サブキャリアＳＣ＃０のＯＦＤＭシンボルＯＳ＃２からＯＳ＃（Ｎ_os−１）まで、次にサブキャリアＳＣ＃１のＯＦＤＭシンボルＯＳ＃０からＯＳ＃（Ｎ_os−１）まで、同様にサブキャリアＳＣ＃（Ｎ_sc−１）までの順である。なお上記のマッピングの順番は一例であり、重ならないようにマッピングすることができればよい。また未配置シンボルの位置は、後述する第１差動ブロック符号化部３のスタートシンボルの位置と同じ位置である。第１マッピング部２は、マッピング後のシンボルであるマッピングシンボルを第１差動ブロック符号化部３および第２差動ブロック符号化部４に出力する。

図１の説明に戻る。第１差動ブロック符号化部３は、第１マッピング部２が出力したマッピングシンボルの一部に差動ブロック符号化を行う。具体的には、第１差動ブロック符号化部３は、第１マッピング部２で配置されたマッピングシンボルのうち、ＯＦＤＭシンボルＯＳ＃０およびＯＳ＃１のシンボルに対して、差動ブロック符号化を行う。第１差動ブロック符号化部３が差動ブロック符号化を行う際のブロックは、同じサブキャリアの２シンボル、つまり時間方向に隣接する２シンボルとし、サブキャリア方向つまり周波数方向に差動ブロック符号化を行う。

図３は、図２に示すシンボル配置をＯＦＤＭシンボル番号ｘおよびサブキャリア番号ｙを用いて示す図である。図３では、ＯＦＤＭシンボル番号ｘ、サブキャリア番号ｙとするとき、第１マッピング部２で配置された各シンボルをｓ_x,yとする。差動ブロック符号化後の各シンボルをｃ_x,yとするとき、第１差動ブロック符号化部３で行われる差動ブロック符号化は、以下の数式（１）で表される。

ここでｃ_0,0およびc_1,0は、差動ブロック符号化の起点とするスタートシンボルである。スタートシンボルは、合計電力が１となる任意のシンボルとすることができる。数式（１）に示す処理を行うことで、差動ブロック符号化後のシンボルである差動符号化シンボルを生成することができる。

図４は、図１に示す第１差動ブロック符号化部３が生成する差動符号化シンボルを示す図である。図４では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第１差動ブロック符号化部３の差動ブロック符号化方向が矢印で示されている。図４に示すように、第１差動ブロック符号化部３は、ＯＦＤＭシンボルＯＳ＃０およびＯＳ＃１の同じサブキャリアの２シンボルつまり時間方向の２シンボルをサブキャリア毎に１つのブロックとして、サブキャリア方向つまり周波数方向に差動ブロック符号化を行う。第１差動ブロック符号化部３は、差動ブロック符号化処理後に生成される差動符号化シンボルを第２差動ブロック符号化部４に出力する。

図１の説明に戻る。第２差動ブロック符号化部４は、第１マッピング部２で配置されたマッピングシンボルと、第１差動ブロック符号化部３が出力する差動符号化シンボルとを用いて、差動ブロック符号化を行う。このとき第２差動ブロック符号化部４は、第１差動ブロック符号化部３が出力する差動符号化シンボルであるＯＦＤＭシンボルＯＳ＃０およびＯＳ＃１の各シンボルをスタートシンボルとして、残りのＯＦＤＭシンボルＯＳ＃２〜ＯＳ＃（Ｎ_os−１）の差動ブロック符号化を行う。第２差動ブロック符号化部４は、周波数方向および時間方向のうちの、第１差動ブロック符号化部３が差動ブロック符号化を行う方向とは異なる方向に差動ブロック符号化を行う。具体的には、第２差動ブロック符号化部４は、同じサブキャリアつまり時間方向の２シンボルを１つのブロックとして、ＯＦＤＭシンボル方向つまり時間方向に差動ブロック符号化を行う。第２差動ブロック符号化部４で行われる差動ブロック符号化は、以下の数式（２）で表される。

図５は、図１に示す第２差動ブロック符号化部４が生成する差動符号化シンボルを示す図である。図５では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第２差動ブロック符号化部４の差動ブロック符号化方向が矢印で示されている。第２差動ブロック符号化部４は、生成した差動符号化シンボルを第２マッピング部５に出力する。

図１の説明に戻る。第２マッピング部５は、第２差動ブロック符号化部４が出力する差動符号化シンボルを用いて、２つのアンテナ９のそれぞれから送信する信号を生成する。

図６は、図１に示す第２マッピング部５が生成する送信信号＃１および送信信号＃２を示す図である。ここで第２マッピング部５は、第１差動ブロック符号化部３および第２差動ブロック符号化部４で差動ブロック符号化を行った際のブロックを（ｃ₀，ｃ₁）と表すとき、（ｃ₀，−ｃ₁ ^*）および（ｃ₁，ｃ₀ ^*）で表される２つの信号である送信信号＃１および送信信号＃２を生成する。第２マッピング部５は、生成した送信信号＃１および送信信号＃２を２つのＩＤＦＴ部６のそれぞれに出力する。

図１の説明に戻る。ＩＤＦＴ部６は、第２マッピング部５の出力する送信信号を周波数領域の信号として、ＯＦＤＭシンボル毎に時間領域の信号に変換する。ＩＤＦＴ部６は、変換後の送信信号をＣＰ付加部７に出力する。ＣＰ付加部７は、ＩＤＦＴ部６が出力する送信信号に含まれる各ＯＦＤＭシンボルの後端の一部を前端に付加する処理を行う。ＣＰ付加部７は、処理後の送信信号を無線部８に出力する。無線部８は、ベースバンドの送信信号に対して、帯域外の信号成分を除去するフィルタ処理、送信周波数に変換するアップコンバート処理、送信電力を調整する増幅処理などを行い、アンテナ９から送信する送信信号を生成する。無線部８は、処理後の送信信号をアンテナ９から送信する。

以上説明したように、本実施の形態１によれば、ＯＦＤＭに差動ブロック符号化を適用する際に、従来はサブキャリア数に応じた数、本実施の形態１では、サブキャリア数にアンテナ数の２を乗じた数のスタートシンボルが情報を載せないシンボルとして用いられたのに対して、情報を載せないシンボルを２シンボルにすることができる。したがって、情報を載せないシンボルの数を低減することができ、伝送レートを向上させることが可能になる。

実施の形態２．
実施の形態１では、第１差動ブロック符号化部３の処理方向をサブキャリア方向つまり周波数方向とし、第２差動ブロック符号化部４の処理方向をＯＦＤＭシンボル方向つまり時間方向とした。これに対して、実施の形態２では、第１差動ブロック符号化部３の処理方向をＯＦＤＭシンボル方向つまり時間方向とし、第２差動ブロック符号化部４の処理方向をサブキャリア方向つまり周波数方向とする。

送信装置１００の構成は図１と同様であり、第１差動ブロック符号化部３および第２差動ブロック符号化部４の動作が実施の形態１と異なる。以下、実施の形態１と異なる点を主に説明する。

第１差動ブロック符号化部３は、第１マッピング部２で配置されたサブキャリアＳＣ＃０のシンボルに対して、差動ブロック符号化を行う。第１差動ブロック符号化部３は、差動ブロック符号化を行う際のブロックを、実施の形態１と同様に同じサブキャリアつまり時間方向の２シンボルとし、ＯＦＤＭシンボル方向つまり時間方向に差動ブロック符号化を行う。

第１差動ブロック符号化部３への入力は、実施の形態１と同様に図３に示す変調シンボルとする。ＯＦＤＭシンボル番号ｘ、サブキャリア番号ｙ、各シンボルｓ_x,y、差動ブロック符号化後のシンボルｃ_x,yとするとき、第１差動ブロック符号化部３で行う差動ブロック符号化は、以下の数式（３）で表される。

ここでｃ_0,0およびc_1,0は、差動ブロック符号化の起点とするスタートシンボルである。スタートシンボルは、合計電力が１となる任意のシンボルとすることができる。数式（３）に示す処理を行うことで、差動ブロック符号化後のシンボルである差動符号化シンボルを生成することができる。

図７は、実施の形態２にかかる第１差動ブロック符号化部３が生成する差動符号化シンボルを示す図である。図７では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第１差動ブロック符号化部３の差動ブロック符号化方向が矢印で示されている。図７に示すように、第１差動ブロック符号化部３は、サブキャリアＳＣ＃０の２シンボルつまり時間方向の隣接する２シンボルを１つのブロックとして、ＯＦＤＭシンボル方向つまり時間方向に差動ブロック符号化を行う。第１差動ブロック符号化部３は、差動ブロック符号化処理後に生成される差動符号化シンボルを第２差動ブロック符号化部４に出力する。

第２差動ブロック符号化部４は、第１差動ブロック符号化部３で差動符号化されたサブキャリアＳＣ＃０の各変調シンボルをスタートシンボルとして、残りの変調シンボルの差動ブロック符号化を行う。第２差動ブロック符号化部４は、同じサブキャリアつまり時間方向の２シンボルを１つのブロックとし、サブキャリア方向つまり周波数方向に差動ブロック符号化を行う。第２差動ブロック符号化部４で行う差動ブロック符号化は、以下の数式（４）で表される。

図８は、実施の形態２にかかる第２差動ブロック符号化部４が生成する差動符号化シンボルを示す図である。図８では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第２差動ブロック符号化部４の差動ブロック符号化方向が矢印で示されている。第２差動ブロック符号化部４は、生成した差動符号化シンボルを第２マッピング部５に出力する。第２マッピング部５の動作は実施の形態１と同様であり、図８に示す差動符号化シンボルを入力とした場合、図６に示すシンボル配置の送信信号＃１および送信信号＃２が出力される。

以上説明したように、本実施の形態２によれば、第１差動ブロック符号化部３は、時間方向に隣接する２つのシンボルを１つのブロックとして、時間方向に差動ブロック符号化を行う。この場合であっても、第２差動ブロック符号化部４が第１差動ブロック符号化部３の出力をスタートシンボルとして、周波数方向に差動ブロック符号化を行うことで、情報を載せないシンボルの数を２シンボルとすることができる。したがって、実施の形態１と同様に、情報を載せないシンボルの数を低減することができ、伝送レートを向上させることが可能になる。

実施の形態３．
実施の形態１では、差動ブロック符号化の符号化単位であるブロックを時間方向に隣接する２つのシンボルとしたが、実施の形態３では、ブロックを周波数方向に隣接する２つのシンボルとする。

送信装置１００の構成は図１と同様であり、第１マッピング部２、第１差動ブロック符号化部３および第２差動ブロック符号化部４の動作が実施の形態１と異なる。以下、実施の形態１と異なる点を主に説明する。

第１マッピング部２は、変調部１から入力される変調シンボル系列を、ＯＦＤＭシンボルのサブキャリアにマッピングする。具体的には、第１マッピング部２は、変調部１から入力される変調シンボル系列を、Ｎ_os個のＯＦＤＭシンボルのＮ_sc個のサブキャリアに配置する。入力される変調シンボル系列は（Ｎ_os・Ｎ_sc−２）個とする。

図９は、実施の形態３にかかる第１マッピング部２が配置した変調シンボル系列を示す図である。ここで入力シンボル系列をｓ₀、ｓ₁、…ｓ_{ＮosＮsc−３}とする。図９の横方向には、ＯＦＤＭシンボルＯＳ＃０〜ＯＳ＃（Ｎ_os−１）が並べられており、縦方向にはサブキャリアＳＣ＃０〜ＳＣ＃（Ｎ_sc−１）が並べられている。サブキャリアＳＣ＃０およびＳＣ＃１のＯＦＤＭシンボルＯＳ＃０は未配置である。入力シンボル系列のマッピング順は、ＯＦＤＭシンボルＯＳ＃０のサブキャリアＳＣ＃２からＳＣ＃（Ｎ_sc−１）まで、次にＯＦＤＭシンボルＯＳ＃１のサブキャリアＳＣ＃０からＳＣ＃（Ｎ_sc−１）まで、同様にＯＦＤＭシンボルＯＳ＃（Ｎ_os−１）までの順である。なお上記のマッピングの順番は一例であり、重ならないようにマッピングすることができればよい。また未配置シンボルの位置は、後述する第１差動ブロック符号化部３のスタートシンボルの位置と同じ位置である。第１マッピング部２は、マッピング後の変調シンボルであるマッピングシンボルを第１差動ブロック符号化部３および第２差動ブロック符号化部４に出力する。

第１差動ブロック符号化部３は、第１マッピング部２が出力するマッピングシンボルの一部に差動ブロック符号化を行う。具体的には、第１差動ブロック符号化部３は、第１マッピング部２で配置されたマッピングシンボルのうち、ＯＦＤＭシンボルＯＳ＃０のシンボルを差動ブロック符号化する。第１差動ブロック符号化部３が差動ブロック符号化を行う際のブロックは、同じＯＦＤＭシンボルの２シンボル、つまり周波数方向に隣接する２シンボルとし、サブキャリア方向つまり周波数方向に差動ブロック符号化を行う。

ＯＦＤＭシンボル番号ｘ、サブキャリア番号ｙ、第１マッピング部２で配置された各シンボルをｓ_x,y、差動ブロック符号化後の各シンボルをｃ_x,yとするとき、第１差動ブロック符号化部３で行われる差動ブロック符号化は、以下の数式（５）で表される。

ここでｃ_0,0およびc_0,1は、差動ブロック符号化の起点とするスタートシンボルである。スタートシンボルは、合計電力が１となる任意のシンボルとすることができる。数式（５）に示す処理を行うことで、差動ブロック符号化後のシンボルである差動符号化シンボルを生成することができる。

図１０は、実施の形態３にかかる第１差動ブロック符号化部３が生成する差動符号化シンボルを示す図である。図１０では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第１差動ブロック符号化部３の差動ブロック符号化方向が矢印で示されている。図１０に示すように、第１差動ブロック符号化部３は、ＯＦＤＭシンボルＯＳ＃０の周波数方向に隣接する２シンボルを１つのブロックとして、サブキャリア方向つまり周波数方向に差動ブロック符号化を行う。第１差動ブロック符号化部３は、差動ブロック符号化処理後に生成される差動符号化シンボルを第２差動ブロック符号化部４に出力する。

第２差動ブロック符号化部４は、第１マッピング部２で配置されたマッピングシンボルと、第１差動ブロック符号化部３が出力する差動符号化シンボルとを用いて、差動ブロック符号化を行う。このとき第２差動ブロック符号化部４は、第１差動ブロック符号化部３が出力する差動符号化シンボルであるＯＦＤＭシンボルＯＳ＃０の各シンボルをスタートシンボルとして、残りのＯＦＤＭシンボルＯＳ＃１〜ＯＳ＃（Ｎ_os−１）の差動ブロック符号化を行う。第２差動ブロック符号化部４は、周波数方向および時間方向のうちの、第１差動ブロック符号化部３が差動ブロック符号化を行う方向とは異なる方向に差動ブロック符号化を行う。具体的には、第２差動ブロック符号化部４は、同じＯＦＤＭシンボルつまり周波数方向の隣接する２シンボルを１つのブロックとして、ＯＦＤＭシンボル方向つまり時間方向に差動ブロック符号化を行う。第２差動ブロック符号化部４で行われる差動ブロック符号化は、以下の数式（６）で表される。

図１１は、実施の形態３にかかる第２差動ブロック符号化部４が生成する差動符号化シンボルを示す図である。図１１では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第２差動ブロック符号化部４の差動ブロック符号化方向が矢印で示されている。第２差動ブロック符号化部４は、生成した差動符号化シンボルを第２マッピング部５に出力する。

第２マッピング部５は、第２差動ブロック符号化部４が出力する差動符号化シンボルを用いて、２つのアンテナ９のそれぞれから送信する信号を生成する。

図１２は、実施の形態３にかかる第２マッピング部５が生成する送信信号＃１および送信信号＃２を示す図である。ここで第２マッピング部５は、第１差動ブロック符号化部３および第２差動ブロック符号化部４で差動ブロック符号化を行った際のブロックを（ｃ₀，ｃ₁）と表すとき、（ｃ₀，−ｃ₁ ^*）および（ｃ₁，ｃ₀ ^*）で表される２つの信号である送信信号＃１および送信信号＃２を生成する。第２マッピング部５は、生成した送信信号＃１および送信信号＃２を２つのＩＤＦＴ部６のそれぞれに出力する。

以上説明したように、本実施の形態３によれば、第１差動ブロック符号化部３および第２差動ブロック符号化部４は、差動ブロック符号化の符号化単位であるブロックを周波数方向に隣接する２つのシンボルとする。この場合であっても、第１差動ブロック符号化部３が変調シンボルの一部を差動ブロック符号化し、第２差動ブロック符号化部４が、第１差動ブロック符号化部３の出力をスタートシンボルとして、第１差動ブロック符号化部３の差動ブロック符号化の対象である変調シンボル以外の残りの変調シンボルを差動ブロック符号化することで、情報を載せないシンボルを２シンボルとすることができる。したがって、情報を載せないシンボルの数を低減することができ、伝送レートを向上させることが可能になる。

実施の形態４．
実施の形態３では、第１差動ブロック符号化部３の処理方向をサブキャリア方向つまり周波数方向とし、第２差動ブロック符号化部４の処理方向をＯＦＤＭシンボル方向つまり時間方向とした。これに対して、実施の形態４では、第１差動ブロック符号化部３の処理方向をＯＦＤＭシンボル方向つまり時間方向とし、第２差動ブロック符号化部４の処理方向をサブキャリア方向つまり周波数方向とする。

送信装置１００の構成は図１と同様であり、第１差動ブロック符号化部３および第２差動ブロック符号化部４の動作が実施の形態３と異なる。以下、実施の形態３と異なる点を主に説明する。

第１差動ブロック符号化部３は、第１マッピング部２で配置されたサブキャリアＳＣ＃０およびサブキャリアＳＣ＃１のシンボルに対して、差動ブロック符号化を行う。第１差動ブロック符号化部３は、差動ブロック符号化を行う際のブロックを、実施の形態３と同様に同じＯＦＤＭシンボルつまり周波数方向の２シンボルとし、ＯＦＤＭシンボル方向つまり時間方向に差動ブロック符号化を行う。

第１差動ブロック符号化部３への入力は、図３に示す変調シンボルとする。ＯＦＤＭシンボル番号ｘ、サブキャリア番号ｙ、各シンボルｓ_x,y、差動ブロック符号化後のシンボルｃ_x,yとするとき、第１差動ブロック符号化部３で行う差動ブロック符号化は、以下の数式（７）で表される。

ここでｃ_0,0およびｃ_0,1は、差動ブロック符号化の起点とするスタートシンボルである。スタートシンボルは、合計電力が１となる任意のシンボルとすることができる。数式（７）に示す処理を行うことで、差動ブロック符号化後のシンボルである差動符号化シンボルを生成することができる。

図１３は、実施の形態４にかかる第１差動ブロック符号化部３が生成する差動符号化シンボルを示す図である。図１３では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第１差動ブロック符号化部３の差動ブロック符号化方向が矢印で示されている。図１３に示すように、第１差動ブロック符号化部３は、ＯＦＤＭシンボルＯＳ＃０の２シンボルつまり周波数方向の隣接する２シンボルを１つのブロックとして、ＯＦＤＭシンボル方向つまり時間方向に差動ブロック符号化を行う。第１差動ブロック符号化部３は、差動ブロック符号化処理後に生成される差動符号化シンボルを第２差動ブロック符号化部４に出力する。

第２差動ブロック符号化部４は、第１差動ブロック符号化部３で差動符号化されたサブキャリアＳＣ＃０およびＳＣ＃１の各変調シンボルをスタートシンボルとして、残りの変調シンボルを差動ブロック符号化する。第２差動ブロック符号化部４は、同じＯＦＤＭシンボルつまり周波数方向の２シンボルを１つのブロックとし、サブキャリア方向つまり周波数方向に差動ブロック符号化を行う。第２差動ブロック符号化部４で行う差動ブロック符号化は、以下の数式（８）で表される。

図１４は、実施の形態４にかかる第２差動ブロック符号化部４が生成する差動符号化シンボルを示す図である。図１４では、２つのシンボルを含む処理単位であるブロックが破線の楕円で示されており、第２差動ブロック符号化部４の差動ブロック符号化方向が矢印で示されている。第２差動ブロック符号化部４は、生成した差動符号化シンボルを第２マッピング部５に出力する。第２マッピング部５の動作は実施の形態３と同様であり、図１４に示す差動符号化シンボルを入力とした場合、図１２に示すシンボル配置の送信信号＃１および送信信号＃２が出力される。

以上説明したように、本実施の形態４によれば、第１差動ブロック符号化部３は、周波数方向に隣接する２つのシンボルを１つのブロックとして、時間方向に差動ブロック符号化を行う。この場合であっても、第２差動ブロック符号化部４が第１差動ブロック符号化部３の出力をスタートシンボルとして、周波数方向に差動ブロック符号化を行うことで、情報を載せないシンボルの数を２シンボルとすることができる。したがって、情報を載せないシンボルの数を低減することができ、伝送レートを向上させることが可能になる。

ここで、実施の形態１〜４にかかる送信装置１００の機能を実現するためのハードウェア構成について説明する。図１５は、図１に示す送信装置１００の機能を実現する処理回路１０を示す図である。図１６は、図１に示す送信装置１００の機能をソフトウェアを用いて実現するためのハードウェア構成を示す図である。

送信装置１００に備わる各機能は、図１５に示す処理回路１０のような専用のハードウェアを用いて実現することができる。処理回路１０は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、またはこれらを組み合わせたものである。

送信装置１００に備わる各機能は、図１６に示すプロセッサ１１およびメモリ１２を用いて実現することもできる。プロセッサ１１は、ＣＰＵであり、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）とも呼ばれる。メモリ１２は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically Erasable Programmable Read Only Memory）等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Digital Versatile Disk）などである。

プロセッサ１１がメモリ１２に記憶されるコンピュータプログラムを読み出して、読み出したコンピュータプログラムを実行することにより、図１に示す送信装置１００の各機能を実現することができる。またメモリ１２は、プロセッサ１１が実行する各処理における一時メモリとしても使用される。送信装置１００に備わる各機能は、一部が図１５に示す処理回路１０を用いて実現され、一部が図１６に示すプロセッサ１１およびメモリ１２を用いて実現されてもよい。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 変調部、２ 第１マッピング部、３ 第１差動ブロック符号化部、４ 第２差動ブロック符号化部、５ 第２マッピング部、６ ＩＤＦＴ部、７ ＣＰ付加部、８ 無線部、９ アンテナ、１０ 処理回路、１１ プロセッサ、１２ メモリ、１００ 送信装置、ＯＳ ＯＦＤＭシンボル、ＳＣ サブキャリア。

Claims (10)

1. 変調シンボルを直交周波数分割多重方式のサブキャリアに配置する第１マッピング部と、
   配置された前記変調シンボルの一部を差動ブロック符号化する第１差動ブロック符号化部と、
   前記第１差動ブロック符号化部の出力をスタートシンボルとして、前記第１差動ブロック符号化部の差動ブロック符号化の対象である前記変調シンボル以外の残りの変調シンボルを差動ブロック符号化する第２差動ブロック符号化部と、
   前記第２差動ブロック符号化部の出力を複数のアンテナから送信する送信信号に変換する第２マッピング部と、
   を備えることを特徴とする送信装置。
2. 前記第１マッピング部は、前記第１差動ブロック符号化部がスタートシンボルとする位置にはシンボルを配置しないことを特徴とする請求項１に記載の送信装置。
3. 前記第１差動ブロック符号化部は、時間方向に隣接する２つのシンボルを１つのブロックとし、周波数方向に差動ブロック符号化を行うことを特徴とする請求項１または２に記載の送信装置。
4. 前記第１差動ブロック符号化部は、時間方向に隣接する２つのシンボルを１つのブロックとし、時間方向に差動ブロック符号化を行うことを特徴とする請求項１または２に記載の送信装置。
5. 前記第１差動ブロック符号化部は、周波数方向に隣接する２つのシンボルを１つのブロックとし、時間方向に差動ブロック符号化を行うことを特徴とする請求項１または２に記載の送信装置。
6. 前記第１差動ブロック符号化部は、周波数方向に隣接する２つのシンボルを１つのブロックとし、周波数方向に差動ブロック符号化を行うことを特徴とする請求項１または２に記載の送信装置。
7. 前記第２差動ブロック符号化部は、前記第１差動ブロック符号化部が生成した差動符号化シンボルをスタートシンボルとして、周波数方向および時間方向のうちの、前記第１差動ブロック符号化部が差動ブロック符号化を行う方向とは異なる方向に差動ブロック符号化を行うことを特徴とする請求項１から６のいずれか１項に記載の送信装置。
8. 送信装置を制御する制御回路であって、
   変調シンボルを直交周波数分割多重方式のサブキャリアに配置するステップと、
   配置された前記変調シンボルの一部に対して差動ブロック符号化を行って第１差動ブロック化シンボルを生成するステップと、
   前記第１差動ブロック化シンボルをスタートシンボルとして、前記第１差動ブロック化シンボルを生成するために用いられた前記変調シンボル以外の残りの変調シンボルを差動ブロック符号化して第２差動ブロック化シンボルを生成するステップと、
   前記第２差動ブロック化シンボルを複数のアンテナから送信する送信信号に変換するステップと、
   を送信装置に実行させることを特徴とする制御回路。
9. 送信装置を制御するプログラムを記憶した記憶媒体において、該プログラムは、
   変調シンボルを直交周波数分割多重方式のサブキャリアに配置するステップと、
   配置された前記変調シンボルの一部に対して差動ブロック符号化を行って第１差動ブロック化シンボルを生成するステップと、
   前記第１差動ブロック化シンボルをスタートシンボルとして、前記第１差動ブロック化シンボルを生成するために用いられた前記変調シンボル以外の残りの変調シンボルを差動ブロック符号化して第２差動ブロック化シンボルを生成するステップと、
   前記第２差動ブロック化シンボルを複数のアンテナから送信する送信信号に変換するステップと、
   を送信装置に実行させることを特徴とする記憶媒体。
10. 送信装置が、
    変調シンボルを直交周波数分割多重方式のサブキャリアに配置するステップと、
    配置された前記変調シンボルの一部に対して差動ブロック符号化を行って第１差動ブロック化シンボルを生成するステップと、
    前記第１差動ブロック化シンボルをスタートシンボルとして、前記第１差動ブロック化シンボルを生成するために用いられた前記変調シンボル以外の残りの変調シンボルを差動ブロック符号化して第２差動ブロック化シンボルを生成するステップと、
    前記第２差動ブロック化シンボルを複数のアンテナから送信する信号に変換するステップと、
    を含むことを特徴とするサブキャリアマッピング方法。

Images