JP6696150B2 - スイッチングレギュレータ回路 - Google Patents

Description

本発明は、過電流発生時に適切な保護動作を行う対策を施したスイッチングレギュレータ回路に関する。

従来の昇圧型のスイッチングレギュレータ回路を図４に示す（例えば、特許文献１）。このスイッチングレギュレータ回路は、昇圧用のＮＭＯＳのスイッチングトランジスタＭＮ１と、そのトランジスタＭＮ１がオンしたときに入力電圧Ｖｉｎによって流れる電流でエネルギーを蓄積するインダクタＬ１と、トランジスタＭＮ１がオフしたときにインダクタＬ１から流れる逆起電力電流を出力キャパシタＣ１に充電させるダイオードＤ１と、トランジスタＭＮ１に流れる電流を検出するセンス抵抗Ｒｓと、出力キャパシタＣ１に蓄積される出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する分圧抵抗Ｒｄ１，Ｒｄ２と、帰還電圧Ｖｆｂによって出力電圧Ｖｏｕｔが目標値となるようにトランジスタＭＮ１のスイッチングをＰＷＭ制御するとともに、センス抵抗Ｒｓで検出した電圧Ｖｓに応じてトランジスタＭＮ１の過電流保護動作を行うスイッチング制御回路２００と、スイッチングレギュレータ回路の立上りをゆっくり行うソフトスタート回路３００とを備えている。

スイッチング制御回路２００は、帰還電圧Ｖｆｂを目標出力電圧相当の基準電圧Ｖｒｅｆ３と比較してエラー電圧Ｖｅｒｒを生成する誤差増幅器２０１と、その誤差増幅器２０１から出力するエラー電圧Ｖｅｒｒに応じてＰＷＭ信号のデューティを制御するＰＷＭ回路２０２と、ＰＷＭ回路２０２で発生したＰＷＭ信号を処理するロジック回路２０３と、該ロジック回路２０３から出力するＰＷＭ信号に応じたゲート制御電圧Ｖｇ１を生成してトランジスタＭＮ１をスイッチング駆動する駆動回路２０４を備える。

さらに、スイッチング制御回路２００は、センス抵抗Ｒｓに発生した電圧Ｖｓが基準値Ｖｒｅｆ１を超えるとき出力信号を“Ｈ”にする過電流検出用の比較器２０５と、センス抵抗Ｒｓに発生した電圧Ｖｓが基準値Ｖｒｅｆ２（＞Ｖｒｅｆ１）を超えると出力信号を“Ｈ”にする過電流検出用の比較器２０６と、比較器２０５の出力信号が“Ｈ”になる回数をカウントするカウンタ２０７と、比較器２０６の出力信号とカウンタ２０７の出力信号の論理和をとるオア回路２０８と、を備える。

ソフトスタート回路３００は、電源投入時は内部電源電圧の立上りをゆっくり立ち上げるが、オア回路２０８の出力信号が“Ｈ”になると内蔵キャパシタ（図示せず）の電荷を放電してスイッチングレギュレータ回路全体の動作を停止させる。

図４のスイッチングレギュレータ回路では、センス抵抗Ｒｓの電圧Ｖｓが基準値Ｖｒｅｆ１を超えると比較器２０５の出力電圧が“Ｈ”なり、基準値Ｖｒｅｆ２を上回ると比較器２０５、２０６の出力電圧が“Ｈ”となり、いずれの場合も、ロジック回路２０３によって駆動回路２０４に出力するＰＷＭ信号が遮断されて、トランジスタＭＮ１がオフされ、過電流保護が行われる。

また、比較器２０６の出力信号が“Ｈ”になったときは、トランジスタＭＮ１に大きな過電流が流れているときであり、このときはオア回路２０８を経由して直ちにソフトスタート回路３００の電荷が放電されスイッチングレギュレータ回路全体の動作が停止する。

また、比較器２０５の出力信号が“Ｈ”になったときは、トランジスタＭＮ１に過電流が流れているときであるが、その過電流は比較的小さく、そのことのみではソフトスタート回路３００の電荷は放電されない。しかし、その出力信号が“Ｈ”になる回数が所定回数に達したときは、スイッチング毎の過電流状態が継続しているとして、カウンタ２０７の出力信号が“Ｈ”になり、オア回路２０８を経由して直ちにソフトスタート回路３００の電荷が放電され、スイッチングレギュレータ回路全体の動作が停止する。

特開２０１４−００３８５０号公報

ところが、図４で説明したスイッチングレギュレータ回路は、過電流によってトランジスタＭＮ１が短絡破壊したときは、ロジック回路２０３から出力するＰＷＭ信号が遮断してスイッチング動作が停止したり、ソフトスタート回路３００の電荷が放電されるのみであり、スイッチングレギュレータ回路全体の動作が停止するまでの間は、トランジスタＭＮ１は短絡状態を継続するので、完全な保護を行うことができない。

また、比較的小さな過電流が継続しているときは、比較器２０５の出力信号の“Ｈ”の信号をカウンタ２０７が所定回数カウントするとソフトスタート回路３００が放電するが、トランジスタＭＮ１のスイッチング周期が長いときはカウンタ２０７のカウント数が当該の所定値に達するまでに長時間がかかり、過電流保護が不十分となる。トランジスタＭＮ１のスイッチング周波数はユーザが任意に設定できる事項である場合があるので、このような事態を招くことがある。

また、スイッチングレギュレータ回路全体の動作を停止するためにソフトスタート回路３００を用いているので、そのための特別な構成が必要となっている。

本発明は以上の事情に鑑みてなされたものであり、その目的は、簡単な構成によって完全な過電流保護を行うことができるようにした過電流保護機能を備えたスイッチングレギュレータ回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、ＰＷＭ信号によってスイッチング素子をオン／オフさせることで入力電圧を昇圧、降圧又は反転して出力電圧として出力するスイッチングレギュレータ回路において、前記スイッチング素子に直列に接続した常時はオンしているロードスイッチと、前記スイッチング素子に流れる電流に対応する電圧が前記スイッチング素子の短絡を示す第２の基準値を超えるとき前記ロードスイッチをオフ状態に保持する過電流保護手段と、を備えることを特徴とする。

請求項２にかかる発明は、請求項１に記載のスイッチングレギュレータ回路において、前記過電流保護手段は、前記スイッチング素子に流れる電流に対応する電圧が前記第２の基準値より低い第１の基準値を超える過電流検出状態が前記スイッチング素子のスイッチング毎に発生し、前記過電流検出状態が繰り返される時間が所定のタイマ時間を越えると前記ロードスイッチをオフ状態に保持することを特徴とする。

請求項３にかかる発明は、請求項１に記載のスイッチングレギュレータ回路において、前記過電流保護手段は、前記スイッチング素子に流れる電流に対応する電圧が前記第２の基準値を所定時間以上超えると前記ロードスイッチをオフ状態に保持することを特徴とする。

本発明のスイッチングレギュレータ回路によれば、スイッチング素子に流れる電流に対応する電圧がスイッチング素子の短絡を示す第２の基準電圧を超えるときロードスイッチをオフ状態に保持する過電流保護手段を備えるので、スイッチング素子に短絡事故が発生した場合であっても、そこに流れる過電流を完全に遮断でき完全な過電流保護を行うことができ、このときソフトスタート機能を用いる必要もなく、構成も簡素化される。また、過電流検出が繰り返される時間が所定のタイマ時間を超えるとロードスイッチがオフ状態に保持されるようにすれば、スイッチング素子のスイッチング周期がユーザによって区々に設定されているときでも、過電流検出回数に関係なく所定のタイマ時間で過電流保護を行うことができ、効果的な過電流保護を行うことができる。

本発明の実施例のスイッチングレギュレータ回路の回路図である。 図１のスイッチングレギュレータ回路の比較的小さな過電流検出の動作波形図である。 図１のスイッチングレギュレータ回路の比較的大きな過電流検出の動作波形図である。 従来のスイッチングレギュレータ回路の回路図である。

図１に本発明の実施例の昇圧型のスイッチングレギュレータ回路を示す。本実施例のスイッチングレギュレータ回路は、通常はオンしており所定の過電流が発生したときオフするＰＭＯＳのロードスイッチとしてのトランジスタＭＰ１と、昇圧用のＮＭＯＳのスイッチング素子としてのトランジスタＭＮ１と、そのトランジスタＭＮ１がオンしたときに入力電圧Ｖｉｎによって流れる電流でエネルギーを蓄積するインダクタＬ１と、トランジスタＭＮ１がオフしたときにインダクタＬ１から流れる逆起電力電流を出力キャパシタＣ１に充電させるダイオードＤ１と、トランジスタＭＮ１に流れる電流を検出するセンス抵抗Ｒｓと、出力キャパシタＣ１に蓄積される出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する分圧抵抗Ｒｄ１，Ｒｄ２と、帰還電圧Ｖｆｂによって出力電圧Ｖｏｕｔが目標値となるようにトランジスタＭＮ１のスイッチングをＰＷＭ制御するとともに、センス抵抗Ｒｓで検出した電圧Ｖｓに応じてトランジスタＭＮ１の過電流保護動作を行うスイッチング制御回路１００とを備える。

スイッチング制御回路１００は、帰還電圧Ｖｆｂを目標出力電圧相当の基準電圧Ｖｒｅｆ３と比較してエラー電圧Ｖｅｒｒを生成する誤差増幅器１０１と、その誤差増幅器１０１から出力するエラー電圧Ｖｅｒｒに応じてＰＷＭ信号のデューティを制御するＰＷＭ回路１０２と、ＰＷＭ回路１０２で発生したＰＷＭ信号を処理するロジック回路１０３と、該ロジック回路１０３から出力するＰＷＭ信号によってゲート電圧Ｖｇ１を生成してトランジスタＭＮ１をスイッチング駆動する駆動回路１０４と、常時はトランジスタＭＰ１をオン状態に保持し所定の過電流発生時にオフさせてそのオフ状態を保持（ラッチ）する駆動回路１０５を備える。

さらに、スイッチング制御回路１００は、センス抵抗Ｒｓに発生した電圧Ｖｓが基準値Ｖｒｅｆ１を超えるとき出力信号を“Ｈ”にする過電流検出用の比較器１０６と、センス抵抗Ｒｓに発生した電圧Ｖｓが基準値Ｖｒｅｆ２（＞Ｖｒｅｆ１）を超えると出力信号を“Ｌ”にする過電流検出用の比較器１０７と、比較器１０６の出力信号が“Ｈ”になる毎にＱ出力を“Ｈ”にするＦＦ回路１０８と、そのＦＦ回路１０８のＱ出力（Ｖｂ）が“Ｈ”になるとＱ出力（Ｖｄ）を“Ｈ”にし反転したＱＸ出力を“Ｌ”にし、電圧Ｖｃが“Ｈ”になるとＱ出力（Ｖｄ）を“Ｌ”にし反転したＱＸ出力を“Ｈ”にするＦＦ回路１０９と、そのＦＦ回路１０９のＱ出力が“Ｈ”になった状態が所定時間Ｔａだけ継続すると出力信号を“Ｈ”にするタイマ回路１１０と、比較器１０７の出力信号の“Ｌ”状態が所定時間Ｔｂだけ継続すると出力信号を“Ｈ”にする判定回路１１１と、タイマ回路１１０の出力信号と判定回路１１１の出力信号の論理和をとるオア回路１１２と、そのオア回路１１２の出力が“Ｈ”になると反転したＱＸ出力を“Ｈ”にするＦＦ回路１１３と、発振回路１１４で生成されるＰＷＭ信号形成用の三角波信号Ｖｔを基に生成されたクロック信号ＣＫ１によってＦＦ回路１０８とＦＦ回路１０９のリセット信号を生成するリセット回路１１５と、外部から供給される電源Ｖ＋を入力して安定した内部電源電圧Ｖｒｅｇを生成する内部電源回路１１６と、を備える。

タイマ回路１１０は、内部電源電圧Ｖｒｅｇに接続されたＰＭＯＳトランジスタＭＰ３と、そのトランジスタＭＰ３と接地間に接続された定電流源Ｉ１と、その定電流源Ｉ１に並列接続されたキャパシタＣ２と、キャパシタＣ２の電圧が基準電圧Ｖｒｅｆ４を下回ると出力信号を“Ｈ”にする比較器１１０ａとを備える。

そして、ＦＦ回路１０９のＱ出力が“Ｌ”、ＱＸ出力が“Ｈ”のとき、トランジスタＭＰ３がオンし定電流源Ｉ１はオフして、トランジスタＭＰ３に流れる電流でキャパシタＣ２に電荷を充電する。また、ＦＦ回路１０９のＱ出力が“Ｈ”、ＱＸ出力が“Ｌ”のとき、トランジスタＭＰ３をオフさせ定電流源Ｉ１をオンさせて、キャパシタＣ２の電荷を定電流放電する。この放電の継続がタイマ時間Ｔａを経過すると、キャパシタＣ２の電圧が基準電圧Ｖｒｅｆ４を下回って、タイマ回路１１０の出力信号が“Ｈ”となる。

判定回路１１１は、内部電源電圧Ｖｒｅｇに接続された抵抗Ｒ１と、比較器１０７の出力側に共通ゲートが接続されるＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ２からなるＣＭＯＳ回路と、そのトランジスタＭＰ２，ＭＮ２の共通ドレインと接地間に接続されたキャパシタＣ３と、ＣＭＯＳ回路の共通ドレインに直列接続された２個のインバータＩＮＶ１，ＩＮＶ２を備える。

判定回路１１１では、電圧Ｖｓが基準値Ｖｒｅｆ２未満のときは比較器１０７の出力電圧が“Ｈ”になり、トランジスタＭＮ２がオンしてキャパシタＣ３の電荷を放電している。電圧Ｖｓが基準値Ｖｒｅｆ２を超えると、比較器１０７の出力が“Ｌ”となってトランジスタＭＮ２がオフしトランジスタＭＰ２がオンして、抵抗Ｒ１を経由してキャパシタＣ３に電荷が充電される。この充電電圧がインバータＩＮＶ１の閾値を越えるとそのインバータＩＮＶ１が反転し、インバータＩＮＶ２が反転してそのインバータＩＮＶ２の出力が“Ｈ”になる。比較器１０７の出力電圧が“Ｌ”になってからインバータＩＮＶ２の出力電圧“Ｈ”になるまでの時間Ｔｂは、抵抗Ｒ１とキャパシタＣ３による時定数によって設定され、例えばＴｂ＝１００ｎｓｅｃ程度に設定される。

リセット回路１１５は、三角波信号Ｖｔを生成する三角波発振器１１４から入力するクロックＣＫ１を時間Ｔｃだけ遅延させたクロックＣＫ２を生成する遅延回路１１５ａと、クロックＣＫ１とＦＦ回路１０８のＱ出力信号の反転論理積をとるナンド回路１１５ｂとを備える。

リセット回路１１５では、電圧Ｖｓが基準値Ｖｒｅｆ１を超えて比較器１０６の出力電圧が“Ｈ”になるとセットされているＦＦ回路１０８に対して、クロックＣＫ２の立上りによりリセットをかける。また、ＦＦ回路１０８のＱ出力（Ｖｂ）が“Ｈ”になるとセットされるＦＦ回路１０９に対して、ＦＦ回路１０８のＱ出力（Ｖｂ）が“Ｌ”のときにクロックＣＫ１が立ち下がりでリセットをかける。

＜（１）小さな過電流が発生しているときの動作（図２）＞
さて、スイッチングトランジスタＭＮ１がオンしたとき、そこに小さな過電流が流れ、センス抵抗Ｒｓに発生する電圧Ｖｓが比較器１０６の基準値Ｖｒｅｆ１を超えると、比較器１０６の出力信号が“Ｈ”になってＦＦ回路１０８のＱ出力（Ｖｂ）が“Ｈ”になるので、ロジック回路１０３がＰＷＭ回路１０２から出力するＰＷＭ信号をその時点から遮断して、そのＰＷＭ信号のパルス幅を本来のパルス幅よりも狭める。このため、駆動回路１０４によってトランジスタＭＮ１が正規のタイミングよりも早いタイミングでオフされ、トランジスタＭＮ１が過電流から保護される。

＜（２）小さな過電流がスイッチング毎に繰り返し発生しているときの動作（図２）＞
タイマ回路１１０では、ＦＦ回路１０９のＱ出力（Ｖｄ）が“Ｌ”、ＱＸ出力が“Ｈ”のときに、トランジスタＭＰ３がオンしてキャパシタＣ２に電圧Ｖｒｅｇが充電されている。この後、センス抵抗Ｒｓに発生する電圧Ｖｓが比較器１０６の基準値Ｖｒｅｆ１を超えて過電流が検出されると、ＦＦ回路１０８のＱ出力（Ｖｂ）が“Ｈ”になる。これにより、ＦＦ回路１０９のＱ出力（Ｖｄ）が“Ｈ”になり、ＱＸ出力が“Ｌ”となって、トランジスタＭＰ３がオフし定電流源Ｉ１が動作して、キャパシタＣ２の電荷が定電流放電される。つまり、タイマ回路１１０が計測を開始する。これによって、そのキャパシタＣ２の電圧Ｖａが徐々に低下する。

ＦＦ回路１０８は、電圧Ｖｓが比較器１０６の基準値Ｖｒｅｆ１を超える度に、そのＱ出力（Ｖｂ）を“Ｈ”にする動作を繰り返す。そして、ＦＦ回路１０８のＱ出力（Ｖｂ）が“Ｈ”のときは、クロックＣＫ１がナンド回路１１５ｂによってマスクされるので、リセット回路１１５はＦＦ回路１０９をリセットできない。

この結果、トランジスタＭＮ１のスイッチングタイミング毎に繰り返して電圧Ｖｓが比較器１０６の基準値Ｖｒｅｆ１を超えると、ＦＦ回路１０９はＱ出力（Ｖｄ）が“Ｈ”、ＱＸ出力が“Ｌ”を継続するので、キャパシタＣ２の電圧Ｖａが基準値Ｖｒｅｆ４を下回る事態が生じて、タイマ回路１１０の出力信号が“Ｈ”となる。よって、オア回路１１２を経由してＦＦ回路１１３がリセットされ、駆動回路１０５によってトランジスタＭＰ１がオフに制御される。

このように、本実施例では、トランジスタＭＮ１のスイッチングタイミング毎に比較器１０６によって過電流が検出され、その繰り返し時間がタイマ時間Ｔａを超えると、トランジスタＭＰ１がオフ状態に保持されて、スイッチングレギュレータ回路全体の過電流保護が行われる。この後、電源Ｖ＋の電源スイッチ（図示せず）が時刻ｔ０でオフされるようにすれば、その電圧Ｖ＋が最低動作電圧Ｖｔｈｏｆｆにまで低下した時点で、スイッチレギュレータ回路全体が動作を停止する。動作開始には電源＋Ｖの再投入が必要となる。

なお、その電圧Ｖａが基準値Ｖｒｅｆ４未満になる以前に、過電流が検出されずに比較器１０６の出力が“Ｌ”のままでＦＦ回路１０８がリセットされると、電圧Ｖｂが“Ｌ”となって反転論理積ゲート１１５ｂのゲートが開き、クロックＣＫ１の立下り時にＦＦ回路１０９がリセットされる。この結果、ＦＦ回路１０９のＱ出力（Ｖｄ）は“Ｌ”、ＱＸ出力は“Ｈ”となり、タイマ回路１１０のキャパシタＣ２が再度充電される。つまり、タイマ回路１１０がリセットされ、これ以降に発生する過電流検出に備えられる。

＜（３）大きな過電流が発生しているときの動作（図３）＞
スイッチングトランジスタＭＮ１の短絡等によって大きな過電流が流れ、センス抵抗Ｒｓに発生する電圧Ｖｓが比較器１０７の基準値Ｖｒｅｆ２を超えたときは、比較器１０７の出力信号が“Ｌ”になって判定回路１１１が動作を開始する。この判定回路１１１は、比較器１０７の出力信号が“Ｈ”のときにキャパシタＣ３の電荷を放電していて、比較器１０７の出力信号が“Ｌ”になると抵抗Ｒ１とキャパシタＣ３で決まる時定数ＴｂでキャパシタＣ３の充電を開始する。そして、キャパシタＣ３の電圧が上昇してインバータＩＮＶ１，ＩＮＶ２が動作すると、オア回路１１２の出力信号が“Ｈ”となり、ＦＦ回路１１３のＱＸ出力が“Ｈ”となって、駆動回路１０５によってトランジスタＭＰ１がオフに保持され、トランジスタＭＮ１が過電流から保護される。

このように、電圧Ｖｓが比較器１０７の基準値Ｖｒｅｆ２を超えるような大きな過電流がトランジスタＭＮ１に流れたときは、その過電流が時間Ｔｂを越えて継続する場合に、トランジスタＭＰ１がオフに制御されて過電流保護が行われる。

なお、判定回路１１１を１個のインバータに置き換えれば、比較器１０７が過電流を検出すると、オア回路１１２を経由してＦＦ回路１１３のＱＸ出力が“Ｈ”となり、駆動回路１０５によってトランジスタＭＰ１が直ちにオフに保持されるように制御することもできる。

なお、以上説明したスイッチングレギュレータ回路において、スイッチング素子としてのトランジスタＭＮ１はＰＭＯＳトランジスタに置き換えることができる。また、ロードスイッチとしてのトランジスタＭＰ１は、ＮＭＯＳトランジスタに置き換えることができる。さらにまた、上記説明では昇圧型のスイッチングレギュレータ回路について説明したが、降圧型や反転型のスイッチングレギュレータ回路についても適用可能である。

ＭＮ１：スイッチングトランジスタ
ＭＰ１：ロードスイッチトランジスタ
１００：スイッチング制御回路
１０１：比較器、１０２：ＰＷＭ回路、１０３：ロジック回路、１０４：駆動回路、１０５：駆動回路、１０６：比較器、１０７：比較器、１０８：ＦＦ回路、１０９：ＦＦ回路、１１０：タイマ回路、１１１：判定回路、１１２：オア回路、１１３：ＦＦ回路、１１４：発振回路、１１５：リセット回路、１１６：内部電源回路

Claims (3)

1. ＰＷＭ信号によってスイッチング素子をオン／オフさせることで入力電圧を昇圧、降圧又は反転して出力電圧として出力するスイッチングレギュレータ回路において、
   前記スイッチング素子に直列に接続した常時はオンしているロードスイッチと、前記スイッチング素子に流れる電流に対応する電圧が前記スイッチング素子の短絡を示す第２の基準値を超えるとき前記ロードスイッチをオフ状態に保持する過電流保護手段と、を備えることを特徴とするスイッチングレギュレータ回路。
   
2. 請求項１に記載のスイッチングレギュレータ回路において、
   前記過電流保護手段は、前記スイッチング素子に流れる電流に対応する電圧が前記第２の基準値より低い第１の基準値を超える過電流検出状態が前記スイッチング素子のスイッチング毎に発生し、前記過電流検出状態が繰り返される時間が所定のタイマ時間を越えると前記ロードスイッチをオフ状態に保持することを特徴とするスイッチングレギュレータ回路。
3. 請求項１に記載のスイッチングレギュレータ回路において、
   前記過電流保護手段は、前記スイッチング素子に流れる電流に対応する電圧が前記第２の基準値を所定時間以上超えると前記ロードスイッチをオフ状態に保持することを特徴とするスイッチングレギュレータ回路。
   

Images