JP6694000B2 - 映像インターフェース用高速シリアルリンク - Google Patents

Description

優先権の主張
本出願は、２０１７年５月１８日に出願された米国仮特許出願第６２／５０８，０６１号に対する優先権の利益を３５ Ｕ．Ｓ．Ｃ．§１１９（ｅ）の下に主張するものであり、その全体が参照により本明細書に組み込まれる。
本文書は、概して、ネットワークを介して映像コンテンツおよび他のデータを通信することに関する。いくつかの実施形態は、ネットワークのデータ送信元とデータ送信先との間で必要とされる回線の数を低減するシリアル通信リンクに関する。

通信ネットワークは、映像コンテンツ、音声コンテンツ、およびデータを配信するために使用される。例えば、会議センターまたはホテルは、ホテルまたは会議センターに対してローカルである通信ネットワークローカルを介して、高精細映像コンテンツを配信したい場合がある。多くのネットワークでは、スイッチマトリックスを使用して、映像をいくつかの送信元のいずれかから複数の送信先のいずれかにルーティングする。これらのネットワークの帯域幅に対する需要は、増加し続けている。しかしながら、帯域幅が増加すると、ネットワークを相互接続する際に問題が発生する可能性がある。

本文書は、概して、ネットワークを介して映像コンテンツおよび他のデータを通信することに関する。いくつかの実施形態では、シリアルリンクの動作を制御する方法は、第１の通信プロトコルに従ってシリアルリンクの送信器でデータを受信することであって、第１の通信プロトコルが、並行して複数のデータレーン上の、かつクロックレーン上で受信したクロック信号と整合された、データを受信すること含む、受信することと、第１の通信プロトコルに従って受信した受信データをシリアルリンク上での送信のためのシリアルリンク通信プロトコルに変換することであって、第２の通信プロトコルが、クロック信号を除外する、変換することと、第２の通信プロトコルに従って送信器からシリアルリンクの受信器に受信データを送信することであって、第２の通信プロトコルが、クロック信号を除外し、第１の通信プロトコルよりも少ないデータレーンを使用し、シリアルリンクを介して受信データを送信することと、第１の通信プロトコルよりも少ないデータレーンを使用し、第２の通信プロトコルに従って、受信データを送信器からシリアルリンクの受信器に送信することと、を含む。

いくつかの実施形態では、（シリアルリンクを介してデータを受信器と通信するための）送信器は、複数の入力データレーンおよびクロックレーンを含む送信器入力であって、入力が、マルチレーン通信プロトコルに従って、クロックレーン上で受信されるクロック信号と整合された複数の入力データレーン上でデータを並行して受信するように構成されている送信器入力と、シリアルリンクへの出力インターフェースであって、出力インターフェースが、クロックレスインターフェースであり、かつ複数の入力データレーンの数より少ない出力データレーンの数を含む、出力インターフェースと、マルチレーン通信プロトコルに従って受信したデータをシリアルリンク上で送信するためのシリアルリンク通信プロトコルに変換するように構成されている変換回路と、を含む。

いくつかの実施形態では、（シリアルリンクを介して送信器とデータを通信するための）受信器は、シリアルリンクへの入力インターフェースであって、入力インターフェースが、クロックレスインターフェースであり、シリアルリンク通信プロトコルに従っていくつかのデータレーンを介してデータを受信するように構成されている、入力インターフェースと、クロックレーン、および入力インターフェースのデータレーンの数よりも多いデータレーンの数を含む、出力であって、データが、マルチレーン通信プロトコルに従って、クロックレーン上に提供されるクロック信号と整合された出力のデータレーン上に提供される、出力と、シリアルリンク通信プロトコルに従って受信したデータを、マルチレーン通信プロトコルに変換するように構成されている、変換回路と、シリアルリンク通信プロトコルに従って受信したデータを使用して、クロック信号を生成するように構成されている、クロック生成器回路と、を備える。

図面は、必ずしも一定の縮尺で描かれておらず、同様の参照番号は、異なる図で類似の構成要素を示し得る。異なる文字接尾辞を有する同様の数字は、同様の構成要素の異なる例を表すことができる。図面は、本明細書で論じられる様々な実施形態を、限定としてではなく、例示として、概略的に示す。
映像データ、音声データおよび他のデータをルーティングするためのマトリクスシステムの図である。 高精細マルチメディアインターフェースリンクのブロック図である。 高速シリアルリンクを動作させる方法の流れ図である。 高速シリアルリンクを含むデータ通信システム例の一部のブロック図である。 図４の高速シリアルリンクを介して送信されるデータストリームの高レベル図である。 図４の高速シリアルリンクの送信器回路例の一部のブロック図である。 図４の高速シリアルリンクの受信器回路例の一部のブロック図である。 ２レーンの高速シリアルリンクを介して送信される２つのデータストリームのデータ例の図である。 ２レーンの高速シリアルリンクを介して送信される２つのデータストリームのデータ例の図である。

通信ネットワークは、映像コンテンツ、音声コンテンツ、およびデータを送信元から送信先に配信するために使用される。これらのネットワークは結線接続することができ、映像コンテンツ、音声コンテンツ、およびデータをルーティングするための１つ以上のスイッチマトリックスを含むことができる。映像コンテンツ、音声コンテンツ、およびデータの送信元および送信先の数が増加するにつれて、ネットワークのルーティングおよび設計が複雑になる可能性がある。

図１は、映像データ、音声データおよび他のデータ（例えば、テキストなどのデータ、ウェブサイトからの情報など）をルーティングするためのマトリクスシステムの図である。図１のポート１１０は、データの送信元およびデータの送信先を表す。いずれのポート１１０も、送信元および送信先の両方とすることができる。これらのポートは、通信プロトコルに従ってトランシーバ１１２にデータを提供する。トランシーバ１１２は、バックプレーンに結合されたプリント回路基板（ＰＣＢ）に含まれてもよい。図１の例は、２つのバックプレーン１１４を示す。バックプレーン間、およびボード間の相互接続は、クロスポイントスイッチ１１６によって提供される。いくつかの例では、トランシーバ１１２および１つ以上のクロスポイントスイッチ１１６を同じＰＣＢに含めることができる。いくつかの例では、ポート１１０は高精細マルチメディアインターフェース（ＨＤＭＩ（登録商標、以下同じ））ポートであり、トランシーバ１１２はＨＤＭＩプロトコル（例えば、ＨＤＭＩ１．４、ＨＤＭＩ２．０など）に従ってデータを送受信するＨＤＭＩトランシーバである。

図２は、ＨＤＭＩリンクのブロック図である。図を単純化するために、一方のトランシーバは、ＨＤＭＩ送信器２２０として示され、他方のトランシーバは、ＨＤＭＩ受信器２２２として示されている。ＨＤＭＩメインリンクには、４つのレーンまたはチャネル、すなわち、３つのデータレーンおよびクロックレーンが含まれている。各レーンは、２つの低電圧差動信号（ＬＶＤＳ）ラインを含むことができ、または各レーンは、電流モード論理（ＣＭＬ）レーンであってもよい。ＨＤＭＩメインリンクは、遷移最小化差動信号（ＴＭＤＳ）を実装し、ＴＭＤＳチャネルと称され得る。映像および音声データは、ＨＤＭＩ送信器２２０によって受信され、ＨＤＭＩメインリンクを介して受信器２２２に送信される。

映像および音声データの送信元および送信先の数が増加するにつれて、図１のマトリックスシステムを実装するのに必要なラインの数が増加する。例えば、図１の例の各クロスポイントスイッチは５１２個のラインをルーティングすることができる。このことは、マトリクスシステムのテストのためには、ボードのルーティングおよび設計を複雑にする可能性がある。映像および音声データを送信するライン数を低減させることは、マトリクスシステムの相互接続を単純化するであろうが、システムは、ポート１１０で使用される元の通信プロトコル（例えば、ＨＤＭＩプロトコル）と互換性がなければならない。

図３は、高速シリアルリンクを動作させる方法３００の流れ図である。シリアルリンクにより、映像、音声、およびデータを通信するために必要なレーン数が、従来の映像インターフェースで使用されているレーン数から低減する。

３０５において、第１のマルチレーン通信プロトコル（例えば、ＨＤＭＩプロトコル、モバイル産業プロセッサインタフェース（ＭＩＰＩ）プロトコルなど）に従って、シリアルリンクの送信器でデータが受信される。マルチレーン通信プロトコルでは、データ（例えば、映像データ、音声データ、および他のデータ）が複数のデータレーン上で受信され、データは、クロックレーン上で受信したクロック信号と整合される。

３１０において、受信データは、第２のシリアルリンク通信プロトコルに従って、送信器からシリアルリンクを介してシリアルリンクの受信器に送信される。シリアルリンク通信プロトコルを使用する通信により、クロック信号が除外され、シリアルリンクはマルチレーン通信プロトコルで使用されるレーンの数より少ないデータレーンを含む。いくつかの実施形態では、シリアルリンクは、１つのデータレーンのみを含む。

３１５において、送信データは、低減した数のデータレーンを使用してシリアルリンクの受信器側で受信される。マルチレーン通信プロトコルの複数のデータレーンおよびクロックレーンは、受信した送信データから受信器端で復元される。次いで、データは、復元されたマルチレーン通信プロトコルに従って受信器端から通信される。このようにして、通信のための元のレーンが低減され、その後、復元されて、図１の送信元および送信先は、低減した相互接続で通信することができる。

図４は、高速シリアルリンクを含むデータ通信システム例の一部のブロック図である。シリアルリンク４０５は、最小限の数のレーンを使用して映像データおよび補助データを通信する。図４の例示的な実施形態では、チャネル１およびチャネル０と標識された２つのデータレーンが示されているが、いくつかの実施形態では、シリアルリンクは１つのデータレーンのみを含むことができる。データレーンは、差動信号レーン（例えば、電流モード論理レーン、すなわちＣＭＬレーン）であってもよい。例示的な実施形態では、単純化のために送信器回路４２０および受信器回路４２２が示されている。実際の実装形態は、データの送信と受信の両方が可能なトランシーバをリンクの両端に含むことができる。本明細書で説明する回路は、ファームウェアまたはソフトウェアで命令を実行する現場プログラム可能ゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、または１つ以上のプロセッサ（例えば、マイクロプロセッサ）などのハードウェアを使用して実装することができる。トランシーバ対は、データの送信元とデータの送信先との間に配置することができる。相互接続はトランシーバの間に配置される。相互接続は、スイッチングネットワークを含むことができる。相互接続は、ボード間にあってもよく（インターボード）、バックプレーンを含んでもよく、または相互接続がボード内に含まれてもよい（イントラボード）。

送信器回路への入力には、複数の入力データレーンとクロックレーンが含まれる。シリアルリンク４０５への送信器出力インターフェースは、クロックレーンを含まず、入力データレーンの数よりも少ない多数のデータレーンを含む。データは、シリアルリンク通信プロトコルを使用してシリアルリンク４０５上で送信される。送信器回路４２０は、マルチレーン通信プロトコルに従って受信したデータを、シリアルリンク通信プロトコルに従って、シリアルリンク上の送信のためのデータに変換する送信器変換回路４２４を含む。入ってくる複数のデータレーンを、シリアルリンク上のより少ないデータレーンでサポートするために、データは、入力においての複数のデータレーンで受信されるよりも速い速度でシリアルリンクに送信される。送信器変換回路４２４は、複数のデータレーン上で受信したデータの時間インターリーブを実行して、データを低減した数のレーン上のデータストリームとして転送することができる。

いくつかの例では、シリアルリンクは、図４の例示的な実施形態に示すように、２つのデータレーンを含む。いくつかの例では、シリアルリンクは、１つのデータレーンのみを含む。シリアルリンク内のデータレーンの数によって、シリアルリンクによってサポート可能な従来の通信プロトコルを決定することができる。例えば、送信器回路４２０のリンククロックが９ギガヘルツ（９ＧＨｚ）の周波数を有する場合、１つのレーンシリアルリンクは、３ＧＨｚ ＨＤＭＩ１．４プロトコルをサポートすることができ、２つのレーンシリアルリンクは、６ＧＨｚ ＨＤＭＩ２．０プロトコルをサポートすることができる。

受信器回路４２２は、シリアルリンク４０５への入力インターフェースを含み、同期のためのクロック信号なしでシリアルリンクを介してデータを受信する。受信器回路４２２は、シリアルリンク通信プロトコルに従って受信したデータをマルチレーン通信プロトコルに変換する受信器変換回路４２６を含む。受信器回路４２２は、シリアルリンクから入力インターフェースで受信したデータを使用してマルチレーンプロトコルのクロック信号を生成するクロック生成器回路４２８を含む。受信器回路４２２の出力は、マルチレーン通信プロトコルのクロックレーン、および元の数のデータレーンを含む。出力におけるデータレーン上のデータは、クロックレーン上に提供されるクロック信号に同期される。

図１に戻って、従来のＨＤＭＩトランシーバ１１２をシリアルリンクトランシーバで置き換えると、シリアルリンクのレーン数に応じて、ポート１１０ごとにルーティングされるレーンの数は２分の１〜４分の１に低減する。これにより、同じ数のポート１１０にサービスするのに必要なルーティング量が低減し得るか、または図１のシステムにおける同じ量のルーティングのためにサービスすることができるポート１１０数を増加させ得る。

クロックレーンを排除することに関連する課題は、シリアルリンクを介して受信したデータを使用して受信側で映像クロック信号を復元することである。ＨＤＭＩプロトコルは、データの遷移を最小限に抑えるＴＭＤＳプロトコルであり、データの遷移またはエッジを使用してクロックを復元する。送信器変換回路４２４は、複数のレーンから受信したデータを変換または符号化して、シリアルリンクを介して送信されるデータのエッジレートを増加させる。いくつかの例では、送信器変換回路４２４は、８ビットの１０ビット（８ｂ１０ｂ）符号化を使用してデータを符号化し、シリアルリンクを介して送信されるデータストリームからのクロック復元を可能にする一貫したエッジレートを提供する。

図５は、図４の高速シリアルリンク４０５を介して送信されるデータストリームの高レベル図である。図５の例は、チャネル１およびチャネル０と指定された２つのデータレーンの２つのデータストリームを示す。映像データ５４２は、データストリームにパックすることができ、映像データは、図４の受信器回路４２２における識別のために映像ヘッダ５４４および映像トレーラ５４６を使用してマーキングすることができる。映像データペイロードは、８ｂ１０ｂ符号化を使用して符号化されてもよく、かつ、符号化に先立ってスクランブルされて、電磁干渉（ＥＭＩ）による影響を最小限に抑えることができる。映像ヘッダおよびトレーラ領域は、識別のために８ｂ１０ｂのＫ制御文字または記号として符号化されてもよく、かつ、映像トレーラ領域は、スクランブル同期のための固有の映像トレーラシーケンスを含んでもよい。映像ヘッダおよびトレーラ領域は、ＥＭＩの影響を最小限にするために符号化する前にスクランブルされてもよい。スクランブル同期のために、スクランブル同期文字が含まれてもよい。スクランブル文字は、８ｂ１０ｂのＫ制御文字であってもよい。

データストリームは、映像データの水平同期（ｈｓｙｎｃ）および垂直同期（ｖｓｙｎｃ）情報を含む同期データ領域５４８を含むことができる。同期データ領域５４８は、８ｂ１０ｂ符号化を使用してスクランブルされ符号化されてもよい。同期データ領域５４８には、専用の８ｂ１０ｂのＫ制御文字（例えば、８ｂ１０ｂのＫコンマ文字）を含むバーストが周期的に送信されて、受信器回路４２２における記号およびレーンの整合を復元するために使用される固有のシーケンスを形成することができる。データストリームは、音声データまたは他のデータパケット情報を水平ブランキング領域に含む補助データパケット５５０を含むことができる。データパケットは、８ｂ１０ｂとしてスクランブルされ、符号化され、かつ、８ｂ１０ｂのＫ制御文字として符号化されたデータヘッダ５５２およびデータトレーラ５５４を使用してマークされ、受信器変換回路によるデータ領域の識別が可能となる。映像および同期領域と同様に、補助データは、符号化に先立ってスクランブルされ、ＥＭＩによる影響を最小限に抑えることができる。

図６は、図４のシリアルリンクの送信器回路例４２０の一部のブロック図である。送信器変換回路は、エンコーダ回路６５８（例えば、８ｂ１０ｂエンコーダ）およびシリアライザ回路６６０（例えば、８ｂ１０ｂ符号化が使用される場合は１０ｂ：１ｂシリアライザ）を含む。エンコーダ回路６５８は、複数のデータレーンプロトコルで受信したデータを、シリアルリンクプロトコルに従って送信するためのより少ないデータレーン数に多重化する多重化回路を含むことができる。差動ドライバ６６２は、シリアルリンクデータレーンを駆動するために使用される。

送信器回路６２０は、マルチレーン通信プロトコルのクロックレーンのソース映像クロック信号（ｖｉｄｅｏ＿ｃｌｋ）から得られる周波数に基づいてデータレーン上でデータを提供する。送信器回路６２０は、シリアライザおよびシリアルリンクのデータレーン用のリンククロック信号を生成するリンククロック回路６６４を含むことができる。送信器回路６２０は、リンククロックレートでの送信のために、映像クロックレートで受信した映像データをバッファリングする先入先出バッファ（ＦＩＦＯ）６５６を含むことができる。映像データは、送信のために符号化する前にバッファリングされてもよい。音声データおよびパケットデータは、シリアルリンクを介した送信のためにエンコーダ回路６５８に送信することもできる。音声データおよびパケットデータは、映像データの水平ブランキング期間中、シリアルリンクを介して転送することができる。

リンククロック回路６６４は、ソース映像クロック信号の周波数にロックされた位相ロックループ（ＰＬＬ）回路を含むことができる。ＰＬＬから生成されるリンククロックと映像クロックとの比は、シリアルリンク（１または２）のデータレーン数、映像ビット深度、画素反復係数によって決まる。画素反復を使用して、シリアルリンクの速度を上げ、音声とパケットデータを送信する帯域幅を増やすことができる。画素反復は、リンクの動作周波数範囲を制限するためにも使用できる。リンククロックと映像クロックとの比は、次のように表すことができる。

ｌｉｎｋ＿ｃｌｏｃｋ＝ｖｉｄｅｏ＿ｃｌｏｃｋ×（３／レーン数）×（クロック深度／８）×（画素反復）

最大リンククロック周波数は９００ＭＨｚである。以下の例は、いくつかのシナリオに対するリンククロック周波数と映像クロック周波数の比を示している。
２レーンシリアルリンク：
２４ｂｐｐ：リンククロック＝３／２ 映像クロック
３０ｂｐｐ：リンククロック＝１５／８ 映像クロック
３６ｂｐｐ：リンククロック＝９／４ 映像クロック
１レーンシリアルリンク：
２４ｂｐｐ：リンククロック＝３／１ 映像クロック
３０ｂｐｐ：リンククロック＝１５／４ 映像クロック
３６ｂｐｐ：リンククロック＝９／２ 映像クロック

受信器におけるクロック復元を容易にするために、送信器は基準クロック信号を用いてリンククロック周波数を測定する。ある例では、基準クロック信号は２７ＭＨｚの水晶（ＸＴＡＬ）を用いて提供される。この測定の結果は、図４の集積回路間（Ｉ２Ｃ）リンク４３０を介して受信器回路に送信されてもよい。

図７は、図４のシリアルリンクの受信器回路例４２２の一部のブロック図である。受信器回路７２２の受信器変換回路は、受信データストリームのデータを逆多重化するデシリアライザ回路７６８、ワード整合回路７７０、レーン整合回路７７２、およびデコーダ回路７７４を含む。

受信器回路７２２はクロックデータ復元（ＣＤＲ）回路７２８も含む。受信器回路におけるクロック復元を容易にするために、シリアルリンクは、送信器から受信器への基準周波数の転送をサポートすることができる。送信器回路４２０におけるクロックレーン周波数は、基準水晶（例えば、２７ＭＨｚ水晶）に対して測定され、Ｉ２Ｃリンクを介して受信器回路４２２に送信され得る。ＣＤＲ回路７２８は、クロックリカバリのためにこの情報を使用することができる。いくつかの例では、ＣＤＲ回路７２８はＰＬＬ回路を含む。ＰＬＬは、Ｉ２Ｃリンクを介して送信器から提供される信号の中心周波数にプログラムすることができる。ＣＤＲ回路７２８は、ＰＬＬ出力を基準として入力データレートにロックし、入力データストリームにロックされた受信側リンククロック信号を生成する。したがって、ＰＬＬは、映像クロック用の粗いガイドを提供するものと見なすことができ、ＣＤＲ回路７２８は、データエッジレートを使用して、データ送信元の実際の映像クロックを復元する。下流の整合およびデコードは、ＣＤＲ出力クロック信号からクロックされる。

先に説明したように、音声データは、シリアルリンクを介して送信され得る。音声データは、音声クロック信号に基づいて送信器回路６２０で受信され、リンククロック信号に従ってエンコーダ回路６５８に送られる。リンククロック周波数と音声クロック周波数との間の関係は、次式で表すことができる。

ａｕｄｉｏ＿ｃｌｋ＝ｌｉｎｋ＿ｃｌｋ×（レーン数／３）×（Ｎ／Ｍ）

ここで、ＭおよびＮは正の整数である。ＭおよびＮの値は、シリアルリンクを介して受信器に送信され得る。音声クロック信号は、エンコーダ回路６５８に提供されて、リンククロックおよびＭ／Ｎ比を使用して音声制御パケットの自動計算を可能にすることができる。

図８Ａおよび図８Ｂは、２データレーンリンクを使用して、送信器回路から受信器回路へシリアルリンクを介して送信される２つのデータストリームのデータ例の図である。この例は、制御データおよび映像データのみが図８Ａおよび図８Ｂに示され、補助データが示されていないことを除いて、図５の例と同様である。データの個々の文字は、列にバイトとして表示されている。データは、左から右に図６のシリアライザ回路６６０へ提供される。文字は８ビットのバイトとして表示されている。エンコーダ回路６５８は、シリアライザ回路６６０に提供される前に８ｂ１０ｂ符号化を使用して文字を１０ビットに符号化することができる。１０ビットの符号化されたワードは、１０倍のバイトレートでシリアルリンク上に送信される。

映像データは、シリアルリンクデータのバイトとして符号化された２４ビットの赤、緑、青（２４ビットＲＧＢ）映像データを含むことができる。いくつかの実施形態では、３０ビットまたは３６ビットのＲＧＢ映像データが送信される。より高いビット深度モードをサポートするために、シリアルリンクを２４ビットデータレートの１．２５倍または１．５倍に増やすことができる。いくつかの実施形態では、ＹＣｂＣｒ映像データ（例えば、４４４、４２２、または４２０ＹＣｂＣｒデータ）がデータのバイトに符号化される。整数係数による画素反復を使用してデータレートを増加させることができる。画素反復により、音声パケットまたは他のデータ情報の送信をサポートするためにより多くの帯域幅を提供することができる。画素反復により、シリアルリンクがサポートする必要がある周波数の範囲を低減することもできる。図８Ａおよび図８Ｂの例では、２４ビットの映像ヘッダがデータストリームに送られて映像データの開始を示し、２４ビットの映像トレーラが符号化され送られて映像データの終わりを示す。映像データの水平同期（ＨＳ）および垂直同期（ＶＳ）情報は、一方または両方のチャネルの制御領域に含めることができる。

図６に戻ると、符号化回路６５８は、データ内の境界を画定するために、送信されるデータに整合文字を追加して、ワードまたは記号の整合（レーン内整合）およびレーン間の整合（レーン間整合）を容易にすることができる。送信されるデータが８ｂ１０ｂ符号化されている場合、８ｂ１０ｂ符号化データ内の文字境界を画定するために、整合文字が使用される。いくつかの実施形態では、１つ以上の整合文字は８ｂ１０ｂのＫ制御記号である。ある実施形態では、符号化回路６５８は、シリアルリンクを介して送信されるデータに８ｂ１０ｂコンマ文字を追加する。いくつかの実施形態では、整合文字または記号は、古い制御文字を取り除いた後に、かつ、データレーンの数の低減の一部としてデータが多重化された後に追加される。

先に説明したように、シリアルリンクの送信器側は、ＨＤＭＩプロトコルに従ってデータを受信することができる。符号化の一部として、符号化回路６５８は、受信したデータ内のＨＤＭＩ特有の文字を除去し、シリアルリンクを介して送信されるデータに１つ以上の整合文字を追加することができる。いくつかの実施形態では、符号化回路６５８は、ＨＤＭＩデータパケットの制御領域から１つ以上のＨＤＭＩ制御文字を除去し、１つ以上の８ｂ１０ｂのＫ制御文字または記号を整合文字として追加する。ある実施形態では、符号化回路６５８は、映像データの直後の制御領域からの１つ以上のＨＤＭＩ制御文字を８ｂ１０ｂ制御文字で置き換える。

図７に戻ると、受信器回路は、デシリアライザ回路７６８を使用してデータをシリアルに受信し、そのデータをワード整合回路７７０に提供する。ワード整合回路７７０は、レーン内整合のための整合文字を使用して、シリアルデータ内のワード境界または記号境界を検出する。レーン整合回路７７２は、整合文字の検出におけるデータレーン間のレイテンシを比較することによって、レーン間整合をチェックするために整合文字を使用する。映像データの逆インターリーブにより、データに挿入される、映像ヘッダもしくはトレーラ文字、音声ヘッダもしくはトレーラ文字、または任意の制御８ｂ１０ｂのＫ文字のいずれかの位置を参照することができる。受信した文字は、デコーダ回路７７４に提供され、８ｂ１０ｂ符号化を除去し、データを第１のマルチデータレーンプロトコルに復元する。デコーダ回路７７４の出力は、クロック生成器回路によって生成された復元クロックを参照するデータとなる。

先に説明したように、いくつかの実施形態では、マルチデータレーンプロトコルは、ＨＤＭＩプロトコルを含む。しかしながら、ＨＤＭＩプロトコルは、整合のための、かつ映像、音声、および他のデータのためのガードバンド文字としての制御文字を必要とする。ＨＤＭＩプロトコルでは、８ｂ１０ｂ符号化を使用して利用可能な場合よりも多くの制御文字が使用される。ＨＤＭＩプロトコルから制御文字の数を低減するために、シリアルリンクプロトコルは、データ領域と同じ方法で制御領域を符号化することができる。同じ制御文字は、データ内の映像データ、音声データ、データパケットおよび制御ワードを画定する。これにより、必要な制御文字の数が低減する。また、シリアルリンクプロトコルには、音声データおよび映像データの両方のデータの開始および終了を示す、８ｂ１０ｂ符号化された先頭および末尾のガードバンド文字を含めることができる。

いくつかの実施形態では、図６の符号化回路６５８は、ＨＤＭＩ映像、音声、およびデータガードバンドの文字を８ｂ１０ｂ符号化制御記号で置き換える。符号化回路６５８は、映像データに続く制御領域の少なくとも一部を、８ｂ１０ｂ符号化を含む末尾の映像ガードバンドで置き換えることができる。いくつかの実施形態では、符号化回路６５８は、制御領域のビットを、末尾の映像ガードバンドと同じ数の８ｂ１０ｂ符号化ビットで置き換える。ある実施形態では、制御領域全体が８ｂ１０ｂ符号化文字に置き換えられる。いくつかの実施形態では、末尾の映像ガードバンドは、１つ以上の８ｂ１０ｂのＫ制御文字を含む。ある実施形態では、整合文字は、少なくとも２つの連続する８ｂ１０ｂコンマ文字を含む。

上で説明したように、データは、ＥＭＩの影響を最小限にするために符号化に先立ってスクランブルされてもよい。ガードバンド文字のスクランブルにより、周波数スペクトルにおいてトーンとして現れ得るガードバンドデータの繰り返しパターンを回避する。図６の例示的な実施形態において、送信器回路６２０は、シリアルリンクを介して送信されるデータをスクランブルするスクランブル回路を含むことができる。いくつかの変形例では、スクランブル回路は、スクランブルを実装するための線形フィードバックシフトレジスタ（ＬＦＳＲ）を含むことができる。いくつかの変形例では、スクランブル回路がｉＴｏｇｇｌｅスクランブルを実装する。ある実施形態では、スクランブル回路がＦＩＦＯ６５６の前に配置されて、マルチデータレーン通信プロトコルに従って送信器回路６２０によって受信される映像文字をスクランブルする。ある実施形態では、スクランブル回路は符号化回路６５８の前に配置される。スクランブルされたデータは符号化され、直列化され、シリアルリンクを介して受信器回路に送信される。図７の例示的な実施形態において、受信器回路７２２は、シリアルリンクを介して受信したデータをデスクランブルするためのデスクランブル回路を含むことができる。デスクランブル回路は、デコーダ回路７７４の後に配置され、８ｂ１０ｂ符号化からデコードされた文字をデスクランブルすることができる。

いくつかの実施形態では、送信器回路６２０は、送信データにスクランブル制御文字を含む。スクランブル制御文字はスクランブルのリセットを示す。スクランブル制御文字は、受信データのデスクランブルを整合させるために受信器回路によって使用されてもよい。いくつかの実施形態では、送信器回路６２０は、マルチデータレーンプロトコルに従ってスクランブルされたデータを受信する。エンコーダ回路６５８は、マルチデータレーン通信プロトコルのスクランブル制御文字を８ｂ１０ｂの符号化スクランブル制御文字で置き換えることができる。いくつかの実施形態では、８ｂ１０ｂ符号化スクランブル制御文字は、８ｂ１０ｂコンマ文字である。

先に説明したように、送信器回路におけるリンククロックの最大クロック周波数は９００ＭＨｚであってもよい。９００ＭＨｚクロックのシステムを実装するのは難しい場合がある。代替案は、１０ビットの８ｂ１０ｂ符号化データを符号化データの１０ビットの倍数としてパッキングすることである。例えば、１０ビットの文字を１つの２０ビット文字にパッキングすると、クロックは同じリンクデータレートを達成しながら、周波数の半分、つまり４５０ＭＨｚになる。１つの転送に複数の１０ビット文字をパッキングすると、データブロックの転送が容易になるが、他の課題が発生する可能性がある。例えば、文字の多重化とパッキングでは、制御文字の分割を避ける必要があり、かつ、整合文字を正しい順序で挿入する必要がある。複数の文字を結合するときの問題を回避する手法は、シリアル化回路がデータの多重化の後に整合文字を挿入することである。これは、整合文字の挿入の複雑さを低減し、整合文字の連続ストリームが受信器回路で受信されることを確実にする。

本明細書に記載の回路、方法およびシステムは、標準プロトコルに従って送信元から受信した映像コンテンツおよび音声コンテンツを通信するために使用されるレーンの数を低減し、低減された数のレーンを使用したネットワーク相互接続を使用して映像コンテンツおよび音声コンテンツを通信し、その後、送信先による受信のために元のプロトコルを復元する。これにより、送信元と送信先との間の相互接続が低減された、映像、音声およびデータの通信が可能になる。実施形態の多くは、ＨＤＭＩプロトコルに関連して説明されているが、記載された方法は、任意のマルチレーン通信プロトコルを使用してデータを通信するために使用することができる。

例および追加の説明
例１は、第１の通信プロトコルに従ってシリアルリンクの送信器でデータを受信することであって、第１の通信プロトコルは、並行して複数のデータレーン上の、かつ、クロックレーン上で受信したクロック信号と整合された、データを受信することを含む、受信することと、第２の通信プロトコルに従って送信器からシリアルリンクの受信器に受信データを送信することであって、第２の通信プロトコルが、クロック信号を除外し、第１の通信プロトコルよりも少ないデータレーンを使用し、シリアルリンクを介して受信データを送信することを含む、送信することと、送信データをシリアルリンクの受信器で受信し、かつ、受信した送信データから複数のデータレーンおよび第１の通信プロトコルのクロック信号を復元することと、を含む、主題（例えば、シリアルリンクの動作を制御する作用を含む方法、またはコンピューティングデバイスの処理回路によって実行されると、コンピューティングデバイスに作用を実行させる命令を含むコンピュータ可読記憶媒体など）を含むことができる。

例２において、例１の主題は、高精細マルチメディアインターフェース（ＨＤＭＩ）プロトコルに従って、マルチデータレーン上で映像データを受信することを任意に含む。

例３において、例２の主題は、３つのデータレーン上でデータを受信することを任意に含み、かつ、受信データを送信することは、クロック信号なしで１つのデータレーン上に映像データを送信することを含む。

例４において、例１〜３の１つまたは任意の組み合わせの主題は、送信器で受信したデータを第１の通信プロトコルから第２の通信プロトコルに変換することを任意に含み、第２の通信プロトコルに従って送信されるデータは、第１の通信プロトコルを使用して受信した同じデータに対してより高いエッジレートを含む。

例５において、例１〜４の１つまたは任意の組み合わせの主題は、ＨＤＭＩプロトコルを含む第１の通信プロトコル、および８ビット／１０ビット（８ｂ１０ｂ）の符号化を含む第２の通信プロトコルを任意に含む。

例６において、例５の主題は、受信データ内のＨＤＭＩ特有の文字を除去することと、第２の通信プロトコルに従って送信される受信データに整合文字を追加することとを任意に含み、整合文字は、送信される受信データ内の境界を画定する８ｂ１０ｂ制御記号を含む。

例７において、例６の主題は、ＨＤＭＩデータパケットの制御領域から文字を除去することと、文字を整合文字で置き換えることとを任意に含む。

例８において、例６および７の１つまたは両方の主題は、受信データに１つ以上の８ｂ１０ｂコンマ記号を含む整合文字を追加することを任意に含む。

例９において、例６〜８の１つまたは任意の組み合わせの主題は、ＨＤＭＩプロトコルに従って複数のデータレーン上で受信したデータを、第２の通信プロトコルに従って送信するために、より少ない数のデータレーンに多重化することを任意に含み、整合文字は多重化の後に挿入される。

例１０において、例６〜９の１つまたは任意の組み合わせの主題は、シリアルリンクを介して送信される８ｂ１０ｂ符号化データ内の文字境界を画定するための整合文字を挿入することを任意に含む。

例１１において、例５〜１０の１つまたは任意の組み合わせの主題は、ＨＤＭＩプロトコルに従って映像、音声、およびデータガードバンド文字を受信することと、映像、音声、およびデータガードバンド文字を８ｂ１０ｂ符号化制御記号で置き換えることとを任意に含む。

例１２において、例５〜１１の１つまたは任意の組み合わせの主題は、ＨＤＭＩプロトコルのデータパケットの映像データに続く制御領域の少なくとも一部を、８ｂ１０ｂ符号化を含む末尾映像ガードバンドで置き換えることを任意に含む。

例１３において、例１２の主題は、制御領域のビットを同じ数の８ｂ１０ｂ符号化ビットで置き換えることを任意に含む。

例１４において、例１２〜１３の１つまたは両方の主題は、制御領域を１つまたは複数の８ｂ１０ｂ制御記号で置き換えることを任意に含む。

例１５において、例１〜１４の１つまたは任意の組み合わせの主題は、シリアルリンクを介して送信されたデータをスクランブルすることと、シリアルリンクを介して受信したデータをデスクランブルすることとを任意に含む。

例１６において、例１５の主題は、スクランブルのリセットを示すためにスクランブル制御文字を送信することを任意に含む。

例１７において、例１６の主題は、第１の通信プロトコルのスクランブル制御文字を８ｂ１０ｂスクランブル制御文字で置き換えることを任意に含む。

例１８において、例１〜１７の１つまたは任意の組み合わせの主題は、シリアルリンクを介して受信したデータのデータレートを使用して、受信器においてリンククロック信号を生成することと、リンククロック信号を第１の通信プロトコルのクロック信号に変換することとを任意に含む。

例１９は、複数の入力データレーンおよびクロックレーンを含む入力であって、入力は、マルチレーン通信プロトコルに従って、クロックレーン上で受信されるクロック信号と整合された複数の入力データレーン上でデータを並行して受信するように構成されている入力と、シリアルリンクへの出力インターフェースであって、出力インターフェースが、クロックレスインターフェースであり、かつ複数の入力データレーンの数より少ない出力データレーンの数を含む、出力インターフェースと、マルチレーン通信プロトコルに従って受信したデータをシリアルリンク上で送信するためのシリアルリンク通信プロトコルに変換するように構成されている変換回路と、を備える、主題（例えば、シリアルリンクを介して受信器とデータを通信するための送信器）を含むことができ、またはこのような主題を含めるために、任意に例１〜１８の１つまたは任意の組み合わせと組み合わせることができる。

例２０において、例１９の主題は、高精細マルチメディアインターフェース（ＨＤＭＩ）プロトコルに従って受信した映像データを、前記シリアルリンクプロトコルに変換するように構成されている、送信器変換回路を任意に含む。

例２１において、例２０の主題は、３つの入力データレーンおよびクロックレーンを含む入力と、１つまたは２つのデータレーンを含む出力インターフェースとを任意に含む。

例２２において、例１９〜２１の１つまたは任意の組み合わせの主題は、シリアルリンクプロトコルに従う映像データ送信において、マルチレーン通信プロトコルに従って受信した映像データのデータエッジレートを増加させるように構成されている、送信器変換回路を任意に含む。

例２３において、例２２の主題は、映像データを含む入力データレーンおよび送信元映像クロック信号を受信するクロックレーン上で受信されるデータを任意に含み、送信器は、送信元映像クロック信号を使用してリンククロック信号を生成するように、かつ変換されたデータをリンククロック信号に従って出力インターフェースに提供するように構成されている、リンククロック回路を含む。

例２４において、例１９〜２３の１つまたは任意の組み合わせの主題は、複数の入力データレーン上で受信したデータを８ビット／１０ビット（８ｂ１０ｂ）符号化を使用して符号化するように構成されている符号化回路と、複数の入力データレーン上で受信したデータを出力データレーンに多重化するように構成されているシリアライザ回路とを備える、変換回路を任意に含む。

例２５において、例２４の主題は、ＨＤＭＩプロトコルを含むマルチレーンプロトコルを任意に含み、受信データは、制御領域を含むＨＤＭＩデータパケットを含み、かつ、シリアライザ回路は、制御領域の文字を８ｂ１０ｂ符号化整合文字で置き換えるように構成されている。

例２６において、例２４および２５の１つまたは任意の組み合わせの主題は、第２の通信プロトコルに従って送信される受信データ内の境界を画定するために８ｂ１０ｂ制御記号を追加するように構成されているシリアライザ回路を任意に含む。

例２７において、例２４〜２６の１つまたは任意の組み合わせの主題は、受信データが出力データレーンを介して送信するために多重化される後に、符号化整合文字を受信データに追加するように構成されている、シリアライザ回路を任意に含む。

例２８において、例２４〜２７の１つまたは任意の組み合わせの主題は、シリアルリンク上の送信のためにデータをスクランブルするように構成されているスクランブル回路を任意に含み、シリアライザ回路は、スクランブルリセットを示すデータにスクランブル制御文字を挿入するように構成されている。

例２９は、シリアルリンクへの入力インターフェースであって、入力インターフェースが、クロックレスインターフェースであり、シリアルリンク通信プロトコルに従っていくつかのデータレーンを介してデータを受信するように構成されている、入力インターフェースと、クロックレーン、および入力インターフェースのデータレーンの数よりも多いデータレーンの数を含む、出力であって、データが、マルチレーン通信プロトコルに従って、クロックレーン上に提供されるクロック信号と整合された出力のデータレーン上に提供される、出力と、シリアルリンク通信プロトコルに従って受信したデータを、マルチレーン通信プロトコルに変換するように構成されている、変換回路と、シリアルリンク通信プロトコルに従って受信したデータを使用して、クロック信号を生成するように構成されている、クロック生成器回路と、を備える、主題（例えば、シリアルリンクを介して送信器とデータを通信するための受信器）を含むことができ、またはこのような主題を含めるために、例１〜２８の１つもしくは任意の組み合わせを任意に組み合わせることができる。

例３０において、例２９の主題は、入力インターフェースでシリアルリンクプロトコルに従って受信した映像データを、高精細マルチメディアインターフェース（ＨＤＭＩ）プロトコルに従って、出力に提供される映像データに変換するように構成されている変換回路を任意に含む。

例３１において、例３０の主題は、入力インターフェースで受信したデータのデータレートを使用してリンククロック信号を生成するように、かつ、リンククロック信号を第１の通信プロトコルのクロック信号に変換するように構成されている、クロック生成器回路を任意に含む。

例３２において、例３１の主題は、生成されたクロック信号を使用してＨＤＭＩビデオクロックを生成するように構成されているクロック回路を任意に含む。

例３３において、例３０〜３２の１つまたは任意の組み合わせの主題は、１つまたは２つのデータレーンを含む入力インターフェースと、３つのデータレーンおよびクロックレーンを備える出力とを任意に含む。

例３４において、例２９〜３３の１つまたは任意の組み合わせの主題は、入力インターフェースで受信したデータを、複数の出力データレーンに提供されるデータに逆多重化するように構成されているデシリアライザ回路と、入力インターフェースで受信した８ｂ１０ｂ符号化データを復号するように構成されているデコーダ回路とを任意に含む。

例３５において、例３４の主題が、入力インターフェースで受信したデータをデスクランブルするように構成されているデスクランブル回路を任意に含む。

例３６は、多数の入力レーンおよびクロックレーンを含む送信器入力であって、入力が、マルチレーン通信プロトコルに従って、クロックレーン上で受信したクロック信号と整合された複数の入力データレーン上でデータを並行して受信するように構成されている入力と、入力データレーンの数より少ない出力データレーンの数を含み、シリアルリンクに動作可能に結合された送信器出力インターフェースと、マルチレーン通信プロトコルに従って受信したデータを、シリアルリンク上で送信するためのシリアルリンク通信プロトコルに変換するように構成されている送信器変換回路と、を含む送信器回路と、シリアルリンク通信プロトコルに従って送信器回路の出力データレーンからシリアルリンクを介してデータを受信するように構成されている受信器入力と、クロックレーン、および入力インターフェースのデータレーンの数よりも多いデータレーンの数を含む、受信器出力であって、データが、マルチレーン通信プロトコルに従って、クロックレーン上に提供されるクロック信号と整合された出力のデータレーン上に提供される受信器出力と、シリアルリンク通信プロトコルに従って受信したデータを、マルチレーン通信プロトコルに変換するように構成されている受信器変換回路と、シリアルリンク通信プロトコルに従って受信したデータを使用して、クロック信号を生成するように構成されているクロック生成器回路と、を含む受信器回路と、を備える主題（データ通信システムなど）を含むことができ、または、このような主題を含めるために、例１〜３５の１つまたは任意の組み合わせと任意に組み合わせることができる。

例３７において、例３６の主題は、複数の送信器回路と、複数の受信器回路と、複数のトランシーバ回路の出力および複数の受信器回路の入力に動作可能に結合されたスイッチング回路とを任意に含み、スイッチング回路は送信器回路の出力を受信器回路の入力に選択的に接続するように構成されている

例３８において、例３７の主題は、３つのデータレーンおよびクロックレーンを含む複数の送信器回路のうちの１つの送信器回路の入力を任意に含み、かつ、マルチレーン通信プロトコルは高精細マルチメディアインターフェース（ＨＤＭＩ）プロトコルを含む。

例３９において、例３７よび３８の１つまたは両方の主題は、印刷回路基板（ＰＣＢ）を任意に含み、複数の送信器回路、複数の受信器回路、およびスイッチング回路はＰＣＢ上に含まれる。

例４０において、例３７および３８の主題は、第１のＰＣＢ、第２のＰＣＢ、およびバックプレーン相互接続を任意に含み、スイッチング回路は、送信器回路の出力を、バックプレーン相互接続を介して受信器回路の入力に選択的に接続するように構成されている。

これらの非限定的な例は、任意の順列または組み合わせで組み合わせることができる。上記の詳細な説明は、詳細な説明の一部を形成する添付図面の参照を含む。図面は、実例として、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書では「例」とも称される。本明細書で言及される全ての刊行物、特許および特許文書は、参照により個々に組み込まれているように、その全体が参照により本明細書に組み込まれる。本文書と参考文献に組み込まれているそれらの文書との間に一貫性のない使用があった場合、組み込まれた参考文献の使用は本文書の補足と見なされるべきであり、互換性のない矛盾については、本文書の使用方法が優先する。

本文書では、「少なくとも１つ」または「１つ以上」の他の例または用途とは無関係に、１つまたは複数のものを含むため、特許文書において一般的であるように、「ａ」または「ａｎ」という用語が使用される。本文書において、「または」という用語は、特に明記しない限り、「ＡまたはＢ」が、「ＡであってＢでない」、「ＢであってＡでない」、および「ＡおよびＢ」を含むように、非排他的なまたはということを指すために使用される。添付の特許請求の範囲において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「その中にある（ｉｎ ｗｈｉｃｈ）」という用語は、それぞれの用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「その（ｗｈｅｒｅｉｎ）」の平易な英語の等価物として使用される。また、添付の特許請求の範囲において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、制限されていない、すなわち、そのような用語の後に列挙された要素に加える要素を含むシステム、装置、物品、またはプロセスは、その請求項の範囲に含まれるものと見なされる。さらに、以下の特許請求の範囲において、「第１」、「第２」、および「第３」などの用語は、単に標識として使用され、それらの対象物に数値的な要件を課すことを意図していない。本明細書に記載の方法の例は、少なくとも部分的に機械的に、またはコンピュータで実装することができる。

上記の説明は、例示的なものであり、限定的なものではない。例えば、上記の例（またはその１つ以上の態様）は、互いに組み合わせて使用されてもよい。上記の説明を検討することにより、当業者によって、他の実施形態を使用することができる。要約は、読者が技術的開示の性質を迅速に確認できるようにするため、３７Ｃ．Ｒ．Ｆ．§１．７２（ｂ）に準拠して提供されている。それは、特許請求の範囲または意味を解釈または制限するために使用されないことを理解して提出される。

１１０ ポート
１１２ トランシーバ
１１４ バックプレーン
１１６ クロスポイントスイッチ
２２０ 送信器
２２２ 受信器
４０５ シリアルリンク
４２０ 送信器回路
４２２ 受信器回路
４２４ 送信器変換回路
４２６ 受信器変換回路
４２８ クロック生成器回路
４３０ 集積回路間（Ｉ２Ｃ）リンク
５４２ 映像データ
５４４ 映像ヘッダ
５４６ 映像トレーラ
５４８ 同期データ領域
５５０ 補助データ
５５２ データヘッダ
５５４ データトレーラ
６２０ 送信器回路
６５６ ＦＩＦＯ
６５８ エンコーダ回路
６６０ シリアライザ回路
６６２ 差動ドライバ
６６４ リンククロック回路
７２２ 受信器回路
７２８ クロックデータ復元（ＣＤＲ）回路
７６８ デシリアライザ回路
７７０ ワード整合回路
７７２ レーン整合回路
７７４ デコーダ回路

Claims (15)

1. シリアルリンクの動作を制御する方法であって、
   第１の通信プロトコルに従って前記シリアルリンクの送信器でデータを受信することであって、前記第１の通信プロトコルが、並行して複数のデータレーン上の、かつクロックレーン上で受信したクロック信号と整合された、前記データを受信することを含む、受信することと、
   前記第１の通信プロトコルに従って受信した前記データを前記シリアルリンク上での送信のための第２の通信プロトコルであるシリアルリンク通信プロトコルに変換することであって、前記第２の通信プロトコルが、前記クロック信号を除外する、変換することと、
   前記第１の通信プロトコルよりも少ないデータレーンを使用し、前記第２の通信プロトコルに従って、前記受信したデータを前記送信器から前記シリアルリンクの受信器に送信することと、
   前記送信されたデータを前記シリアルリンクの前記受信器で受信し、前記シリアルリンクを介して受信したデータのデータレートを使用して、前記受信器においてリンククロック信号を生成することにより、前記第１の通信プロトコルの前記クロック信号を復元することと、前記リンククロック信号を前記第１の通信プロトコルの前記クロック信号に変換することであって、前記リンククロックと映像クロックの比は、前記シリアルリンクのレーン数、映像ビット深度、画素反復係数によって決まる、変換することと、
   を含む、方法であって、
   前記第１の通信プロトコルが、高精細マルチメディアインターフェース（ＨＤＭＩ（登録商標））プロトコルを含み、前記第２の通信プロトコルが、８ビット／１０ビット（８ｂ１０ｂ）の符号化を含み、前記方法が、
   前記ＨＤＭＩプロトコルに従って前記複数のデータレーン上で前記受信したデータを、前記第２の通信プロトコルに従って送信するために、より少ない数のデータレーンに多重化することと、
   前記受信したデータ内のＨＤＭＩ特有の文字を除去することと、前記第２の通信プロトコルに従って送信される前記受信したデータに整合文字を追加することと、
   をさらに含み、
   前記整合文字が、送信される前記受信したデータ内の境界を画定する８ｂ１０ｂ制御記号を含み、前記整合文字が、前記多重化の後に挿入される、
   方法。
2. 前記送信したデータを前記シリアルリンクの前記受信器で受信することと、前記受信した前記送信器から送信されたデータから前記複数のデータレーンおよび前記第１の通信プロトコルの前記クロック信号を復元することと、を含む、請求項１に記載の方法。
3. 前記送信器で前記データを前記受信することが、前記ＨＤＭＩプロトコルに従って、３つのデータレーン上で映像データを受信することを含み、かつ、前記受信したデータを前記送信することが、前記クロック信号なしで１つのデータレーン上に前記映像データを送信することを含む、請求項２に記載の方法。
4. 前記送信器で受信した前記データを前記第１の通信プロトコルから前記第２の通信プロトコルに変換することを含み、前記第２の通信プロトコルに従って送信されるデータが、前記第１の通信プロトコルを使用して受信した同じデータに対してより高いエッジレートを含む、請求項１に記載の方法。
5. ＨＤＭＩ特有の文字を除去することが、ＨＤＭＩデータパケットの制御領域から文字を除去することと、前記文字を前記整合文字で置き換えることと、を含む、請求項１に記載の方法。
6. シリアルリンクを介してデータを受信器と通信するための送信器回路を含むデータ通信装置であって、前記送信器回路が、
   複数の入力データレーンおよびクロックレーンを含む送信器入力であって、前記送信器入力が、マルチレーン通信プロトコルに従って、前記クロックレーン上で受信されるクロック信号と整合された前記複数の入力データレーン上でデータを並行して受信するように構成されている、送信器入力と、
   前記シリアルリンクへの送信器出力インターフェースであって、前記送信器出力インターフェースが、クロックレスインターフェースであり、かつ、前記複数の入力データレーンの数より少ない出力データレーンの数を含む、送信器出力インターフェースと、
   前記マルチレーン通信プロトコルに従って受信した前記データを、前記シリアルリンク上で送信するためのシリアルリンク通信プロトコルに変換するように構成されている、送信器変換回路と、
   前記クロックレーンによって受信された送信元映像クロック信号を使用してリンククロック信号を生成するように、かつ変換されたデータを前記リンククロック信号に従って前記送信器出力インターフェースに提供するように構成されている、リンククロック回路と、
   を備え、
   前記送信器変換回路が、前記複数の入力データレーン上で受信したデータを８ビット／１０ビット（８ｂ１０ｂ）符号化を使用して符号化するように構成されている符号化回路と、前記複数の入力データレーン上で受信した前記データを前記出力データレーンに多重化するように構成されているシリアライザ回路と、を含み、前記送信器変換回路が、前記シリアルリンク通信プロトコルに従う映像データ送信において、前記マルチレーン通信プロトコルに従って受信した映像データのデータエッジレートを増加させるようにさらに構成され、
   前記マルチレーン通信プロトコルが、高精細マルチメディアインターフェース（ＨＤＭＩ）プロトコルを含み、前記受信したデータが、制御領域を含むＨＤＭＩデータパケットを含み、かつ、前記シリアライザ回路が、前記多重化した後に前記制御領域の文字を８ｂ１０ｂ符号化整合文字で置き換えるように構成され、
   前記送信器入力の前記入力データレーン上で受信されるデータが、前記映像データを含む、
   データ通信装置。
7. 前記送信器入力が、３つの入力データレーンおよび前記クロックレーンを含み、前記送信器出力インターフェースが、１つまたは２つのデータレーンを含み、かつ、前記送信器変換回路が、前記ＨＤＭＩプロトコルに従って受信した映像データを、前記シリアルリンク通信プロトコルに変換するように構成されている、請求項６に記載のデータ通信装置。
8. シリアルリンクを介して送信器とデータを通信するための受信器回路を含み、前記受信器回路が、
   前記シリアルリンクへの受信器入力インターフェースであって、前記受信器入力インターフェースが、クロックレスインターフェースであり、シリアルリンク通信プロトコルに従っていくつかのデータレーンを介してデータを受信するように構成されている、受信器入力インターフェースと、
   クロックレーン、および前記受信器入力インターフェースのデータレーンの数よりも多いデータレーンの数を含む、受信器出力であって、データが、マルチレーン通信プロトコルに従って、前記クロックレーン上に提供されるクロック信号と整合された前記受信器出力の前記データレーン上に提供される、受信器出力と、
   前記シリアルリンク通信プロトコルに従って受信した前記データを、前記マルチレーン通信プロトコルに変換するように構成されている、受信器変換回路と、
   前記シリアルリンク通信プロトコルに従って受信した前記データを使用して、前記クロック信号を生成するように構成されている、受信器クロック生成器回路と、を備える、請求項６に記載のデータ通信装置。
9. 前記受信器変換回路が、前記受信器入力インターフェースで前記シリアルリンク通信プロトコルに従って受信した映像データを、高精細マルチメディアインターフェース（ＨＤＭＩ）プロトコルに従って、前記受信器出力に提供される映像データに変換するように構成されている、請求項８に記載のデータ通信装置。
10. 前記受信器クロック生成器回路が、前記受信器入力インターフェースで受信したデータのデータレートを使用してリンククロック信号を生成するように、かつ前記リンククロック信号を前記マルチレーン通信プロトコルの前記クロック信号に変換するように構成されている、請求項９に記載のデータ通信装置。
11. 前記受信器入力インターフェースが、１つまたは２つのデータレーンを含み、前記受信器が、前記受信器入力インターフェースで受信したデータを、前記複数の出力データレーンに提供されるデータに逆多重化するように構成されているデシリアライザ回路と、前記受信器入力インターフェースで受信した８ｂ１０ｂ符号化データを復号するように構成されているデコーダ回路と、をさらに含む、請求項８に記載のデータ通信装置。
12. 複数の送信器回路と、複数の受信器回路と、前記複数の送信器回路の出力および前記複数の受信器回路の入力に動作可能に結合されたスイッチング回路と、を含み、前記スイッチング回路が、送信器回路の出力を受信器回路の入力に選択的に接続するように構成されている、請求項８に記載のデータ通信装置。
13. 印刷回路基板（ＰＣＢ）を含み、前記複数の送信器回路、前記複数の受信器回路、および前記スイッチング回路が、前記ＰＣＢ上に含まれる、請求項１２に記載のデータ通信装置。
14. 第１のＰＣＢ、第２のＰＣＢ、およびバックプレーン相互接続を含み、前記スイッチング回路は、前記送信器回路の前記出力を、前記バックプレーン相互接続を介して受信器回路の前記入力に選択的に接続するように構成されている、請求項１２に記載のデータ通信装置。
15. シリアルリンクを介してデータを通信するための装置であって、
    第１の通信プロトコルに従って前記装置の複数のデータレーン上でデータを受信するための手段であって、前記第１の通信プロトコルが、並行して複数のデータレーン上の、かつクロックレーン上で受信したクロック信号と整合された、前記データを受信することを含む、手段と、
    第２の通信プロトコルに従って送信器から前記シリアルリンクの受信器に前記受信したデータを送信するための手段であって、前記第２の通信プロトコルが、前記クロック信号を除外し、前記第１の通信プロトコルよりも少ないデータレーンを使用し、前記シリアルリンクを介して前記受信したデータを送信することを含む、手段と、
    前記送信したデータを前記シリアルリンクの前記受信器で受信し、前記受信した送信データから前記複数のデータレーンおよび前記第１の通信プロトコルの前記クロック信号を復元するための手段と、
    前記送信されたデータを前記シリアルリンクの受信器で受信し、前記シリアルリンクを介して受信したデータのデータレートを使用して、前記受信器においてリンククロック信号を生成することにより、前記第１の通信プロトコルの前記クロック信号を復元する手段と、前記リンククロック信号を前記第１の通信プロトコルの前記クロック信号に変換する手段であって、前記リンククロックと映像クロックの比は、前記シリアルリンクのレーン数、映像ビット深度、画素反復係数によって決まる手段と、を備え、
    前記第１の通信プロトコルが、ＨＤＭＩプロトコルを含み、前記第２の通信プロトコルが、８ビット／１０ビット（８ｂ１０ｂ）の符号化を含み、
    前記装置が、
    前記ＨＤＭＩプロトコルに従って前記複数のデータレーン上で前記受信したデータを、前記第２の通信プロトコルに従って送信するために、より少ない数のデータレーンに多重化する手段と、
    前記受信したデータ内のＨＤＭＩ特有の文字を除去し、前記第２の通信プロトコルに従って送信される前記受信したデータに整合文字を追加する手段と、をさらに含み、
    前記整合文字が、送信される前記受信したデータ内の境界を画定する８ｂ１０ｂ制御記号を含み、前記整合文字が、前記多重化の後に挿入される、
    装置。