具体实施方式
通信网络用于将视频内容、音频内容和来自源的数据分发到目的地。这些网络可以是硬连线的,并且可以包括一个或多个交换矩阵来路由视频内容、音频内容和数据。随着视频内容的源和目的地数量、音频内容和数据的增加,网络的路由和设计可能变得复杂。
图1是用于路由视频数据、音频数据和其他数据(例如,诸如文本的数据、来自网站的信息等)的矩阵系统的图。图1中的端口110表示数据的来源和数据的目的地。任何端口110都可以是源和目的地。端口根据通信协议向收发器112提供数据。收发器112可以包括在耦合到支持通道的印刷电路板(PCB)上。图1的示例示出了两个支持通道114。通道交换点116提供了支路通道之间和板与板之间的互连。在一些例子中,收发器112和一个或多个交叉点开关116可以被包括在相同的PCB上。在一些例子中,端口110是高清晰度多媒体接口(HDMI)端口,并且收发器112是根据HDMI协议(例如,HDMI1.4、HDMI2.0等)接收和发送数据的HDMI收发器。
图2是HDMI链路的框图。为了简化图,一个收发器显示为HDMI发射器220,而另一个收发器显示为HDMI接收器222。HDMI主链路包括四个通道或通道、三个数据通道和一个时钟通道。每个通道可以包括两个低电压差分信令(LVDS)线路,或者每个通道可以是电流模式逻辑(CML)通道。HDMI主链路实现了最小化传输差分信号(TMDS),可称为TMDS通道。视频和音频数据由HDMI发射器220接收并通过HDMI主链路发送到接收器222。
随着视频和音频数据的源和目的地数量的增加,实现图1的矩阵系统所需的线路数量增加。例如,图1的例子中的每个交叉点开关可以路由512条线路。这可能会使电路板布线和矩阵系统测试的设计复杂化。减少传输视频和音频数据的行数将简化矩阵系统的互连,但是系统仍然必须与在端口110处使用的原始通信协议(例如,HDMI协议)兼容。
图3是操作高速串行链路的方法300的流程图。串行链路减少了传统视频接口中使用的通道数量与视频、音频和数据通信所需的通道数量。
在305处,根据第一多通道通信协议(例如,HDMI协议、移动行业处理器接口(MIPI)协议等)在串行链路的发射器处接收数据。在多通道通信协议中,在多个数据通道上接收数据(例如,视频数据、音频数据和其他数据),并且数据与时钟通道上接收的时钟信号对齐。
在310,根据第二串行链路通信协议,所接收的数据经由串行链路从发射器传输到串行链路的接收器。使用串行链路通信协议的通信不包括时钟信号并且串行链路的数据通道数少于多通道通信协议中使用的通道数。在一些实施方案中,串行链路只包括一个数据通道。
在315处,传输的数据在串行链路的接收器端使用减少数量的通道被接收。多通道通信协议的多个数据通道和时钟通道在接收器端从接收的发送数据恢复。然后根据恢复的多通道通信协议从接收器端传送数据。通过这种方式,用于通信的原始通道被减少并且被恢复,从而允许图1中的源和目的地与减少的互连进行通信。
图4是包括高速串行链路的数据通信系统的示例的部分的框图。串行链路405使用最小数量的通道传送视频数据和辅助数据。图4中的示例实施例示出了标记为通道1和通道0的两个数据通道,但是在一些实施例中,串行链路可以仅包括一个数据通道。数据通道可以是差分信令通道(例如,当前模式逻辑通道或CML通道)。为了简单起见,示例实施例示出了发射器电路420和接收器电路422。一个实际的实现可能包括链路两端的收发器,它们都能够传输和接收数据。这里描述的电路可以使用诸如现场可编程门阵列(FPGA)、专用集成电路(ASIC)的硬件或执行固件或软件中的指令的一个或多个处理器(例如,微处理器)来实现。收发器对可以安排在数据源和数据目的地之间。收发器之间安排了互连。互连可以包括交换网络。互连可以在板(板间)之间并且可以包括背板,或者互连可以包含在板(板内)内。
发射器电路的输入包括多个输入数据通道和时钟通道。到串行链路的发射器输出接口405不包括时钟通道,并且包括少于数据通道数目的数据通道。数据在串行链路405上使用串行链路通信协议传送。发射器电路420包括发射器转换电路424,该发射器转换电路424根据串行链路通信协议将根据多通道通信协议接收到的数据转换成串行链路上传输的数据。为了在串行链路上支持少数据通道的传入多个数据通道,数据在串行链路上的传输速度要快于多个数据通道在输入端接收数据的速率。发射器转换电路424可以对在多个数据通道上接收的数据执行时间交织,以在数量减少的通道上作为数据流传输数据。
在一些例子中,串行链路包括两个数据通道,如图4的示例实施例所示。在一些例子中,串行链路只包含一个数据通道。串行链路中的数据通道数可以决定串行链路可支持的常规通信协议。例如,如果发射器电路420处的链路时钟频率为9千兆赫(9GHz),则一个通道串行链路可以支持3GHz HDMI 1.4协议,并且两个通道串行链路可以支持6GHz HDMI 2.0协议。
接收器电路422包括到串行链路405的输入接口,并且经由串行墨水接收数据而无时钟信号用于同步。接收器电路422包括接收器转换电路426,其将根据串行通信协议接收的数据转换回多通道通信协议。接收器电路422包括时钟发生器电路428,该时钟发生器电路428使用从串行链路在输入接口接收到的数据生成多通道协议的时钟信号。接收器电路422的输出包括多通道通信协议的时钟通道和数据通道的原始号码。输出端数据通道上的数据与时钟通道上提供的时钟信号同步。
回到图1,如果传统的HDMI收发器112被串行链路收发器所替代,则根据串行链路中的通道数量,每个端口110要路由的通道数量减少2至4倍。这可以减少服务相同数量的端口110所需的路由量,或者可以增加可以为图1的系统中的相同路由量服务的端口110的数量。
与消除时钟通道相关的挑战在于使用通过串行链路接收的数据在接收器端恢复视频时钟信号。HDMI协议是一种TMDS协议,可最大限度地减少数据中的转换、数据中的转换或边沿用于恢复时钟。发射器转换电路424对从多个通道接收到的数据进行转换或编码,以增加经由串行链路发送的数据的边缘速率。在一些例子中,发射器转换电路424使用8位到10位(8b10b)编码对数据进行编码,以提供一致的边缘速率以允许从串行链路传输的数据流中恢复时钟。
图5是通过图4的串行链路405发送的数据流的高级图。图5中的例子示出了用于两个数据通道的指定信道1和信道0的两个数据流。可以将视频数据542打包到数据流中,并且可以使用视频报头544和视频报尾546来标记视频数据以在图4的接收器电路422中识别。可以使用8b10b编码对视频数据有效载荷进行编码,并且可以在编码之前对其进行加扰以最小化来自电磁干扰(EMI)的影响。视频头部和尾部区域可以被编码为用于识别的K-控制字符或符号,并且视频尾部区域可以包括用于加扰同步的唯一视频尾部序列。可以在编码之前对视频头部和尾部区域进行加扰以最小化EMI的影响。加扰同步字符可以被包括用于加扰同步。加扰字符可以是8b10-K控制字符。
数据流可以包括包含视频数据的水平同步(hsync)和垂直同步(vsync)信息的同步数据区域548。同步数据区域548可以使用8b10b编码进行加扰和编码。可以在同步数据区域548中周期性地发送包括专用8b10bK-控制字符(例如,8b10bK-逗号字符)的突发,以形成用于恢复接收器电路422中的符号和通道对准的唯一序列。数据流可以包括在水平消隐区域中包括音频数据或其他数据包信息的辅助数据包550。数据包可以被加扰和编码为8b10b,并且可以使用数据头552和编码为8b10bK-控制字符的数据尾部554来标记,以允许由接收器转换电路识别数据区域。类似于视频和同步区域,可以在编码之前对辅助数据进行加扰以最小化EMI的影响。
图6是图4的串行链路的发射器电路420的一个例子的部分框图。发射器转换电路包括编码器电路658(例如8b10b编码器)和串行器电路660(例如,如果使用8b10b编码则为10b:1b串行器)。编码器电路658可以包括多路复用电路,用于根据串行链路协议将在多数据通道协议上接收的数据多路复用到较少数量的数据通道上以供传输。差分驱动器662用于驱动串行链路数据通道。
发射器电路620基于从多通道通信协议的时钟通道的源视频时钟信号(视频_clk)导出的频率来提供数据通道上的数据。发射器电路620可以包括链路时钟电路664,其为串行链路的串行器和数据通路产生链路时钟信号。发射器电路620可以包括先入先出缓冲器(FIFO)656,以缓冲以视频时钟速率接收的视频数据以便以链路时钟速率传输。视频数据可能在编码传输之前被缓冲。音频数据和分组数据也可以被发送到编码器电路658以通过串行链路传输。音频和分组数据可以在视频数据的水平消隐期间通过串行链路传送。
链路时钟电路664可以包括锁定到源视频时钟信号的频率的锁相环(PLL)电路。由PLL产生的链路时钟与视频时钟之间的比率由串行链路(一个或两个)中的数据通道的数量、视频比特深度和像素重复因子决定。像素重复可以用来提高串行链路的速度,以提供更多的带宽来传输音频和分组数据。像素重复也可以用来限制链路的工作频率范围。链路时钟和视频时钟之间的比率可以表示为:
链路_时钟=视频_时钟*(3号通道)*(色彩深度/8)*(像素重复)。
最大链路时钟频率是900MHz。以下示例显示了某些情况下链路时钟频率与视频时钟频率之间的比率。
两通道串行链路:
24bpp:链路时钟=3/2视频时钟
30bpp:链路时钟=15/8视频时钟
36bpp:链路时钟=9/4视频时钟
一通道串行链路:
24bpp:链路时钟=3/1视频时钟
30bpp:链路时钟=15/4视频时钟
36bpp:链路时钟=9/2视频时钟
为了便于接收器中的时钟恢复,发射器使用参考时钟信号来测量链路时钟频率。在某些例子中,参考时钟信号是使用27MHz晶体(XTAL)提供的。该测量的结果可以通过图4的内部集成电路(I2C)链路430发送到接收器电路。
图7是图4的串行链路的接收器电路422的一个例子的部分框图。接收器电路722的接收器转换电路包括解串器电路768,解串器电路768解复用接收到的数据流上的数据、字对齐电路770、通道对齐电路772和解码器电路774。
接收器电路722还包括时钟数据恢复(CDR)电路728。为了促进接收器电路中的时钟恢复,串行链路可以支持从发射器到接收器的参考频率的传送。发射器电路420处的时钟通道频率是相对于参考晶体(例如,27MHz晶体)测量的并且可以经由I2C链路发送到接收器电路422。CDR电路728可以使用该信息进行时钟恢复。在一些例子中,CDR电路728包括一个PLL电路。PLL可以被编程为通过I2C链路从发射器提供的信号的中心频率。CDR电路728使用PLL输出作为参考锁定输入数据速率,并产生锁定到输入数据流的接收器侧链路时钟信号。因此,PLL可被视为为视频时钟提供粗略指南,并且CDR电路728使用数据边缘速率来恢复数据源的实际视频时钟。下行对齐和解码从CDR输出时钟信号计时。
如前所述,音频数据可以通过串行链路传输。音频数据可以在发射器电路620处基于音频时钟信号被接收并且根据链路时钟信号被发送到编码器电路658。链路时钟频率和音频时钟频率之间的关系可以表示为
音频_clk=链路_clkx(通道No./3)x(N/M),
其中M和N是正整数。M和N的值可以通过串行链路发送到接收器。音频时钟信号可被提供给编码器电路658以允许使用链路时钟和M/N比自动计算音频控制分组。
图8A和图8B是使用两个数据通道链路从发射器电路通过串行链路发送到接收器电路的两个数据流的数据的示例的图。这个例子与图5的例子类似,只是在图8A和8B中仅示出了控制和视频数据,而不是辅助数据。数据的单个字符在列中显示为字节。数据从左到右提供给图6的串行器电路660。字符显示为8位字节。编码器电路658可以在将字符提供给串行器电路660之前使用8b10b编码将字符编码为10比特。在串行链路上以10倍字节速率传输10比特编码字。
视频数据可能包括以串行链路数据字节编码的24位红-绿-蓝(24位RGB)视频数据。在一些实施方案中,发送30位或36位RGB视频数据。为了支持更高位深模式,串行链路可以增加到24位数据速率的1.25倍或1.5倍。在一些实施方案中,YCbCr视频数据(例如,444,422或420YCbCr数据)被编码到数据的字节中。可以使用整数因子的像素重复来提高数据速率。像素重复可以提供更多的带宽来支持传输音频数据包或其他数据信息。像素重复也可以减少串行链路需要支持的频率范围。在图8A和8B的例子中,在数据流中发送24位视频标头以指示视频数据的开始,并且可以对24位视频尾标进行编码并发送以指示视频数据的结束。视频数据的水平同步(HS)和垂直同步(VS)信息可以被包括在一个或两个通道的控制区域中。
返回图6,编码电路658可以将对齐字符添加到要发送的数据以划分数据中的边界以便于字或符号对齐(通道内对齐)和通道之间的对齐(通道间对齐)。如果要传输的数据是8b10b编码的,则使用对齐字符来标定8b10b编码数据中的字符边界。在一些实施方案中,一个或多个对齐字符是8b10bK-控制符号。在某些实施方案中,编码电路658将8b10b逗号字符添加到要在串行链路上传输的数据。在一些实施方案中,在去除旧的控制字符之后并且在数据复用之后,添加对齐字符或符号,作为数据通道数量减少的一部分。
如前所述,串行链路的发射器侧可以根据HDMI协议接收数据。作为编码的一部分,编码电路658可以移除接收到的数据中的HDMI专用字符,并将一个或多个对齐字符添加到要通过串行链路传送的数据。
在一些实施方案中,编码电路658从HDMI数据包的控制区域移除一个或多个HDMI控制字符,并添加一个或多个8b10bK控制字符或符号作为对齐字符。在某些实施方案中,编码电路658使用8b10b控制字符从视频数据之后的控制区域替换一个或多个HDMI控制字符。
回到图7,接收器电路利用解串器电路768串行接收数据并将数据提供给字对齐电路770。字对齐电路770使用对齐字符进行通道内对准来检测串行数据中的字或符号边界。通道对齐电路772使用对齐字符通过比较检测到对齐字符时数据通道之间的等待时间来检查通道间对齐。视频数据的解交织可以参考任何视频头部或尾部字符、音频头部或尾部字符或插入到数据中的任何控制字符的位置。然后将接收到的字符提供给解码器电路774以去除8b10b编码并将数据恢复到第一多数据通道协议。解码器电路774的输出将是时钟发生器电路产生的恢复时钟的数据。
如先前所解释的,在一些实施例中,多数据通道协议包括HDMI协议。但是,HDMI协议需要使用控制字符来对齐,并且需要保护带字符以用于视频、音频和其他数据。HDMI协议使用比8b10b编码更多的控制字符。为了减少来自HDMI协议的控制字符的数量,串行链路协议可以按照与数据区域相同的方式对控制区域进行编码。相同的控制字符在数据中划分视频数据、音频数据、数据包和控制字。这减少了所需的控制字符的数量。而且,串行链路协议可以包括8b10b编码的前导和尾随保护带字符,以指示音频和视频数据的数据的开始和结束。
在一些实施方案中,图6的编码电路658用8b10b编码的控制符号代替HDMI视频、音频和数据保护带字符。编码电路658可以用包括8b10b编码的尾随视频保护带来代替跟在所述视频数据之后的控制区域的至少一部分。在一些实施方案中,编码电路658用与尾随视频保护带编码相同的8b10b比特数替换控制区的比特。在某些实施方案中,整个控制区域被替换为8b10编码字符。在一些实施方案中,尾随视频保护带包括一个或多个8b10bK-控制字符。在某些实施方案中,对齐字符包括至少两个连续的8b10b逗号字符。
如上所述,可以在编码之前对数据进行加扰以最小化来自EMI的影响。对保护带字符进行加扰可以避免保护带数据中的重复模式,这些模式可能在频谱中表现为频调。在图6的示例实施例中,发射器电路620可以包括加扰电路以加扰要经由串行链路传送的数据。在一些变体中,加扰电路可以包括线性反馈移位寄存器(LFSR)以实现加扰。在一些变体中,加扰电路执行iToggle加扰。在某些实施方案中,加扰电路被安排在FIFO656之前,以根据多数据通道通信协议加扰由发射器电路620接收的视频字符。在某些实施方案中,加扰电路被安排在编码电路658之前。加扰数据被编码、串行化并通过串行链路传输到接收器电路。在图7的示例实施例中,接收器电路722可以包括解扰电路,以解扰通过串行链路接收到的数据。解扰电路可以布置在解码器电路774之后以对从8b10b编码解码的字符解扰。
在一些实施方案中,发射器电路620在传输的数据中包含一个加扰控制字符。加扰控制字符指示加扰的重置。加扰控制字符可以被接收器电路用来调整接收数据的解扰。在一些实施方案中,发射器电路620根据多数据通道协议接收加扰数据。编码器电路658可以用8b10b编码的加扰控制字符替换多数据通道通信协议的加扰控制字符。在一些实施方案中,8b10b编码的加扰控制字符是8b10b的逗号字符。
如前所述,发射器电路处链路时钟的最大时钟频率可能为900MHz。使用900MHz时钟实现系统可能很具挑战性。另一种方法是将10位8b10b编码数据打包为10位编码数据的多个位。例如,将10位字符打包成一个20位字符允许时钟频率为450MHz、同时实现相同的链路数据速率。将多个10位字符打包到一个传输中可以更轻松地传输数据块,但可能会带来其他挑战。例如,字符的复用和打包需要避免拆分控制字符和对齐字符需要以正确的顺序插入。串行器电路在数据复用之后插入对齐字符时,组合多个字符时避免出现问题的方法是。这降低了插入对齐字符的复杂度并确保在接收器电路处接收到连续的对齐字符流。
这里描述的电路、方法和系统减少了用于传送根据标准协议从源接收的视频内容和音频内容的通道的数量,使用减少数量的通道使用网络互连传送视频内容和音频内容,然后恢复原始协议以供目的地接收。这允许通过减少源和目的地之间的互连来传输视频、音频和数据。已经关于HDMI协议描述了许多实施例,但是可以使用所描述的方法来使用任何多通道通信协议来传送数据。
例子和另外的说明
例子1可包括主旨(诸如包括用于控制串行链路的操作的动作的方法或包括指令的计算机可读存储介质,所述指令在由计算设备的处理电路执行时使所述计算设备执行所述动作),包括:根据第一通信协议在所述串行链路的发射器处接收数据,其中所述第一通信协议包括同时在多个数据通道上接收所述数据并且与在时钟通道上接收的时钟信号对齐;根据第二通信协议从发射器向串行链路的接收器传输接收的数据,其中第二通信协议排除时钟信号,并且包括传输接收的数据通过串行链路使用比第一通信协议少的数据通道;和在串行链路的接收器处接收传输的数据,并从接收的发送数据中恢复第一通信协议的多数据通道和时钟信号。
在例子2中,例子1的主旨可选地包括根据高清晰度多媒体接口(HDMI)协议在多个数据通道上接收视频数据。
在例子3中,例子2的主旨可选地包括在三个数据通道上接收数据,其中传输接收的数据包括在没有时钟信号的情况下在一个数据通道上发送视频数据。
在例子4中,实例1-3中的一个或任意组合的主旨可选地包括将在发射器处接收到的数据从第一通信协议转换为第二通信协议,其中根据第二通信协议传输的数据包括对于使用第一通信协议接收的相同数据的更高边缘速率。
在例子5中,实例1-4中的一个或任意组合的主旨可选地包括包括HDMI协议的第一通信协议和包括8位到10位(8b10b)编码的第二通信协议。
在例子6中,例子5的主旨可选地包括去除接收数据中的HDMI-专用字符,并根据第二通信协议将对齐字符添加到待传输的接收数据中,其中对齐字符包括用于划分待传输的接收数据中的边界的8b10b控制符号,。
在例子7中,例子6的主旨可选地包括从HDMI数据包的控制区域移除字符并用对齐字符替换字符。
在例子8中,示例6和7中的一个或两个的主旨可选地包括将包括一个或多个8b10b逗号符号的对齐字符添加到所接收的数据。
在例子9中,示例6-8中的一个或任何组合的主旨可选地包括根据第二通信协议将根据HDMI协议在多个数据通道上接收到的数据复用到用于传输的较少数量的数据通道上,并且其中对齐字符在复用之后插入。
在例子10中,示例6-9的一个或任何组合的主旨可选地包括插入对齐字符以在经由串行链路传送的8b10b编码数据中划分字符边界。
在例子11中,实例5-10中的一个或任意组合的主旨可选地包括根据HDMI协议接收视频、音频和数据保护带字符,并且用8b10b编码控制代替视频、音频和数据保护带字符符号。
在例子12中,实例5-11中的一个或任何组合的主旨可选地包括用包括8b10b编码的尾随视频保护带来替代HDMI协议的跟在所述视频数据之后的控制区域的至少一部分数据包。
在例子13中,例子12的主旨可选地包括用8b10b编码的相同数量的比特替换控制区域的比特。
在例子14中,示例12和13中的一个或两个的主旨可选地包括用一个或多个8b10b控制符号代替控制区域。
在例子15中,示例1-14中的一个或任意组合的主旨可选地包括对通过串行链路传输的数据进行加扰以及对经由串行链路接收到的解扰数据进行解扰。
在例子16中,例子15的主旨可选地包括发送加扰控制字符以指示加扰的重置。
在例子17中,例16的主旨可选地包括用8b10b编码的扰码控制字符替换第一通信协议的扰码控制字符。
在例子18中,示例1-17中的一个或任何组合的主旨可选地包括使用经由串行链路接收的数据的数据速率在接收器处生成链路时钟信号;并且将链路时钟信号转换为第一通信协议的时钟信号。
例子19可以包括主旨(例如用于通过串行链路与接收器通信数据的发射器),或者可以可选地与示例1-18中的一个或任何组合相结合以包括这种主旨,其包括包括多个输入数据通道和时钟通道的输入,其中所述输入端被配置为根据多通道通信协议同时接收与所述时钟通道上接收到的时钟信号对齐的多个输入数据通道上的数据;串行链路的输出接口,其中输出接口是无时钟接口,并且包括少于多个输入数据通道的数目的多个输出数据通道;以及转换电路(被配置为将根据多通道通信协议接收到的数据转换为串行链路通信协议以在串行链路上传输)。
在例子20中,例子19的主旨可选地包括转换电路,其用于将根据高清晰度多媒体接口(HDMI)协议接收到的视频数据转换为串行链路协议。
在例子21中,例子20的主旨可以包括一个输入,其包括三个输入数据通道和时钟通道,并且输出接口包括一个或两个数据通道。
在例子22中,实例19-21中的一个或任意组合的主旨可选地包括:转换电路,被配置为根据串行链路协议在视频数据传输中根据多通道通信协议增加接收到的视频数据的数据边缘速率。
在例子23中,例子22的主旨可选地包括在包括视频数据的输入数据通道上接收的数据,并且时钟通道接收源视频时钟信号,其中发射器包括链路时钟电路,其被配置为使用源视频时钟信号生成链路时钟信号,并根据链路时钟信号提供转换的数据到输出接口。
在例子24中,示例19-23中的一个或任意组合的主旨可选地包括转换电路,该转换电路包括编码电路,该编码电路被配置为使用8位到10位(8b10b)编码编码在多个输入数据通道上接收的数据;并且串行器电路被配置为用于将在多个输入数据通道上接收到的数据多路复用到输出数据通道。
在例子25中,例子24的主旨可选地包括包含HDMI协议的多通道协议,并且所接收的数据包括包含控制区域的HDMI数据包,并且其中串行器电路被配置为替换控制字符8b10b编码对齐字符的区域。
在例子26中,示例24和25之一或两者的主旨可选地包括串行器电路,其被配置为根据第二通信协议添加8b10b逗号符号以划分待传输的接收数据中的边界。
在例子27中,示例24-26中的一个或任何组合的主旨可选地包括串行器电路,该串行器电路被配置为在接收的数据被复用以经由输出数据通道传输之后将编码的对齐字符添加到接收的数据。
在例子28中,示例24-27中的一个或任何组合的主旨可选地包括加扰电路,其被配置为加扰数据以在串行链路上传输,其中串行器电路被配置为将加扰控制字符插入到表示加扰重置的数据中。
例子29可以包括主旨(例如用于通过串行链路与发射器通信数据的接收器),或者可以可选地与示例1-28中的一个或任何组合相结合以包括这样的主旨,其包括串行链路的输入接口,其中输入接口为无时钟接口,用于根据串行链路通信协议通过多个数据通道接收数据;其输出包括时钟通道和数据通道的数目大于输入接口的数据通道的数目,其中数据在与时钟通道上提供的时钟信号对齐的输出的数据通道上根据多通道通信协议;以及转换电路,用于将根据串行链路通信协议接收到的数据转换为多通道通信协议;以及时钟发生器电路,被配置为使用根据串行链路通信协议接收到的数据来生成时钟信号。
在例子30中,例子29的主旨可选地包括转换电路,该转换电路被配置为将根据输入接口处的串行链路协议接收的视频数据转换为根据高清晰度多媒体接口(HDMI)协议在输出处提供的视频数据。
在例子31中,例子30的主旨可选地包括时钟发生器电路,其被配置为使用输入接口处接收到的数据的数据速率来生成链路时钟信号,并且将链路时钟信号转换为第一通信协议的时钟信号。
在例子32中,例子31的主旨可选地包括被配置为使用所生成的时钟信号生成HDMI视频时钟的时钟电路。
在例子33中,例子30-32中的一个或任意组合的主旨可选地包括输入接口,该输入接口包括一个或两个数据通道,并且输出包括三个数据通道和时钟通道。
在例子34中,示例29-33中的一个或任何组合的主旨可选地包括解串器电路,该解串器电路被配置为将在输入接口处接收到的数据解复用到在多输出数据通道上提供的数据,并且解码器电路被配置为在输入接口处解码接收到8b10b编码数据。
在例子35中,例子34的主旨可选地包括解扰电路,该电路被配置为对在输入接口处接收到的数据进行解扰。
例子36可以包括主旨(例如数据通信系统),或者可以可选地与示例1-35的一个或任何组合相结合以包括这样的主旨,其包括发射器电路,发射器电路包括:包括多个输入数据通道和时钟通道的发射器输入,其中,所述输入端被配置为根据多通道通信协议同时接收与时钟通道上接收到的时钟信号对齐的多个输入数据通道上的数据;包括多个输出数据通道的发射器输出,其小于输入数据通道的数量并且可操作地耦合到串行链路;发射器转换电路,用于将根据多通道通信协议接收到的数据转换为无串行链路通信协议,以在串行链路上传输;以及接收器电路,包括:接收器输入端,被配置为根据串行链路通信协议经由串行链路从发射器电路的输出数据通道接收数据;包括时钟通道和数据通道数大于输入接口的数据通道数的接收器输出,其中的数据根据多通道通信协议在与时钟通道上提供的时钟信号对齐的输出的数据通道上提供;接收器转换电路,用于将根据串行链路通信协议接收到的数据转换为多通道通信协议;以及时钟发生器电路,被配置为使用根据串行链路通信协议接收到的数据来生成时钟信号。
在例子37中,例子36的主旨可选地包括多个发射器电路、多个接收器电路、可操作地耦合到所述多个收发器电路的输出和所述多个接收器电路的输入的开关电路;其中开关电路被配置成选择性地将发射器电路的输出端连接到接收器电路的输入端。
在例子38中,例子37的主旨可选地包括多个发射器电路的发射器电路的输入,其包括三个数据通道和时钟通道,并且多通道通信协议包括高清晰度多媒体接口(HDMI)协议。
在例子39中,示例37和38中的一个或两个的主旨可选地包括印刷电路板(PCB),其中,多个发射器电路、多个接收器电路和开关电路被包括在PCB。
在例40中,示例37和38中的一个或两个的主旨可选地包括第一PCB、第二PCB和背板互连,其中,开关电路被配置为通过背板互连选择性地将发射器电路的输出端连接到接收器电路的输入端。
这些非限制性实例可以以任何排列或组合结合。以上详细描述包括对形成详细描述的一部分的附图的参考。作为说明,附图示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。本文档中提到的所有出版物、专利和专利文献通过引用整体并入本文,就如同单独地通过引用并入。如果本文件与通过引用并入的文件之间的用法不一致,则纳入的参考文献中的用法应视为对本文件的补充;对于不可调和的不一致性,本文档中的用法进行控制。
在本文件中,如在专利文献中常见的那样,使用术语“一”或“一个”来包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中,术语“或”用于表示非排他性的,例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”,除非另有说明表示。在所附权利要求中,使用术语“包括”和“其中”作为相应术语“包含”和“其中”的等同词。而且,在以下权利要求中,术语“包括”和“包含“是开放式的,也就是说,包括除了在一个方面中的这样的术语之后列出的单元之外的单元的系统、设备、物品或过程仍然被认为落入该权利要求的范围内。此外,在下面的权利要求中,术语“第一”、“第二”和“第三”等仅被用作标签,并不旨在对其对象施加数字要求。这里描述的方法示例可以至少部分地是机器或计算机实现的。
以上描述旨在是说明性的而非限制性的。例如,上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b),允许读者快速确定技术公开的性质。提交时的理解是,它不会被用来解释或限制权利要求的范围或含义。