JP6691312B1 - Information processing system, information processing device, and program - Google Patents

Information processing system, information processing device, and program Download PDF

Info

Publication number
JP6691312B1
JP6691312B1 JP2019191679A JP2019191679A JP6691312B1 JP 6691312 B1 JP6691312 B1 JP 6691312B1 JP 2019191679 A JP2019191679 A JP 2019191679A JP 2019191679 A JP2019191679 A JP 2019191679A JP 6691312 B1 JP6691312 B1 JP 6691312B1
Authority
JP
Japan
Prior art keywords
control unit
power
state
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019191679A
Other languages
Japanese (ja)
Other versions
JP2021068074A (en
Inventor
彰 竹内
彰 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019191679A priority Critical patent/JP6691312B1/en
Application granted granted Critical
Publication of JP6691312B1 publication Critical patent/JP6691312B1/en
Priority to GBGB2014702.1A priority patent/GB202014702D0/en
Publication of JP2021068074A publication Critical patent/JP2021068074A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems
    • Y04S20/221—General power management systems

Abstract

【課題】遠隔管理機能にもとづく正常な起動を行う。【解決手段】情報処理装置１は、制御部１ａ、１ｂおよび記憶部１ｃを含む。周辺装置２は、電源部２ａを含む。電源部２ａは、待機電力および操作電力を出力する。制御部１ａは、ネットワークを介した遠隔管理によって電力の起動指示を受信する。記憶部１ｃは、制御部１ａに対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間ｔｄを保持する。制御部１ｂは、制御部１ａに待機電力が供給されている状態であり、かつ制御部１ａが起動中状態であることを条件にして制御部１ａへの電力遮断を発動させる保護機能１ｂ１を備えており、制御部１ａが起動指示を受けて起動中状態になったことを検出した場合、起動中状態の検出時から所定時間ｔｄ遅延させた時刻で保護機能１ｂ１を発動するための条件判定を行う。【選択図】図１PROBLEM TO BE SOLVED: To perform normal startup based on a remote management function. An information processing device 1 includes control units 1a and 1b and a storage unit 1c. The peripheral device 2 includes a power supply unit 2a. The power supply unit 2a outputs standby power and operating power. The control unit 1a receives the power activation instruction by remote management via the network. The storage unit 1c holds a predetermined time td that is equal to or longer than the time required to supply the operating power from the standby power to the control unit 1a. The control unit 1b includes a protection function 1b1 that activates the power cutoff to the control unit 1a on condition that standby power is being supplied to the control unit 1a and that the control unit 1a is in a starting state. Therefore, when the control unit 1a receives the activation instruction and detects that the activation state is set, the condition determination for activating the protection function 1b1 is performed at the time delayed by the predetermined time td from the detection of the activation state. To do. [Selection diagram] Figure 1

Description

本発明は、情報処理システム、情報処理装置およびプログラムに関する。   The present invention relates to an information processing system, an information processing device, and a program.

ホストＰＣ（Personal Computer）と、コプロセッサ（co-processor）間の通信を、ＰＣＩｅ（Peripheral Component Interconnect Express：登録商標）等の拡張バスを用いて行う情報処理システムが開発されている。   An information processing system has been developed for performing communication between a host PC (Personal Computer) and a co-processor using an expansion bus such as PCIe (Peripheral Component Interconnect Express: registered trademark).

このような情報処理システムを起動させる場合には、スタンバイ電力が供給されている状態で、電源ボタンの押下やＷｏＬ（Wake on LAN（Local Area Network））による遠隔電源投入が行われる。   When such an information processing system is activated, the power button is pressed and remote power is turned on by WoL (Wake on LAN (Local Area Network)) while standby power is being supplied.

また、情報処理システムは、システム内の構成デバイスに対して電力供給を制御する電源制御部を備えている。電源制御部が電源ボタンの押下やＷｏＬによる起動トリガを検出することで、電力供給がスタンバイ電力からアクティブ電力に切替えられてシステムが起動する。   In addition, the information processing system includes a power supply control unit that controls power supply to the constituent devices in the system. The power supply controller switches the power supply from the standby power to the active power when the power button is pressed or the activation trigger by WoL is detected, and the system is activated.

一方、ホストＰＣが搭載されるメインボードには、ＡＭＴ（Active Management Technology）と呼ばれる機能が備えられている。ＡＭＴは、ＬＡＮ等のネットワークを通じて遠隔からホストＰＣを管理する遠隔管理機能であり、ＡＭＴを使ってホストＰＣの電力をオンオフすることができる。   On the other hand, the main board on which the host PC is mounted has a function called AMT (Active Management Technology). The AMT is a remote management function that remotely manages a host PC via a network such as a LAN, and the power of the host PC can be turned on / off using the AMT.

特開２０１９−１０９６２５号公報JP, 2010-109625, A

上記のように、ＡＭＴは、ホストＰＣの起動トリガになることができるが、電源制御部には、ＡＭＴによる起動トリガを認識する機構が備えられていない。このため、ＡＭＴによる起動では、スタンバイ電力からアクティブ電力への切替えが行われず、ホストＰＣはスタンバイ電力を利用して起動しようとする。   As described above, the AMT can be a trigger for activating the host PC, but the power supply controller does not have a mechanism for recognizing the trigger for activating by the AMT. Therefore, in the startup by AMT, the standby power is not switched to the active power, and the host PC tries to start using the standby power.

しかし、スタンバイ電力は、アクティブ電力よりも低電力であるため、ホストＰＣを起動させるには電力不足である。よって、ＡＭＴを用いてホストＰＣに起動トリガが与えられると、スタンバイ電力が供給された電力不足の状態でホストＰＣは起動しようとする。このため、ＯＣＰ（Over Current Protection）等の保護機能が働いてしまい、ホストＰＣが搭載されているメインボードがシャットダウンしてしまう。   However, since standby power is lower than active power, power is insufficient to activate the host PC. Therefore, when the activation trigger is given to the host PC by using the AMT, the host PC tries to activate in the state where the standby power is supplied and the power is insufficient. For this reason, a protection function such as OCP (Over Current Protection) operates and the main board on which the host PC is mounted shuts down.

このように、従来の情報処理システムでは、ＡＭＴを用いてホストＰＣを起動させようとすると、ホストＰＣがシャットダウンしていまい、正常な起動が困難であるという問題がある。   As described above, in the conventional information processing system, when the host PC is started by using the AMT, the host PC may be shut down, and it is difficult to normally start the host PC.

１つの側面では、本発明は、ホストＰＣの遠隔管理機能にもとづく正常な起動を可能にした情報処理システム、情報処理装置およびプログラムを提供することを目的とする。   In one aspect, an object of the present invention is to provide an information processing system, an information processing device, and a program that enable normal startup based on a remote management function of a host PC.

上記課題を解決するために、情報処理システムが提供される。情報処理システムは、待機電力および操作電力を出力する電源部を備える周辺装置と、ネットワークを介した遠隔管理によって電力の起動指示を受信する第１の制御部と、第１の制御部に対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間を保持する記憶部と、第１の制御部に待機電力が供給されている状態であり、かつ第１の制御部が起動中状態であることを条件にして第１の制御部への電力遮断を発動させる保護機能を備えており、第１の制御部が起動指示を受けて起動中状態になったことを検出した場合、起動中状態の検出時から所定時間遅延させた時刻で保護機能を発動するための条件の判定を行う第２の制御部と、を含む情報処理装置とを有する。   An information processing system is provided to solve the above problems. The information processing system includes a peripheral device including a power supply unit that outputs standby power and operation power, a first control unit that receives a power activation instruction by remote management via a network, and a first control unit. A state in which standby power is being supplied to the storage unit that holds a predetermined time that is longer than the time required to supply operating power from the standby power, and the standby power is being supplied to the first control unit, and the first control unit is being activated. When the first control unit receives the start instruction and detects that it is in the starting state, it has a protection function that activates the power cutoff to the first control unit on condition that it is in the state, The information processing apparatus includes a second control unit that determines a condition for activating the protection function at a time delayed by a predetermined time from the time of detecting the starting state.

また、上記課題を解決するために、上記情報処理システムと同様の制御を実行する情報処理装置が提供される。
さらに、コンピュータに上記情報処理システムと同様の制御を実行させるプログラムが提供される。 Moreover, in order to solve the said subject, the information processing apparatus which performs the same control as the said information processing system is provided.
Furthermore, a program that causes a computer to execute the same control as the information processing system is provided.

１側面によれば、ホストＰＣの遠隔管理機能にもとづく正常な起動が可能になる。   According to one aspect, normal activation based on the remote management function of the host PC becomes possible.

第１の実施の形態の情報処理システムの一例を説明するための図である。It is a figure for explaining an example of an information processing system of a 1st embodiment. 第２の実施の形態の情報処理システムの構成の一例を示す図である。It is a figure which shows an example of a structure of the information processing system of 2nd Embodiment. 信号の名称および機能の一覧を示す図である。It is a figure which shows the list of the name of a signal, and a function. 情報処理システムのエッジコンピューティングの適用例を示す図である。It is a figure which shows the application example of edge computing of an information processing system. ホストＰＣのハードウェア構成の一例を示す図である。It is a figure which shows an example of the hardware constitutions of a host PC. 通常の起動シーケンスの一例を示す図である。It is a figure which shows an example of a normal starting sequence. 保護機能の発動条件の変更を説明するための図である。It is a figure for demonstrating change of the activation condition of a protection function. ＡＭＴによる起動シーケンスの一例を示す図である。It is a figure which shows an example of the starting sequence by AMT.

以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は第１の実施の形態の情報処理システムの一例を説明するための図である。情報処理システム１−１は、情報処理装置１と周辺装置２を備える。情報処理装置１は、制御部１ａ（第１の制御部）、制御部１ｂ（第２の制御部）および記憶部１ｃを含む。周辺装置２は、電源部２ａを含む。電源部２ａは、待機電力および操作電力を出力する。待機電力は、コンセントプラグが接続されて電源が切れている状態でも消費される電力であり、操作電力は、各構成部が運用しているときに供給される電力である。 Hereinafter, the present embodiment will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a diagram for explaining an example of the information processing system according to the first embodiment. The information processing system 1-1 includes an information processing device 1 and a peripheral device 2. The information processing device 1 includes a control unit 1a (first control unit), a control unit 1b (second control unit), and a storage unit 1c. The peripheral device 2 includes a power supply unit 2a. The power supply unit 2a outputs standby power and operating power. The standby power is power that is consumed even when the power is off with the outlet plug connected, and the operating power is power that is supplied when each component is operating.

制御部１ａ、１ｂおよび記憶部１ｃの各処理は、例えば、情報処理装置１が備える図示しないプロセッサが、所定のプログラムを実行することによって実現される。なお、制御部１ｂは、制御部１ａに待機電力が供給されている状態であり、かつ制御部１ａが起動中状態であることを条件にして、制御部１ａへの電力遮断（シャットダウン）を発動させる保護機能１ｂ１を備えている。   Each process of the control units 1a and 1b and the storage unit 1c is realized, for example, by a processor (not shown) included in the information processing device 1 executing a predetermined program. The control unit 1b activates power shutdown (shutdown) to the control unit 1a on condition that standby power is being supplied to the control unit 1a and that the control unit 1a is in a starting state. It has a protection function 1b1.

図１の例を用いて動作の流れについて説明する。
〔ステップＳ１〕制御部１ａは、ネットワークを介した遠隔管理によって電力の起動指示を受信する。
〔ステップＳ２〕制御部１ｂは、制御部１ａに対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間ｔｄを保持する。 The operation flow will be described with reference to the example of FIG.
[Step S1] The control unit 1a receives a power activation instruction by remote management via the network.
[Step S2] The control unit 1b holds a predetermined time td that is equal to or longer than the time required to supply the operating power from the standby power to the control unit 1a.

〔ステップＳ３〕制御部１ｂは、時刻Ｔ１において、制御部１ａが起動指示を受けて起動中状態になったことを検出する。
〔ステップＳ４〕制御部１ｂは、制御部１ａが起動指示を受けて起動中状態になったことを検出すると、起動中状態を検出した時刻Ｔ１から所定時間ｔｄ遅延させた時刻Ｔ２で保護機能１ｂ１を発動するための条件の判定を行う。 [Step S3] At time T1, the control unit 1b detects that the control unit 1a has received the activation instruction and is in the activation state.
[Step S4] When the control unit 1b detects that the control unit 1a has received the activation instruction and has entered the activation state, the protection function 1b1 is delayed by a predetermined time td from the time T1 when the activation state is detected. The condition for activating is determined.

ここで、保護機能１ｂ１の発動条件は、制御部１ａが起動中状態であり、かつ待機電力が供給されているときであり、この場合は、制御部１ａの起動に要する電力が不足するため、制御部１ｂは、保護機能１ｂ１を稼働させて制御部１ａの電力遮断を行う。   Here, the activation condition of the protection function 1b1 is when the control unit 1a is in the activated state and the standby power is supplied. In this case, the power required to activate the control unit 1a is insufficient, The control unit 1b activates the protection function 1b1 to cut off the power of the control unit 1a.

仮に、起動中状態の検出タイミングである時刻Ｔ１を保護機能１ｂ１の発動条件の判定タイミングにすると、時刻Ｔ１では、制御部１ａは起動中状態であり、電力状態は待機電力であるため（操作電力にまだ遷移していないため）、保護機能１ｂ１が発動して電力遮断が生じてしまう。   If the time T1 that is the detection timing of the starting state is set to the determination timing of the activation condition of the protection function 1b1, the control unit 1a is in the starting state and the power state is standby power at time T1 (operation power However, since the protection function 1b1 is activated, the power is cut off.

これに対し、制御部１ｂでは、時刻Ｔ２を保護機能１ｂ１の発動条件の判定タイミングにしている。遠隔管理にもとづく起動指示があった場合、制御部１ｂは、起動中状態を検出した時刻Ｔ１から所定時間ｔｄ遅延させた時刻Ｔ２で保護機能１ｂ１を発動するための条件の判定を行う。この所定時間ｔｄは、上述のように、制御部１ａに対して待機電力から操作電力が供給されるまでに要する時間以上の設定時間である。   On the other hand, in the control unit 1b, the time T2 is set as the determination timing of the activation condition of the protection function 1b1. When there is an activation instruction based on remote management, the control unit 1b determines a condition for activating the protection function 1b1 at time T2 delayed by a predetermined time td from time T1 at which the activation state is detected. As described above, the predetermined time td is a set time that is equal to or longer than the time required to supply the operating power from the standby power to the control unit 1a.

このため、時刻Ｔ２においては、制御部１ａに操作電力が供給されている状態で、かつ制御部１ａが起動中状態となるので、保護機能１ｂ１の発動条件から外すことができる。よって、遠隔管理によって電力の起動指示が与えられた場合でも、保護機能１ｂ１を動作させることなく、制御部１ａを起動状態にすることができる。   Therefore, at time T2, the control unit 1a is in the state where the operating power is being supplied and the control unit 1a is in the starting state, so that it can be removed from the activation condition of the protection function 1b1. Therefore, even when a power activation instruction is given by remote management, the control unit 1a can be activated without operating the protection function 1b1.

このように、情報処理システム１−１では、制御部１ａが遠隔管理による起動指示を受けて起動中状態になったことを検出した場合、起動中状態の検出時から所定時間以上遅延させた時刻で、保護機能発動条件の判定を行う。これにより、遠隔管理機能にもとづく正常な起動が可能になる。   As described above, in the information processing system 1-1, when the control unit 1a detects that the control unit 1a has entered the activation state in response to the activation instruction by remote management, the time delayed by a predetermined time or more from the time of detecting the activation state. Then, the protection function activation condition is determined. This enables normal startup based on the remote management function.

［第２の実施の形態］
次に第２の実施の形態として、拡張バスの一例であるＰＣＩｅを用いた情報処理システムについて説明する。なお、以降の説明では、待機電力をスタンバイ電力、操作電力をアクティブ電力と呼ぶ。 [Second Embodiment]
Next, as the second embodiment, an information processing system using PCIe which is an example of an expansion bus will be described. In the following description, standby power is called standby power and operation power is called active power.

図２は第２の実施の形態の情報処理システムの構成の一例を示す図である。情報処理システム１−２は、ＰＣＩｅコネクタ（図示せず）を介して接続されるメインボードＢｄ１とブリッジボードＢｄ２とを備える。   FIG. 2 is a diagram showing an example of the configuration of the information processing system according to the second embodiment. The information processing system 1-2 includes a main board Bd1 and a bridge board Bd2 that are connected via a PCIe connector (not shown).

メインボードＢｄ１には、ホストＰＣ１０が搭載され、ホストＰＣ１０は、制御部１１ａ、１１ｂ、記憶部１２、ＬＡＮインタフェース部１３および反転部ｉｃ３を含む。
ブリッジボードＢｄ２には、電源制御部２０、ＰＣＩｅブリッジコントローラ３０、ＰＳＵ（Power Supply Unit：電源部）４０、コプロセッサボード５０（演算処理装置群）、電源ボタン６および反転部ｉｃ１、ｉｃ２が搭載されている。なお、反転部ｉｃ１、ｉｃ２、ｉｃ３は、インバータ回路であり信号レベルの反転を行う。 A host PC 10 is mounted on the main board Bd1, and the host PC 10 includes control units 11a and 11b, a storage unit 12, a LAN interface unit 13, and an inversion unit ic3.
A power supply control unit 20, a PCIe bridge controller 30, a PSU (Power Supply Unit) 40, a coprocessor board 50 (arithmetic processing unit group), a power button 6, and reversing units ic1 and ic2 are mounted on the bridge board Bd2. ing. The inversion units ic1, ic2, and ic3 are inverter circuits and invert the signal level.

制御部１１ａ、１１ｂは、ホストＰＣ１０の主機能を担うプロセッサである。制御部１１ａ、１１ｂは、通信ラインＬ１で接続されて、通信ラインＬ１を通じて相互通信を行う。
例えば、制御部１１ｂが電力遮断指示を電源制御部２０から受けた場合、制御部１１ｂは、通信ラインＬ１を通じて、その旨を制御部１１ａに通知する。制御部１１ａは、通信ラインＬ１を通じて、現在稼働している処理の終了後に電力断の許可を制御部１１ｂに通知し、制御部１１ｂは許可を得てから電力遮断を行う。このような通信が通信ラインＬ１を通じて制御部１１ａ、１１ｂ間で行われる（上記の相互通信は１つの例である）。 The control units 11a and 11b are processors having the main function of the host PC 10. The control units 11a and 11b are connected by the communication line L1 and perform mutual communication through the communication line L1.
For example, when the control unit 11b receives a power cutoff instruction from the power supply control unit 20, the control unit 11b notifies the control unit 11a through the communication line L1. The control unit 11a notifies the power cutoff permission to the control unit 11b via the communication line L1 after the currently running process is completed, and the control unit 11b cuts off the power after obtaining the permission. Such communication is performed between the control units 11a and 11b through the communication line L1 (the above mutual communication is one example).

記憶部１２は、制御部１１ｂに接続され、ブリッジボードＢｄ２内の構成デバイスの初期化処理等を行うプログラムデータであるＢＩＯＳ（Basic Input Output System）を格納する。また、記憶部１２は、上述した保護機能発動条件の判定タイミングを遅延させるための所定時間ｔｄを格納する。なお、制御部１１ａにも図示しないメモリが接続され、そのメモリには制御部１１ａに実行させる各種データが記憶される。   The storage unit 12 is connected to the control unit 11b and stores a BIOS (Basic Input Output System) which is program data for performing initialization processing of the constituent devices in the bridge board Bd2. The storage unit 12 also stores a predetermined time td for delaying the determination timing of the protection function activation condition described above. A memory (not shown) is also connected to the control unit 11a, and various data to be executed by the control unit 11a is stored in the memory.

ＬＡＮインタフェース部１３は、ＬＡＮと接続して、ＬＡＮを介して送信された遠隔管理機能の１つであるＡＭＴの信号のインタフェース制御を行う。なお、ＬＡＮ以外のネットワークに接続して、ネットワークインタフェース制御を行うことも可能である。   The LAN interface unit 13 is connected to the LAN and controls the interface of the signal of AMT which is one of the remote management functions transmitted via the LAN. It is also possible to connect to a network other than LAN and perform network interface control.

電源制御部２０は、スタンバイ電力にもとづいて駆動し、システム内の各構成デバイスに対する電力供給または電力停止制御を行う。例えば、電源制御部２０は、電源ボタン６の操作やＷｏＬにもとづいて、ホストＰＣ１０、ＰＳＵ４０、コプロセッサボード５０へのアクティブ電力の電力供給または電力供給停止の制御を行う。   The power supply controller 20 is driven based on standby power, and performs power supply or power stop control for each component device in the system. For example, the power supply control unit 20 controls power supply of active power to the host PC 10, PSU 40, and coprocessor board 50 or control of power supply stop based on the operation of the power button 6 or WoL.

ＰＣＩｅブリッジコントローラ３０は、コプロセッサ５−１、・・・、５−ｎ（演算処理装置）が搭載されたコプロセッサボード５０をブリッジ接続し、ホストＰＣ１０とコプロセッサボード５０間の通信、およびコプロセッサ５−１、・・・、５−ｎ間の通信を中継する。   The PCIe bridge controller 30 bridge-connects the coprocessor board 50 on which the coprocessors 5-1, ..., 5-n (arithmetic processing units) are mounted, and communicates between the host PC 10 and the coprocessor board 50, and Relays communication between the processors 5-1, ..., 5-n.

ＰＳＵ４０は、直流電圧としてアクティブ電力およびスタンバイ電力を生成して出力する。アクティブ電力の電圧値は例えば、１２Ｖであり、スタンバイ電力の電圧値は例えば、１１Ｖである。   The PSU 40 generates and outputs active power and standby power as a DC voltage. The voltage value of active power is, for example, 12V, and the voltage value of standby power is, for example, 11V.

コプロセッサボード５０は、ＰＣＩｅコネクタにそれぞれ接続されたコプロセッサ５−１、・・・、５−ｎを含み、コプロセッサ５−１、・・・、５−ｎは、例えば、ＡＩ（Artificial Intelligence）推論処理や画像処理等の並列演算処理をホストＰＣ１０の指示にもとづいて行う。   The coprocessor board 50 includes coprocessors 5-1, ..., 5-n respectively connected to PCIe connectors, and the coprocessors 5-1, ..., 5-n are, for example, AI (Artificial Intelligence). ) Parallel calculation processing such as inference processing and image processing is performed based on an instruction from the host PC 10.

図３は信号の名称および機能の一覧を示す図である。テーブルＴａは、図２に示される各信号の機能の一覧を示している。信号AMTは、ＬＡＮインタフェース部１３が制御部１１ａに向けて送信する信号である。信号AMTがＨレベルのときＡＭＴによる起動が行われた状態を示し、ＬレベルのときＡＭＴによる起動が行われていない状態を示す。   FIG. 3 is a diagram showing a list of signal names and functions. The table Ta shows a list of functions of each signal shown in FIG. The signal AMT is a signal transmitted by the LAN interface unit 13 to the control unit 11a. When the signal AMT is at the H level, it indicates a state where the activation by the AMT is performed, and when the signal AMT is at the L level, it indicates a state where the activation by the AMT is not performed.

信号PC_S3_STATEは、制御部１１ａが電源制御部２０に向けて送信する信号であり、制御部１１ａのＡＣＰＩ（Advanced Configuration and Power Interface）の状態を示す。信号PC_S3_STATEは、ＨレベルのときにＳ０状態またはＳ３状態を示し、ＬレベルのときにＳ４以下（Ｓ４、Ｓ５、Ｇ３）の状態を示す。   The signal PC_S3_STATE is a signal transmitted by the control unit 11a to the power supply control unit 20, and indicates the state of ACPI (Advanced Configuration and Power Interface) of the control unit 11a. The signal PC_S3_STATE indicates the S0 state or the S3 state when it is at the H level, and the state of S4 or lower (S4, S5, G3) when it is at the L level.

なお、Ｓ０は、動作中で通常の運用状態であり、Ｓ３は、スリープ状態である。スリープ状態とは、メモリへの通電と再起動に必要な電流のみが流れる状態である。スリープ状態は、電源ボタン６等の起動トリガによってメモリから中断途中の作業内容を読み込んでスタートできる状態である。   Note that S0 is in operation and is in a normal operation state, and S3 is in a sleep state. The sleep state is a state in which only the current necessary for energizing and restarting the memory flows. The sleep state is a state in which the work contents in the process of interruption can be read from the memory and started by the activation trigger of the power button 6 or the like.

Ｓ４は休止状態である。休止状態とは、メモリの作業内容を他メモリ（ＨＤＤ（Hard Disk Drive）等）に移して再起動に必要な電流のみ流れる状態であり、メモリへの通電はない。休止状態は、例えば、電源ボタン６等の起動トリガによってメモリが通電されて記憶部１２に格納されているＢＩＯＳの読み込みからスタートする状態である。   S4 is a dormant state. The hibernate state is a state in which only the current necessary for restarting by transferring the work content of the memory to another memory (HDD (Hard Disk Drive) or the like) flows, and the memory is not energized. The hibernation state is, for example, a state in which the memory is energized by an activation trigger of the power button 6 or the like and starts from reading the BIOS stored in the storage unit 12.

Ｓ５は、ＯＳ（Operating System）をシャットダウンしての電力遮断（ソフトオフ）の状態であり、他デバイスからの指令で起動できるように、起動を促す信号（ウェイクアップ信号）だけ受け取れる状態である。Ｇ３は、機械的な電力遮断（メカニカルオフ）の状態であり、電源ケーブルを抜いたときと同様の完全な電力遮断の状態である。   S5 is a power-off (soft-off) state after shutting down the OS (Operating System), and is a state in which only a signal for prompting activation (wake-up signal) can be received so that activation can be performed by a command from another device. G3 is a state of mechanical power interruption (mechanical off), which is the same state of complete power interruption as when the power cable is unplugged.

信号PC_S3_STATE#は、信号PC_S3_STATEが反転部ｉｃ１により反転された信号であり、電源制御部２０で受信される。信号PC_S3_STATE#がＨレベルのときにホストＰＣ１０がＳ４以下（Ｓ４、Ｓ５、Ｇ３）の状態であることを示し、ＬレベルのときにホストＰＣ１０がＳ０状態またはＳ３状態であることを示す。   The signal PC_S3_STATE # is a signal obtained by inverting the signal PC_S3_STATE by the inverting unit ic1 and is received by the power supply control unit 20. When the signal PC_S3_STATE # is at H level, it indicates that the host PC 10 is in a state of S4 or lower (S4, S5, G3), and when it is at L level, it indicates that the host PC 10 is in S0 state or S3 state.

信号PC_S0_STATEは、制御部１１ａが制御部１１ｂを介して電源制御部２０に向けて送信する信号であり、制御部１１ａのＡＣＰＩの状態を示す。信号PC_S0_STATEは、ＨレベルのときにＳ０状態を示し、ＬレベルのときにＳ３以下（Ｓ３、Ｓ４、Ｓ５、Ｇ３）の状態を示す。   The signal PC_S0_STATE is a signal transmitted from the control unit 11a to the power supply control unit 20 via the control unit 11b, and indicates the ACPI state of the control unit 11a. The signal PC_S0_STATE indicates the S0 state when it is at the H level, and the state of S3 or lower (S3, S4, S5, G3) when it is at the L level.

信号DLY_PC_S0_STATEは、信号PC_S0_STATEが所定時間遅延した信号である。図２に示すように、信号PC_S0_STATEは制御部１１ｂに一旦入力して所定時間遅延後に出力される。したがって、信号DLY_PC_S0_STATEの論理は、信号PC_S0_STATEと同じであり、ＨレベルのときにＳ０状態を示し、ＬレベルのときにＳ３以下（Ｓ３、Ｓ４、Ｓ５、Ｇ３）の状態を示す。   The signal DLY_PC_S0_STATE is a signal obtained by delaying the signal PC_S0_STATE by a predetermined time. As shown in FIG. 2, the signal PC_S0_STATE is once input to the control unit 11b and output after a predetermined time delay. Therefore, the logic of the signal DLY_PC_S0_STATE is the same as that of the signal PC_S0_STATE, indicating the S0 state at the H level and indicating the state of S3 or lower (S3, S4, S5, G3) at the L level.

信号PC_S0_STATE#は、信号DLY_PC_S0_STATEが反転部ｉｃ２により反転された信号であり、電源制御部２０で受信される。信号PC_S0_STATE#がＨレベルのときにホストＰＣ１０がＳ３以下（Ｓ３、Ｓ４、Ｓ５、Ｇ３）の状態であることを示し、ＬレベルのときにホストＰＣ１０がＳ０状態であることを示す。   The signal PC_S0_STATE # is a signal obtained by inverting the signal DLY_PC_S0_STATE by the inverting unit ic2, and is received by the power supply control unit 20. When the signal PC_S0_STATE # is at the H level, it indicates that the host PC 10 is in the state of S3 or lower (S3, S4, S5, G3), and when it is at the L level, it indicates that the host PC 10 is in the S0 state.

信号SUSSW#は、電源制御部２０から制御部１１ｂに向かって出力される信号である。信号SUSSW#がＨレベルのときに起動／シャットダウンのトリガがない状態を示し、Ｌレベルのとき起動／シャットダウンのトリガがあることを示す。   The signal SUSSW # is a signal output from the power supply controller 20 to the controller 11b. When the signal SUSSW # is at H level, it indicates that there is no trigger for activation / shutdown, and when it is at L level, it indicates that there is a trigger for activation / shutdown.

信号POW_SW#は、電源ボタン６から電源制御部２０に向かって出力される信号である。信号POW_SW#は、Ｈレベルのときに電源ボタン６が押下されていない状態（電力オフ）を示し、Ｌレベルときに電源ボタン６が押下されている状態（電力オン）を示す。
なお、電源ボタンが所定時間以上（例えば、４秒以上）押下されて、Ｌレベルが所定時間以上（例えば、４秒以上）になったときには、強制シャットダウンの状態を示す。 The signal POW_SW # is a signal output from the power button 6 to the power control unit 20. The signal POW_SW # indicates a state in which the power button 6 is not pressed (power off) when it is at the H level, and a state (power is on) when the power button 6 is pressed at the L level.
It should be noted that when the power button is pressed for a predetermined time or longer (for example, 4 seconds or longer) and the L level becomes the predetermined time or longer (for example, 4 seconds or longer), a forced shutdown state is indicated.

信号LAN_Wakeは、ＬＡＮインタフェース部１３が電源制御部２０に向けて出力する信号である。信号LAN_Wakeは、ＨレベルのときにＷｏＬによる起動指示がない状態を示し、ＬレベルのときにＷｏＬによる起動指示がある状態を示す。   The signal LAN_Wake is a signal output from the LAN interface unit 13 to the power supply control unit 20. The signal LAN_Wake indicates a state where there is no start instruction by WoL when the signal is H level, and a state where there is a start instruction by WoL when the signal is L level.

信号PS_ON_PMU#は、電源制御部２０がＰＳＵ４０および制御部１１ｂに向けて出力する起動信号である。信号PS_ON_PMU#がＨレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力していない状態を示し、ＬレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力している状態を示す。   The signal PS_ON_PMU # is a start signal output from the power supply controller 20 to the PSU 40 and the controller 11b. When the signal PS_ON_PMU # is at H level, the PSU 40 does not output 12V of active power, and when the signal P_ON_PMU # is at L level, it shows that the PSU 40 outputs 12V of active power.

信号12V_ONは、信号PS_ON_PMU#が反転部ｉｃ３により反転された信号であり、制御部１１ｂで受信される。信号12V_ONがＨレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力している状態を示し、ＬレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力していない状態を示す。   The signal 12V_ON is a signal obtained by inverting the signal PS_ON_PMU # by the inverting unit ic3, and is received by the control unit 11b. When the signal 12V_ON is at the H level, the PSU 40 outputs 12V of active power, and when the signal 12V_ON is at the L level, the PSU 40 does not output 12V of active power.

信号on／off1は、電源制御部２０がＰＣＩｅブリッジコントローラ３０に向けて出力する起動信号である。信号on／off1がＨレベルのときにＰＣＩｅブリッジコントローラ３０が起動中の状態を示し、ＬレベルのときにＰＣＩｅブリッジコントローラ３０が起動中でない状態を示す。   The signal on / off1 is a start signal output from the power supply controller 20 to the PCIe bridge controller 30. When the signal on / off1 is at the H level, the PCIe bridge controller 30 is in the active state, and when it is at the L level, the PCIe bridge controller 30 is in the inactive state.

信号on／off2は、電源制御部２０がコプロセッサボード５０に向けて出力する起動信号である。信号on／off2がＨレベルのときにコプロセッサボード５０が起動中の状態を示し、Ｌレベルのときにコプロセッサボード５０が起動中でない状態を示す。   The signal on / off2 is a start signal output from the power supply controller 20 to the coprocessor board 50. When the signal on / off2 is at the H level, the coprocessor board 50 is in the active state, and when the signal is on the off level, the coprocessor board 50 is in the inactive state.

＜エッジコンピューティングへの適用＞
図４は情報処理システムのエッジコンピューティングの適用例を示す図である。図２で上述したホストＰＣ１０をエッジサーバとみなして、情報処理システム１−２をエッジコンピューティングに適用することができる。 <Application to edge computing>
FIG. 4 is a diagram illustrating an application example of edge computing of the information processing system. The information processing system 1-2 can be applied to edge computing by regarding the host PC 10 described above with reference to FIG. 2 as an edge server.

エッジコンピューティングシステムｓｙ１は、情報処理システム１−２、専用ネットワークＮ１（インターネット等）およびクラウドネットワークＮ２を備える。情報処理システム１−２内のホストＰＣ１０は専用ネットワークＮ１に接続され、専用ネットワークＮ１はクラウドネットワークＮ２に接続される。   The edge computing system sy1 includes an information processing system 1-2, a dedicated network N1 (Internet or the like), and a cloud network N2. The host PC 10 in the information processing system 1-2 is connected to the dedicated network N1, and the dedicated network N1 is connected to the cloud network N2.

ホストＰＣ１０は、ＰＣＩｅブリッジコントローラ３０を介して、コプロセッサ５−１、・・・、５−ｎで分散処理されたデータを集約して、専用ネットワークＮ１を介してクラウドネットワークＮ２へ送信する。   The host PC 10 aggregates the data subjected to the distributed processing by the coprocessors 5-1, ..., 5-n via the PCIe bridge controller 30 and transmits the data to the cloud network N2 via the dedicated network N1.

このような構成によって、クラウド側のリソースを節約してエッジ側での処理が可能になる。これにより、クラウドネットワークＮ２を介した応答時間が低減するためリアルタイム性を確保できる。   With such a configuration, it is possible to save resources on the cloud side and perform processing on the edge side. As a result, the response time through the cloud network N2 is reduced, so that real-time property can be secured.

また、ホストＰＣ１０（エッジ）上でデータを処理して結果をクラウドネットワークＮ２へ送信するので、データの秘匿性を確保できる。さらに、ホストＰＣ１０上でデータを処理して必要なデータのみをクラウドネットワークＮ２へ送信することで、通信量を削減できる。   Further, since the data is processed on the host PC 10 (edge) and the result is transmitted to the cloud network N2, the confidentiality of the data can be secured. Furthermore, the amount of communication can be reduced by processing the data on the host PC 10 and transmitting only the necessary data to the cloud network N2.

＜ハードウェア構成＞
図５はホストＰＣのハードウェア構成の一例を示す図である。ホストＰＣ１０は、プロセッサ（コンピュータ）１００によって全体制御されている。プロセッサ１００は、制御部１１ａ、１１ｂの機能を実現する。 <Hardware configuration>
FIG. 5 is a diagram showing an example of the hardware configuration of the host PC. The host PC 10 is entirely controlled by the processor (computer) 100. The processor 100 realizes the functions of the control units 11a and 11b.

プロセッサ１００には、バス１０３を介して、メモリ１０１、入出力インタフェース１０２およびネットワークインタフェース１０４が接続されている。プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。   A memory 101, an input / output interface 102, and a network interface 104 are connected to the processor 100 via a bus 103. The processor 100 may be a multiprocessor. The processor 100 is, for example, a CPU (Central Processing Unit), an MPU (Micro Processing Unit), a DSP (Digital Signal Processor), an ASIC (Application Specific Integrated Circuit), or a PLD (Programmable Logic Device). Further, the processor 100 may be a combination of two or more elements of CPU, MPU, DSP, ASIC, PLD.

メモリ１０１は、記憶部１２の機能を含み、ホストＰＣ１０の主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。   The memory 101 includes the function of the storage unit 12 and is used as a main storage device of the host PC 10. The memory 101 temporarily stores at least a part of an OS program and an application program to be executed by the processor 100. The memory 101 also stores various data required for processing by the processor 100.

また、メモリ１０１は、ホストＰＣ１０の補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ（Solid State Drive）等の半導体記憶装置やＨＤＤ等の磁気記録媒体を含んでもよい。   The memory 101 is also used as an auxiliary storage device of the host PC 10, and stores an OS program, application programs, and various data. The memory 101 may include a semiconductor memory device such as a flash memory or an SSD (Solid State Drive) or a magnetic recording medium such as an HDD as an auxiliary storage device.

バス１０３に接続されている周辺機器としては、入出力インタフェース１０２およびネットワークインタフェース１０４がある。入出力インタフェース１０２は、プロセッサ１００からの命令にしたがってホストＰＣ１０の状態を表示する表示装置として機能するモニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）が接続できる。   The peripheral devices connected to the bus 103 include an input / output interface 102 and a network interface 104. The input / output interface 102 can be connected to a monitor (for example, an LED (Light Emitting Diode) or an LCD (Liquid Crystal Display)) that functions as a display device that displays the state of the host PC 10 according to an instruction from the processor 100.

さらに、入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。
さらにまた、入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとしても機能する。例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ−ｒａｙＤｉｓｃ（登録商標）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。 Further, the input / output interface 102 can be connected to an information input device such as a keyboard and a mouse, and sends a signal sent from the information input device to the processor 100.
Furthermore, the input / output interface 102 also functions as a communication interface for connecting peripheral devices. For example, the input / output interface 102 can be connected to an optical drive device that reads data recorded on an optical disc using laser light or the like. Optical discs include Blu-ray Disc (registered trademark), CD-ROM (Compact Disc Read Only Memory), and CD-R (Recordable) / RW (Rewritable).

また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。   The input / output interface 102 can be connected to a memory device or a memory reader / writer. The memory device is a recording medium having a function of communicating with the input / output interface 102. The memory reader / writer is a device that writes data in a memory card or reads data from the memory card. A memory card is a card-type recording medium.

ネットワークインタフェース１０４は、ＬＡＮインタフェース部１３の機能を含み、ネットワークに接続してネットワークインタフェース制御を行う。例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮカード等を使用することもできる。ネットワークインタフェース１０４で受信されたデータは、メモリ１０１やプロセッサ１００に出力される。   The network interface 104 includes the function of the LAN interface unit 13 and is connected to a network to control the network interface. For example, a NIC (Network Interface Card), a wireless LAN card or the like can be used. The data received by the network interface 104 is output to the memory 101 and the processor 100.

以上のようなハードウェア構成によって、ホストＰＣ１０の処理機能を実現することができる。例えば、ホストＰＣ１０は、プロセッサ１００がそれぞれ所定のプログラムを実行することで本発明の処理を行うことができる。   With the above hardware configuration, the processing function of the host PC 10 can be realized. For example, the host PC 10 can perform the processing of the present invention by the processor 100 executing a predetermined program.

ホストＰＣ１０は、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。ホストＰＣ１０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。   The host PC 10 realizes the processing functions of the present invention by executing a program recorded in a computer-readable recording medium, for example. The program describing the processing contents to be executed by the host PC 10 can be recorded in various recording media.

例えば、ホストＰＣ１０に実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。   For example, the program to be executed by the host PC 10 can be stored in the auxiliary storage device. The processor 100 loads at least a part of the program in the auxiliary storage device into the main storage device and executes the program.

また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。なお、電源制御部２０もコンピュータを備えて、図５に示した同様のハードウェアにより実現することができる。   It can also be recorded in a portable recording medium such as an optical disk, a memory device, a memory card, or the like. The program stored in the portable recording medium becomes executable after being installed in the auxiliary storage device under the control of the processor 100, for example. Further, the processor 100 can directly read and execute the program from the portable recording medium. The power supply control unit 20 also includes a computer, and can be realized by the same hardware as shown in FIG.

＜通常の起動シーケンス＞
図６は通常の起動シーケンスの一例を示す図である。図２に示すシステム構成と図６に示すタイムチャートを用いて、通常の起動シーケンスについて説明する。 <Normal startup sequence>
FIG. 6 is a diagram showing an example of a normal startup sequence. A normal startup sequence will be described with reference to the system configuration shown in FIG. 2 and the time chart shown in FIG.

〔ステップＳ１１〕電源制御部２０は、通常起動トリガの発生を検出する。通常起動トリガとしては、電源ボタン６の押下操作またはＷｏＬがある。   [Step S11] The power supply controller 20 detects the occurrence of a normal activation trigger. The normal activation trigger includes a pressing operation of the power button 6 or WoL.

電源ボタン６に対して押下が行われると、電源ボタン６は、押下された時間と同じ時間幅のＬレベルの信号POW_SW#を出力する。また、ＬＡＮインタフェース部１３は、ＬＡＮを通じて送信されたＷｏＬのマジックパケット（起動指示を含むパケット）を受信すると、信号LAN_Wake#をＬレベルにして出力する。   When the power button 6 is pressed, the power button 6 outputs an L-level signal POW_SW # having the same time width as the pressed time. Further, when the LAN interface unit 13 receives the WoL magic packet (packet including the activation instruction) transmitted via the LAN, it sets the signal LAN_Wake # to L level and outputs it.

電源制御部２０では、信号POW_SW#がＬレベルになった場合、または信号LAN_Wake#がＬレベルになった場合に、通常起動トリガの発生を検出する。なお、図６では便宜的に、通常起動トリガが発生したことをＬレベルからＨレベルへの立ち上がりで示して、起動開始タイミングを表している。   The power supply control unit 20 detects the occurrence of the normal activation trigger when the signal POW_SW # becomes L level or when the signal LAN_Wake # becomes L level. Note that, in FIG. 6, for convenience, the occurrence of the normal activation trigger is indicated by the rise from the L level to the H level to represent the activation start timing.

〔ステップＳ１２ａ〕電源制御部２０は、信号PS_ON_PMU#をＬレベルにして、ＰＳＵ４０からアクティブ電力（１２Ｖ）を出力させる。
〔ステップＳ１２ｂ〕反転部ｉｃ３は、信号PS_ON_PMU#のレベルを反転し、ＬレベルからＨレベルになる信号12V_ONを制御部１１ｂに送信する。制御部１１ｂは、Ｈレベルの信号12V_ONを受信することで、ブリッジボードＢｄ２に対してアクティブ電力の供給が開始されたことを認識する。 [Step S12a] The power supply controller 20 sets the signal PS_ON_PMU # to the L level, and causes the PSU 40 to output active power (12V).
[Step S12b] The inverting unit ic3 inverts the level of the signal PS_ON_PMU # and transmits the signal 12V_ON from the L level to the H level to the control unit 11b. The control unit 11b recognizes that the supply of active power to the bridge board Bd2 is started by receiving the H-level signal 12V_ON.

〔ステップＳ１３〕電源制御部２０は、ブリッジボードＢｄ２に備えられている冷却ファン（図２に図示せず）の稼働チェックを行う（ファンチェック）。また、電源制御部２０は、ファンチェックの他にも、起動中か否かの状態を外部に通知するためのＬＥＤ（図２に図示せず）を点滅させる。このＬＥＤは、例えば、起動中は点滅し、起動が完了したら点灯になる。   [Step S13] The power supply controller 20 checks the operation of the cooling fan (not shown in FIG. 2) provided on the bridge board Bd2 (fan check). In addition to the fan check, the power supply control unit 20 blinks an LED (not shown in FIG. 2) for notifying the outside of the state of being started. This LED flashes, for example, during startup and lights up when startup is completed.

〔ステップＳ１４〕電源制御部２０は、信号on／off1をＨレベルにして、ＰＣＩｅブリッジコントローラ３０にアクティブ電力を供給して起動状態にする。
〔ステップＳ１５〕電源制御部２０は、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されたことを認識すると、フラグをＬレベルからＨレベルにしてフラグのビットに１を立てる（フラグをＨレベルに設定する）。 [Step S14] The power supply controller 20 sets the signal on / off1 to the H level, supplies active power to the PCIe bridge controller 30, and activates the PCIe bridge controller 30.
[Step S15] Upon recognizing that the PCIe bridge controller 30 is supplied with active power, the power supply control unit 20 changes the flag from the L level to the H level and sets 1 to the bit of the flag (sets the flag to the H level). ).

なお、このフラグは、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されていない状態（起動していない状態）ではＬレベルになり、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されている状態（起動している状態）ではＨレベルになる。フラグがＨレベルのとき、フラグが設定された状態になる。   It should be noted that this flag is at the L level when the PCIe bridge controller 30 is not supplied with active power (not activated) and is in the state where active power is supplied to the PCIe bridge controller 30 (activated). (State), it becomes H level. When the flag is at the H level, the flag is set.

〔ステップＳ１６〕電源制御部２０は、フラグのビットに１を立てたときに信号PC_S3_STATE#がＨレベル（信号PC_S3_STATE#がＬレベル）であるので、ホストＰＣ１０が起動していないことを認識する。   [Step S16] Since the signal PC_S3_STATE # is at the H level (the signal PC_S3_STATE # is at the L level) when the flag bit is set to 1, the power supply control unit 20 recognizes that the host PC 10 is not activated.

そして、電源制御部２０は、信号SUSSW#をＨレベルの状態から、所定時間幅をＬレベルにしたワンショットのＬレベルパルスを出力して、ホストＰＣ１０に対して起動トリガが与える。   Then, the power supply control unit 20 outputs a one-shot L level pulse in which the predetermined time width is set to L level from the H level state of the signal SUSSW #, and the activation trigger is given to the host PC 10.

なお、電源ボタン６の所定時間以上の長押し操作による起動指示、またはＷｏＬによる起動指示が行われた場合、電源制御部２０は、信号SUSSW#をＨレベルからＬレベルにして、ホストＰＣ１０にアクティブ電力を供給して、ホストＰＣ１０を起動させる。したがって、Ｌレベルパルスの信号SUSSW#は、これら起動指示（電源ボタン６の所定時間以上の長押し操作またはＷｏＬ）を疑似した信号に相当する。   When the power-on button 6 is pressed for a predetermined time or more or the start-up command is issued by WoL, the power-supply control unit 20 changes the signal SUSSW # from the H level to the L level to activate the host PC 10. Power is supplied to activate the host PC 10. Therefore, the signal SUSSW # of the L level pulse corresponds to a signal that simulates these activation instructions (long-pressing operation of the power button 6 for a predetermined time or more or WoL).

〔ステップＳ１７ａ〕制御部１１ａは、電源制御部２０に向けて、信号PC_S3_STATEをＬレベルからＨレベルにして送信する。信号PC_S3_STATEがＨレベルのとき、ホストＰＣ１０がＳ０またはＳ３状態であることを示す。   [Step S17a] The control unit 11a changes the signal PC_S3_STATE from the L level to the H level and transmits it to the power supply control unit 20. When the signal PC_S3_STATE is at the H level, it indicates that the host PC 10 is in the S0 or S3 state.

〔ステップＳ１７ｂ〕反転部ｉｃ１は、信号PC_S3_STATEのレベルを反転し、ＨレベルからＬレベルになる信号PC_S3_STATE#を電源制御部２０に送信する。電源制御部２０は、Ｌレベルの信号PC_S3_STATE#を受信することで、ホストＰＣ１０がＳ０またはＳ３状態であることを認識する。   [Step S17b] The inverting unit ic1 inverts the level of the signal PC_S3_STATE and transmits the signal PC_S3_STATE # from the H level to the L level to the power supply control unit 20. The power supply controller 20 recognizes that the host PC 10 is in the S0 or S3 state by receiving the L-level signal PC_S3_STATE #.

〔ステップＳ１８〕制御部１１ｂは、フラグの状態をポーリングで定期的に監視しており、フラグがＨレベルになっていることを検出すると、信号SUSSW#のＬレベルパルスの立ち上がり時に、記憶部１２からＢＩＯＳを読み出してＰＯＳＴ（Power On Self-Test）処理を行う。ここでのＰＯＳＴ処理では、例えば、ＰＣＩｅブリッジコントローラ３０およびその他の周辺デバイスの初期化が行われる。   [Step S18] The control unit 11b periodically monitors the state of the flag by polling, and when it detects that the flag is at the H level, the control unit 11b stores the storage unit 12 at the rising edge of the L level pulse of the signal SUSSW #. The BIOS is read from and the POST (Power On Self-Test) processing is performed. In the POST processing here, for example, the PCIe bridge controller 30 and other peripheral devices are initialized.

〔ステップＳ１９〕ＰＯＳＴ処理が終了すると、電源制御部２０は、制御部１１ｂからＰＯＳＴ処理の終了通知を受信し、信号on/off2をＨレベルにして、コプロセッサボード５０にアクティブ電力を供給し、コプロセッサボード５０を起動させる。なお、コプロセッサボード５０は、制御部１１ｂから送信されるＰＯＳＴ処理の終了を示すコード（例えばＦＢ）を受信することで、ＰＯＳＴ処理の終了を認識する。   [Step S19] When the POST process ends, the power supply control unit 20 receives the notification of the end of the POST process from the control unit 11b, sets the signal on / off2 to the H level, and supplies active power to the coprocessor board 50. Start the coprocessor board 50. The coprocessor board 50 recognizes the end of the POST processing by receiving a code (for example, FB) indicating the end of the POST processing transmitted from the control unit 11b.

上記の図６に示すような起動シーケンスによって、情報処理システム１−２では、ＰＳＵ４０→ＰＣＩｅブリッジコントローラ３０→ホストＰＣ１０→コプロセッサボード５０の順にアクティブ電力の供給にもとづく起動を行う。このような順番で各構成デバイスが起動していくことにより、システム全体を安定して起動させることができる。   According to the activation sequence as shown in FIG. 6, the information processing system 1-2 performs activation based on the supply of active power in the order of PSU 40 → PCIe bridge controller 30 → host PC 10 → coprocessor board 50. By starting each constituent device in such an order, the entire system can be stably started.

また、上記の起動シーケンスによって、電源制御部２０は、ＰＣＩｅブリッジコントローラ３０が起動状態になった場合はフラグを設定し、制御部１１ｂがフラグの設定状態を定期的に監視し、フラグが設定されていることを検出した場合、ＢＩＯＳによる初期化処理を行うものとした。   Further, according to the above startup sequence, the power supply control unit 20 sets a flag when the PCIe bridge controller 30 is in the startup state, and the control unit 11b regularly monitors the flag setting state to set the flag. If it is detected, the initialization process by the BIOS is performed.

これにより、ＰＣＩｅブリッジコントローラ３０が起動する前に、ＰＣＩｅブリッジコントローラ３０の初期化処理のプログラムデータが走ってしまうといった現象を無くすことができる。したがって、ＰＣＩｅブリッジコントローラ３０の初期化処理を、ＰＣＩｅブリッジコントローラ３０の起動後に行うことが可能になる。   As a result, it is possible to eliminate the phenomenon that the program data for the initialization process of the PCIe bridge controller 30 runs before the PCIe bridge controller 30 is activated. Therefore, the initialization process of the PCIe bridge controller 30 can be performed after the PCIe bridge controller 30 is activated.

＜保護機能の発動条件の変更＞
図７は保護機能の発動条件の変更を説明するための図である。図２に示すシステム構成と図７に示すタイムチャートを用いて、保護機能の発動条件を変更することにより、ＡＭＴ起動時に制御部１１ａ（ホストＰＣ１０）へのシャットダウン発生が防止されることについて説明する。 <Change of protection function activation conditions>
FIG. 7 is a diagram for explaining the change of the activation condition of the protection function. By using the system configuration shown in FIG. 2 and the time chart shown in FIG. 7, it will be described that the occurrence of shutdown to the control unit 11a (host PC 10) at the time of AMT startup is prevented by changing the activation condition of the protection function. .

〔ステップＳ２１〕ＬＡＮインタフェース部１３は、ＬＡＮを介してＡＭＴによる起動指示を受信すると、信号AMT（図７には図示せず）を制御部１１ａに出力する。制御部１１ａは、信号AMTを受信すると、時刻ｔ０において、信号PC_S3_STATEをＬレベルからＨレベルにする。   [Step S21] When the LAN interface unit 13 receives the activation instruction by the AMT via the LAN, it outputs a signal AMT (not shown in FIG. 7) to the control unit 11a. Upon receiving the signal AMT, the control unit 11a changes the signal PC_S3_STATE from the L level to the H level at time t0.

〔ステップＳ２２〕制御部１１ａは、信号PC_S3_STATEがＨレベルになると、例えば、３４μｓ後に信号PC_S0_STATEをＬレベルからＨレベルにして出力する。信号PC_S0_STATEがＨレベルのとき、ホストＰＣ１０がＳ０状態（起動中状態）であることを示す。   [Step S22] When the signal PC_S3_STATE becomes the H level, the control unit 11a outputs the signal PC_S0_STATE from the L level to the H level after 34 μs, for example. When the signal PC_S0_STATE is at the H level, it indicates that the host PC 10 is in the S0 state (starting state).

〔ステップＳ２３〕制御部１１ｂは、信号PC_S0_STATEを受信すると、信号PC_S0_STATEを例えば１８ｍｓ遅延させた信号DLY_PC_S0_STATEを生成して出力する（なお、信号PC_S3_STATEの立ち上がりから信号DLY_PC_S0_STATEの立ち上がりまでの時間は、ＣＰＵの規格から２５ｍｓ以内である）。   [Step S23] Upon receiving the signal PC_S0_STATE, the control unit 11b generates and outputs a signal DLY_PC_S0_STATE obtained by delaying the signal PC_S0_STATE by, for example, 18 ms (note that the time from the rise of the signal PC_S3_STATE to the rise of the signal DLY_PC_S0_STATE is the same as that of the CPU). Within 25 ms from the standard).

〔ステップＳ２４〕反転部ｉｃ２は、信号DLY_PC_S0_STATEのレベルを反転し、ＨレベルからＬレベルになる信号PC_S0_STATE#を電源制御部２０に送信する。電源制御部２０は、Ｌレベルの信号PC_S0_STATE#を受信することで、ホストＰＣ１０がＳ０状態であることを認識する。   [Step S24] The inversion unit ic2 inverts the level of the signal DLY_PC_S0_STATE and transmits the signal PC_S0_STATE # from the H level to the L level to the power supply control unit 20. The power supply controller 20 recognizes that the host PC 10 is in the S0 state by receiving the L-level signal PC_S0_STATE #.

〔ステップＳ２５ａ〕電源制御部２０は、信号DLY_PC_S0_STATEのレベルが反転部ｉｃ２で反転されたＬレベルの信号PC_S0_STATE#と、信号PC_S3_STATEのレベルが反転部ｉｃ１で反転されたＬレベルの信号PC_S3_STATE#（図７には図示せず）とを受信して、制御部１１ａが起動中状態になったことを検出する。電源制御部２０は、制御部１１ａが起動中状態になったことを検出すると、信号PS_ON_PMU#をＨレベルからＬレベルにして出力する。   [Step S25a] The power supply control unit 20 causes the signal DLY_PC_S0_STATE to have an L-level signal PC_S0_STATE # in which the level of the signal PC_S3_STATE has been inverted by the inversion unit ic2 and the L-level signal PC_S3_STATE # to have the level of the signal PC_S3_STATE inverted by the inversion unit ic1 (see FIG. (Not shown in FIG. 7) is detected to detect that the control unit 11a is in a starting state. When the power supply control unit 20 detects that the control unit 11a is in the activated state, it changes the signal PS_ON_PMU # from the H level to the L level and outputs it.

〔ステップＳ２５ｂ〕反転部ｉｃ３は、信号PS_ON_PMU#のレベルを反転し、ＬレベルからＨレベルになる信号12V_ONを制御部１１ｂに送信する。制御部１１ｂは、Ｈレベルの信号12V_ONを受信することで、ブリッジボードＢｄ２に対してアクティブ電力の供給が開始されたことを認識する。   [Step S25b] The inverting unit ic3 inverts the level of the signal PS_ON_PMU # and transmits the signal 12V_ON from the L level to the H level to the control unit 11b. The control unit 11b recognizes that the supply of active power to the bridge board Bd2 is started by receiving the H-level signal 12V_ON.

ここで、保護機能発動の条件は、信号DLY_PC_S0_STATEがＨレベルであり、かつ信号12V_ONがＬレベルのときである。すなわち、制御部１１ａが起動中状態、かつスタンバイ電力が供給されているときであり、この場合は、制御部１１ａの起動に要する電力不足になるため、制御部１１ｂは、この条件を検出すると保護機能を稼働させて制御部１１ａをシャットダウンさせる。   Here, the condition for activating the protection function is that the signal DLY_PC_S0_STATE is at H level and the signal 12V_ON is at L level. That is, when the control unit 11a is in the activated state and the standby power is supplied, and in this case, the power required for the activation of the control unit 11a becomes insufficient. Therefore, when the control unit 11b detects this condition, the protection is performed. The function is activated to shut down the control unit 11a.

時刻ｔ１は、変更前の従来の保護機能発動のタイミングを示している。ＡＭＴにもとづく起動時、信号DLY_PC_S0_STATEがＨレベルになった時点（時刻ｔ１）で、制御部１１ｂは、信号12V_ONのレベルを判定していた。   Time t1 indicates the timing of activation of the conventional protection function before the change. When the signal DLY_PC_S0_STATE becomes H level (time t1) at the time of startup based on AMT, the control unit 11b determines the level of the signal 12V_ON.

時刻ｔ１では、信号12V_ONはまだＨレベルに遷移していない。このため、信号DLY_PC_S0_STATEがＨレベル、かつ信号12V_ONはＬレベルという条件が満たされてしまい、ＡＭＴによる起動指示が与えられているのに、保護機能が発動してシャットダウンが生じていた。   At time t1, the signal 12V_ON has not yet transitioned to the H level. For this reason, the condition that the signal DLY_PC_S0_STATE is at the H level and the signal 12V_ON is at the L level is satisfied, and although the activation instruction is given by the AMT, the protection function is activated and the shutdown occurs.

これに対し、時刻ｔ２は、変更後の本発明の保護機能発動のタイミングを示している。ＡＭＴにもとづく起動時、信号DLY_PC_S0_STATEがＨレベルの場合、信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓ（図１の所定時間ｔｄに該当）遅延後の信号12V_ONのレベルを判定する。この２００ｍｓは、制御部１１ａに対して、ＰＳＵ４０がスタンバイ電力からアクティブ電力を供給するまでに要する時間以上の設定時間である。   On the other hand, time t2 shows the timing of activation of the protection function of the present invention after the change. When the signal DLY_PC_S0_STATE is at H level at the time of starting based on AMT, the level of the signal 12V_ON after 200 ms (corresponding to the predetermined time td in FIG. 1) after the signal DLY_PC_S0_STATE becomes H level is determined. This 200 ms is a set time equal to or longer than the time required for the PSU 40 to supply active power from standby power to the control unit 11a.

図７に示すように、信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓ遅延後の時刻ｔ２では信号12V_ONはＨレベルに遷移できている。このため、信号DLY_PC_S0_STATEがＨレベルであり、かつ信号12V_ONがＨレベルであるので、保護機能の発動条件から外すことでき、制御部１１ｂは、保護機能を動作させることなく制御部１１ａを起動状態にすることができる。   As shown in FIG. 7, the signal 12V_ON can transit to the H level at time t2, which is delayed by 200 ms after the signal DLY_PC_S0_STATE becomes the H level. Therefore, since the signal DLY_PC_S0_STATE is at the H level and the signal 12V_ON is at the H level, it can be removed from the activation condition of the protection function, and the control unit 11b puts the control unit 11a into the activated state without operating the protection function. can do.

このように、情報処理システム１−２では、ＡＭＴにもとづく起動時、信号DLY_PC_S0_STATEがＨレベルになってから、２００ｍｓ遅延後の時刻ｔ２で、信号12V_ONのレベル判定を行う。   Thus, in the information processing system 1-2, at the time of activation based on AMT, the level of the signal 12V_ON is determined at time t2 after a delay of 200 ms after the signal DLY_PC_S0_STATE becomes H level.

信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓに達するまでの間に信号12V_ONをＨレベルにしてアクティブ電力をメインボードＢｄ１に供給することができる。したがって、時刻ｔ２では、信号DLY_PC_S0_STATEおよび信号12V_ONが共にＨレベルであるから、制御部１１ａを正常に起動状態にすることができ、ＡＭＴ起動時のシャットダウンの発生を防止することができる。   The signal 12V_ON can be set to the H level and active power can be supplied to the main board Bd1 until the signal DLY_PC_S0_STATE reaches the H level and reaches 200 ms. Therefore, at time t2, the signal DLY_PC_S0_STATE and the signal 12V_ON are both at the H level, so that the control unit 11a can be normally activated and the shutdown at the AMT activation can be prevented.

なお、信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓ後の信号12V_ONのレベルがＬレベルである場合には、何らかの原因で正常動作が行われていないので、制御部１１ｂは、条件どおり保護機能を動作させてシャットダウンさせることになる。   When the level of the signal 12V_ON is L level 200 ms after the signal DLY_PC_S0_STATE becomes H level, normal operation is not performed for some reason, and the control unit 11b operates the protection function according to the conditions. Will be shut down.

＜ＡＭＴによる起動シーケンス＞
図８はＡＭＴによる起動シーケンスの一例を示す図である。図２に示すシステム構成と図８に示すタイムチャートを用いて、ＡＭＴによる起動シーケンスについて説明する。 <Startup sequence by AMT>
FIG. 8 is a diagram showing an example of an activation sequence by AMT. The startup sequence by AMT will be described with reference to the system configuration shown in FIG. 2 and the time chart shown in FIG.

〔ステップＳ３１〕ＬＡＮインタフェース部１３は、ＬＡＮを介してＡＭＴによる起動指示を受信すると、信号AMTを制御部１１ａに出力し、制御部１１ａは、ＡＭＴ起動トリガを認識する。   [Step S31] When the LAN interface unit 13 receives the activation instruction by the AMT via the LAN, it outputs the signal AMT to the control unit 11a, and the control unit 11a recognizes the AMT activation trigger.

また、制御部１１ａは、通信ラインＬ１を介してＡＭＴ起動トリガを制御部１１ｂに通知する。なお、図８では便宜的に、ＡＭＴ起動トリガが発生したことをＬレベルからＨレベルへの立ち上がりで示して起動開始タイミングを表している。   Further, the control unit 11a notifies the control unit 11b of the AMT activation trigger via the communication line L1. Note that, in FIG. 8, for convenience, the occurrence of the AMT activation trigger is shown by the rise from the L level to the H level to indicate the activation start timing.

〔ステップＳ３２〕制御部１１ｂは、記憶部１２からＢＩＯＳを読み出して第１のＰＯＳＴ処理を行う。第１のＰＯＳＴ処理（第１の処理）は、ＰＣＩｅブリッジコントローラ３０の初期化処理以外の周辺デバイスの初期化処理である。   [Step S32] The control unit 11b reads the BIOS from the storage unit 12 and performs the first POST process. The first POST process (first process) is a peripheral device initialization process other than the initialization process of the PCIe bridge controller 30.

すなわち、制御部１１ｂは、ＡＭＴ起動トリガを認識すると、記憶部１２から周辺デバイスの初期化処理に必要なＢＩＯＳを読み出して、第１のＰＯＳＴ処理として周辺デバイスの初期化処理を行う（ここでの周辺デバイスにはＰＣＩｅブリッジコントローラ３０は含まれない）。   That is, when the control unit 11b recognizes the AMT activation trigger, the control unit 11b reads the BIOS required for the initialization process of the peripheral device from the storage unit 12 and performs the initialization process of the peripheral device as the first POST process (here The peripheral device does not include the PCIe bridge controller 30).

〔ステップＳ３３ａ〕制御部１１ａは、電源制御部２０に向けて、信号PC_S3_STATEをＬレベルからＨレベルにして送信する。信号PC_S3_STATEがＨレベルのとき、制御部１１ａがＳ０またはＳ３状態であることを示す。   [Step S33a] The control unit 11a changes the signal PC_S3_STATE from the L level to the H level and transmits the signal to the power supply control unit 20. When the signal PC_S3_STATE is at the H level, it indicates that the control unit 11a is in the S0 or S3 state.

〔ステップＳ３３ｂ〕反転部ｉｃ１は、信号PC_S3_STATEのレベルを反転し、ＨレベルからＬレベルになる信号PC_S3_STATE#を電源制御部２０に送信する。電源制御部２０は、Ｌレベルの信号PC_S3_STATE#を受信することで、制御部１１ａがＳ０またはＳ３状態であることを認識する。   [Step S33b] The inversion unit ic1 inverts the level of the signal PC_S3_STATE and transmits the signal PC_S3_STATE # from the H level to the L level to the power supply control unit 20. The power supply controller 20 recognizes that the controller 11a is in the S0 or S3 state by receiving the L-level signal PC_S3_STATE #.

〔ステップＳ３４ａ〕電源制御部２０は、信号PC_S3_STATE#がＨレベルからＬレベルになったことを検出すると、信号PS_ON_PMU#をＨレベルからＬレベルにして、制御部１１ｂおよびＰＳＵ４０に送信する。   [Step S34a] When detecting that the signal PC_S3_STATE # has changed from the H level to the L level, the power supply control unit 20 changes the signal PS_ON_PMU # from the H level to the L level and transmits the signal PS_ON_PMU # to the control unit 11b and the PSU 40.

〔ステップＳ３４ｂ〕反転部ｉｃ３は、信号PS_ON_PMU#のレベルを反転し、ＬレベルからＨレベルになる信号12V_ONを制御部１１ｂに送信する。制御部１１ｂは、Ｈレベルの信号12V_ONを受信することで、ＰＳＵ４０がアクティブ電力の供給を開始したことを認識する。   [Step S34b] The inverting unit ic3 inverts the level of the signal PS_ON_PMU #, and transmits the signal 12V_ON from the L level to the H level to the control unit 11b. The control unit 11b receives the H-level signal 12V_ON to recognize that the PSU 40 has started to supply active power.

〔ステップＳ３５〕電源制御部２０は、ブリッジボードＢｄ２に備えられている冷却ファンの稼働チェックを行う。また、電源制御部２０は、ＬＥＤを点滅させて起動中であることを表示する。   [Step S35] The power supply control unit 20 checks the operation of the cooling fan provided on the bridge board Bd2. Further, the power supply control unit 20 blinks the LED to display that it is being activated.

〔ステップＳ３６〕制御部１１ｂは、第１のＰＯＳＴ処理を終了する。その後、制御部１１ｂは、電源制御部２０によってフラグが設定されるまで、ＰＣＩｅブリッジコントローラ３０の初期化処理である第２のＰＯＳＴ処理の開始を待機（ウエイト）する。   [Step S36] The control unit 11b ends the first POST process. After that, the control unit 11b waits (waits) for the start of the second POST process, which is the initialization process of the PCIe bridge controller 30, until the flag is set by the power supply control unit 20.

〔ステップＳ３７〕電源制御部２０は、信号on／off1をＬレベルからＨレベルにして、ＰＣＩｅブリッジコントローラ３０にアクティブ電力を供給して起動状態にする。
〔ステップＳ３８〕電源制御部２０は、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されたことを認識すると、フラグをＬレベルからＨレベルにしてフラグのビットに１を立てる。 [Step S37] The power supply controller 20 changes the signal on / off1 from the L level to the H level, supplies active power to the PCIe bridge controller 30, and activates the PCIe bridge controller 30.
[Step S38] When the power supply controller 20 recognizes that the PCIe bridge controller 30 is supplied with active power, it changes the flag from the L level to the H level and sets 1 in the bit of the flag.

〔ステップＳ３９〕制御部１１ｂは、フラグの状態をポーリングで定期的に監視しており、フラグがＨレベルになっていることを検出すると、記憶部１２からＢＩＯＳを読み出して第２のＰＯＳＴ処理（第２の処理）を行う。   [Step S39] The control unit 11b periodically monitors the state of the flag by polling, and when detecting that the flag is at the H level, reads the BIOS from the storage unit 12 and executes the second POST process ( The second process) is performed.

すなわち、制御部１１ｂは、フラグに１が立っていることを認識すると、記憶部１２からＰＣＩｅブリッジコントローラ３０の初期化処理に必要なＢＩＯＳを読み出して、第２のＰＯＳＴ処理としてＰＣＩｅブリッジコントローラ３０の初期化を行い、初期化処理を継続する。   That is, when the control unit 11b recognizes that the flag is set to 1, the control unit 11b reads the BIOS required for the initialization process of the PCIe bridge controller 30 from the storage unit 12, and performs the second POST process of the PCIe bridge controller 30. Initialize and continue the initialization process.

〔ステップＳ４０〕制御部１１ｂによる第２のＰＯＳＴ処理が終了すると、電源制御部２０は、制御部１１ｂから第２のＰＯＳＴ処理の終了通知を受信し、コプロセッサボード５０を起動させる。コプロセッサボード５０は、制御部１１ｂから送信される第２のＰＯＳＴ処理の終了を示すコード（例えばＦＢ）を受信することで、第２のＰＯＳＴ処理の終了を認識する。   [Step S40] When the second POST process by the control unit 11b is completed, the power supply control unit 20 receives the notification of the end of the second POST process from the control unit 11b and activates the coprocessor board 50. The coprocessor board 50 recognizes the end of the second POST processing by receiving the code (for example, FB) indicating the end of the second POST processing transmitted from the control unit 11b.

なお、電源制御部２０は、フラグのビットに１を立てたときに信号PC_S3_STATE#がＬレベル（信号PC_S3_STATEがＨレベル）であるので、すでにホストＰＣ１０が起動していることを認識し、信号SUSSW#はＨレベルを維持して出力する（ワンショットのＬレベルパルスの出力は行わない）。   Since the signal PC_S3_STATE # is at L level (the signal PC_S3_STATE is at H level) when the flag bit is set to 1, the power supply control unit 20 recognizes that the host PC 10 has already started, and outputs the signal SUSSW. # Maintains the H level and outputs (one shot L level pulse is not output).

上記の図８に示すようなＡＭＴにもとづく起動シーケンスによって、制御部１１ｂはフラグの設定前はＰＣＩｅブリッジコントローラ３０の初期化を含まないＰＯＳＴ処理を実行し、フラグの設定後はＰＣＩｅブリッジコントローラ３０の初期化を含むＰＯＳＴ処理を実行する。   With the start-up sequence based on the AMT as shown in FIG. 8, the control unit 11b executes the POST process that does not include the initialization of the PCIe bridge controller 30 before the flag is set, and the PCIe bridge controller 30 after the flag is set. Execute POST processing including initialization.

これにより、ＡＭＴにもとづく起動において、ＰＣＩｅブリッジコントローラ３０が起動する前に、ＰＣＩｅブリッジコントローラ３０の初期化処理のプログラムデータが走ってしまうといった現象を無くすことができる。したがって、ＰＣＩｅブリッジコントローラ３０の初期化処理を、ＰＣＩｅブリッジコントローラ３０の起動後に行うことが可能になる。   As a result, in the startup based on AMT, the phenomenon that the program data for the initialization process of the PCIe bridge controller 30 runs before the PCIe bridge controller 30 starts can be eliminated. Therefore, the initialization process of the PCIe bridge controller 30 can be performed after the PCIe bridge controller 30 is activated.

上記で説明した本発明の情報処理システム１−１、１−２の処理機能は、コンピュータによって実現することができる。この場合、情報処理システム１−１、１−２が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。   The processing functions of the information processing systems 1-1 and 1-2 of the present invention described above can be realized by a computer. In this case, a program describing the processing contents of the functions that the information processing systems 1-1 and 1-2 should have is provided. By executing the program on a computer, the above processing functions are realized on the computer.

処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶部、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶部には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。   The program describing the processing content can be recorded in a computer-readable recording medium. The computer-readable recording medium includes a magnetic storage unit, an optical disc, a magneto-optical recording medium, a semiconductor memory and the like. The magnetic storage unit includes a hard disk device (HDD), a flexible disk (FD), a magnetic tape and the like. The optical disc includes a CD-ROM / RW and the like. Magneto-optical recording media include MO (Magneto Optical disk).

プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶部に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。   When the program is distributed, for example, a portable recording medium such as a CD-ROM in which the program is recorded is sold. It is also possible to store the program in the storage unit of the server computer and transfer the program from the server computer to another computer via the network.

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶部に格納する。そして、コンピュータは、自己の記憶部からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。   The computer that executes the program stores, for example, the program recorded in the portable recording medium or the program transferred from the server computer in its own storage unit. Then, the computer reads the program from its own storage unit and executes processing according to the program. The computer can also read the program directly from the portable recording medium and execute processing according to the program.

また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。   Further, the computer can also sequentially execute processing according to the received program every time the program is transferred from the server computer connected via the network. Further, at least a part of the above processing functions can be realized by an electronic circuit such as DSP, ASIC, PLD.

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。   Although the embodiment has been illustrated above, the configuration of each unit described in the embodiment can be replaced with another having the same function. Also, other arbitrary components and steps may be added. Further, any two or more configurations (features) of the above-described embodiments may be combined.

１−１ 情報処理システム
１ 情報処理装置
１ａ、１ｂ 制御部
１ｂ１ 保護機能
１ｃ 記憶部
２ 周辺装置
２ａ 電源部
Ｔ１ 起動中状態の検出タイミング
Ｔ２ 保護機能発動条件の判定タイミング 1-1 Information processing system 1 Information processing device 1a, 1b Control unit 1b1 Protection function 1c Storage unit 2 Peripheral device 2a Power supply unit T1 Timing of detecting starting state T2 Timing of determining protection function activation condition

Claims (6)

待機電力および操作電力を出力する電源部を備える周辺装置と、
ネットワークを介した遠隔管理によって電力の起動指示を受信する第１の制御部と、前記第１の制御部に対して前記待機電力から前記操作電力が供給されるまでに要する時間以上の所定時間を保持する記憶部と、前記第１の制御部に前記待機電力が供給されている状態であり、かつ前記第１の制御部が起動中状態であることを条件にして前記第１の制御部への電力遮断を発動させる保護機能を備えており、前記第１の制御部が前記起動指示を受けて前記起動中状態になったことを検出した場合、前記起動中状態の検出時から前記所定時間遅延させた時刻で、前記保護機能を発動するための前記条件の判定を行う第２の制御部と、を含む情報処理装置と、
を有する情報処理システム。 A peripheral device including a power supply unit that outputs standby power and operating power;
A first control unit that receives a power activation instruction by remote management via a network, and a predetermined time that is equal to or longer than the time required to supply the operating power from the standby power to the first control unit. To the first control unit provided that the standby power is being supplied to the holding storage unit and the first control unit, and that the first control unit is in a starting state. When the first control unit receives the activation instruction and detects that the state is in the activation state, the predetermined time has elapsed from the time when the activation state is detected. An information processing device including: a second control unit that determines the condition for activating the protection function at a delayed time;
Information processing system having. 前記周辺装置は、前記電源部の他に、前記電源部からの電力の供給制御を行う電源制御部、拡張バスを有して前記拡張バスを介した通信を中継する中継装置および前記拡張バスにそれぞれ接続された複数の演算処理装置を含む演算処理装置群を少なくとも備え、
前記電源制御部は、前記電源部、前記中継装置、前記情報処理装置および前記演算処理装置群の順に前記操作電力の供給を行う、
請求項１記載の情報処理システム。 In addition to the power supply unit, the peripheral device includes a power supply control unit that controls supply of electric power from the power supply unit, a relay device that has an expansion bus, and relays communication via the expansion bus, and the expansion bus. At least an arithmetic processing unit group including a plurality of arithmetic processing units connected to each other,
The power supply control unit supplies the operation power in the order of the power supply unit, the relay device, the information processing device, and the arithmetic processing device group,
The information processing system according to claim 1. 前記電源制御部は、前記中継装置へ前記操作電力の供給制御を行った場合、前記中継装置への前記操作電力の供給制御の終了後に、前記中継装置が起動状態になったことを示すフラグを設定し、
前記第２の制御部は、前記フラグの設定状態を定期的に監視し、前記フラグが設定されていることを検出した場合、前記記憶部に格納されているプログラムデータを用いて前記周辺装置の初期化処理を行い、
前記電源制御部は、前記初期化処理の終了を検出した場合、前記演算処理装置群に前記操作電力の供給制御を行う、
請求項２記載の情報処理システム。 When the power supply control unit controls the supply of the operation power to the relay device, after the control of the supply of the operation power to the relay device is finished, a flag indicating that the relay device is in the activated state is set. Set,
The second control unit periodically monitors the setting state of the flag, and when detecting that the flag is set, the second control unit uses the program data stored in the storage unit to detect the peripheral device. Perform initialization processing,
The power supply control unit, when detecting the end of the initialization process, controls the supply of the operation power to the arithmetic processing device group,
The information processing system according to claim 2. 前記第２の制御部は、前記第１の制御部が前記起動指示を受信したことを検出した場合、
前記記憶部に格納されているプログラムデータを用いて、前記周辺装置の前記初期化処理のうちの前記中継装置の初期化を除く第１の処理を行い、
前記フラグの設定状態を定期的に監視し、前記第１の処理の終了後、前記フラグが設定されるまで前記初期化処理の実行を待機し、
前記フラグが設定されていることを検出した場合、前記プログラムデータを用いて、前記中継装置の初期化を含む第２の処理を行って前記初期化処理の実行を継続する、
請求項３記載の情報処理システム。 When the second control unit detects that the first control unit has received the activation instruction,
Using the program data stored in the storage unit, a first process of the initialization process of the peripheral device except the initialization of the relay device is performed,
The setting state of the flag is regularly monitored, and after the completion of the first processing, the execution of the initialization processing is waited until the flag is set,
When it is detected that the flag is set, the program data is used to perform a second process including initialization of the relay device, and execution of the initialization process is continued.
The information processing system according to claim 3. ネットワークを介した遠隔管理によって電力の起動指示を受信する第１の制御部と、
前記第１の制御部に対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間を保持する記憶部と、
前記第１の制御部に前記待機電力が供給されている状態であり、かつ前記第１の制御部が起動中状態であることを条件にして前記第１の制御部への電力遮断を発動させる保護機能を備えており、前記第１の制御部が前記起動指示を受けて前記起動中状態になったことを検出した場合、前記起動中状態の検出時から前記所定時間遅延させた時刻で、前記保護機能を発動するための前記条件の判定を行う第２の制御部と、
を有する情報処理装置。 A first control unit that receives a power activation instruction by remote management via a network;
A storage unit that holds a predetermined time that is equal to or longer than the time required to supply operating power from standby power to the first control unit;
The power cutoff to the first control unit is activated on condition that the standby power is being supplied to the first control unit and that the first control unit is in a starting state. When a protection function is provided and the first control unit receives the activation instruction and detects that the activation state is entered, at a time delayed by the predetermined time from the time of detecting the activation state, A second control unit that determines the condition for activating the protection function;
Information processing device having a. コンピュータに、
ネットワークを介した遠隔管理によって電力の起動指示を受信する制御部に対して、前記制御部に待機電力から操作電力が供給されるまでに要する時間以上の所定時間をメモリに保持し、
前記制御部に前記待機電力が供給されている状態であり、かつ前記制御部が起動中状態であることを条件にして前記制御部への電力遮断を行う保護機能を発動し、
前記制御部が前記起動指示を受けて前記起動中状態になったことを検出した場合、前記起動中状態の検出時から前記所定時間遅延させた時刻で、前記保護機能を発動するための前記条件の判定を行う、
処理を実行させるプログラム。 On the computer,
For a control unit that receives a power activation instruction by remote management via a network, a predetermined time that is equal to or longer than the time required to supply operating power from standby power to the control unit is retained in a memory,
In the state in which the standby power is being supplied to the control unit, and activates a protection function that cuts off power to the control unit on condition that the control unit is in a starting state,
When the control unit receives the activation instruction and detects that the activation state is entered, the condition for activating the protection function at the time delayed by the predetermined time from the detection of the activation state. Judgment of
A program that executes a process.
JP2019191679A 2019-10-21 2019-10-21 Information processing system, information processing device, and program Active JP6691312B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019191679A JP6691312B1 (en) 2019-10-21 2019-10-21 Information processing system, information processing device, and program
GBGB2014702.1A GB202014702D0 (en) 2019-10-21 2020-09-18 Information processing system, information processing apparatus, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019191679A JP6691312B1 (en) 2019-10-21 2019-10-21 Information processing system, information processing device, and program

Publications (2)

Publication Number Publication Date
JP6691312B1 true JP6691312B1 (en) 2020-04-28
JP2021068074A JP2021068074A (en) 2021-04-30

Family

ID=70413828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019191679A Active JP6691312B1 (en) 2019-10-21 2019-10-21 Information processing system, information processing device, and program

Country Status (2)

Country Link
JP (1) JP6691312B1 (en)
GB (1) GB202014702D0 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7054037B1 (en) * 2021-09-29 2022-04-13 富士通クライアントコンピューティング株式会社 Information processing equipment and programs

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345624A (en) * 2005-06-08 2006-12-21 Sharp Corp Undervoltage/overvoltage protection circuit for control power circuits
JP6725840B2 (en) * 2016-11-25 2020-07-22 富士通クライアントコンピューティング株式会社 Function expansion device, information processing system, and control program for function expansion device
JP6747422B2 (en) 2017-12-15 2020-08-26 京セラドキュメントソリューションズ株式会社 Power supply device, image forming device

Also Published As

Publication number Publication date
JP2021068074A (en) 2021-04-30
GB202014702D0 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
KR101623756B1 (en) A method for interrupting power supply in an apparatus for interrupting power supply utilizing the voltage supplied to the system memory
TWI386791B (en) Transitioning a computing platform to a low power system state
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
TWI400604B (en) Platform power management based on latency guidance
US9367446B2 (en) Computer system and data recovery method for a computer system having an embedded controller
US10067834B1 (en) Systems and methods for resetting one or more system components in response to a watchdog timer (WDT) event
JP2004152304A (en) System and method for holding state data of personal computer in standby state at ac power supply failure
TW201135446A (en) Power management states
WO2011118487A1 (en) Information processing device and power supply control circuit
KR101739501B1 (en) A power saving method of a computer system
EP2843502B1 (en) Information processing device, information processing method, and program
JPH11288334A (en) Method and device for power down for computer system
TW515995B (en) Method allowing to configure computer system as wake on LAN
JP2009524126A (en) Mobile computing device and data packet receiving method thereof
KR101753338B1 (en) A power saving apparatus and method of a computer system by using PWM signals
JP6691312B1 (en) Information processing system, information processing device, and program
JP4846862B2 (en) Information processing apparatus and power saving control method
KR101978323B1 (en) An apparatus and method for managing a efficient power supply by using GPIO ports
CN101281416A (en) Method for ensuring system closedown completion
JP2011059426A (en) Image forming apparatus
TW201518919A (en) Power management device and method
WO2012126345A1 (en) Computer startup method, startup apparatus, state transition method, and state transition apparatus
JP2013123159A (en) Image processing apparatus and control method of the same, and program
TWI489260B (en) Stand-by management method and related management module and computer system
US7272731B2 (en) Information handling system having reduced power consumption

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191118

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191121

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R150 Certificate of patent or registration of utility model

Ref document number: 6691312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250