JP2021068074A - Information processing system, information processing device and program - Google Patents

Information processing system, information processing device and program Download PDF

Info

Publication number
JP2021068074A
JP2021068074A JP2019191679A JP2019191679A JP2021068074A JP 2021068074 A JP2021068074 A JP 2021068074A JP 2019191679 A JP2019191679 A JP 2019191679A JP 2019191679 A JP2019191679 A JP 2019191679A JP 2021068074 A JP2021068074 A JP 2021068074A
Authority
JP
Japan
Prior art keywords
control unit
power
state
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019191679A
Other languages
Japanese (ja)
Other versions
JP6691312B1 (en
Inventor
彰 竹内
Akira Takeuchi
彰 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019191679A priority Critical patent/JP6691312B1/en
Application granted granted Critical
Publication of JP6691312B1 publication Critical patent/JP6691312B1/en
Priority to GBGB2014702.1A priority patent/GB202014702D0/en
Publication of JP2021068074A publication Critical patent/JP2021068074A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems
    • Y04S20/221—General power management systems

Landscapes

  • Power Sources (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

To perform normal startup based on a remote management function.SOLUTION: An information processing device 1 includes control units 1a and 1b and a storage unit 1c. A peripheral device 2 includes a power supply unit 2a. The power supply unit 2a outputs standby power and operation power. The control unit 1a receives a power startup instruction by remote management via a network. The storage unit 1c holds a predetermined time td equal to or longer than a time required for the operation power to be supplied from the standby power for the control unit 1a. The control unit 1b comprises a protection function 1b1 that invokes power cutoff to the control unit 1a on condition that the standby power is supplied to the control unit 1a and the control unit 1a is in a startup state, and performs condition determination for invoking the protection function 1b1 at a time delayed by the predetermined time td from the time at which the startup state is detected, when the control unit 1a receives the power startup instruction and detects that it is in the startup state.SELECTED DRAWING: Figure 1

Description

本発明は、情報処理システム、情報処理装置およびプログラムに関する。 The present invention relates to information processing systems, information processing devices and programs.

ホストＰＣ（Personal Computer）と、コプロセッサ（co-processor）間の通信を、ＰＣＩｅ（Peripheral Component Interconnect Express：登録商標）等の拡張バスを用いて行う情報処理システムが開発されている。 An information processing system has been developed in which communication between a host PC (Personal Computer) and a co-processor is performed using an expansion bus such as PCIe (Peripheral Component Interconnect Express: registered trademark).

このような情報処理システムを起動させる場合には、スタンバイ電力が供給されている状態で、電源ボタンの押下やＷｏＬ（Wake on LAN（Local Area Network））による遠隔電源投入が行われる。 When such an information processing system is activated, the power button is pressed or the remote power is turned on by WoL (Wake on LAN (Local Area Network)) while the standby power is being supplied.

また、情報処理システムは、システム内の構成デバイスに対して電力供給を制御する電源制御部を備えている。電源制御部が電源ボタンの押下やＷｏＬによる起動トリガを検出することで、電力供給がスタンバイ電力からアクティブ電力に切替えられてシステムが起動する。 In addition, the information processing system includes a power supply control unit that controls the power supply to the constituent devices in the system. When the power control unit detects the pressing of the power button or the start trigger by WoL, the power supply is switched from the standby power to the active power and the system is started.

一方、ホストＰＣが搭載されるメインボードには、ＡＭＴ（Active Management Technology）と呼ばれる機能が備えられている。ＡＭＴは、ＬＡＮ等のネットワークを通じて遠隔からホストＰＣを管理する遠隔管理機能であり、ＡＭＴを使ってホストＰＣの電力をオンオフすることができる。 On the other hand, the main board on which the host PC is mounted has a function called AMT (Active Management Technology). AMT is a remote management function that remotely manages a host PC through a network such as a LAN, and can use AMT to turn on / off the power of the host PC.

特開２０１９−１０９６２５号公報JP-A-2019-109625

上記のように、ＡＭＴは、ホストＰＣの起動トリガになることができるが、電源制御部には、ＡＭＴによる起動トリガを認識する機構が備えられていない。このため、ＡＭＴによる起動では、スタンバイ電力からアクティブ電力への切替えが行われず、ホストＰＣはスタンバイ電力を利用して起動しようとする。 As described above, the AMT can serve as a start trigger for the host PC, but the power supply control unit is not provided with a mechanism for recognizing the start trigger by the AMT. Therefore, in the startup by AMT, the standby power is not switched to the active power, and the host PC tries to start by using the standby power.

しかし、スタンバイ電力は、アクティブ電力よりも低電力であるため、ホストＰＣを起動させるには電力不足である。よって、ＡＭＴを用いてホストＰＣに起動トリガが与えられると、スタンバイ電力が供給された電力不足の状態でホストＰＣは起動しようとする。このため、ＯＣＰ（Over Current Protection）等の保護機能が働いてしまい、ホストＰＣが搭載されているメインボードがシャットダウンしてしまう。 However, since the standby power is lower than the active power, the power is insufficient to start the host PC. Therefore, when a start trigger is given to the host PC using AMT, the host PC tries to start in a state of power shortage to which standby power is supplied. Therefore, a protection function such as OCP (Over Current Protection) works, and the main board on which the host PC is mounted shuts down.

このように、従来の情報処理システムでは、ＡＭＴを用いてホストＰＣを起動させようとすると、ホストＰＣがシャットダウンしていまい、正常な起動が困難であるという問題がある。 As described above, in the conventional information processing system, when the host PC is to be started by using AMT, the host PC is shut down and it is difficult to start normally.

１つの側面では、本発明は、ホストＰＣの遠隔管理機能にもとづく正常な起動を可能にした情報処理システム、情報処理装置およびプログラムを提供することを目的とする。 In one aspect, it is an object of the present invention to provide an information processing system, an information processing device, and a program that enable normal startup based on a remote management function of a host PC.

上記課題を解決するために、情報処理システムが提供される。情報処理システムは、待機電力および操作電力を出力する電源部を備える周辺装置と、ネットワークを介した遠隔管理によって電力の起動指示を受信する第１の制御部と、第１の制御部に対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間を保持する記憶部と、第１の制御部に待機電力が供給されている状態であり、かつ第１の制御部が起動中状態であることを条件にして第１の制御部への電力遮断を発動させる保護機能を備えており、第１の制御部が起動指示を受けて起動中状態になったことを検出した場合、起動中状態の検出時から所定時間遅延させた時刻で保護機能を発動するための条件の判定を行う第２の制御部と、を含む情報処理装置とを有する。 An information processing system is provided to solve the above problems. The information processing system refers to a peripheral device including a power supply unit that outputs standby power and operating power, a first control unit that receives a power start instruction by remote management via a network, and a first control unit. A storage unit that holds a predetermined time longer than the time required to supply operating power from standby power, and a state in which standby power is being supplied to the first control unit, and the first control unit is starting up. It is equipped with a protection function that activates a power cutoff to the first control unit on the condition that it is in a state, and when it is detected that the first control unit is in the starting state in response to a start instruction, It has an information processing device including a second control unit that determines conditions for activating the protection function at a time delayed by a predetermined time from the detection of the activated state.

また、上記課題を解決するために、上記情報処理システムと同様の制御を実行する情報処理装置が提供される。
さらに、コンピュータに上記情報処理システムと同様の制御を実行させるプログラムが提供される。 Further, in order to solve the above problems, an information processing device that executes the same control as the above information processing system is provided.
Further, a program for causing the computer to execute the same control as the information processing system is provided.

１側面によれば、ホストＰＣの遠隔管理機能にもとづく正常な起動が可能になる。 According to one aspect, normal startup is possible based on the remote management function of the host PC.

第１の実施の形態の情報処理システムの一例を説明するための図である。It is a figure for demonstrating an example of the information processing system of 1st Embodiment. 第２の実施の形態の情報処理システムの構成の一例を示す図である。It is a figure which shows an example of the structure of the information processing system of 2nd Embodiment. 信号の名称および機能の一覧を示す図である。It is a figure which shows the list of a signal name and a function. 情報処理システムのエッジコンピューティングの適用例を示す図である。It is a figure which shows the application example of edge computing of an information processing system. ホストＰＣのハードウェア構成の一例を示す図である。It is a figure which shows an example of the hardware configuration of a host PC. 通常の起動シーケンスの一例を示す図である。It is a figure which shows an example of a normal start-up sequence. 保護機能の発動条件の変更を説明するための図である。It is a figure for demonstrating the change of the activation condition of a protection function. ＡＭＴによる起動シーケンスの一例を示す図である。It is a figure which shows an example of the activation sequence by AMT.

以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は第１の実施の形態の情報処理システムの一例を説明するための図である。情報処理システム１−１は、情報処理装置１と周辺装置２を備える。情報処理装置１は、制御部１ａ（第１の制御部）、制御部１ｂ（第２の制御部）および記憶部１ｃを含む。周辺装置２は、電源部２ａを含む。電源部２ａは、待機電力および操作電力を出力する。待機電力は、コンセントプラグが接続されて電源が切れている状態でも消費される電力であり、操作電力は、各構成部が運用しているときに供給される電力である。 Hereinafter, the present embodiment will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a diagram for explaining an example of the information processing system of the first embodiment. The information processing system 1-1 includes an information processing device 1 and a peripheral device 2. The information processing device 1 includes a control unit 1a (first control unit), a control unit 1b (second control unit), and a storage unit 1c. The peripheral device 2 includes a power supply unit 2a. The power supply unit 2a outputs standby power and operating power. Standby power is power that is consumed even when the outlet plug is connected and the power is off, and operating power is power that is supplied when each component is operating.

制御部１ａ、１ｂおよび記憶部１ｃの各処理は、例えば、情報処理装置１が備える図示しないプロセッサが、所定のプログラムを実行することによって実現される。なお、制御部１ｂは、制御部１ａに待機電力が供給されている状態であり、かつ制御部１ａが起動中状態であることを条件にして、制御部１ａへの電力遮断（シャットダウン）を発動させる保護機能１ｂ１を備えている。 Each process of the control units 1a and 1b and the storage unit 1c is realized, for example, by executing a predetermined program by a processor (not shown) included in the information processing device 1. The control unit 1b activates the power cutoff (shutdown) to the control unit 1a on condition that the control unit 1a is supplied with standby power and the control unit 1a is in the activated state. It has a protection function 1b1 to make it.

図１の例を用いて動作の流れについて説明する。
〔ステップＳ１〕制御部１ａは、ネットワークを介した遠隔管理によって電力の起動指示を受信する。
〔ステップＳ２〕制御部１ｂは、制御部１ａに対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間ｔｄを保持する。 The flow of operation will be described with reference to the example of FIG.
[Step S1] The control unit 1a receives a power activation instruction by remote management via a network.
[Step S2] The control unit 1b holds td for a predetermined time equal to or longer than the time required for the operation power to be supplied from the standby power to the control unit 1a.

〔ステップＳ３〕制御部１ｂは、時刻Ｔ１において、制御部１ａが起動指示を受けて起動中状態になったことを検出する。
〔ステップＳ４〕制御部１ｂは、制御部１ａが起動指示を受けて起動中状態になったことを検出すると、起動中状態を検出した時刻Ｔ１から所定時間ｔｄ遅延させた時刻Ｔ２で保護機能１ｂ１を発動するための条件の判定を行う。 [Step S3] The control unit 1b detects that the control unit 1a has been in the activated state in response to the activation instruction at the time T1.
[Step S4] When the control unit 1b detects that the control unit 1a has entered the activation state in response to the activation instruction, the protection function 1b1 is delayed by a predetermined time td from the time T1 at which the activation state is detected. Judge the conditions for activating.

ここで、保護機能１ｂ１の発動条件は、制御部１ａが起動中状態であり、かつ待機電力が供給されているときであり、この場合は、制御部１ａの起動に要する電力が不足するため、制御部１ｂは、保護機能１ｂ１を稼働させて制御部１ａの電力遮断を行う。 Here, the activation condition of the protection function 1b1 is when the control unit 1a is in the starting state and standby power is being supplied. In this case, the power required to start the control unit 1a is insufficient. The control unit 1b operates the protection function 1b1 to shut off the power of the control unit 1a.

仮に、起動中状態の検出タイミングである時刻Ｔ１を保護機能１ｂ１の発動条件の判定タイミングにすると、時刻Ｔ１では、制御部１ａは起動中状態であり、電力状態は待機電力であるため（操作電力にまだ遷移していないため）、保護機能１ｂ１が発動して電力遮断が生じてしまう。 Assuming that the time T1 which is the detection timing of the starting state is set to the determination timing of the activation condition of the protection function 1b1, at the time T1, the control unit 1a is in the starting state and the power state is the standby power (operating power). (Because it has not yet transitioned to), the protection function 1b1 is activated and power is cut off.

これに対し、制御部１ｂでは、時刻Ｔ２を保護機能１ｂ１の発動条件の判定タイミングにしている。遠隔管理にもとづく起動指示があった場合、制御部１ｂは、起動中状態を検出した時刻Ｔ１から所定時間ｔｄ遅延させた時刻Ｔ２で保護機能１ｂ１を発動するための条件の判定を行う。この所定時間ｔｄは、上述のように、制御部１ａに対して待機電力から操作電力が供給されるまでに要する時間以上の設定時間である。 On the other hand, in the control unit 1b, the time T2 is set as the determination timing of the activation condition of the protection function 1b1. When there is an activation instruction based on remote management, the control unit 1b determines the conditions for activating the protection function 1b1 at a time T2 delayed by a predetermined time td from the time T1 when the activation state is detected. As described above, the predetermined time td is a set time equal to or longer than the time required for the operation power to be supplied from the standby power to the control unit 1a.

このため、時刻Ｔ２においては、制御部１ａに操作電力が供給されている状態で、かつ制御部１ａが起動中状態となるので、保護機能１ｂ１の発動条件から外すことができる。よって、遠隔管理によって電力の起動指示が与えられた場合でも、保護機能１ｂ１を動作させることなく、制御部１ａを起動状態にすることができる。 Therefore, at time T2, the control unit 1a is supplied with the operating power and the control unit 1a is in the activated state, so that the protection function 1b1 can be excluded from the activation condition. Therefore, even when the power start instruction is given by remote management, the control unit 1a can be put into the start state without operating the protection function 1b1.

このように、情報処理システム１−１では、制御部１ａが遠隔管理による起動指示を受けて起動中状態になったことを検出した場合、起動中状態の検出時から所定時間以上遅延させた時刻で、保護機能発動条件の判定を行う。これにより、遠隔管理機能にもとづく正常な起動が可能になる。 In this way, in the information processing system 1-1, when the control unit 1a detects that the start-up state has been started in response to the start-up instruction by remote management, the time is delayed by a predetermined time or more from the time when the start-up state is detected. Then, the protection function activation condition is determined. This enables normal startup based on the remote management function.

［第２の実施の形態］
次に第２の実施の形態として、拡張バスの一例であるＰＣＩｅを用いた情報処理システムについて説明する。なお、以降の説明では、待機電力をスタンバイ電力、操作電力をアクティブ電力と呼ぶ。 [Second Embodiment]
Next, as a second embodiment, an information processing system using PCIe, which is an example of an expansion bus, will be described. In the following description, standby power will be referred to as standby power, and operating power will be referred to as active power.

図２は第２の実施の形態の情報処理システムの構成の一例を示す図である。情報処理システム１−２は、ＰＣＩｅコネクタ（図示せず）を介して接続されるメインボードＢｄ１とブリッジボードＢｄ２とを備える。 FIG. 2 is a diagram showing an example of the configuration of the information processing system of the second embodiment. The information processing system 1-2 includes a main board Bd1 and a bridge board Bd2 connected via a PCIe connector (not shown).

メインボードＢｄ１には、ホストＰＣ１０が搭載され、ホストＰＣ１０は、制御部１１ａ、１１ｂ、記憶部１２、ＬＡＮインタフェース部１３および反転部ｉｃ３を含む。
ブリッジボードＢｄ２には、電源制御部２０、ＰＣＩｅブリッジコントローラ３０、ＰＳＵ（Power Supply Unit：電源部）４０、コプロセッサボード５０（演算処理装置群）、電源ボタン６および反転部ｉｃ１、ｉｃ２が搭載されている。なお、反転部ｉｃ１、ｉｃ２、ｉｃ３は、インバータ回路であり信号レベルの反転を行う。 A host PC 10 is mounted on the main board Bd1, and the host PC 10 includes control units 11a and 11b, a storage unit 12, a LAN interface unit 13, and an inversion unit ic3.
The bridge board Bd2 is equipped with a power supply control unit 20, a PCIe bridge controller 30, a PSU (Power Supply Unit: power supply unit) 40, a coprocessor board 50 (arithmetic processing unit group), a power button 6, and inverting units ic1 and ic2. ing. The inverting units ic1, ic2, and ic3 are inverter circuits that invert the signal level.

制御部１１ａ、１１ｂは、ホストＰＣ１０の主機能を担うプロセッサである。制御部１１ａ、１１ｂは、通信ラインＬ１で接続されて、通信ラインＬ１を通じて相互通信を行う。
例えば、制御部１１ｂが電力遮断指示を電源制御部２０から受けた場合、制御部１１ｂは、通信ラインＬ１を通じて、その旨を制御部１１ａに通知する。制御部１１ａは、通信ラインＬ１を通じて、現在稼働している処理の終了後に電力断の許可を制御部１１ｂに通知し、制御部１１ｂは許可を得てから電力遮断を行う。このような通信が通信ラインＬ１を通じて制御部１１ａ、１１ｂ間で行われる（上記の相互通信は１つの例である）。 The control units 11a and 11b are processors that carry out the main functions of the host PC 10. The control units 11a and 11b are connected by the communication line L1 and perform mutual communication through the communication line L1.
For example, when the control unit 11b receives a power cutoff instruction from the power supply control unit 20, the control unit 11b notifies the control unit 11a to that effect through the communication line L1. The control unit 11a notifies the control unit 11b of permission to cut off the power after the processing currently in operation is completed through the communication line L1, and the control unit 11b shuts off the power after obtaining the permission. Such communication is performed between the control units 11a and 11b through the communication line L1 (the above-mentioned mutual communication is one example).

記憶部１２は、制御部１１ｂに接続され、ブリッジボードＢｄ２内の構成デバイスの初期化処理等を行うプログラムデータであるＢＩＯＳ（Basic Input Output System）を格納する。また、記憶部１２は、上述した保護機能発動条件の判定タイミングを遅延させるための所定時間ｔｄを格納する。なお、制御部１１ａにも図示しないメモリが接続され、そのメモリには制御部１１ａに実行させる各種データが記憶される。 The storage unit 12 is connected to the control unit 11b and stores a BIOS (Basic Input Output System) which is program data for initializing the constituent devices in the bridge board Bd2. Further, the storage unit 12 stores a predetermined time td for delaying the determination timing of the protection function activation condition described above. A memory (not shown) is also connected to the control unit 11a, and various data to be executed by the control unit 11a are stored in the memory.

ＬＡＮインタフェース部１３は、ＬＡＮと接続して、ＬＡＮを介して送信された遠隔管理機能の１つであるＡＭＴの信号のインタフェース制御を行う。なお、ＬＡＮ以外のネットワークに接続して、ネットワークインタフェース制御を行うことも可能である。 The LAN interface unit 13 connects to the LAN and controls the interface of the AMT signal, which is one of the remote management functions transmitted via the LAN. It is also possible to control the network interface by connecting to a network other than LAN.

電源制御部２０は、スタンバイ電力にもとづいて駆動し、システム内の各構成デバイスに対する電力供給または電力停止制御を行う。例えば、電源制御部２０は、電源ボタン６の操作やＷｏＬにもとづいて、ホストＰＣ１０、ＰＳＵ４０、コプロセッサボード５０へのアクティブ電力の電力供給または電力供給停止の制御を行う。 The power supply control unit 20 is driven based on the standby power, and performs power supply or power stop control for each component device in the system. For example, the power supply control unit 20 controls the power supply or stop of the power supply of the active power to the host PC 10, the PSU 40, and the coprocessor board 50 based on the operation of the power button 6 and WoL.

ＰＣＩｅブリッジコントローラ３０は、コプロセッサ５−１、・・・、５−ｎ（演算処理装置）が搭載されたコプロセッサボード５０をブリッジ接続し、ホストＰＣ１０とコプロセッサボード５０間の通信、およびコプロセッサ５−１、・・・、５−ｎ間の通信を中継する。 The PCIe bridge controller 30 bridge-connects a coprocessor board 50 equipped with coprocessors 5-1 ..., 5-n (arithmetic processing unit), communicates between the host PC 10 and the coprocessor board 50, and coprocessors. It relays the communication between the processors 5-1, ..., 5-n.

ＰＳＵ４０は、直流電圧としてアクティブ電力およびスタンバイ電力を生成して出力する。アクティブ電力の電圧値は例えば、１２Ｖであり、スタンバイ電力の電圧値は例えば、１１Ｖである。 The PSU 40 generates and outputs active power and standby power as DC voltage. The voltage value of the active power is, for example, 12V, and the voltage value of the standby power is, for example, 11V.

コプロセッサボード５０は、ＰＣＩｅコネクタにそれぞれ接続されたコプロセッサ５−１、・・・、５−ｎを含み、コプロセッサ５−１、・・・、５−ｎは、例えば、ＡＩ（Artificial Intelligence）推論処理や画像処理等の並列演算処理をホストＰＣ１０の指示にもとづいて行う。 The coprocessor board 50 includes coprocessors 5-1, ..., 5-n connected to PCIe connectors, respectively, and the coprocessors 5-1, ..., 5-n are, for example, AI (Artificial Intelligence). ) Parallel arithmetic processing such as inference processing and image processing is performed based on the instruction of the host PC 10.

図３は信号の名称および機能の一覧を示す図である。テーブルＴａは、図２に示される各信号の機能の一覧を示している。信号AMTは、ＬＡＮインタフェース部１３が制御部１１ａに向けて送信する信号である。信号AMTがＨレベルのときＡＭＴによる起動が行われた状態を示し、ＬレベルのときＡＭＴによる起動が行われていない状態を示す。 FIG. 3 is a diagram showing a list of signal names and functions. Table Ta shows a list of functions of each signal shown in FIG. The signal AMT is a signal transmitted by the LAN interface unit 13 toward the control unit 11a. When the signal AMT is H level, it indicates a state in which activation by AMT is performed, and when it is L level, it indicates a state in which activation by AMT is not performed.

信号PC_S3_STATEは、制御部１１ａが電源制御部２０に向けて送信する信号であり、制御部１１ａのＡＣＰＩ（Advanced Configuration and Power Interface）の状態を示す。信号PC_S3_STATEは、ＨレベルのときにＳ０状態またはＳ３状態を示し、ＬレベルのときにＳ４以下（Ｓ４、Ｓ５、Ｇ３）の状態を示す。 The signal PC_S3_STATE is a signal transmitted by the control unit 11a toward the power supply control unit 20, and indicates the state of the ACPI (Advanced Configuration and Power Interface) of the control unit 11a. The signal PC_S3_STATE indicates an S0 state or an S3 state at the H level, and indicates a state of S4 or less (S4, S5, G3) at the L level.

なお、Ｓ０は、動作中で通常の運用状態であり、Ｓ３は、スリープ状態である。スリープ状態とは、メモリへの通電と再起動に必要な電流のみが流れる状態である。スリープ状態は、電源ボタン６等の起動トリガによってメモリから中断途中の作業内容を読み込んでスタートできる状態である。 Note that S0 is in operation and is in a normal operating state, and S3 is in a sleep state. The sleep state is a state in which only the current required for energizing and restarting the memory flows. The sleep state is a state in which the work content in the middle of interruption can be read from the memory and started by a start trigger such as the power button 6.

Ｓ４は休止状態である。休止状態とは、メモリの作業内容を他メモリ（ＨＤＤ（Hard Disk Drive）等）に移して再起動に必要な電流のみ流れる状態であり、メモリへの通電はない。休止状態は、例えば、電源ボタン６等の起動トリガによってメモリが通電されて記憶部１２に格納されているＢＩＯＳの読み込みからスタートする状態である。 S4 is in a dormant state. The hibernate state is a state in which the work contents of the memory are transferred to another memory (HDD (Hard Disk Drive) or the like) and only the current required for restart flows, and the memory is not energized. The hibernate state is, for example, a state in which the memory is energized by a start trigger such as the power button 6 and starts from reading the BIOS stored in the storage unit 12.

Ｓ５は、ＯＳ（Operating System）をシャットダウンしての電力遮断（ソフトオフ）の状態であり、他デバイスからの指令で起動できるように、起動を促す信号（ウェイクアップ信号）だけ受け取れる状態である。Ｇ３は、機械的な電力遮断（メカニカルオフ）の状態であり、電源ケーブルを抜いたときと同様の完全な電力遮断の状態である。 S5 is a state in which the OS (Operating System) is shut down and power is cut off (soft-off), and only a signal (wake-up signal) prompting the start is received so that the OS (Operating System) can be started by a command from another device. G3 is a state of mechanical power cutoff (mechanical off), and is a state of complete power cutoff similar to when the power cable is disconnected.

信号PC_S3_STATE#は、信号PC_S3_STATEが反転部ｉｃ１により反転された信号であり、電源制御部２０で受信される。信号PC_S3_STATE#がＨレベルのときにホストＰＣ１０がＳ４以下（Ｓ４、Ｓ５、Ｇ３）の状態であることを示し、ＬレベルのときにホストＰＣ１０がＳ０状態またはＳ３状態であることを示す。 The signal PC_S3_STATE # is a signal in which the signal PC_S3_STATE is inverted by the inversion unit ic1, and is received by the power supply control unit 20. When the signal PC_S3_STATE # is H level, it indicates that the host PC 10 is in the state of S4 or less (S4, S5, G3), and when the signal PC_S3_STATE # is L level, it indicates that the host PC 10 is in the S0 state or the S3 state.

信号PC_S0_STATEは、制御部１１ａが制御部１１ｂを介して電源制御部２０に向けて送信する信号であり、制御部１１ａのＡＣＰＩの状態を示す。信号PC_S0_STATEは、ＨレベルのときにＳ０状態を示し、ＬレベルのときにＳ３以下（Ｓ３、Ｓ４、Ｓ５、Ｇ３）の状態を示す。 The signal PC_S0_STATE is a signal transmitted by the control unit 11a to the power supply control unit 20 via the control unit 11b, and indicates the state of the ACPI of the control unit 11a. The signal PC_S0_STATE indicates the S0 state at the H level, and indicates the state of S3 or less (S3, S4, S5, G3) at the L level.

信号DLY_PC_S0_STATEは、信号PC_S0_STATEが所定時間遅延した信号である。図２に示すように、信号PC_S0_STATEは制御部１１ｂに一旦入力して所定時間遅延後に出力される。したがって、信号DLY_PC_S0_STATEの論理は、信号PC_S0_STATEと同じであり、ＨレベルのときにＳ０状態を示し、ＬレベルのときにＳ３以下（Ｓ３、Ｓ４、Ｓ５、Ｇ３）の状態を示す。 The signal DLY_PC_S0_STATE is a signal in which the signal PC_S0_STATE is delayed by a predetermined time. As shown in FIG. 2, the signal PC_S0_STATE is once input to the control unit 11b and output after a predetermined time delay. Therefore, the logic of the signal DLY_PC_S0_STATE is the same as that of the signal PC_S0_STATE, and indicates the S0 state at the H level and the S3 or less (S3, S4, S5, G3) state at the L level.

信号PC_S0_STATE#は、信号DLY_PC_S0_STATEが反転部ｉｃ２により反転された信号であり、電源制御部２０で受信される。信号PC_S0_STATE#がＨレベルのときにホストＰＣ１０がＳ３以下（Ｓ３、Ｓ４、Ｓ５、Ｇ３）の状態であることを示し、ＬレベルのときにホストＰＣ１０がＳ０状態であることを示す。 The signal PC_S0_STATE # is a signal in which the signal DLY_PC_S0_STATE is inverted by the inversion unit ic2, and is received by the power supply control unit 20. When the signal PC_S0_STATE # is H level, it indicates that the host PC 10 is in the state of S3 or less (S3, S4, S5, G3), and when the signal PC_S0_STATE # is L level, it indicates that the host PC 10 is in the S0 state.

信号SUSSW#は、電源制御部２０から制御部１１ｂに向かって出力される信号である。信号SUSSW#がＨレベルのときに起動／シャットダウンのトリガがない状態を示し、Ｌレベルのとき起動／シャットダウンのトリガがあることを示す。 The signal SUSSW # is a signal output from the power supply control unit 20 toward the control unit 11b. When the signal SUSSW # is H level, it indicates that there is no start / shutdown trigger, and when it is L level, it indicates that there is a start / shutdown trigger.

信号POW_SW#は、電源ボタン６から電源制御部２０に向かって出力される信号である。信号POW_SW#は、Ｈレベルのときに電源ボタン６が押下されていない状態（電力オフ）を示し、Ｌレベルときに電源ボタン６が押下されている状態（電力オン）を示す。
なお、電源ボタンが所定時間以上（例えば、４秒以上）押下されて、Ｌレベルが所定時間以上（例えば、４秒以上）になったときには、強制シャットダウンの状態を示す。 The signal POW_SW # is a signal output from the power button 6 toward the power control unit 20. The signal POW_SW # indicates a state in which the power button 6 is not pressed (power off) at the H level, and indicates a state in which the power button 6 is pressed (power on) at the L level.
When the power button is pressed for a predetermined time or longer (for example, 4 seconds or longer) and the L level reaches a predetermined time or longer (for example, 4 seconds or longer), a forced shutdown state is indicated.

信号LAN_Wakeは、ＬＡＮインタフェース部１３が電源制御部２０に向けて出力する信号である。信号LAN_Wakeは、ＨレベルのときにＷｏＬによる起動指示がない状態を示し、ＬレベルのときにＷｏＬによる起動指示がある状態を示す。 The signal LAN_Wake is a signal output by the LAN interface unit 13 toward the power supply control unit 20. The signal LAN_Wake indicates a state in which there is no start instruction by WoL at the H level, and indicates a state in which there is a start instruction by WoL at the L level.

信号PS_ON_PMU#は、電源制御部２０がＰＳＵ４０および制御部１１ｂに向けて出力する起動信号である。信号PS_ON_PMU#がＨレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力していない状態を示し、ＬレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力している状態を示す。 The signal PS_ON_PMU # is a start signal output by the power supply control unit 20 toward the PSU 40 and the control unit 11b. When the signal PS_ON_PMU # is H level, it indicates a state in which 12V of active power is not output from PSU40, and when it is L level, it indicates a state in which 12V of active power is output from PSU40.

信号12V_ONは、信号PS_ON_PMU#が反転部ｉｃ３により反転された信号であり、制御部１１ｂで受信される。信号12V_ONがＨレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力している状態を示し、ＬレベルのときにＰＳＵ４０からアクティブ電力の１２Ｖが出力していない状態を示す。 The signal 12V_ON is a signal in which the signal PS_ON_PMU # is inverted by the inversion unit ic3, and is received by the control unit 11b. When the signal 12V_ON is H level, it indicates a state in which 12V of active power is output from PSU40, and when it is L level, it indicates a state in which 12V of active power is not output from PSU40.

信号on／off1は、電源制御部２０がＰＣＩｅブリッジコントローラ３０に向けて出力する起動信号である。信号on／off1がＨレベルのときにＰＣＩｅブリッジコントローラ３０が起動中の状態を示し、ＬレベルのときにＰＣＩｅブリッジコントローラ３０が起動中でない状態を示す。 The signal on / off1 is a start signal output by the power supply control unit 20 toward the PCIe bridge controller 30. When the signal on / off1 is H level, the PCIe bridge controller 30 is activated, and when the signal is L level, the PCIe bridge controller 30 is not activated.

信号on／off2は、電源制御部２０がコプロセッサボード５０に向けて出力する起動信号である。信号on／off2がＨレベルのときにコプロセッサボード５０が起動中の状態を示し、Ｌレベルのときにコプロセッサボード５０が起動中でない状態を示す。 The signal on / off2 is a start signal output by the power supply control unit 20 toward the coprocessor board 50. When the signal on / off2 is H level, the coprocessor board 50 is in the activated state, and when the signal is L level, the coprocessor board 50 is not in the activated state.

＜エッジコンピューティングへの適用＞
図４は情報処理システムのエッジコンピューティングの適用例を示す図である。図２で上述したホストＰＣ１０をエッジサーバとみなして、情報処理システム１−２をエッジコンピューティングに適用することができる。 <Application to edge computing>
FIG. 4 is a diagram showing an application example of edge computing of an information processing system. The information processing system 1-2 can be applied to edge computing by regarding the host PC 10 described above in FIG. 2 as an edge server.

エッジコンピューティングシステムｓｙ１は、情報処理システム１−２、専用ネットワークＮ１（インターネット等）およびクラウドネットワークＮ２を備える。情報処理システム１−２内のホストＰＣ１０は専用ネットワークＮ１に接続され、専用ネットワークＮ１はクラウドネットワークＮ２に接続される。 The edge computing system sy1 includes an information processing system 1-2, a dedicated network N1 (Internet, etc.), and a cloud network N2. The host PC 10 in the information processing system 1-2 is connected to the dedicated network N1, and the dedicated network N1 is connected to the cloud network N2.

ホストＰＣ１０は、ＰＣＩｅブリッジコントローラ３０を介して、コプロセッサ５−１、・・・、５−ｎで分散処理されたデータを集約して、専用ネットワークＮ１を介してクラウドネットワークＮ２へ送信する。 The host PC 10 aggregates the data distributed by the coprocessors 5-1, ..., 5-n via the PCIe bridge controller 30 and transmits the data to the cloud network N2 via the dedicated network N1.

このような構成によって、クラウド側のリソースを節約してエッジ側での処理が可能になる。これにより、クラウドネットワークＮ２を介した応答時間が低減するためリアルタイム性を確保できる。 Such a configuration saves resources on the cloud side and enables processing on the edge side. As a result, the response time via the cloud network N2 is reduced, so that real-time performance can be ensured.

また、ホストＰＣ１０（エッジ）上でデータを処理して結果をクラウドネットワークＮ２へ送信するので、データの秘匿性を確保できる。さらに、ホストＰＣ１０上でデータを処理して必要なデータのみをクラウドネットワークＮ２へ送信することで、通信量を削減できる。 Further, since the data is processed on the host PC 10 (edge) and the result is transmitted to the cloud network N2, the confidentiality of the data can be ensured. Further, by processing the data on the host PC 10 and transmitting only the necessary data to the cloud network N2, the amount of communication can be reduced.

＜ハードウェア構成＞
図５はホストＰＣのハードウェア構成の一例を示す図である。ホストＰＣ１０は、プロセッサ（コンピュータ）１００によって全体制御されている。プロセッサ１００は、制御部１１ａ、１１ｂの機能を実現する。 <Hardware configuration>
FIG. 5 is a diagram showing an example of the hardware configuration of the host PC. The host PC 10 is totally controlled by the processor (computer) 100. The processor 100 realizes the functions of the control units 11a and 11b.

プロセッサ１００には、バス１０３を介して、メモリ１０１、入出力インタフェース１０２およびネットワークインタフェース１０４が接続されている。プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。 A memory 101, an input / output interface 102, and a network interface 104 are connected to the processor 100 via a bus 103. The processor 100 may be a multiprocessor. The processor 100 is, for example, a CPU (Central Processing Unit), an MPU (Micro Processing Unit), a DSP (Digital Signal Processor), an ASIC (Application Specific Integrated Circuit), or a PLD (Programmable Logic Device). Further, the processor 100 may be a combination of two or more elements of the CPU, MPU, DSP, ASIC, and PLD.

メモリ１０１は、記憶部１２の機能を含み、ホストＰＣ１０の主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。 The memory 101 includes the function of the storage unit 12 and is used as the main storage device of the host PC 10. At least a part of the OS program and the application program to be executed by the processor 100 is temporarily stored in the memory 101. Further, the memory 101 stores various data required for processing by the processor 100.

また、メモリ１０１は、ホストＰＣ１０の補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ（Solid State Drive）等の半導体記憶装置やＨＤＤ等の磁気記録媒体を含んでもよい。 The memory 101 is also used as an auxiliary storage device for the host PC 10, and stores OS programs, application programs, and various data. The memory 101 may include a semiconductor storage device such as a flash memory or SSD (Solid State Drive) or a magnetic recording medium such as an HDD as an auxiliary storage device.

バス１０３に接続されている周辺機器としては、入出力インタフェース１０２およびネットワークインタフェース１０４がある。入出力インタフェース１０２は、プロセッサ１００からの命令にしたがってホストＰＣ１０の状態を表示する表示装置として機能するモニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）が接続できる。 Peripheral devices connected to the bus 103 include an input / output interface 102 and a network interface 104. A monitor (for example, LED (Light Emitting Diode), LCD (Liquid Crystal Display), etc.) that functions as a display device that displays the status of the host PC 10 according to an instruction from the processor 100 can be connected to the input / output interface 102.

さらに、入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。
さらにまた、入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとしても機能する。例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ−ｒａｙＤｉｓｃ（登録商標）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。 Further, the input / output interface 102 can be connected to an information input device such as a keyboard or a mouse, and transmits a signal sent from the information input device to the processor 100.
Furthermore, the input / output interface 102 also functions as a communication interface for connecting peripheral devices. For example, the input / output interface 102 can be connected to an optical drive device that reads data recorded on an optical disk by using a laser beam or the like. Optical discs include Blu-ray Disc (registered trademark), CD-ROM (Compact Disc Read Only Memory), CD-R (Recordable) / RW (Rewritable), and the like.

また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。 Further, the input / output interface 102 can be connected to a memory device or a memory reader / writer. The memory device is a recording medium equipped with a communication function with the input / output interface 102. A memory reader / writer is a device that writes data to or reads data from a memory card. A memory card is a card-type recording medium.

ネットワークインタフェース１０４は、ＬＡＮインタフェース部１３の機能を含み、ネットワークに接続してネットワークインタフェース制御を行う。例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮカード等を使用することもできる。ネットワークインタフェース１０４で受信されたデータは、メモリ１０１やプロセッサ１００に出力される。 The network interface 104 includes the function of the LAN interface unit 13 and connects to the network to control the network interface. For example, a NIC (Network Interface Card), a wireless LAN card, or the like can also be used. The data received by the network interface 104 is output to the memory 101 and the processor 100.

以上のようなハードウェア構成によって、ホストＰＣ１０の処理機能を実現することができる。例えば、ホストＰＣ１０は、プロセッサ１００がそれぞれ所定のプログラムを実行することで本発明の処理を行うことができる。 With the above hardware configuration, the processing function of the host PC 10 can be realized. For example, the host PC 10 can perform the processing of the present invention by each of the processors 100 executing a predetermined program.

ホストＰＣ１０は、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。ホストＰＣ１０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。 The host PC 10 realizes the processing function of the present invention, for example, by executing a program recorded on a computer-readable recording medium. The program that describes the processing content to be executed by the host PC 10 can be recorded on various recording media.

例えば、ホストＰＣ１０に実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。 For example, a program to be executed by the host PC 10 can be stored in the auxiliary storage device. The processor 100 loads at least a part of the program in the auxiliary storage device into the main storage device and executes the program.

また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。なお、電源制御部２０もコンピュータを備えて、図５に示した同様のハードウェアにより実現することができる。 It can also be recorded on a portable recording medium such as an optical disk, a memory device, or a memory card. The program stored in the portable recording medium can be executed after being installed in the auxiliary storage device, for example, under the control of the processor 100. The processor 100 can also read and execute the program directly from the portable recording medium. The power supply control unit 20 also includes a computer and can be realized by the same hardware shown in FIG.

＜通常の起動シーケンス＞
図６は通常の起動シーケンスの一例を示す図である。図２に示すシステム構成と図６に示すタイムチャートを用いて、通常の起動シーケンスについて説明する。 <Normal startup sequence>
FIG. 6 is a diagram showing an example of a normal activation sequence. A normal start-up sequence will be described with reference to the system configuration shown in FIG. 2 and the time chart shown in FIG.

〔ステップＳ１１〕電源制御部２０は、通常起動トリガの発生を検出する。通常起動トリガとしては、電源ボタン６の押下操作またはＷｏＬがある。 [Step S11] The power supply control unit 20 detects the occurrence of a normal start trigger. The normal activation trigger includes pressing the power button 6 or WoL.

電源ボタン６に対して押下が行われると、電源ボタン６は、押下された時間と同じ時間幅のＬレベルの信号POW_SW#を出力する。また、ＬＡＮインタフェース部１３は、ＬＡＮを通じて送信されたＷｏＬのマジックパケット（起動指示を含むパケット）を受信すると、信号LAN_Wake#をＬレベルにして出力する。 When the power button 6 is pressed, the power button 6 outputs an L-level signal POW_SW # having the same time width as the pressed time. Further, when the LAN interface unit 13 receives the WoL magic packet (packet including the activation instruction) transmitted through the LAN, the LAN interface unit 13 sets the signal LAN_Wake # to the L level and outputs the packet.

電源制御部２０では、信号POW_SW#がＬレベルになった場合、または信号LAN_Wake#がＬレベルになった場合に、通常起動トリガの発生を検出する。なお、図６では便宜的に、通常起動トリガが発生したことをＬレベルからＨレベルへの立ち上がりで示して、起動開始タイミングを表している。 The power supply control unit 20 detects the occurrence of a normal start trigger when the signal POW_SW # reaches the L level or when the signal LAN_Wake # reaches the L level. Note that, for convenience in FIG. 6, the occurrence of the normal activation trigger is indicated by the rise from the L level to the H level to indicate the activation start timing.

〔ステップＳ１２ａ〕電源制御部２０は、信号PS_ON_PMU#をＬレベルにして、ＰＳＵ４０からアクティブ電力（１２Ｖ）を出力させる。
〔ステップＳ１２ｂ〕反転部ｉｃ３は、信号PS_ON_PMU#のレベルを反転し、ＬレベルからＨレベルになる信号12V_ONを制御部１１ｂに送信する。制御部１１ｂは、Ｈレベルの信号12V_ONを受信することで、ブリッジボードＢｄ２に対してアクティブ電力の供給が開始されたことを認識する。 [Step S12a] The power supply control unit 20 sets the signal PS_ON_PMU # to the L level and outputs active power (12V) from the PSU 40.
[Step S12b] The inversion unit ic3 inverts the level of the signal PS_ON_PMU # and transmits the signal 12V_ON from the L level to the H level to the control unit 11b. The control unit 11b recognizes that the supply of active power to the bridge board Bd2 has been started by receiving the H level signal 12V_ON.

〔ステップＳ１３〕電源制御部２０は、ブリッジボードＢｄ２に備えられている冷却ファン（図２に図示せず）の稼働チェックを行う（ファンチェック）。また、電源制御部２０は、ファンチェックの他にも、起動中か否かの状態を外部に通知するためのＬＥＤ（図２に図示せず）を点滅させる。このＬＥＤは、例えば、起動中は点滅し、起動が完了したら点灯になる。 [Step S13] The power supply control unit 20 checks the operation of the cooling fan (not shown in FIG. 2) provided on the bridge board Bd2 (fan check). In addition to the fan check, the power supply control unit 20 blinks an LED (not shown in FIG. 2) for notifying the outside of the state of whether or not it is starting. This LED, for example, blinks during startup and turns on when startup is complete.

〔ステップＳ１４〕電源制御部２０は、信号on／off1をＨレベルにして、ＰＣＩｅブリッジコントローラ３０にアクティブ電力を供給して起動状態にする。
〔ステップＳ１５〕電源制御部２０は、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されたことを認識すると、フラグをＬレベルからＨレベルにしてフラグのビットに１を立てる（フラグをＨレベルに設定する）。 [Step S14] The power supply control unit 20 sets the signal on / off1 to the H level and supplies active power to the PCIe bridge controller 30 to bring it into an activated state.
[Step S15] When the power supply control unit 20 recognizes that active power has been supplied to the PCIe bridge controller 30, the flag is changed from L level to H level and 1 is set in the flag bit (the flag is set to H level). ).

なお、このフラグは、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されていない状態（起動していない状態）ではＬレベルになり、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されている状態（起動している状態）ではＨレベルになる。フラグがＨレベルのとき、フラグが設定された状態になる。 In addition, this flag becomes L level in the state where the active power is not supplied to the PCIe bridge controller 30 (the state where it is not started), and is in the state where the active power is supplied to the PCIe bridge controller 30 (the state where it is started). In the state), it becomes H level. When the flag is H level, the flag is set.

〔ステップＳ１６〕電源制御部２０は、フラグのビットに１を立てたときに信号PC_S3_STATE#がＨレベル（信号PC_S3_STATE#がＬレベル）であるので、ホストＰＣ１０が起動していないことを認識する。 [Step S16] Since the signal PC_S3_STATE # is H level (the signal PC_S3_STATE # is L level) when 1 is set in the flag bit, the power supply control unit 20 recognizes that the host PC 10 is not started.

そして、電源制御部２０は、信号SUSSW#をＨレベルの状態から、所定時間幅をＬレベルにしたワンショットのＬレベルパルスを出力して、ホストＰＣ１０に対して起動トリガが与える。 Then, the power supply control unit 20 outputs a one-shot L level pulse in which the predetermined time width is set to the L level from the state of the H level signal SUSSW #, and gives a start trigger to the host PC 10.

なお、電源ボタン６の所定時間以上の長押し操作による起動指示、またはＷｏＬによる起動指示が行われた場合、電源制御部２０は、信号SUSSW#をＨレベルからＬレベルにして、ホストＰＣ１０にアクティブ電力を供給して、ホストＰＣ１０を起動させる。したがって、Ｌレベルパルスの信号SUSSW#は、これら起動指示（電源ボタン６の所定時間以上の長押し操作またはＷｏＬ）を疑似した信号に相当する。 When a start instruction is given by pressing and holding the power button 6 for a predetermined time or longer, or a start instruction is given by WoL, the power control unit 20 changes the signal SUSSW # from H level to L level and activates the host PC 10. Power is supplied to start the host PC 10. Therefore, the L level pulse signal SUSSW # corresponds to a signal simulating these activation instructions (long press operation of the power button 6 for a predetermined time or longer or WoL).

〔ステップＳ１７ａ〕制御部１１ａは、電源制御部２０に向けて、信号PC_S3_STATEをＬレベルからＨレベルにして送信する。信号PC_S3_STATEがＨレベルのとき、ホストＰＣ１０がＳ０またはＳ３状態であることを示す。 [Step S17a] The control unit 11a transmits the signal PC_S3_STATE from the L level to the H level toward the power supply control unit 20. When the signal PC_S3_STATE is H level, it indicates that the host PC 10 is in the S0 or S3 state.

〔ステップＳ１７ｂ〕反転部ｉｃ１は、信号PC_S3_STATEのレベルを反転し、ＨレベルからＬレベルになる信号PC_S3_STATE#を電源制御部２０に送信する。電源制御部２０は、Ｌレベルの信号PC_S3_STATE#を受信することで、ホストＰＣ１０がＳ０またはＳ３状態であることを認識する。 [Step S17b] The inversion unit ic1 inverts the level of the signal PC_S3_STATE and transmits the signal PC_S3_STATE # from the H level to the L level to the power supply control unit 20. The power supply control unit 20 recognizes that the host PC 10 is in the S0 or S3 state by receiving the L level signal PC_S3_STATE #.

〔ステップＳ１８〕制御部１１ｂは、フラグの状態をポーリングで定期的に監視しており、フラグがＨレベルになっていることを検出すると、信号SUSSW#のＬレベルパルスの立ち上がり時に、記憶部１２からＢＩＯＳを読み出してＰＯＳＴ（Power On Self-Test）処理を行う。ここでのＰＯＳＴ処理では、例えば、ＰＣＩｅブリッジコントローラ３０およびその他の周辺デバイスの初期化が行われる。 [Step S18] The control unit 11b periodically monitors the state of the flag by polling, and when it detects that the flag is at the H level, the storage unit 12 at the rise of the L level pulse of the signal SUSSW #. The BIOS is read from and the POST (Power On Self-Test) process is performed. In the POST process here, for example, the PCIe bridge controller 30 and other peripheral devices are initialized.

〔ステップＳ１９〕ＰＯＳＴ処理が終了すると、電源制御部２０は、制御部１１ｂからＰＯＳＴ処理の終了通知を受信し、信号on/off2をＨレベルにして、コプロセッサボード５０にアクティブ電力を供給し、コプロセッサボード５０を起動させる。なお、コプロセッサボード５０は、制御部１１ｂから送信されるＰＯＳＴ処理の終了を示すコード（例えばＦＢ）を受信することで、ＰＯＳＴ処理の終了を認識する。 [Step S19] When the POST process is completed, the power supply control unit 20 receives the POST process end notification from the control unit 11b, sets the signal on / off2 to the H level, supplies active power to the coprocessor board 50, and supplies active power to the coprocessor board 50. Start the coprocessor board 50. The coprocessor board 50 recognizes the end of the POST process by receiving a code (for example, FB) indicating the end of the POST process transmitted from the control unit 11b.

上記の図６に示すような起動シーケンスによって、情報処理システム１−２では、ＰＳＵ４０→ＰＣＩｅブリッジコントローラ３０→ホストＰＣ１０→コプロセッサボード５０の順にアクティブ電力の供給にもとづく起動を行う。このような順番で各構成デバイスが起動していくことにより、システム全体を安定して起動させることができる。 According to the activation sequence as shown in FIG. 6, the information processing system 1-2 activates the information processing system 1-2 based on the supply of active power in the order of PSU 40 → PCIe bridge controller 30 → host PC 10 → coprocessor board 50. By booting each component device in such an order, the entire system can be booted stably.

また、上記の起動シーケンスによって、電源制御部２０は、ＰＣＩｅブリッジコントローラ３０が起動状態になった場合はフラグを設定し、制御部１１ｂがフラグの設定状態を定期的に監視し、フラグが設定されていることを検出した場合、ＢＩＯＳによる初期化処理を行うものとした。 Further, according to the above activation sequence, the power supply control unit 20 sets a flag when the PCIe bridge controller 30 is in the activated state, and the control unit 11b periodically monitors the flag setting state and sets the flag. If it is detected, the initialization process by BIOS is performed.

これにより、ＰＣＩｅブリッジコントローラ３０が起動する前に、ＰＣＩｅブリッジコントローラ３０の初期化処理のプログラムデータが走ってしまうといった現象を無くすことができる。したがって、ＰＣＩｅブリッジコントローラ３０の初期化処理を、ＰＣＩｅブリッジコントローラ３０の起動後に行うことが可能になる。 As a result, it is possible to eliminate the phenomenon that the program data of the initialization process of the PCIe bridge controller 30 runs before the PCIe bridge controller 30 is activated. Therefore, the initialization process of the PCIe bridge controller 30 can be performed after the PCIe bridge controller 30 is started.

＜保護機能の発動条件の変更＞
図７は保護機能の発動条件の変更を説明するための図である。図２に示すシステム構成と図７に示すタイムチャートを用いて、保護機能の発動条件を変更することにより、ＡＭＴ起動時に制御部１１ａ（ホストＰＣ１０）へのシャットダウン発生が防止されることについて説明する。 <Change of protection function activation conditions>
FIG. 7 is a diagram for explaining a change in the activation condition of the protection function. Using the system configuration shown in FIG. 2 and the time chart shown in FIG. 7, it will be described that the shutdown to the control unit 11a (host PC 10) is prevented when the AMT is started by changing the activation condition of the protection function. ..

〔ステップＳ２１〕ＬＡＮインタフェース部１３は、ＬＡＮを介してＡＭＴによる起動指示を受信すると、信号AMT（図７には図示せず）を制御部１１ａに出力する。制御部１１ａは、信号AMTを受信すると、時刻ｔ０において、信号PC_S3_STATEをＬレベルからＨレベルにする。 [Step S21] When the LAN interface unit 13 receives the activation instruction by the AMT via the LAN, the LAN interface unit 13 outputs a signal AMT (not shown in FIG. 7) to the control unit 11a. Upon receiving the signal AMT, the control unit 11a changes the signal PC_S3_STATE from the L level to the H level at time t0.

〔ステップＳ２２〕制御部１１ａは、信号PC_S3_STATEがＨレベルになると、例えば、３４μｓ後に信号PC_S0_STATEをＬレベルからＨレベルにして出力する。信号PC_S0_STATEがＨレベルのとき、ホストＰＣ１０がＳ０状態（起動中状態）であることを示す。 [Step S22] When the signal PC_S3_STATE reaches the H level, the control unit 11a outputs the signal PC_S0_STATE from the L level to the H level after 34 μs, for example. When the signal PC_S0_STATE is H level, it indicates that the host PC 10 is in the S0 state (starting state).

〔ステップＳ２３〕制御部１１ｂは、信号PC_S0_STATEを受信すると、信号PC_S0_STATEを例えば１８ｍｓ遅延させた信号DLY_PC_S0_STATEを生成して出力する（なお、信号PC_S3_STATEの立ち上がりから信号DLY_PC_S0_STATEの立ち上がりまでの時間は、ＣＰＵの規格から２５ｍｓ以内である）。 [Step S23] When the control unit 11b receives the signal PC_S0_STATE, the control unit 11b generates and outputs a signal DLY_PC_S0_STATE in which the signal PC_S0_STATE is delayed by, for example, 18 ms (Note that the time from the rise of the signal PC_S3_STATE to the rise of the signal DLY_PC_S0_STATE is determined by the CPU. Within 25 ms from the standard).

〔ステップＳ２４〕反転部ｉｃ２は、信号DLY_PC_S0_STATEのレベルを反転し、ＨレベルからＬレベルになる信号PC_S0_STATE#を電源制御部２０に送信する。電源制御部２０は、Ｌレベルの信号PC_S0_STATE#を受信することで、ホストＰＣ１０がＳ０状態であることを認識する。 [Step S24] The inverting unit ic2 inverts the level of the signal DLY_PC_S0_STATE and transmits the signal PC_S0_STATE # from the H level to the L level to the power supply control unit 20. The power supply control unit 20 recognizes that the host PC 10 is in the S0 state by receiving the L level signal PC_S0_STATE #.

〔ステップＳ２５ａ〕電源制御部２０は、信号DLY_PC_S0_STATEのレベルが反転部ｉｃ２で反転されたＬレベルの信号PC_S0_STATE#と、信号PC_S3_STATEのレベルが反転部ｉｃ１で反転されたＬレベルの信号PC_S3_STATE#（図７には図示せず）とを受信して、制御部１１ａが起動中状態になったことを検出する。電源制御部２０は、制御部１１ａが起動中状態になったことを検出すると、信号PS_ON_PMU#をＨレベルからＬレベルにして出力する。 [Step S25a] The power supply control unit 20 has an L-level signal PC_S0_STATE # in which the level of the signal DLY_PC_S0_STATE is inverted by the inversion unit ic2 and an L-level signal PC_S3_STATE # in which the level of the signal PC_S3_STATE is inverted by the inversion unit ic1 (FIG. 7) is received to detect that the control unit 11a is in the activated state. When the power supply control unit 20 detects that the control unit 11a is in the activated state, it outputs the signal PS_ON_PMU # from the H level to the L level.

〔ステップＳ２５ｂ〕反転部ｉｃ３は、信号PS_ON_PMU#のレベルを反転し、ＬレベルからＨレベルになる信号12V_ONを制御部１１ｂに送信する。制御部１１ｂは、Ｈレベルの信号12V_ONを受信することで、ブリッジボードＢｄ２に対してアクティブ電力の供給が開始されたことを認識する。 [Step S25b] The inversion unit ic3 inverts the level of the signal PS_ON_PMU # and transmits the signal 12V_ON from the L level to the H level to the control unit 11b. The control unit 11b recognizes that the supply of active power to the bridge board Bd2 has been started by receiving the H level signal 12V_ON.

ここで、保護機能発動の条件は、信号DLY_PC_S0_STATEがＨレベルであり、かつ信号12V_ONがＬレベルのときである。すなわち、制御部１１ａが起動中状態、かつスタンバイ電力が供給されているときであり、この場合は、制御部１１ａの起動に要する電力不足になるため、制御部１１ｂは、この条件を検出すると保護機能を稼働させて制御部１１ａをシャットダウンさせる。 Here, the condition for activating the protection function is when the signal DLY_PC_S0_STATE is at the H level and the signal 12V_ON is at the L level. That is, when the control unit 11a is in the starting state and standby power is being supplied. In this case, the power required to start the control unit 11a is insufficient. Therefore, the control unit 11b protects when this condition is detected. The function is activated and the control unit 11a is shut down.

時刻ｔ１は、変更前の従来の保護機能発動のタイミングを示している。ＡＭＴにもとづく起動時、信号DLY_PC_S0_STATEがＨレベルになった時点（時刻ｔ１）で、制御部１１ｂは、信号12V_ONのレベルを判定していた。 The time t1 indicates the timing of activating the conventional protection function before the change. At startup based on AMT, when the signal DLY_PC_S0_STATE reaches the H level (time t1), the control unit 11b determines the level of the signal 12V_ON.

時刻ｔ１では、信号12V_ONはまだＨレベルに遷移していない。このため、信号DLY_PC_S0_STATEがＨレベル、かつ信号12V_ONはＬレベルという条件が満たされてしまい、ＡＭＴによる起動指示が与えられているのに、保護機能が発動してシャットダウンが生じていた。 At time t1, the signal 12V_ON has not yet transitioned to the H level. Therefore, the condition that the signal DLY_PC_S0_STATE is H level and the signal 12V_ON is L level is satisfied, and even though the start instruction by AMT is given, the protection function is activated and the shutdown occurs.

これに対し、時刻ｔ２は、変更後の本発明の保護機能発動のタイミングを示している。ＡＭＴにもとづく起動時、信号DLY_PC_S0_STATEがＨレベルの場合、信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓ（図１の所定時間ｔｄに該当）遅延後の信号12V_ONのレベルを判定する。この２００ｍｓは、制御部１１ａに対して、ＰＳＵ４０がスタンバイ電力からアクティブ電力を供給するまでに要する時間以上の設定時間である。 On the other hand, the time t2 indicates the timing of activating the protection function of the present invention after the change. When the signal DLY_PC_S0_STATE is H level at the time of startup based on AMT, the level of the signal 12V_ON after a delay of 200 ms (corresponding to the predetermined time td in FIG. 1) after the signal DLY_PC_S0_STATE becomes H level is determined. This 200 ms is a set time equal to or longer than the time required for the PSU 40 to supply the active power from the standby power to the control unit 11a.

図７に示すように、信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓ遅延後の時刻ｔ２では信号12V_ONはＨレベルに遷移できている。このため、信号DLY_PC_S0_STATEがＨレベルであり、かつ信号12V_ONがＨレベルであるので、保護機能の発動条件から外すことでき、制御部１１ｂは、保護機能を動作させることなく制御部１１ａを起動状態にすることができる。 As shown in FIG. 7, the signal 12V_ON can transition to the H level at time t2 200 ms after the signal DLY_PC_S0_STATE becomes the H level. Therefore, since the signal DLY_PC_S0_STATE is H level and the signal 12V_ON is H level, it can be excluded from the activation condition of the protection function, and the control unit 11b puts the control unit 11a in the activated state without operating the protection function. can do.

このように、情報処理システム１−２では、ＡＭＴにもとづく起動時、信号DLY_PC_S0_STATEがＨレベルになってから、２００ｍｓ遅延後の時刻ｔ２で、信号12V_ONのレベル判定を行う。 As described above, in the information processing system 1-2, the level of the signal 12V_ON is determined at the time t2 200 ms after the signal DLY_PC_S0_STATE becomes the H level at the time of starting based on the AMT.

信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓに達するまでの間に信号12V_ONをＨレベルにしてアクティブ電力をメインボードＢｄ１に供給することができる。したがって、時刻ｔ２では、信号DLY_PC_S0_STATEおよび信号12V_ONが共にＨレベルであるから、制御部１１ａを正常に起動状態にすることができ、ＡＭＴ起動時のシャットダウンの発生を防止することができる。 The active power can be supplied to the main board Bd1 by setting the signal 12V_ON to the H level between the time when the signal DLY_PC_S0_STATE reaches the H level and the time when it reaches 200 ms. Therefore, at time t2, since both the signal DLY_PC_S0_STATE and the signal 12V_ON are at the H level, the control unit 11a can be normally activated, and shutdown at the time of AMT activation can be prevented.

なお、信号DLY_PC_S0_STATEがＨレベルになってから２００ｍｓ後の信号12V_ONのレベルがＬレベルである場合には、何らかの原因で正常動作が行われていないので、制御部１１ｂは、条件どおり保護機能を動作させてシャットダウンさせることになる。 If the level of the signal 12V_ON 200 ms after the signal DLY_PC_S0_STATE becomes H level is L level, normal operation is not performed for some reason, so the control unit 11b operates the protection function according to the conditions. It will be shut down.

＜ＡＭＴによる起動シーケンス＞
図８はＡＭＴによる起動シーケンスの一例を示す図である。図２に示すシステム構成と図８に示すタイムチャートを用いて、ＡＭＴによる起動シーケンスについて説明する。 <Startup sequence by AMT>
FIG. 8 is a diagram showing an example of an activation sequence by AMT. The activation sequence by AMT will be described with reference to the system configuration shown in FIG. 2 and the time chart shown in FIG.

〔ステップＳ３１〕ＬＡＮインタフェース部１３は、ＬＡＮを介してＡＭＴによる起動指示を受信すると、信号AMTを制御部１１ａに出力し、制御部１１ａは、ＡＭＴ起動トリガを認識する。 [Step S31] When the LAN interface unit 13 receives the activation instruction by the AMT via the LAN, the LAN interface unit 13 outputs the signal AMT to the control unit 11a, and the control unit 11a recognizes the AMT activation trigger.

また、制御部１１ａは、通信ラインＬ１を介してＡＭＴ起動トリガを制御部１１ｂに通知する。なお、図８では便宜的に、ＡＭＴ起動トリガが発生したことをＬレベルからＨレベルへの立ち上がりで示して起動開始タイミングを表している。 Further, the control unit 11a notifies the control unit 11b of the AMT activation trigger via the communication line L1. Note that, for convenience, FIG. 8 indicates that the AMT activation trigger has occurred at the rise from the L level to the H level to indicate the activation start timing.

〔ステップＳ３２〕制御部１１ｂは、記憶部１２からＢＩＯＳを読み出して第１のＰＯＳＴ処理を行う。第１のＰＯＳＴ処理（第１の処理）は、ＰＣＩｅブリッジコントローラ３０の初期化処理以外の周辺デバイスの初期化処理である。 [Step S32] The control unit 11b reads the BIOS from the storage unit 12 and performs the first POST process. The first POST process (first process) is an initialization process of peripheral devices other than the initialization process of the PCIe bridge controller 30.

すなわち、制御部１１ｂは、ＡＭＴ起動トリガを認識すると、記憶部１２から周辺デバイスの初期化処理に必要なＢＩＯＳを読み出して、第１のＰＯＳＴ処理として周辺デバイスの初期化処理を行う（ここでの周辺デバイスにはＰＣＩｅブリッジコントローラ３０は含まれない）。 That is, when the control unit 11b recognizes the AMT activation trigger, it reads the BIOS required for the initialization process of the peripheral device from the storage unit 12 and performs the initialization process of the peripheral device as the first POST process (here). Peripheral devices do not include the PCIe bridge controller 30).

〔ステップＳ３３ａ〕制御部１１ａは、電源制御部２０に向けて、信号PC_S3_STATEをＬレベルからＨレベルにして送信する。信号PC_S3_STATEがＨレベルのとき、制御部１１ａがＳ０またはＳ３状態であることを示す。 [Step S33a] The control unit 11a transmits the signal PC_S3_STATE from the L level to the H level toward the power supply control unit 20. When the signal PC_S3_STATE is H level, it indicates that the control unit 11a is in the S0 or S3 state.

〔ステップＳ３３ｂ〕反転部ｉｃ１は、信号PC_S3_STATEのレベルを反転し、ＨレベルからＬレベルになる信号PC_S3_STATE#を電源制御部２０に送信する。電源制御部２０は、Ｌレベルの信号PC_S3_STATE#を受信することで、制御部１１ａがＳ０またはＳ３状態であることを認識する。 [Step S33b] The inversion unit ic1 inverts the level of the signal PC_S3_STATE and transmits the signal PC_S3_STATE # from the H level to the L level to the power supply control unit 20. The power supply control unit 20 recognizes that the control unit 11a is in the S0 or S3 state by receiving the L level signal PC_S3_STATE #.

〔ステップＳ３４ａ〕電源制御部２０は、信号PC_S3_STATE#がＨレベルからＬレベルになったことを検出すると、信号PS_ON_PMU#をＨレベルからＬレベルにして、制御部１１ｂおよびＰＳＵ４０に送信する。 [Step S34a] When the power supply control unit 20 detects that the signal PC_S3_STATE # has changed from the H level to the L level, the power supply control unit 20 changes the signal PS_ON_PMU # from the H level to the L level and transmits the signal to the control unit 11b and the PSU 40.

〔ステップＳ３４ｂ〕反転部ｉｃ３は、信号PS_ON_PMU#のレベルを反転し、ＬレベルからＨレベルになる信号12V_ONを制御部１１ｂに送信する。制御部１１ｂは、Ｈレベルの信号12V_ONを受信することで、ＰＳＵ４０がアクティブ電力の供給を開始したことを認識する。 [Step S34b] The inversion unit ic3 inverts the level of the signal PS_ON_PMU # and transmits a signal 12V_ON from the L level to the H level to the control unit 11b. The control unit 11b recognizes that the PSU 40 has started supplying active power by receiving the H level signal 12V_ON.

〔ステップＳ３５〕電源制御部２０は、ブリッジボードＢｄ２に備えられている冷却ファンの稼働チェックを行う。また、電源制御部２０は、ＬＥＤを点滅させて起動中であることを表示する。 [Step S35] The power supply control unit 20 checks the operation of the cooling fan provided on the bridge board Bd2. In addition, the power supply control unit 20 blinks the LED to indicate that it is starting up.

〔ステップＳ３６〕制御部１１ｂは、第１のＰＯＳＴ処理を終了する。その後、制御部１１ｂは、電源制御部２０によってフラグが設定されるまで、ＰＣＩｅブリッジコントローラ３０の初期化処理である第２のＰＯＳＴ処理の開始を待機（ウエイト）する。 [Step S36] The control unit 11b ends the first POST process. After that, the control unit 11b waits (weights) for the start of the second POST process, which is the initialization process of the PCIe bridge controller 30, until the flag is set by the power supply control unit 20.

〔ステップＳ３７〕電源制御部２０は、信号on／off1をＬレベルからＨレベルにして、ＰＣＩｅブリッジコントローラ３０にアクティブ電力を供給して起動状態にする。
〔ステップＳ３８〕電源制御部２０は、ＰＣＩｅブリッジコントローラ３０にアクティブ電力が供給されたことを認識すると、フラグをＬレベルからＨレベルにしてフラグのビットに１を立てる。 [Step S37] The power supply control unit 20 changes the signal on / off1 from the L level to the H level, and supplies active power to the PCIe bridge controller 30 to bring it into an activated state.
[Step S38] When the power supply control unit 20 recognizes that active power has been supplied to the PCIe bridge controller 30, the flag is changed from the L level to the H level and 1 is set in the bit of the flag.

〔ステップＳ３９〕制御部１１ｂは、フラグの状態をポーリングで定期的に監視しており、フラグがＨレベルになっていることを検出すると、記憶部１２からＢＩＯＳを読み出して第２のＰＯＳＴ処理（第２の処理）を行う。 [Step S39] The control unit 11b periodically monitors the state of the flag by polling, and when it detects that the flag is at the H level, reads the BIOS from the storage unit 12 and performs a second POST process (step S39). The second process) is performed.

すなわち、制御部１１ｂは、フラグに１が立っていることを認識すると、記憶部１２からＰＣＩｅブリッジコントローラ３０の初期化処理に必要なＢＩＯＳを読み出して、第２のＰＯＳＴ処理としてＰＣＩｅブリッジコントローラ３０の初期化を行い、初期化処理を継続する。 That is, when the control unit 11b recognizes that 1 is set in the flag, the control unit 11b reads the BIOS required for the initialization process of the PCIe bridge controller 30 from the storage unit 12, and performs the second POST process of the PCIe bridge controller 30. Initialize and continue the initialization process.

〔ステップＳ４０〕制御部１１ｂによる第２のＰＯＳＴ処理が終了すると、電源制御部２０は、制御部１１ｂから第２のＰＯＳＴ処理の終了通知を受信し、コプロセッサボード５０を起動させる。コプロセッサボード５０は、制御部１１ｂから送信される第２のＰＯＳＴ処理の終了を示すコード（例えばＦＢ）を受信することで、第２のＰＯＳＴ処理の終了を認識する。 [Step S40] When the second POST process by the control unit 11b is completed, the power supply control unit 20 receives the end notification of the second POST process from the control unit 11b and activates the coprocessor board 50. The coprocessor board 50 recognizes the end of the second POST process by receiving the code (for example, FB) indicating the end of the second POST process transmitted from the control unit 11b.

なお、電源制御部２０は、フラグのビットに１を立てたときに信号PC_S3_STATE#がＬレベル（信号PC_S3_STATEがＨレベル）であるので、すでにホストＰＣ１０が起動していることを認識し、信号SUSSW#はＨレベルを維持して出力する（ワンショットのＬレベルパルスの出力は行わない）。 Since the signal PC_S3_STATE # is at the L level (the signal PC_S3_STATE is the H level) when the flag bit is set to 1, the power supply control unit 20 recognizes that the host PC 10 has already started, and the signal SUSSW # Maintains the H level and outputs (does not output the one-shot L level pulse).

上記の図８に示すようなＡＭＴにもとづく起動シーケンスによって、制御部１１ｂはフラグの設定前はＰＣＩｅブリッジコントローラ３０の初期化を含まないＰＯＳＴ処理を実行し、フラグの設定後はＰＣＩｅブリッジコントローラ３０の初期化を含むＰＯＳＴ処理を実行する。 By the activation sequence based on the AMT as shown in FIG. 8 above, the control unit 11b executes the POST process not including the initialization of the PCIe bridge controller 30 before setting the flag, and after setting the flag, the PCIe bridge controller 30 Execute POST processing including initialization.

これにより、ＡＭＴにもとづく起動において、ＰＣＩｅブリッジコントローラ３０が起動する前に、ＰＣＩｅブリッジコントローラ３０の初期化処理のプログラムデータが走ってしまうといった現象を無くすことができる。したがって、ＰＣＩｅブリッジコントローラ３０の初期化処理を、ＰＣＩｅブリッジコントローラ３０の起動後に行うことが可能になる。 As a result, it is possible to eliminate the phenomenon that the program data of the initialization process of the PCIe bridge controller 30 runs before the PCIe bridge controller 30 starts in the startup based on the AMT. Therefore, the initialization process of the PCIe bridge controller 30 can be performed after the PCIe bridge controller 30 is started.

上記で説明した本発明の情報処理システム１−１、１−２の処理機能は、コンピュータによって実現することができる。この場合、情報処理システム１−１、１−２が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。 The processing functions of the information processing systems 1-1 and 1-2 of the present invention described above can be realized by a computer. In this case, a program that describes the processing contents of the functions that the information processing systems 1-1 and 1-2 should have is provided. By executing the program on a computer, the above processing function is realized on the computer.

処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶部、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶部には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。 The program describing the processing content can be recorded on a computer-readable recording medium. Computer-readable recording media include magnetic storage units, optical disks, opto-magnetic recording media, semiconductor memories, and the like. The magnetic storage unit includes a hard disk device (HDD), a flexible disk (FD), a magnetic tape, and the like. Optical discs include CD-ROM / RW and the like. The magneto-optical recording medium includes MO (Magneto Optical disk) and the like.

プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶部に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。 When a program is distributed, for example, a portable recording medium such as a CD-ROM on which the program is recorded is sold. It is also possible to store the program in the storage unit of the server computer and transfer the program from the server computer to another computer via the network.

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶部に格納する。そして、コンピュータは、自己の記憶部からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。 The computer that executes the program stores, for example, the program recorded on the portable recording medium or the program transferred from the server computer in its own storage unit. Then, the computer reads the program from its own storage unit and executes processing according to the program. The computer can also read the program directly from the portable recording medium and execute the processing according to the program.

また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。 In addition, the computer can sequentially execute processing according to the received program each time the program is transferred from the server computer connected via the network. Further, at least a part of the above processing functions can be realized by an electronic circuit such as a DSP, ASIC, or PLD.

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。 Although the embodiment has been illustrated above, the configuration of each part shown in the embodiment can be replaced with another having the same function. Further, any other components or processes may be added. Further, any two or more configurations (features) of the above-described embodiments may be combined.

１−１ 情報処理システム
１ 情報処理装置
１ａ、１ｂ 制御部
１ｂ１ 保護機能
１ｃ 記憶部
２ 周辺装置
２ａ 電源部
Ｔ１ 起動中状態の検出タイミング
Ｔ２ 保護機能発動条件の判定タイミング 1-1 Information processing system 1 Information processing device 1a, 1b Control unit 1b1 Protection function 1c Storage unit 2 Peripheral device 2a Power supply unit T1 Detection timing of active state T2 Judgment timing of protection function activation condition

Claims (6)

待機電力および操作電力を出力する電源部を備える周辺装置と、
ネットワークを介した遠隔管理によって電力の起動指示を受信する第１の制御部と、前記第１の制御部に対して前記待機電力から前記操作電力が供給されるまでに要する時間以上の所定時間を保持する記憶部と、前記第１の制御部に前記待機電力が供給されている状態であり、かつ前記第１の制御部が起動中状態であることを条件にして前記第１の制御部への電力遮断を発動させる保護機能を備えており、前記第１の制御部が前記起動指示を受けて前記起動中状態になったことを検出した場合、前記起動中状態の検出時から前記所定時間遅延させた時刻で、前記保護機能を発動するための前記条件の判定を行う第２の制御部と、を含む情報処理装置と、
を有する情報処理システム。 Peripheral devices equipped with a power supply unit that outputs standby power and operating power,
A predetermined time equal to or longer than the time required for the standby power to supply the operating power to the first control unit that receives the power start instruction by remote management via the network. To the first control unit, provided that the storage unit to be held and the first control unit are in a state where the standby power is supplied and the first control unit is in the activated state. When the first control unit receives the activation instruction and detects that the activation state is entered, the predetermined time from the detection of the activation state is provided. An information processing device including a second control unit that determines the conditions for activating the protection function at a delayed time, and
Information processing system with. 前記周辺装置は、前記電源部の他に、前記電源部からの電力の供給制御を行う電源制御部、拡張バスを有して前記拡張バスを介した通信を中継する中継装置および前記拡張バスにそれぞれ接続された複数の演算処理装置を含む演算処理装置群を少なくとも備え、
前記電源制御部は、前記電源部、前記中継装置、前記情報処理装置および前記演算処理装置群の順に前記操作電力の供給を行う、
請求項１記載の情報処理システム。 In addition to the power supply unit, the peripheral device includes a power supply control unit that controls power supply from the power supply unit, a relay device that has an expansion bus and relays communication via the expansion bus, and the expansion bus. It has at least a group of arithmetic processing units including a plurality of arithmetic processing units connected to each other.
The power supply control unit supplies the operating power in the order of the power supply unit, the relay device, the information processing device, and the arithmetic processing unit group.
The information processing system according to claim 1. 前記電源制御部は、前記中継装置へ前記操作電力の供給制御を行った場合、前記中継装置への前記操作電力の供給制御の終了後に、前記中継装置が起動状態になったことを示すフラグを設定し、
前記第２の制御部は、前記フラグの設定状態を定期的に監視し、前記フラグが設定されていることを検出した場合、前記記憶部に格納されているプログラムデータを用いて前記周辺装置の初期化処理を行い、
前記電源制御部は、前記初期化処理の終了を検出した場合、前記演算処理装置群に前記操作電力の供給制御を行う、
請求項２記載の情報処理システム。 When the power supply control unit controls the supply of the operating power to the relay device, the power control unit sets a flag indicating that the relay device has been activated after the control of supplying the operating power to the relay device is completed. Set,
The second control unit periodically monitors the setting state of the flag, and when it detects that the flag is set, the second control unit uses the program data stored in the storage unit to use the program data of the peripheral device. Perform initialization processing and
When the power supply control unit detects the end of the initialization process, the power supply control unit controls the supply of the operating power to the arithmetic processing unit group.
The information processing system according to claim 2. 前記第２の制御部は、前記第１の制御部が前記起動指示を受信したことを検出した場合、
前記記憶部に格納されているプログラムデータを用いて、前記周辺装置の前記初期化処理のうちの前記中継装置の初期化を除く第１の処理を行い、
前記フラグの設定状態を定期的に監視し、前記第１の処理の終了後、前記フラグが設定されるまで前記初期化処理の実行を待機し、
前記フラグが設定されていることを検出した場合、前記プログラムデータを用いて、前記中継装置の初期化を含む第２の処理を行って前記初期化処理の実行を継続する、
請求項３記載の情報処理システム。 When the second control unit detects that the first control unit has received the activation instruction,
Using the program data stored in the storage unit, the first process other than the initialization of the relay device among the initialization processes of the peripheral device is performed.
The setting state of the flag is periodically monitored, and after the completion of the first process, the execution of the initialization process is waited until the flag is set.
When it is detected that the flag is set, the program data is used to perform a second process including the initialization of the relay device, and the execution of the initialization process is continued.
The information processing system according to claim 3. ネットワークを介した遠隔管理によって電力の起動指示を受信する第１の制御部と、
前記第１の制御部に対して待機電力から操作電力が供給されるまでに要する時間以上の所定時間を保持する記憶部と、
前記第１の制御部に前記待機電力が供給されている状態であり、かつ前記第１の制御部が起動中状態であることを条件にして前記第１の制御部への電力遮断を発動させる保護機能を備えており、前記第１の制御部が前記起動指示を受けて前記起動中状態になったことを検出した場合、前記起動中状態の検出時から前記所定時間遅延させた時刻で、前記保護機能を発動するための前記条件の判定を行う第２の制御部と、
を有する情報処理装置。 The first control unit that receives the power start instruction by remote management via the network,
A storage unit that holds a predetermined time longer than the time required for the standby power to supply the operating power to the first control unit.
The power cutoff to the first control unit is activated on condition that the standby power is supplied to the first control unit and the first control unit is in the activated state. It has a protection function, and when the first control unit receives the activation instruction and detects that the activation state has been entered, the time is delayed by the predetermined time from the detection of the activation state. A second control unit that determines the conditions for activating the protection function, and
Information processing device with. コンピュータに、
ネットワークを介した遠隔管理によって電力の起動指示を受信する制御部に対して、前記制御部に待機電力から操作電力が供給されるまでに要する時間以上の所定時間をメモリに保持し、
前記制御部に前記待機電力が供給されている状態であり、かつ前記制御部が起動中状態であることを条件にして前記制御部への電力遮断を行う保護機能を発動し、
前記制御部が前記起動指示を受けて前記起動中状態になったことを検出した場合、前記起動中状態の検出時から前記所定時間遅延させた時刻で、前記保護機能を発動するための前記条件の判定を行う、
処理を実行させるプログラム。 On the computer
For the control unit that receives the power start instruction by remote management via the network, a predetermined time longer than the time required for the operation power to be supplied from the standby power to the control unit is held in the memory.
The protection function for shutting off the power to the control unit is activated on the condition that the standby power is supplied to the control unit and the control unit is in the activated state.
When the control unit receives the activation instruction and detects that the activation state has been entered, the condition for activating the protection function at a time delayed by the predetermined time from the detection of the activation state. Judgment,
A program that executes processing.
JP2019191679A 2019-10-21 2019-10-21 Information processing system, information processing device, and program Active JP6691312B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019191679A JP6691312B1 (en) 2019-10-21 2019-10-21 Information processing system, information processing device, and program
GBGB2014702.1A GB202014702D0 (en) 2019-10-21 2020-09-18 Information processing system, information processing apparatus, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019191679A JP6691312B1 (en) 2019-10-21 2019-10-21 Information processing system, information processing device, and program

Publications (2)

Publication Number Publication Date
JP6691312B1 JP6691312B1 (en) 2020-04-28
JP2021068074A true JP2021068074A (en) 2021-04-30

Family

ID=70413828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019191679A Active JP6691312B1 (en) 2019-10-21 2019-10-21 Information processing system, information processing device, and program

Country Status (2)

Country Link
JP (1) JP6691312B1 (en)
GB (1) GB202014702D0 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7054037B1 (en) * 2021-09-29 2022-04-13 富士通クライアントコンピューティング株式会社 Information processing equipment and programs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345624A (en) * 2005-06-08 2006-12-21 Sharp Corp Undervoltage/overvoltage protection circuit for control power circuits
JP2018085075A (en) * 2016-11-25 2018-05-31 富士通株式会社 Function extension device, information processing system and control program of function extension device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6747422B2 (en) 2017-12-15 2020-08-26 京セラドキュメントソリューションズ株式会社 Power supply device, image forming device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345624A (en) * 2005-06-08 2006-12-21 Sharp Corp Undervoltage/overvoltage protection circuit for control power circuits
JP2018085075A (en) * 2016-11-25 2018-05-31 富士通株式会社 Function extension device, information processing system and control program of function extension device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7054037B1 (en) * 2021-09-29 2022-04-13 富士通クライアントコンピューティング株式会社 Information processing equipment and programs

Also Published As

Publication number Publication date
GB202014702D0 (en) 2020-11-04
JP6691312B1 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
TWI386791B (en) Transitioning a computing platform to a low power system state
KR101623756B1 (en) A method for interrupting power supply in an apparatus for interrupting power supply utilizing the voltage supplied to the system memory
TWI400604B (en) Platform power management based on latency guidance
TW470876B (en) Launch key, low power CD-ROM player for portable computers
KR101235854B1 (en) Image forming apparatus, System on Chip unit and driving method thereof
TW201135446A (en) Power management states
JP3777136B2 (en) Computer device, data dead copy method, program, and computer device operating method
JP2004152304A (en) System and method for holding state data of personal computer in standby state at ac power supply failure
JP2001222346A (en) Computer and computer system and power saving control method
JP2005527906A (en) Method and apparatus for providing a separate power management state
KR101936765B1 (en) Electronic device, micro controller and method for controlling thereof
JPH11288334A (en) Method and device for power down for computer system
TW515995B (en) Method allowing to configure computer system as wake on LAN
JP5915733B2 (en) Information processing apparatus, information processing method, and program
JP2009524126A (en) Mobile computing device and data packet receiving method thereof
CN113253824B (en) MCU system based on RISC-V kernel, power supply method and terminal equipment
US20050108585A1 (en) Silent loading of executable code
JP6691312B1 (en) Information processing system, information processing device, and program
JP4846862B2 (en) Information processing apparatus and power saving control method
CN101281416A (en) Method for ensuring system closedown completion
JP2011059426A (en) Image forming apparatus
TW201518919A (en) Power management device and method
JP2013123159A (en) Image processing apparatus and control method of the same, and program
US7272731B2 (en) Information handling system having reduced power consumption

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191118

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191121

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R150 Certificate of patent or registration of utility model

Ref document number: 6691312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250