JP6680973B2 - 情報処理装置、情報処理装置の制御方法及び演算処理装置 - Google Patents
情報処理装置、情報処理装置の制御方法及び演算処理装置 Download PDFInfo
- Publication number
- JP6680973B2 JP6680973B2 JP2016001676A JP2016001676A JP6680973B2 JP 6680973 B2 JP6680973 B2 JP 6680973B2 JP 2016001676 A JP2016001676 A JP 2016001676A JP 2016001676 A JP2016001676 A JP 2016001676A JP 6680973 B2 JP6680973 B2 JP 6680973B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- data
- access
- data access
- data acquisition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
前記データアクセス制御部は、前記ストア要求に応答して他の演算処理装置にデータ獲得要求を出力し、同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置は、他の演算処理装置から受信したデータアクセス要求を許可するか否かの判定と、前記データ獲得要求が同じストア要求のための再実行の要求か否かの判定とを行い、前記データアクセス要求を許可しない場合アクセス拒否応答を返信し、前記データアクセス要求を許可しないが前記データ獲得要求が前記再実行の要求と判定した場合前記データ獲得要求を許可する、情報処理装置である。
次に、CPU間のメモリへのアクセス制御について説明する。
次に、ストア要求の処理がどのように行われるかについて説明し、前述のCPU間のアクセス制御と競合した場合の課題について説明する。
図15は、本実施の形態におけるマルチプロセッサシステム(情報処理装置)の構成を示す図である。図15において図1と異なる構成は、プロセッサ部PR内のデータアクセス制御部DA_AC_CONに、ストア要求のためのデータ獲得要求が再実行であることを通知する再実行通知部RE_EXC_NTCが設けられていることである。さらに、図1と異なる構成は、システムコントローラSYS_CONが、アクセス許可判定部AC_PRMに、他のCPUからのデータ獲得要求が再実行であるか否かを判定する再実行判定部RE_EXC_JDが設けられていることである。
図19は、第2の実施の形態におけるCPUのプロセッサ部PRの構成例を示す図である。また、図20は、第2の実施の形態におけるCPUのシステムコントローラの構成例を示す図である。
第3の実施の形態では、アクセス制御にアクセストークンとメモリトークンによる制御と、ノードフェイルリストを利用する制御とを行い、さらに、同じストア動作での再実行の排他型のデータ獲得要求を通知するために、アクセストークン[13:0]を再実行の排他型のデータ獲得要求であることを示す専用のアクセストークンに置き換える。例えば、専用のアクセストークンとして14’hXXXXを割り当てる。そして、ローカルCPU側のデータアクセス制御部が同じストア動作で排他型のデータ獲得要求を再度実行する場合、アクセストークンを専用の14’hXXXXに置き換えて、排他型のデータ獲得要求をシステムコントローラに発行する。一方、ホームCPU側のシステムコントローラは、受信した排他型のデータ獲得要求のアクセストークンが専用のトークン14’hXXXXの場合は、同じストア動作での二度目の排他型のデータ獲得要求と判定し、アクセス制御が切替えられてアクセス元のノードIDがフェイルノードリスト内のノードIDと一致したとしても、そのデータ獲得要求を許可する。
第4の実施の形態では、アクセストークンとメモリトークンを利用してCPU間のアクセス制御を行う。そして、ローカルCPUのデータアクセス制御部が、ストア動作の第2フェーズでの再実行のデータ獲得要求に再実行であることを示す再実行フラグを付加して、ホームCPUに出力する。そして、ホームCPUは、データアクセス要求であるデータ獲得要求に、再実行フラグが付加されていたら、アクセストークンがメモリトークンと不一致でも、そのデータ獲得要求を許可する。
第5の実施の形態では、ノードフェイルリストを利用してCPU間のアクセス制御を行う。そして、ローカルCPUのデータアクセス制御部が、ストア動作の第2フェーズでの再実行のデータ獲得要求に再実行であることを示す再実行フラグを付加して、ホームCPUに出力する。そして、ホームCPUは、データアクセス要求であるデータ獲得要求に再実行フラグが付加されていたら、アクセス要求元のノードIDがフェイルノードリストと一致しても、そのデータ獲得要求を許可する。
命令を実行する演算処理部と、前記演算処理部からのデータアクセス要求に応答するデータアクセス制御部と、前記データアクセス制御部によるデータ転送を制御する制御装置とをそれぞれ有するとともに、通信経路を介して接続される複数の演算処理装置とを有し、
前記データアクセス制御部は、前記ストア要求に応答して他の演算処理装置にデータ獲得要求を出力し、同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置は、他の演算処理装置から受信したデータアクセス要求を許可するか否かの判定と、前記データ獲得要求が同じストア要求のための再実行の要求か否かの判定とを行い、前記データアクセス要求を許可しない場合アクセス拒否応答を返信し、前記データアクセス要求を許可しないが前記データ獲得要求が前記再実行の要求と判定した場合前記データ獲得要求を許可する、情報処理装置。
前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、前記データアクセス要求に対応する認証情報であるアクセス認証情報を付加して前記データアクセス要求を出力し、
前記データアクセス要求を受けるホーム側演算処理装置の前記制御装置は、受信したデータアクセス要求のアクセス認証情報が、自装置が管理する主記憶装置に記憶するメモリ認証情報と一致する場合、前記データアクセス要求に対応するデータへのアクセスを許可する、付記1に記載の情報処理装置。
前記ローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、前記アクセス認証情報として再実行用認証情報を付加して前記データ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記データ獲得要求のアクセス認証情報が前記再実行用認証情報の場合に前記再実行の要求と判定する、付記2に記載の情報処理装置。
前記ローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、再実行情報を付加して前記データ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記データ獲得要求に前記再実行情報が付加されている場合に前記再実行の要求と判定する、付記1または2に記載の情報処理装置。
前記複数の演算処理装置のそれぞれと複数の主記憶装置のそれぞれとでノードを構成し、
データアクセス要求を受けるホーム側演算処理装置の前記制御装置は、前記データアクセス要求を発行したノードがデータアクセス要求を拒否する拒否ノードに該当する場合に、前記データアクセス要求を拒否する、付記1に記載の情報処理装置。
前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、アクセス認証情報を付加してデータアクセス要求を出力し、前記再実行情報を有するデータ獲得要求を発行するとき、前記アクセス認証情報として再実行用認証情報を付加してデータ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記データ獲得要求の前記アクセス認証情報が再実行用認証情報の場合に前記再実行の要求と判定する、付記5に記載の情報処理装置。
前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、再実行情報を付加してデータ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、受信したデータ獲得要求に再実行情報が付加されている場合に前記再実行の要求と判定する、付記5に記載の情報処理装置。
前記ストア要求におけるデータ獲得要求は、他の演算処理装置によるデータ獲得状態を禁止する排他型のデータ獲得要求であり、
前記データ獲得要求に応答して、当該データ獲得要求のデータを記憶する主記憶装置を管理するホーム側演算処理装置は、前記他の演算処理装置のキャッシュメモリから前記データ獲得要求のデータを追い出し、その後前記データ獲得要求のデータを前記データ獲得要求を出力したローカル側演算処理装置に応答する、付記1に記載の情報処理装置。
前記データアクセス要求は、前記データ獲得要求とデータストア要求とを有する、付記1に記載の情報処理装置。
命令を実行する演算処理部と、前記演算処理部からのデータアクセス要求に応答するデータアクセス制御部と、前記データアクセス制御部によるデータ転送を制御する制御装置とをそれぞれ有する複数の演算処理装置と、
前記複数の演算処理装置それぞれに設けられアクセスを制御される複数の主記憶装置と、
前記複数の演算処理装置の間を接続する通信経路とを有する情報処理装置の制御方法であって、
前記データアクセス制御部が、
前記ストア要求に応答して他の演算処理装置にデータ獲得要求を出力し、
同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置が、
他の演算処理装置から受信したデータアクセス要求を許可するか否かの判定と、前記データ獲得要求が同じストア要求のための再実行の要求か否の判定とを行い、
前記データアクセス要求を許可しない場合にアクセス拒否応答を返信し、
前記データアクセス要求を許可しないが前記データ獲得要求が前記再実行の要求と判定した場合に前記データ獲得要求を許可する、情報処理装置の制御方法。
前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、前記データアクセス要求に対応する認証情報であるアクセス認証情報を付加して前記データアクセス要求を出力し、
前記データアクセス要求を受けるホーム側演算処理装置の前記制御装置は、受信したデータアクセス要求のアクセス認証情報が、自装置が管理する主記憶装置に記憶するメモリ認証情報と一致する場合、前記データアクセス要求に対応するデータへのアクセスを許可する、付記10に記載の情報処理装置の制御方法。
前記ローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、前記アクセス認証情報として再実行用認証情報を付加して前記データ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記データ獲得要求のアクセス認証情報が前記再実行用認証情報の場合に前記再実行の要求と判定する、付記11に記載の情報処理装置の制御方法。
前記ローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、再実行情報を付加して前記データ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記データ獲得要求に前記再実行情報が付加されている場合に前記再実行の要求と判定する、付記10または11に記載の情報処理装置の制御方法。
命令を実行する演算処理部と、
前記演算処理部からのデータアクセス要求に応答するデータアクセス制御部と、
前記データアクセス制御部によるデータ転送を制御し、対応するメモリのアクセスを制御する制御装置とを有し、
前記データアクセス制御部は、前記ストア要求に応答して他の演算処理装置にデータ獲得要求を出力し、同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置は、他の演算処理装置から受信したデータアクセス要求を許可するか否かの判定と、前記データ獲得要求が同じストア要求のための再実行の要求か否の判定とを行い、前記データアクセス要求を許可しない場合にアクセス拒否応答を返信し、前記データアクセス要求を許可しないが前記データ獲得要求が前記再実行の要求と判定した場合に前記データ獲得要求を許可する、演算処理装置。
H_CPU:ホームCPU(メモリを管理しているCPU)
L_CPU:ローカルCPU(H_CPUにデータアクセス要求を発行するリクエストCPU)
MEM:メモリ、メインメモリ
PR:プロセッサ回路、演算処理部
CORE:CPUコア、命令制御回路、命令制御部
DA_AC_CON:データアクセス制御回路(またはデータアクセス制御部)、キャッシュ制御回路(またはキャッシュ制御部)(パイプライン構成)
ST_BUF:ストアバッファ
CACHE:キャッシュメモリ(含むキャッシュタグ)
SYS_CON:システムコントローラ、ホームエージェント
TRNS_CON:トランザクション制御部
AC_PRM:アクセス許可判定回路(アクセス許可判定部)
AC_INF:アクセス制御情報
NW:プロセッサ間ネットワーク(または通信経路)
ACTK_RG:アクセストークンレジスタ
ACTK:アクセストークン(アクセス認証情報)
MTK_RG:メモリトークンレジスタ
MTK:メモリトークン(メモリ認証情報)
APL:アプリケーションプログラム
MON_APL:監視アプリケーションプログラム
Claims (9)
- 命令を実行する演算処理部と、前記演算処理部からのデータアクセス要求に応答するデータアクセス制御部と、前記データアクセス制御部による前記データアクセス要求の転送を制御する制御装置とをそれぞれ有するとともに、通信経路を介して接続される複数の演算処理装置を有し、
前記データアクセス制御部は、他の演算処理装置が管理する主記憶装置に対する前記データアクセス要求の一つであるストア要求に応答して前記他の演算処理装置に前記データアクセス要求の一つであるデータ獲得要求を出力し、同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置は、他の演算処理装置から受信したデータアクセス要求を許可するか否かの第1の判定と、前記データ獲得要求が同じストア要求のための再実行の要求であるか否かの第2の判定とを行い、前記第1の判定が前記データアクセス要求を許可しない場合アクセス拒否応答を返信し、前記第1の判定では前記データアクセス要求を許可しないと判定したが、前記第2の判定で当該データアクセス要求としてのデータ獲得要求が前記再実行の要求であると判定した場合には、前記データ獲得要求を許可する、情報処理装置。 - 前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、前記データアクセス要求に対応する認証情報であるアクセス認証情報を付加して前記データアクセス要求を出力し、
前記データアクセス要求を受けるホーム側演算処理装置の前記制御装置は、前記第1の判定で、受信したデータアクセス要求のアクセス認証情報が、自装置が管理する主記憶装置へのデータアクセス要求に対応する認証情報であるメモリ認証情報と一致する場合、前記データアクセス要求に対応するデータへのアクセスを許可する、請求項1に記載の情報処理装置。 - 前記ローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、前記アクセス認証情報として再実行用認証情報を付加して前記データ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記第2の判定で、前記データ獲得要求のアクセス認証情報が前記再実行用認証情報の場合に前記再実行の要求と判定する、請求項2に記載の情報処理装置。 - 前記ローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、再実行情報を付加して前記データ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記第2の判定で前記データ獲得要求に前記再実行情報が付加されている場合に前記再実行の要求と判定する、請求項2に記載の情報処理装置。 - 前記複数の演算処理装置のそれぞれと複数の主記憶装置のそれぞれとでノードを構成し、
データアクセス要求を受けるホーム側演算処理装置の前記制御装置は、前記第1の判定で、前記データアクセス要求を発行したノードがデータアクセス要求を拒否する拒否ノードに該当する場合に、前記データアクセス要求を拒否する、請求項1に記載の情報処理装置。 - 前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、アクセス認証情報を付加してデータアクセス要求を出力し、前記再実行情報を有するデータ獲得要求を発行するとき、前記アクセス認証情報として再実行用認証情報を付加してデータ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記第2の判定で、前記データ獲得要求の前記アクセス認証情報が再実行用認証情報の場合に前記再実行の要求と判定する、請求項5に記載の情報処理装置。 - 前記データアクセス要求を行うローカル側演算処理装置の前記データアクセス制御部は、前記再実行情報を有するデータ獲得要求を発行するとき、再実行情報を付加してデータ獲得要求を出力し、
前記ホーム側演算処理装置の前記制御装置は、前記第2の判定で、受信したデータ獲得要求に再実行情報が付加されている場合に前記再実行の要求と判定する、請求項5に記載の情報処理装置。 - 命令を実行する演算処理部と、前記演算処理部からのデータアクセス要求に応答するデータアクセス制御部と、前記データアクセス制御部による前記データアクセス要求の転送を制御する制御装置とをそれぞれ有する複数の演算処理装置と、
前記複数の演算処理装置それぞれに設けられアクセスを制御される複数の主記憶装置と、
前記複数の演算処理装置の間を接続する通信経路とを有する情報処理装置の制御方法であって、
前記データアクセス制御部が、
他の演算処理装置が管理する主記憶装置に対する前記データアクセス要求の一つであるストア要求に応答して前記他の演算処理装置に前記データアクセス要求の一つであるデータ獲得要求を出力し、
同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置が、
他の演算処理装置から受信したデータアクセス要求を許可するか否かの第1の判定と、前記データ獲得要求が同じストア要求のための再実行の要求であるか否かの第2の判定とを行い、
前記第1の判定が前記データアクセス要求を許可しない場合にアクセス拒否応答を返信し、
前記第1の判定では前記データアクセス要求を許可しないと判定したが、前記第2の判定で当該データアクセス要求としてのデータ獲得要求が前記再実行の要求であると判定した場合には、前記データ獲得要求を許可する、情報処理装置の制御方法。 - 命令を実行する演算処理部と、
前記演算処理部からのデータアクセス要求に応答するデータアクセス制御部と、
前記データアクセス制御部による前記データアクセス要求の転送を制御する制御装置とを有し、
前記データアクセス制御部は、他の演算処理装置が管理する主記憶装置に対する前記データアクセス要求の一つであるストア要求に応答して前記他の演算処理装置に前記データアクセス要求の一つであるデータ獲得要求を出力し、同じストア要求のためのデータ獲得要求を再度出力するときに再実行情報を有するデータ獲得要求を出力し、
前記制御装置は、他の演算処理装置から受信したデータアクセス要求を許可するか否かの第1の判定と、前記データ獲得要求が同じストア要求のための再実行の要求であるか否かの第2の判定とを行い、前記第1の判定が前記データアクセス要求を許可しない場合アクセス拒否応答を返信し、前記第1の判定では前記データアクセス要求を許可しないと判定したが、前記第2の判定で当該データアクセス要求としてのデータ獲得要求が前記再実行の要求であると判定した場合には、前記データ獲得要求を許可する、演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016001676A JP6680973B2 (ja) | 2016-01-07 | 2016-01-07 | 情報処理装置、情報処理装置の制御方法及び演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016001676A JP6680973B2 (ja) | 2016-01-07 | 2016-01-07 | 情報処理装置、情報処理装置の制御方法及び演算処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017123051A JP2017123051A (ja) | 2017-07-13 |
JP6680973B2 true JP6680973B2 (ja) | 2020-04-15 |
Family
ID=59306618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016001676A Active JP6680973B2 (ja) | 2016-01-07 | 2016-01-07 | 情報処理装置、情報処理装置の制御方法及び演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6680973B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872118B2 (ja) * | 1995-03-20 | 2007-01-24 | 富士通株式会社 | キャッシュコヒーレンス装置 |
JP3404386B2 (ja) * | 2001-03-14 | 2003-05-06 | エヌイーシーコンピュータテクノ株式会社 | メモリアクセスレイテンシ増加回避方式 |
JP3772690B2 (ja) * | 2001-04-25 | 2006-05-10 | 日本電気株式会社 | サービスシステム及びそれに用いるサービス方法 |
JP2009037439A (ja) * | 2007-08-02 | 2009-02-19 | Nec Computertechno Ltd | リクエスト処理装置、リトライ制御方法、及びリクエスト処理装置用プログラム |
JP5541275B2 (ja) * | 2011-12-28 | 2014-07-09 | 富士通株式会社 | 情報処理装置および不正アクセス防止方法 |
-
2016
- 2016-01-07 JP JP2016001676A patent/JP6680973B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017123051A (ja) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101403233B1 (ko) | 정보 처리 장치 및 부정 액세스 방지 방법 | |
US6449699B2 (en) | Apparatus and method for partitioned memory protection in cache coherent symmetric multiprocessor systems | |
JP4947441B2 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム | |
US7620954B2 (en) | Mechanism for handling load lock/store conditional primitives in directory-based distributed shared memory multiprocessors | |
JP4680851B2 (ja) | システムコントローラ,同一アドレスリクエストキューイング防止方法および情報処理装置 | |
US20070150665A1 (en) | Propagating data using mirrored lock caches | |
JP4474570B2 (ja) | キャッシュコヒーレンシ制御方法 | |
JP2005050368A (ja) | マルチプロセッサ・システム | |
JP3889879B2 (ja) | 仮想メモリ変換を制御する方法 | |
JP4587756B2 (ja) | 半導体集積回路装置 | |
JP2012238306A (ja) | ルーティングのための方法及び装置 | |
JP5499987B2 (ja) | 共有キャッシュメモリ装置 | |
JP2008033893A (ja) | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法 | |
JP3550092B2 (ja) | キャッシュ装置及び制御方法 | |
JP5999216B2 (ja) | データ処理装置 | |
JP6680973B2 (ja) | 情報処理装置、情報処理装置の制御方法及び演算処理装置 | |
JP2017191435A (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JPH1173365A (ja) | データ移動操作を最適化する方法 | |
JP6668908B2 (ja) | 情報処理システム、送信装置および情報処理システムの制御方法 | |
JPH11338833A (ja) | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム | |
US10628056B2 (en) | Information processing apparatus and shared memory management method | |
US20170177508A1 (en) | Information processing apparatus and shared-memory management method | |
JP6881485B2 (ja) | メモリ配置装置、メモリ配置方法、及び、メモリ配置プログラム | |
JPH04140860A (ja) | マルチプロセッサにおけるバス制御方法 | |
US20140006722A1 (en) | Multiprocessor system, multiprocessor control method and processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6680973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |