JP6674056B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関し、例えばフィン型ＦＥＴ構造を有する半導体装置に関する。

ＭＯＳＦＥＴ（Metal- Oxide-Semiconductor Field Effect Transistor）の典型的な構造の一つに、プレーナー型ＦＥＴ構造がある。プレーナー型ＦＥＴ構造では、ソース領域、ドレイン領域、チャネル領域が基板上に平面的に配置されている。特許文献１には、プレーナー型ＦＥＴ構造を有する半導体装置が開示されている。特許文献１の半導体装置では、半導体基板上のｎ型ウェル領域、ｐ型ウェル領域に、それぞれ複数のｐチャネル型電界効果トランジスタ（ＰＭＯＳ）、ｎチャネル型電界効果トランジスタ（ＮＭＯＳ）が形成されている。

ＰＭＯＳ、ＮＭＯＳは、それぞれ、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する。プレーナー型ＦＥＴ構造では、半導体基板上のゲート電極によってチャネルが上側から制御される。これら複数のＭＯＳＦＥＴは、所望の回路を構成するために、ゲート電極の上層の第１層目の配線によって結線されている。

また、半導体基板上には、「タップ」と称される給電用の拡散層が一方向に延在するように形成されている。タップは、ＰＭＯＳが形成されるｎ型ウェル領域に電源電位ＶＤＤを供給するｎウェルタップ、ＮＭＯＳが形成されるｐ型ウェル領域に電源電位ＶＳＳを供給するｐウェルタップを含む。ｎウェルタップは、第１層目の配線を介して一つのＰＭＯＳソース領域に接続されており、ｐウェルタップは、第１層目の配線を介して一つのＮＭＯＳのソース領域に接続されている。

特開２０１０−１４１１８７号公報

上述のプレーナー型ＦＥＴ構造では、ゲート電極はタップ形成領域まで延びていない。このため、タップを跨ぐように半導体素子を接続する場合、ゲート電極よりも上層の配線を用いる必要がある。このように、半導体素子の接続にゲート電極の上層の配線を用いると、使用可能な配線トラック数が少なくなり、配線が混雑し、面積の増大を招くという問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、半導体基板の第１ウェル上に設けられ、当該第１ウェルと同じ導電型の第１フィンと、第２ウェル上に設けられ、当該第２ウェルと異なる導電型の第２フィンと、第１及び第２フィンに接続された第１電極とを有する。

前記一実施の形態によれば、配線の混雑を緩和し、面積の増大を回避することが可能なフィンを有する半導体装置を提供することができる。

実施の形態１に係る半導体装置の構成を示す平面図である。 実施の形態１に係る半導体装置の回路図である。 図１のフィンと、電極及び配線層との関係を説明する斜視図である。 図１のＩＶ−ＩＶ断面図である。 図１のＶ−Ｖ断面図である。 実施の形態２に係る半導体装置の構成を示す平面図である。 実施の形態２に係る半導体装置の回路図である。 図６のＶＩＩＩ−ＶＩＩＩ断面図である。 実施の形態３に係る半導体装置の構成を示す平面図である。 実施の形態３に係る半導体装置の回路図である。 図９のＸＩ−ＸＩ断面図である。 実施の形態４に係る半導体装置の構成を示す平面図である。 実施の形態４に係る半導体装置の回路図である。 図１２のＸＶＩ−ＸＶＩ断面図である。 図１２のＸＶ−ＸＶ断面図である。 実施の形態５に係る半導体装置の構成を示す平面図である。 実施の形態５に係る半導体装置の回路図である。 図１６のＸＶＩＩＩ−ＸＶＩＩＩ断面図である。 実施の形態６に係る半導体装置の構成を示す平面図である。 実施の形態６に係る半導体装置の回路図である。 図１９のＸＸＩ−ＸＸＩ断面図である。 実施の形態７に係る半導体装置の構成を示す平面図である。 図２２のＸＸＩＩＩ−ＸＸＩＩＩ切断線から矢印方向に向かって見た図である。 図２２のＸＸＩＶ−ＸＸＩＶ切断線から矢印方向に向かって見た図である。 図１のＮＭ第１電極、ＮＭ第２電極が、ｎ型フィンの長手方向の側面の端部及び上面の端部のみに接する場合のＶ−Ｖ断面図である。 比較例に係る半導体装置の構成を示す平面図である。 図２６のＸＸＶＩ−ＸＸＶＩ断面図である。

以下、図面を参照しながら、実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。以下の実施の形態に示す具体的な値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、それに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

以下の実施の形態において、電界効果トランジスタを代表するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をＭＯＳと略し、ｐチャネル型のＭＯＳＦＥＴをＰＭＯＳと略し、ｎチャネル型のＭＯＳＦＥＴをＮＭＯＳと略す。また、以下の説明において、給電を行うための基板コンタクト用の拡散層をタップ（ＴＡＰ）と称する。

以下の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１導電型とし、他方の導電型を第２導電型とした場合、第１導電型をｐ型、第２導電型をｎ型とすることもできるし、反対に第１導電型をｎ型、第２導電型をｐ型とすることもできる。

実施の形態に係る半導体装置の説明に先立ち、図２６、２７を参照して、比較例に係る半導体装置について説明する。図２６は比較例に係る半導体装置の構成を示す平面図であり、図２７は図２６のＸＸＶＩ−ＸＸＶＩ断面図である。図２６、２７に示す比較例は、プレーナー型ＦＥＴ構造を有する半導体装置である。なお、図２７において、ゲート絶縁膜等の図示は省略されている。

図２７に示すように、比較例に係る半導体装置１００では、半導体基板上に、ｐ型ウェル領域１０１、ｎ型ウェル領域１０２が形成されている。また、半導体基板には、素子分離膜１０３が形成されている。素子分離膜１０３は、半導体素子が形成される活性領域を区画する。

図２６に示すように、ｐ型ウェル領域１０１には、２つのｎチャネル型電界効果トランジスタ（ＮＭＯＳ）領域１１０が形成されている。各ＮＭＯＳ領域１１０には、複数のＮＭＯＳが形成されている。ＮＭＯＳは、ＮＭＯＳ領域１１０上にゲート絶縁膜を介して形成されたゲート電極１１１により制御される。２つのＮＭＯＳ領域１１０の間には、ｐ型ウェル領域１０１に電源電位ＶＳＳを供給するＰＷ（ｐ型ウェル）ＴＡＰ領域１２０が形成されている。ＰＷＴＡＰ領域１２０は、２つのＮＭＯＳ領域１１０の間に、一方向に延在するように形成されている。

ｎ型ウェル領域１０２には、２つのｐチャネル型電界効果トランジスタ（ＰＭＯＳ）領域１３０が形成されている。各ＰＭＯＳ領域１３０には、複数のＰＭＯＳが形成されている。ＰＭＯＳは、ＰＭＯＳ領域１３０上にゲート絶縁膜を介して形成されたゲート電極１３１により制御される。２つのＰＭＯＳ領域１１０の間には、ｎ型ウェル領域１０２に電源電位ＶＤＤを供給するＮＷ（ｎ型ウェル）ＴＡＰ領域１２０が形成されている。ＮＷＴＡＰ領域１４０は、２つのＰＭＯＳ領域１３０の間に、一方向に延在するように形成されている。

ＮＭＯＳのソース領域、ドレイン領域は、それぞれｎ型ウェル領域１０１に形成された低濃度ｎ型半導体領域（不図示）と高濃度ｎ型半導体領域Ｎ＋からなる。ＰＷＴＡＰ領域１２０の表面には、ｐ型ウェル領域１０１に形成された高濃度ｐ型半導体領域Ｐ＋が形成されている。ＰＭＯＳのソース領域、ドレイン領域は、それぞれｐ型ウェル領域１０２に形成された低濃度ｎ型半導体領域（不図示）と高濃度ｎ型半導体領域Ｐ＋からなる。ＮＷＴＡＰ領域１４０の表面には、ｎ型ウェル領域１０２に形成された高濃度ｎ型半導体領域Ｎ＋が形成されている。

これらの領域上には、図示しない層間絶縁膜が設けられる。層間絶縁膜にはコンタクトホールが形成され、コンタクトホール内にプラグ１０４が形成される。ＰＷＴＡＰ領域１２０を介して対向して配置された２つのＮＭＯＳのドレインは、上層配線層１０５を介して接続されている。ＮＷＴＡＰ領域１４０を介して対向して配置された２つのＰＭＯＳのドレインは、上層配線層１０５を介して接続されている。上層配線層１０５は、ゲート電極の上層に形成された第１層目の金属層Ｍ１からなる。

上層配線層１０５は、ＰＷＴＡＰ領域１２０、ＮＷＴＡＰ領域１４０が延在する方向と略直交する方向に延在している。上層配線層１０５は、ＰＷＴＡＰ領域１２０、ＮＷＴＡＰ領域１４０をそれぞれ跨ぐように形成されている。このように、比較例に係る半導体装置では、ＰＭＯＳ、ＮＭＯＳの接続にゲート電極よりもさらに上層の配線層が用いられるため、使用可能な配線トラック数が少なくなり、配線が混雑し、面積の増大を招くという問題がある。

このようなプレーナー型ＦＥＴでは、近年の素子の微細化に伴い、不純物濃度の高濃度化による移動度の低下や、リーク電流の増加が問題となっている。これらの問題への対策の一つとして、フィン（Ｆｉｎ）型ＦＥＴが提案されている。フィン型ＦＥＴは、半導体基板上に形成されたフィン型のチャネル領域をコの字型のゲート電極で挟み込んだ構造を有しており、チャネルが三方向から制御される。このため、従来のプレーナー型ＦＥＴでは問題となっていたリーク電流を効果的に抑制することが可能となる。

このように、プレーナー型ＦＥＴからフィン型ＦＥＴになって、それまでのレイアウトルールが大きく変更された。その一つに、基板コンタクト（タップ）用の拡散層上に、トランジスタのゲートとして用いられる電極を形成する、というものがある。本発明者らは、タップ用の拡散層上に形成される電極を配線として使用することで、プレーナー型ＦＥＴにおいて問題となっている、配線層の混雑を緩和することを検討した。

以下、実施の形態に係る半導体装置について説明する。実施の形態に係る半導体装置は、フィン型ＦＥＴ構造のトランジスタを有するものであり、マイコンやSystem-on-a-chip（SoC）製品に適用可能である。

実施の形態１．
実施の形態１に係る半導体装置１について、図１〜５を参照して説明する。図１は半導体装置１の構成を示す平面図であり、図２は半導体装置１の回路図である。図３は、図１のフィンと、電極及び配線層との関係を説明する斜視図である。図４は図１のＩＶ−ＩＶ断面図であり、図５は図１のＶ−Ｖ断面図である。

図１に示すように、半導体装置１は、２つのＮＭＯＳ領域１０とＰＷＴＡＰ領域２０とを有する。２つのＮＭＯＳ領域１０は、ＰＷＴＡＰ領域２０を挟んで対向して形成されている。図４、５に示すように、半導体基板には、ＮＭＯＳ領域１０において、ｐ型ウェル領域１５が形成されている。また、半導体基板には、ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５が形成されている。このように、実施の形態１では、ＮＭＯＳ領域１０、ＰＷＴＡＰ領域２０にそれぞれ形成されるウェル領域は同じ導電型である。

半導体基板には、素子分離膜１６が形成されている。素子分離膜１６は、半導体素子が形成される活性領域を区画し、半導体基板に形成される素子間の干渉を防止する機能を有している。素子分離膜１６は、例えば、半導体基板に溝を形成し、この溝内に酸化シリコン膜等の絶縁膜を埋め込むＳＴＩ（Shallow Trench Isolation）法により形成される。

ＮＭＯＳ領域１０において、ｐ型ウェル領域１５上にはｎ型フィン１１が形成されている。ｐ型ウェル領域１５とｎ型フィン１１とは異なる導電型である。ｎ型フィン１１は、細い短冊状（直方体状）の形状を有している。図１に示す例では、３つのｎ型フィン１１が所定の間隔で配置されている。ｎ型フィン１１が延在する方向をｘ方向とする。

ｎ型フィン１１上には、３つの電極（ＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂ、ＮＭ第３電極１２ｃ）が形成されている。これら３つの電極は、ｘ方向と直交するｙ方向に延在し、３つのｎ型フィン１１と交差している。従って、ｎ型フィン１１とこれら３つの電極１２ａ〜１２ｃとの間には、それぞれゲート絶縁膜１７が形成される。ゲート絶縁膜１７は、例えば、酸化シリコン膜からなる。ゲート絶縁膜１７の厚さは、２ｎｍ以下、望ましくは１ｎｍ程度である。また、素子分離膜１６は、ゲート絶縁膜１７よりも厚い。

ここで、図３を参照して、ｎ型フィン１１とＮＭ第２電極１２ｂとの関係について説明する。ＮＭ第２電極１２ｂは、ゲート絶縁膜１７を介してｎ型フィン１１の表面上を跨ぐように形成される。ｎ型フィン１１のＮＭ第２電極１２ｂで覆われている領域がチャネル領域として機能する。すなわち、ＮＭＯＳは、ｎ型フィン１１の両側面と上面とがチャネル領域となるトライゲート構造を有する。ＮＭ第２電極１２ｂは、ＮＭＯＳのゲート電極となる。ｎ型フィン１１のＮＭ第２電極１２ｂに覆われていない領域は、ソース領域又はドレイン領域となる。

３つの電極１２ａ〜１２ｃは、導電性膜で形成されており、例えば多結晶シリコン膜で形成されている。ｐ型ウェル領域１５上のＮＭＯＳのゲート電極となるＮＭ第２電極１２ｂには、燐又は砒素などのｎ型導電性の不純物が導入されていてもよい。また、電極１２ａ〜１２ｃの材料として、タングステン等のゲートメタル材料を用いることも可能である。

図４に示すように、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃは、ｎ型フィン１１の端部を覆うように形成されている。すなわち、ｎ型フィン１１の端部は、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃ中に配置されている。つまり、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃは、ｎ型フィン１１の長手方向の側面の端部、上面の端部、短手方向の側面に接している。なお、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃの配置についてはこれに限定されない。例えば、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃがｎ型フィン１１の短手方向の側面のみに接するように配置してもよい。また、ＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂが、ｎ型フィン１１の長手方向の側面の端部及び上面の端部のみに接し、短手方向の側面には接しないように形成してもよい。すなわち、ｎ型フィン１１の端部が、図４において破線で示す範囲内にあればよい。図２５に、図１の、ＮＭ第１電極、ＮＭ第２電極が、ｎ型フィンの長手方向の側面の端部及び上面の端部のみに接し、短手方向の側面には接しない場合のＶ−Ｖ断面図を示す。図２５に示すように、ｎ型フィン１１の短手方向の側面はＮＭ第１電極１２ａから露出している。

ＮＭ第１電極１２ａとＮＭ第２電極１２ｂとの間には、ＮＭ第１配線層１３ａが形成されている。ＮＭ第１配線層１３ａは、ＮＭ接続配線層１４によりＮＭ第１電極１２ａに接続されている。また、ＮＭ第２電極１２ｂとＮＭ第３電極１２ｃとの間には、ＮＭ第２配線層１３ｂが形成されている。なお、ＮＭ第１配線層１３ａ、ＮＭ第２配線層１３ｂ、ＮＭ接続配線層１４は、比較例において説明したゲート電極の上層の上層配線層１０５とは異なり、フィン型ＦＥＴにおいて新たに追加された金属層Ｍ０からなる。

金属層Ｍ０は、比較例におけるゲートと金属層Ｍ１との間にある層である。ＮＭ第１配線層１３ａ、ＮＭ第２配線層１３ｂはｎ型フィン１１上に垂直方向に延びる配線層であり、金属層Ｍ０＿Ｖと称される。ＮＭ接続配線層１４は、ｎ型フィン１１と平行に水平方向に延びる配線であり、金属層Ｍ０＿Ｈと称される。従って、実施の形態では図示されないが、金属層Ｍ０の上層には、プラグを介して接続される第１層目の金属膜Ｍ１が配置される。

金属層Ｍ０は、例えば、図示しない層間絶縁膜に形成された溝内に、バリアメタル膜及び銅を主体とする導電性膜が埋め込まれて形成されている。バリアメタル膜は、タンタル、窒化タンタルまたはそれらの積層膜からなる。なお、金属層Ｍ０より上層の第１層目の配線層（金属層Ｍ１）以降についても、同様の構成とすることができる。なお、金属層Ｍ０より上層の配線層とプラグとを一体的に形成することも可能である。

図３に示すように、ＮＭ第１配線層１３ａは、ｎ型フィン１１の表面上を跨ぐように形成される。なお、図３では図示していないが、ＮＭ第２配線層１３ｂもまた同様に、ｎ型フィン１１の表面上を跨ぐように形成される。

図５に示すように、ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５上にはｐ型フィン２１が形成されている。ｐ型ウェル領域１５とｐ型フィン２１とは同じ導電型である。ｐ型フィン２１は、ｎ型フィン１１と同様に、細い短冊状（直方体状）の形状を有している。図１に示す例では、２つのｐ型フィン２１が所定の間隔で配置されている。ｐ型フィン２１は、ｎ型フィン１１が延在する方向と同じ、ｘ方向に延在している。

ｐ型フィン２１上には、３つの電極（ＮＭ第１電極１２ａ、ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂ）が形成されている。ゲート絶縁膜１７は、ｐ型フィン２１を覆うように形成されている。したがって、ｐ型フィン２１とこれら３つの電極との間には、ゲート絶縁膜１７が形成される。ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂは、ｘ方向と直交するｙ方向に延在し、２つのｐ型フィン２１と交差している。ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂもまた、３つの電極１２ａ〜１２ｃと同様の材料で形成することができる。

なお、図５に示す通り、ゲート絶縁膜１７は各電極と各フィンの間だけでなく、フィン間の素子分離膜上にも形成されている。言い換えると、３つの電極（ＮＭ第１電極１２ａ、ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂ）のそれぞれ下面の全面において、ゲート絶縁膜１７が形成されている。他の実施の形態においても同様である。

ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂは、ｐ型フィン２１の端部を覆うように形成されている。図４及び図２５を参照してｎ型フィン１１について説明したのと同様に、ｐ型フィン２１の端部は、ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂの内側の端部から外側の端部までの範囲内に配置することができる。

ＮＭ第１電極１２ａは、一方のＮＭＯＳ領域１０からＰＷＴＡＰ領域２０を通り、他方のＮＭＯＳ領域１０に至るまで延在している。ＮＭ第１電極１２ａは、他方のＮＭＯＳ領域１０のＮＭ第１配線層１３ａにも、ＮＭ接続配線層１４を介して接続されている。従って、ＰＷＴＡＰ領域２０の両側に形成された２つのＮＭＯＳのドレイン同士が接続され、図２に示す回路構成となる。

すなわち、ＰＷＴＡＰ領域２０上の、ＮＭＯＳのゲートとして用いられる電極（ＮＭ第２電極１２ｂ）と同じ工程で形成された電極（ＮＭ第１電極１２ａ）が、ＰＷＴＡＰ領域２０の両側に形成されたＮＭＯＳの信号を伝送する配線として用いられる。つまり、ＰＷＴＡＰ領域２０上のＮＭ第１電極１２ａは、ＰＷＴＡＰ領域２０の上下のＮＭＯＳをつなぐ配線であり、電源ではない信号ノードとなっている。ＮＭ第１電極１２ａは、ＰＷＴＡＰ領域２０において、ｐ型フィン２１により半導体基板と接続されている。

ＮＭ第１電極１２ａとＰＷＴＡＰ第１電極２２ａとの間には、ＰＷＴＡＰ第１配線層２３ａが配置されている。また、ＮＭ第１電極１２ａとＰＷＴＡＰ第２電極２２ｂとの間には、ＰＷＴＡＰ第２電極２２ｂが配置されている。ＰＷＴＡＰ第１配線層２３ａ、ＰＷＴＡＰ第２配線層２３ｂは、それぞれ電源電位ＶＳＳに接続されている。電源電位ＶＳＳは、基準電位（接地電位）ＧＮＤとすることができる。

ｐ型フィン２１は、ｐ型ウェル領域１５に電源電位ＶＳＳを供給し、ｐ型ウェル領域１５を一定の電位に固定する。ＰＷＴＡＰ第１配線層２３ａ、ＰＷＴＡＰ第２配線層２３ｂは、比較例の上層配線層１０５とは異なり、上述した金属層Ｍ０＿Ｖである。

このように、実施の形態１に係る半導体装置では、比較例のように上層配線層を用いることなく、ＰＷＴＡＰ領域２０上のＮＭ第１電極１２ａを電源以外の信号を伝送する配線として機能させることができる。このため、配線の混雑を防ぎ、半導体装置の面積を小さくすることが可能となる。

実施の形態２．
実施の形態２に係る半導体装置１Ａについて、図６〜８を参照して説明する。図６は半導体装置１Ａの構成を示す平面図であり、図７は半導体装置１Ａの回路図である。図８は図６のＶＩＩＩ−ＶＩＩＩ断面図である。

図６に示すように、半導体装置１Ａは、１つのＮＭＯＳ領域１０とＰＷＴＡＰ領域２０とを有する。図８に示すように、ＮＭＯＳ領域１０において、半導体基板上にはｐ型ウェル領域１５が形成されている。また、ＰＷＴＡＰ領域２０において、半導体基板上にはｐ型ウェル領域１５が形成されている。このように、実施の形態２では、ＮＭＯＳ領域１０、ＰＷＴＡＰ領域２０にそれぞれ形成されるウェル領域は同じ導電型である。半導体基板には、活性領域を区画する素子分離膜１６が形成されている。

ＮＭＯＳ領域１０において、ｐ型ウェル領域１５上には３つのｎ型フィン１１がｘ方向に延在するように形成されている。ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５上には、２つのｐ型フィン２１がｘ方向に延在するように形成されている。図６に示す例では、ｐ型フィン２１の長さは、ｎ型フィン１１の長さの略半分である。なお、図示は省略されているが、ｎ型フィン１１、ｐ型フィン２１上には、これらを覆うようにゲート絶縁膜１７が形成されている。

ｎ型フィン１１上には、３つの電極（ＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂ、ＮＭ第３電極１２ｃ）が形成されている。これら３つの電極は、ｘ方向と直交するｙ方向に延在し、３つのｎ型フィン１１を跨ぐように形成されている。ＮＭ第２電極１２ｂは、ＮＭＯＳのゲート電極となる。また、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃは、ｎ型フィン１１の端部を覆うように形成されている。

実施の形態２では、ゲート電極となるＮＭ第２電極１２ｂがＰＷＴＡＰ領域２０まで延在している。ＮＭ第２電極１２ｂは、ｐ型フィン２１の一方の端部を覆うように配置される。ｐ型フィン２１の他方の端部上には、ＰＷＴＡＰ電極２２が形成されている。ＰＷＴＡＰ電極２２は、ｐ型フィン２１の他方の端部を覆うように形成される。なお、図４及び図２５において説明したように、ｎ型フィン１１の端部は、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃの長手方向に延びる二側面間にあればよい。また、ｐ型フィン２１の端部は、ＰＷＴＡＰ電極２２の長手方向に延びる二側面間、ＮＭ第２電極１２ｂの長手方向に延びる二側面間にあればよい。

ＮＭ第１電極１２ａとＮＭ第２電極１２ｂとの間には、ＮＭ第１配線層１３ａが形成されている。また、ＮＭ第２電極１２ｂとＮＭ第３電極１２ｃとの間には、ＮＭ第２配線層１３ｂが形成されている。ＰＷＴＡＰ領域２０において、ＰＷＴＡＰ電極２２とＮＭ第２電極１２ｂとの間には、ＰＷＴＡＰ配線層２３が形成されている。ＰＷＴＡＰ配線層２３は、電源電位ＶＳＳに接続されている。

ＰＷＴＡＰ領域２０のＮＭ第２電極１２ｂには、ゲートコンタクト２４が接続されている。ゲートコンタクト２４は、ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５に電源電位ＶＳＳを供給するＰＷＴＡＰ配線層２３よりもＮＭＯＳ領域１０から離れた位置に形成されている。ゲートコンタクト２４は、上述した金属層Ｍ０＿Ｖからなる。実施の形態２に係る半導体装置は、図７に示す回路構成となる。

このように、実施の形態２では、ＰＷＴＡＰ領域２０上のＮＭ第２電極１２ｂを介して、ＮＭＯＳのゲートに電圧を印加することが可能となる。これにより、ゲートコンタクト用の金属層をソース、ドレインから離すことが可能となる。このため、配線層の密集を避けることができ、半導体装置の面積を小さくすることが可能となる。

実施の形態３．
実施の形態３に係る半導体装置１Ｂについて、図９〜１１を参照して説明する。図９は半導体装置１Ｂの構成を示す平面図であり、図１０は半導体装置１Ｂの回路図である。図１１は図９のＸＩ−ＸＩ断面図である。

図９に示すように、半導体装置１Ｂは、ＮＭＯＳ領域１０、ＰＷＴＡＰ領域２０、ＰＭＯＳ領域３０を有する。図１１に示すように、ＮＭＯＳ領域１０において、半導体基板上にはｐ型ウェル領域１５が形成されている。ＰＷＴＡＰ領域２０において、半導体基板上にはｐ型ウェル領域１５が形成されている。ＰＭＯＳ領域３０において、半導体基板上には、ｎ型ウェル領域３５が形成されている。このように、実施の形態３では、ＮＭＯＳ領域１０、ＰＷＴＡＰ領域２０にそれぞれ形成されるウェル領域は同じ導電型であり、ＰＭＯＳ領域３０に形成されるウェル領域の導電型とは異なる。半導体基板には、活性領域を区画する素子分離膜１６が形成されている。

ＮＭＯＳ領域１０において、ｐ型ウェル領域１５上には３つのｎ型フィン１１がｘ方向に延在するように形成されている。ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５上には、２つのｐ型フィン２１がｘ方向に延在するように形成されている。ＰＭＯＳ領域３０において、ｎ型ウェル領域３５上には３つのｐ型フィン３１がｘ方向に延在するように形成されている。図９に示す例では、ｎ型フィン１１、ｐ型フィン３１の長さは略等しい。また、ｐ型フィン２１の長さは、ｎ型フィン１１、ｐ型フィン３１の長さの略半分である。なお、図示は省略されているが、ｎ型フィン１１、ｐ型フィン２１、ｐ型フィン３１上には、これらを覆うようにゲート絶縁膜１７が形成されている。

ｎ型フィン１１上には、３つの電極（ＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂ、ＮＭ第３電極１２ｃ）が形成されている。これら３つの電極は、ｘ方向と直交するｙ方向に延在し、３つのｎ型フィン１１を跨ぐように形成されている。ＮＭ第２電極１２ｂは、ＮＭＯＳのゲート電極となる。また、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃは、ｎ型フィン１１の端部を覆うように形成されている。

実施の形態３では、３つの電極（ＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂ、ＮＭ第３電極１２ｃ）のいずれもが、ＮＭＯＳ領域１０からＰＷＴＡＰ領域２０を超えて、ＰＭＯＳ領域３０まで延在している。ＮＭ第１電極１２ａは、ｐ型フィン２１の他方の端部、及び、ｐ型フィン３１の一方の端部を覆うように配置される。ＮＭ第２電極１２ｂは、ｐ型フィン２１の一方の端部を覆い、ｐ型フィン３１を跨ぐように配置される。ＮＭ第２電極１２ｂは、ＮＭＯＳのゲート電極であるとともに、ＰＭＯＳのゲート電極でもある。

ＮＭ第３電極１２ｃは、ｐ型フィン３１の他方の端部を覆うように配置される。なお、ｎ型フィン１１の端部、ｐ型フィン３１の端部は、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃの長手方向に延びる二側面間にあればよい。また、ｐ型フィン２１の端部は、ＮＭ第２電極１２ｂ、ＮＭ第３電極１２ｃの長手方向に延びる二側面間にあればよい。

ＮＭＯＳ領域１０において、ＮＭ第１電極１２ａとＮＭ第２電極１２ｂとの間には、ＮＭ第１配線層１３ａが形成されている。ＮＭ第１電極１２ａは、ＮＭ接続配線層１４を介して、ＮＭ第１配線層１３ａに接続されている。また、ＮＭＯＳ領域１０において、ＮＭ第２電極１２ｂとＮＭ第３電極１２ｃとの間には、ＮＭ第２配線層１３ｂが形成されている。ＰＷＴＡＰ領域２０において、ＮＭ第１電極１２ａとＮＭ第２電極１２ｂとの間には、ＰＷＴＡＰ配線層２３が形成されている。ＰＷＴＡＰ配線層２３は、電源電位ＶＳＳに接続されている。

ＰＭＯＳ領域３０において、ＮＭ第１電極１２ａとＮＭ第２電極１２ｂとの間には、ＰＭ第１配線層３３ａが形成されている。ＮＭ第１電極１２ａは、ＰＭ接続配線層３４を介してＰＭ第１配線層３３ａに接続されている。また、ＰＭＯＳ領域３０において、ＮＭ第２電極１２ｂとＮＭ第３電極１２ｃとの間には、ＰＭ第２配線層３３ｂが形成されている。

ＮＭ第２電極１２ｂには、ゲートコンタクト２４が接続されている。ゲートコンタクト２４は、ＰＷＴＡＰ領域２０とＰＭＯＳ領域３０の境界部上に形成されている。従って、半導体装置１Ｂは、ＰＷＴＡＰ領域２０の両側に形成されたＮＭＯＳ、ＰＭＯＳのゲート電極同士、ドレイン同士が接続され、図１０に示す回路構成となる。

このように、実施の形態３では、ＰＷＴＡＰ領域２０上のＮＭ第１電極１２ａを電源以外の信号を伝送する配線として機能させることができる。また、ゲートコンタクト用の金属層をソース、ドレインから離すことが可能となる。これにより、配線の混雑を防ぎ、半導体装置の面積を小さくすることが可能となる。

なお、実施の形態３では、ＰＷＴＡＰ領域２０において、拡散層（ｐ型フィン２１）がＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂの下で切れている。すなわち、ｐ型フィン２１は、ＮＭ第１電極１２ａからＮＭ第２電極１２ｂまでの範囲内に配置されている。このため、次に説明する実施の形態４と比較すると、ＮＭ第２電極１２ｂの左側に電源電位ＶＳＳに接続されたＰＷＴＡＰ配線層２３がなく、この間の寄生容量が小さくなるという効果がさらにある。なお、この効果は図６のＰＷＴＡＰ領域２０においても同様である。

実施の形態４．
実施の形態４に係る半導体装置１Ｃについて、図１２〜１５を参照して説明する。図１２は半導体装置１Ｃの構成を示す平面図であり、図１３は半導体装置１Ｃの回路図である。図１４は図１２のＸＩＶ−ＸＩＶ断面図であり、図１５は図１２のＸＶ−ＸＶ断面図である。実施の形態４の半導体装置１Ｃは、実施の形態３の半導体装置１Ｂの変形例である。

図１２に示すように、半導体装置１Ｃは、半導体装置１Ｂの３つの電極１２ａ〜１２ｃに加えて、ＮＭ第４電極１２ｄを有する。ＮＭ第４電極１２ｄは、ｘ方向において、ＮＭ第１電極１２ａのＮＭ第２電極１２ｂとは反対側に設けられている。４つの電極１２ａ〜１２ｄは、所定の間隔で、ｘ方向に並ぶように配置される。４つの電極１２ａ〜１２ｄは、いずれもＮＭＯＳ領域１０からＰＷＴＡＰ領域２０を超えて、ＰＭＯＳ領域３０まで延在している。ＮＭ第１電極１２ａは、ＮＭＯＳのドレインとＰＭＯＳのドレインとを接続する。ＮＭ第２電極１２ｂは、ＮＭＯＳ、ＰＭＯＳのゲート電極となる。従って、半導体装置１Ｃの回路構成は、図１３となる。

半導体装置１Ｂとは異なり、半導体装置１Ｃでは、ＮＭＯＳとＰＭＯＳのドレイン同士を接続するＮＭ第１電極１２ａ、ＮＭＯＳとＰＭＯＳのゲート電極となるＮＭ第２電極１２ｂの下のｐ型フィン２１は切れていない。すなわち、ｐ型フィン２１は、ＮＭ第３電極１２ｃからＮＭ第２電極１２ｂ、ＮＭ第１電極１２ａの下を通過し、ＮＭ第４電極１２ｄに至るまで延在している。

ＰＷＴＡＰ領域２０において、ＮＭ第１電極１２ａとＮＭ第４電極１２ｄとの間には、ＰＷＴＡＰ配線層２３が設けられる。ＰＷＴＡＰ配線層２３は、電源電位ＶＳＳに接続されている。なお、図１４、１５では省略されているが、ｎ型フィン１１、ｐ型フィン２１、ｐ型フィン３１上には、これらを覆うようにゲート絶縁膜１７が形成されている。

このように、実施の形態４においても、ドレインコンタクト用、ゲートコンタクト用の引き込みメタルが集中することを避けることができ、半導体装置の面積を小さくすることが可能となる。

実施の形態５．
実施の形態５に係る半導体装置１Ｄについて、図１６〜１８を参照して説明する。図１６は半導体装置１Ｄの構成を示す平面図であり、図１７は半導体装置１Ｄの回路図である。図１８は、図１６のＸＶＩＩＩ−ＸＶＩＩＩ断面図である。

ＮＭＯＳ領域１０において、ｐ型ウェル領域１５上には３つのｎ型フィン１１がｘ方向に延在するように形成されている。ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５上には、２つのｐ型フィン２１がｘ方向に延在するように形成されている。ＰＭＯＳ領域３０において、ｎ型ウェル領域３５上には３つのｐ型フィン３１がｘ方向に延在するように形成されている。図１６に示す例では、ｎ型フィン１１、ｐ型フィン２１、ｐ型フィン３１の長さは等しい。なお、図示は省略されているが、ｎ型フィン１１、ｐ型フィン２１、ｐ型フィン３１上には、これらを覆うようにゲート絶縁膜１７が形成されている。

ｎ型フィン１１上には、３つの電極（ＮＭ第１電極１２ａ、ＮＭ第２電極１２ｂ、ＮＭ第３電極１２ｃ）が形成されている。これら３つの電極は、ｘ方向と直交するｙ方向に延在し、３つのｎ型フィン１１を跨ぐように形成されている。ＮＭ第２電極１２ｂは、ＮＭＯＳのゲート電極となる。また、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃは、ｎ型フィン１１の端部を覆うように形成されている。

実施の形態５では、ＮＭ第１電極１２ａとＮＭ第３電極１２ｃとがＮＭＯＳ領域１０からＰＷＴＡＰ領域２０を超えてＰＭＯＳ領域３０に至るまで延在している。ＮＭ第１電極１２ａは、ｐ型フィン２１、ｐ型フィン３１の一方の端部を覆う。ＮＭ第３電極１２ｃは、ｐ型フィン２１、ｐ型フィン３１の他方の端部を覆う。なお、上述のように、ｎ型フィン１１、ｐ型フィン２１、ｐ型フィン３１の端部の位置については、上述の通り、ＮＭ第１電極１２ａ又はＮＭ第３電極１２ｃの長手方向に延びる二側面間にあればよい。

ＮＭＯＳ領域１０において、ＮＭ第１電極１２ａとＮＭ第２電極１２ｂとの間には、ＮＭ第１配線層１３ａが形成されている。ＮＭ第１電極１２ａは、ＮＭ接続配線層１４を介して、ＮＭ第１配線層１３ａに接続されている。また、ＮＭＯＳ領域１０において、ＮＭ第２電極１２ｂとＮＭ第３電極１２ｃとの間には、ＮＭ第２配線層１３ｂが形成されている。

ＰＷＴＡＰ領域２０において、ｐ型フィン２１の略中央部を跨ぐようにＰＷＴＡＰ電極２２が形成されている。なお、図１８においては図示されていないが、ｐ型フィン２１とＰＷＴＡＰ電極２２との間には、ゲート絶縁膜１７が形成されている。ＰＷＴＡＰ電極２２と、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃの間には、それぞれＰＷＴＡＰ第１配線層２３ａ、ＰＷＴＡＰ第２配線層２３ｂが形成されている。ＰＷＴＡＰ第１配線層２３ａ、ＰＷＴＡＰ第２配線層２３ｂ、ＰＷＴＡＰ電極２２は、ＰＷＴＡＰ接続配線層２５で接続されている。ＰＷＴＡＰ接続配線層２５は、電源電位ＶＳＳに接続されている。

ＰＭＯＳ領域３０において、ｐ型フィン３１の略中央部を跨ぐようにＰＭ電極３２が形成されている。なお、図１８においては図示されていないが、ｐ型フィン３１とＰＭ電極３２との間には、ゲート絶縁膜１７が形成されている。ＰＭ電極３２と、ＮＭ第１電極１２ａ、ＮＭ第３電極１２ｃの間には、それぞれＰＭ第１配線層３３ａ、ＰＭ第２配線層３３ｂが形成されている。ＮＭ第１電極１２ａは、ＰＭ接続配線層３４を介してＰＭ第１配線層３３ａに接続されている。ＮＭ第１電極１２ａは、ＮＭＯＳのドレインとＰＭＯＳのドレインとを接続する。従って、半導体装置１Ｄは、図１７に示す回路構成となる。

このように、実施の形態５では、ＰＷＴＡＰ領域２０上のＰＷＴＡＰ電極２２がＰＭＯＳ、ＮＭＯＳのゲート電極と分離されている。ＰＷＴＡＰ電極２２は、ＰＷＴＡＰ領域２０のみに配置され、電源に接続されている。このような構成においても、ドレインコンタクト用の引き込みメタルが集中することを避けることができ、半導体装置の面積を小さくすることが可能となる。

実施の形態６．
実施の形態６に係る半導体装置１Ｅについて、図１９〜２１を参照して説明する。図１９は半導体装置１Ｅの構成を示す平面図であり、図２０は半導体装置１Ｅの回路図である。図２１は、図１９のＸＸＩ−ＸＸＩ断面図である。実施の形態６の半導体装置１Ｅは、実施の形態５の半導体装置１Ｄの変形例であり、実施の形態５と同様の構成については説明を省略する。

図１９に示すように、半導体装置１Ｅでは、ＮＭＯＳ領域１０のＮＭ第２配線層１３ｂが、ＰＷＴＡＰ領域２０まで延在している。すなわち、ＮＭＯＳのソースが、金属層Ｍ０＿Ｖにより電源電位ＶＳＳに接続されている。ＮＭＯＳのドレインとＰＭＯＳのドレインとは、ＮＭ第１電極１２ａにより接続されている。従って、半導体装置１Ｅは、図２０に示す回路構成となる。なお、図２１に示す断面図では、素子分離膜１６、ゲート絶縁膜１７の図示を省略しているが、上述の実施の形態と同様に、ゲート絶縁膜１７が、ｎ型フィン１１、ｐ型フィン２１、ｐ型フィン３１上に積層されている。

このように、異なる電源に接続されている金属層Ｍ０＿Ｖ同士でなければ、各領域の金属層Ｍ０＿Ｖ同士が接続されていてもよい。なお、上述の実施の形態１〜５においても同様に、各領域の金属層Ｍ０＿Ｖ同士が接続されていてもよい。

実施の形態７．
実施の形態７に係る半導体装置１Ｆについて、図２２〜２４を参照して説明する。図２２は半導体装置１Ｆの構成を示す平面図である。図２３は図２２のＸＸＩＩＩ−ＸＸＩＩＩ切断線から矢印方向に向かって見た図であり、図２４は図２２のＸＸＩＶ−ＸＸＩＶ切断線から矢印方向に向かって見た図である。

図２２に示すように、半導体装置１Ｆは、ＰＷＴＡＰ領域２０、ＮＷＴＡＰ領域４０を有し、トランジスタを備えていない。ＰＷＴＡＰ領域２０とＮＷＴＡＰ領域４０は対向して配置されている。図２３に示すように、ＰＷＴＡＰ領域２０において、半導体基板上には、ｐ型ウェル領域１５が形成されている。図２４に示すように、ＮＷＴＡＰ領域４０において、半導体基板上には、ｎ型ウェル領域４２が形成されている。このように、実施の形態７では、ＰＷＴＡＰ領域２０、ＮＷＴＡＰ領域４０にそれぞれ形成されるウェル領域は異なる導電型である。

ｐ型ウェル領域１５、ｎ型ウェル領域４２には、それぞれ活性領域を区画する素子分離膜１６、素子分離膜４５が形成されている。ＰＷＴＡＰ領域２０において、ｐ型ウェル領域１５上には、ｐ型フィン２１が設けられている。図２２に示す例では、ｘ方向に延在する３本のｐ型フィン２１がｙ方向に所定の間隔で並ぶように形成されている。ｐ型フィン２１とｐ型ウェル領域１５とが同じ導電型である。また、ＮＷＴＡＰ領域４０において、ｎ型ウェル領域４２上には、ｎ型フィン４１が設けられている。図２２に示す例では、ｘ方向に延在する３本のｎ型フィン４１がｙ方向に所定の間隔で並ぶように形成されている。ｎ型フィン４１とｎ型ウェル領域４２とは同じ導電型である。

ｐ型フィン２１上には、６つのＰＷＴＡＰ電極２２が形成されている。ＰＷＴＡＰ電極２２は、ｘ方向と直交するｙ方向に延在し、３つのｐ型フィン２１と交差している。ＰＷＴＡＰ電極２２は、図３で説明したように、ｐ型フィン２１を跨ぐように形成されている。なお、図２３では図示していないが、ゲート絶縁膜１７は、ｐ型フィン２１を覆うようにＰＷＴＡＰ電極２２の下面の全面に形成されている。

６つのＰＷＴＡＰ電極２２は、ＰＷＴＡＰ領域２０からＮＷＴＡＰ領域４０まで延在する。各ＰＷＴＡＰ電極２２は、ｎ型フィン４１を跨ぐように配置される。なお、図２４では図示していないが、ゲート絶縁膜１７は、ｎ型フィン４１を覆うようにＰＷＴＡＰ電極２２の下面の全面に形成されている。したがって、ｐ型フィン２１、ｎ型フィン４１とＰＷＴＡＰ電極２２との間には、ゲート絶縁膜１７が形成される。

６つのＰＷＴＡＰ電極２２のうち、両端に配置されるＰＷＴＡＰ電極２２は、ｐ型フィン２１の端部、ｎ型フィン４１の端部を覆うように形成されている。なお、図４及び図２５と同様に、ｐ型フィン２１、ｎ型フィン４１の端部は、ＰＷＴＡＰ第１電極２２ａ、ＰＷＴＡＰ第２電極２２ｂの内側の端部から外側の端部までの範囲内に配置することができる。

ＰＷＴＡＰ領域２０において、ＰＷＴＡＰ電極２２間には、ＰＷＴＡＰ配線層２３が形成されている。ＰＷＴＡＰ配線層２３は、上述の金属層Ｍ０＿Ｖからなる。中央に配置されるｐ型フィン２１上において、右側から１、３、５番目に配置されるＰＷＴＡＰ電極２２上には、ＰＷＴＡＰ接続配線層２５が形成されている。ＰＷＴＡＰ接続配線層２５は、電源電位ＶＳＳに接続されている。ＰＷＴＡＰ接続配線層２５は、上述の金属層Ｍ０＿Ｈからなる。ｐ型フィン２１は、ｐ型ウェル領域１５に電源電位ＶＳＳを供給し、ｐ型ウェル領域１５を一定の電位に固定する。

また、ＮＷＴＡＰ領域４０において、ＰＷＴＡＰ電極２２間には、ＮＷＴＡＰ配線層４３が形成されている。ＮＷＴＡＰ配線層４３もまた、上述の金属層Ｍ０＿Ｖからなる。中央に配置されるｎ型フィン４１上において、右側から２、４、６番目に配置されるＰＷＴＡＰ電極２２上には、ＮＷＴＡＰ接続配線層４４が形成されている。ＮＷＴＡＰ接続配線層４４は、電源電位ＶＤＤに接続されている。ｎ型ウェル領域４２は、ｎ型ウェル領域４２に電源電位ＶＤＤを供給し、ｎ型ウェル領域４２を一定の電位に固定する。ＮＷＴＡＰ接続配線層４４もまた、上述の金属層Ｍ０＿Ｈからなる。

このように、実施の形態７では、電源電位ＶＳＳ、ＶＤＤとそれぞれ接続されるＰＷＴＡＰ接続配線層２５、ＮＷＴＡＰ接続配線層４４は、ＰＷＴＡＰ電極２２上に交互に配置される。これにより、同一のＴＡＰ面積で、ＶＤＤ／ＶＳＳのバラクタ素子を形成することが可能となる。このため、デカップリング容量を大きくすることができ、電源の安定性を増加させることが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

（付記１）
半導体基板と、
前記半導体基板に設けられた第１ウェルと、
前記半導体基板に設けられた第２ウェルと、
前記第１ウェル上の第１フィンと、
前記第２ウェル上の第２フィンと、
前記第１及び第２フィンに接続された第１電極と、
を有し、
前記第１ウェルと前記第１フィンは同じ導電型であり、前記第２ウェルと前記第２フィンは異なる導電型である、半導体装置。

（付記２）
前記第１ウェルと前記第２ウェルは同じ導電型である、付記１に記載の半導体装置。

（付記３）
前記第１ウェルと前記第２ウェルは異なる導電型である、付記１に記載の半導体装置。

（付記４）
前記第２ウェル上の第３フィンと、
前記第２及び第３フィンに接続された第２電極と、
をさらに有する、付記１に記載の半導体装置。

（付記５）
前記第２電極は前記第１フィンにも接続されている、付記４に記載の半導体装置。

（付記６）
前記第２及び第３フィンに接続され、平面視で、前記第１電極と前記第２電極の間に設けられた第３電極をさらに有する、付記４に記載の半導体装置。

（付記７）
前記第３電極は前記第１フィンにも接続されている、付記６に記載の半導体装置。

（付記８）
前記第１ウェル上の第３フィンと、
前記第１及び第３フィンに接続された第２電極と、
をさらに有する、付記１に記載の半導体装置。

（付記９）
前記第２電極は前記第２フィンにも接続されている、付記８に記載の半導体装置。

（付記１０）
前記第１及び第３フィンに接続され、平面視で、前記第１電極と前記第２電極の間に設けられた第３電極をさらに有する、付記８に記載の半導体装置。

（付記１１）
前記第３電極は前記第２フィンにも接続されている、付記１０に記載の半導体装置。

（付記１２）
前記第３電極は第１の電位に接続されている、付記１０に記載の半導体装置。

（付記１３）
半導体基板と、
前記半導体基板に設けられた第１ウェルと、
前記半導体基板に設けられた第２ウェルと、
前記第１ウェルに設けられた第１フィン型トランジスタと、
前記第２ウェルに設けられたフィンと、
を有し、
前記第１フィン型トランジスタの電極は前記第２ウェルに設けられた前記フィンに接続され、
前記第１ウェルと前記第１フィン型トランジスタは異なる導電型であり、
前記第２ウェルと前記フィンは同じ導電型である、半導体装置。

（付記１４）
半導体基板と、
前記半導体基板に設けられた第１ウェルと、
前記半導体基板に設けられた第２ウェルと、
前記第１ウェル上の第１フィンと、
前記第２ウェル上の第２フィンと、
前記第１及び第２フィンに接続された第１電極と、
を有し、
前記第１ウェルと前記第１フィンは同じ導電型であり、
前記第２ウェルと前記第２フィンは同じ導電型であり、
前記第１ウェルと前記第２ウェルは異なる導電型である、半導体装置。

（付記１５）
半導体基板と、
前記半導体基板に設けられた第１導電型ウェルと、
前記第１導電型ウェル上の第１導電型第１フィンと、
前記第１導電型ウェル上の第１導電型第２フィンと、
前記第１導電型ウェル上の第２導電型第３フィンと、
前記第１及び第２フィンに接続された第１電極と、
前記第１及び第３フィンに接続された第２電極と、を有する半導体装置。

（付記１６）
半導体基板と、
前記半導体基板に設けられた第１導電型ウェルと、
前記半導体基板に設けられた第２導電型ウェルと、
前記第１導電型ウェル上の第１導電型第１フィンと、
前記第１導電型ウェル上の第１導電型第２フィンと、
前記第２導電型ウェル上の第１導電型第３フィンと、
前記第１及び第２フィンに接続された第１電極と、
前記第１及び第３フィンに接続された第２電極と、を有する半導体装置。

（付記１７）
前記第１電極は前記第３フィンにも接続されている、付記４に記載の半導体装置。

（付記１８）
前記第１電極は前記第３フィンにも接続されている、付記８に記載の半導体装置。

１ 半導体装置
１Ａ〜１Ｆ 半導体装置
１０ ＮＭＯＳ領域
１１ ｎ型フィン
１２ａ ＮＭ第１電極
１２ｂ ＮＭ第２電極
１２ｃ ＮＭ第３電極
１２ｄ ＮＭ第４電極
１３ａ ＮＭ第１配線層
１３ｂ ＮＭ第２配線層
１４ ＮＭ接続配線層
１５ ｐ型ウェル領域
１６ 素子分離膜
１７ ゲート絶縁膜
２０ ＰＷＴＡＰ領域
２１ ｐ型フィン
２２ ＰＷＴＡＰ電極
２２ａ ＰＷＴＡＰ第１電極
２２ｂ ＰＷＴＡＰ第２電極
２３ ＰＷＴＡＰ配線層
２３ａ ＰＷＴＡＰ第１配線層
２３ｂ ＰＷＴＡＰ第２配線層
２４ ゲートコンタクト
２５ ＰＷＴＡＰ接続配線層
３０ ＰＭＯＳ領域
３１ ｐ型フィン
３２ ＰＭ電極
３３ａ ＰＭ第１配線層
３３ｂ ＰＭ第２配線層
３４ ＰＭ接続配線層
３５ ｎ型ウェル領域
４０ ＮＷＴＡＰ領域
４１ ｎ型フィン
４２ ｎ型ウェル領域
４３ ＮＷＴＡＰ配線層
４４ ＮＷＴＡＰ接続配線層
４５ 素子分離膜

Claims (10)

1. 半導体基板と、
   前記半導体基板に設けられた第１ウェル領域と、
   前記第１ウェル領域上において前記半導体基板と一体に設けられ、かつ、平面視において第１方向に延在している第１フィンと、
   第１ゲート絶縁膜を介して前記第１フィン上に形成されており、かつ、前記平面視において前記第１方向と交差する第２方向に延在している第１電極と、
   前記半導体基板において、前記第２方向に、前記第１ウェル領域と隣接して設けられ、かつ、前記第１ウェル領域に第１電位を供給するタップ領域と、
   前記タップ領域上において前記半導体基板と一体に形成されており、かつ前記平面視において前記第１方向に延在している第２フィンと、
   前記平面視において前記タップ領域と重なる位置において、前記第２フィン上に、前記第２方向に延在するように形成されており、前記第２フィンおよび前記タップ領域を介して前記第１ウェル領域に前記第１電位を供給する第１配線層と、を有し、
   前記第１電極は、第２ゲート絶縁膜を介して前記第２フィン上に形成されている、半導体装置。
2. 前記半導体基板に、前記第２方向において前記タップ領域に対して前記第１ウェル領域の反対側に設けられた第２ウェル領域と、
   前記第２ウェル領域上において、前記半導体基板と一体に設けられ、かつ、前記平面視において前記第１方向に延在している第３フィンと、をさらに有し、
   前記第１電極は、前記平面視において、第３ゲート絶縁膜を介して前記第３フィン上に形成されている、請求項１に記載の半導体装置。
3. 前記第１ウェル領域、前記第２ウェル領域、及び前記タップ領域は、第１導電型であり、
   前記第１フィンは、前記第１導電型と異なる第２導電型であり
   前記第３フィンは、前記第２導電型であり、
   前記第１フィンに、第１電界効果トランジスタの第１ソース領域及び第１ドレイン領域が設けられており、
   前記第３フィンに、第２電界効果トランジスタの第２ソース領域及び第２ドレイン領域が設けられており、
   前記第１電極は、前記第１ソース領域又は前記第１ドレイン領域と接続されており、かつ、前記第２ソース領域又は前記第２ドレイン領域と接続されている、請求項２に記載の半導体装置。
4. 前記第１ウェル領域、及び前記タップ領域は、第１導電型であり、
   前記第１フィンは、前記第１導電型と異なる第２導電型であり、
   前記第３フィンは、前記第１導電型であり、
   前記第２ウェル領域は、前記第２導電型である、請求項２に記載の半導体装置。
5. 前記第１フィンに、第１電界効果トランジスタの第１ソース領域及び第１ドレイン領域が設けられており、
   前記第３フィンに、第２電界効果トランジスタの第２ソース領域及び第２ドレイン領域が設けられており、
   前記第１電極は、前記第１ソース領域又は前記第１ドレイン領域と接続されており、かつ、前記第２ソース領域又は前記第２ドレイン領域と接続されている、請求項４に記載の半導体装置。
6. 前記第１フィンに、第１電界効果トランジスタの第１ソース領域及び第１ドレイン領域が設けられており、
   前記第３フィンに、第２電界効果トランジスタの第２ソース領域及び第２ドレイン領域が設けられており、
   前記第１電界効果トランジスタの第１ゲート電極及び前記第２電界効果トランジスタの第２ゲート電極は、前記第１電極からなる、請求項２に記載の半導体装置。
7. 前記第１電極は、前記タップ領域上において、前記第２フィンの端部を覆うように形成されている、請求項１に記載の半導体装置。
8. 第４ゲート絶縁膜と第５ゲート絶縁膜と第６ゲート絶縁膜とをそれぞれ介して前記第１フィン上と前記第２フィン上と前記第３フィン上に形成されており、かつ、前記第２方向に延在している第２電極（１２ｃ）をさらに有し、
   前記第２電極は、第７ゲート絶縁膜と第８ゲート絶縁膜と第９ゲート絶縁膜とをそれぞれ介して、前記第１フィンの端部と、前記第２フィンの端部と、前記第３フィンの端部をそれぞれ覆うように形成されている、請求項２に記載の半導体装置。
9. 前記第２方向に延在し、かつ、前記第１フィン上及び前記第２フィン上に配置された第２配線をさらに有し、
   前記第１ウェル領域及び前記タップ領域は、第１導電型であり、
   前記第１フィンは、前記第１導電型と異なる第２導電型であり、
   前記第３フィンは、前記第１導電型であり、
   前記第２ウェル領域は、前記第２導電型であり、
   前記第１フィンに、第１電界効果トランジスタの第１ソース領域及び第１ドレイン領域が設けられており、
   前記第３フィンに、第２電界効果トランジスタの第２ソース領域及び第２ドレイン領域が設けられており、
   前記第２配線は、前記第１ソース領域又は前記第１ドレイン領域上に形成されており、かつ、前記第１ソース領域又は前記第１ドレイン領域と電気的に接続されている、請求項８に記載の半導体装置。
10. 半導体基板と、
    前記半導体基板に設けられた第１導電型の第１タップ領域と、
    平面視において前記第１タップ領域と第１方向に隣接して配置され、かつ、前記第１導電型と異なる第２導電型の第２タップ領域と、
    前記第１タップ領域上に、前記半導体基板と一体に設けられ、かつ、前記第１方向と交差する第２方向に延在している第１フィンと、
    前記第２タップ領域上に、前記半導体基板と一体に設けられ、かつ、前記第２方向に延在している第２フィンと、
    前記第１方向に延在し、かつ、前記第１フィン及び前記第２フィン上に、それぞれ第１ゲート絶縁膜と第２ゲート絶縁膜を介して配置された第１電極と、
    前記第１方向に延在し、かつ、前記第１フィン及び前記第２フィン上に、それぞれ第３ゲート絶縁膜と第４ゲート絶縁膜を介して配置された、前記第１電極と異なる第２電極と、
    前記第１電極上に設けられ、かつ、前記第１電極に第１電位を供給する第１接続配線層と、
    前記第２電極上に設けられ、かつ、前記第２電極に前記第１電位と異なる第２電位を供給する第２接続配線層と、
    前記第１タップ領域上において、前記第２方向における前記第１電極と前記第２電極との間に配置され、かつ、前記第１方向に延在している第１配線層と、
    前記第２タップ領域上において、前記第２方向における前記第１電極と前記第２電極との間に配置され、かつ、前記第１方向に延在している第２配線層と、を有する半導体装置。

Images