JP6664661B2 - Electronic circuit device - Google Patents
Electronic circuit device Download PDFInfo
- Publication number
- JP6664661B2 JP6664661B2 JP2016128098A JP2016128098A JP6664661B2 JP 6664661 B2 JP6664661 B2 JP 6664661B2 JP 2016128098 A JP2016128098 A JP 2016128098A JP 2016128098 A JP2016128098 A JP 2016128098A JP 6664661 B2 JP6664661 B2 JP 6664661B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- signal line
- inductors
- circuit device
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 28
- 230000000694 effects Effects 0.000 description 13
- 238000004804 winding Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、電子部品が実装された電子回路装置に関する。 The present invention relates to an electronic circuit device on which electronic components are mounted.
電子回路装置において一方のインダクタから発生される磁界を他方のインダクタから発生される磁界によって打ち消す構成が知られている。例えば特許文献1に、この種の構成を持つ電子回路装置の具体的構成が記載されている。
2. Description of the Related Art In an electronic circuit device, a configuration is known in which a magnetic field generated from one inductor is canceled by a magnetic field generated from the other inductor. For example,
特許文献1には、一対のインダクタを回路基板の表面と裏面のそれぞれに互いの磁界の中心軸が一致する位置関係で配置した構成や、一対のインダクタを別個の回路基板に互いの磁界の中心軸が一致する位置関係で配置した構成が記載されている。しかし、特許文献1に記載の構成では、各インダクタ近傍のパターンにおいて一対のインダクタの各々による起電力がノイズとして発生し、回路基板上の実装回路に悪影響を及ぼす虞がある。
本発明は上記の事情に鑑みてなされたものであり、その目的とするところは、磁界の打ち消し合いの効果を持つ一対のインダクタを備え、これらのインダクタによって信号線に発生する起電力を抑えるのに好適に構成された電子回路装置を提供することである。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a pair of inductors having a magnetic field canceling effect, and to suppress an electromotive force generated in a signal line by these inductors. To provide an electronic circuit device that is suitably configured.
本発明の一実施形態に係る電子回路装置は、通電時に互いに逆向きの磁界が発生するように配置された一対のインダクタと、インダクタによる電磁ノイズの影響を実質的に受ける所定の信号線とを備えており、所定の信号線が、一対のインダクタの中心同士を結ぶ線分の中点において該線分と直交する線分直交面に対して実質的に面対称となるように、該一対のインダクタが配置されている。 An electronic circuit device according to an embodiment of the present invention includes a pair of inductors arranged so that mutually opposite magnetic fields are generated when energized, and a predetermined signal line substantially affected by electromagnetic noise due to the inductor. A predetermined signal line is substantially plane-symmetric with respect to a line segment orthogonal plane orthogonal to the line segment at the midpoint of the line segment connecting the centers of the pair of inductors. An inductor is arranged.
また、本発明の一実施形態において、一対のインダクタは、例えば、所定の信号線と同一基板上の同一面、異なる面又は異なる層、若しくは該所定の信号線とは別の基板上に配置されている。 In one embodiment of the present invention, for example, the pair of inductors are arranged on the same surface, a different surface, or a different layer on the same substrate as the predetermined signal line, or on a different substrate from the predetermined signal line. ing.
また、本発明の一実施形態において、所定の信号線は、例えば、リード線、回路基板に形成されたパターン、該回路基板に実装された電子部品内の配線、の少なくとも1つを含む。 In one embodiment of the present invention, the predetermined signal line includes, for example, at least one of a lead wire, a pattern formed on a circuit board, and a wiring in an electronic component mounted on the circuit board.
また、本発明の一実施形態において、一対のインダクタは、電気的に直列に接続された構成としてもよい。 In one embodiment of the present invention, the pair of inductors may be configured to be electrically connected in series.
また、本発明の一実施形態において、一対のインダクタは、同一の電気的特性を持つものとしてもよい。 In one embodiment of the present invention, the pair of inductors may have the same electrical characteristics.
本発明の一実施形態によれば、磁界の打ち消し合いの効果を持つ一対のインダクタを備え、これらのインダクタによって信号線に発生する起電力を抑えるのに好適に構成された電子回路装置が提供される。 According to one embodiment of the present invention, there is provided an electronic circuit device that includes a pair of inductors having a magnetic field canceling effect and is preferably configured to suppress an electromotive force generated in a signal line by these inductors. You.
以下、本発明の一実施形態に係る電子回路装置について図面を参照しながら説明する。本発明の一実施形態に係る電子回路装置は、デジタル一眼レフカメラや、ミラーレス一眼カメラ、コンパクトデジタルカメラ、ビデオカメラ、カムコーダ、タブレット端末、PHS(Personal Handy phone System)、スマートフォン、フィーチャフォン、携帯ゲーム機等の電子機器に搭載される回路装置である。なお、本発明の一実施形態に係る電子回路装置を搭載する電子機器は、上記のものに限らず、他の電子機器であってもよい。 Hereinafter, an electronic circuit device according to an embodiment of the present invention will be described with reference to the drawings. An electronic circuit device according to an embodiment of the present invention includes a digital single-lens reflex camera, a mirrorless single-lens camera, a compact digital camera, a video camera, a camcorder, a tablet terminal, a PHS (Personal Handy phone System), a smartphone, a feature phone, and a mobile phone. It is a circuit device mounted on an electronic device such as a game machine. The electronic device on which the electronic circuit device according to one embodiment of the present invention is mounted is not limited to the above, and may be another electronic device.
図1(a)、図1(b)は、それぞれ、本発明の一実施形態に係る電子回路装置1の構成を示す上面図、側断面図である。図1に示されるように、電子回路装置1は、回路基板10を備えている。
1A and 1B are a top view and a side sectional view, respectively, showing the configuration of an
回路基板10は、複数の基板を積層した多層基板であり、パターンを形成することが可能なパターン層として、パターン層(上面側の外層であり、回路基板10の表面)10a、パターン層(内層)10b、パターン層(内層)10c及びパターン層(下面側の外層であり、回路基板10の裏面)10dを有している。なお、回路基板10は、リジッド基板であってもFPC(Flexible Printed Circuits)であってもよい。また、回路基板10は、多層基板でなく単層基板であってもよい。
The
回路基板10の実装面上(パターン層10a上)には、インダクタ20及びインダクタ30が並べて実装配置されている。なお、図1では、便宜上、回路基板10に実装配置されている、インダクタ20及びインダクタ30以外の電子部品の図示及び後述の接続パターン40以外のパターンの図示を省略する。
On the mounting surface of the circuit board 10 (on the
インダクタ20とインダクタ30は、同一の形状及び寸法を持ち且つ同一の電気的特性を持つ。ここでいう電気的特性には、例えば、インダクタンス、直流抵抗、直流重畳電流、許容電流、Q、自己共振周波数、インピーダンス等が含まれる。
The
インダクタ20は積層型インダクタであり、内部電極21、磁性コア22及び一対の外部電極23を有している。内部電極(巻線部)21の一部を構成する磁性体(例えばフェライト)のパターンがプリントされたシート基材を所定の順序で積層することにより、軸線(巻軸)21axを中心に螺旋状に形成された内部電極21を埋設した磁性コア22が構成される。軸線21axは、回路基板10を垂直に貫く(回路基板10と直交する。)。外部電極23は、略直方体形状に形成された磁性コア22の短辺面22aに接着固定されており、内部電極21と電気的に接続されると共に回路基板10に形成されたパターンとも電気的に接続されている。
The
インダクタ30も積層型インダクタであり、内部電極31、磁性コア32及び一対の外部電極33を有している。内部電極(巻線部)31の一部を構成する磁性体(例えばフェライト)のパターンがプリントされたシート基材を所定の順序で積層することにより、軸線(巻軸)31axを中心に螺旋状に形成された内部電極31を埋設した磁性コア32が構成される。軸線31axは、回路基板10を垂直に貫く(回路基板10と直交する。)。外部電極33は、略直方体形状に形成された磁性コア32の短辺面32aに接着固定されており、内部電極31と電気的に接続されると共に回路基板10に形成されたパターンとも電気的に接続されている。
The
図1(b)に示されるように、インダクタ20とインダクタ30は、パターン層10bに形成された接続パターン40を介して接続されている。
As shown in FIG. 1B, the
電子回路装置1に電力が供給されると、図1(a)中、矢印にて示されるように、インダクタ20、接続パターン40、インダクタ30の順に電流が流れる。
When electric power is supplied to the
インダクタ20が通電されると、軸線21axを中心とした磁界(図1(b)中、矢印A1〜A3方向の磁力線)が発生する。
When the
インダクタ30は、磁極の向きがインダクタ20と逆向きとなるように、電流の向きと内部電極(巻線部)31の巻き方向が設定されている。そのため、インダクタ30が通電されると、軸線31axを中心とした磁界(図1(b)中、矢印B1〜B3方向の磁力線)が発生する。すなわち、インダクタ20とインダクタ30は、逆向きの磁界を発生させる。そのため、発生した互いの磁界は、打ち消し合いの効果によって軽減又は相殺される。
In the
本発明の一実施形態に係る電子回路装置1は、磁界の打ち消し合いの効果の向上や、インダクタによって信号線に発生する起電力を抑えるため、下記の特徴を有している。
The
[インダクタ同士の近接配置]
一般に、電圧降下やノイズ、高集積化等の観点から、インダクタ同士を接続する回路基板上の接続パターンは短いほど好ましい。例えば、片面基板の場合、実装面上(パターン層上)に並べて配置された2つのインダクタの間に互いを接続する接続パターンを形成することにより、接続パターンを短くすることができる。
[Proximity between inductors]
Generally, from the viewpoints of voltage drop, noise, high integration, and the like, the shorter the connection pattern on the circuit board that connects the inductors, the better. For example, in the case of a single-sided board, the connection pattern can be shortened by forming a connection pattern connecting two inductors arranged side by side on the mounting surface (on the pattern layer).
しかし、片面基板では、実装配置されたインダクタの下方に接続パターンを形成することはできない。接続パターンを形成するためには、2つのインダクタを、少なくとも、接続パターンよりも広い間隔を空けて実装配置する必要がある。回路基板10では、接続パターンのインピーダンスを下げるため、パターン幅を広く設計することが望ましい。しかし、パターン幅が広いほど2つのインダクタの距離が離れるため、磁界の打ち消し合いの効果が低下してしまう。
However, on a single-sided board, a connection pattern cannot be formed below the mounted inductor. In order to form a connection pattern, it is necessary to mount and arrange the two inductors at least with a wider interval than the connection pattern. In the
そこで、本発明の一実施形態では、接続パターン40は、上述したように、インダクタ20及びインダクタ30の直下に位置するパターン層10a以外のパターン層(図1の例では、パターン層10b)に形成されている。なお、接続パターン40は、パターン層10bに代えて、パターン層10c又は10dに形成されてもよい。
Therefore, in one embodiment of the present invention, as described above, the
接続パターン40をパターン層10a以外のパターン層に形成することにより、接続パターン40のパターン幅に関係なくインダクタ20とインダクタ30とを近接して配置することができる。例示的には、インダクタ20とインダクタ30は、接続パターン40のパターン幅よりも狭い間隔だけ空けて、実装面上(パターン層10a上)に並べて実装配置される。
By forming the
このように、本発明の一実施形態によれば、インダクタ20とインダクタ30とが近接して実装配置されることにより、磁界の打ち消し合いの効果が向上する。また、インダクタ20とインダクタ30とが同一の実装面上(パターン層10a上)に並べて配置されるため、電子回路装置1全体の大きさがコンパクトとなる。
As described above, according to the embodiment of the present invention, since the
[直列接続]
インダクタ20とインダクタ30は、パターン層10b(又はパターン層10c若しくはパターン層10d)に形成された接続パターン40を介して直列に接続されている。同一の電気的特性等を持つインダクタ20とインダクタ30とが直列に接続されることにより、それぞれのインダクタから発生される磁界の強度が実質同じとなる。これにより、磁界をほぼゼロに相殺することが可能となる。
[Direct connection]
The
[インダクタの向き]
インダクタは、その構造上、巻線部の巻き数が他の辺よりも1回多くなる辺が存在する。本発明の一実施形態では、インダクタ20とインダクタ30は、内部電極(巻線部)の巻き数が最も多い辺同士が対向して配置されている。これにより、対向する辺付近の磁界が強くなり、磁界の打ち消し合いの効果が向上する。
[Inductor orientation]
Due to the structure of the inductor, there is a side on which the number of turns of the winding portion is one more than the other sides. In one embodiment of the present invention, the
[信号線との関係]
パターン層10a〜10dには、接続パターン40以外にも多数のパターンが形成されている。また、回路基板10の近傍に配置されている別の回路基板にも多数のパターンが形成されている。これらのパターンには、インダクタ20やインダクタ30による起電力がノイズとして発生する可能性がある。また、回路基板10や他の回路基板にはリード線が接続されていたり、インダクタ20及びインダクタ30以外の電子部品が実装されていたりする。これらのリード線や電子部品内の配線(例示的には、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサのカラムライン)にも、インダクタ20やインダクタ30による起電力がノイズとして発生する可能性がある。
[Relationship with signal line]
Many patterns other than the
本実施形態では、この種のノイズがあるレベル以上発生する可能性のある信号線(信号線には、パターン、リード線、電子部品内の配線等の電線全般が含まれる。)を、インダクタによる電磁ノイズの影響を実質的に受ける信号線(ノイズ発生信号線)と称する。傾向としては、インダクタ20やインダクタ30に距離的に近い信号線ほどノイズ発生信号線となり得る。ここでは、例示的に、インダクタ20やインダクタ30から所定範囲内に位置する信号線をノイズ発生信号線として扱う。
In the present embodiment, a signal line (a signal line includes all electric wires such as a pattern, a lead wire, and a wiring in an electronic component) which may generate a noise of a certain level or more is formed by an inductor. It is referred to as a signal line that is substantially affected by electromagnetic noise (noise generation signal line). As a tendency, a signal line closer to the
本実施形態では、インダクタ20やインダクタ30による起電力があるレベル以上のノイズとして発生するノイズ発生信号線の本数を最小限(理想的にはゼロ)に抑えるべく、インダクタ20及びインダクタ30の位置が決められている。具体的には、より多くのノイズ発生信号線が、インダクタ20とインダクタ30の中心同士を結ぶ線分(図1中、軸線21axの中点P21と軸線31axの中点P31とを結ぶ線分L)と直交する線分直交面Sに対して実質的に面対称となるように、インダクタ20及びインダクタ30が配置されている。別の観点では、線分直交面Sに対して実質的に面対称とならないノイズ発生信号線の本数が最小限に抑えられるように、インダクタ20及びインダクタ30が配置されている。
In the present embodiment, the positions of the
ノイズ発生信号線には、インダクタ20とインダクタ30とで逆向きの磁界が発生することから、インダクタ20による起電力が発生すると同時に、これとは逆方向の起電力(インダクタ30による起電力)が発生する。以下、説明の便宜上、インダクタ20による起電力を「EMF20」と記し、インダクタ30による起電力を「EMF30」と記す。
Since an opposite magnetic field is generated between the
線分直交面Sに対して実質的に面対称となるノイズ発生信号線には、インダクタ20からの距離とインダクタ30からの距離とが略等しいことから、大きさの略等しい起電力EMF20と起電力EMF30が発生する。これらの起電力は互いに逆向きであるため、打ち消し合いの効果によって略ゼロに相殺される。このように、本実施形態によれば、インダクタ20及びインダクタ30によってノイズ発生信号線に発生する起電力が好適に抑えられる。
Since the distance from the
図2(a)〜図2(c)に、ノイズ発生信号線に発生する起電力が好適に抑えられるインダクタ20及びインダクタ30の配置例を模式的に示す。図2(a)〜図2(c)の各図中、説明の便宜上、ノイズ発生信号線に符号50を付す。
FIGS. 2A to 2C schematically show examples of the arrangement of the
・配置例1
本例1では、図2(a)に示されるように、L字形状のノイズ発生信号線50が線分直交面Sに対して面対称となるように、インダクタ20及びインダクタ30が配置されている。そのため、ノイズ発生信号線50には、大きさの等しい起電力EMF20(起電力EMF20Aと起電力EMF20Bの合計)と起電力EMF30(起電力EMF30Aと起電力EMF30Bの合計)が発生する。これらの起電力は互いに逆向きであるため、打ち消し合いの効果によってゼロに相殺される。
・ Arrangement example 1
In the first embodiment, as shown in FIG. 2A, the
・配置例2
本例2では、図2(b)に示されるように、コの字形状のノイズ発生信号線50が線分直交面Sに対して面対称となるように、インダクタ20及びインダクタ30が配置されている。そのため、ノイズ発生信号線50には、大きさの等しい起電力EMF20(起電力EMF20C、EMF20D及びEMF20Eの合計)と起電力EMF30(起電力EMF30C、EMF30D及びEMF30Eの合計)が発生する。これらの起電力は互いに逆向きであるため、打ち消し合いの効果によってゼロに相殺される。
・ Arrangement example 2
In the present example 2, as shown in FIG. 2B, the
・配置例3
本例3では、図2(c)に示されるように、L字形状のノイズ発生信号線50は、厳密には、線分直交面Sに対して面対称にはなっていない。しかし、ノイズ発生信号線50の直線部分50Aは、インダクタ20及びインダクタ30から離れているため、直線部分50Aでは、インダクタ20及びインダクタ30による起電力が僅かに発生するだけである(起電力EMF20F、EMF30Fが小さい。)。一方、ノイズ発生信号線50の直線部分50Bは、インダクタ20及びインダクタ30に近接する。そのため、直線部分50Bでは、インダクタ20及びインダクタ30による起電力が大きく発生する(起電力EMF20G、EMF30Gが大きい。)。起電力EMF20Gの大きさは、起電力EMF20Fよりも遥かに大きく、また、起電力EMF30Gの大きさは、起電力EMF30Fよりも遥かに大きい。
・ Arrangement example 3
In Example 3, as shown in FIG. 2C, the L-shaped noise generating
本例3では、発生する起電力の大きさに着目すると、インダクタ20及びインダクタ30をノイズ発生信号線50の直線部分50Bに隣接して配置するにあたり、主に、直線部分50Bとの位置関係を考慮すればよいことが判る。本例3では、発生する起電力の大きい直線部分50Bが線分直交面Sに対して面対称となっているため、ノイズ発生信号線50が全体として線分直交面Sに対して実質的に面対称となるように、インダクタ20及びインダクタ30が配置されているといえる。起電力EMF20Gと起電力EMF30Gは、互いに大きさが等しく且つ逆向きであるため、打ち消し合いの効果によってゼロに相殺される。一方、起電力EMF20Fと起電力EMF30Fは、互いの大きさが等しくはないが、何れも小さいため、打ち消し合いの効果によってほぼ相殺される。従って、本例3においても、ノイズ発生信号線50で発生する起電力がほぼ相殺される。
In the third example, focusing on the magnitude of the generated electromotive force, when the
本例3によれば、ノイズ発生信号線50が線分直交面Sに対して完全に面対称となるように、インダクタ20及びインダクタ30が配置されていなくても、ノイズ発生信号線50が線分直交面Sに対して実質的に面対称となるように、インダクタ20及びインダクタ30が配置されていれば、ノイズ発生信号線50で発生する起電力が打ち消し合いの効果によってほぼ相殺されることが判る。
According to the third example, even if the
以上が本発明の例示的な実施形態の説明である。本発明の実施形態は、上記に説明したものに限定されず、本発明の技術的思想の範囲において様々な変形が可能である。例えば明細書中に例示的に明示される実施形態等又は自明な実施形態等を適宜組み合わせた内容も本願の実施形態に含まれる。 The above is the description of the exemplary embodiment of the present invention. The embodiments of the present invention are not limited to those described above, and various modifications are possible within the scope of the technical idea of the present invention. For example, the embodiments of the present application include the embodiments exemplarily specified in the specification or the contents obtained by appropriately combining the obvious embodiments and the like.
図3(a)、図3(b)のそれぞれに、本発明の一実施形態の変形例に係る電子回路装置1zの上面図、側断面図を示す。本変形例は、上記の実施形態に対してインダクタ20とインダクタ30とを接続する接続パターンの引き回し方が異なる。具体的には、本変形例では、インダクタ20とインダクタ30とを接続する接続パターン40zがインダクタ20及びインダクタ30と同じ実装面上(パターン層10a上)に略最短となる形状で設けられている。本変形例によれば、インダクタ20とインダクタ30とが極一般的な方法(同一実装面上に形成された接続パターン40z)で接続されている分、製造コストが安価に抑えられる。また、接続パターン40zが短い形成されているため、電圧降下が少ない。
FIGS. 3A and 3B are a top view and a side sectional view, respectively, of an
1 電子回路装置
10 回路基板
10a〜10d パターン層
20,30 インダクタ
21,31 内部電極
21ax,31ax (内部電極の)軸線
22,32 磁性コア
22a,32a (磁性コアの)短辺面
23,33 外部電極
40 接続パターン
50 ノイズ発生信号線
DESCRIPTION OF
Claims (5)
前記インダクタによる電磁ノイズの影響を実質的に受ける所定の信号線と、
を備え、
前記所定の信号線が、前記一対のインダクタの中心同士を結ぶ線分の中点において該線分と直交する線分直交面に対して実質的に面対称となるように、該一対のインダクタが配置されている、
電子回路装置。 A pair of inductors arranged to generate mutually opposite magnetic fields when energized,
A predetermined signal line substantially affected by electromagnetic noise due to the inductor,
With
The pair of inductors are arranged such that the predetermined signal line is substantially plane-symmetric with respect to a line segment orthogonal plane orthogonal to the line segment at a midpoint of the line segment connecting the centers of the pair of inductors. Are placed,
Electronic circuit device.
前記所定の信号線と同一基板上の同一面、異なる面又は異なる層、若しくは該所定の信号線とは別の基板上に配置されている、
請求項1に記載の電子回路装置。 The pair of inductors,
The same surface on the same substrate as the predetermined signal line, a different surface or a different layer, or the predetermined signal line is disposed on a different substrate,
The electronic circuit device according to claim 1.
リード線、回路基板に形成されたパターン、該回路基板に実装された電子部品内の配線、の少なくとも1つを含む、
請求項1又は請求項2に記載の電子回路装置。 The predetermined signal line,
Including at least one of a lead wire, a pattern formed on a circuit board, and wiring in an electronic component mounted on the circuit board.
The electronic circuit device according to claim 1.
電気的に直列に接続されている、
請求項1から請求項3の何れか一項に記載の電子回路装置。 The pair of inductors,
Electrically connected in series,
The electronic circuit device according to claim 1.
同一の電気的特性を持つ、
請求項1から請求項4の何れか一項に記載の電子回路装置。 The pair of inductors,
Have the same electrical characteristics,
The electronic circuit device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128098A JP6664661B2 (en) | 2016-06-28 | 2016-06-28 | Electronic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128098A JP6664661B2 (en) | 2016-06-28 | 2016-06-28 | Electronic circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006427A JP2018006427A (en) | 2018-01-11 |
JP6664661B2 true JP6664661B2 (en) | 2020-03-13 |
Family
ID=60949751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016128098A Active JP6664661B2 (en) | 2016-06-28 | 2016-06-28 | Electronic circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6664661B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181018A (en) * | 1994-12-26 | 1996-07-12 | Murata Mfg Co Ltd | Coil device |
JP2003315373A (en) * | 2002-04-18 | 2003-11-06 | Toshiba Corp | Current detection device and semiconductor device |
JP2004221475A (en) * | 2003-01-17 | 2004-08-05 | Mitsubishi Electric Corp | Induction element |
JP2017130614A (en) * | 2016-01-22 | 2017-07-27 | リコーイメージング株式会社 | Electronic circuit device |
-
2016
- 2016-06-28 JP JP2016128098A patent/JP6664661B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018006427A (en) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10638611B2 (en) | Coil component and circuit board in which coil component are embedded | |
JP5041897B2 (en) | Inductor-formed wiring board with shielding function | |
ES2585118T3 (en) | Coil in equivalent series low resistance printed circuit board and high current circulation for power transfer application | |
JP5339398B2 (en) | Multilayer inductor | |
JP2017073536A (en) | Multilayer inductor | |
KR102632343B1 (en) | Inductor array component and board for mounting the same | |
JP2006013384A (en) | Laminated capacitor | |
JP2016031965A (en) | Printed circuit board | |
CN108695050B (en) | Coil component | |
JP2016131208A (en) | Junction type coil component, mounting method of the same, and wiring board | |
JP6011377B2 (en) | Antenna, antenna device, and portable terminal | |
JP2013172241A (en) | Stacked antenna, antenna device and electronic apparatus using the same | |
CN107452460B (en) | Electronic component | |
JP2017034115A (en) | Printed circuit board | |
JP6664661B2 (en) | Electronic circuit device | |
KR20120036100A (en) | A layered inductor and a manufacturing method thereof | |
JP5716391B2 (en) | Coil built-in board | |
JP2016129421A (en) | Stacked antenna, antenna device and electronic apparatus using the same | |
JP5617614B2 (en) | Coil built-in board | |
JP6547655B2 (en) | Coil parts | |
JP2017130614A (en) | Electronic circuit device | |
CN114667741A (en) | Movable coil for flat loudspeaker | |
JP6669312B2 (en) | Module parts and power supply circuit | |
JP6012539B2 (en) | Noise filter | |
JP6908214B1 (en) | Multi-terminal chip inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6664661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |