JP6662380B2 - Drive circuit of recording head and image recording apparatus - Google Patents
Drive circuit of recording head and image recording apparatus Download PDFInfo
- Publication number
- JP6662380B2 JP6662380B2 JP2017517940A JP2017517940A JP6662380B2 JP 6662380 B2 JP6662380 B2 JP 6662380B2 JP 2017517940 A JP2017517940 A JP 2017517940A JP 2017517940 A JP2017517940 A JP 2017517940A JP 6662380 B2 JP6662380 B2 JP 6662380B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- signal
- current
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
Description
この発明は、記録ヘッドの駆動回路及び画像記録装置に関する。 The present invention relates to a recording head drive circuit and an image recording apparatus.
従来、複数の記録素子を配列して当該複数の記録素子を各々動作させることで記録媒体上に画像を記録する画像記録装置がある。画像記録装置としては、インクに圧力を加えて複数のノズルから吐出させるインクジェット記録装置がある。インクに圧力を加えてノズルから吐出させるための機構としては、インク流路(圧力室)の壁面に沿って圧電素子(ピエゾ素子)や振動板を設け、圧電素子に電圧を印加して変形させることでインク流路を圧縮変形させるピエゾ式のものと、インク流路に沿って抵抗素子を設け、当該抵抗素子に電流を流して発熱させてインク流路内のインクを加熱し、気泡を生じさせることでインクを圧縮させるサーマル式のものとが主に知られている。 2. Description of the Related Art Conventionally, there is an image recording apparatus that records an image on a recording medium by arranging a plurality of recording elements and operating the plurality of recording elements. 2. Description of the Related Art As an image recording apparatus, there is an ink jet recording apparatus that applies pressure to ink and discharges ink from a plurality of nozzles. As a mechanism for applying pressure to ink and discharging the ink from the nozzles, a piezoelectric element (piezo element) or a vibration plate is provided along the wall surface of the ink flow path (pressure chamber), and a voltage is applied to the piezoelectric element to deform it. A piezo type that compresses and deforms the ink flow path, and a resistive element is provided along the ink flow path, current flows through the resistive element to generate heat, heat the ink in the ink flow path, and generate bubbles. A thermal type in which the ink is compressed by causing the ink to compress is mainly known.
このようにインク滴を適切な分量、形状及び速度で吐出させるためには、圧電素子や抵抗素子といった負荷要素に印加する駆動電圧波形が適切な形状である必要がある。このような駆動波形としては、矩形波や台形波が主に用いられており、インクジェット記録装置では、駆動波形データをアナログ変換して適宜増幅した上で負荷要素に印加している。 In order to discharge ink droplets in an appropriate amount, shape and speed as described above, it is necessary that a drive voltage waveform applied to a load element such as a piezoelectric element or a resistance element has an appropriate shape. As such a drive waveform, a rectangular wave or a trapezoidal wave is mainly used. In an ink jet recording apparatus, the drive waveform data is converted into an analog signal, appropriately amplified, and then applied to a load element.
しかしながら、配列された記録素子を動作させる記録ヘッドで必要とされる電力は、デジタルデータの信号送受信に用いられる電力と比較して電圧及び電流が大きい。そして、このような電圧や電流の増幅回路には、種々のバイアス発生要因や出力波形を歪ませる要因が存在する。これに対し、特許文献1では、電流増幅回路で生じる電圧のずれや歪みの原因を予め見込んで補正を行った電圧波形データを出力する技術を開示している。 However, the power required by the printhead that operates the arrayed print elements is larger in voltage and current than the power used for transmitting and receiving digital data signals. In such a voltage or current amplifier circuit, there are various factors for generating a bias and factors for distorting an output waveform. On the other hand, Patent Literature 1 discloses a technique of outputting voltage waveform data corrected in anticipation of the cause of a voltage shift or distortion generated in a current amplifier circuit.
しかしながら、電圧のずれや電圧波形の歪みは、必ずしも定常的に発生するものではない。これらの発生有無や大きさは、回路の各素子や配線の温度などの条件に依存する。また、このような画像記録装置では、数多くの負荷の中からインクの吐出動作や非吐出動作に応じて選択された負荷に対して電力が供給されるので、選択された負荷の合計が大きく変化し得る。従って、電圧のずれや電圧波形の歪みを正確に反映した波形を得るには、これらのパラメーターを全て取得して補正値を算出する必要があり、制御が非常に煩雑になるという課題がある。 However, voltage deviation and voltage waveform distortion do not always occur constantly. The occurrence and size of these occurrences depend on conditions such as the temperature of each element of the circuit and the wiring. Further, in such an image recording apparatus, since power is supplied to a load selected from a large number of loads in accordance with an ink discharging operation or a non-discharging operation, the total of the selected loads greatly changes. I can do it. Therefore, in order to obtain a waveform that accurately reflects a voltage shift and a voltage waveform distortion, it is necessary to acquire all of these parameters and calculate a correction value, which causes a problem that control becomes extremely complicated.
この発明の目的は、電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することの出来る記録ヘッドの駆動回路及び画像記録装置を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a recording head drive circuit and an image recording apparatus capable of easily and stably supplying power to a load element of a recording head while preventing a voltage waveform from deteriorating. .
本発明は、上記目的を達成するため、請求項1記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備え、
前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行い、
前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成する
ことを特徴としている。
請求項2記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備え、
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部の入力へ負帰還させる
ことを特徴としている。
請求項3記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を2組のトランジスターのプッシュプル動作により増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記2組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記2組のトランジスターにそれぞれ供給するバイアス発生部と、
を備え、
前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備え、
前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させる
ことを特徴としている。
In order to achieve the above object, the present invention is directed to the first aspect of the present invention,
A drive circuit for a printhead that supplies a drive voltage according to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplification unit that generates a drive voltage signal by amplifying the voltage of the analog drive waveform signal according to the operation of the load element;
A current amplifier that amplifies the current of the drive voltage signal and outputs the output as an output signal;
A feedback unit that performs a negative feedback on the feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
Equipped with a,
The voltage amplifying unit performs an amplifying operation in a plurality of stages including a pre-stage amplifying unit and a post-stage amplifying unit,
The feedback unit includes a low-pass unit, and among the voltage signals that have been voltage-amplified by the pre-amplification unit, synthesizes a low-frequency component corresponding to the characteristic of the low-pass unit into the feedback signal. I have.
The invention according to claim 2 is
A drive circuit for a printhead that supplies a drive voltage according to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplification unit that generates a drive voltage signal by amplifying the voltage of the analog drive waveform signal according to the operation of the load element;
A current amplifier that amplifies the current of the drive voltage signal and outputs the output as an output signal;
A feedback unit that performs a negative feedback on the feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
With
The feedback unit combines the voltage signal amplified by the voltage amplifying unit with the feedback signal and performs negative feedback to an input of the voltage amplifying unit.
It is characterized by:
The invention according to claim 3 is
A drive circuit for a printhead that supplies a drive voltage according to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplification unit that generates a drive voltage signal by amplifying the voltage of the analog drive waveform signal according to the operation of the load element;
A current amplification unit that amplifies the current of the drive voltage signal by a push-pull operation of two sets of transistors and outputs the amplified output as an output signal;
A feedback unit that performs a negative feedback on the feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
The driving voltage signal generated by the voltage amplifying unit is added with a bias voltage that is equal to or more than a minimum operating voltage difference for the two sets of transistors of the current amplifying unit to perform an amplifying operation. A bias generator that supplies each of the transistors in the set;
With
The bias generation unit includes a constant current generation unit for making a current flowing to an element that generates the bias voltage constant.
The two sets of transistors are each configured by two or more transistors connected in Darlington, and the Darlington connection is an inverted Darlington connection, and the drive voltage signal of the inverted Darlington connected transistors is A resistance element that determines an amplification current of the input transistor is provided, and the constant current generation unit generates a current equal to an amplification current of the transistor to which the drive voltage signal to which the bias voltage is added is input.
It is characterized by:
請求項4記載の発明は、請求項3記載の記録ヘッドの駆動回路において、
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部に負帰還させることを特徴としている。
According to a fourth aspect of the present invention, in the driving circuit of the recording head according to the third aspect ,
The feedback unit is characterized in that the voltage signal amplified by the voltage amplifying unit is combined with the feedback signal and negatively fed back to the voltage amplifying unit.
請求項5記載の発明は、請求項2〜4の何れか一項に記載の記録ヘッドの駆動回路において、
前記帰還部は、低域通過部を備え、前記電圧増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴としている。
According to a fifth aspect of the present invention, in the drive circuit for a print head according to any one of the second to fourth aspects,
The feedback unit includes a low-pass unit, and among the voltage signals voltage-amplified by the voltage amplifying unit, synthesizes a low-frequency component corresponding to the characteristic of the low-pass unit into the feedback signal. I have.
請求項6記載の発明は、請求項2〜4の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行うことを特徴としている。
According to a sixth aspect of the present invention, in the driving circuit for a recording head according to any one of the second to fourth aspects,
The voltage amplifying unit performs an amplifying operation in a plurality of stages including a pre-stage amplifying unit and a post-stage amplifying unit.
請求項7記載の発明は、請求項1又は6記載の記録ヘッドの駆動回路において、
前記前段増幅部は、前記帰還信号に応じた差動増幅を行うことを特徴としている。
According to a seventh aspect of the present invention, in the driving circuit of the recording head according to the first or sixth aspect ,
The preamplifier performs differential amplification according to the feedback signal.
請求項8記載の発明は、請求項7記載の記録ヘッドの駆動回路において、
前記前段増幅部には、OPアンプが用いられることを特徴としている。
According to an eighth aspect of the present invention, in the driving circuit of the recording head according to the seventh aspect ,
An operational amplifier is used for the preamplifier.
請求項9記載の発明は、請求項6〜8の何れか一項に記載の記録ヘッドの駆動回路において、
前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴としている。
According to a ninth aspect of the present invention, in the drive circuit for a recording head according to any one of the sixth to eighth aspects,
The feedback unit includes a low-pass unit, and among the voltage signals that have been voltage-amplified by the pre-amplification unit, synthesizes a low-frequency component corresponding to the characteristic of the low-pass unit into the feedback signal. I have.
請求項10記載の発明は、請求項1、6〜9の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、前記後段増幅部の電圧増幅率が前記前段増幅部の電圧増幅率よりも大きく定められていることを特徴としている。
請求項11記載の発明は、請求項10記載の記録ヘッドの駆動回路において、
前記後段増幅部は、2段階のエミッター接地増幅の組み合わせであり、当該2段階のエミッター接地増幅のうち前段は、増幅率が1であることを特徴としている。
According to a tenth aspect of the present invention, in the driving circuit for a recording head according to any one of the first to sixth aspects,
The voltage amplifying unit is characterized in that a voltage gain of the rear-stage amplifying unit is set to be larger than a voltage gain of the front-stage amplifying unit.
According to an eleventh aspect of the present invention, in the driving circuit for a recording head according to the tenth aspect,
The latter-stage amplifier is a combination of two-stage grounded-emitter amplification, and the preceding stage of the two-stage grounded-emitter amplification has an amplification factor of 1.
請求項12記載の発明は、請求項1〜11の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されていることを特徴としている。
請求項13記載の発明は、請求項12記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、直列に接続された第1抵抗素子及びキャパシターと、当該第1抵抗素子及びキャパシターに並列な第2抵抗素子とを有し、前記所定の基準周波数は、前記第1抵抗素子及び前記第2抵抗素子の合成抵抗により定められることを特徴としている。
According to a twelfth aspect of the present invention, in the drive circuit for a recording head according to any one of the first to eleventh aspects,
The voltage amplifying unit is characterized in that a voltage gain of a component having a frequency higher than a predetermined reference frequency is higher than a voltage gain of a component having a frequency lower than the reference frequency.
According to a thirteenth aspect of the present invention, in the driving circuit of the recording head according to the twelfth aspect,
The voltage amplifying unit includes a first resistance element and a capacitor connected in series, and a second resistance element parallel to the first resistance element and the capacitor, wherein the predetermined reference frequency is the first resistance element. And the combined resistance of the second resistance element.
請求項14記載の発明は、請求項1、2、4〜13の何れか一項に記載の記録ヘッドの駆動回路において、
前記電流増幅部は、2組のトランジスターのプッシュプル動作により電流増幅を行うことを特徴としている。
According to a fourteenth aspect of the present invention, in the drive circuit for a recording head according to any one of the first , second , and fourth to thirteenth aspects,
The current amplifying unit performs a current amplification by a push-pull operation of two sets of transistors.
請求項15記載の発明は、請求項14記載の記録ヘッドの駆動回路において、
前記トランジスターには、バイポーラートランジスターが用いられることを特徴としている。
According to a fifteenth aspect of the present invention, in the driving circuit for a recording head according to the fourteenth aspect ,
A bipolar transistor is used as the transistor.
請求項16記載の発明は、請求項14又は15記載の記録ヘッドの駆動回路において、
前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されていることを特徴としている。
According to a sixteenth aspect of the present invention, in the driving circuit for a recording head according to the fourteenth or fifteenth aspect ,
The two sets of transistors are characterized by being composed of two or more transistors each connected in Darlington.
請求項17記載の発明は、請求項16記載の記録ヘッドの駆動回路において、
前記ダーリントン接続は、インバーテッドダーリントン接続であることを特徴としている。
According to a seventeenth aspect of the present invention, in the drive circuit for a recording head according to the sixteenth aspect ,
The Darlington connection is an inverted Darlington connection.
請求項18記載の発明は、請求項17記載の記録ヘッドの駆動回路において、
前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられていることを特徴としている。
The invention according to claim 18 is a drive circuit for a recording head according to claim 17 , wherein
A resistor element for determining an amplification current of a transistor to which the drive voltage signal is input among the inverted Darlington-connected transistors is provided.
請求項19記載の発明は、請求項14〜18の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記2組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記2組のトランジスターにそれぞれ供給するバイアス発生部を備えることを特徴としている。
According to a nineteenth aspect of the present invention, in the drive circuit for a recording head according to any one of the fourteenth to eighteenth aspects,
The driving voltage signal generated by the voltage amplifying unit is added with a bias voltage that is equal to or more than a minimum operating voltage difference for the two sets of transistors of the current amplifying unit to perform an amplifying operation. It is characterized in that it comprises a bias generator for supplying each of the transistors of the set.
請求項20記載の発明は、請求項3又は19記載の記録ヘッドの駆動回路において、
前記バイアス発生部は、前記2組のトランジスターに各々対応したバイアス用トランジスターを有し、当該バイアス用トランジスターの前記動作電圧差を前記2組のトランジスターの前記バイアス電圧として前記駆動電圧信号に付加することを特徴としている。
According to a twentieth aspect of the present invention, in the driving circuit for a recording head according to the third or nineteenth aspect ,
The bias generator includes a bias transistor corresponding to each of the two sets of transistors, and adds the operating voltage difference between the bias transistors to the drive voltage signal as the bias voltage of the two sets of transistors. It is characterized by.
請求項21記載の発明は、請求項20記載の記録ヘッドの駆動回路において、
前記プッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターに前記バイアス電圧を付加した電圧を供給する前記バイアス用トランジスターとは、熱結合されていることを特徴としている。
According to a twenty- first aspect of the present invention, in the drive circuit for a recording head according to the twentieth aspect ,
A transistor for performing current amplification by the push-pull operation and the bias transistor for supplying a voltage obtained by adding the bias voltage to the transistor are thermally coupled.
請求項22記載の発明は、請求項20又は21記載の記録ヘッドの駆動回路において、
前記バイアス用トランジスター及び前記電流増幅部における前記トランジスターの少なくとも一部には、特性を揃えて製造されているものが用いられることを特徴としている。
According to a twenty-second aspect of the present invention, in the drive circuit for a recording head according to the twentieth or twenty- first aspect,
It is characterized in that at least a part of the bias transistor and the transistor in the current amplification section are manufactured with uniform characteristics.
請求項23記載の発明は、請求項19〜22の何れか一項に記載の記録ヘッドの駆動回路において、
前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備えることを特徴としている。
According to a twenty- third aspect of the present invention, in the recording head drive circuit according to any one of the nineteenth to twenty-second aspects,
The bias generation section includes a constant current generation section for making a current flowing to an element for generating the bias voltage constant.
請求項24記載の発明は、請求項23記載の記録ヘッドの駆動回路において、
前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させることを特徴としている。
According to a twenty-fourth aspect of the present invention, in the drive circuit for a recording head according to the twenty- third aspect,
The two sets of transistors are each configured by two or more transistors connected in Darlington, and the Darlington connection is an inverted Darlington connection, and the drive voltage signal of the inverted Darlington connected transistors is A resistance element that determines an amplification current of the input transistor is provided, and the constant current generation unit generates a current equal to an amplification current of the transistor to which the drive voltage signal to which the bias voltage is added is input. It is characterized by:
請求項25記載の発明は、請求項1〜24の何れか一項に記載の記録ヘッドの駆動回路において、
デジタル/アナログ変換部を備え、
前記アナログ駆動波形信号は、入力された駆動波形に係るデジタル信号を前記デジタル/アナログ変換部によりアナログ変換して得られる
ことを特徴としている。
According to a twenty-fifth aspect of the present invention, in the recording head drive circuit according to any one of the first to twenty-fourth aspects,
It has a digital / analog converter,
The analog drive waveform signal is obtained by converting the digital signal related to the input drive waveform into an analog signal by the digital / analog conversion unit.
請求項26記載の発明は、
請求項1〜25の何れか一項に記載の記録ヘッドの駆動回路と、
前記記録ヘッドと、
前記記録ヘッドの駆動回路の動作を制御する制御部と、
を備えることを特徴とする画像記録装置である。
The invention according to claim 26 is
A printhead drive circuit according to any one of claims 1 to 25 ,
The recording head;
A control unit for controlling the operation of the drive circuit of the recording head;
An image recording apparatus comprising:
本発明に従うと、電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することが出来るという効果がある。 According to the present invention, there is an effect that power can be more easily and stably supplied to a load element of a recording head while preventing deterioration of a voltage waveform.
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a functional configuration of an ink jet recording apparatus which is an embodiment of the image recording apparatus of the present invention.
このインクジェット記録装置1(画像記録装置)は、インクジェットヘッドの駆動部100と、インクジェットヘッド50(記録ヘッド)と、搬送駆動部71と、操作表示部72と、通信部73と、制御部80と、バス90などを備える。
The inkjet recording apparatus 1 (image recording apparatus) includes an inkjet
駆動部100は、駆動波形信号出力部10と、デジタル/アナログ変換部20(DAC)と、駆動回路30と、出力選択部40と、を備え、インクジェットヘッド50の各ノズルから適切なタイミングでインクを吐出させるための駆動電圧信号を選択されたノズルのアクチュエーター51(負荷要素)に対して出力する。駆動波形信号出力部10は、図示略の発振回路から入力されるクロック信号に同期してインクの吐出や非吐出(画像記録の中断や終了を含む)に応じた駆動波形のデジタルデータを出力する。DAC20は、このデジタルデータの駆動波形をアナログ信号に変換して入力信号Vin(アナログ駆動波形信号)として駆動回路30へ出力する。
The
駆動回路30は、入力信号Vinをアクチュエーター51の駆動電圧に応じた電圧値に増幅して駆動電圧信号Vdを生成し、更に、アクチュエーター51を流れる電流に応じて電流増幅を行った出力信号Voutとして出力する。
出力選択部40は、制御部80から入力された形成対象画像の画素データに応じて出力信号Voutの出力対象とされるアクチュエーター51を選択する切替信号を出力する。The
The
インクジェットヘッド50は、複数のノズルを備え、これら複数のノズルの開口部がノズル面に所定のパターンで配列されて設けられている。インクジェットヘッド50は、駆動部100からの駆動信号に従って当該複数のノズルからインクを吐出させることで記録媒体上に画像を形成する。インクジェットヘッド50は、複数のノズル(記録素子)において各々インク吐出動作に係るアクチュエーター51を備える。アクチュエーター51としては、ここでは、圧電素子が用いられる。この圧電素子が各ノズルへのインク流路に沿って設けられ、駆動回路30から出力された駆動電圧が各々印加されることで変形して、インク流路内のインクにかかる圧力を変化させる。この圧力変化に応じて、インクは、適切な分量、速度及び液滴形状でノズルの開口部から吐出させる。
The
搬送駆動部71は、画像形成前の記録媒体を給紙部から取得してインクジェットヘッド50のノズル面に対向して配置させ、また、画像が形成された記録媒体をノズル面と対向する位置から排出させる。インクジェットヘッド50が記録媒体を移動させながらインクを吐出させることで記録媒体の表面に画像を形成する場合には、搬送駆動部71は、インクジェットヘッド50からの駆動電圧信号や出力選択部40による切替信号の出力にタイミングを合わせて記録媒体を搬送させる。搬送駆動部71としては、例えば、円筒状のドラムや無端状ベルトの外周面上に記録媒体を載置するものが挙げられる。なお、給紙部から取得される記録媒体は、紙に限定されず、種々の記録媒体を使用することが出来る。例えば、布、セラミックス、及びプラスチック等を記録媒体として使用することが出来る。
The
操作表示部72は、画像形成に係るステータス情報やメニューなどを表示させると共に、ユーザーからの入力操作を受け付ける。操作表示部72は、例えば、液晶パネルによる表示画面及び当該液晶パネルのドライバーと、液晶画面上に重ねて設けられたタッチパネルを備え、ユーザーによりタッチ操作がなされた位置と操作の種別に応じた操作検出信号を制御部80に出力する。操作表示部72には、更にLED(Light Emitting Diode)ランプや押しボタンスイッチなどが設けられていても良く、例えば、警告表示や、主電源の表示及び操作に用いられる。
The
通信部73は、所定の通信規格に従って外部とのデータの送受信を行う。
通信規格としては、LAN(Local Area Network)ケーブルを用いた通信に係るTCP/IP接続、無線LAN(IEEE802.11)、Bluetooth(登録商標)などの近距離無線通信(IEEE802.15など)やUSB(Universal Serial Bus)接続など各種周知の方式を用いることが出来、通信部73は、利用可能とする通信規格に係る接続端子及び通信接続に係るドライバーのハードウェア(ネットワークカード)などを備える。The
The communication standards include TCP / IP connection related to communication using a LAN (Local Area Network) cable, short-range wireless communication (such as IEEE 802.15) such as wireless LAN (IEEE802.11) and Bluetooth (registered trademark), and USB. Various known methods such as (Universal Serial Bus) connection can be used, and the
制御部80は、インクジェット記録装置1の全体動作を統括制御する。制御部80は、CPU81(Central Processing Unit)と、RAM82(Random Access Memory)と、記憶部83などを備える。CPU81は、インクジェット記録装置1の統括制御に係る各種演算処理を行う。RAM82は、CPU81に作業用のメモリー空間を提供し、一時データを記憶する。記憶部83は、CPU81により実行される制御プログラムや設定データなどを記憶すると共に、形成対象の画像データを一時記憶する。記憶部83は、DRAMなどの揮発性メモリーとHDD(Hard Disk Drive)やフラッシュメモリーなどの不揮発性の記憶媒体とを備え、用途に応じて使い分けられる。
The
バス90は、これらの各構成間を繋いでデータの送受信を行う通信経路である。
The
次に、駆動部100の構成について詳しく説明する。
図2は、駆動部100の機能構成を示すブロック図である。
なお、ここでは、アクチュエーター51として抵抗素子とキャパシターとを直列接続して模式的に表示させているが、実際のアクチュエーター51に応じて適宜並列接続されたり、コイル成分が含まれたりしても良い。Next, the configuration of the
FIG. 2 is a block diagram illustrating a functional configuration of the
Here, although a resistance element and a capacitor are connected in series and schematically displayed as the
駆動波形信号出力部10は、コントローラー11と、記憶部12などを備える。コントローラー11は、クロック信号に同期して出力する駆動波形信号の駆動電圧変化に応じたデジタル値を記憶部12から読み出して順次出力する。記憶部12は、このインクジェット記録装置1で出力可能な駆動波形信号の波形パターンデータを保持する不揮発性メモリーである。このデジタル値がDAC20でアナログ電圧値に変換され、連続的な電圧変化を伴うアナログ信号となる。
The drive waveform
DAC20は、周知のデジタル/アナログ変換器であり、入力されるデジタル離散値のサンプリング周波数やビット数などに応じて必要に応じて当該離散値間を連続的に変化させる低域通過フィルターなどが設けられていて良い。
The
出力選択部40は、クロック信号に同期して制御部80から記録対象の画像データの各画素データを取得し、当該各画素データに応じた切替信号により、駆動回路30からの出力信号の各アクチュエーター51への出力可否を各々切り替えるスイッチング素子を備える。画素データは、特には限られないが、ここでは、インクの吐出有無のみを示す二値データであり、出力選択部40では、同一のクロック周期内でインクの吐出動作が行われるラスター単位で保持されて、当該二値に応じてスイッチング素子のオンオフが切り替えられる。一つの駆動回路30に対応するアクチュエーター51及びスイッチング素子は、例えば、256個や1024個などであり、従って、オンされるスイッチング素子が多いほど、駆動回路30からの出力信号が供給(印加)されるアクチュエーター51の合計負荷が大きくなる。
The
直流電圧変換部60は、電源電圧Vddを安定した供給電圧VpにDC/DC変換して出力する。なお、ここでは、電源電圧Vddは、供給電圧Vpと等しくても良いが、アクチュエーター51に出力される信号が歪まない範囲において可能な限り小さい値であることが好ましい。電源電圧Vddと供給電圧Vpが等しい場合には、直流電圧変換部60が備えられていなくても良い。電源電圧Vddは、図示略の外部電源から供給される。
The
駆動回路30は、電圧増幅部31と、バイアス電圧発生部32(バイアス発生部)と、電流増幅部33と、フィードバック部34(帰還部)などを備え、DAC20から入力された駆動波形信号をアクチュエーター51の駆動に適した電圧及び電流を出力可能に変換する。
The
電圧増幅部31は、OPアンプ(オペアンプ)を用いた前段増幅部311と、バイポーラートランジスターを用いた後段増幅部312とを備え、2段階(複数段階)の増幅により駆動電圧に増幅する。
The
図3は、電圧増幅部31の回路構成を説明する図である。
DAC20から出力された入力信号Vinは、前段増幅部311のOPアンプ311aの非反転入力に入力される。また、OPアンプ311aの反転入力には、フィードバック部34からの帰還信号が入力される。このように前段増幅部311により差動増幅が行われて出力電圧の安定化が図られる。OPアンプ311aで増幅された信号は、フィードバック部34に送られると共に、後段増幅部312に送られる。FIG. 3 is a diagram illustrating a circuit configuration of the
The input signal Vin output from the
後段増幅部312は、npnトランジスターTr11とpnpトランジスターTr12とがそれぞれ供給電圧Vpと接地電圧との間にエミッター接地で設けられることで、OPアンプ311aにより増幅された電圧信号を更に増幅する。ここでは、npnトランジスターTr11での増幅率を1、即ち、電圧増幅を行わないこととして、抵抗素子R11と抵抗素子R12の抵抗値が互いに等しく設定される一方、これらの抵抗値が適切に設定されることで、出力電圧(npnトランジスターTr11のコレクター電圧)の周波数特性の低下を抑える。pnpトランジスターTr12では、抵抗素子R13と抵抗素子R14の各抵抗値の比に応じて供給電圧Vpと接地電圧との間で可能な範囲で電圧を増幅し、駆動電圧信号Vdを出力させる。ここで、抵抗素子R14には、直列接続された抵抗素子R15とキャパシターC11とが並列に接続され、入力された電圧信号のうち、抵抗素子R14、R15の合成抵抗で定まる基準周波数以上の高周波数の変動成分に対しては、エミッター接地側の抵抗値を抵抗素子R14、R15の合成抵抗に下げている。これにより、高周波数帯域での電圧増幅率は、低周波数帯域での電圧増幅率より高くなる。
The rear-
ここで、本実施形態のインクジェット記録装置1では、後段増幅部312による電圧増幅率は、前段増幅部311による電圧増幅率よりも大きく(高く)設定される。即ち、後段増幅部312におけるエミッター接地によるバイポーラートランジスターを用いた増幅による電圧増幅率G2が、前段増幅部311におけるOPアンプ311aを用いた電圧増幅率G1(フィードバック部34による帰還の効果を含めたクローズドループゲインであって、OPアンプ311aへの入力電圧振幅に対する当該OPアンプ311aからの出力電圧振幅の倍率。駆動回路30全体での電圧増幅率Vout/Vinを電圧増幅率G2で除した値と等しくなる)よりも大きく設定されている。
このようにOPアンプ311aの出力電圧が当該OPアンプ311aへの供給電圧に比して小さい振幅範囲となるように電圧増幅率G1を低く抑えることで、OPアンプ311aの出力信号の歪みを防ぎ、駆動回路30の信号の安定化を図っている。一方で、後段増幅部312による電圧増幅率G2は、出力電圧が供給電圧Vpに近い電圧振幅となるように定められることで、無駄に供給電圧Vpを上げずに効率良く増幅を行うことが出来るが、この電圧増幅率G2を大きく取り過ぎると高周波数帯域におけるゲインが低下するので、上述のように高周波数帯域の電圧増幅率を上昇させることで波形を歪ませずに補うことが出来る範囲で当該後段増幅部312による電圧増幅率G2が設定され、残りが前段増幅部311により増幅される。バイポーラートランジスターには、高電圧及び高いスルーレートに対応するものが適宜選択される。この後段増幅部312以降の各構成で用いられるバイポーラートランジスターも同様である。高周波数帯域におけるゲインの確保には、当該バイポーラートランジスターの入力容量が小さいことが好ましい。Here, in the inkjet recording apparatus 1 of the present embodiment, the voltage amplification rate by the
Thus, by suppressing the voltage gain G1 so that the output voltage of the
バイアス電圧発生部32は、電圧増幅部31で得られた駆動電圧信号Vdに対し、電流増幅部33で用いられるプッシュプル動作用の2つのトランジスターにそれぞれ入力させるベース電圧に対してバイアス電圧を付加して、電流増幅部33のトランジスターのオン状態を適切に保つと共に、アイドリング時の電流を低減させる。
The
図4は、バイアス電圧発生部32の回路構成を示す図である。
バイアス電圧発生部32は、npnトランジスターTr21と、pnpトランジスターTr22と、定電流回路Ic1、Ic2(定電流発生部)とを含む。
npnトランジスターTr21及びpnpトランジスターTr22(まとめて、バイアス用トランジスターとも記す)は、それぞれエミッターフォロワーをなす。pnpトランジスターTr22は、駆動電圧信号Vdの電圧値よりもベース/エミッター間電圧(即ち、増幅動作する最小の動作電圧差)高い高圧側駆動電圧信号Vdhを電流増幅部33に出力し、npnトランジスターTr21は、駆動電圧信号Vdの電圧値よりもベース/エミッター間電圧低い低圧側駆動電圧信号Vdlを電流増幅部33に出力する。即ち、高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとの電圧差は、ベース/エミッター間電圧の2倍である。これによって、後述するように電流増幅部33で用いられるプッシュプル回路における2つのトランジスターにそれぞれ当該トランジスターのベース/エミッター間電圧に応じたバイアス電圧を付加したベース電圧(即ち、ベース/エミッタ間電圧)を供給し、適切なベース電流を流してこれらのトランジスターをオン状態に保つと共に、当該プッシュプル回路における2つのトランジスターのアイドリング電流を低減させる。FIG. 4 is a diagram illustrating a circuit configuration of the bias
The
The npn transistor Tr21 and the pnp transistor Tr22 (collectively also referred to as bias transistors) form emitter followers, respectively. The pnp transistor Tr22 outputs a high-side drive voltage signal Vdh higher than the voltage value of the drive voltage signal Vd between the base and the emitter (that is, the minimum operating voltage difference for performing the amplifying operation) to the
このバイアス電圧発生部32では、pnpトランジスターTr22のエミッター端子と供給電圧Vpとの間に定電流回路Ic2が接続され、また、npnトランジスターTr21のエミッター端子と接地電圧との間に定電流回路Ic1が接続されている。定電流回路Ic1、Ic2は、入力される駆動電圧信号Vdの電圧値によらずpnpトランジスターTr22及びnpnトランジスターTr21のコレクター/エミッター間電流を略一定に保つ。これにより、ベース/エミッター間電圧に変化が生じるのを防いでいる。
In the
定電流回路Ic1、Ic2には、周知の回路が用いられる。ここでは、2つのnpnトランジスターが用いられ、電流出力側の抵抗を流れる電流、即ち、電圧降下が対応するnpnトランジスターのベース/エミッター間電圧と等しくなるように維持される定電流回路を用いた例が示されているが、これに限られない。 Known circuits are used for the constant current circuits Ic1 and Ic2. Here, an example in which two npn transistors are used and a constant current circuit is used in which a current flowing through a resistor on the current output side, that is, a voltage drop is maintained to be equal to a base-emitter voltage of a corresponding npn transistor. , But is not limited to this.
電流増幅部33は、電圧増幅部31で得られた駆動電圧信号Vdに対してバイアス電圧発生部32でバイアス電圧が付加された高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとに基づいて電流の増幅を行って出力信号Voutを生成する。出力信号Voutは、出力選択部40を介してアクチュエーター51に出力される。
The
図5は、電流増幅部33の回路構成を示す図である。
電流増幅部33は、エミッターフォロワーのプッシュプル回路(SEPP)であり、また、エミッターフォロワーをなす各バイポーラートランジスター(npnトランジスターTr31及びpnpトランジスターTr32)に対して各々1つずつ更にバイポーラートランジスター(pnpトランジスターTr33、npnトランジスターTr34)がインバーテッドダーリントン接続されて電流増幅率を増大させている。電流増幅部33は、高圧側駆動電圧信号Vdhがベース端子に入力されるnpnトランジスターTr31と、低圧側駆動電圧信号Vdlがベース端子に入力されるpnpトランジスターTr32と、npnトランジスターTr31にインバーテッドダーリントン接続されたpnpトランジスターTr33と、pnpトランジスターTr32にインバーテッドダーリントン接続されたnpnトランジスターTr34と、npnトランジスターTr31のコレクター端子と供給電圧Vpとの間に設けられた抵抗素子R31と、pnpトランジスターTr32のコレクター端子と接地電圧との間に設けられた抵抗素子R32と、待機時の電流を低減させるための抵抗素子R33及び抵抗素子R34と、を有し、pnpトランジスターTr33のエミッター端子が供給電圧Vpに接続され、npnトランジスターTr34のエミッター端子が接地されている。FIG. 5 is a diagram illustrating a circuit configuration of the
The
このように、npnトランジスターTr31及びpnpトランジスターTr32には、予めバイアス電圧が付加されてベース端子に入力される。従って、入力信号Vinに応じた電流増幅部33からのプッシュプル動作に応じた出力信号Voutの出力が維持されて出力電圧波形に歪みが生じるのを防いでいる。当該バイアス電圧分の電圧上昇/下降は、それぞれnpnトランジスターTr31及びpnpトランジスターTr32のベース/エミッター間電圧で下降/上昇するので、最終的に電圧増幅部31から出力された駆動電圧信号Vdの電圧と略等しい電圧の出力信号Voutがアクチュエーター51に供給される。
As described above, the bias voltage is added to the npn transistor Tr31 and the pnp transistor Tr32 in advance, and is input to the base terminal. Therefore, the output of the output signal Vout in accordance with the push-pull operation from the
抵抗素子R31、R32は、npnトランジスターTr31及びpnpトランジスターTr32の増幅電流(エミッター電流)を略一定に保つ。これにより、出力信号Voutの波形に歪みが発生するのを抑えつつ、アイドリング電流の低減が図られている。即ち、pnpトランジスターTr33及びnpnトランジスターTr34のコレクター電流(エミッター電流)をアイドリング時に絞り過ぎると、これに対応してnpnトランジスターTr31及びpnpトランジスターTr32のエミッター電流(コレクター電流)が更に微小となってゼロ近くにまで低下し、電流増幅部33の動作、特に高周波数帯域における信号の出力に悪影響を与えるが、これを防ぎつつ、pnpトランジスターTr33及びnpnトランジスターTr34のコレクター電流を低減させることが出来る。また、インバーテッドダーリントン接続が用いられることで、電流増幅率を向上させつつ、通常のダーリントン接続のように接続段階数に応じてバイアス電圧発生部32から出力させる高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとの電圧差を増加させる必要がないので、出力可能な最大電圧振幅(ゲイン)を低下させない。これにより、供給電圧Vpに必要なマージンが出力信号Voutの最大電圧振幅に比して大きくならないので、アイドリング電流を必要以上に大きくさせない。
The resistance elements R31 and R32 keep the amplification current (emitter current) of the npn transistor Tr31 and the pnp transistor Tr32 substantially constant. As a result, the idling current is reduced while suppressing the occurrence of distortion in the waveform of the output signal Vout. That is, if the collector currents (emitter currents) of the pnp transistor Tr33 and the npn transistor Tr34 are excessively reduced at the time of idling, the emitter currents (collector currents) of the npn transistor Tr31 and the pnp transistor Tr32 become correspondingly smaller and approach zero. To adversely affect the operation of the
ここで用いられるnpnトランジスターTr31及びpnpトランジスターTr32と、これらに対応してバイアス電圧発生部32で用いられるnpnトランジスターTr21及びpnpトランジスターTr22とは、特性を揃えて製造されたものが用いられることが好ましい。即ち、ベース/エミッター間電圧や直流電流増幅率などの電気的特性が揃えられることで、増幅電流の変化などに伴う温度変化によるバイアス値の変化に応じた余剰電流の発生、波形の歪みや熱暴走などが防がれる。このような特性を揃えて製造されたトランジスターは、例えば、複数個(2個など)が対になって用いられる場合を想定してパッケージとして市場供給(販売)がなされている。また、これらのトランジスターのうち異極性のものについて、それぞれコンプリメンタリーのものが用いられても良い。或いは、単純に各トランジスターの電気的特性を計測して所定の基準レベル以上で一致するものを用いても良い。
It is preferable that the npn transistor Tr31 and the pnp transistor Tr32 used here and the npn transistor Tr21 and the pnp transistor Tr22 used in the
また、更に、バイアス用トランジスターと電流増幅部33においてこれらのバイアス用トランジスターと対応するトランジスターとのうち少なくとも一部は、所定の部材で接合されて熱結合されることが好ましい。所定の部材としては、好ましくは、熱伝導性が高いものが用いられる。また、対応するトランジスター同士がまとめて同一基板上に形成されても良い。
Further, it is preferable that at least a part of the biasing transistor and the transistor corresponding to the biasing transistor in the
この電流増幅部33では、抵抗素子R33、R34は、出力信号Voutのインピーダンスを大きく増加させないように小さい抵抗値のものが選択される。
出力信号Voutは、出力選択部40への出力に加えて、帰還信号としてフィードバック部34に出力(帰還)される。In the
The output signal Vout is output (feedback) to the
フィードバック部34には、電圧増幅部31におけるOPアンプ311aの出力及び帰還信号としての出力信号Voutが入力されて、ゲインに応じた電圧や周波数帯域の調整がなされた後にOPアンプ311aの反転入力に入力される。
The output of the
図6は、フィードバック部34の回路構成を示す図である。
フィードバック部34は、抵抗素子R41、R42、R43及びキャパシターC41を有する。FIG. 6 is a diagram illustrating a circuit configuration of the
The
抵抗素子R41、R42は、出力信号Voutと接地電圧との間で分圧する。当該分圧された電圧信号は、OPアンプ311aの出力に係る電圧信号と合成されてOPアンプ311aの反転出力に入力される。従って、抵抗素子R41とR42の抵抗値の比は、電圧増幅部31における電圧増幅率に応じて定められる。
The resistance elements R41 and R42 divide the voltage between the output signal Vout and the ground voltage. The divided voltage signal is combined with the voltage signal related to the output of the
OPアンプ311aの出力は、並列に設けられた抵抗素子R43及びキャパシターC41を介して出力信号Voutに係る電圧信号と合成されて、当該OPアンプ311aの反転入力に戻される。抵抗素子R43及びキャパシターC41は、低域通過フィルター(低域通過部、LPF)を構成し、この低域通過フィルターによりOPアンプ311aの出力信号における低周波数成分が出力信号Voutに重畳されて帰還信号とされる。これにより、負帰還による反転入力と非反転入力との間の位相ずれや、当該負帰還に応じた電圧の応答時間未満の周波数成分などの影響に係る発振を防ぎつつ、出力信号Voutに含まれる遅延成分、即ち、アクチュエーター51の容量性成分などの影響を低減し、出力信号Voutの線形応答性の低下、即ち、歪みを抑えた適切な波形信号をOPアンプ311aから出力させる。
The output of the
以上のように、本実施形態のインクジェット記録装置1は、インクジェットヘッド50に設けられたノズルのアクチュエーター51(圧電素子)に対し、当該アクチュエーター51の動作に応じた駆動電圧を供給する駆動回路30を備え、この駆動回路30は、アクチュエーター51の動作に応じたデジタルデータの駆動波形をアナログ信号に変換した入力信号Vinの電圧を増幅して駆動電圧信号Vdを生成する電圧増幅部31と、駆動電圧信号Vdの電流を増幅して出力信号Voutとして出力する電流増幅部33と、出力信号Voutの電圧に応じた帰還信号を電圧増幅部31に負帰還させるフィードバック部34と、を備える。
これにより、出力信号Voutの波形を入力信号Vinの波形から歪まないようにしつつ、且つ適切に所望の電圧振幅に増幅することが出来る。従って、電圧波形の劣化を防ぎながら、インクジェットヘッド50の負荷要素(アクチュエーター51)に対してより容易且つ安定して電力(即ち、歪みの少ない電圧波形及び十分な電流)を供給することが出来る。従って、インクジェットヘッド50を適切に動作させて記録画像に画質の劣化を生じさせない。As described above, the inkjet recording apparatus 1 of the present embodiment includes the
Thus, the waveform of the output signal Vout can be appropriately amplified to a desired voltage amplitude without being distorted from the waveform of the input signal Vin. Therefore, it is possible to more easily and stably supply power (that is, a voltage waveform with less distortion and a sufficient current) to the load element (actuator 51) of the
また、フィードバック部34は、電圧増幅部31で電圧増幅された電圧信号を帰還信号に合成して電圧増幅部31に負帰還させる。これにより、アクチュエーター51の容量性成分などの影響による帰還信号の遅延、電力損失や供給電圧Vpの揺らぎといった外乱の影響をより的確に抑えて更に正確且つ安定した電圧波形の出力信号Voutを最終的に出力することが出来る。
The
また、フィードバック部34は、低域通過部をなす抵抗素子R43及びキャパシターC41を備え、電圧増幅部31で電圧増幅された電圧信号のうち、当該低域通過部の特性に応じた低周波数成分を帰還信号に合成して電圧増幅部31に負帰還させる。これにより、高周波成分に対する応答特性を調整し、駆動回路30における信号の発振を防いで出力信号をより安定させることが出来る。
Further, the
また、電圧増幅部31は、前段増幅部311及び後段増幅部312を含む複数段階で増幅動作を行う。従って、各段の増幅率を無理に上げずに全体として電圧増幅率を高めることが出来るので、波形の歪みを抑えることが出来る。また、インクジェットヘッド50で用いられる高電圧(例えば、40〜50V)の電圧差に対して要求されるスルーレート(0.5μsec程度の立ち上がり時間に応じて、例えば、100V/μs程度)に対応した増幅回路を形成しやすい。一方で、OPアンプ311aでは、上述の高電圧に係る大きな電圧振幅が要求される場合に対応した大きなスルーレートを出しづらい。即ち、OPアンプ311aでは、高速で電圧変化する波形パターンを伴う大電圧振幅の信号を出力しづらい。従って、この電圧増幅部31では、OPアンプ311aを用いた増幅とバイポーラートランジスターを用いた増幅とを組み合わせることで波形の歪みを抑えながら所望の波形のまま電圧を増幅することが出来る。
Further, the
また、前段増幅部311は、帰還信号に応じた差動増幅を行う。従って、上述のように、入力信号Vinに対して適切な補正を行って安定且つ正確な出力信号Voutを得ることが出来る。
The
また、前段増幅部311には、OPアンプ311aが用いられることで、差動増幅を容易に行うと共に、当該差動増幅の発振を抑えてより安定した出力信号Voutを得ることが出来る。
In addition, the use of the
また、フィードバック部34は、低域通過部をなす抵抗素子R43及びキャパシターC41を備え、前段増幅部311で電圧増幅された電圧信号のうち、この低域通過部の特性に応じた低周波数成分を帰還信号に合成する。従って、高周波成分に対する応答特性を調整し、特に、OPアンプ311aの増幅動作による発振を防いで出力信号をより安定させることが出来る。
The
また、電圧増幅部31は、後段増幅部312の電圧増幅率G2が前段増幅部311の電圧増幅率G1よりも大きく定められている。従って、前段増幅部311を上述の帰還に係る安定性の向上を優先して機能させると共に、後段増幅部312で効果的に電圧の増幅を行わせることが出来る。
In the
また、電圧増幅部31は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されている。従って、帰還をかけることによって低下し易い高周波数側における増幅率を改善し、矩形波や台形波といった高周波数成分の多い駆動波形の歪みを小さく保ちながら精度良く増幅して出力させると共に、駆動回路30の安定性を向上させることが出来る。
Further, the
また、電流増幅部33は、2組のトランジスターのプッシュプル動作により電流増幅を行うので、1つのトランジスターによる増幅よりもアイドリング電流を抑えつつより効率良く駆動波形を維持して電流増幅を行った出力信号Voutを生成することが出来る。
Further, since the
また、電流増幅部33に用いられるトランジスターには、バイポーラートランジスターが用いられることで、電源電圧に対して確保可能な電圧振幅をFETよりも広く確保することが出来る。従って、電源電圧をFETよりも低く設定することが出来ることにより、電力消費をより低く抑えることが出来る。
Further, a bipolar transistor is used as the transistor used in the
また、電流増幅部33に用いられる2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されているので、容易な回路構成で安定して電流を大きく増幅させることが出来る。
Further, since the two sets of transistors used in the
また、ダーリントン接続としてインバーテッドダーリントン接続を用いることで、通常のダーリントン接続と比較してバイアス電圧の上昇を抑えることが出来る。従って、当該バイアス電圧の上昇分に係る電源電圧の上昇を抑えながら、効率良く電流増幅率を上昇させることが出来る。また、バイアス電圧発生部32の動作に係る電流を抑えることが出来るので、消費電力を抑えることが出来る。また、このインバーテッドダーリントン接続と出力信号Voutの帰還とを組み合わせることで、発振しやすさを抑えながら効率良く電流増幅を行うことが出来る。
Further, by using the inverted Darlington connection as the Darlington connection, it is possible to suppress an increase in the bias voltage as compared with the normal Darlington connection. Therefore, it is possible to efficiently increase the current amplification factor while suppressing an increase in the power supply voltage according to the increase in the bias voltage. In addition, since the current related to the operation of the
また、インバーテッドダーリントン接続されたトランジスターのうち駆動電圧信号Vd(高圧側駆動電圧信号Vdh、低圧側駆動電圧信号Vdl)がそれぞれ入力されるnpnトランジスターTr31、pnpトランジスターTr32のエミッター電流を定めるように抵抗素子R31、R32が設けられているので、入力電圧によらず適切な電流増幅率に維持することが出来る。これにより、必要以上の電流を流さない。特に、この抵抗素子R31、R32に適切な微小電流を流すことで、pnpトランジスターTr33及びnpnトランジスターTr34のアイドリング電流を極限まで絞ってもnpnトランジスターTr31及びpnpトランジスターTr32のエミッター電流を維持出来る。従って、アイドリング電流を低減させて電流消費を抑えつつ、出力信号Voutの波形(周波数特性)を適切に維持することが出来る。 Further, among the transistors connected in inverted Darlington, the driving voltage signal Vd (the high-voltage driving voltage signal Vdh and the low-voltage driving voltage signal Vdl) is input to each of the npn transistor Tr31 and the pnp transistor Tr32 so as to determine the emitter current. Since the elements R31 and R32 are provided, an appropriate current amplification factor can be maintained regardless of the input voltage. As a result, an unnecessary current does not flow. In particular, by applying an appropriate minute current to the resistance elements R31 and R32, the emitter currents of the npn transistor Tr31 and the pnp transistor Tr32 can be maintained even when the idling current of the pnp transistor Tr33 and the npn transistor Tr34 is reduced to the limit. Therefore, it is possible to appropriately maintain the waveform (frequency characteristics) of the output signal Vout while reducing the idling current to suppress current consumption.
また、電圧増幅部31が生成する駆動電圧信号Vdに対し、電流増幅部33の2組のトランジスターがそれぞれ増幅動作を行うための最小のベース/エミッター間電圧(動作電圧差)以上の電圧差であるバイアス電圧を付加して当該2組のトランジスターにそれぞれ供給するバイアス電圧発生部32を備える。これにより電流増幅部33からの出力信号Voutがオフされる状況を生じさせないので、オンオフの切替に係る出力信号Voutの歪みの発生を防ぐことが出来る。
Further, with respect to the drive voltage signal Vd generated by the
また、バイアス電圧発生部32は、上述のプッシュプル動作に係る2組のトランジスターに各々対応したバイアス用トランジスターとしてnpnトランジスターTr21とpnpトランジスターTr22とを有し、当該バイアス用トランジスターのベース/エミッター間電圧を上述の2組のトランジスターのバイアス電圧として駆動電圧信号Vdに付加することで、高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとを生成、出力する。これにより、ダイオードや抵抗素子などを用いて固定値をバイアス電圧とする場合と異なり、電流増幅部33のトランジスターの動作や当該動作に係る発熱に応じた適切なバイアス電圧を設定することが出来る。従って、発熱(温度)に応じて変化するバイアス電圧を適切に反映して必要以上の発熱や電流消費を防ぎ、更には、熱暴走の発生を抑えることが出来る。また、このようなバイアス電圧の設定により、電流増幅部33からの出力信号Voutがオフさせないためにバイアス電圧を必要以上に大きく定める必要が無いので、アイドリング電流の低減を図ることが出来る。
The
また、電流増幅部33においてプッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターにバイアス電圧を付加した高圧側駆動電圧信号Vdh、低圧側駆動電圧信号Vdlをそれぞれ供給するバイアス用トランジスターとは、熱結合されている。これにより、対応するトランジスター同士の温度を略同一に保ち、バイアス電圧発生部32と電流増幅部33との間で対応するトランジスター同士の動作時の発熱に応じた温度変化によるバイアス電圧のオフセットのずれを抑えて電力消費を安定して低減させることが出来る。
Further, a transistor that performs current amplification by a push-pull operation in the
また、バイアス電圧発生部32のnpnトランジスターTr21及びpnpトランジスターTr22と、電流増幅部33におけるnpnトランジスターTr31及びpnpトランジスターTr32(必要に応じて、pnpトランジスターTr33及びnpnトランジスターTr34も含む)には、特性を揃えて製造されている、即ち、異極性のものについてコンプリメンタリーのものや、同極性のものについて同一パッケージで販売されているものやマッチングが取られているもの、が用いられることで、ベース/エミッター間電圧などの電気的特性を揃えることが出来る。これにより、電流や温度の変化に応じて局所的に必要以上の電流が流れたり、更にこれに伴って発振や熱暴走が生じたりするのをより効果的に防ぐことが出来る。
The npn transistor Tr21 and the pnp transistor Tr22 of the bias
また、バイアス電圧発生部32は、バイアス電圧を発生するnpnトランジスターTr21及びpnpトランジスターTr22に対して流す電流を一定にするための定電流回路Ic1、Ic2を備える。これにより、入力される駆動電圧信号Vdの電圧変化に応じた電流量の変化を抑えてバイアス電圧を一定に保つことが出来る。また、これにより、適切な最低限の電流量に抑えることで、効率良く電力消費を低減させながら歪みの少ない出力信号Voutを生成、出力することが出来る。
Further, the
また、電流増幅部33でプッシュプル動作に係る2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、当該インバーテッドダーリントン接続されたトランジスターのうち駆動電圧信号Vd(高圧側駆動電圧信号Vdh、低圧側駆動電圧信号Vdl)がそれぞれ入力されるnpnトランジスターTr31、pnpトランジスターTr32のエミッター電流を定めるように抵抗素子R31、R32が設けられ、定電流回路Ic1、Ic2には、バイアス電圧が付加された低圧側駆動電圧信号Vdl、高圧側駆動電圧信号Vdhがそれぞれ入力されるpnpトランジスターTr32、npnトランジスターTr31の各エミッター電流(コレクター電流)と等しい電流を発生させる。ここでいう等しい電流とは、定電流回路Ic1、Ic2で設定可能な電流の精度、当該定電流回路Ic1、Ic2で許容される電流の揺らぎ、抵抗素子R33、R34などの誤差やnpnトランジスターTr31及びpnpトランジスターTr32などで排除しきれないバイアス電圧の変化など、種々の要因に応じて生じ得る程度の誤差を考慮して設定可能な範囲を意味する。
これにより、電流増幅部33のトランジスターにおけるベース/エミッター間電圧と、バイアス電圧発生部32におけるベース/エミッター間電圧とを等しくすることが出来るので、適切な最低限の電流量に抑えることで、効率良く電力消費を低減させながら歪みの少ない出力信号Voutを生成、出力することが出来る。Further, two sets of transistors related to the push-pull operation in the
As a result, the voltage between the base and the emitter in the transistor of the
また、DAC20を備え、入力信号Vinは、入力された駆動波形に係るデジタル信号をこのDAC20によりアナログ変換して得られる。従って、入力信号Vinを容易且つ安定的に生成することが出来る。
The
また、本発明の画像記録装置の実施形態に係るインクジェット記録装置1は、駆動回路30と、インクジェットヘッド50と、駆動回路30の動作を制御する制御部80と、を備える。従って、電圧波形の劣化を防ぎながら、インクジェットヘッド50の負荷(アクチュエーター51)に対してより容易且つ安定して電力を供給して、精度良い適切なインク滴を吐出させて形成画像の画質を安定的に向上させることが出来る。
Further, the inkjet recording apparatus 1 according to the embodiment of the image recording apparatus of the present invention includes a
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施の形態では、OPアンプ311aの出力と電流増幅部33の出力とを合成してフィードバック部34を介してOPアンプ311aに帰還させたが、必ずしも両者を合成して帰還させる必要はない。但し、電圧増幅部31にOPアンプを用いる場合には、発振防止などの観点から当該OPアンプ311aの出力を帰還させることがより好ましい。It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible.
For example, in the above embodiment, the output of the
また、上記実施の形態では、電圧増幅部31として、OPアンプ311aを用いた前段増幅部311とバイポーラートランジスターを用いた後段増幅部312とを組み合わせたが、2段階に限られるものではなく、1段又は3段階以上の複数段階であっても良い。また、回路構成は、上記実施の形態と同一に限られるものではない。FETなどが用いられても良い。また、OPアンプ311aを用いずに電圧の増幅が行われても良く、この場合、例えば、バイポーラートランジスターのみを用いて差動増幅回路が構成されていても良い。また、OPアンプ311aを用いない場合などでは、後段増幅部312の出力する駆動電圧信号Vdがフィードバック部34に出力される形態も想定し得る。
Further, in the above embodiment, as the
また、上記実施の形態では、OPアンプ311aの出力のうち低周波数成分のみを選択的に帰還させているが、周波数選択の有無や範囲は、インクジェット記録装置1のインク吐出周波数など各種条件において適宜設定されれば良い。
Further, in the above embodiment, only the low frequency component of the output of the
また、前段増幅部311と後段増幅部312の電圧増幅率は、必要な合計の電圧増幅率や、増幅の段階数などに応じて適宜設定されて良い。
In addition, the voltage amplification factors of the front-
また、同様に、電圧増幅部31における電圧増幅率の周波数依存性は、前段増幅部311及び後段増幅部312の周波数に対するゲインの特性と、インクジェット記録装置1のインク吐出周波数との対応関係等に応じて適宜変更可能であり、高周波数成分の増幅率を上げなくても十分なゲインが得られる場合には、高周波数成分の増幅率を高く定める必要はない。反対に、ゲインの特性に応じてより細かく増幅率を周波数ごとに変化させても良い。
Similarly, the frequency dependence of the voltage amplification rate in the
また、上記実施の形態では、バイポーラートランジスターを用いて電流増幅部33を構成したが、FETが用いられても良いし、電界効果トランジスター(FET)とバイポーラートランジスターとが併用されても良い。但し、FETを用いるよりもバイポーラートランジスターを用いた方が供給電圧Vpと接地電圧の間で広い電圧振幅を確保しやすい。即ち、必要な電圧振幅に比して供給電圧Vpを高く設定する必要がなく、その結果、アイドリング電流に係る消費電力を低減させることが出来る。
Further, in the above embodiment, the
また、トランジスターが2段階でインバーテッドダーリントン接続される場合に限られず、3段階以上接続されても良いし、通常のダーリントン接続がなされても良い。また、出力信号の正確性と安定性が維持可能な範囲において、ダーリントン接続とは異なる他の周知な増幅回路構成が用いられても良い。 Further, the transistors are not limited to the case where the transistors are connected in inverted Darlington in two stages, but may be connected in three or more stages or normal Darlington connection. In addition, another well-known amplifier circuit configuration different from the Darlington connection may be used as long as the accuracy and stability of the output signal can be maintained.
また、上記実施の形態では、電流増幅部33に用いられるバイポーラートランジスターと同一パッケージやコンプリメンタリーのバイポーラートランジスターを用いてバイアス電圧発生部32においてバイアス電圧を生じさせたが、ダイオード、LED、抵抗素子などを用いて又は併用してバイアス電圧を生じさせても良い。この場合、熱暴走を防ぐために、設定されるバイアス電圧に若干の余裕を持たせたり温度状態に応じてバイアス電圧を変化させたりする必要がある。
In the above-described embodiment, the bias voltage is generated in the
また、上記実施の形態では、バイアス電圧発生部32及び電流増幅部33で用いられた同一パッケージ及び/又はコンプリメンタリーのバイポーラートランジスターを熱結合させることとしたが、必ずしも熱結合させなければならない訳ではない。
In the above embodiment, the same package and / or the complementary bipolar transistor used in the
また、上記実施の形態では、定電流回路Ic1、Ic2を用いてバイアス電圧発生部32におけるnpnトランジスターTr21、及びpnpトランジスターTr22のコレクター電流、即ちベース電流(バイアス電流)を略均一に保つこととしたが、これらの定電流回路Ic1、Ic2は、他の周知の定電流回路が用いられても良いし、抵抗素子などを用いてより簡便にバイアス電流を調整するだけのものであっても良い。
In the above embodiment, the collector currents of the npn transistor Tr21 and the pnp transistor Tr22 in the
また、上記実施の形態では、DAC20で駆動波形に係るデジタル信号をアナログ変換して電圧及び電流の増幅を行ったが、外部からアナログ信号を取得して当該アナログ信号を単純に増幅して出力しても良いし、反対に、DAC20と駆動回路30とが同一の基板(チップ)上にまとめて設けられても良い。更に、駆動波形信号出力部10も駆動回路30と同一基板(チップ)上に設けられても良い。
In the above embodiment, the
また、上記実施の形態では、インクの吐出有無のみを切り替えることとしたが、インクの吐出量を複数段階で切替可能であっても良い。この場合には、駆動波形の種類を増やしたり、複数の駆動波形の組合せで一回のインク吐出を行わせたりすることが出来る。 Further, in the above embodiment, only the ejection or non-ejection of the ink is switched, but the ejection amount of the ink may be switchable in a plurality of stages. In this case, it is possible to increase the types of driving waveforms or to perform one-time ink ejection by combining a plurality of driving waveforms.
また、上記実施の形態では、圧電素子を負荷要素として用いたピエゾ式のインクジェット記録装置を例に挙げて説明したが、抵抗素子などの発熱によりインクを気泡化させて圧力を加えるサーマル式のインクジェット記録装置についても本発明を適用可能である。なお、ピエゾ式を用いた場合には、サーマル式よりも圧電素子の容量性負荷の影響が帰還信号に出やすいので、出力信号VoutとOPアンプ311aの出力電圧信号とを合成して負帰還させることによる安定性の向上の効果がより顕著となりやすい。
Further, in the above-described embodiment, a piezo-type ink jet recording apparatus using a piezoelectric element as a load element has been described as an example. However, a thermal ink jet recording apparatus that applies pressure by causing bubbles to form ink by heat generated by a resistance element or the like. The present invention can be applied to a recording device. When the piezo method is used, the influence of the capacitive load of the piezoelectric element is more likely to appear in the feedback signal than in the thermal method, so that the output signal Vout and the output voltage signal of the
また、上記実施の形態では、記録素子としてインクを吐出するノズルが配列されたインクジェット記録装置を例に挙げて説明したが、配列された複数の記録素子を動作させて画像を記録する他の画像記録装置、例えば、LEDプリンターなどに対しても本発明を適用することが出来る。 Further, in the above-described embodiment, an inkjet recording apparatus in which nozzles for ejecting ink are arranged as recording elements has been described as an example. However, other images for recording an image by operating a plurality of arranged recording elements are described. The present invention can be applied to a recording device, for example, an LED printer.
また、上述した回路構成は、基本部分であり、信号を安定させるために抵抗素子やキャパシターなどを周知の各所に設けることが出来る。
その他、上記実施の形態で示した具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。In addition, the above-described circuit configuration is a basic part, and a resistance element, a capacitor, and the like can be provided at well-known locations in order to stabilize a signal.
In addition, the specific details shown in the above embodiment can be appropriately changed without departing from the spirit of the present invention.
この発明は、記録ヘッドの駆動回路及び画像記録装置に利用することが出来る。 INDUSTRIAL APPLICATION This invention can be utilized for the drive circuit of a recording head, and an image recording apparatus.
1 インクジェット記録装置
10 駆動波形信号出力部
11 コントローラー
12 記憶部
20 DAC(デジタル/アナログ変換部)
30 駆動回路
31 電圧増幅部
32 バイアス電圧発生部
33 電流増幅部
34 フィードバック部
40 出力選択部
50 インクジェットヘッド
51 アクチュエーター
60 直流電圧変換部
71 搬送駆動部
72 操作表示部
73 通信部
80 制御部
81 CPU
82 RAM
83 記憶部
90 バス
100 駆動部
311 前段増幅部
311a OPアンプ
312 後段増幅部
C11、C41 キャパシター
Ic1、Ic2 定電流回路
R11〜R15、R31〜R34、R41〜R43 抵抗素子
Tr11、Tr12、Tr21、Tr22、Tr31〜Tr34 トランジスター
Vd 駆動電圧信号
Vdd 電源電圧
Vdh 高圧側駆動電圧信号
Vdl 低圧側駆動電圧信号
Vin 入力信号
Vout 出力信号
Vp 供給電圧Reference Signs List 1
82 RAM
83
Claims (26)
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備え、
前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行い、
前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成する
ことを特徴とする記録ヘッドの駆動回路。 A drive circuit for a printhead that supplies a drive voltage according to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplification unit that generates a drive voltage signal by amplifying the voltage of the analog drive waveform signal according to the operation of the load element;
A current amplifier that amplifies the current of the drive voltage signal and outputs the output as an output signal;
A feedback unit that performs a negative feedback on the feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
Equipped with a,
The voltage amplifying unit performs an amplifying operation in a plurality of stages including a pre-stage amplifying unit and a post-stage amplifying unit,
The feedback unit includes a low-pass unit, and among the voltage signals amplified by the pre-amplification unit, synthesizes a low-frequency component corresponding to the characteristic of the low-pass unit with the feedback signal. Drive circuit for the recording head.
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備え、
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部の入力へ負帰還させる
ことを特徴とする記録ヘッドの駆動回路。 A drive circuit for a printhead that supplies a drive voltage according to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplification unit that generates a drive voltage signal by amplifying the voltage of the analog drive waveform signal according to the operation of the load element;
A current amplifier that amplifies the current of the drive voltage signal and outputs the output as an output signal;
A feedback unit that performs a negative feedback on the feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
Equipped with a,
The drive circuit for a print head, wherein the feedback unit combines the voltage signal amplified by the voltage amplifying unit with the feedback signal and performs negative feedback to an input of the voltage amplifying unit .
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を2組のトランジスターのプッシュプル動作により増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記2組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記2組のトランジスターにそれぞれ供給するバイアス発生部と、
を備え、
前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備え、
前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させる
ことを特徴とする記録ヘッドの駆動回路。 A drive circuit for a printhead that supplies a drive voltage according to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplification unit that generates a drive voltage signal by amplifying the voltage of the analog drive waveform signal according to the operation of the load element;
A current amplification unit that amplifies the current of the drive voltage signal by a push-pull operation of two sets of transistors and outputs the amplified output as an output signal;
A feedback unit that performs a negative feedback on the feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
The driving voltage signal generated by the voltage amplifying unit is added with a bias voltage that is equal to or more than a minimum operating voltage difference for the two sets of transistors of the current amplifying unit to perform an amplifying operation. A bias generator that supplies each of the transistors in the set;
Equipped with a,
The bias generation unit includes a constant current generation unit for making a current flowing to an element that generates the bias voltage constant.
The two sets of transistors are each configured by two or more transistors connected in Darlington, and the Darlington connection is an inverted Darlington connection, and the drive voltage signal of the inverted Darlington connected transistors is A resistance element that determines an amplification current of the input transistor is provided, and the constant current generation unit generates a current equal to an amplification current of the transistor to which the drive voltage signal to which the bias voltage is added is input. A driving circuit for a recording head, comprising:
前記アナログ駆動波形信号は、入力された駆動波形に係るデジタル信号を前記デジタル/アナログ変換部によりアナログ変換して得られる
ことを特徴とする請求項1〜24の何れか一項に記載の記録ヘッドの駆動回路。 It has a digital / analog converter,
The recording head according to any one of claims 1 to 24 , wherein the analog drive waveform signal is obtained by converting a digital signal related to an input drive waveform into an analog signal by the digital / analog converter. Drive circuit.
前記記録ヘッドと、
前記記録ヘッドの駆動回路の動作を制御する制御部と、
を備えることを特徴とする画像記録装置。 A printhead drive circuit according to any one of claims 1 to 25 ,
The recording head;
A control unit for controlling the operation of the drive circuit of the recording head;
An image recording apparatus comprising:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015097894 | 2015-05-13 | ||
JP2015097894 | 2015-05-13 | ||
PCT/JP2016/063803 WO2016181946A1 (en) | 2015-05-13 | 2016-05-10 | Drive circuit of recording head and image recording apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016181946A1 JPWO2016181946A1 (en) | 2018-03-01 |
JP6662380B2 true JP6662380B2 (en) | 2020-03-11 |
Family
ID=57248045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017517940A Active JP6662380B2 (en) | 2015-05-13 | 2016-05-10 | Drive circuit of recording head and image recording apparatus |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6662380B2 (en) |
CN (1) | CN107614268B (en) |
WO (1) | WO2016181946A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10427400B2 (en) * | 2017-01-06 | 2019-10-01 | Canon Kabushiki Kaisha | Printhead and printing apparatus |
JP6879088B2 (en) * | 2017-07-06 | 2021-06-02 | セイコーエプソン株式会社 | Liquid discharge device, circuit board and integrated circuit device |
JP7091704B2 (en) * | 2018-02-26 | 2022-06-28 | セイコーエプソン株式会社 | Liquid discharge device |
JP7238986B2 (en) * | 2019-06-17 | 2023-03-14 | コニカミノルタ株式会社 | Recording head drive circuit and image recording device |
JP2022104713A (en) * | 2020-12-29 | 2022-07-11 | セイコーエプソン株式会社 | Liquid discharge device |
JP2022117049A (en) * | 2021-01-29 | 2022-08-10 | セイコーエプソン株式会社 | Liquid discharge device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57138952A (en) * | 1981-02-20 | 1982-08-27 | Hitachi Ltd | Apparatus for preparing ink particle |
JPH01168473A (en) * | 1987-12-24 | 1989-07-03 | Canon Inc | Image recorder |
JP3091801B2 (en) * | 1993-02-09 | 2000-09-25 | 松下電器産業株式会社 | Current generator |
JP3125723B2 (en) * | 1997-08-18 | 2001-01-22 | 日本電気株式会社 | Bias circuit for common emitter amplifier circuit |
JP2000203014A (en) * | 1999-01-08 | 2000-07-25 | Fujitsu Ltd | Head drive circuit and inkjet printer equipped with head drive circuit |
JP2000244258A (en) * | 1999-02-18 | 2000-09-08 | Onkyo Corp | Amplifier circuit |
JP4078514B2 (en) * | 2000-06-05 | 2008-04-23 | ティアック株式会社 | Amplifier circuit |
EP1162736A2 (en) * | 2000-06-05 | 2001-12-12 | Teac Corporation | Single-ended push-pull amplifier circuit |
JP3804631B2 (en) * | 2003-03-26 | 2006-08-02 | ヤマハ株式会社 | Amplification equipment |
JP2007096779A (en) * | 2005-09-29 | 2007-04-12 | Seiko Epson Corp | Semiconductor device |
EP1980401B1 (en) * | 2006-01-20 | 2011-07-06 | Seiko Epson Corporation | Inkjet printer head driving apparatus and inkjet printer |
JP2008119915A (en) * | 2006-11-10 | 2008-05-29 | Fuji Xerox Co Ltd | Capacitive load drive device and liquid droplet jet device using the same |
JP2010069787A (en) * | 2008-09-19 | 2010-04-02 | Fujifilm Corp | Piezoelectric actuator driving circuit and liquid ejecting apparatus |
JP5159540B2 (en) * | 2008-09-26 | 2013-03-06 | 富士フイルム株式会社 | Liquid discharge head drive circuit and method for protecting liquid discharge head drive circuit |
JP5494108B2 (en) * | 2010-03-26 | 2014-05-14 | セイコーエプソン株式会社 | Capacitive load driving device, liquid ejecting apparatus, and printing apparatus |
JP5625437B2 (en) * | 2010-03-30 | 2014-11-19 | セイコーエプソン株式会社 | Surgical equipment |
CN202276320U (en) * | 2011-07-07 | 2012-06-13 | 叶建峰 | Dynamic power-supplying and dynamic class A power amplifier |
JP6111712B2 (en) * | 2013-02-05 | 2017-04-12 | ヤマハ株式会社 | Amplifier circuit |
-
2016
- 2016-05-10 CN CN201680026667.6A patent/CN107614268B/en active Active
- 2016-05-10 WO PCT/JP2016/063803 patent/WO2016181946A1/en active Application Filing
- 2016-05-10 JP JP2017517940A patent/JP6662380B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016181946A1 (en) | 2018-03-01 |
CN107614268B (en) | 2019-12-10 |
WO2016181946A1 (en) | 2016-11-17 |
CN107614268A (en) | 2018-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6662380B2 (en) | Drive circuit of recording head and image recording apparatus | |
US7244007B2 (en) | Capacitive load driving circuit, droplet ejection device, droplet ejection unit and inkjet head driving circuit | |
JP4770361B2 (en) | Capacitive load drive circuit and droplet discharge device | |
US8353568B2 (en) | Inkjet head driving apparatus with multi pulse generator | |
JP2009153272A (en) | Driving circuit for capacitive load and droplet ejection apparatus | |
JPH07148920A (en) | Driving device for ink jet head | |
JP2007190708A (en) | Circuit and method for driving liquid droplet ejection head, and liquid droplet ejector | |
US20090189453A1 (en) | Driving circuit for capacitive load and fluid injecting device | |
WO2017212865A1 (en) | Drive waveform signal output device for inkjet head, inkjet recording device, and drive waveform signal output method for inkjet head | |
JP7238986B2 (en) | Recording head drive circuit and image recording device | |
WO2011024307A1 (en) | Inkjet printer and method for printing | |
JP4433709B2 (en) | Inkjet head drive circuit | |
JP6911848B2 (en) | Inkjet head drive waveform amplifier circuit, inkjet recording device, and inkjet head drive waveform amplification method | |
JP2007301741A (en) | Liquid droplet ejector | |
JP2006212854A (en) | Recording head driving device and printing device | |
JP3653939B2 (en) | Head drive device for recording apparatus | |
JP3424791B2 (en) | Printer head drive circuit | |
JP6687019B2 (en) | Inkjet head drive device, inkjet head, and inkjet recording device | |
JP2019059074A (en) | Liquid droplet ejection head control device and liquid droplet ejection device | |
JP5045936B2 (en) | Capacitive load drive circuit and liquid ejection device | |
JP2009178923A (en) | Capacitive load driving circuit, liquid jetting head, and liquid discharging apparatus | |
JP2009178925A (en) | Capacitive load driving circuit, liquid jetting head and liquid discharging apparatus | |
JP2007168229A (en) | Head driving circuit for liquid droplet discharge device, head driving method for liquid droplet discharge device, and liquid droplet discharge device | |
JP2689548C (en) | ||
JP2009178924A (en) | Capacitive load driving circuit, liquid jetting head, and liquid discharging apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6662380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |