JPWO2016181946A1 - Recording head drive circuit and image recording apparatus - Google Patents

Recording head drive circuit and image recording apparatus Download PDF

Info

Publication number
JPWO2016181946A1
JPWO2016181946A1 JP2017517940A JP2017517940A JPWO2016181946A1 JP WO2016181946 A1 JPWO2016181946 A1 JP WO2016181946A1 JP 2017517940 A JP2017517940 A JP 2017517940A JP 2017517940 A JP2017517940 A JP 2017517940A JP WO2016181946 A1 JPWO2016181946 A1 JP WO2016181946A1
Authority
JP
Japan
Prior art keywords
voltage
unit
recording head
drive circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017517940A
Other languages
Japanese (ja)
Other versions
JP6662380B2 (en
Inventor
木村 祐介
祐介 木村
山本 和典
和典 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Publication of JPWO2016181946A1 publication Critical patent/JPWO2016181946A1/en
Application granted granted Critical
Publication of JP6662380B2 publication Critical patent/JP6662380B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback

Abstract

電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することの出来る記録ヘッドの駆動回路及び画像記録装置を提供する。記録ヘッドに設けられた記録素子のアクチュエーター51といった負荷要素に対し、この負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路30であって、負荷要素の動作に応じたアナログの入力信号Vinの電圧を増幅して駆動電圧信号Vdを生成する電圧増幅部31と、駆動電圧信号の電流を増幅して出力信号Voutとして出力する電流増幅部33と、出力信号の電圧に応じた帰還信号を電圧増幅部に負帰還させるフィードバック部34と、を備える。Provided is a recording head drive circuit and an image recording apparatus capable of supplying power more easily and stably to a load element of a recording head while preventing deterioration of a voltage waveform. A recording head drive circuit 30 for supplying a driving voltage corresponding to the operation of the load element to a load element such as an actuator 51 of a recording element provided in the recording head, and an analog input corresponding to the operation of the load element A voltage amplifying unit 31 that amplifies the voltage of the signal Vin to generate the driving voltage signal Vd, a current amplifying unit 33 that amplifies the current of the driving voltage signal and outputs it as the output signal Vout, and feedback according to the voltage of the output signal And a feedback unit 34 that negatively feeds back the signal to the voltage amplification unit.

Description

この発明は、記録ヘッドの駆動回路及び画像記録装置に関する。   The present invention relates to a recording head drive circuit and an image recording apparatus.

従来、複数の記録素子を配列して当該複数の記録素子を各々動作させることで記録媒体上に画像を記録する画像記録装置がある。画像記録装置としては、インクに圧力を加えて複数のノズルから吐出させるインクジェット記録装置がある。インクに圧力を加えてノズルから吐出させるための機構としては、インク流路(圧力室)の壁面に沿って圧電素子(ピエゾ素子)や振動板を設け、圧電素子に電圧を印加して変形させることでインク流路を圧縮変形させるピエゾ式のものと、インク流路に沿って抵抗素子を設け、当該抵抗素子に電流を流して発熱させてインク流路内のインクを加熱し、気泡を生じさせることでインクを圧縮させるサーマル式のものとが主に知られている。   Conventionally, there is an image recording apparatus that records an image on a recording medium by arranging a plurality of recording elements and operating each of the plurality of recording elements. As an image recording apparatus, there is an ink jet recording apparatus that applies pressure to ink and ejects it from a plurality of nozzles. As a mechanism for applying pressure to ink and ejecting it from the nozzle, a piezoelectric element (piezo element) or a diaphragm is provided along the wall surface of the ink flow path (pressure chamber), and voltage is applied to the piezoelectric element to deform it. A piezoelectric element that compresses and deforms the ink flow path, and a resistance element is provided along the ink flow path, and a current is passed through the resistance element to generate heat, thereby heating the ink in the ink flow path and generating bubbles. Thermal type that compresses ink by causing the ink to compress is mainly known.

このようにインク滴を適切な分量、形状及び速度で吐出させるためには、圧電素子や抵抗素子といった負荷要素に印加する駆動電圧波形が適切な形状である必要がある。このような駆動波形としては、矩形波や台形波が主に用いられており、インクジェット記録装置では、駆動波形データをアナログ変換して適宜増幅した上で負荷要素に印加している。   Thus, in order to eject ink droplets at an appropriate amount, shape, and speed, it is necessary that the drive voltage waveform applied to the load element such as a piezoelectric element or a resistance element has an appropriate shape. As such a drive waveform, a rectangular wave or a trapezoidal wave is mainly used. In the ink jet recording apparatus, the drive waveform data is converted to analog and appropriately amplified and applied to the load element.

しかしながら、配列された記録素子を動作させる記録ヘッドで必要とされる電力は、デジタルデータの信号送受信に用いられる電力と比較して電圧及び電流が大きい。そして、このような電圧や電流の増幅回路には、種々のバイアス発生要因や出力波形を歪ませる要因が存在する。これに対し、特許文献1では、電流増幅回路で生じる電圧のずれや歪みの原因を予め見込んで補正を行った電圧波形データを出力する技術を開示している。   However, the electric power required for the recording head that operates the arranged recording elements is larger in voltage and current than the electric power used for signal transmission / reception of digital data. Such voltage and current amplification circuits have various bias generation factors and factors that distort the output waveform. On the other hand, Patent Document 1 discloses a technique for outputting voltage waveform data corrected in advance in consideration of the cause of voltage shift and distortion generated in the current amplifier circuit.

特許第4438393号公報Japanese Patent No. 4438393

しかしながら、電圧のずれや電圧波形の歪みは、必ずしも定常的に発生するものではない。これらの発生有無や大きさは、回路の各素子や配線の温度などの条件に依存する。また、このような画像記録装置では、数多くの負荷の中からインクの吐出動作や非吐出動作に応じて選択された負荷に対して電力が供給されるので、選択された負荷の合計が大きく変化し得る。従って、電圧のずれや電圧波形の歪みを正確に反映した波形を得るには、これらのパラメーターを全て取得して補正値を算出する必要があり、制御が非常に煩雑になるという課題がある。   However, voltage shifts and voltage waveform distortions do not always occur constantly. The presence / absence and size of these depend on conditions such as the temperature of each element of the circuit and the wiring. Further, in such an image recording apparatus, power is supplied to a load selected according to an ink ejection operation or a non-ejection operation among a number of loads, so that the total of the selected loads greatly changes. Can do. Therefore, in order to obtain a waveform that accurately reflects the voltage deviation and the distortion of the voltage waveform, it is necessary to acquire all these parameters and calculate the correction value, which causes a problem that the control becomes very complicated.

この発明の目的は、電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することの出来る記録ヘッドの駆動回路及び画像記録装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a recording head drive circuit and an image recording apparatus that can supply power more easily and stably to load elements of a recording head while preventing deterioration of the voltage waveform. .

本発明は、上記目的を達成するため、請求項1記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備えることを特徴としている。
In order to achieve the above object, the present invention described in claim 1
A drive circuit for a printhead that supplies a drive voltage corresponding to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplifying unit for amplifying the voltage of the analog drive waveform signal according to the operation of the load element to generate a drive voltage signal;
A current amplifying unit that amplifies the current of the drive voltage signal and outputs it as an output signal;
A feedback unit that negatively feeds back a feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
It is characterized by having.

請求項2記載の発明は、請求項1記載の記録ヘッドの駆動回路において、
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部に負帰還させることを特徴としている。
According to a second aspect of the present invention, in the recording head drive circuit according to the first aspect,
The feedback unit is characterized in that the voltage signal amplified by the voltage amplification unit is combined with the feedback signal and negatively fed back to the voltage amplification unit.

請求項3記載の発明は、請求項2記載の記録ヘッドの駆動回路において、
前記帰還部は、低域通過部を備え、前記電圧増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴としている。
According to a third aspect of the present invention, in the drive circuit for a recording head according to the second aspect,
The feedback unit includes a low-pass unit, and synthesizes a low-frequency component corresponding to the characteristics of the low-pass unit in the feedback signal among the voltage signals amplified by the voltage amplification unit. Yes.

請求項4記載の発明は、請求項1〜3の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行うことを特徴としている。
According to a fourth aspect of the present invention, in the drive circuit for a recording head according to any one of the first to third aspects,
The voltage amplifying unit performs an amplifying operation in a plurality of stages including a pre-amplifier and a post-amplifier.

請求項5記載の発明は、請求項4記載の記録ヘッドの駆動回路において、
前記前段増幅部は、前記帰還信号に応じた差動増幅を行うことを特徴としている。
According to a fifth aspect of the present invention, there is provided the recording head drive circuit according to the fourth aspect,
The pre-stage amplifying unit performs differential amplification according to the feedback signal.

請求項6記載の発明は、請求項5記載の記録ヘッドの駆動回路において、
前記前段増幅部には、OPアンプが用いられることを特徴としている。
A sixth aspect of the present invention is the recording head drive circuit according to the fifth aspect,
An OP amplifier is used for the pre-amplifier unit.

請求項7記載の発明は、請求項4〜6の何れか一項に記載の記録ヘッドの駆動回路において、
前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴としている。
According to a seventh aspect of the present invention, in the drive circuit for a recording head according to any one of the fourth to sixth aspects,
The feedback unit includes a low-pass unit, and synthesizes a low-frequency component corresponding to characteristics of the low-pass unit in the feedback signal among the voltage signals voltage-amplified by the pre-amplifier unit. Yes.

請求項8記載の発明は、請求項4〜7の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、前記後段増幅部の電圧増幅率が前記前段増幅部の電圧増幅率よりも大きく定められていることを特徴としている。
According to an eighth aspect of the present invention, in the drive circuit for a recording head according to any one of the fourth to seventh aspects,
The voltage amplification unit is characterized in that a voltage amplification factor of the rear amplification unit is set larger than a voltage amplification factor of the front amplification unit.

請求項9記載の発明は、請求項1〜8の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されていることを特徴としている。
The invention according to claim 9 is the drive circuit for a recording head according to any one of claims 1 to 8, wherein
The voltage amplification unit is configured so that a voltage amplification factor of a component having a frequency higher than a predetermined reference frequency is higher than a voltage amplification factor of a component having a frequency lower than the reference frequency.

請求項10記載の発明は、請求項1〜9の何れか一項に記載の記録ヘッドの駆動回路において、
前記電流増幅部は、2組のトランジスターのプッシュプル動作により電流増幅を行うことを特徴としている。
According to a tenth aspect of the present invention, in the drive circuit for a recording head according to any one of the first to ninth aspects,
The current amplification unit is characterized in that current amplification is performed by a push-pull operation of two sets of transistors.

請求項11記載の発明は、請求項10記載の記録ヘッドの駆動回路において、
前記トランジスターには、バイポーラートランジスターが用いられることを特徴としている。
According to a eleventh aspect of the present invention, there is provided the recording head drive circuit according to the tenth aspect,
As the transistor, a bipolar transistor is used.

請求項12記載の発明は、請求項10又は11記載の記録ヘッドの駆動回路において、
前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されていることを特徴としている。
A twelfth aspect of the present invention is the recording head drive circuit according to the tenth or eleventh aspect,
The two sets of transistors are each composed of two or more transistors connected in Darlington connection.

請求項13記載の発明は、請求項12記載の記録ヘッドの駆動回路において、
前記ダーリントン接続は、インバーテッドダーリントン接続であることを特徴としている。
According to a thirteenth aspect of the present invention, in the recording head drive circuit according to the twelfth aspect,
The Darlington connection is an inverted Darlington connection.

請求項14記載の発明は、請求項13記載の記録ヘッドの駆動回路において、
前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられていることを特徴としている。
According to a fourteenth aspect of the present invention, in the recording head drive circuit according to the thirteenth aspect,
A resistance element that determines an amplification current of a transistor to which the drive voltage signal is input among the transistors connected to the inverted Darlington is provided.

請求項15記載の発明は、請求項10〜14の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記2組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記2組のトランジスターにそれぞれ供給するバイアス発生部を備えることを特徴としている。
According to a fifteenth aspect of the present invention, in the recording head drive circuit according to any one of the tenth to fourteenth aspects,
The drive voltage signal generated by the voltage amplification unit is added with a bias voltage that is a voltage difference equal to or greater than a minimum operation voltage difference for the two transistors of the current amplification unit to perform amplification operations. It is characterized by comprising a bias generator for supplying each of the pair of transistors.

請求項16記載の発明は、請求項15記載の記録ヘッドの駆動回路において、
前記バイアス発生部は、前記2組のトランジスターに各々対応したバイアス用トランジスターを有し、当該バイアス用トランジスターの前記動作電圧差を前記2組のトランジスターの前記バイアス電圧として前記駆動電圧信号に付加することを特徴としている。
A sixteenth aspect of the present invention is the recording head drive circuit according to the fifteenth aspect,
The bias generator includes bias transistors corresponding to the two sets of transistors, and adds the operating voltage difference of the bias transistors to the drive voltage signal as the bias voltage of the two sets of transistors. It is characterized by.

請求項17記載の発明は、請求項16記載の記録ヘッドの駆動回路において、
前記プッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターに前記バイアス電圧を付加した電圧を供給する前記バイアス用トランジスターとは、熱結合されていることを特徴としている。
According to a seventeenth aspect of the present invention, there is provided the recording head drive circuit according to the sixteenth aspect,
The transistor that performs current amplification by the push-pull operation and the bias transistor that supplies a voltage obtained by adding the bias voltage to the transistor are thermally coupled to each other.

請求項18記載の発明は、請求項16又は17記載の記録ヘッドの駆動回路において、
前記バイアス用トランジスター及び前記電流増幅部における前記トランジスターの少なくとも一部には、特性を揃えて製造されているものが用いられることを特徴としている。
The invention according to claim 18 is the drive circuit of the recording head according to claim 16 or 17,
The biasing transistor and at least a part of the transistor in the current amplifying unit are characterized by being manufactured with uniform characteristics.

請求項19記載の発明は、請求項15〜18の何れか一項に記載の記録ヘッドの駆動回路において、
前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備えることを特徴としている。
According to a nineteenth aspect of the present invention, in the drive circuit for a recording head according to any one of the fifteenth to eighteenth aspects,
The bias generation unit includes a constant current generation unit for making a current flowing to the element generating the bias voltage constant.

請求項20記載の発明は、請求項19記載の記録ヘッドの駆動回路において、
前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させることを特徴としている。
A twentieth aspect of the invention is the recording head drive circuit according to the nineteenth aspect,
The two sets of transistors are each composed of two or more transistors connected in Darlington, the Darlington connection is an inverted Darlington connection, and the drive voltage signal is the inverted Darlington connected transistor. A resistance element for determining an amplification current of the input transistor is provided, and the constant current generator generates a current equal to the amplification current of the transistor to which the drive voltage signal to which the bias voltage is added is input. It is characterized by that.

請求項21記載の発明は、請求項1〜20の何れか一項に記載の記録ヘッドの駆動回路において、
デジタル/アナログ変換部を備え、
前記アナログ駆動波形信号は、入力された駆動波形に係るデジタル信号を前記デジタル/アナログ変換部によりアナログ変換して得られる
ことを特徴としている。
According to a twenty-first aspect of the present invention, in the recording head drive circuit according to any one of the first to twentieth aspects,
With digital / analog converter,
The analog drive waveform signal is obtained by analog-converting a digital signal related to the input drive waveform by the digital / analog conversion unit.

請求項22記載の発明は、
請求項1〜21の何れか一項に記載の記録ヘッドの駆動回路と、
前記記録ヘッドと、
前記記録ヘッドの駆動回路の動作を制御する制御部と、
を備えることを特徴とする画像記録装置である。
The invention according to claim 22
A drive circuit for a recording head according to any one of claims 1 to 21,
The recording head;
A control unit for controlling the operation of the drive circuit of the recording head;
An image recording apparatus comprising:

本発明に従うと、電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することが出来るという効果がある。   According to the present invention, there is an effect that power can be supplied more easily and stably to the load element of the recording head while preventing the voltage waveform from deteriorating.

本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。1 is a block diagram illustrating a functional configuration of an ink jet recording apparatus that is an embodiment of an image recording apparatus of the present invention. 駆動回路の構成を示すブロック図である。It is a block diagram which shows the structure of a drive circuit. 電圧増幅部の回路構成を説明する図である。It is a figure explaining the circuit structure of a voltage amplification part. バイアス電圧発生部の回路構成を示す図である。It is a figure which shows the circuit structure of a bias voltage generation part. 電流増幅部の回路構成を示す図である。It is a figure which shows the circuit structure of a current amplifier. フィードバック部の回路構成を示す図である。It is a figure which shows the circuit structure of a feedback part.

以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a functional configuration of an ink jet recording apparatus which is an embodiment of the image recording apparatus of the present invention.

このインクジェット記録装置1(画像記録装置)は、インクジェットヘッドの駆動部100と、インクジェットヘッド50(記録ヘッド)と、搬送駆動部71と、操作表示部72と、通信部73と、制御部80と、バス90などを備える。   The inkjet recording apparatus 1 (image recording apparatus) includes an inkjet head drive unit 100, an inkjet head 50 (recording head), a conveyance drive unit 71, an operation display unit 72, a communication unit 73, and a control unit 80. A bus 90 and the like.

駆動部100は、駆動波形信号出力部10と、デジタル/アナログ変換部20(DAC)と、駆動回路30と、出力選択部40と、を備え、インクジェットヘッド50の各ノズルから適切なタイミングでインクを吐出させるための駆動電圧信号を選択されたノズルのアクチュエーター51(負荷要素)に対して出力する。駆動波形信号出力部10は、図示略の発振回路から入力されるクロック信号に同期してインクの吐出や非吐出(画像記録の中断や終了を含む)に応じた駆動波形のデジタルデータを出力する。DAC20は、このデジタルデータの駆動波形をアナログ信号に変換して入力信号Vin(アナログ駆動波形信号)として駆動回路30へ出力する。   The drive unit 100 includes a drive waveform signal output unit 10, a digital / analog conversion unit 20 (DAC), a drive circuit 30, and an output selection unit 40, and ink is supplied from each nozzle of the inkjet head 50 at an appropriate timing. Is output to the actuator 51 (load element) of the selected nozzle. The drive waveform signal output unit 10 outputs digital data of a drive waveform corresponding to ink ejection or non-ejection (including interruption or termination of image recording) in synchronization with a clock signal input from an oscillation circuit (not shown). . The DAC 20 converts the drive waveform of the digital data into an analog signal and outputs it to the drive circuit 30 as an input signal Vin (analog drive waveform signal).

駆動回路30は、入力信号Vinをアクチュエーター51の駆動電圧に応じた電圧値に増幅して駆動電圧信号Vdを生成し、更に、アクチュエーター51を流れる電流に応じて電流増幅を行った出力信号Voutとして出力する。
出力選択部40は、制御部80から入力された形成対象画像の画素データに応じて出力信号Voutの出力対象とされるアクチュエーター51を選択する切替信号を出力する。
The drive circuit 30 amplifies the input signal Vin to a voltage value corresponding to the drive voltage of the actuator 51 to generate a drive voltage signal Vd, and further outputs an output signal Vout obtained by performing current amplification according to the current flowing through the actuator 51. Output.
The output selection unit 40 outputs a switching signal for selecting the actuator 51 that is the output target of the output signal Vout according to the pixel data of the formation target image input from the control unit 80.

インクジェットヘッド50は、複数のノズルを備え、これら複数のノズルの開口部がノズル面に所定のパターンで配列されて設けられている。インクジェットヘッド50は、駆動部100からの駆動信号に従って当該複数のノズルからインクを吐出させることで記録媒体上に画像を形成する。インクジェットヘッド50は、複数のノズル(記録素子)において各々インク吐出動作に係るアクチュエーター51を備える。アクチュエーター51としては、ここでは、圧電素子が用いられる。この圧電素子が各ノズルへのインク流路に沿って設けられ、駆動回路30から出力された駆動電圧が各々印加されることで変形して、インク流路内のインクにかかる圧力を変化させる。この圧力変化に応じて、インクは、適切な分量、速度及び液滴形状でノズルの開口部から吐出させる。   The inkjet head 50 includes a plurality of nozzles, and openings of the plurality of nozzles are arranged in a predetermined pattern on the nozzle surface. The inkjet head 50 forms an image on a recording medium by ejecting ink from the plurality of nozzles in accordance with a drive signal from the drive unit 100. The ink jet head 50 includes actuators 51 for ink ejection operations at a plurality of nozzles (recording elements). Here, a piezoelectric element is used as the actuator 51. This piezoelectric element is provided along the ink flow path to each nozzle, and is deformed by applying the drive voltage output from the drive circuit 30 to change the pressure applied to the ink in the ink flow path. In response to the pressure change, the ink is ejected from the nozzle opening at an appropriate amount, speed, and droplet shape.

搬送駆動部71は、画像形成前の記録媒体を給紙部から取得してインクジェットヘッド50のノズル面に対向して配置させ、また、画像が形成された記録媒体をノズル面と対向する位置から排出させる。インクジェットヘッド50が記録媒体を移動させながらインクを吐出させることで記録媒体の表面に画像を形成する場合には、搬送駆動部71は、インクジェットヘッド50からの駆動電圧信号や出力選択部40による切替信号の出力にタイミングを合わせて記録媒体を搬送させる。搬送駆動部71としては、例えば、円筒状のドラムや無端状ベルトの外周面上に記録媒体を載置するものが挙げられる。なお、給紙部から取得される記録媒体は、紙に限定されず、種々の記録媒体を使用することが出来る。例えば、布、セラミックス、及びプラスチック等を記録媒体として使用することが出来る。   The conveyance driving unit 71 acquires the recording medium before image formation from the paper feeding unit and arranges the recording medium so as to face the nozzle surface of the inkjet head 50, and the recording medium on which the image is formed from a position facing the nozzle surface. Let it drain. When the inkjet head 50 forms an image on the surface of the recording medium by ejecting ink while moving the recording medium, the transport driving unit 71 switches between the driving voltage signal from the inkjet head 50 and the output selection unit 40. The recording medium is conveyed in time with the output of the signal. Examples of the transport driving unit 71 include a unit that places a recording medium on the outer peripheral surface of a cylindrical drum or an endless belt. Note that the recording medium acquired from the paper feeding unit is not limited to paper, and various recording media can be used. For example, cloth, ceramics, plastics, etc. can be used as the recording medium.

操作表示部72は、画像形成に係るステータス情報やメニューなどを表示させると共に、ユーザーからの入力操作を受け付ける。操作表示部72は、例えば、液晶パネルによる表示画面及び当該液晶パネルのドライバーと、液晶画面上に重ねて設けられたタッチパネルを備え、ユーザーによりタッチ操作がなされた位置と操作の種別に応じた操作検出信号を制御部80に出力する。操作表示部72には、更にLED(Light Emitting Diode)ランプや押しボタンスイッチなどが設けられていても良く、例えば、警告表示や、主電源の表示及び操作に用いられる。   The operation display unit 72 displays status information and menus related to image formation, and accepts input operations from the user. The operation display unit 72 includes, for example, a display screen by a liquid crystal panel, a driver for the liquid crystal panel, and a touch panel provided on the liquid crystal screen, and an operation corresponding to the position where the user performs a touch operation and the type of operation. A detection signal is output to the control unit 80. The operation display unit 72 may further be provided with an LED (Light Emitting Diode) lamp, a push button switch, and the like, and is used for, for example, warning display and main power supply display and operation.

通信部73は、所定の通信規格に従って外部とのデータの送受信を行う。
通信規格としては、LAN(Local Area Network)ケーブルを用いた通信に係るTCP/IP接続、無線LAN(IEEE802.11)、Bluetooth(登録商標)などの近距離無線通信(IEEE802.15など)やUSB(Universal Serial Bus)接続など各種周知の方式を用いることが出来、通信部73は、利用可能とする通信規格に係る接続端子及び通信接続に係るドライバーのハードウェア(ネットワークカード)などを備える。
The communication unit 73 performs data transmission / reception with the outside according to a predetermined communication standard.
As communication standards, TCP / IP connection related to communication using a LAN (Local Area Network) cable, wireless LAN (IEEE802.11), Bluetooth (registered trademark), or other short-range wireless communication (IEEE802.15, etc.) or USB Various known methods such as (Universal Serial Bus) connection can be used, and the communication unit 73 includes a connection terminal according to a communication standard that can be used and a hardware (network card) of a driver related to communication connection.

制御部80は、インクジェット記録装置1の全体動作を統括制御する。制御部80は、CPU81(Central Processing Unit)と、RAM82(Random Access Memory)と、記憶部83などを備える。CPU81は、インクジェット記録装置1の統括制御に係る各種演算処理を行う。RAM82は、CPU81に作業用のメモリー空間を提供し、一時データを記憶する。記憶部83は、CPU81により実行される制御プログラムや設定データなどを記憶すると共に、形成対象の画像データを一時記憶する。記憶部83は、DRAMなどの揮発性メモリーとHDD(Hard Disk Drive)やフラッシュメモリーなどの不揮発性の記憶媒体とを備え、用途に応じて使い分けられる。   The control unit 80 controls the overall operation of the inkjet recording apparatus 1. The control unit 80 includes a CPU 81 (Central Processing Unit), a RAM 82 (Random Access Memory), a storage unit 83, and the like. The CPU 81 performs various arithmetic processes related to overall control of the inkjet recording apparatus 1. The RAM 82 provides a working memory space to the CPU 81 and stores temporary data. The storage unit 83 stores a control program executed by the CPU 81, setting data, and the like, and temporarily stores image data to be formed. The storage unit 83 includes a volatile memory such as a DRAM and a non-volatile storage medium such as an HDD (Hard Disk Drive) or a flash memory, and is used properly according to the application.

バス90は、これらの各構成間を繋いでデータの送受信を行う通信経路である。   The bus 90 is a communication path that transmits and receives data by connecting these components.

次に、駆動部100の構成について詳しく説明する。
図2は、駆動部100の機能構成を示すブロック図である。
なお、ここでは、アクチュエーター51として抵抗素子とキャパシターとを直列接続して模式的に表示させているが、実際のアクチュエーター51に応じて適宜並列接続されたり、コイル成分が含まれたりしても良い。
Next, the configuration of the drive unit 100 will be described in detail.
FIG. 2 is a block diagram illustrating a functional configuration of the drive unit 100.
Here, the resistor 51 and the capacitor are connected in series as the actuator 51 and are schematically displayed. However, the actuator 51 may be connected in parallel as appropriate according to the actual actuator 51, or may include a coil component. .

駆動波形信号出力部10は、コントローラー11と、記憶部12などを備える。コントローラー11は、クロック信号に同期して出力する駆動波形信号の駆動電圧変化に応じたデジタル値を記憶部12から読み出して順次出力する。記憶部12は、このインクジェット記録装置1で出力可能な駆動波形信号の波形パターンデータを保持する不揮発性メモリーである。このデジタル値がDAC20でアナログ電圧値に変換され、連続的な電圧変化を伴うアナログ信号となる。   The drive waveform signal output unit 10 includes a controller 11 and a storage unit 12. The controller 11 reads out a digital value corresponding to a change in drive voltage of a drive waveform signal output in synchronization with the clock signal from the storage unit 12 and sequentially outputs it. The storage unit 12 is a nonvolatile memory that holds waveform pattern data of drive waveform signals that can be output by the inkjet recording apparatus 1. This digital value is converted into an analog voltage value by the DAC 20 and becomes an analog signal with a continuous voltage change.

DAC20は、周知のデジタル/アナログ変換器であり、入力されるデジタル離散値のサンプリング周波数やビット数などに応じて必要に応じて当該離散値間を連続的に変化させる低域通過フィルターなどが設けられていて良い。   The DAC 20 is a well-known digital / analog converter, and is provided with a low-pass filter that continuously changes between the discrete values as necessary according to the sampling frequency, the number of bits, etc. of the input digital discrete values. It may be done.

出力選択部40は、クロック信号に同期して制御部80から記録対象の画像データの各画素データを取得し、当該各画素データに応じた切替信号により、駆動回路30からの出力信号の各アクチュエーター51への出力可否を各々切り替えるスイッチング素子を備える。画素データは、特には限られないが、ここでは、インクの吐出有無のみを示す二値データであり、出力選択部40では、同一のクロック周期内でインクの吐出動作が行われるラスター単位で保持されて、当該二値に応じてスイッチング素子のオンオフが切り替えられる。一つの駆動回路30に対応するアクチュエーター51及びスイッチング素子は、例えば、256個や1024個などであり、従って、オンされるスイッチング素子が多いほど、駆動回路30からの出力信号が供給(印加)されるアクチュエーター51の合計負荷が大きくなる。   The output selection unit 40 acquires each pixel data of the image data to be recorded from the control unit 80 in synchronization with the clock signal, and outputs each actuator of the output signal from the drive circuit 30 by a switching signal corresponding to the pixel data. The switching element which switches whether output to 51 is possible or not is provided. Although the pixel data is not particularly limited, here, it is binary data indicating only whether ink is ejected or not, and the output selection unit 40 holds it in raster units in which the ink ejection operation is performed within the same clock cycle. Then, on / off of the switching element is switched according to the binary value. The number of actuators 51 and switching elements corresponding to one drive circuit 30 is, for example, 256 or 1024. Therefore, the more switching elements that are turned on, the more output signals from the drive circuit 30 are supplied (applied). The total load of the actuator 51 is increased.

直流電圧変換部60は、電源電圧Vddを安定した供給電圧VpにDC/DC変換して出力する。なお、ここでは、電源電圧Vddは、供給電圧Vpと等しくても良いが、アクチュエーター51に出力される信号が歪まない範囲において可能な限り小さい値であることが好ましい。電源電圧Vddと供給電圧Vpが等しい場合には、直流電圧変換部60が備えられていなくても良い。電源電圧Vddは、図示略の外部電源から供給される。   The DC voltage conversion unit 60 performs DC / DC conversion of the power supply voltage Vdd into a stable supply voltage Vp and outputs it. Here, the power supply voltage Vdd may be equal to the supply voltage Vp, but is preferably as small as possible within a range in which the signal output to the actuator 51 is not distorted. When the power supply voltage Vdd and the supply voltage Vp are equal, the DC voltage converter 60 may not be provided. The power supply voltage Vdd is supplied from an external power supply (not shown).

駆動回路30は、電圧増幅部31と、バイアス電圧発生部32(バイアス発生部)と、電流増幅部33と、フィードバック部34(帰還部)などを備え、DAC20から入力された駆動波形信号をアクチュエーター51の駆動に適した電圧及び電流を出力可能に変換する。   The drive circuit 30 includes a voltage amplifying unit 31, a bias voltage generating unit 32 (bias generating unit), a current amplifying unit 33, a feedback unit 34 (feedback unit), and the like. The driving circuit signal input from the DAC 20 is an actuator. The voltage and current suitable for driving 51 are converted so as to be output.

電圧増幅部31は、OPアンプ(オペアンプ)を用いた前段増幅部311と、バイポーラートランジスターを用いた後段増幅部312とを備え、2段階(複数段階)の増幅により駆動電圧に増幅する。   The voltage amplifying unit 31 includes a front-stage amplifying unit 311 using an OP amplifier (op-amp) and a rear-stage amplifying unit 312 using a bipolar transistor, and amplifies the driving voltage by two-stage (a plurality of stages) amplification.

図3は、電圧増幅部31の回路構成を説明する図である。
DAC20から出力された入力信号Vinは、前段増幅部311のOPアンプ311aの非反転入力に入力される。また、OPアンプ311aの反転入力には、フィードバック部34からの帰還信号が入力される。このように前段増幅部311により差動増幅が行われて出力電圧の安定化が図られる。OPアンプ311aで増幅された信号は、フィードバック部34に送られると共に、後段増幅部312に送られる。
FIG. 3 is a diagram illustrating the circuit configuration of the voltage amplification unit 31.
The input signal Vin output from the DAC 20 is input to the non-inverting input of the OP amplifier 311a of the pre-amplifier 311. The feedback signal from the feedback unit 34 is input to the inverting input of the OP amplifier 311a. In this way, differential amplification is performed by the pre-amplifier 311 to stabilize the output voltage. The signal amplified by the OP amplifier 311 a is sent to the feedback unit 34 and also sent to the subsequent stage amplification unit 312.

後段増幅部312は、npnトランジスターTr11とpnpトランジスターTr12とがそれぞれ供給電圧Vpと接地電圧との間にエミッター接地で設けられることで、OPアンプ311aにより増幅された電圧信号を更に増幅する。ここでは、npnトランジスターTr11での増幅率を1、即ち、電圧増幅を行わないこととして、抵抗素子R11と抵抗素子R12の抵抗値が互いに等しく設定される一方、これらの抵抗値が適切に設定されることで、出力電圧(npnトランジスターTr11のコレクター電圧)の周波数特性の低下を抑える。pnpトランジスターTr12では、抵抗素子R13と抵抗素子R14の各抵抗値の比に応じて供給電圧Vpと接地電圧との間で可能な範囲で電圧を増幅し、駆動電圧信号Vdを出力させる。ここで、抵抗素子R14には、直列接続された抵抗素子R15とキャパシターC11とが並列に接続され、入力された電圧信号のうち、抵抗素子R14、R15の合成抵抗で定まる基準周波数以上の高周波数の変動成分に対しては、エミッター接地側の抵抗値を抵抗素子R14、R15の合成抵抗に下げている。これにより、高周波数帯域での電圧増幅率は、低周波数帯域での電圧増幅率より高くなる。   The post-stage amplifier 312 further amplifies the voltage signal amplified by the OP amplifier 311a by providing the npn transistor Tr11 and the pnp transistor Tr12 with the emitter grounded between the supply voltage Vp and the ground voltage, respectively. Here, assuming that the amplification factor in the npn transistor Tr11 is 1, that is, voltage amplification is not performed, the resistance values of the resistance element R11 and the resistance element R12 are set to be equal to each other, and these resistance values are appropriately set. This suppresses a decrease in the frequency characteristics of the output voltage (the collector voltage of the npn transistor Tr11). The pnp transistor Tr12 amplifies the voltage as much as possible between the supply voltage Vp and the ground voltage according to the ratio of the resistance values of the resistance element R13 and the resistance element R14, and outputs the drive voltage signal Vd. Here, a resistor element R15 and a capacitor C11 connected in series are connected in parallel to the resistor element R14, and among the input voltage signals, a high frequency equal to or higher than a reference frequency determined by the combined resistance of the resistor elements R14 and R15. For the fluctuation component, the resistance value on the emitter ground side is lowered to the combined resistance of the resistance elements R14 and R15. Thereby, the voltage gain in the high frequency band is higher than the voltage gain in the low frequency band.

ここで、本実施形態のインクジェット記録装置1では、後段増幅部312による電圧増幅率は、前段増幅部311による電圧増幅率よりも大きく(高く)設定される。即ち、後段増幅部312におけるエミッター接地によるバイポーラートランジスターを用いた増幅による電圧増幅率G2が、前段増幅部311におけるOPアンプ311aを用いた電圧増幅率G1(フィードバック部34による帰還の効果を含めたクローズドループゲインであって、OPアンプ311aへの入力電圧振幅に対する当該OPアンプ311aからの出力電圧振幅の倍率。駆動回路30全体での電圧増幅率Vout/Vinを電圧増幅率G2で除した値と等しくなる)よりも大きく設定されている。
このようにOPアンプ311aの出力電圧が当該OPアンプ311aへの供給電圧に比して小さい振幅範囲となるように電圧増幅率G1を低く抑えることで、OPアンプ311aの出力信号の歪みを防ぎ、駆動回路30の信号の安定化を図っている。一方で、後段増幅部312による電圧増幅率G2は、出力電圧が供給電圧Vpに近い電圧振幅となるように定められることで、無駄に供給電圧Vpを上げずに効率良く増幅を行うことが出来るが、この電圧増幅率G2を大きく取り過ぎると高周波数帯域におけるゲインが低下するので、上述のように高周波数帯域の電圧増幅率を上昇させることで波形を歪ませずに補うことが出来る範囲で当該後段増幅部312による電圧増幅率G2が設定され、残りが前段増幅部311により増幅される。バイポーラートランジスターには、高電圧及び高いスルーレートに対応するものが適宜選択される。この後段増幅部312以降の各構成で用いられるバイポーラートランジスターも同様である。高周波数帯域におけるゲインの確保には、当該バイポーラートランジスターの入力容量が小さいことが好ましい。
Here, in the ink jet recording apparatus 1 of the present embodiment, the voltage amplification factor by the post-stage amplification unit 312 is set larger (higher) than the voltage amplification factor by the pre-stage amplification unit 311. That is, the voltage amplification factor G2 obtained by amplification using the bipolar transistor by the grounded emitter in the rear stage amplification unit 312 is the voltage amplification factor G1 using the OP amplifier 311a in the previous stage amplification unit 311 (including the feedback effect by the feedback unit 34). A closed-loop gain, which is a magnification of the output voltage amplitude from the OP amplifier 311a with respect to the input voltage amplitude to the OP amplifier 311a, and a value obtained by dividing the voltage amplification factor Vout / Vin in the entire drive circuit 30 by the voltage amplification factor G2. Is set to be greater than).
In this way, by suppressing the voltage amplification factor G1 so that the output voltage of the OP amplifier 311a has a smaller amplitude range than the supply voltage to the OP amplifier 311a, distortion of the output signal of the OP amplifier 311a can be prevented, The signal of the drive circuit 30 is stabilized. On the other hand, the voltage amplification factor G2 by the post-stage amplifying unit 312 is determined so that the output voltage has a voltage amplitude close to the supply voltage Vp, so that the amplification can be efficiently performed without increasing the supply voltage Vp. However, if the voltage gain G2 is too large, the gain in the high frequency band decreases, so that the waveform can be compensated without distortion by increasing the voltage gain in the high frequency band as described above. The voltage amplification factor G <b> 2 by the latter stage amplification unit 312 is set, and the remainder is amplified by the previous stage amplification unit 311. A bipolar transistor corresponding to a high voltage and a high slew rate is appropriately selected. The same applies to the bipolar transistors used in the components subsequent to the post-stage amplifier 312. In order to secure the gain in the high frequency band, it is preferable that the input capacity of the bipolar transistor is small.

バイアス電圧発生部32は、電圧増幅部31で得られた駆動電圧信号Vdに対し、電流増幅部33で用いられるプッシュプル動作用の2つのトランジスターにそれぞれ入力させるベース電圧に対してバイアス電圧を付加して、電流増幅部33のトランジスターのオン状態を適切に保つと共に、アイドリング時の電流を低減させる。   The bias voltage generator 32 adds a bias voltage to the drive voltage signal Vd obtained by the voltage amplifier 31 with respect to the base voltages input to the two transistors for push-pull operation used in the current amplifier 33, respectively. Thus, the ON state of the transistor of the current amplifying unit 33 is appropriately maintained and the current during idling is reduced.

図4は、バイアス電圧発生部32の回路構成を示す図である。
バイアス電圧発生部32は、npnトランジスターTr21と、pnpトランジスターTr22と、定電流回路Ic1、Ic2(定電流発生部)とを含む。
npnトランジスターTr21及びpnpトランジスターTr22(まとめて、バイアス用トランジスターとも記す)は、それぞれエミッターフォロワーをなす。pnpトランジスターTr22は、駆動電圧信号Vdの電圧値よりもベース/エミッター間電圧(即ち、増幅動作する最小の動作電圧差)高い高圧側駆動電圧信号Vdhを電流増幅部33に出力し、npnトランジスターTr21は、駆動電圧信号Vdの電圧値よりもベース/エミッター間電圧低い低圧側駆動電圧信号Vdlを電流増幅部33に出力する。即ち、高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとの電圧差は、ベース/エミッター間電圧の2倍である。これによって、後述するように電流増幅部33で用いられるプッシュプル回路における2つのトランジスターにそれぞれ当該トランジスターのベース/エミッター間電圧に応じたバイアス電圧を付加したベース電圧(即ち、ベース/エミッタ間電圧)を供給し、適切なベース電流を流してこれらのトランジスターをオン状態に保つと共に、当該プッシュプル回路における2つのトランジスターのアイドリング電流を低減させる。
FIG. 4 is a diagram showing a circuit configuration of the bias voltage generator 32.
The bias voltage generator 32 includes an npn transistor Tr21, a pnp transistor Tr22, and constant current circuits Ic1 and Ic2 (constant current generator).
Each of the npn transistor Tr21 and the pnp transistor Tr22 (collectively referred to as a bias transistor) forms an emitter follower. The pnp transistor Tr22 outputs a high-voltage side drive voltage signal Vdh higher than the voltage value of the drive voltage signal Vd to the current amplifying unit 33 (that is, the minimum operating voltage difference for amplification operation) to the current amplification unit 33, and the npn transistor Tr21. Outputs a low-voltage side drive voltage signal Vdl having a base-emitter voltage lower than the voltage value of the drive voltage signal Vd to the current amplifier 33. That is, the voltage difference between the high-voltage drive voltage signal Vdh and the low-voltage drive voltage signal Vdl is twice the base-emitter voltage. As a result, a base voltage obtained by adding a bias voltage corresponding to the base / emitter voltage of each of the two transistors in the push-pull circuit used in the current amplifying unit 33 as described later (that is, a base / emitter voltage). And supplying an appropriate base current to keep these transistors on and reduce the idling current of the two transistors in the push-pull circuit.

このバイアス電圧発生部32では、pnpトランジスターTr22のエミッター端子と供給電圧Vpとの間に定電流回路Ic2が接続され、また、npnトランジスターTr21のエミッター端子と接地電圧との間に定電流回路Ic1が接続されている。定電流回路Ic1、Ic2は、入力される駆動電圧信号Vdの電圧値によらずpnpトランジスターTr22及びnpnトランジスターTr21のコレクター/エミッター間電流を略一定に保つ。これにより、ベース/エミッター間電圧に変化が生じるのを防いでいる。   In the bias voltage generator 32, a constant current circuit Ic2 is connected between the emitter terminal of the pnp transistor Tr22 and the supply voltage Vp, and a constant current circuit Ic1 is connected between the emitter terminal of the npn transistor Tr21 and the ground voltage. It is connected. The constant current circuits Ic1 and Ic2 keep the collector / emitter currents of the pnp transistor Tr22 and the npn transistor Tr21 substantially constant regardless of the voltage value of the input drive voltage signal Vd. This prevents the base / emitter voltage from changing.

定電流回路Ic1、Ic2には、周知の回路が用いられる。ここでは、2つのnpnトランジスターが用いられ、電流出力側の抵抗を流れる電流、即ち、電圧降下が対応するnpnトランジスターのベース/エミッター間電圧と等しくなるように維持される定電流回路を用いた例が示されているが、これに限られない。   A known circuit is used for the constant current circuits Ic1 and Ic2. In this example, two npn transistors are used, and a constant current circuit is used in which the current flowing through the resistor on the current output side, that is, the voltage drop is maintained to be equal to the base-emitter voltage of the corresponding npn transistor. However, the present invention is not limited to this.

電流増幅部33は、電圧増幅部31で得られた駆動電圧信号Vdに対してバイアス電圧発生部32でバイアス電圧が付加された高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとに基づいて電流の増幅を行って出力信号Voutを生成する。出力信号Voutは、出力選択部40を介してアクチュエーター51に出力される。   The current amplifying unit 33 is based on the high voltage side driving voltage signal Vdh and the low voltage side driving voltage signal Vdl obtained by adding a bias voltage to the driving voltage signal Vd obtained by the voltage amplifying unit 31 by the bias voltage generating unit 32. Current output is amplified to generate an output signal Vout. The output signal Vout is output to the actuator 51 via the output selection unit 40.

図5は、電流増幅部33の回路構成を示す図である。
電流増幅部33は、エミッターフォロワーのプッシュプル回路(SEPP)であり、また、エミッターフォロワーをなす各バイポーラートランジスター(npnトランジスターTr31及びpnpトランジスターTr32)に対して各々1つずつ更にバイポーラートランジスター(pnpトランジスターTr33、npnトランジスターTr34)がインバーテッドダーリントン接続されて電流増幅率を増大させている。電流増幅部33は、高圧側駆動電圧信号Vdhがベース端子に入力されるnpnトランジスターTr31と、低圧側駆動電圧信号Vdlがベース端子に入力されるpnpトランジスターTr32と、npnトランジスターTr31にインバーテッドダーリントン接続されたpnpトランジスターTr33と、pnpトランジスターTr32にインバーテッドダーリントン接続されたnpnトランジスターTr34と、npnトランジスターTr31のコレクター端子と供給電圧Vpとの間に設けられた抵抗素子R31と、pnpトランジスターTr32のコレクター端子と接地電圧との間に設けられた抵抗素子R32と、待機時の電流を低減させるための抵抗素子R33及び抵抗素子R34と、を有し、pnpトランジスターTr33のエミッター端子が供給電圧Vpに接続され、npnトランジスターTr34のエミッター端子が接地されている。
FIG. 5 is a diagram illustrating a circuit configuration of the current amplifying unit 33.
The current amplifying unit 33 is a push-pull circuit (SEPP) of an emitter follower, and each bipolar transistor (npn transistor Tr31 and pnp transistor Tr32) constituting the emitter follower is further provided with one bipolar transistor (pnp). Transistor Tr33 and npn transistor Tr34) are connected by inverted Darlington to increase the current amplification factor. The current amplifying unit 33 is connected to the npn transistor Tr31 to which the high-voltage drive voltage signal Vdh is input to the base terminal, the pnp transistor Tr32 to which the low-voltage drive voltage signal Vdl is input to the base terminal, and the inverted Darlington connection to the npn transistor Tr31. Pnp transistor Tr33, an npn transistor Tr34 connected to the pnp transistor Tr32 by an inverted Darlington connection, a resistance element R31 provided between the collector terminal of the npn transistor Tr31 and the supply voltage Vp, and a collector terminal of the pnp transistor Tr32 Resistance element R32 provided between the power supply and the ground voltage, and a resistance element R33 and a resistance element R34 for reducing the current during standby, and the emitter of the pnp transistor Tr33 Tha terminal connected to the supply voltage Vp, the emitter terminal of the npn transistor Tr34 is grounded.

このように、npnトランジスターTr31及びpnpトランジスターTr32には、予めバイアス電圧が付加されてベース端子に入力される。従って、入力信号Vinに応じた電流増幅部33からのプッシュプル動作に応じた出力信号Voutの出力が維持されて出力電圧波形に歪みが生じるのを防いでいる。当該バイアス電圧分の電圧上昇/下降は、それぞれnpnトランジスターTr31及びpnpトランジスターTr32のベース/エミッター間電圧で下降/上昇するので、最終的に電圧増幅部31から出力された駆動電圧信号Vdの電圧と略等しい電圧の出力信号Voutがアクチュエーター51に供給される。   Thus, the npn transistor Tr31 and the pnp transistor Tr32 are preliminarily applied with a bias voltage and input to the base terminal. Therefore, the output signal Vout corresponding to the push-pull operation from the current amplifying unit 33 corresponding to the input signal Vin is maintained and the output voltage waveform is prevented from being distorted. Since the voltage increase / decrease by the bias voltage increases / decreases with the base / emitter voltage of the npn transistor Tr31 and the pnp transistor Tr32, respectively, the voltage of the drive voltage signal Vd finally output from the voltage amplification unit 31 and An output signal Vout having substantially the same voltage is supplied to the actuator 51.

抵抗素子R31、R32は、npnトランジスターTr31及びpnpトランジスターTr32の増幅電流(エミッター電流)を略一定に保つ。これにより、出力信号Voutの波形に歪みが発生するのを抑えつつ、アイドリング電流の低減が図られている。即ち、pnpトランジスターTr33及びnpnトランジスターTr34のコレクター電流(エミッター電流)をアイドリング時に絞り過ぎると、これに対応してnpnトランジスターTr31及びpnpトランジスターTr32のエミッター電流(コレクター電流)が更に微小となってゼロ近くにまで低下し、電流増幅部33の動作、特に高周波数帯域における信号の出力に悪影響を与えるが、これを防ぎつつ、pnpトランジスターTr33及びnpnトランジスターTr34のコレクター電流を低減させることが出来る。また、インバーテッドダーリントン接続が用いられることで、電流増幅率を向上させつつ、通常のダーリントン接続のように接続段階数に応じてバイアス電圧発生部32から出力させる高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとの電圧差を増加させる必要がないので、出力可能な最大電圧振幅(ゲイン)を低下させない。これにより、供給電圧Vpに必要なマージンが出力信号Voutの最大電圧振幅に比して大きくならないので、アイドリング電流を必要以上に大きくさせない。   The resistance elements R31 and R32 keep the amplification current (emitter current) of the npn transistor Tr31 and the pnp transistor Tr32 substantially constant. As a result, the idling current is reduced while suppressing the distortion of the waveform of the output signal Vout. That is, if the collector current (emitter current) of the pnp transistor Tr33 and npn transistor Tr34 is excessively reduced during idling, the emitter current (collector current) of the npn transistor Tr31 and pnp transistor Tr32 becomes further minute correspondingly, and is close to zero. Although it adversely affects the operation of the current amplifying unit 33, particularly the signal output in the high frequency band, the collector currents of the pnp transistor Tr33 and the npn transistor Tr34 can be reduced while preventing this. Further, by using the inverted Darlington connection, the high-voltage side drive voltage signal Vdh and the low-voltage side output from the bias voltage generating unit 32 according to the number of connection stages as in the normal Darlington connection while improving the current amplification factor. Since there is no need to increase the voltage difference from the drive voltage signal Vdl, the maximum voltage amplitude (gain) that can be output is not reduced. As a result, the margin necessary for the supply voltage Vp does not become larger than the maximum voltage amplitude of the output signal Vout, so that the idling current is not increased more than necessary.

ここで用いられるnpnトランジスターTr31及びpnpトランジスターTr32と、これらに対応してバイアス電圧発生部32で用いられるnpnトランジスターTr21及びpnpトランジスターTr22とは、特性を揃えて製造されたものが用いられることが好ましい。即ち、ベース/エミッター間電圧や直流電流増幅率などの電気的特性が揃えられることで、増幅電流の変化などに伴う温度変化によるバイアス値の変化に応じた余剰電流の発生、波形の歪みや熱暴走などが防がれる。このような特性を揃えて製造されたトランジスターは、例えば、複数個(2個など)が対になって用いられる場合を想定してパッケージとして市場供給(販売)がなされている。また、これらのトランジスターのうち異極性のものについて、それぞれコンプリメンタリーのものが用いられても良い。或いは、単純に各トランジスターの電気的特性を計測して所定の基準レベル以上で一致するものを用いても良い。   The npn transistor Tr31 and the pnp transistor Tr32 used here, and the npn transistor Tr21 and the pnp transistor Tr22 used in the bias voltage generation unit 32 corresponding to them are preferably manufactured with uniform characteristics. . In other words, the electrical characteristics such as the base-emitter voltage and the DC current amplification factor are aligned to generate surplus current according to changes in the bias value due to temperature changes accompanying changes in the amplification current, waveform distortion, and heat. Runaways are prevented. Transistors manufactured with such characteristics are supplied (sold) as a package on the assumption that a plurality (two, etc.) of transistors are used in pairs. Of these transistors, those having different polarities may be complementary. Alternatively, it is possible to simply measure the electrical characteristics of each transistor and use a transistor that matches at a predetermined reference level or higher.

また、更に、バイアス用トランジスターと電流増幅部33においてこれらのバイアス用トランジスターと対応するトランジスターとのうち少なくとも一部は、所定の部材で接合されて熱結合されることが好ましい。所定の部材としては、好ましくは、熱伝導性が高いものが用いられる。また、対応するトランジスター同士がまとめて同一基板上に形成されても良い。   Furthermore, it is preferable that at least a part of the biasing transistor and the transistor corresponding to the biasing transistor and the corresponding transistor in the current amplifying unit 33 are joined by a predetermined member and thermally coupled. As the predetermined member, a member having high thermal conductivity is preferably used. Corresponding transistors may be formed together on the same substrate.

この電流増幅部33では、抵抗素子R33、R34は、出力信号Voutのインピーダンスを大きく増加させないように小さい抵抗値のものが選択される。
出力信号Voutは、出力選択部40への出力に加えて、帰還信号としてフィードバック部34に出力(帰還)される。
In the current amplifying unit 33, resistance elements R33 and R34 having a small resistance value are selected so as not to increase the impedance of the output signal Vout.
In addition to the output to the output selection unit 40, the output signal Vout is output (feedback) to the feedback unit 34 as a feedback signal.

フィードバック部34には、電圧増幅部31におけるOPアンプ311aの出力及び帰還信号としての出力信号Voutが入力されて、ゲインに応じた電圧や周波数帯域の調整がなされた後にOPアンプ311aの反転入力に入力される。   The feedback unit 34 receives the output of the OP amplifier 311a in the voltage amplifying unit 31 and the output signal Vout as a feedback signal, and after adjusting the voltage and frequency band according to the gain, is input to the inverting input of the OP amplifier 311a. Entered.

図6は、フィードバック部34の回路構成を示す図である。
フィードバック部34は、抵抗素子R41、R42、R43及びキャパシターC41を有する。
FIG. 6 is a diagram illustrating a circuit configuration of the feedback unit 34.
The feedback unit 34 includes resistance elements R41, R42, R43 and a capacitor C41.

抵抗素子R41、R42は、出力信号Voutと接地電圧との間で分圧する。当該分圧された電圧信号は、OPアンプ311aの出力に係る電圧信号と合成されてOPアンプ311aの反転出力に入力される。従って、抵抗素子R41とR42の抵抗値の比は、電圧増幅部31における電圧増幅率に応じて定められる。   The resistance elements R41 and R42 divide the voltage between the output signal Vout and the ground voltage. The divided voltage signal is combined with the voltage signal related to the output of the OP amplifier 311a and input to the inverted output of the OP amplifier 311a. Therefore, the ratio of the resistance values of the resistance elements R41 and R42 is determined according to the voltage amplification factor in the voltage amplification unit 31.

OPアンプ311aの出力は、並列に設けられた抵抗素子R43及びキャパシターC41を介して出力信号Voutに係る電圧信号と合成されて、当該OPアンプ311aの反転入力に戻される。抵抗素子R43及びキャパシターC41は、低域通過フィルター(低域通過部、LPF)を構成し、この低域通過フィルターによりOPアンプ311aの出力信号における低周波数成分が出力信号Voutに重畳されて帰還信号とされる。これにより、負帰還による反転入力と非反転入力との間の位相ずれや、当該負帰還に応じた電圧の応答時間未満の周波数成分などの影響に係る発振を防ぎつつ、出力信号Voutに含まれる遅延成分、即ち、アクチュエーター51の容量性成分などの影響を低減し、出力信号Voutの線形応答性の低下、即ち、歪みを抑えた適切な波形信号をOPアンプ311aから出力させる。   The output of the OP amplifier 311a is combined with the voltage signal related to the output signal Vout via the resistor element R43 and the capacitor C41 provided in parallel, and returned to the inverting input of the OP amplifier 311a. The resistor element R43 and the capacitor C41 constitute a low-pass filter (low-pass unit, LPF), and the low-frequency component in the output signal of the OP amplifier 311a is superimposed on the output signal Vout by this low-pass filter. It is said. As a result, the phase difference between the inverting input and the non-inverting input due to the negative feedback and the oscillation related to the influence of the frequency component less than the response time of the voltage corresponding to the negative feedback are prevented and included in the output signal Vout. The OP amplifier 311a outputs an appropriate waveform signal in which the influence of the delay component, that is, the capacitive component of the actuator 51, is reduced and the linear response of the output signal Vout is lowered, that is, distortion is suppressed.

以上のように、本実施形態のインクジェット記録装置1は、インクジェットヘッド50に設けられたノズルのアクチュエーター51(圧電素子)に対し、当該アクチュエーター51の動作に応じた駆動電圧を供給する駆動回路30を備え、この駆動回路30は、アクチュエーター51の動作に応じたデジタルデータの駆動波形をアナログ信号に変換した入力信号Vinの電圧を増幅して駆動電圧信号Vdを生成する電圧増幅部31と、駆動電圧信号Vdの電流を増幅して出力信号Voutとして出力する電流増幅部33と、出力信号Voutの電圧に応じた帰還信号を電圧増幅部31に負帰還させるフィードバック部34と、を備える。
これにより、出力信号Voutの波形を入力信号Vinの波形から歪まないようにしつつ、且つ適切に所望の電圧振幅に増幅することが出来る。従って、電圧波形の劣化を防ぎながら、インクジェットヘッド50の負荷要素(アクチュエーター51)に対してより容易且つ安定して電力(即ち、歪みの少ない電圧波形及び十分な電流)を供給することが出来る。従って、インクジェットヘッド50を適切に動作させて記録画像に画質の劣化を生じさせない。
As described above, the inkjet recording apparatus 1 of the present embodiment includes the drive circuit 30 that supplies the drive voltage corresponding to the operation of the actuator 51 to the actuator 51 (piezoelectric element) of the nozzle provided in the inkjet head 50. The drive circuit 30 includes a voltage amplifier 31 that amplifies the voltage of the input signal Vin obtained by converting the drive waveform of digital data corresponding to the operation of the actuator 51 into an analog signal and generates the drive voltage signal Vd, and a drive voltage A current amplifying unit 33 that amplifies the current of the signal Vd and outputs it as an output signal Vout, and a feedback unit 34 that negatively feeds back a feedback signal corresponding to the voltage of the output signal Vout to the voltage amplifying unit 31 are provided.
Thus, the waveform of the output signal Vout can be appropriately amplified to a desired voltage amplitude without being distorted from the waveform of the input signal Vin. Accordingly, it is possible to supply power (that is, a voltage waveform with less distortion and a sufficient current) more easily and stably to the load element (actuator 51) of the inkjet head 50 while preventing the voltage waveform from deteriorating. Accordingly, the inkjet head 50 is appropriately operated so that the recorded image does not deteriorate in image quality.

また、フィードバック部34は、電圧増幅部31で電圧増幅された電圧信号を帰還信号に合成して電圧増幅部31に負帰還させる。これにより、アクチュエーター51の容量性成分などの影響による帰還信号の遅延、電力損失や供給電圧Vpの揺らぎといった外乱の影響をより的確に抑えて更に正確且つ安定した電圧波形の出力信号Voutを最終的に出力することが出来る。   Further, the feedback unit 34 synthesizes the voltage signal amplified by the voltage amplification unit 31 into a feedback signal and causes the voltage amplification unit 31 to perform negative feedback. As a result, the output signal Vout having a more accurate and stable voltage waveform can be finally suppressed by more accurately suppressing the influence of disturbance such as delay of the feedback signal due to the capacitive component of the actuator 51, power loss and fluctuation of the supply voltage Vp. Can be output.

また、フィードバック部34は、低域通過部をなす抵抗素子R43及びキャパシターC41を備え、電圧増幅部31で電圧増幅された電圧信号のうち、当該低域通過部の特性に応じた低周波数成分を帰還信号に合成して電圧増幅部31に負帰還させる。これにより、高周波成分に対する応答特性を調整し、駆動回路30における信号の発振を防いで出力信号をより安定させることが出来る。   In addition, the feedback unit 34 includes a resistance element R43 and a capacitor C41 that form a low-pass section, and a low-frequency component corresponding to the characteristics of the low-pass section is included in the voltage signal that has been voltage amplified by the voltage amplification section 31. The feedback signal is combined and negatively fed back to the voltage amplifier 31. Thereby, the response characteristic with respect to the high frequency component can be adjusted, the oscillation of the signal in the drive circuit 30 can be prevented, and the output signal can be further stabilized.

また、電圧増幅部31は、前段増幅部311及び後段増幅部312を含む複数段階で増幅動作を行う。従って、各段の増幅率を無理に上げずに全体として電圧増幅率を高めることが出来るので、波形の歪みを抑えることが出来る。また、インクジェットヘッド50で用いられる高電圧(例えば、40〜50V)の電圧差に対して要求されるスルーレート(0.5μsec程度の立ち上がり時間に応じて、例えば、100V/μs程度)に対応した増幅回路を形成しやすい。一方で、OPアンプ311aでは、上述の高電圧に係る大きな電圧振幅が要求される場合に対応した大きなスルーレートを出しづらい。即ち、OPアンプ311aでは、高速で電圧変化する波形パターンを伴う大電圧振幅の信号を出力しづらい。従って、この電圧増幅部31では、OPアンプ311aを用いた増幅とバイポーラートランジスターを用いた増幅とを組み合わせることで波形の歪みを抑えながら所望の波形のまま電圧を増幅することが出来る。   In addition, the voltage amplification unit 31 performs an amplification operation in a plurality of stages including the front stage amplification unit 311 and the rear stage amplification unit 312. Therefore, since the voltage amplification factor can be increased as a whole without forcibly increasing the amplification factor of each stage, waveform distortion can be suppressed. In addition, it corresponds to a slew rate (for example, about 100 V / μs depending on a rise time of about 0.5 μsec) required for a voltage difference of a high voltage (for example, 40 to 50 V) used in the inkjet head 50. Easy to form an amplifier circuit. On the other hand, it is difficult for the OP amplifier 311a to provide a large slew rate corresponding to the case where a large voltage amplitude related to the above-described high voltage is required. That is, it is difficult for the OP amplifier 311a to output a signal with a large voltage amplitude accompanied by a waveform pattern that changes voltage at high speed. Therefore, the voltage amplifier 31 can amplify the voltage with a desired waveform while suppressing the distortion of the waveform by combining the amplification using the OP amplifier 311a and the amplification using the bipolar transistor.

また、前段増幅部311は、帰還信号に応じた差動増幅を行う。従って、上述のように、入力信号Vinに対して適切な補正を行って安定且つ正確な出力信号Voutを得ることが出来る。   The pre-amplifier 311 performs differential amplification according to the feedback signal. Therefore, as described above, the input signal Vin can be appropriately corrected to obtain a stable and accurate output signal Vout.

また、前段増幅部311には、OPアンプ311aが用いられることで、差動増幅を容易に行うと共に、当該差動増幅の発振を抑えてより安定した出力信号Voutを得ることが出来る。   In addition, the OP amplifier 311a is used for the pre-stage amplifier 311 so that differential amplification can be easily performed and oscillation of the differential amplification can be suppressed to obtain a more stable output signal Vout.

また、フィードバック部34は、低域通過部をなす抵抗素子R43及びキャパシターC41を備え、前段増幅部311で電圧増幅された電圧信号のうち、この低域通過部の特性に応じた低周波数成分を帰還信号に合成する。従って、高周波成分に対する応答特性を調整し、特に、OPアンプ311aの増幅動作による発振を防いで出力信号をより安定させることが出来る。   Further, the feedback unit 34 includes a resistance element R43 and a capacitor C41 that form a low-pass section, and a low-frequency component corresponding to the characteristics of the low-pass section is included in the voltage signal that has been voltage-amplified by the pre-stage amplifier 311. Combined with the feedback signal. Therefore, it is possible to adjust the response characteristic with respect to the high frequency component, and in particular, to prevent the oscillation due to the amplification operation of the OP amplifier 311a and to stabilize the output signal.

また、電圧増幅部31は、後段増幅部312の電圧増幅率G2が前段増幅部311の電圧増幅率G1よりも大きく定められている。従って、前段増幅部311を上述の帰還に係る安定性の向上を優先して機能させると共に、後段増幅部312で効果的に電圧の増幅を行わせることが出来る。   In the voltage amplification unit 31, the voltage amplification factor G <b> 2 of the rear amplification unit 312 is determined to be larger than the voltage amplification factor G <b> 1 of the front amplification unit 311. Therefore, it is possible to cause the pre-amplifier 311 to function by giving priority to the improvement of the stability related to the feedback described above, and it is possible to effectively amplify the voltage by the post-amplifier 312.

また、電圧増幅部31は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されている。従って、帰還をかけることによって低下し易い高周波数側における増幅率を改善し、矩形波や台形波といった高周波数成分の多い駆動波形の歪みを小さく保ちながら精度良く増幅して出力させると共に、駆動回路30の安定性を向上させることが出来る。   Further, the voltage amplification unit 31 is configured such that the voltage amplification factor of a component having a frequency higher than a predetermined reference frequency is higher than the voltage amplification factor of a component having a frequency lower than the reference frequency. Therefore, the amplification factor on the high frequency side, which is likely to be lowered by applying feedback, is improved, and while accurately amplifying and outputting the distortion of the drive waveform with a lot of high frequency components such as a rectangular wave and a trapezoidal wave, the output is performed. The stability of 30 can be improved.

また、電流増幅部33は、2組のトランジスターのプッシュプル動作により電流増幅を行うので、1つのトランジスターによる増幅よりもアイドリング電流を抑えつつより効率良く駆動波形を維持して電流増幅を行った出力信号Voutを生成することが出来る。   Further, since the current amplifying unit 33 performs current amplification by push-pull operation of two sets of transistors, an output obtained by performing current amplification while maintaining a driving waveform more efficiently while suppressing idling current than amplification by one transistor. A signal Vout can be generated.

また、電流増幅部33に用いられるトランジスターには、バイポーラートランジスターが用いられることで、電源電圧に対して確保可能な電圧振幅をFETよりも広く確保することが出来る。従って、電源電圧をFETよりも低く設定することが出来ることにより、電力消費をより低く抑えることが出来る。   Further, a bipolar transistor is used as the transistor used in the current amplifying unit 33, so that a voltage amplitude that can be secured with respect to the power supply voltage can be secured wider than that of the FET. Accordingly, the power consumption can be further reduced by setting the power supply voltage lower than that of the FET.

また、電流増幅部33に用いられる2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されているので、容易な回路構成で安定して電流を大きく増幅させることが出来る。   Further, since the two sets of transistors used in the current amplifying unit 33 are each composed of two or more transistors connected in Darlington, the current can be stably amplified greatly with an easy circuit configuration.

また、ダーリントン接続としてインバーテッドダーリントン接続を用いることで、通常のダーリントン接続と比較してバイアス電圧の上昇を抑えることが出来る。従って、当該バイアス電圧の上昇分に係る電源電圧の上昇を抑えながら、効率良く電流増幅率を上昇させることが出来る。また、バイアス電圧発生部32の動作に係る電流を抑えることが出来るので、消費電力を抑えることが出来る。また、このインバーテッドダーリントン接続と出力信号Voutの帰還とを組み合わせることで、発振しやすさを抑えながら効率良く電流増幅を行うことが出来る。   Further, by using the inverted Darlington connection as the Darlington connection, an increase in the bias voltage can be suppressed as compared with the normal Darlington connection. Therefore, it is possible to efficiently increase the current amplification factor while suppressing an increase in the power supply voltage related to the increase in the bias voltage. In addition, since the current related to the operation of the bias voltage generator 32 can be suppressed, the power consumption can be suppressed. Further, by combining the inverted Darlington connection and the feedback of the output signal Vout, current amplification can be efficiently performed while suppressing the ease of oscillation.

また、インバーテッドダーリントン接続されたトランジスターのうち駆動電圧信号Vd(高圧側駆動電圧信号Vdh、低圧側駆動電圧信号Vdl)がそれぞれ入力されるnpnトランジスターTr31、pnpトランジスターTr32のエミッター電流を定めるように抵抗素子R31、R32が設けられているので、入力電圧によらず適切な電流増幅率に維持することが出来る。これにより、必要以上の電流を流さない。特に、この抵抗素子R31、R32に適切な微小電流を流すことで、pnpトランジスターTr33及びnpnトランジスターTr34のアイドリング電流を極限まで絞ってもnpnトランジスターTr31及びpnpトランジスターTr32のエミッター電流を維持出来る。従って、アイドリング電流を低減させて電流消費を抑えつつ、出力信号Voutの波形(周波数特性)を適切に維持することが出来る。   In addition, the resistance is determined so as to determine the emitter currents of the npn transistor Tr31 and the pnp transistor Tr32 to which the drive voltage signal Vd (the high-voltage side drive voltage signal Vdh and the low-voltage side drive voltage signal Vdl) is input among the transistors connected by the inverted Darlington connection. Since the elements R31 and R32 are provided, an appropriate current amplification factor can be maintained regardless of the input voltage. As a result, no more current than necessary is passed. In particular, by supplying an appropriate minute current to the resistance elements R31 and R32, the emitter currents of the npn transistor Tr31 and the pnp transistor Tr32 can be maintained even when the idling current of the pnp transistor Tr33 and the npn transistor Tr34 is reduced to the limit. Accordingly, it is possible to appropriately maintain the waveform (frequency characteristic) of the output signal Vout while reducing current consumption by reducing the idling current.

また、電圧増幅部31が生成する駆動電圧信号Vdに対し、電流増幅部33の2組のトランジスターがそれぞれ増幅動作を行うための最小のベース/エミッター間電圧(動作電圧差)以上の電圧差であるバイアス電圧を付加して当該2組のトランジスターにそれぞれ供給するバイアス電圧発生部32を備える。これにより電流増幅部33からの出力信号Voutがオフされる状況を生じさせないので、オンオフの切替に係る出力信号Voutの歪みの発生を防ぐことが出来る。   Further, with respect to the drive voltage signal Vd generated by the voltage amplifying unit 31, a voltage difference equal to or greater than the minimum base / emitter voltage (operation voltage difference) for the two transistors of the current amplifying unit 33 to perform the amplifying operation. A bias voltage generator 32 is provided to which a certain bias voltage is added and supplied to the two sets of transistors. As a result, a situation in which the output signal Vout from the current amplifying unit 33 is not turned off does not occur, so that the distortion of the output signal Vout related to the on / off switching can be prevented.

また、バイアス電圧発生部32は、上述のプッシュプル動作に係る2組のトランジスターに各々対応したバイアス用トランジスターとしてnpnトランジスターTr21とpnpトランジスターTr22とを有し、当該バイアス用トランジスターのベース/エミッター間電圧を上述の2組のトランジスターのバイアス電圧として駆動電圧信号Vdに付加することで、高圧側駆動電圧信号Vdhと低圧側駆動電圧信号Vdlとを生成、出力する。これにより、ダイオードや抵抗素子などを用いて固定値をバイアス電圧とする場合と異なり、電流増幅部33のトランジスターの動作や当該動作に係る発熱に応じた適切なバイアス電圧を設定することが出来る。従って、発熱(温度)に応じて変化するバイアス電圧を適切に反映して必要以上の発熱や電流消費を防ぎ、更には、熱暴走の発生を抑えることが出来る。また、このようなバイアス電圧の設定により、電流増幅部33からの出力信号Voutがオフさせないためにバイアス電圧を必要以上に大きく定める必要が無いので、アイドリング電流の低減を図ることが出来る。   The bias voltage generator 32 includes an npn transistor Tr21 and a pnp transistor Tr22 as bias transistors respectively corresponding to the two sets of transistors related to the above-described push-pull operation, and a base-emitter voltage of the bias transistor. Is added to the drive voltage signal Vd as the bias voltage of the two sets of transistors described above, thereby generating and outputting the high-voltage drive voltage signal Vdh and the low-voltage drive voltage signal Vdl. Thus, unlike the case where a fixed value is used as a bias voltage using a diode or a resistance element, an appropriate bias voltage can be set according to the operation of the transistor of the current amplifying unit 33 and the heat generated by the operation. Therefore, it is possible to appropriately reflect the bias voltage that changes according to the heat generation (temperature), to prevent unnecessary heat generation and current consumption, and to suppress the occurrence of thermal runaway. Also, by setting the bias voltage as described above, since the output signal Vout from the current amplifying unit 33 is not turned off, it is not necessary to set the bias voltage larger than necessary, so that the idling current can be reduced.

また、電流増幅部33においてプッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターにバイアス電圧を付加した高圧側駆動電圧信号Vdh、低圧側駆動電圧信号Vdlをそれぞれ供給するバイアス用トランジスターとは、熱結合されている。これにより、対応するトランジスター同士の温度を略同一に保ち、バイアス電圧発生部32と電流増幅部33との間で対応するトランジスター同士の動作時の発熱に応じた温度変化によるバイアス電圧のオフセットのずれを抑えて電力消費を安定して低減させることが出来る。   In addition, a transistor that performs current amplification by a push-pull operation in the current amplifying unit 33, and a bias transistor that supplies a high-voltage side drive voltage signal Vdh and a low-voltage side drive voltage signal Vdl obtained by adding a bias voltage to the transistor, Are combined. Thereby, the temperature of the corresponding transistors is kept substantially the same, and the offset of the bias voltage due to the temperature change according to the heat generated during the operation of the corresponding transistors between the bias voltage generation unit 32 and the current amplification unit 33. It is possible to suppress power consumption and stably reduce power consumption.

また、バイアス電圧発生部32のnpnトランジスターTr21及びpnpトランジスターTr22と、電流増幅部33におけるnpnトランジスターTr31及びpnpトランジスターTr32(必要に応じて、pnpトランジスターTr33及びnpnトランジスターTr34も含む)には、特性を揃えて製造されている、即ち、異極性のものについてコンプリメンタリーのものや、同極性のものについて同一パッケージで販売されているものやマッチングが取られているもの、が用いられることで、ベース/エミッター間電圧などの電気的特性を揃えることが出来る。これにより、電流や温度の変化に応じて局所的に必要以上の電流が流れたり、更にこれに伴って発振や熱暴走が生じたりするのをより効果的に防ぐことが出来る。   The npn transistor Tr21 and pnp transistor Tr22 of the bias voltage generator 32 and the npn transistor Tr31 and pnp transistor Tr32 (including the pnp transistor Tr33 and npn transistor Tr34 as necessary) in the current amplifier 33 have characteristics. In other words, it is possible to use products that are manufactured in a uniform manner, that is, those that have complementary polarity, those that are complementary, those that are sold in the same package and those that have the same polarity, and that are matched. Electrical characteristics such as emitter-to-emitter voltage can be aligned. As a result, it is possible to more effectively prevent an unnecessarily large amount of current from locally flowing in accordance with changes in current and temperature, and further accompanying oscillation and thermal runaway.

また、バイアス電圧発生部32は、バイアス電圧を発生するnpnトランジスターTr21及びpnpトランジスターTr22に対して流す電流を一定にするための定電流回路Ic1、Ic2を備える。これにより、入力される駆動電圧信号Vdの電圧変化に応じた電流量の変化を抑えてバイアス電圧を一定に保つことが出来る。また、これにより、適切な最低限の電流量に抑えることで、効率良く電力消費を低減させながら歪みの少ない出力信号Voutを生成、出力することが出来る。   Further, the bias voltage generator 32 includes constant current circuits Ic1 and Ic2 for making constant currents flowing to the npn transistor Tr21 and the pnp transistor Tr22 that generate the bias voltage. As a result, the bias voltage can be kept constant by suppressing the change in the amount of current according to the voltage change of the input drive voltage signal Vd. In addition, this makes it possible to generate and output an output signal Vout with less distortion while efficiently reducing power consumption by limiting the amount of current to an appropriate minimum amount.

また、電流増幅部33でプッシュプル動作に係る2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、当該インバーテッドダーリントン接続されたトランジスターのうち駆動電圧信号Vd(高圧側駆動電圧信号Vdh、低圧側駆動電圧信号Vdl)がそれぞれ入力されるnpnトランジスターTr31、pnpトランジスターTr32のエミッター電流を定めるように抵抗素子R31、R32が設けられ、定電流回路Ic1、Ic2には、バイアス電圧が付加された低圧側駆動電圧信号Vdl、高圧側駆動電圧信号Vdhがそれぞれ入力されるpnpトランジスターTr32、npnトランジスターTr31の各エミッター電流(コレクター電流)と等しい電流を発生させる。ここでいう等しい電流とは、定電流回路Ic1、Ic2で設定可能な電流の精度、当該定電流回路Ic1、Ic2で許容される電流の揺らぎ、抵抗素子R33、R34などの誤差やnpnトランジスターTr31及びpnpトランジスターTr32などで排除しきれないバイアス電圧の変化など、種々の要因に応じて生じ得る程度の誤差を考慮して設定可能な範囲を意味する。
これにより、電流増幅部33のトランジスターにおけるベース/エミッター間電圧と、バイアス電圧発生部32におけるベース/エミッター間電圧とを等しくすることが出来るので、適切な最低限の電流量に抑えることで、効率良く電力消費を低減させながら歪みの少ない出力信号Voutを生成、出力することが出来る。
In addition, the two sets of transistors related to the push-pull operation in the current amplifying unit 33 are configured by two or more transistors each connected in Darlington, and the Darlington connection is an inverted Darlington connection, and the inverted Darlington connection. The resistance elements R31 and R32 determine the emitter currents of the npn transistor Tr31 and the pnp transistor Tr32 to which the driving voltage signal Vd (the high-voltage driving voltage signal Vdh and the low-voltage driving voltage signal Vdl) is input, respectively, among the connected transistors. Each of the emitters of the pnp transistor Tr32 and the npn transistor Tr31 to which the low-voltage side drive voltage signal Vdl and the high-voltage side drive voltage signal Vdh to which a bias voltage is applied is input to the constant current circuits Ic1 and Ic2, respectively. Over current to generate a (collector current) equal current. Here, the equal current means the accuracy of the current that can be set by the constant current circuits Ic1 and Ic2, the fluctuation of the current allowed by the constant current circuits Ic1 and Ic2, the error of the resistance elements R33 and R34, the npn transistor Tr31, This means a range that can be set in consideration of an error that can occur depending on various factors, such as a change in bias voltage that cannot be eliminated by the pnp transistor Tr32.
As a result, the base / emitter voltage in the transistor of the current amplifying unit 33 and the base / emitter voltage in the bias voltage generating unit 32 can be equalized. An output signal Vout with less distortion can be generated and output while reducing power consumption well.

また、DAC20を備え、入力信号Vinは、入力された駆動波形に係るデジタル信号をこのDAC20によりアナログ変換して得られる。従って、入力信号Vinを容易且つ安定的に生成することが出来る。   Further, the DAC 20 is provided, and the input signal Vin is obtained by analog conversion of the input digital signal related to the drive waveform by the DAC 20. Therefore, the input signal Vin can be generated easily and stably.

また、本発明の画像記録装置の実施形態に係るインクジェット記録装置1は、駆動回路30と、インクジェットヘッド50と、駆動回路30の動作を制御する制御部80と、を備える。従って、電圧波形の劣化を防ぎながら、インクジェットヘッド50の負荷(アクチュエーター51)に対してより容易且つ安定して電力を供給して、精度良い適切なインク滴を吐出させて形成画像の画質を安定的に向上させることが出来る。   The inkjet recording apparatus 1 according to the embodiment of the image recording apparatus of the present invention includes a drive circuit 30, an inkjet head 50, and a control unit 80 that controls the operation of the drive circuit 30. Accordingly, while preventing deterioration of the voltage waveform, power is more easily and stably supplied to the load (actuator 51) of the inkjet head 50, and the ink image is ejected accurately and appropriately, thereby stabilizing the image quality of the formed image. Can be improved.

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施の形態では、OPアンプ311aの出力と電流増幅部33の出力とを合成してフィードバック部34を介してOPアンプ311aに帰還させたが、必ずしも両者を合成して帰還させる必要はない。但し、電圧増幅部31にOPアンプを用いる場合には、発振防止などの観点から当該OPアンプ311aの出力を帰還させることがより好ましい。
The present invention is not limited to the above-described embodiment, and various modifications can be made.
For example, in the above embodiment, the output of the OP amplifier 311a and the output of the current amplifying unit 33 are combined and fed back to the OP amplifier 311a via the feedback unit 34. Absent. However, when an OP amplifier is used as the voltage amplification unit 31, it is more preferable to feed back the output of the OP amplifier 311a from the viewpoint of preventing oscillation.

また、上記実施の形態では、電圧増幅部31として、OPアンプ311aを用いた前段増幅部311とバイポーラートランジスターを用いた後段増幅部312とを組み合わせたが、2段階に限られるものではなく、1段又は3段階以上の複数段階であっても良い。また、回路構成は、上記実施の形態と同一に限られるものではない。FETなどが用いられても良い。また、OPアンプ311aを用いずに電圧の増幅が行われても良く、この場合、例えば、バイポーラートランジスターのみを用いて差動増幅回路が構成されていても良い。また、OPアンプ311aを用いない場合などでは、後段増幅部312の出力する駆動電圧信号Vdがフィードバック部34に出力される形態も想定し得る。   In the above embodiment, as the voltage amplification unit 31, the front stage amplification unit 311 using the OP amplifier 311a and the rear stage amplification unit 312 using the bipolar transistor are combined, but the voltage amplification unit 31 is not limited to two stages. There may be one stage or a plurality of stages of three or more stages. Further, the circuit configuration is not limited to the same as the above embodiment. An FET or the like may be used. Further, voltage amplification may be performed without using the OP amplifier 311a. In this case, for example, a differential amplifier circuit may be configured using only bipolar transistors. Further, when the OP amplifier 311a is not used, a configuration in which the drive voltage signal Vd output from the post-stage amplifier 312 is output to the feedback unit 34 can be assumed.

また、上記実施の形態では、OPアンプ311aの出力のうち低周波数成分のみを選択的に帰還させているが、周波数選択の有無や範囲は、インクジェット記録装置1のインク吐出周波数など各種条件において適宜設定されれば良い。   In the above-described embodiment, only the low frequency component of the output of the OP amplifier 311a is selectively fed back. The presence / absence and range of the frequency selection are appropriately determined in various conditions such as the ink ejection frequency of the inkjet recording apparatus 1. It only has to be set.

また、前段増幅部311と後段増幅部312の電圧増幅率は、必要な合計の電圧増幅率や、増幅の段階数などに応じて適宜設定されて良い。   Further, the voltage amplification factors of the pre-amplifier 311 and the post-amplifier 312 may be appropriately set according to the required total voltage amplification factor, the number of amplification stages, and the like.

また、同様に、電圧増幅部31における電圧増幅率の周波数依存性は、前段増幅部311及び後段増幅部312の周波数に対するゲインの特性と、インクジェット記録装置1のインク吐出周波数との対応関係等に応じて適宜変更可能であり、高周波数成分の増幅率を上げなくても十分なゲインが得られる場合には、高周波数成分の増幅率を高く定める必要はない。反対に、ゲインの特性に応じてより細かく増幅率を周波数ごとに変化させても良い。   Similarly, the frequency dependency of the voltage amplification factor in the voltage amplification unit 31 depends on the relationship between the gain characteristics with respect to the frequencies of the pre-amplification unit 311 and the post-amplification unit 312 and the ink ejection frequency of the inkjet recording apparatus 1. Accordingly, the gain can be appropriately changed. If a sufficient gain can be obtained without increasing the amplification factor of the high frequency component, it is not necessary to set the amplification factor of the high frequency component high. Conversely, the amplification factor may be changed more finely for each frequency according to the gain characteristics.

また、上記実施の形態では、バイポーラートランジスターを用いて電流増幅部33を構成したが、FETが用いられても良いし、電界効果トランジスター(FET)とバイポーラートランジスターとが併用されても良い。但し、FETを用いるよりもバイポーラートランジスターを用いた方が供給電圧Vpと接地電圧の間で広い電圧振幅を確保しやすい。即ち、必要な電圧振幅に比して供給電圧Vpを高く設定する必要がなく、その結果、アイドリング電流に係る消費電力を低減させることが出来る。   In the above embodiment, the current amplifying unit 33 is configured using a bipolar transistor. However, an FET may be used, or a field effect transistor (FET) and a bipolar transistor may be used in combination. However, it is easier to ensure a wide voltage amplitude between the supply voltage Vp and the ground voltage by using a bipolar transistor than by using an FET. That is, it is not necessary to set the supply voltage Vp higher than the required voltage amplitude, and as a result, the power consumption related to the idling current can be reduced.

また、トランジスターが2段階でインバーテッドダーリントン接続される場合に限られず、3段階以上接続されても良いし、通常のダーリントン接続がなされても良い。また、出力信号の正確性と安定性が維持可能な範囲において、ダーリントン接続とは異なる他の周知な増幅回路構成が用いられても良い。   Further, the transistor is not limited to the inverted Darlington connection in two stages, but may be connected in three or more stages, or a normal Darlington connection may be made. Further, other well-known amplifier circuit configurations different from the Darlington connection may be used as long as the accuracy and stability of the output signal can be maintained.

また、上記実施の形態では、電流増幅部33に用いられるバイポーラートランジスターと同一パッケージやコンプリメンタリーのバイポーラートランジスターを用いてバイアス電圧発生部32においてバイアス電圧を生じさせたが、ダイオード、LED、抵抗素子などを用いて又は併用してバイアス電圧を生じさせても良い。この場合、熱暴走を防ぐために、設定されるバイアス電圧に若干の余裕を持たせたり温度状態に応じてバイアス電圧を変化させたりする必要がある。   In the above embodiment, the bias voltage is generated in the bias voltage generation unit 32 by using a bipolar transistor of the same package or complementary as the bipolar transistor used in the current amplification unit 33. However, the diode, LED, resistor A bias voltage may be generated using an element or the like or in combination. In this case, in order to prevent thermal runaway, it is necessary to give a slight margin to the set bias voltage or to change the bias voltage according to the temperature state.

また、上記実施の形態では、バイアス電圧発生部32及び電流増幅部33で用いられた同一パッケージ及び/又はコンプリメンタリーのバイポーラートランジスターを熱結合させることとしたが、必ずしも熱結合させなければならない訳ではない。   In the above embodiment, the bipolar transistors of the same package and / or complementary used in the bias voltage generating unit 32 and the current amplifying unit 33 are thermally coupled. However, they must be thermally coupled. is not.

また、上記実施の形態では、定電流回路Ic1、Ic2を用いてバイアス電圧発生部32におけるnpnトランジスターTr21、及びpnpトランジスターTr22のコレクター電流、即ちベース電流(バイアス電流)を略均一に保つこととしたが、これらの定電流回路Ic1、Ic2は、他の周知の定電流回路が用いられても良いし、抵抗素子などを用いてより簡便にバイアス電流を調整するだけのものであっても良い。   In the above-described embodiment, the collector currents of the npn transistor Tr21 and the pnp transistor Tr22 in the bias voltage generation unit 32, that is, the base current (bias current) are kept substantially uniform using the constant current circuits Ic1 and Ic2. However, as these constant current circuits Ic1 and Ic2, other known constant current circuits may be used, or a simple adjustment of the bias current using a resistance element or the like may be used.

また、上記実施の形態では、DAC20で駆動波形に係るデジタル信号をアナログ変換して電圧及び電流の増幅を行ったが、外部からアナログ信号を取得して当該アナログ信号を単純に増幅して出力しても良いし、反対に、DAC20と駆動回路30とが同一の基板(チップ)上にまとめて設けられても良い。更に、駆動波形信号出力部10も駆動回路30と同一基板(チップ)上に設けられても良い。   In the above embodiment, the DAC 20 converts the digital signal related to the drive waveform to analog and amplifies the voltage and current. However, the analog signal is acquired from the outside, and the analog signal is simply amplified and output. Alternatively, on the contrary, the DAC 20 and the drive circuit 30 may be provided together on the same substrate (chip). Further, the drive waveform signal output unit 10 may also be provided on the same substrate (chip) as the drive circuit 30.

また、上記実施の形態では、インクの吐出有無のみを切り替えることとしたが、インクの吐出量を複数段階で切替可能であっても良い。この場合には、駆動波形の種類を増やしたり、複数の駆動波形の組合せで一回のインク吐出を行わせたりすることが出来る。   In the above embodiment, only the ink ejection is switched. However, the ink ejection amount may be switched in a plurality of stages. In this case, the number of types of drive waveforms can be increased, or ink can be ejected once by combining a plurality of drive waveforms.

また、上記実施の形態では、圧電素子を負荷要素として用いたピエゾ式のインクジェット記録装置を例に挙げて説明したが、抵抗素子などの発熱によりインクを気泡化させて圧力を加えるサーマル式のインクジェット記録装置についても本発明を適用可能である。なお、ピエゾ式を用いた場合には、サーマル式よりも圧電素子の容量性負荷の影響が帰還信号に出やすいので、出力信号VoutとOPアンプ311aの出力電圧信号とを合成して負帰還させることによる安定性の向上の効果がより顕著となりやすい。   In the above embodiment, a piezoelectric ink jet recording apparatus using a piezoelectric element as a load element has been described as an example. However, a thermal ink jet that applies pressure by bubbling ink by heat generated by a resistance element or the like. The present invention can also be applied to a recording apparatus. In the case of using the piezo type, the influence of the capacitive load of the piezoelectric element is more likely to appear on the feedback signal than the thermal type, and therefore the output signal Vout and the output voltage signal of the OP amplifier 311a are combined and negatively fed back. The effect of improving the stability due to this tends to become more prominent.

また、上記実施の形態では、記録素子としてインクを吐出するノズルが配列されたインクジェット記録装置を例に挙げて説明したが、配列された複数の記録素子を動作させて画像を記録する他の画像記録装置、例えば、LEDプリンターなどに対しても本発明を適用することが出来る。   In the above embodiment, the inkjet recording apparatus in which nozzles for ejecting ink are arranged as recording elements has been described as an example. However, other images that record images by operating a plurality of arranged recording elements are described. The present invention can also be applied to a recording apparatus such as an LED printer.

また、上述した回路構成は、基本部分であり、信号を安定させるために抵抗素子やキャパシターなどを周知の各所に設けることが出来る。
その他、上記実施の形態で示した具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
The circuit configuration described above is a basic part, and a resistor element, a capacitor, and the like can be provided at various well-known locations in order to stabilize the signal.
In addition, the specific details shown in the above embodiment can be appropriately changed without departing from the gist of the present invention.

この発明は、記録ヘッドの駆動回路及び画像記録装置に利用することが出来る。   The present invention can be used in a recording head drive circuit and an image recording apparatus.

1 インクジェット記録装置
10 駆動波形信号出力部
11 コントローラー
12 記憶部
20 DAC(デジタル/アナログ変換部)
30 駆動回路
31 電圧増幅部
32 バイアス電圧発生部
33 電流増幅部
34 フィードバック部
40 出力選択部
50 インクジェットヘッド
51 アクチュエーター
60 直流電圧変換部
71 搬送駆動部
72 操作表示部
73 通信部
80 制御部
81 CPU
82 RAM
83 記憶部
90 バス
100 駆動部
311 前段増幅部
311a OPアンプ
312 後段増幅部
C11、C41 キャパシター
Ic1、Ic2 定電流回路
R11〜R15、R31〜R34、R41〜R43 抵抗素子
Tr11、Tr12、Tr21、Tr22、Tr31〜Tr34 トランジスター
Vd 駆動電圧信号
Vdd 電源電圧
Vdh 高圧側駆動電圧信号
Vdl 低圧側駆動電圧信号
Vin 入力信号
Vout 出力信号
Vp 供給電圧
DESCRIPTION OF SYMBOLS 1 Inkjet recording device 10 Drive waveform signal output part 11 Controller 12 Memory | storage part 20 DAC (digital / analog converting part)
DESCRIPTION OF SYMBOLS 30 Drive circuit 31 Voltage amplification part 32 Bias voltage generation part 33 Current amplification part 34 Feedback part 40 Output selection part 50 Inkjet head 51 Actuator 60 DC voltage conversion part 71 Conveyance drive part 72 Operation display part 73 Communication part 80 Control part 81 CPU
82 RAM
83 Storage unit 90 Bus 100 Drive unit 311 Preamplifier 311a OP amplifier 312 Postamplifier C11, C41 Capacitors Ic1, Ic2 Constant current circuits R11-R15, R31-R34, R41-R43 Resistive elements Tr11, Tr12, Tr21, Tr22, Tr31 to Tr34 Transistor Vd Drive voltage signal Vdd Power supply voltage Vdh High side drive voltage signal Vdl Low side drive voltage signal Vin Input signal Vout Output signal Vp Supply voltage

Claims (22)

記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備えることを特徴とする記録ヘッドの駆動回路。
A drive circuit for a printhead that supplies a drive voltage corresponding to the operation of the load element to a load element of a print element provided in the printhead,
A voltage amplifying unit for amplifying the voltage of the analog drive waveform signal according to the operation of the load element to generate a drive voltage signal;
A current amplifying unit that amplifies the current of the drive voltage signal and outputs it as an output signal;
A feedback unit that negatively feeds back a feedback signal corresponding to the voltage of the output signal to the voltage amplification unit;
A drive circuit for a recording head, comprising:
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部に負帰還させることを特徴とする請求項1記載の記録ヘッドの駆動回路。   2. The recording head drive circuit according to claim 1, wherein the feedback unit combines the voltage signal amplified by the voltage amplification unit with the feedback signal and negatively feeds back to the voltage amplification unit. 前記帰還部は、低域通過部を備え、前記電圧増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴とする請求項2記載の記録ヘッドの駆動回路。   The feedback unit includes a low-pass unit, and combines the feedback signal with a low-frequency component corresponding to the characteristics of the low-pass unit out of the voltage signal voltage amplified by the voltage amplification unit. A drive circuit for a recording head according to claim 2. 前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行うことを特徴とする請求項1〜3の何れか一項に記載の記録ヘッドの駆動回路。   4. The drive circuit of the recording head according to claim 1, wherein the voltage amplifying unit performs an amplifying operation in a plurality of stages including a pre-amplifier and a post-amplifier. 前記前段増幅部は、前記帰還信号に応じた差動増幅を行うことを特徴とする請求項4記載の記録ヘッドの駆動回路。   The recording head drive circuit according to claim 4, wherein the pre-amplifier performs differential amplification in accordance with the feedback signal. 前記前段増幅部には、OPアンプが用いられることを特徴とする請求項5記載の記録ヘッドの駆動回路。   6. The recording head drive circuit according to claim 5, wherein an OP amplifier is used for the pre-amplifier. 前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴とする請求項4〜6の何れか一項に記載の記録ヘッドの駆動回路。   The feedback unit includes a low-pass unit, and synthesizes a low-frequency component corresponding to a characteristic of the low-pass unit in the feedback signal among the voltage signals voltage-amplified by the pre-stage amplifier unit. A drive circuit for a recording head according to any one of claims 4 to 6. 前記電圧増幅部は、前記後段増幅部の電圧増幅率が前記前段増幅部の電圧増幅率よりも大きく定められていることを特徴とする請求項4〜7の何れか一項に記載の記録ヘッドの駆動回路。   8. The recording head according to claim 4, wherein the voltage amplification unit is set such that a voltage amplification factor of the rear amplification unit is larger than a voltage amplification factor of the front amplification unit. 9. Drive circuit. 前記電圧増幅部は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されていることを特徴とする請求項1〜8の何れか一項に記載の記録ヘッドの駆動回路。   The voltage amplification unit is configured such that a voltage amplification factor of a component having a frequency higher than a predetermined reference frequency is higher than a voltage amplification factor of a component having a frequency lower than the reference frequency. Item 9. The recording head drive circuit according to any one of Items 1 to 8. 前記電流増幅部は、2組のトランジスターのプッシュプル動作により電流増幅を行うことを特徴とする請求項1〜9の何れか一項に記載の記録ヘッドの駆動回路。   The recording head drive circuit according to claim 1, wherein the current amplifying unit performs current amplification by a push-pull operation of two sets of transistors. 前記トランジスターには、バイポーラートランジスターが用いられることを特徴とする請求項10記載の記録ヘッドの駆動回路。   11. The recording head drive circuit according to claim 10, wherein a bipolar transistor is used as the transistor. 前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されていることを特徴とする請求項10又は11記載の記録ヘッドの駆動回路。   12. The recording head drive circuit according to claim 10, wherein each of the two sets of transistors includes two or more transistors connected in a Darlington connection. 前記ダーリントン接続は、インバーテッドダーリントン接続であることを特徴とする請求項12記載の記録ヘッドの駆動回路。   13. The recording head drive circuit according to claim 12, wherein the Darlington connection is an inverted Darlington connection. 前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられていることを特徴とする請求項13記載の記録ヘッドの駆動回路。   14. The recording head drive circuit according to claim 13, further comprising a resistance element for determining an amplification current of a transistor to which the drive voltage signal is input among the transistors connected to the inverted Darlington. 前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記2組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記2組のトランジスターにそれぞれ供給するバイアス発生部を備えることを特徴とする請求項10〜14の何れか一項に記載の記録ヘッドの駆動回路。   The drive voltage signal generated by the voltage amplification unit is added with a bias voltage that is a voltage difference equal to or greater than a minimum operation voltage difference for the two transistors of the current amplification unit to perform amplification operations. 15. The drive circuit for a recording head according to claim 10, further comprising a bias generation unit that supplies each pair of transistors. 前記バイアス発生部は、前記2組のトランジスターに各々対応したバイアス用トランジスターを有し、当該バイアス用トランジスターの前記動作電圧差を前記2組のトランジスターの前記バイアス電圧として前記駆動電圧信号に付加することを特徴とする請求項15記載の記録ヘッドの駆動回路。   The bias generator includes bias transistors corresponding to the two sets of transistors, and adds the operating voltage difference of the bias transistors to the drive voltage signal as the bias voltage of the two sets of transistors. 16. A drive circuit for a recording head according to claim 15, wherein: 前記プッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターに前記バイアス電圧を付加した電圧を供給する前記バイアス用トランジスターとは、熱結合されていることを特徴とする請求項16記載の記録ヘッドの駆動回路。   17. The recording head according to claim 16, wherein the transistor that performs current amplification by the push-pull operation and the bias transistor that supplies a voltage obtained by adding the bias voltage to the transistor are thermally coupled. Driving circuit. 前記バイアス用トランジスター及び前記電流増幅部における前記トランジスターの少なくとも一部には、特性を揃えて製造されているものが用いられることを特徴とする請求項16又は17記載の記録ヘッドの駆動回路。   18. The recording head drive circuit according to claim 16, wherein at least a part of the bias transistor and the transistor in the current amplifying unit are manufactured with uniform characteristics. 前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備えることを特徴とする請求項15〜18の何れか一項に記載の記録ヘッドの駆動回路。   19. The recording head according to claim 15, wherein the bias generation unit includes a constant current generation unit configured to make a current to flow to the element that generates the bias voltage constant. Drive circuit. 前記2組のトランジスターは、各々ダーリントン接続された2つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させることを特徴とする請求項19記載の記録ヘッドの駆動回路。   The two sets of transistors are each composed of two or more transistors connected in Darlington, the Darlington connection is an inverted Darlington connection, and the drive voltage signal is the inverted Darlington connected transistor. A resistance element for determining an amplification current of the input transistor is provided, and the constant current generator generates a current equal to the amplification current of the transistor to which the drive voltage signal to which the bias voltage is added is input. 20. The recording head driving circuit according to claim 19, wherein the recording head driving circuit is a recording head driving circuit. デジタル/アナログ変換部を備え、
前記アナログ駆動波形信号は、入力された駆動波形に係るデジタル信号を前記デジタル/アナログ変換部によりアナログ変換して得られる
ことを特徴とする請求項1〜20の何れか一項に記載の記録ヘッドの駆動回路。
With digital / analog converter,
The recording head according to claim 1, wherein the analog drive waveform signal is obtained by analog-converting a digital signal related to an input drive waveform by the digital / analog conversion unit. Drive circuit.
請求項1〜21の何れか一項に記載の記録ヘッドの駆動回路と、
前記記録ヘッドと、
前記記録ヘッドの駆動回路の動作を制御する制御部と、
を備えることを特徴とする画像記録装置。
A drive circuit for a recording head according to any one of claims 1 to 21,
The recording head;
A control unit for controlling the operation of the drive circuit of the recording head;
An image recording apparatus comprising:
JP2017517940A 2015-05-13 2016-05-10 Drive circuit of recording head and image recording apparatus Active JP6662380B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015097894 2015-05-13
JP2015097894 2015-05-13
PCT/JP2016/063803 WO2016181946A1 (en) 2015-05-13 2016-05-10 Drive circuit of recording head and image recording apparatus

Publications (2)

Publication Number Publication Date
JPWO2016181946A1 true JPWO2016181946A1 (en) 2018-03-01
JP6662380B2 JP6662380B2 (en) 2020-03-11

Family

ID=57248045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517940A Active JP6662380B2 (en) 2015-05-13 2016-05-10 Drive circuit of recording head and image recording apparatus

Country Status (3)

Country Link
JP (1) JP6662380B2 (en)
CN (1) CN107614268B (en)
WO (1) WO2016181946A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10427400B2 (en) * 2017-01-06 2019-10-01 Canon Kabushiki Kaisha Printhead and printing apparatus
JP6879088B2 (en) * 2017-07-06 2021-06-02 セイコーエプソン株式会社 Liquid discharge device, circuit board and integrated circuit device
JP7091704B2 (en) * 2018-02-26 2022-06-28 セイコーエプソン株式会社 Liquid discharge device
JP7238986B2 (en) * 2019-06-17 2023-03-14 コニカミノルタ株式会社 Recording head drive circuit and image recording device
JP2022104713A (en) * 2020-12-29 2022-07-11 セイコーエプソン株式会社 Liquid discharge device
JP2022117049A (en) * 2021-01-29 2022-08-10 セイコーエプソン株式会社 Liquid discharge device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138952A (en) * 1981-02-20 1982-08-27 Hitachi Ltd Apparatus for preparing ink particle
JPH0720960A (en) * 1993-02-09 1995-01-24 Matsushita Electric Ind Co Ltd Current generating device
JPH1168473A (en) * 1997-08-18 1999-03-09 Nec Corp Bias circuit for emitter grounding amplifier circuit
JP2000244258A (en) * 1999-02-18 2000-09-08 Onkyo Corp Amplifier circuit
JP2002064337A (en) * 2000-06-05 2002-02-28 Teac Corp Amplifier circuit
JP2004297366A (en) * 2003-03-26 2004-10-21 Yamaha Corp Amplifier
JP2007096779A (en) * 2005-09-29 2007-04-12 Seiko Epson Corp Semiconductor device
JP2008119915A (en) * 2006-11-10 2008-05-29 Fuji Xerox Co Ltd Capacitive load drive device and liquid droplet jet device using the same
JP2010069787A (en) * 2008-09-19 2010-04-02 Fujifilm Corp Piezoelectric actuator driving circuit and liquid ejecting apparatus
JP2010076312A (en) * 2008-09-26 2010-04-08 Fujifilm Corp Liquid ejection head drive circuit and method of protecting liquid ejection head drive circuit
JP2014154930A (en) * 2013-02-05 2014-08-25 Yamaha Corp Amplification circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168473A (en) * 1987-12-24 1989-07-03 Canon Inc Image recorder
JP2000203014A (en) * 1999-01-08 2000-07-25 Fujitsu Ltd Head drive circuit and inkjet printer equipped with head drive circuit
EP1162736A2 (en) * 2000-06-05 2001-12-12 Teac Corporation Single-ended push-pull amplifier circuit
EP1980401B1 (en) * 2006-01-20 2011-07-06 Seiko Epson Corporation Inkjet printer head driving apparatus and inkjet printer
JP5494108B2 (en) * 2010-03-26 2014-05-14 セイコーエプソン株式会社 Capacitive load driving device, liquid ejecting apparatus, and printing apparatus
JP5625437B2 (en) * 2010-03-30 2014-11-19 セイコーエプソン株式会社 Surgical equipment
CN202276320U (en) * 2011-07-07 2012-06-13 叶建峰 Dynamic power-supplying and dynamic class A power amplifier

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138952A (en) * 1981-02-20 1982-08-27 Hitachi Ltd Apparatus for preparing ink particle
JPH0720960A (en) * 1993-02-09 1995-01-24 Matsushita Electric Ind Co Ltd Current generating device
JPH1168473A (en) * 1997-08-18 1999-03-09 Nec Corp Bias circuit for emitter grounding amplifier circuit
JP2000244258A (en) * 1999-02-18 2000-09-08 Onkyo Corp Amplifier circuit
JP2002064337A (en) * 2000-06-05 2002-02-28 Teac Corp Amplifier circuit
JP2004297366A (en) * 2003-03-26 2004-10-21 Yamaha Corp Amplifier
JP2007096779A (en) * 2005-09-29 2007-04-12 Seiko Epson Corp Semiconductor device
JP2008119915A (en) * 2006-11-10 2008-05-29 Fuji Xerox Co Ltd Capacitive load drive device and liquid droplet jet device using the same
JP2010069787A (en) * 2008-09-19 2010-04-02 Fujifilm Corp Piezoelectric actuator driving circuit and liquid ejecting apparatus
JP2010076312A (en) * 2008-09-26 2010-04-08 Fujifilm Corp Liquid ejection head drive circuit and method of protecting liquid ejection head drive circuit
JP2014154930A (en) * 2013-02-05 2014-08-25 Yamaha Corp Amplification circuit

Also Published As

Publication number Publication date
CN107614268B (en) 2019-12-10
WO2016181946A1 (en) 2016-11-17
CN107614268A (en) 2018-01-19
JP6662380B2 (en) 2020-03-11

Similar Documents

Publication Publication Date Title
WO2016181946A1 (en) Drive circuit of recording head and image recording apparatus
JP4639922B2 (en) Capacitive load drive circuit and method, droplet discharge apparatus, droplet discharge unit, and inkjet head drive circuit
US8353568B2 (en) Inkjet head driving apparatus with multi pulse generator
JP2009153272A (en) Driving circuit for capacitive load and droplet ejection apparatus
JP2001260358A (en) Apparatus and method for driving ink jet recording head
JPH07148920A (en) Driving device for ink jet head
JP2007096364A (en) Circuit and method for driving capacitive load, droplet ejector, piezoelectric speaker driver
WO2017212865A1 (en) Drive waveform signal output device for inkjet head, inkjet recording device, and drive waveform signal output method for inkjet head
JP5760708B2 (en) Image forming apparatus and drive voltage generation circuit
US10919295B2 (en) Liquid ejecting apparatus and driving circuit
JP7238986B2 (en) Recording head drive circuit and image recording device
KR20120049301A (en) Inkjet printer and method for printing
JP4433709B2 (en) Inkjet head drive circuit
JP6911848B2 (en) Inkjet head drive waveform amplifier circuit, inkjet recording device, and inkjet head drive waveform amplification method
JP2006212854A (en) Recording head driving device and printing device
JP3653939B2 (en) Head drive device for recording apparatus
JP3677945B2 (en) Head drive device for recording apparatus
JP3424791B2 (en) Printer head drive circuit
JP2006076084A (en) Inkjet recorder
JP2019059074A (en) Liquid droplet ejection head control device and liquid droplet ejection device
JP5045936B2 (en) Capacitive load drive circuit and liquid ejection device
JP2009178923A (en) Capacitive load driving circuit, liquid jetting head, and liquid discharging apparatus
JP2009178925A (en) Capacitive load driving circuit, liquid jetting head and liquid discharging apparatus
JP2005254644A (en) Print head drive circuit
JP2003285439A (en) Head driving device of inkjet printer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6662380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150