JP6659160B2 - 半導体素子のパワーサイクル評価試験制御装置 - Google Patents
半導体素子のパワーサイクル評価試験制御装置 Download PDFInfo
- Publication number
- JP6659160B2 JP6659160B2 JP2016049120A JP2016049120A JP6659160B2 JP 6659160 B2 JP6659160 B2 JP 6659160B2 JP 2016049120 A JP2016049120 A JP 2016049120A JP 2016049120 A JP2016049120 A JP 2016049120A JP 6659160 B2 JP6659160 B2 JP 6659160B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat
- chip
- power
- power cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 108
- 238000011156 evaluation Methods 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 230000005855 radiation Effects 0.000 claims description 128
- 230000017525 heat dissipation Effects 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000001816 cooling Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 12
- 238000004458 analytical method Methods 0.000 claims description 11
- 230000020169 heat generation Effects 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000002123 temporal effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 26
- 229910000679 solder Inorganic materials 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003042 antagnostic effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
先ず、パワーデバイス単体での評価試験の取り組みについて図13を用いて説明する。図13(a)は、パワーデバイス裏面の放熱温度Tcが時間と共に変化する様子を模式的に示す図であり、その昇降温波形の平たん部は熱平衡の状態を示している。熱平衡温度は、発熱量と放熱量の拮抗した状態の時間平均温度を示す。なお、後述するように本願ではこの拮抗状態を新規な時定数要素による方法で設定する。
(1)はんだ接合部の寿命評価式について:
供用期間中のパワーデバイスは、例えば2014 IEEE pp2550(非特許文献1)に開示されているように、熱サイクル疲労あるいは高温動作に起因して、はんだ接合部、およびワイヤボンドの劣化・亀裂、あるいはパワーチップの絶縁劣化・絶縁破壊などが起きている。特に、パワーデバイスのはんだ接合層内で生じる結晶成長粗大化や亀裂事象の進行度合いは、次式(1)(coffin-mansonの修正式)の熱サイクル疲労寿命に係る加速係数値αで示すことができる。フィールド耐用年数を評価試験結果から式(1)を参照して見積もる場合には、この熱サイクル疲労に係るこれら温度評価量等が重要となる。
パワーサイクル評価試験の制御変数は上限温度のTmax(K)並びに下限温度のTmin(K)、サイクル温度幅ΔT、およびサイクル回数fの各数値である。
パワーデバイス内部のはんだ接合層の劣化、あるいは亀裂進展に付随して、例えばTHERMINIC 2013(非特許文献2)に開示されているように、他の部位のワイヤボンド破断、あるいはチップ絶縁膜の絶縁破壊が起きる。
(1)パワーサイクル評価試験でのモニタリング温度について:
パワーサイクル試験の制御温度にチップの接合部温度、即ち、ジャンクション(以下、Tjという。)接合温度が好適に用いられる。Tj接合温度を評価するのに、特許文献1の図7に示されるように、チップ接合電位の温度依存性を利用する方法が知られている。このためパワーサイクル評価試験では、パワーサイクルレートf、Tj接合温度、サイクル温度幅ΔTj、およびさらし温度(高温保持温度)等のそれぞれの温度に対する制御管理が求められる。
パワーデバイス自身は温度分布があり、よって、パワーデバイスの各部(はんだ層、ワイヤボンド)の温度はTj接合温度とは明らかに異なる。この温度補正課題は、例えば特許文献1の図7に示されるように、熱解析計算を含む様々な解析手法が用いられる。
公的試験規格に準拠したパワーデバイス単体のパワーサイクル評価試験において、実環境での熱サイクルストレスを定量化する必要がある。
パワーデバイス141の評価試験に供するパワーサイクル評価試験制御装置に関する課題を以下に挙げる。
(1)パワーサイクル評価試験において、特定用途のパワーデバイス141に装着する放熱フィン170あるいはチラーを含む放熱板並びに設置周辺の熱環境要素等の放熱手段142の熱放出特性を模擬する。
(2)サーマルサイクル試験温度(ΔTj、Tj)を維持し、昇降温遷移時間を短縮する。
(3)加速試験係数αの精度確保に必要なサーマルサイクル試験温度(ΔTj、Tj)を定量化する。
(4)供用期間中のパワエレ機器の熱環境を模擬する。
前記半導体素子のチップの発熱を操作する操作部と、前記半導体素子の目標チップ温度を設定する制御温度設定部と、前記半導体素子より外部に熱を放出する放熱手段と、前記チップの接合部温度と前記目標チップ温度から、前記操作部の出力信号を制御する試験制御部と、を備えると共に、
前記放熱手段は、前記半導体素子の表面に設けられると共に、実効熱容量を有する熱伝導材、前記熱伝導材を介して密着し、熱放出を操作する加熱部、および冷却部の積層構成からなる恒温冷却部と、
前記熱伝導材の表面温度に放熱抵抗に依拠する係数を乗じて発熱量を算出し、前記加熱部に制御信号を出力する放熱制御部と、を備えたものである。
図1は、この発明の実施の形態1による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。図1において、試験制御部150および被試験パワーデバイス(以下、デバイスという。)141は、図15で説明した従来のものと同様であり、同一符号を付して説明を省略する。ここでは、デバイス141の発生熱を外部に放出させる放熱手段10について説明する。
Cex × {ΔTc/Δt}・・・・・(2)
となる。また、デバイス141の放熱面からの放出熱Qex[J/sec]は、放熱抵抗Rexの制約を受けるから、
Cex × {ΔTc/Δt}=Qex−Tc/Rex・・・・・(3)
となる。ここで、Qex:単位時間当たりの放出熱[J/sec]
Cex:放熱容量[Joul/℃]
Rex:放熱抵抗
Tc:放熱温度
である。よって、ラプラス演算子sを用いて放熱温度Tc特性は式(4)となり、放熱温度Tcの昇温特性は、一次遅れである。
Tc=Qex × Rex/(1+τs)・・・・・(4)
ここで、τ:熱時定数(Cex × Rex)[sec]である。
次に、この発明の実施の形態2による半導体素子のパワーサイクル評価試験制御装置について説明する。
図4は、実施の形態2による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。図4において、試験制御部150およびデバイス141は、図1で説明した実施の形態1と同様であり、同一符号を付して説明を省略する。
Rrise>Rnorm>Rfall
Rrise=Rnorm×M
Rfall=Rnorm×N
但し、M、Nは異なる正数である。
次に、この発明の実施の形態3による半導体素子のパワーサイクル評価試験制御装置について説明する。図7は、実施の形態3による半導体素子のパワーサイクル評価試験制御装置の機能ブロック図である。
実施の形態3によるパワーサイクル評価試験制御装置の制御モードは2種類で、操作量が共通のコレクタ操作電流Icに対し、目標量および制御量がTj接合温度または放熱温度Tcの場合の2条件の場合である。
この2通りの制御方法を図7のパワーサイクル評価試験制御装置の機能ブロック図に示す。ここでは、制御系の熱要素と電気要素とは等価なものとして扱っており、この図7において、符号70は放熱手段、符号70aは熱容量、符号70bはヒータ等即応発熱部、符号70cは恒温冷却部を示している。また、符号71AはTj−Ic関数参照器で、このTj−Ic関数参照器71Aにより試験制御部150に対してTj目標温度として設定コレクタ操作電流Icsを出力する。なお、その他については、図1の実施の形態1と同様であり、同一符号を付して説明を省略する。
なお、電気的要素と熱的要素との対比において、前者の温度は後者の電圧に、また熱量[J/秒]は電力(電圧×電流)[W]に、更に、熱抵抗は電気抵抗に対応する。よって、IGBT発生熱量はコレクタ損失(=コレクタ操作電流Ic×コレクタ−エミッタ電位Vce)に相当するから、Ic(Vce一定)、若しくはVce(Ic一定)を操作することで、一般的にIGBTの自己発熱を促すことができる。便宜上、コレクタ操作電流Icで本案の説明を行うこととする。
Gmj=1/(ZD+ZL)・・・・・(5)
また、後述する設定温度が放熱温度Tcの場合(Gmc)は、Tc−Ic変換回路を示す図8(b)より次式(6)となる。
Gmc=1/ZL・・・・・(6)
(1)Tj接合温度を制御目標とする制御方法
本実施形態のパワーサイクル評価試験制御装置では、所望のTj温度時間波形が得られるようにデバイス141のコレクタ操作電流Icを制御して昇温操作を行うことにより、所望するTj接合温度(サイクル高温度、サイクル低温度、降温速度、昇温速度等)を得て、安定したTj接合温度ができる。ここでは、所望するTj接合温度の実現に必要なコレクタ操作電流Icの値を事前の模擬解析から求めることができる。
次ぎに、放熱温度Tcを制御目標とする制御方法について説明する。
本実施形態のパワーサイクル評価試験制御装置では、所望のTc温度時間波形が得られるようにデバイス141のコレクタ操作電流Icを制御して昇温操作を行
うことにより、実環境の放熱条件が再現できる。所望するTc温度時間波形とは、実環境下で取得した実験データであり、放熱環境をモデル化した昇降温データでもよい。ここでは、所望する放熱温度Tcの実現に必要なコレクタ操作電流Icの値を事前の模擬解析から求めることができる。
次に、この発明の実施の形態4による半導体素子のパワーサイクル評価試験制御装置について説明する。
実施の形態3において、Tj接合温度を制御目標とする制御方法と放熱温度Tcを制御目標とする制御方法について説明したが、実施の形態4においては、これらについて異なる制御方法について説明する。なお、実施の形態3と同様に、図8を用いて説明する。
先ず、Tj接合温度を制御目標とする制御方法について説明する。図8(a)において、Tj接合温度設定レギュレータRTjに、Tj目標温度Tjsを入力すると、Tj接合温度設定レギュレータRTjは、コレクタ操作電流Icをデバイス141に与えて、デバイス141の放出熱Qexを促す。デバイス141自身の放出熱Qexは、速やかにデバイス放熱路インピーダンスZDおよび放熱負荷インピーダンスZLを介して放熱される。接合温度評価量Tj*がTj目標温度Tjsに一致したとき、コレクタ操作電流Icによる加熱と放熱が熱平衡に達したと言える。熱平衡到達時間は、図10および図12に示す応答特性Zaで決まる。
(2)放熱温度Tcを制御目標とする制御方法
前記と同様に、設定コレクタ操作電流Icsから目標放熱温度Tcsに出力変換する関数は、Tc環境温度あるいはTcモデル温度入力に対するコレクタ操作電流出力データを参照テーブルとする。図11のTc−Ic関数参照器71Bに移植後は、解析値を逆参照テーブルとし、コレクタ操作電流Icに対する目標放熱温度Tcsが得られる。
次に、この発明の実施の形態5による半導体素子のパワーサイクル評価試験制御装置について説明する。
図8(a)に示すTj接合温度を制御量とするTj−Ic変換回路は、図7のパワーサイクル評価試験の校正に組み込むことができる。
実施の形態3で説明した図7では、図8(a)に示す事前解析により、Tj−Ic関数参照器71Aに記憶したTj目標温度Tjsに対する設定コレクタ操作電流Ics変換テーブルデータが取得された。しかし、図8(a)は、図7の試験制御部150の中で、Tj目標温度Tjsに対する設定コレクタ操作電流Ics変換テーブルを内部モデルとして内蔵できるものであり、特に、PFC制御アルゴリズムは、実時間処理の要求に対して好適に用いることができる。
実施の形態3で説明した図11では、図8(b)に示す事前解析により、Tc−Ic関数参照器71Bに記憶した目標放熱温度Tcsに対する設定コレクタ操作電流Ics変換テーブルデータが取得された。しかし、図8(b)は、図11の試験制御部150の中で、目標放熱温度Tcsに対する設定コレクタ操作電流Ics変換テーブルを内部モデルとして内蔵できるものであり、特に、PFC制御アルゴリズムは、実時間処理の要求に対して好適に用いることができる。
Claims (7)
- 半導体素子のパワーサイクルの評価試験を制御する半導体素子のパワーサイクル評価試験制御装置であって、
前記半導体素子のチップの発熱を操作する操作部と、
前記半導体素子の目標チップ温度を設定する制御温度設定部と、
前記半導体素子より外部に熱を放出する放熱手段と、
前記チップの接合部温度と前記目標チップ温度から、前記操作部の出力信号を制御する試験制御部と、を備えると共に、
前記放熱手段は、
前記半導体素子の表面に設けられると共に、実効熱容量を有する熱伝導材、前記熱伝導材を介して密着し、熱放出を操作する加熱部、および冷却部の積層構成からなる恒温冷却部と、
前記熱伝導材の表面温度に放熱抵抗に依拠する係数を乗じて発熱量を算出し、前記加熱部に制御信号を出力する放熱制御部と、
を備えたことを特徴とする半導体素子のパワーサイクル評価試験制御装置。 - 前記放熱制御部は、昇温時、降温時、および熱平衡時の各試験温度域からなるパワーサイクル制御の設定温度の内、前記昇温時には、前記チップの接合部温度を受けて、定常模擬熱抵抗値よりも大きな模擬熱抵抗値の逆数に比例した加熱温度を出力し、前記降温時には、前記チップの接合部温度を受けて、前記定常模擬熱抵抗値よりも小さな模擬熱抵抗値の逆数に比例した加熱温度を出力することを特徴とする請求項1に記載の半導体素子のパワーサイクル評価試験制御装置。
- 前記チップの接合部目標温度の時間的変化を示す波形が得られるチップ接合部目標温度に対するチップ発熱操作変数の変換テーブルを、所与のデバイス加熱モデルを用いて事前解析より求めて前記試験制御部の記憶媒体に保持し、
前記試験制御部は、前記変換テーブルの前記チップ発熱操作変数の値を参照して、前記半導体素子の昇温操作を行うことを特徴とする請求項1に記載の半導体素子のパワーサイクル評価試験制御装置。 - 前記チップの接合部目標温度の時間的変化を示す波形に対するチップ発熱操作変数の変換テーブルを、所与のデバイス加熱モデルを用いて事前解析より求めて前記試験制御部の記憶媒体に保持し、
前記試験制御部は、前記変換テーブルの前記チップ発熱操作変数の値を参照して、前記半導体素子の放熱面の昇温操作を行うことを特徴とする請求項1に記載の半導体素子のパワーサイクル評価試験制御装置。 - 供用期間中のパワーエレクトロニクス機器の前記半導体素子の放熱面の温度における、前記パワーエレクトロニクス機器の動作開始後の平衡温度および前記半導体素子への供給電力値から模擬抵抗値を決定する模擬インピーダンス制御手段を備えたことを特徴とする請求項1または2に記載の半導体素子のパワーサイクル評価試験制御装置。
- 前記チップ発熱操作変数から前記チップ接合部目標温度に変換する関数は、前記変換テーブルを逆参照して求めることを特徴とする請求項3に記載の半導体素子のパワーサイクル評価試験制御装置。
- 前記チップ発熱操作変数から前記半導体素子の放熱面の温度に変換する関数は、前記変換テーブルを逆参照して求めることを特徴とする請求項4に記載の半導体素子のパワーサイクル評価試験制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049120A JP6659160B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体素子のパワーサイクル評価試験制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049120A JP6659160B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体素子のパワーサイクル評価試験制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017166824A JP2017166824A (ja) | 2017-09-21 |
JP2017166824A5 JP2017166824A5 (ja) | 2018-10-04 |
JP6659160B2 true JP6659160B2 (ja) | 2020-03-04 |
Family
ID=59913295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016049120A Active JP6659160B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体素子のパワーサイクル評価試験制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6659160B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7056318B2 (ja) * | 2018-03-30 | 2022-04-19 | 日本電気株式会社 | 冷却評価システムおよび冷却評価方法 |
CN111238669B (zh) * | 2018-11-29 | 2022-05-13 | 拓荆科技股份有限公司 | 用于半导体射频处理装置的温度测量方法 |
CN110502842B (zh) * | 2019-08-26 | 2023-05-30 | 阳光电源股份有限公司 | 功率半导体模块的热模型建模方法及其应用方法和装置 |
CN113721122B (zh) * | 2020-05-25 | 2024-04-05 | 中车永济电机有限公司 | 焊层寿命失效的测试方法 |
CN112285595B (zh) * | 2020-10-15 | 2023-10-10 | 深圳市南北半导体有限责任公司 | 一种led灯珠的循环测试方法 |
CN113113370A (zh) * | 2021-03-31 | 2021-07-13 | 杭州芯耘光电科技有限公司 | 一种双循环散热系统及其控制方法 |
CN114152863B (zh) * | 2021-11-27 | 2023-12-08 | 北京工业大学 | 一种智能可控温的GaN功率循环实验装置 |
CN118191550B (zh) * | 2024-05-15 | 2024-07-19 | 天津海瑞电子科技有限公司 | 功率模块循环测试方法 |
CN118330271A (zh) * | 2024-06-14 | 2024-07-12 | 浙江杭可仪器有限公司 | 一种测试平台外置的igbt功率循环测试设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4418772B2 (ja) * | 2005-04-28 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | 温度制御装置 |
JP4321539B2 (ja) * | 2006-03-28 | 2009-08-26 | 住友電気工業株式会社 | デバイス評価装置およびデバイス評価方法 |
JP6047474B2 (ja) * | 2013-09-25 | 2016-12-21 | エスペック株式会社 | 環境試験装置 |
-
2016
- 2016-03-14 JP JP2016049120A patent/JP6659160B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017166824A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6659160B2 (ja) | 半導体素子のパワーサイクル評価試験制御装置 | |
JP2017166824A5 (ja) | ||
US10288672B2 (en) | Monitoring aging of power semiconductor devices based on case temperature | |
CN109738773B (zh) | 一种非平稳工况下igbt模块寿命预测方法 | |
Choi et al. | Study on effect of junction temperature swing duration on lifetime of transfer molded power IGBT modules | |
CN110673015B (zh) | 模拟芯片发热功率及表面温度的测试方法 | |
Hu et al. | Online calculation of the increase in thermal resistance caused by solder fatigue for IGBT modules | |
CN107209222A (zh) | 用于确定功率半导体模块的老化的方法以及设备和电路装置 | |
Wang et al. | An effective heat propagation path-based online adaptive thermal model for IGBT modules | |
Gao et al. | Thermal lifetime estimation method of IGBT module considering solder fatigue damage feedback loop | |
Zhihong et al. | IGBT junction and coolant temperature estimation by thermal model | |
Tseng et al. | Electro-thermal-mechanical modeling of wire bonding failures in IGBT | |
Wang et al. | A real-time adaptive IGBT thermal model based on an effective heat propagation path concept | |
WO2013101267A1 (en) | System and methods for improving power handling of an electronic device comprising a battery charger and a field exciter | |
Ji et al. | Onboard condition monitoring of solder fatigue in IGBT power modules | |
CN115994464A (zh) | 基于裂纹长度扩展的功率器件剩余寿命预测方法及系统 | |
Moreno et al. | Evaluation of performance and opportunities for improvements in automotive power electronics systems | |
Akbari et al. | Thermal modeling of wire-bonded power modules considering non-uniform temperature and electric current interactions | |
Yang et al. | Distributed thermal modeling for power devices and modules with equivalent heat flow path extraction | |
Ayadi et al. | Electro-thermal simulation of a three phase inverter with cooling system | |
Cai et al. | Effect of TIM deterioration on monitoring of IGBT module thermal resistance and its compensation strategy | |
JP2019027929A (ja) | パワーサイクル試験装置およびパワーサイクル試験方法 | |
JP5299360B2 (ja) | 熱抵抗測定治具、熱抵抗測定方法、及びサーマルグリース評価方法 | |
CN108804777B (zh) | 一种基于热耦合作用的led照明系统寿命预测方法 | |
Sarkany et al. | Effect of power cycling parameters on predicted IGBT lifetime |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200204 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6659160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |